JPS61282981A - Ｉｃカ−ド - Google Patents
Ｉｃカ−ドInfo
- Publication number
- JPS61282981A JPS61282981A JP60124151A JP12415185A JPS61282981A JP S61282981 A JPS61282981 A JP S61282981A JP 60124151 A JP60124151 A JP 60124151A JP 12415185 A JP12415185 A JP 12415185A JP S61282981 A JPS61282981 A JP S61282981A
- Authority
- JP
- Japan
- Prior art keywords
- data processing
- card
- resistance value
- resistance
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Credit Cards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、データの書込み、読出しを可能としたＩＣカ
ードに関する。
ードに関する。
近年、端末機に装着することにより、多量のデータの書
込みや読出しを可能としたコンパクトなＩＣカードが提
供され、キャ゛ンシュカードやデータファイルなど広い
範囲で利用可能であることから、大いに注目されている
。
込みや読出しを可能としたコンパクトなＩＣカードが提
供され、キャ゛ンシュカードやデータファイルなど広い
範囲で利用可能であることから、大いに注目されている
。
かかるＩＣカードは、第２図に示すように、樹脂性のカ
ード本体１に設けられたくぼみ部に、データ処理部３と
データメモリ４とが搭載され、このデータ処理部３と外
部端子５．〜５８との間に夫々信号線、電源線、接地ｍ
（図示せず）などが配線された基板２を嵌め込み、外部
端子５１〜５８を除いて基板２全体を被覆したものであ
る。データ処理部３はマイクロプロセサやプログラムメ
モリなどからなるＩＣチップであり、データメモリ４で
のデータ書込みやデータ読出しのための処理を行ない、
データメモリ４はプログラマブルリードオンリメモリの
ような不揮発性メモリのｔＣチップである。
ード本体１に設けられたくぼみ部に、データ処理部３と
データメモリ４とが搭載され、このデータ処理部３と外
部端子５．〜５８との間に夫々信号線、電源線、接地ｍ
（図示せず）などが配線された基板２を嵌め込み、外部
端子５１〜５８を除いて基板２全体を被覆したものであ
る。データ処理部３はマイクロプロセサやプログラムメ
モリなどからなるＩＣチップであり、データメモリ４で
のデータ書込みやデータ読出しのための処理を行ない、
データメモリ４はプログラマブルリードオンリメモリの
ような不揮発性メモリのｔＣチップである。
かかるＩＣカードでデータの書込み、続出しを行う場合
には、このＩＣカードを端末機（図示せず）に装着して
所定の操作を行えばよい、ＩＣカードが端末機に装着さ
れると、外部端子５１〜５゜が夫々端末機の外部端子に
接続され、端末機からＩＣカードに外部端子５．〜５．
を介して電源電圧、クロックパルス、リセットパルスな
どが供給されるとともに接地されてＩＣカードが動作状
態となり、端末機の操作によって端末機とＩＣカードと
の間でデータの送受が行われる。
には、このＩＣカードを端末機（図示せず）に装着して
所定の操作を行えばよい、ＩＣカードが端末機に装着さ
れると、外部端子５１〜５゜が夫々端末機の外部端子に
接続され、端末機からＩＣカードに外部端子５．〜５．
を介して電源電圧、クロックパルス、リセットパルスな
どが供給されるとともに接地されてＩＣカードが動作状
態となり、端末機の操作によって端末機とＩＣカードと
の間でデータの送受が行われる。
ここで、データ処理部３は性能を高めるためにＬＳＩ化
されており、このために、一般に、５Ｖ以下に動作電圧
を低（することができ、電池で動作させるには好都合で
ある。
されており、このために、一般に、５Ｖ以下に動作電圧
を低（することができ、電池で動作させるには好都合で
ある。
ところで、かかる構成のＩＣカードは、ＬＳＩによるデ
ータ処理部３．データメモリ４．信号線などが電気的絶
縁性の高いカード本体１に埋め込まれており、しかも、
このＩＣカードは、コンパクトであり、衣服のポケット
などに保管することも多いことから、ＩＣカードに静電
気が生じやすい、この静電気は１５００Ｖにも達するこ
とがあり、このような高い電圧が生ずると、５ｖ程度の
低い電圧で動作するデータ処理部３やデータメモリ４は
誤動作したり、故障したりする。 かかる静電気による
問題点を解消するために、たとえば、特開昭５７ ’−
１１５８５４号公報に開示されるように、信号線、電源
線間や信号線、接地線間にダイオードやバイポーラトラ
ンジスタを設け、異常電圧が生ずると、これによる異常
電流をダイオードやバイポーラトランジスタを介して電
ｆｌあるいは接地線に流し込むようにした技術が知られ
ている。
ータ処理部３．データメモリ４．信号線などが電気的絶
縁性の高いカード本体１に埋め込まれており、しかも、
このＩＣカードは、コンパクトであり、衣服のポケット
などに保管することも多いことから、ＩＣカードに静電
気が生じやすい、この静電気は１５００Ｖにも達するこ
とがあり、このような高い電圧が生ずると、５ｖ程度の
低い電圧で動作するデータ処理部３やデータメモリ４は
誤動作したり、故障したりする。 かかる静電気による
問題点を解消するために、たとえば、特開昭５７ ’−
１１５８５４号公報に開示されるように、信号線、電源
線間や信号線、接地線間にダイオードやバイポーラトラ
ンジスタを設け、異常電圧が生ずると、これによる異常
電流をダイオードやバイポーラトランジスタを介して電
ｆｌあるいは接地線に流し込むようにした技術が知られ
ている。
しかしながら、１５００Ｖもの高い電圧の静電気に対し
ては、ダイオードはもちろんのこと、バイポーラトラン
ジスタも充分な電流容量を有しておらず、これらは静電
気によって破壊されてしまうことになる。これに耐え得
るような充分大きな電流容量を有するバイポーラトラン
ジスタを用いることも考えられるが、このようなバイポ
ーラトランジスタは大型となり、また、構成も複雑であ
り、小型、薄型化が要求されるＩＣカードにとっては好
ましくない。
ては、ダイオードはもちろんのこと、バイポーラトラン
ジスタも充分な電流容量を有しておらず、これらは静電
気によって破壊されてしまうことになる。これに耐え得
るような充分大きな電流容量を有するバイポーラトラン
ジスタを用いることも考えられるが、このようなバイポ
ーラトランジスタは大型となり、また、構成も複雑であ
り、小型、薄型化が要求されるＩＣカードにとっては好
ましくない。
本発明の目的は、かかる問題点を解消し、簡単な手段を
付加するだけで、耐静電気特性を改善することができる
ようにしたＩＣカードを提供することにある。
付加するだけで、耐静電気特性を改善することができる
ようにしたＩＣカードを提供することにある。
このために、本発明は、信号線に、データ処理部と並列
に１０５Ω〜１０５Ωの範囲内の抵抗値の抵抗を接続し
、静電気に伴なう異常電流を該抵抗を介して接地線に流
し込むようにしたものである。
に１０５Ω〜１０５Ωの範囲内の抵抗値の抵抗を接続し
、静電気に伴なう異常電流を該抵抗を介して接地線に流
し込むようにしたものである。
以下、本発明の実施例を図面によって説明する。
第１図は本発明によるＩＣカードの一実施例を示す要部
構成図であって、５は外部端子、６は付加抵抗、７は信
号線であり、第２図に対応する部分には同一符号をつけ
ている。
構成図であって、５は外部端子、６は付加抵抗、７は信
号線であり、第２図に対応する部分には同一符号をつけ
ている。
第１図において、外部端子５（これは、第２図の外部端
子５１〜５．のいずれかに相当する）とデータ処理部３
との間に、データ、リセットパルス、クロックパルスな
どの信号のいずれかを伝送する信号線７が設けられ、こ
の信号線７に、データ処理部３と並列に抵抗値Ｒの付加
抵抗６を接続している。
子５１〜５．のいずれかに相当する）とデータ処理部３
との間に、データ、リセットパルス、クロックパルスな
どの信号のいずれかを伝送する信号線７が設けられ、こ
の信号線７に、データ処理部３と並列に抵抗値Ｒの付加
抵抗６を接続している。
この抵抗値Ｒは、静電気が生じたときに、これによる異
常電流の一部がこの付加抵抗６を介して接地線に流れ込
み、データ処理部３には大きな電流が流れ込まないよう
な値に設定される。しかし、ＩＣカードの通常の動作時
には、外部端子５あるいはデータ処理部３からの信号電
流の一部も付加抵抗６を介して接地線に流れ込むから、
これによってデータ処理部３の入出力電圧がレベル低下
し、Ｓ／Ｎの低下を生ずることも考慮して抵抗値Ｒを決
定する必要がある。
常電流の一部がこの付加抵抗６を介して接地線に流れ込
み、データ処理部３には大きな電流が流れ込まないよう
な値に設定される。しかし、ＩＣカードの通常の動作時
には、外部端子５あるいはデータ処理部３からの信号電
流の一部も付加抵抗６を介して接地線に流れ込むから、
これによってデータ処理部３の入出力電圧がレベル低下
し、Ｓ／Ｎの低下を生ずることも考慮して抵抗値Ｒを決
定する必要がある。
以上の点から考えると、抵抗６の抵抗値Ｒは次のように
設定される。すなわち、ＩＣカードにおいては、通常、
データ処理部３の入出力段の抵抗は１０″Ω程度である
（因みに、クロックパルスやリセットパルスの入力段に
おいては、ラッチアップ防止用のＭＯＳ）ランジスタと
保護抵抗が設けられており、Ｍｏｓ＋・ランジスタのオ
ン時の抵抗と保護抵抗との合成抵抗値は約２．３にΩで
ある）。付加抵抗６はこの入力段の抵抗と並列関係とな
るから、付加抵抗６の抵抗値Ｒを入出力段の抵抗と同程
度以下にすると、付加抵抗６に流れる電流が大きくなっ
て信号レベルが低下する。このために、この入出力段の
抵抗に比べて付加抵抗６線との間のインピーダンス（１
０９Ω程度）に近くなり、付加抵抗６を設けた効果が低
くなる。このことから、抵抗値Ｒを入出力段の抵抗より
も２桁〜３桁程度大きく設定する。
設定される。すなわち、ＩＣカードにおいては、通常、
データ処理部３の入出力段の抵抗は１０″Ω程度である
（因みに、クロックパルスやリセットパルスの入力段に
おいては、ラッチアップ防止用のＭＯＳ）ランジスタと
保護抵抗が設けられており、Ｍｏｓ＋・ランジスタのオ
ン時の抵抗と保護抵抗との合成抵抗値は約２．３にΩで
ある）。付加抵抗６はこの入力段の抵抗と並列関係とな
るから、付加抵抗６の抵抗値Ｒを入出力段の抵抗と同程
度以下にすると、付加抵抗６に流れる電流が大きくなっ
て信号レベルが低下する。このために、この入出力段の
抵抗に比べて付加抵抗６線との間のインピーダンス（１
０９Ω程度）に近くなり、付加抵抗６を設けた効果が低
くなる。このことから、抵抗値Ｒを入出力段の抵抗より
も２桁〜３桁程度大きく設定する。
このように、付加抵抗６の抵抗値Ｒを１０５〜１０６Ω
の範囲に定めることにより、信号のＳ／Ｎ低下を伴うこ
となく、静電気発生によるＩＣカードの誤動作、故障な
どを防止することができる。
の範囲に定めることにより、信号のＳ／Ｎ低下を伴うこ
となく、静電気発生によるＩＣカードの誤動作、故障な
どを防止することができる。
データ処理部３のクロックパルスが供給される入力段で
は、ラッチアップ防止用のＭＯＳ）ランジスタが設けら
れており、このＭＯＳトランジスタの静電気破壊防止の
うえから、特に、これに対する信号線に上記の付加抵抗
を設ける必要がある。
は、ラッチアップ防止用のＭＯＳ）ランジスタが設けら
れており、このＭＯＳトランジスタの静電気破壊防止の
うえから、特に、これに対する信号線に上記の付加抵抗
を設ける必要がある。
以上説明したように、本発明によれば、データ処理部に
並列関係で信号線に所定抵抗値の抵抗を接続するという
簡単な手段により、信号のＳ／Ｎを低下させることなく
、静電気特性を大幅に改善することができる。
並列関係で信号線に所定抵抗値の抵抗を接続するという
簡単な手段により、信号のＳ／Ｎを低下させることなく
、静電気特性を大幅に改善することができる。
第１図は本発明によるｒｃカードの一実施例を示す要部
回路図、第２図は（Ｃカードの全体構成を示す平面図図
である。 １・・・・・・カード本体、２・・・・・・基板、３・
・・・・・データ処理部、４・・・・・・データメモリ
、５・・・・・・外部端子、６・・・・・・付加抵抗、
７・・・・・・信号線。
回路図、第２図は（Ｃカードの全体構成を示す平面図図
である。 １・・・・・・カード本体、２・・・・・・基板、３・
・・・・・データ処理部、４・・・・・・データメモリ
、５・・・・・・外部端子、６・・・・・・付加抵抗、
７・・・・・・信号線。
Claims (1)
- 基板上に、不揮発性データメモリとデータ処理部とが
設けられ、かつ、該データ処理部と外部に露出した複数
個の外部端子との間に夫々信号線が施こされたＩＣカー
ドにおいて、該信号線の少なくとも１つに、該データ処
理部と並列に１０＾５〜１０＾６Ωの抵抗値を有する抵
抗を接続したことを特徴とするＩＣカード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60124151A JPS61282981A (ja) | 1985-06-10 | 1985-06-10 | Ｉｃカ−ド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60124151A JPS61282981A (ja) | 1985-06-10 | 1985-06-10 | Ｉｃカ−ド |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61282981A true JPS61282981A (ja) | 1986-12-13 |
Family
ID=14878197
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60124151A Pending JPS61282981A (ja) | 1985-06-10 | 1985-06-10 | Ｉｃカ−ド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61282981A (ja) |
-
1985
- 1985-06-10 JP JP60124151A patent/JPS61282981A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5490117A (en) | IC card with dual level power supply interface and method for operating the IC card | |
| TWI258855B (en) | Fuse circuit and electrical fuse circuit with electrostatic discharge protection | |
| US5016223A (en) | Memory card circuit | |
| JP2563475B2 (ja) | マイクロコンピュータ及びマイクロコンピュータを内蔵したｉｃカード | |
| EP0463261B1 (en) | IC card with improved power supply switching circuitry | |
| KR100343914B1 (ko) | 반도체 장치 | |
| JPS61282981A (ja) | Ｉｃカ−ド | |
| JP2885456B2 (ja) | 集積回路用の給電ピン配置 | |
| JPS6142085A (ja) | Ｉｃカ−ド | |
| JP2952136B2 (ja) | メモリカード | |
| JPS6294393A (ja) | Ｉｃカ−ド | |
| JPH02249088A (ja) | メモリカードシステム | |
| JP2615813B2 (ja) | プリント基板 | |
| JPH04124790A (ja) | Ｒａｍカード | |
| JPH0454530Y2 (ja) | ||
| JP2900551B2 (ja) | 携帯形半導体記憶装置 | |
| CN116864495A (zh) | 一种通信芯片和电子设备 | |
| JPS61264490A (ja) | Ｉｃカ−ド | |
| JP3562524B2 (ja) | Ｉｃカード | |
| JP2593885B2 (ja) | Ｉｃカード読取書込装置 | |
| JPS6328062A (ja) | 入力回路 | |
| JPH01175617A (ja) | メモリーカード | |
| JPS63107595A (ja) | カ−ドモジユ−ル | |
| JPH01112455A (ja) | メモリカード回路 | |
| JPH01116717A (ja) | メモリカード回路 |