KR20160068546A - 반도체 장치의 입력 회로 및 이를 이용한 반도체 시스템 - Google Patents

반도체 장치의 입력 회로 및 이를 이용한 반도체 시스템 Download PDF

Info

Publication number
KR20160068546A
KR20160068546A KR1020140174416A KR20140174416A KR20160068546A KR 20160068546 A KR20160068546 A KR 20160068546A KR 1020140174416 A KR1020140174416 A KR 1020140174416A KR 20140174416 A KR20140174416 A KR 20140174416A KR 20160068546 A KR20160068546 A KR 20160068546A
Authority
KR
South Korea
Prior art keywords
input
signal
test
normal
direct access
Prior art date
Application number
KR1020140174416A
Other languages
English (en)
Inventor
김대석
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020140174416A priority Critical patent/KR20160068546A/ko
Priority to US14/634,167 priority patent/US9589670B2/en
Publication of KR20160068546A publication Critical patent/KR20160068546A/ko
Priority to US15/416,130 priority patent/US10311923B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

본 기술은 테스트 입력단을 통해 신호를 입력 받아 제 1 입력 신호로서 출력하도록 구성된 제 1 입력 버퍼; 노멀 입력단을 통해 신호를 입력 받아 제 2 입력 신호로서 출력하도록 구성된 제 2 입력 버퍼; 테스트 모드 신호에 따라 상기 테스트 입력단을 통해 입력된 신호를 상기 제 2 입력 버퍼에 전달하도록 구성된 스위칭부; 상기 제 1 입력 신호와 상기 제 2 입력 신호를 비교하여 비교 신호를 생성하도록 구성된 비교부; 및 상기 비교 신호를 저장하도록 구성된 저장부를 포함할 수 있다.

Description

반도체 장치의 입력 회로 및 이를 이용한 반도체 시스템{INPUT CIRCUIT OF SEMICONDUCTOR APPARATUS AND SEMICONDUCTOR SYSTEM USING THE SAME}
본 발명은 반도체 장치에 관한 것으로서, 특히 반도체 장치의 입력 회로 및 이를 이용한 반도체 시스템에 관한 것이다.
반도체 메모리는 집적도를 높이기 위한 방법의 하나로서, 복수의 메모리 다이(Die)를 적층한 입체 구조를 가질 수 있다.
또한 근래에는 반도체 메모리 모듈과 CPU 또는 GPU와 같은 메모리 컨트롤러를 하나의 패키지 형태로 제작하는 시스템 온 칩(SOC: System on Chip) 형태의 반도체 장치가 많이 사용되고 있다.
이러한 반도체 장치는 데이터 입/출력을 위한 복수의 범프(Bump)를 포함할 수 있다.
복수의 범프는 패키지 외부에 노출되지 않는 구조로서, 반도체 메모리 모듈을 직접 억세스(access) 하기 위해서는 별도의 구성을 필요로 할 수 있다.
본 발명의 실시예는 다이렉트 억세스 및 입력 테스트가 가능하도록 한 반도체 장치의 입력 회로 및 이를 이용한 반도체 시스템을 제공한다.
본 발명의 실시예는 테스트 입력단을 통해 신호를 입력 받아 제 1 입력 신호로서 출력하도록 구성된 제 1 입력 버퍼; 노멀 입력단을 통해 신호를 입력 받아 제 2 입력 신호로서 출력하도록 구성된 제 2 입력 버퍼; 테스트 모드 신호에 따라 상기 테스트 입력단을 통해 입력된 신호를 상기 제 2 입력 버퍼에 전달하도록 구성된 스위칭부; 상기 제 1 입력 신호와 상기 제 2 입력 신호를 비교하여 비교 신호를 생성하도록 구성된 비교부; 및 상기 비교 신호를 저장하도록 구성된 저장부를 포함할 수 있다.
본 발명의 실시예는 복수의 테스트 입력단이 하부에 노출되도록 구성된 패키지 기판; 상기 패키지 기판 상부에 연결된 인터포저; 상기 인터포저 상부에 연결되며, 복수의 노멀 입력단이 형성된 메모리 모듈; 및 상기 인터포저 상부에 상기 메모리 모듈과 연결되는 메모리 컨트롤러를 포함하며, 상기 메모리 모듈은 상기 테스트 입력단을 통해 입력된 신호에 따라 상기 복수의 노멀 입력단과 연결된 입력 회로의 정상 동작 여부 테스트를 수행하도록 구성될 수 있다.
본 기술은 반도체 장치의 다이렉트 억세스 및 입력 테스트를 동시에 수행할 수 있다.
도 1은 본 발명의 실시예에 따른 반도체 시스템(100)의 구성을 나타낸 도면,
도 2는 본 발명의 실시예에 따른 입력 회로(101)의 구성을 나타낸 도면,
도 3은 본 발명의 다른 실시예에 따른 입력 회로(102)의 구성을 나타낸 도면이고,
도 4는 도 3의 입력 회로(102)의 동작을 나타낸 타이밍도이다.
이하에서는 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세히 설명하기로 한다.
도 1에 도시된 바와 같이, 본 발명의 실시예에 따른 반도체 시스템(100)은 시스템 온 칩(SOC) 구조를 가질 수 있다.
본 발명의 실시예에 따른 반도체 시스템(100)은 메모리 모듈, 메모리 컨트롤러(CPU 또는 GPU), 인터포저(Interposer), 패키지 기판(Package Substrate) 및 복수의 테스트 입력단을 포함할 수 있다.
복수의 테스트 입력단으로서 다이렉트 억세스 볼(DAB: Direct Access Ball)이 사용될 수 있다.
패키지 기판 상부에 인터포저가 연결될 수 있다.
메모리 모듈과 메모리 컨트롤러(CPU 또는 GPU)가 인터포저 상부에 연결될 수 있다.
메모리 모듈과 메모리 컨트롤러(CPU 또는 GPU)는 인터포저를 통해 각각의 물리 영역(PHY)이 연결될 수 있다.
메모리 모듈은 복수의 다이가 적층되어 구성될 수 있다.
복수의 다이는 최하층의 베이스 다이(Base Die) 및 베이스 다이 상부에 적층된 복수의 코어 다이(Core Die)를 포함할 수 있다.
베이스 다이(Base Die) 및 복수의 코어 다이(Core Die)는 관통 전극(예를 들어, TSV: Through Silicon Via)를 통해 전기적으로 연결되며, 데이터, 커맨드 및 어드레스 전송이 가능하도록 구성된다.
이때 도 1은 하나의 메모리 모듈만을 도시한 것으로서, 실제 회로 구성에서는 복수의 메모리 모듈이 인터포저를 통해 메모리 컨트롤러(CPU 또는 GPU)와 연결될 수 있다.
패키지 기판 외부에는 복수의 다이렉트 억세스 볼(DAB)이 형성될 수 있다.
복수의 다이렉트 억세스 볼(DAB)은 패키지 기판, 인터포저를 경유하여 메모리 모듈과 전기적으로 연결될 수 있다.
다이렉트 억세스 볼(DAB)은 반도체 시스템(100) 외부에서 메모리 모듈을 직접적으로 억세스하여 테스트 등을 수행하기 위해 구성될 수 있다.
도 2에 도시된 바와 같이, 본 발명의 실시예에 따른 입력 회로(101)는 제 1 입력 버퍼(200) 및 제 2 입력 버퍼(300)를 포함할 수 있다.
본 발명의 실시예에 따른 입력 회로(101)는 다이렉트 억세스 모드 회로(이하, DA 모드 회로)(210) 및 노멀 모드 회로(310)를 더 포함할 수 있다.
제 1 입력 버퍼(200)는 다이렉트 억세스 볼(DAB)을 통해 신호를 입력 받아 제 1 입력 신호(DAIN)로서 출력하도록 구성될 수 있다.
DA 모드 회로(210)는 제 1 입력 신호(DAIN)에 따라 DA 모드에 관련된 동작을 수행하도록 구성될 수 있다.
제 2 입력 버퍼(300)는 노멀 입력단(500)을 통해 신호를 입력 받아 제 2 입력 신호(DIN)로서 출력하도록 구성될 수 있다.
노멀 입력단(500)은 마이크로 범프(Micro Bump)를 포함할 수 있다.
노멀 입력단(500)은 패키지 외부에 노출되지 않고, 패키지 내부에 형성될 수 있다.
노멀 입력단(500)은 메모리 모듈에서 출력된 데이터(DOUT)를 출력 버퍼(400)를 통해 입력 받아 메모리 모듈 외부로 출력하도록 구성될 수 있다.
노멀 모드 회로(310)는 제 2 입력 신호(DIN)에 따라 노멀 모드에 관련된 동작 예를 들어, 데이터 라이트, 리드 등의 동작을 수행하도록 구성될 수 있다.
상술한 바와 같이, 다이렉트 억세스 볼(DAB)은 패키지 기판, 인터포저를 경유하여 메모리 모듈과 전기적으로 연결될 수 있다.
본 발명의 실시예에 따른 입력 회로(101)는 메모리 모듈 예를 들어, 베이스 다이에 구성될 수 있다.
본 발명의 실시예에 따른 입력 회로(101)는 반도체 시스템(100) 외부 또는 메모리 컨트롤러(CPU 또는 GPU)에서 라이트 명령과 함께 노멀 입력단(500)을 통해 입력된 데이터는 제 2 입력 버퍼(300)를 통해 노멀 모드 회로(310)에 전달되고, 노멀 모드 회로(310)에 의해 데이터 리드 동작이 이루어질 수 있다.
한편, 메모리 모듈을 직접 테스트하기 위해 테스트 장비에서 다이렉트 억세스 볼(DAB)을 통해 입력된 데이터는 제 1 입력 버퍼(200)를 통해 DA 모드 회로(210)에 전달되고, DA 모드 회로(310)에 의해 메모리 모듈 테스트 동작이 이루어질 수 있다.
상술한 본 발명의 실시예에 따른 입력 회로(101)는 설명의 편의를 위하여, 노멀 입력단(500), 다이렉트 억세스 볼(DAB), 제 1 입력 버퍼(200) 및 제 2 입력 버퍼(300)가 한 개씩 구성된 예를 든 것일 뿐, 노멀 입력단(500) 및 다이렉트 억세스 볼(DAB)의 수에 비례하는 수 만큼의 제 1 입력 버퍼(200) 및 제 2 입력 버퍼(300)가 구성될 수 있다.
도 3에 도시된 바와 같이, 본 발명의 실시예에 따른 입력 회로(102)는 제 1 입력 버퍼(200), 제 2 입력 버퍼(300), 스위칭부(500), 비교부(600) 및 저장부(700)를 포함할 수 있다.
본 발명의 실시예에 따른 입력 회로(102)는 DA 모드 회로(210) 및 노멀 모드 회로(310)를 더 포함할 수 있다.
제 1 입력 버퍼(200)는 테스트 입력단 즉, 다이렉트 억세스 볼(DAB)을 통해 신호를 입력 받아 제 1 입력 신호(DAIN)로서 출력하도록 구성될 수 있다.
DA 모드 회로(210)는 제 1 입력 신호(DAIN)에 따라 DA 모드에 관련된 동작을 수행하도록 구성될 수 있다.
제 2 입력 버퍼(300)는 노멀 입력단(500)을 통해 신호를 입력 받아 제 2 입력 신호(DIN)로서 출력하도록 구성될 수 있다.
노멀 입력단(500)은 마이크로 범프(Micro Bump)를 포함할 수 있다.
노멀 입력단(500)은 패키지 외부에 노출되지 않고, 패키지 내부에 형성될 수 있다.
노멀 입력단(500)은 메모리 모듈에서 출력된 데이터(DOUT)를 출력 버퍼(400)를 통해 입력 받아 메모리 모듈 외부로 출력하도록 구성될 수 있다.
노멀 모드 회로(310)는 제 2 입력 신호(DIN)에 따라 노멀 모드에 관련된 동작 예를 들어, 데이터 라이트, 리드 등의 동작을 수행하도록 구성될 수 있다.
스위칭부(500)는 테스트 모드 신호(TM/TMB)에 따라 다이렉트 억세스 볼(DAB)을 통해 입력된 신호를 제 2 입력 버퍼(300)에 전달하도록 구성될 수 있다.
TM과 TMB는 차동 신호로서, 서로 반대의 위상을 가질 수 있다.
스위칭부(500)는 테스트 모드 신호(TM/TMB)가 활성화되면 즉, TM은 로직 하이, TMB는 로직 로우이면 다이렉트 억세스 볼(DAB)을 통해 입력된 신호를 제 2 입력 버퍼(300)에 전달할 수 있다.
비교부(600)는 제 1 입력 버퍼(200)에서 출력된 제 1 입력 신호(DAIN)와 제 2 입력 버퍼(300)에서 출력된 제 2 입력 신호(DIN)를 비교하여 비교 신호(CMP)를 생성하도록 구성될 수 있다.
비교부(600)는 클럭 신호(CK)에 따라 제 1 입력 버퍼(200)에서 출력된 제 1 입력 신호(DAIN)와 제 2 입력 버퍼(300)에서 출력된 제 2 입력 신호(DIN)를 비교하여 비교 신호(CMP)를 생성하도록 구성될 수 있다.
비교부(600)는 XNOR 로직으로 구성될 수 있다.
비교부(600)는 제 1 입력 신호(DAIN)와 제 2 입력 신호(DIN)의 로직 값이 같으면 비교 신호(CMP)를 로직 하이로 출력하고, 제 1 입력 신호(DAIN)와 제 2 입력 신호(DIN)의 로직 값이 다르면 비교 신호(CMP)를 로직 로우로 출력할 수 있다.
저장부(700)는 비교 신호(CMP)를 저장하도록 구성될 수 있다.
저장부(700)는 반도체 시스템(100) 외부에서 억세스 가능한 레지스터를 포함할 수 있다.
저장부(700)로서 바운더리 스캔 테스트 회로의 테스트 결과를 저장하는 레지스터를 이용할 수 있다.
상술한 바와 같이, 다이렉트 억세스 볼(DAB)은 패키지 기판, 인터포저를 경유하여 메모리 모듈과 전기적으로 연결될 수 있다.
본 발명의 다른 실시예에 따른 입력 회로(102)는 메모리 모듈 예를 들어, 베이스 다이에 구성될 수 있다.
상술한 본 발명의 실시예에 따른 입력 회로(102)는 설명의 편의를 위하여, 노멀 입력단(500), 다이렉트 억세스 볼(DAB), 제 1 입력 버퍼(200) 및 제 2 입력 버퍼(300)가 한 개씩 구성된 예를 든 것일 뿐, 노멀 입력단(500) 및 다이렉트 억세스 볼(DAB)의 수에 비례하는 수의 제 1 입력 버퍼(200), 제 2 입력 버퍼(300) 및 스위칭부(500)가 구성될 수 있다.
비교부(600)는 노멀 입력단(500) 및 다이렉트 억세스 볼(DAB)의 수에 비례하는 수의 XNOR 로직들을 포함할 수 있으며, 저장부(700) 또한 복수의 레지스터를 포함할 수 있다.
도 4를 참조하여 본 발명의 다른 실시예에 따른 입력 회로(102)의 동작을 설명하기로 한다.
상술한 바와 같이, 노멀 입력단(500)은 마이크로 범프 구조로서, 반도체 시스템(100) 외부의 테스트 장비를 통해 직접적으로 억세스하는 것이 불가능하다.
따라서 본 발명의 다른 실시예는 다이렉트 억세스 볼(DAB)을 이용하여 제 2 입력 버퍼(300)의 동작을 테스트할 수 있도록 한 것이며, 그 동작을 설명하기로 한다.
테스트 모드로 진입하고 다이렉트 억세스 볼(DAB)을 통해 테스트 데이터 예를 들어, 로직 하이의 데이터를 입력한다.
테스트 모드로 진입함에 따라 테스트 모드 신호(TM)는 로직 하이의 값을 가지게 된다.
이때 TMB는 로직 로우의 값을 가지게 된다.
테스트 모드 신호(TM)가 로직 하이이므로 다이렉트 억세스 볼(DAB)을 통해 입력된 데이터가 제 1 입력 버퍼(200) 및 제 2 입력 버퍼(300)에 동시에 입력된다.
제 1 입력 버퍼(200) 및 제 2 입력 버퍼(300)가 정상적으로 동작할 경우, 로직 하이의 제 1 입력 신호(DAIN)와 로직 하이의 제 2 입력 신호(DIN)를 동시에 출력한다.
비교부(600)는 제 1 입력 신호(DAIN)와 제 2 입력 신호(DIN)의 로직 값이 같으므로 비교 신호(CMP)를 로직 하이로 출력한다.
로직 하이의 비교 신호(CMP)가 저장부(700)에 저장된다.
저장부(700)에 저장된 값을 읽어 제 2 입력 버퍼(300)의 정상 동작 여부를 테스트할 수 있다.
저장부(700)에 로직 하이 값이 저장되어 있으며, 제 2 입력 버퍼(300)가 정상 동작하는 것으로 판단할 수 있다.
그러나 제 2 입력 버퍼(300)가 정상적으로 동작하지 못할 경우, 제 1 입력 신호(DAIN)와 제 2 입력 신호(DIN)의 로직 값이 다르게 되고, 그에 따라 비교부(600)는 비교 신호(CMP)를 로직 로우로 출력한다.
따라서 저장부(700)에 로직 로우 값이 저장되고, 제 2 입력 버퍼(300)가 정상 동작하지 않는 것으로 판단할 수 있다.
한편, 테스트 모드가 종료되고, 노멀 모드에 진입하면 테스트 모드 신호(TM)는 로직 로우의 값을 가지게 된다.
이때 TMB는 로직 하이의 값을 가지게 된다.
테스트 모드 신호(TM)가 로직 로우이므로 다이렉트 억세스 볼(DAB)을 통해 입력된 데이터는 제 1 입력 버퍼(200)에 만 입력된다.
제 1 입력 버퍼(200)는 로직 하이의 제 1 입력 신호(DAIN)를 출력한다.
테스트 모드 신호(TM)가 로직 로우이므로 노멀 입력단(500)을 통해 입력된 데이터는 제 2 입력 버퍼(300)에 만 입력된다.
제 2 입력 버퍼(300)는 로직 하이의 제 2 입력 신호(DIN)를 출력한다.
한편, 저장부(700)에 저장된 데이터 값은 최근의 테스트에 따른 값으로 유지될 수 있다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (17)

  1. 테스트 입력단을 통해 신호를 입력 받아 제 1 입력 신호로서 출력하도록 구성된 제 1 입력 버퍼;
    노멀 입력단을 통해 신호를 입력 받아 제 2 입력 신호로서 출력하도록 구성된 제 2 입력 버퍼;
    테스트 모드 신호에 따라 상기 테스트 입력단을 통해 입력된 신호를 상기 제 2 입력 버퍼에 전달하도록 구성된 스위칭부;
    상기 제 1 입력 신호와 상기 제 2 입력 신호를 비교하여 비교 신호를 생성하도록 구성된 비교부; 및
    상기 비교 신호를 저장하도록 구성된 저장부를 포함하는 반도체 장치의 입력 회로.
  2. 제 1 항에 있어서,
    상기 테스트 입력단은 반도체 장치의 외부에 노출되는 다이렉트 억세스 볼(Direct Access Ball)을 포함하는 반도체 장치의 입력 회로.
  3. 제 1 항에 있어서,
    상기 노멀 입력단은 반도체 장치 내부에 구성되는 마이크로 범프를 포함하는 반도체 장치의 입력 회로.
  4. 제 1 항에 있어서,
    상기 제 1 입력 신호에 따라 다이렉트 억세스 모드에 관련된 동작을 수행하도록 구성된 다이렉트 억세스 모드 회로, 및
    상기 제 2 입력 신호에 따라 데이터 라이트 또는 리드를 포함하는 노멀 모드에 관련된 동작을 수행하도록 구성된 노멀 모드 회로를 더 포함하는 반도체 장치의 입력 회로.
  5. 제 1 항에 있어서,
    상기 비교부는
    XNOR 로직을 포함하는 반도체 장치의 입력 회로.
  6. 제 1 항에 있어서,
    상기 저장부는
    외부에서 억세스 가능한 레지스터를 포함하는 반도체 장치의 입력 회로.
  7. 복수의 테스트 입력단이 하부에 노출되도록 구성된 패키지 기판;
    상기 패키지 기판 상부에 연결된 인터포저;
    상기 인터포저 상부에 연결되며, 복수의 노멀 입력단이 형성된 메모리 모듈; 및
    상기 인터포저 상부에 상기 메모리 모듈과 연결되는 메모리 컨트롤러를 포함하며,
    상기 메모리 모듈은 상기 테스트 입력단을 통해 입력된 신호에 따라 상기 복수의 노멀 입력단과 연결된 입력 회로의 정상 동작 여부 테스트를 수행하도록 구성되는 반도체 시스템.
  8. 제 7 항에 있어서,
    상기 테스트 입력단은 다이렉트 억세스 볼을 포함하는 반도체 시스템.
  9. 제 7 항에 있어서,
    상기 메모리 모듈은
    적층된 복수의 다이를 포함하며,
    상기 복수의 다이는 복수의 관통 전극을 통해 서로 전기적으로 연결되는 반도체 시스템.
  10. 제 7 항에 있어서,
    상기 복수의 다이는
    상기 복수의 관통 전극을 통해 데이터, 커맨드 및 어드레스 전송이 가능하도록 구성되는 반도체 시스템.
  11. 제 7 항에 있어서,
    상기 복수의 다이 중에서 어느 하나의 다이가 상기 정상 동작 여부 테스트를 수행하도록 구성되는 반도체 시스템.
  12. 제 7 항에 있어서,
    상기 복수의 다이는
    상기 인터포저 상부에 연결되는 베이스 다이, 및
    상기 베이스 다이 상부에 적층되는 복수의 코어 다이를 포함하며,
    상기 베이스 다이가 상기 정상 동작 여부 테스트를 수행하도록 구성되는 반도체 시스템.
  13. 제 7 항에 있어서,
    상기 메모리 모듈은
    상기 테스트 입력단을 통해 신호를 입력 받아 제 1 입력 신호로서 출력하도록 구성된 제 1 입력 버퍼,
    상기 노멀 입력단을 통해 신호를 입력 받아 제 2 입력 신호로서 출력하도록 구성된 제 2 입력 버퍼,
    테스트 모드 신호에 따라 상기 테스트 입력단을 통해 입력된 신호를 상기 제 2 입력 버퍼에 전달하도록 구성된 스위칭부,
    상기 제 1 입력 신호와 상기 제 2 입력 신호를 비교하여 비교 신호를 생성하도록 구성된 비교부, 및
    상기 비교 신호를 저장하도록 구성된 저장부를 포함하는 반도체 시스템.
  14. 제 13 항에 있어서,
    상기 노멀 입력단은 상기 메모리 모듈 내부에 구성되는 마이크로 범프를 포함하는 반도체 시스템.
  15. 제 13 항에 있어서,
    상기 제 1 입력 신호에 따라 다이렉트 억세스 모드에 관련된 동작을 수행하도록 구성된 다이렉트 억세스 모드 회로, 및
    상기 제 2 입력 신호에 따라 데이터 라이트 또는 리드를 포함하는 노멀 모드에 관련된 동작을 수행하도록 구성된 노멀 모드 회로를 더 포함하는 반도체 시스템.
  16. 제 13 항에 있어서,
    상기 비교부는
    XNOR 로직을 포함하는 반도체 시스템.
  17. 제 13 항에 있어서,
    상기 저장부는
    외부에서 억세스 가능한 레지스터를 포함하는 반도체 시스템.
KR1020140174416A 2014-12-05 2014-12-05 반도체 장치의 입력 회로 및 이를 이용한 반도체 시스템 KR20160068546A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020140174416A KR20160068546A (ko) 2014-12-05 2014-12-05 반도체 장치의 입력 회로 및 이를 이용한 반도체 시스템
US14/634,167 US9589670B2 (en) 2014-12-05 2015-02-27 Input circuit of three-dimensional semiconductor apparatus capable of enabling testing and direct access
US15/416,130 US10311923B2 (en) 2014-12-05 2017-01-26 Input circuit of three-dimensional semiconductor apparatus capable of enabling testing and direct access

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140174416A KR20160068546A (ko) 2014-12-05 2014-12-05 반도체 장치의 입력 회로 및 이를 이용한 반도체 시스템

Publications (1)

Publication Number Publication Date
KR20160068546A true KR20160068546A (ko) 2016-06-15

Family

ID=56094874

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140174416A KR20160068546A (ko) 2014-12-05 2014-12-05 반도체 장치의 입력 회로 및 이를 이용한 반도체 시스템

Country Status (2)

Country Link
US (2) US9589670B2 (ko)
KR (1) KR20160068546A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102587976B1 (ko) 2018-02-06 2023-10-12 삼성전자주식회사 반도체 패키지
JP7282329B2 (ja) * 2019-10-04 2023-05-29 本田技研工業株式会社 半導体装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4970454A (en) * 1986-12-09 1990-11-13 Texas Instruments Incorporated Packaged semiconductor device with test circuits for determining fabrication parameters
US5005173A (en) * 1988-12-07 1991-04-02 Texas Instruments Incorporated Parallel module testing
US5859442A (en) * 1996-12-03 1999-01-12 Micron Technology, Inc. Circuit and method for configuring a redundant bond pad for probing a semiconductor
JP3822768B2 (ja) * 1999-12-03 2006-09-20 株式会社ルネサステクノロジ Ｉｃカードの製造方法
US6812726B1 (en) * 2002-11-27 2004-11-02 Inapac Technology, Inc. Entering test mode and accessing of a packaged semiconductor device
KR100394575B1 (ko) 2001-04-11 2003-08-14 삼성전자주식회사 반도체 메모리의 테스트용 핀을 통한 내부정보 선택적출력방법 및 그에 따른 출력회로
JP4419049B2 (ja) * 2003-04-21 2010-02-24 エルピーダメモリ株式会社 メモリモジュール及びメモリシステム
JP4309368B2 (ja) * 2005-03-30 2009-08-05 エルピーダメモリ株式会社 半導体記憶装置
JP4949707B2 (ja) * 2006-03-22 2012-06-13 ルネサスエレクトロニクス株式会社 半導体装置及びそのテスト方法
JP4891892B2 (ja) * 2007-12-27 2012-03-07 ルネサスエレクトロニクス株式会社 半導体集積回路装置とそのテスト方法
JP5579372B2 (ja) * 2008-04-25 2014-08-27 ピーエスフォー ルクスコ エスエイアールエル 半導体集積回路
US8031505B2 (en) * 2008-07-25 2011-10-04 Samsung Electronics Co., Ltd. Stacked memory module and system
JP2012155814A (ja) * 2011-01-28 2012-08-16 Elpida Memory Inc 半導体装置及びこれを備える情報処理システム
KR20130072856A (ko) * 2011-12-22 2013-07-02 에스케이하이닉스 주식회사 반도체 집적회로
KR20150096889A (ko) * 2014-02-17 2015-08-26 에스케이하이닉스 주식회사 적층형 반도체 메모리 장치 및 이를 위한 테스트 회로
KR20160006542A (ko) * 2014-07-09 2016-01-19 에스케이하이닉스 주식회사 적층 반도체 장치
KR20160076195A (ko) * 2014-12-22 2016-06-30 에스케이하이닉스 주식회사 다수의 채널로 동작할 수 있는 적층 반도체 장치
US9792964B1 (en) * 2016-09-20 2017-10-17 Micron Technology, Inc. Apparatus of offset voltage adjustment in input buffer

Also Published As

Publication number Publication date
US9589670B2 (en) 2017-03-07
US20160163362A1 (en) 2016-06-09
US20170133067A1 (en) 2017-05-11
US10311923B2 (en) 2019-06-04

Similar Documents

Publication Publication Date Title
US9423454B2 (en) Test circuit and semiconductor apparatus including the same
US10854310B2 (en) Shared error detection and correction memory
KR102207562B1 (ko) 다양한 경로로 신호 입력이 가능한 적층 반도체 장치 및 반도체 시스템
US8873320B2 (en) DRAM repair architecture for wide I/O DRAM based 2.5D/3D system chips
CN106548807B (zh) 修复电路、使用它的半导体装置和半导体系统
US8780647B2 (en) Semiconductor device
KR20170060205A (ko) 적층형 메모리 장치 및 이를 포함하는 반도체 메모리 시스템
US8823409B2 (en) Semiconductor apparatus and method of testing and manufacturing the same
US9881693B2 (en) Selectors on interface die for memory device
KR102449022B1 (ko) 적층형 반도체 메모리 및 이를 포함하는 반도체 시스템
US9153508B2 (en) Multi-chip package and interposer with signal line compression
JP2012226794A (ja) 半導体装置、及び半導体装置の制御方法。
US9576936B2 (en) Semiconductor system having semiconductor apparatus and method of determining delay amount using the semiconductor apparatus
US8872322B2 (en) Stacked chip module with integrated circuit chips having integratable built-in self-maintenance blocks
CN108122592B (zh) 半导体装置和半导体集成系统
US10311923B2 (en) Input circuit of three-dimensional semiconductor apparatus capable of enabling testing and direct access
KR20170008546A (ko) 난수 발생 회로 및 이를 이용한 반도체 시스템
KR20170034178A (ko) 반도체 패키지 장치
US9343438B1 (en) Semiconductor apparatus having multiple channels
KR20130070249A (ko) 시스템 집적회로
US9570120B2 (en) Memory device and operation method thereof
US9805824B2 (en) Semiconductor devices and semiconductor systems
US9761327B2 (en) Semiconductor devices to store test data in memory cell array
US20210231732A1 (en) Semiconductor device having micro-bumps and test method thereof

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid