KR20130072856A - 반도체 집적회로 - Google Patents

반도체 집적회로 Download PDF

Info

Publication number
KR20130072856A
KR20130072856A KR1020110140462A KR20110140462A KR20130072856A KR 20130072856 A KR20130072856 A KR 20130072856A KR 1020110140462 A KR1020110140462 A KR 1020110140462A KR 20110140462 A KR20110140462 A KR 20110140462A KR 20130072856 A KR20130072856 A KR 20130072856A
Authority
KR
South Korea
Prior art keywords
input
test
pad
mode
normal
Prior art date
Application number
KR1020110140462A
Other languages
English (en)
Inventor
김기태
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020110140462A priority Critical patent/KR20130072856A/ko
Publication of KR20130072856A publication Critical patent/KR20130072856A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0092—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring current only
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2896—Testing of IC packages; Test features related to IC packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Environmental & Geological Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 기술은 반도체 집적회로에 관한 것으로서, 복수의 DQ 노멀 패드; 상기 복수의 DQ 노멀 패드와 입력단이 연결된 복수의 입력 버퍼; DQ 테스트 패드; 및 테스트 모드 신호에 응답하여 상기 DQ 테스트 패드를 상기 복수의 입력 버버의 입력단과 공통 연결시키도록 구성된 스위칭부를 포함한다.

Description

반도체 집적회로{SEMICONDUCTOR INTEGRATED CIRCUIT}
본 발명은 전류 측정 테스트를 지원하는 반도체 집적회로에 관한 것이다.
도 1에 도시된 바와 같이, 종래의 기술에 따른 반도체 집적회로(1)(Wide IO 메모리라 칭하기도 함)는 채널 별(Channel A ~ Channel D)로 할당된 복수의 범프 패드(Bump Pad)(이하, 노멀 패드), 그리고 프로브 테스트 및 패키지 테스트를 위한 복수의 테스트 패드(Test Pad)가 채널들 사이에 배치된다.
복수의 노멀 패드는 클럭 신호, 커맨드, 어드레스, 파워 및 DQ(데이터 입출력) 각각을 위해 기 설정된 수만큼 할당된다. 이때 노멀 동작시 X128 모드를 지원할 수 있도록 128개의 DQ 용 노멀 패드가 할당된다.
그리고 테스트 패드는 클럭 신호, 커맨드, 어드레스, 파워 및 DQ(데이터 입출력) 각각을 위해 기 설정된 수만큼 할당된다. 이때 도 1은 전체 테스트 패드 중에서 패키지 테스트 동작시 X8 모드를 지원할 수 있도록 8개의 DQ 용 테스트 패드만을 도시한 것이다.
상술한 종래 기술의 반도체 집적회로(1)는 패키지 테스트 동작시 X8 모드를 지원하며 즉, 테스트 패드는 8개의 DQ 용 테스트 패드(DQ0, DQ16, DQ32, DQ48, DQ64, DQ80, DQ96, DQ112)가 구비되며, 각 테스트 패드는 각 채널의 동일 순번의 DQ 용 노멀 패드들과 입력 회로를 공유한다. 즉, DQ 용 테스트 패드(DQ0) 및 그와 동일 순번의 DQ 노멀 패드(DQ0)는 하나의 입력 회로(예를 들어, 입력 버퍼)와 공통 연결된다.
DQ 테스트 패드(DQ0, DQ16, DQ32, DQ48, DQ64, DQ80, DQ96, DQ112)는 각 채널(Channel A ~ Channel D)의 DQ 노멀 패드(DQ0, DQ16, DQ32, DQ48, DQ64, DQ80, DQ96, DQ112)와 공통 연결된다. 도 1에는 DQ 테스트 패드(DQ0)와 각 채널(Channel A ~ Channel D)의 DQ 노멀 패드(DQ0)의 연결 상태만을 도시한 것이다.
상술한 종래 기술의 반도체 집적회로(1)는 패키지 테스트의 하나인 전류 측정 테스트 시(IDD 값 측정), X8 모드를 지원한다. 따라서 1WL/1Bank/1Channel 동작시 128 bit 데이터를 억세스 하기 위해서는 16번의 라이트/리드 동작이 실행되어야 한다.
이때 X128 방식의 반도체 집적회로의 IDD 스펙은 X128 모드를 기준으로 정의된다.
그러나 종래의 기술에 따른 반도체 집적획로(1)는 X8 모드로 IDD 값 측정을 수행하므로 실제 동작 환경에서의 측정 값과 많은 차이를 갖게 되어 테스트 동작의 신뢰성이 저하되는 문제가 있다.
특히, 버스트 라이트(Burst Write) 또는 버스트 리드(Burst Read) 동작시의 전류 스펙인 IDD4W, IDD4R의 경우, 스펙에서 요구되는 측정 값과 실제 측정 값과의 차이는 더욱 커지게 된다.
본 발명의 실시예는 스펙에서 요구하는 동작 환경에서 전류 측정 테스트를 수행할 수 있도록 한 반도체 집적회로를 제공한다.
본 발명의 실시예는 복수의 DQ 노멀 패드; 상기 복수의 DQ 노멀 패드와 입력단이 연결된 복수의 입력 버퍼; DQ 테스트 패드; 및 테스트 모드 신호에 응답하여 상기 DQ 테스트 패드를 상기 복수의 입력 버버의 입력단과 공통 연결시키도록 구성된 스위칭부를 포함할 수 있다.
본 발명의 실시예에 따른 반도체 집적회로는 테스트 패드를 이용하여 실제 동작 환경과 동일한 동작 모드에서의 전류 측정 테스트를 지원하므로 테스트 신뢰성을 향상시킬 수 있다.
도 1은 종래의 기술에 따른 반도체 집적회로(1)의 패드 배치를 나타낸 도면,
도 2는 본 발명의 실시예에 따른 반도체 집적회로(100)의 패드 배치를 나타낸 도면,
도 3은 본 발명의 실시예에 따른 반도체 집적회로(100)의 내부 구성을 나타낸 블록도,
도 4는 도 3의 제 1 입력 버퍼(200)의 내부 구성을 나타낸 회로도,
도 5는 도 3의 제 2 입력 버퍼(600)의 내부 구성을 나타낸 회로도이다.
이하에서는 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세히 설명하기로 한다.
도 2에 도시된 바와 같이, 본 발명의 실시예에 따른 반도체 집적회로(100)는 채널 별(Channel A ~ Channel D)로 할당된 복수의 노멀 패드(Bump Pad), 그리고 프로브 테스트 및 패키지 테스트를 위한 복수의 테스트 패드(Test Pad)가 채널들 사이에 배치된다.
복수의 노멀 패드는 클럭 신호, 커맨드, 어드레스, 파워 및 DQ(데이터 입출력) 각각을 위해 기 설정된 수만큼 할당된다. 이때 복수의 노멀 패드는 X128 모드를 지원할 수 있도록 각 채널 별로 128개의 DQ 용 노멀 패드가 할당된다.
그리고 테스트 패드는 클럭 신호, 커맨드, 어드레스, 파워 및 DQ(데이터 입출력) 각각을 위해 기 설정된 수만큼 할당된다. 이때 도 1은 전체 테스트 패드 중에서 8개의 DQ 용 테스트 패드만을 도시한 것이다.
각 테스트 패드는 기 설정된 단위 수만큼의 DQ 용 노멀 패드들과 입력 회로를 공유한다. 즉, DQ 용 테스트 패드(DQ0)는 DQ 노멀 패드(DQ<0:15>)들의 입력 회로(예를 들어, 입력 버퍼)와 공통 연결된다.
DQ 용 테스트 패드(DQ0)와 마찬가지로 DQ 용 테스트 패드(DQ16, DQ32, DQ48, DQ64, DQ80, DQ96, DQ112)는 DQ 노멀 패드(DQ<16:31>, DQ<32:47>, DQ<48:63>, DQ<64:79>, DQ<80:95>, DQ<96:111>, DQ<112:127>)들의 입력 회로(예를 들어, 입력 버퍼)와 공통 연결된다.
도 3은 전체 테스트 패드 중에서 DQ<0> 테스트 패드와 DQ<0:15> 노멀 패드의 입력 버퍼들의 연결 상태를 도시한 것이다.
도 3에 도시된 바와 같이, 본 발명의 실시예에 따른 반도체 집적회로(100)는 DQ<0> 노멀 패드, 제 1 입력 버퍼(200), DQ<0> 테스트 패드, 스위칭부(300), DQ<1:15> 노멀 패드 및 제 2 입력 버퍼(600)를 포함한다.
DQ<0> 노멀 패드는 제 1 입력 버퍼(200)의 입력단과 연결된다.
DQ<0> 테스트 패드는 제 1 패스 게이트(300)를 통해 제 1 입력 버퍼(200)의 입력단과 연결된다.
스위칭부(300)는 제 1 내지 제 3 패스 게이트(310 ~ 330)를 포함한다.
제 1 패스 게이트(310)는 X8 모드 신호(X8_EN, X8_ENB)에 응답하여 활성화된다.
DQ<1:15> 노멀 패드들은 각각 제 2 입력 버퍼(600)의 입력단과 연결된다.
DQ<0> 테스트 패드는 제 2 패스 게이트(320) 및 제 3 패스 게이트(330)를 통해 제 2 입력 버퍼(600)들 각각의 입력단과 연결된다.
제 2 패스 게이트(320)는 테스트 모드 신호(TM_128X, TM_128XB)에 응답하여 활성화된다.
제 3 패스 게이트(330)는 X128 모드 신호(X128_EN, X128_ENB)에 응답하여 활성화된다.
도 4에 도시된 바와 같이, 제 1 입력 버퍼(200)는 버퍼 유닛(210) 및 인에이블 유닛(220)을 포함한다.
버퍼 유닛(210)은 인에이블 신호(EN1)가 활성화되면 입력 신호를 받아들여 버퍼링하여 출력한다.
인에이블 유닛(220)은 X8 모드 신호(X8_EN)와 X128 모드 신호(X128_EN) 중에서 어느 하나라도 활성화되면 인에이블 신호(EN1)를 활성화시킨다.
인에이블 유닛(220)은 노아 게이트(NR1) 및 인버터(IV1)로 구성할 수 있다.
도 5에 도시된 바와 같이, 제 2 입력 버퍼(600)는 버퍼 유닛(610) 및 인에이블 유닛(620)을 포함한다.
버퍼 유닛(610)은 인에이블 신호(EN2)가 활성화되면 입력 신호를 받아들여 버퍼링하여 출력한다.
인에이블 유닛(620)은 X128 모드 신호(X128_EN)와 테스트 모드 신호(TM_128X) 중에서 어느 하나라도 활성화되면 인에이블 신호(EN2)를 활성화시킨다.
인에이블 유닛(620)은 노아 게이트(NR11) 및 인버터(IV11)로 구성할 수 있다.
이와 같이 구성된 본 발명의 실시예에 따른 반도체 집적회로(100)의 전류 테스트 방법을 설명하면 다음과 같다.
도 3을 참조하면, 먼저, 노멀 X128 모드 동작 시, X128 모드 신호(X128_EN)가 로직 하이로 활성화되고, X8 모드 신호(X8_EN)는 로직 로우로 비 활성화되며, 테스트 모드 신호(TM_128X)는 로직 로우로 비 활성화된다.
따라서 제 1 내지 제 3 패스 게이트(300 ~ 500)가 모두 비 활성화되고, 제 1 입력 버퍼(200) 및 제 2 입력 버퍼(600)는 활성화된다.
DQ<0:15> 노멀 패드를 통해 입력된 신호가 제 1 입력 버퍼(200) 및 제 2 입력 버퍼(600)를 통해 내부 회로로 전달된다.
다음으로, 테스트 X128 모드 동작 시, 외부적으로는 8개의 테스트 패드만을 이용하므로 X8 모드로 인식하게 된다.
X128 모드 신호(X128_EN)가 로직 로우로 비 활성화되고, X8 모드 신호(X8_EN)는 로직 하이로 활성화되며, 테스트 모드 신호(TM_128X)는 로직 하이로 활성화된다.
따라서 제 1 내지 제 3 패스 게이트(300 ~ 500)가 모두 활성화되고, 제 1 입력 버퍼(200) 및 제 2 입력 버퍼(600) 또한 활성화된다.
DQ<0> 테스트 패드를 통해 입력된 신호가 제 1 입력 버퍼(200) 및 제 2 입력 버퍼(600)를 통해 내부 회로로 전달된다.
즉, DQ<0> 테스트 패드를 통해 하나의 신호가 입력되었지만, 실질적으로 회로 내부에서는 DQ<0:15>에 해당하는 16개의 입력 버퍼가 모두 동작하게 된다.
따라서 본 발명의 실시예는 8개의 테스트 패드를 통해 신호를 입력하여도 회로 내부에서는 Full DQ 동작 환경 즉, 스펙에서 요구하는 것과 동일한 동작 환경에서 전류 측정 테스트를 수행할 수 있다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (7)

  1. 복수의 DQ 노멀 패드;
    상기 복수의 DQ 노멀 패드와 입력단이 연결된 복수의 입력 버퍼;
    DQ 테스트 패드; 및
    테스트 모드 신호에 응답하여 상기 DQ 테스트 패드를 상기 복수의 입력 버버의 입력단과 공통 연결시키도록 구성된 스위칭부를 포함하는 반도체 집적회로.
  2. 제 1 항에 있어서,
    상기 복수의 입력 버퍼는
    상기 복수의 DQ 노멀 패드 중에서 DQ<0> 노멀 패드와 입력단이 연결된 제 1 입력 버퍼, 및
    상기 복수의 DQ 노멀 패드 중에서 DQ<1:15> 노멀 패드들과 각 입력단이 연결된 복수의 제 2 입력 버퍼를 포함하는 반도체 집적회로.
  3. 제 2 항에 있어서,
    상기 제 1 입력 버퍼는 제 1 입출력 모드 및 제 2 입출력 모드 시 활성화되도록 구성되는 반도체 집적회로.
  4. 제 3 항에 있어서,
    상기 제 2 입력 버퍼는 상기 제 1 입출력 모드 및 테스트 모드 시 활성화되도록 구성되는 반도체 집적회로.
  5. 제 4 항에 있어서,
    상기 제 1 입출력 모드는 X128 모드이고, 상기 제 2 입출력 모드는 X8 모드인 반도체 집적회로.
  6. 제 2 항에 있어서,
    상기 스위칭부는
    상기 DQ 테스트 패드와 상기 제 1 입력 버퍼 사이에 연결된 제 1 패스 게이트, 및
    상기 DQ 테스트 패드와 상기 복수의 제 2 입력 버퍼 각각의 사이에 연결된 복수의 제 2 패스 게이트를 포함하는 반도체 집적회로.
  7. 제 1 항에 있어서,
    상기 테스트 모드 신호는 전류 측정 테스트 모드를 정의하는 신호인 반도체 집적회로.
KR1020110140462A 2011-12-22 2011-12-22 반도체 집적회로 KR20130072856A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110140462A KR20130072856A (ko) 2011-12-22 2011-12-22 반도체 집적회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110140462A KR20130072856A (ko) 2011-12-22 2011-12-22 반도체 집적회로

Publications (1)

Publication Number Publication Date
KR20130072856A true KR20130072856A (ko) 2013-07-02

Family

ID=48987428

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110140462A KR20130072856A (ko) 2011-12-22 2011-12-22 반도체 집적회로

Country Status (1)

Country Link
KR (1) KR20130072856A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170133067A1 (en) * 2014-12-05 2017-05-11 SK Hynix Inc. Input circuit of three-dimensional semiconductor apparatus capable of enabling testing and direct access

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170133067A1 (en) * 2014-12-05 2017-05-11 SK Hynix Inc. Input circuit of three-dimensional semiconductor apparatus capable of enabling testing and direct access
US10311923B2 (en) * 2014-12-05 2019-06-04 SK Hynix Inc. Input circuit of three-dimensional semiconductor apparatus capable of enabling testing and direct access

Similar Documents

Publication Publication Date Title
US9638751B2 (en) Parallel test device and method
JPH11316264A (ja) 半導体装置の並列テスト回路
US9721626B2 (en) Built-in test circuit of semiconductor apparatus
US20080298147A1 (en) Semiconductor memory
KR20090005918A (ko) Ｂｉｓｔ 회로를 구비하는 멀티채널 반도체 메모리 장치
US9299403B2 (en) Semiconductor devices and semiconductor systems including the same
JP3728356B2 (ja) 半導体装置
US20070241767A1 (en) Semiconductor device and method for testing semiconductor device
US9362005B2 (en) Semiconductor device for parallel bit test and test method thereof
US7642803B2 (en) Address pin reduction mode circuit with parallel input for semiconductor memory device and test method using the same
US9761288B2 (en) Memory circuit and stack type memory system including the same
KR20130072856A (ko) 반도체 집적회로
KR20150018092A (ko) 반도체 장치 테스트 방법 및 이를 이용한 테스트 시스템
US8039274B2 (en) Multi-chip package semiconductor device and method of detecting a failure thereof
US9470757B2 (en) Channel control circuit and semiconductor device having the same
US7227810B2 (en) Semiconductor device and testing method for semiconductor device
US10574238B2 (en) Inspection circuit, semiconductor storage element, semiconductor device, and connection inspection method
US8531200B2 (en) Semiconductor device for performing test operation and method thereof
US20050096876A1 (en) Semiconductor test apparatus and method thereof and multiplexer and method thereof
US9281081B1 (en) Built-in test circuit of semiconductor apparatus
KR100437612B1 (ko) 병합 메모리 로직 소자
KR100282229B1 (ko) 반도체 메모리
KR100909807B1 (ko) 반도체 메모리장치 및 이의 병렬 테스트방법
KR20100110122A (ko) 메모리 셀의 테스트를 위한 반도체 장치 및 테스트 방법
KR20090098506A (ko) 메모리 셀의 테스트를 위한 반도체 메모리 장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination