JP3006208B2

JP3006208B2 - チップ型バリスタの製造方法

Info

Publication number: JP3006208B2
Application number: JP3237179A
Authority: JP
Inventors: 和敬中村; 亨東; 康信米田; 浩幸久保田; 外茂昭後
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 1991-08-23
Filing date: 1991-08-23
Publication date: 2000-02-07
Anticipated expiration: 2015-02-07
Also published as: JPH0555007A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電圧非直線性抵抗体と
して機能するチップバリスタの製造方法に関し、特に積
層体を高温焼成して焼結体を形成する際の温度や雰囲気
を均一化でき、ひいては電気的特性のばらつきを防止で
き、製造時の不良品率を低減できるようにした製造方法
に関する。

【０００２】

【従来の技術】近年、通信機器等に採用される電子部品
の分野では、小型化，集積化が急速に進んでいる。ま
た、ＩＣの高密度化による耐電圧の低下が問題となって
いる。こうしたＩＣのノイズによる回路の破壊や誤動作
を防止するためのプロテクタとなる素子や回路設計が必
要となっている。このような保護素子としてバリスタが
採用されている。このバリスタをＩＣ回路に適用するに
は、制限電圧が低いこと、また静電容量が小さいこと、
さらに小型であること等の条件が要求される。しかし上
記バリスタでは、制限電圧を下げるにはバリスタ電圧を
下げなければならないことから、静電容量が大きくなる
という問題がある。また静電容量を下げる点は電極面積
を小さくすることにより可能であるが、このようにする
とサージ耐量が低下するという問題がある。このような
制限電圧，静電容量を低減しながら小型化に対応できる
ものとして、従来、積層型のチップバリスタが提案され
ている（例えば、特開昭58-23921号公報参照) 。このチ
ップバリスタによれば、上記セラミックス層の厚さ方向
の粒界数を小さくすることが可能であることから、上述
の要求に対応できる。このようなチップバリスタは、従
来、以下の方法により製造されている。即ち、スラリー
状のセラミックスグリーンシートを切断して多数のセラ
ミックス層を成形し、該セラミックス層の上面に内部電
極を印刷するとともに、該内部電極と上記セラミックス
層とが交互に重なるよう積層して積層体を形成する。こ
の積層体を皿状の匣上に載置した状態で焼成炉により高
温焼成し、これにより焼結体を得る。しかる後、該焼結
体の左, 右端面に上記各内部電極の一端面のみが接続さ
れる外部電極を形成する。

【０００３】

【発明が解決しようとする課題】ところで、上記従来の
チップバリスタを製造する場合、該素子のサイズを小さ
くするほど，またバリスタ電圧を低くするほどセラミッ
クス層の粒子径や粒界数を微妙にコントロールする必要
がある。しかしながら、上記従来の製造方法では、上記
セラミックス層の厚さやこの間に挟まれた粒界数にばら
つきが生じ易く、その結果電気的特性にばらつきが生じ
易くなり、製品の不良率が増大するという問題点があ
る。この不良品率が増大する原因には、グリーンシート
を成形する際の厚さのばらつき，あるいは焼成時の温度
や雰囲気のばらつきが考えられる。特に焼成時は厳密な
コントロールが必要であるが、上記従来の積層体を匣に
固定して焼成する方法では温度，雰囲気の均一化に限界
がある。

【０００４】本発明は上記従来の状況に鑑みてなされた
もので、チップバリスタを製造する際の温度，雰囲気を
均一化でき、ひいては電気的特性のばらつきを防止して
良品率を向上できるチップ型バリスタの製造方法を提供
することを目的としている。

【０００５】

【課題を解決するための手段】そこで請求項１の発明
は、半導体セラミックス層と内部電極とを交互に積層し
て積層体を形成した後、該積層体を高温焼成して焼結体
を得るようにしたチップ型バリスタの製造方法におい
て、上記積層体を容器内に収容し、該容器を回転させる
ことによって、該容器内の上記積層体を回転，移動させ
ながら高温焼成したことを特徴としている。また、請求
項２の発明は、上記容器内に空気，又は酸素を供給した
ことを特徴としている。さらに、請求項３の発明は、上
記積層体の角部に面取り加工を施したことを特徴とし、
請求項４の発明は、上記面取り部の半径が０．０８ｍｍ
以上となる面取り加工を施したことを特徴としている。

【０００６】ここで本発明の構成について詳細に説明す
る。上記容器を回転させることによって、該容器ととも
に積層体を回転，移動させながら高温焼成するのは、焼
成温度，雰囲気を均一に，かつ容易にコントロールで
き、上記積層体の焼成むらを回避できるとともに、積層
体内に酸素を均一に供給できるからである。また、上記
容器内に空気，酸素を供給するのは、該容器内の酸素分
圧の低下を回避することによって、電気的特性をさらに
改善できるからである。これは、上記積層体の焼成量を
多くすると、Ｂｉ₂Ｏ₃やｎＯの蒸気によって容器内の
酸素分圧が下がり、場合によっては焼結体の表面部分の
酸素が奪われ、焼結性が阻害されるおそれがあるからで
ある。しかもこの場合、従来は、積層体を匣上に固定し
た状態で空気等を供給することから、この導入する空気
の温度差により焼成温度にばらつきが生じていた。これ
に対して本発明では、回転する容器に空気，酸素を供給
するので、温度のばらつきを解消できる。さらに、上記
積層体の角部に面取り加工を施すのは、該積層体同士の
接触によって角部が欠けたり，割れたりするのを防止で
き、ひいては抗折強度を向上できるからである。上記積
層体を焼成する場合、該積層体内のバインダーが抜ける
と非常に脆くなり、そのため該積層体の移動速度（容器
の回転数），移動時間（処理時間）の如何によってはこ
われ易くなるが、面取り加工を施すことにより、これら
の問題を回避できる。さらにまた、上記面取り部の半径
を０．０８ｍｍ以上としたのは、この面取り部のアール
を小さくすると上記かけ，割れ防止効果が薄れる場合が
あるが、上記値以上にすることにより上記効果が高いこ
とが判明したからである。

【０００７】

【作用】請求項１の発明に係るチップ型バリスタの製造
方法によれば、積層体を容器内に収容し、該容器を回転
させることによって、上記積層体を回転，移動させなが
ら高温焼成したので、焼成温度，雰囲気を均一に，かつ
容易にコントロールでき、その結果電気的特性のばらつ
きを防止でき、歩留まりを向上できる。また、焼成条件
を容易にコントロールできることから、一度に大量の焼
成が可能となり、それだけ生産性を向上できる。また、
請求項２の発明では、容器内に空気，酸素を供給したの
で、焼成温度のばらつきを回避しながら、積層体への酸
素供給を充分にでき、その結果特性をさらに向上でき
る。さらに請求項３の発明では、積層体の角部に面取り
加工を施したので、焼成時に角部が欠けたり，割れたり
するのを防止できるとともに、積層体同士の接触により
表面部分の焼結密度が上昇して抗折強度を向上できる。
さらにまた、請求項４では、上記面取り部の半径を０．
０８ｍｍ以上としたので、割れや欠けの発生をさらに低
減できる。

【０００８】

【実施例】以下、本発明の実施例を図について説明す
る。図１ないし図５は本発明の一実施例によるチップ型
バリスタの製造方法を説明するための図である。まず、
本実施例のチップ型バリスタの構造について説明する。
図において、１は本実施例のチップ型バリスタである。
このバリスタ１は直方体状のもので、ＺｎＯを主成分と
する半導体セラミックス層２とＡｇ−Ｐｄ合金からなる
内部電極３とを交互に積層するとともに、これの上面，
下面にダミー用セラミックス層７，７を重ねて積層体４
´を形成し、該積層体４´を高温焼結して焼結体４を形
成して構成されている。また、上記各内部電極３の一端
面３ａは焼結体４の左, 右端面４ａ，４ｂに交互に露出
されており、他の端面はセラミックス層２の内側に位置
して焼結体４内に封入されている。

【０００９】また、上記焼結体４の左, 右端面４ａ，４
ｂにはＡｇペーストからなる外部電極５が形成されてお
り、該外部電極５は上記各内部電極３の一端面３ａに電
気的に接続されている。

【００１０】さらに、上記焼結体４の角部にはアール状
の面取り部８が形成されている。この面取り部８は上記
焼成前の積層体４´をポリポット内に収容し、これを回
転させて形成したものであり、これにより上記面取り部
８の半径ｒは0.08mm以上になっている。

【００１１】そして、本実施例の焼結体４は、上記積層
体４´を磁性体ポット内に収容し、これを回転させなが
ら加熱焼成するとともに、該磁性体ポット内に空気，あ
るいは酸素を供給して形成されたものである。

【００１２】次に上記チップ型バリスタ１の製造方法に
ついて説明する。まず、原料として、純度99％以上のＺ
ｎＯ，Ｂｉ₂Ｏ₃，ＣｏＣＯ₃，ＭｎＯ₂，及びＳｂ₂
Ｏ₂を、それぞれ98mol ％,0.5mol ％,0.5mol％,0.5mol
％, 及び0.5 mol ％の割合で秤量し、これに純水を加
えてボールミルで24時間混合してスラリーを形成する。
このスラリーをろ過, 乾燥させた後、造粒し、この後80
0℃の温度で２時間仮焼成する。この仮焼成体をパルベ
ライザーにより粗粉砕し、さらにこれに純水を加えてボ
ールミルで微粉砕してセラミックス粉末を形成する。

【００１３】次に、上記セラミックス粉末をろ過，乾燥
させた後，これに有機バインダーを添加するとともに溶
媒液中に分散させてスラリーを形成する。このスラリー
をドクターブレード法により、厚さ50μm のセラミック
スグリーンシートを成形する。次いで、このグリーンシ
ートを所定の大きさの矩形状に打ち抜いて多数の半導体
セラミックス層２，ダミー用セラミックス層７を形成す
る。

【００１４】また銀・パラジウム（７：３）合金に白金
を添加してなる電極ペーストを作成し、該ペーストを上
記半導体セラミックス層２の上面にスクリーン印刷して
内部電極３を形成する。この場合、内部電極３の一端面
３ａのみがセラミックス層２の端縁まで延び、残りの端
面は内側に位置するように形成する。

【００１５】次に、図４に示すように、上記セラミック
ス層２と内部電極３とが交互に重なり、かつ各内部電極
３の一端面３ａがセラミックス層２の左, 右外縁に交互
に位置するよう積層し、さらにこれの上面，下面にダミ
ー用セラミックス層７を重ねる。次いで、これの積層方
向に２ton/cm²の圧力を加えて圧着して積層体４´を形
成し、該積層体４´を所定の寸法に切断する。

【００１６】次に、上記積層体４´を容積500cc のポリ
ポット内に200g収納し、該ポットを120rpmで20〜90分間
回転させて、上記積層体４´の角部に半径ｒ0.08mm以上
の面取り部８を形成する。なお、この半径r の大きさは
回転時間を選定することによって決定する。この後、上
記積層体４´を500 ℃の温度で２時間熱処理してバイン
ダーを焼失させる。

【００１７】そして、図５(b) に示すように、直径150m
m φ, 深さ100mm のポット本体９ａと蓋体９ｂとからな
るアルミナ磁性ポット９を準備し、該ポット本体９ａの
底壁，及び蓋体９ｂに直径10mmの孔９ｃを形成する。こ
の磁性ポット９内に上記積層体４´を収納し、該ポット
９を0.5rpmの回転速度で回転させながら、950 ℃に加熱
し、２時間焼成するとともに、この焼成時に空気及び酸
素をそれぞれ100 ｌ/hr 供給する。これにより焼結体４
を得る。

【００１８】最後に、上記焼結体４の左, 右端面４ａ，
４ｂに銀ペーストを塗布した後、800 ℃で10分間加熱し
て焼き付けて外部電極５を形成し、該外部電極５と内部
電極３の一端面３ａとを接続する。これにより本実施例
チップ型バリスタ１が製造される。

【００１９】このように本実施例の製造方法によれば、
アルミナ磁性ポット９内に積層体４´を収容し、該積層
体４´をポット９を回転させながら加熱焼成したので、
この焼成時の温度，雰囲気を均一に，かつ容易にコント
ーロルすることができる。その結果、電気的特性のばら
つきを回避でき、良品率を向上できるとともに、生産性
を向上できる。また、本実施例では、磁性ポット９内に
空気，酸素を供給したので、酸素分圧の低下を回避で
き、それだけ電気的特性をさらに向上できる。さらに、
本実施例では、積層体４´の角部に半径ｒ0.08mm以上の
面取り部８を形成したので、積層体４´同士の接触によ
り角部が欠けたり，割れたりするのを防止できるととも
に、抗折強度を向上できる。

【００２０】なお、上記実施例では、積層体４´の角部
に面取り部８を形成を形成するとともに、該積層体４´
の焼成時に空気等を供給した場合を例にとって説明した
が、本発明は必ずしもこれらを必要とするものではな
く、面取り部，空気等の供給をしない場合でも従来の製
造方法に比べて電気的特性を向上できる。

【００２１】

【表１】

【表２】

【００２２】表２は、上記実施例のチップ型バリスタ１
の効果を確認するために行った試験結果を示す。この試
験は、表１に示すように、上記実施例の製造方法により
多数の積層体４´を作成し、この積層体４´の面取り部
を形成する際の回転時間を10〜90分間の範囲で変化させ
ることによって、上記面取り部の半径を0.050 〜0.204m
m と変化させてチップ型バリスタを作成した。そして各
バリスタのバリスタ電圧Ｖ_1mA, 非直線係数ａ，静電容
量ｐＦを測定し、それぞれのばらつきを調べるととも
に、抗折強度Ｋｇ，及び製造時の不良率を調べた。な
お、上記ばらつきは、３ＣＶ＝σ×３／平均で比較し
た。また、上記実施例試料と比較するために、図５(a)
に示すように、孔を形成していない同じ大きさのアルミ
ナ磁性ポット１０を準備し、このポット内に積層体４´
を収容し、これに空気，酸素を供給しない状態で該ポッ
ト１０を0.5rpmで回転させながら950 ℃に加熱し、２時
間焼成してなる比較試料を作成し、この比較試料につい
ても同様の試験を行った。さらに、モニターとして上記
積層体４´と同じ生地のセッター（匣）に該積層体４´
を並べ、これを箱型バッチ炉内に配置し、950 ℃で２時
間焼成してなる従来試料を作成し、該従来試料について
も同様の試験を行った。

【００２３】表２において、試料 No.Ｍは従来試料、試
料 No.１は比較試料、試料 No.２〜８は本実施例試料を
示す。同表からも明らかなように、従来試料 No.Ｍの場
合は、バリスタ電圧，非直線係数，静電容量のばらつき
がそれぞれ12.7％,8.4％,18.6 ％と大きい。また、比較
試料 No.１の場合は、各電気的ばらつきはそれぞれ4.2
％,2.1％,4.5％と従来試料に比べて改善されているもの
の、不良品率が21.7％と高くなっている。これに対して
試料No.2 〜 No.8 はいずれもバリスタ電圧が2.9 〜3.7
％, 非直線係数が1.8 〜2.2 ％, 静電容量が3.9 〜4.7
％とばらつきが約1/3 に減少してる。また、抗折強度
では4.2 〜6.1 Kgと従来試料に比べて1.5 倍に上昇して
いる。さらに製造時の不良品率では0.04〜0.6％と大幅
に低減していることがわかる。

【００２４】

【発明の効果】以上のように請求項１の発明に係るチッ
プ型バリスタの製造方法によれば、積層体を容器内に収
容し、該容器を回転させることによって積層体を回転，
移動させながら高温焼成したので、焼成温度，雰囲気を
均一に，かつ容易にコントロールでき、電気的特性のば
らつきを低減でき、良品率を向上できる効果がある。ま
た、請求項２の発明では、容器内に空気，酸素を供給し
たので、焼成温度のばらつきを回避でき、電気的特性を
さらに向上できる効果がある。さらに請求項３の発明で
は、積層体の角部に面取り加工を施し、請求項４では、
上記面取り部の半径を０．０８ｍｍ以上にしたので、焼
成時に角部が欠けたり，割れたりするのを防止できる効
果がある。

【図面の簡単な説明】

【図１】本発明の一実施例によにチップ型バリスタの製
造方法を説明するための断面図である。

【図２】上記実施例のチップ型バリスタの一部拡大断面
図である。

【図３】上記実施例のチップ型バリスタの斜視図であ
る。

【図４】上記実施例の積層体の製造工程を説明するため
の分解斜視図である。

【図５】上記実施例のアルミナ磁性ポットを示す斜視図
である。

【符号の説明】

１チップ型バリスタ２半導体セラミックス層３内部電極４´ 積層体４焼結体８面取り部９，１０アルミナ磁性ポット（磁性体容器）ｒ面取り部の半径

───────────────────────────────────────────────────── フロントページの続き (72)発明者久保田浩幸京都府長岡京市天神２丁目26番10号株式会社村田製作所内 (72)発明者後外茂昭京都府長岡京市天神２丁目26番10号株式会社村田製作所内 (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01C 7/02 - 7/22

Claims

(57)【特許請求の範囲】

【請求項１】半導体セラミックス層と内部電極とを交
互に積層して積層体を形成した後、該積層体を高温焼成
して焼結体を得るようにしたチップ型バリスタの製造方
法において、上記積層体を容器内に収容し、該容器を回
転させることによって、該容器内の上記積層体を回転，
移動させながら高温焼成したことを特徴とするチップ型
バリスタの製造方法。
【請求項２】請求項１において、上記容器内に空気，
又は酸素を供給したことを特徴とするチップ型バリスタ
の製造方法。
【請求項３】請求項１又は２において、上記積層体の
角部に面取り加工を施したことを特徴とするチップ型バ
リスタの製造方法。
【請求項４】請求項３において、上記角部に面取り部
の半径が０．０８ｍｍ以上である面取り加工を施したこ
とを特徴とするチップ型バリスタの製造方法。