TW201507076A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW201507076A
TW201507076A TW102145661A TW102145661A TW201507076A TW 201507076 A TW201507076 A TW 201507076A TW 102145661 A TW102145661 A TW 102145661A TW 102145661 A TW102145661 A TW 102145661A TW 201507076 A TW201507076 A TW 201507076A
Authority
TW
Taiwan
Prior art keywords
substrate
semiconductor device
region
fuse
molding resin
Prior art date
Application number
TW102145661A
Other languages
English (en)
Inventor
Shinya Ohashi
Takashi Okada
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201507076A publication Critical patent/TW201507076A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Abstract

實施形態之半導體裝置包括：第1零件，其於使用時發熱；第2零件；及密封部，其包含覆蓋上述第1零件之第1區域、及與該第1區域熱性分開且覆蓋上述第2零件之第2區域。

Description

半導體裝置
本發明之實施形態係關於一種半導體裝置。
提供有具有覆蓋複數之零件之密封部之半導體裝置。
本發明之實施形態提供一種可靠性較高之半導體裝置。
實施形態之半導體裝置包括：第1零件，其於使用時發熱；第2零件；及密封部，其包含覆蓋上述第1零件之第1區域、及與該第1區域熱性分開且覆蓋上述第2零件之第2區域。
1‧‧‧半導體裝置
2‧‧‧外部機器
4‧‧‧殼體
4a‧‧‧第1壁
4b‧‧‧第2壁
4c‧‧‧第3壁
5‧‧‧基板模組
11‧‧‧基板
11a‧‧‧第1面
11b‧‧‧第2面
12‧‧‧控制器晶片
13‧‧‧第1接合線
14‧‧‧半導體記憶體晶片
15‧‧‧第2接合線
16‧‧‧電子零件
17‧‧‧模製樹脂
18‧‧‧端子
21‧‧‧第1區域
22‧‧‧第2區域
23‧‧‧槽
23a‧‧‧底部
24‧‧‧薄部
26‧‧‧熔斷器
31、41‧‧‧隔熱部
51‧‧‧金屬部
52‧‧‧導熱構件
61‧‧‧缺口部
62‧‧‧突出部
63‧‧‧開關
71‧‧‧擋止部
圖1係例示第1實施形態之半導體裝置及外部機器之立體圖。
圖2係例示圖1中所示之半導體裝置之內部之平面圖。
圖3係例示圖2中所示之基板模組之上表面與下表面之平面圖。
圖4(a)、(b)係例示圖3中所示之基板模組之圖。
圖5(a)、(b)係例示第2實施形態之基板模組之圖。
圖6(a)、(b)係例示第3實施形態之基板模組之圖。
圖7(a)、(b)係例示第4實施形態之基板模組之圖。
圖8係例示第5實施形態之半導體裝置之平面圖。
圖9係局部分解地例示第6實施形態之半導體裝置之立體圖。
圖10係例示圖9中所示之基板模組之平面圖。
圖11係例示第7實施形態之半導體裝置之平面圖。
以下，參照圖式說明本發明之實施形態。
本說明書中，對若干要素附有複數之表現之例。再者，該等表現之例僅為例示，並不否定上述要素以其他表現進行表現。又，關於未附有複數之表現之要素，亦可以其他表現進行表現。
又，圖式為模式性者，存在厚度與平面尺寸之關係或各層之厚度之比率等與現實者不同之情況。又，亦存在圖式彼此之間包含相互之尺寸之關係或比率不同之部分之情況。
(第1實施形態)
圖1至圖4表示第1實施形態之半導體裝置1。本實施形態之半導體裝置1例如為半導體記憶裝置，其一例為SD記憶卡(商標)。
圖1係表示半導體裝置1、及該半導體裝置1所連接之外部機器2(例如主機裝置)之立體圖。關於外部機器2，例如有各種電子機器(例如資訊處理裝置)可適當地符合，例如可為可攜式電腦、平板終端、數位相機、視訊攝影機、或連接於網路之伺服器。
外部機器2對半導體裝置1執行資料存取控制，例如，藉由對半導體裝置1發送寫入要求、讀出要求、及刪除要求，而執行半導體裝置1之資料之寫入、讀出、及刪除。又，外部機器2對半導體裝置1提供各種電源。
圖2至圖4詳細地表示本實施形態之半導體裝置1。圖2係表示圖1中所示之半導體裝置1之內部之平面圖。圖3係圖2中所示之基板模組5之平面圖，(a)表示俯視圖，(b)表示仰視圖。圖4係表示圖3中所示之基板模組5之圖，(a)表示平面圖，(b)表示剖面圖。
如圖2所示，半導體裝置1具有殼體4、及收容於該殼體4之基板模組5。殼體4(即，外殼、外廓、保護部)例如為與SD記憶卡之規格對應之扁平之匣狀。
殼體4例如為合成樹脂製。如圖1及圖2所示，殼體4具有第1壁4a、第2壁4b、及第3壁4c。第1壁4a及第2壁4b相互平行地呈平面狀擴展。第3壁4c於與第1壁4a及第2壁4b交叉(例如大致正交)之方向上延伸，將第1壁4a之周緣與第2壁4b之周緣相連。
如圖3及圖4所示，基板模組5為SiP(system in package，系統級封裝)類型，複數之半導體晶片密封於1個封裝體內。即，基板模組5為包含複數之半導體晶片之封裝零件。基板模組5例如為殼體4之大致一半大小，但不限於此。
詳細而言，基板模組5包括基板11(substrate)、控制器晶片12、第1接合線13、半導體記憶體晶片14、第2接合線15、電子零件16、模製樹脂17(molding resin)、及複數之端子18。
基板11(例如電路基板、印刷基板)為大致長方形之板狀，與殼體4之第1壁4a及第2壁4b大致平行地延伸。基板11包括配線圖案，並且具有第1面11a、及第2面11b。第2面11b位於與第1面11a相反之側。
控制器晶片12(即，控制器、控制器零件、第1零件、第1半導體零件)安裝於基板11之第1面11a。於基板11之第1面11a，設置有連接第1接合線13之焊墊。第1接合線13橫跨基板11之第1面11a與控制器晶片12之間而延伸。控制器晶片12經由第1接合線13而電性連接於基板11。
控制器晶片12經由基板11之配線圖案而電性連接於半導體記憶體晶片14。控制器晶片12例如總括地控制半導體裝置1之動作。控制器晶片12進行對半導體記憶體晶片14之控制(例如存取控制)。
即，控制器晶片12控制對半導體記憶體晶片14之資料之寫入、保持、讀出、及刪除。控制器晶片12為「發熱零件」之一例。控制器晶片12於使用時發熱而變得較半導體記憶體晶片14更熱。再者，「第1零件」亦可為控制器晶片以外之半導體零件。
半導體記憶體晶片14(即，半導體晶片、半導體零件、第2零件、第2半導體零件)例如為任意之記憶體晶片(即，記憶體零件)，例如NAND型快閃記憶體晶片。再者，「第2零件」亦可為記憶體晶片以外之半導體零件。
半導體記憶體晶片14安裝於基板11之第1面11a。於基板11之第1面11a，設置有連接第2接合線15之焊墊。第2接合線15橫跨基板11之第1面11a與半導體記憶體晶片14之間。半導體記憶體晶片14經由第2接合線15而電性連接於基板11。
電子零件16例如為電容器或電阻之類的被動零件。電子零件16安裝於基板11之第1面11a且電性連接於基板11。
模製樹脂17(例如模製樹脂部、密封部、密封樹脂部)設置於基板11之第1面11a上之例如大致整個區域。模製樹脂17之一例為樹脂(例如環氧樹脂)。模製樹脂17一體地覆蓋(即，連續地覆蓋)控制器晶片12、第1接合線13、半導體記憶體晶片14、第2接合線15、及電子零件16。
如圖4所示，模製樹脂17一體地具有覆蓋控制器晶片12及第1接合線13之第1區域21(即，第1部分)、及覆蓋半導體記憶體晶片14及第2接合線15之第2區域22(即，第2部分)。即，第1區域21與第2區域22一體地形成並彼此相連。
模製樹脂17於第1區域21與第2區域22之間設置有使該模製樹脂17之厚度變薄之槽23(即，凹部)。槽23於與自第1區域21朝向第2區域22之方向交叉(例如大致正交)之方向上延伸。槽23之底部23a未到達基板11之表面。即，於槽23之底部23a與基板11之間，存在模製樹脂17。即，藉由設置槽23，而於第1區域21與第2區域22之間，形成有厚度較第1區域21及第2區域22薄之薄部24(即，第3區域、第3部分)。
本實施形態中，藉由設置槽23，第1區域21與第2區域22熱性分 開。再者，所謂「第1區域21與第2區域22熱性分開」係指與第1區域21與第2區域22單純地相連之情形相比，第1區域21與第2區域22之間之熱移動較少。本實施形態中，藉由設置槽23，熱不易於第1區域21與第2區域22之間移動。
如圖4所示，於基板11之第2面11b，未設置模製樹脂17。如圖3所示，複數之端子18設置於基板11之第2面11b且露出於基板模組5之外部。複數之端子18電性連接於控制器晶片12。與複數之端子18之至少一個(例如電源端子)相連之配線圖案於中途分支而電性連接於控制器晶片12及半導體記憶體晶片14。
半導體裝置1之殼體4具有使基板模組5之複數之端子18露出之開口部。複數之端子18自殼體4之開口部露出於半導體裝置1之外部，而可與外部機器2之連接器之端子接觸。半導體裝置1經由該等端子18而電性連接於外部機器2之連接器。
如圖3所示，複數之端子18相互大致平行。複數之端子18沿基板11之端部排列。再者，複數之端子18之根數或位置、間隔、長度等係依照SD記憶卡之規格。
此處，對第1方向X及第2方向Y進行定義。第1方向X係沿基板11之第2面11b並且排列複數之端子18之方向。第2方向Y係沿基板11之第2面11b並且與第1方向X交叉(例如大致正交)之方向。
如圖4所示，基板模組5進而包括熔斷器26。熔斷器26安裝於基板11之第1面11a且電性連接於基板11。熔斷器26電性連接於複數之端子18之至少一個(例如電源端子)與控制器晶片12及半導體記憶體晶片14之間。
熔斷器26若流過額定以上之電流，則內部之元件熔斷，阻斷端子18與控制器晶片12之間、及端子18與半導體記憶體晶片14之間之電性連接。藉此，熔斷器26保護半導體裝置1、及連接有半導體裝置1之 外部機器2。
熔斷器26例如亦可位於端子18之背面側。熔斷器26例如與控制器晶片12相比，靠近複數之端子18之至少一個。如圖4所示，熔斷器26設置於模製樹脂17之第2區域22。因此，熔斷器26不易受到來自控制器晶片12之熱之影響。
如圖4所示，於熔斷器26之周圍，設置有隔熱部31。隔熱部31位於模製樹脂17之內部(即，由模製樹脂17覆蓋)，並且覆蓋熔斷器26。
隔熱部31例如為覆蓋於熔斷器26上之隔熱片材。隔熱部31自與基板11相反之側覆蓋熔斷器26，並且亦自前後左右4個方向覆蓋熔斷器26。隔熱部31位於熔斷器26與模製樹脂17之間，將熔斷器26與模製樹脂17隔開。即，隔熱部31抑制來自熔斷器26之熱逸出至模製樹脂17。
再者，「隔熱部31」並不限於完全阻斷熔斷器26與模製樹脂17之間之熱移動者，只要為具有小於模製樹脂17之導熱性而使熔斷器26與模製樹脂17之間之熱移動較熔斷器26與模製樹脂17直接相接之情形減少者即可。隔熱部31並不限於隔熱片材，只要為隔熱性較高之物質，則其形態不限。
根據此種構成之半導體裝置1，可實現可靠性之提高。
伴隨近年來之電子機器之高速化，對半導體裝置1所要求之處理能力亦增加。此處，控制器晶片12隨著高速處理增加而發熱量變大。於SiP類型之基板模組5之情形時，控制器晶片12與半導體記憶體晶片14由一個模製樹脂17一體地覆蓋，且經由模製樹脂17而相互熱性連接。因此，若控制器晶片12之發熱量變大，則有半導體記憶體晶片14產生不良情況之可能性。
因此，作為其對策，考慮有如下者等：藉由主機裝置管理控制器晶片12之溫度，若控制器晶片12之溫度成為一定以上，則由主機裝 置發出降低控制器晶片12之處理速度之指令。然而，僅藉由此種對策，有控制器晶片12之處理能力受到限制，無法應對將來之高速化之可能性。
因此，本實施形態之半導體裝置1包括：第1零件(例如控制器晶片12)，其於使用時發熱；第2零件(例如半導體記憶體晶片14)；及密封部(例如模製樹脂17)。上述密封部包含覆蓋上述第1零件之第1區域21、及與該第1區域21熱性分開且覆蓋上述第2零件之第2區域22。根據此種構成，來自第1零件之熱不易傳遞至第2零件。因此，可容許第1零件之發熱，並且實現第2零件之保護，而可實現半導體裝置1之可靠性之提高。
本實施形態中，半導體裝置1包括：基板11、安裝於基板11之控制器晶片12、安裝於基板11之半導體記憶體晶片14、模製樹脂17、設置於基板11並電性連接於控制器晶片12之複數之端子18。模製樹脂17一體地包含覆蓋控制器晶片12之第1區域21、及覆蓋半導體記憶體晶片14之第2區域22，並且第1區域21與第2區域22熱性分開。根據此種構成，來自控制器晶片12之熱不易傳遞至半導體記憶體晶片14。因此，可容許控制器晶片12之高速處理，並且實現半導體記憶體晶片14之保護，而可實現半導體裝置1之可靠性之提高。
本實施形態中，模製樹脂17於第1區域21與第2區域22之間設置有使該模製樹脂17之厚度變薄之槽23。根據此種構成，能夠以相對簡單之構造將第1區域21與第2區域22熱性分開。
繼而，對隔熱部31之效果進行說明。於是首先，為進行比較而考慮不具有隔熱部31之半導體裝置1。於無隔熱部31之情形時，熔斷器26由模製樹脂17直接覆蓋而與模製樹脂17接觸。因此，於熔斷器26中流過額定以上之電流而熔斷器26之溫度上升時，熱自熔斷器26逸出至模製樹脂17，因此至熔斷器26熔斷為止耗費時間。
若熔斷器26之熔斷需要時間，則有於其間模製樹脂17碳化而獲得導電性之情況。因此，有即便熔斷器26熔斷亦經由碳化之模製樹脂17維持導通之可能性。
因此，本實施形態中，半導體裝置1進而包括設置於熔斷器26之周圍並於模製樹脂17之內部覆蓋熔斷器26之隔熱部31。根據此種構成，抑制於流過額定以上之電流時熔斷器26所產生之熱逸出至模製樹脂17。因此，熔斷器26之溫度上升時間縮短，熔斷器26之熔斷時間縮短。藉此，熔斷器26於特定時間以內作動，並且模製樹脂17之碳化受到抑制而可防止經由模製樹脂17維持導通。其結果，可確實地實現半導體裝置1之保護。藉此，可進一步提高半導體裝置1之可靠性。
繼而，對第2至第7實施形態之半導體裝置1進行說明。再者，對於具有與第1實施形態之構成相同或類似之功能之構成，標附相同之符號而省略其說明。又，下述說明以外之構成與第1實施形態相同。
(第2實施形態)
繼而，參照圖5說明第2實施形態之半導體裝置1。圖5係表示本實施形態之基板模組5之圖，(a)表示平面圖，(b)表示剖面圖。本實施形態之半導體裝置1中，代替槽23或除槽23以外於第1區域21與第2區域22之間具有隔熱部41(即，第2隔熱部)。
隔熱部41於相對於自第1區域21朝向第2區域22之方向交叉(例如大致正交)之方向上延伸。隔熱部41例如設置於模製樹脂17之內部而由模製樹脂17覆蓋。隔熱部41例如為安裝於基板11之第1面11a之隔熱構件。隔熱部41之導熱性小於模製樹脂17。再者，隔熱部41只要為隔熱性較高之物質，則其形態不限。
隔熱部41於與自第1區域21朝向第2區域22之方向交叉(例如大致正交)之方向上延伸。本實施形態中，藉由設置隔熱部41，第1區域21與第2區域22熱性分開。即，藉由設置隔熱部41，熱不易於第1區域21 與第2區域22之間移動。
根據此種構成，可與上述第1實施形態同樣地實現半導體裝置1之可靠性之提高。再者，於下述第3至第7實施形態中，亦可代替槽23或除槽23以外設置隔熱部41。
(第3實施形態)
繼而，參照圖6說明第3實施形態之半導體裝置1。圖6係表示本實施形態之基板模組5之圖，(a)表示平面圖，(b)表示剖面圖。
本實施形態之半導體裝置1具有散熱用之金屬部51(即，散熱部)。金屬部51例如為設置於模製樹脂17之表面之金屬板。金屬部51例如經由埋於模製樹脂17之導熱構件52(例如金屬零件)而與控制器晶片12熱性連接。控制器晶片12之熱之一部分自金屬部51逸出至半導體裝置1之外部。
根據此種構成，可與上述第1實施形態同樣地實現半導體裝置1之可靠性之提高。本實施形態之半導體裝置1進而包括設置於模製樹脂17之表面且與控制器晶片12熱性連接之金屬部51。藉此，控制器晶片12之散熱性提高，可進一步實現半導體裝置1之可靠性之提高。
(第4實施形態)
繼而，參照圖7說明第4實施形態之半導體裝置1。圖7係表示本實施形態之基板模組5之圖，(a)表示平面圖，(b)表示剖面圖。本實施形態之半導體裝置1中，基板11具有位於模製樹脂17之外部之部分62。熔斷器26設置於基板11之上述部分62，且未由模製樹脂17覆蓋。
詳細而言，基板11具有缺口部61及突出部62。缺口部61係以避開開關63(例如寫保護開關)之移動範圍之方式設置。再者，寫保護開關之位置、移動範圍等係依照SD記憶卡之規格。突出部62係藉由設置缺口部61而形成。突出部62自缺口部61之邊突出。突出部62於與基板11之第1面11a大致平行之方向上延伸。突出部62於複數之端子18排列 之方向(即，第1方向X)上突出。
如圖7所示，模製樹脂17未設置於基板11之突出部62。熔斷器26安裝於基板11之突出部62，位於模製樹脂17之外部。即，本實施形態中，採用未以模製樹脂17密封熔斷器26之周圍之構造。
根據此種構成，可與上述第1實施形態同樣地實現半導體裝置1之可靠性之提高。即，本實施形態中，基板11具有位於模製樹脂17之外部之部分(例如突出部62)。熔斷器26設置於基板11之上述部分，未由模製樹脂17覆蓋。
因此，於熔斷器26中流過額定以上之電流而熔斷器26之溫度上升時，熱不易自熔斷器26逸出至模製樹脂17。又，由於熔斷器26與模製樹脂17未接觸，因此防止模製樹脂17碳化。藉此，熔斷器26於特定時間以內作動，並且模製樹脂17之碳化受到抑制，而可防止經由模製樹脂17維持導通。
又，本實施形態中，基板11具有位於模製樹脂17之外部之突出部62。熔斷器26設置於基板11之突出部62。此種突出部62即便於在基板11之大致整個面設置模製樹脂17之情形時，亦容易作為未由模製樹脂17密封之區域得以確保。再者，熔斷器26之安裝位置並不限定於突出部62。亦可於基板11之中央部安裝熔斷器26，並且不以模製樹脂17密封該區域。
再者，於下述第5至第7實施形態中，亦可代替設置隔熱部31而於未由模製樹脂17密封之區域安裝熔斷器26。
(第5實施形態)
繼而，參照圖8說明第5實施形態之半導體裝置1。圖8表示本實施形態之半導體裝置1之平面圖。本實施形態之半導體裝置1為Micro SD卡(商標)。本實施形態之半導體裝置1不具有殼體4，模製樹脂17形成半導體裝置1之外廓。即，本實施形態之半導體裝置1係由基板模組 5構成。
根據此種構成，可與上述第1實施形態同樣地實現半導體裝置1之可靠性之提高。
(第6實施形態)
繼而，參照圖9及圖10說明第6實施形態之半導體裝置1。圖9係局部分解地表示本實施形態之半導體裝置1之立體圖。圖10係圖9中所示之基板模組5之平面圖。
本實施形態之半導體裝置1為USB記憶體。本實施形態之半導體裝置1包括殼體4、收容於殼體4之基板模組5、及於殼體4內保持基板模組5之擋止部71(即，固持器)。
根據此種構成，可與上述第1實施形態同樣地實現半導體裝置1之可靠性之提高。再者，半導體裝置1亦可為不具有殼體4而僅以基板模組5構成之USB記憶體。
(第7實施形態)
繼而，參照圖11說明第7實施形態之半導體裝置1。圖11表示本實施形態之半導體裝置1之平面圖。本實施形態之半導體裝置1為Compact Flash(商標)。本實施形態之半導體裝置1包括殼體4、及收容於殼體4之基板模組5。
根據此種構成，可與上述第1實施形態同樣地實現半導體裝置1之可靠性之提高。
再者，本發明並不限定於上述第1至第7實施形態。各實施形態之構成可適當交換或組合而實施。將第1區域21與第2區域22熱性分開之構造並不限於槽23或隔熱部41，亦可為其他構造。
已說明本發明之若干實施形態，但該等實施形態係作為示例而提出者，並不意圖限定發明之範圍。該等新穎之實施形態能夠以其他各種形態進行實施，可於不脫離發明之主旨之範圍內進行各種省略、 替換、變更。該等實施形態或其變化包含於發明之範圍或主旨內，並且包含於申請專利範圍中所記載之發明及其均等之範圍內。
5‧‧‧基板模組
11‧‧‧基板
11a‧‧‧第1面
11b‧‧‧第2面
12‧‧‧控制器晶片
13‧‧‧第1接合線
14‧‧‧半導體記憶體晶片
15‧‧‧第2接合線
16‧‧‧電子零件
17‧‧‧模製樹脂
21‧‧‧第1區域
22‧‧‧第2區域
23‧‧‧槽
23a‧‧‧底部
24‧‧‧薄部
26‧‧‧熔斷器
31‧‧‧隔熱部

Claims (12)

  1. 一種半導體裝置，其包括：基板，其具有第1面、及位於該第1面之相反側之第2面；控制器晶片，其安裝於上述基板之第1面；第1接合線，其橫跨上述基板之第1面與上述控制器晶片；半導體記憶體晶片，其安裝於上述基板之第1面；第2接合線，其橫跨上述基板之第1面與上述半導體記憶體晶片；模製樹脂，其設置於上述基板之第1面上，一體地包含覆蓋上述控制器晶片及上述第1接合線之第1區域、及覆蓋上述半導體記憶體晶片及上述第2接合線之第2區域，並且於上述第1區域與上述第2區域之間設置有使該模製樹脂之厚度變薄之槽；及複數之端子，其等設置於上述基板之第2面並電性連接於上述控制器晶片，並且可連接於外部機器之連接器。
  2. 如請求項1之半導體裝置，其進而包括電性連接於上述複數之端子之至少一個與上述控制器晶片之間之熔斷器。
  3. 如請求項2之半導體裝置，其中於上述模製樹脂之內部進而包括覆蓋上述熔斷器之隔熱部。
  4. 如請求項2之半導體裝置，其中上述基板包含位於上述模製樹脂之外部之部分；上述熔斷器設置於上述基板之上述部分。
  5. 如請求項2之半導體裝置，其中上述熔斷器設置於上述模製樹脂之第2區域。
  6. 一種半導體裝置，其包括：基板； 控制器晶片，其安裝於上述基板；半導體記憶體晶片，其安裝於上述基板；模製樹脂，其設置於上述基板上，一體地包含覆蓋上述控制器晶片之第1區域、及覆蓋上述半導體記憶體晶片之第2區域，並且上述第1區域與上述第2區域熱性分開；及複數之端子，其等設置於上述基板並電性連接於上述控制器晶片。
  7. 如請求項6之半導體裝置，其中上述模製樹脂於上述第1區域與上述第2區域之間設置有使該模製樹脂之厚度變薄之槽。
  8. 如請求項6之半導體裝置，其進而包括電性連接於上述複數之端子之至少一個與上述控制器晶片之間之熔斷器。
  9. 如請求項8之半導體裝置，其中於上述模製樹脂之內部進而包括覆蓋上述熔斷器之隔熱部。
  10. 如請求項8之半導體裝置，其中上述基板包含位於上述模製樹脂之外部之部分；上述熔斷器設置於上述基板之上述部分。
  11. 如請求項6之半導體裝置，其進而包括設置於上述模製樹脂之表面並熱性連接於上述控制器晶片之金屬部。
  12. 一種半導體裝置，其包括：第1零件，其於使用時發熱；第2零件；及密封部，其包含覆蓋上述第1零件之第1區域、及與該第1區域熱性分開且覆蓋上述第2零件之第2區域。
TW102145661A 2013-08-02 2013-12-11 半導體裝置 TW201507076A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201361861459P 2013-08-02 2013-08-02

Publications (1)

Publication Number Publication Date
TW201507076A true TW201507076A (zh) 2015-02-16

Family

ID=52426952

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102145661A TW201507076A (zh) 2013-08-02 2013-12-11 半導體裝置

Country Status (2)

Country Link
US (1) US20150035174A1 (zh)
TW (1) TW201507076A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111430312A (zh) * 2020-05-08 2020-07-17 南京皓赛米电力科技有限公司 一种半导体元件隔热封装系统

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5748912A (en) * 1995-06-13 1998-05-05 Advanced Micro Devices, Inc. User-removable central processing unit card for an electrical device
JP3822768B2 (ja) * 1999-12-03 2006-09-20 株式会社ルネサステクノロジ Ｉｃカードの製造方法
JP2006216911A (ja) * 2005-02-07 2006-08-17 Renesas Technology Corp 半導体装置およびカプセル型半導体パッケージ

Also Published As

Publication number Publication date
US20150035174A1 (en) 2015-02-05

Similar Documents

Publication Publication Date Title
KR102041265B1 (ko) Ｅｍｉ 차폐기능과 방열 기능을 가지는 반도체 패키지
CN105552041B (zh) 包括散热部的半导体封装
US9356002B2 (en) Semiconductor package and method for manufacturing the same
KR102186203B1 (ko) 패키지 온 패키지 장치 및 이의 제조 방법
KR20140130920A (ko) 패키지 온 패키지 장치 및 이의 제조 방법
US20170023970A1 (en) Semiconductor storage device
US9883615B2 (en) Semiconductor memory device having a heat conduction member
TWI721527B (zh) 電子機器
CN106571350B (zh) 数据存储装置和包括该数据存储装置的电子装置
US11310905B2 (en) Memory device including a conductive plate with a shielding region
JP2016170712A (ja) サーバシステム及び記憶装置
TWI632557B (zh) Semiconductor memory device
US9831150B2 (en) Semiconductor device and electronic device
JP2016071269A (ja) 電子機器、及びシステム
JP2015135852A (ja) 半導体装置
JP2016119425A (ja) 電子機器
TW201507076A (zh) 半導體裝置
US10840221B2 (en) Semiconductor module
JP6200693B2 (ja) 電子制御装置
EP3214646A1 (en) Heat-dissipating structure
US20230091779A1 (en) Memory card and memory system
TWI764812B (zh) 半導體記憶裝置及放熱用零件
JP2006041199A (ja) 電子装置
US20240046965A1 (en) Semiconductor storage device
US20080078840A1 (en) Structure Of Memory Card