CN106571350B - 数据存储装置和包括该数据存储装置的电子装置 - Google Patents

数据存储装置和包括该数据存储装置的电子装置 Download PDF

Info

Publication number
CN106571350B
CN106571350B CN201610849528.5A CN201610849528A CN106571350B CN 106571350 B CN106571350 B CN 106571350B CN 201610849528 A CN201610849528 A CN 201610849528A CN 106571350 B CN106571350 B CN 106571350B
Authority
CN
China
Prior art keywords
substrate
disposed
control chip
bump
data storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610849528.5A
Other languages
English (en)
Other versions
CN106571350A (zh
Inventor
金吉洙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN106571350A publication Critical patent/CN106571350A/zh
Application granted granted Critical
Publication of CN106571350B publication Critical patent/CN106571350B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/467—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing gases, e.g. air
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

公开了一种数据存储装置和包括该数据存储装置的电子装置。数据存储装置可以包括封装基底和设置在封装基底的顶表面上方的上半导体芯片。至少一个下凸块设置在封装基底的底表面上。下半导体芯片设置在封装基底的底表面上并且与至少一个下凸块分隔开。下半导体芯片比至少一个下凸块薄。

Description

数据存储装置和包括该数据存储装置的电子装置
本申请要求于2015年10月12日在韩国知识产权局提交的第10-2015-0142307号韩国专利申请的优先权，该韩国专利申请的公开通过引用全部包含于此。
技术领域
本发明构思的示例性实施例涉及一种数据存储装置，更具体地，涉及一种包括该数据存储装置的电子装置。
背景技术
半导体装置可以具有高性能、高功能性和高密度。已经开发了各种半导体封装结构，例如，POP(封装上封装)和MCP(多芯片封装)结构。然而，在半导体封装结构中会产生热，因此可能会损坏半导体芯片，或者会降低半导体装置的功能或性能特性。
发明内容
本发明构思的一个或更多个示例性实施例可以提供被构造为有效地释放热的数据存储装置和包括该数据存储装置的电子装置。
根据本发明构思的一个或更多个示例性实施例，数据存储装置包括封装基底和设置在封装基底的顶表面上方的上半导体芯片。至少一个下凸块设置在封装基底的底表面上。下半导体芯片设置在封装基底的底表面上并且与至少一个下凸块分隔开。下半导体芯片比至少一个下凸块薄。
根据本发明构思的一个或更多个示例性实施例，电子装置包括主基底和设置在主基底的顶表面上的数据存储装置。数据存储装置包括比主基底小的封装基底。上半导体芯片设置在封装基底的顶表面上方。至少一个下凸块设置在封装基底的底表面上。下半导体芯片设置在封装基底的底表面上并且与至少一个下凸块分隔开。下半导体芯片比至少一个下凸块薄。
根据本发明构思的一个或更多个示例性实施例，数据存储装置包括封装基底和设置在封装基底的顶表面上的第一存储器芯片。控制芯片设置在封装基底的底表面上。至少一个凸块设置在封装基底的底表面上并且与控制芯片分隔开。至少一个凸块比控制芯片厚。
根据本发明构思的一个或更多个示例性实施例，电子装置包括第一基底和设置在第一基底上的至少一个第一凸块。第二基底设置在至少一个第一凸块上。第二基底具有比第一基底小的面积。至少一个第二凸块设置在第二基底上。存储器芯片设置在至少一个第二凸块上。控制芯片设置在至少一个第一凸块之间以及第一基底与第二基底之间。控制芯片比至少一个第一凸块薄。
附图说明
通过参照附图详细描述本发明构思的示例性实施例，本发明构思的上述和其他特征将变得更加清楚，其中：
图1是示出根据本发明构思的示例性实施例的电子装置的平面图。
图2是示出根据本发明构思的示例性实施例的主基底、控制装置和第二数据存储装置的剖视图。
图3是示出根据本发明构思的示例性实施例的第二数据存储装置的剖视图。
图4是示出流过图3的第二数据存储装置与主基底之间的气隙的气流的平面图。
图5是示出根据本发明构思的示例性实施例的第二数据存储装置的剖视图。
图6是示出根据本发明构思的示例性实施例的第二数据存储装置的剖视图。
图7是示出根据本发明构思的示例性实施例的第二数据存储装置的剖视图。
具体实施方式
在下面，现在将更加充分地描述发明构思的示例实施例，使得本领域技术人员可以容易地理解发明构思。
图1是示出根据本发明构思的示例性实施例的电子装置的平面图。
参照图1，根据本发明构思的示例性实施例的电子装置10可以包括主基底20、控制装置30、第一数据存储装置40和第二数据存储装置50。控制装置30、第一数据存储装置40和第二数据存储装置50可以设置在主基底20上。根据本发明构思的示例性实施例，接口、输入/输出装置、图形卡、LAN卡和声卡中的至少一个可以设置在主基底20上。控制装置30可以控制第一数据存储装置40和第二数据存储装置50。根据本发明构思的示例性实施例，控制装置30可以对第一数据存储装置40和第二数据存储装置50两者或者其中之一执行写入数据或者从其读取数据的操作。控制装置30可以包括例如中央处理单元(CPU)。第一数据存储装置40可以用于临时地存储控制装置30的控制信号。例如，第一数据存储装置40可以包括至少一个DRAM芯片。可选择地，第一数据存储装置40可以包括至少一个SRAM芯片。具有SRAM芯片的第一数据存储装置40和控制装置30可以包括在单个装置中。第二数据存储装置50可以用于非临时地存储从控制装置30输出的数据。根据本发明构思的示例性实施例，第二数据存储装置50可以包括至少一个非易失性存储器装置。例如，第二数据存储装置50可以包括固态驱动器(SSD)。
图2是示出根据本发明构思的示例性实施例的主基底、控制装置和第二数据存储装置的剖视图。
参照图2，控制装置30和第二数据存储装置50可以设置在主基底20上。主基底20可以比控制装置30和第二数据存储装置50大。控制装置30可以与第二数据存储装置50分隔开。可选择地，控制装置30和第二数据存储装置50可以分别设置在主基底20的顶表面和底表面上。
图3是示出根据本发明构思的示例性实施例的第二数据存储装置的剖视图。
参照图3，第二数据存储装置50可以包括封装基底60、第一存储器芯片70、无源装置74、控制芯片80和第二存储器芯片90。
第一存储器芯片70、无源装置74、控制芯片80和第二存储器芯片90可以设置在封装基底60上。根据本发明构思的示例性实施例，封装基底60可以包括下互连垫(pad，或称为“焊盘”)61、上互连垫63、第一互连线62、第二互连线64、第三互连线66和第四互连线68。下互连垫61可以设置在封装基底60的底表面上。上互连垫63可以设置在封装基底60的顶表面上。第一至第四互连线62、64、66和68可以设置在封装基底60中。
封装基底60可以比主基底20小。封装基底60可以设置在主基底20上。封装基底60和主基底20可以彼此基本上平行。根据本发明构思的示例性实施例，下凸块82可以设置在主基底20的顶表面与封装基底60的底表面之间。下凸块82可以将主基底20电连接到封装基底60。例如，下凸块82可以设置在下互连垫61与主基底20之间。下凸块82可以贯穿下模制层100。例如，下凸块82可以包括贯穿模制层通孔(TMV，through-mold via)。下模制层100可以设置在封装基底60与主基底20之间。
第一存储器芯片70和无源装置74可以设置在封装基底60的顶表面上。第一存储器芯片70可以通过上凸块72连接到封装基底60。上凸块72可以用作在第一存储器芯片70与封装基底60之间的数据传输线。根据本发明构思的示例性实施例，上凸块72可以比下凸块82小。例如，上凸块72的数量可以为大约100至大约300。每个上凸块72可以将第一存储器芯片70电连接到封装基底60的上互连垫63。第一存储器芯片70可以被构造为非临时地存储数据。根据本发明构思的示例性实施例，第一存储器芯片70可以包括非易失性存储器装置。例如，第一存储器芯片70可以包括多个垂直堆叠的NAND闪存芯片。
无源装置74可以与第一存储器芯片70分隔开。无源装置74中的至少一个可以被构造为使将要供应到第一存储器芯片70的电压的电平降低。根据本发明构思的示例性实施例，无源装置74中的至少一个可以被构造为存储将要供应到第一存储器芯片70的电流或延迟该电流。例如，无源装置74可以包括电容器、电阻器和电感器中的至少一个。无源装置74和第一存储器芯片70可以通过上凸块72、上互连垫63和第一互连线62彼此连接。第一互连线62可以沿与主基底20的顶表面基本上平行的方向延伸。第一互连线62可以将上互连垫63连接到无源装置74中的至少一个。第二互连线64可以将无源装置74中的至少一个连接到下互连垫61。第二互连线64可以沿与主基底20的顶表面基本上垂直的方向延伸。
控制芯片80和第二存储器芯片90可以设置在封装基底60的底表面上。根据本发明构思的示例性实施例，下凸块82可以布置为围绕控制芯片80和第二存储器芯片90。下模制层100可以覆盖控制芯片80和第二存储器芯片90。
控制芯片80和下凸块82可以通过下互连垫61和第三互连线66彼此连接。下凸块82可以用作在控制芯片80与控制装置30之间的数据I/O端子。例如，下凸块82的数量可以与上凸块72的数量相同。例如，下凸块82的数量可以为大约100至大约300。第三互连线66可以与第一互连线62基本平行地延伸。第三互连线66可以设置在第一互连线62下方。第三互连线66可以将控制芯片80连接到第二存储器芯片90。第四互连线68可以与第二互连线64基本平行地延伸。第四互连线68可以将控制芯片80连接到上互连垫63。控制芯片80可以通过上凸块72、上互连垫63和第四互连线68连接到第一存储器芯片70。
控制芯片80可以控制第一存储器芯片70和第二存储器芯片90。根据本发明构思的示例性实施例，控制芯片80可以被构造为对第一存储器芯片70和第二存储器芯片90两者或其中之一执行写入数据或从其读取数据的操作。例如，控制芯片80可以包括应用处理器(AP)芯片。控制芯片80可以比下凸块82薄。控制芯片80和在控制芯片80之下的下模制层100的堆叠厚度可以比每个下凸块82的厚度小。下凸块82可以具有与主基底20和封装基底60之间的距离基本上相等的厚度。
POP结构可以包括下封装和在下封装上的上封装。下封装可以包括下基底、下凸块和存储器控制芯片。上封装可以包括上基底、上凸块和存储器芯片。POP结构的堆叠厚度可以是下基底、下凸块、存储器控制芯片、上基底、上凸块和存储器芯片的厚度的总和。
根据本发明构思的示例性实施例的数据存储装置50可以具有是下凸块82、封装基底60、上凸块72和第一存储器芯片70的厚度的总和的堆叠厚度。例如，控制芯片80的存在不会导致数据存储装置50的堆叠厚度的增加。因此，数据存储装置50的堆叠厚度可以比POP结构的堆叠厚度小。因此，数据存储装置50可以具有比POP结构的信号传输长度短的信号传输长度。
第二存储器芯片90可以用于临时地存储数据。例如，第二存储器芯片90可以包括至少一个DRAM芯片。可选择地，第二存储器芯片90可以用于非临时地存储数据。第二存储器芯片90可以包括至少一个SRAM芯片。第二存储器芯片90可以具有比下凸块82的厚度小并且基本上等于控制芯片80的厚度的厚度。
当控制器芯片80处理数据时，会从控制芯片80产生热。根据本发明构思的示例性实施例，电子装置10可以具有在主基底20与控制芯片80之间的第一气隙G1。流过第一气隙G1的空气120(例如，见图4)可以冷却控制芯片80。
图4是示出流过图3的第二数据存储装置与主基底之间的气隙的气流的平面图。
参照图4，空气120可以被控制芯片80加热，加热的空气122可以排出到封装基底60的外部区域。在平面图中，主基底20可以比封装基底60大。由于对流，冷空气124可以从控制芯片80之外的区域供应到封装基底60下方的区域。下凸块82可以布置在封装基底60的边缘区域处或沿封装基底60的边缘区域布置，因此，加热的空气122和冷空气124可以流过下凸块82之间的空间。因此，控制芯片80可以被空气120冷却(例如，冷却至大约室温)。
参照图3，第一气隙G1可以被定义为位于控制芯片80下方且在下模制层100与主基底20之间的空的空间。根据本发明构思的示例性实施例，第一气隙G1可以用作用于空气120的流通的空气通道。在控制芯片80下方的下模制层100可以是空气冷却散热层。控制芯片80可以被下模制层100和在第一气隙G1中的空气120冷却。
图5是示出根据本发明构思的示例性实施例的第二数据存储装置的剖视图。
参照图5，第二数据存储装置50可以包括第一辐射元件112。第一辐射元件112可以设置在控制芯片80与第一气隙G1之间。例如，第一辐射元件112可以包括导电银膏或金属块。第一辐射元件112可以使从控制芯片80产生的热传递到第一气隙G1中的空气120。因此，控制芯片80可以被第一辐射元件112和第一气隙G1中的空气120冷却。可选择地，第一辐射元件112可以填充控制芯片80与主基底20之间的间隙区域，而没有第一气隙G1。
参照图5描述的封装基底60、第一存储器芯片70、上凸块72、无源装置74、控制芯片80、下凸块82和第二存储器芯片90中的每个可以与参照图3描述的对应的组件基本上相同，因此可以省略重复的描述。
图6是示出根据本发明构思的示例性实施例的第二数据存储装置的剖视图。
参照图6，第二存储装置50可以包括第二辐射元件114。第二辐射元件114可以设置在控制芯片80下方并在下模制层100与主基底20之间。根据本发明构思的示例性实施例，第二辐射元件114可以设置在主基底20与下模制层100之间。第二辐射元件114可以与主基底20的顶表面和下模制层100的底表面接触。第二辐射元件114可以被构造为使从控制芯片80产生的热传递到主基底20。例如，第二辐射元件114可以包括导电银膏、金属块或底填结构。根据本发明构思的示例性实施例，第二辐射元件114可以暴露于下模制层100与主基底20之间的第一气隙G1。第二辐射元件114可以被流过下模制层100与主基底20之间的空的空间的空气120(例如，见图4)冷却。
参照图6描述的封装基底60、第一存储器芯片70、上凸块72、无源装置74、控制芯片80、下凸块82和第二存储器芯片90中的每个可以与参照图3描述的对应的组件基本上相同，因此可以省略重复的描述。
图7是示出根据本发明构思的示例性实施例的第二数据存储装置的剖视图。
参照图7，下模制层100可以使控制芯片80暴露。第二气隙G2可以被定义为在控制芯片80与主基底20之间的空的空间。控制芯片80可以被流过第二气隙G2的空气120冷却。第二存储器芯片90可以暴露于第二气隙G2。根据本发明构思的示例性实施例，下模制层100可以覆盖第二存储器芯片90。通过从控制芯片80的底表面去除下模制层100，可以形成第二气隙G2。当从主基底20测量时，第二气隙G2的高度可以比第一气隙G1的高度大。
参照图7描述的封装基底60、第一存储器芯片70、上凸块72、无源装置74、控制芯片80、下凸块82和第二存储器芯片90中的每个可以与参照图3描述的对应的组件基本上相同，因此可以省略重复的描述。
根据发明构思的示例性实施例，数据存储装置可以设置在主基底上。数据存储装置可以包括封装基底、存储器芯片和控制芯片。存储器芯片可以设置在封装基底上。控制芯片可以设置在封装基底与主基底之间。控制芯片可以被流过主基底与控制芯片之间的气隙的空气有效地冷却。
虽然已经参照本发明构思的示例性实施例具体地示出并描述了本发明构思，但是将被本领域普通技术人员理解的是，在不脱离本发明构思的精神和范围的情况下，在这里可以做出形式和细节上的各种改变。

Claims (14)

1.一种数据存储装置，所述数据存储装置包括：
封装基底；
第一存储器芯片，设置在封装基底的顶表面上方；
至少一个下凸块，设置在封装基底的底表面上；
控制芯片，直接设置在封装基底的底表面上并且与所述至少一个下凸块分隔开，控制芯片比所述至少一个下凸块薄；
辐射元件，设置在控制芯片的底表面上；
第二存储器芯片，设置在封装基底的底表面上并且与控制芯片分隔开；以及
模制层，覆盖在封装基底的底表面和第二存储器芯片的底表面上，并且暴露辐射元件的底表面。
2.根据权利要求1所述的数据存储装置，其中，封装基底包括：
第一互连线，将控制芯片连接到第一存储器芯片并且沿第一方向延伸；以及
第二互连线，将所述至少一个下凸块连接到控制芯片并且沿与第一方向交叉的第二方向延伸。
3.根据权利要求1所述的数据存储装置，其中，所述至少一个下凸块包括穿过模制层的贯穿模制层通孔。
4.根据权利要求1所述的数据存储装置，所述数据存储装置还包括设置在封装基底上并且与第一存储器芯片分隔开的无源装置。
5.根据权利要求4所述的数据存储装置，所述数据存储装置还包括设置在第一存储器芯片与封装基底之间的至少一个上凸块。
6.根据权利要求5所述的数据存储装置，其中，封装基底包括将所述至少一个上凸块连接到无源装置的第三互连线。
7.根据权利要求1所述的数据存储装置，其中，控制芯片和辐射元件的堆叠厚度比所述至少一个下凸块的厚度小。
8.一种电子装置，所述电子装置包括：
主基底；以及
数据存储装置，设置在主基底的顶表面上，
其中，数据存储装置包括：
封装基底，比主基底小；
第一存储器芯片，设置在封装基底的顶表面上方；
至少一个下凸块，设置在封装基底的底表面上；以及
控制芯片，直接设置在封装基底的底表面上并且与所述至少一个下凸块分隔开，控制芯片比所述至少一个下凸块薄；
辐射元件，设置在控制芯片的底表面上；
第二存储器芯片，设置在封装基底的底表面上并且与控制芯片分隔开；以及
模制层，覆盖在封装基底的底表面和第二存储器芯片的底表面上，并且暴露辐射元件的底表面。
9.根据权利要求8所述的电子装置，其中，控制芯片和第一辐射元件的堆叠厚度比所述至少一个下凸块的厚度小。
10.根据权利要求8所述的电子装置，其中，所述至少一个下凸块包括穿过模制层的贯穿模制层通孔。
11.根据权利要求10所述的电子装置，控制芯片和在控制芯片的底表面上的模制层的堆叠厚度比所述至少一个下凸块的厚度小。
12.一种电子装置，所述电子装置包括：
第一基底；
至少一个第一凸块，设置在第一基底上；
第二基底，设置在所述至少一个第一凸块上，第二基底具有比第一基底小的面积；
至少一个第二凸块，设置在第二基底上；
第一存储器芯片，设置在所述至少一个第二凸块上；
控制芯片，直接设置在第二基底的底表面上，并且设置在所述至少一个第一凸块之间以及第一基底与第二基底之间，控制芯片比所述至少一个第一凸块薄；
辐射元件，设置在控制芯片的底表面上；
第二存储器芯片，设置在第二基底的底表面上并且与控制芯片分隔开；以及
模制层，覆盖在第二基底的底表面和第二存储器芯片的底表面上，并且暴露辐射元件的底表面。
13.根据权利要求12所述的电子装置，
其中，所述至少一个第一凸块包括穿过模制层并且将第一基底与第二基底彼此连接的贯穿模制层通孔。
14.根据权利要求13所述的电子装置，其中，控制芯片和在控制芯片的底表面上的辐射元件的堆叠厚度比所述至少一个第一凸块的厚度小。
CN201610849528.5A 2015-10-12 2016-09-23 数据存储装置和包括该数据存储装置的电子装置 Active CN106571350B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150142307A KR102492527B1 (ko) 2015-10-12 2015-10-12 데이터 스토리지 소자 및 그를 포함하는 전자 장치
KR10-2015-0142307 2015-10-12

Publications (2)

Publication Number Publication Date
CN106571350A CN106571350A (zh) 2017-04-19
CN106571350B true CN106571350B (zh) 2021-07-02

Family

ID=58498891

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610849528.5A Active CN106571350B (zh) 2015-10-12 2016-09-23 数据存储装置和包括该数据存储装置的电子装置

Country Status (3)

Country Link
US (1) US9899352B2 (zh)
KR (1) KR102492527B1 (zh)
CN (1) CN106571350B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102448098B1 (ko) * 2016-05-31 2022-09-27 에스케이하이닉스 주식회사 관통 몰드 볼 커넥터 및 엘리베이트 패드를 포함하는 반도체 패키지 및 제조 방법
KR102530066B1 (ko) * 2017-12-08 2023-05-09 삼성전자주식회사 솔리드 스테이트 드라이브 장치
KR102617351B1 (ko) * 2018-02-06 2023-12-26 삼성전자주식회사 솔리드 스테이트 드라이브 장치 및 이를 가지는 데이터 저장 시스템
US10777232B2 (en) * 2019-02-04 2020-09-15 Micron Technology, Inc. High bandwidth memory having plural channels
KR102674087B1 (ko) * 2019-09-06 2024-06-12 에스케이하이닉스 주식회사 전자기간섭 차폐층을 포함하는 반도체 패키지
KR20220071399A (ko) * 2020-11-24 2022-05-31 삼성전자주식회사 반도체 모듈

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1438684A (zh) * 2002-02-10 2003-08-27 威宇科技测试封装（上海）有限公司 一种半导体芯片封装方法及其封装结构
USRE44438E1 (en) * 2001-02-27 2013-08-13 Stats Chippac, Ltd. Semiconductor device and method of dissipating heat from thin package-on-package mounted to substrate

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6798667B2 (en) 2002-08-23 2004-09-28 Ati Technologies, Inc. Solder ball collapse control apparatus and method thereof
US7034387B2 (en) * 2003-04-04 2006-04-25 Chippac, Inc. Semiconductor multipackage module including processor and memory package assemblies
KR100537892B1 (ko) * 2003-08-26 2005-12-21 삼성전자주식회사 칩 스택 패키지와 그 제조 방법
CN101147249B (zh) * 2005-03-24 2010-05-19 松下电器产业株式会社 电子部件安装方法和电子电路装置
KR101213175B1 (ko) 2007-08-20 2012-12-18 삼성전자주식회사 로직 칩에 층층이 쌓인 메모리장치들을 구비하는반도체패키지
KR101479509B1 (ko) 2008-08-29 2015-01-08 삼성전자주식회사 반도체 패키지
US8299595B2 (en) 2010-03-18 2012-10-30 Stats Chippac Ltd. Integrated circuit package system with package stacking and method of manufacture thereof
KR101855294B1 (ko) 2010-06-10 2018-05-08 삼성전자주식회사 반도체 패키지
KR101678539B1 (ko) 2010-07-21 2016-11-23 삼성전자 주식회사 적층 패키지, 반도체 패키지 및 적층 패키지의 제조 방법
US9167694B2 (en) * 2010-11-02 2015-10-20 Georgia Tech Research Corporation Ultra-thin interposer assemblies with through vias
KR101923535B1 (ko) 2012-06-28 2018-12-03 삼성전자주식회사 패키지 온 패키지 장치 및 이의 제조 방법
US9117715B2 (en) * 2012-07-18 2015-08-25 Hong Kong Applied Science and Technology Research Institute Company Limited Wafer-level device packaging
US20140209926A1 (en) * 2013-01-28 2014-07-31 Win Semiconductors Corp. Semiconductor integrated circuit
KR102110984B1 (ko) * 2013-03-04 2020-05-14 삼성전자주식회사 적층형 반도체 패키지
KR20140130920A (ko) 2013-05-02 2014-11-12 삼성전자주식회사 패키지 온 패키지 장치 및 이의 제조 방법
KR102149150B1 (ko) 2013-10-21 2020-08-28 삼성전자주식회사 전자 장치
KR20150054551A (ko) 2013-11-12 2015-05-20 삼성전자주식회사 반도체 칩 및 반도체 칩을 구비하는 반도체 패키지
US9859199B2 (en) * 2013-12-18 2018-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming semiconductor package using carbon nano material in molding compound
KR102283322B1 (ko) * 2014-11-14 2021-08-02 삼성전자주식회사 반도체 패키지 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE44438E1 (en) * 2001-02-27 2013-08-13 Stats Chippac, Ltd. Semiconductor device and method of dissipating heat from thin package-on-package mounted to substrate
CN1438684A (zh) * 2002-02-10 2003-08-27 威宇科技测试封装（上海）有限公司 一种半导体芯片封装方法及其封装结构

Also Published As

Publication number Publication date
US20170103965A1 (en) 2017-04-13
KR102492527B1 (ko) 2023-01-31
US9899352B2 (en) 2018-02-20
KR20170043139A (ko) 2017-04-21
CN106571350A (zh) 2017-04-19

Similar Documents

Publication Publication Date Title
CN106571350B (zh) 数据存储装置和包括该数据存储装置的电子装置
US10811387B2 (en) Methods of operating microelectronic devices including a controller
KR101361828B1 (ko) 반도체 디바이스, 반도체 패키지, 스택 모듈, 카드, 시스템및 반도체 디바이스의 제조 방법
KR102605617B1 (ko) 적층 반도체 패키지
US10522522B2 (en) Package substrate comprising side pads on edge, chip stack, semiconductor package, and memory module comprising same
US10204892B2 (en) Semiconductor package
US10134710B2 (en) Semiconductor package
US9356002B2 (en) Semiconductor package and method for manufacturing the same
US11114362B2 (en) Stacked semiconductor package having heat dissipation structure
US9748193B2 (en) Printed circuit board and semiconductor package using the same
US20200075542A1 (en) Stack packages including bridge dies
US20170243855A1 (en) Semiconductor package
KR102307490B1 (ko) 반도체 패키지
TW201537700A (zh) 薄堆疊封裝
US9559079B2 (en) Semiconductor stack packages
TW201834188A (zh) 具有重新分配線結構的半導體封裝
KR20210101802A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
US9536861B2 (en) Semiconductor package including a plurality of stacked chips
TW201842637A (zh) 具有延伸穿過下方之中介層的散熱器之半導體晶粒總成及相關技術
CN111524879B (zh) 具有层叠芯片结构的半导体封装
CN114582816A (zh) 包括散热层的半导体封装件
CN111799234A (zh) 包括热传导网络结构的半导体封装件
CN114975412A (zh) 具有三维层叠结构的半导体封装体

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant