CN110867435A - 存储器 - Google Patents

存储器 Download PDF

Info

Publication number
CN110867435A
CN110867435A CN201911046188.2A CN201911046188A CN110867435A CN 110867435 A CN110867435 A CN 110867435A CN 201911046188 A CN201911046188 A CN 201911046188A CN 110867435 A CN110867435 A CN 110867435A
Authority
CN
China
Prior art keywords
memory
chips
chip
cascade
memory chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911046188.2A
Other languages
English (en)
Inventor
马向超
吴瑞仁
王坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Xin Yi Technology Co Ltd
Original Assignee
Beijing Xin Yi Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Xin Yi Technology Co Ltd filed Critical Beijing Xin Yi Technology Co Ltd
Priority to CN201911046188.2A priority Critical patent/CN110867435A/zh
Publication of CN110867435A publication Critical patent/CN110867435A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices

Abstract

本发明公开了一种存储器，所述存储器为具有串行外设接口的阻变式存储器，包括：多个存储芯片、级联控制芯片和封装组件，其中，多个存储芯片之间级联；级联控制芯片与多个存储芯片键合连接，以根据输入确定多个存储芯片中目标存储芯片，并控制目标存储芯片执行相应动作；封装组件用于对多个存储芯片和级联控制芯片进行封装。根据本发明实施例的存储器，可以省去用户在系统级增加控制芯片和印刷电路板面积来实现存储芯片级联，并可以快速高效的由低容量存储芯片封装成大容量芯片，且可以实现由多颗封装好的芯片在系统电路板上进行级联，进而增加系统存储可扩张性及系统灵活性。

Description

存储器
技术领域
本发明涉及存储芯片级联技术领域，特别涉及一种存储器。
背景技术
相关技术，多颗存储芯片的级联往往通过在系统中增加一颗主从选择芯片的方式实现，具体地：主从选择芯片根据地址或其它信号识别当前需要的存储芯片，并且为了保证仅有当前需要的存储芯片响应，还需为在每颗存储芯片相应的设置一个独立的片选信号，从而实现多个存储芯片的级联，进而实现了容量的扩充。
然而，增加的主从选择芯片不仅增加了级联的成本，而且还增加了系统复杂度，同时，片选信号也会消耗印刷电路板资源，进一步增加了级联的成本。
发明内容
本发明旨在至少在一定程度上解决相关技术中的技术问题之一。
为此，本发明的目的在于提出一种存储器，该存储器可以快速高效的由低容量存储芯片封装成大容量芯片，且可以实现由多颗封装好的芯片在系统电路板上进行级联，进而增加系统存储可扩张性及系统灵活性。
为达到上述目的，本发明实施例提出了一种存储器，所述存储器为具有串行外设接口的阻变式存储器，包括：多个存储芯片，所述多个存储芯片之间级联；级联控制芯片，所述级联控制芯片与所述多个存储芯片键合连接，以根据输入确定所述多个存储芯片中目标存储芯片，并控制所述目标存储芯片执行相应动作；封装组件，所述封装组件用于对所述多个存储芯片和所述级联控制芯片进行封装。
本发明实施例的存储器，通过系统级封装的方式将级联控制芯片和存储芯片在一个封装形式里封装成一颗芯片，对外表现位一颗大容量的芯片，省去用户在系统级增加控制芯片和印刷电路板面积来实现存储芯片级联，从而可以快速高效的由低容量存储芯片封装成大容量芯片，且可以实现由多颗封装好的芯片在系统电路板上进行级联，进而增加系统存储可扩张性及系统灵活性。
另外，根据本发明上述实施例的存储器还可以具有以下附加的技术特征：
进一步地，在本发明的一个实施例中，所述多个存储芯片的每个存储芯片的相同功能的PAD键相连。
进一步地，在本发明的一个实施例中，所述级联控制芯片的输入端和封装引脚通过预设方式连接。
可选地，在本发明的一个实施例中，所述预设方式包括键合、倒装芯片和硅通孔中的任意一种方式。
本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
图1为根据本发明实施例的存储器的结构示意图；
图2为根据本发明一个实施例的存储器的结构示意图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。
下面参照附图描述根据本发明实施例提出的存储器。
图1是本发明一个实施例的存储器的结构示意图。
如图1所示，该存储器100为具有串行外设接口的阻变式存储器，包括：多个存储芯片110、级联控制芯片120和封装组件130。
其中，多个存储芯片110之间级联；级联控制芯片120与多个存储芯片110键合连接，以根据输入确定多个存储芯片110中目标存储芯片，并控制目标存储芯片执行相应动作；封装组件130用于对多个存储芯片110和级联控制芯片120进行封装。本发明实施例的存储器100省去用户在系统级增加控制芯片和印刷电路板面积来实现存储芯片级联，并可以快速高效的由低容量存储芯片封装成大容量芯片，且可以实现由多颗封装好的芯片在系统电路板上进行级联，进而增加系统存储可扩张性及系统灵活性。
进一步地，在本发明的一个实施例中，多个存储芯片110的每个存储芯片的相同功能的PAD键相连，且级联控制芯片120的输入端和封装引脚预设方式连接。其中，预设方式包括键合、倒装芯片和硅通孔等方式。
下面将通过一个具体示例对本发明实施例的存储器100进行进一步阐述。
如图2所示，本发明实施例首先将级联控制芯片(图2中所示的controller)中多个用于输出片选信号的PAD键分别和存储芯片1(图2中的Die 1)和存储芯片2(图2中的Die 2)进行键合连接，具体地：将controller中的CS1和Die 1的CS相连，将controller中CS2和Die2的CS相连，从而可以根据片选信号选择当前需要的存储芯片；然后，将存储芯片1和存储芯片2相同功能的PAD键合在一起；最后，将级联控制芯片的输入和封装引脚进行键合连接。本发明实施例通过系统级封装的方式将级联控制芯片和存储芯片在一个封装形式里封装成一颗芯片，对外表现位一颗大容量的芯片，由于已经在封装体内部实现了片选控制，对于系统用户来看，不再需要添加控制芯片来实现扩充，从而省去用户在系统级增加控制芯片和印刷电路板面积来实现存储芯片级联。
综上，本发明实施例提出的存储器，可以省去外部片选控制芯片进而实现级联，容量的扩充，减少系统设计的复杂度和印刷电路板面积，实现快速开发大容量产品，减少上市时间，一定程度上也可以省去芯片的一次性成本，增加系统设计灵活性，很容易实现容量扩充，并且当采用更高级的封装形式时可以减少存储芯片里的控制逻辑。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (4)

1.一种存储器，其特征在于，所述存储器为具有串行外设接口的阻变式存储器，包括：
多个存储芯片，所述多个存储芯片之间级联；
级联控制芯片，所述级联控制芯片与所述多个存储芯片键合连接，以根据输入确定所述多个存储芯片中目标存储芯片，并控制所述目标存储芯片执行相应动作；
封装组件，所述封装组件用于对所述多个存储芯片和所述级联控制芯片进行封装。
2.根据权利要求1所述的存储器，其特征在于，所述多个存储芯片的每个存储芯片的相同功能的PAD键相连。
3.根据权利要求1所述的存储器，其特征在于，所述级联控制芯片的输入端和封装引脚通过预设方式连接。
4.根据权利要求3所述的存储器，其特征在于，所述预设方式包括键合、倒装芯片和硅通孔中的任意一种方式。
CN201911046188.2A 2019-10-30 2019-10-30 存储器 Pending CN110867435A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911046188.2A CN110867435A (zh) 2019-10-30 2019-10-30 存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911046188.2A CN110867435A (zh) 2019-10-30 2019-10-30 存储器

Publications (1)

Publication Number Publication Date
CN110867435A true CN110867435A (zh) 2020-03-06

Family

ID=69654475

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911046188.2A Pending CN110867435A (zh) 2019-10-30 2019-10-30 存储器

Country Status (1)

Country Link
CN (1) CN110867435A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010011766A1 (en) * 1999-12-03 2001-08-09 Hirotaka Nishizawa IC card
CN102054824A (zh) * 2009-10-29 2011-05-11 海力士半导体有限公司 半导体装置及其芯片选择方法
US20120281449A1 (en) * 2011-05-03 2012-11-08 Samsung Electronics Co., Ltd. Semiconductor chip, memory chip, semiconductor package and memory system
CN104576546A (zh) * 2013-10-22 2015-04-29 三星电子株式会社 半导体封装件及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010011766A1 (en) * 1999-12-03 2001-08-09 Hirotaka Nishizawa IC card
CN102054824A (zh) * 2009-10-29 2011-05-11 海力士半导体有限公司 半导体装置及其芯片选择方法
US20120281449A1 (en) * 2011-05-03 2012-11-08 Samsung Electronics Co., Ltd. Semiconductor chip, memory chip, semiconductor package and memory system
CN104576546A (zh) * 2013-10-22 2015-04-29 三星电子株式会社 半导体封装件及其制造方法

Similar Documents

Publication Publication Date Title
US8611123B2 (en) Complex semiconductor device for use in mobile equipment
US8330278B2 (en) Semiconductor package including a plurality of stacked semiconductor devices
US8953355B2 (en) Memory dies, stacked memories, memory devices and methods
US6538468B1 (en) Method and apparatus for multiple boot-up functionalities for a programmable logic device (PLD)
US9245590B2 (en) Stacked die flash memory device with serial peripheral interface
US7433229B2 (en) Flash memory device with shunt
EP2533277A2 (en) Semiconductor device
WO2009147753A1 (en) Semiconductor device
US8803597B2 (en) Semiconductor integraged circuit having compatible mode selection circuit
US9466593B2 (en) Stack semiconductor package
US20060053252A1 (en) Embedded storage device with integrated data-management functions and storage system incorporating it
CN110867435A (zh) 存储器
CN110942793B (zh) 存储器
US20230258454A1 (en) Package On Package Memory Interface and Configuration With Error Code Correction
US7486532B2 (en) Semiconductor multi-chip package including two semiconductor memory chips having different memory densities
US20030211679A1 (en) Flip chip interface circuit of a semiconductor memory device and method for interfacing a flip chip
JP2000332192A (ja) マルチチップ型半導体装置
US20030197263A1 (en) Semiconductor chip package with direction-flexible mountability
US10050017B2 (en) Semiconductor apparatus and semiconductor system including the same
US6646952B2 (en) Semiconductor circuit and semiconductor device
US20040190328A1 (en) Semiconductor memory integrated circuit
US8982599B2 (en) Chip die and semiconductor memory device including the same
CN100547784C (zh) 多芯片封装结构的内连线
CN207925141U (zh) 一种lpddr芯片以及兼容设计电路板
CN105280623A (zh) 层叠封装体和待机电流的降低

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200306

RJ01 Rejection of invention patent application after publication