JP2010003290A - リムーバブルメモリカード - Google Patents
リムーバブルメモリカード Download PDFInfo
- Publication number
- JP2010003290A JP2010003290A JP2009089953A JP2009089953A JP2010003290A JP 2010003290 A JP2010003290 A JP 2010003290A JP 2009089953 A JP2009089953 A JP 2009089953A JP 2009089953 A JP2009089953 A JP 2009089953A JP 2010003290 A JP2010003290 A JP 2010003290A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- memory card
- removable memory
- card according
- ground pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003068 static effect Effects 0.000 claims abstract description 27
- 230000005611 electricity Effects 0.000 claims abstract description 23
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 6
- 230000005540 biological transmission Effects 0.000 claims description 19
- 238000009434 installation Methods 0.000 claims description 19
- 239000010410 layer Substances 0.000 claims description 12
- 238000005192 partition Methods 0.000 claims description 6
- 238000007747 plating Methods 0.000 claims description 4
- 239000011347 resin Substances 0.000 claims description 4
- 229920005989 resin Polymers 0.000 claims description 4
- 239000011888 foil Substances 0.000 claims description 3
- 239000011247 coating layer Substances 0.000 claims 4
- 230000015556 catabolic process Effects 0.000 abstract description 9
- 230000008054 signal transmission Effects 0.000 abstract description 6
- 239000000758 substrate Substances 0.000 abstract description 3
- 229920001971 elastomer Polymers 0.000 description 6
- 239000000806 elastomer Substances 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 229920000915 polyvinyl chloride Polymers 0.000 description 5
- 239000004800 polyvinyl chloride Substances 0.000 description 5
- 239000002344 surface layer Substances 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 3
- 238000007786 electrostatic charging Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/07743—External electrical contacts
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/0772—Physical layout of the record carrier
- G06K19/07732—Physical layout of the record carrier the record carrier having a housing or construction similar to well-known portable memory devices, such as SD cards, USB or memory sticks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/0772—Physical layout of the record carrier
- G06K19/07735—Physical layout of the record carrier the record carrier comprising means for protecting against electrostatic discharge
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
- H05K1/0257—Overvoltage protection
- H05K1/0259—Electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09845—Stepped hole, via, edge, bump or conductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10159—Memory
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10174—Diode
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10674—Flip chip
Abstract
【課題】内部回路を静電気による破壊から保護すると共に、高速信号伝送を妨げない端子構造を持つリムーバブルメモリカードを実現する。
【解決手段】リムーバブルメモリカードのプリント基板3の端子形成面には第一の端子である高速信号端子と第二の端子である電源・グランド端子や低速信号端子が設けられている。プリント基板3の表面からの第一の端子の設置高さを第二の端子の設置高さよりも低くすることにより、人体などの静電気帯電体がリムーバブルメモリカードと接触する場合、静電気帯電体は、第一の端子よりも先に第二の端子に接触し、静電気を第二の端子側に流すことができる。
【選択図】図2
【解決手段】リムーバブルメモリカードのプリント基板3の端子形成面には第一の端子である高速信号端子と第二の端子である電源・グランド端子や低速信号端子が設けられている。プリント基板3の表面からの第一の端子の設置高さを第二の端子の設置高さよりも低くすることにより、人体などの静電気帯電体がリムーバブルメモリカードと接触する場合、静電気帯電体は、第一の端子よりも先に第二の端子に接触し、静電気を第二の端子側に流すことができる。
【選択図】図2
Description
本発明は、リムーバブルメモリカードに関して、人体などの接触による静電気破壊を回避するためのカード構造に関する。
多くのリムーバブルメモリカードは端子が露出している。そのため、取り扱い時において使用者の指先等が端子に接触することがある。その際、使用者の体内に静電気が溜まっていると、端子につながっているリムーバブルメモリカード内のLSIが静電気破壊を起こす可能性がある。
このため、例えば図17、図18(図17のA−B線断面図)に示すリムーバブルメモリカードでは、その端子31bに直接繋がるLSI60内のI/O回路に、静電気除去用のダイオードを接続することが一般的に行われる。この構造では、静電気がリムーバブルメモリカードに侵入すると、静電気はダイオードを経由してグランドや電源などの安定電位にバイパスされる。これによりLSI60が保護される。
また、その他の従来技術として、特許文献1に開示されたものがある。その技術を用いたリムーバブルメモリカードを、図19、図20に示す。図19はリムーバブルメモリカードの斜視図であり、図20は、図19のII―II線断面図である。図19において、リムーバブルメモリカードの端子31は、切り込み51の入ったエラストマ層5により被覆されており、読み取り器に接続していない場合は、エラストマ層5の弾性により切り込み51は閉塞している。リムーバブルメモリカードが読み取り器に接続する場合は、図20で示されるように、読み取り器の接点6がエラストマ層5の切れ込み51に入り込んで、端子31と接触して接続する。これにより、読み取り器からリムーバブルメモリカードを抜いた際において端子に指先等が接触することが防止される。
静電気除去用のダイオードとしては、数pF、多いものでは10pF程度の負荷容量を有するものが必要となる。しかしながら、このような大きな負荷容量を備えたダイオードを設けると、伝送線路においてインピーダンスの不整合を引き起こす。従前のリムーバブルメモリカードにおける伝送レートは数10Mbps/ch程度と比較的低速であったため、静電気除去用ダイオードを設けたとしても、その負荷容量による伝送線路のインピーダンス不整合はあまり問題とはならなかった。しかしながら、昨今のリムーバブルメモリカードの記憶容量は数ギガバイトにもなっており、今後さらに記憶容量の拡大が予想される。それに伴いリムーバブルメモリカードの伝送レートの高速化も進んでいる。このような状況下においては、静電気除去用のダイオードの負荷容量が伝送レートの高速化の阻害要因となりつつある。
さらには、上記従来技術を適用するためには、エラストマ層5を張り付ける領域を広く確保することが必要となる。しかしながら、リムーバブルメモリカードの記憶容量を拡大するためには、リムーバブルメモリカード内におけるフラッシュメモリの実装面積を広く確保する必要があり、そのことは、エラストマ層5の設置より優先される。そのため、エラストマ層5を十分に広い領域に張り付けことできずに剥がれてしまう可能性が高い。
したがって、本発明の主たる目的は、内部回路を保護と高速信号伝送とを両立させたリムーバブルメモリカードの構造を提供することである。
したがって、本発明の主たる目的は、内部回路を保護と高速信号伝送とを両立させたリムーバブルメモリカードの構造を提供することである。
上述した課題を解決するために本発明のリムーバブルメモリカードは、高速信号を伝送する端子(この端子は第一の端子に相当する)を、低速信号を伝送端子や電源・グランド端子(これらの端子は第二の端子に相当する)よりも低くなるような構造とする。
本構成によって、人体などの静電気帯電体がリムーバブルメモリカードと接触する場合、静電気帯電体は、第一の端子(高速信号を伝送する端子)よりも先に第二の端子(低速信号を伝送する端子や電源・グランド端子)に接触する。そのため、静電気帯電体に溜まった静電気を第二の端子側に流すことができる。従って第一の端子(高速信号を伝送する端子)に繋がるLSIのI/O回路部分やバイパス線路に負荷容量の大きな静電気除去用ダイオードを実装する必要がなくなる。
本発明のリムーバブルメモリカードによれば、信号用端子(第一の端子)に繋がる伝送路のインピーダンス不整合の緩和と、静電気保護性能の維持を両立できるため、リムーバブルメモリカードの伝送速度が向上する。
以下、本発明の実施形態について、図面を参照しながら説明する。
(実施の形態1)
図1は、本発明の実施の形態1におけるリムーバブルメモリカードの一例を示す斜視図であり、図2は、図1のA−B線断面図である。本実施の形態のリムーバブルメモリカードは、プリント基板3を備え、プリント基板3の端子形成面3aには、外部にあるホスト機器と接続するための端子31a、31b、31cが設けられる。端子31a、31b、31cは、端子形成面3aの端部に設けられた端子設置部3bに配置される。プリント基板3には、半田バンプ35などを介してLSI60が実装される。LSI60は、外部のホスト機器(図示省略)からのデータREAD/WRITE等の要求に応じて、リムーバブルメモリカード1内に実装されるフラッシュメモリ(図示せず)からのデータの読み出しや書き込みを制御する。LSI60と端子31a、31b、31cとは、プリント基板3内のビア33や配線32を介して接続される。以上の構成を備えたプリント基板3は硬質PVC(ポリ塩化ビニル)などのシート4により覆われる。
図1は、本発明の実施の形態1におけるリムーバブルメモリカードの一例を示す斜視図であり、図2は、図1のA−B線断面図である。本実施の形態のリムーバブルメモリカードは、プリント基板3を備え、プリント基板3の端子形成面3aには、外部にあるホスト機器と接続するための端子31a、31b、31cが設けられる。端子31a、31b、31cは、端子形成面3aの端部に設けられた端子設置部3bに配置される。プリント基板3には、半田バンプ35などを介してLSI60が実装される。LSI60は、外部のホスト機器(図示省略)からのデータREAD/WRITE等の要求に応じて、リムーバブルメモリカード1内に実装されるフラッシュメモリ(図示せず)からのデータの読み出しや書き込みを制御する。LSI60と端子31a、31b、31cとは、プリント基板3内のビア33や配線32を介して接続される。以上の構成を備えたプリント基板3は硬質PVC(ポリ塩化ビニル)などのシート4により覆われる。
端子31a、31b、31cは、電源・グランド端子31aと、低速信号用端子31bと、高速信号用端子31cとからなる。本実施の形態では、高速信号用端子31cから第一の端子が構成され、電源・グランド端子31aと低速信号用端子31bとから第二の端子が構成される。また、本実施の形態のリムーバブルメモリカード1では、図3に示すように、第一、第二のバイパス線路63A、63Bが設けられる。第二のバイパス線路63Bは、低速信号用端子31bに侵入する静電気を、LSI60内のI/O回路61に入力させることなく、第二のダイオード62Bを介して安定電位(電源または設置電位)に落とす線路である。第一のバイパス線路63Aは、高速信号用端子31cに侵入する静電気を、LSI60内のI/O回路61に入力させることなく、第一のダイオード62Aを介して安定電位(電源または設置電位)に落とす線路である。第二のバイパス線路6Bに設けられる第二のダイオード62Bとして、耐圧が十分高く負荷容量の大きいダイオードが設置される。一方、第一のバイパス線路63Aに設けられる第一のダイオード62Aとして、負荷容量の小さいダイオードが設置される。
低速信号用端子31bに外部(ホスト機器等)から入力される信号の伝送レートは、数10Mbps/ch程度と比較的低速であるのに対して、高速信号用端子31cに外部(ホスト機器等)から入力される信号の伝送レートは、数ギガbps/ch程度と高速である。
本実施の形態は、これら端子31a、31b、31cの厚みに特徴がある。すなわち、電源・グランド端子31aの厚みと低速信号用端子31bの厚みとを、高速信号用端子31cの厚みより厚くする。これを実現するために、例えば、めっきに工夫を加える。具体的には、端子31a、31b、31cの表面はめっき加工されるが、高速信号用端子31c(第一の端子)に比べて低速信号用端子31bと電源・グランド端子31a(第二の端子)のめっきを厚くすることで、上記端子厚みの差異、つまり、上記端子における設置高さ位置、さらには端子表面の高さ位置に高低(段差e)を設ける。
この構成により、体内に静電気が溜まった状態の使用者の指先等が、リムーバブルメモリカード1を操作するために端子31a、31b、31cに接触したとしても、その指先等は、厚みの厚い低速信号用端子31bに最初に接触する。そのため、使用者の体内に溜まった静電気は低速信号用端子31bを介して、第二のバイパス線路63Bに設けられた第二のダイオード62Bに流れ込み、そのうえでさらに第二のダイオード62Bを介して安定電位(電源電位や接地電位)に放出される。もしくは、静電気は、電源・グランド用端子31aを介して安定電位に放出される。これによりLSI60のI/O回路61が保護される。
ここで、低速信号用端子31bを介して行われる信号伝送は低速であるので、該伝送路においてインピーダンス不整合は大きな問題とはならない。一方、高速信号用端子31cを介して行われる信号伝送は高速であるので、該伝送路においてインピーダンス不整合は大きな問題となる。このことを考慮して、本実施の形態では、前述したように、以下の構成を備える。すなわち、低速信号用端子31bが接続される第二のバイパス線路63Bには、耐圧が十分高く、負荷容量の大きい第二のダイオード62Bが設けられる。一方、高速信号用端子31cが接続される第一のバイパス線路62Aには、耐圧が下げられ負荷容量が小さい第一のダイオード62Aが設けられる。これにより、高速信号用端子31cが繋がる伝送路におけるインピーダンスの整合性を維持した状態で、静電気の侵入を阻止することが可能となる。
なお、図4、図5に示すように、低速信号用端子31bを、端子配列方向に沿ってリムーバブルメモリカード1のカード端側に配置し、高速信号用端子31cを、リムーバブルメモリカードの中央側に配置することで、指先等の人体が高速信号用端子31cに接触することをさらに困難にさせることができる。これにより、LSI60内のI/O回路(高速信号用I/O回路)を静電気から保護する効果がより一層向上する。ここで、リムーバブルメモリカード1における端子配列方向とは、図4におけるa−b方向と、c−d方向との両方を含む。
また、図6、図7に示すように、隣接する低速信号用端子31bと高速信号用端子31cとの間に、周囲より高さ寸法が大きくてプリント基板3の上方に突出する仕切り70を設けることで、指先等の人体が高速信号用端子31cに接触することをさらに困難にさせることができる。これによって、LSI60内のI/O回路(高速信号用I/O回路)を静電気から保護する効果がさらに向上する。なお、仕切り70は、例えばリムーバブルメモリカードの外皮である硬質PVCなどのシート4を変形させて構成することができる。
(実施の形態2)
図8は、本発明の実施の形態2における、リムーバブルメモリカードの一例を示す斜視図であり、図9は、図8のA−B線断面図である。なお、図9のLSI60内のI/O回路は図3と同様の構成であるので図示は省略する。本実施の形態のリムーバブルメモリカードは、プリント基板3の表面に、外部のホスト機器(図示省略)と接続するための端子31a、31b、31cが設けられる。プリント基板3には、ホスト機器からのデータREAD/WRITE等の要求に応じ、リムーバブルメモリカード内に実装されるフラッシュメモリ(図示せず)からのデータの読み出しや書き込みを制御するLSI60が半田バンプ35などを用いて実装される。
図8は、本発明の実施の形態2における、リムーバブルメモリカードの一例を示す斜視図であり、図9は、図8のA−B線断面図である。なお、図9のLSI60内のI/O回路は図3と同様の構成であるので図示は省略する。本実施の形態のリムーバブルメモリカードは、プリント基板3の表面に、外部のホスト機器(図示省略)と接続するための端子31a、31b、31cが設けられる。プリント基板3には、ホスト機器からのデータREAD/WRITE等の要求に応じ、リムーバブルメモリカード内に実装されるフラッシュメモリ(図示せず)からのデータの読み出しや書き込みを制御するLSI60が半田バンプ35などを用いて実装される。
端子31a、31b、31cとLSI60とは、プリント基板3内のビア33や配線32を介して接続され、端子31a、31b、31c、LSI60、フラッシュメモリ(図示せず)等を実装したプリント基板3は、硬質PVCなどのシート4により覆われる。
本実施形態の特徴は、図9に示すようにホスト機器と接続するための端子31a、31b、31cのうち、低速信号用端子31bや電源・グランド端子31aはプリント基板3の表層側に設けられ、高速信号用端子31cはプリント基板3の内層側に設けられる。つまり、端子31b、31aの表面の高さ位置と端子31cの表面の高さ位置との間に段差eが設けられる。このような段差eを設けるために、本実施の形態は次の構成を備える。すなわち、低速信号用端子31bや電源・グランド端子31aの下側に位置するプリント基板3の部位(第二の端子設置部3b2)においては、プリント基板3の表層3cが他の部位におけるプリント基板3の表層3cと同じ位置に設けられるのに対して、高速信号用端子31cの下側に位置するプリント基板3の部位(第一の端子設置部3b1)においては、表層3cが選択的に削除される。このようなプリント基板3の表層3cの選択的除去により、第二の端子設置部3b2は、第一の端子設置部3b1より高さ位置が高くなり、これにより、段差eが形成される。
この構成により端子31a、31b、31cに、指先等の人体が接触する場合、人体は、電源・グランド端子31aや低速信号用端子31bに最初に接触するようになる。そのため、人体に溜まった静電気はこれらの端子31a、31bを介して第二のバイパス線路63Bに設けられた第二のダイオード62に流れ込み、そのうえでさらに第二のダイオード62を介して安定電位に放出される。もしくは、静電気は、電源・グランド端子31aを介して安定電位に放出される。これによりLSI60のI/O回路61が保護される。
ここで、低速信号用端子31bを介して行われる信号伝送は低速であるので、該伝送路においてインピーダンス不整合は大きな問題とはならない。一方、高速信号用端子31cを介して行われる信号伝送は高速であるので、該伝送路においてインピーダンス不整合は大きな問題となる。このことを考慮して、本実施の形態では、実施の形態1と同様に以下の構成を備える。すなわち、低速信号用端子31bが接続される第二のバイパス線路63Bには、耐圧が十分高く、負荷容量の大きい第二のダイオード62Bが設けられる。一方、高速信号用端子31cが接続される第一のバイパス線路62Aには、耐圧が下げられ負荷容量が小さい第一のダイオード62Aが設けられる。これにより、高速信号用端子31cが繋がる伝送路におけるインピーダンスの整合性を維持した状態で、静電気の侵入に対して、LSI60内のI/O回路(高速信号用I/O回路)を保護することが可能となる。
なお、図10、図11に示すように、低速信号用端子31bを、端子配列方向に沿ってリムーバブルメモリカード1のカード端側に配置し、高速信号用端子31cを、リムーバブルメモリカードの中央側に配置することで、指先等の人体が高速信号用端子31cに接触することをさらに困難にさせることができる。これにより、LSI60内のI/O回路(高速信号用I/O回路)を静電気から保護する効果がより一層向上する。ここで、リムーバブルメモリカード1における端子配列方向とは、図10におけるa−b方向と、c−d方向との両方を含む。
また、図12、図13に示すように、隣接する低速信号用端子31bと高速信号用端子31cとの間に、周囲より高さ寸法が大きくてプリント基板3の上方に突出する仕切り70を設けることで、指先等の人体が高速信号用端子31cに接触することをさらに困難にすることができる。仕切り70は、例えばリムーバブルメモリカードの外皮である硬質PVCなどのシート4として形成される。これにより高速信号用端子31cに繋がるLSI60内のI/O回路(高速信号用I/O回路)を静電気から保護する効果がより一層向上する。
上述した各実施の形態の構成は、図14A、図14B、図14C、図15に示す構成をさらに備えることができる。この変形例の特徴は、シート4の表面に、グランドパッド80A−80Cを設けたことである。グランドパッド80A−80Cは、プリント基板3の端子形成面3aの対向面側に位置するシート面4aまたはシート端面4bに設けられる。さらに、グランドパッド80A−80Cは、シート端面4bに沿いかつ端子31a、31b、31cと対向する位置を覆う長さにわたって延出する形状に設けられる。グランドパッド80A−80Cは、図示はしないが、プリント基板3のアース電位に接続される。
図14Aには、シート面4aにのみパターンが形成されたグラントパッド80Aが示され、図14Bには、シート面4aとシート端面4bとにわたって連続するパターンを有するグラントパッド80Bが示され、図14Cには、シート端面4bにのみパターンが形成されたグラントパッド80Cが示される。グランドパッド80A−80Cは、シート面4aやシート端面4bと面一に形成される。グランドパッド80A−80Cは、導電性材料から構成される。具体的には、導箔(金属箔等)、メッキ層、導電性樹脂層、シート4に金属パッドをインサート成形したもの、ダブルモールド体(導電性樹脂と絶縁性樹脂とを二種混合成型したもの)等からグランドパッド80A−80Cを構成することができる。
このようなグランドパッド80A−80Cを設けることにより、図15に示すように、リムーバブルメモリカード1を使用する際において、使用者の指先α等が端子31a、31b、31cに接触するより時間的に前にグランドパッド80A−80Cに指先α等が接触する可能性が高まる。そのため、静電気帯電体である使用者に溜まる静電気は、グランドパッド80A−80Cを介してプリント基板3のアース電位に流れやすくなって、端子31a、31b、31cに静電気がさらに流れにくくなる。これにより静電気保護性能がさらに向上する。なお、図15では、図14Aの構造を例にして、指先等の接触例を説明したが、図14B、図14Cの構造においても同様の指先等の接触形態となる。
また、図16に示すように、グランドパッド80Dをプリント基板3に設けたうえで、グランドパッド80Dをシート4に設けられた貫通孔4cを介してシート4の表面に露出させてもよい。
本発明にかかるリムーバブルメモリカードは、高速信号用端子に繋がる伝送路のインピーダンス整合を改善でき、かつ静電気保護性能も維持できるため、リムーバブルメモリカードの伝送速度向上に有用である。
1 メモリーカード
3 プリント基板
4 硬質PVCなどのシート
31a 電源・グランド端子
31b 低速信号用端子
31c 高速信号用端子
32 基板内配線
33 ビア
34 LSI実装用パッド
35 半田バンプ
60 LSI
61 I/O回路
62A 第一のダイオード
62B 第二のダイオード
70 仕切り
3 プリント基板
4 硬質PVCなどのシート
31a 電源・グランド端子
31b 低速信号用端子
31c 高速信号用端子
32 基板内配線
33 ビア
34 LSI実装用パッド
35 半田バンプ
60 LSI
61 I/O回路
62A 第一のダイオード
62B 第二のダイオード
70 仕切り
Claims (16)
- プリント基板と、
前記プリント基板の端子形成面に設けられた外部接続用の第一、第二の端子と、
前記プリント基板に実装されて前記第一、第二の端子に接続されたLSIと、
を備え、
前記端子形成面において前記第一の端子の設置高さ位置は、前記第二の端子の設置高さ位置よりも低い、
ことを特徴とする、
リムーバブルメモリカード。 - 前記プリント基板に設けられて、前記第一、第二の端子に侵入する静電気を、ダイオードを介して安定電位に落とす第一、第二のバイパス線路を、
さらに備え、
前記第二の端子に接続される前記第二のバイパス線路に設けられる第二のダイオードは、前記第一の端子に接続される前記第一のバイパス線路に設けられる第一のダイオードより負荷容量が大きい、
ことを特徴とする、
請求項1に記載のリムーバブルメモリカード。 - 前記第一、第二の端子は、外部機器に対して信号を入力する、または出力する、または入出力する端子であり、
前記第一の端子を経由する信号は、前記第二の端子を経由する信号より伝送レートが高い、
ことを特徴とする、
請求項1に記載のリムーバブルメモリカード。 - 前記第一の端子は、外部から信号が入力される端子であり、
前記第二の端子は、電源・グランド端子である、
ことを特徴とする、
請求項1に記載のリムーバブルメモリカード。 - 前記第一、第二の端子は、表面がめっき加工されたものであり、
前記第一の端子は前記第二の端子よりもめっき厚が薄く、これにより前記第一の端子の設置高さ位置が、前記第二の端子の設置高さ位置よりも低い、
ことを特徴とする、
請求項1に記載のリムーバブルメモリカード。 - 前記プリント基板の端子形成面は、前記第一の端子を設ける第一の端子設置部と、前記第二の端子を設ける第二の端子設置部とを有し、
前記端子形成面において前記第一の端子設置部の高さ位置は、前記第二の端子設置部の高さ位置より低く、これにより前記第一の端子の設置高さ位置が、前記第二の端子の設置高さ位置よりも低い、
ことを特徴とする、
請求項1に記載のリムーバブルメモリカード。 - 前記第二の端子は、前記第一の端子よりも端子配列方向に沿ってリムーバブルメモリカードのカード端側に配置される、
ことを特徴とする、
請求項1に記載のリムーバブルメモリカード。 - 隣接する前記第一の端子と前記第二の端子との間に、これら端子より前記プリント基板の上方に突出する仕切りを設ける、
ことを特徴とする、
請求項1に記載のリムーバブルメモリカード。 - 前記プリント基板を覆う被覆層が設けられ、
前記端子形成面の対向面側に位置する前記被覆層の一面と、前記端子形成面側に位置する被覆層の他面を前記一面につなぐ端面とのうちの少なくとも一つには、前記プリント基板のアース電位に接続されたグランドパッドが設けられ、
前記グランドパッドは、前記第一、第二の端子に近接して配置される、
ことを特徴とする、
請求項1に記載のリムーバブルメモリカード。 - 前記グランドパッドの表面は、前記被覆層の表面と面一である、
ことを特徴とする、
請求項9に記載のリムーバブルメモリカード。 - 前記グランドパッドは、導箔から構成される、
ことを特徴とする、
請求項9に記載のリムーバブルメモリカード。 - 前記グランドパッドは、導電性樹脂から構成される、
ことを特徴とする、
請求項9に記載のリムーバブルメモリカード。 - 前記グランドパッドは、メッキ層から構成される、
ことを特徴とする、
請求項9に記載のリムーバブルメモリカード。 - 前記グランドパッドは、インサート成形体から構成される、
ことを特徴とする、
請求項9に記載のリムーバブルメモリカード。 - 前記グランドパッドは、二色成形体から構成される、
ことを特徴とする、
請求項9に記載のリムーバブルメモリカード。 - 前記グランドパッドは前記プリント基板に設けられ、
前記被覆層のグランドパッド配置位置には前記グランドパッドが挿通可能な貫通孔が設けられ、
前記グランドパッドは、前記貫通孔を介して、前記被覆層の表面に露出する、
ことを特徴とする、
請求項9に記載のリムーバブルメモリカード。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009089953A JP2010003290A (ja) | 2008-05-22 | 2009-04-02 | リムーバブルメモリカード |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008133760 | 2008-05-22 | ||
JP2009089953A JP2010003290A (ja) | 2008-05-22 | 2009-04-02 | リムーバブルメモリカード |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010003290A true JP2010003290A (ja) | 2010-01-07 |
Family
ID=41057578
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009089953A Pending JP2010003290A (ja) | 2008-05-22 | 2009-04-02 | リムーバブルメモリカード |
Country Status (6)
Country | Link |
---|---|
US (1) | US20090290274A1 (ja) |
EP (1) | EP2124299B1 (ja) |
JP (1) | JP2010003290A (ja) |
CN (1) | CN101587560A (ja) |
AT (1) | ATE509396T1 (ja) |
TW (1) | TW200949711A (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016003185A1 (en) * | 2014-07-02 | 2016-01-07 | Samsung Electronics Co., Ltd. | Memory card |
KR102284653B1 (ko) * | 2014-07-02 | 2021-08-03 | 삼성전자 주식회사 | 전자 장치 |
JP6363441B2 (ja) * | 2014-09-11 | 2018-07-25 | 東芝情報システム株式会社 | Usbメモリ装置 |
KR102440366B1 (ko) | 2018-01-04 | 2022-09-05 | 삼성전자주식회사 | 메모리 카드 및 이를 포함하는 전자 장치 |
KR20200007539A (ko) | 2018-07-13 | 2020-01-22 | 삼성전자주식회사 | 메모리 카드 및 메모리 카드 소켓 |
CN110011132A (zh) * | 2019-04-09 | 2019-07-12 | 晶晨半导体(上海)股份有限公司 | 一种端口处理方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60153538A (ja) | 1984-01-23 | 1985-08-13 | Sharp Corp | 座標入力装置 |
JPS60153583A (ja) * | 1984-01-23 | 1985-08-13 | Mitsubishi Plastics Ind Ltd | メモリ−カ−ド |
JPS63176193A (ja) * | 1987-01-14 | 1988-07-20 | 日本電気株式会社 | 情報カ−ド |
JPH05108907A (ja) * | 1991-10-17 | 1993-04-30 | Sharp Corp | 携帯式電子装置 |
US5892216A (en) * | 1997-04-21 | 1999-04-06 | Airborn, Inc. | Smart card reader with electrostatic discharge protection |
JP3173438B2 (ja) * | 1997-06-04 | 2001-06-04 | ソニー株式会社 | メモリカード及び装着装置 |
US6002569A (en) * | 1998-06-29 | 1999-12-14 | Hewlett-Packard Company | Electrostatic discharge protection apparatus |
EP1058216B1 (en) * | 1999-06-04 | 2002-12-11 | D'Udekem D'Acoz, Xavier Guy Bernard | Memory card |
JP2001060258A (ja) * | 1999-06-15 | 2001-03-06 | Denso Corp | 非接触式icカード及びその製造方法 |
JP3822768B2 (ja) * | 1999-12-03 | 2006-09-20 | 株式会社ルネサステクノロジ | Icカードの製造方法 |
JP2001175834A (ja) * | 1999-12-17 | 2001-06-29 | Toshiba Corp | カード型電子機器およびその製造方法 |
US6804119B2 (en) * | 2002-07-31 | 2004-10-12 | Hewlett-Packard Development Company, L.P. | Method and edge connector providing electrostatic discharge arrest features and digital camera employing same |
JP2005005218A (ja) * | 2003-06-13 | 2005-01-06 | Fujitsu Ltd | 接続装置及び電子機器 |
US20060049265A1 (en) * | 2004-09-07 | 2006-03-09 | Richip Incorporated | Interface for a removable electronic device |
JP4864346B2 (ja) * | 2005-05-18 | 2012-02-01 | ソニー株式会社 | メモリカードおよびカードアダプタ |
-
2009
- 2009-04-02 JP JP2009089953A patent/JP2010003290A/ja active Pending
- 2009-05-19 US US12/468,475 patent/US20090290274A1/en not_active Abandoned
- 2009-05-19 TW TW098116511A patent/TW200949711A/zh unknown
- 2009-05-21 CN CNA2009101389726A patent/CN101587560A/zh active Pending
- 2009-05-22 AT AT09160890T patent/ATE509396T1/de not_active IP Right Cessation
- 2009-05-22 EP EP09160890A patent/EP2124299B1/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20090290274A1 (en) | 2009-11-26 |
CN101587560A (zh) | 2009-11-25 |
TW200949711A (en) | 2009-12-01 |
EP2124299B1 (en) | 2011-05-11 |
ATE509396T1 (de) | 2011-05-15 |
EP2124299A1 (en) | 2009-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010003290A (ja) | リムーバブルメモリカード | |
US20060261489A1 (en) | Semiconductor memory card and method of fabricating the same | |
KR101580925B1 (ko) | 칩온 보드 타입의 패키지 | |
US10593617B2 (en) | Semiconductor device | |
KR960035835A (ko) | 반도체장치와 그 제조방법 | |
WO2019052333A1 (zh) | 指纹识别模组和终端设备 | |
JP2006323803A (ja) | Sd/mmcカード | |
US7529098B2 (en) | Electronic card formed of a printed circuit board | |
RU2220476C2 (ru) | Электронный компонент и применение содержащейся в нем защитной структуры | |
US6043989A (en) | Static electricity removing structure for portable electronic devices | |
US7732911B2 (en) | Semiconductor packaging substrate improving capability of electrostatic dissipation | |
JP3735553B2 (ja) | カード型電子機器 | |
KR100624943B1 (ko) | 배터리 팩의 보호회로기판 | |
US7375978B2 (en) | Method and apparatus for trace shielding and routing on a substrate | |
JP4904619B2 (ja) | 半導体装置 | |
JP2008098251A (ja) | 配線基板 | |
JP2010219501A (ja) | 回路基板及びこの回路基板を有する電子装置 | |
US8040634B2 (en) | Magnetic head suspension | |
JP2005222855A (ja) | レセプタクル | |
JPH06183189A (ja) | Icカード用icモジュール | |
US7122757B2 (en) | Contact sensor package structure | |
US20060268488A1 (en) | Method for producing a protective assembly for protecting an electronic component from electrostatic discharge, and correspondingly configured electronic component | |
JP4594599B2 (ja) | 半導体集積回路 | |
US7365428B2 (en) | Array capacitor with resistive structure | |
KR100981201B1 (ko) | 메모리카드용 인쇄회로기판의 제조방법 |