JP6363441B2 - Usbメモリ装置 - Google Patents

Usbメモリ装置 Download PDF

Info

Publication number
JP6363441B2
JP6363441B2 JP2014185375A JP2014185375A JP6363441B2 JP 6363441 B2 JP6363441 B2 JP 6363441B2 JP 2014185375 A JP2014185375 A JP 2014185375A JP 2014185375 A JP2014185375 A JP 2014185375A JP 6363441 B2 JP6363441 B2 JP 6363441B2
Authority
JP
Japan
Prior art keywords
reference potential
substrate
memory device
usb memory
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014185375A
Other languages
English (en)
Other versions
JP2016057974A (ja
Inventor
雄太 山田
雄太 山田
剛 三橋
剛 三橋
順一 浅田
順一 浅田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Information Systems Japan Corp
Kioxia Corp
Original Assignee
Toshiba Information Systems Japan Corp
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Information Systems Japan Corp, Toshiba Memory Corp filed Critical Toshiba Information Systems Japan Corp
Priority to JP2014185375A priority Critical patent/JP6363441B2/ja
Priority to CN201510556163.2A priority patent/CN105427878B/zh
Priority to TW104128912A priority patent/TW201610693A/zh
Priority to US14/844,511 priority patent/US20160077555A1/en
Publication of JP2016057974A publication Critical patent/JP2016057974A/ja
Application granted granted Critical
Publication of JP6363441B2 publication Critical patent/JP6363441B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772Physical layout of the record carrier
    • G06K19/07732Physical layout of the record carrier the record carrier having a housing or construction similar to well-known portable memory devices, such as SD cards, USB or memory sticks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00Casings, cabinets or drawers for electric apparatus
    • H05K5/02Details
    • H05K5/0256Details of interchangeable modules or receptacles therefor, e.g. cartridge mechanisms
    • H05K5/026Details of interchangeable modules or receptacles therefor, e.g. cartridge mechanisms having standardized interfaces
    • H05K5/0278Details of interchangeable modules or receptacles therefor, e.g. cartridge mechanisms having standardized interfaces of USB type

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Details Of Connecting Devices For Male And Female Coupling (AREA)
  • Power Engineering (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)

Description

本発明の実施形態はUSBメモリ装置に関する。
近年、パーソナルコンピュータ(PC)等の電子機器に利用される脱着可能な記憶媒体として、フラッシュメモリを内蔵し、ユニバーサルシリアルバス(Universal Serial Bus:USB)コネクタを備えたUSBメモリ装置が知られている。
米国特許7,337,261号公報
本実施形態は、配線面積の増大を抑制しつつ、ノイズを低減出来るUSBメモリ装置を提供する。
実施形態に係るUSBメモリ装置は、基板と、筐体を備える。基板は、データを記憶可能な半導体チップ、外部機器と電気的に接続可能な複数の動作用端子、基準電位端子、及び基準電位配線が設けられている。筐体は、基板を内部に保持、基準電位端子に接続された凹型形状の接続部、接続部のうち一方の端部に設けられた第1の開口部、及び接続部の他方の端部に設けられた第2の開口部を含み、導電性を有する。固定部材は、一部が前記筐体内に挿入され、筐体内で基板を固定する。固定部材は、第1及び第2の開口部を貫通して接続部に引っ掛かることにより固定部材を筐体に固定するフック部を含む。動作用端子の1つは、外部機器の基準電位と電気的に接続される。基準電位配線は、外部機器の基準電位と電気的に接続する動作用端子と、基準電位端子とを電気的に接続する。
第1実施形態に係るUSBメモリ装置の斜視図。 第1実施形態に係るUSBメモリ装置の分解図。 第1実施形態に係るUSBメモリ装置の断面図。 第2実施形態の第1例に係る基準電位端子と筐体の接続部の断面図。 第2実施形態の第2例に係る基準電位端子と筐体の接続部の断面図。 第2実施形態の第3例に係る基準電位端子と筐体の接続部の断面図。 第2実施形態の第4例に係る基準電位端子と筐体の接続部の断面図。 第2実施形態の第4例に係る基準電位端子と筐体の接続部の断面図。 第3実施形態に係る基板の斜視図。 第3実施形態に係るUSBメモリ装置の断面図。 第4実施形態の第1例に係るUSBメモリ装置の斜視図。 第4実施形態の第1例に係るUSBメモリ装置の分解図。 第4実施形態の第1例に係るUSBメモリ装置の断面図。 第4実施形態の第2例に係るUSBメモリ装置の斜視図。 第4実施形態の第2例に係るUSBメモリ装置の分解図。 第5実施形態に係る筐体の斜視図。 第5実施形態に係るUSBメモリ装置の断面図。 第6実施形態に係るUSBメモリ装置の断面図。 第7実施形態に係る基板の斜視図。 第7実施形態に係る基板の分解図。 第7実施形態に係るUSBメモリ装置の断面図。 第8実施形態に係るUSBメモリ装置の断面図。
以下、実施形態につき図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
1.第1実施形態
第1実施形態に係るUSBメモリ装置について説明する。
1.1 USBメモリ装置の構成について
まず本実施形態に係るUSBメモリ装置の構成について、図1及び図2を用いて説明する。図1は、本実施形態に係るUSBメモリ装置の斜視図であり、図2は、図1に示すUSBメモリ装置を分解した図である。
図1及び図2に示すように、USBメモリ装置は、基板1、筐体2、固定部材3を備えている。
基板1は、その上面に設けられた4つの動作用端子6、及び2つの基準電位端子7を備えている。更に基板1は、その裏面に、図示せぬ半導体チップ及びこれに接続される回路を備え、更にこれらの半導体チップ及び回路を保護するための封止樹脂30を備えている。
半導体チップは、データを記憶可能なメモリ用半導体チップ(例えばNAND型フラッシュメモリ)と、このメモリ用半導体チップを制御する制御用半導体チップを含む。なお、メモリ用半導体チップ及び制御用半導体チップは1つの半導体チップで形成されても良いし、独立した別々の半導体チップであっても良い。
動作用端子6は、USBメモリ装置が接続される外部機器(ホスト機器)と電気的な接続を図るための端子である。4つの動作用端子6は、外部機器から電源電圧を受信する端子や制御信号やデータを送受信する端子を含み、その少なくとも1つは、外部機器から基準電位(例えば接地電位)を受信するための端子である。もちろん、動作用端子6の数は4つに限らず、3つ以下または5つ以上の場合であっても良い。
基準電位端子7は、筐体2と接している。そして基準電位端子7は、基板1に形成された図示せぬ基準電位配線によって、動作用端子6のうちの基準電位を受信するための端子と接続されている。
筐体2は、金属または導電性の樹脂で形成されており、内部に基板1及び固定部材3の一部を保持する。外部機器と接続される際、筐体2の先端部が外部機器のUSBポートに差し込まれることで、動作用端子6は外部機器と電気的に接続される。
固定部材3は、例えば絶縁性の樹脂で形成されている。そして固定部材3は、その一部が筐体2内部に挿入されることで、筐体2と共に、基板1を筐体2の内部に固定する。
上記USBメモリ装置の構造について、さらに詳細に説明する。図3は、USBメモリ装置の断面図であり、図1のA1−A1線に沿った断面(以下、これを前面図と呼ぶ)、B1−B1線に沿った断面(以下、これを側面図と呼ぶ)、及びC1−C1線に沿った断面(以下、これを上面図と呼ぶ)を示す。なお以下の説明では、図3のC1−C1線に沿った方向における図面左側をUSBメモリ装置の前方、図面右側を後方と定義する。また図面では、基板1、筐体2、及び固定部材3等の輪郭を分かりやすくする目的で、お互いが接触していないように描かれている部分があるが、これらは接触していても良い。
図3の側面図及び上面図に示すように、動作用端子6及び基準電位端子7は、基板1表面上に設けられている。但し、これらの端子6及び7は、端子の全体が基板1に埋め込まれ、且つ端子の表面が露出される場合であっても良い。この場合、端子6及び7の上面は、基板1の上面と同一面にある。あるいは、これらの端子6及び7は、その底面を含む一部が基板1に埋め込まれ、且つ上面が露出するように備えられても良い。この場合、端子6及び7は、その上面が、基板1の上面から突出した形状となる。
また基板1は、その底面に、前述のメモリ用半導体チップ100及び制御用半導体チップ110を備え、更に基準電位配線4、図示せぬ半導体素子(抵抗やキャパシタなどの受動素子及び/またはトランジスタなどの能動素子)、並びにメモリ用半導体チップ100と制御用半導体チップ110と動作用端子6とを接続する金属配線を備える。これらの半導体素子、基準電位配線4、金属配線、メモリ用半導体チップ100、及び制御用半導体チップ110は、その保護のため、前述の封止樹脂30によって被覆されている。なお、金属配線は、その一部が基板1の上面または内部に設けられた多層配線として備えられても良い。
基準電位配線4は、メモリ用半導体チップ100を囲むように備えられ、外部機器から基準電位を受信する動作用端子6及び基準電位端子7と、基板1内部に形成されたコンタクト5を介して接続されている。なお、基準電位配線4は、基板1の上面に備えられても良いし、基板1の内部に多層配線として備えられても良い。更に基準電位配線4は、基板上面及び底面に備えられる際、その全体または一部が基板1に埋め込まれても良い。更に基準電位配線4は、メモリ用半導体チップ100及び制御用半導体チップ110を囲むように形成されていても良く、その形状及び配置は限定されない。
また前面図及び側面図に示すように、筐体2は、その底面の内側に台座31を備えている。台座31は、筐体2の一部を加工することによって形成されても良いし、筐体2とは別部品として、筐体2上に設けられても良い。そして、基板1は台座31上に設置され、基板1の背面は台座31と接している。
また側面図及び上面図に示すように、筐体2は、その底面の内側に、基板1の基準電位端子7と接続するための接続部8を有する。接続部8もまた、筐体2の一部を凸型形状に加工することによって形成されても良いし、筐体2とは別部品として、筐体2上に設けられても良く、いずれの場合であっても導電性を有する。そして接続部8の一部領域は、基板1の基準電位端子7に接する。これにより、基板1と筐体2が電気的に接続される。従って、USBメモリ装置が外部機器と接続された際には、筐体2の電位は、外部機器から与えられる基準電位と同電位となる。
また側面図に示すように、筐体2の底面は、その前方端部が筐体内側に折り曲げられることによりL字型の形状を有する領域L1を有する。基板1は、その一側面が領域L1に接し、反対側の側面が接続部8に接することで、C1−C1線に沿った方向の前後の位置が、領域L1と接続部8とのあいだに固定される。
固定部材3は、筐体2の後方より挿入され、接続部8と接している。そして基板1は、台座31と、筐体2に形成された接続部8を介して固定部材3とに挟まれることで、上下の位置が固定されている。
また図3の上面に示すように、固定部材3には、ストラップを装着するためのストラップホール9が開口されている。
なお、本実施形態では、筐体2が4つの台座31を有する場合を例に説明したが、台座31の数は4つに限定されず、または台座31を省略しても良い。すなわち、基板1の背面の全面が筐体2と接触しても良い。更に本実施形態では、筐体2の底面の前方端部にL字型の形状部分L1が形成されているが、形状はこれに限定されず、基板1が固定され、前方への飛び出しが防止出来れば良い。
更に本実施形態では、固定部材3にストラップホール9を形成しているが、省略しても良い。
1.2 本実施形態に係る効果
本実施形態に係る構成によれば、基板1におけるノイズ対策用の基準電位配線4の面積を抑制しつつ、ノイズを削減出来る。下記にその効果について説明する。
USBメモリ装置では、装置本体から伝導及び放射されるEMI(Electromagnetic interference)と呼ばれるノイズを対策するため、さまざまな対策が取られている。その対策の1つとして、メモリチップを実装する基板上への基準電位配線4の配置がある。本方法は、例えば、基板上に設けられた種々の回路の外周を基準電位配線4で囲み、または基板に形成された積層配線において、基準電位となる配線層を設けるといった手段により、ノイズの放射を抑制する。しかし、これらの対策であると、基準電位配線4の配線数が増大し、その結果、基板面積及び/または基板層数が増大してしまう。
これに対し本実施形態に係る構成では、基板1上に基準電位端子7を設けている。そして、この基準電位端子7と接続部8とにより、基板1上の基準電位配線4を筐体2に接続している。従って、USBメモリ装置が外部機器に接続された際には、筐体2は外部機器から与えられる基準電位と同電位となる。
すなわち、本実施形態によれば、筐体2にも、基板1に設けたノイズ対策の基準電位配線4と同じ機能を持たせることが出来る。よって、基板1で必要なノイズ対策用の基準電位配線4の面積を削減することが出来る。従って、基板1を小型化出来、また配線積層数(基板層数)の削減をすることが出来る。また基板1上において基準電位配線4を削減することが出来るため、例えばより多くの半導体素子または信号配線を基板1上に実装可能となるため、回路の高集積化が出来る。
更に本実施形態によれば、基準電位と同電位の筐体2により基板1を被覆することが出来る。その結果、筐体2のシールド効果により、基板1からUSBメモリ装置外部へ放射されるノイズを、より低減することが出来る。
2.第2実施形態
次に、第2実施形態に係るUSBメモリ装置について説明する。本実施形態は、上記第1実施形態における筐体2の接続部8の構造に関するものである。本実施形態では具体的に4つの例を示す。以下では第1実施形態と異なる点についてのみ説明する。
2.1 第1例
まず、本実施形態の第1例に係る接続部8について説明する。図4は、図3の側面図における領域Dを拡大した断面図であり、本例に係る基準電位端子7と接続部8の接触部分を拡大した図である。図示するように、接続部8は金型加工で設けられた台形型の凸部10aを有しており、これが基準電位端子7と接触している。
なお本例では、凸部10aを側面から見て台形の形状としたが、四角形や三角形などの多角形であっても良いし、円弧状または半球状の形状をしていても良い。
2.2 第2例
次に、本実施形態の第2例に係る接続部8について説明する。本例は、第1例における接続部8の凸部の一部を切断したバネ型構造を有するものである。図5は、本例に係る基準電位端子7と接続部8の接触部分を拡大した図である。図示するように、接続部8は切抜き加工で一辺の端部が解放されたバネ型10bを有しており、これが基準電位端子7と接触している。本例におけるバネ型構造とは、基準電位端子7と接触した際は変形し、接触していない場合は元の形状に戻る弾性体の特性を有している構造である。
なお本例では、バネ型10bは側面から見て2つの辺により形成されているが、三辺以上を有する構造であっても良いし、円弧状の形状をしていても良い。
2.3 第3例
次に、本実施形態の第3例に係る接続部8について説明する。本例は、基準電位端子7の上面に導電体を有するものである。以下、第1例及び第2例と異なる点についてのみ説明する。図6は、本例に係る基準電位端子7と接続部8の接触部分を拡大した図である。図示するように本例は、第1実施形態で説明した構造において、基準電位端子7の上面に導電体11を設け、この導電体11を接続部8と接触させたものである。つまり、導電体11を介して、接続部8と基準電位端子7とが電気的に接続される。導電体11は、金属または導電性の樹脂で形成され、基準電位端子7の上面に塗布、または貼付されている。
なお図6の例では、導電体11が長方形の断面構造を有する場合を例に示している。しかし、断面構造が図4で説明した凸型、または図5で説明したバネ型であっても良いし、内部に空洞を有する筒型であっても良い。また導電体11は、シート状の導電体を丸めた形状や、折りたたんだ形状であっても良く、形状は限定されない。
2.4 第4例
次に、本実施形態の第4例に係る接続部8について説明する。本例は、第1例で示した台形の凸部10aまたは第2例で示したバネ型10bと、第3例で示した導電体11とを組み合わせたものである。図7及び図8は、本例に係る基準電位端子7と接続部8の接触部分を拡大した図である。
図7に示すように、第1例で示した接続部8に形成された凸部10aと、基準電位端子7の上面に固定された導電体11とを接触させても良い。また図8に示すように、第2例で示した接続部8に形成されたバネ型10bと、基準電位端子7の上面に固定された導電体11とを接触させても良い。
2.5 本実施形態に係る効果
第1実施形態で説明した接続部8には、本実施形態で説明した構造を適用することが出来る。これにより、基板1と筐体2との電気的な接続の信頼性を向上出来る。
すなわち、例えば製造ばらつきにより、基板1の厚みや接続部8の高さがばらついた場合、基準電位端子7と接続部8とが接触不良を起こす可能性が生じる。これに対し、本実施形態では、寸法がばらついた場合でも、接続部8または導電体11が変形することにより、基準電位端子7と接続部8とが電気的に接続出来る。また図6の例の場合には、導電体11は変形しなくても良い。すなわち、接続部8が設計と異なるある角度を有して加工されたような場合であっても、接続部8は、導電体11のいずれかの箇所と接することが出来る。もちろん、導電体11に弾性を持たせることで、より好ましい効果が得られることは言うまでも無い。
3.第3実施形態
次に、第3実施形態に係るUSBメモリ装置について説明する。本実施形態は、上記第1及び第2実施形態における基準電位端子7を、基板1の側面に形成したものである。以下、第1及び第2実施形態と異なる点についてのみ説明する。
3.1 USBメモリ装置の構成について
図9は、本実施形態に係る基板1の斜視図であり、図10は、本実施形態に係るUSBメモリ装置の断面図である。図9及び図10に示すように、基板1は、側面に基準電位端子7を有している。従って、基準電位端子7は、筐体2の側面に直接、接触し、電気的に接続されている。なお、本実施形態では、基準電位端子7が筐体2に直接、接触しているため接続部8は廃されている。
3.2 本実施形態に係る効果
本実施形態に係る構成であると、上記第1実施形態と同様の効果が得られる。
更に本実施形態に係る構成では、接続部8を廃しているため、接続部8の加工が不要となり、筐体2の製造工程数を削減出来る。また、これにより製造コストを削減出来る。
更に本実施形態における構成において、筐体2と基準電位端子7の接触部分に第2実施形態で説明した構造を適用出来る。すなわち、第2実施形態において接続部8に形成した凸部10aまたバネ型10bを、基準電位端子7と接触する筐体2の側面に形成しても良い。これにより、第2実施形態と同様の効果が得られる。
4.第4実施形態
次に、第4実施形態に係るUSBメモリ装置について説明する。本実施形態は、上記第1乃至第3実施形態における筐体2に、基準電位端子7と接触するための凹部を形成し、凹部に固定部材3の端部を差し込むものである。以下、第1乃至第3実施形態と異なる点についてのみ説明する。
4.1 第1例
まず、本実施形態の第1例に係るUSBメモリ装置について説明する。図11乃至図13は、本例に係るUSBメモリ装置の斜視図、USBメモリ装置の分解図、及びUSBメモリ装置の断面図である。
図示するように、筐体2は、その一部領域に凹んだ形状を有しており、この凹み部分が接続部12として機能する。そして接続部12の前後方向には開口部20が形成されている(図12参照)。また図13の側面図に示すように、接続部12は基板1の基準電位端子7と接触し、これにより、基板1と筐体2が電気的に接続されている。
固定部材3は、筐体2に差し込む側の先端部が2つに分かれており、2つの先端部の底面はフック形状となったフック部F1を有している。図13の側面図及び上面図に示すように、固定部材3の先端部は、接続部12の開口部20を貫通し、接続部12に先端部の底面にあるフック部F1が掛かっている。これにより、固定部材3は筐体2から抜けにくくなる。
USBメモリ装置は、固定部材3の先端部が開口部20を貫通するように組み合わされることにより、筐体2の接続部12から固定部材3を露出している(図11参照)。
4.2 第2例
次に、本実施形態における第2例に係るUSBメモリ装置について説明する。図14及び図15は、本実施形態に係るUSBメモリ装置の斜視図、及びUSBメモリ装置の分解図である。
図示するように、本例は、上記第1例で説明した構成において、2つの凹み部分をつなげて1つの凹み部分とし、これを接続部12として機能させたものである。つまり本例に係る筐体2は、側面から見ると凹形状となる1つの接続部13を有している。そして固定部材3も、上記接続部12の形状に合わせて形成され、より具体的には、図2で説明した固定部材3の先端にフック部F1が加えられた形状を有する。
4.3 本実施形態に係る効果
本実施形態に係る構成であると、上記第1実施形態と同様の効果が得られる。
更に本実施形態に係る構成では、接続部12または接続部13により固定部材3の露出面積が増えるため、露出した固定部材3の表面に、容量表記や各種認証マーク表記を印字することが出来る。固定部材3の表面への印字は、例えばインク印字により実施することが出来るため、筐体2の表面に、例えばレーザーマーキングで印字する場合よりも印字コストを低減出来る。
更に本実施形態に係る構成では、固定部材3の露出面積が増えるため、例えば固定部材3の色を変えた場合に製品の色彩の変化部分が大きくなり、製品の雰囲気を変える効果がより期待出来る。
更に本実施形態における構成において、筐体2の接続部12または接続部13と基準電位端子7の接触部分に、第2実施形態で説明した構造を適用出来る。すなわち、第2実施形態において接続部8に形成した凸部10aまたバネ型10bを、筐体2の接続部12または接続部13に形成することにより、第2実施形態と同様の接触が実現出来る。これにより第2実施形態と同様の効果が得られる。
なお本実施形態では、基板1が上面に基準電位端子7を有する場合について説明したが、第3実施形態と同様に、基板1が側面に基準電位端子7を有していても良い。
5.第5実施形態
次に、第5実施形態に係るUSBメモリ装置について説明する。本実施形態は、上記第1乃至第4実施形態における筐体2を、その側面の一部を筐体内部へ折り込んだ構造としたものである。以下、第1乃至第4実施形態と異なる点についてのみ説明する。
5.1 USBメモリ装置の構成について
図16及び図17は、本実施形態に係る筐体2の斜視図、及びUSBメモリ装置の断面図である。
図示するように、本実施形態に係る筐体2は、左右の側面の一部が内部に折り込まれており、この折り込まれた領域が接続部14として機能する。そして、この接続部14が、基準電位端子7と接触する。なお、本例では筐体2の左右の側面に1箇所ずつ接続部14を形成したが、2箇所以上形成しても良い。
5.2 本実施形態に係る効果
本実施形態に係る構成であると、上記第1及び第4実施形態と同様の効果が得られる。
更に本実施形態における構成において、筐体2の接続部14の折り込んだ部分と、基準電位端子7の接触部分に、第2実施形態で説明した構造を適用出来る。すなわち、第2実施形態において接続部8に形成した凸部10aまたバネ型10bを、筐体2の接続部14に形成することにより、第2実施形態と同様の接触が実現出来る。これにより第2実施形態と同様の効果が得られる。
6.第6実施形態
次に、第6実施形態に係るUSBメモリ装置について説明する。本実施形態は、上記第1乃至第5実施形態における固定部材3を無くしたものである。以下、第1乃至第5実施形態と異なる点についてのみ説明する。
6.1 USBメモリ装置の構成について
図18は、本実施形態に係るUSBメモリ装置の断面図である。図18の側面図に示すように、第1実施形態と同様に筐体内部の接続部8が基板1の基準電位端子7と接触し、これにより、基板1と筐体2が電気的に接続されている。なお、基板1は第1実施形態と同じ構造である。
また筐体2は、後面が封されている。このため本実施形態では、固定部材3は廃されている。そして筐体2には、ストラップを装着するためのストラップホール9が開口されている。
6.2 本実施形態に係る効果
本実施形態に係る構成であると、上記第1実施形態と同様の効果が得られる。
更に本実施形態に係る構成では、固定部材3を廃しているため、原料コストと製造工程数を削減出来る。従って、生産コストを低減出来る。
更に本実施形態における構成において、第2及び第3実施形態で説明した構造を適用出来る。この場合、各実施形態で説明した効果も合わせて得られる。
更に本実施形態では、筐体2にストラップホール9を形成しているが、省略しても良い。
7.第7実施形態
次に、第7実施形態に係るUSBメモリ装置について説明する。本実施形態は、上記第1乃至第6実施形態における基板1に、基準電位端子7を被覆する導電体を装着したものである。以下、第1乃至第6実施形態と異なる点についてのみ説明する。
7.1 USBメモリ装置の構成について
図19乃至図21は、本実施形態に係る基板1の斜視図、基板1の分解図、及びUSBメモリ装置の断面図である。
図示するように、基板1には、基準電位端子7を覆うように、導電体15が設けられている。導電体15は、金属または導電性の樹脂であり、基板上の基準電位端子7と電気的に接触している。そして図21の側面図及び上面図に示すように、導電体15が筐体2の側面及び/または底面と接触し、これにより、基板1と筐体2が電気的に接続されている。
7.2 本実施形態に係る効果
本実施形態に係る構成であると、上記第1実施形態と同様の効果が得られる。
更に本実施形態に係る構成では、筐体2の側面及び/または底面と導電体15が接触するため、接触箇所を増やすことが出来、基板1および筐体2の寸法ばらつきによる接触不良の可能性をより低減することが出来る。
更に本実施形態における構成において、第2乃至第5実施形態で説明した構造を適用出来る。この場合、各実施形態で説明した効果も合わせて得られる。
なお、本実施形態では、基板1の上面に基準電位端子7を形成しているが、側面に形成しても良い。
8.第8実施形態
次に、第8実施形態に係るUSBメモリ装置について説明する。本実施形態は、上記第1乃至第5実施形態及び第7実施形態において、固定部材3を導電性の材料で形成したものである。以下、第1乃至第5、及び第7実施形態と異なる点についてのみ説明する。
8.1 USBメモリ装置の構成について
図22は、本実施形態に係るUSBメモリ装置の断面図である。図示するように、固定部材16は金属または導電性の樹脂で形成されており、基板1の基準電位端子7と筐体2に電気的に接続されている。また筐体2は、第1実施形態と異なり、基準電位端子7が固定部材16と電気的に接続されているため、接続部8が廃されている。なお、基板1は、第1実施形態と同じ構造をしている。
8.2 本実施形態に係る効果
本実施形態に係る構成であると、上記第1実施形態と同様の効果が得られる。
更に本実施形態に係る構成では、接続部8が不要となるため、接続部8の加工が不要となり、筐体2の製造工程数を削減出来る。また、これにより製造コストを削減出来る。
更に本実施形態に係る構成では、固定部材16も基準電位と同電位となるため、基板1に対するシールド効果がより高まり、放射されるノイズをより低減出来る。
更に本実施形態における構成において、固定部材16の基準電位端子7と接触する部分に、第2実施形態で説明した構造を適用出来る。すなわち、第2実施形態において接続部8に形成した凸部10aまたバネ型10bを、固定部材16の基準電位端子7と接触する部分に形成することにより、第2実施形態と同様の接触が実現出来る。これにより第2実施形態と同様の効果が得られる。
更に本実施形態における構成において、筐体2と固定部材16との接触する部分に、第2実施形態で説明した構造を適用出来る。この場合、筐体2または固定部材16に凸部10aまたバネ型10bを形成することにより。第2実施形態と同様の接触が実現出来る。これにより第2実施形態と同様の効果が得られる。
更に本実施形態における構成において、第4、第5、第7実施形態で説明した構造を適用出来る。この場合、各実施形態で説明した効果も合わせて得られる。
9.変形例等
上記実施形態に係るUSBメモリ装置は、基板1(図2)と、筐体2(図2)を備える。基板1は、データを記憶可能な半導体チップ100(図3)、外部機器と電気的に接続可能な複数の動作用端子6(図2)、基準電位端子7(図2)、及び基準電位配線4(図3)が設けられている。筐体2は、基板1を内部に保持すると共に、基準電位端子7に接続され(図3)、導電性を有する。動作用端子6の1つは、外部機器の基準電位と電気的に接続される。基準電位配線4は、外部機器の基準電位と電気的に接続する動作用端子6と、基準電位端子7とを電気的に接続する。
上記実施形態により、配線面積の増大を抑制しつつ、ノイズを低減出来るUSBメモリ装置を提供出来る。
なお、上記実施形態は一例に過ぎず、各実施形態は種々の変形が可能である。更に、各実施形態は、可能な限り組み合わせることが出来る。例えば、第1実施形態に係る構成において、固定部材3を第8実施形態で説明した導電性の固定部材16とし、接続部8と固定部材16に、第2実施形態で説明した凸部10aまたバネ型10bを形成しても良い。
また上記実施形態では、基準電位端子7は基板1の上面または側面に形成されたが、基板1の底面に形成されても良い。また、基準電位端子7は、基板1の上面、側面、及び底面の複数の箇所に形成されても良い。例えば、基準電位端子7は、上面と側面に形成されても良いし、上面と側面と底面とに形成されても良い。
更に第1乃至第5、第7、第8実施形態において、筐体2の一部を切抜き、固定部材3または固定部材16を露出させても良い。また、USBメモリ装置の後方で固定部材3または固定部材16が露出する面積を増やしても良い。これにより露出した固定部材3または固定部材16に印字しても良い。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことが出来る。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
1…基板、2…筐体、3…固定部材(絶縁性)、4…基準電位配線、5…コンタクト、6…動作用端子、7…基準電位端子、8、12、13、14…接続部、9…ストラップホール、10a…凸部、10b…バネ型、11、15…導電体、16…固定部材(導電性)、30…封止樹脂、31…台座、100、110…半導体チップ

Claims (9)

  1. データを記憶可能な半導体チップ、外部機器と電気的に接続可能な複数の動作用端子、基準電位端子、及び基準電位配線が設けられた基板と、
    前記基板を内部に保持、前記基準電位端子と電気的に接続された凹型形状の接続部、前記接続部の端部のうち一方の端部に設けられた第1の開口部、及び前記接続部の他方の端部に設けられた第2の開口部を含み、導電性を有する筐体と
    一部が前記筐体内に挿入され、前記筐体内で前記基板を固定する固定部材と
    を具備し、前記固定部材は、前記第1及び第2の開口部を貫通して前記接続部に引っ掛かることにより前記固定部材を前記筐体に固定するフック部を含み、
    前記動作用端子の1つは、前記外部機器から基準電位が与えられ、
    前記基準電位配線は、前記外部機器の基準電位と電気的に接続する前記動作用端子と、前記基準電位端子とを電気的に接続する
    ことを特徴とするUSBメモリ装置。
  2. 前記筐体は、前記基準電位端子と接触する部分に凸型形状を有する
    ことを特徴とする請求項1記載のUSBメモリ装置。
  3. 前記筐体は、前記基準電位端子と接触する部分にバネ型形状を有する
    ことを特徴とする請求項1記載のUSBメモリ装置。
  4. 前記基準電位端子の表面に設けられた導電体を更に備え、
    前記導電体と、前記筐体が接触することにより、前記基準電位端子と前記筐体が電気的に接続される
    ことを特徴とする請求項1乃至3のいずれか一項記載のUSBメモリ装置。
  5. 前記導電性を有する筐体は、金属または導電性の樹脂により形成されている
    ことを特徴とする請求項1乃至4のいずれか一項記載のUSBメモリ装置。
  6. 前記基準電位端子は、前記基板の上面に形成されている
    ことを特徴とする請求項1乃至5のいずれか一項記載のUSBメモリ装置。
  7. 前記基板は、半導体素子と、前記半導体チップ及び前記半導体素子を被覆する樹脂が更に設けられている
    ことを特徴とする請求項1乃至6のいずれか一項記載のUSBメモリ装置。
  8. 前記動作用端子は、前記外部機器から電源電位を受信可能な第1端子と、前記外部機器との間で信号を送受信する第2端子と、前記外部機器から基準電位を受信可能な第3端子とを含み、
    前記基板は、前記半導体チップを制御可能な制御用チップと、前記電源電位を前記半導体チップ及び前記制御用チップに転送し、且つ前記信号を前記制御用チップに転送する配線とを更に備え、
    前記基準電位配線は、前記第3端子で受信した前記基準電位を、前記基準電位端子に転送する
    ことを特徴とする請求項1乃至7のいずれか一項記載のUSBメモリ装置。
  9. 前記フック部は、前記第1及び第2の開口部を貫通し、
    前記筐体は、前記接続部と前記接続部に対応する前記第1及び第2の開口部とを2つずつ備え、
    前記基板は、前記基準電位端子を2つ備え、前記基準電位端子の各々が前記2つの接続部に各々に電気的に接続され、
    前記固定部材は、前記フック部を2つ備え、前記フック部の各々が前記2つの接続部に各々に対応する
    ことを特徴とする請求項1記載のUSBメモリ装置。
JP2014185375A 2014-09-11 2014-09-11 Usbメモリ装置 Active JP6363441B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014185375A JP6363441B2 (ja) 2014-09-11 2014-09-11 Usbメモリ装置
CN201510556163.2A CN105427878B (zh) 2014-09-11 2015-09-02 Usb存储器装置
TW104128912A TW201610693A (zh) 2014-09-11 2015-09-02 通用序列匯流排(usb)記憶體裝置
US14/844,511 US20160077555A1 (en) 2014-09-11 2015-09-03 Usb memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014185375A JP6363441B2 (ja) 2014-09-11 2014-09-11 Usbメモリ装置

Publications (2)

Publication Number Publication Date
JP2016057974A JP2016057974A (ja) 2016-04-21
JP6363441B2 true JP6363441B2 (ja) 2018-07-25

Family

ID=55454717

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014185375A Active JP6363441B2 (ja) 2014-09-11 2014-09-11 Usbメモリ装置

Country Status (4)

Country Link
US (1) US20160077555A1 (ja)
JP (1) JP6363441B2 (ja)
CN (1) CN105427878B (ja)
TW (1) TW201610693A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10916878B2 (en) 2018-06-22 2021-02-09 Western Digital Technologies, Inc. Unitary molded USB device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3167416B2 (ja) * 1992-05-21 2001-05-21 日立マクセル株式会社 電子カード
JPH06177573A (ja) * 1992-12-07 1994-06-24 Toshiba Corp Icカード
US7740493B2 (en) * 2004-02-26 2010-06-22 Supertalent Electronics, Inc. Universal serial bus (USB) flash drive housing a slim USB device and having swivel cap functionalities allowing for two locking positions
CN1881464A (zh) * 2005-06-15 2006-12-20 株式会社东芝 便携式存储装置
CN100550180C (zh) * 2005-09-16 2009-10-14 株式会社东芝 半导体存储装置及使用它的usb存储器装置
JP2007156682A (ja) * 2005-12-02 2007-06-21 Toshiba Corp 携帯型記憶装置
CN101320591A (zh) * 2007-06-05 2008-12-10 华硕电脑股份有限公司 可携式储存装置
JP5193520B2 (ja) * 2007-07-27 2013-05-08 アルプス電気株式会社 カード用アダプタ
JP2010003290A (ja) * 2008-05-22 2010-01-07 Panasonic Corp リムーバブルメモリカード
JP2012099454A (ja) * 2010-10-08 2012-05-24 Sony Corp 可搬型情報処理装置
US9162303B2 (en) * 2011-07-21 2015-10-20 Blackberry Limited Grooved circuit board accommodating mixed-size components

Also Published As

Publication number Publication date
CN105427878B (zh) 2018-06-01
JP2016057974A (ja) 2016-04-21
US20160077555A1 (en) 2016-03-17
TW201610693A (zh) 2016-03-16
CN105427878A (zh) 2016-03-23

Similar Documents

Publication Publication Date Title
US9843128B2 (en) Waterproof electrical connector
US9774111B2 (en) Cable connector assembly with multi-layered circuit board
JP2007156682A (ja) 携帯型記憶装置
US9373907B2 (en) Flexible flat cable, electrical connector, and flexible flat cable assembly
KR20100118318A (ko) 칩온 보드 타입의 패키지
US9190779B2 (en) Electrical connector having better electrical performance
US9263833B2 (en) Electrical connector having shielding shell with rear wall
US20200045815A1 (en) Circuit board and electronic device including the same
US8422236B2 (en) Pin module and chip on board type use device
CN108541127B (zh) 电子设备
WO2018168352A1 (ja) レセプタクル
CN106815627B (zh) 半导体存储装置及适配器
JP2008226786A (ja) 電子機器
JP6363441B2 (ja) Usbメモリ装置
US20070173129A1 (en) Connector
JP2016085670A (ja) 半導体記憶装置
JP2009200015A (ja) フレキシブル配線基板用コネクタおよび電子装置
US9769944B2 (en) Semiconductor memory device
JP2020155517A (ja) 半導体装置
TW201409866A (zh) 公頭電連接器、母頭電連接器及電連接器組合
CN106445218B (zh) 触控板及其电路板
KR101294782B1 (ko) 커넥터 조립체
KR101734834B1 (ko) 장착이 용이한 usb 커넥터 및 그 제조방법
TWI751865B (zh) 電子裝置
TWI625078B (zh) 用於靜電放電防護的電路佈局結構以及使用其之電子裝置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170202

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170803

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20170803

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171107

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180529

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180628

R150 Certificate of patent or registration of utility model

Ref document number: 6363441

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350