JP2016057974A - Ｕｓｂメモリ装置 - Google Patents

Abstract

【課題】本実施形態は、配線面積の増大を抑制しつつ、ノイズを低減出来るＵＳＢメモリ装置を提供すること。【解決手段】実施形態に係るＵＳＢメモリ装置は、基板１と、筐体２を備える。基板１は、データを記憶可能な半導体チップ１００、外部機器と電気的に接続可能な複数の動作用端子６、基準電位端子７、及び基準電位配線４が設けられている。筐体２は、基板１を内部に保持すると共に、基準電位端子７に接続され、導電性を有する。動作用端子６の１つは、外部機器の基準電位と電気的に接続される。基準電位配線４は、外部機器の基準電位と電気的に接続する動作用端子６と、基準電位端子７とを電気的に接続する。【選択図】図３

Description

本発明の実施形態はＵＳＢメモリ装置に関する。

近年、パーソナルコンピュータ（ＰＣ）等の電子機器に利用される脱着可能な記憶媒体として、フラッシュメモリを内蔵し、ユニバーサルシリアルバス（Universal Serial Bus：ＵＳＢ）コネクタを備えたＵＳＢメモリ装置が知られている。

米国特許７，３３７，２６１号公報

本実施形態は、配線面積の増大を抑制しつつ、ノイズを低減出来るＵＳＢメモリ装置を提供する。

実施形態に係るＵＳＢメモリ装置は、基板と、筐体を備える。基板は、データを記憶可能な半導体チップ、外部機器と電気的に接続可能な複数の動作用端子、基準電位端子、及び基準電位配線が設けられている。筐体は、基板を内部に保持すると共に、基準電位端子に接続され、導電性を有する。動作用端子の１つは、外部機器の基準電位と電気的に接続される。基準電位配線は、外部機器の基準電位と電気的に接続する動作用端子と、基準電位端子とを電気的に接続する。

第１実施形態に係るＵＳＢメモリ装置の斜視図。 第１実施形態に係るＵＳＢメモリ装置の分解図。 第１実施形態に係るＵＳＢメモリ装置の断面図。 第２実施形態の第１例に係る基準電位端子と筐体の接続部の断面図。 第２実施形態の第２例に係る基準電位端子と筐体の接続部の断面図。 第２実施形態の第３例に係る基準電位端子と筐体の接続部の断面図。 第２実施形態の第４例に係る基準電位端子と筐体の接続部の断面図。 第２実施形態の第４例に係る基準電位端子と筐体の接続部の断面図。 第３実施形態に係る基板の斜視図。 第３実施形態に係るＵＳＢメモリ装置の断面図。 第４実施形態の第１例に係るＵＳＢメモリ装置の斜視図。 第４実施形態の第１例に係るＵＳＢメモリ装置の分解図。 第４実施形態の第１例に係るＵＳＢメモリ装置の断面図。 第４実施形態の第２例に係るＵＳＢメモリ装置の斜視図。 第４実施形態の第２例に係るＵＳＢメモリ装置の分解図。 第５実施形態に係る筐体の斜視図。 第５実施形態に係るＵＳＢメモリ装置の断面図。 第６実施形態に係るＵＳＢメモリ装置の断面図。 第７実施形態に係る基板の斜視図。 第７実施形態に係る基板の分解図。 第７実施形態に係るＵＳＢメモリ装置の断面図。 第８実施形態に係るＵＳＢメモリ装置の断面図。

以下、実施形態につき図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。

１．第１実施形態
第１実施形態に係るＵＳＢメモリ装置について説明する。

１．１ ＵＳＢメモリ装置の構成について
まず本実施形態に係るＵＳＢメモリ装置の構成について、図１及び図２を用いて説明する。図１は、本実施形態に係るＵＳＢメモリ装置の斜視図であり、図２は、図１に示すＵＳＢメモリ装置を分解した図である。

図１及び図２に示すように、ＵＳＢメモリ装置は、基板１、筐体２、固定部材３を備えている。

基板１は、その上面に設けられた４つの動作用端子６、及び２つの基準電位端子７を備えている。更に基板１は、その裏面に、図示せぬ半導体チップ及びこれに接続される回路を備え、更にこれらの半導体チップ及び回路を保護するための封止樹脂３０を備えている。

半導体チップは、データを記憶可能なメモリ用半導体チップ（例えばＮＡＮＤ型フラッシュメモリ）と、このメモリ用半導体チップを制御する制御用半導体チップを含む。なお、メモリ用半導体チップ及び制御用半導体チップは１つの半導体チップで形成されても良いし、独立した別々の半導体チップであっても良い。

動作用端子６は、ＵＳＢメモリ装置が接続される外部機器（ホスト機器）と電気的な接続を図るための端子である。４つの動作用端子６は、外部機器から電源電圧を受信する端子や制御信号やデータを送受信する端子を含み、その少なくとも１つは、外部機器から基準電位（例えば接地電位）を受信するための端子である。もちろん、動作用端子６の数は４つに限らず、３つ以下または５つ以上の場合であっても良い。

基準電位端子７は、筐体２と接している。そして基準電位端子７は、基板１に形成された図示せぬ基準電位配線によって、動作用端子６のうちの基準電位を受信するための端子と接続されている。

筐体２は、金属または導電性の樹脂で形成されており、内部に基板１及び固定部材３の一部を保持する。外部機器と接続される際、筐体２の先端部が外部機器のＵＳＢポートに差し込まれることで、動作用端子６は外部機器と電気的に接続される。

固定部材３は、例えば絶縁性の樹脂で形成されている。そして固定部材３は、その一部が筐体２内部に挿入されることで、筐体２と共に、基板１を筐体２の内部に固定する。

上記ＵＳＢメモリ装置の構造について、さらに詳細に説明する。図３は、ＵＳＢメモリ装置の断面図であり、図１のＡ１−Ａ１線に沿った断面（以下、これを前面図と呼ぶ）、Ｂ１−Ｂ１線に沿った断面（以下、これを側面図と呼ぶ）、及びＣ１−Ｃ１線に沿った断面（以下、これを上面図と呼ぶ）を示す。なお以下の説明では、図３のＣ１−Ｃ１線に沿った方向における図面左側をＵＳＢメモリ装置の前方、図面右側を後方と定義する。また図面では、基板１、筐体２、及び固定部材３等の輪郭を分かりやすくする目的で、お互いが接触していないように描かれている部分があるが、これらは接触していても良い。

図３の側面図及び上面図に示すように、動作用端子６及び基準電位端子７は、基板１表面上に設けられている。但し、これらの端子６及び７は、端子の全体が基板１に埋め込まれ、且つ端子の表面が露出される場合であっても良い。この場合、端子６及び７の上面は、基板１の上面と同一面にある。あるいは、これらの端子６及び７は、その底面を含む一部が基板１に埋め込まれ、且つ上面が露出するように備えられても良い。この場合、端子６及び７は、その上面が、基板１の上面から突出した形状となる。

また基板１は、その底面に、前述のメモリ用半導体チップ１００及び制御用半導体チップ１１０を備え、更に基準電位配線４、図示せぬ半導体素子（抵抗やキャパシタなどの受動素子及び／またはトランジスタなどの能動素子）、並びにメモリ用半導体チップ１００と制御用半導体チップ１１０と動作用端子６とを接続する金属配線を備える。これらの半導体素子、基準電位配線４、金属配線、メモリ用半導体チップ１００、及び制御用半導体チップ１１０は、その保護のため、前述の封止樹脂３０によって被覆されている。なお、金属配線は、その一部が基板１の上面または内部に設けられた多層配線として備えられても良い。

基準電位配線４は、メモリ用半導体チップ１００を囲むように備えられ、外部機器から基準電位を受信する動作用端子６及び基準電位端子７と、基板１内部に形成されたコンタクト５を介して接続されている。なお、基準電位配線４は、基板１の上面に備えられても良いし、基板１の内部に多層配線として備えられても良い。更に基準電位配線４は、基板上面及び底面に備えられる際、その全体または一部が基板１に埋め込まれても良い。更に基準電位配線４は、メモリ用半導体チップ１００及び制御用半導体チップ１１０を囲むように形成されていても良く、その形状及び配置は限定されない。

また前面図及び側面図に示すように、筐体２は、その底面の内側に台座３１を備えている。台座３１は、筐体２の一部を加工することによって形成されても良いし、筐体２とは別部品として、筐体２上に設けられても良い。そして、基板１は台座３１上に設置され、基板１の背面は台座３１と接している。

また側面図及び上面図に示すように、筐体２は、その底面の内側に、基板１の基準電位端子７と接続するための接続部８を有する。接続部８もまた、筐体２の一部を凸型形状に加工することによって形成されても良いし、筐体２とは別部品として、筐体２上に設けられても良く、いずれの場合であっても導電性を有する。そして接続部８の一部領域は、基板１の基準電位端子７に接する。これにより、基板１と筐体２が電気的に接続される。従って、ＵＳＢメモリ装置が外部機器と接続された際には、筐体２の電位は、外部機器から与えられる基準電位と同電位となる。

また側面図に示すように、筐体２の底面は、その前方端部が筐体内側に折り曲げられることによりＬ字型の形状を有する領域Ｌ１を有する。基板１は、その一側面が領域Ｌ１に接し、反対側の側面が接続部８に接することで、Ｃ１−Ｃ１線に沿った方向の前後の位置が、領域Ｌ１と接続部８とのあいだに固定される。

固定部材３は、筐体２の後方より挿入され、接続部８と接している。そして基板１は、台座３１と、筐体２に形成された接続部８を介して固定部材３とに挟まれることで、上下の位置が固定されている。

また図３の上面に示すように、固定部材３には、ストラップを装着するためのストラップホール９が開口されている。

なお、本実施形態では、筐体２が４つの台座３１を有する場合を例に説明したが、台座３１の数は４つに限定されず、または台座３１を省略しても良い。すなわち、基板１の背面の全面が筐体２と接触しても良い。更に本実施形態では、筐体２の底面の前方端部にＬ字型の形状部分Ｌ１が形成されているが、形状はこれに限定されず、基板１が固定され、前方への飛び出しが防止出来れば良い。

更に本実施形態では、固定部材３にストラップホール９を形成しているが、省略しても良い。

１．２ 本実施形態に係る効果
本実施形態に係る構成によれば、基板１におけるノイズ対策用の基準電位配線４の面積を抑制しつつ、ノイズを削減出来る。下記にその効果について説明する。

ＵＳＢメモリ装置では、装置本体から伝導及び放射されるＥＭＩ（Electromagnetic interference）と呼ばれるノイズを対策するため、さまざまな対策が取られている。その対策の１つとして、メモリチップを実装する基板上への基準電位配線４の配置がある。本方法は、例えば、基板上に設けられた種々の回路の外周を基準電位配線４で囲み、または基板に形成された積層配線において、基準電位となる配線層を設けるといった手段により、ノイズの放射を抑制する。しかし、これらの対策であると、基準電位配線４の配線数が増大し、その結果、基板面積及び／または基板層数が増大してしまう。

これに対し本実施形態に係る構成では、基板１上に基準電位端子７を設けている。そして、この基準電位端子７と接続部８とにより、基板１上の基準電位配線４を筐体２に接続している。従って、ＵＳＢメモリ装置が外部機器に接続された際には、筐体２は外部機器から与えられる基準電位と同電位となる。

すなわち、本実施形態によれば、筐体２にも、基板１に設けたノイズ対策の基準電位配線４と同じ機能を持たせることが出来る。よって、基板１で必要なノイズ対策用の基準電位配線４の面積を削減することが出来る。従って、基板１を小型化出来、また配線積層数（基板層数）の削減をすることが出来る。また基板１上において基準電位配線４を削減することが出来るため、例えばより多くの半導体素子または信号配線を基板１上に実装可能となるため、回路の高集積化が出来る。

更に本実施形態によれば、基準電位と同電位の筐体２により基板１を被覆することが出来る。その結果、筐体２のシールド効果により、基板１からＵＳＢメモリ装置外部へ放射されるノイズを、より低減することが出来る。

２．第２実施形態
次に、第２実施形態に係るＵＳＢメモリ装置について説明する。本実施形態は、上記第１実施形態における筐体２の接続部８の構造に関するものである。本実施形態では具体的に４つの例を示す。以下では第１実施形態と異なる点についてのみ説明する。

２．１ 第１例
まず、本実施形態の第１例に係る接続部８について説明する。図４は、図３の側面図における領域Ｄを拡大した断面図であり、本例に係る基準電位端子７と接続部８の接触部分を拡大した図である。図示するように、接続部８は金型加工で設けられた台形型の凸部１０ａを有しており、これが基準電位端子７と接触している。

なお本例では、凸部１０ａを側面から見て台形の形状としたが、四角形や三角形などの多角形であっても良いし、円弧状または半球状の形状をしていても良い。

２．２ 第２例
次に、本実施形態の第２例に係る接続部８について説明する。本例は、第１例における接続部８の凸部の一部を切断したバネ型構造を有するものである。図５は、本例に係る基準電位端子７と接続部８の接触部分を拡大した図である。図示するように、接続部８は切抜き加工で一辺の端部が解放されたバネ型１０ｂを有しており、これが基準電位端子７と接触している。本例におけるバネ型構造とは、基準電位端子７と接触した際は変形し、接触していない場合は元の形状に戻る弾性体の特性を有している構造である。

なお本例では、バネ型１０ｂは側面から見て２つの辺により形成されているが、三辺以上を有する構造であっても良いし、円弧状の形状をしていても良い。

２．３ 第３例
次に、本実施形態の第３例に係る接続部８について説明する。本例は、基準電位端子７の上面に導電体を有するものである。以下、第１例及び第２例と異なる点についてのみ説明する。図６は、本例に係る基準電位端子７と接続部８の接触部分を拡大した図である。図示するように本例は、第１実施形態で説明した構造において、基準電位端子７の上面に導電体１１を設け、この導電体１１を接続部８と接触させたものである。つまり、導電体１１を介して、接続部８と基準電位端子７とが電気的に接続される。導電体１１は、金属または導電性の樹脂で形成され、基準電位端子７の上面に塗布、または貼付されている。

なお図６の例では、導電体１１が長方形の断面構造を有する場合を例に示している。しかし、断面構造が図４で説明した凸型、または図５で説明したバネ型であっても良いし、内部に空洞を有する筒型であっても良い。また導電体１１は、シート状の導電体を丸めた形状や、折りたたんだ形状であっても良く、形状は限定されない。

２．４ 第４例
次に、本実施形態の第４例に係る接続部８について説明する。本例は、第１例で示した台形の凸部１０ａまたは第２例で示したバネ型１０ｂと、第３例で示した導電体１１とを組み合わせたものである。図７及び図８は、本例に係る基準電位端子７と接続部８の接触部分を拡大した図である。

図７に示すように、第１例で示した接続部８に形成された凸部１０ａと、基準電位端子７の上面に固定された導電体１１とを接触させても良い。また図８に示すように、第２例で示した接続部８に形成されたバネ型１０ｂと、基準電位端子７の上面に固定された導電体１１とを接触させても良い。

２．５ 本実施形態に係る効果
第１実施形態で説明した接続部８には、本実施形態で説明した構造を適用することが出来る。これにより、基板１と筐体２との電気的な接続の信頼性を向上出来る。

すなわち、例えば製造ばらつきにより、基板１の厚みや接続部８の高さがばらついた場合、基準電位端子７と接続部８とが接触不良を起こす可能性が生じる。これに対し、本実施形態では、寸法がばらついた場合でも、接続部８または導電体１１が変形することにより、基準電位端子７と接続部８とが電気的に接続出来る。また図６の例の場合には、導電体１１は変形しなくても良い。すなわち、接続部８が設計と異なるある角度を有して加工されたような場合であっても、接続部８は、導電体１１のいずれかの箇所と接することが出来る。もちろん、導電体１１に弾性を持たせることで、より好ましい効果が得られることは言うまでも無い。

３．第３実施形態
次に、第３実施形態に係るＵＳＢメモリ装置について説明する。本実施形態は、上記第１及び第２実施形態における基準電位端子７を、基板１の側面に形成したものである。以下、第１及び第２実施形態と異なる点についてのみ説明する。

３．１ ＵＳＢメモリ装置の構成について
図９は、本実施形態に係る基板１の斜視図であり、図１０は、本実施形態に係るＵＳＢメモリ装置の断面図である。図９及び図１０に示すように、基板１は、側面に基準電位端子７を有している。従って、基準電位端子７は、筐体２の側面に直接、接触し、電気的に接続されている。なお、本実施形態では、基準電位端子７が筐体２に直接、接触しているため接続部８は廃されている。

３．２ 本実施形態に係る効果
本実施形態に係る構成であると、上記第１実施形態と同様の効果が得られる。

更に本実施形態に係る構成では、接続部８を廃しているため、接続部８の加工が不要となり、筐体２の製造工程数を削減出来る。また、これにより製造コストを削減出来る。

更に本実施形態における構成において、筐体２と基準電位端子７の接触部分に第２実施形態で説明した構造を適用出来る。すなわち、第２実施形態において接続部８に形成した凸部１０ａまたバネ型１０ｂを、基準電位端子７と接触する筐体２の側面に形成しても良い。これにより、第２実施形態と同様の効果が得られる。

４．第４実施形態
次に、第４実施形態に係るＵＳＢメモリ装置について説明する。本実施形態は、上記第１乃至第３実施形態における筐体２に、基準電位端子７と接触するための凹部を形成し、凹部に固定部材３の端部を差し込むものである。以下、第１乃至第３実施形態と異なる点についてのみ説明する。

４．１ 第１例
まず、本実施形態の第１例に係るＵＳＢメモリ装置について説明する。図１１乃至図１３は、本例に係るＵＳＢメモリ装置の斜視図、ＵＳＢメモリ装置の分解図、及びＵＳＢメモリ装置の断面図である。

図示するように、筐体２は、その一部領域に凹んだ形状を有しており、この凹み部分が接続部１２として機能する。そして接続部１２の前後方向には開口部２０が形成されている（図１２参照）。また図１３の側面図に示すように、接続部１２は基板１の基準電位端子７と接触し、これにより、基板１と筐体２が電気的に接続されている。

固定部材３は、筐体２に差し込む側の先端部が２つに分かれており、２つの先端部の底面はフック形状となったフック部Ｆ１を有している。図１３の側面図及び上面図に示すように、固定部材３の先端部は、接続部１２の開口部２０を貫通し、接続部１２に先端部の底面にあるフック部Ｆ１が掛かっている。これにより、固定部材３は筐体２から抜けにくくなる。

ＵＳＢメモリ装置は、固定部材３の先端部が開口部２０を貫通するように組み合わされることにより、筐体２の接続部１２から固定部材３を露出している（図１１参照）。

４．２ 第２例
次に、本実施形態における第２例に係るＵＳＢメモリ装置について説明する。図１４及び図１５は、本実施形態に係るＵＳＢメモリ装置の斜視図、及びＵＳＢメモリ装置の分解図である。

図示するように、本例は、上記第１例で説明した構成において、２つの凹み部分をつなげて１つの凹み部分とし、これを接続部１２として機能させたものである。つまり本例に係る筐体２は、側面から見ると凹形状となる１つの接続部１３を有している。そして固定部材３も、上記接続部１２の形状に合わせて形成され、より具体的には、図２で説明した固定部材３の先端にフック部Ｆ１が加えられた形状を有する。

４．３ 本実施形態に係る効果
本実施形態に係る構成であると、上記第１実施形態と同様の効果が得られる。

更に本実施形態に係る構成では、接続部１２または接続部１３により固定部材３の露出面積が増えるため、露出した固定部材３の表面に、容量表記や各種認証マーク表記を印字することが出来る。固定部材３の表面への印字は、例えばインク印字により実施することが出来るため、筐体２の表面に、例えばレーザーマーキングで印字する場合よりも印字コストを低減出来る。

更に本実施形態に係る構成では、固定部材３の露出面積が増えるため、例えば固定部材３の色を変えた場合に製品の色彩の変化部分が大きくなり、製品の雰囲気を変える効果がより期待出来る。

更に本実施形態における構成において、筐体２の接続部１２または接続部１３と基準電位端子７の接触部分に、第２実施形態で説明した構造を適用出来る。すなわち、第２実施形態において接続部８に形成した凸部１０ａまたバネ型１０ｂを、筐体２の接続部１２または接続部１３に形成することにより、第２実施形態と同様の接触が実現出来る。これにより第２実施形態と同様の効果が得られる。

なお本実施形態では、基板１が上面に基準電位端子７を有する場合について説明したが、第３実施形態と同様に、基板１が側面に基準電位端子７を有していても良い。

５．第５実施形態
次に、第５実施形態に係るＵＳＢメモリ装置について説明する。本実施形態は、上記第１乃至第４実施形態における筐体２を、その側面の一部を筐体内部へ折り込んだ構造としたものである。以下、第１乃至第４実施形態と異なる点についてのみ説明する。

５．１ ＵＳＢメモリ装置の構成について
図１６及び図１７は、本実施形態に係る筐体２の斜視図、及びＵＳＢメモリ装置の断面図である。

図示するように、本実施形態に係る筐体２は、左右の側面の一部が内部に折り込まれており、この折り込まれた領域が接続部１４として機能する。そして、この接続部１４が、基準電位端子７と接触する。なお、本例では筐体２の左右の側面に１箇所ずつ接続部１４を形成したが、２箇所以上形成しても良い。

５．２ 本実施形態に係る効果
本実施形態に係る構成であると、上記第１及び第４実施形態と同様の効果が得られる。

更に本実施形態における構成において、筐体２の接続部１４の折り込んだ部分と、基準電位端子７の接触部分に、第２実施形態で説明した構造を適用出来る。すなわち、第２実施形態において接続部８に形成した凸部１０ａまたバネ型１０ｂを、筐体２の接続部１４に形成することにより、第２実施形態と同様の接触が実現出来る。これにより第２実施形態と同様の効果が得られる。

６．第６実施形態
次に、第６実施形態に係るＵＳＢメモリ装置について説明する。本実施形態は、上記第１乃至第５実施形態における固定部材３を無くしたものである。以下、第１乃至第５実施形態と異なる点についてのみ説明する。

６．１ ＵＳＢメモリ装置の構成について
図１８は、本実施形態に係るＵＳＢメモリ装置の断面図である。図１８の側面図に示すように、第１実施形態と同様に筐体内部の接続部８が基板１の基準電位端子７と接触し、これにより、基板１と筐体２が電気的に接続されている。なお、基板１は第１実施形態と同じ構造である。

また筐体２は、後面が封されている。このため本実施形態では、固定部材３は廃されている。そして筐体２には、ストラップを装着するためのストラップホール９が開口されている。

６．２ 本実施形態に係る効果
本実施形態に係る構成であると、上記第１実施形態と同様の効果が得られる。

更に本実施形態に係る構成では、固定部材３を廃しているため、原料コストと製造工程数を削減出来る。従って、生産コストを低減出来る。

更に本実施形態における構成において、第２及び第３実施形態で説明した構造を適用出来る。この場合、各実施形態で説明した効果も合わせて得られる。

更に本実施形態では、筐体２にストラップホール９を形成しているが、省略しても良い。

７．第７実施形態
次に、第７実施形態に係るＵＳＢメモリ装置について説明する。本実施形態は、上記第１乃至第６実施形態における基板１に、基準電位端子７を被覆する導電体を装着したものである。以下、第１乃至第６実施形態と異なる点についてのみ説明する。

７．１ ＵＳＢメモリ装置の構成について
図１９乃至図２１は、本実施形態に係る基板１の斜視図、基板１の分解図、及びＵＳＢメモリ装置の断面図である。

図示するように、基板１には、基準電位端子７を覆うように、導電体１５が設けられている。導電体１５は、金属または導電性の樹脂であり、基板上の基準電位端子７と電気的に接触している。そして図２１の側面図及び上面図に示すように、導電体１５が筐体２の側面及び／または底面と接触し、これにより、基板１と筐体２が電気的に接続されている。

７．２ 本実施形態に係る効果
本実施形態に係る構成であると、上記第１実施形態と同様の効果が得られる。

更に本実施形態に係る構成では、筐体２の側面及び／または底面と導電体１５が接触するため、接触箇所を増やすことが出来、基板１および筐体２の寸法ばらつきによる接触不良の可能性をより低減することが出来る。

更に本実施形態における構成において、第２乃至第５実施形態で説明した構造を適用出来る。この場合、各実施形態で説明した効果も合わせて得られる。

なお、本実施形態では、基板１の上面に基準電位端子７を形成しているが、側面に形成しても良い。

８．第８実施形態
次に、第８実施形態に係るＵＳＢメモリ装置について説明する。本実施形態は、上記第１乃至第５実施形態及び第７実施形態において、固定部材３を導電性の材料で形成したものである。以下、第１乃至第５、及び第７実施形態と異なる点についてのみ説明する。

８．１ ＵＳＢメモリ装置の構成について
図２２は、本実施形態に係るＵＳＢメモリ装置の断面図である。図示するように、固定部材１６は金属または導電性の樹脂で形成されており、基板１の基準電位端子７と筐体２に電気的に接続されている。また筐体２は、第１実施形態と異なり、基準電位端子７が固定部材１６と電気的に接続されているため、接続部８が廃されている。なお、基板１は、第１実施形態と同じ構造をしている。

８．２ 本実施形態に係る効果
本実施形態に係る構成であると、上記第１実施形態と同様の効果が得られる。

更に本実施形態に係る構成では、接続部８が不要となるため、接続部８の加工が不要となり、筐体２の製造工程数を削減出来る。また、これにより製造コストを削減出来る。

更に本実施形態に係る構成では、固定部材１６も基準電位と同電位となるため、基板１に対するシールド効果がより高まり、放射されるノイズをより低減出来る。

更に本実施形態における構成において、固定部材１６の基準電位端子７と接触する部分に、第２実施形態で説明した構造を適用出来る。すなわち、第２実施形態において接続部８に形成した凸部１０ａまたバネ型１０ｂを、固定部材１６の基準電位端子７と接触する部分に形成することにより、第２実施形態と同様の接触が実現出来る。これにより第２実施形態と同様の効果が得られる。

更に本実施形態における構成において、筐体２と固定部材１６との接触する部分に、第２実施形態で説明した構造を適用出来る。この場合、筐体２または固定部材１６に凸部１０ａまたバネ型１０ｂを形成することにより。第２実施形態と同様の接触が実現出来る。これにより第２実施形態と同様の効果が得られる。

更に本実施形態における構成において、第４、第５、第７実施形態で説明した構造を適用出来る。この場合、各実施形態で説明した効果も合わせて得られる。

９．変形例等
上記実施形態に係るＵＳＢメモリ装置は、基板１（図２）と、筐体２(図２)を備える。基板１は、データを記憶可能な半導体チップ１００（図３）、外部機器と電気的に接続可能な複数の動作用端子６（図２）、基準電位端子７（図２）、及び基準電位配線４（図３）が設けられている。筐体２は、基板１を内部に保持すると共に、基準電位端子７に接続され（図３）、導電性を有する。動作用端子６の１つは、外部機器の基準電位と電気的に接続される。基準電位配線４は、外部機器の基準電位と電気的に接続する動作用端子６と、基準電位端子７とを電気的に接続する。

上記実施形態により、配線面積の増大を抑制しつつ、ノイズを低減出来るＵＳＢメモリ装置を提供出来る。

なお、上記実施形態は一例に過ぎず、各実施形態は種々の変形が可能である。更に、各実施形態は、可能な限り組み合わせることが出来る。例えば、第１実施形態に係る構成において、固定部材３を第８実施形態で説明した導電性の固定部材１６とし、接続部８と固定部材１６に、第２実施形態で説明した凸部１０ａまたバネ型１０ｂを形成しても良い。

また上記実施形態では、基準電位端子７は基板１の上面または側面に形成されたが、基板１の底面に形成されても良い。また、基準電位端子７は、基板１の上面、側面、及び底面の複数の箇所に形成されても良い。例えば、基準電位端子７は、上面と側面に形成されても良いし、上面と側面と底面とに形成されても良い。

更に第１乃至第５、第７、第８実施形態において、筐体２の一部を切抜き、固定部材３または固定部材１６を露出させても良い。また、ＵＳＢメモリ装置の後方で固定部材３または固定部材１６が露出する面積を増やしても良い。これにより露出した固定部材３または固定部材１６に印字しても良い。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことが出来る。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。

１…基板、２…筐体、３…固定部材（絶縁性）、４…基準電位配線、５…コンタクト、６…動作用端子、７…基準電位端子、８、１２、１３、１４…接続部、９…ストラップホール、１０ａ…凸部、１０ｂ…バネ型、１１、１５…導電体、１６…固定部材（導電性）、３０…封止樹脂、３１…台座、１００、１１０…半導体チップ

Claims (13)

1. データを記憶可能な半導体チップ、外部機器と電気的に接続可能な複数の動作用端子、基準電位端子、及び基準電位配線が設けられた基板と、
   前記基板を内部に保持すると共に、前記基準電位端子と電気的に接続された、導電性を有する筐体と
   を具備し、前記動作用端子の１つは、前記外部機器から基準電位が与えられ、
   前記基準電位配線は、前記外部機器の基準電位と電気的に接続する前記動作用端子と、前記基準電位端子とを電気的に接続する
   ことを特徴とするＵＳＢメモリ装置。
2. 前記筐体は、前記基準電位端子と接触する部分に凸型形状を有する
   ことを特徴とする請求項１記載のＵＳＢメモリ装置。
3. 前記筐体は、前記基準電位端子と接触する部分にバネ型形状を有する
   ことを特徴とする請求項１記載のＵＳＢメモリ装置。
4. 前記基準電位端子の表面に設けられた導電体を更に備え、
   前記導電体と、前記筐体が接触することにより、前記基準電位端子と前記筐体が電気的に接続される
   ことを特徴とする請求項１乃至３のいずれか一項記載のＵＳＢメモリ装置。
5. 前記導電性を有する筐体は、金属または導電性の樹脂により形成されている
   ことを特徴とする請求項１乃至４のいずれか一項記載のＵＳＢメモリ装置。
6. 前記基準電位端子は、前記基板の上面に形成されている
   ことを特徴とする請求項１乃至５のいずれか一項記載のＵＳＢメモリ装置。
7. 前記基準電位端子は、前記基板の側面に形成されている
   ことを特徴とする請求項１乃至６のいずれか一項記載のＵＳＢメモリ装置。
8. 前記筐体内で前記基板を固定する固定部材を更に具備する請求項１乃至７のいずれか一項記載のＵＳＢメモリ装置。
9. 前記固定部材は、導電性の樹脂により形成され、前記基準電位端子と電気的に接続されている
   ことを特徴とする請求項８記載のＵＳＢメモリ装置。
10. 前記固定部材は、前記基準電位端子と接触する部分に凸型形状を有する
    ことを特徴とする請求項９記載のＵＳＢメモリ装置。
11. 前記固定部材は、前記基準電位端子と接触する部分にバネ型形状を有する
    ことを特徴とする請求項９記載のＵＳＢメモリ装置。
12. 前記基板は、半導体素子と、前記半導体チップ及び前記半導体素子を被覆する樹脂が更に設けられている
    ことを特徴とする請求項１乃至１１のいずれか一項記載のＵＳＢメモリ装置。
13. 前記動作用端子は、前記外部機器から電源電位を受信可能な第１端子と、前記外部機器との間で信号を送受信する第２端子と、前記外部機器から基準電位を受信可能な第３端子とを含み、
    前記基板は、前記半導体チップを制御可能な制御用チップと、前記電源電位を前記半導体チップ及び前記制御用チップに転送し、且つ前記信号を前記制御用チップに転送する配線とを更に備え、
    前記基準電位配線は、前記第３端子で受信した前記基準電位を、前記基準電位端子に転送する
    ことを特徴とする請求項１乃至１２のいずれか一項記載のＵＳＢメモリ装置。