KR20200007539A - 메모리 카드 및 메모리 카드 소켓 - Google Patents

메모리 카드 및 메모리 카드 소켓 Download PDF

Info

Publication number
KR20200007539A
KR20200007539A KR1020180081758A KR20180081758A KR20200007539A KR 20200007539 A KR20200007539 A KR 20200007539A KR 1020180081758 A KR1020180081758 A KR 1020180081758A KR 20180081758 A KR20180081758 A KR 20180081758A KR 20200007539 A KR20200007539 A KR 20200007539A
Authority
KR
South Korea
Prior art keywords
memory
external connection
terminals
memory card
interposer
Prior art date
Application number
KR1020180081758A
Other languages
English (en)
Inventor
한석재
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180081758A priority Critical patent/KR20200007539A/ko
Priority to CN201910601526.8A priority patent/CN110717569A/zh
Priority to US16/504,548 priority patent/US10980138B2/en
Publication of KR20200007539A publication Critical patent/KR20200007539A/ko
Priority to US17/218,232 priority patent/US11464120B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07732—Physical layout of the record carrier the record carrier having a housing or construction similar to well-known portable memory devices, such as SD cards, USB or memory sticks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/0026—Casings, cabinets or drawers for electric apparatus provided with connectors and printed circuit boards [PCB], e.g. automotive electronic control units
    • H05K5/0069—Casings, cabinets or drawers for electric apparatus provided with connectors and printed circuit boards [PCB], e.g. automotive electronic control units having connector relating features for connecting the connector pins with the PCB or for mounting the connector body with the housing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
    • G06K7/0013—Methods or arrangements for sensing record carriers, e.g. for reading patterns by galvanic contacts, e.g. card connectors for ISO-7816 compliant smart cards or memory cards, e.g. SD card readers
    • G06K7/0047—Methods or arrangements for sensing record carriers, e.g. for reading patterns by galvanic contacts, e.g. card connectors for ISO-7816 compliant smart cards or memory cards, e.g. SD card readers for reading/sensing record carriers having edge contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70—Coupling devices
    • H01R12/71—Coupling devices for rigid printing circuits or like structures
    • H01R12/712—Coupling devices for rigid printing circuits or like structures co-operating with the surface of the printed circuit or with a coupling device exclusively provided on the surface of the printed circuit
    • H01R12/714—Coupling devices for rigid printing circuits or like structures co-operating with the surface of the printed circuit or with a coupling device exclusively provided on the surface of the printed circuit with contacts abutting directly the printed circuit; Button contacts therefore provided on the printed circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/02—Contact members
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R2103/00—Two poles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Artificial Intelligence (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Semiconductor Memories (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

서로 대향하는 제 1 주표면 및 제 2 주표면을 갖는 메모리 카드로서 상기 제 1 주표면을 이루고 상기 제 1 주표면 상에 노출된 제 1 외부 접속 단자를 포함하는 인쇄 회로 기판; 상기 인쇄 회로 기판 상에 적층된 복수의 메모리 장치들; 상기 복수의 메모리 장치들을 제어하도록 구성된 메모리 컨트롤러; 상기 메모리 컨트롤러와 전기적으로 연결되고 상기 제 2 표면 상에 노출된 제 2 외부 접속 단자를 포함하고, 상기 제 2 외부 접속 단자는 상기 제 2 주표면을 이루는 몰딩 부재 내에 매립된 메모리 카드가 제공된다.

Description

메모리 카드 및 메모리 카드 소켓 {Memory card and memory card socket}
본 발명은 메모리 카드 및 메모리 카드 소켓에 관한 것으로서, 더욱 구체적으로는 고속으로 동작하면서도 보다 높은 신뢰성과 안정성을 갖는 메모리 카드 및 이를 수용할 수 있는 메모리 카드 소켓에 관한 것이다.
메모리 카드는 대량의 정보를 편리하게 보관 및 이동시킬 수 있는 유용한 수단으로 자리잡고 있다. 대량의 정보를 다루기 위하여 고속의 데이터 입출력 기능이 요구될 뿐만 아니라 데이터 입출력의 오류 없이 안정적이면서 신뢰성이 높은 메모리 카드가 요구되고 있다. 또한 이러한 메모리 카드를 쉽고 안정적으로 제조할 수 있는 제조 방법이 요구되고 있다.
본 발명이 이루고자 하는 첫 번째 기술적 과제는 고속으로 동작하면서도 보다 높은 신뢰성과 안정성을 갖는 메모리 카드를 제공하는 것이다.
본 발명이 이루고자 하는 두 번째 기술적 과제는 상기 메모리 카드를 수용할 수 있는 메모리 카드 소켓을 제공하는 것이다.
본 발명이 이루고자 하는 세 번째 기술적 과제는 상기 메모리 카드 소켓을 포함하는 전자 시스템을 제공하는 것이다.
본 발명은 상기 첫 번째 기술적 과제를 이루기 위하여, 서로 대향하는 제 1 주표면 및 제 2 주표면을 갖는 메모리 카드로서 상기 제 1 주표면을 이루고 상기 제 1 주표면 상에 노출된 제 1 외부 접속 단자를 포함하는 인쇄 회로 기판(printed circuit board, PCB); 상기 인쇄 회로 기판 상에 적층된 복수의 메모리 장치들; 상기 복수의 메모리 장치들을 제어하도록 구성된 메모리 컨트롤러; 상기 메모리 컨트롤러와 전기적으로 연결되고 상기 제 2 표면 상에 노출된 제 2 외부 접속 단자를 포함하고, 상기 제 2 외부 접속 단자는 상기 제 2 주표면을 이루는 몰딩 부재 내에 매립된 메모리 카드를 제공한다.
본 발명의 다른 태양은 외부 장치와 접속될 수 있는 제 1 외부 접속 단자를 포함하는 인쇄 회로 기판(printed circuit board, PCB); 상기 인쇄 회로 기판 상에 적층된 복수의 메모리 장치들; 상기 복수의 메모리 장치들 중 최상부에 위치한 메모리 장치의 상부에 제공된 메모리 컨트롤러; 상기 최상부에 위치한 메모리 장치의 상부에 제공된 인터포저; 상기 인터포저의 상부에 제공되고 외부 장치와 접속될 수 있는 제 2 외부 접속 단자; 및 상기 복수의 메모리 장치들 및 상기 메모리 컨트롤러를 봉지하는 몰딩 부재를 포함하는 메모리 카드를 제공한다.
본 발명은 상기 두 번째 기술적 과제를 이루기 위하여, 서로 대향하는 제 1 주표면 및 제 2 주표면을 갖는 메모리 카드의 삽입을 수용할 수 있는 메모리 카드 소켓을 제공한다. 상기 메모리 카드 소켓은 상기 제 1 주표면과 접촉하도록 구성된 제 1 외부 접속 단자들; 상기 제 2 주표면과 접촉하도록 구성된 제 2 외부 접속 단자들; 및 상기 제 1 외부 접속 단자들 및 제 2 외부 접속 단자들을 수용하고, 상기 메모리 카드를 수용하도록 구성된 하우징을 포함한다. 이 때 상기 제 1 외부 접속 단자들은 3.3V 및 1.8V 전압의 전원 단자들 중 적어도 하나를 포함하고, 상기 제 2 외부 접속 단자들은 (i) 1.2V 이하의 전압의 전원 단자, (ii) 한 쌍의 데이터 입출력 단자, 및 (iii) 데이터 입력 단자 및 데이터 출력 단자가 각각 한 쌍의 차동신호 쌍(differential pair)을 포함하는 1-레인(1-lane) 구조의 데이터 입출력 단자 중의 하나 이상을 포함한다.
본 발명은 상기 세 번째 기술적 과제를 이루기 위하여, 제어부; 데이터를 입력 또는 출력할 수 있는 입출력부; 데이터를 저장할 수 있는 메모리 장치; 외부 장치와 데이터를 전송할 수 있는 인터페이스부; 및 상기 제어부, 상기 입출력부, 상기 메모리 장치 및 상기 인터페이스부를 서로 통신 가능하도록 연결하는 버스를 포함하는 전자 시스템이 제공된다. 상기 메모리 장치는 외장의 메모리 카드를 수용할 수 있는 위의 메모리 카드 소켓을 포함할 수 있다.
본 발명에 따르면 고속으로 동작하면서도 보다 높은 신뢰성과 안정성을 갖는 메모리 카드 및 이를 수용할 수 있는 메모리 카드 소켓을 얻을 수 있다.
특히, 본 발명의 기술적 사상에 따른 메모리 카드는 제 1 주표면 뿐만 아니라 제 2 주표면에도 외부 접속 단자를 형성되도록 함으로써 메모리 카드의 인쇄 회로 기판의 배선 라우팅의 자유도를 증가시킴으로써 신뢰성과 안정성이 높은 메모리 카드를 얻을 수 있다.
또한 제 2 주표면에 배치되는 외부 접속 단자를 추가적인 1-레인의 데이터 입출력 단자로 함으로써 데이터 입출력 속도를 현저히 향상시킬 수 있다.
도 1a는 본 발명의 일 실시예에 따른 메모리 카드의 제 1 주표면을 나타낸 평면도이다.
도 1b는 본 발명의 일 실시예에 따른 상기 메모리 카드의 제 2 주표면을 나타낸 투시평면도이다.
도 2는 도 1b의 II-II' 선을 따라 절개한 단면을 나타낸 측단면도이다.
도 3a는 본 발명의 다른 실시예에 따른 메모리 카드의 제 2 주표면을 나타낸 투시평면도이다.
도 3b는 도 3a의 B-B' 선을 따라 절개한 단면을 나타낸 측단면도이다.
도 4a는 본 발명의 또 다른 실시예에 따른 메모리 카드의 제 2 주표면을 나타낸 투시평면도이다.
도 4b는 도 4a의 B-B' 선을 따라 절개한 단면을 나타낸 측단면도이다.
도 5는 본 발명의 다른 실시예에 따른 메모리 카드를 나타낸 측단면도이다.
도 6a 및 도 6b는 본 발명의 일 실시예에 따른 메모리 카드의 제 1 주표면 및 제 2 주표면을 나타낸 평면도들이다.
도 7a 및 도 7b는 각각 본 발명의 일 실시예에 따른 메모리 카드의 제 2 주표면을 개략적으로 나타낸 투시평면도들이다.
도 8은 본 발명의 일부 실시예들에 따른 메모리 카드를 이용한 시스템을 보여주는 개략도이다.
도 9a는 메모리 카드와의 전기적 연결을 고려하여 도 8의 소켓을 보다 상세하게 나타낸 개략도이다.
도 9b는 상기 메모리 카드 소켓과 상기 메모리 카드의 결합 모습을 개략적으로 나타낸 측면도이다.
도 10은 본 발명의 기술적 사상에 따른 메모리 카드를 포함하는 전자 시스템의 일 예를 도시한 블록도이다.
도 11a 내지 도 11e는 본 발명의 일 실시예에 따른 메모리 카드의 제조 방법을 순서에 따라 나타낸 측단면도들이다.
이하 첨부된 도면을 참조하여 본 발명의 실시예들을 상세하게 설명한다.
도 1a는 본 발명의 일 실시예에 따른 메모리 카드(100)의 제 1 주표면(110)을 나타낸 평면도이다. 도 1b는 본 발명의 일 실시예에 따른 상기 메모리 카드(100)의 제 2 주표면(112)을 나타낸 투시평면도이다. 도 2는 도 1b의 II-II' 선을 따라 절개한 단면을 나타낸 측단면도이다.
도 1a, 도 1b 및 도 2를 참조하면, 상기 메모리 카드(100)는 서로 대향하는 제 1 주표면(110)과 제 2 주표면(112)을 가질 수 있다. 여기서 '주표면'은 상기 메모리 카드(100)의 각 표면들 중에서 가장 넓은 면적을 갖도록 확장되는 대향하는 두 표면일 수 있다.
상기 제 1 주표면(110)은 인쇄 회로 기판(printed circuit board, PCB)과 같은 기판(101)의 일측 주표면일 수 있다. 상기 기판(101) 위에는 적층된 복수의 메모리 장치들(194) 및 상기 복수의 메모리 장치들(194)을 제어하도록 구성된 메모리 컨트롤러(192)가 제공될 수 있다. 또한 제 1 외부 접속 단자들(130, 140)이 상기 제 1 주표면(110) 상에 노출될 수 있다.
상기 제 2 주표면(112)은 상기 메모리 컨트롤러(192) 및 상기 복수의 메모리 장치들(194)을 둘러싸는 몰딩 부재(162)의 일측 주표면일 수 있다. 외부 장치와 접속될 수 있는 제 2 외부 접속 단자들(150)이 상기 제 2 주표면(112)을 통하여 노출될 수 있다.
상기 복수의 메모리 장치들(194)은, 예를 들면, 낸드(NAND) 플래시 메모리 장치들일 수 있다. 상기 복수의 메모리 장치들(194)은 어느 한 방향으로 어긋나도록 오프셋되어 적층될 수 있다. 일부 실시예들에 있어서, 상기 복수의 메모리 장치들(194)은 제 1 메모리 장치(194a), 제 2 메모리 장치(194b), 제 3 메모리 장치(194c) 및 제 4 메모리 장치(194d)를 포함할 수 있다. 여기서는 상기 복수의 메모리 장치들(194)이 네 개의 메모리 장치들(194a, 194b, 194c, 194d)을 포함하는 예를 도시하였지만 본 발명이 여기에 한정되는 것은 아니다.
상기 복수의 메모리 장치들(194) 중 최상부에 위치하는 제 1 메모리 장치(194a)의 위에는 상기 메모리 컨트롤러(192)가 제공될 수 있다. 상기 메모리 컨트롤러(192)는 상기 메모리 장치들(194)을 제어하도록 구성될 수 있다. 상기 메모리 컨트롤러(192)는 상기 제 1 주표면을 통하여 노출되는 제 1 외부 접속 단자(130, 140)와 전기적으로 연결될 수 있다. 또한 상기 메모리 컨트롤러(192)는 상기 제 2 주표면(112)을 통하여 노출되는 제 2 외부 접속 단자(150)와도 전기적으로 연결될 수 있다. 일부 실시예들에 있어서, 상기 메모리 컨트롤러(192)는 본딩 와이어를 통하여 상기 기판(101)과 연결되고, 나아가 상기 기판(101) 내에 제공된 배선을 통하여 상기 제 1 외부 접속 단자들(130, 140)과 전기적으로 연결될 수 있다.
일부 실시예들에 있어서, 상기 복수의 메모리 장치들(194) 중 최상부에 위치하는 제 1 메모리 장치(194a)의 위에는 인터포저(180)가 제공될 수 있다. 상기 인터포저(180)는 상기 메모리 컨트롤러(192)의 측방향에 제공될 수 있다. 일부 실시예들에 있어서, 상기 인터포저(180)는 상기 제 1 메모리 장치(194a)의 직접 위에 부착될 수 있다. 일부 실시예들에 있어서, 상기 메모리 컨트롤러(192)는 상기 제 1 메모리 장치(194a)의 직접 위에 부착될 수 있다. 상기 인터포저(180) 및 상기 메모리 컨트롤러(192)는 각각 다이 부착 필름(die attach film, DAF), 접착제(adhesive), 비전도성 필름(non-conductive film, NCF) 등에 의하여 상기 제 1 메모리 장치(194a)의 직접 위에 부착될 수 있다.
상기 인터포저(180)는 기판 상에 도전체 라인(182) 및 인터포저 단자들이 형성된 것이며, 상기 기판은 실리콘 기판, 유리 기판 등과 같은 절연체 기판일 수 있다. 상기 도전체 라인(182)은 금(Au), 알루미늄(Al), 및/또는 구리(Cu) 배선을 포함할 수 있으며, 상기 인터포저(180) 내에 양각적으로 또는 다마센(damascene) 배선으로 형성될 수 있다.
상기 제 2 외부 접속 단자(150)는 도전체 비아(CV)를 통하여 상기 인터포저(180) 상의 도전체 라인(182)과 전기적으로 연결될 수 있다. 상기 도전체 비아(CV)는 구리(Cu), 텅스텐(W), 티타늄(Ti), 탄탈륨(Ta), 주석(Sn), 금(Au), 알루미늄(Al), 니켈(Ni), 코발트(Co), 또는 이들의 합금을 포함할 수 있다. 일부 실시예들에 있어서, 상기 도전체 비아(CV)는 상기 제 2 외부 접속 단자(150)와 일체로 형성될 수 있다. 일부 실시예들에 있어서, 상기 도전체 비아(CV)와 상기 제 2 외부 접속 단자(150)의 사이에는 계면이 존재할 수 있다.
일부 실시예들에 있어서, 상기 도전체 비아(CV)는 상기 제 1 주표면(110) 및/또는 상기 제 2 주표면(112)에 대하여 수직인 방향으로 연장될 수 있다.
상기 제 2 외부 접속 단자(150)의 측면은 상기 몰딩 부재(162)에 의하여 둘러싸일 수 있다. 상기 제 2 외부 접속 단자(150)의 상부 표면은 상기 몰딩 부재(162)에 의하여 적어도 부분적으로 노출될 수 있다. 상기 제 2 외부 접속 단자(150)의 하부 표면 중 도전체 비아(CV)와 접촉하고 있지 않는 부분은 상기 몰딩 부재(162)에 의하여 피복될 수 있다.
도 1b에서는 상기 제 2 외부 접속 단자(150)가 세 개의 단자들(151, 153, 154)을 포함하는 것으로 도시하였지만 본 발명이 여기에 한정되는 것은 아니다. 상기 제 2 외부 접속 단자(150)는 하나 또는 두 개의 단자로 이루어질 수도 있고, 네 개 이상의 단자로 이루어질 수도 있다.
일부 실시예들에 있어서, 상기 제 2 외부 접속 단자(150)는 1.2V 이하의 전압, 예컨대 1.2V 또는 0.4V의 전압을 공급 전압으로 하는 전원 단자를 포함할 수 있다. 일부 실시예들에 있어서, 상기 제 2 외부 접속 단자(150)는 접지 단자를 포함할 수 있다. 일부 실시예들에 있어서, 상기 제 2 외부 접속 단자(150)는 적어도 한 쌍의 데이터 입출력 단자를 포함할 수 있다.
상기 메모리 컨트롤러(192)는 본딩 와이어(BW)를 통하여 상기 인터포저(180) 상의 도전체 라인(182)과 전기적으로 연결될 수 있다. 즉, 상기 메모리 컨트롤러(192)는 상기 인터포저(180) 상에 제공된 도전체 라인(182)을 통하여 상기 제 2 외부 접속 단자(150)와 전기적으로 연결될 수 있다.
상기 인터포저(180)의 상부 표면의 상기 도전체 라인(182)은 상기 제 1 메모리 장치(194a) 내에 제공된 반도체 소자, 예컨대 트랜지스터, 다이오드, OP 앰프 등과 같은 능동 소자, 및 저항, 인덕터, 커패시터 등과 같은 수동 소자와는 연결되지 않는다. 따라서, 상기 도전체 라인(182)은 상기 제 1 메모리 장치(194a)의 동작과는 직접 관계가 없고 상기 메모리 컨트롤러(192)와 상기 제 2 외부 접속 단자(150) 사이의 신호 송수신 및/또는 전원 공급에만 직접 관계할 수 있다.
상기 메모리 카드(100)는 2 쌍의 대향하는 가장자리들을 가질 수 있다. 상기 2 쌍의 가장자리들은 상기 메모리 카드(100)가 소켓에 삽입되는 방향 쪽의 삽입측 가장자리(121) 및 상기 삽입측 가장자리(121)와 이웃하는 제 1 가장자리(123) 및 제 2 가장자리(125)를 가질 수 있다. 또한 상기 삽입측 가장자리(121)와 대향하는 제 3 가장자리(127)를 갖는다. 이 때, 상기 삽입측 가장자리(121)와 제 3 가장자리(127)는 서로 평행할 수 있다.
상기 제 2 가장자리(125)는 상기 삽입측 가장자리(121)가 연장되는 방향과 수직인 방향으로 연장될 수 있다. 일부 실시예들에 있어서, 상기 제 2 가장자리(125)는 단일한 방향으로만 연장될 수 있다. 또한 상기 제 1 가장자리(123)는 상기 제 2 가장자리(125)와 평행한 부분과 평행하지 않은 부분이 공존할 수 있다.
상기 각 가장자리들(121, 123, 125, 127) 사이에는 소정의 곡률 반경을 지닌 모서리들(128)이 있을 수 있다. 일부 실시예들에 있어서, 상기 모서리들은 서로 동일한 곡률 반경을 가질 수 있다.
상기 삽입측 가장자리(121)는 상기 메모리 카드(100)가 소켓으로 삽입되는 쪽의 가장자리(edge)로서, 상기 메모리 카드(100)가 소켓 내로 삽입될 때 각 가장자리들(121, 123, 125, 127) 중 가장 먼저 소켓으로 진입되고, 상기 메모리 카드(100)가 소켓으로부터 인출될 때 각 가장자리들(121, 123, 125, 127) 중 가장 나중에 소켓으로부터 벗어난다. 상기 메모리 카드(100)가 상기 소켓 내부로 원활하게 진입하기 위하여 상기 삽입측 가장자리(121)의 폭은 소정의 여유 간격을 고려하여 결정될 수 있다.
상기 삽입측 가장자리(121)에 인접하여, 상기 메모리 카드(100) 내의 반도체 장치들과 호스트를 전기적으로 연결하기 위한 단자들이 배열될 수 있다. 상기 호스트는, 예를 들면, 휴대전화, 데스크탑 컴퓨터, 노트북 컴퓨터, 태블릿 PC, 게임기, 네비게이션 장치, 디지털 카메라 등일 수 있지만 본 발명이 이들에 한정되는 것은 아니다. 일부 실시예들에 있어서, 상기 메모리 카드(100)와 상기 호스트 사이에는 인터페이싱을 위한 어댑터가 개재될 수 있다.
상기 제 1 외부 접속 단자들(130, 140)은 도 1a에 도시된 바와 같이 상기 제 1 주표면(110) 위에 2개의 열들로 배열될 수 있다. 즉, 기판(110)의 상기 삽입측 가장자리(121)에 인접하여 복수의 제 1 열 단자들(130) 및 복수의 제 2 열 단자들(140)이 배열될 수 있다.
상기 제 1 열 단자들(130)은 제 1 전압을 공급 전압으로 하는 전원 단자(131)를 포함할 수 있으며, 상기 제 1 전압은, 약 3.0 V 내지 약 3.5 V 사이의 값, 예컨대 3.3V의 값을 가질 수 있다. 상기 제 1 전압은 상기 메모리 카드(100) 내의 반도체 장치들 중 저속 동작을 하는 반도체 장치들에 공급될 수 있다. 예를 들면, 상기 제 1 전압은 상기 메모리 카드(100) 내의 비휘발성 메모리 소자들(194)에 공급될 수 있다.
상기 제 2 열 단자들(140)은 제 2 전압을 공급 전압으로 하는 전원 단자(141)를 포함할 수 있으며, 상기 제 2 전압은, 약 1.5 V 내지 약 2.2 V 사이의 값, 예컨대 1.8V의 값을 가질 수 있다. 상기 제 2 전압은 상기 메모리 카드(100) 내의 반도체 장치들 중 고속 동작을 하는 반도체 장치들에 공급될 수 있다. 예를 들면, 상기 제 2 전압은 상기 메모리 카드(100) 내의 메모리 컨트롤러(192)에 공급될 수 있다.
제 1 열 단자들(130)은 제 2 열 단자들(140)에 비하여 상대적으로 상기 삽입측 가장자리(121)에 더 가깝게 배열될 수 있다. 즉, 상기 제 2 열 단자들(140)은 상기 제 1 열 단자들(130)보다 상기 삽입측 가장자리(121)로부터 더 이격되어 배열될 수 있다.
도 1a에서는 제 1 열 단자들(130)이 2개, 그리고 제 2 열 단자들이 10개인 것으로 도시되었지만, 단자들의 개수, 위치, 형상, 크기는 여기에 한정되지 않고 필요에 따라 달라질 수 있다. 또한 상기 단자들(130, 140) 중 일부 단자들은 SR층(solder resist layer)에 의하여 피복됨으로써 외부로 노출되지 않을 수 있다. 노출되지 않은 상기 일부 단자들은, 예를 들면, 테스트 단자들일 수 있다.
상기 제 1 열 단자들(130)과 상기 제 2 열 단자들(140)은 각각 하나 또는 그 이상의 접지 단자들을 가질 수 있다. 예를 들면, 상기 제 1 열 단자들(130)은 접지 단자(133)를 가질 수 있다. 또한, 상기 제 2 열 단자들(140)은 접지 단자들(144)을 가질 수 있다.
상기 제 2 열 단자들(140)은 한 쌍의 데이터 입력 단자들(145in) 및 한 쌍의 데이터 출력 단자들(145out)을 가질 수 있다. 도 1a에서는 데이터 입력 단자들(145in)이 한 쌍의 데이터 출력 단자들(145out)보다 메모리 카드(100)의 중심 쪽에 위치하는 것으로 도시되었지만, 이들의 위치는 바뀔 수 있다.
상기 한 쌍의 데이터 입력 단자들(145in)은 차동신호 쌍(differential pair)을 이룰 수 있으며, 상기 한 쌍의 데이터 출력 단자들(145out)도 차동신호 쌍을 이룰 수 있다. 차동신호 쌍은 노이즈나 간섭에 대하여 비교적 둔감하기 때문에 고속의 데이터를 안정적으로 전송하는 데 유리하다. 상기 한 쌍의 데이터 입력 단자들(145in)과 한 쌍의 데이터 출력 단자들(145out)은 1-레인(1-lane) 구조의 데이터 입출력 단자를 이룰 수 있다.
상기 데이터 입력 단자들(145in)은 한 쌍의 접지 단자들(144a, 144b)에 의하여 전기적으로 쉴드(shield)될 수 있다. 또한 상기 데이터 출력 단자들(145out)은 한 쌍의 접지 단자들(144b, 144c)에 의하여 전기적으로 쉴드될 수 있다. 상기 한 쌍의 데이터 입력 단자들(145in)과 한 쌍의 데이터 출력 단자들(145out)은 상기 쉴드에 의하여 보다 안정적으로 데이터를 입출력할 수 있게 된다.
한 쌍의 상기 데이터 입력 단자들(145in)은 서로 동일한 치수를 가질 수 있다. 또, 한 쌍의 상기 데이터 출력 단자들(145out)은 서로 동일한 치수를 가질 수 있다. 또, 상기 데이터 입력 단자들(145in)과 상기 데이터 출력 단자들(145out)은 서로 동일한 치수를 가질 수 있다.
상기 제 1 외부 접속 단자(130, 140)는 시큐어 디지털(secure digital, SD) 카드, 마이크로 SD 카드, 미니 SD 카드, 유니버설 플래시 스토리지(universal flash storage, UFS) 카드, 및 멀티미디어 카드(multimedia card, MMC) 중의 어느 하나의 표준에 따른 외부 접속 단자를 포함할 수 있다.
상기 제 2 열 단자들(140)의 측방향에는 상어 지느러미(shark's fin)를 닮은 측방향 돌출부가 제공될 수 있다. 상기 측방향 돌출부 내에는 수동 소자(170)가 제공될 수 있다. 상기 수동 소자(170)는, 예를 들면, 저항(resistor), 커패시터(capacitor), 인덕터(inductor), 써미스터(thermistor), 오실레이터(oscillator), 페라이트 비드(ferrite bead), 안테나(antenna), 배리스터(varistor), 및 크리스탈(crystal) 중에서 선택되는 하나 이상일 수 있다. 그러나, 여기에 한정되는 것은 아니며 다른 임의의 수동 소자도 될 수 있다.
도 3a는 본 발명의 다른 실시예에 따른 메모리 카드(100a)의 제 2 주표면을 나타낸 투시평면도이다. 도 3b는 도 3a의 IIIB-IIIB' 선을 따라 절개한 단면을 나타낸 측단면도이다.
도 3a 및 도 3b에 나타낸 실시예는 도 1a 내지 도 2에 도시한 실시예와 대비하여 메모리 컨트롤러(192)가 인터포저(180a)의 상부에 위치하는 점에서 차이가 있다. 따라서 중복되는 설명은 생략하고 이러한 차이점을 중심으로 이하에서 설명한다.
도 3a 및 도 3b를 참조하면, 상기 인터포저(180a)는 상기 제 1 메모리 장치(194a)의 직접 위에 배치될 수 있다. 일부 실시예들에 있어서, 상기 인터포저(180a)는 다이 부착 필름, 접착제, 또는 비전도성 필름 등에 의하여 상기 제 1 메모리 장치(194a)의 직접 위에 부착될 수 있다.
또한 상기 메모리 컨트롤러(192)는 상기 인터포저(180a)의 직접 위에 배치될 수 있다. 상기 메모리 컨트롤러(192)는 다이 부착 필름, 접착제, 비전도성 필름 등에 의하여 상기 인터포저(180a)의 직접 위에 배치될 수 있다. 상기 인터포저(180a)의 상부에는 도전체 라인(182)이 제공될 수 있으며, 상기 메모리 컨트롤러(192)는 본딩와이어(BW)를 통하여 상기 도전체 라인(182)과 전기적으로 직접 연결될 수 있다. 여기서 상기 도전체 라인(182)과 상기 메모리 컨트롤러(192)가 전기적으로 직접 연결된다고 하는 것은 상기 도전체 라인(182)과 상기 메모리 컨트롤러(192)의 사이에 전류의 단순 전달을 목적으로 하는 것 외에는 다른 어떠한 전기적 요소(electrical element)도 개재되지 않음을 의미한다.
상기 도전체 라인(182)은 도전체 비아(CV)와 접속될 수 있으며, 상기 도전체 비아(CV)는 제 2 외부 접속 단자(150)와 접속될 수 있다. 즉, 상기 메모리 컨트롤러(192)는 본딩 와이어(BW), 상기 도전체 라인(182), 및 도전체 비아(CV)를 통하여 상기 제 2 외부 접속 단자(150)와 접속될 수 있다.
상기 인터포저(180a)의 상부 표면의 상기 도전체 라인(182)은 상기 제 1 메모리 장치(194a) 내에 제공된 반도체 소자, 예컨대 트랜지스터, 다이오드, OP 앰프 등과 같은 능동 소자, 및 저항, 인덕터, 커패시터 등과 같은 수동 소자와는 연결되지 않는다. 따라서, 상기 도전체 라인(182)은 상기 제 1 메모리 장치(194a)의 동작과는 직접 관계가 없고 상기 메모리 컨트롤러(192)와 상기 제 2 외부 접속 단자(150) 사이의 신호 송수신 및/또는 전원 공급에만 직접 관계할 수 있다.
상기 메모리 컨트롤러(192)의 평면적은 상기 인터포저(180a)의 평면적보다 충분히 작을 수 있다.
도 4a는 본 발명의 또 다른 실시예에 따른 메모리 카드(100b)의 제 2 주표면을 나타낸 투시평면도이다. 도 4b는 도 4a의 IVB-IVB' 선을 따라 절개한 단면을 나타낸 측단면도이다.
도 4a 및 도 4b에 나타낸 실시예는 도 1a 내지 도 2에 도시한 실시예와 대비하여 인터포저(180)가 생략되는 점에서 차이가 있다. 따라서 중복되는 설명은 생략하고 이러한 차이점을 중심으로 이하에서 설명한다.
도 4a 및 도 4b를 참조하면, 상기 제 1 메모리 장치(194a)의 상부 표면에 도전체 라인(182a)이 제공될 수 있다.
일부 실시예들에 있어서, 제 1 메모리 장치(194a), 제 2 메모리 장치(194b), 제 3 메모리 장치(194c), 및 제 4 메모리 장치(194d)의 상부 표면에 모두 도전체 라인(182a)이 제공될 수 있다. 이 경우 상기 제 2 메모리 장치(194b), 제 3 메모리 장치(194c), 및 제 4 메모리 장치(194d)의 상부 표면에 모두 도전체 라인(182a)은 메모리 카드(100b)의 동작에 관여하지 않는 더미 도전체 라인일 수 있다.
상기 제 2 외부 접속 단자(150)에 접속된 상기 도전체 비아(CV)는 상기 도전체 라인(182a)과 직접 접속될 수 있다. 상기 도전체 비아(CV)는 상기 제 2 주표면(112)에 수직인 방향으로 연장될 수 있다.
상기 도전체 라인(182a)은 본딩 와이어(BW)를 통하여 상기 메모리 컨트롤러(192)와 전기적으로 연결될 수 있다. 즉, 상기 도전체 라인(182a)은 상기 메모리 컨트롤러(192)와 직접 전기적으로 연결될 수 있다. 여기서 상기 도전체 라인(182a)과 상기 메모리 컨트롤러(192)가 전기적으로 직접 연결된다고 하는 것은 상기 도전체 라인(182a)과 상기 메모리 컨트롤러(192)의 사이에 전류의 단순 전달을 목적으로 하는 것 외에는 다른 어떠한 전기적 요소도 개재되지 않음을 의미한다.
따라서, 상기 메모리 컨트롤러(192)는 본딩와이어(BW), 상기 도전체 라인(182a) 및 도전체 비아(CV)를 통하여 상기 제 2 외부 접속 단자(150)에 전기적으로 연결될 수 있다.
상기 제 1 메모리 장치(194a)의 상부 표면의 상기 도전체 라인(182a)은 상기 제 1 메모리 장치(194a) 내에 제공된 반도체 소자, 예컨대 트랜지스터, 다이오드, OP 앰프 등과 같은 능동 소자, 및 저항, 인덕터, 커패시터 등과 같은 수동 소자와는 연결되지 않는다. 따라서, 상기 도전체 라인(182a)은 상기 제 1 메모리 장치(194a)의 동작과는 직접 관계가 없고 상기 메모리 컨트롤러(192)와 상기 제 2 외부 접속 단자(150) 사이의 신호 송수신 및/또는 전원 공급에만 직접 관계할 수 있다.
상기 제 1 메모리 장치(194a)의 상부 표면은 패시베이션되어 있을 수 있고, 이러한 패시베이션층 내에 또는 패시베이션층 상에 상기 도전체 라인(182a)이 제공될 수 있다.
도 5는 본 발명의 다른 실시예에 따른 메모리 카드(100c)를 나타낸 측단면도이다.
도 5의 메모리 카드(100c)는 오프셋되며 본딩 와이어로 상호 접속되는 복수의 메모리 장치들(194) 대신 관통 전극(195v)을 통해 상호 접속되고, 서로 오프셋되지 않으면서 적층되는 메모리 장치들(195)을 채용한 점에서 차이가 있다. 따라서, 중복되는 설명은 생략하고 이러한 차이점을 중심으로 이하에서 설명한다.
도 5를 참조하면, 상기 메모리 장치들(195)은 제 1 메모리 장치(195a), 제 2 메모리 장치(195b), 제 3 메모리 장치(195c) 및 제 4 메모리 장치(195d)를 포함할 수 있다. 여기서는 상기 복수의 메모리 장치들(195)가 네 개의 메모리 장치들(195a, 195b, 195c, 195d)을 포함하는 예를 도시하였지만 본 발명이 여기에 한정되는 것은 아니다.
상기 복수의 메모리 장치들(195) 중 최상부에 위치하는 제 1 메모리 장치(195a)의 위에는 상기 메모리 컨트롤러(192) 및 인터포저(180)가 제공될 수 있다. 도 5에서는 상기 메모리 컨트롤러(192)의 측방향에 상기 인터포저(180)가 위치하는 예를 나타내었지만 도 3a 및 도 3b에서와 유사하게 상기 메모리 컨트롤러(192)가 상기 제 1 메모리 장치(195a) 상의 인터포저(180)의 상부에 배치될 수 있음은 통상의 기술자에 의하여 이해될 것이다.
도 6a 및 도 6b는 본 발명의 일 실시예에 따른 메모리 카드(100d)의 제 1 주표면(110) 및 제 2 주표면(112)을 나타낸 평면도들이다.
도 6a 및 도 6b를 참조하면, 앞서 설명한 바와 같이 제 1 주표면(110) 상에 제공된 제 1 외부 접속 단자들(130, 140)은 한 쌍의 데이터 입력 단자들(145in) 및 한 쌍의 데이터 출력 단자들(145out)을 포함한다. 상기 한 쌍의 데이터 입력 단자들(145in)과 상기 한 쌍의 데이터 출력 단자들(145out)은 각각 한 쌍의 차동신호 쌍(differential pair)을 이룰 수 있다.
상기 한 쌍의 데이터 입력 단자들(145in)을 통하여 입력된 신호는 제 2 신호 입력 경로(261in)를 통하여 메모리 컨트롤러(192)로 전달될 수 있다. 또, 상기 메모리 컨트롤러(192)로부터 출력되는 신호는 제 2 신호 출력 경로(261out)를 통하여 상기 한 쌍의 데이터 출력 단자들(145out)로 전달될 수 있다. 도 1a를 참조하여 위에서 설명한 바와 같이, 상기 한 쌍의 데이터 입력 단자들(145in)과 한 쌍의 데이터 출력 단자들(145out)은 1-레인(1-lane) 구조의 데이터 입출력 단자를 이룰 수 있다.
제 2 주표면(112) 상에 제공된 제 2 외부 접속 단자들(150)은 한 쌍의 데이터 입력 단자들(155in) 및 한 쌍의 데이터 출력 단자들(155out)을 포함할 수 있다. 도 6b에서는 한 쌍의 데이터 입력 단자들(155in)이 한 쌍의 데이터 출력 단자들(155out)보다 우측에 위치하는 것으로 도시되었지만, 이들의 위치는 서로 바뀔 수 있다.
상기 데이터 입력 단자들(155in)은 한 쌍의 접지 단자들(244a, 244b)에 의하여 전기적으로 쉴드(shield)될 수 있다. 또한 상기 데이터 출력 단자들(155out)은 한 쌍의 접지 단자들(244b, 244c)에 의하여 전기적으로 쉴드될 수 있다. 상기 한 쌍의 데이터 입력 단자들(155in)과 한 쌍의 데이터 출력 단자들(155out)은 상기 쉴드에 의하여 보다 안정적으로 데이터를 입출력할 수 있게 된다.
상기 한 쌍의 데이터 입력 단자들(155in)은 차동신호 쌍(differential pair)을 이룰 수 있으며, 상기 한 쌍의 데이터 출력 단자들(155out)도 차동신호 쌍을 이룰 수 있다. 상기 한 쌍의 데이터 입력 단자들(155in)을 통하여 입력된 신호는 제 2 신호 입력 경로(263in)를 통하여 메모리 컨트롤러(192)로 전달될 수 있다. 또, 상기 메모리 컨트롤러(192)로부터 출력되는 신호는 제 2 신호 출력 경로(263out)를 통하여 상기 한 쌍의 데이터 출력 단자들(155out)로 전달될 수 있다.
상기 한 쌍의 데이터 입력 단자들(155in)과 한 쌍의 데이터 출력 단자들(155out)은 추가적인 1-레인(1-lane) 구조의 데이터 입출력 단자를 이룰 수 있다.
따라서, 제 2 주표면(112) 상의 상기 한 쌍의 데이터 입력 단자들(155in) 및 한 쌍의 데이터 출력 단자들(155out)은 제 1 주표면(110) 상의 상기 한 쌍의 데이터 입력 단자들(145in) 및 한 쌍의 데이터 출력 단자들(145out)과 함께 2-레인(2-lane) 구조의 데이터 입출력 단자를 이룰 수 있다. 데이터를 입출력할 수 있는 경로의 수가 2배가 되었으므로 이론적으로는 데이터 입출력 속도가 2배가 될 수 있다.
특히, 제 2 주표면(112) 상에도 데이터 입출력 단자들, 접지 단자들과 같이 메모리 카드의 동작에 필요한 단자들이 배치되는 것은 기판(101) 내에서의 배선의 라우팅이 보다 높은 자유도로 설계되는 것을 허용하며, 이는 보다 높은 신뢰성과 안정성을 갖는 메모리 카드를 얻을 수 있게 한다.
도 7a는 본 발명의 일 실시예에 따른 메모리 카드(100e)의 제 2 주표면(112)을 개략적으로 나타낸 투시평면도이다. 도 7a는 도전체 라인(182)에 커패시터(184a)가 연결된 점을 제외하면 도 1b와 동일하므로 중복되는 설명은 생략하고 이러한 차이점을 중심으로 이하에서 설명한다.
도 7a를 참조하면, 인터포저(180) 상에 커패시터(184a)가 더 제공될 수 있다. 상기 제 2 외부 접속 단자들(150) 중 어느 하나의 제 2 외부 접속 단자(154)와 연결되는 도전체 라인(182)에 커패시터(184a)가 접속될 수 있다. 상기 제 2 외부 접속 단자(154)가 전원 단자, 예컨대 1.2V, 0.4V, 0.2V 등과 같은 전압을 공급 전압으로 하는 단자인 경우 커패시터와 연결되는 것이 전기적 특성의 개선에 도움이 될 수 있다. 이를 위하여 상기 제 2 외부 접속 단자(154)에 커패시터(184a)가 전기적으로 연결되도록 하기 위하여 상기 인터포저(180) 상에 커패시터(184a)가 실장될 수 있다.
상기 커패시터(184a)의 일단은 상기 제 2 외부 접속 단자(154)와 연결되는 도전체 라인(182)에 연결될 수 있다. 또한, 상기 커패시터(184a)의 타단은 접지될 수 있다.
상기 커패시터(184a)는 별도의 소자를 상기 인터포저(180) 상에 실장할 수도 있고, 인터포저(180)의 도전체 라인(182)을 형성할 때 상기 인터포저(180) 내에 내장되도록 할 수도 있다.
도 7b는 본 발명의 일 실시예에 따른 메모리 카드(100f)의 제 2 주표면(112)을 개략적으로 나타낸 투시평면도이다.
도 7b의 메모리 카드(100f)는 도 7a의 메모리 카드(100e)와 대비하여 커패시터(184b)가 인터포저(180) 외의 영역에 제공되는 점에서 차이가 있다. 따라서 중복되는 설명은 생략하고 이러한 차이점을 중심으로 이하에서 설명한다.
도 7b를 참조하면, 상기 커패시터(184b)는 인터포저(180) 이외의 위치, 예컨대 기판(101)(도 2 참조) 위에 제공될 수 있다. 일부 실시예들에 있어서, 상기 커패시터(184b)는 도 2의 수동 소자(170)일 수 있다.
도 8은 본 발명의 일부 실시예들에 따른 메모리 카드를 이용한 시스템(200)을 보여주는 개략도이다.
도 8을 참조하면, 상기 시스템(200)은 메모리 카드 소켓(220), 전술한 실시예들을 참조하여 설명된 메모리 카드(100), 카드 인터페이스 제어기(230) 및 호스트 또는 외부 장치(240)를 포함한다. 메모리 카드 소켓(220)은 삽입이 가능하고 메모리 카드(100)와 접촉되도록 제공될 수 있다. 메모리 카드 소켓(220)은 예를 들어 도 1a 내지 도 6b에 도시된 메모리 카드(100, 100a, 100b, 100c, 100d, 100e, 100f)의 제 1 외부 접속 단자들(130, 140)(즉, 제 1 열 단자들(130) 및 제 2 열 단자들(140)) 및 제 2 외부 접속 단자들(150)에 전기적으로 연결되도록 구성될 수 있다. 카드 인터페이스 제어기(230)는 메모리 카드 소켓(220)을 통해서 메모리 카드(100)와의 데이터 교환을 제어할 수 있다. 카드 인터페이스 제어기(230)는 또한 메모리 카드(100) 내에 데이터를 저장하기 위해서 이용될 수 있다. 호스트(240)는 카드 인터페이스 제어기(230)를 제어할 수 있다.
도 9a는 메모리 카드(100)와의 전기적 연결을 고려하여 도 8의 메모리 카드 소켓(220)을 보다 상세하게 나타낸 개략도이다. 도 9b는 상기 메모리 카드 소켓(220)과 상기 메모리 카드(100)의 결합 모습을 개략적으로 나타낸 측면도이다.
도 9a 및 도 9b를 참조하면, 위에서 설명한 메모리 카드(100, 100a, 100b, 100c, 100d, 100e, 100f)가 삽입될 수 있는 메모리 카드 소켓(220)이 제공된다. 도 9a에서 220A로 표시한 부분은 메모리 카드 소켓(220)의 하부로서 메모리 카드(100)의 하부면과 접촉하는 핀들을 나타내고 220B로 표시한 부분은 메모리 카드 소켓(220)의 상부로서 메모리 카드(100)의 상부면과 접촉하는 핀들을 나타낸다.
상기 메모리 카드 소켓(220)은 상기 메모리 카드(100, 100a, 100b, 100c, 100d, 100e, 100f)의 제 1 열 단자들(130)에 대응되는 제 1 열 대응 소켓 단자들(221a), 상기 메모리 카드(100, 100a, 100b, 100c, 100d, 100e, 100f)의 제 2 열 단자들(140)에 대응되는 제 2 열 대응 소켓 단자들(221b), 상기 메모리 카드(100, 100a, 100b, 100c, 100d, 100e, 100f)의 제 2 외부 접속 단자들(150)에 대응되는 제 3 열 대응 소켓 단자들(221c) 및 상기 소켓 단자들(221a, 221b, 221c)을 수용할 수 있는 하우징(223)을 포함할 수 있다.
상기 메모리 카드(100, 100a, 100b, 100c, 100d, 100e, 100f)는 상기 하우징(223) 내로 삽입되어 상기 제 1 열 대응 소켓 단자들(221a), 제 2 열 대응 소켓 단자들(221b) 및 제 3 열 대응 소켓 단자들(221c)과 접촉함으로써 동작될 수 있다.
도 8을 참조하여 설명한 바와 같이 상기 메모리 카드 소켓(220)은 제 1 열 대응 소켓 단자들(221a), 제 2 열 대응 소켓 단자들(221b) 및 제 3 열 대응 소켓 단자들(221c)에 전원, 신호 및/또는 데이터를 입출력할 수 있는 카드 인터페이스 제어기(230)와 전기적으로 연결될 수 있다.
삽입된 메모리 카드(100, 100a, 100b, 100c, 100d, 100e, 100f)의 대응되는 특정 단자가 접지 단자이면 삽입된 메모리 카드(100, 100a, 100b, 100c, 100d, 100e, 100f)를 제 1 유형의 카드로 인식하고, 상기 특정 단자가 접지 단자가 아니면 삽입된 메모리 카드(100, 100a, 100b, 100c, 100d, 100e, 100f)를 제 2 유형의 카드로 인식하도록 구성된 소켓 단자가 상기 제 1 열 대응 소켓 단자들(221a), 제 2 열 대응 소켓 단자들(221b) 및 제 3 열 대응 소켓 단자들(221c) 중에 존재할 수 있다.
실시예들에서 예시한 메모리 카드(100, 100a, 100b, 100c, 100d, 100e, 100f)의 제 1 열 단자(130)는 2개였지만, 상기 제 1 대응 소켓 단자들(221a)이 제 2 유형의 카드를 인식하여 사용 가능하도록 3개보다 많은 수의 소켓 단자들이 구비될 수 있다. 제 2 대응 소켓 단자들(221b) 및/또는 제 3 대응 소켓 단자들(221c)도 다른 유형의 카드를 인식하여 사용가능하도록 각각 제 2 열 단자(140) 및/또는 제 2 외부 접속 단자(150)의 수보다 더 많은 수의 소켓 단자들을 구비할 수 있다. 통상의 기술자는 본 발명의 기술적 사상에 따른 소켓이 도 9a 및 도 9b에 도시된 소켓 단자들의 수에 제한되지 않음을 이해할 것이다.
도 10은 본 발명의 기술적 사상에 따른 메모리 카드를 포함하는 전자 시스템(4100)의 일 예를 도시한 블록도이다.
도 10을 참조하면, 본 발명의 일 실시예에 따른 전자 시스템(4100)은 컨트롤러(4110), 입출력 장치(4120, I/O), 메모리 장치(4130, memory device), 인터페이스(4140) 및 버스(4150, bus)를 포함할 수 있다. 상기 컨트롤러(4110), 입출력 장치(4120), 메모리 장치(4130) 및/또는 인터페이스(4140)는 상기 버스(4150)를 통하여 서로 결합될 수 있다. 상기 버스(4150)는 데이터들이 이동되는 통로(path)에 해당한다.
상기 컨트롤러(4110)는 마이크로프로세서, 디지털 신호 프로세스, 마이크로 컨트롤러, 및 이들과 유사한 기능을 수행할 수 있는 논리 소자들 중에서 적어도 하나를 포함할 수 있다. 상기 입출력 장치(4120)는 키패드(keypad), 키보드 및 디스플레이 장치 등을 포함할 수 있다. 상기 메모리 장치(4130)는 데이터 및/또는 커맨드 등을 저장할 수 있다. 상기 메모리 장치(4130)는 상술된 실시예들에 개시된 메모리 카드들 중에서 적어도 하나를 포함할 수 있다. 상기 메모리 장치(4130)는 도 8, 도 9a 및 도 9b를 참조하여 설명한 메모리 카드 소켓(220)을 포함할 수 있다. 또한, 상기 메모리 장치(4130)는 다른 형태의 반도체 메모리 소자(예를 들면, 비휘발성 메모리 장치 및/또는 에스램 장치등)를 더 포함할 수 있다. 상기 인터페이스(4140)는 통신 네트워크로 데이터를 전송하거나 통신 네트워크로부터 데이터를 수신하는 기능을 수행할 수 있다. 상기 인터페이스(4140)는 유선 또는 무선 형태일 수 있다. 예컨대, 상기 인터페이스(4140)는 안테나 또는 유무선 트랜시버 등을 포함할 수 있다. 도시하지 않았지만, 상기 전자 시스템(4100)은 상기 컨트롤러(4110)의 동작을 향상시키기 위한 동작 메모리 소자로서, 고속의 디램 소자 및/또는 에스램 소자 등을 더 포함할 수도 있다.
상기 전자 시스템(4100)은 휴대 전화, 데스크탑 컴퓨터, 노트북 컴퓨터, 태블릿 PC, 게임기, 네비게이션 장치, 디지털 카메라, 개인 휴대용 정보 단말기(PDA, personal digital assistant), 무선 전화기(wireless phone), 디지털 뮤직 플레이어(digital music player), 또는 정보를 무선환경에서 송신 및/또는 수신할 수 있는 모든 전자 제품에 적용될 수 있다.
도 11a 내지 도 11e는 본 발명의 일 실시예에 따른 메모리 카드(100)의 제조 방법을 순서에 따라 나타낸 측단면도들이다. 특히, 도 11a 내지 도 11e의 측단면도들은 도 1b의 II-II' 단면에 대응되는 단면들일 수 있다.
도 11a를 참조하면, 기판(101) 위에 메모리 장치(194)를 실장할 수 있다.
상기 기판(101)은, 예를 들면, 인쇄 회로 기판(printed circuit board, PCB)과 같은 기판(101)일 수 있다. 상기 기판(101)의 상부 표면 위에 메모리 장치(194)가 실장되고 그 반대면인 하부 표면에 제 1 외부 접속 단자들(133, 144)이 배치될 수 있다. 상기 메모리 장치(194)는 복수의 메모리 장치, 예를 들면, 제 1 메모리 장치(194a), 제 2 메모리 장치(194b), 제 3 메모리 장치(194c) 및 제 4 메모리 장치(194d)를 포함할 수 있다. 상기 메모리 장치들(194)은 다이 부착 필름, 접착제, 또는 비전도성 필름 등에 의하여 상기 기판(101) 상에 실장될 수 있다. 또한 상기 메모리 장치들(194)은 본딩 와이어에 의하여 상기 기판(101)과 전기적으로 연결될 수 있다.
상기 메모리 장치(194)에서 최상부에 위치하는 제 1 메모리 장치(194a)의 상부에는 메모리 컨트롤러(192)가 배치될 수 있다. 또한, 상기 제 1 메모리 장치(194a)의 상부에는 인터포저(180)가 배치될 수 있다. 메모리 장치들(194), 메모리 컨트롤러(192), 및 인터포저(180)에 대해서는 도 1a 내지 도 2를 참조하여 상세하게 설명하였으므로 여기서는 상세한 설명을 생략한다.
일부 실시예들에 있어서, 본딩와이어(BW)를 이용하여 상기 메모리 컨트롤러(192)와 상기 인터포저(180)를 전기적으로 연결할 수 있다. 일부 실시예들에 있어서, 본딩 와이어를 이용하여 상기 메모리 컨트롤러(192)를 기판(101)에 전기적으로 연결할 수 있다. 다만, 추후 라미네이션되는 필름과의 간섭이 발생할 우려가 있는 와이어 본딩은 추후 필름 공정이 종료된 이후에 수행될 수 있다. 여기서는 복수의 메모리 장치들(194) 사이의 와이어 본딩 및 제 4 메모리 장치(194d)와 기판(101) 사이의 와이어 본딩만 진행되고 나머지 와이어 본딩은 추후 진행되는 것으로 도시하였다. 하지만 본 발명이 여기에 한정되는 것은 아니다.
또 도 11a에서는 인터포저(180)와 메모리 컨트롤러(192)가 횡방향으로 나란히 배치되는 것을 도시하였지만, 상기 메모리 컨트롤러(192)는 도 3a 및 도 3b에서와 같이 상기 인터포저(180)의 상부 표면 위에 배치될 수도 있다. 또, 선택적으로는 인터포저(180)가 생략된 채 메모리 컨트롤러(192)가 상기 제 1 메모리 장치(194a)의 상부 표면에 형성된 도전체 라인(182a)와 연결될 수 있도록 배치될 수 있다.
도 11b를 참조하면, 상기 메모리 컨트롤러(192) 및 인터포저(180)의 상부 표면에 감광성 필름(F)을 부착한다.
상기 감광성 필름(F)은 예컨대 노광(exposure) 공정을 통해 접착 특성이 변화될 수 있다. 예를 들면, 상기 감광성 필름(F)은 노광 마스크(M)를 이용한 자외선 노광을 수행하면 자외선에 노출된 부분은 접착력이 감소하거나 제거되고 자외선에 노출되지 않은 부분은 접착력을 유지하는 특성을 가질 수 있다. 여기서는 노광 마스크(M)가 투명한 부분(T)과 불투명한 부분(B)의 패턴을 갖고, 노광 마스크(M)를 통하여 상기 감광성 필름(F)에 자외선을 조사할 수 있다.
그러면 자외선을 차단하는 불투명한 부분(B)에 대응되는 감광성 필름(F)의 부분은 최초의 접착력을 그대로 유지할 수 있다. 또, 자외선을 투과하는 부분(T)에 대응되는 감광성 필름(F)의 부분은 상기 자외선에 의하여 접착력이 감소하거나 제거될 수 있다.
도 11c를 참조하면, 상기 감광성 필름(F)의 변성된 부분(즉, 접착력이 감소되거나 제거된 부분)을 벗겨내어 제거함으로써 필름 패턴(FP)을 얻을 수 있다.
또한 상기 메모리 컨트롤러(192)는 본딩 와이어(BW)를 이용하여 상기 인터포저(180)에 전기적으로 연결될 수 있다. 나아가 상기 메모리 컨트롤러(192)는 본딩 와이어를 이용하여 상기 기판(101)과 전기적으로 연결될 수 있다. 앞서 설명한 바와 같이 본딩 와이어 단계는 가능한 경우에는 (예컨대 도 11b에서 라미네이션된 필름과 상호 간섭하지 않는다면) 도 11a의 단계에서 이루어질 수도 있다.
도 11d를 참조하면, 몰딩 부재(162)를 이용하여 메모리 컨트롤러(192) 및 메모리 장치들(194)을 둘러싸도록 봉지한다. 이 때 기판(101)을 금형(C) 내에 고정한 후 유동성을 지닌 몰딩 부재(162)가 주입될 수 있다. 특히, 추후 도전체 비아(CV)가 형성될 부분에 몰딩 부재(162)가 침범하는 것은 금형(C)에 의하여 방지될 수 있다. 바꾸어 말하면 상기 금형(C)은 추후 형성될 도전체 비아(CV)의 형상을 따라 상기 필름 패턴(FP)과 직접 접촉하도록 구성될 수 있다.
도 11e를 참조하면, 금형(C)을 제거한 후 그에 따라 노출된 필름 패턴(FP)을 제거할 수 있다. 상기 필름 패턴(FP)은 습식 또는 건식의 방법에 의하여 제거될 수 였다. 일부 실시예들에 있어서, 상기 필름 패턴(FP)은 화학적 약제(agent)를 이용하여 습식으로 제거될 수 있다. 일부 실시예들에 있어서, 상기 필름 패턴(FP)은 고온의 산화 분위기에서 애슁(ashing)을 통해 건식으로 제거될 수 있다.
상기 필름 패턴(FP)을 제거함으로써 도전체 라인(182)의 부분이 노출될 수 있다. 노출된 도전체 라인(182)에 대하여 도금과 같은 방법으로 도전체 비아(CV) 및 제 2 외부 접속 단자(150)가 형성될 수 있다(도 2 참조).
이와 같이 도금에 의하여 도전체 비아(CV)와 제 2 외부 접속 단자(150)가 동시에 형성되는 경우에는 도전체 비아(CV)와 제 2 외부 접속 단자(150)의 사이에 계면이 부존재할 수 있다.
일부 실시예들에 있어서, 솔더 페이스트를 이용하여 도전체 비아(CV)를 형성한 후 그 위에 도금에 의하여 제 2 외부 접속 단자(150)가 형성될 수 있다. 이와 같이 도전체 비아(CV)와 제 2 외부 접속 단자(150)를 형성하는 경우에는 도전체 비아(CV)와 제 2 외부 접속 단자(150)의 사이에 계면이 존재할 수 있다.
이상에서 살펴본 바와 같이 본 발명의 실시예들에 대해 상세히 기술되었지만, 본 발명이 속하는 기술분야에 있어서 통상의 지식을 가진 사람이라면, 첨부된 청구 범위에 정의된 본 발명의 정신 및 범위를 벗어나지 않으면서 본 발명을 여러 가지로 변형하여 실시할 수 있을 것이다. 따라서 본 발명의 앞으로의 실시예들의 변경은 본 발명의 기술을 벗어날 수 없을 것이다.
100: 메모리 카드 101: 기판
110: 제 1 주표면 112: 제 2 주표면
121: 삽입측 가장자리 123: 제 1 가장자리
125: 제 2 가장자리 127: 제 3 가장자리
130, 140: 제 1 외부 접속 단자 141: 전원 단자
150: 제 2 외부 접속 단자 162: 몰딩 부재
180: 인터포저 182: 도전체 라인
192: 메모리 컨트롤러
194, 194a, 194b, 194c, 194d : 메모리 장치

Claims (10)

  1. 서로 대향하는 제 1 주표면 및 제 2 주표면을 갖는 메모리 카드로서
    상기 제 1 주표면을 이루고 상기 제 1 주표면 상에 노출된 제 1 외부 접속 단자를 포함하는 인쇄 회로 기판(printed circuit board, PCB);
    상기 인쇄 회로 기판 상에 적층된 복수의 메모리 장치들;
    상기 복수의 메모리 장치들을 제어하도록 구성된 메모리 컨트롤러;
    상기 메모리 컨트롤러와 전기적으로 연결되고 상기 제 2 표면 상에 노출된 제 2 외부 접속 단자;
    를 포함하고,
    상기 제 2 외부 접속 단자는 상기 제 2 주표면을 이루는 몰딩 부재 내에 매립된 메모리 카드.
  2. 제 1 항에 있어서,
    상기 제 2 외부 접속 단자들은,
    (i) 한 쌍의 데이터 입출력 단자; 및
    (ii) 데이터 입력 단자 및 데이터 출력 단자가 각각 한 쌍의 차동신호 쌍(differential pair)을 포함하는 1-레인(1-lane) 구조의 데이터 입출력 단자;
    중의 하나 이상을 포함하는 것을 특징으로 하는 메모리 카드.
  3. 제 2 항에 있어서,
    상기 복수의 메모리 장치들의 상부에 배치된 인터포저를 더 포함하고,
    상기 제 2 외부 접속 단자는 상기 인터포저와 전기적으로 연결된 것을 특징으로 하는 메모리 카드.
  4. 제 3 항에 있어서,
    상기 제 2 외부 접속 단자는 상기 제 2 주표면에 대하여 실질적으로 수직 방향으로 연장되는 도전체 비아를 통하여 상기 인터포저와 전기적으로 접속되는 것을 특징으로 하는 메모리 카드.
  5. 제 3 항에 있어서,
    상기 메모리 컨트롤러는 본딩 와이어를 통하여 상기 인터포저와 전기적으로 접속되는 것을 특징으로 하는 메모리 카드.
  6. 제 2 항에 있어서,
    상기 복수의 메모리 장치들 중 최상부에 위치하는 메모리 장치는 자신의 상부 표면에 도전체 라인을 포함하고,
    상기 도전체 라인은 상기 최상부에 위치하는 메모리 장치의 소자와 직접 전기적으로 연결되지 않는 것을 특징으로 하는 메모리 카드.
  7. 제 6 항에 있어서,
    상기 메모리 컨트롤러는 상기 도전체 라인과 직접 전기적으로 연결되고,
    상기 제 2 외부 접속 단자는 상기 도전체 라인과 전기적으로 연결된 것을 특징으로 하는 메모리 카드.
  8. 외부 장치와 접속될 수 있는 제 1 외부 접속 단자를 포함하는 인쇄 회로 기판(printed circuit board, PCB);
    상기 인쇄 회로 기판 상에 적층된 복수의 메모리 장치들;
    상기 복수의 메모리 장치들 중 최상부에 위치한 메모리 장치의 상부에 제공된 메모리 컨트롤러;
    상기 최상부에 위치한 메모리 장치의 상부에 제공된 인터포저;
    상기 인터포저의 상부에 제공되고 외부 장치와 접속될 수 있는 제 2 외부 접속 단자; 및
    상기 복수의 메모리 장치들 및 상기 메모리 컨트롤러를 봉지하는 몰딩 부재;
    를 포함하는 메모리 카드.
  9. 서로 대향하는 제 1 주표면 및 제 2 주표면을 갖는 메모리 카드의 삽입을 수용할 수 있는 메모리 카드 소켓으로서,
    상기 제 1 주표면과 접촉하도록 구성된 제 1 외부 접속 단자들;
    상기 제 2 주표면과 접촉하도록 구성된 제 2 외부 접속 단자들; 및
    상기 제 1 외부 접속 단자들 및 제 2 외부 접속 단자들을 수용하고, 상기 메모리 카드를 수용하도록 구성된 하우징;
    을 포함하고,
    상기 제 1 외부 접속 단자들은 3.3V 및 1.8V 전압의 전원 단자들 중 적어도 하나를 포함하고,
    상기 제 2 외부 접속 단자들은:
    (i) 1.2V 이하의 전압의 전원 단자;
    (ii) 한 쌍의 데이터 입출력 단자; 및
    (iii) 데이터 입력 단자 및 데이터 출력 단자가 각각 한 쌍의 차동신호 쌍(differential pair)을 포함하는 1-레인(1-lane) 구조의 데이터 입출력 단자;
    중의 하나 이상을 포함하는 메모리 카드 소켓.
  10. 제어부;
    데이터를 입력 또는 출력할 수 있는 입출력부;
    데이터를 저장할 수 있는 메모리 장치;
    외부 장치와 데이터를 전송할 수 있는 인터페이스부; 및
    상기 제어부, 상기 입출력부, 상기 메모리 장치 및 상기 인터페이스부를 서로 통신 가능하도록 연결하는 버스;
    를 포함하는 전자 시스템으로서,
    상기 메모리 장치는 외장의 메모리 카드를 수용할 수 있는 제 9 항의 메모리 카드 소켓을 포함하는 것을 특징으로 하는 전자 시스템.
KR1020180081758A 2018-07-13 2018-07-13 메모리 카드 및 메모리 카드 소켓 KR20200007539A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180081758A KR20200007539A (ko) 2018-07-13 2018-07-13 메모리 카드 및 메모리 카드 소켓
CN201910601526.8A CN110717569A (zh) 2018-07-13 2019-07-04 存储卡、存储卡插槽和电子系统
US16/504,548 US10980138B2 (en) 2018-07-13 2019-07-08 Memory card and memory card socket
US17/218,232 US11464120B2 (en) 2018-07-13 2021-03-31 Memory card and memory card socket

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180081758A KR20200007539A (ko) 2018-07-13 2018-07-13 메모리 카드 및 메모리 카드 소켓

Publications (1)

Publication Number Publication Date
KR20200007539A true KR20200007539A (ko) 2020-01-22

Family

ID=69139363

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180081758A KR20200007539A (ko) 2018-07-13 2018-07-13 메모리 카드 및 메모리 카드 소켓

Country Status (3)

Country Link
US (2) US10980138B2 (ko)
KR (1) KR20200007539A (ko)
CN (1) CN110717569A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110458272B (zh) * 2019-07-15 2022-11-25 华为技术有限公司 超微型存储卡及终端
CN111507449B (zh) * 2020-03-31 2022-01-04 荣耀终端有限公司 一种存储卡、识别方法和电子设备
US11424233B1 (en) * 2021-04-08 2022-08-23 Taiwan Semiconductor Manufacturing Company Ltd. Memory circuits and related methods

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6376904B1 (en) * 1999-12-23 2002-04-23 Rambus Inc. Redistributed bond pads in stacked integrated circuit die package
US6930256B1 (en) * 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laser-embedded conductive patterns and method therefor
JP2004172157A (ja) 2002-11-15 2004-06-17 Shinko Electric Ind Co Ltd 半導体パッケージおよびパッケージスタック半導体装置
KR101199600B1 (ko) 2003-07-17 2012-11-12 샌디스크 테크놀로지스, 인코포레이티드 융기 부분을 구비한 메모리 카드
KR100839358B1 (ko) 2006-10-02 2008-06-19 삼성전자주식회사 메모리 카드 및 그 제조 방법
KR100843274B1 (ko) 2007-01-02 2008-07-03 삼성전자주식회사 양면 접촉 패드를 갖는 메모리 카드 및 그것의 제작 방법
JP5207868B2 (ja) 2008-02-08 2013-06-12 ルネサスエレクトロニクス株式会社 半導体装置
US8120186B2 (en) * 2008-02-15 2012-02-21 Qimonda Ag Integrated circuit and method
JP2010003290A (ja) 2008-05-22 2010-01-07 Panasonic Corp リムーバブルメモリカード
KR101623880B1 (ko) * 2008-09-24 2016-05-25 삼성전자주식회사 반도체 패키지
US8765525B2 (en) 2011-06-16 2014-07-01 Stats Chippac Ltd. Method of manufacturing an integrated circuit packaging system including lasering through encapsulant over interposer
US9572247B2 (en) 2012-12-12 2017-02-14 Hana Micron Inc. Memory card systems comprising flexible integrated circuit element packages, and methods for manufacturing said memory card systems
KR102247916B1 (ko) * 2014-01-16 2021-05-04 삼성전자주식회사 계단식 적층 구조를 갖는 반도체 패키지
KR102284653B1 (ko) * 2014-07-02 2021-08-03 삼성전자 주식회사 전자 장치
CN105989403B (zh) 2015-03-02 2018-12-04 昆山纬绩资通有限公司 存储卡的存取装置及存储卡存取装置的控制方法
KR102420148B1 (ko) * 2016-03-22 2022-07-13 에스케이하이닉스 주식회사 반도체 패키지
CN107579061B (zh) * 2016-07-04 2020-01-07 晟碟信息科技（上海）有限公司 包含互连的叠加封装体的半导体装置

Also Published As

Publication number Publication date
US20210219441A1 (en) 2021-07-15
US20200022273A1 (en) 2020-01-16
CN110717569A (zh) 2020-01-21
US11464120B2 (en) 2022-10-04
US10980138B2 (en) 2021-04-13

Similar Documents

Publication Publication Date Title
KR101893032B1 (ko) 메모리 카드 어댑터
US10051733B2 (en) Printed circuit board with coextensive electrical connectors and contact pad areas
US7872483B2 (en) Circuit board having bypass pad
US11464120B2 (en) Memory card and memory card socket
CN108091643B (zh) 半导体封装及其制造方法
CN108074912B (zh) 包括互连器的半导体封装
US9356002B2 (en) Semiconductor package and method for manufacturing the same
CN110112116B (zh) 半导体封装件和形成半导体封装件的方法
TW201308561A (zh) 用於交替封裝功能的微電子基板
US8422236B2 (en) Pin module and chip on board type use device
CN103545270A (zh) 半导体装置和具有半导体装置的堆叠半导体封装
CN205248255U (zh) 封装叠加型堆叠封装
US20190237398A1 (en) Semiconductor packages
US9460990B1 (en) Substrates and semiconductor packages including the same, electronic systems including the semiconductor packages, and memory cards including the semiconductor packages
KR20160022457A (ko) 반도체 패키지
CN110517713A (zh) 具有封装基体基底的电子设备
US9679865B2 (en) Substrate for semiconductor package and semiconductor package having the same
US9370098B2 (en) Package substrates and integrated circuit packages including the same
US20220013469A1 (en) Semiconductor device and method for fabricating the same
CN115708205A (zh) 半导体封装件
KR20220021754A (ko) 메모리 카드
CN111063666A (zh) 包括重分布层结构的半导体装置及其形成方法
CN114649107A (zh) 用于电力输送的加强件和插座嵌入式金属插入件架构
JP2008250484A (ja) Ｉｃモジュール、ｉｃカード、及び通信装置
KR20130030934A (ko) 메모리 모듈 및 이를 갖는 반도체 장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal