TW525216B - Semiconductor device, and manufacturing method thereof - Google Patents

Semiconductor device, and manufacturing method thereof Download PDF

Info

Publication number
TW525216B
TW525216B TW090129340A TW90129340A TW525216B TW 525216 B TW525216 B TW 525216B TW 090129340 A TW090129340 A TW 090129340A TW 90129340 A TW90129340 A TW 90129340A TW 525216 B TW525216 B TW 525216B
Authority
TW
Taiwan
Prior art keywords
gate
wiring
insulating film
source wiring
film
Prior art date
Application number
TW090129340A
Other languages
English (en)
Inventor
Shunpei Yamazaki
Jun Koyama
Hideaki Kuwabara
Saishi Fujikawa
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2000376722A external-priority patent/JP4112168B2/ja
Priority claimed from JP2000389093A external-priority patent/JP4737828B2/ja
Priority claimed from JP2000400280A external-priority patent/JP4789322B2/ja
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Application granted granted Critical
Publication of TW525216B publication Critical patent/TW525216B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

525216 A7 B7 經濟部智慈財產局8工消費合作社印製 五、發明説明（1) 發明領域 本發明係關於一種包含由薄膜電晶體（以下稱“ TFT” ）構成的電路的半導體裝置，及其製造方法。更 具體說，本發明係關於通常稱爲液晶顯示裝置（亦即安裝 有液晶模組）的裝置或類似裝置，進一步關於在其上安裝 有這種液晶顯示器或類似裝置當成構件之電子裝置，本發 明進一步關於此種裝置的製造方法。 應該理解，術語“半導體裝置”意味可藉由使用半導 體特徵操作的所有裝置或構件，從而包含所有相應於在本 發明的說明書中的半導體裝置的所有光電裝置、半導體裝 置、和電子裝置。 相關技藝說明 最近，已特別注意能夠構造薄膜電晶體（T F T )， 同時使用在具有絕緣表面的基底上形成的半導體薄膜（其 厚度爲幾個毫微米到幾百個毫微米）之技術。薄膜電晶體 廣泛用於各種電子裝置，諸如積體電路和光電裝置。特別 是對迅速發展這些薄膜電晶體作爲影像顯示裝置的開關元 件有強烈的需求。 傳統上，液晶顯示裝置作爲影像顯示裝置是公知的。 因爲可以得到高精確度影像，因此，與被動型液晶顯示裝 置相比，通常使用大量主動矩陣型液晶顯示裝置。在主動 矩陣型液晶顯示裝置中，因爲驅動在以矩陣形式排列的圖 素電極，因此在顯示螢幕上形成顯示圖樣。更具體說，因 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 525216 A7 B7 五、發明説明（2) (請先閲讀背面之注意事項再填寫本頁) 爲在選擇的圖素電極和一個相應於此一選擇的圖素電極的 相反的電極之間施加電壓，因此在選擇的圖素電極和相反 電極之間排列的液晶層受到光學調變，以使此一光調變可 以作爲顯示圖樣而由觀看者識別。 雖然這種主動矩陣型液晶顯示裝置廣泛用於各種領域 ’但是仍然有對放大顯示螢幕尺寸、實現高精確度、高孔 徑效率、和高可靠性的強烈需求。同時，強烈要求改進生 産率和降低成本。 發明槪要 根據本發明的一個觀點，可以提供一種半導體裝置， 它甚至當放大顯示螢幕時也能實現低功耗，還提供一種製 造這種半導體裝置的方法。 經濟部智慧財產局員工消費合作社印製 根據本發明的另一觀點，諸如液晶顯示裝置的顯示裝 置的特徵在於，對圖素部分的源極接線表面藉由電鍍處理 操作的方式處理，以便降低這一源極接線的電阻値。該圖 素部分的源極接線可以在與製造驅動電路部分的源極接線 的步驟不同的步驟製造。另外，此一顯示裝置的終端部份 的電極可以藉由電鍍處理操作處理，以便降低其電阻値。 在根據本發明的一個觀點的顯示裝置中，雖然在電鍍 前，藉由使用和閘極同樣的材料形成接線，但是此一接線 的表面較佳的可以藉由電鍍處理操作處理，以便形成源極 接線。作爲由電鍍處理操作處理的材料薄膜，較佳的使用 具有比閘極更低電阻値的材料薄膜。其結果是，圖素部分 -5- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 525216 Α7 Β7 五、發明説明（3) 的源極接線因爲電鍍處理操作可以成爲具有低電阻値的接 線。 (請先閱讀背面之注意事項再填寫本頁) 在本發明的說明書中揭示具有下述結構的半導體裝置 :亦即安裝有T F T的半導體裝置，包含在一個絕緣表面 上形成的半導體層、在該半導體層上形成的一個絕緣膜、 和在該絕緣膜上形成的一個閘極，包含： 安裝有第一 η通道型T F T的圖素部分，具有源極接 線’其表面覆蓋有具有比閘極電阻値（或電阻率）低的材 料薄膜，而圍繞接線用和閘極同樣的材料製成； 安裝有由第二η通道型T F Τ和ρ通道型T F Τ構造 的電路的驅動電路； 終端部份，其表面覆蓋有具有比閘極電阻値（或電阻 率）低的材料薄膜，而圍繞接線用和閘極同樣的材料製成 〇 在上述半導體裝置結構中，上述具有低電阻値的材料 薄膜包含至少主要包含Cu，A 1 ，Au，Ag，或這些 元素的合金的材料。 經濟部智慧財產局員工消費合作社印製 另外，根據本發明的另一觀點，一種半導體裝置的特 徵在於安裝有T F T的半導體裝置，包含在一個絕緣表面 上形成的半導體層、在該半導體層上形成的一個絕緣膜、 和在該絕緣膜上形成的一個閑極，包含： 安裝有第一 n通道型T F T的圖素部分，具有源極接 線，其用電鍍處理操作處理； 安裝有由第二η通道型T F T和ρ通道型T F T構造 -6 - 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X 297公釐） 525216 Α7 Β7 五、發明説明（4) 的電路的驅動電路； 用電鍍處理操作處理的終端部份。 (請先閱讀背面之注意事項再填寫本頁) 在上述半導體裝置結構中，終端部份的表面和圖素部 分的源極接線的表面兩者都用主要包含C u，A丨，A u ’ A g ’或迫些兀素的一種合金的材料製成的材料製造的 薄膜覆蓋。 另外’在上述半導體裝置結構中，終端部份和圖素部 分的源極接線兩者都單獨地或同時用電鍍處理操作處理。 用電鍍處理的源極接線對應於用與閘極同樣材料製成的電 鍍處理的接線。同樣，電鍍處理的源極接線藉由印刷處理 操作的方式形成，且對應於具有比閘極低的電阻値的接線 〇 另外，在上述半導體裝置結構中，可以藉由使用第二 η通道型T FT和p通道型TFT構造一個CMO S電路 〇 經濟部智慧財產局員工消費合作社印製 另外，在上述半導體裝置結構中，第一 η通道型 T F Τ具有一個閘極，和一個與閘極重疊的通道形成區， 同時通道形成區的寬度和閘極的寬度相同。替代的是，在 上述半導體裝置結構中，第一 η通道型T F Τ具有一個具 有錐形部分的閘極，一個與閘極重疊的通道形成區，和一 個部分與閘極重疊的雜質區。在此情況下，該第一 η通道 型T F Τ可以較佳的用具有3個通道形成區的三重閘極結 構製造。 另外，在上述半導體裝置結構中，驅動電路的η通道 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X 297公釐） 525216 Α7 Β7 經濟部智慧財產局8工消費合作社印製 五、發明説明（5) 型T F T包含一個具有錐形部分的閘極，一個與該閘極重 疊的區域的通道形成區，和一個部分與該閘極重疊的雜質 區。 另外’在上述半導體裝置結構中，在η通道型T FT 的一個雜質區內的雜質濃度界定在至少1χ 1 〇17到1>< 1〇m3的範圍，並包含一個具有濃度梯度的區域 。離開通道形成區的距離增加，雜質濃度也增加。 此外’爲得到上述半導體裝置結構，根據本發明的另 一觀點，一種半導體裝置的製造方法的特徵在於製造安裝 有在絕緣表面上的驅動電路、圖素部分和終端部份的半導 體裝置的方法，包含： 在絕緣表面上形成一個半導體層的步驟； 在該半導體層上形成一個第一絕緣膜的步驟； 在桌一絕緣膜上形成一個第一聞極、圖素部分的一個 源極接線、和終端部份的一個電極的步驟； 能夠在半導體層上施加一個η型而增加一個雜質元素 的步驟，同時第一閘極用作掩模，以便形成一個η型第一 雜質區； 蝕刻第一閘極以便形成一個錐形部分的步驟； 能夠經由第一閘極的錐形部分在半導體層上施加一個 η型而增加一個雜質元素的步驟，以便形成一個η型第二 雜質區； 能夠經由第一閘極的錐形部分在半導體層上施加一個 Ρ型而增加一個雜質元素的步驟，以便形成一個ρ形雜質 (請先閲讀背面之注意事項再填寫本頁} 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公爱） -8- 525216 Α7 Β7 五、發明説明（6) 區» (請先閱讀背面之注意事項再填寫本頁) 對圖素部分的源極接線的表面和終端部份的表面執行 電鍍處理操作的步驟； 形成第一絕緣膜的步驟，該第二絕緣膜覆蓋圖素部分 的源極接線和終端部份兩者； 在第二絕緣膜上形成驅動電路的閘極接線和源極接線 的步驟。 另外，根據本發明的另一觀點，一種半導體裝置製造 方法的特徵在於製造安裝有在一個絕緣表面上的驅動電路 、圖素部分和終端部份的半導體裝置的方法，包含： 在絕緣表面上形成一個半導體層的步驟； 在該半導體層上形成一個第一絕緣膜的步驟； 在第一絕緣膜上形成一個第一閘極、圖素部分的一個 源極接線、和終端部份的一個電極的步驟； 能夠在半導體層上施加一個η型而增加一個雜質元素 的步驟，同時第一閘極用作掩模，以便形成一個η型第一 雜質區； 經濟部智慧財產局員工消費合作社印製 蝕刻第一閘極以便形成一個錐形部分的步驟； 能夠經由第一閘極的錐形部分在半導體層上施加一個 η型而增加一個雜質元素的步驟，以便形成一個η型第二 雜質區； 能夠經由第一閘極的錐形部分在半導體層上施加一個 ρ型而增加一個雜質元素的步驟，以便形成一個Ρ形雜質 區； -9 - 本纸張尺度適用中國國家標準（CNS ) Α4規格（21〇χ 297公釐） 525216 經濟部智慧財產局員工消費合作社印製 Α7 Β7 五、發明説明（7) 對圖素部分的源極接線的表面執行電鍍處理操作的步 驟； 對終端部份的表面執行電鍍處理操作的步驟； 形成第二絕緣膜的步驟，該第二絕緣膜覆蓋圖素部分 的源極接線和終端部份兩者； 在第二絕緣膜上形成驅動電路的閘極接線和源極接線 的步驟。 在該半導體裝置的結構中，該圖素部分的源極接線和 終端部份兩者都藉由使用一種主要包含Cu，A 1 ，Au ，A g，或這些元素的一種合金的材料製造。 另外，在該半導體裝置的結構中，在電鍍處理操作步 驟，圖素部分的源極接線藉由使用一個接線彼此連接以便 成爲同樣的電動勢。用於等電動勢目的的此一連接的接線 可以在電鍍處理操作執行後用雷射切割出來，或者在電鍍 處理操作執行後同時結合基底切割出來。 另外，根據本發明，可以藉由使用由所有η通道型 T F Τ構造的NM〇S電路形成驅動電路，圖素部分的 丁 F Τ也可以在同樣的基底上使用一個η通道型τ F Τ形 成。 當藉由彼此結合η通道型T F Τ形成一個NM〇S電 路時，有兩種情況。亦即，如圖2 3 Α所示，藉由彼此結 合加強型TFT形成這種NMOS電路（以下稱“ EEMOS”電路），而如圖23B所示，藉由把一個力α 強型T F Τ與一個耗盡型T F Τ結合形成這種ΝΜΟ S電 本纸張尺度適用中國國家標準（CNS ) Α4規格（210Χ 297公釐） -10- (請先閱讀背面之注意事項再填寫本頁)
525216 Α7 Β7 五、發明说明（8) 路（以下稱“ E D Μ〇S ”電路）。 (請先閱讀背面之注意事項再填寫本頁) 爲用不同方式製造加強型TFT和耗盡型TFT，可 以在構成一個通道形成區的半導體上適當添加屬於周期表 第X V組的一種元素（較佳的磷）或者屬於周期表第 X I I I組的另一種元素（較佳的硼）。 另外，在顯示面積小的顯示裝置中，在驅動電路是由 用η通道型T F T製成的N Μ〇S電路形成的情況下，其 消耗的功率大於C Μ〇S電路。然而，本發明的發明思想 在顯示裝置的顯示面積是大的情況下可以特別高效。因此 ，無論在具有大螢幕尺寸的桌面型監視器或具有大顯示螢 幕的電視，對於功率消耗都沒有問題。另外，根據本發明 的另一觀點，所有構成顯示基底上閘極驅動電路和源極驅 動電路的薄膜電晶體可以用Ν Μ〇S電路（亦即η通道薄 膜電晶體）構造，以及在圖素部分內的所有薄膜電晶體是 η通道薄膜電晶體。有可能在這些NM〇S電路外使用外 部連接的I C晶片，特別作爲源驅動電路的部分或全部。 經濟部智慧財產局員工消費合作社印製 在本發明的說明書中揭示具有下述結構的半導體裝置 ••亦即半導體裝置安裝有T F Τ，其包含在絕緣表面上形 成的半導體層，在半導體層上形成的絕緣膜，和在絕緣膜 上形成的閘極，包含·· 安裝有第一 η通道型T F Τ的圖素部分具有一個源極 接線，其表面由具有比閘極低的電阻値的材料薄膜覆蓋’ 而圍繞接線用和閘極同樣的材料製成； 安裝有由第二η通道型T F Τ和第三η通道型T F Τ -11 - 本纸張尺度適用中國國家標率（CNS ) Α4規格（210Χ 297公釐） 525216 A7 B7 五、發明説明（9) 構造的電路的驅動電路； 終端部份，其表面覆蓋有具有比閘極電阻値低的材料 薄膜，而圍繞接線用和閘極同樣的材料製成。 (請先閲讀背面之注意事項再填寫本頁」 在上述半導體裝置結構中’具有低電阻（電阻率）値 的材料薄膜包含Cu，A 1 ，Au，Ag，或這些元素的 合金。 另外，根據本發明的另一觀點，一種半導體裝置的特 徵在於安裝有一種T F T的半導體裝置，該T F T包含有 在一個絕緣表面上形成的半導體層，在該半導體層上形成 的絕緣膜、和在該絕緣膜上形成的閘極，包含： 安裝有第一η通道型TFT的圖素部分，該TFT具 有源極接線，其用電鍍處理操作處理； 安裝有由第二η通道型T F T和第三η通道型τ F T 構造的電路的驅動電路； 終端部份，其用電鍍處理操作處理。 經濟部智慧財產局員工消費合作社印製 在上述半導體裝置結構中》終端部份的表面和圖素部 分的源極接線的表面兩者都用一種用主要包含C u，A 1 ，Au，Ag，或這些元素的一種合金的材料製成的材料 製造的薄膜覆蓋。 另外，在每一上述半導體裝置結構中，終端部份和圖 素部分的源極接線兩者都單獨地或同時用電鍍處理操作處 理。 電鍍處理的源極接線對應於和在與閘極同樣步驟得到 的電鍍處理的接線。 -12- 本紙張尺度適用中國國家標率（CNS ) A4規格（210X 297公釐） 525216 A7 B7 五、發明説明（10) C請先閲讀背面之注意事項再填寫本頁) 另外，在各半導體裝置結構中，電鍍處理的源極接線 對應於用具有比閘極低的電阻値（或電阻率）的材料製成 的電鍍處理的接線。另外，用具有比閘極低的電阻値的材 料製成的接線可以以在薄膜形成後藉由使用濺射方法的方 式形成，以定圖樣此一濺射薄膜。替代的，該接線可以藉 由印刷方法形成。當接線藉由執行印刷方法形成時，可以 減少掩模的總數。 另外，在每一半導體裝置結構中，無論E EM〇S電 路還是E DM〇S電路都藉由使用第二η通道型T F T和 第三η通道型TFT形成。 另外，在每一上述半導體裝置結構中，第一 η通道型 T F Τ具有一個閘極，和一個與該閘極重疊的通道形成區 ’同時通道形成區的寬度與閘極的寬度相同。 另外，在上述半導體裝置結構中，第一 η通道型 T F Τ具有含錐形部分的閘極，一個與閘極重疊的通道形 成區，和一個與閘極部分重疊的雜質區。 經濟部智慧財產局員工消費合作社印製 另外，在每一上述半導體裝置結構中，驅動電路的η 通道型T F Τ包含一個具有一個錐形部分的閘極，一個與 閘極重疊的通道形成區，和一個與閘極部分重疊的雜質區 。另外，第一η通道型TFT可以具有3個通道形成區。 另外，在上述半導體裝置結構中，在η通道型T F T 的雜質區內的雜質濃度界定在至少lx 1 017到lx 1 018/cm3的範圍內，並包含一個具有濃度梯度的區 域。離開通道形成區的距離增加，雜質濃度也增加。 -13- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 525216 Α7 Β7 五、發明説明（1) 另外，在每一半導體裝置結構中，第一 η通道型 T F Τ較佳的具有多個通道形成區。 (請先閱讀背面之注意事項再填寫本頁) 在本發明的說明書中揭示了具有另一種結構的半導體 裝置：該半導體裝置安裝有一個T F Τ，包含有在一個絕 緣表面上形成的半導體層，在該半導體層上形成的絕緣膜 、和在該絕緣膜上形成的閘極，包含·· 終端部份’至少其部分表面用具有比閘極低的電阻値 的材料薄膜覆蓋，而圍繞該電極用和閘極同樣的材料製成 。具有低電阻値的這一材料薄膜比閘極的材料的低。 在本發明的說明書中揭示了具有另一種結構的半導體 裝置：該半導體裝置安裝有一個τ F Τ，包含有在一個絕 緣表面上形成的半導體層，在該半導體層上形成的絕緣膜 、和在該絕緣膜上形成的閘極，包含： 終端部份’至少其部分表面用具有比閘極低的電阻値 (或電阻.率）的材料薄膜覆蓋，而圍繞該電極用和閘極同 樣的材料製成； 經濟部智慧財產局員工消費合作社印製 用具有比閘極低的電阻値的材料薄膜覆蓋的接線，而 圍繞該接線用和閘極同樣的材料製成。 另外’在上述半導體裝置結構中，該接線對應於源極 接線。 另外，在各個情況中說明的半導體裝置既可以是透射 型液晶模組也可以是反射型液晶模組。 此外’爲得到上述半導體裝置結構，根據本發明的另 一觀點’ 一種半導體裝置的製造方法的特徵在於爲這種在 -14- 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公羞） 525216 Α7 Β7 五、發明説明（1含 絕緣表面上提供有驅動電路、圖素部分、和終端部份的半 導體裝置之製造方法，包含： (請先閲讀背面之注意事項再填寫本頁) 在絕緣表面上形成一個半導體層的步驟； 在該半導體層上形成一個第一絕緣膜的步驟； 在第一絕緣膜上形成一個第一閘極、圖素部分的一個 源極接線、和終端部份的一個電極的步驟； 能夠在半導體層上施加一個η型而增加一個雜質元素 的步驟，同時第一閘極用作掩模，以便形成一個η型第一 雜質區； 蝕刻第一閘極以便形成一個錐形部分的步驟； 能夠經由第一閘極的錐形部分在半導體層上施加一個 η型而增加一個雜質元素的步驟，以便形成一個η型第二 雜質區； 對圖素部分的源極接線的表面和終端部份的表面執行 電鍍處理操作的步驟； 形·成覆盖圖素部分的源極接線和終端部份的第二絕緣 膜的步驟； 經濟部智慧財產局員工消費合作社印製 在第二絕緣膜上形成驅動電路的閘極接線和源極接線 的步驟。 另外，根據本發明的另一觀點，一種半導體裝置的製 造方法的特徵在於爲這種在絕緣表面上提供有驅動電路、 圖素部分、和終端部份的半導體裝置之製造方法，包含： 在絕緣表面上形成一個半導體層的步驟； 在該半導體層上形成一個第一絕緣膜的步驟； -15- 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ 297公釐） 525216 A7 B7 五、發明説明（作 在第一絕緣膜上形成一個第一閘極、圖素部分的一個 源極接線、和終端部份的一個電極的步驟； 能夠在半導體層上施加一個n型而增加一個雜質元素 的步驟，同時第一聞極用作掩模，以便形成一個η型第一 雜質區； 蝕刻第一閘極以便形成一個錐形部分的步驟； 能夠經由第一閘極的錐形部分在半導體層上施加一個 η型而增加一個雜質元素的步驟，以便形成一個η型第二 雜質區； 對圖素部分的源極接線的表面執行電鍍處理操作的步 驟； 對終端部份的表面執行電鍍處理操作的步驟； 形成覆蓋圖素部分的源極接線和終端部份的第二絕緣 膜的步驟； 在第二絕緣膜上形成驅動電路的閘極接線和源極接線 的步驟。 在每一上述半導體裝置的製造方法中，圖素部分的源 極接線和終端部份兩者都使用一種主要包含C u，A 1 ，
Au，Ag，或這些元素的一種合金的材料製造。 另外，在上述半導體裝置的製造方法中，在電鍍處理 操作步驟，圖素部分的源極接線藉由使用一個接線彼此連 接以便成爲同樣的電動勢。用於等電動勢目的的此一連接 的接線可以在電鍍處理操作執行後用雷射（C ◦ 2雷射等） 切割出來，或者在電鍍處理操作執行後同時結合基底切割 (請先閲讀背面之注意事項再填寫本頁)
、τ 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -- 525216 A7 B7 五、發明説明（4 出來。 (請先閲讀背面之注意事項再填寫本頁) 另外，根據本發明的另一觀點，代替η通道型T F T ，可以藉由使用ρ通道型T F Τ在同一基底上形成所有電 路。更具體說，組成基底上的驅動電路和主動矩陣電路的 所有薄膜電晶體都可以是ρ通道型T F Τ。 在本發明的說明書中揭示了具有另一種結構的半導體 裝置：亦即該半導體裝置安裝有一個TFT，包含有在一 個絕緣表面上形成的半導體層，在該半導體層上形成的絕 緣膜、和在該絕緣膜上形成的閘極，包含： 安裝有第一 ρ通道型T F T的圖素部分具有一個源極 接線’其表面由具有比閘極低的電阻値的材料薄膜覆蓋， 而圍繞接線用和閘極同樣的材料製成； 安裝有用第二ρ通道型T F T和第三ρ通道型T F T 構造的電路的驅動電路； 終端部份，其表面覆蓋有具有比閘極電阻値低的材料 薄膜，而圍繞接線用和閘極同樣的材料製成。 經濟部智慧財產局員工消費合作社印製 另外，根據本發明的另一觀點，一種半導體裝置的特 徵在於安裝有一種T F T的半導體裝置，其包含有在一個 絕緣表面上形成的半導體層，在該半導體層上形成的絕緣 膜、和在該絕緣膜上形成的閘極，包含： 安裝有第一 ρ通道型T F T的圖素部分，具有源極接 線，其用電鍍處理操作處理； 安裝有由第二ρ通道型T F T和第三ρ通道型T F T 構造的電路的驅動電路； -17- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 525216 A7 B7 五、發明説明（1多 終端部份’其用電鍍處理操作處理。 (請先閱讀背面之注意事項再填寫本頁) 在使用上述P通道型TFT的情況，無論E EMOS 電路還是E DM〇S電路都藉由使用第二p通道型τ F T 和第三p通道型T F T兩者構造。 另外本發明不特定限制在T F T的結構上，而可以使 用反交錯型T F T。另外，T F T的致動層，不僅可以使 用具有晶體結構的半導體薄膜，而且可以使用具有非晶體 結構的半導體薄膜。 本發明的特徵在於製造這樣的半導體裝置，包含：使 用具有低電阻値的材料（通常公知C u，A g，A u，
Cr ，Fe，Ni ，Pt ，或這些元素的合金）電鍍處理 的源極接線；反交錯型圖素部分的T F T ;儲存電容器； 和終端部份。應該注意，因爲隨著顯示幕幕的尺寸放大圖 素部分的形狀才增加，因此不需要在非圖素部分的任何其 他部分鍍金屬薄膜。換句話說，金屬薄膜僅可以在圖素部 分的源極接線上進行塗覆處理。 經濟部智慧財產局員工消費合作社印製 現在參考圖3 3，說明爲僅在源極接線上塗覆這種金 屬薄膜的方法。這種接線圖樣在基底上形成。相應於爲執 行塗覆處理操作的電極的塗覆處理電極4 8 0 5安裝在這 一接線圖樣上。連接到在閘極接線側提供的驅動電路的終 端部份4 8 0 8和連接到在源極接線側提供的驅動電路的 另一個終端部份4 8 0 9兩者都在這一接線圖樣上形成。 如在圖3 3中指示，組成源極接線4 8 0 2的這種圖樣在 這一接線圖樣上形成。因爲要塗覆金屬薄膜的部分僅是圖 -18- 本紙張尺度適用中國國家標準（CNS ) A4規格（210'〆297公釐） 525216 A7 ______B7_ 五、發明説明（ (請先閱讀背面之注意事項再填寫本頁) 素部分4 8 0 3的源極接線4 8 0 2，因此，組成源極接 線的這種圖樣不連接到連接到源極接線側提供的驅動電路 的終端部份。注意，參考數字4 8 0 1指示閘極接線； 4804，表示玻璃基底；4806和4807爲基底切 割線。 因爲塗覆處理操作是藉由使用這一接線圖樣執行的， 因此’金屬薄膜只可以塗覆在圖素部分的源極接線上。其 結果，甚至當螢幕尺寸放大時，也可以製造能夠實現低功 耗的這種半導體裝置。 另外，根據本發明的一個觀點，組成驅動電路的所有 薄膜電晶體和在圖素部分提供的所有薄膜電晶體都用P通 道薄膜電晶體製造。圖素部分的源極接線可以用和P通道 薄膜電晶體的閘極的同樣的層形成。在此狀況下，圖素部 分和圖素電極的閘極線可以在薄膜電晶體上面的同樣的中 間層絕緣膜上形成。 經濟部智慧財產局員工消費合作社印製 此外，根據本發明的另一觀點，組成驅動電路的所有 薄膜電晶體和在圖素部分提供的所有薄膜電晶體都用η通 道薄膜電晶體製造。圖素部分的源極接線可以用和Ρ通道 薄膜電晶體的閘極的同樣的層形成。在此狀況下，圖素部 分和圖素電極的閘極接線可以在薄膜電晶體上面的同樣的 中間層絕緣膜上形成。 圖式簡單說明 圖1 Α - 1 D是表示根據本發明的一個實施例的一個 -19- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明（1
Am — L c D的製造步驟的不意圖； 圖2 A - 2 D是表示根據該實施例的AM - L CD的 製造步驟的示意圖； 圖3 A - 3 B是指示根據該實施例的AM - L C D的 製造步驟的示意圖'、「 圖4是表示該AM — L C D的一個圖素的上視圖； 圖5是表示該AM—LCD的一個圖素的上視圖； 圖6是指示根據本發明的一個實施例的主動矩陣型液 晶顯示裝置的截面結構的示意圖； 圖7 A - 7 B是表示該主動矩陣型液晶顯示裝置的終 端部份的不意圖； 圖8 A - 8 C是表示該主動矩陣型液晶顯示裝置的終 端部份的示意圖； 圖9是表示根據本發明的一個實施例的液晶模組的外 部視圖的示意圖； '圖1 0是表示該液晶模組的上視圖； 圖1 1 A — 1 1 B是表示該液晶模組的圖素部分的截 面視圖； 圖1 2是表示該液晶模組的圖素部分的截面視圖； 圖1 3 A - 1 3 C是表示該液晶模組的終端部份的示 意圖； 圖1 4是表示一個底閘型丁 F T的例子的示意圖； 圖1 5是指不根據本發明的圖素部分的截面視圖； 圖1 6是指示底閘型T F T的掩模1 4 6的示意圖； (請先閱讀背面之注意事項再填寫本頁)
本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -20- 525216 A7 B7 五、發明説明（作 圖1 7是表示該底閘型T F τ的一個圖素的上視圖； (請先閲讀背面之注意事項再填寫本頁) 圖1 8 Α - 1 8 D是表示根據本發明的另一個實施例 的AM - L CD的製造步驟的示意圖； 圖1 9A - 1 9 C是表示根據該實施例的AM -L C D的製造步驟的示意圖； 圖2 〇 A — 2 Ο B是指示根據該實施例的AM — L C D的製造步驟的示意圖； 圖2 1是表示該AM — LCD的一個圖素的上視圖； 圖2 2是表示該AM — L· CD的一個圖素的上視圖； 圖2 3 A - 2 3 B是表示根據本發明的另一個實施例 的N Μ〇S電路的結構的示意圖； 圖2 4 Α — 2 4 Β是指示根據本發明的另一個實施例 的移位暫存器的結構的示意圖； 圖2 5是表示雷射照射條件的示意圖； 圖2 6 A - 2 6 C是表示根據本發明的另一個實施例 的電子裝置例的示意圖； 經濟部智慧財產局員工消費合作社印製 圖2 7A - 2 7 B是指示根據本發明的另一個實施例 的電子裝置例的示意圖； 圖28A-28C是指示透射型半導體裝置的製造步 驟的示意圖，根據本發明的一個實施例’其中源極接線使 用“ C u ”塗覆； 圖2 9 A - 2 9 C是指示透射型半導體裝置的製造步 驟的示意圖，根據本發明的該實施例’其中源極接線使用 “ C u ”塗覆； -21 - 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公瘦） 525216 A7 B7 五、發明説明（19) (請先閲讀背面之注意事項再填寫本頁) 圖3 Ο A - 3 0 C是指示透射型半導體裝置的製造步 驟的示意圖，根據本發明的該實施例，其中源極接線使用 “ C u ”塗覆； 圖3 1 A - 3 1 B是指示反射型半導體裝置的製造步 驟的示意圖，根據本發明的另一個實施例，其中源極接線 使用“ C u ”塗覆； 圖3 2是表示透射型半導體裝置的一個圖素的上視圖 圖3 3是表示包含透射型半導體裝置的源極接線的接 線圖樣的示意圖； 圖3 4 A - 3 4 C是指示透射型半導體裝置的製造步 驟的示意圖，根據本發明的一個實施例，其中源極接線使 用“ C u ”塗覆； 圖3 5 A - 3 5 C是指示透射型半導體裝置的製造步 驟的示意圖，根據本發明的該實施例，其中源極接線使用 “ C u ”塗覆； 圖3 6 A - 3 6 C是指示透射型半導體裝置的製造步 經濟部智慧財產局員工消費合作社印製 驟的示意圖，根據本發明的該實施例，其中源極接線使用 “ C u ”塗覆； 圖3 7 A - 3 7 C是指示根據本發明的一個實施例使 用通道阻止方式製造的透射型半導體裝置的製造步驟的示 意圖； 圖3 8 A — 3 8 C是表示根據本發明的該實施例使用 通道阻止方式製造的透射型半導體裝置的製造步驟的示意 -22 - 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 525216 A7 B7 五、發明説明（20) 圖；和 (請先閲讀背面之注意事項再填寫本頁) 圖3 9 A - 3 9 C是表不根據本發明的該實施例使用 通道阻止方式製造的透射型半導體裝置的製造步驟的示意 圖。 較佳實施例的詳細說明 現在詳細說明本發明的各種實施模式。 元件對照表 4801:閘極接線 4802:源極接線 4803:圖素部份 4804:玻璃基底 4805:電鍍處理電極 4806,4807:基底切割線 4808,4809:終端部份 100:基底 101:底膜 102- 105:半導體層 106:閘極絕緣膜 107:導電膜 108-112:掩膜 113-117:導電層 118-121:高濃度雜質區域 1 22- 1 26:導電層 127- 1 36:低濃度雜質區域 137-145:高濃度雜質區域 94:圖素部份 14 6:掩模 147:抗蝕掩模 148- 1 50:p型雜質區域 403:圖素部份 4 0 0:終端部份 401:電極 402:驅動電路部份 155:第一中間層絕緣膜 1 5 6:第二中間層絕緣膜 170:圖素電極 1 57- 1 60,1 69、163:電極 經濟部智慧財產局員工消費合作社印製 本纸張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -23- 525216 A7 B7 經濟部智慧財產局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 五、發明説明（2) 153:雜質區域 151:雜質區域 2〇7:保存電容器 205:圖素部份 203:n通道型TFT 206:圖素 TFT 300:基底 303:遮光層 305:相對電極 307:密封材料 404:透明導電膜 405,321:FPC 320:接線 3 11:導光板 9 1:源極接線 93:源側驅動電路 95:閘側驅動電路 93b:閂鎖（A) 93d:D/A轉移器 95a:移位暫存器 95c:緩衝器 97:切割線 709:圖素 TFT 7 0 1:源極接線 1 6 1:電極 1 6 2:閘極接線
2 0 1:驅動電路 2〇2:CM〇S電路 204:p通道型TFT 3 0 1:定向膜 302:彩色層 304:平坦膜 3 0 6:定向膜 308:液晶材料 309:極化板 319:外部輸入端子 310:背光 3 1 2:蓋 9 2:闊極接線 94:圖素部份 93a:移位暫存器 93c:閂鎖（B) 93e:緩衝器 95b:位準移位器 96:電極 700:圖素電極 707,708:第一導電層 720:閘極接線 -24- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 525216 A7 B7 五、發明説明（22) 804:第一導電層 807:第一導電層 810:第一導電層 801:源極接線 14 0 1:源極接線 1405:雜質區域 1403,1404:閘極電極 900:終端部份 9 11:圖素部份 902:閘極電極 904:電鍍膜 1 1002:閘極電極 11011:圖素部份 1 1000:終端部份 1 1 0 3 3 :源極接線 1 1030:終端部份 1 1034:FPC 1503:閘極電極 1504:圖素電極 1 600:圖素電極 1621:連接電極 1201:半導體層 1 203:電容電極 1 2 0 5 :聞極接線 803,805:雜質區域 806,808:雜質區域 809,8 1 1:雜質區域 8 2 0:閘極接線 1406:圖素電極 1402:圖素 TFT 14 2 0:閘極接線 903:源極接線 901:電極 910:驅動電路部份 920:FPC: 1 1003:源極接線 11001:電極 1 1020:FPC 1 1032:圖素部份 11031:驅動電路部份 1 502:圖素 TFT 1501:源極接線 1 5 2 0:聞極接線 1 6 0 1:源極接線 1 602:圖素 TFT 1202:聞極電極 1204:源極接線 1 206:電容接線 經濟部智慧財產局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 裝- -1t 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -25- 525216 A7 B7 經濟部智慧財產局員工消費合作社印製 (請先閲讀背面之注意事項3寫本頁) .裝· :訂 五、發明説明（23) 1207,1 208:電極 1000:基底 1002- 1005:半導體層 6105:大基底 610 3 :鏡 1007:導電膜 1013-1017:導電層 1 122-1 126:導電膜 I 1 37- 1 145:高濃度雜質區域 400:終端部份 402:驅動電路部份 II 5 5 :第一中間層絕緣膜 1147:圖素電極 1153,1151:雜質區域 1182:NMOS 電路
1180、1181:n 通道型 TFT 1183:保存電容器
34:耗盡型η通道TFT
42、43:E 型 NTEF 45:NAND 電路 2002:影像輸入部份 2004:鍵盤 2202:相機部份 2204:操作開關 1209:圖素電極 1001:底膜 6101:雷射光源 610 2:光學系統 1006溯極絕緣膜 1008- 1012:掩模 1118-1121:高濃度雜質區域 1 1 27- 1 136:低濃度雜質區域 146:掩模 401:電極 403:圖素部份 1156:第二中間層絕緣膜 1 1 57- 1 1 60，1163，1150:電極 1169:電容接線
205:圖素部份 206:圖素 TFT 31，32,33:增強型η通道TFT 40、41:正反器 44:反相電路 2001:主體 2 0 0 3 :顯示部份 2201:主體 2203:影像接收部份 2 2 0 5 :顯示部份 本纸張尺度適用中國國家標準（CNS ) M規格（210x 297公釐） -26 - 525216 A7 B7 經濟部智慧財產局員工消費合作社印製 (請先閱讀背面之注意事項\^^寫本頁) i 裝_ 五、發明説明（2今 2401:主體 2403:揚聲器部份 2405:操作開關 3002,3003:顯示部份 3〇〇5:操作開關 3101:主體 3103:顯示部份 4101:端子 4103,4104:閘極電極 4106,4110:Cu 薄膜 4108:第一非晶半導體膜 4205,4206:光阻掩模 4203:第二非晶半導體膜 4202:第一非晶半導體膜 4207:抗蝕掩模 4209:第二非晶半導體膜 4 3 11:源極接線 4302:第二中間層絕緣膜 4211:第一非晶半導體膜 4309:透明圖素電極 4308,4402:金屬接線 4405:金屬接線 4312:反交錯型TFT 4 9 0 1:端子 2402:顯示部份 2404:記錄媒體 3001:主體 3004:記錄媒體 3006:天線 3102:支持架 4100:基底 410 2:源極接線 4105:保存電容器 4 1 0 7 :絕緣膜
4109:第二非晶半導體膜 4201:第一非晶半導體膜 4312:TEF 4204:第二非晶半導體膜 4208:第一非晶半導體膜 4213:第一中間層絕緣膜 4313:保存電容器 4301:抗蝕掩模 4 3 1 0:終端部份 4303,4305,4306:金屬接線 440 1:圖素電極 4314:圖素部份 4900:基底 4 9 0 2 :源極接線 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -27- 525216 A7 B7 5003,5004:第二非晶半導體膜5005 :第二非晶半導體膜 5006:第一中間層絕緣膜 5111:源極接線 五、發明説明（2与 4903,4904:閘極電極 4906:絕緣膜 4908:第二非晶半導體膜 49 11:第一非晶半導體膜 5112:TFT 5001:抗蝕掩模 5113:保存電容器 5007:抗鈾掩模 5101，5102:Cu 薄膜 5 105,5 107,5 108:金屬接線 5200:基底 5202:源極接線 5205:保存電容器 5207:絕緣膜 5411:源極接線 4905:保存電容器 4907:第一非晶半導體膜 4909,1910·•光阻掩模 4913:第二非晶半導體膜 5114:圖素部份 5002:第一非晶半導體膜 5 0 0 8:第一中間層絕緣膜 5110:終端部份 5103:透明圖素電極 5 10 4:金屬接線 5 2 01:端子
5203,5204:閘極電極 5206,5209:Cu 薄膜 530 1,5302:光阻掩模 5412:TFT (請先閱讀背面之注意事項寫本頁) 裝· ••訂 經濟部智慧財產局員工消費合作社印製 5 208,5303,5304:非晶半導體膜5305,5306:絕緣層
5307,5309:雜質區域 5414:圖素部份 5411:源極接線 5410:終端部份 5405,5407,5408:金屬接線 5412:反交錯型TFT 53 11:第一中間層絕緣膜 5401:抗蝕掩模 5413:保存電容器 5403:透明圖素電極 5404,541 2:金屬接線 28- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 525216 Α7 Β7 五、發明説明（2今 〔實施模式1〕 首先，在基底上製造底層絕緣膜後，藉由第一光微顯 影步驟的方式製造具有所欲形狀的半導體層。 接者’形成覆蓋半導體層的一個絕緣膜（包含閘極絕 緣膜）。以堆疊層方式在該絕緣膜上形成第一導電層和第 二導電層。藉由第二光微顯影步驟的方式，藉由執行第一 蝕刻處理操作來處理這些堆疊層薄膜，以便形成由第一導 電層和第二導電層製造的閘極、圖素部分的源極接線和終 端部份的電極。應該注意，根據本發明，在最先形成閘極 後，在中間層絕緣膜上製造閘極接線。 接著，當在現有條件下保存在第二光微顯影步驟製造 的抗蝕掩模時，能授予一種“ η ”型的雜質元素（磷等等 )被施加到半導體上’然後，以自校準方式形成一個“ η ”型雜質區（高濃度）。 接著，當在現有條件下保存藉由第二光微顯影步驟方 式製造的抗蝕掩模時，藉由改變蝕刻條件來執行第二蝕刻 處理操作，以便製造具有錐形部分的第一導電層（第一寬 度）和第二導電層（第二寬度）。應該注意，第一寬度比 第二寬度要寬，由第一導電層和第二導電層組成的電極可 以組成一個η通道型T F Τ的閘極（第一閘極）。 隨後，在去除抗鈾掩模後，當上述第二導電層被用作 掩模時，能授予“ η ”型的雜質元素藉由第一導電層的錐 形部分施加到半導體層。在這種情況下，當在第二導電層 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ 297公釐） (請先閱讀背面之注意事項^填寫本頁) 裝 經濟部智慧財產局員工消費合作社印製 -29- 525216 Α7 Β7 五、發明説明（2乃 下形成通道形成區時，雜質區（ 以雜質濃度逐漸增加的方式形成 成區分離。 之後，有選擇地去除錐形部 內形成的T F T (薄膜電晶體） 示，只有圖素部分的閘極的錐形 上的條件下，藉由執行乾蝕刻處 錐形部分不能有選擇地去除。如 當錐形部分不能有選擇地去除時 極結構以便較佳的減少截止電流。 接著，當形成掩模以便覆蓋 個第三光微顯影步驟的方式形成 時，執行第三摻雜處理操作。在 低濃度）在第 ，同時該雜質 一導電層下 ^從通道形 分，以便減少 的截止電流。 部分可以在掩 在圖素部分 如圖1 6所 模覆蓋在其 。特別是， 圖11A-11B所示， ’該錐形部分形成三重閘 此一區域時，亦即藉由一 一個η通道型T F T的同 該第三摻雜處理操作中， 半導體上以 理操作來去除 請 閲 讀 背 δ 之 注 意 事 項 再 馬 本 頁 經濟部智慧財產局員工消費合作社印製 能授予一種“ ρ ”型的雜質元素（硼）施加到 便形成一種“ ρ ”型雜質區（高濃度）。 接著，在致動加到各半導體層的雜質元素 鍍處理操作（電解電鍍方法），以便在圖素部 線的表面上形成金屬薄膜和在終端部份的電極 成金屬薄膜。電鍍方法即對應之方法爲，使用 包含金屬離子的水溶液提供一個D C電流，這 藉由電鍍方法形成，這樣，在陰極表面上形成 當金屬要被電鍍時，可以使用任何具有低於上 値的材料，例如，銅、銀、金、鉻、鐵、鎳、 屬材料的合金。因爲銅的電阻値很低，銅就是 後，執行電 分的源極接 的表面上形 該方法藉由 些金屬離子 金屬薄膜。 述聞極電阻 鉑或這些金 作爲金屬薄 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X 297公釐） -30 - 525216 A7 B7 五、發明説明（2今 膜被用於覆蓋本發明的源極接線的表面的最佳的金 。如前所述，因爲圖素部分的源極接線被具有低電 金屬材料覆蓋，因此即使當該圖素部分的面積增加 素部分也能以足夠高的速度驅動。 另外，藉由執行電鍍方法形成的金屬薄膜的薄 可以由操作員藉由控制電流密度和時間來適當調整。 在本發明中，在表面上形成的這種金屬薄膜也 極接線。 隨後，執行中間層絕緣膜的形成，並執行透明 的形成。接著，透明導電膜藉由第四光微顯影步驟 樣以便形成圖素電極。接著，藉由第五光微顯影的 成接觸孔。在這種情況下，形成到達雜質區的接觸 達閘極的另一個接觸孔和到達源極接線的另一個接觸 經濟部智慧財產局員工消費合作社印製 接著，導電膜由具有低電阻値 第六光微顯影步驟的方式形成連接 雜質區的電極和連接圖素電極和雜 本發明中，閘極接線藉由中間層絕 連接到到第一閘極或第二閘極。另 絕緣膜上形成的接觸孔電連接到雜 連接到一個圖素電極的電極藉由在 接觸孔電連接到雜質區（汲區）。 如前所述，提供有圖素部分和 以藉由執行光微顯影的步驟總共六 用六個掩模。圖素部分包含圖素τ 的金屬薄膜製造 閘極接線、源極 質區的另一個電 緣膜中形成的接 外，源電極藉由 質區（源區）。 中間層絕緣膜上 驅動電路的基底 次來製造，也就 F Τ ( η通道丁 屬材料 阻値的 ，該圖 膜厚度 稱爲源 導電膜 形成圖 步驟形 孔、到 孔。 。藉由 接線和 極。在 觸孔電 中間層 另外， 形成的 元件可 是說使 FT) 請 先 閲 讀 背 面 ί 事 項 寫 本 頁 本紙張尺度適用中國國家標準（CNS)A4規格（ 210X 297公釐） -31 - 525216 Α7 Β7 五、發明説明（2守 ’而驅動電路包含C Μ〇S電路。應該注意，該實施例表 不形成透射型顯示裝置的例子。替代的是，當使用具有高 反射特性的材料作爲圖素電極時，可以製造反射型顯示裝 置。在形成反射型顯示裝置的情況下，由於反射電極和閘 極接線可以同時形成，所以可以使用五個掩模形成一個元 素基底。 另外，在這一實施例中，當形成閘極時，同時製造圖 素部分的源極接線和終端部份的電極。替代的是，可以單 獨製造這些閘極、圖素部分的源極接線和終端部份的電極 。例如，在雜質元素施加到各自的半導體層後，可以形成 能夠保護閘極的絕緣膜，可以致動施加到各個半導體層的 雜質元素，更進一步，可以在執行光微顯影的步驟同時在 該絕緣膜上製造圖素部分的源極接線和終端部份的電極， 而這些源極接線和終端部分的電極用具有低電阻値的金屬 材料（材料主要包含典型的金屬材料，如鋁、銀和銅）製 造。然後，以上述方式製造的圖素部分的源極接線和終端 部分的電極藉由電鍍處理操作處理。另外，爲了減少掩模 的總數，可以藉由印刷方法形成圖素部分的源極接線。 〔實施模式2〕 首先，在基底上製造底層絕緣膜後，藉由第一光微顯 影步驟的方式製造具有所需形狀的半導體層。 接著，形成覆蓋半導體層的一個絕緣膜（包含閘極絕 緣膜）。以堆疊層方式在該絕緣膜上形成第一導電層和第 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） 請 先 閲 讀 背 & 冬 意 事 項 寫 本 頁 經濟部智慧財產局員工消費合作社印製 -32- 525216 A7 _ _ B7_ 五、發明説明（叫 藉由執行第一 形成由第一導 源極接線和終 最先形成閘極 請 先 閲 讀 背 面 t 事 項 再 填 寫 本 頁 二導電層。藉由第二光微顯影步驟的方式， 蝕刻處理操作來處理這些堆疊層薄膜，以便 電層和第二導電層構成的閘極、圖素部分的 端部份的電極。應該注意，根據本發明，在 後，在中間層絕緣膜上製造閘極接線。 二光微顯影步驟製造 的雜質元素（磷等等 方式形成一個“ η ” 接著，當在現有條件下保存在第 的抗蝕掩模時，能授予一種“ η ”型 )被施加到半導體上，以便以自校準 型雜質區（高濃度）。 微顯影步驟方 件來執行第二 一導電層（第 接著，當在現有條件下保存藉由第二光 式製造的抗蝕掩模的同時，藉由改變鈾刻條 鈾刻處理操作，以便製造具有錐形部分的第 寬度）和第二導電層（第二寬度）。應該注意·，第一寬 度比第二寬度 這樣的電極可 極）。 隨後，當 掩模時，能授 形部分施加到 下形成通道形 以雜質濃度逐 成區分離。 之後，有 分內形成的Τ 經濟部智慈財產局員工消費合作社印製 要寬，和由第一導電層和第二導電層組成的 以組成一個η通道型T F Τ的閘極（第一閘 去除抗鈾掩模後，當上述第二導電層被用作 予“η”型的雜質元素藉由第一導電層的錐 半導體層。在這種情況下，當在第二導電層 成區時’雜質區（低濃度）在第一導電層下 漸增加的方式形成，同時該雜質區從通道形 以便減少在圖素部 止電流。如圖1 6 選擇性地去除錐形部分， F Τ (薄膜電晶體）的截 本紙張尺度適用中國國家標準（CNS ) A4規格（210x 297公董） _ 33 525216 A7 B7 五、發明説明（31) 請 先 閲 讀 背 & 之 注 意 事 項 再 填 馬 本 頁 所示，只有圖素部分的閘極的錐形部分可以在掩模覆蓋在 其上的條件下藉由執行乾蝕刻處理操作來去除。特別是， 錐形部分可能沒有選擇地去除。如圖1 1 A - 1 1 B所示 ’當錐形部分沒有有選擇地去除時，該錐形部分形成爲三 重閘極結構以便較佳的減少截止電流。 經濟部智慧財產局員工消費合作社印製 接著，在致動施加到各半導體層的雜質元素後，執行 電鍍處理操作（電解電鍍方法），以便在圖素部分的源極 接線的表面上形成金屬薄膜和在終端部份的電極的表面上 形成金屬薄膜。電鍍方法對應之方法爲，使用該方法藉由 包含金屬離子的水溶液提供一個D C電流，這些金屬離子 藉由電鍍方法形成，這樣，在陰極表面上形成金屬薄膜。 當金屬要被電鍍時，可以使用任何具有低於上述閘極電阻 値的材料，例如，銅〔銀、金、鉻、鐵、鎳、鉑或這些金 屬材料的合金。因爲銅的電阻値很低，銅就是作爲金屬薄 膜被用於覆蓋本發明的源極接線的表面的最佳的金屬材料 。如前所述，因爲圖素部分的源極接線被具有低電阻値的 金屬材料覆蓋，因此即使當該圖素部分的面積增加，該圖 素部分也能以足夠高的速度驅動。 另外，藉由執行電鍍方法形成的金屬薄膜的薄膜厚度 可以由操作員藉由控制電流密度和時間來適當調整。 在本發明中，在表面上形成的這種金屬薄膜也稱爲源 極接線。 隨後，執行中間層絕緣膜的形成，並執行透明導電膜 的形成。接著，透明導電膜藉由第三光微顯影的步驟形成 -34- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 525216 A7 B7 五、發明説明（勾 圖樣以便形成圖素電極。接著，藉由第四光微顯影的步驟 形成接觸孔。在這種情況下，形成到達雜質區的接觸孔、 到達閘極的另一個接觸孔和到達源極接線的另一個接觸孔 〇 接著，導電膜由具有低電阻値的金屬材料製造。藉由 第五光微顯影步驟的方式形成連接閘極接線、源極接線和 雜質區的電極和互相圖素電極和雜質區的另一個電極。在 本發明中，閘極接線藉由中間層絕緣膜中形成的接觸孔電 連接到第一閘極或第二閘極。另外，源電極經由中間層絕 緣膜上形成的接觸孔電連接到雜質區（源區）。另外，連 接到一個圖素電極的電極藉由在中間層絕緣膜中形成的接 觸孔電連接到雜質區（汲區）。 經濟部智慧財產局員工消費合作社印製 如前所述，提供有圖素部分和驅動電路的基底元件可 以藉由執行光微顯影的步驟總共五次來製造，也就是說使 用五個掩模。圖素部分包含圖素TFT (η通道TFT) ，而驅動電路包含如圖2 3A所示的E EM〇S電路（η 通道T F Τ )。應該理解，該實施例表示形成透射型顯示 裝置的例子。替代的是，當使用具有高反射特性的材料作 爲圖素電極時，可以製造反射型顯示裝置。在形成反射型 顯示裝置的情況下，由於反射電極和閘極接線可以同時形 成，所以可以使用四個掩模形成一個元素基底。 另外，在藉由結合增強型MO S電路與消耗型Μ〇S 電路來製造如圖2 3 B所示E DM〇S電路的情況下，# 形成導電膜之前形成掩模，屬於周期表的X V組中的〜個 -35- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 525216 Α7 Β7 五、發明説明（衿 元素（較佳的磷）或者屬於周期表的第1 3元素中的一個 元素（較佳的硼）可以有選擇地施加到構成通道形成區的 半導體上。在這種情況下，元素基底可以使用六個掩模形 成。 另外，在這一實施例中，當形成閘極時，同時 素部分的源極接線和終端部份的電極。替代的是， 獨製造這些閘極、圖素部分的源極接線和終端部份 。例如，在雜質元素施加到各自的半導體層後，可 能夠保護閘極的絕緣膜，可以致動施加到各個半導 雜質元素，更進一步，可以在執行光微顯影的步驟 該絕緣膜上製造圖素部分的源極接線和終端部份的 而這些源極接線和終端部份的電極用具有低電阻値 材料（材料主要包含典型的金屬材料，如鋁、銀和 造。然後，以上述方式製造的圖素部分的源極接線 部份的電極藉由電鍍處理操作處理。另外，爲了減 的總數，可以藉由印刷方法形成圖素部分的源極接線 另外，雖然使用P —通道TFT用作 通道 經濟部智慧財產局員工消費合作社印製 ，但是所有驅動電路可以用由p -通道型T F T構成 PMOS電路製造，圖素部分的TFT可以用這種 道型T F T形成。 製造圖 可以單 的電極 以形成 體層的 同時在 電極， 的金屬 銅）製 和終端 少掩模 〇 TFT 的 P —通 〔實施模式3〕 以下說明透射型半導體裝置，其中說明本發明。 首先，在基底的整個表面上形成導電膜，該導電膜藉 本紙張尺度適用中國國家標準（CNS ) Α4規格（210 X 297公釐） -36- 請 先 閲 讀 背 ιέ 之 注 意 事 項 馬 本 頁 525216 Α7 Β7 五、發明説明（3今 由第一光微顯影步驟的方式形成所需形狀。 (請先閱讀背面之注意事項再填寫本頁) 接著，從電鍍處理電極4 8 0 5提供適合電鍍處理的 電流以便在源極接線上電鍍金屬薄膜。該電鍍處理電極 4 8 0 5被連接到源極接線上。在這種情況下，因爲導電 膜形成爲具有圖3 3所示的形狀，因此只在源極接線上會g 藉由在基底上安裝電極電鍍金屬薄膜。 應該理解，在本說明書中表述“金屬薄膜”指示C u 、Ag、Au、Cr、Fe、Ni 、P t或這些金屬元素 的合金。 每一上述製造方法的特性在於，圖素部分的源極接線 藉由接線互相連接，以便在上述電鍍步驟中成爲同一電位 。另外，在執行電鍍處理操作之後，可以藉由使用雷射（ C〇2等）切割出用於連接源極接線以便成爲同一電位的接 線，或者在執行電鍍處理操作之後相對於基底同時切割出 來。另外，可以使用這些接線圖樣形成短路環。 經濟部智慧財產局員工消費合作社印製 接著，在整個表面上形成絕緣膜。以堆疊層方式在絕 緣膜上形成第一非晶半導體膜和第二非晶半導體膜。第二 非晶半導體膜包含一個導電型（“ η ”型或“ p ”型）雜 質元素。蝕刻所堆疊的層膜的不必要部分以便藉由第二光 微顯影步驟的方式去除，然後，形成源電極、聞極和保存 (儲存）電容器，同時具有所需形狀。 接著，在第二光微顯影步驟的抗蝕掩模被去除之後， 一部分包含一導電型（“ η ”型或“ ρ ”型）雜質元素的 第二非晶半導體膜藉由第三光微顯影步驟的方式去除。其 -37- 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） 525216 Α7 Β7 經濟部智慧財產局員工消費合作社印製 五、發明説明（岣 後，形成聞極的源區和汲區。 隨後，在去除第三光微顯影步驟的抗蝕掩模後’以下 述方式形成第一中間層絕緣膜，即第一中間層絕緣膜覆蓋 源極接線、圖素部分的T F T、保存電容器和終端部份。 接著，在第一中間層絕緣膜上形成第二中間層絕緣膜 。第二中間層絕緣膜由丙烯酸樹酯構造的有機絕緣材料製 造。其後，藉由執行第四光微顯影步驟形成抗蝕掩模，然 後，藉由執行乾鈾刻處理步驟形成接觸孔。在這種情況下 ，形成到達具有閘極的一個導電型（η型或p型）雜質元 素的第二非晶半導體膜的接觸孔；形成到達包含保存電容 器的一個導電型（η型或ρ型）雜質元素的第二非晶半導 體膜的另一個接觸孔；形成到達源極接線的另一個接觸孔 。同時，蝕刻終端部份的不必要的第一中間層絕緣膜和不 必要的第二中間層絕緣膜，以便形成終端部份。 接著，藉由第五光微顯影步驟的方式形成包含一個導 電型（η型或ρ型）雜質元素的第二非晶半導體膜（汲區 )和用於電連接保存電容器的透明圖素電極。 隨後，形成具有低電阻値的金屬材料製造的金屬接線 。藉由第六光微顯影步驟的方式形成閘極、電極和電連接 到終端部份的金屬接線。此一電極用於連接包含一個導電 型（η型或ρ .型）雜質元素的第二非晶半導體膜到源極接 線。根據本發明，閘極接線藉由在絕緣膜中形成的接觸孔 電連接到第一閘極或第二閘極。另外，源極接線藉由在絕 緣膜中形成的接觸孔電連接到源極接線和包含一個導電型 (請先閲讀背面之注意事項再填寫本頁) 裝· 訂 # 本纸張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） -38- 525216 A7 B7 五、發明説明（3夺 (η型或p型）雜質元素的第二非晶半導體膜（源區）。 另外，圖素電極藉由在中間層絕緣膜中形成的接觸孔電連 接到包含一個導電型（η型或Ρ型）雜質元素的第二非晶 半導體膜（汲區）。 如前所述，透射型半導體顯示裝置可以藉由總共六次 執行光微顯影步驟的方式製造。該半導體顯示裝置由源極 接線、反交錯型圖素部分、保存電容器和終端部份組成， 該源極接線用金屬薄膜電鍍。 〔實施模式4〕 現在說明實施本發明的反射型半導體裝置。 經濟部智慧財產局員工消費合作社印製 反射型半導體裝置可以藉由執行在實施模式3的透射 .型半導體裝置中使用的直到第四光微顯影步驟同樣的製造 步驟製造。從執行第五光微顯影步驟，製造閘極接線、用 於連接源極接線到第二非晶半導體膜（源區）的電極、圖 素電極和金屬接線。第二非晶半導體膜包含一個導電型（ η型或ρ型）雜質元素。金屬接線電連接到終端部份。應 該注意，作爲這一金屬接線的材料，較佳的使用具有高反 射特性的金屬材料以便組成圖素電極。亦即，使用主要包 含A 1或A g之一的典型材料。 在上述情況下，由於藉由使用類似金屬接線的元素形 成圖素電極，因此當執行第五光微顯影步驟時，可以同時 形成圖素電極。 如前所述，反射型半導體顯示裝置可以藉由執行光微 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） _ 39 _ 525216 A7 __B7 五、發明説明（3乃 顯影步驟總共五次來製造。該半導體顯示裝置由用金屬薄 膜電鍍的源極接線、反交錯型圖素部分、保存電容器和終 端部份組成。 (請先閔讀背面之注意事項再填寫本頁) 現在參考下面提到的實施例詳細說明使用上述結構的 半導體裝置。 〔實施例1〕 在該實施例中，參考圖1 A到圖1 〇說明同時製造圖 素部分（η -通道TFT)和TFT (η —通道TFT和 P -通道T F T )的方法，該方法提供在圖素部分的週邊 上、在同一基底上提供的驅動電路的CM〇S電路。 在該實施例中，使用基底1 0 〇，該基底1 0 0由鋇 .硼矽酸鹽玻璃（諸如Corning公司生産的# 7 0 5‘ 9玻璃和 # 1 7 3 7玻璃）或鋁硼矽酸鹽玻璃組成。作爲基底 100，只要它有透明度，可以使用任何基底。可以用石 英基底。也可以使用具有耐該實施例的某個處理溫度的抗 熱塑膠基底。 經濟部智慧財產局員工消費合作社印製 然後，在基底1 0 0上形成由絕緣膜如矽氧化物薄膜 、矽氮化物薄膜或矽氮氧化物薄膜組成之底膜1 〇 1。在 該實施例中，使用兩層結構用作底膜1 0 1。但是’也可 以使用單一絕緣膜或者使用上面的絕緣膜的兩個或多個絕 緣膜的叠層。作爲底膜1 0 1的第一層，使用s i Η 4 ' Ν Η 3和Ν 2〇作爲活性氣體，藉由用電漿C V D形成矽氮 氧化物薄膜1 0 1 a爲1 0奈米到2 0 0奈米的厚度（較
本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） ^〇T 525216 A7 ___B7 五、發明説明（3夺 (請先閱讀背面之注意事項再填寫本頁) 佳的50奈米到100奈米）。在該實施例中，形成具有 5 0奈米厚度的矽氮氧化物薄膜1 〇 1 a (組成比率： Si=32%，〇二 27%，N-24% 和 Η 二 17%) 。然後，作爲底膜1 0 1的第二層，使用S i Η 4和Ν 2〇 作爲活性氣體，藉由用電漿C V D形成矽氮氧化物薄膜 1 0 1 a爲5 0到2 0 0奈米的厚度（較佳的1 〇 〇到 15 0奈米）。在該實施例中，形成具有1〇〇奈米厚度 的矽氮氧化物薄膜（組成比率：S i = 3 2 %，〇=5 9 和 H=2%) 〇 經濟部智慧財產局員工消費合作社印製 然後，在底膜上形成半導體層1 0 2到1 〇 5。藉由 用已知方法（濺射、LPCVD、電漿CVD等）形成具 有非晶結構的半導體薄膜來形成半導體層1 〇 2到1 0 5 ，這些已知方法實施已知的結晶處理（雷射結晶、熱結晶 或使用催化劑如鎳的熱結晶）以獲取結晶狀半導體薄膜和 使薄膜形成所需形狀的圖樣。半導體層1 〇 2到1 0 5形 成爲2 5到8 0奈米的厚度（較佳的，3 0到6 0奈米） ，關於結晶狀半導體薄膜的材料沒有特殊限制。然而，較 佳的形成砂或砍鍺合金。在該實施例中，電獎c V D形成 5 5奈米的非晶砂薄膜，其後，含鎳的溶液保留在非晶石夕 薄膜上。非晶矽薄膜被脫氫（在5 0 0 °C，一個小時）， 並經歷熱結晶（在5 0 0 C ’ 4小時）。此外，進行雷射 退火用於改善結晶，從而形成結晶狀矽薄膜。結晶狀夕薄 膜藉由光微顯影進行定圖樣處理以形成半導體層丨〇 2到 10 5。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） Γ4Ϊ 525216 A7 ______B7____ 五、發明説明（玲 (請先閱讀背面之注意事項再填寫本頁) 此外，在藉由雷射結晶製造結晶狀半導體薄膜之情況 下，可以使用脈衝振蕩型或連續光發射型準分子雷射器、 YAG雷射器和YVO 4雷射器。當使用這些雷射器時，從 雷射振蕩器發射的雷射可以藉由光學系統被聚光成直線形 狀，並允許照射到半導體薄膜。由操作人員適當選擇結晶 條件。然而，當使用準分子雷射時器，設定脈衝振蕩頻率 爲30Hz ，雷射能量密度設定爲1〇〇到4〇〇 mJ/cm2 (通常爲 2 0 0 到30〇]11了/(：1112)。在 使用脈衝振蕩Y A G雷射器的情況，可以使用其第二諧波 ，脈衝振蕩頻率可以設定爲1到1 0 k Η z ，雷射能量密 度可以設定爲300到600mJ/cm2(通常爲350 到500mJ/cm2)。集中在寬度爲100到1000 .微米（例如4 0 0微米）直線形狀的雷射可以在基底的整 個表面上照射，而直線形狀雷射此時的重疊比率可以設定 爲8 0到9 8 %。 經濟部智慧財產局員工消費合作社印製 然後，形成閘極絕緣膜1 0 6以便覆蓋半導體層 1 0 2到1 0 5。閘極絕緣膜1 0 6用含矽的絕緣膜藉由 電漿CVD或濺射形成，以便具有4 0到1 5 0奈米的厚 度。在該實施例中，用電漿CVD形成具有1 1 5奈米厚 度的矽氮氧化物薄膜（組成比率：S i = 3 2 %，〇= 5 9 %，N = 7 %和Η = 2 % )。無庸贅言，閘極絕緣膜 並不限於矽氮氧化物薄膜，而且可以具有含有另一矽的絕 緣膜的單層或多層結構。 然後，如圖1 Α所示，在閘極絕緣膜1 〇 6上疊層第 -42- 本紙張尺度適用中國國家標準（CNS ) A4規格（210Χ 297公釐） 525216 A7 B7 五、發明説明（4〇) 一導電膜107a (厚度：20到100奈米）和第二導 電膜107b (厚度：1〇〇到400奈米）。在該實施 例中，在其上疊層具有3 0奈米厚度由T a N薄膜製成的 第一導電膜1 0 7 a和具有3 7 0奈米厚度由W薄膜製成 的第二導電膜1 〇 7 b。藉由在含氮的氣氛中使用T a作 爲靶濺射形成T a N薄膜。藉由使用W作爲靶濺射形成W 薄膜。也可以藉由使用鎢六氟乙烷（W F 6 )的熱C V D形 成W薄膜。在任何情況下，要求降低電阻以便使用W薄膜 作爲閘極，希望W薄膜的電阻率是2 0微歐釐米或更小。 可以藉由放大其中的晶粒來降低W薄膜的電阻率。但是， 在W薄膜中存在有一些雜質元素如氧的情況下，就抑制了 結晶，而且W薄膜的電阻率增加。因此，在本實施例中， 藉由使用高純度W (純度：9 9 _ .9 9 9 9 %或者· 9 9 · 9 9 % )作爲靶濺射形成W薄膜，以便在薄膜形成 期間在氣相時沒有雜質可以進入W薄膜，從而可以得到9 到2 0微歐釐米的電阻率。 經濟部智慧財產局i工消費合作社印製
在該實施例中，第一導電膜1 〇 7 a用T a N製成， 第二導電膜1 〇 7 b用W製成。然而，本發明不限制於此 。這兩種薄膜都可以用從Ta、W、Ti 、Mo、A1 、 C u、C r和N d中選擇的一種元素或者含有該元素作爲 其主要成分的合金材料或複合材料來形成。也可以使用諸 如摻雜有如磷的雜質元素的半導體薄膜的多晶矽薄膜。此 外，可以使用以下組合：由鉅（T a )薄膜組成的第一導 電膜和用鎢薄膜製成的第二導電膜；用鈦氮化物（T i N -43- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 525216 A7 B7 五、發明説明（41) (請先閲讀背面之注意事項再填寫本頁) )薄膜製成的第一導電膜和用鎢薄膜製成的第二導電膜； 用鉅氮化物（T a N )薄膜製成的第一導電膜和用鋁薄膜 製成的第二導電膜；用組氮化物（T a N )薄膜製成的第 一導電膜和用銅薄膜製成的第二導電膜。 然後，藉由光微顯影形成由抗蝕劑組成的掩模 1 0 8 a到1 1 2 a ，並進行爲形成電極和接線的第一蝕 刻處理。第一蝕刻處理以第一和第二鈾刻條件進行。在該 實施例中，在第一蝕刻條件下，藉由感應耦合電漿（ I C P )蝕刻方法進行鈾刻，其中使用C F 4、C 1 2、 〇2作爲蝕刻氣體（流動速率：2 5 / 2 5 / 1 0 ( s c c m ))、以對線圈形電極提供的5 0 0 W的R F功
率（13 . 56MHZ)在IPa的氣壓下産生電漿。作 爲蝕刻氣體，可以適當使用諸如C 1 2、B C 1 3、 SiCl4、和CC14的含氯氣體或諸如CF4、SF6、 和NF3的氟氣體或〇2。這裏，使用由松下電氣工業有限 公司生産的I CP的乾蝕刻裝置（型號E 6 4 5 — I CP )。還對基底側提供1 5 0 W的R F功率（1 3 . 5 6 經濟部智慧財產局員工消費合作社印製 Μ Η Z )取樣階段，從而對其施加基本上爲負的自偏置電 壓。在第一蝕刻條件下，蝕刻W薄膜，並使第一導電層的 端部形成錐形。在該第一蝕刻條件下.，對於W的蝕刻速率 爲200 · 3 9奈米/分，對於TaN的鈾刻速率是 80 · 32奈米/分，W對TaN的選擇比率約爲2 . 5 。此外，在第一蝕刻條件下，W的錐形角約爲2 6 ° 。 之後，不去除用抗蝕劑製成的掩模1 〇 8 a到 -44- 本紙張尺度適用中國國家標率（CNS ) A4規格（210X 297公釐） 525216 經濟部智慧財產局員工消費合作社印製 A/ B7 五、發明説明（42) 1 1 2 a ，在第二蝕刻條件下進行大約3 0秒的蝕 中，使用C F 4和C 1 2作爲蝕刻氣體（流動速率： 3 0 ( s c c m ))、以對線圈形電極提供的5 0 RF功率（13 · 56MHZ)在IPa的氣壓下 漿。還對基底側提供2 0 W的R F功率（1 3 · 5 6 Μ Η Z )(取樣階段），從而對其提供基本負的自 壓。在第二蝕刻條件下，使用C F 4和C 1 2的混合 蝕刻氣體，把W薄膜和T a Ν薄膜蝕刻到同樣程度 二蝕刻條件下，對於W的蝕刻速率爲5 8 . 9 7奈 ，對於T a N的鈾刻速率是6 6 . 4 3奈米/分。 蝕刻同時不在閘極絕緣膜上留下任何殘渣，可以增 1 0到2 0 %的鈾刻時間。 根據第一蝕刻處理，藉由適當規定抗鈾掩模的 第一導電層和第二導電層的端部由於施加到基底側 電壓的效應形成錐形。錐形部分的角度可以爲1 5到 4 5。。 這樣，藉由第一蝕刻處理形成由第一導電層和 電層組成的具有第一形狀的導電層1 1 3到1 1 7 導電層1 1 3 a到1 1 7a和第二導電層1 1 3 b到 117b)(圖1B) 。在通道長度方向上的第一 的寬度相應於在上述實施模式中表示的第一寬度。 顯示，但是絕緣膜1 0 6的區域將是閘極絕緣膜， 有第一形狀的導電層1 1 3到1 1 7覆蓋，蝕刻大 到2 0奈米薄。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） · <5 - 刻，其 3 0/ 0 W的 產生電 偏置電 物作爲 。在第 米/分 爲進行 加大約 形狀， 的偏置 第二導 (第一 導電層 雖然未 未用具 約1 0 請 先 閱 讀 背 面 之 注 意 事 項 再 填 寫 本 頁 525216 A7 ___B7 五、發明説明（43) (請先閲讀背面之注意事項再填寫本頁) 不去除抗蝕掩模，進行第一摻雜處理，從而施加授予 η型的雜質元素到半導體層上（圖1 C )。可以藉由離子 摻雜或離子植入進行摻雜處理。離子摻雜在摻雜劑量在1 X 1013 到 5x 1015/cm2 和 60 到 lOOkeV 的 加速電壓的條件下進行。在該實施例中，在摻雜劑量在 1 . 5 X 1 0 1 5 / c m 2和8 0 k e V加速電壓下進行摻雜 。作爲提供η型的雜質元素，使用屬於第X V族，通常是 磷（Ρ)或砷（As)的一種元素。這裏，使用磷（Ρ) 。在這種情況下，導電層1 1 3到1 1 6相對於提供η型 的雜質元素用作掩模，從而以自校準方式形成高濃度雜質 區1 1 8到1 2 1。傳送η型的雜質元素以1 X 1 0 2 Q到 1 X 1 〇 2 1 / c m 3的濃度加到高濃度雜質區1 1 8到 12 1° 經濟部智慧財產局員工消費合作社印製 然後，不去除抗蝕掩模，進行第二蝕刻處理。這裏， 使用s F 6、C 1 2和0 2作爲蝕刻氣體（流動速率：2 4 / 1 2 / 2 4 ( s c c m )) ’以對線圈形電極提供的 70 0W 的 RF 功率（13 · 56MHZ)在 1 · 3Pa 的氣壓下進行蝕刻，從而産生電漿。還對基底側提供 1 0 W的R F功率（1 3 · 5 6 Μ Η Z )(取樣階段）， 從而對其施加基本負的自偏置電壓。在第二蝕刻處理中， 對於W的蝕刻速率爲2 2 7 · 3奈米/分’對於T a Ν的 蝕刻速率是3 2 . 1奈米/分’W對T a N的選擇比率是 7 · 1。對於作爲絕緣膜1 〇 6的S i〇N的蝕刻速率爲 3 3 · 7奈米/分。在使用S F 6作爲鈾刻氣體的情況’相 本紙張尺度適用中國國家標準（CNS) A4規格（210x297公Θ -46: 525216 A7 B7_ 五、發明説明（44) 對於絕緣膜1 0 6的選擇比率高’以便抑制薄膜厚度的減 小。 第二導電層（W)的錐形角度在第二蝕刻處理中成爲 70° 。此外，在第二蝕刻處理中，形成第二導電層 1 2 2 b到1 2 6 b。另一方面，劇烈蝕刻第一導電層以 形成第一導電層122 a到126 a。另外，藉由第二蝕 刻處理將抗鈾劑1 0 8 a至1 1 2 a的掩膜的形狀傳送到 抗蝕劑108b至11 2b的掩膜中（圖1D)。雖然未 示出，實際上，第一導電層的寬度與在第二蝕刻處理前的 狀態相比窄了大約0 · 1 5微米（亦即在總的接線寬度上 大約爲0.3微米）。此外，第二導電層在通道長度方向 上的寬度相應於在實施模式中所示的第二寬度。 由第一導電層1 2 2 a和第二導電層1 2 2 b形成的 電極成爲在下述步驟中形成的CM〇S電路的η通道 TFT型閘極。由第一導電層1 2 5 a和第二導電層 1 2 5 b形成的電極成爲以下述步驟形成的保存電容器的 電極。 經濟部智慧財產局員工消費合作社印製 在第二鈾刻處理中還可以使用S F 4、C 1 2和〇2作 爲蝕刻氣體。在這一情況，可以藉由在流動速率爲2 5 / 2 5 / 1 0 ( s c c m )下，以對線圈形電極提供的 500W 的 RF 功率（13 · 56MHZ)在 IPa 的氣 壓下産生電漿而進行蝕刻。還對基底側提供2 0 W的R F 功率（1 3 . 5 6 Μ Η Z )(取樣階段），從而對其提供 基本負的自偏置電壓。在使用S F 4、C 1 2和〇2的情況 -47 - 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） 525216 A7 B7 五、發明説明（45) (請先閲讀背面之注意事項再填寫本頁) ，對於W的鈾刻速率爲1 2 4 · 6 2奈米/分’對於 TaN的蝕刻速率是20·67奈米/分’W對TaN的 選擇比率是6 · 05。這樣，W薄膜被有選擇地鈾刻。此 外，在這一情況，絕緣膜1 〇 6的區域沒有用具有第一形 狀的導電層1 2 2到1 2 6覆蓋，蝕刻大約5 0奈米薄。 經濟部智慧財產局員工消費合作社印製 然後，在去除抗蝕掩模後，進行第二摻雜處理以獲得 在圖2 A中所示狀態。使用第二導電層1 2 2 b到 1 2 5 b作爲掩模相對於雜質元素進行摻雜’使得雜質元 素加到在第一導電層的錐形部分下面的半導體層。在該實 施例中，使用磷（P )作爲雜質元素，並且在摻雜劑量在 1 · 5x 1014/cm2、90keV加速電壓、離子電流 密度0 · 5微安/ cm2、5%磷化氫（PH3)稀釋的氣 體、和流動速率3 0 s c c m的摻雜條件下進行電獎摻雜 。這樣，形成低濃度雜質區1 2 7到1 3 6 ’以便以自校 準方式與第一導電層重疊。加到低濃度雜質區.1 2 7到 136的磷（P)的濃度是lx 1〇17到lx 1〇19/ c m 2，而低濃度雜質區1 2 7到1 3 6具有按照第一導電 層的錐形部分的厚度的濃度梯度。在與第一導電層的錐形 部分重疊的半導體層中，雜質濃度（P濃度）從第一導電 層的錐形部分的末端向內逐漸減少。更具體說’在第二摻 雜處理中，形.成濃度分佈。此外，雜質也加到高濃度雜質 區1 1 8到1 2 1以形成高濃度雜質區1 3 7到1 4 5 ° 在該實施例中，錐形部分的寬度（在通道長度方向上 )較佳的至少0 · 5微米或更高到1 · 5微米到2微米的 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -48 - _ 525216 A7 B7_ _ _ 五、發明説明（46) (請先閱讀背面之注意事項再填寫本頁) 範圍。因此，雖然受厚度的影響，但是在具有濃度梯度的 低濃度雜質區的通道長度方向上的寬度也不超過1·5微 米到2微米的範圍。這裏，雖然高濃度雜質區和低濃度雜 質區分開表示，但是實際上其間沒有明顯的邊界，而形成 具有濃度梯度的區域。相似地，在通道形成區和低濃度雜 質區之間也沒有明顯的邊界。 然後，圖素部分9 4以外的區域由掩模1 4 6覆蓋和 進行第三蝕刻處理。對掩模1 4 6可以使用金屬板、玻璃 板、陶瓷板和陶瓷玻璃板。掩模1 4 6的頂視圖示於圖 1 6。在第三蝕刻處理中，未與掩模1 4 6重疊的第一導 電層的錐形部分有選擇地進行乾蝕刻，以去除與半導體層 的雜質區重疊的區域。使用I C P鈾刻裝置進行第三鈾刻 .處理，作爲蝕刻氣體，使用對W具有高選擇比率的C13。 在該實施例中，蝕刻進行3 0秒，藉由使用流動速率爲 8 0 ( s c c m )的C 1 3，以對線圏形電極提供的3 5〇 W的RF功率（13 · 56MHZ)在1 · 2Pa的氣壓 經濟部智慧財產局員工消費合作社印製 下産生電漿進行。還對基底側提供5 0 W的R F功率（ 13.56MHZ)(取樣階段），從而對其施加基本負 的自偏置電壓。在第三鈾刻中，形成第一導電層1 2 4 c 到 1 2 6 c (圖 2 B )。 在該實施.例中示出進行第三蝕刻處理的一個例子。如 果沒有需要進行時不進行第三蝕刻處理。 接著，要成爲η通道T F T的活性層的半導體層用由 第三光微顯影形成的抗蝕掩模1 4 7覆蓋。在這一條件下 本纸張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） _ 49 _ 525216 A7 B7 五、發明説明（4乃 ’進行第三摻雜處理。在第三摻雜處理中，形成P型雜質 區148到150(高濃度雜質區和低濃度雜質區）’其 中，提供與上述導電性（η型）相反的導電性（η型）的 雜質元素加到要成爲Ρ通道T F Τ的活性層的半導體層上 °因爲該半導體層藉由允許雜質元素穿過錐形部分用雜質 元素摻雜，因此Ρ型低濃度雜質區具有相似於η型低濃度 雜質區的濃度梯度（圖2 C )。使用第一導電層作爲對雜 質元素的掩模，增加提供Ρ型的雜質元素以形成Ρ型雜質 區1 4 8到1 5 0。在該實施例中，使用乙硼烷（BsH6 )，藉由離子摻雜形成P型雜質區1 4 8到1 5 0。在第 一和第二摻雜處理中，把磷以不同濃度加到雜質區。然而 ，藉由進行摻雜處理以便硼的濃度在任一區內成爲2 X 1 02Q到2χ 1 021/cm3，從而它們作爲ρ通道 T F T的源區和汲區。 此外，在使用防止在第二鈾刻處理中薄膜厚度減小的 條件的情況（例如，在使用S F 6作爲蝕刻氣體的情況）’ 爲了方便硼的摻雜，爲使絕緣膜1 0 6變薄的蝕刻（使用 C H F 3氣體的活性離子蝕刻R I E ))可以在第三摻雜處 理前進行。 然後，如圖2 D所示，致動施加到每一半導體層的雜 質元素。使用退火爐藉由熱退火進行該致動。可以在具有 氧濃度1 ppm或更少、較佳的0 · 1 ppm或更少的氮 氣氛中在4 0 0°C到7 0 0°C下進行熱退火，通常在 5 0 0 °C到5 5 0 °C。在該實施例中，在5 5〇°C下熱處 本紙張尺度適用中國國家標準（CNS ) A4規格（2i〇x297公釐） 50- (請先閱讀背面之注意事項再填寫本頁) -裝· 訂 經濟部智慧財產局員工消費合作社印製 525216 A7 _ B7__ 五、發明説明（48) 理4小時進行致動。代替熱退火，可以應用雷射退火或快 速熱退火（R T A )。 (請先閱讀背面之注意事項再填寫本頁) 雖然在圖中未示出，但是雜質元素藉由致動處理而擴 散，從而幾乎完全消除在η型雜質區（低濃度）與雜質區 (高濃度）之間的邊界。 在該實施例中，在和上述致動的同時，在結晶期間用 作催化劑的鎳在包含高濃度磷的雜質區被吸收’從而減少 在主要是通道形成區的半導體層中的鎳濃度。在具有如此 産生的通道形成區的T F Τ中，截止電流値減少，而結晶 性也滿意。因此，獲得高電場效應遷移性’並且能達到滿 意的特性。 接著，在氫氣氛中實施熱處理以氫化半導體層。電漿 氫化（使用電漿激勵的氫氣）可以用作氫化的另一種方法 〇 在使用雷射退火作爲激勵的情況下’需要在上述氫化 後輻射如準分子雷射器和Y A G雷射器之雷射。· 經濟部智慧財產局員工消費合作社印製 接著，對於圖素部分4 0 3的源極接線1 2 6的表面 和終端部份的電極表面執行電鍍處理操作。圖7 A表示在 執行電鍍處理操作後終端部份的頂視圖’圖7 B表示其截 面圖。在圖7A到7B中，參考數字400表示終端部份 ，參考數字4 0 1表示連接到外部端子的電極。另外，爲 簡單說明起見，圖7A到7B表示在驅動電路部分4 0 2 中提供的一個TFT，在圖素部分40 3中只指示一個源 極接線1 2 6。在該實施例中，藉由使用銅電鍍液體（由 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -51 - 525216 A7 —_____B7__ 五、發明説明（49) E E J A製造：” MICROFAB Cu2200” ）執行電鍍處理操 作。如圖1 0中一個例子所示，當執行這一電鍍處理操作 時’無論.是源極接線還是要被電鍍的電極，都藉由採用虛 擬圖樣互相連接以便成爲同一電位。當基底在下一步驟中 被切割時，切割出相鄰的電極以便互相分離。另外可選擇 的是，藉由使用虛擬圖樣來形成短路環。 接著，形成能夠覆蓋圖素部分的源極接線的第一中間 層絕緣膜1 5 5。作爲該第一中間層絕緣膜1 5 5，可以 使用主要含矽的無機絕緣膜。 上形成用有機絕緣 在該實施例中，形 接著，在第一中間層絕緣膜 材料製成的第二中間層絕緣膜1 5 6。 成厚度爲1.6微米的丙烯酸樹酯。 極1 7 0藉由採用 。作爲組成圖素電 I T〇（銦氧化物 合 接著，由透明導電膜製成的圖素電 光掩膜在第二中間層絕緣膜上形成圖樣 極1 7 0的透明導電膜，可以使用例如 和錫氧化物製成的合金）、銦氧化物和鋅氧化物製成的 金（In2〇3— Zn〇）、鋅氧化物（Zn〇）和類似物 經濟部智慧財產局員工消費合作社印製 請 先 閱 讀 背 面 意 事 項 再 填 寫 本 頁 然後，當藉由使用光掩膜有選擇地蝕刻第二絕緣膜時 ，形成到達各雜質區（137、138、148、149 、1 5 1 、1 5 3、1 5 0 )的接觸孔；形成到達圖素部 分的源極接線1 2 6的另一個接觸孔；形成到達閘極 1 2 4的另一個接觸孔；另外，形成到達電極1 2 5 b的 另一*個接觸孔。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） · 52 - 525216 A7 B7 五、發明説明（5〇) 接著形成電連接到各雜質區（1 3 7，1 3 8， 1 4 9，1 4 8 )的電極1 5 7到1 6 0和驅動電路的源 請 先 閱 讀 背 面 之 注 意 事 項 再 填 馬 本 頁 極接線；形成電連接到雜質區1 5 0和雜質區1 5 3的電 極1 6 9和1 6 3 ;形成電連接組成一個源區的雜質區 1 5 1到圖素部分的源極接線1 2 6的電極（連接電極） 1 6 1 ;形成電連接到閘極1 2 4的閘極接線1 6 2 ;還 形成電連接到電極1 2 5 b的電容器接線。 另外，圖素電極1 7 0藉由一個與該圖素電極1 7〇 接觸並重疊的電極1 6 3電連接到圖素TFT 2 0 6的 雜質區1 5 3。另外，圖素電極1 70藉由一個與圖素電 極1 4 7接觸並與之重疊的另一電極1 6 9電連接到保存 電容器207的雜質區150。 另外，在該實施例中，表示出這樣的例子，電極 1 6 9和1 6 3在圖素電極形成後形成。替代的是，形成 接觸孔和形成電極，之後，用透明導電膜製造的圖素電極 可以採用使該圖素電極與該電極重疊的方式形成。 經濟部智慧財產局員工消費合作社印製 另外，把能夠授予P型的雜質元素施加到各雜質區 135，136 ，144，145 ，它們可以用作保存電 容器2 0 7的電極。保存電容器2 0 7由連接到電容器接 線的電極1 2 5 a和1 2 5 b，和半導體層形成，同時使 用絕緣膜1 0 6作爲介電元件。 當執行上述製造方法時，驅動電路2 0 1和圖素部分 2 0 5兩者都可以在同一基底上形成。驅動電路2 0 1包 含用η通道型TFT 2〇3和p通道型TFT 204 -53- 本紙張尺度適用中國國家標準（CNS ) A4規格（210、X 297公釐） 525216 A7 __B7 五、發明説明（51) 構造的CMOS電路2 0 2。圖素部分2 0 5包含用η通 道TFT和保存電容器2 0 7製成的圖素TFT 2 0 6 (參見圖3B)。應該注意，爲方便起見，這種基底在本 說明書中稱爲“主動矩陣基底”。 圖5是指示在本實施例中製造的主動矩陣基底的圖素 部分的頂視圖。應該注意，在圖3 B中表示的同樣的參考 數子用於在圖4和圖5中指不同樣的或類似元件的參考數 字。在圖3 B中的點線A — A ’相應於沿圖4中點線A -A ’取的截面視圖。在圖3 B中表示的點線B - B ’相應 於沿圖5中點線B - B ’取的截面視圖。另外，圖4是剛 剛在圖素的源極接線1 2 6形成後得到的主動矩陣基底的 頂視圖。 該實施例的圖素結構以這種方式製造，即當不使用一 個黑矩陣時’安排圖素電極1 7 0的一個邊緣部分與源極 接線1 2 6重疊，以便遮罩在圖素電極之間的空間。 另外，根據在該實施例中表示的步驟，製造主動矩陣 基底所需要的光掩膜的總數目爲6。 經濟部智慧財產局員工消費合作社印製 現在說明從由上述方法得到的該主動矩陣基底製造主 動矩陣型液晶顯示裝置的步驟。圖6用來說明這一製造步 在得到在圖3 B的條件下形成的主動矩陣基底後，在 圖3 B的該主動矩陣基底上形成一個定向膜3 0 1 ，然後 ，藉由磨擦處理操作處理得到的主動矩陣基底。還應該注 意，在該實施例中，在定向膜3 0 1形成前，藉由在有機 -54 - 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 525216 A7 B7 五、發明説明（52) (請先閱讀背面之注意事項再填寫本頁) 樹脂薄膜諸如丙烯酸樹脂薄膜上形成圖樣在所需位置以形 成一個具有圓柱形狀的墊片，以便維持該基底的間隔。另 外可選，在基底的整個表面上可分佈具有球面形狀的墊片 以代替圓柱形墊片。 接著，準備一個相對基底3 0 0。在該相對基底上提 供一個彩色濾光片。在該彩色濾光片中，相應於每一圖素 安排一個彩色層3 0 2和一個遮光層3 0 3。提供一個會g 夠覆蓋該彩色濾光片和遮光層的平坦膜3 0 4。接著，在 該平坦膜3 0 4上，在圖素位置形成用透明導電膜製造的 相對電極3 0 5 ，在該相對基底的整個表面上形成另一個 定向膜3 0 6，然後，藉由磨擦處理操作處理産生的基底 〇 經濟部智慧財產局員工消費合作社印製 然後’使用密封材料3 0 7把圖素部分和驅'動電路在 其上形成的主動矩陣基底和相對基底3 〇 〇兩者黏接到一 起。當在密封材料3 0 7中混合有塡充物時，這兩個基底 彼此黏接而由該塡充物和圓柱形墊片維持均勻的間隔。之 後，在這兩個基底之間注入液晶材料3 〇 8以便使用密封 劑（未示出）完全密封這些基底。作爲液晶材料3 〇 8， 可以使用已知液晶材料。然後，把主動矩陣基底或相對基 底都切割出來以便形成所需形狀。在這種情況下，切割出 爲執行電鍍處理操作而提供的虛擬圖樣。 圖8 A是主動矩陣液晶顯示裝置在被切割後的頂視圖 ’圖8 B疋該液晶威不裝置沿點線d — d ’取的截面視圖 。在圖8 A — 8 C中’參考數字4 〇 〇表示終端部份，參 -55- 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇χ297公楚） 525216 A7 B7 五、發明説明（53) 考數字4 0 1指示一個連接到外部端子的電極。另外’爲 簡單起見，表示出驅動電路部分4 0 2的一個TFT和在 圖8A — 8 C中的圖素部分中只表示出源極接線1 2 6。 另外，電極4 0 1電連接到接線1 5 7到1 6 0。在終端 部份4 0中，暴露出用電鍍處理操作處理的電極4 0 1的 部分，並形成透明導電膜4 0 4。 此外，藉由使用這一領域公知的技術適當提供極化板
3 0 9或類似物體。然後，藉由使用已知技術在終端部份 內把F PC黏接到暴露的部分。圖8 C指示在F P C 4 0 5黏在上面後的液晶顯示裝置的截面視圖。 現在參考圖9的頂視圖，說明根據上述方式製造的液 晶顯示模組的結構。應該注意，在圖6中表示的同樣的參 考數字用來指示圖9中同樣的構件。 在圖9所示液晶模組的頂視圖中，這種主動矩陣基底 藉由密封材料3 7 0黏接到相對基底3 0 0上，在這裏提 供彩色濾光片。在該主動矩陣基底上，有形成的圖素部分 、驅動電路、用於黏接F P C (軟性印刷電路）3 2 1的 外部輸入端子3 1 9、用於連接外部輸入端子到各電路的 輸入部分的接線3 2 0。 在相對基底側以下述方式提供一個遮光層3 0 3 a ， 使得該遮光層3 0 3 a與閘極接線側驅動電路2 0 1 a重 疊。在相對基底側以下述方式提供另一個遮光層3 0 3 b ，使得該遮光層3 0 3 a與源極接線側驅動電路2 0 1 b 重疊。另外，在圖素部分2 0 5的相對基底側提供的彩色 (請先閲讀背面之注意事項再填寫本頁) 裝· 訂 經濟部智慧財產局員工消費合作社印製 本纸張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -56- 525216 A7 B7 五、發明説明（54) (請先閲讀背面之注意事項再填寫本頁) 濾光片3 0 2中，遮光層和用紅（R )色、綠（G )色、 和藍（B )色製成的彩色層相應於各圖素提供。當液晶模 組在其上實際顯示一個影像時，由紅（R )色彩色層、綠 (G )色彩色層、和藍（B )色彩色層構成的3種顔色形 成彩色表示。假設各種顔色的這些顔色層可以任意排列。 在這種情況，在相對基底上提供彩色濾光片以便實現 彩色顯示方式，但是本發明不限於此。當製造一個主動矩 陣基底時，可以在該主動矩陣基底上形成一個彩色濾光片 〇 另外，在彩色濾光片內的相鄰圖素之間提供遮光層 3 0 3，以便遮罩在非顯示區域的位置的光。另外可選， 還可以在能夠覆蓋驅動電路的區域提供遮光層。另外可選 ，因爲能夠覆蓋驅動電路的區域當在相繼階段作爲電子器 具的顯示單元組裝液晶顯示裝置時由蓋覆蓋，因此這種遮 光層可以不專門提供。另外，當製造主動矩陣基底時，可 以在該主動矩陣基底上形成遮光層。 經濟部智慧財產局員工消費合作社印製 另外，由底膜和接線組成的F P C 3 2 1使用各向 異性的導電樹脂黏接到外部輸入端子。此外，該F P C 3 2 1進一步用加強板加固，以便加強機械強度。 另外，在該例中，所有驅動電路在基底上形成。另外 可選，在驅動電路的一部分使用幾個積體電路。 以上述方式製造的液晶模組可以用作各種電器的顯示 單元。當組裝該液晶模組時，提供一個背光3 1 0和一個 導光板311 ，後者用蓋312覆蓋，可以實現在圖6中 -57- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 525216 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明（55) 指示的主動矩陣型液晶顯示裝置。還應該注意，蓋3 1 2 使用黏接劑和有機樹脂黏接到液晶顯示模組上。另外，當 把基底黏接到相對基底上時，基底和相對基底兩者都可以 由一個框圍繞，在基底和該框之間的空間用有機樹脂塡充 ，以便把該基底黏接到該框上。 〔實施例2〕 本發明的特徵在於，圖素部分的源極接線以與驅動電 路的源極接線不同的步驟形成。在該實施例中，參考圖 1 0說明與現有技術不同的點。應該理解，在圖1 0中， 爲簡單起見，只顯示出圖素部分的3條源極接線9 1 ，3 條閘極接線9 2。另外，圖素部分的源極接線9 1用彼此 平行的帶製成，這些源極接線9 1之間的間隔等於圖素間 距。 還應該注意，圖1 0是用於實現數位驅動的模組結構 。在該實施例中，該模組結構包含源側驅動電路9 3 ’圖 素部分9 4，和閘極側驅動電路9 5。還應該注意，“驅 動電路”意指一般包含閘極側驅動電路和源側驅動電路° 源側驅動電路提供有移位暫存器9 3 a、閂鎖（A ) 9 3 b、閂鎖（B ) 9 3 c、D / A轉換器9 3 d、和緩 衝器9 3 e。另外，閘極側驅動電路提供有移位暫存器 9 5 a、位準移位器9 5 b、和緩衝器9 5 c。另外’如 果需要的話，可以在閂鎖（B ) 9 3 c和D / A轉換器 9 3 d之間提供位準移位器電路。 (請先閱讀背面之注意事項再填寫本頁) -口
本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -58- 525216 A7 B7_ 五、發明説明（56) (請先閱讀背面之注意事項再填寫本頁) 另外，在該實施例中，如圖1 〇所示，在源側驅動電 路9 3和圖素部分9 4之間提供一個接觸部分。這是因爲 源側驅動電路的源極接線和圖素部分的源極接線9 1在不 同的處理中形成。根據本發明，圖素部分的源極接線根據 與源側驅動電路的源極接線的處理不同的處理形成，以便 相對於使用和閘極同樣材料的接線執行電鍍處理操作，然 後，用具有低電阻値的材料覆蓋電鍍的接線。 另外，爲執行電鍍處理操作，圖素部分的所有源極接 線都使用一種接線模式以下述方式彼此連接，使得所有這 些源極接線都成爲等電位，並提供一個爲執行電鍍處理操 作的電極9 6。另外，終端部份相似地使用一種接線圖樣 彼此連接，並提供一個爲執行電鍍處理操作的電極。在圖 .1 0中，用於執行電鍍處理操作的電極分別提供。替代的 是，當用接線圖樣連接源極接線時，可以用單一電極一次 用電鍍處理操作處理所連接的源極接線。另外，在圖1 0 中表示的點線組成基底的切割線9 7，指示一個在執行電 鍍處理操作後進行切割的位置。 經濟部智慧財產局員工消費合作社印製 另外，圖素部分9 4包含多個圖素，在這些多個圖素 內提供T FT元件。另外，在圖素部分9 4中，提供有大 量連接到閘極側驅動電路的閘極接線，它們彼此平行。另 外，較佳的用具有低電阻値的材料覆蓋終端部份，同時應 用和閘極同樣的材料對電極執行電鍍處理操作。 另外可選擇的方案是，也可以在閘極側驅動電路9 5 的相反側提供閘極側驅動電路’同時夾有圖素部分9 4 ° 本紙張尺度適用中國國家標準（ CNS ) A4規格（210X 297公釐） ^59- 525216 A7 B7 五、發明説明（57) 另外，在以類比方式驅動驅動電路的情況，代替閂鎖 電路可以提供一個取樣電路。 (請先閱讀背面之注意事項再填寫本頁) 還應該注意，實施例2可以與實施例1結合。 〔實施例3〕 在實施例1中顯示之例即，有選擇地蝕刻掉錐形部分 。在此一實施例3中，不執行蝕刻處理操作。應該理解， 因爲只有該實施例3的圖素部分與實施例1不同，因此在 圖11A-11B中只指示出此圖素部分。 實施例3之例爲不執行實施例1的圖2 B中的第三蝕 刻處理操作。在圖1 1A中，圖素TFT 709的閘極 形成用透明導電膜組成的圖素電極7 0 0。 在圖1 1 A中，閘極的結構與實施例1的閘極的結構 不同’第一導電層7 0 7和7 0 8具有錐形部分。結果， 第一導電層7 0 7與雜質區重疊，同時夾有絕緣膜。 應該注意，具有錐形部分的第一導電層7 0 7和 經濟部智慧財產局員工消費合作社印製 7 0 8相應於實施例1的第一導電層1 2 4 a。注意，參 考數字7 0 1指示源極接線，7 2 0表示閘極接線。 另外，圖1 1 B表示之例即産生的液晶模組用3重閘 極結構製成。在圖1 1 B中，第一導電層8 0 4與雜質區 8 0 3和8 0 5重疊，同時夾有絕緣膜。另外，第一導電 層8 0 7與雜質區8 0 6和8 0 8重疊，同時夾有絕緣膜 ，第一導電層8 1 0與雜質區809和8 1 1重疊，同時 夾有絕緣膜。注意，參考數字8 0 1指示源極接線（藉由 -60- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 525216 A7 五、發明説明（58) 塗覆處理），8 2 0表示閘極接線。 請 先 閱 讀 背 is 之 注 意 事 項 再 填 馬 本 頁 因爲在實施例3中使用3重閘極結構，因此可以減小 截止電流。另外，因爲閘極的寬度窄例如1 . 5微米，所 以可以進一步減小截止電流。 還應該注意，該實施例3可以自由地與實施例1或實 施例2之一結合。 〔實施例4〕 實施例1表示之例爲，形成用於透射型液晶顯示裝置 的主動矩陣基底。實施例4指示一個反射型液晶顯示裝置 的例子。應該理解，因爲實施例4只有圖素部分與實施例 1不同，因此在圖1 2中只指示出此圖素部分。 作爲基底，可以使用玻璃基底、石英基底、和塑膠基 底。此外，該實施例4相應於反射型液晶顯示裝置，因此 沒有特定限制。例如，可以另外選擇使用矽基底、金屬基 底或在其表面上形成絕緣膜的不銹鋼基底。 經濟部智慧財產局員工消費合作社印製 圖1 2之例爲’當按照實施例1執行電鍍處理操作以 便得到源極接線1 4 0 1時，在第二中間層絕緣膜形成後 ’使用光掩膜在得到的基底上形成圖樣以便形成接觸孔， 然後，形成各電極、閘極接線、和圖素電極1 4 0 6。圖 素電極1 4 0 6電連接到雜質區1 4 0 5。作爲這些電極 和圖素電極1 4 0 6的材料，可以使用具有高反射特性的 材料’例如’可以使用主要包含A 1 (鋁）或A g (銀） 的薄膜或這些材料的堆疊層薄膜。在圖1 2中，圖素 本紙張尺度適用中國國家標準（CNS ) A4規格（210x297公釐） _ 61 525216 A7 B7 五、發明説明（59) TFT 1 ·4 Ο 2具有一個雙重閘極結構，還有兩組通道 形成區。這些通道形成區彼此重疊，同時夾有閘極電極 1 4 0 3和1 4 0 4和絕緣膜。注意，參考數字1 4 2〇 指示閘極接線。 根據製造圖1 2結構的方法，因爲圖素電極和閘極接 線可以同時製造，因此製造主動矩陣基底需要的光掩膜的 總數目可以減少到5。 〔實施例5〕 圖1 3Α— 1 3 C表示實施例5的一個例子，其中， 源極接線藉由在與實施例1不同的步驟形成。 圖1 3 Α表示之例爲，在圖素部分9 1 1的源極接線 9 0 3用電鍍處理操作處理後，形成一個中間層絕緣膜， 並在該中間層絕緣膜上形成一個接觸孔，之後，使用電鍍 處理操作處理終端部份9 0〇。 經濟部智慧財產局員工消費合作社印製 '首先，和在形成驅動電路部分9 1 0的閘極9 0 2同 樣的步驟形成終端部份9 0 0的電極9 0 1。和在形成該 電極同樣的步驟形成源電極9 0 3。首先使用電鍍處理操 作選擇性地只處理圖素部分9 1 1的源極接線9 0 3。接 著，形成中間層絕緣膜並形成一個接觸孔。當形成該接觸 孔時，暴露終端部份9 0 0的電極9 0 1的一部分。接著 ，使用電鍍處理操作只處理終端部份9 0 0的電極9 0 1 的這樣的暴露區，以便形成電鍍的薄膜9 0 4。之後，形 成引出接線、源極接線、和汲極接線。隨後，可以根據實 -62- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 525216 A7 B7 五、發明説明（6〇) 施例1的後續的步驟形成圖1 3 A所示結構。 請 先 閲 讀 背 面 之 注 意 事 項 再 填 寫 本 頁 應該注意，對在半導體層中包含的雜質元素的致動可 以較佳的在形成電鍍的薄膜9 0 4之前執行。注意，參考 數字920指示一個FPC。 另外，相似於實施例1 ，當執行電鍍處理操作時，以 下述方式藉由使用虛擬圖樣互相連接要電鍍的接線和電極 ，使得這些接線或電極的電位彼此相等。當在後面的步驟 切割基底時，切割共有電極以便彼此分開。另外可選使用 這些虛擬圖樣形成短路環。 圖1 3 B指示這樣一個例子，即電鍍處理操作以和圖 1 3 A的步驟不同的步驟執行。該實施例相應之例即當形 成閘極1 1 0 0 2時，不同時形成源極接線1 1 〇 〇 3。 在形成能夠保護閘極1 1 0 0 2的絕緣膜後，當加到 各半導體層的雜質元素被致動時，圖素部分1 1 〇 1丨的 源極接線1 1 0 0 3和終端部份1 1 〇 〇 〇的電極 經濟部智慧財產局員工消費合作社印製 1 1 0 0 1兩者藉由執行光微顯影步驟同時在絕緣膜上形 成。該接線和電極用具有低電阻値的金屬材料製成（通常 公知的主要包含鋁，銀，和銅的金屬材料）。如前所述， 因爲圖素部分1 1〇1 1的源極接線1 1 〇〇3藉由使用 這種具有低電阻値的金屬材料形成，因此，即使當圖素部 分的面積增加，也可以足夠驅動液晶顯示模組。另外，爲 減少掩模總數，可以藉由印刷方法的方式形成源極接線。 接著，當執行電鍍處理操作（電解電鍍方法）時，在 圖素部分1 1 0 1 1的源極接線；[1 〇 〇 3的表面和終端 -63 - 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公着） 525216 A 7 B7 五、發明説明（61) 部份1 1 0 0 0的電極1 1 0 0 1的表面形成金屬薄膜。 隨後，可以根據實施例1的後繼步驟形成圖1 3 B中所示 的結構。 圖1 3 C指示之例即以和圖1 3 A所示步驟不同的步 驟形成源極接線。注意，參考數字1 1 0 2 0指示一個 F P C ° 在該實施例中，藉由執行印刷方法形成源極接線。形 成一個導電層以便改善圖素部分1 1 0 3 2的源極接線 1 1 0 3 3的定位精度。 在該實施例中，在和形成閘極的步驟同樣的步驟形成 導電層。接著，當閘極未被絕緣膜覆蓋時，致動雜質元素 。作爲致動處理，例如，因爲熱退火操作是在惰性氣體內 減少的氣壓下執行的，所以由於導電層的氧化可以抑制閘 極具有高電阻値。隨後，使用印刷方法形成源極接線，以 便在導電層之間嵌入空間。另外，因爲導電層沿源極接線 形成，因此可以避免在印刷方法（網版印刷方法）中可能 出現的斷線。隨後，可以根據實施例1的後繼步驟形成圖 1 3 c中所示結構。注意，在圖1 3C中，參考數字 1 1 0 3 0指示終端部份，1 1 〇 3 1 ，驅動電路部分； 而 11034，FPC。 如下執行網版印刷方法：例如，當使用具有所需圖樣 的開孔的板作爲掩模時，與金屬粒子（A g，A 1等）混 合的糊狀物（稀釋液體）或者墨從相應於要印刷的構件的 一個基底的開孔中形成。之後，熱燒結生成的基底，使得 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) (再垃 經濟部智慧財產局員工消費合作社印製 -64- 525216 A7 B7 五、發明説明（62) (請先閲讀背面之注意事項再填寫本頁) 形成具有所需圖樣的接線。因爲這種網版印刷方法成本相 對較低，並可以應用於大的面積，因此這一網版印刷方法 可能適合用於本發明。 另外可以選擇的方案是，代替網版印刷方法，使用一 個轉動鼓的活版（凸版）印刷方法、凹版印刷方法、和各 種膠印方法皆可以應用到本發明。 可以藉由執行上面說明的各種方法形成圖素部分的源 極接線。 還應該注意，實施例5可以自由地與上述實施例1 -4中的任何一個結合。 〔實施例6〕 在實施例1中，表示出一個具有頂閘極結構的T F T 的例子。然而，本發明不限於這一 T F T結構。在該實施 例中’圖14指不具有底聞極結構的一個圖素TFT 1 5 0 2的例子。 經濟部智慧財產局員工消費合作社印說 首先，在基底上形成閘極1 5 0 3和源極接線後，形 成閘極絕緣膜。接著，以使半導體薄膜與閘極1 5 0 3重 疊同時夾有閘極絕緣膜的方式形成半導體薄膜。接著在組 成通道形成區的半導體薄膜的部分上面有選擇地形成一個 絕緣層，然後執行摻雜操作。隨後，在執行致動處理操作 後，有選擇地去除半導體薄膜和閘極絕緣膜。此時，去除 覆蓋源極接線的絕緣膜，以便暴露該源極接線的表面。接 著，用電鍍處理操作處理源極接線的表面，使得形成具有 -65- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 525216 A7 ____B7 五、發明説明（63) 低電阻値的源極接線1 5 Ο 1。 接著，形成中間層絕緣膜，形成用I Τ〇製成的圖素 電極1 5 0 4 ’然後形成接觸孔。接著形成連接圖素 TFT 1 5 0 2的源區到源極接線的5 Ο 1的電極； 形成連接到閘極電極的閘極接線1 5 2 0 ;形成連接圖素 TFT 1502的汲區到圖素電極1504的另一個電 極。 還應該注意，本實施例6可以與上述實施例1到5中 任何一個自由結合。 〔實施例7〕 圖1 5指示源極接線以與實施例1所示步驟不同的步 驟形成的一個例子。 圖1 5是之例即在中間層絕緣膜形成後，在該中間層 絕緣膜上形成用I T〇製造的圖素電極1 6 0 0，然後形 成源極接線1 6 0 1。 在該實施例中，當用網版印刷方法形成源極接線 1601時，提供一個連接電極1621 ，使用它來連接 源極接線1 6 0 1到圖素T F 丁 1 6 0 2的源區。 如下執行網版印刷方法：例如，當使用一個具有所需 圖樣的開孔的版作爲掩模時，與金屬粒子（A g，A 1等 )混合的糊狀物（稀釋液體）或者墨從相應於要印刷的構 件的一個基底的開孔中形成。之後，熱燒結生成的基底， 使得形成具有所需圖樣的接線。因爲這種網版印刷方法成 本紙張尺度適用中國國家標隼（CNS ) A4規格（210X29?公釐〉 請 先 閲 讀 背 之 注 意 事 項 寫 本 頁 經濟部智慧財產局員工消費合作社印製 -66 - 525216 A7 _________B7_ 五、發明説明（64) 本相對較低，並可以應用於大的面積，因此這一網版印刷 方法可以適合用於本發明。 另外可以選擇的方案是，代替網版印刷方法，使用一 個轉動鼓的活版（凸版）印刷方法、凹版印刷方法、和各 種膠印方法皆可以應用到本發明。 在該實施例中，當源極接線1 6 0 1用銅製成時，連 接電極1 6 2 1和閘極接線1 6 2 1兩者都用這種3層堆 疊層Ti/Al/Ti形成。 還應該注意，本實施例7可以自由地與上述實施例1 一 4中的任何一個結合。 〔實施例8〕 圖1 7表示在液晶顯示模組用在該實施例8中的3重 閘極結構構造的情況的一個圖素的頂視圖的例子。 在圖1 7中，參考數字1 2 0 1指示一個半導體層， 參考數字1 2 0 2指示閘極電極，參考數字1 2 0 3表示 一個電容電極，參考數字1 2 0 4表示源極接線，參考數 字1 2 0 5指示閘極接線。另外，參考數字1 2 0 6指示 電容接線，參考數字1 2 0 7表示連接半導體層到源極接 線的一個電極，參考數字1 2 0 9指示一個圖素電極，參 考數字1 2 0 8表示連接半導體層到圖素電極的一個電極 在該實施例中，閘極1 2 0 2和電容電極1 2 0 3兩 者都在覆蓋半導體層1 2 0 1的絕緣膜上在同一步驟形成 本紙張尺度適用中國國家標準（CNS ) A4規格（210X29*7公釐） 請 先 閱 讀 背 面 之 注 意 事 項 寫 本 頁 經濟部智慧財產局員工消費合作社印製 -67- 525216 Μ Β7 五、發明説明（65) (請先閲讀背面之注意事項再填寫本頁) 。源極接線1 2 Ο 4在和這些電極同樣的步驟或不同的步 驟形成。在該實施例中，在一種雜質元素施加到半導體層 和該所施加的雜質元素被致動後，在一個不同的步驟在閘 極絕緣膜上形成接線，並且其表面用電鍍處理操作處理以 便降低該接線的電阻値。另外，在該實施例中，閘極 1 2 0 5 、電容電極1 2 0 6、在覆蓋閘極1 2〇2的中 間層絕緣膜上的電極1 2 0 7和1 2 0 8、源極接線 1 2 0 4、電容接線1 2 0 3在同樣的步驟形成。另外， 以這種方式提供電極1 2 0 8，使得該電極1 2 0 8與圖 素電極1 2 0 9的一部分接觸並與該部分重疊。圖素電極 1 2 0 9用在中間層絕緣膜上形成的透明導電膜製成。另 外，如圖1 7所示，從上表面看去時，電容接線1 2 0 6 .排列在電極1 2 0 8和電極1 2 0 7之間。 閘極1 2 0 2與半導體層1 2 0 1在三個位置重疊， 同時在其間夾有閘極絕緣膜，這樣組成一個三重閘極結構 。因爲靠近閘極的部分的截面視圖基本上和圖1 1 Β的相 同，因此省略其說明。 經濟部智慧財產局員工消費合作社印製 圖11Β之例即圖素部分的電容器在與圖素TFT不 同的半導體層上形成。在圖1 7中，用圖素TFT的半導 體層的一部分形成一個電容器。爲保證該電容器，絕緣膜 的厚度可以薄到大約8 0奈米。 在該實施例中，因爲使用三重閘極結構，因此可以減 少截止電流。另外，因爲閘極1 2 0 2的寬度做的窄，例 如，1 · 5微米，因此可以進一步減少截止電流。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） _ 68 - 525216 A7 B7 五、發明説明（66) 還應該注意，本實施例8可以自由地與上述實施例 到7中的任何一個結合。 請 先 閲 讀 背 i 事 項 再 填 寫 本 頁 〔實施例9〕 此一實施例9表示之例即，使用P P T A (多脈衝熱 退火）作爲實施例1中的熱處理操作。 熱處理操作“ P P T A ”意指下述之熱處理操作，即 用光源（鹵燈，金屬鹵化物燈，高壓水銀燈，高壓納燈， 氙燈等）的加熱周期和用進入處理加工艙的迴圏冷卻劑（ 氮，氦，氬，氪，氙等）的冷卻周期重復執行多次。光源 每一次的光發射時間等於1到6 0秒，較佳的0 · 1到 2 0秒。光源多次發射光。光源用間歇方式由其電源和控 制電路以下述方式打開，使得半導體薄膜的保持時間期間 爲0 . 5到5秒。 經濟部智慧財產局員工消費合作社印製 當由P P TA縮短實際加熱時間時，因爲由半導體薄 膜有選擇地吸收的光從在一側表面提供的光源或在兩側表 面提供的光源發射，因此只有選擇地加熱半導體薄膜（溫 度增加速度爲1 0 〇到2 0 0 °C /秒）而不加熱基底自身 到更高溫度。另外，爲抑制基底的溫度增加，該基底藉由 使用冷卻劑從其週邊部分冷卻（溫度降低速度爲5 0到 1 5 0 °C / 秒）。 下面的例子指示在致動中使用在實施例1中執行的加 熱處理操作中的一種加熱處理操作。 在圖2D中所示致動處理中，用P PTA執行致動處 本紙張尺度適用中國國家標準（CNS ) A4規格（210x297公釐） -69 - 525216 A7 B7 五、發明説明（67) 理操作。當使用鎢鹵素燈作爲光源時，從基底的一側表面 或兩側表面輻射脈衝光。同時’ “ H e ”的流動速率與鎢 鹵素燈的開/關同步增加/減小，以便有選擇地加熱半導 體薄膜。 可以使用這一 PPTA致動雜質元素，另外，用於結 晶和被包含在半導體層中的金屬元素可以從通道形成區消 去處理到雜質區。應該注意，不僅是磷，而且是能夠施加 p型的一種雜質元素加入到該雜質區的話，皆可以得到更 有效的效果。結果，爲施加能夠增加P型的硼的步驟可以 較佳的在第一摻雜步驟後增加。替代的是，當設定 P P T A處理艙爲低於或等於1 3 . 3 P a的壓力減小條 件時，有可能防止氧化和污染的發生。 還應該注意，本實施例9可以自由地與上述實施例1 到8中的任何一個結合。 〔實施例1 0〕 經濟部智慧財產局員工消費合作社印製 在該實施例中，參考圖1 8 A到圖2 2說明同時製造 圖素部分（η —通道TFT)和TFT (用η通道TFT 的E E Μ 0 S電路）的方法，該方法提供在圖素部分的週 邊、在同一基底上提供的驅動電路的NM〇S電路。 在該實施例中，使用基底1〇〇〇，該基底1000 由鋇硼矽酸鹽玻璃（諸如Corning公司生産的#7 0 5 9玻 璃和# 1 7 3 7玻璃）或鋁硼矽酸鹽玻璃組成。作爲基底 1 0 0 0，只要它有透明度，可以使用任何基底。可以用 -70- 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇X 297公董） 525216 A7 B7__ 五、發明説明（68) 石英基底。也可以使用具有耐該實施例的某個處理溫度的 抗熱塑膠基底。 然後，在基底1 0 0 0上形成由絕緣膜如矽氧化物薄 膜、矽氮化物薄膜或矽氮氧化物薄膜組成的底膜1 0 0 1 。在該實施例中，使用兩層結構用作底膜1 0 0 1。但是 ，也可以使用單一絕緣膜或者使用上面的絕緣膜的兩個或 多個絕緣膜的叠層。作爲底膜1 0 0 1的第一層，使用 S i Η 4、N Η 3和N 2〇作爲活性氣體，藉由用電漿 CVD形成矽氮氧化物薄膜1 0 0 1 a爲1 〇奈米到 200奈米的厚度（較佳的50奈米到100奈米）。在 該實施例中，形成具有5 0奈米厚度的矽氮氧化物薄膜 1001a (組成比率：Si=32%，〇=27%，N =2 4 %和Η二1 7 % )。然後，作爲底膜1 〇 〇 1的第 二層，使用S i Η 4和Ν 2〇作爲活性氣體，用電漿C Ύ D 形成矽氮氧化物薄膜1 0 0 1 a爲5 0到2 0 〇奈米的厚 度（較佳的1 0 0到1 5 0奈米）。在該實施例中，形成 具有1 0 0奈米厚度的矽氮氧化物薄膜1 0 0 1 b (組成 經濟部智慧財產局員工消费合作社印製 比率：Si=32%，〇=59%，N=7%和 )c 然後，在底膜上形成半導體層1 0 0 2到1 0 0 5。 藉由用已知方法（濺射、LPCVD、電漿CVD等）形 成具有非晶結構的半導體薄膜來形成半導體層1 〇 〇 2到 1 0 0 5 ，這些已知方法實施已知的結晶處理（雷射結晶 、熱結晶或使用催化劑如鎳的熱結晶）以獲取結晶狀半導 -71 - 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 525216 B7 五、發明説明（69) 請 先 閱 讀 背 面 I 事 項 再 填 寫 本 頁 體薄膜和使薄膜形成所需形狀的圖樣。半導體層1 0 0 2 到1 0 0 5形成2 5到8 0奈米的厚度（較佳的，3 0到 6 0奈米），關於結晶狀半導體薄膜的材料沒有特殊限制 。然而，較佳的形成矽或矽鍺合金。在該實施例中，電漿 c V D形成5 5奈米的非晶體矽薄膜，其後，含鎳的溶液 保留在非晶矽薄膜上。非晶矽薄膜被脫氫（在5 0 0 °C， 一個小時），並經歷熱結晶（在5 0 0 °C，4小時）。此 外，進行雷射退火用於改善結晶，從而形成結晶狀矽薄膜 。結晶狀矽薄膜藉由光微顯影進行圖樣處理以形成半導體 層 1 002 到 1005。 此外，在形成半導體層1 0 0 2到1 0 0 5後，可以 適當進行雜質元素（硼或磷）的微量摻雜，以便單獨製造 增強型和抑制型。 此外，在藉由雷射結晶製造結晶狀半導體薄膜的情況 ，可以使用脈衝振蕩型或連續光發射型準分子雷射器、 經濟部智慧財產局員工消費合作社印製 Y A G雷射器和Y V〇4雷射器。當使用這些雷射器時，從 雷射振蕩器發射的雷射可以藉由光學系統被聚光成直線形 狀，並允許照射到半導體薄膜。由操作員適當選擇結晶條 件。然而，當使用準分子雷射時’設定脈衝振蕩頻率爲 30Hz，雷射能量密度設定爲100到400mJ/ cm2(通常爲200到300mJ/cm2)。在使用脈 衝振蕩Y A G雷射器的情況’可以使用其第二諧波，脈衝 振蕩頻率可以設定爲1到1 〇 kH z ，雷射器能量密度可 以設定爲3 〇 〇到6 0 OmJ/cm2 (通常爲3 5 〇到 本紙張尺度適用中國國家標準（CNS ) A4規格（210x297公釐） -72 - 525216 A7 _____B7 五、發明説明（70) (請先閱讀背面之注意事項再填寫本頁) 5 0 0 m J / c m 2 )。聚集在寬度爲1〇〇到1〇〇〇微 米（例如4 0 0微米）直線形狀的雷射可以在基底的整個 表面上照射，而直線形狀雷射此時的重疊比率可以設定爲 8〇到9 8 %。 另外’在圖2 5中簡明表示出雷射輻射的狀態。從雷 射源6 1 0 1發射的雷射藉由光學系統6 χ 〇 2和鏡 6 1 0 3輻射到一個大基底6 1 0 5上。在該大基底上的 箭頭表示該雷射的一個掃描方向。圖2 5表示執行多重圖 樣，從尺寸爲6 5 Οχ 5 5 0奈米的大基底6 1 0 5形成 6個尺寸爲12 · 1英寸的基底。 經濟部智慧財產局員工消費合作社印製 然後，形成閘極絕緣膜1 0 0 6以便覆蓋半導體層 1 0 0 2到1 0 0 5。閘極絕緣膜1 〇 〇 6用含矽的絕緣 膜藉由電漿C V D或濺射形成，以便具有4 0到1 5 0奈 米的厚度。在該實施例中，用電漿CVD形成具有11 5 奈米厚度的矽氮氧化物薄膜1 0 0 1 a (組成比率：S i =32%，〇二5 9%，^^=7%和^1 = 2%)。無庸贅 言，閘極絕緣膜並不限於矽氮氧化物薄膜，而且可以具有 含有另一矽的絕緣膜的單層或多層結構。 然後，如圖1 8 A所示，在閘極絕緣膜1 0 〇 6上疊 層第一導電膜1007a (厚度：20到1〇〇奈米）和 第二導電膜l〇〇7b (厚度：100到400奈米）。 在該實施例中，在其上疊層具有3 0奈米厚度由T a N薄 膜製成的第一導電膜1 0 0 7 a和具有3 7 0奈米厚度由 W薄膜製成的第二導電膜1 〇 〇 7 b。藉由在含氮的氣氛 -73- 本紙張尺度適用中國國家標準（CNS ) A4規格（210Χ297公釐） 525216 A7 _______ B7 五、發明説明（71) 中使用T a作爲靶濺射形成T a N薄膜。藉由使用W作爲 祀職射形成W薄膜。也可以藉由使用鎢六氟乙烷（w F 6 ) 的熱C V D形成w薄膜。在任何情況下，要求降低電阻以 便使用W薄膜作爲閘極，所需w薄膜的電阻率是2 0微歐 釐米或更小。可以藉由放大其中的晶粒來降低W薄膜的電 阻率。但是，在w薄膜中存在有一些雜質元素如氧的情況 下，就抑制了結晶，而且W薄膜的電阻率增加。因此，在 本實施例中，藉由使用高純度W (純度：9 9 · 9 9 9 9 %或者9 9 · 9 9 % )作爲靶濺射形成W薄膜以便在薄膜 形成期間’在氣相時沒有雜質可以進入W薄膜，從而可以 得到9到2 0微歐釐米的電阻率。 在該實施例中，第一導電膜1 〇 〇 7 a用T a N製成 ，第二導電膜1 0 0 7 b用W製成。然而，本發明不限於 此。這兩種薄膜都可以用從Ta、W、Ti 、Mo、A1 、C u、C r和Nd中選擇的一種元素或者含有該元素作 爲其主要成分的合金材料或複合材料來形成。也可以使用 諸如摻雜有如磷的雜質元素的半導體薄膜的多晶矽薄膜。 此外，可以使用以下組合：由鉅（T a )薄膜組成的第一 導電膜和用鎢薄膜製成的第二導電膜；用鈦氮化物（ T i N )薄膜製成的第導電膜和用鎢薄膜製成的第二導 電膜；用組氮化物（T a N )薄膜製成的第一導電膜和用 鋁薄膜製成的第二導電膜；用鉅氮化物（T a N )薄膜製 成的第一導電膜和用銅薄膜製成的第二導電膜。 然後，藉由光微顯影形成由抗蝕劑製成的掩模 本紙張尺度適用中國國家標準（CNS ) A4規格（210x297公釐） -74 - (請先閱讀背面之注意事項再填寫本頁) -裝· 1r 經濟部智慧財產局員工消費合作杜印製 525216 Α7 Β7 五、發明説明（72) 1 0 0 8 a到1 0 1 2 a ，並進行爲形成電極和接線的第 一蝕刻處理。第一鈾刻處理作爲第一和第二蝕刻條件進行 。在該實施例中，在第一蝕刻條件下，藉由感應耦合電漿 (I C P )蝕刻方法進行蝕刻，其中使用C F 4、C 1 2、 〇2作爲蝕刻氣體（流動速率：2 5 / 2 5 / 1 0 ( s c c m ))、以對線圏形電極提供的5 0 0 W的R F功 率（13 · 56MHZ)在IPa的氣壓下産生電漿。作 爲蝕刻氣體，可以適當使用諸如C 1 2、B C 1 3、 S i C 1 4、和C C 1 4的含氯氣體和諸如C F 4、S F 4、 和NF 3的氯氣體或〇。追裏’使用由松下電氣工業有限公 司生産的使用I CP的乾鈾刻裝置（型號E645 -I C P )。還對基底側提供1 5 0 W的R F功率（ 1 3 . 5 6 Μ Η Z )，從而對其施加基本負的自偏壓電壓 。在第一鈾刻條件下，鈾刻W薄膜，並使第一導電層的端 部形成錐形。在該第一蝕刻條件下，對於W的蝕刻速率爲 200·39奈米/分，對於TaN的蝕刻速率是 80 · 32奈米/分，W對TaN的選擇比率約爲2 · 5 。此外，在第一蝕刻條件下，W的錐形角約爲2 6 ° ° 而後，不去除用抗鈾劑製成的掩模1 〇 〇 8 a到 1 〇 1 2 a ，在第二蝕刻條件下進行大約3 0秒的餓刻’ 其中，使用C F 4和c 1 2作爲蝕刻氣體（流動速率：3 0 //30 (seem))、以對線圈形電極提供的5 〇 〇 ^ 的RF功率（13 · 56MHZ)在IPa的氣懕下産生 電漿。還對基底側提供20W的RF功率（13 · 本紙張尺度適用中國國家標準（CNS ) Α4規格（210x297公釐）~-75 - (請先閲讀背面之注意事項再填寫本頁) -裝. 訂 經濟部智慧財產局員工消費合作社印製 525216 A7 B7 五、發明説明（73) MHZ)(取樣階段），從而對其施加基本負的自偏壓電 壓。在第二鈾刻條件下，使用C F 4和C 1 2的混合物作爲 蝕刻氣體，把W薄膜和T a N薄膜鈾刻到同樣程度。在第 二蝕刻條件下，對於W的蝕刻速率爲5 8 · 9 7奈米/分 ，對於T a N的鈾刻速率是6 6 · 4 3奈米/分。爲進行 蝕刻同時不在閘極絕緣膜上留下任何殘渣，可以增加大約 1 0到2 0 %的蝕刻時間。 根據第一蝕刻處理，藉由適當規定抗鈾掩模的形狀， 第一導電層和第二導電層的端部由於施加到基底側的偏置 電壓的效應形成錐形。錐形部分的角度可以爲1 5到 4 5。。 這樣，藉由第一蝕刻處理形成由第一導電層和第二導 .電層組成的具有第一形狀的導電層1 0 1 3到1 0 1 7 ( 第一導電層1 0 1 3 a到1 〇 1 7 a和第二導電層 1013b到1017b)(圖18B)。在通道長度方 向上的第一導電層的寬度相應於在上述實施模式中表示的 第一寬度。雖然沒有表示出來，但是絕緣膜1 〇 〇 6的區 域將是閘極絕緣膜，未用具有第一形狀的導電層1 0 1 3 到1 0 1 7覆蓋，蝕刻大約1 0到2 0奈米薄。 不去除抗蝕掩模，進行第一摻雜處理，從而把一種提 供η型的雜質元素加到半導體層上（圖18 C)。可以藉 由離子摻雜或離子植入進行摻雜處理。離子摻雜在摻雜劑 量在 lx 1013 到 5xl015/cm2 和 60 到 10〇 k e V加速電壓的條件下進行。在該實施例中，在摻雜劑 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐）~： . 76 Γ (請先閲讀背面之注意事項再填寫本頁) -裝· 訂 經濟部智慧財產局員工消費合作社印製 525216 A7 _______B7 五、發明説明（74) (請先閱讀背面之注意事項再填寫本頁) 量在1 · 5x l〇i5/(：m2和8〇keV加速電壓下進行 摻雜。作爲提供η型的雜質元素，使用屬於第X v族，通 常是磷（Ρ )或砷（A s )的一種元素。於此，使用磷（ P )。在這種情況下，導電層1 〇 1 3到1 0 1 6相對於 提供η型的雜質元素用作掩模，從而以自校準方式形成高 濃度雜質區1 1 1 8到1 1 2 χ。産生η型的雜質元素以 lx 1 到1χ ]_ 的濃度加到高濃度雜質 區 1 1 1 8 到 1 1 2 1。 然後，不去除抗蝕掩模，進行第二蝕刻處理。這裏， 使用S F 6、C 1 2和〇2作爲蝕刻氣體（流動速率：2 4 / 1 2 / 2 4 ( s c c m ))，以對線圈形電極提供的 700W 的 RF 功率（13 . 56MHZ)在 1 _ 3Pa 經濟部智慈財產局員工消費合作社印製 的壓力下進行蝕刻，從而産生電漿。還對基底側施加1〇 W的R F功率（1 3 · 5 6 Μ Η Z )(取樣階段），從而 對其施加基本負的自偏置電壓。在第二蝕刻處理中，對於 W的蝕刻速率爲2 2 7 . 3奈米/分，對於T a Ν的蝕刻 速率是32·1奈米/分，W對TaN的選擇比率是 7 . 1。對於作爲絕緣膜1 〇 〇 6的S i〇N的蝕刻速率 爲3 3 · 7奈米/分。在使用S F 6作爲鈾刻氣體的情況， 相對於絕緣膜1 0 〇 6的選擇比率高，以便抑制薄膜厚度 的減小。 第二導電層（W)的錐形角度在第二蝕刻處理中成爲 7 0° 。此外，在第二蝕刻處理中，形成第二導電層 1 1 2 2 b到1 1 2 6 b。另一方面，劇烈蝕刻第一導電 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -77 _ 525216 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明（75) 層以形成第一導電層1 1 22 a到1 1 2 6 a。另外，藉 由第二蝕刻處理將抗蝕劑1 〇 〇 8 a至1 〇 1 2 a的掩模 的形狀變換到抗蝕劑1 0 0 8 b至1 〇 1 2 b的掩模（圖 18D)。雖然未示出，實際上，第一導電層的寬度與在 第二蝕刻處理前的狀態相比窄了大約〇 . 1 5微米（亦即 在總的部線寬度上大約爲0 . 3微米）。此外，第二導電 層在通道長度方向上的寬度相應於在實施模式中所示的第 二寬度。 由第一導電層1 1 2 2 a和第二導電層1 1 2 2 b形 成的電極成爲以下述步驟形成的CMO S電路的η通道 TFT型閘極。由第一導電層1 1 2 5 a和第二導電層 1 1 2 5 b形成的電極成爲以下述步驟形成的保存電容器 的電極。 在第二蝕刻處理中還可以使用S F 4、C 1 2和〇2作 爲蝕刻氣體。在這一情況，可以藉由在流動速率爲2 5 / 2 5 / 1 0 ( s c c m )下，以對線圏形電極提供的 500W 的 RF 功率（13 · 56MHZ)在 IPa 的氣 壓下産生電漿而進行蝕刻。還對基底側提供2 0 W的R F 功率（1 3 . 5 6 Μ Η Z )(取樣階段）’從而對其施加 基本負的自偏置電壓。在使用S F 4、C 1 2和〇2的情況 ，對於W的蝕刻速率爲1 2 4 · 6 2奈米/分’對於 TaN的蝕刻速率是20 . 67奈米/分’ 選擇比率是6 · 0 5。這樣，W薄膜有選擇地飽刻。此外 ，在這一情況，絕緣膜1 〇 〇 6的區域沒有用具有第一形 本紙張尺度適用中國國家標準（CNS)A4規格（210x 297公釐） -78- (請先閱讀背面之注意事項再填寫本頁)
525216 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（76) 狀的導電層1 1 2 2到1 1 2 6覆蓋，蝕刻大約薄5 0奈 米。 然後，在去除抗蝕掩模後，進行第二摻雜處理以獲得 在圖1 9 A中所示狀態。使用第二導電層1 1 2 2 b到 1 1 2 5 b作爲對雜質元素的掩模進行摻雜，使得雜質元 素加到在第一導電層的錐形部分下面的半導體層。在該實 施例中，使用磷（P )作爲雜質元素，並且在摻雜劑量在 1 · 5x 1014/cm2、90keV加速電壓、離子電流 密度0 · 5微安/cm2、5%磷化氫（PH3)氫稀釋氣 體、和流動速率3 0 s c c m的摻雜條件下進行電漿摻雜 。這樣，形成低濃度雜質區1 1 2 7到1 1 3 6，以便以 自校準方式與第一導電層重疊。加到低濃度雜質區 1 127到1 136的磷（P)的濃度是lx 1〇17到1 X l〇19/cm2，而低濃度雜質區1 1 27到1 1 36具 有按照第一導電層的錐形部分的厚度的濃度梯度。在與第 一導電層的錐形部分重疊的半導體層中，雜質濃度（p濃 度）從第一導電層的錐形部分的末端向內逐漸減少。更具 體說，在第二摻雜處理中，形成濃度分佈。此外’雜質也 加到高濃度雜質區1 1 1 8到1 1 2 1以形成高濃度雜質 區 1 1 3 7 到 1 1 4 5。 在該實施例中，錐形部分的寬度（在通道長度方向上 )較佳的至少0·5微米或更高到1·5微米到2微米的 範圍。因此，雖然受厚度的影饗，但是在具有濃度梯度的 低濃度雜質區的通道長度方向上的寬度也不超過1 · 5微 (請先閱讀背面之注意事項再填寫本頁) 裝· -訂 € 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公瘦） -79 - 525216 A 7 B7 五、發明説明（77) (請先閱讀背面之注意事項再填寫本頁) 米到2微米的範圍。這裏，雖然高濃度雜質區和低濃度雜 質區分開表示，但是實際上其間沒有明顯的邊界，而形成 具有濃度梯度的區域。相似地，在通道形成區和低濃度雜 質區之間也沒有明顯的邊界。 然後，圖素部分以外的區域由掩模1 4 6覆蓋和進行 第三蝕刻處理。對掩模1 4 6可以使用金屬板、玻璃板、 陶瓷板和陶瓷玻璃板。掩模1 4 6的頂視圖示於圖1 6。 在第三蝕刻處理中，未與掩模1 4 6重疊的第一導電層的 錐形部分有選擇地進行乾蝕刻，以去除與半導體層的雜質 區重疊的區域。使用I C P蝕刻裝置進行第三蝕刻處理， 作爲蝕刻氣體，使用對W具有高選擇比率的C 1 3。在該實 施例中，蝕刻進行3 0秒，藉由使用流動速率爲8 0 ( s c c m )的C 1 3，以對線圏形電極施加的3 5 0 W的 RF功率（13 · 56MHZ)在1 . 2Pa的氣壓下産 生電漿進行。還對基底側提供5 0 W的R F功率（ 經濟部智慧財產局員工消費合作社印製 13 . 5 6 Μ Η Z )(取樣階段），從而對其施加基本負 的自偏置電壓。在第三蝕刻中，形成第一導電層 1124c 到 1126c (圖 19Β)。 在該實施例中示出進行第三蝕刻處理的一個例子。如 果沒有需要進行時不進行第三蝕刻處理。 然後，如圖1 9 D所示，致動施加到每一半導體層的 雜質元素。藉由使用退火爐熱退火進行該致動。可以在具 有氧濃度1 p P m或更少、較佳的0 · 1 p p m或更少的 氮氣氛中在4 0 0°C到7 0 0°C下進行熱退火，通常在 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -80 - 525216 A7 B7 五、發明説明（78) 5 0 0 °c到5 5〇°C。在該實施例中，在5 5〇°C下熱處 理4小時進行致動。代替熱退火，可以應用雷射退火或快 速熱退火（R T A )。 雖然在圖中未示出，但是雜質元素藉由致動處理被擴 散，從而幾乎完全消除在η型雜質區（低濃度）與雜質區 (高濃度）之間的邊界。 在該實施例中，在和上述致動的同時，在結晶期間用 作催化劑的鎳在包含高濃度磷的雜質區被吸收，從而減少 在主要是通道形成區的半導體層中的鎳濃度。在這樣產生 的具有通道形成區的T F Τ中截止電流値減少，而結晶性 也滿意。因此，獲得高電場效應遷移性，並且能達到滿意 的特性。 接著，在氫氣氛中實施熱處理以氫化半導體層。電漿 氫化（使用由電漿激勵的氫氣）可以被用作氫化的另一種 方法。 在使用雷射退火作爲激勵的情況下，希望在上述氫化 後輻射如準分子雷射和Y A G雷射之雷射。 接著，對於圖素部分的源極接線1 1 2 6的表面和終 端部份的電極表面執行電鍍處理操作。圖7 A表示在執行 電鍍處理操作後主動矩陣型液晶顯示裝置的頂視圖，圖 7B表示其斷面圖。在圖7A到7B中，參考數字400 表示終端部份，參考數字4 0 1表示連接到外部端子的電 極。另外，爲簡單說明起見，圖7 A到7 B表示在驅動電 路部分4 0 2中提供的一個TFT，在圖素部分4 〇 3中 (請先閱讀背面之注意事項再填寫本頁) -裝· 訂 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -81 _ 525216 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（79) 只指示一個源極接線1 1 2 6。在該實施例中，藉由使用 銅電鍍液體（由E E J A製造：” MICROFAB Cu2200 ” ） 執fr電鑛處理操作。如圖1 0中一^個例子所示，當執行這 一電鍍處理操作時，無論是源極接線還是要被電鍍的電極 ’都藉由採用虛擬圖樣互相連接以便成爲同一電位。當基 底在下一步驟中被切割時，切割出相鄰的電極以便互相分 離。另外可選擇的是，藉由使用虛擬圖樣來形成短路環。 接著，形成能夠覆蓋圖素部分的源極接線的第一中間 層絕緣膜1 1 5 5。作爲該第一中間層絕緣膜1 1 5 5， 可以使用主要含矽的無機絕緣膜。 接著，在第一中間層絕緣膜1 1 5 5上形成用有機絕 緣材料製成的第二中間層絕緣膜1 1 5 6。在該實施例中 ’形成厚度爲1 · 6微米的丙烯酸樹酯薄膜。 接著，由透明導電膜製成的圖素電極1 1 4 7藉由採 用光掩膜在第二中間層絕緣膜上形成圖樣。作爲組成圖素 電極1 1 4 7的透明導電膜，例如可以使用I T〇（銦氧 化物和錫氧化物製成的合金）、銦氧化物和鋅氧化物製成 的合金（In2〇3— Zn〇）、鋅氧化物（Zn〇）和類 似物。 然後，當藉由使用光掩膜有選擇地蝕刻第二絕緣膜時 ’形成到達各雜質區（1 137、1138、1 1 39、 1140、1151、1153、1144)的接觸孔； 形成到達圖素部分的源極接線1 1 2 6的另一個接觸孔； 形成到達閘極1 1 2 4的另一個接觸孔；另外，形成到達 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -82 - (請先閱讀背面之注意事項再填寫本頁) :裝. 、-口 ^ 525216 經濟部智慧財產局員工消费合作社印製 Μ _Β7 _ 五、發明説明（8〇) 電極1 1 2 5 b的另一個接觸孔。 接著形成電連接到各雜質區（1 1 3 7 ’ 1 1 3 8 ’ 1139 ，1140)的電極1157到1160和驅動 電路的源極接線；形成電連接到雜質區1 1 4 4和雜質區 1153的電極1150和1163;形成電連接組成一 個源區的雜質區1 1 5 1到圖素部分的源極接線1 1 2 6 的電極（連接電極）1 1 6 1 ;形成電連接到閘極 1 1 2 4的閘極接線1 1 6 2 ;和形成電連接到電極 1 1 2 5 b的電容器接線1 1 6 9 ° 另外，圖素電極1 1 4 7藉由一個與該圖素電極 1 1 4 7接觸並重疊的電極1 1 6 3電連接到圖素TFT 206的雜質區1 1 5 3。另外，該圖素電極1 1 47藉 由一個與圖素電極1 1 4 7接觸並與之重疊的另一電極 1 1 5 0電連接到保存電容器的雜質區1 1 44。 另外，在該實施例中，表示出這樣的例子，電極 1 1 5 0和1 1 6 3在圖素電極形成後形成。替代的是， 形成接觸孔和形成電極，之後，用透明導電膜製造的圖素 電極可以採用使該圖素電極與該電極重疊的方式形成。 另外，把能夠施加η型的雜質元素加到各雜質區 1135 ，1136 ，1144，1145 ，它們可以用 作保存電容器的一個電極。保存電容器由連接到電容器接 線1 1 6 9的電極1 1 2 5 a和1 1 2 5 b、和半導體層 形成，使用絕緣膜1 0 0 6作爲介電元件。 當執行上述製造方法時，驅動電路和圖素部分2 0 5 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 「83 . '~ (請先閱讀背面之注意事項再填寫本頁) 525216 A7 B7 五、發明説明（扪） 兩者都可以在同一基底上形成。驅動電路包含用兩個η通 道型TFT 1 180和1 181構造的NM〇S電路 (請先閱讀背面之注意事項再填寫本頁) 1 182。圖素部分205包含用η通道TFT 206 和保存電容器1183製成的圖素TFT 206 (參見 圖20B)。應該注意，爲方便起見，這種基底在本說明 書中稱爲“主動矩陣基底”。 另外，E EM〇S電路使用在該實施例中的兩個η通 道丁FT如圖23Α構造。 圖2 2是指示在本實施例中製造的主動矩陣基底的圖 素部分的頂視圖。應該注意，在圖2 0 B中表示的同樣的 參考數字用於指示同樣的元件。在圖2 0 B中的點線A -A ’相應於沿圖2 2中點線A - A ’取的截面視圖。在圖 2 0 B中表示的點線B — B ’相應於沿圖2 2中點線B -B ’取的截面視圖。另外，圖2 1是剛剛在圖素的源極接 線1 1 2 6形成後得到的主動矩陣基底的頂視圖。 經濟部智慧財產局員工消費合作社印製 該實施例的圖素結構以這種方式製造，即當不使用一 個黑矩陣時’安排圖素電極1 1 4 7的一個邊緣部分與源 極接線1 1 2 6重疊，以便遮罩在圖素電極之間的空間。 另外，根據在該實施例中表示的步驟，製造主動矩陣 基底所需要的光掩膜的總數目爲5。 現在說明根據實施例1從得到的主動矩陣基底製造圖 6所示主動矩陣型液晶顯示裝置的步驟。 〔實施例1 1〕 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -84 - 525216 A7 B7 五、發明説明（82) ^ ~ (請先閲讀背面之注意事項再填寫本頁) 在實施例1 0所示η通道型τ τ的情況，屬於周期 表中第X V族的元素（較佳的磷）或屬於周期表第 X I I I族的元素（較佳的硼）可以加到半導體的通道形 成區中以有選擇地製造增強型和耗盡型。 在用組合η通道T F Τ形成ν Μ 0 S電路的情況，它 作爲增強型T F Τ的組合（以下稱“ ε Ε Μ〇S電路”） 或耗盡型和增強型T F Τ的組合（以下稱“ E d Μ〇S電 路”）形成。 圖2 3Α表示E EM〇S電路的一個例子，圖2 3 Β 表不E DM〇S電路的一個例子。在圖2 3 A中所示每一 構件3 1和3 2都是一個增強型n通道τ F 丁（以下稱E 型NTFT)。在圖23Β中所示構件33是一個Ε型 .^^丁？丁，而3 4是一個耗盡型11通道丁？丁（_以下稱〇 型 N T F Τ )。 經濟部智慧財產局員工消費合作社印製 在圖2 3Α和2 3Β中，VDH指示一個提供正電壓的 電源線（正電源線），V d L指示一個提供負電壓的電源線 (負電源線）。負電源線可以是地電位電源線（接地電源 線）。
圖24A— 24B表示使用在圖2 3A中所示 EEMOS電路或在圖2 3B中所示EDMOS電路形成 的移位暫存器的例子。圖2 4 A - 2 4 B的部分4 0和 4 1是正反器。構件42和43是E型NTFT。給E型 N T F T 42的閘極輸入一個時鐘信號（CL)，而相 反極性的時鐘信號（C L 一 b a r )輸入到E型N T F T 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐) -85 - "" 525216 A7 B7 五、發明説明（83) (請先閱讀背面之注意事項再填寫本頁) 4 3的閘極，由4 4指示的符號表示一個反相電路。爲形 成這一反相器電路，使用在圖2 3 A中所示E EMO S電 路或在圖2 3B中所示EDMOS電路，如在圖24B中 所示。因此，顯示裝置的所有驅動電路都可以用η通道型 TFT構造。注意，參考數字4 5指示一個NAND電路 〇 另外，該實施例可以與實施例2到1 0的任何結構自 由組合。 〔實施例1 2〕 根據本發明的驅動電路和圖素部分可以用於各種模組 (主動矩陣型液晶模組和主動矩陣型E C模組）。換句話 說，本發明可以應用於具有這些模組作爲顯示部分的所有 電子裝置。 下面提供電子裝置的例子··視頻相機；數位相機；頭 戴顯示器（魚眼型顯示器）；汽車導航系統；投影器；汽 車音響裝置；個人電腦；攜帶型資訊終端（諸如移動電腦 經濟部智慧財產局員工消費合作社印製 ，行動電話和電子書）。這些例子示於圖2 6 A到2 7 B 〇 圖2 6 A表示一個人電腦，它包含一個主體2 〇〇1 ，一個影像輸入部分2 0 0 2，一個顯示器部分2 0 0 3 ’和一個鍵盤2 0 0 4。本發明可應用於顯示器部分 2 0 0 3° 圖2 6 B表示一個移動電腦，它包含一個主體 -86- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 525216 經濟部智慧財產局員工消費合作社印製 A7 五、發明説明（81 2 2 0 1，一個相機部分2 2 0 2，一個影像接收部分 2 2 0 3，操作開關2 2 0 4，和一個顯示器部分 2 2 〇 5。本發明可應用於顯示器部分2 2 0 5 ° 圖2 6 C表示一個使用記錄一個程式的記錄媒體（以 下稱記錄媒體）的播放機，它包含一個主體2401 個顯示器部分2 4 0 2 ; —個揚聲器部分2 4 0 3 ; —個 記錄媒體2 4 0 4 ;和一個操作開關2 4 0 5。這一潘放 機使用DVD (數位通用碟）、CD等用於記錄媒體’ $ 以用於音樂欣賞，電影欣賞，遊戲和網際網路。本發明$ 應用於顯示器部分2 4 0 2。 圖2 7Α表示一個攜帶型書（電子書），它包含一個 主體3 0 0 1 ，顯示器部分3〇0 2和3 0〇3 ，一個記 錄媒體3 0 0 4，操作開關3 0 0 5，和一個天線 3006。本發明可應用於顯示部分3002和3003 〇 圖2 7Β表示一個顯示器，它包含一個主體3 1 0 1 ，一個支持架3 1 0 2，和一個顯示器部分3 1 0 3。本 發明可應用於顯示器部分3 1 0 3，它在對角線上等於或 大於1 0到5 0英寸。 這樣，本發明的可應用範圍極廣，而且可能應用本發 明到在所有領域的電子裝置的製造方法。另外，實施例 1 2的電子裝置可以藉由使用實施例1到1 1的任何組合 的構造實現。 (請先閱讀背面之注意事項存填寫本育〇 装· 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ 297公釐） 87 525216 Α7 Β7 五、發明説明（8句 〔實施例1 3〕 (請先閱讀背面之注意事項再填寫本頁) 現在參考圖2 8A到圖3 0 C和圖3 2，說明本發明 的一個實施例。在該實施例中，指示一種製造液晶顯示裝 置的方法。現在根據步驟詳細說明這種方法，在該方法中 圖素部分的一個T F T在基底上以反交錯型形成，和製造 一個要連接到上述TFT的保存電容器。圖2 8A到圖 3 0 C同時表示在製造步驟中的一個終端部份，它電連接 到在另一個基底上提供的一個電路的接線。這一基底在該 基底的一個邊緣部分上提供。應該注意，圖2 8 A到圖 3 0 C的截面視圖相應於沿圖3 2的線A - A ’取的截面 視圖。 首先，藉由使用具有光發射特性的基底4 1 0 0製造 一個半導體顯示裝置。作爲可用的基底，這種玻璃基底可 以使用鋇硼矽酸玻璃和硼矽酸氧化鋁玻璃，它們通常稱爲 #7 0 5 9玻璃和# 1 7 3 7玻璃，由Corning公司製造。 可以使用具有高發射特性稱爲石英基底和塑膠基底的這種 基底作爲另一個基底。 經濟部智慧財產局員工消費合作社印製 在上述基底4 1 0 0的整個表面上形成一個導電層後 ，進行第一光微顯影印刷步驟，形成一個抗蝕掩模，並藉 由蝕刻處理操作的方式去除不必要的部分，以便形成接線 和電極兩者（亦即源極接線4 1 0 2，閘極4 1 0 3和 4104，保存電容器4105和端子4101)(參見 圖 2 8 A )。 上述接線和電極可以用諸如從T i ，T a ，W，Μ 〇 -88- 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X 297公釐） 525216 A7 ______B7 五、發明説明（岣 ’ c r ’ N 3選擇的一種元素或包含上述元素的一種合金 或包含上述元素的氮化物的材料製造。此外，從T i ， (請先閱讀背面之注意事項再填寫本頁)
Ta ，w，Mo ，Cr ，Nd中選擇的多組這種元素、包 含上述元素的多組這種合金或包含上述元素的多組氮化物 可以堆疊在一起，作爲這些接線和電極的材料。 接著，藉由執行電鍍方法（參見圖2 8 B )在源極接 線4 1 〇 2和終端部份4 1 〇 1兩者上面形成c u薄膜 4 1 0 6和另一 C u薄膜4 1 10。藉由用銅薄膜 4 1 0 6塗敷源極接線，可以減小接線電阻，有可能降低 顯示器的功耗。這當圖素部分的對角線尺寸超過5英寸時 是一個優點，因爲由接線電阻引起的功耗在大尺寸顯示器 中變得很突出。特別，這當接線由T i ，T a ，W，Μ 〇 ’ C r ，Nd，其合金或這些元素的氮化物組成時是一個 優點。在本實施例中，使用銅作爲金屬薄膜。另外可選擇 的是可以使用Ag，Au，Cr ，Fe ，Ni ，Pt ，或 這些元素的合金作爲這一金屬薄膜。 經濟部智慧財產局員工消費合作社印製 每一上述製造方法的特性在於，在電鍍處理步驟中， 圖素部分的源極接線藉由接線互相連接，以便彼此成爲同· 一電位。另外，在執行電鍍處理操作之後，可以藉由使用 雷射（C〇2雷射器等）切割出用於連接這些源極接線以便 成爲同一電位的接線，或者在執行電鍍處理操作之後，和 切割基底同時切割出來。另外，可以使用這些接線圖樣形 成短路環。 接著在整個表面形成一個絕緣膜4 1 0 7。當使用氮 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -89 - 經濟部智慧財產局員工消費合作社印說 525216 A7 _____B7____ 五、發明説明（叼 化矽薄膜作爲該絕緣膜時，選擇該絕緣膜的厚度爲5 0到 2 0 0奈米。較佳的，形成具有厚度爲1 5 0奈米的絕緣 膜。應該理解，閘極絕緣膜不限於氮化矽薄膜，而可以使 用諸如氧化矽薄膜、氮氧化矽薄膜、和氧化鉅薄膜作爲絕 緣膜（參見圖2 8 C )。 接著，在絕緣膜4 1 〇 7的整個表面上藉由使用已知 方法諸如電漿CVD方法和濺射方法形成具有厚度爲5〇 到2 0 0奈米較佳的1 0 〇到1 5 0奈米的第一非晶半導 體膜4 1 0 8。通常形成一個非晶體矽（a — S i )薄膜 ，同時具有1〇〇奈米的薄膜厚度（參見圖28 C)。 接著，形成包含一個導電型（η型或p型）雜質元素 的第二非晶半導體膜4 1 0 9 ，同時具有2 0到8 0奈米 .的厚度。在整個表面上藉由使用已知方法諸如電漿C VD 方法和濺射方法形成包含能夠施加一種導電型（η型或ρ 型）雜質元素的第二非晶半導體膜4 1 0 9。在該實施例 中，當使用加有磷的矽作爲靶時，形成包含有η型雜質元 素的第二非晶半導體膜4109 (參見圖28C)。 接著，藉由第二光微顯影步驟的方式形成光阻掩膜 4 2 0 5和4 2 0 6 ，然後，藉由鈾刻處理操作的方式去 除其不必要的部分，以便形成源極接線4 3 1 1。作爲蝕 刻方法，在這一情況，既可用濕蝕刻方法也可用乾蝕刻方 法（參見圖2 9 A )。 在此一鈾刻步驟中，當在抗蝕掩模4 2 0 5和 4 2 0 6以外的其他位置順序鈾刻第二非晶半導體膜 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐) -90- — (請先閱讀背面之注意事項再填寫本頁)
525216 Μ Β7 五、發明説明（8今 (請先閱讀背面之注意事項再填寫本頁) 4 1 0 9和第一非晶半導體膜4 1 0 8時，在圖素部分的 一個TFT 4312中形成第二非晶半導體膜4203 和第一非晶半導體膜4 2 0 1。另外，在保存電容器 4 3 1 3中形成第二非晶半導體膜4 2 0 4和第一非晶半 導體膜4 2 0 2。 接著，在去除抗蝕掩模4 2 0 5和4 2 0 6後，進行 第三光微顯影步驟，形成抗蝕掩模4 2 0 7，並藉由蝕刻 處理操作的方式去除不必要的部分，以便形成第一非晶半 導體膜4208和第二非晶半導體膜4209、42 10 '4211 (參見圖 29B)。 接著，在去除上述抗蝕掩模4 2 0 7後，藉由電漿 CVD方法形成用氮氧化矽薄膜製成的厚度爲1 5 0奈米 的第一中間層絕緣膜4 2 1 3 ，使得該第一中間層絕緣膜 4 2 1 3可以覆蓋源極接線4 3 1 1、圖素部分的丁 F T 4312和圖素部分4314的保存電容器4313 (參 見圖2 9 C )。 經濟部智慧財產局員工消費合作社印製 接著，在用氮氧化矽薄膜製成的第一中間層絕緣膜 4 2 1 3上形成厚度爲1 _ 6微米的第二中間層絕緣膜 4 3 0 2，它相應於用丙烯酸樹脂製成的有機絕緣材料。 在本實施例中，選擇用丙烯酸樹脂製成的有機絕緣材料作 爲第二中間層絕緣膜。另外可選的是，可以使用聚醯亞胺 等類似物作爲有機材料，此外，可以選擇無機材料。之後 ’當執行第四光微顯影步驟時，形成一個抗蝕掩模 4 3 0 1 ，然後’藉由執行乾蝕刻步驟形成一個接觸孔。 本紙張尺度適用中國國家標準（CNS ) Α4規格（2丨〇X 297公釐） -91 - 525216 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（89) 使用該接觸孔以便電連接源極接線4 3 1 1到第二非晶半 導體膜4209。同時，形成另一個接觸孔，其用於電連 接保存電容器4 3 1 3到第二非晶半導體膜4 2 1 1 °另 外，在終端部份4 3 1 0中形成另一個接觸孔，該接觸孔 用於電連接閘極接線到終端部份4 3 1 0 (參見圖3 0 A )〇 隨後，形成厚度爲1 1 〇奈米的透明電極薄膜諸如 I T〇（氧化銦錫）。之後，因爲進行第五光微顯影步驟 和蝕刻處理步驟，因此形成透明圖素電極4 3 0 9 (參見 圖 3 0 B )。 接著，爲形成金屬接線，進行第六光微顯影步驟和鈾 刻處理步驟。形成金屬接線4 3 0 3，以便電連接源極接 線4 3 1 1到第二非晶半導體膜4 2 0 9。另外，形成金 屬接線4 3 0 5 ，以便電連接第二非晶半導體膜4 2 1 1 到透明圖素電極4 3 0 9。另外，形成金屬接線4 3 0 6 ，以便電連接透明圖素電極4 3 0 9到保存電容器 4 3 1 3。另外，形成金屬接線4 3 0 8，以便電連接閘 極到終端部份4 3 1 0。還應該注意，作爲金屬接線材料 ，可以使用由厚度爲5 0奈米的T i薄膜和厚度爲5 0 0 奈米的A 1 - T i合金薄膜兩者製成的疊層薄膜（參見 3 0 C )。 在實施例1 3中所示製造半導體顯示裝置的方法中， 在形成諸如I T ◦的透明圖素電極後形成金屬接線。如下 製造這種半導體顯示裝置的光微顯影步驟的總數等於在實 (請先閲讀背面之注意事項再填寫本頁) 裝_ 訏 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -92- 525216 A7 B7 五、發明説明（9〇) (請先閲讀背面之注意事項再填寫本頁) 施例1 3中的上述製造方法的光微顯影步驟的總數。亦即 ’在形成金屬接線後，形成諸如I T〇的透明圖素電極。 其結果，可以在製造步驟的開始形成金屬接線或者諸如 I T〇的透明圖素電極。 因爲上述光微顯影步驟執行6次，因此可以製造透射 型半導體顯示裝置，其由在其上電鍍“ C u ”的源極接線 4311、反交錯型圖素部分的TFT 4312及其保 存電容器4 3 1 3、和終端部份4 3 1 0組成。 遠應該注思，由在本實施例中的非晶半導體膜由致動 層形成的這種T F T具有低場效應遷移率，亦即可以得到 只有1 c m 2 / V秒的遷移率。其結果，用於顯示影像的 驅動電路用I C晶片製造，這樣，藉由TAB (帶自動接 合）方法或C〇G (玻璃上晶片）方法安裝驅動電路I C 晶片。 .’ 另外，藉由使用本實施例在各實施例中製造的模組可 以應用於在實施例1 2中所示電子裝置的顯示部分。 經濟部智慧財產局Μ工消費合作社印製 〔實施例1 4〕 實施例1 3之例即透射型半導體顯示裝置可以藉由執 行光微顯影步驟6次形成。根據本實施例1 4，反射型半 導體顯示裝置可以藉由執行光微顯影步驟5次形成，其方 法在圖3 1中指示。 因爲本實施例1 4的製造條件在和在實施例1 3中的 圖3 Ο A的製造條件相同的步驟得到，因此只說明不同的 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐) :93 - 525216 A7 B7 五、發明説明（91) 製造步驟如下。應該理解，相應於圖3 Ο A的部分用相同 的參考數字指示。 (請先閱讀背面之注意事項再填寫本頁) 首先，在根據實施例1 3得到圖3 Ο A的製造條件後 ，藉由執行第五光微顯影步驟和蝕刻處理步驟形成金屬接 線4 4 0 2。使用該金屬接線4 4 0 2以便電連接源極接 線4 3 1 1到第二非晶半導體膜4 2 0 9。同時，形成一 個圖素電極4 4 0 1。此外，形成電連接到終端部份的另 一個金屬接線4 4 0 5 (參見圖3 1 B )。 因爲上述光微顯影步驟執行5次，因此可以製造反射 型半導體顯示裝置，其由在其上電鍍金屬薄膜的源極接線 4311、圖素部分4314的反交錯型TFT 43 1 2及其保存電容器43 1 3、和終端部份43 1〇 組成。 另外，藉由使用本實施例在各實施例中製造的模組可 以應用於在實施例1 2中所示電子裝置的顯示部分。 〔實施例1 5〕 經濟部智慧財產局員工消費合作社印紫 在實施例1 3和實施例1 4中，在第一光微顯影步驟 執行後執行電鍍處理步驟。在本實施例1 5中，電鍍處理 步驟在執行第四光微顯影步驟後執行，其參考圖3 4 A到 圖3 6 C說明。 首先，藉由使用具有光透過特性的基底4 9 0 0製造 一個半導體顯示裝置。作爲可用的基底，這種玻璃基底可 以使用鋇硼矽酸玻璃和硼矽酸氧化鋁玻璃，它們通常稱爲 -94 - 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 525216 A7 _____ B7 五、發明説明（92) # 7 0 5 9玻璃和# 1 7 3 7玻璃，由Corning公司製造。 (請先閲讀背面之注意事項再填寫本頁) 可以使用具有光透過特性稱爲石英基底和塑膠基底的這種 基底作爲另一個基底。 在上述基底4 9 0 0的整個表面上形成一個導電層後 ，執行第一光微顯影步驟，形成一個抗餓掩模，並藉由倉虫 刻處理操作的方式去除不必要的部分，以便形成接線和電 極兩者（亦即源極接線4 9 0 2，閘極4 9 0 3和 4904，保存電容器4905和端子4901)(參見 圖 3 4 A )。 上述接線和電極可以用諸如從T i ，T a ，W，Μ 〇 ，C r ，N d選擇的一種元素或包含上述元素的一種合金 或包含上述元素的氮化物的材料製造。此外，從T i ，
Ta，W’Mo ，Cr ，Nd中選擇的多組這種元素、包 含上述元素的多組這種合金或包含上述元素的多組氮北物 可以堆疊在一起，作爲這些接線和電極的材料。 經濟部智慧財產局員工消費合作社印製 接著在整個表面形成一個絕緣膜4 9 0 6。當使用氮 化矽薄膜作爲該絕緣膜時，選擇該絕緣膜的厚度爲5 0到 2 0 0奈米。較佳的，形成具有厚度爲1 5 0奈米的絕緣 膜。應該理解，聞極絕緣膜不限於氮化砂薄膜，而可以使 用諸如氧化矽薄膜、氮氧化矽薄膜、和氧化鉅薄膜作爲絕 緣膜（參見圖3 4 B )。 接著，在絕緣膜4 9 0 6的整個表面上藉由使用已知 方法諸如電漿CVD方法和濺射方法形成具有厚度爲5〇 到2 0 0奈米較佳的1 0 0到1 5 0奈米的第一非晶半導 -95- 本紙張尺度適用中國國家標準（CNS ) A4規格（21 〇 X 297公釐） 525216 Α7 Β7 五、發明説明（93) 體膜4 9 0 7。通常形成一個非晶矽（a - S i )薄膜， 同時具有10 0奈米的薄膜厚度（參見圖3 4B)。 ，形成包含一個導電型（η型或p型）雜質元素 的第二非晶半導體膜4 9 0 8 ，同時具有2 0到8 0奈米 的厚度。在整個表面上藉由使用已知方法諸如電漿1^ VD 方法和濺射方法形成包含能夠施加一種導電型（η型或ρ 型）的雜質元素的第二非晶半導體膜4 9 0 8。在該實施 例中，當使用加有磷的矽作爲靶時，形成包含有η型雜質 元素的第二非晶半導體膜4908(參見圖34Β)。 接著，藉由第二光微顯影步驟的方式形成光阻掩膜 4 9 0 9和4 9 1 0，然後，藉由蝕刻處理操作去除其不 必要的部分，以便形成源極接線5 1 1 1。作爲蝕刻方法 ，在這一情況，既可用濕蝕刻方法也可用乾蝕刻方法（參 見圖3 4 C )。 在這一蝕刻步驟中，當在抗鈾掩模4 9 0 9和 4 9 1 0以外的其他位置順序鈾刻第二非晶半導體膜 4 9 0 8和第一非晶半導體膜4 9 0 7時，在圖素部分 5 1 1 4的一個T F Τ 5 1 1 2中形成第二非晶半導體 膜4 9 1 3和第一非晶半導體膜4 9 1 1。另外，在保存 電容器5 1 1 3中形成第二非晶半導體膜4 9 0 8和第一 非晶半導體膜4 9 0 7。 接著，在去除抗蝕掩模4 9 0 9和4 9 1 0後，進行 第三光微顯影步驟，形成抗蝕掩模5 〇 〇 1 ，並藉由蝕刻 處理操作的方式去除不必要的部分，以便形成第一非晶半 本紙張尺度適用中國國家標準（cns ) a4規格（2ΐ〇χ297公釐） -96 (請先閲讀背面之注意事項再填寫本頁) 、言 經濟部智慈財產局員工消費合作社印製 525216 A7 B7 五、發明説明（94) 導體膜5 0 02和第二非晶半導體膜5003 、5004 、5〇〇5 (參見圖35A)。 (請先閱讀背面之注意事項再填寫本頁) 接著，在去除上述抗蝕掩模5 0 〇 1後，藉由電獎 c v D方法形成用氮氧化矽薄膜製成的厚度爲1 5 〇奈米 的第一中間層絕緣膜5 〇 〇 6 ，使得該第一中間層絕緣膜 5〇0 6可以覆蓋源極接線5 1 1 1 、圖素部分5 1 1 4 的TFT 5112和保存電容器5113(參見圖 3 5 B )。 經濟部智慧財產局員工消費合作社印製
接著，在用氮氧化矽薄膜製成的第一中間層絕緣膜 5 0 〇 6上形成厚度爲1 · 6微米的第二中間層絕緣膜 5 0 0 8，它相應於用丙烯酸樹脂製成的有機絕緣材料。 在本實施例中，選擇用丙烯酸樹脂製成的有機絕緣材料作 爲第二中間層絕緣膜5 0 0 8。另外可選的是，可以使用 聚醯亞胺等類似物作爲有機材料，此外，可以選擇無機材 料。之後，當執行第四光微顯影步驟時，形成一個抗蝕掩 模5 0 0 7，然後，去除在源極接線5 1 1 1和終端部份 5 1 1 0上形成的第一中間層絕緣膜和第二中間層絕緣膜 。另外，形成一個接觸孔，使用該接觸孔電連接保存電容 器5113到第二非晶半導體膜5005 (參見圖35C )° 接著，藉由執行電鍍處理操作在源極接線5 1 1 〇和 終端部份5 1 1 1上形成C u薄膜5 1〇1和5 1〇2 ( 參見圖3 6 A )。在該實施例中，相似於實施例1 3 ，作 爲金屬薄膜，可以使用Ag，Au，Cr ，Fe ，Ni ’ 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -97 - 525216 A 7 B7 五、發明説明（岣 p t ，或這些元素的一種合金。 另外，相似於實施例1 3 ，每一上述製造方法的特徵 在於，在電鍍處理步驟中，藉由使用接線相互連接圖素部 分的源極接線使得彼此成爲同一電位。另外，用於連接這 些源極接線以便成爲等電位的接線可以在電鍍處理操作完 成後用雷射（C〇2雷射器等）切割，或者在電鍍處理操作 完成後，和切割基底同時進行切割。另外，可以使用這些 接線圖樣形成短路環。 隨後，形成厚度爲1 1 〇奈米的透明電極薄膜諸如 I 丁〇（氧化銦錫）。之後，因爲在進行第五光微顯影步 驟和蝕刻處理步驟後，因此形成透明圖素電極5 1 0 3 ( 參見圖36B)。 接著，爲形成金屬接線，進行第六光微顯影步驟和蝕 刻處理步驟。形成金屬接線5 1 〇 5，以便電連接源極接 線5 1 1 1到第二非晶半導體膜5 0 0 3。另外，形成金 屬接線5 1 0 7，以便電連接第二非晶半導體膜5 0 0 5 到透明圖素電極5 1 0 3。另外，形成金屬接線5 1 0 8 ，以便電連接透明圖素電極5 1 0 3到保存電容器 5 1 1 3。另外，形成金屬接線5 1 0 4，以便電連接閘 極到終端部份5 1 1 0。還應該注意，作爲金屬接線材料 ，可以使用由.厚度爲5 0奈米的T i薄膜和厚度爲5〇0 奈米的A 1 -T i合金薄膜兩者製成的疊層薄膜（參見 3 6 C )。 在實施例1 5所示製造半導體顯示裝置的方法中，在 本紙張尺度適用中國國家標準（CNS ) A4規格（21 〇、χ 297公釐） (請先閱讀背面之注意事項再填寫本頁) 1T- 經濟部智慧財產局S工消費合作社印製 -98 - 525216 A7 B7 五、發明説明（96) 形成諸如I T ◦的透明圖素電極後形成金屬接線。如下製 造這種半導體顯示裝置的光微顯影步驟的總數等於在實施 例1 5中的上述製造方法的光微顯影步驟的總數。亦即’ 在形成金屬接線後，形成諸如I T ◦的透明圖素電極。其 結果，可以在製造步驟的開始形成金屬接線或者諸如 I T〇的透明圖素電極。 因爲上述光微顯影步驟執行6次，因此可以製造透射 型半導體顯示裝置，其由在其上電鍍“ C u ”的源極接線 5 1 1 1、圖素部分5 1 1 4的反交錯型TFT 5 1 1 2及其保存電容器5 1 1 3、和終端部份5 1 1 0 組成。 還應該注意，當在圖素電極中使用和金屬接線同樣的 金屬時，可以藉由5次執行光微顯影步驟形成反射型半導 體裝置。 相似於實施例1 3，用I C晶片構造的驅動電路也安 裝在該實施例中。 另外，藉由使用本實施例在各實施例中製造的模組可 以應用於在實施例1 2中所示電子裝置的顯示部分。 〔實施例1 6〕 在上述實施例1 3到實施例1 5中，半導體裝置相應 於之半導體裝置，即圖素部分的T F T用蝕刻通道型製成 。本實施例1 6相應於這樣的半導體裝置，即圖素部分的 T FT用通道阻止型製成，參考圖3 7 A到3 9 C說明這 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） (請先閲讀背面之注意事項再填寫本頁)
經濟部智慧財產局員工消費合作社印製 -99- 525216 A 7 B7 五、發明説明（97) 一點。 (請先閲讀背面之注意事項再填寫本頁) 首先，藉由使用具有光透過特性的基底5 2 0 0製造 一個半導體顯示裝置。作爲可用的基底，這種玻璃基底可 以使用鋇硼矽酸玻璃和硼矽酸氧化鋁玻璃，它們通常稱爲 # 7 〇 5 9玻璃和# 1 7 3 7玻璃，由Corning公司製造。 可以使用具有高透過特性稱爲石英基底和塑膠基底的這種 基底作爲另一*個基底。 在上述基底5 2 0 0的整個表面上形成一個導電層後 ，執行第一光微顯影印刷步驟，形成一個抗鈾掩模，並藉 由蝕刻處理操作的方式去除不必要的部分，以便形成接線 和電極兩者（亦即源極接線5 2 0 2，閘極5 2 0 3和 5204，保存電容器5205和端子5201)(參見 圖 3 7 A )。 上述接線和電極可以用諸如從T i ，T a ，W，Μ 〇 ，C r ，Nd選擇的一種元素或包含上述元素的一種合金 或包含上述元素的氮化物的材料製造。此外，從T i ， 經濟部智慈財產局員工消費合作社印製
Ta ，W，Mo ，Cr ，Nd中選擇的多組這種元素、包 含上述元素的多組這種合金或包含上述元素的多組氮化物 可以堆疊在一起，作爲這些接線和電極的材料。 接著，藉由執行電鍍方法（參見圖3 7 B )在源極接 線5 2 0 2和終端部份5 2 0 1兩者上面形成C u薄膜 5 206和另一 Cu薄膜5 209。藉由用銅薄膜 5 2 0 6塗敷源極接線，可以減小接線電阻，可以降低顯 示器的功耗。這當圖素部分的對角線尺寸超過5英寸時是 -100- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 525216 A7 B7 五、發明説明（％ (請先閱讀背面之注意事項再填寫本頁) 一個優點，因爲由接線電阻引起的功耗在大尺寸顯示器中 變得十分突出。特別，這當接線由T i ，T a ，W，Μ 〇 ，C r ，Nd，其合金或這些元素的氮化物組成時是一個 優點。在本實施例中，使用銅作爲金屬薄膜。另外可選擇 的是可以使用Ag，Au，Cr ，Fe ，Ni ，Pt ，或 這些元素的合金作爲這一金屬薄膜。在本實施例中，使用 銅作爲金屬薄膜。另外可選擇的是可以使用A g，A u， Cr ，Fe ，Ni，Pt ，或這些元素的合金作爲這一金 屬薄膜。 另外，相似於實施例1 3 ，每一上述製造方法的特性 在於，在電鍍處理步驟中，圖素部分的源極接線藉由接線 互相連接，以便彼此成爲同一電位。另外，在執行電鍍處 理操作之後，可以藉由使用雷射（C〇2雷射器等）切割出 用於連接這些源極接線以便成爲同一電位的接線，或者在 執行電鍍處理操作之後，和切割基底同時切割出來。另外 ，可以使用這些接線圖樣形成短路環。 經濟部智慧財產局員工消費合作社印製 接著在整個表面形成一個絕緣膜5 2 0 7。當使用氮 化矽薄膜作爲該絕緣膜時，選擇該絕緣膜的厚度爲5 0到 2 0 0奈米。較佳的，形成具有厚度爲1 5 0奈米的絕緣 膜。應該理解，閘極絕緣膜不限於氮化矽薄膜，而可以使 用諸如氧化砂薄膜、氮氧化矽薄膜、和氧化钽薄膜作爲絕 緣膜（參見圖3 7 C )。 接著，在絕緣膜5 2 0 7的整個表面上藉由使用已知 方法諸如電漿CVD方法和濺射方法形成具有厚度爲5〇 本紙張尺度適用中國國家標準(CNS ) A4規格（210Χ 297公釐） ~j〇V ~ 525216 A7 B7 五、發明説明（99) (請先閲讀背面之注意事項再填寫本頁) 到2 0 0奈米較佳的1 0 0到1 5 0奈米的第一非晶半導 體膜5 2 0 8。通常形成一個非晶矽（a - S i )薄膜， 同時具有10 0奈米的薄膜厚度（參見圖3 7C)。 接著’藉由第二光微顯影步驟的方式形成光阻掩膜 5 3 0 1和5 3 0 2，然後，藉由蝕刻處理操作去除其不 必要的部分’以便形成源極接線5 4 1 1。作爲蝕刻方法 ，在這一情況，既可用濕蝕刻方法也可用乾蝕刻方法（參 見圖3 8 A )。 在這一蝕刻步驟中，當在抗蝕掩模5 3 0 1和 5 3 0 2以外的其他位置鈾刻非晶半導體膜5 2 0 8時， 在圖素部分的一個TFT 54 1 2中形成非晶半導體膜 5 3 0 3。另外，在保存電容器5 4 1 3中形成非晶半導 體膜5 3 0 4。 經濟部智慧財產局員工消費合作社印製 接著，在非晶體半導體層5 3 0 3上形成厚度爲 1 〇 0到2 0 0奈米的絕緣膜。該絕緣膜可以用氧化矽或 氮化矽製成。在圖3 8 A中，藉由暴露處理操作形成以自 校準方式組成通道保護薄膜的第二絕緣層5 3 0 5和 5 3 0 6，同時光從後表面暴露和使用聞極作爲掩模。 接著，執行摻雜處理步驟以便形成η通道型T F T的 L D D (輕微摻雜汲區）區域。作爲摻雜方法，執行離子 摻雜方法或者離子植入方法。磷作爲η型雜質加入，同時 使用第二絕緣層5 3 0 5和5 3 0 6用作掩模，形成雜質 區5307到5309。該區域的施主濃度選擇爲ΐχ 1 〇16 到 lx 1 017/cm3 (參見圖 38B)。 本紙張尺度適用中國國家標率（CNS ) A4規格（210x297公釐） -102 - 525216 A7 B7 五、發明説明（iq〇 (請先閱讀背面之注意事項再填寫本頁) 接著，藉由電獎CVD方法形成用氮氧化砂薄膜製成 的厚度爲1 5 0奈米的第一中間層絕緣膜5 3 1 1 ，使得 5亥弟一中間層絕緣膜5 3 1 1可以覆蓋源極接線5 4 1 1 、圖素部分5 4 1 4的TFT 5 4 1 2和保存電容器 5413 (參見圖 38C)。 經濟部智慧財產局S工消費合作社印製 接著，在用氮氧化矽薄膜製成的第一中間層絕緣膜 5 3 1 1上形成厚度爲1 · 6微米的第二中間層絕緣膜 5 4 0 2 ，它相應於用丙烯酸樹脂製成的有機絕緣材料。 在本實施例中，選擇用丙烯酸樹脂製成的有機絕緣材料作 爲第二中間層絕緣膜。另外可選的是，可以使用聚醯亞胺 等類似物作爲有機材料，此外，可以選擇無機材料。之後 ，當執行第四光微顯影步驟時，形成一個抗蝕掩模 5 4 0 1 ，然後，藉由執行乾蝕刻步驟形成一個接觸孔。 使用該接觸孔以便電連接源極接線5 4 1 1到非晶半導體 膜5 3 0 7。同時，形成另一個接觸孔，其用於電連接保 存電容器5 4 1 3到非晶半導體膜5 3 0 9。另外，在終 端部份5 4 1 0中形成另一個接觸孔，該接觸孔用於電連 接閘極接線到終端部份5 4 1 0 (參見圖3 9 A )。 隨後，形成厚度爲1 1 0奈米的透明電極薄膜諸如 I T〇（氧化銦錫）。之後，因爲進行第五光微顯影步驟 和蝕刻處理步驟，因此形成透明圖素電極5 4 0 3 (參見 圖 3 9 B )。 接著，爲形成金屬接線，進行第六光微顯影步驟和飽 刻處理步驟。形成金屬接線5 4 0 5，以便電連接源極接 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -1 03 - 525216 A7 B7 五、發明説明（1Φ 線5 4 1 1到非晶半導體膜5 3 0 7。另外，形成金屬接 線5 4 0 7 ’以便電連接非晶半導體膜5 3 0 9到透明圖 素電極5 4 0 3。另外，形成金屬接線5 4 0 8，以便電 連接透明圖素電極5 4 0 3到保存電容器5 4 1 3。另外 ，形成金屬接線5 4 0 4，以便電連接閘極到終端部份 5 4 1 0。還應該注意，作爲金屬接線材料，可以使用由 厚度爲5 0奈米的T i薄膜和厚度爲5 0 0奈米的A 1 -Ti合金薄膜兩者製成的疊層薄膜（參見39 C)。 在實施例1 6所示製造半導體顯示裝置的方法中，在 形成諸如I T ◦的透明圖素電極後形成金屬接線。如下製 造這種半導體顯示裝置的光微顯影步驟的總數等於在實施 例1 6中的上述製造方法的光微顯影步驟的總數。亦即， 在形成金屬接線後，形成諸如I T〇的透明圖素電極。其 結果，可以在製造步驟的開始形成金屬接線或者諸如 I TO的透明圖素電極。 因爲上述光微顯影步驟執行6次，因此可以製造透射 型半導體顯示裝置，其由在其上電鎪“ C u ”的源極接線 5411、圖素部分5414的反交錯型TFT 5 4 1 2及其保存電容器5 4 1 3、和終端部份5 4 1〇 組成。 還應該注意，當在圖素電極中使用和金屬接線同樣的 金屬時，可以藉由5次執行光微顯影步驟形成反射型半導 體裝置。 相似於實施例1 3 ’用I C晶片構造的驅動電路也安 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) -裝· 經濟部智慧財產局員工消費合作社印製 -104- 525216 Α7 Β7 五、發明説明（ιφ 裝在該實施例中。 另外，根據各實施例藉由使用在實施例1 6中所示技 術製造液晶模組，然後，所製造的液晶模組可以應用於在 實施例1 2中所示電子裝置的顯示單元。 如前詳細說明，在通常稱爲主動矩陣型液晶顯示設備 的半導體設備中，即使當其圖素部分的面積增加和顯示器 螢幕放大，也可以實現更好的顯示。因爲圖素部分的源極 接線的電阻値大大減小，因此，本發明可應用於對角線例 如爲4 0英寸和對角線爲5 0英寸的大尺寸顯示幕幕。 雖然較佳的實施例參考液晶顯示器說明，但是本發明 不應該限制到液晶顯示器。例如，本發明可以應用到主動 矩陣有機場致發光顯示設備（也稱爲有機發光顯示設備） (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局g(工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210x297公釐） -105 -

Claims (1)

  1. 525216 A8 B8 C8 D8 ___ 六、申請專利範圍 1 · 一種半導體裝置，包含： 圖素部分，包含至少一個第一 η通道型薄膜電晶體和 至少一個源極接線，該η通道型薄膜電晶體包含： 在一個基底的一個絕緣表面上的半導體胃； 在該半導體層上的一個絕緣膜；和 在半導體層上的閘極，其間插入絕緣膜’其中’該源 極接線包含一個由與閘極同樣材料組成的第一接線和1 S少 部分覆蓋該第一接線的第一導電膜，其中’該第一導電膜 包含具有比閘極低的電阻率的導電材料； 在基底上的驅動電路，包含至少一個第二η通道型薄 膜電晶體和至少一個Ρ通道型T F Τ ; 終端部份，包含一個由與閘極同樣材料組成的第二接 線和至少部分覆蓋第二接線的第二導電膜，其中，該第二 導電膜由具有比閘極低的電阻率的導電材料組$。 2 ·如申請專利範圍第1項之半導體裝置，其中，每 一第一和第二導電膜包含至少一從由C u ，a 1 ，Au， A g和它們的合金組成的組中選擇的材料。 3 . —種半導體裝置，包含： 圖素部分’包含至少一個η通道型薄膜電晶體和至少 一個電鍍的源極接線’ η通道型薄膜電晶體包含在一個基 底的一個絕緣表面上的半導體層，在該半導體層上的一個 絕緣膜和在該絕緣膜上的閘極； 在基底上的驅動電路’包含至少〜個第二11通道型薄 膜電晶體和至少一個ρ通道薄膜電晶體；和 本紙張尺度適用中國國家揉準（CNS ) Α4規格（210X297公釐) " · - ' 106 < (請先閎讀背面之注意事項再填寫本頁) 、1T 經濟部智慧財產局員工消費合作社印製 525216 A8 B8 C8 D8 六、申請專利範圍 在基底上的電鍍的終端部份。 4 ·如申請專利範圍第3項之半導體裝置，其中，每 (請先閱讀背面之注意事項再填寫本頁) 一終端部份和圖素部分的源極接線具有用一個導電膜至少 部分覆蓋的表面，該導電膜包含至少一從由C u，A 1 ， A u，A g和它們的合金組成的組中選擇的材料。 5 ·如申請專利範圍第3項之半導體裝置，其中，電 鍍的源極接線和電鍍的終端部份同時電鍍。 6 .如申請專利範圍第3項之半導體裝置，其中，電 鍍的源極接線和電鍍的終端部份在分開的步驟中電鍍。 7 ·如申請專利範圍第3項之半導體裝置，其中，電 鍍的源極接線藉由電鍍用和閘極同樣的材料製成的線形成 〇 8 ·如申請專利範圍第3項之半導體裝置，其中，電 鍍的源極接線藉由電鍍由具有比閘極低的電阻率的導電材 料組成的線形成。 經濟部智慧財產局員工消費合作社印製 9 .如申請專利範圍第8項之半導體裝置，其中，自 具有比閘極低的電阻率的導電材料組成的接線藉由印刷方 法形成。 1 〇 .如申請專利範圍第3項之半導體裝置，其中， 第二η通道薄膜電晶體和p通道薄膜電晶體組成一個 C Μ〇S電路。 1 1 ·如申請專利範圍第1或3項之半導體裝置，：g： 中，第一 η通道薄膜電晶體具有與閘極重疊的通’道形成區 ，該通道形成區具有和閘極同樣的寬度。 本纸張尺度適用中國國家梯準（CNS )八4規格（210X 297公釐） -107 - 525216 A8 B8 C8 D8 六、申請專利範圍 ^ 1 2 ·如申請專利範圍第1或3項之半導體裝置，進 一步包含一個與閘極重疊的通道形成區和一個與閘極部分 重疊的雜質區，其中，閘極具有一個錐形部分。 1 3 ·如申請專利範圍第1 2項之半導體裝置，其中 ，第一η通道薄膜電晶體具有三個通道形成區。 1 4 . 一種半導體裝置，包含： 在一個基底上的圖素部分，包含至少一個第一 η通道 薄膜電晶體和至少一個源極接線，該η通道薄膜電晶體包 含： 在絕緣表面上的一個半導體層； 在該半導體層上的一個絕緣膜；和 在半導體層上的聞極’其間插入絕緣膜，其中，該源 極接線包含一個由與閘極同樣材料組成的第一接線和至少 部分覆蓋該第一接線的第一導電膜，其中，該第一導電膜 包含具有比閘極低的電阻率的導電材料； 在基底上的驅動電路，包含至少第二和第三η通道薄 膜電晶體； 終端部份，包含一個由與閘極同樣材料組成的第二接 線和至少部分覆蓋第二接線的第二導電膜，其中，該第二 導電膜由具有比閘極低的電阻率的導電材料組成。 1 5 .如申請專利範圍第1 4項之半導體裝置，其中 ，每一第一和第二導電膜包含至少一從由C u，a 1 ， A u，A g和它們的合金組成的組中選擇的材料。· 16.—種半導體裝置，包含： (請先閎讀背面之注意事項再填寫本頁} 訂 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -108 - 525216 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 々、申請專利範圍 在一個基底上的圖素部分，包含至少一個η通道开 膜電晶體和至少一個電鍍的源極接線，該η通道型薄_ 晶體包含在一個絕緣表面上的一個半導體層，在該/半_ _ 層上的一個絕緣膜和在該絕緣膜上的一個閘極； 一個在該基底上的驅動電路，包含至少第二和第= 二 π 通道薄膜電晶體；和 一個在該基底上的電鍍的終端部份。 1 7 ·如申請專利範圍第1 6項之半導體裝置+ ，每一終端部份和圖素部分的源極接線具有至少部分$ _ 個導電膜覆蓋的表面，該導電膜包含至少一從由C u， A 1 ，A u，A g和它們的合金組成的組中選擇的材料。 1 8 ·如申請專利範圍第1 6項之半導體裝置，_ φ ’電鍍的源極接線和電鍍的終端部份同時電鍍。 1 9 ·如申請專利範圍第1 6項之半導體裝置，_ φ ’電鍍的源極接線和電鍍的終端部份在分開的步驟中w _ 〇 2 0 ·如申請專利範圍第1 6項之半導體裝置，其中 ’電鍍的源極接線藉由電鍍用和閘極同樣材料製成的接線 形成。 2 1 ·如申請專利範圍第1 6項之半導體裝置，其中 ’電鍍的源極接線藉由電鍍包含具有比閘極低的電阻率的 導電材料的接線形成。 2 2 ·如申請專利範圍第2 1項之半導體裝置，其中 ’藉由印刷方法形成包含具有比閘極低的電阻率的導電材 本紙張尺度適用中國國家標準（CNS ) a4規格（2i〇X297公釐） C碕先閲讀背面之注意事¾再填寫本頁)
    -109 - 52^2i6 Α8 Β8 C8 D8 7'申請專利範圍 料的接線。 2 3 .如申請專利範圍第1 4或1 6項之半導體裝置 ’其中，用第二和第三η通道薄膜電晶體形成至少一個 E EM〇s電路和E DM〇S電路。 2 4 .如申請專利範圍第1 4或1 6項之半導體裝置 ’其中，第一 η通道薄膜電晶體具有一個與閘極重疊的通 道形成區，該通道形成區的寬度和閘極的寬度相同。 2 5 ·如申請專利範圍第1 4或1 6項之半導體裝置 ’進一步包含一個與閘極重疊的通道形成區和一個與閘極 部分重疊的雜質區，其中，閘極具有錐形部分。 2 6 .如申請專利範圍第2 5項之半導體裝置，其中 ’第一 η通道薄膜電晶體具有三個通道形成區。 2 7 ·如申請專利範圍第1 ，3 ，1 4，或1 6項之 半導體裝置，其中，驅動電路的η通道薄膜電晶體包含一 個具有錐形部分的閘極，一個與閘極重疊的通道形成區和 一個與閘極部分重疊的雜質區。 2 8 ·如申請專利範圍第1 ，3，1 4，或1 6項之 半導體裝置，其中，至少一個η通道薄膜電晶體的雜質區 具有雜質濃度，其濃度梯度至少在lx 1 〇 17到lx 1 018原子/ cm3，它隨著離開其通道形成.區的距離增 加而增加。 2 9 ·如申請專利範圍第1 ，3，1 4，或1 6項之 半導體裝置，其中，至少一個η通道薄膜電晶體具有多個 通道形成區。 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 110- 525216 A8 B8 C8 ________ D8 六、申請專利範圍 3 0 ·如申請專利範圍第1 ，3 ，1 4 ，或1 6項之 半導體裝置，其中，該半導體裝置是透射型液晶模組。 (請先閲讀背面之注意事項再填寫本頁) 3 1 ·如申請專利範圍第1 ，3 ，1 4 ，或1 6項之 半導體裝置，其中，該半導體裝置是反射型液晶模組。 3 2 ·如申請專利範圍第1 ，3 ，1 4，或1 6項之 半導體裝置，其中，該半導體裝置至少是一個從包含視頻 相機、數位相機、頭戴顯示器、汽車導航系統、投影器、 汽車音響系統、個人電腦、攜帶型資訊終端、數位通用碟 播放機和電子門裝置組成的組中選擇的裝置。 3 3 · —種半導體裝置之製造方法，包含： 在一個基底上形成至少第一和第二半導體層； 在第一和第二半導體層上形成一個第一絕緣膜； 在第一絕緣膜上形成至少第一和第二聞極、至少一個 用於爲圖素部分的源極接線和終端部份的一個電極； 以第一 K極作爲掩模，至少在第一半導體層引入N型 雜質以形成第一N型雜質區； 藉由蝕刻給第一和第二閘極提供錐形部分； 經濟部智慧財產局員工消費合作社印製 經由第一閘極的錐形部分導入N型雜質至至少第一半 導體層以形成第二N型雜質區； 經由第二閘極的錐形部分導入P型雜質至.第二半導體 層以形成一個P型雜質區； 電鍍圖素部分的源極接線和終端部份； 形成覆蓋圖素部分的源極接線和終端部份的第二絕緣 膜； -111 - 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 525216 A8 B8 C8 D8 々、申請專利範圍 在第二絕緣膜上形成圖素部分的閘極接線和驅動電路 的源極接線。 (請先閲讀背面之注意事項再填寫本頁) 34·—種半導體裝置之製造方法，包含： 在一個基底上形成至少第一和第二半導體層； 在第一和第二半導體層上形成一個第一絕緣膜； 形成至少第一和第二閘極、圖素部分的至少一個源極 接線和終端部份的一個電極； 以第一閘極作爲掩模，至少在第一半導體層引入N型 雜質以形成第一N型雜質區； 藉由鈾刻提供第一和第二閘極錐形部分； 經由第一閘極的錐形部分而引入N型雜質至至少第一 半導體層以形成第二N型雜質區； 經由第二閘極的錐形部分而引入P型雜質至第二半導 體層以形成一個P型雜質區； 電鍍圖素部分的源極接線； 電鍍終端部份； 在圖素部分的源極接線和終端部份上形成第二絕緣膜 經濟部智慧財產局員工消費合作社印製 J 在第二絕緣膜上形成圖素部分的閘極接線和驅動電路 的源極接線。 . 3 5 .如申請專利範圍第3 3或3 4項之方法，其中 ，圖素部分的每一源極接線和終端部份包含一種從由C u ，A 1 ，A u，A g和它們的合金組成的組中選擇的材料 --- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 112- 525216 A8 B8 C8 D8 六、申請專利範圍 (請先閱讀背面之注意事項再填寫本頁) 3 6 .如申請專利範圍第3 3或3 4項之方法，其中 ，該圖素部分的源極接線藉由在其電鍍期間的接線連接到 和該圖素部分的另一個源極接線同樣的電位。 3 7 ·如申請專利範圍第3 3或3 4項之方法，其中 ，該圖素部分的源極接線藉由在其電鍍期間的接線連接到 和該圖素部分的另一個源極接線同樣的電位，該接線在電 鍍後用雷射切割。 3 8 ·如申請專利範圍第3 3或3 4項之方法，其中 ，該圖素部分的源極接線藉由在其電鍍期間的接線連接到 和該圖素部分的另一個源極接線同樣的電位，該接線在電 鍍後與基底一起切割。 39·—種半導體裝置之製造方法，包含： 在一個基底上形成至少一個半導體層； 在該半導體層上形成一個絕緣膜； 在第一絕緣膜上形成至少一個第一閘極、至少一個源 極接線和終端部份的一個電極； 經濟部智慧財產局員工消費合作社印製 以第一閘極作爲掩模，在該半導體層中引入N型雜質 區以形成第一N型雜質區； 提供一個錐形部分至第一閘極； 經由第一閘極的錐形部分，引入N型雜質.區至半導體 層以形成第二N型雜質區； 電鍍圖素部分的源極接線和終端部份； 形成覆蓋圖素部分的源極接線和終端部份的第二絕緣 膜； 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -113- 525216 A8 B8 C8 _______ D8 六、申請專利範圍 在第二絕緣膜上形成圖素部分的閘極接線和驅動電路 的源極接線。 (請先閲讀背面之注意事項再填寫本頁) 40·—種半導體裝置之製造方法，包含： 在一個基底上形成至少一個半導體層； 在該半導體層上形成一個絕緣膜； 在第一絕緣膜上形成至少一個第一閘極、至少一個源 極接線和終端部份的一個電極； 以第一閘極作爲掩模，在該半導體層中引入N型雜質 區以形成第一 N型雜質區； 提供一個錐形部分至第一閘極； 經由第一閘極的錐形部分，將N型雜質區引入半導體 層以形成第二N型雜質區； 電鍍圖素部分的源極接線； 電鍍終端部份； 形成覆蓋圖素部分的源極接線和終端部份的第二絕緣 膜； 經濟部智慧財產局員工消費合作社印製 在第二絕緣膜上形成圖素部分的閘極接線和驅動電路 的源極接線。 4 1 ·如申請專利範圍第3 9或4 0項之方法，其中 ，圖素部分的每一源極接線和終端部份至少包含一種從由 C u，A 1 ，A u，A g和它們的合金組成的組中選擇的 材料。 4 2 .如申請專利範圍第3 9或4 0項之方法，其中 ，該圖素部分的源極接線藉由在其電鍍期間的接線連接到 本紙張尺度適用中國國家揉準（CNS ) A4規格（210X297公釐） -114 - 525216 ABCD 六、申請專利範圍 和該圖素部分的另一個源極接線同樣的電位。 (請先閣讀背面之注意事項再填寫本頁) 4 3 ·如申請專利範圍第3 9或4 0項之方法，其中 ，該圖素部分的源極接線藉由在其電鍍期間的接線連接到 和該圖素部分的另一個源極接線同樣的電位，該接線在電 鍍後用雷射切割。 4 4 .如申請專利範圍第3 3或34項之方法，其中 ，該圖素部分的源極接線藉由在其電鍍期間的接線連接到 和該圖素部分的另一個源極接線同樣的電位，該接線在電 鍍後與基底一起切割。 45.—種半導體裝置，包含： 在一個基底上的圖素部分，包含至少一個第一 p通道 薄膜電晶體和至少一個源極接線，該第一 P通道薄膜電晶 體包含： 在一個絕緣表面上的半導體層； 在該半導體層上的一個絕緣膜；和 經濟部智慧財產局員工消費合作社印製 在該半導體層上的閘極，其間插入絕緣膜，其中，源 極接線包含由與閘極同樣的材料組成的第一接線和至少部 分覆蓋第一接線的第一導電膜；其中，第一導電膜包含具 有比閘極低的電阻率的導電材料； 在基底上的驅動電路，至少包含第二和第三P通道薄 膜電晶體； 終端部份，包含一個由與閘極同樣材料組成的第二接 線和至少部分覆蓋第二接線的第二導電膜，其中、第二導 電膜包含具有比閘極低的電阻率的導電材料。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -11&- 525216 A8 B8 C8 D8 六、申請專利範圍 4 6 . —種半導體裝置，包含： 在一個基底上的圖素部分，包含至少一個P通道薄膜 電晶體和至少一個電鍍的源極接線： 在該基底上的驅動電路，包含至少第二和第三P通道 薄膜電晶體；和 在該基底上一個電鍍的終端部份。 4 7 .如申請專利範圍第4 5或4 6項之半導體裝置 ，其中，用第二和第三p通道薄膜電晶體至少形成一個 E EM〇S電路和一個EDM〇S電路。 48.—種半導體裝置，包含： 在一個基底上形成的至少一個薄膜電晶體，該薄膜電 晶體包含一個在絕緣表面上的閘極，覆蓋該閘極的一個絕 緣層，位於閘極上的一個通道形成區，其間夾有絕緣層， 與該通道形成區接觸的源和汲區； 至少一個在絕緣表面上形成的源極接線，其中，該源 極接線包含一個第一導體和一個在該第一導體的表面上形 成的第二導體，其中，由絕緣層覆蓋源極接線； 至少在薄膜電晶體上形成的第一絕緣膜； 在第一絕緣膜上形成的第二絕緣膜； 在第二絕緣膜上形成的、連接源極接線和·薄膜電晶體 的一個第一金屬接線； 在第二絕緣膜上形成的、連接薄膜電晶體和儲存電容 器的一個第二金屬接線； 包含一個透明電極和在第二絕緣膜上形成的一個圖素 本紙張尺度適用中國國家梂準（CNS ) Α4規格（210 X 297公鼇） (請先閱讀背面之注意事項再填寫本貢) 裝· 、1T 經濟部智慧財產局員工消費合作社印製 -.116- 525216 Α8 Β8 C8 D8 六、申請專利範圍 電極，其中，該圖素電極電連接到薄膜電晶體； 在基底上形成的一個電鍍的端子。 (請先閱讀背面之注意事項再填寫本頁) 4 9 ·如申請專利範圍第48項之半導體裝置，其中 ’該第二導體用電鍍方法形成。 5 0 · —種半導體裝置，包含： 在一個基底上形成的至少一個薄膜電晶體，該薄膜電 晶體包含一個在絕緣表面上的閘極，覆蓋該閘極的一個絕 緣層，位於閘極上的一個通道形成區，其間夾有絕緣層， 與該通道形成區接觸的源和汲區； 至少一個在絕緣表面上形成的源極接線，其中，該源 極接線包含一個第一導體和一個在該第一導體的表面上形 成的第二導體，其中，由絕緣層覆蓋源極接線； 至少在薄膜電晶體上形成的第一絕緣膜； 在第一絕緣膜上形成的第二絕緣膜； 在第二絕緣膜上形成的、連接源極接線、薄膜電晶體 或儲存電容器的金屬接線； 經濟部智慧財產局員工消費合作社印製 在第二絕緣膜上形成的、連接薄膜電晶體和儲存電容 器的一個第二金屬接線； 包含一個金屬和在第二絕緣膜上形成的圖素電極； 在基底上形成的一個電鍍的端子。 . 5 ]_ .如申請專利範圍第4 8或5 0項之半導體裝置 ，其中，第二導體包含至少一種從由Cu ’ Ag，au， C r ，F e，N i ，和P t組成的組中選擇的材料。 5 2 ·如申請專利範圍第4 8或5 0項之半導體裝置 -117- 本紙張尺度適用中國國家揉準（CNS ) Α4規格（210Χ297公釐） 525216 A8 B8 C8 D8 六、申請專利範圍 ，其中，終端部份和源極接線同時電鍍。 53·—種半導體裝置之製造方法，包含： 在一個絕緣表面上形成一個源極接線、一個閘極和一 個終端部份； 在源極接線的表面和終端部份的表面形成〜個金屬塗 層； 在金屬塗層和閘極上形成一個絕緣膜； 在絕緣膜上形成第一非晶半導體膜； 在第一非晶半導體膜上形成包含一個η型雜質的第二 非晶半導體膜； 藉由蝕刻第二非晶半導體膜形成源和汲區； 在第二非晶半導體膜上形成第一中間層絕緣膜； 在第一中間層絕緣膜上形成第二中間層絕緣膜； 藉由蝕刻絕緣膜、第一中間層絕緣膜和第二中間層絕 緣膜形成接觸孔； 在第二中間層絕緣膜上形成一個圖素電極，該圖素電 極包含一個透明電極； 形成電連接源極接線和圖素部分的薄膜電晶體的第一 接線和電連接圖素部分和該圖素電極的薄膜電晶體、儲存 電容器和該圖素電極的第二接線。 . 54.—種半導體裝置之製造方法，包含： 在一個絕緣表面上形成一個源極接線、一個閘極和一 個終端部份； 在源極接線的表面和終端部份的表面形成一個金屬塗 本紙張尺度適用中國國家梂準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂 ♦ 經濟部智慧財產局員工消費合作社印製 '118- 525216 Α8 Β8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 層； 在金屬塗層和閘極上形成一個絕緣膜； 在絕緣膜上形成第一非晶半導體膜； 在第一非晶半導體膜上形成包含一個η型雜質的第二 非晶半導體膜； 藉由鈾刻第二非晶半導體膜形成源和汲區； 在第二非晶半導體膜上形成第一中間層絕緣膜； 在第一中間層絕緣膜上形成第二中間層絕緣膜； 藉由蝕刻絕緣膜、第一中間層絕緣膜和第二中間層絕 緣膜形成接觸孔； 在第二中間層絕緣膜上形成一個金屬接線，它電連接 源極接線和圖素部分的薄膜電晶體，和一個圖素電極，它 電連接圖素部分的薄膜電晶體和儲存電容器，該圖素電極 包含一種金屬。 55·—種半導體裝置之製造方法，包含步驟： 在一個絕緣表面上形成一個源極接線、一個閘極和一 個終端部份的第一步驟； 在源極接線、閘極、和終端部份上形成一個絕緣膜的 第二步驟； 在絕緣膜上形成第一非晶半導體膜的第三步.驟； 在第一非晶半導體膜上形成包含一個η型雜質的第二 非晶半導體膜的第四步驟； 藉由鈾刻第二非晶半導體膜形成源和汲區的第五步驟 (請先閱讀背面之注意事項再填寫本頁) 裝· 訂* ♦ 本紙張尺度適用中國國家樣準（CNS ) Α4規格（21 Οχ297公釐） -119 - 525216 ABCD 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 在第二非晶半導體膜上形成第一中間層絕緣膜的第六 步驟； 在第一中間層絕緣膜上形成第二中間層絕緣膜的第七 步驟； 藉由蝕刻第一絕緣膜、第一中間層絕緣膜和第二中間 層絕緣膜形成接觸孔的第八步驟； 在源極接線的表面和在終端部份的表面形成金屬塗層 的第九步驟； 在第二中間層絕緣膜上形成一個包含一個透明電極的 圖素電極的第十步驟； 形成電連接源極接線和圖素部分的薄膜電晶體的第一 金屬接線和電連接圖素部分和該圖素電極的薄膜電晶體、 儲存電容器和該圖素電極的第二金屬接線的第十一步驟。 56 · —種半導體裝置之製造方法，包含步驟 在一個絕緣表面上形成一個源極接線、一個閘極和一 個終端部份的第一步驟； 在源極接線的表面和在閘極的表面形成金屬塗層的第 二步驟； 在金屬塗層和閘極上形成一個絕緣膜的第三步驟； 在絕緣膜上形成一個非晶半導體膜的第四步.驟； 在非晶半導體膜上形成源和汲區的第五步驟；. 在非晶半導體膜上形成第一中間層絕緣膜的第六步驟 在第一中間層絕緣膜上形成第二中間層絕緣膜的第七 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）
    (請先閱讀背面之注意事項再填寫本頁)
    -120- 經濟部智慧財產局員工消費合作社印製 525216 A8 B8 C8 D8 _______- 六、申請專利範圍 步驟； 在第二中間層絕緣膜上形成一個包含一個透明電極的 圖素電極的第八步驟； 藉由蝕刻絕緣膜、第一中間層絕緣膜和第二中間層絕 緣膜形成接觸孔的第九步驟； 在第二中間層絕緣膜上形成電連接源極接線和圖素部 分的薄膜電晶體的一個金屬接線和包含一個電連接薄膜® 晶體和儲存電容器的金屬的圖素電極的第十步驟。 5 7 _如申請專利範圍第5 3 ，5 4，5 5或5 6項 之方法，其中，藉由電鍍方法在源極接線和終端部份上形 成金屬塗層。 5 8 .如申請專利範圍第5 3 ，5 4，5 5或5 6項 之方法，其中，藉由電鍍方法同時在源極接線和終端部份 上形成金屬塗層。 5 9 .如申請專利範圍第4 8或5 0項之半導體裝置 ，其中，通道形成區包含一個非晶體半導體和源和汲區包 含包含η型雜質的非晶體半導體。 60.—種半導體裝置，包含： 一個圖素部分和用於驅動該圖素部分的驅動電路，兩 者都在同一基底上形成，其中，在圖素部分和驅動電路部 分中包含的所有薄膜電晶體都是ρ通道薄膜電晶體；. 在一個絕緣表面上形成的圖素部分的一個薄膜電晶體 的閘極； 電連接到圖素部分的薄膜電晶體的源極接線，該源極 本紙張尺度適用中國國家標準（CNS ) Α4規格（210 X 297公釐） -Ί21 - (請先閱讀背面之注意事項再填寫本頁)
    525216 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 接線在絕緣表面上形成，包含和薄膜電晶體的閘極同樣的 導電層； 一個在薄膜電晶體、閘極和源極接線上形成的絕緣膜 一個在絕緣膜上形成的和藉由一個第一接觸孔電連接 到圖素部分的薄膜電晶體的閘極的閘極接線； 一個在絕緣膜上形成的並藉由該絕緣膜的一個第二接 觸孔電連接到圖素部分的薄膜電晶體的圖素電極； 一個在絕緣膜上形成的並藉由第三接觸孔電連接到源 極接線和圖素部分的薄膜電晶體的連接電極。 6 1 ·如申請專利範圍第6 0項之半導體裝置，其中 ，該圖素電極包含一個透明的導電膜，並藉由一個連接電 極電連接到薄膜電晶體。 6 2 ·如申請專利範圍第6 0項之半導體裝置，其中 ，該圖素電極是一個反射型電極，並直接連接到薄膜電晶 體。 6 3 .如申請專利範圍第6 0項之半導體裝置，其中 ，該源極接線具有一種導電塗層，其電阻率低於圖素部分 的薄膜電晶體的閘極的電阻率。 6 4 .如申請專利範圍第6 0項之半導體裝置，其中 ，該導電塗層藉由電鍍形成。 65.—種半導體裝置，包含： 一個圖素部分和用於驅動該圖素部分的驅動電路，雨 者都在同一基底上形成’其中’在圖素部分和驅動電路部 (請先閱讀背面之注意事項再填寫本頁) 續
    裝_ 、1T
    本紙張尺度適用中國國家標準（CNS〉Α4規格（210 X 297公釐） -Ί22- 525216 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 分中包含的所有薄膜電晶體都是η通道薄膜電晶體； 在一個絕緣表面上形成的圖素部分的一個薄膜電晶體 的閘極； 電連接到圖素部分的薄膜電晶體的源極接線，該源極 接線在絕緣表面上形成，包含和薄膜電晶體的閘極同樣的 導電層； 一個在薄膜電晶體、閘極和源極接線上形成的絕緣膜 ， 一個在該絕緣膜上形成的和藉由一個第一接觸孔電連 接到圖素部分的薄膜電晶體的閘極的閘極接線； 一個在絕緣膜上形成的並藉由該絕緣膜的一個第二接 觸孔電連接到圖素部分的薄膜電晶體的圖素電極； 一個在絕緣膜上形成的並藉由第三接觸孔電連接到源 極接線和圖素部分的薄膜電晶體的連接電極。 6 6 ·如申請專利範圍第6 5項之半導體裝置，其中 ，該圖素電極包含一個透明導電膜，並藉由一個連接電極 電連接到薄膜電晶體。 6 7 ·如申請專利範圍第6 5項之半導體裝置，其中 ，該圖素電極是一個反射型電極，並直接連接到薄膜電晶 體。 · 6 8 .如申請專利範圍第6 5項之半導體裝置，其中 ，該源極接線具備一種導電塗層，其電阻率低於圖素部分 的薄膜電晶體的閘極的電阻率。 6 9 ·如申請專利範圍第6 5項之半導體裝置，其中 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -123- (請先閲讀背面之注意事項再填寫本頁)
    525216 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 ，該導電塗層藉由電鍍形成。 7 〇 .如申請專利範圍第6 0或6 5項之半導體裝置 ，其中，該半導體裝置至少是一個從包含視頻相機、數位 相機、頭戴顯示器、汽車導航系統、投影器、汽車音響系 統、個人電腦、攜帶型資訊終端、數位通用碟播放機和電 子門裝置組成的組中選擇的裝置。 (請先閱讀背面之注意事項再填寫本頁)
    本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -124-
TW090129340A 2000-12-11 2001-11-27 Semiconductor device, and manufacturing method thereof TW525216B (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000376722A JP4112168B2 (ja) 2000-12-11 2000-12-11 半導体装置およびその作製方法
JP2000389093A JP4737828B2 (ja) 2000-12-21 2000-12-21 半導体装置の作製方法
JP2000400280A JP4789322B2 (ja) 2000-12-28 2000-12-28 半導体装置及びその作製方法

Publications (1)

Publication Number Publication Date
TW525216B true TW525216B (en) 2003-03-21

Family

ID=27345412

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090129340A TW525216B (en) 2000-12-11 2001-11-27 Semiconductor device, and manufacturing method thereof

Country Status (6)

Country Link
US (7) US6953951B2 (zh)
KR (2) KR100880437B1 (zh)
CN (2) CN102646685B (zh)
MY (1) MY144716A (zh)
SG (5) SG147270A1 (zh)
TW (1) TW525216B (zh)

Families Citing this family (89)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6825488B2 (en) 2000-01-26 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6613620B2 (en) 2000-07-31 2003-09-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6509616B2 (en) 2000-09-29 2003-01-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
JP2002151698A (ja) * 2000-11-14 2002-05-24 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4718677B2 (ja) 2000-12-06 2011-07-06 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
TW525216B (en) * 2000-12-11 2003-03-21 Semiconductor Energy Lab Semiconductor device, and manufacturing method thereof
SG111923A1 (en) * 2000-12-21 2005-06-29 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
US6825496B2 (en) 2001-01-17 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
SG179310A1 (en) 2001-02-28 2012-04-27 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
SG116443A1 (en) * 2001-03-27 2005-11-28 Semiconductor Energy Lab Wiring and method of manufacturing the same, and wiring board and method of manufacturing the same.
JP4926329B2 (ja) 2001-03-27 2012-05-09 株式会社半導体エネルギー研究所 半導体装置およびその作製方法、電気器具
JP4673513B2 (ja) * 2001-08-01 2011-04-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4969001B2 (ja) 2001-09-20 2012-07-04 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP4216092B2 (ja) * 2002-03-08 2009-01-28 株式会社半導体エネルギー研究所 液晶表示装置
US7309877B2 (en) * 2002-06-11 2007-12-18 Sony Corporation Semiconductor device, reflection type liquid crystal display device, and reflection type liquid crystal projector
KR100866976B1 (ko) * 2002-09-03 2008-11-05 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
US7094684B2 (en) * 2002-09-20 2006-08-22 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
AU2003264515A1 (en) 2002-09-20 2004-04-08 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP4454921B2 (ja) * 2002-09-27 2010-04-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4683817B2 (ja) * 2002-09-27 2011-05-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7180099B2 (en) * 2002-11-11 2007-02-20 Oki Data Corporation Semiconductor apparatus with thin semiconductor film
CN1501493B (zh) * 2002-11-13 2013-07-17 日本冲信息株式会社 具有半导体薄膜的组合半导体装置
US7405033B2 (en) * 2003-01-17 2008-07-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing resist pattern and method for manufacturing semiconductor device
US7183146B2 (en) * 2003-01-17 2007-02-27 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
CN1751381A (zh) 2003-02-19 2006-03-22 松下电器产业株式会社 杂质导入方法
JP4869601B2 (ja) 2003-03-26 2012-02-08 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
WO2004086343A1 (ja) 2003-03-26 2004-10-07 Semiconductor Energy Laboratory Co., Ltd. 素子基板及び発光装置
US7061570B2 (en) * 2003-03-26 2006-06-13 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP4562997B2 (ja) 2003-03-26 2010-10-13 株式会社半導体エネルギー研究所 素子基板及び発光装置
US7192859B2 (en) * 2003-05-16 2007-03-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device and display device
IL156945A0 (en) * 2003-07-15 2004-02-08 Itzhak Tavori Device and a method for orthopedic delivery of bone reconstruction medium
JP4480968B2 (ja) * 2003-07-18 2010-06-16 株式会社半導体エネルギー研究所 表示装置
JP4393812B2 (ja) * 2003-07-18 2010-01-06 株式会社半導体エネルギー研究所 表示装置及び電子機器
US7052922B2 (en) * 2003-07-21 2006-05-30 Micron Technology, Inc. Stable electroless fine pitch interconnect plating
US7202155B2 (en) * 2003-08-15 2007-04-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing wiring and method for manufacturing semiconductor device
EP1672683A4 (en) * 2003-10-09 2008-10-01 Matsushita Electric Ind Co Ltd TRANSITION EDUCATION PROCEDURE AND OBJECT THEREFORE TO BE PROCESSED AND PRODUCED
US7446054B2 (en) 2003-10-28 2008-11-04 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR100987721B1 (ko) * 2003-11-19 2010-10-13 삼성전자주식회사 표시장치 및 이의 제조방법
KR101026812B1 (ko) * 2003-11-28 2011-04-04 삼성전자주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
KR100675636B1 (ko) * 2004-05-31 2007-02-02 엘지.필립스 엘시디 주식회사 Ｇｏｌｄｄ구조 및 ｌｄｄ구조의 ｔｆｔ를 동시에포함하는 구동회로부 일체형 액정표시장치
US7494923B2 (en) 2004-06-14 2009-02-24 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of wiring substrate and semiconductor device
US7033902B2 (en) * 2004-09-23 2006-04-25 Toppoly Optoelectronics Corp. Method for making thin film transistors with lightly doped regions
US7736964B2 (en) * 2004-11-22 2010-06-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and method for manufacturing the same
US8253179B2 (en) 2005-05-13 2012-08-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US7807516B2 (en) * 2005-06-30 2010-10-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
TWI286637B (en) * 2005-08-19 2007-09-11 Ind Tech Res Inst A pixel structure utilized for flexible displays
US7528017B2 (en) * 2005-12-07 2009-05-05 Kovio, Inc. Method of manufacturing complementary diodes
KR100817746B1 (ko) * 2006-12-07 2008-03-31 한국전자통신연구원 다층 구조의 박막 트랜지스터 제조방법 및 상기 박막트랜지스터를 포함하는 능동 구동 표시 소자
KR100875100B1 (ko) * 2007-06-05 2008-12-19 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치
JP5182993B2 (ja) 2008-03-31 2013-04-17 株式会社半導体エネルギー研究所 表示装置及びその作製方法
US8053253B2 (en) * 2008-06-06 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101588576B1 (ko) 2008-07-10 2016-01-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 전자 기기
TWI475282B (zh) 2008-07-10 2015-03-01 Semiconductor Energy Lab 液晶顯示裝置和其製造方法
JP5216716B2 (ja) 2008-08-20 2013-06-19 株式会社半導体エネルギー研究所 発光装置及びその作製方法
JP2010161259A (ja) * 2009-01-09 2010-07-22 Toshiba Corp プロセスシミュレーションプログラム、プロセスシミュレーション方法、プロセスシミュレータ
US9715845B2 (en) 2009-09-16 2017-07-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device
KR101844080B1 (ko) 2009-10-16 2018-03-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 이를 구비한 전자 장치
KR101751908B1 (ko) 2009-10-21 2017-06-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전압 조정 회로
KR101243837B1 (ko) 2009-10-23 2013-03-20 한국전자통신연구원 다층 배선 연결 구조 및 그의 제조 방법
JP2011187922A (ja) * 2009-10-30 2011-09-22 Toshiba Lighting & Technology Corp 発光装置、発光装置の製造方法および照明装置
KR20180014255A (ko) 2009-11-13 2018-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 이 표시 장치를 구비한 전자 기기
KR101802406B1 (ko) 2009-11-27 2017-11-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
KR20120050837A (ko) * 2010-11-11 2012-05-21 삼성전기주식회사 전도성 필름 및 그 제조방법
KR101984218B1 (ko) * 2011-01-28 2019-05-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법 및 반도체 장치
JP5825812B2 (ja) * 2011-03-24 2015-12-02 株式会社Ｊｏｌｅｄ 表示装置の製造方法
KR101941984B1 (ko) * 2011-09-27 2019-04-12 삼성디스플레이 주식회사 액정표시장치
US20160336400A1 (en) * 2011-11-09 2016-11-17 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
KR101879831B1 (ko) * 2012-03-21 2018-07-20 삼성디스플레이 주식회사 플렉시블 표시 장치, 유기 발광 표시 장치 및 플렉시블 표시 장치용 원장 기판
JP6426102B2 (ja) 2012-11-05 2018-11-21 ユニバーシティー オブ フロリダ リサーチ ファウンデーション，インコーポレイテッドＵｎｉｖｅｒｓｉｔｙ Ｏｆ Ｆｌｏｒｉｄａ Ｒｅｓｅａｒｃｈ Ｆｏｕｎｄａｔｉｏｎ，Ｉｎｃ． ディスプレイにおける輝度補償
KR102010113B1 (ko) * 2012-11-30 2019-08-12 유니버시티 오브 플로리다 리서치 파운데이션, 아이엔씨. 양극성 수직 전계 효과 트랜지스터
CN103208491B (zh) * 2013-02-25 2015-12-02 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
KR102062289B1 (ko) * 2013-08-02 2020-01-06 삼성디스플레이 주식회사 와이드 그리드 편광자 및 이를 구비한 액정표시장치
KR20150033195A (ko) * 2013-09-23 2015-04-01 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN103676235A (zh) * 2013-12-13 2014-03-26 句容骏成电子有限公司 一种液晶显示器及其制备方法
US9704888B2 (en) 2014-01-08 2017-07-11 Apple Inc. Display circuitry with reduced metal routing resistance
KR20160081101A (ko) 2014-12-30 2016-07-08 삼성디스플레이 주식회사 유기 발광 표시 장치의 제조 방법 및 상기 제조 방법에 의해 제조된 유기 발광 표시 장치
KR102339284B1 (ko) * 2014-12-30 2021-12-15 삼성디스플레이 주식회사 유기 발광 표시 장치의 제조 방법 및 상기 제조 방법에 의해 제조된 유기 발광 표시 장치
KR102617041B1 (ko) 2015-12-28 2023-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 장치, 텔레비전 시스템, 및 전자 기기
CN105742364A (zh) * 2016-04-12 2016-07-06 中山大学 一种抑制有源沟道区光致漏电流产生的mos管及应用
KR20170131787A (ko) * 2016-05-20 2017-11-30 삼성디스플레이 주식회사 박막트랜지스터의 제조방법 및 박막트랜지스터를 채용하는 표시장치
CN109661696B (zh) * 2016-09-05 2021-04-13 夏普株式会社 有源矩阵基板及其制造方法
US10256204B2 (en) * 2016-11-08 2019-04-09 Globalfoundries Inc. Separation of integrated circuit structure from adjacent chip
JP7101090B2 (ja) * 2018-09-12 2022-07-14 株式会社東芝 半導体装置
JP7183061B2 (ja) 2019-01-31 2022-12-05 株式会社ジャパンディスプレイ 表示装置及びトランジスタ
JP7230650B2 (ja) * 2019-04-05 2023-03-01 Tdk株式会社 無機材料基板の加工方法、デバイス、およびデバイスの製造方法
US10916168B2 (en) * 2019-05-24 2021-02-09 Hannstouch Solution Incorporated Panel and pixel structure thereof
KR20210070780A (ko) * 2019-12-05 2021-06-15 엘지디스플레이 주식회사 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판과 디지털 엑스레이 검출기 및 그 제조 방법
CN111477638B (zh) * 2020-04-28 2023-10-17 Tcl华星光电技术有限公司 阵列基板及其制造方法、显示装置
US11271021B2 (en) * 2020-04-28 2022-03-08 Tcl China Star Optoelectronics Technology Co., Ltd. Fabrication method of array substrate with greater adhesion between conductive layer and connection member

Family Cites Families (222)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2001A (en) * 1841-03-12 Sawmill
US4033833A (en) * 1975-10-30 1977-07-05 Western Electric Company, Inc. Method of selectively electroplating an area of a surface
JP2513739Y2 (ja) 1984-04-11 1996-10-09 キヤノン株式会社 薄膜トランジスタ基板
JPS6191688A (ja) 1984-10-11 1986-05-09 松下電器産業株式会社 液晶表示パネル
JPS62143469A (ja) 1985-12-18 1987-06-26 Hitachi Ltd 薄膜トランジスタ
JPS62209514A (ja) 1986-03-11 1987-09-14 Seiko Epson Corp アクテイブマトリクス基板
FR2605442B1 (fr) 1986-10-17 1988-12-09 Thomson Csf Ecran de visualisation electrooptique a transistors de commande et procede de realisation
JP2552159B2 (ja) 1987-02-02 1996-11-06 セイコーエプソン株式会社 半導体装置及びその製造方法
JPH0812354B2 (ja) 1987-10-14 1996-02-07 セイコーエプソン株式会社 アクティブマトリクス基板の製造方法
JP2513739B2 (ja) 1987-11-19 1996-07-03 富士通株式会社 ボックス型キュア炉
JPH01271727A (ja) 1988-04-25 1989-10-30 Seikosha Co Ltd 非晶質シリコン薄膜トランジスタアレイ
JP2605346B2 (ja) 1988-05-17 1997-04-30 三菱電機株式会社 表示装置の製造方法
JPH028821A (ja) 1988-06-28 1990-01-12 Sharp Corp アクティブマトリックス基板
JP3053093B2 (ja) 1988-07-29 2000-06-19 株式会社日立製作所 アクティブマトリクス液晶表示装置
JP2714016B2 (ja) 1988-08-05 1998-02-16 株式会社東芝 表示装置
JP2575052B2 (ja) 1988-12-07 1997-01-22 ホシデン株式会社 液晶表示素子
JPH02223924A (ja) 1989-02-27 1990-09-06 Hitachi Ltd 表示パネルの製造方法
US5157470A (en) * 1989-02-27 1992-10-20 Hitachi, Ltd. Thin film transistor, manufacturing method thereof and matrix circuit board and image display device each using the same
JPH07122718B2 (ja) 1989-03-20 1995-12-25 株式会社日立製作所 液晶表示装置
US5218221A (en) 1989-10-20 1993-06-08 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and manufacturing method thereof
JPH03163529A (ja) 1989-11-22 1991-07-15 Sharp Corp アクティブマトリクス表示装置
US5498573A (en) 1989-11-29 1996-03-12 General Electric Company Method of making multi-layer address lines for amorphous silicon liquid crystal display devices
JPH03196639A (ja) 1989-12-26 1991-08-28 Ricoh Co Ltd 薄膜トランジスタ
JP2846028B2 (ja) 1990-01-18 1999-01-13 シチズン時計株式会社 液晶表示パネル基板の製造方法
JPH06208132A (ja) 1990-03-24 1994-07-26 Sony Corp 液晶表示装置
JP3024620B2 (ja) 1990-04-11 2000-03-21 セイコーエプソン株式会社 液晶パネルの製造方法
JP2628928B2 (ja) 1990-05-22 1997-07-09 株式会社フロンテック 薄膜トランジスタアレイおよびその製造方法
JPH0496022A (ja) 1990-08-13 1992-03-27 Hitachi Ltd アクティブマトリクス基板とその製造方法並びにこれを用いた液晶表示素子
JP3024661B2 (ja) 1990-11-09 2000-03-21 セイコーエプソン株式会社 アクティブマトリクス基板及びその製造方法
US5849601A (en) * 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JPH04232923A (ja) 1990-12-28 1992-08-21 Sanyo Electric Co Ltd 表示装置の電極基板の製造方法
JP2998255B2 (ja) 1991-04-04 2000-01-11 セイコーエプソン株式会社 薄膜トランジスタ装置及びその製造方法
US5576858A (en) * 1991-10-14 1996-11-19 Hosiden Corporation Gray scale LCD control capacitors formed between a control capacitor electrode on one side of an insulating layer and two subpixel electrodes on the other side
JPH05243333A (ja) 1992-02-26 1993-09-21 Nec Corp 薄膜電界効果型トランジスタ基板
JP2907629B2 (ja) 1992-04-10 1999-06-21 松下電器産業株式会社 液晶表示パネル
US5432015A (en) * 1992-05-08 1995-07-11 Westaim Technologies, Inc. Electroluminescent laminate with thick film dielectric
JP3357687B2 (ja) 1992-07-15 2002-12-16 株式会社東芝 薄膜トランジスタおよび液晶表示装置の製造方法
US5728592A (en) 1992-10-09 1998-03-17 Fujitsu Ltd. Method for fabricating a thin film transistor matrix device
JP3387981B2 (ja) 1992-10-09 2003-03-17 富士通株式会社 薄膜トランジスタマトリクス装置の製造方法
JPH06148685A (ja) 1992-11-13 1994-05-27 Toshiba Corp 液晶表示装置
JP3378280B2 (ja) * 1992-11-27 2003-02-17 株式会社東芝 薄膜トランジスタおよびその製造方法
JPH06167722A (ja) 1992-11-30 1994-06-14 Sharp Corp アクティブマトリクス基板及びその製造方法
JP3587537B2 (ja) * 1992-12-09 2004-11-10 株式会社半導体エネルギー研究所 半導体装置
US5539551A (en) 1992-12-28 1996-07-23 Casio Computer Co., Ltd. LCD TFT drain and source electrodes having ohmic barrier, primary conductor, and liquid impermeable layers and method of making
JPH06202148A (ja) * 1992-12-28 1994-07-22 Casio Comput Co Ltd 液晶表示装置用薄膜トランジスタ及びその製造方法
JP3453776B2 (ja) 1993-02-23 2003-10-06 セイコーエプソン株式会社 アクティブマトリクス基板の製造方法
JP2898509B2 (ja) 1993-06-23 1999-06-02 シャープ株式会社 アクティブマトリックス基板及びその製造方法
JP2556262B2 (ja) 1993-07-07 1996-11-20 日本電気株式会社 液晶表示パネル
JP2789293B2 (ja) 1993-07-14 1998-08-20 株式会社半導体エネルギー研究所 半導体装置作製方法
JPH07110495A (ja) 1993-10-14 1995-04-25 Hitachi Ltd アクティブマトリクス型液晶表示装置
TW264575B (zh) * 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
JP3431033B2 (ja) 1993-10-29 2003-07-28 株式会社半導体エネルギー研究所 半導体作製方法
US5923962A (en) * 1993-10-29 1999-07-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JPH07140475A (ja) 1993-11-16 1995-06-02 Rohm Co Ltd 液晶表示装置の配線構造
JP3376051B2 (ja) 1993-12-03 2003-02-10 三菱電機株式会社 薄膜トランジスタおよびその製造方法
JP3398453B2 (ja) 1994-02-24 2003-04-21 株式会社東芝 薄膜トランジスタの製造方法
JP3347217B2 (ja) * 1994-04-22 2002-11-20 三菱電機株式会社 薄膜トランジスタ及びその製造方法
JP3402400B2 (ja) * 1994-04-22 2003-05-06 株式会社半導体エネルギー研究所 半導体集積回路の作製方法
JP2630252B2 (ja) 1994-04-26 1997-07-16 日本電気株式会社 トンネルトランジスタおよびその製造方法
US5831387A (en) * 1994-05-20 1998-11-03 Canon Kabushiki Kaisha Image forming apparatus and a method for manufacturing the same
CN1230919C (zh) * 1994-06-02 2005-12-07 株式会社半导体能源研究所 有源矩阵显示器和电光元件
JP3297666B2 (ja) 1994-06-02 2002-07-02 株式会社半導体エネルギー研究所 アクティブマトリクス表示装置
JP3312083B2 (ja) * 1994-06-13 2002-08-05 株式会社半導体エネルギー研究所 表示装置
JP3002099B2 (ja) 1994-10-13 2000-01-24 株式会社フロンテック 薄膜トランジスタおよびそれを用いた液晶表示装置
US5536950A (en) * 1994-10-28 1996-07-16 Honeywell Inc. High resolution active matrix LCD cell design
JP2992464B2 (ja) 1994-11-04 1999-12-20 キヤノン株式会社 集電電極用被覆ワイヤ、該集電電極用被覆ワイヤを用いた光起電力素子及びその製造方法
KR0146253B1 (ko) * 1994-11-30 1998-09-15 엄길용 액정표시장치용 박막트랜지스터의 제조방법
JPH08201851A (ja) * 1995-01-31 1996-08-09 Sharp Corp アクティブマトリクス基板
JP3307144B2 (ja) 1995-02-28 2002-07-24 ソニー株式会社 表示装置
JP3539821B2 (ja) 1995-03-27 2004-07-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH08274336A (ja) 1995-03-30 1996-10-18 Toshiba Corp 多結晶半導体薄膜トランジスタ及びその製造方法
JPH0926603A (ja) * 1995-05-08 1997-01-28 Semiconductor Energy Lab Co Ltd 表示装置
JP3163576B2 (ja) 1995-06-01 2001-05-08 株式会社半導体エネルギー研究所 アクティブマトリクス型液晶表示装置
JPH0926602A (ja) * 1995-07-12 1997-01-28 Sony Corp アクティブマトリクス表示装置
JPH0945930A (ja) 1995-07-28 1997-02-14 Sony Corp 薄膜トランジスタ及びその製造方法
JPH09106887A (ja) 1995-08-09 1997-04-22 Citizen Watch Co Ltd 有機エレクトロルミネセンス素子およびその駆動方法
JP2990046B2 (ja) * 1995-08-16 1999-12-13 日本電気株式会社 反射型液晶表示装置及びその製造方法
JPH0980412A (ja) 1995-09-13 1997-03-28 Canon Inc 液晶表示装置の製造方法
US6069370A (en) 1997-03-26 2000-05-30 Nec Corporation Field-effect transistor and fabrication method thereof and image display apparatus
JPH09105953A (ja) * 1995-10-12 1997-04-22 Semiconductor Energy Lab Co Ltd 液晶表示装置
US5917563A (en) 1995-10-16 1999-06-29 Sharp Kabushiki Kaisha Liquid crystal display device having an insulation film made of organic material between an additional capacity and a bus line
JP3490216B2 (ja) 1996-04-24 2004-01-26 シャープ株式会社 スイッチング素子基板の製造方法
US6015724A (en) * 1995-11-02 2000-01-18 Semiconductor Energy Laboratory Co. Manufacturing method of a semiconductor device
TW329500B (en) * 1995-11-14 1998-04-11 Handotai Energy Kenkyusho Kk Electro-optical device
EP0775931B1 (en) * 1995-11-21 2005-10-05 Samsung Electronics Co., Ltd. Method of manufacturing a liquid crystal display
KR0161462B1 (ko) * 1995-11-23 1999-01-15 김광호 액정 디스플레이에서의 게이트 패드 형성방법
JP2803713B2 (ja) 1995-12-08 1998-09-24 日本電気株式会社 アクティブマトリクス基板及びその製造方法
JP3963974B2 (ja) * 1995-12-20 2007-08-22 株式会社半導体エネルギー研究所 液晶電気光学装置
JP3647542B2 (ja) * 1996-02-20 2005-05-11 株式会社半導体エネルギー研究所 液晶表示装置
KR100386203B1 (ko) * 1996-02-29 2003-12-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전기광학장치및그제조방법
KR100202236B1 (ko) * 1996-04-09 1999-07-01 구자홍 액티브 매트릭스 기판의 제조방법 및 그 방법에 의해 제조되는 액티브 매트릭스 기판
JPH09318975A (ja) 1996-05-30 1997-12-12 Nec Corp 薄膜電界効果型トランジスタ素子アレイおよびその製造 方法
KR100223158B1 (ko) * 1996-06-07 1999-10-15 구자홍 액티브매트릭스기판 및 그 제조방법
JPH1048640A (ja) 1996-07-30 1998-02-20 Toshiba Corp アクティブマトリクス型液晶表示装置
JP3622934B2 (ja) 1996-07-31 2005-02-23 エルジー フィリップス エルシーディー カンパニー リミテッド 薄膜トランジスタ型液晶表示装置
JPH1090711A (ja) * 1996-09-17 1998-04-10 Seiko Epson Corp 反射型液晶表示装置およびその製造方法
JPH10104663A (ja) * 1996-09-27 1998-04-24 Semiconductor Energy Lab Co Ltd 電気光学装置およびその作製方法
JPH10104595A (ja) * 1996-09-30 1998-04-24 Matsushita Electric Ind Co Ltd 表示装置およびその製造方法
JP3279939B2 (ja) * 1996-11-13 2002-04-30 三菱電機株式会社 液晶ディスプレイ装置
JPH10142633A (ja) * 1996-11-15 1998-05-29 Mitsubishi Electric Corp 薄膜トランジスタ集積装置およびその製造方法並びに液晶表示装置
JP3392672B2 (ja) * 1996-11-29 2003-03-31 三洋電機株式会社 表示装置
JPH10173191A (ja) 1996-12-06 1998-06-26 Mitsubishi Electric Corp 薄膜トランジスタおよびその製造方法並びにこれを搭載した液晶表示装置
JP3463971B2 (ja) 1996-12-26 2003-11-05 出光興産株式会社 有機アクティブｅｌ発光装置
JPH10198292A (ja) 1996-12-30 1998-07-31 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP3782194B2 (ja) 1997-02-28 2006-06-07 株式会社東芝 アクティブマトリクス型液晶表示装置
US6949417B1 (en) 1997-03-05 2005-09-27 Lg. Philips Lcd Co., Ltd. Liquid crystal display and method of manufacturing the same
KR100307385B1 (ko) * 1997-03-05 2001-12-15 구본준, 론 위라하디락사 액정표시장치의구조및그제조방법
EP0923067B1 (en) 1997-03-12 2004-08-04 Seiko Epson Corporation Pixel circuit, display device and electronic equipment having current-driven light-emitting device
JP3544280B2 (ja) 1997-03-27 2004-07-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO1998047170A1 (en) 1997-04-11 1998-10-22 Nichia Chemical Industries, Ltd. Method of growing nitride semiconductors, nitride semiconductor substrate and nitride semiconductor device
JPH10319431A (ja) 1997-05-15 1998-12-04 Advanced Display:Kk 薄膜トランジスタアレイ基板
JPH112835A (ja) * 1997-06-13 1999-01-06 Sharp Corp アクティブマトリクス基板
JP4027465B2 (ja) * 1997-07-01 2007-12-26 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置およびその製造方法
JP3847419B2 (ja) * 1997-07-02 2006-11-22 三菱電機株式会社 液晶表示装置
JPH1138439A (ja) 1997-07-16 1999-02-12 Toshiba Corp アクティブマトリクス基板及びその製造方法並びにアクティブマトリクス型液晶表示装置
JPH1152425A (ja) 1997-08-07 1999-02-26 Mitsubishi Electric Corp Ｔｆｔアレイ基板とその製造方法及びｔｆｔ液晶表示装置
JP3980178B2 (ja) * 1997-08-29 2007-09-26 株式会社半導体エネルギー研究所 不揮発性メモリおよび半導体装置
JP3591242B2 (ja) * 1997-09-18 2004-11-17 セイコーエプソン株式会社 薄膜トランジスタ、画素マトリクス及び液晶表示装置
JP3919900B2 (ja) * 1997-09-19 2007-05-30 株式会社半導体エネルギー研究所 液晶表示装置およびその作製方法
JPH1197698A (ja) 1997-09-24 1999-04-09 Toshiba Corp 薄膜トランジスタ
JPH1195256A (ja) 1997-09-25 1999-04-09 Sharp Corp アクティブマトリクス基板
JP4397438B2 (ja) 1997-09-29 2010-01-13 株式会社半導体エネルギー研究所 半導体装置
US6218219B1 (en) 1997-09-29 2001-04-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
JPH11111993A (ja) 1997-09-30 1999-04-23 Toshiba Corp 半導体装置の製造方法
US6433841B1 (en) * 1997-12-19 2002-08-13 Seiko Epson Corporation Electro-optical apparatus having faces holding electro-optical material in between flattened by using concave recess, manufacturing method thereof, and electronic device using same
TW486581B (en) 1998-01-06 2002-05-11 Seiko Epson Corp Semiconductor device, substrate for electro-optical device, electro-optical device, electronic equipment, and projection display apparatus
JPH11233783A (ja) 1998-02-17 1999-08-27 Sharp Corp 薄膜トランジスタおよびその製造方法
GB9803441D0 (en) 1998-02-18 1998-04-15 Cambridge Display Tech Ltd Electroluminescent devices
JP3980167B2 (ja) 1998-04-07 2007-09-26 株式会社日立製作所 Ｔｆｔ電極基板
JP3702096B2 (ja) 1998-06-08 2005-10-05 三洋電機株式会社 薄膜トランジスタ及び表示装置
KR100451379B1 (ko) * 1998-06-19 2005-01-13 엘지.필립스 엘시디 주식회사 액정표시장치및그제조방법
JP3736122B2 (ja) 1998-06-23 2006-01-18 セイコーエプソン株式会社 液晶装置及び電子機器
KR100333180B1 (ko) * 1998-06-30 2003-06-19 주식회사 현대 디스플레이 테크놀로지 Tft-lcd제조방법
KR100697413B1 (ko) * 1998-07-30 2007-03-19 마츠시타 덴끼 산교 가부시키가이샤 액정 표시 장치, 영상 디스플레이 장치, 정보 처리 장치, 및 그 제조 방법
US6555420B1 (en) 1998-08-31 2003-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and process for producing semiconductor device
JP4363684B2 (ja) * 1998-09-02 2009-11-11 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタ基板およびこれを用いた液晶表示装置
JP4493741B2 (ja) 1998-09-04 2010-06-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW559683B (en) * 1998-09-21 2003-11-01 Advanced Display Kk Liquid display device and manufacturing process therefor
US6493048B1 (en) 1998-10-21 2002-12-10 Samsung Electronics Co., Ltd. Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same
JP2000131707A (ja) 1998-10-27 2000-05-12 Citizen Watch Co Ltd 液晶表示パネル
KR20000027776A (ko) * 1998-10-29 2000-05-15 김영환 액정 표시 장치의 제조방법
US6274887B1 (en) 1998-11-02 2001-08-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
US6617644B1 (en) 1998-11-09 2003-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP4536187B2 (ja) 1998-11-17 2010-09-01 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US6420758B1 (en) 1998-11-17 2002-07-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an impurity region overlapping a gate electrode
US6255130B1 (en) 1998-11-19 2001-07-03 Samsung Electronics Co., Ltd. Thin film transistor array panel and a method for manufacturing the same
JP4159713B2 (ja) 1998-11-25 2008-10-01 株式会社半導体エネルギー研究所 半導体装置
US6277679B1 (en) 1998-11-25 2001-08-21 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing thin film transistor
US6501098B2 (en) * 1998-11-25 2002-12-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device
US6365917B1 (en) 1998-11-25 2002-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP3901893B2 (ja) 1998-11-25 2007-04-04 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2000223715A (ja) 1998-11-25 2000-08-11 Semiconductor Energy Lab Co Ltd 薄膜トランジスタの作製方法およびアクティブマトリクス基板の作製方法
JP2000174282A (ja) * 1998-12-03 2000-06-23 Semiconductor Energy Lab Co Ltd 半導体装置
US6420988B1 (en) 1998-12-03 2002-07-16 Semiconductor Energy Laboratory Co., Ltd. Digital analog converter and electronic device using the same
US6469317B1 (en) * 1998-12-18 2002-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP3488649B2 (ja) 1998-12-22 2004-01-19 シャープ株式会社 アクティブマトリクス基板
JP4234244B2 (ja) 1998-12-28 2009-03-04 富士通マイクロエレクトロニクス株式会社 ウエハーレベルパッケージ及びウエハーレベルパッケージを用いた半導体装置の製造方法
JP4202502B2 (ja) 1998-12-28 2008-12-24 株式会社半導体エネルギー研究所 半導体装置
US8158980B2 (en) 2001-04-19 2012-04-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a pixel matrix circuit that includes a pixel TFT and a storage capacitor
US6639244B1 (en) 1999-01-11 2003-10-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
DE69942442D1 (de) * 1999-01-11 2010-07-15 Semiconductor Energy Lab Halbleiteranordnung mit Treiber-TFT und Pixel-TFT auf einem Substrat
JP4860021B2 (ja) 1999-01-11 2012-01-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3868649B2 (ja) 1999-01-22 2007-01-17 株式会社アドバンスト・ディスプレイ 液晶表示装置およびその製造方法
US6576924B1 (en) 1999-02-12 2003-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having at least a pixel unit and a driver circuit unit over a same substrate
JP2000243963A (ja) 1999-02-17 2000-09-08 Sanyo Electric Co Ltd 薄膜トランジスタ及び表示装置
US6576926B1 (en) 1999-02-23 2003-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
JP3362008B2 (ja) * 1999-02-23 2003-01-07 シャープ株式会社 液晶表示装置およびその製造方法
KR100290913B1 (ko) 1999-03-04 2001-05-15 김영환 고전압 소자 및 그 제조방법
US6306694B1 (en) 1999-03-12 2001-10-23 Semiconductor Energy Laboratory Co., Ltd. Process of fabricating a semiconductor device
JP4700159B2 (ja) * 1999-03-12 2011-06-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6614083B1 (en) 1999-03-17 2003-09-02 Semiconductor Energy Laboratory Co., Ltd. Wiring material and a semiconductor device having wiring using the material, and the manufacturing method
JP5057605B2 (ja) 1999-03-17 2012-10-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4801238B2 (ja) * 1999-03-23 2011-10-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6281552B1 (en) 1999-03-23 2001-08-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistors having ldd regions
JP4578611B2 (ja) 1999-03-26 2010-11-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6399988B1 (en) 1999-03-26 2002-06-04 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor having lightly doped regions
JP2000284723A (ja) 1999-03-30 2000-10-13 Sanyo Electric Co Ltd 表示装置
JP3916823B2 (ja) 1999-04-07 2007-05-23 シャープ株式会社 アクティブマトリクス基板およびその製造方法、並びにフラットパネル型イメージセンサ
JP2000357671A (ja) * 1999-04-13 2000-12-26 Sharp Corp 金属配線の製造方法
US6461899B1 (en) * 1999-04-30 2002-10-08 Semiconductor Energy Laboratory, Co., Ltd. Oxynitride laminate “blocking layer” for thin film semiconductor devices
JP3480697B2 (ja) 1999-05-10 2003-12-22 ナノックス株式会社 Ｃｏｇ型液晶表示装置の製造方法
JP4552239B2 (ja) 1999-05-12 2010-09-29 ソニー株式会社 表示用薄膜半導体素子及び表示装置
US6204081B1 (en) * 1999-05-20 2001-03-20 Lg Lcd, Inc. Method for manufacturing a substrate of a liquid crystal display device
EP2500941A3 (en) 1999-06-02 2017-05-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TW527735B (en) 1999-06-04 2003-04-11 Semiconductor Energy Lab Electro-optical device
JP3844913B2 (ja) * 1999-06-28 2006-11-15 アルプス電気株式会社 アクティブマトリックス型液晶表示装置
US6952020B1 (en) 1999-07-06 2005-10-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2001094238A (ja) * 1999-07-16 2001-04-06 Sharp Corp 金属配線の製造方法およびその金属配線を備えた配線基板
JP2001051303A (ja) 1999-08-05 2001-02-23 Fujitsu Ltd 液晶表示装置及びその製造方法
JP4700156B2 (ja) * 1999-09-27 2011-06-15 株式会社半導体エネルギー研究所 半導体装置
US6524877B1 (en) * 1999-10-26 2003-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and method of fabricating the same
US6750835B2 (en) 1999-12-27 2004-06-15 Semiconductor Energy Laboratory Co., Ltd. Image display device and driving method thereof
JP5408829B2 (ja) * 1999-12-28 2014-02-05 ゲットナー・ファンデーション・エルエルシー アクティブマトリックス基板の製造方法
US6639265B2 (en) 2000-01-26 2003-10-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
US6825488B2 (en) 2000-01-26 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6646692B2 (en) * 2000-01-26 2003-11-11 Semiconductor Energy Laboratory Co., Ltd. Liquid-crystal display device and method of fabricating the same
US7023021B2 (en) * 2000-02-22 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP2001312222A (ja) * 2000-02-25 2001-11-09 Sharp Corp アクティブマトリクス基板およびその製造方法並びに該基板を用いた表示装置および撮像装置
TW521303B (en) * 2000-02-28 2003-02-21 Semiconductor Energy Lab Electronic device
US6789910B2 (en) 2000-04-12 2004-09-14 Semiconductor Energy Laboratory, Co., Ltd. Illumination apparatus
US6580475B2 (en) 2000-04-27 2003-06-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6500701B2 (en) * 2000-04-28 2002-12-31 Casio Computer Co., Ltd. Method of manufacturing thin film transistor panel having protective film of channel region
US6495005B1 (en) 2000-05-01 2002-12-17 International Business Machines Corporation Electroplating apparatus
TW480576B (en) * 2000-05-12 2002-03-21 Semiconductor Energy Lab Semiconductor device and method for manufacturing same
JP2001324725A (ja) * 2000-05-12 2001-11-22 Hitachi Ltd 液晶表示装置およびその製造方法
JP4588167B2 (ja) * 2000-05-12 2010-11-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6489222B2 (en) * 2000-06-02 2002-12-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP2002009296A (ja) 2000-06-26 2002-01-11 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ及び薄膜トランジスタアレイの製造方法
JP3918412B2 (ja) 2000-08-10 2007-05-23 ソニー株式会社 薄膜半導体装置及び液晶表示装置とこれらの製造方法
KR100720434B1 (ko) * 2000-09-27 2007-05-22 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
US6509616B2 (en) * 2000-09-29 2003-01-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
JP4974427B2 (ja) * 2000-09-29 2012-07-11 株式会社半導体エネルギー研究所 半導体装置及び電子装置
KR100396695B1 (ko) * 2000-11-01 2003-09-02 엘지.필립스 엘시디 주식회사 에천트 및 이를 이용한 전자기기용 기판의 제조방법
JP4954366B2 (ja) * 2000-11-28 2012-06-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4954365B2 (ja) 2000-11-28 2012-06-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4789322B2 (ja) 2000-12-28 2011-10-12 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
TW525216B (en) * 2000-12-11 2003-03-21 Semiconductor Energy Lab Semiconductor device, and manufacturing method thereof
JP4737828B2 (ja) 2000-12-21 2011-08-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
SG111923A1 (en) 2000-12-21 2005-06-29 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
SG179310A1 (en) * 2001-02-28 2012-04-27 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
DE602004017327D1 (de) * 2003-08-06 2008-12-04 Advantest Corp Testvorrichtung, korrekturwert-verwaltungsverfahren und entsprechendes computerprogramm
JP4850168B2 (ja) 2007-12-06 2012-01-11 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
KR100880437B1 (ko) 2009-01-29
US20090146149A1 (en) 2009-06-11
US7459352B2 (en) 2008-12-02
SG147270A1 (en) 2008-11-28
US6953951B2 (en) 2005-10-11
CN1279576C (zh) 2006-10-11
CN102646685B (zh) 2015-05-20
KR20080021088A (ko) 2008-03-06
US20050263771A1 (en) 2005-12-01
US20180019266A1 (en) 2018-01-18
US8421135B2 (en) 2013-04-16
US10665610B2 (en) 2020-05-26
SG132505A1 (en) 2007-06-28
MY144716A (en) 2011-10-31
US9059216B2 (en) 2015-06-16
US20020070382A1 (en) 2002-06-13
US9666601B2 (en) 2017-05-30
US20200286925A1 (en) 2020-09-10
SG125060A1 (en) 2006-09-29
SG155034A1 (en) 2009-09-30
CN1359140A (zh) 2002-07-17
SG144707A1 (en) 2008-08-28
KR20020046217A (ko) 2002-06-20
US20150357353A1 (en) 2015-12-10
KR100871891B1 (ko) 2008-12-03
CN102646685A (zh) 2012-08-22
US20130187165A1 (en) 2013-07-25

Similar Documents

Publication Publication Date Title
TW525216B (en) Semiconductor device, and manufacturing method thereof
JP4954366B2 (ja) 半導体装置の作製方法
TW515104B (en) Electro-optical device and method of manufacturing the same
JP4993826B2 (ja) 半導体装置の作製方法
JP4737828B2 (ja) 半導体装置の作製方法
JP2002151698A (ja) 半導体装置およびその作製方法
JP4850328B2 (ja) 半導体装置の作製方法
JP2012089878A (ja) 発光装置
JP5143272B2 (ja) Ｅｌ表示装置の作製方法
JP6440665B2 (ja) 表示装置
JP4112168B2 (ja) 半導体装置およびその作製方法
JP6007216B2 (ja) 表示装置、モジュール及び電子機器
JP2014016631A (ja) 半導体装置、モジュール及び電子機器
JP5613717B2 (ja) 半導体装置、モジュール及び電子機器
JP5025788B2 (ja) 半導体装置
JP2019207413A (ja) 半導体装置
JP2018148234A (ja) 半導体装置
JP2017037340A (ja) 半導体装置
JP2016021587A (ja) 半導体装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees