KR20130088134A - 펀치 스루 억제부를 갖는 개선된 트랜지스터 - Google Patents

펀치 스루 억제부를 갖는 개선된 트랜지스터 Download PDF

Info

Publication number
KR20130088134A
KR20130088134A KR1020137001668A KR20137001668A KR20130088134A KR 20130088134 A KR20130088134 A KR 20130088134A KR 1020137001668 A KR1020137001668 A KR 1020137001668A KR 20137001668 A KR20137001668 A KR 20137001668A KR 20130088134 A KR20130088134 A KR 20130088134A
Authority
KR
South Korea
Prior art keywords
region
dopant
punch
screening
suppression
Prior art date
Application number
KR1020137001668A
Other languages
English (en)
Other versions
KR101817376B1 (ko
Inventor
루시안 시프렌
푸쉬카르 라나드
폴 이. 그레고리
사킨 알. 손쿠살레
웨이민 장
스콧 이. 톰프슨
Original Assignee
수볼타, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 수볼타, 인크. filed Critical 수볼타, 인크.
Publication of KR20130088134A publication Critical patent/KR20130088134A/ko
Application granted granted Critical
Publication of KR101817376B1 publication Critical patent/KR101817376B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/82345—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823493—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66537—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a self aligned punch through stopper or threshold implant under the gate region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7836—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a significant overlap between the lightly doped extension and the gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

펀치 스루 억제부를 갖는 진보된 트랜지스터는 길이(Lg)를 갖는 게이트, 제1 도펀트 농도를 갖도록 도핑된 웰, 및 게이트 아래에 위치하고 제2 도펀트 농도를 갖는 스크리닝 영역을 포함한다. 제2 도펀트 농도는 5×1018 도펀트 원자/cm3보다 클 수 있다. 적어도 하나의 펀치 스루 억제 영역이 게이트 아래에서 스크리닝 영역과 웰 사이에 배치된다. 펀치 스루 억제 영역은 제1 도펀트 농도와 제2 도펀트 농도 사이의 중간인 제3 도펀트 농도를 갖는다. 바이어스 전압이 웰 영역에 인가되어 트랜지스터의 문턱 전압을 조절한다.

Description

펀치 스루 억제부를 갖는 개선된 트랜지스터{ADVANCED TRANSISTORS WITH PUNCH THROUGH SUPPRESSION}
[관련출원]
본 출원은 2009년 9월 30일에 제출된 미국 가출원 61/247,300의 이득을 청구하며, 그 개시물이 참고로 여기에 포함된다. 본 출원은 또한 2009년 11월 17일에 제출된 미국 가출원 61/262,122의 이득을 청구하며, 그 개시물이 참고로 여기에 포함되고, 발명의 명칭이 "Electronic Devices and Systems, and Methods for Making and Using the Same"이고 2010년 2월 18일에 제출된 미국 특허 출원 12/708,497의 이득을 청구하며, 그 개시물이 참고로 여기에 포함된다. 본 출원은 또한 2010년 6월 22일에 제출된 미국 가출원 61/357,492의 이득을 청구하며, 그 개시물이 참고로 여기에 포함된다.
[발명의 분야]
본 개시물은 향상된 펀치 스루(punch through) 억제부를 포함하여 개선된 동작 특성을 갖는 진보된 트랜지스터를 형성하는 구조물 및 프로세스에 관한 것이다.
더 많은 트랜지스터를 단일 다이에 넣는 것은 전자 장치의 비용을 감소시키고 그 기능적 능력을 개선하는데 바람직하다. 반도체 제조자에 의해 채용되는 일반적인 전략은 단순히 전계 효과 트랜지스터(FET)의 게이트 사이즈를 감소시키고, 비례해서 트랜지스터 소스, 드레인 및 트랜지스터 간의 요구되는 배선의 영역을 축소시키는 것이다. 그러나, 단순한 비례적 수축은 "쇼트 채널 효과"라 알려진 것 때문에 항상 가능한 것은 아니다. 쇼트 채널 효과는 특히 트랜지스터 게이트 아래의 채널 길이가 동작 트랜지스터의 공핍 깊이와 크기에 있어서 비슷할 때 극심하고, 문턱 전압의 감소, 극심한 표면 산란(surface scattering), DIBL(drain induced barrier lowering), 소스-드레인 펀치스루 및 전자 이동 문제를 포함한다.
약간의 쇼트 채널 효과를 완화시키는 종래의 솔루션은 소스 및 드레인 주변의 포켓(pocket) 또는 할로 주입물(halo implants)의 주입을 포함할 수 있다. 할로 주입물은 트랜지스터 소스 및 드레인에 대하여 대칭 또는 비대칭일 수 있고 일반적으로 트랜지스터 웰 및 소스 및 드레인 간의 더 완만한 도펀트 그래디언트를 제공한다. 불행하게도, 이러한 주입물은 문턱 전압 롤오프(rolloff) 및 DIBL 등의 일부의 전기 특성은 개선하지만, 결과적으로 증가하는 채널 도핑은 주로 채널 내의 증가된 도펀트 산란 때문에 전자 이동도에 나쁜 영향을 준다.
많은 반도체 제조자는 전체적으로 또는 부분적으로 공핍된 SOI(silicon on insulator) 트랜지스터를 포함하는 새로운 트랜지스터 타입을 채용함으로써 쇼트 채널 효과를 감소시키려고 시도해왔다. SOI 트랜지스터는 절연층 상에 놓은 실리콘 박층 상에 형성되고, 쇼트 채널 효과를 최소화하는 도핑되지 않은 또는 저농도로 도핑된 채널을 갖고, 동작을 위해 깊은 웰 주입물 또는 할로 주입물을 필요로 하지 않는다. 불행하게도, 적절한 절연층을 생성하는 것은 비싸고 달성하기 어렵다. 초기 SOI 장치는 실리콘 웨이퍼 대신에 절연 사파이어 웨이퍼 상에 형성했고, 고비용때문에 일반적으로 특수 애플리케이션(예를 들어, 군사 항공 전자 공학 또는 위성)에만 사용된다. 현대 SOI 기술은 실리콘 웨이퍼를 이용할 수 있지만, 장치 품질 단결정 실리콘의 표면층 아래에 전체 웨이퍼에 걸쳐 연장하는 절연 실리콘 산화물층을 형성하기 위하여 비싸고 시간을 소비하는 추가적인 웨이퍼 처리 단계를 필요로 한다.
실리콘 웨이퍼 상에 그러한 실리콘 산화물층을 형성하는 하나의 일반적인 어프로치는 벌크 실리콘 웨이퍼 내에 매립 산화물(BOX; buried oxide)층을 형성하기 위하여 산소의 하이 도즈 이온 주입 및 높은 온도의 어닐링을 필요로 한다. 대안으로, SOI 웨이퍼는 실리콘 웨이퍼를 그 표면 상에 산화물층을 갖는 다른 실리콘 웨이퍼("핸들" 웨이퍼)에 본딩함으로써 제조될 수 있다. 웨이퍼 쌍은 핸들 웨이퍼 상의 BOX층의 상부에 단결정 실리콘의 얇은 트랜지스터 품질층을 남기는 프로세스를 이용하여 분리된다. 이것은 실리콘 박층을 핸들 웨이퍼의 열적으로 성장한 산화물층 상에 이동하기 때문에 "층 이동(layer transfer)" 기술이라 한다.
예상되는 대로, BOX 형성 또는 층 이동은 모두 비교적 높은 실패율을 갖는 비용이 많이 드는 제조 기술이다. 따라서, SOI 트랜지스터의 제조는 많은 선두적인 제조자에게 경제적으로 매력적인 솔루션은 아니다. "플로팅 바디(floating body") 효과, 새로운 SOI 특정 트랜지스터 프로세스의 개발에 대한 필요성 및 다른 회로 변경에 대처하기 위한 트랜지스터 재설계 비용이 SOI 웨이퍼 비용에 추가되면, 분명히 다른 솔루션이 필요하다.
조사된 다른 가능한 진보된 트랜지스터는, SOI 트랜지스터처럼, 채널 내에 도핑이 거의 없거나 없게 함으로써 쇼트 채널 효과를 최소화하는 다수의 게이트 트랜지스터를 이용한다. (게이트에 의해 부분적으로 둘러싸인 핀(fin)형상 채널 때문에) finFET로서 흔히 알려진, finFET 트랜지스터의 사용이 28 나노미터 또는 더 작은 트랜지스터 게이트 사이즈를 갖는 트랜지스터에 대하여 제안되었다. 그러나 역시, SOI 트랜지스터처럼, 근본적으로 새로운 트랜지스터 아키텍처로의 이동은 약간의 쇼트 채널 효과 문제를 해결하지만, SOI보다 한층 더 큰 트랜지스터 레이아웃 재설계를 필요로 하는 다른 문제를 생성한다. finFET를 생성하는 복잡한 비평면 트랜지스터 제조 기술에 대한 있음직한 필요성 및 finFET에 대한 새로운 프로세스 플로우를 생성하는데 있어서 미지의 어려움을 고려하여, 제조자는 finFET를 제조할 수 있는 반도체 제조 설비에 대한 투자를 꺼리고 있다.
도 1은 펀치 스루 억제부를 갖는 DDC 트랜지스터를 나타내는 도면.
도 2는 향상된 펀치 스루 억제부를 갖는 DDC 트랜지스터의 도펀트 프로파일을 나타내는 도면.
도 3 내지 7은 대안의 유용한 도펀트 프로파일을 나타내는 도면.
도 8은 펀치 스루 억제부를 갖는 DDC 트랜지스터를 형성하는 예시적인 프로세스를 나타내는 흐름도.
SOI 트랜지스터와 달리, 나노스케일 벌크 CMOS 트랜지스터(일반적으로 100 나노미터 미만의 게이트 길이를 갖는 것)는 DIBL 및 소스 드레인 펀치 스루를 통해 바디 누설을 포함하는 상당한 나쁜 쇼트 채널 효과를 받는다. 펀치 스루는 소스 및 드레인 공핍층의 합병과 연관되고, 이로 인해 드레인 공핍층이 도핑된 기판에 걸쳐 연장하고 소스 공핍층에 도달하고, 소스 및 드레인 간의 도전 경로 또는 누설 전류를 생성한다. 이것은 트랜지스터 열 출력의 결과적인 증가 및 이러한 트랜지스터를 이용하는 휴대용 또는 배터리 전력 장치에 대한 동작 수명의 감소와 함께 요구되는 트랜지스터 전기 전력을 실질적으로 증가시킨다.
벌크 CMOS 기판 상에 제조가능한 개선된 트랜지스터가 도 1에 도시된다. 전계 효과 트랜지스터(FET)(100)는 소정의 기재된 실시예에 따라 향상된 펀치 스루 억제부와 함께 크게 감소된 쇼트 채널 효과를 갖도록 구성된다. FET(100)는 게이트 전극(102), 소스(104), 드레인(106) 및 채널(110) 상에 위치하는 게이트 유전체(108)를 포함한다. 동작에서, 채널(110)은 깊이 공핍되어 종래의 트랜지스터와 비교하여 깊게 도핑된 채널(DDC; deeply depleted channel)로서 묘사될 수 있는 것을 형성하고, 공핍 깊이는 고농도로 도핑된 스크리닝 영역(112)에 의해 부분적으로 설정된다. 채널(110)은 실질적으로 도핑되지 않고, 고농도로 도핑된 스크리닝 영역(112) 상부에 도시된 바와 같이 위치하지만, 상이한 도펀트 농도를 갖는 간단하거나 복잡한 레이어링(layering)을 포함할 수 있다. 이 도핑된 레이어링은, 스크리닝 영역(112)보다 낮은 도펀트 농도를 갖고 채널(110) 내에서 게이트 유전체(108) 및 스크리닝 영역(112) 사이에 선택적으로 위치하는 문턱 전압 설정 영역(111)을 포함할 수 있다. 문턱 전압 설정 영역(111)은 채널(110)의 벌크가 실질적으로 도핑되지 않도록 하면서 FET(100)의 동작 문턱 전압의 작은 조절을 허용한다. 특히, 게이트 유전체(108)에 인접한 채널(110)의 그 부분은 도핑되지 않아야 한다. 추가적으로, 펀치 스루 억제 영역(113)이 스크리닝 영역(112) 아래에 형성된다. 문턱 전압 설정 영역(111)처럼, 펀치 스루 억제 영역(113)은 저농도로 도핑된 웰 기판(114)의 전체 도펀트 농도보다 높으면서 스크리닝 영역(112)보다 낮은 도펀트 농도를 갖는다.
동작에 있어서, 바이어스 전압(122)(VBS)이 소스(104)로 인가되어 동작 문턱 전압을 더 변경할 수 있고, P+ 단자(126)가 접속부(124)에서 P웰(114)에 접속되어 회로를 폐쇄한다. 게이트 스택은 게이트 전극(102), 게이트 콘택(118) 및 게이트 유전체(108)를 포함한다. 게이트 스페이서(130)가 포함되어 소스 및 드레인으로부터 게이트를 분리하고, 선택적인 소스/드레인 연장부(SDE; source/drain extensions)(132) 또는 "팁(tips)"은 게이트 스페이서 및 게이트 유전체(108) 아래에서 소스 및 드레인을 확장하여, 게이트 길이를 감소시키고 FET(100)의 전기 특성을 개선한다.
이 예시적인 실시예에서, FET(100)는 기판(116) 상에 형성된 P웰(114)을 제공하는 P형 도핑 실리콘 기판으로서의 기판 상에 형성된 N형 도펀트 물질로 이루어진 소스 및 드레인을 갖는 N채널 트랜지스터로서 도시된다. 그러나, 기판 또는 도펀트 물질에 대한 적절한 변화로, 갈륨 비소 기반 물질 등의 다른 적절한 기판으로부터 형성된 비-실리콘 P형 반도체 트랜지스터가 대체될 수 있음을 이해할 것이다. 소스(104) 및 드레인(106)은 종래의 도펀트 주입 프로세스 및 물질을 이용하여 형성될 수 있고 예를 들어 LDD(low doped drain) 기술에 따라 스트레스 유도 소스/드레인 구조물, 융기된(raised) 및/또는 함몰된(recessed) 소스/드레인, 비대칭적으로 도핑된, 카운터 도핑된 또는 결정 구조 변경된 소스/드레인 또는 소스/드레인 연장 영역의 주입 도핑 등의 변경을 포함할 수 있다. 소정의 실시예에서, 전기적 특성을 변경하기 위하여 보상 도펀트로서 이종 도펀트 물질을 사용하는 것을 포함하여, 소스/드레인 동작 특성을 변경하는 다양한 다른 기술이 또한 사용될 수 있다.
게이트 전극(102)은, 제한되지 않지만, 바람직하게는, 금속, 금속 합금, 금속 질화물, 금속 규화물, 뿐만 아니라 그 적층체 및 그 합성물을 포함하는 종래의 물질로부터 형성될 수 있다. 소정의 실시예에서, 게이트 전극(102)은 또한, 예를 들어, 고농도로 도핑된 폴리실리콘 및 폴리실리콘 게르마늄 합금을 포함하여, 폴리실리콘으로부터 형성될 수 있다. 금속 또는 금속 합금은, 티타늄 질화물 등의 티타늄 함유 화합물을 포함하여, 알루미늄, 티타늄, 탄탈륨 또는 그 질화물을 함유하는 것을 포함할 수 있다. 게이트 전극(102)의 형성은, 제한되지 않지만, 증발 방법 및 스퍼터링 방법 등의, 규화물 방법, 화학 기상 증착 및 물리적 기상 증착 방법을 포함할 수 있다. 일반적으로, 게이트 전극(102)은 약 1 내지 약 500 나노미터의 전체 두께를 갖는다.
게이트 유전체(108)는 산화물, 질화물 및 산질화물 등의 종래의 유전 물질을 포함할 수 있다. 대안으로, 게이트 유전체(108)는 일반적으로, 제한되지 않지만, 하프늄 산화물, 하프늄 규산염, 지르코늄 산화물, 란타늄 산화물, 티타늄 산화물, 바륨-스토론튬-티탄산염 및 납-지르콘삼염-티탄산염, 금속 기반 유전 물질 및 유전 특성을 갖는 다른 물질을 포함하는 더 높은 유전상수 유전 물질을 포함할 수 있다. 바람직한 하프늄 함유 산화물은 HfO2, HfZrOx, HfSiOx, HfTiOx, HfAlOx 등을 포함한다. 조성 및 이용가능한 퇴적(deposition) 처리 장치에 따라, 게이트 유전체(108)는 열적 또는 플라즈마 산화, 질화 방법, 화학 기상 증착 방법(원자층 퇴적 방법을 포함) 및 물리적 기상 증착 방법과 같은 방법에 의해 형성될 수 있다. 일부 실시예에서, 다수 또는 합성 층, 적층체 및 유전 물질의 복합 혼합물이 사용될 수 있다. 예를 들어, 게이트 유전체는 약 0.3 및 1 nm 사이의 두께를 갖는 SiO2 기반 절연체 및 0.5 및 4 nm 사이의 두께를 갖는 하프늄 산화물 기반 절연체로부터 형성될 수 있다. 일반적으로, 게이트 유전체는 약 0.5 내지 약 5 나노미터의 전체 두께를 갖는다.
채널 영역(110)은 게이트 유전체(108) 아래 및 고농도로 도핑된 스크리닝 영역(112) 위에 형성된다. 채널 영역(110)은 또한 소스(104) 및 드레인(106) 사이에서 접촉 및 연장한다. 바람직하게, 채널 영역은 게이트 유전체(108)에 인접하거나 부근에 5×1017 도펀트 원자/cm3보다 작은 도펀트 농도를 갖는 실질적인 도핑되지 않은 실리콘을 포함한다. 채널 두께는 일반적으로 5 내지 50 나노미터의 범위일 수 있다. 소정의 실시예에서, 채널 영역(110)은 스크리닝 영역 상의 순수한 또는 실질적으로 순수한 실리콘의 에피택셜 성장에 의해 형성된다.
개시된 바와 같이, 문턱 전압 설정 영역(111)은 스크리닝 영역(112) 위에 위치하고, 일반적으로 얇은 도핑층으로서 형성된다. 적절하게 변하는 도펀트 농도, 두께 및 게이트 유전체 및 스크리닝 영역으로부터의 분리는 동작 FET(100) 내에서의 문턱 전압의 제어되는 약간의 조절을 허용한다. 소정의 실시예에서, 문턱 전압 설정 영역(111)은 약 1×1018 도펀트 원자/cm3 및 약 1×1019 도펀트 원자/cm3 사이의 농도를 갖도록 도핑된다. 문턱 전압 설정 영역(111)은 1) 인-사이추(in-situ) 에피택셜 도핑, 2) 실리콘 박층의 에피택셜 성장 후의 엄격하게 제어된 도펀트 주입, 3) 실리콘 박층의 에피택셜 성장 후의 스크리닝 영역(112)으로부터 원자의 도펀트 확산, 또는 4) 이들 프로세스의 조합(예를 들어, 실리콘의 에피택셜 성장 후의 도펀트 주입 및 스크리닝층(112)로부터의 확산)을 포함하는 몇 개의 상이한 프로세스에 의해 형성될 수 있다.
고농도로 도핑된 스크리닝 영역(112)의 위치지정은 일반적으로 동작 FET(100)의 공핍 영역의 깊이를 설정한다. 유리하게, 스크리닝 영역(112)(및 관련 공핍 깊이)은 게이트 길이와 비슷한 것(Lg/1)으로부터 게이트 길이의 큰 분수(Lg/5)인 깊이까지의 범위의 깊이에서 설정된다. 바람직한 실시예에서, 일반적인 범위는 Lg/3 내지 Lg/1.5 사이이다. Lg/2 이상을 갖는 장치는 매우 낮은 전력 동작을 위해 바람직하고, 더 높은 전압에서 동작하는 디지털 또는 아날로그 장치는 종종 Lg/5 및 Lg/2 사이의 스크리닝 영역으로 형성될 수 있다. 예를 들어, 32 나노미터의 게이트 길이를 갖는 트랜지스터는 8 나노미터(Lg/4)의 깊이에서 피크 도펀트 밀도의 문턱 전압 설정 영역과 함께 약 16 나노미터(Lg/2)의 게이트 유전체 아래의 깊이에서 피크 도펀트 밀도를 갖는 스크리닝 영역을 갖도록 형성될 수 있다.
소정의 실시예에서, 스크리닝 영역(112)은 도핑되지 않은 채널의 도펀트 농도보다 상당히 크고, 선택적인 문턱 전압 설정 영역(111)의 도펀트 농도보다 적어도 약간 큰 약 5×1018 도펀트 원자/cm3 및 약 1×1020 도펀트 원자/cm3 사이의 농도를 갖도록 도핑된다. 인식하는 바와 같이, 정확한 도펀트 농도 및 스크리닝 영역 깊이는 FET(100)의 소망의 동작 특성을 개선하도록 변경되거나 이용가능한 트랜지스터 제조 프로세스 및 프로세스 조건을 고려하도록 변경될 수 있다.
누설 제어를 돕기 위하여, 펀치 스루 억제 영역(113)은 스크리닝 영역(112) 아래에 형성된다. 일반적으로, 펀치 스루 억제 영역(113)은 저농도로 도핑된 웰로의 직접적인 주입에 의해 형성되지만, 스크리닝 영역으로부터의 외부 확산(outdiffusion), 인-사이추 성장 또는 다른 공지된 프로세스에 의해 형성될 수 있다. 문턱 전압 설정 영역(111)처럼, 펀치 스루 억제 영역(113)은 일반적으로 약 1×1018 도펀트 원자/cm3 및 약 1×1019 도펀트 원자/cm3 사이에 설정된, 스크리닝 영역(122)보다 낮은 도펀트 농도를 갖는다. 또한, 펀치 스루 억제 영역(113) 도펀트 농도는 웰 기판의 전체 도펀트 농도보다 높게 설정된다. 인식하는 바와 같이, 정확한 도펀트 농도 및 깊이는 FET(100)의 소망의 동작 특성을 개선하도록 변경되거나 이용가능한 트랜지스터 제조 프로세스 및 프로세스 조건을 고려하도록 변경될 수 있다.
잘 개발되고 오래 사용된 평면 CMOS 처리 기술이 용이하게 적응될 수 있기 때문에, 이러한 FET(100)를 형성하는 것은 SOI 또는 finFET 트랜지스터와 비교하여 상대적으로 간단하다.
동시에, 구조물 및 구조물을 형성하는 방법은 종래의 나노스케일 장치와 비교하여 낮은 동작 전압 및 낮은 문턱 전압을 갖는 FET 트랜지스터를 허용한다. 또한, DDC 트랜지스터는 전압 바디 바이어스 생성기의 도움으로 문턱 전압이 정적으로 설정되는 것을 허용하도록 구성될 수 있다. 일부 실시예에서, 문턱 전압은 심지어 동적으로 제어될 수 있고, (낮은 누설, 낮은 속도 동작을 위해 VT를 위로 조절하도록 전압 바이어스를 설정함으로써) 트랜지스터 누설 전류가 크게 감소되게 하거나 (높은 누설, 높은 속도 동작을 위해 VT를 아래로 조절함으로써) 증가되게 할 수 있다. 궁극적으로, 이들 구조물 및 구조물을 형성하는 방법은 회로가 동작하는 동안 동적으로 조절될 수 있는 FET 장치를 갖는 집적 회로를 설계할 수 있게 한다. 따라서, 집적 회로 내의 트랜지스터는 명목상 동일한 구조물로 설계될 수 있고, 상이한 바이어스 전압에 응답하여 상이한 동작 전압에서 동작하거나 상이한 바이어스 전압 및 동작 전압에 응답하여 상이한 동작 모드에서 동작하도록 제어, 변조 또는 프로그래밍될 수 있다. 또한, 이들은 회로 내의 상이한 애플리케이션을 위해 사후 제조(post-fabrication)로서 구성될 수 있다.
인식하는 바와 같이, 반도체의 물리적 및 전기적 특성을 변경하기 위하여 반도체의 결정층 또는 기판 내에 주입되거나 다른 방법으로 존재하는 원자의 농도가 물리적 및 기능적 영역 또는 층에 대하여 설명된다. 이들은 당업자에 의해 특정 농도 평균을 갖는 물질의 3차원 덩어리(mass)로서 이해될 수 있다. 또는, 이들은 상이하거나 공간적으로 변하는 농도를 갖는 서브 영역 또는 서브층으로서 이해될 것이다. 이들은 또한 도펀트 원자의 작은 그룹, 실질적으로 유사한 도펀트 원자 등의 영역, 또는 다른 물리적 실시예로서 존재할 수 있다. 이들 특성에 기초한 영역의 설명은 형상, 정확한 위치 또는 배향을 제한하도록 의도되지 않는다. 이들은 또한 이들 영역 또는 층을 임의의 특정한 프로세스 단계들의 타입 또는 수, 층(예를 들어, 합성 또는 단일)의 타입 또는 수, 반도체 퇴적, 에칭 기술 또는 이용되는 성장 기술로 제한하는 것으로 의도되지 않는다. 이들 프로세스는 에피택셜 형성된 영역 또는 원자층 퇴적, 도펀트 주입 방법론 또는 선형 또는 단조증가, 역행 또는 다른 적절한 공간 변화 도펀트 농도를 포함하는 특정 수직 또는 횡 도펀트 프로파일을 포함할 수 있다. 소망의 도펀트 농도가 유지되도록 하기 위하여, 저온 처리, 카본 도핑, 인-사이추 도펀트 퇴적 및 진보된 플래시 또는 다른 어닐링 기술을 포함하는 다양한 도펀트 안티마이그레이션(antimigration)기술이 고려된다. 결과적인 도펀트 프로파일은 상이한 도펀트 농도를 갖는 하나 이상의 영역 또는 층을 가질 수 있고, 농도 변화 및 영역 또는 층이 어떻게 정의되는지는, 프로세스에 상관없이, 상이한 질적 또는 양적 도펀트 농도 결정 방법론을 이용하여 적외선 분광법, RBS(Rutherford Back Scattering), SIMS(Secondary Ion Mass Spectroscopy) 또는 다른 도펀트 분석 툴을 통해 검출되거나 검출되지 않을 수 있다.
하나의 가능한 트랜지스터 구조물을 더 잘 인식하기 위하여, 도 2는, 소스 및 드레인 간의 중간선에서 취하고 게이트 유전체로부터 웰을 향해 아래로 연장하는 깊게 공핍된 트랜지스터의 도펀트 프로파일(202)을 나타낸다. 농도는 입방 센티미터당 도펀트 원자의 수로 측정되고, 하향 깊이는 게이트 길이(Lg)의 비로서 측정된다. 나노미터의 절대 깊이보다 오히려 비율로서 측정하는 것은 상이한 노드(예를 들어, 45nm, 32nm, 22nm, 또는 15nm)에서 제조된 트랜지스터 사이의 상호 비교를 더 좋게 허용한다. 여기서, 노드는 일반적으로 최소 게이트 길이에 대하여 정의된다.
도 2에 도시된 바와 같이, 게이트 유전체에 인접한 채널(210)의 영역은 실질적으로 도펀트가 없고 거의 Lg/4의 깊이까지 5×1017 도펀트 원자/cm3 미만을 갖는다. 문턱 전압 설정 영역(211)은 도펀트 농도를 약 3×1018 도펀트 원자/cm3로 증가시키고, 농도는 약 3×1019 도펀트 원자/cm3까지 또 다른 자릿수 증가하여 동작 트랜지스터에서 공핍 영역(depletion zone)의 베이스를 설정하는 스크리닝 영역(212)을 형성한다. 약 Lg/1의 깊이에서 약 1×1019 도펀트 원자/cm3의 도펀트 농도를 갖는 펀치 스루 억제 영역(213)은 스크리닝 영역 및 저농도로 도핑된 웰(214) 사이의 중간이다. 펀치 스루 억제 영역이 없이는, 예를 들어 30nm 게이트 길이 및 1.0 볼트의 동작 전압을 갖도록 구성된 트랜지스터는 상당히 큰 누설을 갖는 것으로 기대된다. 개시된 펀치 스루 억제 영역(213)이 주입될 때, 펀치 스루 누설이 감소하여, 트랜지스터가 더 전력 효율적이도록 하고, 펀치 스루 불량 없이 트랜지스터 구조물에서의 프로세스 변형을 더 잘 견딜 수 있게 한다.
이것은 펀치 스루 도즈량 및 문턱 전압의 범위에 대한 기대되는 성능 개선을 나타내는 다음의 표 1에 더 잘 나타낸다.
Figure pct00001
대안의 도펀트 프로파일이 고려된다. 도 3에 도시된 바와 같이, 저농도로 도핑된 채널에 대하여 약간 증가된 깊이를 포함하는 대안의 도펀트 프로파일이 도시된다. 도 3의 실시예와 대조하여, 문턱 전압 설정 영역(211)은 스크리닝 영역(212)으로부터 실리콘의 에피택셜 퇴적층으로의 외부 확산에 의해 주로 형성되는 얕은 노치(shallow notch)이다. 스크리닝 영역(212) 자체는 3×1019 도펀트 원자/cm3보다 큰 도펀트 농도를 갖도록 설정된다. 펀치 스루 억제 영역(213)은 스크리닝 영역(212)으로부터의 외부 확산 및 개별의 낮은 에너지 주입의 조합에 의해 제공된 약 8×1018 도펀트 원자/cm3의 도펀트 농도를 갖는다.
도 4에 도시된 바와 같이, 저농도 도핑 채널에 대하여 크게 증가된 깊이를 포함하는 대안의 도펀트 프로파일이 도시된다. 도 2 및 3의 실시예와 대조하여, 문턱 전압 설정을 돕는 뚜렷한 노치, 평면 또는 층이 없다. 스크리닝 영역(212)은 3×1019 도펀트 원자/cm3보다 크게 설정되고 펀치 스루 억제 영역(213)은 개별의 낮은 에너지 주입에 의해 제공되는 약 8×1018 도펀트 원자/cm3의 유사하게 고농도이지만 좁게 정의된 도펀트 농도를 갖는다.
도펀트 프로파일의 또 다른 변형은 매우 저농도 도핑 채널(210)을 포함하는 트랜지스터 구조물에 대한 트랜지스터 도펀트 프로파일(205)을 나타내는 도 5에 도시된다. 문턱 전압 설정 영역(211)은 스크리닝 영역 상에 성장한 얇은 에피택셜층의 인-사이추 또는 잘 제어된 주입 도핑에 의해 정밀하게 형성된다. 스크리닝 영역(212)은 약 1×1019 도펀트 원자/cm3로 설정되고 펀치 스루 억제 영역(213)은 또한 개별의 낮은 에너지 주입에 의해 제공되는 약 8×1018 도펀트 원자/cm3의 좁게 정의된 도펀트 농도를 갖는다. 웰 주입(214) 농도는 약 5×1017 도펀트 원자/cm3까지 점점 감소된다.
도 6에 도시된 바와 같이, 도펀트 프로파일(206)은 게이트 유전체에 인접하는 저농도 도핑 채널(210) 및 좁게 정의된 문턱 전압 설정 영역(211)을 포함한다. 스크리닝 영역(212)은 좁은 피크 세트를 약 1×1019 도펀트 원자/cm3로 증가시키고, 펀치 스루 억제 영역(213)은 또한 개별의 낮은 에너지 주입에 의해 제공되는 약 5×1018 도펀트 원자/cm3의 넓은 피크 도펀트 농도를 갖는다. 웰 주입(214) 농도는 약 8×1017 도펀트 원자/cm3의 농도로 높아 트랜지스터의 바이어스 계수를 개선한다.
도 6의 좁은 스크린 영역 피크 도펀트 농도와 대조하여, 도 7의 도펀트 프로파일(207)은 넓은 피크(212)를 갖는다. 좁은 도핑되지 않은 채널(210)에 더하여, 트랜지스터 구조물은 명확한(well defined) 부분 역행 문턱 세트(211) 및 뚜렷한 개별 펀치 스루 억제 피크(213)를 포함한다. 웰(214) 도핑 농도는 비교적 낮고 약 5×1017 도펀트 원자/cm3 보다 작다.
도 8은 아날로그 및 디지털 트랜지스터 양쪽 다를 포함하는, 상이한 타입의 FET 구조물에 적합한 펀치 스루 억제 영역 및 스크리닝 영역을 갖는 트랜지스터를 형성하는 하나의 예시적인 프로세스를 나타내는 개략적인 프로세스 흐름도(300)이다. 여기에 도시된 프로세스는 발명의 개념을 모호하게 하지 않도록 일반적이고 광범위하게 설명하도록 의도하고, 더 상세한 실시예 및 예는 이하에서 나타낸다. 다른 프로세스 단계와 함께 이들은 레가시 장치와 함께 DDC 구조의 장치를 포함하는 집적 회로의 처리 및 제조를 허용하고, 개선된 성능 및 더 낮은 전력을 갖는 아날로그 및 디지털 장치의 전체 범위를 커버하는 설계를 허용한다.
단계(302)에서, 프로세스는 웰 형성에서 시작하고, 이는 상이한 실시예 및 예에 따라 많은 다른 프로세스 중의 하나일 수 있다. 303에서 지시된 바와 같이, 웰 형성은 원하는 애플리케이션 및 결과에 따라 STI(shallow trench isolation) 형성(304)의 전이나 후일 수 있다. 붕소(B), 인듐(I) 또는 다른 P형 물질이 P형 주입을 위해 사용될 수 있고 비소(As) 또는 인(P) 및 다른 N형 물질이 N형 주입에 사용된다. PMOS 웰 주입물에 대하여, P+ 주입물은 10 내지 80 keV의 범위 내에서 주입될 수 있고, NMOS 웰 주입물에서, 붕소 주입물 B+ 주입물은 0.5 내지 5keV의 범위 내 및 1×1013 내지 8×1013/cm2의 범위 내에 있을 수 있다. 게르마늄 주입물 Ge+은 10 내지 60 keV의 범위 내 및 1×1014 내지 5×1014/cm2의 농도에서 수행될 수 있다. 도펀트 마이그레이션을 감소시키기 위하여, 탄소 주입물 C+는 0.5 내지 5 keV의 범위 및 1×1013 내지 8×1013/cm2의 농도에서 수행될 수 있다. 웰 주입은 펀치 스루 억제 영역, 펀치 스루 억제 영역보다 높은 도펀트 밀도를 갖는 스크린 영역, 및 (상술한 바와 같이 스크리닝 영역 상의 성장한 에피택셜층으로의 도펀트의 주입 또는 확산에 의해 일반적으로 형성되는) 문턱 전압 설정 영역의 순차 주입 및/또는 에피택셜 성장 및 주입을 포함할 수 있다.
일부 실시예에서, 웰 형성(302)은 302A에 도시된 바와 같이 Ge/B(N), As(P)의 빔 라인 주입과, 이어서 에피텍셜(EPI) 사전 세정(pre-clean) 프로세스와, 이어서 마지막으로 비선택적 블랭킷 EPI 퇴적을 포함할 수 있다. 대안으로, 웰은 302B에 도시된 바와 같이 B(N), As(P)의 플라즈마 주입과, 이어서 EPI 사전 세정과, 마지막으로 비선택적 (블랭킷) EPI 퇴적을 이용하여 형성될 수 있다. 대안으로, 웰 형성은 302C에 도시된 바와 같이 B(N), As(P)의 솔리드-소스 확산과, 이어서 EPI 사전 세정과, 이어서 마지막으로 비선택적 (블랭킷) EPI 퇴적을 포함할 수 있다. 대안으로 웰 형성은 302D에 도시된 바와 같이 B(N), As(P)의 솔리드-소스 확산과, 이어서 EPI 사전 세정과, 이어서 마지막으로 비선택적 (블랭킷) EPI 퇴적을 포함한다. 또 다른 대안으로서, 웰 형성은 단순히 웰 주입과, 이어서 B(N), P(P)의 인-사이추 도핑 선택적 EPI을 포함할 수 있다. 여기에 기재된 실시예는 상이한 웰 구조물을 갖고 상이한 파라미터에 따른 일반적인 기판 상에 구성된 다수의 장치 중의 임의의 하나를 허용한다.
웰 형성(302) 전 또는 후에 발생할 수 있는 STI 형성(304)은 900℃보다 낮은 온도에서의 저온 TSOX(trench sacrificial oxide) 라이너를 포함할 수 있다. 게이트 스택(306)이 많은 수의 상이한 방식으로, 상이한 물질로부터, 및 상이한 일함수로 형성되거나 다르게 구성될 수 있다. 하나의 옵션은 폴리/SiON 게이트 스택(306A)이다. 또 다른 옵션은 SiON/금속/폴리 및/또는 SiON/폴리와, 이어서 하이-K/금속 게이트를 포함하는 게이트-퍼스트(gate-first) 프로세스(306B)이다. 또 다른 옵션인 게이트-라스트(gate-last) 프로세스(306C)는 하이-K/금속 게이트 스택을 포함하고, 게이트 스택은 "하이-K 퍼스트 금속 게이트 라스트(Hi-K first-metal gate last)" 플로우 및 "하이-K 라스트 금속 게이트 라스트(Hi-K last-metal gate last)" 플로우로 형성될 수 있다. 또 다른 옵션인 306D는 장치 구성, N(NMOS)/P(PMOS)/N(PMOS)/P(NMOS)/미드-갭(Mid-gap) 또는 그 중간의 어느 곳에 따라 일함수의 조정가능 범위를 포함하는 금속 게이트이다. 일 예에서, N은 4.05V±200mV의 일함수(WF)를 갖고 P는 5.01V±200mV의 WF를 갖는다.
다음으로, 단계(308)에서, 소스/드레인 팁은 주입되거나 선택적으로 애플리케이션에 따라 주입되지 않을 수 있다. 팁의 치수는 요구에 따라 변경될 수 있고 게이트 스페이서(SPCR)가 사용되는지에 부분적으로 의존할 것이다. 하나의 옵션으로, 308A에서 팁 주입이 없을 수 있다. 다음으로, 선택적인 단계(310 및 312)에서, 스트레인드 채널(strained channel)을 생성하기 위한 성능 개선 수단으로서 PMOS 또는 NMOS EPI층이 소스 및 드레인 영역에 형성될 수 있다. 게이트-라스트 게이트 스택 옵션을 위하여, 단계(314)에서, 게이트-라스트 모듈이 형성된다. 이것은 게이트-라스트 프로세스(314A)만을 위한 것일 수 있다.
펀치 스루 억제부가 있는 것과 없는 것, 및 상이한 문턱 전압을 갖는 것, 정적 또는 동적 바이어싱이 있는 것과 없는 것을 포함하여, 다수의 트랜지스터 타입을 지원하는 다이가 고려된다. SoC(systems on a chip), 진보된 마이크로프로세서, 무선 주파수, 메모리 및 하나 이상의 디지털 및 아날로그 트랜지스터 구성을 갖는 다른 다이가 여기에 기재된 방법을 이용하여 장치에 포함될 수 있다. 여기에 기재된 방법 및 프로세스에 따라, 펀치 스루 억제부를 갖거나 갖지 않는 DDC 및/또는 트랜지스터 장치 및 구조물의 다양한 조합을 갖는 시스템이 벌크 CMOS를 이용하여 실리콘 상에 제조될 수 있다. 상이한 실시예에서, 다이는 동적 바이어스 구조물, 정적 바이어스 구조물 또는 바이어스가 없는(no-bias) 구조물이 개별적으로 또는 어떤 조합으로 존재하는 하나 이상의 영역으로 분리될 수 있다. 예를 들어, 동적 바이어스부에서는, 동적으로 조절가능한 장치가 높고 낮은 VT 장치 및 어쩌면 DDC 로직 장치와 함께 존재할 수 있다.
소정의 예시적인 실시예를 첨부된 도면을 참조하여 설명하고 도시하였지만, 이러한 실시예는 단지 예시적인 것이며 광범위한 발명에 대하여 제한적인 것이 아니고, 다양한 다른 변형이 당업자에게 떠오를 수 있으므로, 본 발명은 도시되고 기재된 특정 구성 및 배열로 제한되지 않는다는 것을 이해해야 한다. 따라서, 명세서 및 도면은 제한적인 의미보다는 설명적인 의미로 간주된다.

Claims (10)

  1. 제1 도펀트 농도를 갖도록 도핑된 웰;
    상기 웹 내로 주입되고 5×1018 도펀트 원자/cm3보다 큰 제2 도펀트 농도를 갖는 스크리닝층; 및
    상기 제1 도펀트 농도와 상기 제2 도펀트 농도 사이의 중간인 제3 도펀트 농도를 갖고 게이트 아래 및 스크리닝 영역과 상기 웰 사이에 위치하는 적어도 하나의 펀치 스루 억제 영역
    을 포함하는 전계 효과 트랜지스터 구조물.
  2. 제1항에 있어서, 블랭킷 에피택셜층이 상기 스크리닝 영역 상에 성장하는 전계 효과 트랜지스터 구조물.
  3. 제2항에 있어서, 상기 블랭킷 에피택셜층 내에 정의되고 상기 제2 농도와 5×1017 도펀트 원자/cm3 사이의 중간인 제4 도펀트 농도를 갖는 문턱 전압 설정층을 더 포함하는 전계 효과 트랜지스터 구조물.
  4. 제1항에 있어서, 상기 스크리닝 영역은 상기 적어도 하나의 펀치 스루 억제 영역으로 도펀트를 외부 확산(out-diffuse)하도록 형성되는 전계 효과 트랜지스터 구조물.
  5. 제1항에 있어서, 상기 적어도 하나의 펀치 스루 억제 영역은 적어도 부분적으로 상기 웰로의 직접적인 주입에 의해 형성되는 전계 효과 트랜지스터 구조물.
  6. 불리한 펀치 스루 효과를 감소시키는 전계 효과 트랜지스터 구조물을 형성하는 방법으로서,
    제1 도펀트 농도를 갖도록 도핑된 웰을 형성하는 단계;
    5×1018 도펀트 원자/cm3보다 큰 도펀트 농도를 갖는 스크리닝 영역을 주입하는 단계; 및
    상기 웰 내에 펀치 스루 억제 영역을 형성하는 단계
    를 포함하는 방법.
  7. 제6항에 있어서, 상기 스크리닝 영역의 상부에 블랭킷 에피택셜층을 성장시키는 단계를 더 포함하는 방법.
  8. 제7항에 있어서, 상기 스크리닝 영역의 상부에 블랭킷 에피택셜층을 성장시키는 단계는 직접 주입, 상기 스크리닝 영역으로부터의 확산, 또는 도펀트들의 인-사이추 퇴적(in-situ deposition) 중 하나 이상에 의해 상기 스크리닝 영역에 인접한 상기 블랭킷 에피택셜층의 일부를 도핑하여 문턱 전압 설정층을 형성하는 단계를 포함하는 방법.
  9. 제6항에 있어서, 상기 스크리닝 영역의 상부에 에피택셜 블랭킷층을 성장시킨 후에 STI(shallow trench isolation)를 이용하여 상기 전계 효과 트랜지스터를 절연시키는 단계를 더 포함하는 방법.
  10. 제6항에 있어서, 펀치 스루 억제 영역을 형성하는 단계는 직접 주입 및/또는 상기 스크리닝 영역으로부터의 확산에 의해 상기 스크리닝 영역에 인접한 층의 일부를 도핑하는 단계를 더 포함하는 방법.
KR1020137001668A 2010-06-22 2011-06-21 펀치 스루 억제부를 갖는 개선된 트랜지스터 KR101817376B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US35749210P 2010-06-22 2010-06-22
US61/357,492 2010-06-22
US12/895,813 US8421162B2 (en) 2009-09-30 2010-09-30 Advanced transistors with punch through suppression
US12/895,813 2010-09-30
PCT/US2011/041165 WO2011163169A1 (en) 2010-06-22 2011-06-21 Advanced transistors with punch through suppression

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020187000155A Division KR101919737B1 (ko) 2010-06-22 2011-06-21 펀치 스루 억제부를 갖는 개선된 트랜지스터

Publications (2)

Publication Number Publication Date
KR20130088134A true KR20130088134A (ko) 2013-08-07
KR101817376B1 KR101817376B1 (ko) 2018-01-11

Family

ID=45443199

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020137001668A KR101817376B1 (ko) 2010-06-22 2011-06-21 펀치 스루 억제부를 갖는 개선된 트랜지스터
KR1020187000155A KR101919737B1 (ko) 2010-06-22 2011-06-21 펀치 스루 억제부를 갖는 개선된 트랜지스터

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020187000155A KR101919737B1 (ko) 2010-06-22 2011-06-21 펀치 스루 억제부를 갖는 개선된 트랜지스터

Country Status (6)

Country Link
US (5) US8421162B2 (ko)
JP (2) JP2013533624A (ko)
KR (2) KR101817376B1 (ko)
CN (2) CN103038721B (ko)
TW (1) TWI543369B (ko)
WO (1) WO2011163169A1 (ko)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008005092A2 (en) * 2006-06-29 2008-01-10 Cree, Inc. Silicon carbide switching devices including p-type channels and methods of forming the same
US8421162B2 (en) 2009-09-30 2013-04-16 Suvolta, Inc. Advanced transistors with punch through suppression
US8273617B2 (en) 2009-09-30 2012-09-25 Suvolta, Inc. Electronic devices and systems, and methods for making and using the same
US8759872B2 (en) * 2010-06-22 2014-06-24 Suvolta, Inc. Transistor with threshold voltage set notch and method of fabrication thereof
JP5751766B2 (ja) 2010-07-07 2015-07-22 キヤノン株式会社 固体撮像装置および撮像システム
JP5656484B2 (ja) 2010-07-07 2015-01-21 キヤノン株式会社 固体撮像装置および撮像システム
JP5697371B2 (ja) * 2010-07-07 2015-04-08 キヤノン株式会社 固体撮像装置および撮像システム
JP5885401B2 (ja) 2010-07-07 2016-03-15 キヤノン株式会社 固体撮像装置および撮像システム
JP5645513B2 (ja) 2010-07-07 2014-12-24 キヤノン株式会社 固体撮像装置及び撮像システム
JP5643555B2 (ja) 2010-07-07 2014-12-17 キヤノン株式会社 固体撮像装置及び撮像システム
US8400219B2 (en) * 2011-03-24 2013-03-19 Suvolta, Inc. Analog circuits having improved transistors, and methods therefor
US8748986B1 (en) 2011-08-05 2014-06-10 Suvolta, Inc. Electronic device with controlled threshold voltage
TWI571936B (zh) * 2011-10-26 2017-02-21 聯華電子股份有限公司 具有鰭狀結構之場效電晶體的結構及其製作方法
KR101894221B1 (ko) 2012-03-21 2018-10-04 삼성전자주식회사 전계 효과 트랜지스터 및 이를 포함하는 반도체 장치
US9299698B2 (en) 2012-06-27 2016-03-29 Mie Fujitsu Semiconductor Limited Semiconductor structure with multiple transistors having various threshold voltages
US8673731B2 (en) * 2012-08-20 2014-03-18 International Business Machines Corporation Techniques for gate workfunction engineering to reduce short channel effects in planar CMOS devices
US8932918B2 (en) 2012-08-29 2015-01-13 International Business Machines Corporation FinFET with self-aligned punchthrough stopper
US8637955B1 (en) * 2012-08-31 2014-01-28 Suvolta, Inc. Semiconductor structure with reduced junction leakage and method of fabrication thereof
US9041126B2 (en) * 2012-09-21 2015-05-26 Mie Fujitsu Semiconductor Limited Deeply depleted MOS transistors having a screening layer and methods thereof
US9082853B2 (en) 2012-10-31 2015-07-14 International Business Machines Corporation Bulk finFET with punchthrough stopper region and method of fabrication
JP6100535B2 (ja) * 2013-01-18 2017-03-22 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
US9917168B2 (en) * 2013-06-27 2018-03-13 Taiwan Semiconductor Manufacturing Company, Ltd. Metal oxide semiconductor field effect transistor having variable thickness gate dielectric
US9299702B2 (en) * 2013-09-24 2016-03-29 Samar Saha Transistor structure and method with an epitaxial layer over multiple halo implants
US9263522B2 (en) 2013-12-09 2016-02-16 Qualcomm Incorporated Transistor with a diffusion barrier
US9276113B2 (en) 2014-03-10 2016-03-01 International Business Corporation Structure and method to make strained FinFET with improved junction capacitance and low leakage
US9559191B2 (en) 2014-04-16 2017-01-31 International Business Machines Corporation Punch through stopper in bulk finFET device
US10559469B2 (en) * 2014-04-22 2020-02-11 Texas Instruments Incorporated Dual pocket approach in PFETs with embedded SI-GE source/drain
US9087860B1 (en) * 2014-04-29 2015-07-21 Globalfoundries Inc. Fabricating fin-type field effect transistor with punch-through stop region
US9390976B2 (en) 2014-05-01 2016-07-12 International Business Machines Corporation Method of forming epitaxial buffer layer for finFET source and drain junction leakage reduction
US9319013B2 (en) * 2014-08-19 2016-04-19 Mie Fujitsu Semiconductor Limited Operational amplifier input offset correction with transistor threshold voltage adjustment
US9899514B2 (en) 2015-05-21 2018-02-20 Globalfoundries Singapore Pte. Ltd. Extended drain metal-oxide-semiconductor transistor
US20180076281A1 (en) * 2016-09-12 2018-03-15 Jeng-Jye Shau Deep channel isolated drain metal-oxide-semiconductor transistors
US20180076280A1 (en) * 2016-09-12 2018-03-15 Jeng-Jye Shau Shallow drain metal-oxide-semiconductor transistors
TWI621273B (zh) * 2017-04-27 2018-04-11 立錡科技股份有限公司 具有可調整臨界電壓之高壓空乏型mos元件及其製造方法
US10559463B2 (en) * 2017-11-30 2020-02-11 International Business Machines Corporation Multi-state device based on ion trapping
KR102639769B1 (ko) * 2018-11-22 2024-02-26 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
US11652143B2 (en) * 2019-03-28 2023-05-16 Intel Corporation III-N transistors integrated with thin-film transistors having graded dopant concentrations and/or composite gate dielectrics

Family Cites Families (520)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4021835A (en) 1974-01-25 1977-05-03 Hitachi, Ltd. Semiconductor device and a method for fabricating the same
US3958266A (en) 1974-04-19 1976-05-18 Rca Corporation Deep depletion insulated gate field effect transistors
US4000504A (en) 1975-05-12 1976-12-28 Hewlett-Packard Company Deep channel MOS transistor
US4276095A (en) 1977-08-31 1981-06-30 International Business Machines Corporation Method of making a MOSFET device with reduced sensitivity of threshold voltage to source to substrate voltage variations
US4242691A (en) 1978-09-18 1980-12-30 Mitsubishi Denki Kabushiki Kaisha MOS Semiconductor device
DE3069973D1 (en) * 1979-08-25 1985-02-28 Zaidan Hojin Handotai Kenkyu Insulated-gate field-effect transistor
US4315781A (en) * 1980-04-23 1982-02-16 Hughes Aircraft Company Method of controlling MOSFET threshold voltage with self-aligned channel stop
JPS56155572A (en) * 1980-04-30 1981-12-01 Sanyo Electric Co Ltd Insulated gate field effect type semiconductor device
JPS5848936A (ja) 1981-09-10 1983-03-23 Fujitsu Ltd 半導体装置の製造方法
US4518926A (en) 1982-12-20 1985-05-21 At&T Bell Laboratories Gate-coupled field-effect transistor pair amplifier
JPS59193066A (ja) 1983-04-15 1984-11-01 Matsushita Electric Ind Co Ltd Ｍｏｓ型半導体装置
JPS59193066U (ja) 1983-06-08 1984-12-21 三菱電機株式会社 エレベ−タの防犯テレビカメラ
US4559091A (en) 1984-06-15 1985-12-17 Regents Of The University Of California Method for producing hyperabrupt doping profiles in semiconductors
US5060234A (en) 1984-11-19 1991-10-22 Max-Planck Gesellschaft Zur Forderung Der Wissenschaften Injection laser with at least one pair of monoatomic layers of doping atoms
US4617066A (en) 1984-11-26 1986-10-14 Hughes Aircraft Company Process of making semiconductors having shallow, hyperabrupt doped regions by implantation and two step annealing
US4578128A (en) * 1984-12-03 1986-03-25 Ncr Corporation Process for forming retrograde dopant distributions utilizing simultaneous outdiffusion of dopants
US4662061A (en) 1985-02-27 1987-05-05 Texas Instruments Incorporated Method for fabricating a CMOS well structure
JPH0770606B2 (ja) * 1985-11-29 1995-07-31 株式会社日立製作所 半導体装置
JPS62128175A (ja) 1985-11-29 1987-06-10 Hitachi Ltd 半導体装置
GB8606748D0 (en) 1986-03-19 1986-04-23 Secr Defence Monitoring surface layer growth
US4780748A (en) 1986-06-06 1988-10-25 American Telephone & Telegraph Company, At&T Bell Laboratories Field-effect transistor having a delta-doped ohmic contact
EP0248988B1 (de) 1986-06-10 1990-10-31 Siemens Aktiengesellschaft Verfahren zum Herstellen von hochintegrierten komplementären MOS-Feldeffekttransistorschaltungen
US5156990A (en) 1986-07-23 1992-10-20 Texas Instruments Incorporated Floating-gate memory cell with tailored doping profile
US5923985A (en) 1987-01-05 1999-07-13 Seiko Instruments Inc. MOS field effect transistor and its manufacturing method
DE3789894T2 (de) 1987-01-05 1994-09-08 Seiko Instr Inc MOS-Feldeffekttransistor und dessen Herstellungsmethode.
JPS63305566A (ja) * 1987-06-05 1988-12-13 Nippon Telegr & Teleph Corp <Ntt> 半導体装置およびその製造方法
GB2206010A (en) 1987-06-08 1988-12-21 Philips Electronic Associated Differential amplifier and current sensing circuit including such an amplifier
EP0312237A3 (en) 1987-10-13 1989-10-25 AT&T Corp. Interface charge enhancement in delta-doped heterostructure
US5156989A (en) 1988-11-08 1992-10-20 Siliconix, Incorporated Complementary, isolated DMOS IC technology
US5034337A (en) 1989-02-10 1991-07-23 Texas Instruments Incorporated Method of making an integrated circuit that combines multi-epitaxial power transistors with logic/analog devices
US4956311A (en) 1989-06-27 1990-09-11 National Semiconductor Corporation Double-diffused drain CMOS process using a counterdoping technique
US5208473A (en) 1989-11-29 1993-05-04 Mitsubishi Denki Kabushiki Kaisha Lightly doped MISFET with reduced latchup and punchthrough
JP2822547B2 (ja) 1990-03-06 1998-11-11 富士通株式会社 高電子移動度トランジスタ
US5298435A (en) 1990-04-18 1994-03-29 National Semiconductor Corporation Application of electronic properties of germanium to inhibit n-type or p-type diffusion in silicon
KR920008834A (ko) 1990-10-09 1992-05-28 아이자와 스스무 박막 반도체 장치
JPH04179160A (ja) 1990-11-09 1992-06-25 Hitachi Ltd 半導体装置
JPH04186774A (ja) 1990-11-21 1992-07-03 Hitachi Ltd 半導体装置
JP2899122B2 (ja) 1991-03-18 1999-06-02 キヤノン株式会社 絶縁ゲートトランジスタ及び半導体集積回路
US5166765A (en) 1991-08-26 1992-11-24 At&T Bell Laboratories Insulated gate field-effect transistor with pulse-shaped doping
KR940006711B1 (ko) 1991-09-12 1994-07-25 포항종합제철 주식회사 델타도핑 양자 우물전계 효과 트랜지스터의 제조방법
JP2851753B2 (ja) 1991-10-22 1999-01-27 三菱電機株式会社 半導体装置およびその製造方法
JP3146045B2 (ja) 1992-01-06 2001-03-12 株式会社東芝 半導体装置及びその製造方法
JPH05315598A (ja) 1992-05-08 1993-11-26 Fujitsu Ltd 半導体装置
US5242847A (en) 1992-07-27 1993-09-07 North Carolina State University At Raleigh Selective deposition of doped silion-germanium alloy on semiconductor substrate
JPH0697432A (ja) 1992-09-10 1994-04-08 Hitachi Ltd 半導体装置およびその製造方法
US5422508A (en) * 1992-09-21 1995-06-06 Siliconix Incorporated BiCDMOS structure
JPH06151828A (ja) 1992-10-30 1994-05-31 Toshiba Corp 半導体装置及びその製造方法
US5298763A (en) * 1992-11-02 1994-03-29 Motorola, Inc. Intrinsically doped semiconductor structure and method for making
JP3200231B2 (ja) * 1992-12-14 2001-08-20 株式会社東芝 半導体装置の製造方法
US5426279A (en) 1993-06-21 1995-06-20 Dasgupta; Sankar Heating rate regulator
US5298457A (en) 1993-07-01 1994-03-29 G. I. Corporation Method of making semiconductor devices using epitaxial techniques to form Si/Si-Ge interfaces and inverting the material
US5444008A (en) 1993-09-24 1995-08-22 Vlsi Technology, Inc. High-performance punchthrough implant method for MOS/VLSI
US5625568A (en) 1993-12-22 1997-04-29 Vlsi Technology, Inc. Method and apparatus for compacting integrated circuits with standard cell architectures
EP0698236B1 (en) 1994-02-14 2000-05-10 Koninklijke Philips Electronics N.V. A reference circuit having a controlled temperature dependence
KR0144959B1 (ko) 1994-05-17 1998-07-01 김광호 반도체장치 및 제조방법
JPH07312423A (ja) 1994-05-17 1995-11-28 Hitachi Ltd Ｍｉｓ型半導体装置
US5622880A (en) * 1994-08-18 1997-04-22 Sun Microsystems, Inc. Method of making a low power, high performance junction transistor
US5889315A (en) * 1994-08-18 1999-03-30 National Semiconductor Corporation Semiconductor structure having two levels of buried regions
US5818078A (en) 1994-08-29 1998-10-06 Fujitsu Limited Semiconductor device having a regrowth crystal region
US5559368A (en) 1994-08-30 1996-09-24 The Regents Of The University Of California Dynamic threshold voltage mosfet having gate to body connection for ultra-low voltage operation
JP2701762B2 (ja) 1994-11-28 1998-01-21 日本電気株式会社 半導体装置及びその製造方法
EP0717435A1 (en) 1994-12-01 1996-06-19 AT&T Corp. Process for controlling dopant diffusion in a semiconductor layer and semiconductor layer formed thereby
US6153920A (en) 1994-12-01 2000-11-28 Lucent Technologies Inc. Process for controlling dopant diffusion in a semiconductor layer and semiconductor device formed thereby
JPH08172187A (ja) * 1994-12-16 1996-07-02 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH08250728A (ja) 1995-03-10 1996-09-27 Sony Corp 電界効果型半導体装置及びその製造方法
US5608253A (en) * 1995-03-22 1997-03-04 Advanced Micro Devices Inc. Advanced transistor structures with optimum short channel controls for high density/high performance integrated circuits
JP2780670B2 (ja) 1995-04-14 1998-07-30 日本電気株式会社 エピタキシャルチャネルｍｏｓトランジスタの製造方法
JPH08293557A (ja) 1995-04-25 1996-11-05 Hitachi Ltd 半導体装置及びその製造方法
US5552332A (en) 1995-06-02 1996-09-03 Motorola, Inc. Process for fabricating a MOSFET device having reduced reverse short channel effects
US5663583A (en) 1995-06-06 1997-09-02 Hughes Aircraft Company Low-noise and power ALGaPSb/GaInAs HEMTs and pseudomorpohic HEMTs on GaAs substrate
JP3462301B2 (ja) 1995-06-16 2003-11-05 三菱電機株式会社 半導体装置及びその製造方法
JPH098296A (ja) 1995-06-23 1997-01-10 Hitachi Ltd 半導体装置
US5624863A (en) 1995-07-17 1997-04-29 Micron Technology, Inc. Semiconductor processing method of forming complementary N-type doped and P-type doped active regions within a semiconductor substrate
US5754826A (en) 1995-08-04 1998-05-19 Synopsys, Inc. CAD and simulation system for targeting IC designs to multiple fabrication processes
KR0172793B1 (ko) * 1995-08-07 1999-02-01 김주용 반도체소자의 제조방법
JPH0973784A (ja) 1995-09-07 1997-03-18 Nec Corp 半導体装置及びその制御回路
US6127700A (en) * 1995-09-12 2000-10-03 National Semiconductor Corporation Field-effect transistor having local threshold-adjust doping
US5712501A (en) * 1995-10-10 1998-01-27 Motorola, Inc. Graded-channel semiconductor device
JPH09121049A (ja) 1995-10-25 1997-05-06 Sony Corp 半導体装置
US5753555A (en) 1995-11-22 1998-05-19 Nec Corporation Method for forming semiconductor device
JPH11500873A (ja) 1995-12-15 1999-01-19 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ ＳｉＧｅ層を具えた半導体電界効果デバイス
US5698884A (en) 1996-02-07 1997-12-16 Thunderbird Technologies, Inc. Short channel fermi-threshold field effect transistors including drain field termination region and methods of fabricating same
JP3420879B2 (ja) * 1996-03-06 2003-06-30 沖電気工業株式会社 ｐＭＯＳの製造方法、及びＣＭＯＳの製造方法
JPH09270466A (ja) 1996-04-01 1997-10-14 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH1022462A (ja) 1996-06-28 1998-01-23 Sharp Corp 半導体装置及びその製造方法
US5847419A (en) 1996-09-17 1998-12-08 Kabushiki Kaisha Toshiba Si-SiGe semiconductor device and method of fabricating the same
JPH10189766A (ja) 1996-10-29 1998-07-21 Hitachi Ltd 半導体集積回路装置およびその製造方法ならびに半導体ウエハおよびその製造方法
JPH10135348A (ja) 1996-11-05 1998-05-22 Fujitsu Ltd 電界効果型半導体装置
US5736419A (en) 1996-11-12 1998-04-07 National Semiconductor Corporation Method of fabricating a raised source/drain MOSFET using self-aligned POCl3 for doping gate/source/drain regions
JP4521619B2 (ja) 1996-11-21 2010-08-11 ルネサスエレクトロニクス株式会社 低電力プロセッサ
JPH10163342A (ja) 1996-12-04 1998-06-19 Sharp Corp 半導体装置
JPH10223853A (ja) 1997-02-04 1998-08-21 Mitsubishi Electric Corp 半導体装置
DE19706789C2 (de) * 1997-02-20 1999-10-21 Siemens Ag CMOS-Schaltung mit teilweise dielektrisch isolierten Source-Drain-Bereichen und Verfahren zu ihrer Herstellung
US5918129A (en) 1997-02-25 1999-06-29 Advanced Micro Devices, Inc. Method of channel doping using diffusion from implanted polysilicon
JPH10242153A (ja) 1997-02-26 1998-09-11 Hitachi Ltd 半導体ウエハ、半導体ウエハの製造方法、半導体装置および半導体装置の製造方法
US5936868A (en) 1997-03-06 1999-08-10 Harris Corporation Method for converting an integrated circuit design for an upgraded process
JPH10270687A (ja) 1997-03-27 1998-10-09 Mitsubishi Electric Corp 電界効果トランジスタおよびその製造方法
US5923067A (en) 1997-04-04 1999-07-13 International Business Machines Corporation 3-D CMOS-on-SOI ESD structure and method
JP4253052B2 (ja) 1997-04-08 2009-04-08 株式会社東芝 半導体装置
US6060345A (en) 1997-04-21 2000-05-09 Advanced Micro Devices, Inc. Method of making NMOS and PMOS devices with reduced masking steps
US6218892B1 (en) 1997-06-20 2001-04-17 Intel Corporation Differential circuits employing forward body bias
US6218895B1 (en) 1997-06-20 2001-04-17 Intel Corporation Multiple well transistor circuits having forward body bias
US6194259B1 (en) * 1997-06-27 2001-02-27 Advanced Micro Devices, Inc. Forming retrograde channel profile and shallow LLDD/S-D extensions using nitrogen implants
US6723621B1 (en) * 1997-06-30 2004-04-20 International Business Machines Corporation Abrupt delta-like doping in Si and SiGe films by UHV-CVD
US5923987A (en) 1997-06-30 1999-07-13 Sun Microsystems, Inc. Method for forming MOS devices with retrograde pocket regions and counter dopant regions at the substrate surface
US5879998A (en) * 1997-07-09 1999-03-09 Advanced Micro Devices, Inc. Adaptively controlled, self-aligned, short channel device and method for manufacturing same
US5946214A (en) 1997-07-11 1999-08-31 Advanced Micro Devices Computer implemented method for estimating fabrication yield for semiconductor integrated circuit including memory blocks with redundant rows and/or columns
US5989963A (en) 1997-07-21 1999-11-23 Advanced Micro Devices, Inc. Method for obtaining a steep retrograde channel profile
JP3544833B2 (ja) 1997-09-18 2004-07-21 株式会社東芝 半導体装置及びその製造方法
FR2769132B1 (fr) 1997-09-29 2003-07-11 Sgs Thomson Microelectronics Amelioration de l'isolement entre alimentations d'un circuit analogique-numerique
JP3009102B2 (ja) * 1997-11-12 2000-02-14 日本電気株式会社 半導体装置、その製造方法、及び差動増幅装置
US5856003A (en) * 1997-11-17 1999-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming pseudo buried layer for sub-micron bipolar or BiCMOS device
JPH11163458A (ja) * 1997-11-26 1999-06-18 Mitsui Chem Inc 半導体レーザ装置
US6426260B1 (en) 1997-12-02 2002-07-30 Magepower Semiconductor Corp. Switching speed improvement in DMO by implanting lightly doped region under gate
US6271070B2 (en) 1997-12-25 2001-08-07 Matsushita Electronics Corporation Method of manufacturing semiconductor device
KR100339409B1 (ko) 1998-01-14 2002-09-18 주식회사 하이닉스반도체 반도체소자및그의제조방법
US6088518A (en) 1998-01-30 2000-07-11 Aspec Technology, Inc. Method and system for porting an integrated circuit layout from a reference process to a target process
US6001695A (en) 1998-03-02 1999-12-14 Texas Instruments - Acer Incorporated Method to form ultra-short channel MOSFET with a gate-side airgap structure
US6096611A (en) 1998-03-13 2000-08-01 Texas Instruments - Acer Incorporated Method to fabricate dual threshold CMOS circuits
JP4278202B2 (ja) 1998-03-27 2009-06-10 株式会社ルネサステクノロジ 半導体装置の設計方法、半導体装置及び記録媒体
KR100265227B1 (ko) 1998-06-05 2000-09-15 김영환 씨모스 트랜지스터의 제조 방법
US6072217A (en) 1998-06-11 2000-06-06 Sun Microsystems, Inc. Tunable threshold SOI device using isolated well structure for back gate
US6492232B1 (en) 1998-06-15 2002-12-10 Motorola, Inc. Method of manufacturing vertical semiconductor device
US6262461B1 (en) 1998-06-22 2001-07-17 Motorola, Inc. Method and apparatus for creating a voltage threshold in a FET
US5985705A (en) * 1998-06-30 1999-11-16 Lsi Logic Corporation Low threshold voltage MOS transistor and method of manufacture
KR100292818B1 (ko) * 1998-07-02 2001-11-05 윤종용 모오스트랜지스터제조방법
US6320222B1 (en) 1998-09-01 2001-11-20 Micron Technology, Inc. Structure and method for reducing threshold voltage variations due to dopant fluctuations
US6066533A (en) 1998-09-29 2000-05-23 Advanced Micro Devices, Inc. MOS transistor with dual metal gate structure
US6143593A (en) 1998-09-29 2000-11-07 Conexant Systems, Inc. Elevated channel MOSFET
US20020008257A1 (en) 1998-09-30 2002-01-24 John P. Barnak Mosfet gate electrodes having performance tuned work functions and methods of making same
US6380019B1 (en) 1998-11-06 2002-04-30 Advanced Micro Devices, Inc. Method of manufacturing a transistor with local insulator structure
US6084271A (en) 1998-11-06 2000-07-04 Advanced Micro Devices, Inc. Transistor with local insulator structure
US6221724B1 (en) 1998-11-06 2001-04-24 Advanced Micro Devices, Inc. Method of fabricating an integrated circuit having punch-through suppression
US6184112B1 (en) * 1998-12-02 2001-02-06 Advanced Micro Devices, Inc. Method of forming a MOSFET transistor with a shallow abrupt retrograde dopant profile
US6214654B1 (en) 1999-01-27 2001-04-10 Advanced Micro Devices, Inc. Method for forming super-steep retrograded channel (SSRC) for CMOS transistor using rapid laser annealing to reduce thermal budget
US6245618B1 (en) 1999-02-03 2001-06-12 Advanced Micro Devices, Inc. Mosfet with localized amorphous region with retrograde implantation
JP2000243958A (ja) * 1999-02-24 2000-09-08 Toshiba Corp 半導体装置およびその製造方法
US6060364A (en) 1999-03-02 2000-05-09 Advanced Micro Devices, Inc. Fast Mosfet with low-doped source/drain
US7145167B1 (en) 2000-03-11 2006-12-05 International Business Machines Corporation High speed Ge channel heterostructures for field effect devices
JP2000299462A (ja) 1999-04-15 2000-10-24 Toshiba Corp 半導体装置及びその製造方法
US6928128B1 (en) 1999-05-03 2005-08-09 Rambus Inc. Clock alignment circuit having a self regulating voltage supply
US6232164B1 (en) 1999-05-24 2001-05-15 Taiwan Semiconductor Manufacturing Company Process of making CMOS device structure having an anti-SCE block implant
US6190979B1 (en) * 1999-07-12 2001-02-20 International Business Machines Corporation Method for fabricating dual workfunction devices on a semiconductor substrate using counter-doping and gapfill
US6501131B1 (en) * 1999-07-22 2002-12-31 International Business Machines Corporation Transistors having independently adjustable parameters
US6271547B1 (en) 1999-08-06 2001-08-07 Raytheon Company Double recessed transistor with resistive layer
US6235597B1 (en) 1999-08-06 2001-05-22 International Business Machines Corporation Semiconductor structure having reduced silicide resistance between closely spaced gates and method of fabrication
US6268640B1 (en) 1999-08-12 2001-07-31 International Business Machines Corporation Forming steep lateral doping distribution at source/drain junctions
US6503801B1 (en) * 1999-08-18 2003-01-07 Advanced Micro Devices, Inc. Non-uniform channel profile via enhanced diffusion
US6444550B1 (en) 1999-08-18 2002-09-03 Advanced Micro Devices, Inc. Laser tailoring retrograde channel profile in surfaces
US6426279B1 (en) 1999-08-18 2002-07-30 Advanced Micro Devices, Inc. Epitaxial delta doping for retrograde channel profile
DE19940362A1 (de) 1999-08-25 2001-04-12 Infineon Technologies Ag MOS-Transistor und Verfahren zu dessen Herstellung
US6162693A (en) * 1999-09-02 2000-12-19 Micron Technology, Inc. Channel implant through gate polysilicon
US7091093B1 (en) 1999-09-17 2006-08-15 Matsushita Electric Industrial Co., Ltd. Method for fabricating a semiconductor device having a pocket dopant diffused layer
US6506640B1 (en) * 1999-09-24 2003-01-14 Advanced Micro Devices, Inc. Multiple channel implantation to form retrograde channel profile and to engineer threshold voltage and sub-surface punch-through
US6313489B1 (en) 1999-11-16 2001-11-06 Philips Electronics North America Corporation Lateral thin-film silicon-on-insulator (SOI) device having a lateral drift region with a retrograde doping profile, and method of making such a device
JP3371871B2 (ja) 1999-11-16 2003-01-27 日本電気株式会社 半導体装置の製造方法
US6449749B1 (en) 1999-11-18 2002-09-10 Pdf Solutions, Inc. System and method for product yield prediction
US6541829B2 (en) 1999-12-03 2003-04-01 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
GB9929084D0 (en) 1999-12-08 2000-02-02 Regan Timothy J Modification of integrated circuits
US7638380B2 (en) 2000-01-05 2009-12-29 Agere Systems Inc. Method for manufacturing a laterally diffused metal oxide semiconductor device
US6633066B1 (en) * 2000-01-07 2003-10-14 Samsung Electronics Co., Ltd. CMOS integrated circuit devices and substrates having unstrained silicon active layers
US6297132B1 (en) 2000-02-07 2001-10-02 Chartered Semiconductor Manufacturing Ltd. Process to control the lateral doping profile of an implanted channel region
US6797994B1 (en) 2000-02-14 2004-09-28 Raytheon Company Double recessed transistor
US7015546B2 (en) * 2000-02-23 2006-03-21 Semiconductor Research Corporation Deterministically doped field-effect devices and methods of making same
US6326666B1 (en) 2000-03-23 2001-12-04 International Business Machines Corporation DTCMOS circuit having improved speed
US6548842B1 (en) 2000-03-31 2003-04-15 National Semiconductor Corporation Field-effect transistor for alleviating short-channel effects
US6319799B1 (en) 2000-05-09 2001-11-20 Board Of Regents, The University Of Texas System High mobility heterojunction transistor and method
US6461928B2 (en) 2000-05-23 2002-10-08 Texas Instruments Incorporated Methodology for high-performance, high reliability input/output devices and analog-compatible input/output and core devices using core device implants
JP2001352057A (ja) * 2000-06-09 2001-12-21 Mitsubishi Electric Corp 半導体装置、およびその製造方法
WO2002001641A1 (fr) 2000-06-27 2002-01-03 Matsushita Electric Industrial Co., Ltd. Dispositif semi-conducteur
DE10034942B4 (de) 2000-07-12 2004-08-05 Infineon Technologies Ag Verfahren zur Erzeugung eines Halbleitersubstrats mit vergrabener Dotierung
US6624488B1 (en) 2000-08-07 2003-09-23 Advanced Micro Devices, Inc. Epitaxial silicon growth and usage of epitaxial gate insulator for low power, high performance devices
JP2001068674A (ja) 2000-08-10 2001-03-16 Canon Inc 絶縁ゲートトランジスタ及び半導体集積回路
JP2002057331A (ja) * 2000-08-11 2002-02-22 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US6503783B1 (en) 2000-08-31 2003-01-07 Micron Technology, Inc. SOI CMOS device with reduced DIBL
US6391752B1 (en) 2000-09-12 2002-05-21 Taiwan Semiconductor Manufacturing, Co., Ltd. Method of fabricating a silicon-on-insulator semiconductor device with an implanted ground plane
US7064399B2 (en) 2000-09-15 2006-06-20 Texas Instruments Incorporated Advanced CMOS using super steep retrograde wells
US6891627B1 (en) 2000-09-20 2005-05-10 Kla-Tencor Technologies Corp. Methods and systems for determining a critical dimension and overlay of a specimen
US6617217B2 (en) 2000-10-10 2003-09-09 Texas Instruments Incorpated Reduction in well implant channeling and resulting latchup characteristics in shallow trench isolation by implanting wells through nitride
JP2002198529A (ja) 2000-10-18 2002-07-12 Hitachi Ltd 半導体装置およびその製造方法
US6448590B1 (en) 2000-10-24 2002-09-10 International Business Machines Corporation Multiple threshold voltage FET using multiple work-function gate materials
JP3950294B2 (ja) 2000-11-16 2007-07-25 シャープ株式会社 半導体装置
DE10061191A1 (de) 2000-12-08 2002-06-13 Ihp Gmbh Schichten in Substratscheiben
US6300177B1 (en) 2001-01-25 2001-10-09 Chartered Semiconductor Manufacturing Inc. Method to form transistors with multiple threshold voltages (VT) using a combination of different work function gate materials
US6852602B2 (en) * 2001-01-31 2005-02-08 Matsushita Electric Industrial Co., Ltd. Semiconductor crystal film and method for preparation thereof
JP2002237575A (ja) 2001-02-08 2002-08-23 Sharp Corp 半導体装置及びその製造方法
US6797602B1 (en) 2001-02-09 2004-09-28 Advanced Micro Devices, Inc. Method of manufacturing a semiconductor device with supersaturated source/drain extensions and metal silicide contacts
US6787424B1 (en) 2001-02-09 2004-09-07 Advanced Micro Devices, Inc. Fully depleted SOI transistor with elevated source and drain
US6551885B1 (en) 2001-02-09 2003-04-22 Advanced Micro Devices, Inc. Low temperature process for a thin film transistor
AU2002306436A1 (en) 2001-02-12 2002-10-15 Asm America, Inc. Improved process for deposition of semiconductor films
US6821852B2 (en) 2001-02-13 2004-11-23 Micron Technology, Inc. Dual doped gates
KR100393216B1 (ko) 2001-02-19 2003-07-31 삼성전자주식회사 엘디디 구조를 갖는 모오스 트랜지스터의 제조방법
US6432754B1 (en) 2001-02-20 2002-08-13 International Business Machines Corporation Double SOI device with recess etch and epitaxy
US6534373B1 (en) * 2001-03-26 2003-03-18 Advanced Micro Devices, Inc. MOS transistor with reduced floating body effect
JP3940565B2 (ja) 2001-03-29 2007-07-04 株式会社東芝 半導体装置及びその製造方法
JP2002299454A (ja) 2001-04-02 2002-10-11 Toshiba Corp 論理回路設計方法、論理回路設計装置及び論理回路マッピング方法
US6576535B2 (en) 2001-04-11 2003-06-10 Texas Instruments Incorporated Carbon doped epitaxial layer for high speed CB-CMOS
US6693333B1 (en) * 2001-05-01 2004-02-17 Advanced Micro Devices, Inc. Semiconductor-on-insulator circuit with multiple work functions
US6620671B1 (en) 2001-05-01 2003-09-16 Advanced Micro Devices, Inc. Method of fabricating transistor having a single crystalline gate conductor
US6586817B1 (en) 2001-05-18 2003-07-01 Sun Microsystems, Inc. Device including a resistive path to introduce an equivalent RC circuit
US6489224B1 (en) 2001-05-31 2002-12-03 Sun Microsystems, Inc. Method for engineering the threshold voltage of a device using buried wells
US6822297B2 (en) 2001-06-07 2004-11-23 Texas Instruments Incorporated Additional n-type LDD/pocket implant for improving short-channel NMOS ESD robustness
US6500739B1 (en) 2001-06-14 2002-12-31 Taiwan Semiconductor Manufacturing Company Formation of an indium retrograde profile via antimony ion implantation to improve NMOS short channel effect
US6483375B1 (en) 2001-06-28 2002-11-19 Intel Corporation Low power operation mechanism and method
US6358806B1 (en) * 2001-06-29 2002-03-19 Lsi Logic Corporation Silicon carbide CMOS channel
JP4035354B2 (ja) 2001-07-11 2008-01-23 富士通株式会社 電子回路設計方法及び装置、コンピュータプログラム及び記憶媒体
US20040207011A1 (en) 2001-07-19 2004-10-21 Hiroshi Iwata Semiconductor device, semiconductor storage device and production methods therefor
JP2003031803A (ja) 2001-07-19 2003-01-31 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法
JP2003031813A (ja) * 2001-07-19 2003-01-31 Matsushita Electric Ind Co Ltd 半導体装置
JP2003086706A (ja) 2001-09-13 2003-03-20 Sharp Corp 半導体装置及びその製造方法、スタティック型ランダムアクセスメモリ装置並びに携帯電子機器
US6444551B1 (en) 2001-07-23 2002-09-03 Taiwan Semiconductor Manufacturing Company N-type buried layer drive-in recipe to reduce pits over buried antimony layer
JP2003086794A (ja) * 2001-09-11 2003-03-20 Sharp Corp 半導体装置及びその製造方法、並びに携帯電子機器
WO2003028110A1 (fr) 2001-09-14 2003-04-03 Matsushita Electric Industrial Co., Ltd. Semi-conducteur
EP1428262A2 (en) 2001-09-21 2004-06-16 Amberwave Systems Corporation Semiconductor structures employing strained material layers with defined impurity gradients and methods for fabricating same
WO2003028106A2 (en) 2001-09-24 2003-04-03 Amberwave Systems Corporation Rf circuits including transistors having strained material layers
US6751519B1 (en) 2001-10-25 2004-06-15 Kla-Tencor Technologies Corporation Methods and systems for predicting IC chip yield
US6521470B1 (en) * 2001-10-31 2003-02-18 United Microelectronics Corp. Method of measuring thickness of epitaxial layer
US20050250289A1 (en) 2002-10-30 2005-11-10 Babcock Jeffrey A Control of dopant diffusion from buried layers in bipolar integrated circuits
US6770521B2 (en) 2001-11-30 2004-08-03 Texas Instruments Incorporated Method of making multiple work function gates by implanting metals with metallic alloying additives
US6760900B2 (en) 2001-12-03 2004-07-06 Anadigics Inc. Integrated circuits with scalable design
ITTO20011129A1 (it) 2001-12-04 2003-06-04 Infm Istituto Naz Per La Fisi Metodo per la soppressione della diffusione anomala transiente di droganti in silicio.
US6849528B2 (en) * 2001-12-12 2005-02-01 Texas Instruments Incorporated Fabrication of ultra shallow junctions from a solid source with fluorine implantation
KR100794094B1 (ko) * 2001-12-28 2008-01-10 주식회사 하이닉스반도체 반도체 소자의 트랜지스터 제조 방법
US6662350B2 (en) 2002-01-28 2003-12-09 International Business Machines Corporation FinFET layout generation
US20030141033A1 (en) 2002-01-31 2003-07-31 Tht Presses Inc. Semi-solid molding method
US7919791B2 (en) 2002-03-25 2011-04-05 Cree, Inc. Doped group III-V nitride materials, and microelectronic devices and device precursor structures comprising same
JP4597531B2 (ja) 2002-03-28 2010-12-15 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド チャネル領域のドーパント分布がレトログレードな半導体デバイスおよびそのような半導体デバイスの製造方法
DE10214066B4 (de) 2002-03-28 2007-02-01 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement mit retrogradem Dotierprofil in einem Kanalgebiet und Verfahren zur Herstellung desselben
US6762469B2 (en) 2002-04-19 2004-07-13 International Business Machines Corporation High performance CMOS device structure with mid-gap metal gate
US6957163B2 (en) 2002-04-24 2005-10-18 Yoshiyuki Ando Integrated circuits having post-silicon adjustment control
KR100410574B1 (ko) 2002-05-18 2003-12-18 주식회사 하이닉스반도체 데카보렌 도핑에 의한 초박형 에피채널을 갖는반도체소자의 제조 방법
KR100414736B1 (ko) 2002-05-20 2004-01-13 주식회사 하이닉스반도체 반도체소자의 트랜지스터 형성방법
US6893947B2 (en) 2002-06-25 2005-05-17 Freescale Semiconductor, Inc. Advanced RF enhancement-mode FETs with improved gate properties
US6849492B2 (en) 2002-07-08 2005-02-01 Micron Technology, Inc. Method for forming standard voltage threshold and low voltage threshold MOSFET devices
US7673273B2 (en) 2002-07-08 2010-03-02 Tier Logic, Inc. MPGA products based on a prototype FPGA
US6743291B2 (en) 2002-07-09 2004-06-01 Chartered Semiconductor Manufacturing Ltd. Method of fabricating a CMOS device with integrated super-steep retrograde twin wells using double selective epitaxial growth
JP4463482B2 (ja) 2002-07-11 2010-05-19 パナソニック株式会社 Ｍｉｓｆｅｔ及びその製造方法
US7112856B2 (en) 2002-07-12 2006-09-26 Samsung Electronics Co., Ltd. Semiconductor device having a merged region and method of fabrication
US6869854B2 (en) 2002-07-18 2005-03-22 International Business Machines Corporation Diffused extrinsic base and method for fabrication
JP4020730B2 (ja) 2002-08-26 2007-12-12 シャープ株式会社 半導体装置およびその製造方法
KR100464935B1 (ko) * 2002-09-17 2005-01-05 주식회사 하이닉스반도체 불화붕소화합물 도핑에 의한 초박형 에피채널을 갖는반도체소자의 제조 방법
JP2004119513A (ja) * 2002-09-24 2004-04-15 Toshiba Corp 半導体装置及びその製造方法
US7226843B2 (en) 2002-09-30 2007-06-05 Intel Corporation Indium-boron dual halo MOSFET
US6743684B2 (en) 2002-10-11 2004-06-01 Texas Instruments Incorporated Method to produce localized halo for MOS transistor
US6864135B2 (en) 2002-10-31 2005-03-08 Freescale Semiconductor, Inc. Semiconductor fabrication process using transistor spacers of differing widths
DE10251308B4 (de) 2002-11-04 2007-01-18 Advanced Micro Devices, Inc., Sunnyvale Integrierte geschaltete Kondensatorschaltung und Verfahren
US6660605B1 (en) 2002-11-12 2003-12-09 Texas Instruments Incorporated Method to fabricate optimal HDD with dual diffusion process to optimize transistor drive current junction capacitance, tunneling current and channel dopant loss
JP3769262B2 (ja) 2002-12-20 2006-04-19 株式会社東芝 ウェーハ平坦度評価方法、その評価方法を実行するウェーハ平坦度評価装置、その評価方法を用いたウェーハの製造方法、その評価方法を用いたウェーハ品質保証方法、その評価方法を用いた半導体デバイスの製造方法、およびその評価方法によって評価されたウェーハを用いた半導体デバイスの製造方法
KR100486609B1 (ko) 2002-12-30 2005-05-03 주식회사 하이닉스반도체 이중 도핑구조의 초박형 에피채널 피모스트랜지스터 및그의 제조 방법
US7205758B1 (en) 2004-02-02 2007-04-17 Transmeta Corporation Systems and methods for adjusting threshold voltage
EP1579352A2 (en) 2003-01-02 2005-09-28 PDF Solutions, Inc. Yield improvement
US6963090B2 (en) 2003-01-09 2005-11-08 Freescale Semiconductor, Inc. Enhancement mode metal-oxide-semiconductor field effect transistor
JP2004214578A (ja) 2003-01-09 2004-07-29 Matsushita Electric Ind Co Ltd 半導体装置
JP4491605B2 (ja) 2003-02-19 2010-06-30 株式会社ルネサステクノロジ 半導体集積回路装置
KR100499159B1 (ko) 2003-02-28 2005-07-01 삼성전자주식회사 리세스 채널을 갖는 반도체장치 및 그 제조방법
US20040175893A1 (en) 2003-03-07 2004-09-09 Applied Materials, Inc. Apparatuses and methods for forming a substantially facet-free epitaxial film
KR100989006B1 (ko) 2003-03-13 2010-10-20 크로스텍 캐피탈, 엘엘씨 씨모스 이미지센서의 제조방법
JP4250144B2 (ja) 2003-03-19 2009-04-08 サイスド エレクトロニクス デヴェロプメント ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニ コマンディートゲゼルシャフト 高ドープのチャネル伝導領域を持つ半導体装置とその製造方法
US7294877B2 (en) * 2003-03-28 2007-11-13 Nantero, Inc. Nanotube-on-gate FET structures and applications
KR20050119662A (ko) 2003-03-28 2005-12-21 코닌클리즈케 필립스 일렉트로닉스 엔.브이. Ｎ-도핑된 규소 층의 에피택시얼 증착 방법
SE0300924D0 (sv) * 2003-03-28 2003-03-28 Infineon Technologies Wireless A method to provide a triple well in an epitaxially based CMOS or BiCMOS process
WO2004093192A1 (ja) 2003-04-10 2004-10-28 Fujitsu Limited 半導体装置とその製造方法
JP4469139B2 (ja) 2003-04-28 2010-05-26 シャープ株式会社 化合物半導体ｆｅｔ
US7176137B2 (en) 2003-05-09 2007-02-13 Taiwan Semiconductor Manufacturing Co., Ltd. Method for multiple spacer width control
US7652326B2 (en) * 2003-05-20 2010-01-26 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US6794235B1 (en) 2003-06-05 2004-09-21 Texas Instruments Incorporated Method of manufacturing a semiconductor device having a localized halo implant
JP4472633B2 (ja) 2003-06-10 2010-06-02 富士通マイクロエレクトロニクス株式会社 半導体集積回路装置および半導体集積回路装置の製造方法
US6808994B1 (en) 2003-06-17 2004-10-26 Micron Technology, Inc. Transistor structures and processes for forming same
US20060273299A1 (en) * 2003-06-26 2006-12-07 Rj Mears, Llc Method for making a semiconductor device including a dopant blocking superlattice
US7260562B2 (en) 2003-06-30 2007-08-21 Intel Corporation Solutions for constraint satisfaction problems requiring multiple constraints
US7036098B2 (en) 2003-06-30 2006-04-25 Sun Microsystems, Inc. On-chip signal state duration measurement and adjustment
EP1519421A1 (en) 2003-09-25 2005-03-30 Interuniversitair Microelektronica Centrum Vzw Multiple gate semiconductor device and method for forming same
KR20060056331A (ko) 2003-07-23 2006-05-24 에이에스엠 아메리카, 인코포레이티드 절연체-상-실리콘 구조 및 벌크 기판 상의 ＳｉＧｅ 증착
KR20060071412A (ko) 2003-09-03 2006-06-26 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 이중 게이트 전계 효과 트랜지스터 제조 방법 및 장치
US6930007B2 (en) 2003-09-15 2005-08-16 Texas Instruments Incorporated Integration of pre-S/D anneal selective nitride/oxide composite cap for improving transistor performance
JP4186774B2 (ja) 2003-09-25 2008-11-26 沖電気工業株式会社 情報抽出装置，情報抽出方法，およびプログラム
US7127687B1 (en) 2003-10-14 2006-10-24 Sun Microsystems, Inc. Method and apparatus for determining transistor sizes
US7109099B2 (en) 2003-10-17 2006-09-19 Chartered Semiconductor Manufacturing Ltd. End of range (EOR) secondary defect engineering using substitutional carbon doping
US7274076B2 (en) 2003-10-20 2007-09-25 Micron Technology, Inc. Threshold voltage adjustment for long channel transistors
US7141468B2 (en) 2003-10-27 2006-11-28 Texas Instruments Incorporated Application of different isolation schemes for logic and embedded memory
US7057216B2 (en) 2003-10-31 2006-06-06 International Business Machines Corporation High mobility heterojunction complementary field effect transistors and methods thereof
US7132323B2 (en) 2003-11-14 2006-11-07 International Business Machines Corporation CMOS well structure and method of forming the same
US6927137B2 (en) 2003-12-01 2005-08-09 Texas Instruments Incorporated Forming a retrograde well in a transistor to enhance performance of the transistor
US7279743B2 (en) 2003-12-02 2007-10-09 Vishay-Siliconix Closed cell trench metal-oxide-semiconductor field effect transistor
EP1697978A1 (en) 2003-12-18 2006-09-06 Koninklijke Philips Electronics N.V. A semiconductor substrate with solid phase epitaxial regrowth with reduced junction leakage and method of producing same
US7045456B2 (en) 2003-12-22 2006-05-16 Texas Instruments Incorporated MOS transistor gates with thin lower metal silicide and methods for making the same
US7015741B2 (en) 2003-12-23 2006-03-21 Intel Corporation Adaptive body bias for clock skew compensation
US7111185B2 (en) 2003-12-23 2006-09-19 Micron Technology, Inc. Synchronization device with delay line control circuit to control amount of delay added to input signal and tuning elements to receive signal form delay circuit
DE10360874B4 (de) * 2003-12-23 2009-06-04 Infineon Technologies Ag Feldeffekttransistor mit Heteroschichtstruktur sowie zugehöriges Herstellungsverfahren
US7005333B2 (en) 2003-12-30 2006-02-28 Infineon Technologies Ag Transistor with silicon and carbon layer in the channel region
CN103199017B (zh) 2003-12-30 2016-08-03 飞兆半导体公司 形成掩埋导电层方法、材料厚度控制法、形成晶体管方法
KR100597460B1 (ko) 2003-12-31 2006-07-05 동부일렉트로닉스 주식회사 반도체 소자의 트랜지스터 및제조방법
US6917237B1 (en) 2004-03-02 2005-07-12 Intel Corporation Temperature dependent regulation of threshold voltage
US7089515B2 (en) 2004-03-09 2006-08-08 International Business Machines Corporation Threshold voltage roll-off compensation using back-gated MOSFET devices for system high-performance and low standby power
US7176530B1 (en) 2004-03-17 2007-02-13 National Semiconductor Corporation Configuration and fabrication of semiconductor structure having n-channel channel-junction field-effect transistor
US7089513B2 (en) 2004-03-19 2006-08-08 International Business Machines Corporation Integrated circuit design for signal integrity, avoiding well proximity effects
US7564105B2 (en) 2004-04-24 2009-07-21 Taiwan Semiconductor Manufacturing Co., Ltd. Quasi-plannar and FinFET-like transistors on bulk silicon
US7402207B1 (en) 2004-05-05 2008-07-22 Advanced Micro Devices, Inc. Method and apparatus for controlling the thickness of a selective epitaxial growth layer
JP4795653B2 (ja) * 2004-06-15 2011-10-19 ルネサスエレクトロニクス株式会社 半導体記憶装置
US7562233B1 (en) 2004-06-22 2009-07-14 Transmeta Corporation Adaptive control of operating and body bias voltages
US7221021B2 (en) 2004-06-25 2007-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming high voltage devices with retrograde well
US7491988B2 (en) * 2004-06-28 2009-02-17 Intel Corporation Transistors with increased mobility in the channel zone and method of fabrication
US7169675B2 (en) * 2004-07-07 2007-01-30 Chartered Semiconductor Manufacturing, Ltd Material architecture for the fabrication of low temperature transistor
US7462908B2 (en) * 2004-07-14 2008-12-09 International Rectifier Corporation Dynamic deep depletion field effect transistor
US7186622B2 (en) 2004-07-15 2007-03-06 Infineon Technologies Ag Formation of active area using semiconductor growth process without STI integration
US7119381B2 (en) 2004-07-30 2006-10-10 Freescale Semiconductor, Inc. Complementary metal-oxide-semiconductor field effect transistor structure having ion implant in only one of the complementary devices
DE102004037087A1 (de) 2004-07-30 2006-03-23 Advanced Micro Devices, Inc., Sunnyvale Selbstvorspannende Transistorstruktur und SRAM-Zellen mit weniger als sechs Transistoren
US7071103B2 (en) 2004-07-30 2006-07-04 International Business Machines Corporation Chemical treatment to retard diffusion in a semiconductor overlayer
US7002214B1 (en) * 2004-07-30 2006-02-21 International Business Machines Corporation Ultra-thin body super-steep retrograde well (SSRW) FET devices
US7846822B2 (en) 2004-07-30 2010-12-07 The Board Of Trustees Of The University Of Illinois Methods for controlling dopant concentration and activation in semiconductor structures
JP4469677B2 (ja) 2004-08-04 2010-05-26 パナソニック株式会社 半導体装置およびその製造方法
JP4664631B2 (ja) 2004-08-05 2011-04-06 株式会社東芝 半導体装置及びその製造方法
US7189627B2 (en) * 2004-08-19 2007-03-13 Texas Instruments Incorporated Method to improve SRAM performance and stability
US8106481B2 (en) * 2004-09-03 2012-01-31 Rao G R Mohan Semiconductor devices with graded dopant regions
US20060049464A1 (en) 2004-09-03 2006-03-09 Rao G R Mohan Semiconductor devices with graded dopant regions
US7615808B2 (en) * 2004-09-17 2009-11-10 California Institute Of Technology Structure for implementation of back-illuminated CMOS or CCD imagers
JP4540438B2 (ja) 2004-09-27 2010-09-08 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US7332439B2 (en) * 2004-09-29 2008-02-19 Intel Corporation Metal gate transistors with epitaxial source and drain regions
US7095094B2 (en) * 2004-09-29 2006-08-22 Agere Systems Inc. Multiple doping level bipolar junctions transistors and method for forming
US7268049B2 (en) * 2004-09-30 2007-09-11 International Business Machines Corporation Structure and method for manufacturing MOSFET with super-steep retrograded island
JP4604637B2 (ja) 2004-10-07 2011-01-05 ソニー株式会社 半導体装置および半導体装置の製造方法
KR100652381B1 (ko) 2004-10-28 2006-12-01 삼성전자주식회사 다수의 나노 와이어 채널을 구비한 멀티 브릿지 채널 전계효과 트랜지스터 및 그 제조방법
US7226833B2 (en) 2004-10-29 2007-06-05 Freescale Semiconductor, Inc. Semiconductor device structure and method therefor
DE102004053761A1 (de) 2004-11-08 2006-05-18 Robert Bosch Gmbh Halbleitereinrichtung und Verfahren für deren Herstellung
US7402872B2 (en) 2004-11-18 2008-07-22 Intel Corporation Method for forming an integrated circuit
US20060113591A1 (en) 2004-11-30 2006-06-01 Chih-Hao Wan High performance CMOS devices and methods for making same
US7105399B1 (en) 2004-12-07 2006-09-12 Advanced Micro Devices, Inc. Selective epitaxial growth for tunable channel thickness
KR100642407B1 (ko) 2004-12-29 2006-11-08 주식회사 하이닉스반도체 반도체 메모리 소자의 셀 트랜지스터 제조 방법
KR100613294B1 (ko) * 2004-12-30 2006-08-21 동부일렉트로닉스 주식회사 단채널 효과가 개선되는 모스 전계효과 트랜지스터 및 그제조 방법
US20060154428A1 (en) 2005-01-12 2006-07-13 International Business Machines Corporation Increasing doping of well compensating dopant region according to increasing gate length
US7193279B2 (en) 2005-01-18 2007-03-20 Intel Corporation Non-planar MOS structure with a strained channel region
US20060166417A1 (en) * 2005-01-27 2006-07-27 International Business Machines Corporation Transistor having high mobility channel and methods
US7531436B2 (en) 2005-02-14 2009-05-12 Texas Instruments Incorporated Highly conductive shallow junction formation
US7404114B2 (en) 2005-02-15 2008-07-22 International Business Machines Corporation System and method for balancing delay of signal communication paths through well voltage adjustment
US20060203581A1 (en) 2005-03-10 2006-09-14 Joshi Rajiv V Efficient method and computer program for modeling and improving static memory performance across process variations and environmental conditions
US7407850B2 (en) 2005-03-29 2008-08-05 Texas Instruments Incorporated N+ poly on high-k dielectric for semiconductor devices
JP4493536B2 (ja) 2005-03-30 2010-06-30 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
US7170120B2 (en) * 2005-03-31 2007-01-30 Intel Corporation Carbon nanotube energy well (CNEW) field effect transistor
US7338817B2 (en) 2005-03-31 2008-03-04 Intel Corporation Body bias compensation for aged transistors
US7271079B2 (en) 2005-04-06 2007-09-18 International Business Machines Corporation Method of doping a gate electrode of a field effect transistor
US7605429B2 (en) 2005-04-15 2009-10-20 International Business Machines Corporation Hybrid crystal orientation CMOS structure for adaptive well biasing and for power and performance enhancement
US7446380B2 (en) 2005-04-29 2008-11-04 International Business Machines Corporation Stabilization of flatband voltages and threshold voltages in hafnium oxide based silicon transistors for CMOS
US7441211B1 (en) 2005-05-06 2008-10-21 Blaze Dfm, Inc. Gate-length biasing for digital circuit optimization
US20060273379A1 (en) * 2005-06-06 2006-12-07 Alpha & Omega Semiconductor, Ltd. MOSFET using gate work function engineering for switching applications
US7354833B2 (en) 2005-06-10 2008-04-08 Taiwan Semiconductor Manufacturing Co., Ltd. Method for improving threshold voltage stability of a MOS device
US20070040222A1 (en) * 2005-06-15 2007-02-22 Benjamin Van Camp Method and apparatus for improved ESD performance
US7190050B2 (en) 2005-07-01 2007-03-13 Synopsys, Inc. Integrated circuit on corrugated substrate
JP2007013025A (ja) 2005-07-04 2007-01-18 Matsushita Electric Ind Co Ltd 電界効果型トランジスタおよびその製造方法
US7735452B2 (en) 2005-07-08 2010-06-15 Mks Instruments, Inc. Sensor for pulsed deposition monitoring and control
JP4800700B2 (ja) 2005-08-01 2011-10-26 ルネサスエレクトロニクス株式会社 半導体装置およびそれを用いた半導体集積回路
US7409651B2 (en) 2005-08-05 2008-08-05 International Business Machines Corporation Automated migration of analog and mixed-signal VLSI design
US7314794B2 (en) 2005-08-08 2008-01-01 International Business Machines Corporation Low-cost high-performance planar back-gate CMOS
US7964921B2 (en) 2005-08-22 2011-06-21 Renesas Electronics Corporation MOSFET and production method of semiconductor device
US7307471B2 (en) 2005-08-26 2007-12-11 Texas Instruments Incorporated Adaptive voltage control and body bias for performance and energy optimization
US7838369B2 (en) 2005-08-29 2010-11-23 National Semiconductor Corporation Fabrication of semiconductor architecture having field-effect transistors especially suitable for analog applications
JP2007073578A (ja) 2005-09-05 2007-03-22 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2007103863A (ja) 2005-10-07 2007-04-19 Nec Electronics Corp 半導体デバイス
US7465642B2 (en) 2005-10-28 2008-12-16 International Business Machines Corporation Methods for forming semiconductor structures with buried isolation collars
US7569873B2 (en) 2005-10-28 2009-08-04 Dsm Solutions, Inc. Integrated circuit using complementary junction field effect transistor and MOS transistor in silicon and silicon alloys
JP4256381B2 (ja) 2005-11-09 2009-04-22 株式会社東芝 半導体装置
US8255843B2 (en) 2005-11-14 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing strained-silicon semiconductor device
US7462538B2 (en) 2005-11-15 2008-12-09 Infineon Technologies Ag Methods of manufacturing multiple gate CMOS transistors having different gate dielectric materials
US7759206B2 (en) 2005-11-29 2010-07-20 International Business Machines Corporation Methods of forming semiconductor devices using embedded L-shape spacers
WO2007070321A2 (en) * 2005-12-09 2007-06-21 Semequip Inc. System and method for the manufacture of semiconductor devices by the implantation of carbon clusters
KR20080089403A (ko) * 2005-12-22 2008-10-06 에이에스엠 아메리카, 인코포레이티드 도핑된 반도체 물질들의 에피택시 증착
KR100657130B1 (ko) 2005-12-27 2006-12-13 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조 방법
US7633134B2 (en) * 2005-12-29 2009-12-15 Jaroslav Hynecek Stratified photodiode for high resolution CMOS image sensor implemented with STI technology
US7485536B2 (en) * 2005-12-30 2009-02-03 Intel Corporation Abrupt junction formation by atomic layer epitaxy of in situ delta doped dopant diffusion barriers
JP5145691B2 (ja) * 2006-02-23 2013-02-20 セイコーエプソン株式会社 半導体装置
US20070212861A1 (en) 2006-03-07 2007-09-13 International Business Machines Corporation Laser surface annealing of antimony doped amorphized semiconductor region
US7380225B2 (en) 2006-03-14 2008-05-27 International Business Machines Corporation Method and computer program for efficient cell failure rate estimation in cell arrays
JP5283827B2 (ja) * 2006-03-30 2013-09-04 富士通セミコンダクター株式会社 半導体装置の製造方法
US7351637B2 (en) 2006-04-10 2008-04-01 General Electric Company Semiconductor transistors having reduced channel widths and methods of fabricating same
US7681628B2 (en) * 2006-04-12 2010-03-23 International Business Machines Corporation Dynamic control of back gate bias in a FinFET SRAM cell
US7348629B2 (en) * 2006-04-20 2008-03-25 International Business Machines Corporation Metal gated ultra short MOSFET devices
US20070257315A1 (en) 2006-05-04 2007-11-08 International Business Machines Corporation Ion implantation combined with in situ or ex situ heat treatment for improved field effect transistors
KR100703986B1 (ko) 2006-05-22 2007-04-09 삼성전자주식회사 동작 특성과 플리커 노이즈 특성이 향상된 아날로그트랜지스터를 구비하는 반도체 소자 및 그 제조 방법
WO2007136102A1 (ja) 2006-05-23 2007-11-29 Nec Corporation 半導体装置、集積回路、及び半導体装置の製造方法
US7384835B2 (en) 2006-05-25 2008-06-10 International Business Machines Corporation Metal oxide field effect transistor with a sharp halo and a method of forming the transistor
US7941776B2 (en) 2006-05-26 2011-05-10 Open-Silicon Inc. Method of IC design optimization via creation of design-specific cells from post-layout patterns
JP5073968B2 (ja) 2006-05-31 2012-11-14 住友化学株式会社 化合物半導体エピタキシャル基板およびその製造方法
US7503020B2 (en) 2006-06-19 2009-03-10 International Business Machines Corporation IC layout optimization to improve yield
US7469164B2 (en) 2006-06-26 2008-12-23 Nanometrics Incorporated Method and apparatus for process control with in-die metrology
US7538412B2 (en) 2006-06-30 2009-05-26 Infineon Technologies Austria Ag Semiconductor device with a field stop zone
GB0613289D0 (en) 2006-07-04 2006-08-16 Imagination Tech Ltd Synchronisation of execution threads on a multi-threaded processor
JP5090451B2 (ja) 2006-07-31 2012-12-05 アプライド マテリアルズ インコーポレイテッド 炭素含有シリコンエピタキシャル層の形成方法
US7496862B2 (en) 2006-08-29 2009-02-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method for automatically modifying integrated circuit layout
TW200821417A (en) 2006-09-07 2008-05-16 Sumco Corp Semiconductor substrate for solid state imaging device, solid state imaging device, and method for manufacturing them
US20080067589A1 (en) * 2006-09-20 2008-03-20 Akira Ito Transistor having reduced channel dopant fluctuation
US7764137B2 (en) * 2006-09-28 2010-07-27 Suvolta, Inc. Circuit and method for generating electrical solutions with junction field effect transistors
JP2008085253A (ja) 2006-09-29 2008-04-10 Oki Electric Ind Co Ltd 半導体装置の製造方法
US7683442B1 (en) * 2006-09-29 2010-03-23 Burr James B Raised source/drain with super steep retrograde channel
US7642150B2 (en) 2006-11-08 2010-01-05 Varian Semiconductor Equipment Associates, Inc. Techniques for forming shallow junctions
US7750374B2 (en) 2006-11-14 2010-07-06 Freescale Semiconductor, Inc Process for forming an electronic device including a transistor having a metal gate electrode
US7741200B2 (en) 2006-12-01 2010-06-22 Applied Materials, Inc. Formation and treatment of epitaxial layer containing silicon and carbon
US7696000B2 (en) 2006-12-01 2010-04-13 International Business Machines Corporation Low defect Si:C layer with retrograde carbon profile
US7821066B2 (en) 2006-12-08 2010-10-26 Michael Lebby Multilayered BOX in FDSOI MOSFETS
US7897495B2 (en) * 2006-12-12 2011-03-01 Applied Materials, Inc. Formation of epitaxial layer containing silicon and carbon
US8217423B2 (en) 2007-01-04 2012-07-10 International Business Machines Corporation Structure and method for mobility enhanced MOSFETs with unalloyed silicide
US7416605B2 (en) 2007-01-08 2008-08-26 Freescale Semiconductor, Inc. Anneal of epitaxial layer in a semiconductor device
KR100819562B1 (ko) 2007-01-15 2008-04-08 삼성전자주식회사 레트로그레이드 영역을 갖는 반도체소자 및 그 제조방법
US20080169516A1 (en) 2007-01-17 2008-07-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices for alleviating well proximity effects
KR100862113B1 (ko) 2007-01-22 2008-10-09 삼성전자주식회사 공정 변화에 대한 정보를 이용하여 공급전압/공급주파수를제어할 수 있는 장치와 방법
US7644377B1 (en) 2007-01-31 2010-01-05 Hewlett-Packard Development Company, L.P. Generating a configuration of a system that satisfies constraints contained in models
KR100836767B1 (ko) 2007-02-05 2008-06-10 삼성전자주식회사 높은 전압을 제어하는 모스 트랜지스터를 포함하는 반도체소자 및 그 형성 방법
KR101312259B1 (ko) * 2007-02-09 2013-09-25 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
US7781288B2 (en) 2007-02-21 2010-08-24 International Business Machines Corporation Semiconductor structure including gate electrode having laterally variable work function
US7818702B2 (en) 2007-02-28 2010-10-19 International Business Machines Corporation Structure incorporating latch-up resistant semiconductor device structures on hybrid substrates
US7831873B1 (en) 2007-03-07 2010-11-09 Xilinx, Inc. Method and apparatus for detecting sudden temperature/voltage changes in integrated circuits
US7602017B2 (en) 2007-03-13 2009-10-13 Fairchild Semiconductor Corporation Short channel LV, MV, and HV CMOS devices
US7598142B2 (en) 2007-03-15 2009-10-06 Pushkar Ranade CMOS device with dual-epi channels and self-aligned contacts
JP2008235568A (ja) 2007-03-20 2008-10-02 Toshiba Corp 半導体装置およびその製造方法
US8394687B2 (en) 2007-03-30 2013-03-12 Intel Corporation Ultra-abrupt semiconductor junction profile
US7496867B2 (en) 2007-04-02 2009-02-24 Lsi Corporation Cell library management for power optimization
US7737472B2 (en) 2007-04-05 2010-06-15 Panasonic Corporation Semiconductor integrated circuit device
CN101030602B (zh) * 2007-04-06 2012-03-21 上海集成电路研发中心有限公司 一种可减小短沟道效应的mos晶体管及其制作方法
US7692220B2 (en) 2007-05-01 2010-04-06 Suvolta, Inc. Semiconductor device storage cell structure, method of operation, and method of manufacture
US7586322B1 (en) 2007-05-02 2009-09-08 Altera Corporation Test structure and method for measuring mismatch and well proximity effects
US20080272409A1 (en) 2007-05-03 2008-11-06 Dsm Solutions, Inc.; JFET Having a Step Channel Doping Profile and Method of Fabrication
US7604399B2 (en) 2007-05-31 2009-10-20 Siemens Energy, Inc. Temperature monitor for bus structure flex connector
US20080315206A1 (en) * 2007-06-19 2008-12-25 Herner S Brad Highly Scalable Thin Film Transistor
US7759714B2 (en) * 2007-06-26 2010-07-20 Hitachi, Ltd. Semiconductor device
JP5367703B2 (ja) 2007-06-28 2013-12-11 サガンテック イスラエル リミテッド 設計規則及びユーザ制約に基づく半導体レイアウト修正方法
US7651920B2 (en) * 2007-06-29 2010-01-26 Infineon Technologies Ag Noise reduction in semiconductor device using counter-doping
KR100934789B1 (ko) 2007-08-29 2009-12-31 주식회사 동부하이텍 반도체 소자 및 그 제조 방법
US7895546B2 (en) 2007-09-04 2011-02-22 Lsi Corporation Statistical design closure
US7795677B2 (en) * 2007-09-05 2010-09-14 International Business Machines Corporation Nanowire field-effect transistors
JP2009064860A (ja) * 2007-09-05 2009-03-26 Renesas Technology Corp 半導体装置
JP5242103B2 (ja) 2007-09-07 2013-07-24 ルネサスエレクトロニクス株式会社 半導体集積回路のレイアウト方法
US7675317B2 (en) 2007-09-14 2010-03-09 Altera Corporation Integrated circuits with adjustable body bias and power supply circuitry
US7926018B2 (en) 2007-09-25 2011-04-12 Synopsys, Inc. Method and apparatus for generating a layout for a transistor
US8053340B2 (en) 2007-09-27 2011-11-08 National University Of Singapore Method for fabricating semiconductor devices with reduced junction diffusion
US7704844B2 (en) 2007-10-04 2010-04-27 International Business Machines Corporation High performance MOSFET
US8329564B2 (en) 2007-10-26 2012-12-11 International Business Machines Corporation Method for fabricating super-steep retrograde well MOSFET on SOI or bulk silicon substrate, and device fabricated in accordance with the method
US7948008B2 (en) 2007-10-26 2011-05-24 Micron Technology, Inc. Floating body field-effect transistors, and methods of forming floating body field-effect transistors
DE102007052220B4 (de) 2007-10-31 2015-04-09 Globalfoundries Inc. Verfahren zur Dotierstoffprofileinstellung für MOS-Bauelemente durch Anpassen einer Abstandshalterbreite vor der Implantation
JP5528667B2 (ja) 2007-11-28 2014-06-25 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の制御方法
US7994573B2 (en) 2007-12-14 2011-08-09 Fairchild Semiconductor Corporation Structure and method for forming power devices with carbon-containing region
US7745270B2 (en) 2007-12-28 2010-06-29 Intel Corporation Tri-gate patterning using dual layer gate stack
JP2009170472A (ja) 2008-01-10 2009-07-30 Sharp Corp トランジスタ、半導体装置、半導体装置の製造方法
US7622341B2 (en) 2008-01-16 2009-11-24 International Business Machines Corporation Sige channel epitaxial development for high-k PFET manufacturability
DE102008006961A1 (de) * 2008-01-31 2009-08-27 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Erzeugen eines verformten Kanalgebiets in einem Transistor durch eine tiefe Implantation einer verformungsinduzierenden Sorte unter das Kanalgebiet
DE102008007029B4 (de) 2008-01-31 2014-07-03 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Betrieb einer elektronischen Schaltung mit körpergesteuertem Doppelkanaltransistor und SRAM-Zelle mit körpergesteuertem Doppelkanaltransistor
JP2011512677A (ja) 2008-02-14 2011-04-21 マックスパワー・セミコンダクター・インコーポレイテッド 半導体素子構造及び関連プロセス
FR2928028B1 (fr) 2008-02-27 2011-07-15 St Microelectronics Crolles 2 Procede de fabrication d'un dispositif semi-conducteur a grille enterree et circuit integre correspondant.
US7867835B2 (en) * 2008-02-29 2011-01-11 Chartered Semiconductor Manufacturing Ltd. Integrated circuit system for suppressing short channel effects
US7750682B2 (en) 2008-03-10 2010-07-06 International Business Machines Corporation CMOS back-gated keeper technique
US7968440B2 (en) 2008-03-19 2011-06-28 The Board Of Trustees Of The University Of Illinois Preparation of ultra-shallow semiconductor junctions using intermediate temperature ramp rates and solid interfaces for defect engineering
KR101502033B1 (ko) 2008-04-11 2015-03-12 삼성전자주식회사 Ａｄｃ의 전류 제어 회로 및 방법
EP2112686B1 (en) 2008-04-22 2011-10-12 Imec Method for fabricating a dual workfunction semiconductor device made thereof
JP2009267159A (ja) 2008-04-25 2009-11-12 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 半導体ウェーハの製造装置及び方法
JP5173582B2 (ja) * 2008-05-19 2013-04-03 株式会社東芝 半導体装置
US8225255B2 (en) 2008-05-21 2012-07-17 International Business Machines Corporation Placement and optimization of process dummy cells
CN201194816Y (zh) 2008-05-28 2009-02-18 李建政 多功能美容针
DE102008026213B3 (de) 2008-05-30 2009-09-24 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Durchlassstromerhöhung in Transistoren durch asymmetrische Amorphisierungsimplantation
FR2932609B1 (fr) 2008-06-11 2010-12-24 Commissariat Energie Atomique Transistor soi avec plan de masse et grille auto-alignes et oxyde enterre d'epaisseur variable
US8471307B2 (en) 2008-06-13 2013-06-25 Texas Instruments Incorporated In-situ carbon doped e-SiGeCB stack for MOS transistor
US8129797B2 (en) 2008-06-18 2012-03-06 International Business Machines Corporation Work function engineering for eDRAM MOSFETs
US20100012988A1 (en) * 2008-07-21 2010-01-21 Advanced Micro Devices, Inc. Metal oxide semiconductor devices having implanted carbon diffusion retardation layers and methods for fabricating the same
US7951678B2 (en) * 2008-08-12 2011-05-31 International Business Machines Corporation Metal-gate high-k reference structure
DE102008045037B4 (de) 2008-08-29 2010-12-30 Advanced Micro Devices, Inc., Sunnyvale Statischer RAM-Zellenaufbau und Mehrfachkontaktschema zum Anschluss von Doppelkanaltransistoren
US7927943B2 (en) * 2008-09-12 2011-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method for tuning a work function of high-k metal gate devices
US8153482B2 (en) * 2008-09-22 2012-04-10 Sharp Laboratories Of America, Inc. Well-structure anti-punch-through microwire device
JP2012503886A (ja) 2008-09-25 2012-02-09 アプライド マテリアルズ インコーポレイテッド オクタデカボラン自己アモルファス化注入種を使用する無欠陥接合形成
US20100100856A1 (en) 2008-10-17 2010-04-22 Anurag Mittal Automated optimization of an integrated circuit layout using cost functions associated with circuit performance characteristics
JP5519140B2 (ja) 2008-10-28 2014-06-11 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
US7824986B2 (en) * 2008-11-05 2010-11-02 Micron Technology, Inc. Methods of forming a plurality of transistor gates, and methods of forming a plurality of transistor gates having at least two different work functions
US8103983B2 (en) * 2008-11-12 2012-01-24 International Business Machines Corporation Electrically-driven optical proximity correction to compensate for non-optical effects
US8170857B2 (en) 2008-11-26 2012-05-01 International Business Machines Corporation In-situ design method and system for improved memory yield
DE102008059501B4 (de) 2008-11-28 2012-09-20 Advanced Micro Devices, Inc. Technik zur Verbesserung des Dotierstoffprofils und der Kanalleitfähigkeit durch Millisekunden-Ausheizprozesse
US20100148153A1 (en) 2008-12-16 2010-06-17 Hudait Mantu K Group III-V devices with delta-doped layer under channel region
US7960238B2 (en) 2008-12-29 2011-06-14 Texas Instruments Incorporated Multiple indium implant methods and devices and integrated circuits therefrom
DE102008063427B4 (de) 2008-12-31 2013-02-28 Advanced Micro Devices, Inc. Verfahren zum selektiven Herstellen eines Transistors mit einem eingebetteten verformungsinduzierenden Material mit einer graduell geformten Gestaltung
JP5350815B2 (ja) * 2009-01-22 2013-11-27 株式会社東芝 半導体装置
US7829402B2 (en) 2009-02-10 2010-11-09 General Electric Company MOSFET devices and methods of making
US20100207182A1 (en) 2009-02-13 2010-08-19 International Business Machines Corporation Implementing Variable Threshold Voltage Transistors
US8048791B2 (en) 2009-02-23 2011-11-01 Globalfoundries Inc. Method of forming a semiconductor device
US8163619B2 (en) 2009-03-27 2012-04-24 National Semiconductor Corporation Fabrication of semiconductor structure having asymmetric field-effect transistor with tailored pocket portion along source/drain zone
US8178430B2 (en) 2009-04-08 2012-05-15 International Business Machines Corporation N-type carrier enhancement in semiconductors
US8214190B2 (en) 2009-04-13 2012-07-03 International Business Machines Corporation Methodology for correlated memory fail estimations
US7943457B2 (en) 2009-04-14 2011-05-17 International Business Machines Corporation Dual metal and dual dielectric integration for metal high-k FETs
JP2010258264A (ja) 2009-04-27 2010-11-11 Toshiba Corp 半導体集積回路装置およびその設計方法
US8183107B2 (en) 2009-05-27 2012-05-22 Globalfoundries Inc. Semiconductor devices with improved local matching and end resistance of RX based resistors
US8173499B2 (en) 2009-06-12 2012-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Method of fabricating a gate stack integration of complementary MOS device
US8227307B2 (en) 2009-06-24 2012-07-24 International Business Machines Corporation Method for removing threshold voltage adjusting layer with external acid diffusion process
CN101661889B (zh) * 2009-08-15 2011-09-07 北京大学深圳研究生院 一种部分耗尽的绝缘层上硅mos晶体管的制作方法
US8236661B2 (en) * 2009-09-28 2012-08-07 International Business Machines Corporation Self-aligned well implant for improving short channel effects control, parasitic capacitance, and junction leakage
US8273617B2 (en) 2009-09-30 2012-09-25 Suvolta, Inc. Electronic devices and systems, and methods for making and using the same
CN102034865B (zh) 2009-09-30 2012-07-04 中国科学院微电子研究所 半导体器件及其制造方法
US8421162B2 (en) 2009-09-30 2013-04-16 Suvolta, Inc. Advanced transistors with punch through suppression
US20110079861A1 (en) 2009-09-30 2011-04-07 Lucian Shifren Advanced Transistors with Threshold Voltage Set Dopant Structures
EP2309544B1 (en) 2009-10-06 2019-06-12 IMEC vzw Tunnel field effect transistor with improved subthreshold swing
US8552795B2 (en) 2009-10-22 2013-10-08 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate bias control circuit for system on chip
WO2011062788A1 (en) 2009-11-17 2011-05-26 Suvolta, Inc. Electronic devices and systems, and methods for making and using the same
US8114761B2 (en) * 2009-11-30 2012-02-14 Applied Materials, Inc. Method for doping non-planar transistors
US8598003B2 (en) 2009-12-21 2013-12-03 Intel Corporation Semiconductor device having doped epitaxial region and its methods of fabrication
TWI404209B (zh) 2009-12-31 2013-08-01 Univ Nat Chiao Tung 高電子遷移率電晶體及其製作方法
US8343818B2 (en) 2010-01-14 2013-01-01 International Business Machines Corporation Method for forming retrograded well for MOSFET
KR20110085503A (ko) * 2010-01-20 2011-07-27 삼성전자주식회사 공통 소스 라인에 바이어스 전압을 개별적으로 인가할 수 있는 반도체 소자
US8697521B2 (en) 2010-01-21 2014-04-15 International Business Machines Corporation Structure and method for making low leakage and low mismatch NMOSFET
US8048810B2 (en) 2010-01-29 2011-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Method for metal gate N/P patterning
US8288798B2 (en) 2010-02-10 2012-10-16 Taiwan Semiconductor Manufacturing Company, Ltd. Step doping in extensions of III-V family semiconductor devices
US20110212590A1 (en) 2010-02-26 2011-09-01 Taiwan Semiconductor Manufacturing Company, Ltd. High temperature implantation method for stressor formation
US8436422B2 (en) * 2010-03-08 2013-05-07 Sematech, Inc. Tunneling field-effect transistor with direct tunneling for enhanced tunneling current
US8385147B2 (en) 2010-03-30 2013-02-26 Silicon Storage Technology, Inc. Systems and methods of non-volatile memory sensing including selective/differential threshold voltage features
US8530286B2 (en) 2010-04-12 2013-09-10 Suvolta, Inc. Low power semiconductor transistor structure and method of fabrication thereof
US8176461B1 (en) 2010-05-10 2012-05-08 Xilinx, Inc. Design-specific performance specification based on a yield for programmable integrated circuits
US8201122B2 (en) 2010-05-25 2012-06-12 International Business Machines Corporation Computing resistance sensitivities with respect to geometric parameters of conductors with arbitrary shapes
JP5614877B2 (ja) 2010-05-28 2014-10-29 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8759872B2 (en) 2010-06-22 2014-06-24 Suvolta, Inc. Transistor with threshold voltage set notch and method of fabrication thereof
US8361872B2 (en) * 2010-09-07 2013-01-29 International Business Machines Corporation High performance low power bulk FET device and method of manufacture
JP2012060016A (ja) 2010-09-10 2012-03-22 Renesas Electronics Corp 半導体装置の評価方法、評価装置、及びシミュレーション方法
US8450169B2 (en) 2010-11-29 2013-05-28 International Business Machines Corporation Replacement metal gate structures providing independent control on work function and gate leakage current
US8466473B2 (en) 2010-12-06 2013-06-18 International Business Machines Corporation Structure and method for Vt tuning and short channel control with high k/metal gate MOSFETs
US8656339B2 (en) 2010-12-22 2014-02-18 Advanced Micro Devices, Inc. Method for analyzing sensitivity and failure probability of a circuit
US8299562B2 (en) 2011-03-28 2012-10-30 Nanya Technology Corporation Isolation structure and device structure including the same
US8324059B2 (en) 2011-04-25 2012-12-04 United Microelectronics Corp. Method of fabricating a semiconductor structure
US8735987B1 (en) 2011-06-06 2014-05-27 Suvolta, Inc. CMOS gate stack structures and processes
US8645878B1 (en) 2011-08-23 2014-02-04 Suvolta, Inc. Porting a circuit design from a first semiconductor process to a second semiconductor process
TWI522548B (zh) 2012-09-13 2016-02-21 Famosa Corp The electronic control damping structure of fitness equipment

Also Published As

Publication number Publication date
KR101817376B1 (ko) 2018-01-11
TW201205811A (en) 2012-02-01
KR20180005739A (ko) 2018-01-16
JP2017046016A (ja) 2017-03-02
US20140167156A1 (en) 2014-06-19
CN103038721B (zh) 2015-08-19
US20110121404A1 (en) 2011-05-26
JP2013533624A (ja) 2013-08-22
CN105070716B (zh) 2018-12-18
US9263523B2 (en) 2016-02-16
US9508800B2 (en) 2016-11-29
TWI543369B (zh) 2016-07-21
US10325986B2 (en) 2019-06-18
US20170040419A1 (en) 2017-02-09
WO2011163169A1 (en) 2011-12-29
US8421162B2 (en) 2013-04-16
JP6371822B2 (ja) 2018-08-08
KR101919737B1 (ko) 2018-11-16
CN105070716A (zh) 2015-11-18
CN103038721A (zh) 2013-04-10
US20160181370A1 (en) 2016-06-23
US20130181298A1 (en) 2013-07-18

Similar Documents

Publication Publication Date Title
US10325986B2 (en) Advanced transistors with punch through suppression
US20150340460A1 (en) Advanced transistors with threshold voltage set dopant structures
US11757002B2 (en) Reduced local threshold voltage variation MOSFET using multiple layers of epi for improved device operation
US7057216B2 (en) High mobility heterojunction complementary field effect transistors and methods thereof
US8803242B2 (en) High mobility enhancement mode FET
US9006843B2 (en) Source/drain extension control for advanced transistors
CN103311247A (zh) 半导体器件及其制造方法
JP2007329477A (ja) 半導体構造体およびその形式、方法（多層埋込みストレッサを形成するための構造および方法）
US20130032877A1 (en) N-channel transistor comprising a high-k metal gate electrode structure and a reduced series resistance by epitaxially formed semiconductor material in the drain and source areas
KR101178016B1 (ko) 구조화된 저농도 도펀트 채널들을 갖는 진보한 트랜지스터
US9966435B2 (en) Body tied intrinsic FET
JP2006049781A (ja) 絶縁ゲート型半導体装置及びその駆動方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant