TWI404209B - 高電子遷移率電晶體及其製作方法 - Google Patents

高電子遷移率電晶體及其製作方法 Download PDF

Info

Publication number
TWI404209B
TWI404209B TW098146534A TW98146534A TWI404209B TW I404209 B TWI404209 B TW I404209B TW 098146534 A TW098146534 A TW 098146534A TW 98146534 A TW98146534 A TW 98146534A TW I404209 B TWI404209 B TW I404209B
Authority
TW
Taiwan
Prior art keywords
layer
indium
arsenide
electron mobility
film
Prior art date
Application number
TW098146534A
Other languages
English (en)
Other versions
TW201123444A (en
Inventor
Edward Yi Chang
Chieni Kuo
Hengtung Hsu
Original Assignee
Univ Nat Chiao Tung
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Univ Nat Chiao Tung filed Critical Univ Nat Chiao Tung
Priority to TW098146534A priority Critical patent/TWI404209B/zh
Priority to US12/759,012 priority patent/US8169002B2/en
Priority to JP2010123396A priority patent/JP2011139014A/ja
Publication of TW201123444A publication Critical patent/TW201123444A/zh
Application granted granted Critical
Publication of TWI404209B publication Critical patent/TWI404209B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

高電子遷移率電晶體及其製作方法
本發明內容是有關於一種高頻元件，且特別是有關於一種具有超晶格結構之高電子遷移率電晶體。
對高電子遷移率電晶體(High Electron Mobility Transistor，HEMT)此種高頻元件而言，一般在磊晶成長其元件通道(channel)層時，通道具超晶格結構，所使用的材料成分元素通常較為複雜，不易以磊晶的方式成長；相反地，若是採用較為單純的砷化銦鎵材料成分，對變異結構HEMT元件，則可能導致其中的銦(In)含量不夠高，而使得元件中電子的有效質量不夠小，且電子遷移率偏低，如此一來其直流特性與高頻特性便無法有較佳的表現。
另一方面，上述元件特性與其閘極線寬有著密切關係，但若是為了改善上述元件特性而於元件上製作奈米級的閘極線寬的話，則必須仰賴電子束微影系統，如此一來則無法提升產量，且會增加製作的成本。
本發明內容之一目的是在提供一種高電子遷移率電晶體，藉以解決一般此種電晶體中電子遷移率無法提升的問題。
本發明內容之另一目的是在提供一種製作高電子遷移率電晶體之方法，藉以提升其元件效能。
本發明內容之一技術樣態係關於一種高電子遷移率電晶體，其包含基板、緩衝層、通道層、間隙層、蕭特基層以及覆蓋層。緩衝層形成於基板上。通道層形成於緩衝層上，且包含一超晶格結構，此超晶格結構係由複數層砷化銦鎵薄膜與複數層砷化銦薄膜彼此交替堆疊形成。間隙層形成於通道層上，蕭特基層形成於間隙層上，而覆蓋層則形成於蕭特基層上。
本發明內容之另一技術樣態係關於一種製作高電子遷移率電晶體之方法，其包含：形成一變質緩衝層於一基板上；形成一成長緩衝層於變質緩衝層上；交替堆疊形成複數層砷化銦鎵薄膜和複數層砷化銦薄膜於成長緩衝層上以作為一通道層；形成一間隙層於通道層上；形成一平面摻雜薄膜於間隙層上；形成一蕭特基層於平面摻雜薄膜上；以及形成一覆蓋層於蕭特基層上。
本發明內容之又一技術樣態係關於一種高電子遷移率電晶體，其包含、砷化鎵基板、砷化銦鋁(InAlAs)變質緩衝層、砷化銦鋁(In0.52 Al0.48 As)成長緩衝層、複數層砷化銦鎵(InX Ga1-X As)薄膜和複數層砷化銦(InAs)薄膜、砷化銦鋁(In0.52 Al0.48 As)間隙層、砷化銦鋁(In0.52 Al0.48 As)蕭特基層以及砷化銦鎵(In0.53 Ga0.47 As)覆蓋層。砷化銦鋁(InAlAs)變質緩衝層形成於砷化鎵基板上。砷化銦鋁(In0.52 Al0.48 As)成長緩衝層形成於砷化銦鋁(InAlAs)變質緩衝層上。上述砷化銦鎵(InX Ga1-X As)薄膜和砷化銦(InAs)薄膜，彼此交替堆疊形成於砷化銦鋁(In0.52 Al0.48 As)成長緩衝層上，其中X之範圍為0.53～0.8，且交替堆疊之砷化銦鎵(InX Ga1-X As)薄膜和砷化銦(InAs)薄膜之總厚度約為14～16奈米。砷化銦鋁(In0.52 Al0.48 As)間隙層形成於交替堆疊之砷化銦鎵(InX Ga1-X As)薄膜和砷化銦(InAs)薄膜上。砷化銦鋁(In0.52 Al0.48 As)蕭特基層形成於砷化銦鋁(In0.52 Al0.48 As)間隙層上。砷化銦鎵(In0.53 Ga0.47 As)覆蓋層形成於砷化銦鋁(In0.52 Al0.48 As)蕭特基層上。
根據本發明之技術內容，應用前述高電子遷移率電晶體及其製作方法，不僅可改善電晶體的高頻特性(如：高電流截止頻率、低噪音指數等)，更可有助於業界在開發高效能的高電子遷移率電晶體時，擺脫必須以電子束微影系統來製作奈米級閘極的限制，而是可以光學微影步進機來進行閘極之定義，藉以提高生產率。
需瞭解下列說明為提供不同的實施例，藉以實施本發明的不同特徵。下列描述元件及配置的特定實施例係用以簡化本發明說明，其當然僅為例示說明，而非用以限制。
第1圖係依照本發明一實施例繪示一種高電子遷移率電晶體(High Electron Mobility Transistor，HEMT)的結構概略示意圖。如圖所示，高電子遷移率電晶體結構100包含基板110、緩衝層120、通道層130、間隙層140、平面摻雜薄膜150、蕭特基層160以及覆蓋層170。
緩衝層120形成於基板110上，以作為之後形成通道層130的一層過渡層。具體而言，通道層130可更包含一變質(metamorphic)緩衝層以及一成長緩衝層(繪示於第2圖)，其中變質緩衝層先成長於基板110上，且其材料與基板110所使用之材料不同，此時變質緩衝層中可能因此有應力產生，而導致其晶格結構會有差排(dislocation)或缺陷(defect)的情形發生。接著，待變質緩衝層成長至一定厚度時，成長緩衝層再形成於變質緩衝層上，此時由於成長緩衝層與變質緩衝層使用相同材料，因此其晶格結構較為完整，而較不會有類似差排或缺陷的情形發生，如此一來便可供作為之後形成通道層130的基礎。
通道層130形成於緩衝層120上，且包含一超晶格結構(superlattice)(繪示於第2圖)，其中此超晶格結構係由複數層砷化銦鎵(InX Ga1-X As)薄膜與複數層砷化銦(InAs)薄膜彼此交替堆疊形成，且X之範圍約為0.53～0.8。在一實施例中，上述超晶格結構之厚度約為10～20奈米(nm)。在一實施例中，上述超晶格結構之厚度約為12～18奈米(nm)。
間隙層140形成於通道層130上，藉以在元件運作時將電子侷限於通道層130中。平面摻雜(delta doping)薄膜150，其係為一層單原子摻雜平面層，並形成於間隙層140上，藉以於元件運作時提供足夠的載子(或電子)進入通道層130中作用。在一實施例中，平面摻雜薄膜150包含摻雜濃度約3～5×1012 cm-3 之矽。
蕭特基層160形成於平面摻雜薄膜150上，覆蓋層170則是形成於蕭特基層160上。之後，可於高電子遷移率電晶體結構100上製作金屬閘極、汲極和源極，並藉由蕭特基層160與閘極作蕭特基接觸，且藉由覆蓋層170降低歐姆接觸(ohmic contact)。在一實施例中，覆蓋層170包含摻雜濃度約5×1018 ～5×1019 cm-3 之矽。
第2圖係依照本發明另一實施例繪示一種高電子遷移率電晶體結構的概略示意圖。如圖所示，高電子遷移率電晶體結構200包含砷化鎵(GaAs)基板210、砷化銦鋁(InAlAs)變質緩衝層220、砷化銦鋁(In0.52 Al0.48 As)成長緩衝層230、具超晶格結構之通道層240、砷化銦鋁(In0.52 Al0.48 As)間隙層250、平面摻雜薄膜260、砷化銦鋁(In0.52 Al0.48 As)蕭特基層270以及砷化銦鎵(In0.53 Ga0.47 As)覆蓋層280。
首先，砷化銦鋁變質緩衝層220形成於砷化鎵基板210上。接著，待砷化銦鋁變質緩衝層220成長至一定厚度時，再形成砷化銦鋁(In0.52 Al0.48 As)成長緩衝層230於砷化銦鋁變質緩衝層220上，以供之後順利形成良好的通道層240。
接著，複數層砷化銦鎵(InX Ga1-X As)薄膜和複數層砷化銦(InAs)薄膜交替堆疊形成於成長緩衝層230上，以形成超晶格結構而作為通道層240，亦即通道層240主要是由(InAs)m /(InX Ga1-X As)n 所組成，其中X之範圍約為0.53～0.8，m、n分別代表砷化銦(InAs)薄膜和砷化銦鎵(InX Ga1-X As)薄膜的層數。在一實施例中，上述X之範圍約為0.53～0.6。在另一實施例中，上述X之範圍約為0.6～0.7。在又一實施例中，上述X之範圍約為0.7～0.8。
由於磊晶層的厚度在小於一定值(critical thickness)時，可以減少磊晶時所產生的缺陷(defect)與差排(dislocation)，因此以上述超晶格結構形成通道層，可減少通道層中之原子所造成的無序散射(disorder scattering)情形，並獲得高品質的元件通道層，而有效提升元件特性。
另一方面，由元件的特性來作考量，上述通道層240的厚度會影響到電性特性，因此在元件具有小線寬閘極的情形下，通道寬長比(channel aspect ratio，W/L)(即閘極線寬除以蕭特基層厚度與通道厚度之總和)便需要考量，然而此值一般要大於1以上，以避免短通道效應(short channel effect)導致元件的轉導(transconductance，gm )及其應用於收發器時RF特性發生衰減的問題。在一實施例中，上述交替堆疊之砷化銦鎵(InX Ga1-X As)薄膜和砷化銦(InAs)薄膜之總厚度約為14～16奈米(nm)；在另一實施例中，交替堆疊之砷化銦鎵(InX Ga1-X As)薄膜和砷化銦(InAs)薄膜之總厚度約為15奈米(nm)。
其次，砷化銦鋁(In0.52 Al0.48 As)間隙層250形成於上述交替堆疊之砷化銦鎵薄膜和砷化銦薄膜(即通道層240)上，然後平面摻雜薄膜260再形成於砷化銦鋁間隙層250上。在一實施例中，平面摻雜薄膜260包含摻雜濃度約3～5×1012 cm-3 之矽(作為n型摻雜)。在另一實施例中，平面摻雜薄膜260包含摻雜濃度約4×1012 cm-3 之矽。
砷化銦鋁蕭特基層270形成於平面摻雜薄膜260上，而砷化銦鎵覆蓋層280則是形成於砷化銦鋁蕭特基層270上。同樣地，在高電子遷移率電晶體結構200上製作金屬閘極、汲極和源極之後，可藉由砷化銦鋁蕭特基層270與閘極作蕭特基接觸，並藉由砷化銦鎵覆蓋層280降低歐姆接觸(ohmic contact)，例如：降低與汲極和源極之間的歐姆接觸。在一實施例中，砷化銦鎵覆蓋層280包含摻雜濃度約5×1018 ～5×1019 cm-3 之矽(作為n型摻雜)。
在此值得注意的是，第1圖所示之緩衝層120、通道層130、間隙層140、平面摻雜薄膜150、蕭特基層160和覆蓋層170，以及第2圖所示之砷化銦鋁變質緩衝層220、砷化銦鋁成長緩衝層230、具超晶格結構之通道層240、砷化銦鋁間隙層250、平面摻雜薄膜260、砷化銦鋁蕭特基層270和砷化銦鎵覆蓋層280，均可以分子束磊晶(Molecular Beam Epitaxy，MBE)成長方式來形成。
此外，以本實施例而言，砷化銦鋁成長緩衝層230的厚度約100奈米(nm)，交替堆疊之砷化銦鎵(InX Ga1-X As)薄膜和砷化銦(InAs)可重複10個週期(亦即10層砷化銦鎵薄膜與10層砷化銦薄膜交替堆疊)而使得通道層240的厚度約為15奈米(nm)，砷化銦鋁間隙層250的厚度約3～8奈米(nm)，砷化銦鋁蕭特基層270的厚度約15～30奈米(nm)，且砷化銦鎵覆蓋層280的厚度約20～35奈米(nm)。
下列表一係表示三五族(III-V)半導體以及矽材料的性質比較表。
由上表可知，本發明實施例中利用砷化銦鎵(In0.53 Ga0.47 As)薄膜和砷化銦(InAs)薄膜交替堆疊形成通道層，因此相較於先前技術而言，通道層具有較高的銦(In)含量，使得元件中電子的有效質量夠小，電子遷移率提升，連帶使得元件的直流特性與高頻特性有較佳的表現。
此外，由於本發明實施例之超晶格結構中，砷化銦鎵(In0.53 Ga0.47 As)的晶格常數為5.83，而砷化銦(InAs)的晶格常數為6.06，兩者差異相較於先前技術而言來得小，所以磊晶成長(如：以分子束磊晶方式)起來也比較容易。
相反地，若是採用InSb/InAsy P1-y 形成超晶格結構，雖然銻化物InSb目前具有最高速的電子遷移率，但其能帶只有0.18eV左右，因此較易發生撞擊離子化(impact ionization)的現象，且由晶格常數表來看這兩種材料的晶格數差異很大，在磊晶成長上不太容易。另外，若是採用InGaAs/AlGaAs的話，則需要在磊晶成長時多使用一個氣體源(即Al)。為此，本發明實施例中利用砷化銦鎵(In0.53 Ga0.47 As)薄膜和砷化銦(InAs)薄膜交替堆疊形成通道層，不僅可有效提升電子遷移率，更使得通道層的結構簡單，方便磊晶成長。
第3圖係繪示如第2圖所示之高電子遷移率電晶體結構根據運算模擬所得出的電子濃度和能帶示意圖。如圖所示，在砷化銦鎵(In0.53 Ga0.47 As)薄膜和砷化銦(InAs)重複10個週期而使得總厚度約為15奈米(nm)(如圖示35～50nm)的情形下，電子可因此有效地集中侷限於通道層240中，致使通道層240中的電子濃度大大地提升。此外，以上述高電子遷移率電晶體結構所製成之元件，經運算模擬後其板電荷密度(sheet charge density)大約為2.35×1012 /cm2 左右。
第4圖係繪示以第2圖所示之高電子遷移率電晶體結構作成之元件在不同閘極尺寸下的雜訊指數(noise figure，NF)比較圖。如圖所示，在同樣具有第2圖所示之超晶格結構通道層的情形下，具有80奈米(nm)閘極和350奈米(nm)閘極的元件，兩者在操作偏壓VDS 為1.0V時其操作頻率(2～16GHz)所相對應的雜訊指數非常近似。如此一來，即便不以電子束微影系統製作閘極線寬(Lg)較小的元件，而改以光學微影步進機(用於)來進行較大閘極線寬之定義，亦可使元件在不喪失良好高頻持性的前提下，提升元件製作的生產量並減少製作的成本。
第5圖係繪示第2圖所示之具超晶格通道之高電子遷移率電晶體在不同閘極線寬下與習知採用砷化銦鎵通道之高電子遷移率電晶體的最小雜訊指數的比較圖。如圖所示，在相同頻率16GHz下，閘極線寬為80nm的超晶格通道HEMT元件其雜訊指數為0.75dB，閘極線寬為80nm的砷化銦鎵(In0.52 Ga0.48 As)通道HEMT元件其雜訊指數為0.77dB，閘極線寬為350nm的超晶格通道HEMT元件其雜訊指數為0.88dB。由此可知，採用本發明實施例的超晶格通道層所製作而成的HEMT元件，即使其閘極線寬為350nm，仍然具有優異的電性特性。
第6圖係繪示以第2圖所示之高電子遷移率電晶體結構作成之元件在不同Vgs電壓下所對應的汲極電流和轉導的示意圖。如圖所示，具有80奈米(nm)閘極線寬(Lg=80nm)的高電子遷移率電晶體，在汲極電壓為1.2V(Vd=1.2V)操作時具有汲極飽和電流密度392mA/mm，並具有最大轉導991mS/mm。由此可見，元件的直流特性已獲得改善。
第7圖係繪示以第2圖所示之高電子遷移率電晶體結構作成之元件具有80奈米(nm)閘極線寬且在移除寄生效應(parasitic effect)後之高頻(RF)特性的示意圖。如圖所示，在偏壓1.2V的情形下，電流增益截止頻率(fT)約為304GHz，而最大振盪頻率(fmax)約為162GHz。
由上述元件所量測得到的直流特性與高頻特性結果可知，以第2圖所示之高電子遷移率電晶體結構作成之元件不僅可應用於如低電壓之低雜訊單石微波積體電路(low-noise amplifier monolithic microwave integrated circuits，LNA MMIC)，而且更可以擺脫以往利用電子束微影定義奈米閘極尺寸而限制產量的問題。
由上述本發明之實施例可知，應用前述高電子遷移率電晶體及其製作方法，不僅可改善電晶體的高頻特性(如：高電流截止頻率、低噪音指數等)，更可有助於業界在開發高效能的高電子遷移率電晶體時，擺脫必須以電子束微影系統來製作奈米級閘極的限制，而是可以光學微影步進機來進行閘極之定義，藉以提高生產率。
雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何本領域具通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、200．．．高電子遷移率電晶體結構
110．．．基板
120．．．緩衝層
130、240．．．通道層
140．．．間隙層
150．．．平面摻雜薄膜
160．．．蕭特基層
170．．．覆蓋層
210．．．砷化鎵基板
220．．．砷化銦鋁變質緩衝層
230．．．砷化銦鋁成長緩衝層
250．．．砷化銦鋁間隙層
260．．．平面摻雜薄膜
270．．．砷化銦鋁蕭特基層
280．．．砷化銦鎵覆蓋層
第1圖係依照本發明一實施例繪示一種高電子遷移率電晶體(High Electron Mobility Transistor，HEMT)的結構概略示意圖。
第2圖係依照本發明另一實施例繪示一種高電子遷移率電晶體結構的概略示意圖。
第3圖係繪示如第2圖所示之高電子遷移率電晶體結構根據運算模擬所得出的電子濃度和能帶示意圖。
第4圖係繪示以第2圖所示之高電子遷移率電晶體結構作成之元件在不同閘極尺寸下的雜訊指數(noise figure，NF)比較圖。
第5圖係繪示第2圖所示之具超晶格通道之高電子遷移率電晶體在不同閘極線寬下與習知採用砷化銦鎵通道之高電子遷移率電晶體的最小雜訊指數的比較圖。
第6圖係繪示以第2圖所示之高電子遷移率電晶體結構作成之元件在不同Vgs電壓下所對應的汲極電流和轉導的示意圖。
第7圖係繪示以第2圖所示之高電子遷移率電晶體結構作成之元件具有80奈米(nm)閘極線寬且在移除寄生效應(parasitic effect)後之高頻(RF)特性的示意圖。
200．．．高電子遷移率電晶體結構
210．．．砷化鎵基板
220．．．砷化銦鋁變質緩衝層
230．．．砷化銦鋁成長緩衝層
240．．．通道層
250．．．砷化銦鋁間隙層
260．．．平面摻雜薄膜
270．．．砷化銦鋁蕭特基層
280．．．砷化銦鎵覆蓋層

Claims (20)

  1. 一種高電子遷移率電晶體，包含：一基板；一緩衝層，形成於該基板上；一通道層，形成於該緩衝層上，其中該通道層包含一超晶格結構，該超晶格結構係由複數層砷化銦鎵薄膜與複數層砷化銦薄膜彼此交替堆疊形成；一間隙層，形成於該通道層上；一蕭特基層，形成於該間隙層上；以及一覆蓋層，形成於該蕭特基層上。
  2. 如請求項1所述之高電子遷移率電晶體，其中每一該些砷化銦鎵薄膜之材料為砷化銦鎵(InX Ga1-X As)，且X之範圍為0.53～0.8。
  3. 如請求項2所述之高電子遷移率電晶體，其中該超晶格結構之厚度約為10～20奈米。
  4. 如請求項2所述之高電子遷移率電晶體，其中該緩衝層之材料包含砷化銦鋁(In0.52 Al0.48 As)。
  5. 如請求項4所述之高電子遷移率電晶體，其中該間隙層之材料為砷化銦鋁(In0.52 Al0.48 As)。
  6. 如請求項5所述之高電子遷移率電晶體，更包含：一平面摻雜薄膜，形成於該間隙層和該蕭特基層之間，並包含摻雜濃度約3～5×1012 cm-3 之矽。
  7. 如請求項6所述之高電子遷移率電晶體，其中該蕭特基層之材料為砷化銦鋁(In0.52 Al0.48 As)。
  8. 如請求項7所述之高電子遷移率電晶體，其中該覆蓋層之材料為砷化銦鎵(In0.53 Ga0.47 As)，並包含摻雜濃度約5×1018 ～5×1019 cm-3 之矽。
  9. 如請求項8所述之高電子遷移率電晶體，其中該基板之材料為砷化鎵。
  10. 一種製作高電子遷移率電晶體之方法，包含：形成一變質緩衝層於一基板上；形成一成長緩衝層於該變質緩衝層上；交替堆疊形成複數層砷化銦鎵薄膜和複數層砷化銦薄膜於該成長緩衝層上以作為一通道層；形成一間隙層於該通道層上；形成一平面摻雜薄膜於該間隙層上；形成一蕭特基層於該平面摻雜薄膜上；以及形成一覆蓋層於該蕭特基層上。
  11. 如請求項10所述之方法，其中每一該些砷化銦鎵薄膜之材料為砷化銦鎵(InX Ga1-X As)，且X之範圍為0.53～0.8。
  12. 如請求項11所述之方法，其中交替堆疊所形成之該些砷化銦鎵薄膜和該些砷化銦薄膜之總厚度約為12～18奈米。
  13. 如請求項11所述之方法，其中該變質緩衝層之材料為砷化銦鋁(InAlAs)，該成長緩衝層之材料為砷化銦鋁(In0.52 Al0.48 As)。
  14. 如請求項13所述之方法，其中該基板之材料為砷化鎵。
  15. 如請求項11所述之方法，其中該間隙層、該平面摻雜薄膜和該蕭特基層之材料均為砷化銦鋁(In0.52 Al0.48 As)，且該平面摻雜薄膜包含摻雜濃度約3～5×1012 cm-3 之矽。
  16. 如請求項15所述之方法，其中該覆蓋層之材料為砷化銦鎵(In0.53 Ga0.47 As)，並包含摻雜濃度約5×1018 ～5×1019 cm-3 之矽。
  17. 一種高電子遷移率電晶體，包含：一砷化鎵基板；一砷化銦鋁(InAlAs)變質緩衝層，形成於該砷化鎵基板上；一砷化銦鋁(In0.52 Al0.48 As)成長緩衝層，形成於該砷化銦鋁(InAlAs)變質緩衝層上；複數層砷化銦鎵(InX Ga1-X As)薄膜和複數層砷化銦(InAs)薄膜，交替堆疊形成於該砷化銦鋁(In0.52 Al0.48 As)成長緩衝層上，其中X之範圍為0.53～0.8，且交替堆疊之該些砷化銦鎵(InX Ga1-X As)薄膜和該些砷化銦(InAs)薄膜之總厚度約為14～16奈米；一砷化銦鋁(In0.52 Al0.48 As)間隙層，形成於交替堆疊之該些砷化銦鎵(InX Ga1-X As)薄膜和該些砷化銦(InAs)薄膜上；一砷化銦鋁(In0.52 Al0.48 As)蕭特基層，形成於該砷化銦鋁(In0.52 Al0.48 As)間隙層上；以及一砷化銦鎵(In0.53 Ga0.47 As)覆蓋層，形成於該砷化銦鋁(In0.52 Al0.48 As)蕭特基層上。
  18. 如請求項17所述之高電子遷移率電晶體，更包含：一平面摻雜薄膜，形成於該砷化銦鋁(In0.52 Al0.48 As)間隙層和該砷化銦鋁(In0.52 Al0.48 As)蕭特基層之間，並包含摻雜濃度約3～5×1012 cm-3 之矽。
  19. 如請求項17所述之高電子遷移率電晶體，其中該砷化銦鎵(In0.53 Ga0.47 As)覆蓋層包含摻雜濃度約5×1018 ～5×1019 cm-3 之矽。
  20. 如請求項17所述之高電子遷移率電晶體，其中該砷化銦鋁(InAlAs)變質緩衝層、該砷化銦鋁(In0.52 Al0.48 As)成長緩衝層、交替堆疊之該些砷化銦鎵(InX Ga1-X As)薄膜和該些砷化銦(InAs)薄膜、該砷化銦鋁(In0.52 Al0.48 As)間隙層、該砷化銦鋁(In0.52 Al0.48 As)蕭特基層以及該砷化銦鎵(In0.53 Ga0.47 As)覆蓋層均係以分子束磊晶成長方式形成。
TW098146534A 2009-12-31 2009-12-31 高電子遷移率電晶體及其製作方法 TWI404209B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW098146534A TWI404209B (zh) 2009-12-31 2009-12-31 高電子遷移率電晶體及其製作方法
US12/759,012 US8169002B2 (en) 2009-12-31 2010-04-13 High electron mobility transistor and method for fabricating the same
JP2010123396A JP2011139014A (ja) 2009-12-31 2010-05-28 高電子移動度トランジスタ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098146534A TWI404209B (zh) 2009-12-31 2009-12-31 高電子遷移率電晶體及其製作方法

Publications (2)

Publication Number Publication Date
TW201123444A TW201123444A (en) 2011-07-01
TWI404209B true TWI404209B (zh) 2013-08-01

Family

ID=44186361

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098146534A TWI404209B (zh) 2009-12-31 2009-12-31 高電子遷移率電晶體及其製作方法

Country Status (3)

Country Link
US (1) US8169002B2 (zh)
JP (1) JP2011139014A (zh)
TW (1) TWI404209B (zh)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8273617B2 (en) 2009-09-30 2012-09-25 Suvolta, Inc. Electronic devices and systems, and methods for making and using the same
US8421162B2 (en) 2009-09-30 2013-04-16 Suvolta, Inc. Advanced transistors with punch through suppression
US8530286B2 (en) 2010-04-12 2013-09-10 Suvolta, Inc. Low power semiconductor transistor structure and method of fabrication thereof
US8569128B2 (en) 2010-06-21 2013-10-29 Suvolta, Inc. Semiconductor structure and method of fabrication thereof with mixed metal types
US8759872B2 (en) 2010-06-22 2014-06-24 Suvolta, Inc. Transistor with threshold voltage set notch and method of fabrication thereof
US8404551B2 (en) 2010-12-03 2013-03-26 Suvolta, Inc. Source/drain extension control for advanced transistors
US8461875B1 (en) 2011-02-18 2013-06-11 Suvolta, Inc. Digital circuits having improved transistors, and methods therefor
US8525271B2 (en) 2011-03-03 2013-09-03 Suvolta, Inc. Semiconductor structure with improved channel stack and method for fabrication thereof
US8400219B2 (en) 2011-03-24 2013-03-19 Suvolta, Inc. Analog circuits having improved transistors, and methods therefor
US8748270B1 (en) 2011-03-30 2014-06-10 Suvolta, Inc. Process for manufacturing an improved analog transistor
US8796048B1 (en) 2011-05-11 2014-08-05 Suvolta, Inc. Monitoring and measurement of thin film layers
US8999861B1 (en) 2011-05-11 2015-04-07 Suvolta, Inc. Semiconductor structure with substitutional boron and method for fabrication thereof
US8811068B1 (en) 2011-05-13 2014-08-19 Suvolta, Inc. Integrated circuit devices and methods
US8569156B1 (en) 2011-05-16 2013-10-29 Suvolta, Inc. Reducing or eliminating pre-amorphization in transistor manufacture
US8735987B1 (en) 2011-06-06 2014-05-27 Suvolta, Inc. CMOS gate stack structures and processes
US8995204B2 (en) 2011-06-23 2015-03-31 Suvolta, Inc. Circuit devices and methods having adjustable transistor body bias
US8629016B1 (en) 2011-07-26 2014-01-14 Suvolta, Inc. Multiple transistor types formed in a common epitaxial layer by differential out-diffusion from a doped underlayer
WO2013022753A2 (en) 2011-08-05 2013-02-14 Suvolta, Inc. Semiconductor devices having fin structures and fabrication methods thereof
US8748986B1 (en) 2011-08-05 2014-06-10 Suvolta, Inc. Electronic device with controlled threshold voltage
US8645878B1 (en) 2011-08-23 2014-02-04 Suvolta, Inc. Porting a circuit design from a first semiconductor process to a second semiconductor process
US8614128B1 (en) 2011-08-23 2013-12-24 Suvolta, Inc. CMOS structures and processes based on selective thinning
US8713511B1 (en) 2011-09-16 2014-04-29 Suvolta, Inc. Tools and methods for yield-aware semiconductor manufacturing process target generation
JP5924640B2 (ja) * 2011-09-27 2016-05-25 富士通株式会社 半導体装置
US9236466B1 (en) 2011-10-07 2016-01-12 Mie Fujitsu Semiconductor Limited Analog circuits having improved insulated gate transistors, and methods therefor
US8895327B1 (en) 2011-12-09 2014-11-25 Suvolta, Inc. Tipless transistors, short-tip transistors, and methods and circuits therefor
US8819603B1 (en) 2011-12-15 2014-08-26 Suvolta, Inc. Memory circuits and methods of making and designing the same
US8883600B1 (en) 2011-12-22 2014-11-11 Suvolta, Inc. Transistor having reduced junction leakage and methods of forming thereof
US8599623B1 (en) 2011-12-23 2013-12-03 Suvolta, Inc. Circuits and methods for measuring circuit elements in an integrated circuit device
US8877619B1 (en) 2012-01-23 2014-11-04 Suvolta, Inc. Process for manufacture of integrated circuits with different channel doping transistor architectures and devices therefrom
US8970289B1 (en) 2012-01-23 2015-03-03 Suvolta, Inc. Circuits and devices for generating bi-directional body bias voltages, and methods therefor
US9093550B1 (en) 2012-01-31 2015-07-28 Mie Fujitsu Semiconductor Limited Integrated circuits having a plurality of high-K metal gate FETs with various combinations of channel foundation structure and gate stack structure and methods of making same
US9406567B1 (en) 2012-02-28 2016-08-02 Mie Fujitsu Semiconductor Limited Method for fabricating multiple transistor devices on a substrate with varying threshold voltages
US8863064B1 (en) 2012-03-23 2014-10-14 Suvolta, Inc. SRAM cell layout structure and devices therefrom
US9299698B2 (en) 2012-06-27 2016-03-29 Mie Fujitsu Semiconductor Limited Semiconductor structure with multiple transistors having various threshold voltages
US8637955B1 (en) 2012-08-31 2014-01-28 Suvolta, Inc. Semiconductor structure with reduced junction leakage and method of fabrication thereof
US9112057B1 (en) 2012-09-18 2015-08-18 Mie Fujitsu Semiconductor Limited Semiconductor devices with dopant migration suppression and method of fabrication thereof
US9041126B2 (en) 2012-09-21 2015-05-26 Mie Fujitsu Semiconductor Limited Deeply depleted MOS transistors having a screening layer and methods thereof
US9431068B2 (en) 2012-10-31 2016-08-30 Mie Fujitsu Semiconductor Limited Dynamic random access memory (DRAM) with low variation transistor peripheral circuits
US8816754B1 (en) 2012-11-02 2014-08-26 Suvolta, Inc. Body bias circuits and methods
US9093997B1 (en) 2012-11-15 2015-07-28 Mie Fujitsu Semiconductor Limited Slew based process and bias monitors and related methods
US9070477B1 (en) 2012-12-12 2015-06-30 Mie Fujitsu Semiconductor Limited Bit interleaved low voltage static random access memory (SRAM) and related methods
US9112484B1 (en) 2012-12-20 2015-08-18 Mie Fujitsu Semiconductor Limited Integrated circuit process and bias monitors and related methods
US9268885B1 (en) 2013-02-28 2016-02-23 Mie Fujitsu Semiconductor Limited Integrated circuit device methods and models with predicted device metric variations
US9299801B1 (en) 2013-03-14 2016-03-29 Mie Fujitsu Semiconductor Limited Method for fabricating a transistor device with a tuned dopant profile
US9478571B1 (en) 2013-05-24 2016-10-25 Mie Fujitsu Semiconductor Limited Buried channel deeply depleted channel transistor
US9710006B2 (en) 2014-07-25 2017-07-18 Mie Fujitsu Semiconductor Limited Power up body bias circuits and methods
US9319013B2 (en) 2014-08-19 2016-04-19 Mie Fujitsu Semiconductor Limited Operational amplifier input offset correction with transistor threshold voltage adjustment
JP6287951B2 (ja) 2015-05-14 2018-03-07 三菱電機株式会社 化合物半導体装置
CN111223925A (zh) * 2019-11-27 2020-06-02 西安电子科技大学 基于AlN/GaN超晶格沟道的双向阻断功率器件及制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW557567B (en) * 2002-10-03 2003-10-11 Univ Nat Cheng Kung Double channel pseudomorphic high electron mobility transistor
TW200423406A (en) * 2003-04-25 2004-11-01 Univ Nat Cheng Kung Voltage-adjustable multi-section extrinsic transconductance amplification high electron mobility transistor

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4797716A (en) * 1984-04-04 1989-01-10 The United States Of America As Represented By The United States Department Of Energy Field-effect transistor having a superlattice channel and high carrier velocities at high applied fields
JPS62256478A (ja) * 1986-04-30 1987-11-09 Sumitomo Electric Ind Ltd 化合物半導体装置
JP2919581B2 (ja) * 1990-08-31 1999-07-12 三洋電機株式会社 速度変調トランジスタ
JPH0684959A (ja) * 1992-09-07 1994-03-25 Fujitsu Ltd 高電子移動度電界効果半導体装置
JP2001085730A (ja) * 1999-09-13 2001-03-30 Denso Corp 光応答型電界効果トランジスタ
KR100853166B1 (ko) * 2007-01-30 2008-08-20 포항공과대학교 산학협력단 전계효과형 화합물 반도체 소자의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW557567B (en) * 2002-10-03 2003-10-11 Univ Nat Cheng Kung Double channel pseudomorphic high electron mobility transistor
TW200423406A (en) * 2003-04-25 2004-11-01 Univ Nat Cheng Kung Voltage-adjustable multi-section extrinsic transconductance amplification high electron mobility transistor

Also Published As

Publication number Publication date
US20110156100A1 (en) 2011-06-30
JP2011139014A (ja) 2011-07-14
TW201123444A (en) 2011-07-01
US8169002B2 (en) 2012-05-01

Similar Documents

Publication Publication Date Title
TWI404209B (zh) 高電子遷移率電晶體及其製作方法
US8053304B2 (en) Method of forming high-mobility devices including epitaxially growing a semiconductor layer on a dislocation-blocking layer in a recess formed in a semiconductor substrate
WO2011099097A1 (ja) 窒化物半導体装置及びその製造方法
JPH07335867A (ja) 電界効果トランジスタ
JP2003297849A (ja) ヘテロ接合バイポーラトランジスタ及びその製造方法
US12062541B2 (en) Epitaxies of a chemical compound semiconductor
US20130277713A1 (en) As/Sb Compound Semiconductors Grown on Si or Ge Substrate
JP3458349B2 (ja) 半導体装置
WO2020116147A1 (ja) 電界効果トランジスタおよびその製造方法
US20040169194A1 (en) Semiconductor device
US8441037B2 (en) Semiconductor device having a thin film stacked structure
JP3141838B2 (ja) 電界効果トランジスタ
JP2005005646A (ja) 半導体装置
JP2004221363A (ja) 高速電子移動度トランジスタ用エピタキシャルウェハ
JP2530496B2 (ja) 半導体ヘテロ構造およびその製造方法
JP2012248563A (ja) 電界効果型トランジスタ
JP4799966B2 (ja) 電界効果トランジスタ
US20240363344A1 (en) Epitaxies of a Chemical Compound Semiconductor
JP2917719B2 (ja) 電界効果トランジスタ
JPH08181304A (ja) 電界効果トランジスタ
van der Zanden et al. Comparison of Metamorphic InGaAs/InAlAs HEMT’s on GaAs with InP based LM HEMT’s
JP2629652B2 (ja) 電界効果トランジスタ
JP2004281702A (ja) 半導体装置
JPH0837293A (ja) 電界効果型半導体装置
JPH11251334A (ja) 電界効果トランジスタ