JP2018106177A - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP2018106177A
JP2018106177A JP2018014572A JP2018014572A JP2018106177A JP 2018106177 A JP2018106177 A JP 2018106177A JP 2018014572 A JP2018014572 A JP 2018014572A JP 2018014572 A JP2018014572 A JP 2018014572A JP 2018106177 A JP2018106177 A JP 2018106177A
Authority
JP
Japan
Prior art keywords
layer
oxide semiconductor
transistor
substrate
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018014572A
Other languages
English (en)
Other versions
JP6454429B2 (ja
Inventor
山崎　舜平
Shunpei Yamazaki
舜平 山崎
正勝 大野
Masakatsu Ono
正勝 大野
広樹 安達
Hiroki Adachi
広樹 安達
悟 井戸尻
Satoru Idojiri
悟 井戸尻
幸市 武島
Koichi Takeshima
幸市 武島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2018106177A publication Critical patent/JP2018106177A/ja
Application granted granted Critical
Publication of JP6454429B2 publication Critical patent/JP6454429B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/04—Automatically aligning, aiming or focusing the laser beam, e.g. using the back-scattered light
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/0604—Shaping the laser beam, e.g. by masks or multi-focusing by a combination of beams
    • B23K26/0613—Shaping the laser beam, e.g. by masks or multi-focusing by a combination of beams having a common axis
    • B23K26/0617—Shaping the laser beam, e.g. by masks or multi-focusing by a combination of beams having a common axis and with spots spaced along the common axis
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/062—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam
    • B23K26/0622—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam by shaping pulses
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/064—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms
    • B23K26/0643—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms comprising mirrors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/064—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms
    • B23K26/0648—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms comprising lenses
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/08—Devices involving relative movement between laser beam and workpiece
    • B23K26/083—Devices involving movement of the workpiece in at least one axial direction
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1303—Apparatus specially adapted to the manufacture of LCDs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/40—Thermal treatment, e.g. annealing in the presence of a solvent vapour
    • H10K71/421—Thermal treatment, e.g. annealing in the presence of a solvent vapour using coherent electromagnetic radiation, e.g. laser annealing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/50—Forming devices by joining two substrates together, e.g. lamination techniques
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/18—Carrier blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

【課題】表示品位が良好かつ歩留りの高い可撓性表示装置を提供する。【解決手段】第１の基板上に第１の有機樹脂層３２０ａを形成し、第１の有機樹脂層上に第１の絶縁膜３２１ａを形成し、第１の絶縁膜上に第１の素子層４１０を形成し、第２の基板４６３上に第２の有機樹脂層３２０ｂを形成し、第２の有機樹脂層上に第２の絶縁膜３２１ｂを形成し、第２の絶縁膜上に第２の素子層４１１を形成し、第１の素子層および第２の素子層が密閉されるように第１の基板と第２の基板を貼り合わせ、第１の有機樹脂層と第１の基板との密着性を低下させて第１の基板を分離する第１の分離工程を行い、第１の有機樹脂層と第１の可撓性基板３０１を第１の接着層３１８ａを介して接着し、第２の有機樹脂層と第２の基板との密着性を低下させて第２の基板を分離する第２の分離工程を行い、第２の有機樹脂層と第２の可撓性基板３０７を第２の接着層３１８ｂを介して接着する。【選択図】図５

Description

本発明の一態様は、酸化物半導体を用いた半導体装置、該半導体装置を用いた表示装置、
およびその作製方法に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の
一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明
の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・
オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明
の一態様の技術分野としては、半導体装置、表示装置、液晶表示装置、発光装置、照明装
置、蓄電装置、記憶装置、それらの駆動方法、または、それらの製造方法、を一例として
挙げることができる。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指す。トランジスタ、半導体回路は半導体装置の一態様である。また、記憶装置、
表示装置、電子機器は、半導体装置を有する場合がある。
絶縁表面を有する基板上に形成された半導体膜を用いてトランジスタを構成する技術が注
目されている。当該トランジスタは集積回路（ＩＣ）や画像表示装置（表示装置）のよう
な電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリ
コン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されて
いる。
例えば、トランジスタの活性層として、インジウム（Ｉｎ）、ガリウム（Ｇａ）、および
亜鉛（Ｚｎ）を含む非晶質酸化物半導体を用いたトランジスタが特許文献１に開示されて
いる。
また、表示装置においては、薄型軽量化に加えて、可撓性や耐衝撃性の向上が望まれてい
る。例えば、特許文献２には、フィルム基板上に、スイッチング素子であるトランジスタ
や有機ＥＬ素子を備えたフレキシブルなアクティブマトリクス型の発光装置が開示されて
いる。
特開２００６−１６５５２８号公報 特開２００３−１７４１５３号公報
可撓性を有する表示装置の製造工程では、硬質基板を用いた場合には問題とならないよう
な微細な不良箇所が工程中に拡大することがあり、製品歩留りを低下させることがある。
また、表示装置の完成後に当該不良箇所が曲げや撓みなどによって拡大し、表示品位や信
頼性を低下させることがある。
そのため、可撓性を有する表示装置の作製方法においては、材料の組み合わせや適切な加
工手段を用いることで工程途中の製造物に微細な不良箇所を発生させないことが望まれる
。
したがって、本発明の一態様は、表示品位が良好な表示装置を提供することを目的の一つ
とする。または、信頼性の高い表示装置を提供することを目的の一つとする。または、新
規な表示装置を提供することを目的の一つとする。または、新規な半導体装置などを提供
することを目的の一つとする。または、上記表示装置の作製方法を提供することを目的の
一つとする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一
態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題
は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図
面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、酸化物半導体層を用いたトランジスタを有する可撓性表示装置、およ
びその作製方法に関する。
本発明の一態様は、第１の素子層および第２の素子層を有し、第１の素子層および第２の
素子層の一方は、酸化物半導体層を有する第１のトランジスタおよび表示素子を含む画素
部、ならびに酸化物半導体層を有する第２のトランジスタを含む回路部を有し、第１の素
子層および第２の素子層の他方は、着色層および遮光層を有する表示装置の作製方法であ
って、第１の基板上に第１の有機樹脂層を形成し、第１の有機樹脂層上に第１の絶縁膜を
形成し、第１の絶縁膜上に第１の素子層を形成し、第２の基板上に第２の有機樹脂層を形
成し、第２の有機樹脂層上に第２の絶縁膜を形成し、第２の絶縁膜上に第２の素子層を形
成し、第１の素子層および第２の素子層が密封されるように第１の基板と第２の基板を貼
り合わせ、第１の有機樹脂層と第１の基板との密着性を低下させて第１の基板を分離する
第１の分離工程を行い、第１の有機樹脂層と第１の可撓性基板を第１の接着層を介して接
着し、第２の有機樹脂層と第２の基板との密着性を低下させて第２の基板を分離する第２
の分離工程を行い、第２の有機樹脂層と第２の可撓性基板を第２の接着層を介して接着す
ることを特徴とする表示装置の作製方法である。
なお、本明細書における「第１」、「第２」、などの序数詞は、構成要素の混同を避ける
ために付したものであり、数的に限定するものではないことを付記する。
第１の有機樹脂層および第２の有機樹脂層は、エポキシ樹脂、アクリル樹脂、ポリイミド
樹脂、ポリアミド樹脂、またはポリアミドイミド樹脂から選ばれた材料で形成することが
できる。
前記第１の有機樹脂層と前記第１の基板との密着性の低下、および前記第２の有機樹脂層
と前記第２の基板との密着性を低下は、線状のエキシマレーザ光照射で行うことが好まし
い。
また、上記エキシマレーザ光は、複数の発振器から出力されるレーザ光を合成したレーザ
光であることが好ましい。
また、第２の分離工程は、前記第１の可撓性基板をローラの曲面に接して剥離することで
行うことが好ましい。
第１の絶縁膜および第２の絶縁膜には、酸化シリコン膜、酸化窒化シリコン膜、窒化シリ
コン膜、または窒化酸化シリコン膜が含まれることが好ましい。
酸化物半導体層は、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃ
ｅ、Ｎｄ、ＳｎまたはＨｆ）を用いることができる。また、酸化物半導体層はｃ軸に配向
する結晶を有することが好ましい。
表示素子は、有機ＥＬ素子を用いることができる。
また、本発明の一態様は、第１の可撓性基板と、第１の接着層と、第１の有機樹脂層と、
第１の絶縁膜と、酸化物半導体層を有する第１のトランジスタおよび表示素子を含む画素
部、ならびに酸化物半導体層を有する第２のトランジスタを含む回路部を有する第１の素
子層と、着色層および遮光層を有する第２の素子層と、第２の絶縁膜と、第２の有機樹脂
層と、第２の接着層と、第２の可撓性基板と、が、上記順序で積層されていることを特徴
とする表示装置である。
第１のトランジスタが有する酸化物半導体層は単層とし、第２のトランジスタが有する酸
化物半導体層は多層としてもよい。
また、第１のトランジスタが有する酸化物半導体層は、酸化物半導体層を有する第２のト
ランジスタのゲート絶縁膜と接する層と同じ組成であることが好ましい。
本発明の一態様を用いることにより、表示品位が良好な表示装置を提供することができる
。または、信頼性の高い表示装置を提供することができる。または、新規な表示装置など
を提供することができる。または、上記表示装置の作製方法を提供することができる。ま
たは、表示装置の歩留りの高い作製方法を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一
態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は
、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面
、請求項などの記載から、これら以外の効果を抽出することが可能である。
表示装置を説明する上面図。 表示装置を説明する断面図。 表示装置を説明する断面図。 表示装置の作製方法を説明する断面図。 表示装置の作製方法を説明する断面図。 エキシマレーザを用いた加工装置の一例を説明する図。 剥離装置の一例を示す図。 剥離装置の一例を示す図。 剥離装置の一例を示す図。 剥離装置の一例を示す図。 剥離装置の一例を示す図。 剥離装置の一例を示す図。 剥離装置の一例を示す図。 剥離装置の一例を示す図。 剥離装置の一例を示す図。 剥離装置の一例を示す図。 表示装置を説明するブロック図および回路図。 表示モジュールを説明する図。 トランジスタを説明する断面図。 トランジスタを説明する断面図。 ＣＡＡＣ−ＯＳの断面におけるＣｓ補正高分解能ＴＥＭ像、およびＣＡＡＣ−ＯＳの断面模式図。 ＣＡＡＣ−ＯＳの平面におけるＣｓ補正高分解能ＴＥＭ像。 ＣＡＡＣ−ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図。 電子機器を説明する図。 トランジスタを説明する断面図。 トランジスタを説明する断面図。 トランジスタを説明する断面図。 トランジスタを説明する断面図。 トランジスタを説明する断面図。 表示装置を説明する断面図。 表示装置を説明する断面図。 トランジスタの作製方法を説明する断面図。 トランジスタの作製方法を説明する断面図。 トランジスタの作製方法を説明する断面図。 トランジスタを説明する断面図。 抵抗率の温度依存性を説明する図。 トランジスタを説明する断面図。 トランジスタを説明する断面図。 トランジスタを説明する断面図。 ＣＡＡＣ−ＯＳの電子回折パターンを示す図。 Ｉｎ−Ｇａ−Ｚｎ酸化物の電子照射による結晶部の変化を示す図。 ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳの成膜モデルを説明する模式図。 ＩｎＧａＺｎＯ４の結晶、およびペレットを説明する図。 ＣＡＡＣ−ＯＳの成膜モデルを説明する模式図。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定さ
れず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変
更し得ることは当業者であれば容易に理解される。したがって、本発明は以下に示す実施
の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成
において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通
して用い、その繰り返しの説明は省略することがある。なお、図を構成する同じ要素のハ
ッチングを異なる図面間で適宜省略または変更する場合もある。
例えば、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場
合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場
合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする
。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず
、図または文章に示された接続関係以外のものも、図または文章に記載されているものと
する。
ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層
、など）であるとする。
ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能
とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイ
オード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合であ
り、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量
素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに
、ＸとＹとが、接続されている場合である。
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能
とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイ
オード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが
可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイ
ッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか
流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択し
て切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、Ｘと
Ｙとが直接的に接続されている場合を含むものとする。
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能
とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変
換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電
源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）
、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る
回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成
回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能であ
る。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号
がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、ＸとＹ
とが機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、ＸとＹ
とが電気的に接続されている場合とを含むものとする。
なお、ＸとＹとが電気的に接続されている、と明示的に記載されている場合は、ＸとＹと
が電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで
接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの
間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている
場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）と
が、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示
的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合
と同様な内容が、本明細書等に開示されているものとする。
なお、例えば、トランジスタのソース（又は第１の端子など）が、Ｚ１を介して（又は介
さず）、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ
２を介して（又は介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース
（又は第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接
的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２の一部と直接的
に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現
することが出来る。
例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第２
の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第
１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的に
接続されている。」と表現することができる。または、「トランジスタのソース（又は第
１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子な
ど）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トラ
ンジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている
」と表現することができる。または、「Ｘは、トランジスタのソース（又は第１の端子な
ど）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トラン
ジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など
）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様
な表現方法を用いて、回路構成における接続の順序について規定することにより、トラン
ジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別
して、技術的範囲を決定することができる。
または、別の表現方法として、例えば、「トランジスタのソース（又は第１の端子など）
は、少なくとも第１の接続経路を介して、Ｘと電気的に接続され、前記第１の接続経路は
、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した、トラ
ンジスタのソース（又は第１の端子など）とトランジスタのドレイン（又は第２の端子な
ど）との間の経路であり、前記第１の接続経路は、Ｚ１を介した経路であり、トランジス
タのドレイン（又は第２の端子など）は、少なくとも第３の接続経路を介して、Ｙと電気
的に接続され、前記第３の接続経路は、前記第２の接続経路を有しておらず、前記第３の
接続経路は、Ｚ２を介した経路である。」と表現することができる。または、「トランジ
スタのソース（又は第１の端子など）は、少なくとも第１の接続経路によって、Ｚ１を介
して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、
前記第２の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン
（又は第２の端子など）は、少なくとも第３の接続経路によって、Ｚ２を介して、Ｙと電
気的に接続され、前記第３の接続経路は、前記第２の接続経路を有していない。」と表現
することができる。または、「トランジスタのソース（又は第１の端子など）は、少なく
とも第１の電気的パスによって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の電気
的パスは、第２の電気的パスを有しておらず、前記第２の電気的パスは、トランジスタの
ソース（又は第１の端子など）からトランジスタのドレイン（又は第２の端子など）への
電気的パスであり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３
の電気的パスによって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の電気的パスは
、第４の電気的パスを有しておらず、前記第４の電気的パスは、トランジスタのドレイン
（又は第２の端子など）からトランジスタのソース（又は第１の端子など）への電気的パ
スである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成
における接続経路について規定することにより、トランジスタのソース（又は第１の端子
など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定すること
ができる。
なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ
、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、
層、など）であるとする。
なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されてい
る場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もあ
る。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び
電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電
気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場
合も、その範疇に含める。
なお、「膜」という言葉と、「層」という言葉とは、場合によっては、または、状況に応
じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜
」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用
語を、「絶縁層」という用語に変更することが可能な場合がある。
（実施の形態１）
本実施の形態では、本発明の一態様の表示装置およびその作製方法について図面を用いて
説明する。
なお、本明細書中における表示装置とは、画像表示デバイス、もしくは光源（照明装置な
ども含む）を指す。また、コネクター、例えばＦＰＣ、ＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅ
ｒ Ｐａｃｋａｇｅ）が取り付けられたモジュール、ＴＣＰの先にプリント配線板が設け
られたモジュール、または表示素子にＣＯＧ方式により駆動回路が直接実装されたモジュ
ールも全て表示装置に含むものとする。
本発明の一態様である表示装置は、フレキシブル性を有する。なお、フレキシブル性とは
、曲げ、撓めることが可能であることをいう。また、フレキシブル性は最終製品において
利用される場合のほか、製造工程中に利用される場合もある。後者の場合、最終製品とし
てはフレキシブル性を有さない場合もある。
図１は、本発明の一態様の表示装置３００の上面図である。なお、図１では、図の明瞭化
のために一部の要素を拡大、縮小、透過、または省略して図示している。
表示装置３００は、第１の可撓性基板３０１上に設けられた画素部３０２と、当該画素部
を駆動するための第１の回路部３０４および第２の回路部３０５と、画素部３０２、第１
の回路部３０４および第２の回路部３０５を囲むように配置されるシール材３１２と、第
１の可撓性基板３０１に対向するように設けられる第２の可撓性基板３０７と、を有する
。なお、第１の回路部３０４としては、例えば信号線駆動回路（ソースドライバ）、第２
の回路部３０５としては、例えば、走査線駆動回路（ゲートドライバ）を有することがで
きる。
第１の可撓性基板３０１と第２の可撓性基板３０７は、シール材３１２によって接着され
ている。また、図１には図示しないが、第１の可撓性基板３０１と第２の可撓性基板３０
７の間には表示素子が設けられる。すなわち、画素部３０２、第１の回路部３０４、第２
の回路部３０５、および表示素子は、第１の可撓性基板３０１とシール材３１２と第２の
可撓性基板３０７によって封止されている。
また、表示装置３００は、第１の可撓性基板３０１上のシール材３１２によって囲まれて
いる領域とは異なる領域に、画素部３０２、第１の回路部３０４および第２の回路部３０
５と電気的に接続されるＦＰＣ端子部３０８（ＦＰＣ：Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅ
ｄ ｃｉｒｃｕｉｔ）が設けられる。
また、ＦＰＣ端子部３０８には、ＦＰＣ３１６が接続され、ＦＰＣ３１６によって画素部
３０２、第１の回路部３０４および第２の回路部３０５に各種信号等が供給される。また
、画素部３０２、第１の回路部３０４、第２の回路部３０５、およびＦＰＣ端子部３０８
には、信号線３１０が各々接続されている。ＦＰＣ３１６により供給される各種信号等は
、信号線３１０を介して、画素部３０２、第１の回路部３０４および第２の回路部３０５
に与えられる。
なお、図１では、画素部３０２を駆動するための回路を二つの領域に配置する構成を例示
したが、当該回路の構成はこれに限られない。例えば、当該回路を一つの領域にまとめて
配置してもよい。また、当該回路を三つ以上に分割して配置してもよい。また、第１の回
路部３０４および第２の回路部３０５のいずれか一方のみを第１の可撓性基板３０１上に
形成し、他方の回路を外付けにしてもよい。
また、画素部３０２を駆動するための回路は、画素部３０２に含まれるトランジスタと同
様に第１の可撓性基板３０１上に形成する構成であってもよいし、ＣＯＧ（Ｃｈｉｐ Ｏ
ｎ Ｇｌａｓｓ）などでＩＣチップを実装する構成であってもよい。また、ＴＣＰなどを
接続する構成であってもよい。
なお、表示装置３００が有する画素部３０２、第１の回路部３０４および第２の回路部３
０５は、チャネル形成領域が酸化物半導体層で形成された複数のトランジスタを有してい
る。
酸化物半導体層を用いたトランジスタは移動度が高いためトランジスタの占有面積を小さ
くすることができ、開口率を向上させることができる。また、当該トランジスタを用いて
画素部３０２と同一基板上に第１の回路部３０４および第２の回路部３０５を形成するこ
ともできる。また、当該トランジスタはオフ電流が極めて小さく、画像信号等の保持時間
を長くすることができることから、フレーム周波数を低くすることができ、表示装置の消
費電力を低減させることができる。
また、酸化物半導体層としては、ｃ軸に配向した結晶を有することが好ましい。トランジ
スタのチャネル形成領域に当該結晶を有する酸化物半導体層を用いると、例えば、表示装
置３００を曲げる際に当該酸化物半導体層にクラック等が入りにくくなるため、信頼性を
向上させることができる。
したがって、酸化物半導体層を用いたトランジスタを用いることで、例えば非晶質シリコ
ン層や多結晶シリコン層を用いるよりも優れた表示装置を形成することができる。
表示装置３００に含まれる表示素子としては、代表的に液晶素子や発光素子を用いること
ができる。
次に、液晶素子を用いた表示装置３００ａについて説明する。図２は、表示装置３００に
液晶素子を用いた場合における、図１に示す一点鎖線Ａ１−Ａ２の断面図である。
表示装置３００ａは、第１の可撓性基板３０１と、第１の接着層３１８ａと、第１の有機
樹脂層３２０ａと、第１の絶縁膜３２１ａと、第１の素子層と、第２の素子層と、第２の
絶縁膜３２１ｂと、第２の有機樹脂層３２０ｂと、第２の接着層３１８ｂと、第２の可撓
性基板３０７が、上記順序で積層されている。
図２において第１の素子層は、トランジスタ３５０、３５２と、絶縁膜３６４、３６６、
３６８と、平坦化絶縁膜３７０と、接続電極３６０と、導電膜３７２などを有する。また
、第２の素子層は、導電膜３７４と、絶縁膜３３４と、着色層３３６（カラーフィルタ）
と、遮光層３３８（ブラックマトリクス）などを有する。なお、第１の素子層および第２
の素子層においては、上記の要素の一部が含まれない場合もある。また、上記以外の要素
が含まれる場合もある。
ここで、第１の素子層と第２の素子層は液晶層３７６およびシール材３１２によって密閉
され、液晶素子３７５を形成する。
第１の可撓性基板３０１と第２の可撓性基板３０７としては、例えば、可撓性を有する程
度の厚さのガラスや、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレー
ト（ＰＥＮ）等のポリエステル樹脂、ポリアクリロニトリル樹脂、ポリイミド樹脂、ポリ
メチルメタクリレート樹脂、ポリカーボネート（ＰＣ）樹脂、ポリエーテルスルホン（Ｐ
ＥＳ）樹脂、ポリアミド樹脂、シクロオレフィン樹脂、ポリスチレン樹脂、ポリアミドイ
ミド樹脂、ポリ塩化ビニル樹脂、ポリエーテルエーテルケトン（ＰＥＥＫ）樹脂等が挙げ
られる。とくに、熱膨張係数の低い材料を用いることが好ましく、例えば、ポリアミドイ
ミド樹脂、ポリイミド樹脂、ＰＥＴ等を好適に用いることができる。また、ガラス繊維に
有機樹脂を含浸した基板や、無機フィラーを有機樹脂に混ぜて熱膨張係数を下げた基板を
使用することもできる。
接着層３１８ａ、３１８ｂには、例えば、二液混合型の樹脂などの常温で硬化する硬化樹
脂、光硬化性の樹脂、熱硬化性の樹脂などの樹脂を用いることができる。例えば、エポキ
シ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂等が挙げられる。特に、エポキ
シ樹脂等の透湿性が低い材料が好ましい。
第１の有機樹脂層３２０ａおよび第２の有機樹脂層３２０ｂとしては、例えば、エポキシ
樹脂、アラミド樹脂、アクリル樹脂、ポリイミド樹脂、ポリアミド樹脂、またはポリアミ
ドイミド樹脂から選ばれた材料で形成することができる。
第１の絶縁膜３２１ａおよび第２の絶縁膜３２１ｂとしては、酸化シリコン膜、酸化窒化
シリコン膜、窒化シリコン膜または窒化酸化シリコン膜の単層、またはこれらの積層を用
いることができる。特に、第１の可撓性基板３０１および第１の接着層３１８ａなどに含
まれる不純物がトランジスタ等に拡散することを防止するため、ブロッキング性の高い窒
素を含む膜を用いることが好ましい。
表示装置３００ａは、引き回し配線部３１１と、画素部３０２と、第１の回路部３０４と
、ＦＰＣ端子部３０８と、を有する。なお、引き回し配線部３１１は、信号線３１０を有
する。
また、表示装置３００ａにおいては、画素部３０２にトランジスタ３５０、第１の回路部
３０４にトランジスタ３５２がそれぞれ設けられる構成について例示している。
図２において、トランジスタ３５０とトランジスタ３５２は、同一のサイズの構成として
いるが、これに限定されない。トランジスタ３５０とトランジスタ３５２は、適宜サイズ
（チャネル長およびチャネル幅等）、または数などを変えることができる。また、図２に
おいては、第２の回路部３０５は図示していないが、接続先または接続方法等を変更する
ことで、第１の回路部３０４と同様の構成とすることができる。
引き回し配線部３１１が有する信号線３１０は、トランジスタ３５０のソース電極層およ
びドレイン電極層を形成する工程で形成することができる。
ＦＰＣ端子部３０８は、接続電極３６０、異方性導電膜３８０、およびＦＰＣ３１６を有
する。また、接続電極３６０は、トランジスタ３５０のソース電極層およびドレイン電極
層を形成する工程で形成することができる。また、接続電極３６０は、ＦＰＣ３１６が有
する端子と異方性導電膜３８０を介して、電気的に接続される。
また、画素部のトランジスタ、および駆動回路部に使用するトランジスタに接続する信号
線として、銅元素を含む配線を用いることが好ましい。銅元素を含む配線を用いることで
、配線抵抗に起因する信号遅延等を少なくすることができる。
また、図２において、トランジスタ３５０およびトランジスタ３５２上に、絶縁膜３６４
、３６６、３６８、および平坦化絶縁膜３７０が設けられている。
絶縁膜３６４、３６６は、同種の材料の絶縁膜を用いることができ、例えば、酸化シリコ
ン、酸化窒化シリコン等を用いることができる。ここで、絶縁膜３６４は欠陥量が少なく
、絶縁膜３６６は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を
用いて形成することが好ましい。なお、絶縁膜３６４、３６６を同種材料の単層で形成し
てもよい。絶縁膜３６８は、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロ
ッキングできる機能を有する。例えば、窒化絶縁膜などを用いることが好ましい。
また、平坦化絶縁膜３７０としては、ポリイミド樹脂、アクリル樹脂、ポリイミドアミド
樹脂、ベンゾシクロブテン樹脂、ポリアミド樹脂、エポキシ樹脂等の耐熱性を有する有機
材料を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させるこ
とで、平坦化絶縁膜３７０を形成してもよい。また、平坦化絶縁膜３７０を設けない構成
としてもよい。
また、トランジスタ３５０が有するソース電極層およびドレイン電極層の一方には、導電
膜３７２が電気的に接続される。導電膜３７２は、平坦化絶縁膜３７０上に形成され画素
電極、すなわち液晶素子の一方の電極として機能する。導電膜３７２としては、可視光に
おいて透光性のある導電膜を用いると好ましい。該導電膜としては、例えば、インジウム
（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）の中から選ばれた一種を含む材料を用いるとよい。
液晶素子３７５は、導電膜３７２、導電膜３７４、および液晶層３７６を有する。導電膜
３７４は、第２の可撓性基板３０７側に設けられ、対向電極としての機能を有する。図２
に示す表示装置３００ａは、導電膜３７２と導電膜３７４に印加される電圧によって、液
晶層３７６の配向状態を変えることによって光の透過、非透過が制御され画像を表示する
ことができる。
なお、図２において図示しないが、導電膜３７２、３７４の液晶層３７６と接する側に、
それぞれ配向膜を設ける構成としてもよい。そのほか、偏光部材、位相差部材、反射防止
部材などの光学部材（光学基板）などは適宜設けてもよい。例えば、偏光基板および位相
差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなど
を用いてもよい。
また、第１の可撓性基板３０１と第２の可撓性基板３０７の間には、スペーサ３７８が設
けられる。スペーサ３７８は、絶縁膜を選択的にエッチングすることで得られる柱状のス
ペーサであり、液晶層３７６の膜厚（セルギャップ）を制御するために設けられる。なお
、スペーサ３７８として、球状のスペーサを用いていても良い。
液晶層３７６を構成する液晶材料としては、サーモトロピック液晶、低分子液晶、高分子
液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これ
らの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カ
イラルネマチック相、等方相等を示す。
また、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい
。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリッ
ク相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現
しないため、温度範囲を改善するために数重量％以上のカイラル剤を混合させた液晶組成
物を用いて液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応
答速度が短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。
また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によっ
て引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破
損を軽減することができる。
また、表示素子として液晶素子を用いる場合、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）
モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇ
ｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔ
ｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃ
ｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌ
ｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏ
ｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
また、ノーマリブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した透
過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが、例
えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モ
ード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、
ＡＳＶモードなどを用いることができる。
また、画素部３０２における表示方式は、プログレッシブ方式やインターレース方式等を
用いることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ
（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、Ｒの画素とＧの画素
とＢの画素とＷ（白）の画素の四画素から構成されてもよい。または、ペンタイル配列の
ように、ＲＧＢのうちの２色分で一つの色要素を構成し、色要素よって、異なる２色を選
択して構成してもよい。またはＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加
してもよい。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。た
だし、開示する発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の
表示装置に適用することもできる。
次に、発光素子を用いた表示装置３００ｂについて説明する。図３は、表示装置３００に
発光素子を用いた場合における、図１に示す一点鎖線Ａ１−Ａ２の断面図である。なお、
上述した液晶素子を用いた表示装置３００ａと重複する説明は省略する。
表示装置３００ｂは、第１の可撓性基板３０１と、第１の接着層３１８ａと、第１の有機
樹脂層３２０ａと、第１の絶縁膜３２１ａと、第１の素子層４１０と、第２の素子層４１
１と、第２の絶縁膜３２１ｂと、第２の有機樹脂層３２０ｂと、第２の接着層３１８ｂと
、第２の可撓性基板３０７が、上記順序で積層されている。
図３において第１の素子層４１０は、トランジスタ３５０、３５２と、絶縁膜３６４、３
６６、３６８と、平坦化絶縁膜３７０と、発光素子４８０と、絶縁膜４３０と、信号線３
１０と、接続電極３６０を有する。また、第２の素子層４１１は、絶縁膜３３４と、着色
層３３６と、遮光層３３８と、を有する。また、第１の素子層４１０と第２の素子層４１
１は、封止層４３２およびシール材３１２によって密閉される。なお、第１の素子層４１
０および第２の素子層４１１においては、上記の要素の一部が含まれない場合もある。ま
た、上記以外の要素が含まれる場合もある。
発光素子４８０は、導電膜４４４、ＥＬ層４４６、および導電膜４４８を有する。表示装
置３００ｂは、発光素子４８０が有するＥＬ層４４６が発光することによって、画像を表
示することができる。
平坦化絶縁膜３７０上の導電膜４４４上には、絶縁膜４３０が設けられる。絶縁膜４３０
は、導電膜４４４の一部を覆う。導電膜４４４にＥＬ層が発する光に対して反射率の高い
導電膜を用い、導電膜４４８にＥＬ層が発する光に対して透光性が高い導電膜を用いるこ
とで、発光素子４８０をトップエミッション構造とすることができる。また、導電膜４４
４に当該光に対して透光性の高い導電膜を用い、導電膜４４８に当該光に対して反射率の
高い導電膜を用いることで、発光素子４８０をボトムエミッション構造とすることができ
る。また、導電膜４４４および導電膜４４８の両方に当該光に対して透光性が高い導電膜
を用いることでデュアルエミッション構造とすることができる。
また、発光素子４８０と重なる位置に、着色層３３６が設けられ、絶縁膜４３０と重なる
位置、引き回し配線部３１１、および第１の回路部３０４に遮光層３３８が設けられてい
る。着色層３３６および遮光層３３８は、第３の絶縁膜３３４で覆われている。発光素子
４８０と第３の絶縁膜３３４の間は封止層４３２で充填されている。なお、表示装置３０
０ｂにおいては、着色層３３６を設ける構成について例示したが、これに限定されない。
例えば、ＥＬ層４４６を塗り分けにより形成する場合においては、着色層３３６を設けな
い構成としてもよい。
表示装置３００ｂにおいて、接着層３１８ａ、３１８ｂに乾燥剤を含ませてもよい。例え
ば、アルカリ土類金属の酸化物（酸化カルシウムや酸化バリウム等）のように、化学吸着
によって水分を吸着する物質を用いることができる。または、ゼオライトやシリカゲル等
のように、物理吸着によって水分を吸着する物質を用いてもよい。乾燥剤が含まれている
と、水分などの不純物が発光素子４８０に侵入することを抑制でき、表示装置の信頼性が
向上することができる。
また、封止層４３２に屈折率の高いフィラー（酸化チタン等）を混合することにより、発
光素子４８０からの光取り出し効率を向上させることができる。
また、接着層３１８ａ、３１８ｂには、光を散乱させる散乱部材を有していてもよい。例
えば、接着層３１８ａ、３１８ｂには、封止層４３２と屈折率が異なる粒子との混合物を
用いることもできる。該粒子は光の散乱部材として機能する。封止層４３２と屈折率の異
なる粒子は、屈折率の差が０．１以上あることが好ましく、０．３以上あることがより好
ましい。粒子としては、酸化チタン、酸化バリウム、ゼオライト等を用いることができる
。酸化チタンおよび酸化バリウムの粒子は、光を散乱させる性質が強く好ましい。またゼ
オライトを用いると、封止層４３２等の有する水を吸着することができ、発光素子の信頼
性を向上させることができる。
第１の可撓性基板３０１および第２の可撓性基板３０７には、それぞれ、靱性が高い材料
を用いることが好ましい。これにより、耐衝撃性に優れ、破損しにくい発光装置を実現で
きる。例えば、第１の可撓性基板３０１および第２の可撓性基板３０７を有機樹脂基板と
することで、基材にガラス基板を用いる場合に比べて、軽量であり、破損しにくい表示装
置を実現できる。
また、第１の可撓性基板３０１に、熱放射率が高い材料を用いると表示装置の表面温度が
高くなることを抑制でき、表示装置の破壊や信頼性の低下を抑制できる。例えば、第１の
可撓性基板３０１を金属基板と熱放射率の高い層（例えば、金属酸化物やセラミック材料
を用いることができる）の積層構造としてもよい。
次に、図３に示す表示装置３００ｂの作製方法について図４および図５を用いて説明する
。なお、図４および図５では、図面の煩雑さを避けるために、図３に示す第１の素子層４
１０および第２の素子層４１１を簡略化して図示している。
まず、第１の基板４６２上に、第１の有機樹脂層３２０ａ、第１の絶縁膜３２１ａおよび
第１の素子層４１０の順でなる積層を形成する（図４（Ａ）参照）。
また、第２の基板４６３上に、第２の有機樹脂層３２０ｂ、第２の絶縁膜３２１ｂおよび
第２の素子層４１１の順でなる積層を形成する（図４（Ｂ）参照）。
第１の基板４６２および第２の基板４６３としては、少なくとも、後の熱処理に耐えうる
程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板
、サファイア基板等を用いることができる。
第１の有機樹脂層３２０ａおよび第２の有機樹脂層３２０ｂには、例えば、エポキシ樹脂
、アラミド樹脂、アクリル樹脂、ポリイミド樹脂、ポリアミド樹脂、ポリアミドイミド樹
脂等の有機樹脂膜を用いることができる。中でもポリイミド樹脂を用いると耐熱性が高い
ため好ましい。ポリイミド樹脂を用いる場合、該ポリイミド樹脂の膜厚は、３ｎｍ以上２
０μｍ以下、好ましくは５００ｎｍ以上２μｍ以下である。該ポリイミド樹脂は、スピン
コート法、ディップコート法、ドクターブレード法等により形成することができる。
第１の絶縁膜３２１ａおよび第２の絶縁膜３２１ｂとしては、酸化シリコン膜、酸化窒化
シリコン膜、窒化シリコン膜、窒化酸化シリコン膜等を用いることができ、スパッタ法や
ＣＶＤ法等で形成することができる。第１の絶縁膜３２１ａを形成することで、例えば、
第１の基板４６２や第１の有機樹脂層３２０ａから第１の素子層４１０への不純物の拡散
を抑えることができる。
第１の素子層４１０の形成時において、トランジスタ３５０を含む全ての構成の形成温度
は、室温以上３００℃以下であると好ましい。例えば、第１の素子層４１０が有する無機
材料で形成される絶縁膜または導電膜は、成膜温度が１５０℃以上３００℃以下、好まし
くは２００℃以上２７０℃以下とする。また、第１の素子層４１０が有する有機樹脂材料
で形成される絶縁膜等は、形成温度が室温以上１００℃以下で形成されることが好ましい
。また、トランジスタ３５０の形成工程において、例えば、作製工程中の加熱工程を省く
こともできる。
また、第１の素子層４１０が有する絶縁膜４３０、導電膜４４４、ＥＬ層４４６、および
導電膜４４８は、以下の方法で形成することができる。
絶縁膜４３０としては、例えば、有機樹脂または無機絶縁材料を用いることができる。有
機樹脂としては、例えば、ポリイミド樹脂、ポリアミド樹脂、アクリル樹脂、シロキサン
樹脂、エポキシ樹脂、またはフェノール樹脂等を用いることができる。無機絶縁材料とし
ては、例えば、酸化シリコン、酸化窒化シリコン等を用いることができる。絶縁膜４３０
の形成方法は、特に限定されず、例えば、リソグラフィ法、スパッタ法、蒸着法、液滴吐
出法（インクジェット法等）、印刷法（スクリーン印刷、オフセット印刷等）等を用いれ
ばよい。リソグラフィ法を用いる場合、感光性の樹脂を用いると絶縁膜４３０の作製工程
を簡略化することができる。
導電膜４４４としては、例えば、可視光において反射性の高い金属膜を用いると好ましい
。該金属膜としては、例えば、アルミニウム、銀、またはこれらの合金等を用いることが
できる。また、導電膜４４４としては、例えば、スパッタ法を用いて形成することができ
る。
ＥＬ層４４６としては、導電膜４４４と導電膜４４８から注入される正孔と電子とが再結
合し発光できる発光材料を用いればよい。また、該発光材料の他に、正孔注入層、正孔輸
送層、電子輸送層、電子注入層などの機能層を必要に応じて形成してもよい。また、ＥＬ
層４４６としては、例えば、蒸着法、または塗布法などを用いて形成することができる。
導電膜４４８としては、例えば、可視光において透光性のある導電膜を用いると好ましい
。該導電膜としては、例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）の中から
選ばれた一種を含む材料を用いるとよい。また、導電膜４４８としては、例えば、酸化タ
ングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸
化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫
酸化物（ＩＴＯ）、インジウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物など
の透光性を有する導電性材料を用いることができる。本発明の一態様の表示装置では、シ
リコンを添加したインジウム錫酸化物を導電膜４４８に用いることが好ましい。シリコン
を添加したインジウム錫酸化物を用いると、導電膜４４８の曲げに対する耐性が向上し、
クラック等が入りにくくなる。また、導電膜４４８は、例えば、スパッタ法を用いて形成
することができる。
また、第２の素子層４１１が有する着色層３３６としては、特定の波長帯域の光を透過す
る有色層であればよく、例えば、赤色の波長帯域の光を透過する赤色（Ｒ）のカラーフィ
ルタ、緑色の波長帯域の光を透過する緑色（Ｇ）のカラーフィルタ、青色の波長帯域の光
を透過する青色（Ｂ）のカラーフィルタなどを用いることができる。そのほか、黄色（Ｙ
）、白色（Ｗ）のカラーフィルタを用いてもよい。各カラーフィルタは、様々な材料を用
いて、印刷法、インクジェット法、リソグラフィ技術を用いたエッチング方法などでそれ
ぞれ所望の位置に形成する。
また、第２の素子層４１１が有する遮光層３３８としては、特定の波長帯域の光を遮光す
る機能を有していればよく、金属膜または黒色顔料等を含んだ有機絶縁膜などを用いるこ
とができる。
また、第２の素子層４１１が有する第３の絶縁膜４３４としては、例えば、アクリル樹脂
等の有機絶縁膜を用いることができる。なお、第３の絶縁膜４３４は、必ずしも形成する
必要はなく、第３の絶縁膜４３４を形成しない構造としてもよい。
次に、第１の素子層４１０と第２の素子層４１１を封止層４３２を介して貼り合わせる（
図４（Ｃ）参照）。なお、シール材３１２は図示していない。
封止層４３２としては、可撓性を有する固体封止材料を用いることができる。例えば、ガ
ラスフリットなどのガラス材料や、二液混合型の樹脂などの常温で硬化する硬化樹脂、光
硬化性の樹脂、熱硬化性の樹脂などの樹脂材料を用いることができる。
次に、図４（Ｃ）に示した構成から第１の基板４６２を剥離する。（図４（Ｄ）参照）。
なお、第２の基板４６３を剥離する工程を先に行ってもよい。
なお、上記剥離工程は、様々な方法を適宜用いることができる。例えば、第１の基板４６
２を介して第１の有機樹脂層３２０ａに紫外光４６８を照射することで、第１の有機樹脂
層３２０ａを脆弱化または第１の有機樹脂層３２０ａと第１の基板４６２との密着性を低
下させることで、第１の基板４６２を剥離することができる。また、紫外光４６８の照射
エネルギー密度を調整することで、第１の基板４６２と第１の有機樹脂層３２０ａの密着
性が高い領域と、第１の基板４６２と第１の有機樹脂層３２０ａの密着性が低い領域を作
り分けてから剥離してもよい。なお、紫外光の光源としては、例えば波長３０８ｎｍの紫
外光を出力するエキシマレーザなどを用いることができる。また、高圧水銀ランプやＵＶ
−ＬＥＤなどを用いてもよい。
エキシマレーザは高出力のパルスレーザであり、光学系にてビームを線状に整形すること
ができる。線状ビームのレーザ光の照射位置において基板を移動させることで基板全体ま
たは必要箇所にレーザ光を照射することができる。なお、線状ビームは、用いる基板の一
辺と同等以上の長さとすれば、基板を一方向に移動するのみで基板全体にレーザ光を照射
することができる。
エキシマレーザ装置には、レーザ発振器を一つ搭載した装置の他、二つ以上のレーザ発振
器を搭載する装置を用いることもできる。複数のレーザ発振器を搭載する装置においては
、それぞれのレーザ発振器から同期されて出力されたレーザ光を光学系にて合成する（重
ね合わす）ことで高エネルギー密度のレーザ光を得ることができる。したがって、本実施
の形態の用途においては、第８世代ガラス基板（２１６０ｍｍ×２４６０ｍｍ）以上のサ
イズの処理を行うこともできる。また、複数のレーザ発振器を搭載する装置では、それぞ
れのレーザ発振器から出力されるレーザ光が互いに出力ばらつきを補完するため、１パル
ス毎の強度ばらつきが少なくなり、歩留りの高い処理を行うことができる。なお、複数の
発振器に替えて、複数のエキシマレーザ装置を用いてもよい。
図６にエキシマレーザを用いた加工装置の一例を示す。二つのレーザ発振器を有するエキ
シマレーザ装置６００から出力されたレーザ光６１０ａ、６１０ｂは光学系６３０にて合
成される。さらに光学系６３０にて横長に伸張されたレーザ光６１０ｃは、ミラー６５０
を介してレンズ６７０に入射し、縮小されて線状ビーム６１０ｄとなる。このとき、線状
ビーム６１０ｄが加工物７００が有する加工領域７１０に基板７２０を介して照射される
ようにする。
なお、本実施の形態において、加工物７００には、図４（Ｃ）または図５（Ａ）に示す構
成、加工領域７１０には、第１の有機樹脂層３２０ａまたは第２の有機樹脂層３２０ｂ、
基板７２０には、第１の基板４６２または第２の基板４６３が該当する。
そして、図中の矢印方向に加工物７００を移動させることで、加工領域７１０全体に線状
ビーム６１０ｄを照射することができる。なお、エキシマレーザとしては、波長３０８ｎ
ｍまたはそれよりも波長が長いものを用いることが好ましい。波長３０８ｎｍ以上であれ
ば、基板７２０にガラス基板を用いた場合においても加工に必要なレーザ光を十分に透過
させることができる。
なお、本実施の形態においては、第１の基板４６２と第１の有機樹脂層３２０ａの界面で
剥離する方法について例示したが、これに限定されない。例えば、剥離したときに第１の
有機樹脂層３２０ａの一部が第１の基板４６２に残るように分離してもよい。また、第１
の有機樹脂層３２０ａと第１の素子層４１０との界面で剥離してもよい。
また、第１の基板４６２と有機樹脂層３２０ａとの界面に液体を浸透させて第１の基板４
６２から第１の有機樹脂層３２０ａを剥離してもよい。または、第１の有機樹脂層３２０
ａと第１の素子層４１０との界面に液体を浸透させて第１の有機樹脂層３２０ａから第１
の素子層４１０を剥離してもよい。上記液体としては、例えば、水、極性溶媒等を用いる
ことができる。当該液体を用いることによって、剥離に伴って発生する静電気を抑制する
ことができ、第１の素子層４１０が有するトランジスタ等の静電破壊を抑えることができ
る。
次に、第１の有機樹脂層３２０ａと第１の可撓性基板３０１を第１の接着層３１８ａを用
いて接着する（図５（Ａ）参照）。
次に、上記と同様の方法を用いて第２の基板４６３を剥離し、第２の有機樹脂層３２０ｂ
と第２の可撓性基板３０７を第２の接着層３１８ｂを用いて接着する（図５（Ｂ）参照）
。
そして、接続電極３６０に異方性導電膜３８０を介してＦＰＣ３１６を貼り付ける。必要
があればＩＣチップなどを実装させてもよい。
以上により、図３に示す表示装置３００ｂを作製することができる。
なお、第１の有機樹脂層３２０ａと第１の素子層４１０との界面で剥離を行った場合は、
図５（Ｃ）に示す構成となる。このとき、図２および図３に示す表示装置３００ａ、３０
０ｂにおいては、有機樹脂層３２０ａが存在しない構成となる。
本発明の一態様では、有機樹脂層上に酸化物半導体層を用いたトランジスタ等を含む素子
層を形成し、当該有機樹脂層を脆弱化または当該有機樹脂層と基板との密着力を低下させ
ることにより素子層の剥離工程を行う。多結晶シリコンを用いるトランジスタの場合は、
非晶質シリコンを結晶化するためのレーザ光照射工程を有している。レーザ照射工程にお
いては瞬間的ではあるがシリコンが溶融するほどの高温となる領域が生じる。そのため、
本発明と一態様と同様に有機樹脂層を用いる場合は当該有機樹脂層にも熱が伝わり、脱ガ
スや熱膨張などによりトランジスタと基板との間に形成した無機膜などにクラックやピー
リングが発生することがある。また、当該クラックやピーリングを抑えるためにエネルギ
ー密度を抑えたレーザ照射では、十分な結晶性を有する多結晶シリコンを得られなくなっ
てしまう。
一方、酸化物半導体層を用いたトランジスタの製造工程では、高温の工程が不要であり、
トランジスタ等が完成するまで当該有機樹脂層を脆弱化させることなく、安定な工程を行
うことができ、歩留りおよび信頼性の高いトランジスタを作成することができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることが
できる。
（実施の形態２）
本実施の形態では、本発明の一態様の剥離装置について図７、図８、図９、図１０、図１
１、図１２、図１３、図１４を用いて説明する。本発明の一態様は、加工部材の第１の部
材を保持することができる構造体と、加工部材の第２の部材を保持することができるステ
ージと、を有し、第１の部材を巻き取りながら、構造体とステージの間の加工部材を、第
１の部材および第２の部材に分離する、剥離装置である。例えば、第１の部材には図５（
Ａ）に示す第２の基板４６３以外の積層物、第２の部材には第２の基板４６３を適用する
ことができる。
本発明の一態様の剥離装置を用いることで、加工部材を歩留まりよく第１の部材および第
２の部材に分離することができる。本発明の一態様の剥離装置は、複雑な構成を有さず、
幅広い大きさの加工部材の剥離に対応できる。
以下では、剥離装置の構成と動作、および剥離装置を用いた剥離方法について例示する。
＜構成例１＞
図７、図８、図９を用いて、加工部材１０３から第１の部材１０３ａを剥離することで、
第１の部材１０３ａおよび第２の部材１０３ｂを分離する例を示す。
まず、剥離を行う直前の剥離装置の斜視図を図７（Ａ）に示し、正面図を図７（Ｂ）に示
し、側面図を図７（Ｄ）に示す。
図７（Ａ）、図７（Ｂ）、図７（Ｃ）、図７（Ｄ）に示す剥離装置は、構造体１０１およ
びステージ１０５を有する。構造体１０１は、凸面を有する。ステージ１０５は、該凸面
に対向する支持面を有する。
図７（Ａ）、図７（Ｂ）、図７（Ｃ）、図７（Ｄ）では、剥離装置の該凸面と該支持面の
間に加工部材１０３が配置されている。
図７（Ｃ）に、図７（Ａ）、（Ｂ）、（Ｄ）とは、構造体１０１に対する加工部材１０３
の配置が異なる場合の上面図を示す。図７（Ａ）では、加工部材１０３の辺部から剥離を
始める場合を示すが、図７（Ｃ）の上面図に示すように、加工部材１０３の角部から剥離
を始めてもよい。加工部材１０３の辺部から剥離を始める場合は、短辺から剥離を開始し
、長辺方向に剥離を行うことが好ましい。これにより、構造体の回転速度などの条件の制
御が容易となり、剥離の歩留まりを高めることができる。
加工部材１０３は、シート状であり、シート状の第１の部材１０３ａおよびシート状の第
２の部材１０３ｂからなる。第１の部材１０３ａおよび第２の部材１０３ｂは、それぞれ
、単層であっても積層であってもよい。加工部材１０３は、剥離の起点が形成されている
ことが好ましい。これにより、第１の部材１０３ａおよび第２の部材１０３ｂの界面で剥
離をすることが容易となる。
剥離装置が搬送手段を有する場合は、該搬送手段によって、ステージ１０５上に加工部材
１０３が配置されてもよい。
図７（Ｄ）の二点鎖線で囲った箇所の拡大図に示すように、構造体１０１の凸面を、加工
部材１０３に形成された点状または線状（実線、破線、枠状含む）の剥離の起点１０２と
重ねる。その後、構造体１０１が回転することで、加工部材１０３に第１の部材１０３ａ
を引き剥がす力がかかり、剥離の起点１０２の近傍から第１の部材１０３ａが剥がれる。
そして、加工部材１０３は、第１の部材１０３ａと第２の部材１０３ｂに分離される。
構造体１０１は凸面を有していればよく、例えば、円筒状（円柱状、直円柱状、楕円柱状
、放物柱状、なども含む）、円筒の一部、球状、球の一部等の構造物であればよい。例え
ば、ドラムローラ等のローラを用いることができる。
構造体の材質としては、金属、合金、有機樹脂等が挙げられる。構造体は内部に空間や空
洞を有してもよい。
図１０（Ｃ）、（Ｄ）に、一部の面に凸面を含む構造体１５１、構造体１５２をそれぞれ
示す。構造体１５１、構造体１５２は、それぞれ円筒の一部状の構造を有する。
構造体が有する凸面の曲率半径は、ステージ１０５の支持面の曲率半径より小さい。凸面
の曲率半径は、例えば、０．５ｍｍ以上１０００ｍｍ以下とすることができる。例えば、
フィルムを剥離する場合、凸面の曲率半径を０．５ｍｍ以上５００ｍｍ以下としてもよく
、具体例としては、１５０ｍｍ、２２５ｍｍ、または３００ｍｍ等が挙げられる。このよ
うな凸面を有する構造体としては、例えば、直径３００ｍｍ、４５０ｍｍ、または６００
ｍｍのローラ等が挙げられる。なお、加工部材の厚さや大きさによって、凸面の曲率半径
の好ましい範囲は変化する。したがって、これらに限られず、本発明の一態様において、
構造体は、凸面の曲率半径が、ステージ１０５の支持面の曲率半径より小さければよい。
加工部材１０３が、密着性の低い積層構造を含む場合、該密着性の低い界面で剥離してし
まい、剥離の歩留まりが低下する場合がある。例えば、加工部材１０３が有機ＥＬ素子を
含む場合には、ＥＬ層を構成する２層の界面や、ＥＬ層と電極の界面で剥離され、第１の
部材１０３ａと第２の部材１０３ｂとの界面が剥離が困難な場合がある。したがって、第
１の部材１０３ａと第２の部材１０３ｂの界面で剥離できるよう、凸面の曲率半径を設定
する。また、構造体１０１の回転速度等により制御してもよい。
また、凸面の曲率半径が小さすぎると、凸面に巻き取られた第１の部材１０３ａに含まれ
る素子が壊れる場合がある。したがって、凸面の曲率半径は０．５ｍｍ以上であることが
好ましい。
また、凸面の曲率半径が大きいと、ガラス、サファイア、石英、シリコン等の可撓性が低
く、剛性が高い基板を凸面で巻き取ることができる。したがって、凸面の曲率半径は、例
えば、３００ｍｍ以上であることが好ましい。
また、凸面の曲率半径が大きいと、剥離装置が大型化してしまい、設置場所などに制限が
かかる場合がある。したがって、凸面の曲率半径は、例えば、１０００ｍｍ以下であるこ
とが好ましく、５００ｍｍ以下であることがより好ましい。
凸面の少なくとも一部は、粘着性を有していてもよい。例えば、凸面の一部または全体に
粘着テープ等を貼ってもよい。また、図１０（Ｅ）に示すように凸面の少なくとも一部に
、第１の部材１０３ａに対して粘着性を有する部位１０４を設けてもよい。また、構造体
１０１が吸着機構を有し、凸面が、第１の部材１０３ａを吸着できてもよい。
構造体１０１やステージ１０５は、前後、左右、上下の少なくともいずれか一に移動可能
であってもよい。構造体１０１の凸面とステージ１０５の支持面の間の距離が可変である
と、様々な厚みの加工部材の剥離が行えるため好ましい。構成例１では、構造体１０１が
ステージ１０５の長手方向に移動可能である例を示す。
ステージ１０５上に配置された部材等（例えば、加工部材１０３や、第２の部材１０３ｂ
）を保持するための保持手段としては、吸引チャック、静電チャック、メカニカルチャッ
ク等のチャックが挙げられる。例えば、ポーラスチャックを用いてもよい。また、吸着テ
ーブル、ヒーターテーブル、スピンナーテーブル等に部材を固定してもよい。
次に、剥離途中の剥離装置の斜視図を図８（Ａ）に示し、正面図を図８（Ｂ）に示し、側
面図を図８（Ｃ）に示す。また、剥離後の剥離装置の斜視図を図９（Ａ）に示し、正面図
を図９（Ｂ）に示し、側面図を図９（Ｃ）に示す。
構造体１０１の中心には回転軸１０９がある。構造体１０１の回転する方向を図８（Ａ）
、（Ｃ）等に示すが、構造体１０１は逆方向に回転することができてもよい。また、ガイ
ド１０７の溝に沿って回転軸１０９が移動することで、ステージ１０５の長手方向に構造
体１０１が移動することができる（図８（Ｃ）、図９（Ｃ）の左右方向）。
構造体１０１が回転することで、構造体１０１の凸面と重なる第１の部材１０３ａは、剥
離の起点の近傍より、加工部材１０３から剥離され、凸面に巻き取られながら、第２の部
材１０３ｂと分離される。構造体１０１の凸面で第１の部材１０３ａが保持され、ステー
ジ１０５上には第２の部材１０３ｂが保持される。
本発明の一態様の剥離装置において、ステージ１０５または構造体１０１の少なくとも一
方が移動することで、ステージ１０５に対する構造体１０１の回転中心の位置が移動でき
ればよい。構成例１では、構造体１０１の回転中心自体が移動する例を示す。具体的には
、ステージ１０５が静止した（または固定された）状態で、構造体１０１が、第１の部材
１０３ａを巻き取りながら加工部材１０３の一の端部側から対向する他の端部側に向かっ
て移動（回転移動）することができる例を示す。
構造体１０１の凸面の線速度は、ステージ１０５に対する構造体１０１の回転中心の移動
速度以上である。
第１の部材１０３ａまたは第２の部材１０３ｂに張力を加えながら、第１の部材１０３ａ
および第２の部材１０３ｂを分離してもよい。
図８（Ｃ）に矢印１０８で示すように、第１の部材１０３ａと第２の部材１０３ｂの分離
面に液体を供給することができる液体供給機構を有していてもよい。
剥離時に生じる静電気が、第１の部材１０３ａに含まれる素子等に悪影響を及ぼすこと（
半導体素子が静電気により破壊されるなど）を抑制できる。なお、液体を霧状または蒸気
にして吹き付けてもよい。液体としては、純水や有機溶剤などを用いることができ、中性
、アルカリ性、もしくは酸性の水溶液や、塩が溶けている水溶液などを用いてもよい。
剥離装置が搬送手段を有する場合は、剥離後に、該搬送手段によって、ステージ１０５上
の第２の部材１０３ｂや、構造体１０１に巻き取られた第１の部材１０３ａをそれぞれ搬
出してもよい。
また、図１０（Ａ）、（Ｂ）に示すように、さらに構造体１０１が回転することで、ステ
ージ１０５上に配置されたシート状の部材１１１と第１の部材１０３ａを貼り合わせても
よい。
部材１１１は、単層であってもよいし、積層であってもよい。部材１１１の第１の部材１
０３ａと接する面の少なくとも一部の領域は、部材１０３ａに対して密着性を有すること
が好ましい。例えば、接着層が形成されていてもよい。
構造体１０１が１回転する間に、凸面は第１の部材１０３ａをすべて巻き取ってもよい。
これにより、第１の部材１０３ａがステージ１０５に触れることや第１の部材１０３ａが
構造体１０１により加圧されることを抑制できるため好ましい。
また、凸面に巻き取られた第１の部材１０３ａがステージ１０５に触れることなく、部材
１１１に貼り合わされることが好ましい。
例えば、構造体１０１を１／４回転させて、第１の部材１０３ａを凸面がすべて巻き取り
、構造体１０１を３／４回転させて、構造体１０１が部材１１１の端部付近まで移動し、
さらに構造体１０１を１／４回転させて、部材１１１上に第１の部材１０３ａを貼り合わ
せてもよい。
または、剥離が終わった後、構造体１０１に巻き取られた第１の部材１０３ａがステージ
１０５に触れないよう、構造体１０１とステージ１０５の間隔を調整してもよい。
＜構成例２＞
構成例２では、ステージが移動することで、ステージに対する構造体の回転中心の位置が
移動する例を示す。具体的には、構造体の回転中心の位置は移動せず、ステージが、加工
部材の一の端部側から対向する他の端部側に向かって移動することができる例を示す。
図１１、図１２、図１３を用いて、加工部材１５３から第１の部材１５３ａを剥離するこ
とで、第１の部材１５３ａおよび第２の部材１５３ｂを分離する例を示す。
まず、剥離を行う直前の剥離装置の斜視図を図１１（Ａ）に示し、正面図を図１１（Ｂ）
に示し、側面図を図１１（Ｃ）に示す。
図１１（Ａ）、図１１（Ｂ）、図１１（Ｃ）に示す剥離装置は、構造体１５１、ステージ
１５５、支持体１５７、および搬送ローラ１５８を有する。構造体１５１は、凸面を有す
る。ステージ１５５は、該凸面に対向する支持面を有する。支持体１５７は、構造体１５
１を支持する。
図１１（Ａ）、図１１（Ｂ）、図１１（Ｃ）では、剥離装置の該凸面と該支持面の間に加
工部材１５３が配置されている。
図１１（Ａ）では、加工部材１５３の辺部から剥離を始める場合を示すが、構成例１と同
様、加工部材１５３の角部から剥離を始めてもよい。
構造体１５１、加工部材１５３、およびステージ１５５は、構成例１の構造体１０１、加
工部材１０３、およびステージ１０５とそれぞれ同様の構成を適用することができるため
、説明は省略する。加工部材１５３には、剥離の起点１６２が形成されている。
支持体１５７は、構造体１５１の回転軸１５９を支持している。支持体１５７は構造体１
５１の高さを調整する機能を有する。これにより、構造体１５１の凸面とステージ１５５
の支持面の間の距離を可変にすることができる。
搬送ローラ１５８は、ステージ１５５を移動させることができる。ステージ１５５の移動
手段に特に限定は無く、ベルトコンベアや搬送ロボットを用いてもよい。
剥離装置が搬送手段を有する場合は、該搬送手段によって、ステージ１５５上に加工部材
１５３が配置されてもよい。
次に、剥離途中の剥離装置の斜視図を図１２（Ａ）に示し、正面図を図１２（Ｂ）に示し
、側面図を図１２（Ｃ）に示す。また、剥離後の剥離装置の斜視図を図１３（Ａ）に示し
、正面図を図１３（Ｂ）に示し、側面図を図１３（Ｃ）に示す。
構造体１５１の中心には回転軸１５９がある。構造体１５１や搬送ローラ１５８の回転す
る方向を図１２（Ａ）、（Ｃ）等に示すが、構造体１５１や搬送ローラ１５８はそれぞれ
逆方向に回転することができてもよい。搬送ローラ１５８が回転することで、構造体１５
１の回転中心に対するステージ１５５およびステージ１５５上の加工部材１５３の位置が
移動できる（具体的には図１２（Ｃ）、図１３（Ｃ）の左右方向に移動する）。
構造体１５１に保持された第１の部材１５３ａは、加工部材１５３から剥離され、凸面に
巻き取られながら、第２の部材１５３ｂと分離される。ステージ１５５上には第２の部材
１５３ｂが保持される。
構造体１５１の凸面を、加工部材１５３に形成された剥離の起点１６２と重ねる。その後
、構造体１５１が回転することで、加工部材１５３に第１の部材１５３ａを引き剥がす力
がかかり、剥離の起点１６２の近傍から第１の部材１５３ａが剥がれる。加工部材１０３
から剥離された第１の部材１５３ａは、凸面に巻き取られながら、第２の部材１０３ｂと
分離される。構造体１５１の凸面で第１の部材１５３ａが保持され、ステージ１５５上に
は第２の部材１５３ｂが保持される。
剥離装置が搬送手段を有する場合は、剥離後に、該搬送手段によって、ステージ１５５上
の第２の部材１５３ｂや、構造体１５１に巻き取られた第１の部材１５３ａをそれぞれ搬
出してもよい。
また、図１４（Ａ）、（Ｂ）に示すように、さらに構造体１５１および搬送ローラ１５８
が回転することで、ステージ１５６上に配置されたシート状の部材１６１と第１の部材１
５３ａを貼り合わせてもよい。なお、加工部材１５３が配置されていたステージ１５５上
に、部材１６１が配置されていてもよい。
＜構成例３＞
本発明の一態様の剥離装置の別の構成について、図１５を参照しながら説明する。図１５
は本発明の一態様の剥離装置の構成および動作を説明する図である。
図１５（Ａ−１）、図１５（Ｂ−１）および図１５（Ｃ−１）は本発明の一態様の剥離装
置の側面を説明する模式図である。また、図１５（Ａ−２）、図１５（Ｂ−２）および図
１５（Ｃ−２）は上面を説明する模式図である。
また、図１５（Ａ−１）および図１５（Ａ−２）は、本発明の一態様の剥離装置が加工部
材１０３から第１の部材１０３ａを分離する工程を開始する状態を説明する図である。
図１５（Ｂ−１）および図１５（Ｂ−２）は、本発明の一態様の剥離装置が加工部材１０
３から第１の部材１０３ａを分離している状態を説明する図である。
図１５（Ｃ−１）および図１５（Ｃ−２）は、本発明の一態様の剥離装置が加工部材１０
３から第１の部材１０３ａを分離し終えた状態を説明する図である。
なお、本実施の形態の構成例３で説明する剥離装置は、円筒状の構造体１０１を有する点
、円筒状の構造体１０１の内壁に接し且つ構造体１０１の回転と同期して回転することが
できる回転体１０１ａを有する点が、図７乃至図１４を参照しながら説明する剥離装置と
は異なる。ここでは異なる構成について詳細に説明し、同様の構成を用いることができる
部分は、上記の説明を援用する。
構造体１０１は円筒状を有する。なお、構造体１０１は部材１０１ｂを外周に備えていて
もよい（図１５（Ａ−１）および図１５（Ａ−２）参照）。
部材１０１ｂは、構造体１０１の表面の物性を改質することができる。例えば、粘着性を
構造体１０１の表面に付与できる。または、凹凸部分に集中する応力を分散できる弾力性
を構造体１０１の表面に付与できる。
例えば、ゴム、シリコンゴム、樹脂または天然素材などを部材１０１ｂに適用できる。
なお、構造体１０１に配置した部材１０１ｂに継ぎ目が形成される場合は、加工部材１０
３が継ぎ目部分に接しないように、加工部材をステージ１０５と構造体１０１の間に供給
する。
回転体１０１ａは、円筒状の構造体１０１の内周に接し、構造体１０１の外周とステージ
１０５の間に加工部材１０３を挟むように配置される。
回転体１０１ａは、中心軸を中心に回転自在に設けられている。例えば、回転体１０１ａ
は円柱状のローラまたは外周に歯車を備えていてもよい。
外周に歯車を備える回転体１０１ａを用いる場合は、その歯車とかみ合う歯車を構造体１
０１の内周に設ける。この構成によれば、例えば駆動機構を用いて回転体１０１ａを駆動
して、その回転を構造体１０１に伝達することができる。
第１のステップにおいて、剥離の起点１０２が形成された加工部材１０３をステージ１０
５と構造体１０１の間に挿入する（図１５（Ａ−１）および図１５（Ａ−２）参照）。な
お、加工部材１０３が短辺と長辺を有する場合、剥離の起点１０２を角部に設け、回転体
１０１ａの中心軸と直交する方向から角度θ傾けて、角部から挿入するとよい。これによ
り、剥離の起点１０２から次第に広げながら、第１の部材１０３ａと第２の部材１０３ｂ
を分離することができる。
第２のステップにおいて、第１の部材１０３ａと第２の部材１０３ｂの分離を進行させる
（図１５（Ｂ−１）および図１５（Ｂ−２）参照）。
なお、矢印１０８で示す液体供給機構を用いて、液体を第１の部材１０３ａと第２の部材
１０３ｂの分離面に供給する。（図１５（Ｂ−１）参照）例えば、分離面に液体を浸透さ
せる。または液体を吹き付けてもよい。
浸透させる液体または吹き付ける液体に水、極性溶媒等を用いることができる。液体を浸
透させることにより、剥離に伴い発生する静電気等の影響を抑制することができる。また
、剥離層を溶かしながら剥離してもよい。
第３のステップにおいて、第１の部材１０３ａと第２の部材１０３ｂを分離する（図１５
（Ｃ−１）および図１５（Ｃ−２）参照）。
＜構成例４＞
本発明の一態様の剥離装置の別の構成について、図１６を参照しながら説明する。図１６
は本発明の一態様の剥離装置の構成および動作を説明する図である。
図１６（Ａ−１）、図１６（Ｂ−１）および図１６（Ｃ−１）は本発明の一態様の剥離装
置の側面を説明する模式図である。また、図１６（Ａ−２）、図１６（Ｂ−２）および図
１６（Ｃ−２）は上面を説明する模式図である。
また、図１６（Ａ−１）および図１６（Ａ−２）は、本発明の一態様の剥離装置が加工部
材１５３から第１の部材１５３ａを分離する工程を開始する状態を説明する図である。
図１６（Ｂ−１）および図１６（Ｂ−２）は、本発明の一態様の剥離装置が加工部材１５
３から第１の部材１５３ａを分離している状態を説明する図である。
図１６（Ｃ−１）および図１６（Ｃ−２）は、本発明の一態様の剥離装置が加工部材１５
３から第１の部材１５３ａを分離し終えた状態を説明する図である。
なお、本実施の形態の構成例４で説明する剥離装置は、円筒状の構造体１０１を円筒状の
構造体１５１に換えて有する点、円筒状の構造体１０１の内壁に接し且つ構造体１０１の
回転と同期して回転することができる回転体１０１ａを有する点が、図１１乃至図１３を
参照しながら説明する剥離装置とは異なる。
また、構造体１０１が固定され、ステージ１５５が移動する点が、図１５を参照しながら
説明する剥離装置とは異なる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。
（実施の形態３）
本実施の形態では、本発明の一態様の表示装置の構成および表示素子について説明を行う
。
図１７（Ａ）に示す表示装置は、表示素子の画素を有する領域（以下、画素部５０２とい
う）と、画素部５０２の外側に配置され、画素を駆動するための回路を有する回路部（以
下、駆動回路部５０４という）と、素子の保護機能を有する回路（以下、保護回路５０６
という）と、端子部５０７と、を有する。なお、保護回路５０６は設けない構成としても
よい。
駆動回路部５０４の一部または全部は、画素部５０２と同一基板上に形成されていること
が望ましい。これにより、部品数や端子数を減らすことができる。駆動回路部５０４の一
部または全部が画素部５０２と同一基板上に形成されていない場合には、ＣＯＧやＴＡＢ
（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）によって、ＩＣチップを実装しても
よい。
画素部５０２は、Ｘ行（Ｘは２以上の自然数）Ｙ列（Ｙは２以上の自然数）に配置された
複数の表示素子を駆動するための回路（以下、画素回路５０１という）を有し、駆動回路
部５０４は、画素を選択する信号（走査信号）を出力する回路（以下、ゲートドライバ５
０４ａという）、画素の表示素子を駆動するための信号（データ信号）を供給するための
回路（以下、ソースドライバ５０４ｂ）などの駆動回路を有する。
ゲートドライバ５０４ａは、シフトレジスタ等を有する。ゲートドライバ５０４ａは、端
子部５０７を介して、シフトレジスタを駆動するための信号が入力され、信号を出力する
。例えば、ゲートドライバ５０４ａは、スタートパルス信号、クロック信号等が入力され
、パルス信号を出力する。ゲートドライバ５０４ａは、走査信号が与えられる配線（以下
、走査線ＧＬ＿１乃至ＧＬ＿Ｘという）の電位を制御する機能を有する。なお、ゲートド
ライバ５０４ａを複数設け、複数のゲートドライバ５０４ａにより、走査線ＧＬ＿１乃至
ＧＬ＿Ｘを分割して制御してもよい。または、ゲートドライバ５０４ａは、初期化信号を
供給することができる機能を有する。ただし、これに限定されず、ゲートドライバ５０４
ａは、別の信号を供給することも可能である。
ソースドライバ５０４ｂは、シフトレジスタ等を有する。ソースドライバ５０４ｂは、端
子部５０７を介して、シフトレジスタを駆動するための信号の他、データ信号の元となる
信号（画像信号）が入力される。ソースドライバ５０４ｂは、画像信号を元に画素回路５
０１に書き込むデータ信号を生成する機能を有する。また、ソースドライバ５０４ｂは、
スタートパルス、クロック信号等が入力されて得られるパルス信号に従って、データ信号
の出力を制御する機能を有する。また、ソースドライバ５０４ｂは、データ信号が与えら
れる配線（以下、データ線ＤＬ＿１乃至ＤＬ＿Ｙという）の電位を制御する機能を有する
。または、ソースドライバ５０４ｂは、初期化信号を供給することができる機能を有する
。ただし、これに限定されず、ソースドライバ５０４ｂは、別の信号を供給することも可
能である。
ソースドライバ５０４ｂは、例えば複数のアナログスイッチなどを用いて構成される。ソ
ースドライバ５０４ｂは、複数のアナログスイッチを順次オン状態にすることにより、画
像信号を時分割した信号をデータ信号として出力できる。また、シフトレジスタなどを用
いてソースドライバ５０４ｂを構成してもよい。
複数の画素回路５０１のそれぞれは、走査信号が与えられる複数の走査線ＧＬの一つを介
してパルス信号が入力され、データ信号が与えられる複数のデータ線ＤＬの一つを介して
データ信号が入力される。また、複数の画素回路５０１のそれぞれは、ゲートドライバ５
０４ａによりデータ信号のデータの書き込みおよび保持が制御される。例えば、ｍ行ｎ列
目の画素回路５０１は、走査線ＧＬ＿ｍ（ｍはＸ以下の自然数）を介してゲートドライバ
５０４ａからパルス信号が入力され、走査線ＧＬ＿ｍの電位に応じてデータ線ＤＬ＿ｎ（
ｎはＹ以下の自然数）を介してソースドライバ５０４ｂからデータ信号が入力される。
図１７（Ａ）に示す保護回路５０６は、例えば、ゲートドライバ５０４ａと画素回路５０
１の間の配線である走査線ＧＬに接続される。または、保護回路５０６は、ソースドライ
バ５０４ｂと画素回路５０１の間の配線であるデータ線ＤＬに接続される。または、保護
回路５０６は、ゲートドライバ５０４ａと端子部５０７との間の配線に接続することがで
きる。または、保護回路５０６は、ソースドライバ５０４ｂと端子部５０７との間の配線
に接続することができる。なお、端子部５０７は、外部の回路から表示装置に電源および
制御信号、および画像信号を入力するための端子が設けられた部分をいう。
保護回路５０６は、自身が接続する配線に一定の範囲外の電位が与えられたときに、該配
線と別の配線とを導通状態にする回路である。
図１７（Ａ）に示すように、画素部５０２と駆動回路部５０４にそれぞれ保護回路５０６
を設けることにより、ＥＳＤ（Ｅｌｅｃｔｒｏ Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ：静
電気放電）などにより発生する過電流に対する表示装置の耐性を高めることができる。た
だし、保護回路５０６の構成はこれに限定されず、例えば、ゲートドライバ５０４ａに保
護回路５０６を接続した構成、またはソースドライバ５０４ｂに保護回路５０６を接続し
た構成とすることもできる。あるいは、端子部５０７に保護回路５０６を接続した構成と
することもできる。
また、図１７（Ａ）においては、ゲートドライバ５０４ａとソースドライバ５０４ｂによ
って駆動回路部５０４を形成している例を示しているが、この構成に限定されない。例え
ば、ゲートドライバ５０４ａのみを形成し、別途用意されたソースドライバ回路（ＩＣチ
ップ等）を実装する構成としても良い。
なお、表示素子、表示素子を有する装置である表示装置、発光素子、および発光素子を有
する装置である発光装置は、様々な形態を用いること、または様々な素子を有することが
出来る。表示素子、表示装置、発光素子または発光装置の一例としては、ＥＬ（エレクト
ロルミネッセンス）素子（有機物および無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ
素子）、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）、トランジス
タ（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク、電気
泳動素子、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイ（ＰＤＰ）、
ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子、デジタル
マイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）、ＭＩ
ＲＡＳＯＬ（登録商標）、ＩＭＯＤ（インターフェアレンス・モジュレーション）素子、
シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子、エレクトロウェッ
ティング素子、圧電セラミックディスプレイ、カーボンナノチューブ、など、電気磁気的
作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有するもの
がある。ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子
放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥ
Ｄ）またはＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉ
ｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。液晶素子を用
いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液
晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディス
プレイ）などがある。電子インク、電子粉流体、または電気泳動素子を用いた表示装置の
一例としては、電子ペーパーなどがある。なお、半透過型液晶ディスプレイや反射型液晶
ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極としての
機能を有するようにすればよい。例えば、画素電極の一部、または、全部が、アルミニウ
ム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭ
などの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減するこ
とができる。
図１７（Ａ）に示す複数の画素回路５０１は、例えば、図１７（Ｂ）に示す構成とするこ
とができる。
図１７（Ｂ）に示す画素回路５０１は、液晶素子５７０と、トランジスタ５５０と、容量
素子５６０と、を有する。
液晶素子５７０の一対の電極の一方の電位は、画素回路５０１の仕様に応じて適宜設定さ
れる。液晶素子５７０は、書き込まれるデータにより配向状態が設定される。なお、複数
の画素回路５０１のそれぞれが有する液晶素子５７０の一対の電極の一方に共通の電位（
コモン電位）を与えてもよい。また、各行の画素回路５０１の液晶素子５７０の一対の電
極の一方に異なる電位を与えてもよい。
例えば、液晶素子５７０を備える表示装置の駆動方法としては、ＴＮモード、ＳＴＮモー
ド、ＶＡモード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ Ａｌｉｇｎｅｄ Ｍｉ
ｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂ
ｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉ
ｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑ
ｕｉｄ Ｃｒｙｓｔａｌ）モード、ＭＶＡモード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒ
ｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳモード、ＦＦＳモード、またはＴＢＡ
（Ｔｒａｎｓｖｅｒｓｅ Ｂｅｎｄ Ａｌｉｇｎｍｅｎｔ）モードなどを用いてもよい。
また、表示装置の駆動方法としては、上述した駆動方法の他、ＥＣＢ（Ｅｌｅｃｔｒｉｃ
ａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＰＤＬＣ（Ｐ
ｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＰＮＬＣ
（Ｐｏｌｙｍｅｒ Ｎｅｔｗｏｒｋ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ゲストホ
ストモードなどがある。ただし、これに限定されず、液晶素子およびその駆動方式として
様々なものを用いることができる。
ｍ行ｎ列目の画素回路５０１において、トランジスタ５５０のソース電極またはドレイン
電極の一方は、データ線ＤＬ＿ｎに電気的に接続され、他方は液晶素子５７０の一対の電
極の他方に電気的に接続される。また、トランジスタ５５０のゲート電極は、走査線ＧＬ
＿ｍに電気的に接続される。トランジスタ５５０は、オン状態またはオフ状態になること
により、データ信号のデータの書き込みを制御する機能を有する。
容量素子５６０の一対の電極の一方は、電位が供給される配線（以下、電位供給線ＶＬ）
に電気的に接続され、他方は、液晶素子５７０の一対の電極の他方に電気的に接続される
。なお、電位供給線ＶＬの電位の値は、画素回路５０１の仕様に応じて適宜設定される。
容量素子５６０は、書き込まれたデータを保持する保持容量としての機能を有する。
例えば、図１７（Ｂ）の画素回路５０１を有する表示装置では、例えば、図１７（Ａ）に
示すゲートドライバ５０４ａにより各行の画素回路５０１を順次選択し、トランジスタ５
５０をオン状態にしてデータ信号のデータを書き込む。
データが書き込まれた画素回路５０１は、トランジスタ５５０がオフ状態になることで保
持状態になる。これを行毎に順次行うことにより、画像を表示できる。
また、図１７（Ａ）に示す複数の画素回路５０１は、例えば、図１７（Ｃ）に示す構成と
することができる。
また、図１７（Ｃ）に示す画素回路５０１は、トランジスタ５５２、５５４と、容量素子
５６２と、発光素子５７２と、を有する。
トランジスタ５５２のソース電極およびドレイン電極の一方は、データ信号が与えられる
配線（以下、信号線ＤＬ＿ｎという）に電気的に接続される。さらに、トランジスタ５５
２のゲート電極は、ゲート信号が与えられる配線（以下、走査線ＧＬ＿ｍという）に電気
的に接続される。
トランジスタ５５２は、オン状態またはオフ状態になることにより、データ信号のデータ
の書き込みを制御する機能を有する。
容量素子５６２の一対の電極の一方は、電位が与えられる配線（以下、電位供給線ＶＬ＿
ａという）に電気的に接続され、他方は、トランジスタ５５２のソース電極およびドレイ
ン電極の他方に電気的に接続される。
容量素子５６２は、書き込まれたデータを保持する保持容量としての機能を有する。
トランジスタ５５４のソース電極およびドレイン電極の一方は、電位供給線ＶＬ＿ａに電
気的に接続される。さらに、トランジスタ５５４のゲート電極は、トランジスタ５５２の
ソース電極およびドレイン電極の他方に電気的に接続される。
発光素子５７２のアノードおよびカソードの一方は、電位供給線ＶＬ＿ｂに電気的に接続
され、他方は、トランジスタ５５４のソース電極およびドレイン電極の他方に電気的に接
続される。
発光素子５７２としては、例えば有機エレクトロルミネセンス素子（有機ＥＬ素子ともい
う）などを用いることができる。ただし、発光素子５７２としては、これに限定されず、
無機材料からなる無機ＥＬ素子を用いても良い。
なお、電位供給線ＶＬ＿ａおよび電位供給線ＶＬ＿ｂの一方には、高電源電位ＶＤＤが与
えられ、他方には、低電源電位ＶＳＳが与えられる。
図１７（Ｃ）の画素回路５０１を有する表示装置では、例えば、図１７（Ａ）に示すゲー
トドライバ５０４ａにより各行の画素回路５０１を順次選択し、トランジスタ５５２をオ
ン状態にしてデータ信号のデータを書き込む。
データが書き込まれた画素回路５０１は、トランジスタ５５２がオフ状態になることで保
持状態になる。さらに、書き込まれたデータ信号の電位に応じてトランジスタ５５４のソ
ース電極とドレイン電極の間に流れる電流量が制御され、発光素子５７２は、流れる電流
量に応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示できる。
例えば、本明細書等において、トランジスタとして、様々な構造のトランジスタを用いる
ことが出来る。よって、用いるトランジスタの種類に限定はない。トランジスタの一例と
しては、単結晶シリコンを有するトランジスタ、または、非晶質シリコン、多結晶シリコ
ン、微結晶（マイクロクリスタル、ナノクリスタル、セミアモルファスとも言う）シリコ
ンなどに代表される非単結晶半導体膜を有するトランジスタなどを用いることが出来る。
または、それらの半導体を薄膜化した薄膜トランジスタ（ＴＦＴ）などを用いることが出
来る。ＴＦＴを用いる場合、様々なメリットがある。例えば、単結晶シリコンの場合より
も低い温度で製造できるため、製造コストの削減、または製造装置の大型化を図ることが
できる。製造装置を大きくできるため、大型基板上に製造できる。そのため、同時に多く
の個数の表示装置を製造できるため、低コストで製造できる。または、製造温度が低いた
め、耐熱性の弱い基板を用いることができる。そのため、透光性を有する基板上にトラン
ジスタを製造できる。または、透光性を有する基板上のトランジスタを用いて表示素子で
の光の透過を制御することが出来る。または、トランジスタの膜厚が薄いため、トランジ
スタを形成する膜の一部は、光を透過させることが出来る。そのため、開口率が向上させ
ることができる。
なお、多結晶シリコンを製造するときに、触媒（ニッケルなど）を用いることにより、結
晶性をさらに向上させ、電気特性のよいトランジスタを製造することが可能となる。その
結果、ゲートドライバ回路（走査線駆動回路）、ソースドライバ回路（信号線駆動回路）
、および信号処理回路（信号生成回路、ガンマ補正回路、ＤＡ変換回路など）を基板上に
一体形成することが出来る。
なお、微結晶シリコンを製造するときに、触媒（ニッケルなど）を用いることにより、結
晶性をさらに向上させ、電気特性のよいトランジスタを製造することが可能となる。この
とき、レーザー照射を行うことなく、熱処理を加えるだけで、結晶性を向上させることも
可能である。その結果、ソースドライバ回路の一部（アナログスイッチなど）およびゲー
トドライバ回路（走査線駆動回路）を基板上に一体形成することが出来る。なお、結晶化
のためにレーザー照射を行わない場合は、シリコンの結晶性のムラを抑えることができる
。そのため、画質の向上した画像を表示することが出来る。ただし、触媒（ニッケルなど
）を用いずに、多結晶シリコンまたは微結晶シリコンを製造することは可能である。
なお、シリコンの結晶性を、多結晶または微結晶などへと向上させることは、パネル全体
で行うことが望ましいが、それに限定されない。パネルの一部の領域のみにおいて、シリ
コンの結晶性を向上させてもよい。選択的に結晶性を向上させることは、レーザー光を選
択的に照射することなどにより可能である。例えば、画素以外の領域である周辺回路領域
にのみ、ゲートドライバ回路およびソースドライバ回路などの領域にのみ、またはソース
ドライバ回路の一部（例えば、アナログスイッチ）の領域にのみ、にレーザー光を照射し
てもよい。その結果、回路を高速に動作させる必要がある領域にのみ、シリコンの結晶化
を向上させることができる。画素領域は、高速に動作させる必要性が低いため、結晶性が
向上されなくても、問題なく画素回路を動作させることが出来る。こうすることによって
、結晶性を向上させる領域が少なくて済むため、製造工程も短くすることが出来る。その
ため、スループットが向上し、製造コストを低減させることが出来る。または、必要とさ
れる製造装置の数も少ない数で製造できるため、製造コストを低減させることが出来る。
なお、トランジスタの一例としては、化合物半導体（例えば、ＳｉＧｅ、ＧａＡｓなど）
、または酸化物半導体（例えば、Ｚｎ−Ｏ、Ｉｎ−Ｇａ−Ｚｎ−Ｏ、Ｉｎ−Ｚｎ−Ｏ、Ｉ
ｎ−Ｓｎ−Ｏ、Ｓｎ−Ｏ、Ｔｉ−Ｏ、Ａｌ−Ｚｎ−Ｓｎ−Ｏ、Ｉｎ−Ｓｎ−Ｚｎ−Ｏなど
）などを有するトランジスタを用いることが出来る。または、これらの化合物半導体、ま
たは、これらの酸化物半導体を薄膜化した薄膜トランジスタなどを用いることが出来る。
これらにより、製造温度を低くできるので、例えば、室温でトランジスタを製造すること
が可能となる。その結果、耐熱性の低い基板、例えばプラスチック基板またはフィルム基
板などに直接トランジスタを形成することが出来る。なお、これらの化合物半導体または
酸化物半導体を、トランジスタのチャネル部分に用いるだけでなく、それ以外の用途で用
いることも出来る。例えば、これらの化合物半導体または酸化物半導体を配線、抵抗素子
、画素電極、または透光性を有する電極などとして用いることができる。それらをトラン
ジスタと同時に成膜または形成することが可能なため、コストを低減できる。
なお、トランジスタの一例としては、インクジェット法または印刷法を用いて形成したト
ランジスタなどを用いることが出来る。これらにより、室温で製造、低真空度で製造、ま
たは大型基板上に製造することができる。よって、マスク（レチクル）を用いなくても製
造することが可能となるため、トランジスタのレイアウトを容易に変更することが出来る
。または、レジストを用いらずに製造することが可能なので、材料費が安くなり、工程数
を削減できる。または、必要な部分にのみ膜を付けることが可能なので、全面に成膜した
後でエッチングする、という製法よりも、材料が無駄にならず、低コストにできる。
なお、トランジスタの一例としては、有機半導体やカーボンナノチューブを有するトラン
ジスタ等を用いることができる。これらにより、曲げることが可能な基板上にトランジス
タを形成することが出来る。有機半導体やカーボンナノチューブを有するトランジスタを
用いた装置は、衝撃に強くすることができる。
なお、トランジスタとしては、他にも様々な構造のトランジスタを用いることができる。
例えば、トランジスタとして、ＭＯＳ型トランジスタ、接合型トランジスタ、バイポーラ
トランジスタなどを用いることが出来る。トランジスタとしてＭＯＳ型トランジスタを用
いることにより、トランジスタのサイズを小さくすることが出来る。よって、多数のトラ
ンジスタを搭載することができる。トランジスタとしてバイポーラトランジスタを用いる
ことにより、大きな電流を流すことが出来る。よって、高速に回路を動作させることがで
きる。なお、ＭＯＳ型トランジスタとバイポーラトランジスタとを１つの基板に混在させ
て形成してもよい。これにより、低消費電力、小型化、高速動作などを実現することが出
来る。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることが
できる。
（実施の形態４）
本実施の形態では、本発明の一態様の表示装置を用いることができる表示モジュールにつ
いて説明を行う。
図１８に示す表示モジュール８０００は、上部カバー８００１と下部カバー８００２との
間に、ＦＰＣ８００３に接続されたタッチパネル８００４、ＦＰＣ８００５に接続された
表示パネル８００６、バックライト８００７、フレーム８００９、プリント基板８０１０
、バッテリー８０１１を有する。
本発明の一態様の表示装置は、例えば、表示パネル８００６に用いることができる。
上部カバー８００１および下部カバー８００２は、タッチパネル８００４および表示パネ
ル８００６のサイズに合わせて、形状や寸法を適宜変更することができる。また、上部カ
バー８００１および下部カバー８００２は、可撓性を有していてもよい。
タッチパネル８００４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル８
００６に重畳して用いることができる。また、表示パネル８００６の対向基板（封止基板
）に、タッチパネル機能を持たせるようにすることも可能である。また、表示パネル８０
０６の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。また
、タッチパネル８００４は、可撓性を有していてもよい。
バックライト８００７は、光源８００８を有する。なお、図１８において、バックライト
８００７上に光源８００８を配置する構成について例示したが、これに限定さない。例え
ば、バックライト８００７の端部に光源８００８を配置し、さらに光拡散板を用いる構成
としてもよい。なお、有機ＥＬ素子等の自発光型の発光素子を用いる場合、または反射型
パネル等の場合においては、バックライト８００７を設けない構成としてもよい。また、
バックライト８００７は、可撓性を有していてもよい。
フレーム８００９は、表示パネル８００６の保護機能の他、プリント基板８０１０の動作
により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレー
ム８００９は、放熱板としての機能を有していてもよい。また、フレーム８００９は、可
撓性を有していてもよい。
プリント基板８０１０は、電源回路、ビデオ信号およびクロック信号を出力するための信
号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であって
も良いし、別途設けたバッテリー８０１１による電源であってもよい。バッテリー８０１
１は、商用電源を用いる場合には、省略可能である。プリント基板８０１０は、ＦＰＣで
あってもよい。
また、表示モジュール８０００は、偏光板、位相差板、プリズムシートなどの部材を追加
して設けてもよい。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることが
できる。
（実施の形態５）
本実施の形態では、本発明の一態様の表示装置に用いることのできるトランジスタおよび
該トランジスタを構成する材料について説明する。本実施の形態で説明するトランジスタ
は、先の実施の形態で説明したトランジスタ３５０、３５２、５５０、５５２、５５４な
どに用いることができる。なお、本実施の形態で説明するトランジスタは可撓性基板に転
置する前の構成である。
図１９（Ａ）は、本発明の一態様である表示装置に用いることができる一例のトランジス
タの断面図である。当該トランジスタは、基板９００上に形成された有機樹脂層９１０と
、絶縁膜９１５と、ゲート電極層９２０と、絶縁膜９３１および絶縁膜９３２の順で形成
されたゲート絶縁膜９３０と、酸化物半導体層９４０と、当該酸化物半導体層の一部と接
するソース電極層９５０およびドレイン電極層９６０を有する。また、必要に応じて、ゲ
ート絶縁膜９３０、酸化物半導体層９４０、およびソース電極層９５０およびドレイン電
極層９６０上に絶縁膜９７０、絶縁膜９８０、絶縁膜９９０が形成されていてもよい。
また、本発明の一態様のトランジスタは、図１９（Ｂ）に示すように、絶縁膜９８０また
は絶縁膜９９０上にゲート電極層９２０および酸化物半導体層９４０と重なるように導電
膜９２１を備えていてもよい。当該導電膜を第２のゲート電極層（バックゲート）として
用いることで、オン電流の増加や、しきい値電圧の制御を行うことができる。オン電流を
増加させるには、例えば、ゲート電極層９２０と導電膜９２１を同電位とし、ダブルゲー
トトランジスタとして駆動させればよい。また、しきい値電圧の制御を行うには、ゲート
電極層９２０とは異なる定電位を導電膜９２１に供給すればよい。
また、本発明の一態様のトランジスタは、図２５（Ａ）、（Ｂ）に示すようなチャネル保
護型のボトムゲート構造であってもよい。ここで、絶縁膜９３３は、チャネル領域を保護
する機能を有する。したがって、絶縁膜９３３は、チャネル領域と重なる領域にのみ配置
されていてもよいし、図２５（Ａ）、（Ｂ）に示すように、それら以外の領域にも、配置
されていてもよい。
また、本発明の一態様のトランジスタは、図２６（Ａ）、（Ｂ）に示すようなセルフアラ
イン型のトップゲート構造であってもよい。図２６（Ａ）の構造において、ソース領域９
５１およびドレイン領域９６１は、ソース電極層９５０およびドレイン電極層９６０の接
触による酸素欠陥の生成、およびゲート電極層９２０をマスクとしてホウ素、リン、アル
ゴンなどの不純物をドーピングすることによって形成することができる。また、図２６（
Ｂ）の構造において、ソース領域９５１およびドレイン領域９６１は、上記ドーピングに
替えて酸化物半導体層９４０の一部と接するように窒化珪素膜などの水素を含む絶縁膜９
７５を形成し、水素を酸化物半導体層９４０の一部に拡散させることで形成することがで
きる。
また、本発明の一態様のトランジスタは、図２７（Ａ）に示すようなセルフアライン型の
トップゲート構造であってもよい。図２７（Ａ）の構造において、ソース領域９５１およ
びドレイン領域９６１は、ソース電極層９５０およびドレイン電極層９６０の接触による
酸素欠陥の生成、およびゲート絶縁膜９３０をマスクとしてホウ素、リン、アルゴンなど
の不純物をドーピングすることによって形成することができる。図２７（Ａ）の構造にお
いて、ソース電極層９５０、ドレイン電極層９６０およびゲート電極層９２０は同一の工
程で形成することができる。
また、本発明の一態様のトランジスタは、図２７（Ｂ）に示すようなセルフアライン型の
トップゲート構造であってもよい。図２７（Ｂ）の構造において、ソース領域９５１およ
びドレイン領域９６１は、ゲート絶縁膜９３０をマスクとしてホウ素、リン、アルゴンな
どの不純物をドーピングすることに加え、酸化物半導体層９４０の一部と接するように窒
化珪素膜などの水素を含む絶縁膜９７５を形成し、水素を酸化物半導体層９４０の一部に
拡散させることで形成することができる。当該構成では、より低抵抗のソース領域９５１
およびドレイン領域９６１を形成することができる。なお、上記不純物をドーピングしな
い構成、または絶縁膜９７５を形成しない構成とすることもできる。
なお、酸化物半導体層において酸素欠損を形成する元素を、不純物（不純物元素）として
説明する。不純物元素の代表例としては、ホウ素、炭素、窒素、フッ素、アルミニウム、
シリコン、リン、塩素、希ガス元素等がある。希ガス元素の代表例としては、ヘリウム、
ネオン、アルゴン、クリプトンおよびキセノンがある。
不純物元素の添加により酸素欠損が形成された酸化物半導体に水素を添加すると、酸素欠
損サイトに水素が入り伝導帯近傍にドナー準位が形成される。この結果、酸化物半導体は
、導電性が高くなり、導電体化する。導電体化された酸化物半導体を酸化物導電体という
ことができる。一般に、酸化物半導体は、エネルギーギャップが大きいため、可視光に対
して透光性を有する。一方、酸化物導電体は、伝導帯近傍にドナー準位を有する酸化物半
導体である。したがって、該ドナー準位による吸収の影響は小さく、可視光に対して酸化
物半導体と同程度の透光性を有する。
ここで、酸化物導電体で形成される膜（以下、酸化物導電体層という。）における、抵抗
率の温度依存性について、図３６を用いて説明する。
ここでは、酸化物導電体層を有する試料を作製した。酸化物導電体層としては、酸化物半
導体層が窒化シリコン膜に接することで形成された酸化物導電体層（ＯＣ＿ＳｉＮｘ）、
ドーピング装置において酸化物半導体層にアルゴンが添加され、且つ窒化シリコン膜と接
することで形成された酸化物導電体層（ＯＣ＿Ａｒ ｄｏｐｅ＋ＳｉＮｘ）、またはプラ
ズマ処理装置において酸化物半導体層がアルゴンプラズマに曝され、且つ窒化シリコン膜
と接することで形成された酸化物導電体層（ＯＣ＿Ａｒ ｐｌａｓｍａ＋ＳｉＮｘ）を作
製した。なお、窒化シリコン膜は、水素を含む。
酸化物導電体層（ＯＣ＿ＳｉＮｘ）を含む試料の作製方法を以下に示す。ガラス基板上に
、厚さ４００ｎｍの酸化窒化シリコン膜をプラズマＣＶＤ法により形成した後、酸素プラ
ズマに曝し、酸素イオンを酸化窒化シリコン膜に添加することで、加熱により酸素を放出
する酸化窒化シリコン膜を形成した。次に、加熱により酸素を放出する酸化窒化シリコン
膜上に、原子数比がＩｎ：Ｇａ：Ｚｎ＝５：５：６のスパッタリングターゲットを用いた
スパッタ法により、厚さ１００ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物膜を形成し、４５０℃の窒
素雰囲気で加熱処理した後、４５０℃の窒素および酸素の混合ガス雰囲気で加熱処理した
。次に、プラズマＣＶＤ法で、厚さ１００ｎｍの窒化シリコン膜を形成した。次に、３５
０℃の窒素および酸素の混合ガス雰囲気で加熱処理した。
酸化物導電体層（ＯＣ＿Ａｒ ｄｏｐｅ＋ＳｉＮｘ）を含む試料の作製方法を以下に示す
。ガラス基板上に、厚さ４００ｎｍの酸化窒化シリコン膜をプラズマＣＶＤ法により形成
した後、酸素プラズマに曝し、酸素イオンを酸化窒化シリコン膜に添加することで、加熱
により酸素を放出する酸化窒化シリコン膜を形成した。次に、加熱により酸素を放出する
酸化窒化シリコン膜上に、原子数比がＩｎ：Ｇａ：Ｚｎ＝５：５：６のスパッタリングタ
ーゲットを用いたスパッタ法により、厚さ１００ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物膜を形成
し、４５０℃の窒素雰囲気で加熱処理した後、４５０℃の窒素および酸素の混合ガス雰囲
気で加熱処理した。次に、ドーピング装置を用いて、Ｉｎ−Ｇａ−Ｚｎ酸化物膜に、加速
電圧を１０ｋＶとし、ドーズ量が５×１０１４／ｃｍ２のアルゴンを添加して、Ｉｎ−Ｇ
ａ−Ｚｎ酸化物膜に酸素欠損を形成した。次に、プラズマＣＶＤ法で、厚さ１００ｎｍの
窒化シリコン膜を形成した。次に、３５０℃の窒素および酸素の混合ガス雰囲気で加熱処
理した。
酸化物導電体層（ＯＣ＿Ａｒ ｐｌａｓｍａ＋ＳｉＮｘ）を含む試料の作製方法を以下に
示す。ガラス基板上に、厚さ４００ｎｍの酸化窒化シリコン膜をプラズマＣＶＤ法により
形成した後、酸素プラズマに曝すことで、加熱により酸素を放出する酸化窒化シリコン膜
を形成した。次に、加熱により酸素を放出する酸化窒化シリコン膜上に、原子数比がＩｎ
：Ｇａ：Ｚｎ＝５：５：６のスパッタリングターゲットを用いたスパッタ法により、厚さ
１００ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物膜を形成し、４５０℃の窒素雰囲気で加熱処理した
後、４５０℃の窒素および酸素の混合ガス雰囲気で加熱処理した。次に、プラズマ処理装
置において、アルゴンプラズマを発生させ、加速させたアルゴンイオンをＩｎ−Ｇａ−Ｚ
ｎ酸化物膜に衝突させることで酸素欠損を形成した。次に、プラズマＣＶＤ法で、厚さ１
００ｎｍの窒化シリコン膜を形成した。次に、３５０℃の窒素および酸素の混合ガス雰囲
気で加熱処理した。
次に、各試料の抵抗率を測定した結果を図３６に示す。ここで、抵抗率の測定は４端子の
ｖａｎ−ｄｅｒ−Ｐａｕｗ法で行った。図３６において、横軸は測定温度を示し、縦軸は
抵抗率を示す。また、酸化物導電体層（ＯＣ＿ＳｉＮｘ）の測定結果を四角印で示し、酸
化物導電体層（ＯＣ＿Ａｒ ｄｏｐｅ＋ＳｉＮｘ）の測定結果を三角印で示し、酸化物導
電体層（ＯＣ＿Ａｒ ｐｌａｓｍａ＋ＳｉＮｘ）の測定結果を丸印で示す。
なお、図示しないが、窒化シリコン膜と接しない酸化物半導体層は、抵抗率が高く、抵抗
率の測定が困難であった。このため、酸化物導電体層は、酸化物半導体層より抵抗率が低
いことがわかる。
図３６からわかるように、酸化物導電体層（ＯＣ＿Ａｒ ｄｏｐｅ＋ＳｉＮｘ）および酸
化物導電体層（ＯＣ＿Ａｒ ｐｌａｓｍａ＋ＳｉＮｘ）が、酸素欠損および水素を含む場
合、抵抗率の変動が小さい。代表的には、８０Ｋ以上２９０Ｋ以下において、抵抗率の変
動率は、±２０％未満である。または、１５０Ｋ以上２５０Ｋ以下において、抵抗率の変
動率は、±１０％未満である。即ち、酸化物導電体は、縮退半導体であり、伝導帯端とフ
ェルミ準位とが一致または略一致していると推定される。このため、酸化物導電体層をト
ランジスタのソース領域およびドレイン領域として用いることで、酸化物導電体層とソー
ス電極およびドレイン電極として機能する導電膜との接触がオーミック接触となり、酸化
物導電体層とソース電極およびドレイン電極として機能する導電膜との接触抵抗を低減で
きる。また、酸化物導電体の抵抗率は温度依存性が低いため、酸化物導電体層とソース電
極およびドレイン電極として機能する導電膜との接触抵抗の変動量が少なく、信頼性の高
いトランジスタを作製することが可能である。
また、本発明の一態様のトランジスタは、図２８（Ａ）、（Ｂ）に示すように、ゲート絶
縁膜９３５を介して酸化物半導体層９４０と重なるように導電膜９２１を備えていてもよ
い。なお、図２８（Ａ）、（Ｂ）では、図２６（Ａ）、（Ｂ）に示すトランジスタに導電
膜９２１を備える例を示したが、図２７（Ａ）、（Ｂ）に示すトランジスタに導電膜９２
１を備えることもできる。
本発明の一態様である表示装置では、上述したように酸化物半導体を活性層に用いる。酸
化物半導体層を用いたトランジスタは非晶質シリコンを用いたトランジスタよりも移動度
が高いため、トランジスタを小さくすることが容易であり、画素を小さくすることができ
る。また、酸化物半導体層を用いたトランジスタは可撓性を有する表示装置に優れた信頼
性を与える。ただし、本発明の一態様は、これに限定されない。場合によっては、または
、状況に応じて、活性層は、酸化物半導体以外の半導体を有していてもよい。
なお、図１９（Ａ）、（Ｂ）などに示すように、ゲート電極層９２０の幅は酸化物半導体
層９４０の幅よりも大きくすることが好ましい。バックライトを有する表示装置では当該
ゲート電極層が遮光層となり、酸化物半導体層９４０に光が照射されることによる電気特
性の劣化を抑制することができる。また、ＥＬ表示装置などでは、トップゲート型のトラ
ンジスタを用いることでゲート電極層を遮光層とすることができる。
以下に、発明の一態様のトランジスタの構成要素について、詳細に説明する。
基板９００は、可撓性基板への転置工程を行いやすくするために硬質基板であることが好
ましい。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板、金属基板等
を用いることができる。なお、基板９００は実施の形態１に示す第１の基板４６２に相当
する。
有機樹脂層９１０には、例えば、エポキシ樹脂、アラミド樹脂、アクリル樹脂、ポリイミ
ド樹脂、ポリアミド樹脂、ポリアミドイミド樹脂等の有機樹脂膜を用いることができる。
なお、有機樹脂層９１０は実施の形態１に示す有機樹脂層３２０ａに相当する。
絶縁膜９１５には、例えば、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、ま
たは窒化酸化シリコン膜の単層、またはこれらの積層を用いることができる。なお、絶縁
膜９１５は実施の形態１に示す第１の絶縁膜３２１ａに相当する。
ゲート電極層９２０および導電膜９２１には、クロム（Ｃｒ）、銅（Ｃｕ）、アルミニウ
ム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、亜鉛（Ｚｎ）、モリブデン（Ｍｏ）、タンタル（
Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）、マンガン（Ｍｎ）、ニッケル（Ｎｉ）、
鉄（Ｆｅ）、コバルト（Ｃｏ）から選ばれた金属元素、または上述した金属元素を成分と
する合金か、上述した金属元素を組み合わせた合金等を用いて形成することができる。ま
た、ゲート電極層９２０は、単層構造でも、二層以上の積層構造としてもよい。
また、ゲート電極層９２０および導電膜９２１には、インジウム錫酸化物、酸化タングス
テンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタ
ンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化
物、酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用す
ることもできる。また、上記透光性を有する導電性材料と、上記金属元素の積層構造とす
ることもできる。
また、ゲート電極層９２０と絶縁膜９３２との間に、Ｉｎ−Ｇａ−Ｚｎ系酸窒化物半導体
膜、Ｉｎ−Ｓｎ系酸窒化物半導体膜、Ｉｎ−Ｇａ系酸窒化物半導体膜、Ｉｎ−Ｚｎ系酸窒
化物半導体膜、Ｓｎ系酸窒化物半導体膜、Ｉｎ系酸窒化物半導体膜、金属窒化膜（ＩｎＮ
、ＺｎＮ等）等を設けてもよい。
ゲート絶縁膜９３０として機能する絶縁膜９３１、９３２としては、プラズマ化学気相堆
積（ＰＥＣＶＤ：（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ
Ｄｅｐｏｓｉｔｉｏｎ））法、スパッタ法等により、酸化シリコン膜、酸化窒化シリコン
膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸
化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネ
シウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオジム膜を一種以上含む絶縁層
を、それぞれ用いることができる。なお、ゲート絶縁膜９３０は、絶縁膜９３１、９３２
の積層構造とせずに、上述の材料から選択された単層の絶縁膜、または３層以上の絶縁膜
を用いてもよい。
なお、トランジスタのチャネル形成領域として機能する酸化物半導体層９４０と接する絶
縁膜９３２は、酸化物絶縁膜であることが好ましく、化学量論的組成よりも過剰に酸素を
含有する領域（酸素過剰領域）を有することがより好ましい。別言すると、絶縁膜９３２
は、酸素を放出することが可能な絶縁膜である。なお、絶縁膜９３２に酸素過剰領域を設
けるには、例えば、酸素雰囲気下にて絶縁膜９３２を形成すればよい。または、成膜後の
絶縁膜９３２に酸素を導入して、酸素過剰領域を形成してもよい。酸素の導入方法として
は、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ
処理法等を用いることができる。
また、絶縁膜９３１、９３２として、酸化ハフニウムを用いる場合、以下の効果を奏する
。酸化ハフニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。したが
って、等価酸化膜厚に対して物理的な膜厚を大きくできるため、等価酸化膜厚を１０ｎｍ
以下または５ｎｍ以下とした場合でも、トンネル電流によるリーク電流を小さくすること
ができる。すなわち、オフ電流の小さいトランジスタを実現することができる。さらに、
結晶構造を有する酸化ハフニウムは、非晶質構造を有する酸化ハフニウムと比べて高い比
誘電率を備える。したがって、オフ電流の小さいトランジスタとするためには、結晶構造
を有する酸化ハフニウムを用いることが好ましい。結晶構造の例としては、単斜晶系や立
方晶系などが挙げられる。ただし、本発明の一態様は、これらに限定されない。
なお、本実施の形態では、絶縁膜９３１として窒化シリコン膜を形成し、絶縁膜９３２と
して酸化シリコン膜を形成する。窒化シリコン膜は、酸化シリコン膜と比較して比誘電率
が高く、酸化シリコン膜と同等の静電容量を得るのに必要な膜厚が大きいため、トランジ
スタのゲート絶縁膜９３０として、窒化シリコン膜を含むことで絶縁膜を物理的に厚膜化
することができる。よって、トランジスタの絶縁耐圧を向上させて、トランジスタの静電
破壊を抑制することができる。
酸化物半導体層９４０は、代表的には、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ
−Ｚｎ酸化物（Ｍは、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆ
）がある。とくに、酸化物半導体層９４０としては、Ｉｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ａｌ
、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆ）を用いると好ましい。
酸化物半導体層９４０がＩｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌ
ａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆ）の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用い
るスパッタターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ま
しい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚ
ｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝５：５：６、Ｉｎ：Ｍ：Ｚｎ＝３：１：２が好ましい
。なお、成膜される酸化物半導体層９４０の原子数比はそれぞれ、誤差として上記のスパ
ッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含
む。
なお、酸化物半導体層９４０がＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＺｎおよびＯを除いて
のＩｎとＭの原子数比率は、好ましくはＩｎが２５ａｔｏｍｉｃ％以上、Ｍが７５ａｔｏ
ｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％以上、Ｍが６６ａｔｏｍｉｃ
％未満とする。
また、酸化物半導体層９４０は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅ
Ｖ以上、より好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸化
物半導体を用いることで、トランジスタのオフ電流を低減することができる。
また、酸化物半導体層９４０の厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以
上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。
また、酸化物半導体層９４０としては、キャリア密度の低い酸化物半導体層を用いる。例
えば、酸化物半導体層９４０は、キャリア密度が１×１０１７個／ｃｍ３以下、好ましく
は１×１０１５個／ｃｍ３以下、さらに好ましくは１×１０１３個／ｃｍ３以下、より好
ましくは１×１０１１個／ｃｍ３以下とする。
なお、これらに限られず、必要とするトランジスタの半導体特性および電気特性（電界効
果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とす
るトランジスタの半導体特性を得るために、酸化物半導体層９４０のキャリア密度や不純
物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとする
ことが好ましい。
酸化物半導体層において、水素、窒素、炭素、シリコン、および主成分以外の金属元素は
不純物となる。例えば、水素および窒素は、ドナー準位の形成に寄与し、キャリア密度を
増大させてしまう。また、シリコンは、酸化物半導体層中で不純物準位を形成する。当該
不純物準位はトラップとなり、トランジスタの電気特性を劣化させることがある。酸化物
半導体層中や、他の層との界面において不純物濃度を低減させることが好ましい。
なお、酸化物半導体層をチャネルとするトランジスタに安定した電気特性を付与するため
には、酸化物半導体層中の不純物濃度を低減し、酸化物半導体層を真性または実質的に真
性にすることが有効である。ここで、実質的に真性とは、酸化物半導体層のキャリア密度
が、１×１０１７／ｃｍ３未満であること、好ましくは１×１０１５／ｃｍ３未満である
こと、さらに好ましくは１×１０１３／ｃｍ３未満、特に好ましくは８×１０１１／ｃｍ
３未満、さらに好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０／
ｃｍ３未満であり、１×１０−９／ｃｍ３以上であることを指す。
酸化物半導体層を真性または実質的に真性とするためには、ＳＩＭＳ（Ｓｅｃｏｎｄａｒ
ｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）分析において、例えば、酸化物半導
体層のある深さにおいて、または、酸化物半導体層のある領域において、シリコン濃度を
１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満
、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする部分を有することとする
。また、水素濃度は、例えば、酸化物半導体層のある深さにおいて、または、酸化物半導
体層のある領域において、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１
９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さら
に好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下とする部分を有することとする。また
、窒素濃度は、例えば、酸化物半導体層のある深さにおいて、または、酸化物半導体層の
ある領域において、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔ
ｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ま
しくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする部分を有することとする。
また、酸化物半導体層が結晶を含む場合、シリコンや炭素が高濃度で含まれると、酸化物
半導体層の結晶性を低下させることがある。酸化物半導体層の結晶性を低下させないため
には、例えば、酸化物半導体層のある深さにおいて、または、酸化物半導体層のある領域
において、シリコン濃度を１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１
８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とす
る部分を有することとする。また、例えば、酸化物半導体層のある深さにおいて、または
、酸化物半導体層のある領域において、炭素濃度を１×１０１９ａｔｏｍｓ／ｃｍ３未満
、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔ
ｏｍｓ／ｃｍ３未満とする部分を有することとする。
具体的に、高純度化された酸化物半導体層をチャネル形成領域に用いたトランジスタのオ
フ電流が低いことは、いろいろな実験により証明できる。例えば、チャネル幅が１×１０
６μｍでチャネル長が１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（
ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナラ
イザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。こ
の場合、トランジスタのチャネル幅で規格化したオフ電流は、１００ｚＡ／μｍ以下であ
ることが分かる。また、容量素子とトランジスタとを接続して、容量素子に流入または容
量素子から流出する電荷を当該トランジスタで制御する回路を用いて、オフ電流の測定を
行った。当該測定では、上記トランジスタに高純度化された酸化物半導体層をチャネル形
成領域に用い、容量素子の単位時間あたりの電荷量の推移から当該トランジスタのオフ電
流を測定した。その結果、トランジスタのソース電極とドレイン電極間の電圧が３Ｖの場
合に、数十ｙＡ／μｍという、さらに低いオフ電流が得られることが分かった。したがっ
て、高純度化された酸化物半導体層をチャネル形成領域に用いたトランジスタは、オフ電
流が、結晶性を有するシリコンを用いたトランジスタに比べて著しく低い。
ソース電極層９５０およびドレイン電極層９６０には、酸化物半導体層から酸素を引き抜
く性質を有する導電膜を用いると好ましい。例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍ
ｏ、Ｗ、Ｎｉ、Ｍｎ、Ｎｄ、Ｓｃなどを用いることができる。また、上記材料の合金や上
記材料の導電性窒化物を用いてもよい。また、上記材料、上記材料の合金、および上記材
料の導電性窒化物から選ばれた複数の材料の積層であってもよい。代表的には、特に酸素
と結合しやすいＴｉや、後のプロセス温度が比較的高くできることなどから、融点の高い
Ｗを用いることがより好ましい。また、低抵抗のＣｕまたはＣｕ−Ｘ合金（Ｘは、Ｍｎ、
Ｎｉ、Ｃｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、またはＴｉ）や上記材料とＣｕまたはＣｕ−Ｘ合
金との積層を用いてもよい。
なお、Ｃｕ−Ｘ合金（Ｘは、Ｍｎ、Ｎｉ、Ｃｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、またはＴｉ）
は、加熱処理により酸化物半導体層と接する領域、または絶縁膜と接する領域に被覆膜が
形成される場合がある。被覆膜は、Ｘを含む化合物で形成される。Ｘを含む化合物の一例
としては、Ｘの酸化物、Ｉｎ−Ｘ酸化物、Ｇａ−Ｘ酸化物、Ｉｎ−Ｇａ−Ｘ酸化物、Ｉｎ
−Ｇａ−Ｚｎ−Ｘ酸化物等がある。被覆膜が形成されることで、被覆膜がブロッキング膜
となり、Ｃｕ−Ｘ合金膜中のＣｕが、酸化物半導体層に入り込むことを抑制することがで
きる。
酸化物半導体層から酸素を引き抜く性質を有する導電膜の作用により、酸化物半導体層中
の酸素が脱離し、酸化物半導体層中に酸素欠損が形成される。膜中に僅かに含まれる水素
と当該酸素欠損が結合することにより当該領域は顕著にｎ型化する。したがって、ｎ型化
した当該領域はトランジスタのソースまたはドレインとして作用させることができる。
絶縁膜９７０、９８０、９９０は、保護絶縁膜としての機能を有する。例えば、絶縁膜９
７０は、酸素を透過することのできる絶縁膜である。なお、絶縁膜９７０は、後に形成す
る絶縁膜９８０を形成する際の、酸化物半導体層９４０へのダメージ緩和膜としても機能
する。
絶縁膜９７０としては、厚さが５ｎｍ以上１５０ｎｍ以下、好ましくは５ｎｍ以上５０ｎ
ｍ以下の酸化シリコン、酸化窒化シリコン等を用いることができる。なお、本明細書中に
おいて、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多い膜を
指し、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多い膜を指
す。
また、絶縁膜９７０は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により
、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が
３×１０１７ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。これは、絶縁膜９７０に含
まれる欠陥密度が多いと、該欠陥に酸素が結合してしまい、絶縁膜９７０における酸素の
透過量が減少してしまうためである。
絶縁膜９８０は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用
いて形成する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、加
熱により酸素の一部が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸
化物絶縁膜はＴＤＳ分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａ
ｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化
物絶縁膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７
００℃以下、または１００℃以上５００℃以下の範囲が好ましい。
絶縁膜９８０としては、厚さが３０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以上４
００ｎｍ以下の、酸化シリコン、酸化窒化シリコン等を用いることができる。
また、絶縁膜９８０は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により
、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が
１．５×１０１８ｓｐｉｎｓ／ｃｍ３未満、さらには１×１０１８ｓｐｉｎｓ／ｃｍ３以
下であることが好ましい。なお、絶縁膜９８０は、絶縁膜９７０と比較して酸化物半導体
層９４０から離れているため、絶縁膜９７０より、欠陥密度が多くともよい。
また、絶縁膜９７０、９８０は、同種の材料の絶縁膜を用いることができるため、絶縁膜
９７０と絶縁膜９８０との界面の明確な確認が困難な場合がある。したがって、本実施の
形態においては、絶縁膜９７０と絶縁膜９８０の界面は、破線で図示している。なお、本
実施の形態においては、絶縁膜９７０と絶縁膜９８０の２層構造について説明したが、こ
れに限定されず、例えば、絶縁膜９７０の単層構造、絶縁膜９８０の単層構造、または３
層以上の積層構造としてもよい。
絶縁膜９９０は、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキングで
きる機能を有する。絶縁膜９９０を設けることで、酸化物半導体層９４０からの酸素の外
部への拡散と、外部から酸化物半導体層９４０への水素、水等の入り込みを防ぐことがで
きる。絶縁膜９９０としては、例えば、窒化物絶縁膜を用いることができる。該窒化物絶
縁膜としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニ
ウム等がある。なお、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキン
グ効果を有する窒化物絶縁膜の代わりに、酸素、水素、水等のブロッキング効果を有する
酸化物絶縁膜を設けてもよい。酸素、水素、水等のブロッキング効果を有する酸化物絶縁
膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウ
ム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等
がある。
また、酸化物半導体層９４０は、複数の酸化物半導体層が積層された構造でもよい。例え
ば、図２０（Ａ）に示すトランジスタのように、酸化物半導体層９４０を第１の酸化物半
導体層９４１ａと第２の酸化物半導体層９４１ｂの積層とすることができる。第１の酸化
物半導体層９４１ａと第２の酸化物半導体層９４１ｂに、異なる原子数比の金属酸化物を
用いてもよい。例えば、一方の酸化物半導体層に二種類の金属を含む酸化物、三種類の金
属を含む酸化物、四種類の金属を含む酸化物のうち一つを用い、他方の酸化物半導体層に
一方の酸化物半導体層と異なる二種類の金属を含む酸化物、三種類の金属を含む酸化物、
四種類の金属を含む酸化物を用いてもよい。
また、第１の酸化物半導体層９４１ａと第２の酸化物半導体層９４１ｂの構成元素を同一
とし、両者の原子数比を異ならせてもよい。例えば、一方の酸化物半導体層の原子数比を
Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、５：５：６、または３：１：２とし、他方の酸化物半導
体層の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２、１：３：４、１：３：６、１：４：５
、１：６：４、または１：９：６である酸化物半導体層で形成することができる。なお、
各酸化物半導体層の原子数比は、誤差として上記の原子数比のプラスマイナス２０％の変
動を含む。
このとき、一方の酸化物半導体層と他方の酸化物半導体層のうち、ゲート電極に近い側（
チャネル側）の酸化物半導体層のＩｎとＧａの原子数比をＩｎ≧Ｇａ（ＩｎはＧａ以上）
とし、ゲート電極から遠い側（バックチャネル側）の酸化物半導体層のＩｎとＧａの原子
数比をＩｎ＜Ｇａとすることで、電界効果移動度の高いトランジスタを作製することがで
きる。一方、チャネル側の酸化物半導体層のＩｎとＧａの原子数比をＩｎ＜Ｇａとし、バ
ックチャネル側の酸化物半導体層のＩｎとＧａの原子数比をＩｎ≧Ｇａ（ＩｎはＧａ以上
）とすることで、トランジスタの経時変化や信頼性試験によるしきい値電圧の変動量を低
減することができる。
また、トランジスタの半導体膜を第１の酸化物半導体層乃至第３の酸化物半導体層からな
る３層構造としてもよい。このとき、第１の酸化物半導体層乃至第３の酸化物半導体層の
構成元素を同一とし、且つそれぞれの原子数比を異ならせてもよい。半導体膜を３層構造
とするトランジスタの構成について、図２０（Ｂ）および図２９（Ａ）、（Ｂ）を用いて
説明する。なお、半導体膜を多層構造とする構成は、本実施の形態に示す他のトランジス
タに適用することもできる。
図２０（Ｂ）および図２９（Ａ）、（Ｂ）に示すトランジスタ型では、第３の酸化物半導
体層９４２ａ、第２の酸化物半導体層９４２ｂ、および第１の酸化物半導体層９４２ｃが
ゲート絶縁膜側から順に積層されている。
第１の酸化物半導体層９４２ｃおよび第３の酸化物半導体層９４２ａを構成する材料は、
ＩｎＭ１ｘＺｎｙＯｚ（ｘ≧１（ｘは１以上）、ｙ＞１、ｚ＞０、Ｍ１＝Ｇａ、Ｈｆ等）
で表記できる材料を用いる。また、第２の酸化物半導体層９４２ｂを構成する材料は、Ｉ
ｎＭ２ｘＺｎｙＯｚ（ｘ≧１（ｘは１以上）、ｙ≧ｘ（ｙはｘ以上）、ｚ＞０、Ｍ２＝Ｇ
ａ、Ｓｎ等）で表記できる材料を用いる。
第１の酸化物半導体層９４２ｃの伝導帯下端および第３の酸化物半導体層９４２ａの伝導
帯下端に比べて第２の酸化物半導体層９４２ｂの伝導帯下端が真空準位から最も深くなる
ような井戸型構造を構成するように、第１、第２、および第３の酸化物半導体層の材料を
適宜選択する。
例えば、第１の酸化物半導体層９４２ｃおよび第３の酸化物半導体層９４２ａを原子数比
がＩｎ：Ｇａ：Ｚｎ＝１：１：１、１：３：２、１：３：４、１：３：６、１：４：５、
１：６：４、または１：９：６である酸化物半導体層で形成し、第２の酸化物半導体層９
４２ｂの原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１、５：５：６、または３：１：２であ
る酸化物半導体層で形成することができる。
第１の酸化物半導体層９４２ｃ乃至第３の酸化物半導体層９４２ａの構成元素は同一であ
るため、第２の酸化物半導体層９４２ｂは、第３の酸化物半導体層９４２ａとの界面にお
ける欠陥準位（トラップ準位）が少ない。詳細には、当該欠陥準位（トラップ準位）は、
ゲート絶縁膜と第３の酸化物半導体層９４２ａとの界面における欠陥準位よりも少ない。
このため、上記のように酸化物半導体層が積層されていることで、トランジスタの経時変
化や信頼性試験によるしきい値電圧の変動量を低減することができる。
また、第１の酸化物半導体層９４２ａの伝導帯下端および第３の酸化物半導体層９４２ｃ
の伝導帯下端に比べて第２の酸化物半導体層９４２ｂの伝導帯下端が真空準位から最も深
くなるような井戸型構造を構成するように、第１、第２、および第３の酸化物半導体層の
材料を適宜選択することで、トランジスタの電界効果移動度を高めることが可能であると
共に、トランジスタの経時変化や信頼性試験によるしきい値電圧の変動量を低減すること
ができる。
また、第１の酸化物半導体層９４２ａ乃至第３の酸化物半導体層９４２ｃに、結晶性の異
なる酸化物半導体を適用してもよい。なお、少なくともチャネル形成領域となりうる第２
の酸化物半導体層９４２ｂは結晶性を有する膜であることが好ましく、表面に対して垂直
方向にｃ軸配向した膜であることがより好ましい。
なお、図２９（Ａ）などに示すトップゲート型トランジスタのチャネル形成領域における
チャネル幅方向の断面は、図３５に示すような構成であることが好ましい。当該構成にお
いて、ゲート電極層９２０は、酸化物半導体層９４０のチャネル幅方向を電気的に取り囲
み、オン電流が高められる。このようなトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ
ｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造とよぶ。
また、図２８（Ａ）、（Ｂ）に示すような導電膜９２１を有するような構成において、ゲ
ート電極層９２０と導電膜９２１を同電位とする場合には図３５（Ｂ）に示すように、コ
ンタクトホールを介して両者を接続させてもよい。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることが
できる。
（実施の形態６）
本実施の形態では、本発明の一態様である表示装置に含まれるトランジスタについて説明
する。
本発明の一態様の表示装置に含まれるトランジスタは各々の構造が一様でなくてもよい。
例えば、表示装置の画素部に含まれるトランジスタと当該画素部を駆動するための駆動回
路部に用いるトランジスタを異なる構成とすることで、それぞれに適した電気特性与える
ことができ、かつ表示装置の信頼性を向上させることができる。
また、駆動回路部に含まれるトランジスタは、ダブルゲート構造とすることによって電界
効果移動度の高いトランジスタとすることもできる。
また、駆動回路部と画素部に含まれるトランジスタのチャネル長が異なってもよい。代表
的には、駆動回路部に含まれるトランジスタ１９４のチャネル長を２．５μｍ未満、また
は１．４５μｍ以上２．２μｍ以下とすることができる。一方、画素部に含まれるトラン
ジスタ１９０のチャネル長を２．５μｍ以上、または２．５μｍ以上２０μｍ以下とする
ことができる。
駆動回路部に含まれるトランジスタのチャネル長を、２．５μｍ未満、好ましくは１．４
５μｍ以上２．２μｍ以下とすることで、画素部に含まれるトランジスタと比較して、電
界効果移動度を高めることが可能であり、オン電流増大させることができる。この結果、
高速動作が可能な駆動回路部を作製することができる。
また、駆動回路部に含まれるトランジスタの電界効果移動度が高いことで、入力端子数を
削減することができる。
図３０は図２に示す液晶表示装置の画素部に含まれるトランジスタとして図２６（Ａ）に
示すトランジスタを適用し、駆動回路部に含まれるトランジスタとして図２９（Ａ）に示
すトランジスタを適用した例である。また、図３１は図３に示すＥＬ表示装置に対して画
素部および駆動回路部に異なるトランジスタを適用した例である。また、画素部に含まれ
るトランジスタとしては、図２６（Ｂ）、図２７（Ａ）、（Ｂ）に示すトランジスタを適
用することもできる。また、駆動回路部に含まれるトランジスタとしては、図２９（Ａ）
、（Ｂ）、および図２７（Ａ）、（Ｂ）の酸化物半導体層を多層構造にしたトランジスタ
を適用することもできる。
画素部に含まれるトランジスタは、バックライトまたはＥＬ素子からの光照射に対して信
頼性の高いトランジスタが望まれる。例えば、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１
である材料をターゲットに用いたスパッタ法で成膜した酸化物半導体層をチャネル形成領
域に用いることで光照射に対して信頼性の高いトランジスタを形成することができる。
一方、駆動回路部に含まれるトランジスタは電界効果移動度が高いトランジスタが望まれ
る。上述した構成のほかに、例えば、原子数比がＩｎ：Ｇａ：Ｚｎ＝３：１：２である材
料をターゲットに用いたスパッタ法で成膜した酸化物半導体層をチャネル形成領域に用い
ることで電界効果移動度の高いトランジスタを形成することができる。
本実施の形態では、一方のトランジスタの酸化物半導体層を積層構造とすることで、上記
２種類のトランジスタの工程を簡易に同一基板上に作り分けられる方法を図３２および図
３３を用いて説明する。なお、図面の左側には画素部に用いるトランジスタとして図２６
（Ａ）のトランジスタと同様の構成のトランジスタＡのチャネル長方向の断面を例示する
。また、図面の右側には駆動回路部に用いるトランジスタとして図２９（Ａ）のトランジ
スタと同様の構成のトランジスタＢのチャネル長方向の断面を例示する。なお、トランジ
スタＡおよびトランジスタＢで共通する符号はどちらか一方のみに付する。また、本実施
の形態で説明するトランジスタの作製方法には、実施の形態１で説明した可撓性基板への
転置するための要素（有機樹脂層など）の作製方法を含む。
基板９００には、ガラス基板、セラミック基板、石英基板、サファイア基板などを用いる
ことができる。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基
板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉ
ｎｓｕｌａｔｏｒ）基板などを用いることも可能であり、これらの基板上に半導体素子が
設けられたものを用いてもよい。
有機樹脂層９１０には、例えば、エポキシ樹脂、アラミド樹脂、アクリル樹脂、ポリイミ
ド樹脂、ポリアミド樹脂、ポリアミドイミド樹脂等の有機樹脂膜を用いることができる。
中でもポリイミド樹脂を用いると耐熱性が高いため好ましい。ポリイミド樹脂を用いる場
合、該ポリイミド樹脂の膜厚は、３ｎｍ以上２０μｍ以下、好ましくは５００ｎｍ以上２
μｍ以下である。該ポリイミド樹脂は、スピンコート法、ディップコート法、ドクターブ
レード法等により形成することができる。
絶縁膜９１５としては、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、窒化酸
化シリコン膜等を用いることができ、スパッタ法やＣＶＤ法等で形成することができる。
絶縁層９３５は、プラズマＣＶＤ法またはスパッタ法等により、酸化アルミニウム、酸化
マグネシウム、酸化シリコン、酸化窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸
化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよ
び酸化タンタルなどの酸化物絶縁膜、窒化シリコン、窒化酸化シリコン、窒化アルミニウ
ム、窒化酸化アルミニウムなどの窒化物絶縁膜、または上記材料を混合した膜を用いて形
成することができる。また、上記材料の積層であってもよく、少なくとも酸化物半導体層
と接する上層は酸化物半導体層への酸素の供給源となりえる過剰な酸素を含む材料で形成
することが好ましい。
また、絶縁層９３５にイオン注入法、イオンドーピング法、プラズマイマージョンイオン
インプランテーション法、プラズマ処理法などを用いて酸素を添加してもよい。酸素を添
加することによって、絶縁層９３５から酸化物半導体層への酸素の供給をさらに容易にす
ることができる。
なお、基板９００の表面が絶縁体であり、後に設ける酸化物半導体層への不純物拡散の影
響が無い場合は、絶縁層９３５を設けない構成とすることができる。また、図２８（Ａ）
、（Ｂ）に示す例のように、絶縁膜９１５上に導電膜９２１を形成し、当該導電膜上に絶
縁層９３５を形成してもよい。
次に、絶縁層９３５上に、駆動回路用トランジスタにおける第１の酸化物半導体層９４２
ｃとなる第１の酸化物半導体膜９４０ｃ、第２の酸化物半導体層９４２ｂとなる第２の酸
化物半導体膜９４０ｂをスパッタリング法、ＣＶＤ法、ＭＢＥ法などを用いて成膜する。
次に、リソグラフィ法を用いてレジストマスク８０１を駆動回路領域に形成する（図３２
（Ａ）参照）。そして当該レジストマスクを用いて第１の酸化物半導体膜９４０ｃおよび
第２の酸化物半導体膜９４０ｂを選択的にエッチングし、第１の酸化物半導体層９４２ｃ
および第２の酸化物半導体層９４２ｂからなる積層を形成する（図３２（Ｂ）参照）。
次に、上記積層を覆うように第３の酸化物半導体層９４２ａとなる第３の酸化物半導体膜
９４０ａを成膜する。
第１の酸化物半導体膜９４０ｃ、第２の酸化物半導体膜９４０ｂ、および第３の酸化物半
導体膜９４０ａには、実施の形態５で説明した材料を用いることができる。本実施の形態
においては、例えば、第１の酸化物半導体膜９４０ｃおよび第３の酸化物半導体膜９４０
ａにＩｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物、第２の酸化
物半導体膜９４０ｂにＩｎ：Ｇａ：Ｚｎ＝３：１：２［原子数比］のＩｎ−Ｇａ−Ｚｎ酸
化物を用いる。なお、第１の酸化物半導体膜９４０ｃ、第２の酸化物半導体膜９４０ｂ、
および第３の酸化物半導体膜９４０ａの原子数比はそれぞれ、誤差として上記の原子数比
のプラスマイナス２０％の変動を含む。また、成膜法にスパッタ法を用いる場合は、上記
材料をターゲットとして成膜することができる。
また、第１の酸化物半導体膜９４０ｃ、第２の酸化物半導体膜９４０ｂ、および第３の酸
化物半導体膜９４０ａとして用いることのできる酸化物半導体は、少なくともインジウム
（Ｉｎ）もしくは亜鉛（Ｚｎ）を含むことが好ましい。または、ＩｎとＺｎの双方を含む
ことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減
らすため、それらと共に、スタビライザーを含むことが好ましい。
スタビライザーとしては、ガリウム（Ｇａ）、スズ（Ｓｎ）、ハフニウム（Ｈｆ）、アル
ミニウム（Ａｌ）、またはジルコニウム（Ｚｒ）等がある。また、他のスタビライザーと
しては、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐ
ｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（
Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウ
ム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）等がある
。
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、Ｉｎ−Ｚｎ酸化物
、Ｓｎ−Ｚｎ酸化物、Ａｌ−Ｚｎ酸化物、Ｚｎ−Ｍｇ酸化物、Ｓｎ−Ｍｇ酸化物、Ｉｎ−
Ｍｇ酸化物、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｉｎ−Ａｌ−Ｚｎ酸化物、Ｉ
ｎ−Ｓｎ−Ｚｎ酸化物、Ｓｎ−Ｇａ−Ｚｎ酸化物、Ａｌ−Ｇａ−Ｚｎ酸化物、Ｓｎ−Ａｌ
−Ｚｎ酸化物、Ｉｎ−Ｈｆ−Ｚｎ酸化物、Ｉｎ−Ｌａ−Ｚｎ酸化物、Ｉｎ−Ｃｅ−Ｚｎ酸
化物、Ｉｎ−Ｐｒ−Ｚｎ酸化物、Ｉｎ−Ｎｄ−Ｚｎ酸化物、Ｉｎ−Ｓｍ−Ｚｎ酸化物、Ｉ
ｎ−Ｅｕ−Ｚｎ酸化物、Ｉｎ−Ｇｄ−Ｚｎ酸化物、Ｉｎ−Ｔｂ−Ｚｎ酸化物、Ｉｎ−Ｄｙ
−Ｚｎ酸化物、Ｉｎ−Ｈｏ−Ｚｎ酸化物、Ｉｎ−Ｅｒ−Ｚｎ酸化物、Ｉｎ−Ｔｍ−Ｚｎ酸
化物、Ｉｎ−Ｙｂ−Ｚｎ酸化物、Ｉｎ−Ｌｕ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ酸化
物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ａｌ
−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ酸化物を用いる
ことができる。
なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物とは、ＩｎとＧａとＺｎを主成分として
有する酸化物という意味である。また、ＩｎとＧａとＺｎ以外の金属元素が入っていても
よい。また、本明細書においては、Ｉｎ−Ｇａ−Ｚｎ酸化物で構成した膜をＩＧＺＯ膜と
も呼ぶ。
また、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない）で表記される材料を用
いてもよい。なお、Ｍは、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄから選ばれた一つの
金属元素または複数の金属元素を示す。また、Ｉｎ２ＳｎＯ５（ＺｎＯ）ｎ（ｎ＞０、且
つ、ｎは整数）で表記される材料を用いてもよい。
ただし、第２の酸化物半導体膜９４０ｂは第１の酸化物半導体膜９４０ｃおよび第３の酸
化物半導体膜９４０ａよりも電子親和力が大きい材料を選択する。
なお、酸化物半導体膜の成膜には、スパッタ法を用いることが好ましい。スパッタ法とし
ては、ＲＦスパッタ法、ＤＣスパッタ法、ＡＣスパッタ法等を用いることができる。また
、酸化物半導体膜の膜厚の分布、膜組成の分布、または結晶性の分布の均一性を向上させ
るには、ＲＦスパッタ法よりもＤＣスパッタ法またはＡＣスパッタ法を用いた方が好まし
い。
また、第２の酸化物半導体膜９４０ｂは、第１の酸化物半導体膜９４０ｃおよび第３の酸
化物半導体膜９４０ａよりもインジウムの含有量を多くするとよい。酸化物半導体では主
として重金属のｓ軌道がキャリア伝導に寄与しており、Ｉｎの含有率を多くすることによ
り、より多くのｓ軌道が重なるため、ＩｎがＧａよりも多い組成となる酸化物はＩｎがＧ
ａと同等または少ない組成となる酸化物と比較して移動度が高くなる。そのため、チャネ
ル形成領域にインジウムの含有量が多い酸化物を用いることで、高い移動度のトランジス
タを実現することができる。
第３の酸化物半導体膜９４０ａの形成後に、第１の加熱処理を行ってもよい。第１の加熱
処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下の温度で、不
活性ガス雰囲気、酸化性ガスを１０ｐｐｍ以上含む雰囲気、または減圧状態で行えばよい
。また、第１の加熱処理の雰囲気は、不活性ガス雰囲気で加熱処理した後に、脱離した酸
素を補うために酸化性ガスを１０ｐｐｍ以上含む雰囲気で行ってもよい。第１の加熱処理
によって、第１の酸化物半導体膜９４０ｃ乃至第３の酸化物半導体膜９４０ａの結晶性を
高め、さらに絶縁層９３５、および第１の酸化物半導体膜９４０ｃ乃至第３の酸化物半導
体膜９４０ａから水素や水などの不純物を除去することができる。なお、第１の加熱処理
は、後述する第３の酸化物半導体膜９４０ａのエッチングの後に行ってもよい。
次に、リソグラフィ法を用いてレジストマスク８０２を画素領域に形成する。またレジス
トマスク８０３を駆動回路領域における第１の酸化物半導体層９４２ｃおよび第２の酸化
物半導体層９４２ｂからなる積層上に形成する（図３２（Ｃ）参照）。
次に、上記レジストマスクを用いて、第３の酸化物半導体膜９４０ａを選択的にエッチン
グし、画素領域に酸化物半導体層９４３ａを形成する。また、駆動回路領域に第１の酸化
物半導体層９４２ｃ、第２の酸化物半導体層９４２ｂおよび第３の酸化物半導体層９４２
ａからなる積層を形成する（図３２（Ｄ）参照）。
次に、酸化物半導体層９４３ａおよび上記積層上に第１の導電膜を形成する。第１の導電
膜としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗ、Ｎｉ、Ｍｎ、Ｎｄ、Ｓｃ、およ
び当該金属材料の合金から選ばれた材料の単層、または積層を用いることができる。
次に、第１の導電膜上にレジストマスクを形成し、当該レジストマスクを用いて第１の導
電膜選択的にエッチングすることでソース電極層９５０およびドレイン電極層９６０を形
成する（図３３（Ａ）参照）。このとき、酸化物半導体層９４３ａ、および第１の酸化物
半導体層９４２ｃ乃至第３の酸化物半導体層９４２ａからなる積層の一部はｎ型化する。
次に、画素領域および駆動回路領域を覆うようにゲート絶縁膜９３０を形成する（図３３
（Ｂ）参照）。ゲート絶縁膜９３０には、酸化アルミニウム、酸化マグネシウム、酸化シ
リコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲル
マニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハ
フニウムおよび酸化タンタルなどを用いることができる。なお、ゲート絶縁膜９３０は、
上記材料の積層であってもよい。ゲート絶縁膜９３０は、スパッタ法、ＣＶＤ法、ＭＢＥ
法などを用いて形成することができる。
次に、ゲート絶縁膜９３０上にゲート電極層９２０となる第２の導電膜を形成する。第２
の導電膜としては、Ａｌ、Ｔｉ、Ｃｒ、Ｃｏ、Ｎｉ、Ｃｕ、Ｙ、Ｚｒ、Ｍｏ、Ｒｕ、Ａｇ
、Ｍｎ、Ｎｄ、Ｓｃ、ＴａおよびＷの単層、積層または合金を用いることができる。第２
の導電膜は、スパッタ法やＣＶＤ法などにより形成することができる。また、第２の導電
膜としては、窒素を含んだ導電膜を用いてもよく、上記導電膜と窒素を含んだ導電膜の積
層を用いてもよい。
次に、第２の導電膜上にレジストマスクを形成し、当該レジストマスクを用いて、第２の
導電膜を選択的にエッチングし、ゲート電極層９２０を形成する。
次に、酸化物半導体層９４３ａ、および第１の酸化物半導体層９４２ｃ乃至第３の酸化物
半導体層９４２ａからなる積層のソース電極層９５０、ドレイン電極層９６０およびゲー
ト電極層９２０で覆われない領域に不純物８１０を添加してｎ型化させ、ソース領域９５
１およびドレイン領域９６１を形成する（図３３（Ｃ）参照）。
当該不純物の添加方法としては、イオン注入法、イオンドーピング法、プラズマイマージ
ョンイオンインプランテーション法、プラズマ処理法などを用いることができる。なお、
不純物の添加は、ゲート電極層９２０をマスクとしてゲート絶縁膜９３０を選択的にエッ
チングした後に行ってもよい。
酸化物半導体層の導電率を高める不純物としては、例えば、リン、砒素、アンチモン、ホ
ウ素、アルミニウム、シリコン、窒素、ヘリウム、ネオン、アルゴン、クリプトン、キセ
ノン、インジウム、フッ素、塩素、チタン、亜鉛、および炭素のいずれかから選択される
一つ以上を用いることができる。
不純物元素として、希ガスが酸化物半導体層に添加されると、酸化物半導体層中の金属元
素および酸素の結合が切断され、酸素欠損が形成される。酸化物半導体膜に含まれる酸素
欠損と酸化物半導体層中に残存または後から添加される水素の相互作用により、酸化物半
導体層は導電率が高くなる。具体的には、酸化物半導体膜に含まれる酸素欠損に水素が入
ることで、キャリアである電子が生成される。この結果、導電率が高くなる。
なお、図３３（Ｃ）において、酸化物半導体層におけるゲート電極層９２０、ソース電極
層およびドレイン電極層と重ならない領域、所謂オフセット領域の幅が０．１μｍ未満と
する場合には、上記不純物のドーピングを行わなくてもよい。当該オフセット領域が０．
１μｍ未満の場合には、不純物のドーピングの有無におけるトランジスタのオン電流の差
は極めて小さくなる。
次に、ゲート絶縁膜９３０およびゲート電極層９２０上に絶縁膜９７０、絶縁膜９８０お
よび絶縁膜９９０を形成する（図３３（Ｄ）参照）。
また、絶縁膜９７０および／または絶縁膜９８０にイオン注入法、イオンドーピング法、
プラズマイマージョンイオンインプランテーション法、プラズマ処理法などを用いて酸素
を添加してもよい。酸素を添加することによって、絶縁膜９７０および／または絶縁膜９
８０から酸化物半導体層９４３ａ、および第１の酸化物半導体層９４２ｃ乃至第３の酸化
物半導体層９４２ａからなる積層への酸素の供給をさらに容易にすることができる。
次に、第２の加熱処理を行ってもよい。第２の加熱処理は、第１の加熱処理と同様の条件
で行うことができる。第２の加熱処理により、絶縁層９３５、絶縁膜９７０、絶縁膜９８
０から過剰酸素が放出されやすくなり、酸化物半導体層９４３ａ、および第１の酸化物半
導体層９４２ｃ乃至第３の酸化物半導体層９４２ａからなる積層の酸素欠損を低減するこ
とができる。
また、画素部に用いるトランジスタとして図２６（Ｂ）のトランジスタと同様の構成のト
ランジスタＣとし、駆動回路部に用いるトランジスタとして図２９（Ｂ）のトランジスタ
と同様の構成のトランジスタＤとした場合の作製方法を図３４に示す。
まず、図３３（Ｂ）に示す工程までは前述したトランジスタの作製方法と同様の工程を行
い、ゲート電極層９２０を形成する（図３４（Ａ）参照）。
次に、ゲート電極層９２０をマスクとしてゲート絶縁膜９３０をエッチングする（図３４
（Ｂ）参照）。
次に、酸化物半導体層９４０の一部と接するように窒化珪素膜や窒化アルミニウムなどの
水素を含む絶縁膜９７５を形成し、酸化物半導体層９４０の一部に水素を拡散させる（図
３４（Ｃ）参照）。当該拡散した水素は酸化物半導体層９４０中の酸素欠損と結合してド
ナーとなるため、低抵抗のソース領域９５１およびドレイン領域９６１を形成することが
できる。なお、図３４（Ｃ）の構造において、前述した不純物を酸化物半導体層にドーピ
ングしてもよい。
次に、絶縁膜９７５上に絶縁膜９７０、絶縁膜９８０および絶縁膜９９０を形成する（図
３４（Ｄ）参照）。
以上の工程において、積層構造の酸化物半導体層を有するトランジスタおよび単層構造の
酸化物半導体層を有するトランジスタを同一基板上に簡易に形成することができる。また
、高速動作が可能であり、且つ光照射の劣化が少なく、表示品質に優れた画素部を有する
表示装置を作製することができる。
なお、本実施の形態で説明した金属膜、半導体膜、無機絶縁膜など様々な膜は、代表的に
はスパッタ法やプラズマＣＶＤ法により形成することができるが、他の方法、例えば、熱
ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成してもよ
い。熱ＣＶＤ法の例としては、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃ
ａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法やＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄ
ｅｐｏｓｉｔｉｏｎ）法などがある。
熱ＣＶＤ法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生成
されることが無いという利点を有する。
また、熱ＣＶＤ法では、原料ガスと酸化剤を同時にチャンバー内に送り、チャンバー内を
大気圧または減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで
成膜を行ってもよい。
ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが順次にチ
ャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行ってもよい。例えば
、それぞれのスイッチングバルブ（高速バルブとも呼ぶ）を切り替えて２種類以上の原料
ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第１の原料ガス
と同時またはその後に不活性ガス（アルゴン、或いは窒素など）などを導入し、第２の原
料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスはキャリア
ガスとなり、また、第２の原料ガスの導入時にも同時に不活性ガスを導入してもよい。ま
た、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した後、第２
の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着して第１の層を成膜し
、後から導入される第２の原料ガスと反応して、第２の層が第１の層上に積層されて薄膜
が形成される。このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返すこと
で、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入順序を繰
り返す回数によって調節することができるため、精密な膜厚調節が可能であり、微細なＦ
ＥＴを作製する場合に適している。
ＭＯＣＶＤ法やＡＬＤ法などの熱ＣＶＤ法は、これまでに記載した実施形態に開示された
金属膜、半導体膜、無機絶縁膜など様々な膜を形成することができ、例えば、Ｉｎ−Ｇａ
−ＺｎＯＸ（Ｘ＞０）膜を成膜する場合には、トリメチルインジウム、トリメチルガリウ
ム、およびジメチル亜鉛を用いることができる。なお、トリメチルインジウムの化学式は
、Ｉｎ（ＣＨ３）３である。また、トリメチルガリウムの化学式は、Ｇａ（ＣＨ３）３で
ある。また、ジメチル亜鉛の化学式は、Ｚｎ（ＣＨ３）２である。また、これらの組み合
わせに限定されず、トリメチルガリウムに代えてトリエチルガリウム（化学式Ｇａ（Ｃ２
Ｈ５）３）を用いることもでき、ジメチル亜鉛に代えてジエチル亜鉛（化学式Ｚｎ（Ｃ２
Ｈ５）２）を用いることもできる。
例えば、ＡＬＤを利用する成膜装置により酸化ハフニウム膜を形成する場合には、溶媒と
ハフニウム前駆体化合物を含む液体（ハフニウムアルコキシド溶液、代表的にはテトラキ
スジメチルアミドハフニウム（ＴＤＭＡＨ））を気化させた原料ガスと、酸化剤としてオ
ゾン（Ｏ３）の２種類のガスを用いる。なお、テトラキスジメチルアミドハフニウムの化
学式はＨｆ［Ｎ（ＣＨ３）２］４である。また、他の材料液としては、テトラキス（エチ
ルメチルアミド）ハフニウムなどがある。
例えば、ＡＬＤを利用する成膜装置により酸化アルミニウム膜を形成する場合には、溶媒
とアルミニウム前駆体化合物を含む液体（トリメチルアルミニウムＴＭＡなど）を気化さ
せた原料ガスと、酸化剤としてＨ２Ｏの２種類のガスを用いる。なお、トリメチルアルミ
ニウムの化学式はＡｌ（ＣＨ３）３である。また、他の材料液としては、トリス（ジメチ
ルアミド）アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス（２，２，
６，６−テトラメチル−３，５−ヘプタンジオナート）などがある。
例えば、ＡＬＤを利用する成膜装置により酸化シリコン膜を形成する場合には、ヘキサク
ロロジシランを被成膜面に吸着させ、吸着物に含まれる塩素を除去し、酸化性ガス（Ｏ２
、一酸化二窒素）のラジカルを供給して吸着物と反応させる。
例えば、ＡＬＤを利用する成膜装置によりタングステン膜を成膜する場合には、ＷＦ６ガ
スとＢ２Ｈ６ガスを順次繰り返し導入して初期タングステン膜を形成し、その後、ＷＦ６
ガスとＨ２ガスを同時に導入してタングステン膜を形成する。なお、Ｂ２Ｈ６ガスに代え
てＳｉＨ４ガスを用いてもよい。
例えば、ＡＬＤを利用する成膜装置により酸化物半導体膜、例えばＩｎ−Ｇａ−ＺｎＯＸ
（Ｘ＞０）膜を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入
してＩｎ−Ｏ層を形成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスを同時に導入してＧ
ａＯ層を形成し、更にその後Ｚｎ（ＣＨ３）２とＯ３ガスを同時に導入してＺｎＯ層を形
成する。なお、これらの層の順番はこの例に限らない。また、これらのガスを混ぜてＩｎ
−Ｇａ−Ｏ層やＩｎ−Ｚｎ−Ｏ層、Ｇａ−Ｚｎ−Ｏ層などの混合化合物層を形成しても良
い。なお、Ｏ３ガスに変えてＡｒ等の不活性ガスでバブリングして得られたたＨ２Ｏガス
を用いても良いが、Ｈを含まないＯ３ガスを用いる方が好ましい。また、Ｉｎ（ＣＨ３）
３ガスにかえて、Ｉｎ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｇａ（ＣＨ３）３ガス
にかえて、Ｇａ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｚｎ（ＣＨ３）２ガスを用い
ても良い。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。
（実施の形態７）
本実施の形態では、本発明の一態様であるトランジスタに使用することができる酸化物半
導体膜について説明する。
＜酸化物半導体の構造について＞
以下では、酸化物半導体の構造について説明する。
なお、本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で
配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、
「略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をい
う。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている
状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」と
は、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す
。
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体とに分けられ
る。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ
Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半
導体、微結晶酸化物半導体、非晶質酸化物半導体などがある。
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半
導体とに分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−Ｏ
Ｓ、多結晶酸化物半導体、微結晶酸化物半導体などがある。
＜ＣＡＡＣ−ＯＳ＞
まずは、ＣＡＡＣ−ＯＳについて説明する。なお、ＣＡＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−Ａ
ｘｉｓ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこと
もできる。
ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半
導体の一つである。
透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏ
ｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像と回折パターンとの複合解析像（高分
解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる。一方
、高分解能ＴＥＭ像ではペレット同士の境界、即ち結晶粒界（グレインバウンダリーとも
いう。）を明確に確認することができない。そのため、ＣＡＡＣ−ＯＳは、結晶粒界に起
因する電子移動度の低下が起こりにくいといえる。
以下では、ＴＥＭによって観察したＣＡＡＣ−ＯＳについて説明する。図２１（Ａ）に、
試料面と略平行な方向から観察したＣＡＡＣ−ＯＳの断面の高分解能ＴＥＭ像を示す。高
分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ Ａｂｅｒｒａｔｉｏｎ
Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分解能ＴＥＭ像を、
特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像の取得は、例えば、日
本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって行うこ
とができる。
図２１（Ａ）の領域（１）を拡大したＣｓ補正高分解能ＴＥＭ像を図２１（Ｂ）に示す。
図２１（Ｂ）より、ペレットにおいて、金属原子が層状に配列していることを確認できる
。金属原子の各層の配列は、ＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともいう。）ま
たは上面の凹凸を反映しており、ＣＡＡＣ−ＯＳの被形成面または上面と平行となる。
図２１（Ｂ）に示すように、ＣＡＡＣ−ＯＳは特徴的な原子配列を有する。図２１（Ｃ）
は、特徴的な原子配列を、補助線で示したものである。図２１（Ｂ）および図２１（Ｃ）
より、ペレット一つの大きさは１ｎｍ以上３ｎｍ以下程度であり、ペレットとペレットと
の傾きにより生じる隙間の大きさは０．８ｎｍ程度であることがわかる。したがって、ペ
レットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともできる。
ここで、Ｃｓ補正高分解能ＴＥＭ像をもとに、基板５１２０上のＣＡＡＣ−ＯＳのペレッ
ト５１００の配置を模式的に示すと、レンガまたはブロックが積み重なったような構造と
なる（図２１（Ｄ）参照。）。図２１（Ｃ）で観察されたペレットとペレットとの間で傾
きが生じている箇所は、図２１（Ｄ）に示す領域５１６１に相当する。
また、図２２（Ａ）に、試料面と略垂直な方向から観察したＣＡＡＣ−ＯＳの平面のＣｓ
補正高分解能ＴＥＭ像を示す。図２２（Ａ）の領域（１）、領域（２）および領域（３）
を拡大したＣｓ補正高分解能ＴＥＭ像を、それぞれ図２２（Ｂ）、図２２（Ｃ）および図
２２（Ｄ）に示す。図２２（Ｂ）、図２２（Ｃ）および図２２（Ｄ）より、ペレットは、
金属原子が三角形状、四角形状または六角形状に配列していることを確認できる。しかし
ながら、異なるペレット間で、金属原子の配列に規則性は見られない。
次に、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）によって解析したＣＡ
ＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ
に対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、図２３（Ａ）に示すよう
に回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺ
ｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳの結晶がｃ軸配向性
を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることが確認できる。
なお、ＣＡＡＣ−ＯＳのｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析では、２θが３１°
近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近
傍のピークは、ＣＡＡＣ−ＯＳ中の一部に、ｃ軸配向性を有さない結晶が含まれることを
示している。より好ましいＣＡＡＣ−ＯＳは、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解
析では、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さない。
一方、ＣＡＡＣ−ＯＳに対し、ｃ軸に略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎ
ｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、Ｉｎ
ＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＣＡＡＣ−ＯＳの場合は、２θを５６
°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（
φスキャン）を行っても、図２３（Ｂ）に示すように明瞭なピークは現れない。これに対
し、ＩｎＧａＺｎＯ４の単結晶酸化物半導体であれば、２θを５６°近傍に固定してφス
キャンした場合、図２３（Ｃ）に示すように（１１０）面と等価な結晶面に帰属されるピ
ークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは、
ａ軸およびｂ軸の配向が不規則であることが確認できる。
次に、電子回折によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺ
ｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、試料面に平行にプローブ径が３００ｎｍの
電子線を入射させると、図４０（Ａ）に示すような回折パターン（制限視野透過電子回折
パターンともいう。）が現れる場合がある。この回折パターンには、ＩｎＧａＺｎＯ４の
結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折によっても、
ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面または上面に略
垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ
径が３００ｎｍの電子線を入射させたときの回折パターンを図４０（Ｂ）に示す。図４０
（Ｂ）より、リング状の回折パターンが確認される。したがって、電子回折によっても、
ＣＡＡＣ−ＯＳに含まれるペレットのａ軸およびｂ軸は配向性を有さないことがわかる。
なお、図４０（Ｂ）における第１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面およ
び（１００）面などに起因すると考えられる。また、図４０（Ｂ）における第２リングは
（１１０）面などに起因すると考えられる。
また、ＣＡＡＣ−ＯＳは、欠陥準位密度の低い酸化物半導体である。酸化物半導体の欠陥
としては、例えば、不純物に起因する欠陥や、酸素欠損などがある。したがって、ＣＡＡ
Ｃ−ＯＳは、不純物濃度の低い酸化物半導体ということもできる。また、ＣＡＡＣ−ＯＳ
は、酸素欠損の少ない酸化物半導体ということもできる。
酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャリア発生源とな
る場合がある。また、酸化物半導体中の酸素欠損は、キャリアトラップとなる場合や、水
素を捕獲することによってキャリア発生源となる場合がある。
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属
元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素
との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を
乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二
酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列を
乱し、結晶性を低下させる要因となる。
また、欠陥準位密度の低い（酸素欠損が少ない）酸化物半導体は、キャリア密度を低くす
ることができる。そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸
化物半導体と呼ぶ。ＣＡＡＣ−ＯＳは、不純物濃度が低く、欠陥準位密度が低い。即ち、
高純度真性または実質的に高純度真性な酸化物半導体となりやすい。したがって、ＣＡＡ
Ｃ−ＯＳを用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリー
オンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性な酸
化物半導体は、キャリアトラップが少ない。酸化物半導体のキャリアトラップに捕獲され
た電荷は、放出するまでに要する時間が長く、あたかも固定電荷のように振る舞うことが
ある。そのため、不純物濃度が高く、欠陥準位密度が高い酸化物半導体を用いたトランジ
スタは、電気特性が不安定となる場合がある。一方、ＣＡＡＣ−ＯＳを用いたトランジス
タは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。
また、ＣＡＡＣ−ＯＳは欠陥準位密度が低いため、光の照射などによって生成されたキャ
リアが、欠陥準位に捕獲されることが少ない。したがって、ＣＡＡＣ−ＯＳを用いたトラ
ンジスタは、可視光や紫外光の照射による電気特性の変動が小さい。
＜微結晶酸化物半導体＞
次に、微結晶酸化物半導体について説明する。
微結晶酸化物半導体は、高分解能ＴＥＭ像において、結晶部を確認することのできる領域
と、明確な結晶部を確認することのできない領域と、を有する。微結晶酸化物半導体に含
まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大きさで
あることが多い。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微結晶
であるナノ結晶を有する酸化物半導体を、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ
Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ。ｎｃ−ＯＳは、例えば、高分解能
ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡＣ
−ＯＳにおけるペレットと起源を同じくする可能性がある。そのため、以下ではｎｃ−Ｏ
Ｓの結晶部をペレットと呼ぶ場合がある。
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３
ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるペレ
ット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。した
がって、ｎｃ−ＯＳは、分析方法によっては、非晶質酸化物半導体と区別が付かない場合
がある。例えば、ｎｃ−ＯＳに対し、ペレットよりも大きい径のＸ線を用いるＸＲＤ装置
を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示す
ピークが検出されない。また、ｎｃ−ＯＳに対し、ペレットよりも大きいプローブ径（例
えば５０ｎｍ以上）の電子線を用いる電子回折（制限視野電子回折ともいう。）を行うと
、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳに対し、ペレッ
トの大きさと近いかペレットより小さいプローブ径の電子線を用いるナノビーム電子回折
を行うと、スポットが観測される。また、ｎｃ−ＯＳに対しナノビーム電子回折を行うと
、円を描くように（リング状に）輝度の高い領域が観測される場合がある。さらに、リン
グ状の領域内に複数のスポットが観測される場合がある。
このように、ペレット（ナノ結晶）間では結晶方位が規則性を有さないことから、ｎｃ−
ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有す
る酸化物半導体、またはＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ
）を有する酸化物半導体と呼ぶこともできる。
ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、
ｎｃ−ＯＳは、非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳ
は、異なるペレット間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳは、ＣＡ
ＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
＜非晶質酸化物半導体＞
次に、非晶質酸化物半導体について説明する。
非晶質酸化物半導体は、膜中における原子配列が不規則であり、結晶部を有さない酸化物
半導体である。石英のような無定形状態を有する酸化物半導体が一例である。
非晶質酸化物半導体は、高分解能ＴＥＭ像において結晶部を確認することができない。
非晶質酸化物半導体に対し、ＸＲＤ装置を用いた構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌ
ａｎｅ法による解析では、結晶面を示すピークが検出されない。また、非晶質酸化物半導
体に対し、電子回折を行うと、ハローパターンが観測される。また、非晶質酸化物半導体
に対し、ナノビーム電子回折を行うと、スポットが観測されず、ハローパターンのみが観
測される。
非晶質構造については、様々な見解が示されている。例えば、原子配列に全く秩序性を有
さない構造を完全な非晶質構造（ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓ ｓｔｒｕ
ｃｔｕｒｅ）と呼ぶ場合がある。また、最近接原子間距離または第２近接原子間距離まで
秩序性を有し、かつ長距離秩序性を有さない構造を非晶質構造と呼ぶ場合もある。したが
って、最も厳格な定義によれば、僅かでも原子配列に秩序性を有する酸化物半導体を非晶
質酸化物半導体と呼ぶことはできない。また、少なくとも、長距離秩序性を有する酸化物
半導体を非晶質酸化物半導体と呼ぶことはできない。よって、結晶部を有することから、
例えば、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳを、非晶質酸化物半導体または完全な非晶質酸
化物半導体と呼ぶことはできない。
＜非晶質ライク酸化物半導体＞
なお、酸化物半導体は、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する場合があ
る。そのような構造を有する酸化物半導体を、特に非晶質ライク酸化物半導体（ａ−ｌｉ
ｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ
）と呼ぶ。
ａ−ｌｉｋｅ ＯＳは、高分解能ＴＥＭ像において鬆（ボイドともいう。）が観察される
場合がある。また、高分解能ＴＥＭ像において、明確に結晶部を確認することのできる領
域と、結晶部を確認することのできない領域と、を有する。
鬆を有するため、ａ−ｌｉｋｅ ＯＳは、不安定な構造である。以下では、ａ−ｌｉｋｅ
ＯＳが、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳと比べて不安定な構造であることを示すため
、電子照射による構造の変化を示す。
電子照射を行う試料として、ａ−ｌｉｋｅ ＯＳ（試料Ａと表記する。）、ｎｃ−ＯＳ（
試料Ｂと表記する。）およびＣＡＡＣ−ＯＳ（試料Ｃと表記する。）を準備する。いずれ
の試料もＩｎ−Ｇａ−Ｚｎ酸化物である。
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試料
は、いずれも結晶部を有することがわかる。
なお、どの部分を一つの結晶部と見なすかの判定は、以下のように行えばよい。例えば、
ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を
６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている。これ
らの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度で
あり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、格子縞の
間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎＯ４の結晶部と見
なすことができる。なお、格子縞は、ＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応する。
図４１は、各試料の結晶部（２２箇所から４５箇所）の平均の大きさを調査した例である
。ただし、上述した格子縞の長さを結晶部の大きさとしている。図４１より、ａ−ｌｉｋ
ｅ ＯＳは、電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。具体的
には、図４１中に（１）で示すように、ＴＥＭによる観察初期においては１．２ｎｍ程度
の大きさだった結晶部（初期核ともいう。）が、累積照射量が４．２×１０８ｅ−／ｎｍ
２においては２．６ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ−ＯＳ
およびＣＡＡＣ−ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８ｅ−／
ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。具体的には、図
４１中の（２）および（３）で示すように、電子の累積照射量によらず、ｎｃ−ＯＳおよ
びＣＡＡＣ−ＯＳの結晶部の大きさは、それぞれ１．４ｎｍ程度および２．１ｎｍ程度で
あることがわかる。
このように、ａ−ｌｉｋｅ ＯＳは、電子照射によって結晶部の成長が見られる場合があ
る。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射による結晶部の成長がほとんど
見られないことがわかる。即ち、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−Ｏ
Ｓと比べて、不安定な構造であることがわかる。
また、鬆を有するため、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べ
て密度の低い構造である。具体的には、ａ−ｌｉｋｅ ＯＳの密度は、同じ組成の単結晶
の密度の７８．６％以上９２．３％未満となる。また、ｎｃ−ＯＳの密度およびＣＡＡＣ
−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満となる。単結晶
の密度の７８％未満となる酸化物半導体は、成膜すること自体が困難である。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、菱
面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３となる。よっ
て、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において
、ａ−ｌｉｋｅ ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満となる。また
、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、
ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３
未満となる。
なお、同じ組成の単結晶が存在しない場合がある。その場合、任意の割合で組成の異なる
単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もる
ことができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせ
る割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない
種類の単結晶を組み合わせて見積もることが好ましい。
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。な
お、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ ＯＳ、微結晶酸化物
半導体、ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。
＜成膜モデル＞
以下では、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳの成膜モデルの一例について説明する。
図４２（Ａ）は、スパッタリング法によりＣＡＡＣ−ＯＳが成膜される様子を示した成膜
室内の模式図である。
ターゲット５１３０は、バッキングプレートに接着されている。バッキングプレートを介
してターゲット５１３０と向かい合う位置には、複数のマグネットが配置される。該複数
のマグネットによって磁場が生じている。マグネットの磁場を利用して成膜速度を高める
スパッタリング法は、マグネトロンスパッタリング法と呼ばれる。
基板５１２０は、ターゲット５１３０と向かい合うように配置しており、その距離ｄ（タ
ーゲット−基板間距離（Ｔ−Ｓ間距離）ともいう。）は０．０１ｍ以上１ｍ以下、好まし
くは０．０２ｍ以上０．５ｍ以下とする。成膜室内は、ほとんどが成膜ガス（例えば、酸
素、アルゴン、または酸素を５体積％以上の割合で含む混合ガス）で満たされ、０．０１
Ｐａ以上１００Ｐａ以下、好ましくは０．１Ｐａ以上１０Ｐａ以下に制御される。ここで
、ターゲット５１３０に一定以上の電圧を印加することで、放電が始まり、プラズマが確
認される。なお、ターゲット５１３０の近傍には磁場によって、高密度プラズマ領域が形
成される。高密度プラズマ領域では、成膜ガスがイオン化することで、イオン５１０１が
生じる。イオン５１０１は、例えば、酸素の陽イオン（Ｏ＋）やアルゴンの陽イオン（Ａ
ｒ＋）などである。
ここで、ターゲット５１３０は、複数の結晶粒を有する多結晶構造を有し、いずれかの結
晶粒には劈開面が含まれる。図４３（Ａ）に、一例として、ターゲット５１３０に含まれ
るＩｎＧａＺｎＯ４の結晶の構造を示す。なお、図４３（Ａ）は、ｂ軸に平行な方向から
ＩｎＧａＺｎＯ４の結晶を観察した場合の構造である。図４３（Ａ）より、近接する二つ
のＧａ−Ｚｎ−Ｏ層において、それぞれの層における酸素原子同士が近距離に配置されて
いることがわかる。そして、酸素原子が負の電荷を有することにより、近接する二つのＧ
ａ−Ｚｎ−Ｏ層の間には斥力が生じる。その結果、ＩｎＧａＺｎＯ４の結晶は、近接する
二つのＧａ−Ｚｎ−Ｏ層の間に劈開面を有する。
高密度プラズマ領域で生じたイオン５１０１は、電界によってターゲット５１３０側に加
速され、やがてターゲット５１３０と衝突する。このとき、劈開面から平板状またはペレ
ット状のスパッタ粒子であるペレット５１００ａおよびペレット５１００ｂが剥離し、叩
き出される。なお、ペレット５１００ａおよびペレット５１００ｂは、イオン５１０１の
衝突の衝撃によって、構造に歪みが生じる場合がある。
ペレット５１００ａは、三角形、例えば正三角形の平面を有する平板状またはペレット状
のスパッタ粒子である。また、ペレット５１００ｂは、六角形、例えば正六角形の平面を
有する平板状またはペレット状のスパッタ粒子である。なお、ペレット５１００ａおよび
ペレット５１００ｂなどの平板状またはペレット状のスパッタ粒子を総称してペレット５
１００と呼ぶ。ペレット５１００の平面の形状は、三角形、六角形に限定されない、例え
ば、三角形が複数個合わさった形状となる場合がある。例えば、三角形（例えば、正三角
形）が２個合わさった四角形（例えば、ひし形）となる場合もある。
ペレット５１００は、成膜ガスの種類などに応じて厚さが決定する。理由は後述するが、
ペレット５１００の厚さは、均一にすることが好ましい。また、スパッタ粒子は厚みのな
いペレット状である方が、厚みのあるサイコロ状であるよりも好ましい。例えば、ペレッ
ト５１００は、厚さを０．４ｎｍ以上１ｎｍ以下、好ましくは０．６ｎｍ以上０．８ｎｍ
以下とする。また、例えば、ペレット５１００は、幅を１ｎｍ以上３ｎｍ以下、好ましく
は１．２ｎｍ以上２．５ｎｍ以下とする。ペレット５１００は、上述の図４１中の（１）
で説明した初期核に相当する。例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物を有するターゲット５１
３０にイオン５１０１を衝突させると、図４３（Ｂ）に示すように、Ｇａ−Ｚｎ−Ｏ層、
Ｉｎ−Ｏ層およびＧａ−Ｚｎ−Ｏ層の３層を有するペレット５１００が剥離する。図４３
（Ｃ）に、剥離したペレット５１００をｃ軸に平行な方向から観察した構造を示す。ペレ
ット５１００は、二つのＧａ−Ｚｎ−Ｏ層（パン）と、Ｉｎ−Ｏ層（具）と、を有するナ
ノサイズのサンドイッチ構造と呼ぶこともできる。
ペレット５１００は、プラズマを通過する際に、側面が負または正に帯電する場合がある
。ペレット５１００は、例えば、側面に位置する酸素原子が負に帯電する可能性がある。
側面が同じ極性の電荷を有することにより、電荷同士の反発が起こり、平板状またはペレ
ット状の形状を維持することが可能となる。なお、ＣＡＡＣ−ＯＳが、Ｉｎ−Ｇａ−Ｚｎ
酸化物である場合、インジウム原子と結合した酸素原子が負に帯電する可能性がある。ま
たは、インジウム原子、ガリウム原子または亜鉛原子と結合した酸素原子が負に帯電する
可能性がある。また、ペレット５１００は、プラズマを通過する際に、プラズマ中のイン
ジウム原子、ガリウム原子、亜鉛原子および酸素原子などと結合することで成長する場合
がある。上述の図４１中の（２）と（１）の大きさの違いが、プラズマ中での成長分に相
当する。ここで、基板５１２０が室温程度である場合、基板５１２０上におけるペレット
５１００の成長が起こりにくいためｎｃ−ＯＳとなる（図４２（Ｂ）参照。）。室温程度
で成膜できることから、基板５１２０が大面積である場合でもｎｃ−ＯＳの成膜が可能で
ある。なお、ペレット５１００をプラズマ中で成長させるためには、スパッタリング法に
おける成膜電力を高くすることが有効である。成膜電力を高くすることで、ペレット５１
００の構造を安定にすることができる。
図４２（Ａ）および図４２（Ｂ）に示すように、例えば、ペレット５１００は、プラズマ
中を凧のように飛翔し、ひらひらと基板５１２０上まで舞い上がっていく。ペレット５１
００は電荷を帯びているため、ほかのペレット５１００が既に堆積している領域が近づく
と、斥力が生じる。ここで、基板５１２０の上面では、基板５１２０の上面に平行な向き
の磁場（水平磁場ともいう。）が生じている。また、基板５１２０およびターゲット５１
３０間には、電位差が与えられるため、基板５１２０からターゲット５１３０に向かう方
向に電流が流れる。したがって、ペレット５１００は、基板５１２０の上面において、磁
場および電流の作用によって、力（ローレンツ力）を受ける。このことは、フレミングの
左手の法則によって理解できる。
ペレット５１００は、原子一つと比べると質量が大きい。そのため、基板５１２０の上面
を移動するためには何らかの力を外部から印加することが重要となる。その力の一つが磁
場および電流の作用で生じる力である可能性がある。なお、ペレット５１００に、基板５
１２０の上面を移動するために十分な力を与えるには、基板５１２０の上面において、基
板５１２０の上面に平行な向きの磁場が１０Ｇ以上、好ましくは２０Ｇ以上、さらに好ま
しくは３０Ｇ以上、より好ましくは５０Ｇ以上となる領域を設けるとよい。または、基板
５１２０の上面において、基板５１２０の上面に平行な向きの磁場が、基板５１２０の上
面に垂直な向きの磁場の１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上
、より好ましくは５倍以上となる領域を設けるとよい。
このとき、マグネットと基板５１２０とが相対的に移動すること、または回転することに
よって、基板５１２０の上面における水平磁場の向きは変化し続ける。したがって、基板
５１２０の上面において、ペレット５１００は、様々な方向から力を受け、様々な方向へ
移動することができる。
また、図４２（Ａ）に示すように基板５１２０が加熱されている場合、ペレット５１００
と基板５１２０との間で摩擦などによる抵抗が小さい状態となっている。その結果、ペレ
ット５１００は、基板５１２０の上面を滑空するように移動する。ペレット５１００の移
動は、平板面を基板５１２０に向けた状態で起こる。その後、既に堆積しているほかのペ
レット５１００の側面まで到達すると、側面同士が結合する。このとき、ペレット５１０
０の側面にある酸素原子が脱離する。脱離した酸素原子によって、ＣＡＡＣ−ＯＳ中の酸
素欠損が埋まる場合があるため、欠陥準位密度の低いＣＡＡＣ−ＯＳとなる。なお、基板
５１２０の上面の温度は、例えば、１００℃以上５００℃未満、１５０℃以上４５０℃未
満、または１７０℃以上４００℃未満とすればよい。したがって、基板５１２０が大面積
である場合でもＣＡＡＣ−ＯＳの成膜は可能である。
また、ペレット５１００は、基板５１２０上で加熱されることにより、原子が再配列し、
イオン５１０１の衝突で生じた構造の歪みが緩和される。歪みの緩和されたペレット５１
００は、ほとんど単結晶となる。ペレット５１００がほとんど単結晶となることにより、
ペレット５１００同士が結合した後に加熱されたとしても、ペレット５１００自体の伸縮
はほとんど起こり得ない。したがって、ペレット５１００間の隙間が広がることで結晶粒
界などの欠陥を形成し、クレバス化することがない。
また、ＣＡＡＣ−ＯＳは、単結晶酸化物半導体が一枚板のようになっているのではなく、
ペレット５１００（ナノ結晶）の集合体がレンガまたはブロックが積み重なったような配
列をしている。また、ペレット５１００同士の間には結晶粒界を有さない。そのため、成
膜時の加熱、成膜後の加熱または曲げなどで、ＣＡＡＣ−ＯＳに縮みなどの変形が生じた
場合でも、局部応力を緩和する、または歪みを逃がすことが可能である。したがって、可
とう性を有する半導体装置に用いることに適した構造である。なお、ｎｃ−ＯＳは、ペレ
ット５１００（ナノ結晶）が無秩序に積み重なったような配列となる。
ターゲット５１３０をイオン５１０１でスパッタした際に、ペレット５１００だけでなく
、酸化亜鉛などが剥離する場合がある。酸化亜鉛はペレット５１００よりも軽量であるた
め、先に基板５１２０の上面に到達する。そして、０．１ｎｍ以上１０ｎｍ以下、０．２
ｎｍ以上５ｎｍ以下、または０．５ｎｍ以上２ｎｍ以下の酸化亜鉛層５１０２を形成する
。図４４に断面模式図を示す。
図４４（Ａ）に示すように、酸化亜鉛層５１０２上にはペレット５１０５ａと、ペレット
５１０５ｂと、が堆積する。ここで、ペレット５１０５ａとペレット５１０５ｂとは、互
いに側面が接するように配置している。また、ペレット５１０５ｃは、ペレット５１０５
ｂ上に堆積した後、ペレット５１０５ｂ上を滑るように移動する。また、ペレット５１０
５ａの別の側面において、酸化亜鉛とともにターゲットから剥離した複数の粒子５１０３
が、基板５１２０からの加熱により結晶化し、領域５１０５ａ１を形成する。なお、複数
の粒子５１０３は、酸素、亜鉛、インジウムおよびガリウムなどを含む可能性がある。
そして、図４４（Ｂ）に示すように、領域５１０５ａ１は、ペレット５１０５ａと一体化
し、ペレット５１０５ａ２となる。また、ペレット５１０５ｃは、その側面がペレット５
１０５ｂの別の側面と接するように配置する。
次に、図４４（Ｃ）に示すように、さらにペレット５１０５ｄがペレット５１０５ａ２上
およびペレット５１０５ｂ上に堆積した後、ペレット５１０５ａ２上およびペレット５１
０５ｂ上を滑るように移動する。また、ペレット５１０５ｃの別の側面に向けて、さらに
ペレット５１０５ｅが酸化亜鉛層５１０２上を滑るように移動する。
そして、図４４（Ｄ）に示すように、ペレット５１０５ｄは、その側面がペレット５１０
５ａ２の側面と接するように配置する。また、ペレット５１０５ｅは、その側面がペレッ
ト５１０５ｃの別の側面と接するように配置する。また、ペレット５１０５ｄの別の側面
において、酸化亜鉛とともにターゲット５１３０から剥離した複数の粒子５１０３が基板
５１２０からの加熱により結晶化し、領域５１０５ｄ１を形成する。
以上のように、堆積したペレット同士が接するように配置し、ペレットの側面において成
長が起こることで、基板５１２０上にＣＡＡＣ−ＯＳが形成される。したがって、ＣＡＡ
Ｃ−ＯＳは、ｎｃ−ＯＳよりも一つ一つのペレットが大きくなる。上述の図４１中の（３
）と（２）の大きさの違いが、堆積後の成長分に相当する。
また、ペレット同士の隙間が極めて小さくなることで、一つの大きなペレットが形成され
る場合がある。一つの大きなペレットは、単結晶構造を有する。例えば、ペレットの大き
さが、上面から見て１０ｎｍ以上２００ｎｍ以下、１５ｎｍ以上１００ｎｍ以下、または
２０ｎｍ以上５０ｎｍ以下となる場合がある。このとき、微細なトランジスタに用いる酸
化物半導体において、チャネル形成領域が一つの大きなペレットに収まる場合がある。即
ち、単結晶構造を有する領域をチャネル形成領域として用いることができる。また、ペレ
ットが大きくなることで、単結晶構造を有する領域をトランジスタのチャネル形成領域、
ソース領域およびドレイン領域として用いることができる場合がある。
このように、トランジスタのチャネル形成領域などが、単結晶構造を有する領域に形成さ
れることによって、トランジスタの周波数特性を高くすることができる場合がある。
以上のようなモデルにより、ペレット５１００が基板５１２０上に堆積していくと考えら
れる。被形成面が結晶構造を有さない場合においても、ＣＡＡＣ−ＯＳの成膜が可能であ
ることから、エピタキシャル成長とは異なる成長機構であることがわかる。また、ＣＡＡ
Ｃ−ＯＳは、レーザ結晶化が不要であり、大面積のガラス基板などであっても均一な成膜
が可能である。例えば、基板５１２０の上面（被形成面）の構造が非晶質構造（例えば非
晶質酸化シリコン）であっても、ＣＡＡＣ−ＯＳを成膜することは可能である。
また、ＣＡＡＣ−ＯＳは、被形成面である基板５１２０の上面に凹凸がある場合でも、そ
の形状に沿ってペレット５１００が配列することがわかる。例えば、基板５１２０の上面
が原子レベルで平坦な場合、ペレット５１００はａ−ｂ面と平行な平面である平板面を下
に向けて並置する。ペレット５１００の厚さが均一である場合、厚さが均一で平坦、かつ
高い結晶性を有する層が形成される。そして、当該層がｎ段（ｎは自然数。）積み重なる
ことで、ＣＡＡＣ−ＯＳを得ることができる。
一方、基板５１２０の上面が凹凸を有する場合でも、ＣＡＡＣ−ＯＳは、ペレット５１０
０が凹凸に沿って並置した層がｎ段（ｎは自然数。）積み重なった構造となる。基板５１
２０が凹凸を有するため、ＣＡＡＣ−ＯＳは、ペレット５１００間に隙間が生じやすい場
合がある。ただし、この場合でも、ペレット５１００間で分子間力が働き、凹凸があって
もペレット間の隙間はなるべく小さくなるように配列する。したがって、凹凸があっても
高い結晶性を有するＣＡＡＣ−ＯＳとすることができる。
このようなモデルによってＣＡＡＣ−ＯＳが成膜されるため、スパッタ粒子が厚みのない
ペレット状である方が好ましい。なお、スパッタ粒子が厚みのあるサイコロ状である場合
、基板５１２０上に向ける面が一定とならず、厚さや結晶の配向を均一にできない場合が
ある。
以上に示した成膜モデルにより、非晶質構造を有する被形成面上であっても、高い結晶性
を有するＣＡＡＣ−ＯＳを得ることができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることが
できる。
（実施の形態８）
本実施の形態では、本発明の一態様が適用された電子機器について、図２４を用いて説明
する。
本発明の一態様の表示装置を適用することで、信頼性の高いフレキシブルな電子機器を作
製することができる。
電子機器としては、例えば、テレビジョン装置、コンピュータ用などのモニタ、デジタル
カメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯型電話機、携帯型ゲーム
機、携帯型情報端末、音響再生装置、大型ゲーム機などが挙げられる。
また、本発明の一態様の表示装置は可撓性を有するため、家屋やビルの内壁もしくは外壁
、または、自動車の内装もしくは外装の曲面に沿って組み込むことも可能である。
図２４（Ａ）は、携帯型電話機の一例を示している。携帯型電話機７１００は、筐体７１
０１に組み込まれた表示部７１０２の他、操作ボタン７１０３、外部接続ポート７１０４
、スピーカ７１０５、マイク７１０６、カメラ７１０７などを備えている。なお、携帯型
電話機７１００は、本発明の一態様の発光装置を表示部７１０２に用いることにより作製
される。本発明の一態様により、湾曲した表示部を備え、且つ信頼性の高い携帯型電話機
を提供できる。
図２４（Ａ）に示す携帯型電話機７１００は、表示部７１０２を指などで触れることで、
情報を入力することができる。また、電話を掛ける、或いは文字を入力するなどのあらゆ
る操作は、表示部７１０２を指などで触れることにより行うことができる。例えば、表示
部７１０２に表示されたアイコン７１０８に触れることで、アプリケーションを起動する
ことができる。
また操作ボタン７１０３の操作により、電源のＯＮ、ＯＦＦや、表示部７１０２に表示さ
れる画像の種類を切り替えることができる。例えば、メール作成画面から、メインメニュ
ー画面に切り替えることができる。
図２４（Ｂ）は、腕時計型の携帯型情報端末の一例を示している。携帯型情報端末７２０
０は、筐体７２０１、表示部７２０２、バンド７２０３、バックル７２０４、操作ボタン
７２０５、入出力端子７２０６などを備える。
携帯型情報端末７２００は、移動電話、電子メール、文章閲覧および作成、音楽再生、イ
ンターネット通信、コンピュータゲームなどの種々のアプリケーションを実行することが
できる。
表示部７２０２はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うこ
とができる。また、表示部７２０２はタッチセンサを備え、指やスタイラスなどで画面に
触れることで操作することができる。例えば、表示部７２０２に表示されたアイコン７２
０７に触れることで、アプリケーションを起動することができる。
操作ボタン７２０５は、時刻設定のほか、電源のオン、オフ動作、無線通信のオン、オフ
動作、マナーモードの実行および解除、省電力モードの実行および解除など、様々な機能
を持たせることができる。例えば、携帯型情報端末７２００に組み込まれたオペレーショ
ンシステムにより、操作ボタン７２０５の機能を自由に設定することもできる。
また、携帯型情報端末７２００は、通信規格された近距離無線通信を実行することが可能
である。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリー
で通話することもできる。
また、携帯型情報端末７２００は入出力端子７２０６を備え、他の情報端末とコネクター
を介して直接データのやりとりを行うことができる。また入出力端子７２０６を介して充
電を行うこともできる。なお、充電動作は入出力端子７２０６を介さずに無線給電により
行ってもよい。
携帯型情報端末７２００の表示部７２０２に、本発明の一態様の表示装置を適用すること
ができる。
図２４（Ｃ）には、携帯型の表示装置の一例を示している。表示装置７３００は、筐体７
３０１、表示部７３０２、操作ボタン７３０３、引き出し部材７３０４、制御部７３０５
を備える。
表示装置７３００は、筒状の筐体７３０１内にロール状に巻かれたフレキシブルな表示部
７１０２を備える。
また、表示装置７３００は制御部７３０５によって映像信号を受信可能で、受信した映像
を表示部７３０２に表示することができる。また、制御部７３０５にはバッテリーを備え
る。また、制御部７３０５にコネクターを接続する端子部を備え、映像信号や電力を有線
により外部から直接供給する構成としてもよい。
また、操作ボタン７３０３によって、電源のＯＮ、ＯＦＦ動作や表示する映像の切り替え
等を行うことができる。
図２４（Ｄ）には、表示部７３０２を引き出し部材７３０４により引き出した状態の表示
装置７３００を示す。この状態で表示部７３０２に映像を表示することができる。また、
筐体７３０１の表面に配置された操作ボタン７３０３によって、片手で容易に操作するこ
とができる。また、図２４（Ｃ）のように操作ボタン７３０３を筐体７３０１の中央でな
く片側に寄せて配置することで、片手で容易に操作することができる。
なお、表示部７３０２を引き出した際に表示部７３０２の表示面が平面状となるように固
定するため、表示部７３０２の側部に補強のためのフレームを設けていてもよい。
なお、この構成以外に、筐体にスピーカを設け、映像信号と共に受信した音声信号によっ
て音声を出力する構成としてもよい。
表示部７３０２には、本発明の一態様の発光装置が組み込まれている。本発明の一態様に
より、軽量で、且つ信頼性の高い発光装置を提供できる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態９）
ここでは、先の実施の形態に示すトランジスタの変形例について、図３７乃至図３９を用
いて説明する。図３７に示すトランジスタは、基板８２１上の絶縁膜８２４上に形成され
た酸化物半導体層８２８と、酸化物半導体層８２８に接する絶縁膜８３７と、絶縁膜８３
７と接し且つ酸化物半導体層８２８と重畳する導電膜８４０と、を有する。なお、絶縁膜
８３７は、ゲート絶縁膜としての機能を有する。また、導電膜８４０は、ゲート電極層と
しての機能を有する。
また、酸化物半導体層８２８に接する絶縁膜８４６、および絶縁膜８４６に接する絶縁膜
８４７が、トランジスタに設けられている。また、絶縁膜８４６および絶縁膜８４７の開
口部において、酸化物半導体層８２８と接する導電膜８５６、８５７が、トランジスタに
設けられている。なお、導電膜８５６、８５７は、ソース電極層およびドレイン電極層と
しての機能を有する。また、絶縁膜８４７および導電膜８５６、８５７と接する絶縁膜８
６２が設けられている。
なお、本実施の形態に示すトランジスタの構成、並び該構成に接する導電膜および絶縁膜
は、先の実施の形態に示すトランジスタの構成、並びに該構成に接する導電膜および絶縁
膜を適宜用いることができる。
図３７（Ａ）に示すトランジスタにおいて、酸化物半導体層８２８は、導電膜８４０と重
なる領域に形成される領域８２８ａと、領域８２８ａを挟み、且つ不純物元素を含む領域
８２８ｂ、８２８ｃとを有する。また、導電膜８５６、８５７は、領域８２８ｂ、８２８
ｃと接する。領域８２８ａはチャネル領域として機能する。領域８２８ｂ、８２８ｃは、
領域８２８ａと比較して、抵抗率が低く、低抵抗領域ということができる。また、領域８
２８ｂ、８２８ｃは、ソース領域およびドレイン領域として機能する。
または、図３７（Ｂ）に示すトランジスタのように、酸化物半導体層８２８において、導
電膜８５６、８５７と接する領域８２８ｄ、８２８ｅに、不純物元素が添加されていなく
ともよい。この場合、導電膜８５６、８５７と接する領域８２８ｄ、８２８ｅと領域８２
８ａとの間に、不純物元素を有する領域８２８ｂ、８２８ｃを有する。なお、領域８２８
ｄ、８２８ｅは、導電膜８５６、８５７に電圧が印加されると導電性を有するため、ソー
ス領域およびドレイン領域としての機能を有する。
なお、図３７（Ｂ）に示すトランジスタは、導電膜８５６、８５７を形成した後、導電膜
８４０および導電膜８５６、８５７をマスクとして、不純物元素を酸化物半導体層に添加
することで、形成できる。
導電膜８４０において、導電膜８４０の端部がテーパ形状であってもよい。即ち、絶縁膜
８３７および導電膜８４０が接する面と、導電膜８４０の側面となす角度θ１が、９０°
未満、または１０°以上８５°以下、または１５°以上８５°以下、または３０°以上８
５°以下、または４５°以上８５°以下、または６０°以上８５°以下であってもよい。
角度θ１を、９０°未満、または１０°以上８５°以下、または１５°以上８５°以下、
または３０°以上８５°以下、または４５°以上８５°以下、または６０°以上８５°以
下とすることで、絶縁膜８３７および導電膜８４０の側面における絶縁膜８４６の被覆性
を高めることが可能である。
次に、領域８２８ｂ、８２８ｃの変形例について説明する。なお、図３７（Ｃ）乃至図３
７（Ｆ）は、図３７（Ａ）に示す酸化物半導体層８２８の近傍の拡大図である。ここでは
、チャネル長Ｌは、一対の不純物元素を含む領域の間隔である。
図３７（Ｃ）に示すように、チャネル長方向の断面形状において、領域８２８ａおよび領
域８２８ｂ、８２８ｃの境界が、絶縁膜８３７を介して、導電膜８４０の端部と、一致ま
たは略一致している。即ち、上面形状において、領域８２８ａおよび領域８２８ｂ、８２
８ｃの境界が、導電膜８４０の端部と、一致または概略一致している。
または、図３７（Ｄ）に示すように、チャネル長方向の断面形状において、領域８２８ａ
が、導電膜８４０の端部と重ならない領域を有する。該領域はオフセット領域としての機
能を有する。チャネル長方向におけるオフセット領域の長さをＬｏｆｆと示す。なお、オ
フセット領域が複数ある場合は、一つのオフセット領域の長さをＬｏｆｆという。Ｌｏｆ
ｆは、チャネル長Ｌに含まれる。また、Ｌｏｆｆは、チャネル長Ｌの２０％未満、または
１０％未満、または５％未満、または２％未満である。
または、図３７（Ｅ）に示すように、チャネル長方向の断面形状において、領域８２８ｂ
、８２８ｃが、絶縁膜８３７を介して、導電膜８４０と重なる領域を有する。該領域はオ
ーバーラップ領域としての機能を有する。チャネル長方向におけるオーバーラップ領域の
長さをＬｏｖと示す。Ｌｏｖは、チャネル長Ｌの２０％未満、または１０％未満、または
５％未満、または２％未満である。
または、図３７（Ｆ）に示すように、チャネル長方向の断面形状において、領域８２８ａ
と領域８２８ｂの間に領域８２８ｆを有し、領域８２８ａと領域８２８ｃの間に領域８２
８ｇを有する。領域８２８ｆ、８２８ｇは、領域８２８ｂ、８２８ｃより不純物元素の濃
度が低く、抵抗率が高い。ここでは、領域８２８ｆ、８２８ｇは、絶縁膜８３７と重なる
が、絶縁膜８３７および導電膜８４０と重なってもよい。
なお、図３７（Ｃ）乃至図３７（Ｆ）においては、図３７（Ａ）に示すトランジスタの説
明をしたが、図３７（Ｂ）に示すトランジスタにおいても、図３７（Ｃ）乃至図３７（Ｆ
）の構造を適宜適用することができる。
図３８（Ａ）に示すトランジスタは、絶縁膜８３７の端部が、導電膜８４０の端部より外
側に位置する。即ち、絶縁膜８３７が、導電膜８４０から迫り出した形状を有する。領域
８２８ａから絶縁膜８４６を遠ざけることが可能であるため、絶縁膜８４６に含まれる窒
素、水素等が、チャネル領域として機能する領域８２８ａに入り込むのを抑制することが
できる。
図３８（Ｂ）に示すトランジスタは、絶縁膜８３７および導電膜８４０がテーパ形状であ
り、且つそれぞれのテーパ部の角度が異なる。即ち、絶縁膜８３７および導電膜８４０が
接する面と、導電膜８４０の側面のなす角度θ１と、酸化物半導体層８２８および絶縁膜
８３７が接する面と、絶縁膜８３７の側面のなす角度θ２との角度が異なる。角度θ２は
、９０°未満、または３０°以上８５°以下、または４５°以上７０°以下であってもよ
い。例えば、角度θ２が角度θ１より小さいと、絶縁膜８４６の被覆性が高まる。また、
角度θ２が角度θ１より大きいと、領域８２８ａから絶縁膜８４６を遠ざけることが可能
であるため、絶縁膜８４６に含まれる窒素、水素等が、チャネル領域として機能する領域
８２８ａに入り込むのを抑制することができる。
次に、領域８２８ｂ、８２８ｃの変形例について、図３８（Ｃ）乃至図３８（Ｆ）を用い
て説明する。なお、図３８（Ｃ）乃至図３８（Ｆ）は、図３８（Ａ）に示す酸化物半導体
層８２８の近傍の拡大図である。
図３８（Ｃ）に示すように、チャネル長方向の断面形状において、領域８２８ａおよび領
域８２８ｂ、８２８ｃの境界が、導電膜８４０の端部と、絶縁膜８３７を介して、一致ま
たは該略一致している。即ち、上面形状において、領域８２８ａおよび領域８２８ｂ、８
２８ｃの境界が、導電膜８４０の端部と、一致若しくは略一致している。
または、図３８（Ｄ）に示すように、チャネル長方向の断面形状において、領域８２８ａ
が、導電膜８４０と重ならない領域を有する。該領域はオフセット領域としての機能を有
する。即ち、上面形状において、領域８２８ｂ、８２８ｃの端部が、絶縁膜８３７の端部
と、一致または略一致しており、導電膜８４０の端部と重ならない。
または、図３８（Ｅ）に示すように、チャネル長方向の断面形状において、領域８２８ｂ
、８２８ｃが、絶縁膜８３７を介して、導電膜８４０と重なる領域を有する。該領域をオ
ーバーラップ領域という。即ち、上面形状において、領域８２８ｂ、８２８ｃの端部が、
導電膜８４０と重なる。
または、図３８（Ｆ）に示すように、チャネル長方向の断面形状において、領域８２８ａ
と領域８２８ｂの間に領域８２８ｆを有し、領域８２８ａと領域８２８ｃの間に領域８２
８ｇを有する。領域８２８ｆ、８２８ｇは、領域８２８ｂ、８２８ｃより不純物元素の濃
度が低く、抵抗率が高い。ここでは、領域８２８ｆ、８２８ｇは、絶縁膜８３７と重なる
が、絶縁膜８３７および導電膜８４０と重なってもよい。
なお、図３８（Ｃ）乃至図３８（Ｆ）においては、図３８（Ａ）に示すトランジスタの説
明をしたが、図３８（Ｂ）に示すトランジスタにおいても、図３８（Ｃ）乃至図３８（Ｆ
）の構造を適宜適用することが可能である。
図３９（Ａ）に示すトランジスタは、導電膜８４０が積層構造であり、絶縁膜８３７と接
する導電膜８４０ａ、および導電膜８４０ａに接する導電膜８４０ｂを有する。また、導
電膜８４０ａの端部は、導電膜８４０ｂの端部より外側に位置する。即ち、導電膜８４０
ａが、導電膜８４０ｂから迫り出した形状を有する。
次に、領域８２８ｂ、８２８ｃの変形例について説明する。なお、図３９（Ｂ）乃至図３
９（Ｅ）は、図３９（Ａ）に示す酸化物半導体層８２８の近傍の拡大図である。
図３９（Ｂ）に示すように、チャネル長方向の断面形状において、領域８２８ａおよび領
域８２８ｂ、８２８ｃの境界が、導電膜８４０に含まれる導電膜８４０ａの端部と、絶縁
膜８３７を介して、一致または略一致している。即ち、上面形状において、領域８２８ａ
および領域８２８ｂ、８２８ｃの境界が、導電膜８４０の端部と、一致または略一致して
いる。
または、図３９（Ｃ）に示すように、チャネル長方向の断面形状において、領域８２８ａ
が、導電膜８４０と重ならない領域を有する。該領域はオフセット領域としての機能を有
する。また、上面形状において、領域８２８ｂ、８２８ｃの端部が、絶縁膜８３７の端部
と、一致または略一致しており、導電膜８４０の端部と重ならない構成としてもよい。
または、図３９（Ｄ）に示すように、チャネル長方向の断面形状において、領域８２８ｂ
、８２８ｃが、導電膜８４０、ここでは導電膜８４０ａと重なる領域を有する。該領域を
オーバーラップ領域という。即ち、上面形状において、領域８２８ｂ、８２８ｃの端部が
、導電膜８４０ａと重なる。
または、図３９（Ｅ）に示すように、チャネル長方向の断面形状において、領域８２８ａ
と領域８２８ｂの間に領域８２８ｆを有し、領域８２８ａと領域８２８ｃの間に領域８２
８ｇを有する。不純物元素は、導電膜８４０ａを通過して領域８２８ｆ、８２８ｇに添加
されるため、領域８２８ｆ、８２８ｇは、領域８２８ｂ、８２８ｃより不純物元素の濃度
が低く、抵抗率が高い。なお、ここでは、領域８２８ｆ、８２８ｇは、導電膜８４０ａと
重なるが、導電膜８４０ａおよび導電膜８４０ｂと重なってもよい。
なお、絶縁膜８３７の端部が、導電膜８４０ａの端部より外側に位置してもよい。
または、絶縁膜８３７の側面は湾曲してしてもよい。
または、絶縁膜８３７がテーパ形状であってもよい。即ち、酸化物半導体層８２８および
絶縁膜８３７が接する面と、絶縁膜８３７の側面のなす角度が９０°未満、好ましくは３
０°以上９０°未満であってもよい。
図３９に示すように、酸化物半導体層８２８が、領域８２８ｂ、８２８ｃより、不純物元
素の濃度が低く、抵抗率が高い領域８２８ｆ、８２８ｇを有することで、ドレイン領域の
電界緩和が可能である。そのため、ドレイン領域の電界に起因したトランジスタのしきい
値電圧の変動などの劣化を低減することが可能である。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
１０１ 構造体
１０１ａ 回転体
１０１ｂ 部材
１０２ 起点
１０３ 加工部材
１０３ａ 部材
１０３ｂ 部材
１０４ 部位
１０５ ステージ
１０７ ガイド
１０８ 矢印
１０９ 回転軸
１１１ 部材
１５１ 構造体
１５２ 構造体
１５３ 加工部材
１５３ａ 部材
１５３ｂ 部材
１５５ ステージ
１５６ ステージ
１５７ 支持体
１５８ 搬送ローラ
１５９ 回転軸
１６１ 部材
１６２ 起点
１９０ トランジスタ
１９４ トランジスタ
３００ 表示装置
３００ａ 表示装置
３００ｂ 表示装置
３０１ 可撓性基板
３０２ 画素部
３０４ 回路部
３０５ 回路部
３０７ 可撓性基板
３０８ ＦＰＣ端子部
３１０ 信号線
３１１ 配線部
３１２ シール材
３１６ ＦＰＣ
３１８ａ 接着層
３１８ｂ 接着層
３２０ａ 有機樹脂層
３２０ｂ 有機樹脂層
３２１ａ 絶縁膜
３２１ｂ 絶縁膜
３３４ 絶縁膜
３３６ 着色層
３３８ 遮光層
３５０ トランジスタ
３５２ トランジスタ
３６０ 接続電極
３６４ 絶縁膜
３６６ 絶縁膜
３６８ 絶縁膜
３７０ 平坦化絶縁膜
３７２ 導電膜
３７４ 導電膜
３７５ 液晶素子
３７６ 液晶層
３７８ スペーサ
３８０ 異方性導電膜
４１０ 素子層
４１１ 素子層
４３０ 絶縁膜
４３２ 封止層
４３４ 絶縁膜
４４４ 導電膜
４４６ ＥＬ層
４４８ 導電膜
４６２ 基板
４６３ 基板
４６８ 紫外光
４８０ 発光素子
５０１ 画素回路
５０２ 画素部
５０４ 駆動回路部
５０４ａ ゲートドライバ
５０４ｂ ソースドライバ
５０６ 保護回路
５０７ 端子部
５５０ トランジスタ
５５２ トランジスタ
５５４ トランジスタ
５６０ 容量素子
５６２ 容量素子
５７０ 液晶素子
５７２ 発光素子
６００ エキシマレーザ装置
６１０ａ レーザ光
６１０ｂ レーザ光
６１０ｃ レーザ光
６１０ｄ 線状ビーム
６３０ 光学系
６５０ ミラー
６７０ レンズ
７００ 加工物
７１０ 加工領域
７２０ 基板
８０１ レジストマスク
８０２ レジストマスク
８０３ レジストマスク
８１０ 不純物
８２１ 基板
８２４ 絶縁膜
８２８ 酸化物半導体層
８２８ａ 領域
８２８ｂ 領域
８２８ｃ 領域
８２８ｄ 領域
８２８ｅ 領域
８２８ｆ 領域
８２８ｇ 領域
８３７ 絶縁膜
８４０ 導電膜
８４０ａ 導電膜
８４０ｂ 導電膜
８４６ 絶縁膜
８４７ 絶縁膜
８５６ 導電膜
８５７ 導電膜
８６２ 絶縁膜
９００ 基板
９１０ 有機樹脂層
９１５ 絶縁膜
９２０ ゲート電極層
９２１ 導電膜
９３０ ゲート絶縁膜
９３１ 絶縁膜
９３２ 絶縁膜
９３３ 絶縁膜
９３５ 絶縁層
９４０ 酸化物半導体層
９４０ａ 酸化物半導体膜
９４０ｂ 酸化物半導体膜
９４０ｃ 酸化物半導体膜
９４１ａ 酸化物半導体層
９４１ｂ 酸化物半導体層
９４２ａ 酸化物半導体層
９４２ｂ 酸化物半導体層
９４２ｃ 酸化物半導体層
９４３ａ 酸化物半導体層
９５０ ソース電極層
９５１ ソース領域
９６０ ドレイン電極層
９６１ ドレイン領域
９７０ 絶縁膜
９７５ 絶縁膜
９８０ 絶縁膜
９９０ 絶縁膜
７１００ 携帯型電話機
７１０１ 筐体
７１０２ 表示部
７１０３ 操作ボタン
７１０４ 外部接続ポート
７１０５ スピーカ
７１０６ マイク
７１０７ カメラ
７１０８ アイコン
７２００ 携帯型情報端末
７２０１ 筐体
７２０２ 表示部
７２０３ バンド
７２０４ バックル
７２０５ 操作ボタン
７２０６ 入出力端子
７２０７ アイコン
７３００ 表示装置
７３０１ 筐体
７３０２ 表示部
７３０３ 操作ボタン
７３０４ 部材
７３０５ 制御部
５１００ ペレット
５１００ａ ペレット
５１００ｂ ペレット
５１０１ イオン
５１０２ 酸化亜鉛層
５１０３ 粒子
５１０５ａ ペレット
５１０５ａ１ 領域
５１０５ａ２ ペレット
５１０５ｂ ペレット
５１０５ｃ ペレット
５１０５ｄ ペレット
５１０５ｄ１ 領域
５１０５ｅ ペレット
５１２０ 基板
５１３０ ターゲット
５１６１ 領域
８０００ 表示モジュール
８００１ 上部カバー
８００２ 下部カバー
８００３ ＦＰＣ
８００４ タッチパネル
８００５ ＦＰＣ
８００６ 表示パネル
８００７ バックライト
８００８ 光源
８００９ フレーム
８０１０ プリント基板
８０１１ バッテリー

Claims (7)

  1. 基板上の有機樹脂層と、前記有機樹脂層上の半導体素子層とを有する加工部材を用意し、
    前記半導体素子層は、トランジスタを有し、
    第１の装置を用いて線状ビームを前記基板を介して前記有機樹脂層に照射し、
    前記第１の装置は、レーザ発振器と、前記レーザ発振器から出力されたレーザ光を伸張する光学系と、伸張した前記レーザ光を前記線状ビームにするレンズと、を有し、
    前記線状ビームを照射後に、ローラを有する剥離装置を用いて、前記ローラを回転することで、前記ローラに前記有機樹脂層及び前記半導体素子層を巻き取り、前記有機樹脂層と前記基板とを分離する半導体装置の作製方法。
  2. 基板上の有機樹脂層と、前記有機樹脂層上の半導体素子層とを有する加工部材を用意し、
    前記半導体素子層は、トランジスタを有し、
    第１の装置を用いて線状ビームを前記基板を介して前記有機樹脂層に照射し、
    前記第１の装置は、レーザ発振器と、前記レーザ発振器から出力されたレーザ光を伸張する光学系と、伸張した前記レーザ光を前記線状ビームにするレンズと、を有し、
    前記線状ビームを照射後に、移動可能な吸着機構を有する剥離装置を用いて、前記吸着機構により前記加工部材を吸着して、前記有機樹脂層と前記基板とを分離する半導体装置の作製方法。
  3. 基板上の有機樹脂層と、前記有機樹脂層上の半導体素子層とを有する加工部材を用意し、
    前記半導体素子層は、トランジスタを有し、
    第１の装置を用いて線状ビームを前記基板を介して前記有機樹脂層に照射し、
    前記第１の装置は、レーザ発振器と、前記レーザ発振器から出力されたレーザ光を伸張する光学系と、伸張した前記レーザ光を前記線状ビームにするレンズと、を有し、
    前記線状ビームを照射後に、第１のローラを有する剥離装置を用いて、前記１のローラを回転することで、前記第１のローラに前記有機樹脂層及び前記半導体素子層を巻き取り、前記有機樹脂層と前記基板とを分離し、
    前記分離後に、第２のローラを有する貼り合わせ装置を用いて、前記第２のローラを回転することで、前記有機樹脂層及び前記半導体素子層を可撓性基板に貼り合わせる半導体装置の作製方法。
  4. 基板上の有機樹脂層と、前記有機樹脂層上の半導体素子層とを有する加工部材を容易し、
    前記半導体素子層は、トランジスタを有し、
    第１の装置を用いて線状ビームを前記基板を介して前記有機樹脂層に照射し、
    前記第１の装置は、レーザ発振器と、前記レーザ発振器から出力されたレーザ光を伸張する光学系と、伸張した前記レーザ光を前記線状ビームにするレンズと、を有し、
    前記線状ビームを照射後に、移動可能な吸着機構を有する剥離装置を用いて、前記吸着機構により前記加工部材を吸着して、前記有機樹脂層と前記基板とを分離し、
    前記分離後に、貼り合わせ装置を用いて、前記有機樹脂層及び前記半導体素子層を可撓性基板に貼り合わせる半導体装置の作製方法。
  5. 請求項１乃至請求項４のいずれか一において、
    前記半導体素子層は、前記トランジスタと電気的に接続される発光素子を有し、
    前記発光素子はＥＬ層を有する半導体装置の作製方法。
  6. 請求項１乃至請求項５のいずれか一において、
    前記剥離装置を用いて前記有機樹脂層と前記基板とを分離する際は、前記加工部材の角部から分離を始める半導体装置の作製方法。
  7. 請求項１乃至請求項６のいずれか一において、
    前記剥離装置は液体供給機構を有し、
    前記有機樹脂層と前記基板とを分離する際に、前記液体供給機構から分離面に液体を供給する半導体装置の作製方法。
JP2018014572A 2013-12-02 2018-01-31 半導体装置の作製方法 Expired - Fee Related JP6454429B2 (ja)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP2013249631 2013-12-02
JP2013249631 2013-12-02
JP2013256872 2013-12-12
JP2013256872 2013-12-12
JP2013272176 2013-12-27
JP2013272176 2013-12-27
JP2014047348 2014-03-11
JP2014047348 2014-03-11

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2014243627A Division JP6478596B2 (ja) 2013-12-02 2014-12-02 表示装置の作製方法

Publications (2)

Publication Number Publication Date
JP2018106177A true JP2018106177A (ja) 2018-07-05
JP6454429B2 JP6454429B2 (ja) 2019-01-16

Family

ID=53266052

Family Applications (25)

Application Number Title Priority Date Filing Date
JP2014243627A Expired - Fee Related JP6478596B2 (ja) 2013-12-02 2014-12-02 表示装置の作製方法
JP2016084926A Withdrawn JP2016184166A (ja) 2013-12-02 2016-04-21 表示装置の作製方法
JP2016087198A Withdrawn JP2016186634A (ja) 2013-12-02 2016-04-25 携帯型の電子機器
JP2016088081A Withdrawn JP2016189004A (ja) 2013-12-02 2016-04-26 表示装置の作製方法
JP2016088690A Withdrawn JP2016189005A (ja) 2013-12-02 2016-04-27 加工装置
JP2016165296A Withdrawn JP2017021355A (ja) 2013-12-02 2016-08-26 表示装置の作製方法
JP2016172447A Active JP6220027B2 (ja) 2013-12-02 2016-09-05 表示装置の作製方法
JP2016172449A Withdrawn JP2017040924A (ja) 2013-12-02 2016-09-05 加工装置
JP2016172446A Active JP6220026B2 (ja) 2013-12-02 2016-09-05 表示装置の作製方法
JP2017204962A Withdrawn JP2018055103A (ja) 2013-12-02 2017-10-24 加工装置
JP2018014572A Expired - Fee Related JP6454429B2 (ja) 2013-12-02 2018-01-31 半導体装置の作製方法
JP2018014574A Withdrawn JP2018107133A (ja) 2013-12-02 2018-01-31 携帯型情報端末
JP2018170173A Active JP6585790B2 (ja) 2013-12-02 2018-09-12 装置
JP2018215141A Withdrawn JP2019071277A (ja) 2013-12-02 2018-11-16 表示装置の作製方法
JP2018215144A Active JP6812398B2 (ja) 2013-12-02 2018-11-16 表示装置の作製方法
JP2018215142A Withdrawn JP2019061961A (ja) 2013-12-02 2018-11-16 表示装置の作製方法
JP2020022035A Active JP6950016B2 (ja) 2013-12-02 2020-02-13 電子機器
JP2020022034A Withdrawn JP2020106847A (ja) 2013-12-02 2020-02-13 表示装置の作製方法
JP2020074730A Withdrawn JP2020166274A (ja) 2013-12-02 2020-04-20 線状ビーム照射装置
JP2020077721A Active JP6842583B2 (ja) 2013-12-02 2020-04-24 表示装置の作製方法
JP2020077719A Active JP6812587B2 (ja) 2013-12-02 2020-04-24 表示装置の作製方法
JP2020079294A Active JP6842585B2 (ja) 2013-12-02 2020-04-28 表示装置の作製方法
JP2020079295A Active JP6812588B2 (ja) 2013-12-02 2020-04-28 表示装置の作製方法
JP2021153940A Active JP7113127B2 (ja) 2013-12-02 2021-09-22 線状ビーム照射装置の使用方法
JP2022118069A Pending JP2022169519A (ja) 2013-12-02 2022-07-25 表示装置の作製方法

Family Applications Before (10)

Application Number Title Priority Date Filing Date
JP2014243627A Expired - Fee Related JP6478596B2 (ja) 2013-12-02 2014-12-02 表示装置の作製方法
JP2016084926A Withdrawn JP2016184166A (ja) 2013-12-02 2016-04-21 表示装置の作製方法
JP2016087198A Withdrawn JP2016186634A (ja) 2013-12-02 2016-04-25 携帯型の電子機器
JP2016088081A Withdrawn JP2016189004A (ja) 2013-12-02 2016-04-26 表示装置の作製方法
JP2016088690A Withdrawn JP2016189005A (ja) 2013-12-02 2016-04-27 加工装置
JP2016165296A Withdrawn JP2017021355A (ja) 2013-12-02 2016-08-26 表示装置の作製方法
JP2016172447A Active JP6220027B2 (ja) 2013-12-02 2016-09-05 表示装置の作製方法
JP2016172449A Withdrawn JP2017040924A (ja) 2013-12-02 2016-09-05 加工装置
JP2016172446A Active JP6220026B2 (ja) 2013-12-02 2016-09-05 表示装置の作製方法
JP2017204962A Withdrawn JP2018055103A (ja) 2013-12-02 2017-10-24 加工装置

Family Applications After (14)

Application Number Title Priority Date Filing Date
JP2018014574A Withdrawn JP2018107133A (ja) 2013-12-02 2018-01-31 携帯型情報端末
JP2018170173A Active JP6585790B2 (ja) 2013-12-02 2018-09-12 装置
JP2018215141A Withdrawn JP2019071277A (ja) 2013-12-02 2018-11-16 表示装置の作製方法
JP2018215144A Active JP6812398B2 (ja) 2013-12-02 2018-11-16 表示装置の作製方法
JP2018215142A Withdrawn JP2019061961A (ja) 2013-12-02 2018-11-16 表示装置の作製方法
JP2020022035A Active JP6950016B2 (ja) 2013-12-02 2020-02-13 電子機器
JP2020022034A Withdrawn JP2020106847A (ja) 2013-12-02 2020-02-13 表示装置の作製方法
JP2020074730A Withdrawn JP2020166274A (ja) 2013-12-02 2020-04-20 線状ビーム照射装置
JP2020077721A Active JP6842583B2 (ja) 2013-12-02 2020-04-24 表示装置の作製方法
JP2020077719A Active JP6812587B2 (ja) 2013-12-02 2020-04-24 表示装置の作製方法
JP2020079294A Active JP6842585B2 (ja) 2013-12-02 2020-04-28 表示装置の作製方法
JP2020079295A Active JP6812588B2 (ja) 2013-12-02 2020-04-28 表示装置の作製方法
JP2021153940A Active JP7113127B2 (ja) 2013-12-02 2021-09-22 線状ビーム照射装置の使用方法
JP2022118069A Pending JP2022169519A (ja) 2013-12-02 2022-07-25 表示装置の作製方法

Country Status (7)

Country Link
US (12) US9437831B2 (ja)
JP (25) JP6478596B2 (ja)
KR (13) KR20230044564A (ja)
CN (9) CN117881215A (ja)
DE (2) DE112014007325B3 (ja)
TW (10) TWI665814B (ja)
WO (1) WO2015083029A1 (ja)

Families Citing this family (112)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010153813A (ja) * 2008-11-18 2010-07-08 Semiconductor Energy Lab Co Ltd 発光装置及びその作製方法、並びに、携帯電話機
CN103337222B (zh) * 2013-07-01 2015-07-08 京东方科技集团股份有限公司 柔性显示装置
US9269914B2 (en) 2013-08-01 2016-02-23 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, electronic device, and lighting device
US9882014B2 (en) 2013-11-29 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102386362B1 (ko) * 2013-12-02 2022-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
DE112014007325B3 (de) 2013-12-02 2021-04-29 Semiconductor Energy Laboratory Co., Ltd. Anzeigevorrichtung und deren Herstellungsverfahren
JP2016027597A (ja) * 2013-12-06 2016-02-18 株式会社半導体エネルギー研究所 半導体装置
TWI721409B (zh) 2013-12-19 2021-03-11 日商半導體能源研究所股份有限公司 半導體裝置
US9472678B2 (en) 2013-12-27 2016-10-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9397149B2 (en) * 2013-12-27 2016-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6294670B2 (ja) * 2014-01-07 2018-03-14 株式会社ジャパンディスプレイ 表示装置及び表示装置の製造方法
JP2016021560A (ja) 2014-06-20 2016-02-04 株式会社半導体エネルギー研究所 剥離装置
CN111477657B (zh) 2014-10-28 2024-03-05 株式会社半导体能源研究所 功能面板、功能面板的制造方法、模块、数据处理装置
CN105988609B (zh) 2015-01-28 2019-06-04 中强光电股份有限公司 触控式投影幕及其制造方法
TWI553536B (zh) * 2015-03-13 2016-10-11 中強光電股份有限公司 觸控式投影幕及觸控式投影系統
CN112176284B (zh) * 2015-07-03 2023-09-01 大日本印刷株式会社 制造蒸镀掩模、有机半导体元件和有机el显示器的方法、蒸镀掩模准备体、及蒸镀掩模
CN107852789A (zh) * 2015-07-23 2018-03-27 夏普株式会社 电致发光装置
CN108738377B (zh) 2015-07-30 2020-11-10 株式会社半导体能源研究所 发光装置的制造方法、发光装置、模块及电子设备
KR102639302B1 (ko) * 2015-10-15 2024-02-21 삼성디스플레이 주식회사 표시 패널 및 표시 패널의 제조 방법
KR102391478B1 (ko) * 2015-11-17 2022-04-28 삼성디스플레이 주식회사 화소, 화소를 포함하는 디스플레이 패널 및 디스플레이 패널의 제작 방법
KR102402837B1 (ko) * 2015-12-07 2022-05-27 엘지전자 주식회사 디스플레이 장치
KR102419688B1 (ko) * 2015-12-11 2022-07-13 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR102474203B1 (ko) 2015-12-22 2022-12-06 삼성디스플레이 주식회사 디스플레이 장치 제조방법 및 이에 따라 제조된 디스플레이 장치
WO2017115225A2 (en) * 2015-12-28 2017-07-06 Semiconductor Energy Laboratory Co., Ltd. Flexible device, display device, and manufacturing methods thereof
CN105633281B (zh) * 2016-01-06 2018-07-17 京东方科技集团股份有限公司 一种柔性显示面板及其封装方法、显示装置
CN105655389B (zh) * 2016-01-15 2018-05-11 京东方科技集团股份有限公司 有源层、薄膜晶体管、阵列基板、显示装置及制备方法
US10263114B2 (en) * 2016-03-04 2019-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, or display device including the same
US10586817B2 (en) 2016-03-24 2020-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and separation apparatus
KR102340066B1 (ko) 2016-04-07 2021-12-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법 및 플렉시블 디바이스의 제작 방법
JP6863803B2 (ja) 2016-04-07 2021-04-21 株式会社半導体エネルギー研究所 表示装置
JP6484756B2 (ja) 2016-04-12 2019-03-13 株式会社半導体エネルギー研究所 半導体装置の作製方法、及びフレキシブルデバイスの作製方法
US10003023B2 (en) * 2016-04-15 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
JP2017207744A (ja) 2016-05-11 2017-11-24 株式会社半導体エネルギー研究所 表示装置、モジュール、及び電子機器
US10804407B2 (en) 2016-05-12 2020-10-13 Semiconductor Energy Laboratory Co., Ltd. Laser processing apparatus and stack processing apparatus
US10522574B2 (en) 2016-05-16 2019-12-31 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of display device and manufacturing method of electronic device
KR102378976B1 (ko) * 2016-05-18 2022-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법, 표시 장치, 모듈, 및 전자 기기
WO2017200023A1 (ja) * 2016-05-18 2017-11-23 株式会社Ｊｏｌｅｄ 有機ｅｌ表示パネル及びその製造方法
TWI727041B (zh) * 2016-05-20 2021-05-11 日商半導體能源研究所股份有限公司 顯示裝置
JP6670683B2 (ja) * 2016-06-07 2020-03-25 株式会社Ｓｃｒｅｅｎラミナテック キャリア基板と樹脂層からなるワークの分離方法および分離装置
KR102570314B1 (ko) * 2016-06-08 2023-08-24 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102527763B1 (ko) * 2016-07-06 2023-05-02 삼성디스플레이 주식회사 롤러블 디스플레이 장치 및 롤러블 장치
WO2018020333A1 (en) 2016-07-29 2018-02-01 Semiconductor Energy Laboratory Co., Ltd. Separation method, display device, display module, and electronic device
TWI753868B (zh) 2016-08-05 2022-02-01 日商半導體能源研究所股份有限公司 剝離方法、顯示裝置、顯示模組及電子裝置
TWI730017B (zh) 2016-08-09 2021-06-11 日商半導體能源研究所股份有限公司 顯示裝置的製造方法、顯示裝置、顯示模組及電子裝置
TW201808628A (zh) 2016-08-09 2018-03-16 Semiconductor Energy Lab 半導體裝置的製造方法
JP6900160B2 (ja) * 2016-08-31 2021-07-07 エルジー ディスプレイ カンパニー リミテッド フレキシブル表示装置
CN109564851A (zh) 2016-08-31 2019-04-02 株式会社半导体能源研究所 半导体装置的制造方法
US10923350B2 (en) 2016-08-31 2021-02-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
WO2018051212A1 (en) * 2016-09-16 2018-03-22 Semiconductor Energy Laboratory Co., Ltd. Display panel, display device, input/output device, data processing device, and method for manufacturing the display panel
KR102207053B1 (ko) * 2016-09-16 2021-01-25 도판 인사츠 가부시키가이샤 표시 장치 및 표시 장치 기판
WO2018051486A1 (ja) * 2016-09-16 2018-03-22 凸版印刷株式会社 表示装置及び表示装置基板
TWI715631B (zh) * 2016-09-20 2021-01-11 日商凸版印刷股份有限公司 顯示裝置及顯示裝置基板
US10369664B2 (en) 2016-09-23 2019-08-06 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US20180090720A1 (en) * 2016-09-27 2018-03-29 Universal Display Corporation Flexible OLED Display Module
CN117279467A (zh) * 2016-10-07 2023-12-22 株式会社半导体能源研究所 玻璃衬底的清洗方法、半导体装置的制造方法及玻璃衬底
TWI744383B (zh) * 2016-10-19 2021-11-01 日商索尼股份有限公司 液晶顯示裝置及投射型顯示裝置
JP6513889B2 (ja) * 2016-11-03 2019-05-15 株式会社半導体エネルギー研究所 レーザ加工装置、積層体の加工装置およびレーザ加工方法
WO2018083568A1 (en) * 2016-11-03 2018-05-11 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR102601500B1 (ko) * 2016-11-11 2023-11-15 삼성디스플레이 주식회사 표시장치 및 이를 포함하는 전자장치
KR102512925B1 (ko) 2016-11-23 2023-03-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 표시 모듈, 및 전자 기기
WO2018122665A1 (en) * 2016-12-27 2018-07-05 Semiconductor Energy Laboratory Co., Ltd. Display panel, display device, input/output device, and data processing device
US10170600B2 (en) 2017-01-12 2019-01-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
DE102017000703A1 (de) 2017-01-26 2018-07-26 Bally Wulff Games & Entertainment Gmbh Rotierende symboltragende Anzeigemittel für Spielautomaten und Verfahren zur Steuerung der Anzeige
JP6995333B2 (ja) * 2017-02-04 2022-01-14 パイクリスタル株式会社 アクティブマトリクス基板およびアクティブマトリクス基板の製造方法
CN110326363A (zh) * 2017-02-24 2019-10-11 夏普株式会社 Oled面板的制造方法、oled面板、oled面板的制造装置
KR20180100013A (ko) * 2017-02-28 2018-09-06 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
TWI778959B (zh) * 2017-03-03 2022-10-01 日商半導體能源硏究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP2018180254A (ja) * 2017-04-12 2018-11-15 株式会社ジャパンディスプレイ 表示装置
JP6904769B2 (ja) * 2017-04-20 2021-07-21 株式会社半導体エネルギー研究所 表示装置
KR102480458B1 (ko) * 2017-06-05 2022-12-22 삼성디스플레이 주식회사 표시 장치
CN107403732B (zh) * 2017-06-21 2019-10-25 武汉华星光电半导体显示技术有限公司 改善氧化物半导体薄膜晶体管阈值电压的方法
CN107170374A (zh) * 2017-06-29 2017-09-15 武汉天马微电子有限公司 柔性显示面板及柔性显示装置
US20200219423A1 (en) * 2017-09-27 2020-07-09 Sharp Kabushiki Kaisha Flexible display device and method of manufacturing flexible display device
WO2019064532A1 (ja) * 2017-09-29 2019-04-04 シャープ株式会社 表示素子の製造方法
GB201717566D0 (en) * 2017-10-25 2017-12-06 Bodle Tech Ltd Display apparatus
WO2019082358A1 (ja) 2017-10-26 2019-05-02 堺ディスプレイプロダクト株式会社 フレキシブルｏｌｅｄデバイスの製造方法および製造装置
TWI662347B (zh) * 2017-12-14 2019-06-11 友達光電股份有限公司 畫素結構
CN107831612B (zh) * 2017-12-15 2020-01-07 京东方科技集团股份有限公司 显示面板、显示装置以及显示方法
JP7194122B2 (ja) 2018-01-05 2022-12-21 株式会社半導体エネルギー研究所 半導体装置
KR20240023707A (ko) * 2018-01-24 2024-02-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
CN111727664A (zh) * 2018-02-27 2020-09-29 堺显示器制品株式会社 柔性oled装置的制造方法以及支承基板
JP7163360B2 (ja) * 2018-02-28 2022-10-31 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
CN110275333B (zh) * 2018-03-14 2022-11-25 群创光电股份有限公司 显示设备以及其制造方法
CN112136361A (zh) * 2018-05-09 2020-12-25 堺显示器制品株式会社 柔性发光器件的制造方法以及制造装置
US11088122B2 (en) 2018-05-09 2021-08-10 Sakai Display Products Corporation Method and device for manufacturing flexible light emission device
US11205770B2 (en) 2018-05-09 2021-12-21 Sakai Display Products Corporation Lift-off method and apparatus for manufacturing flexible light emitting device
CN108511635B (zh) * 2018-06-07 2020-03-06 京东方科技集团股份有限公司 一种柔性显示基板的制备方法
CN110890386B (zh) * 2018-09-11 2023-08-25 夏普株式会社 薄膜晶体管基板、液晶显示装置及有机电致发光显示装置
KR102573780B1 (ko) * 2018-09-28 2023-08-31 엘지디스플레이 주식회사 표시 장치
JP7132076B2 (ja) * 2018-10-11 2022-09-06 株式会社半導体エネルギー研究所 Ｃｔ装置
KR102178626B1 (ko) * 2018-10-30 2020-11-16 에이피시스템 주식회사 적층구조물 박리 방법, 유기발광소자 수리 방법 및 적층구조물 박리장치
TWI722331B (zh) * 2018-11-12 2021-03-21 友達光電股份有限公司 半導體疊層結構及其製造方法
JP2020087961A (ja) * 2018-11-15 2020-06-04 株式会社アルバック 積層構造体及び積層構造体の製造方法
KR20200076343A (ko) 2018-12-19 2020-06-29 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 표시장치
JP2020150027A (ja) * 2019-03-11 2020-09-17 キオクシア株式会社 基板の分離方法、半導体記憶装置の製造方法、および基板分離装置
WO2020189873A1 (ko) * 2019-03-18 2020-09-24 주식회사 모두테크 반도체 패키지 제조공정을 위한 접착 테이프 및 그 제조방법
CN110065267B (zh) * 2019-04-26 2021-03-26 京东方科技集团股份有限公司 可形变材料、形变结构、Micro-LED显示装置、应变传感器
CN110098329B (zh) * 2019-05-06 2021-01-29 上海交通大学 有机薄膜晶体管及其制备方法
KR102166162B1 (ko) * 2019-08-21 2020-10-15 씨제이첨단소재 주식회사 방열성능과 절연기능을 가진 층을 포함하는 무선 전력 전송장치
EP3785897B1 (en) 2019-08-29 2021-12-29 SHPP Global Technologies B.V. Transparent, flexible, impact resistant, multilayer film comprising polycarbonate copolymers
CN112447924B (zh) * 2019-08-30 2024-03-08 上海和辉光电股份有限公司 显示面板、制备方法及包括其的显示装置
CN114555595B (zh) 2019-08-30 2023-12-26 Tsd生命科学有限公司 咪唑并吡啶衍生物及将其作为有效成分的药学组合物
JP7096805B2 (ja) * 2019-11-12 2022-07-06 キヤノン株式会社 印刷装置とその制御方法、及びプログラム
JP7398934B2 (ja) 2019-11-22 2023-12-15 エルジー・ケム・リミテッド 表示装置用支持基板、有機ｅｌ表示装置、および有機ｅｌ表示装置の製造方法
TWI715447B (zh) * 2020-02-21 2021-01-01 友達光電股份有限公司 背板的製造方法
KR20210129788A (ko) * 2020-04-20 2021-10-29 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN111687591B (zh) * 2020-05-20 2021-12-31 西安理工大学 一种具有减摩和提高油膜承载力的表面织构及其制作方法
TWI757904B (zh) * 2020-10-06 2022-03-11 友達光電股份有限公司 電子裝置
CN112198693B (zh) * 2020-10-23 2021-07-23 Tcl华星光电技术有限公司 显示面板和母板
CN115206994A (zh) 2021-04-09 2022-10-18 株式会社日本显示器 显示装置
CN113770512B (zh) * 2021-08-02 2022-05-17 北京工业大学 一种柔性氮化镓光电探测器激光快速制备方法
CN115881788A (zh) * 2021-09-26 2023-03-31 群创光电股份有限公司 电子装置及其制造方法

Citations (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09273615A (ja) * 1996-04-01 1997-10-21 Naotake Mori 差動型摩擦駆動源装置
JPH10125931A (ja) * 1996-08-27 1998-05-15 Seiko Epson Corp 薄膜素子の転写方法，薄膜素子，薄膜集積回路装置，アクティブマトリクス基板および液晶表示装置
JPH11329231A (ja) * 1998-05-08 1999-11-30 Sony Corp フィルム貼付装置
JP2003163338A (ja) * 2001-08-22 2003-06-06 Semiconductor Energy Lab Co Ltd 剥離方法および半導体装置の作製方法
JP2004157146A (ja) * 2001-10-09 2004-06-03 Matsushita Electric Ind Co Ltd フィルム剥離方法、フィルム剥離装置および表示装置パネルの製造方法
JP2005309179A (ja) * 2004-04-23 2005-11-04 Seiko Epson Corp 電気光学装置、電気光学装置の製造方法および電子機器
JP2006156984A (ja) * 2004-10-29 2006-06-15 Semiconductor Energy Lab Co Ltd レーザ照射装置およびレーザ照射方法
JP2007030435A (ja) * 2005-07-29 2007-02-08 Optrex Corp フィルムの貼付方法およびその装置
JP2007178754A (ja) * 2005-12-28 2007-07-12 Kyodo Printing Co Ltd 表示装置用素子基板とその製造方法及び液晶表示装置
WO2008035421A1 (fr) * 2006-09-21 2008-03-27 Fujitsu Limited Panneau d'affichage à cristaux liquides et procédé de production de ce panneau
JP2009081426A (ja) * 2007-09-07 2009-04-16 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2009231674A (ja) * 2008-03-25 2009-10-08 Victor Co Of Japan Ltd 有機薄膜トランジスタ、有機薄膜トランジスタの製造方法、及び有機薄膜トランジスタを備えた表示装置
JP2009278124A (ja) * 2006-09-29 2009-11-26 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2010034217A (ja) * 2008-07-28 2010-02-12 Hitachi Ltd 有機薄膜トランジスタの製造方法
WO2010070802A1 (ja) * 2008-12-18 2010-06-24 株式会社島津製作所 光マトリックスデバイスの製造方法
JP2010230901A (ja) * 2009-03-26 2010-10-14 Technology Research Association For Advanced Display Materials 表示装置の製造方法
JP2011196487A (ja) * 2010-03-19 2011-10-06 Yamagata Univ 多方向駆動装置
JP2012009824A (ja) * 2010-05-11 2012-01-12 Ultratech Inc ライン結像システム及びレーザアニール方法
US20120046140A1 (en) * 2010-08-19 2012-02-23 Ben Shelef Planetary harmonic differential transmission
WO2012070495A1 (ja) * 2010-11-22 2012-05-31 電気化学工業株式会社 平板の貼合わせ治具及び平板積層体の製造方法
JP2012119703A (ja) * 2001-07-16 2012-06-21 Semiconductor Energy Lab Co Ltd 発光装置の作製方法
JP2012159695A (ja) * 2011-02-01 2012-08-23 Technology Research Association For Advanced Display Materials 光学素子及び光学素子の製造方法
JP2012178591A (ja) * 2004-09-24 2012-09-13 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の作製方法
JP2012243900A (ja) * 2011-05-18 2012-12-10 Showa Optronics Co Ltd ファイバ転送レーザ光学系
WO2013035298A1 (ja) * 2011-09-08 2013-03-14 シャープ株式会社 表示装置及びその製造方法
JP2013058803A (ja) * 2005-08-31 2013-03-28 Semiconductor Energy Lab Co Ltd 半導体装置及び電子機器
WO2013054792A1 (ja) * 2011-10-12 2013-04-18 旭硝子株式会社 密着性樹脂層付き電子デバイスの製造方法
JP2013077521A (ja) * 2011-09-30 2013-04-25 Dainippon Printing Co Ltd 電磁波剥離性フレキシブルデバイス用基板およびそれを用いた電子素子の製造方法
JP2013175738A (ja) * 2001-08-10 2013-09-05 Semiconductor Energy Lab Co Ltd 剥離方法

Family Cites Families (260)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
US5577360A (en) 1993-01-15 1996-11-26 Gibbs; Alden T. Slate mounting system
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
TW439003B (en) 1995-11-17 2001-06-07 Semiconductor Energy Lab Display device
TW309633B (ja) 1995-12-14 1997-07-01 Handotai Energy Kenkyusho Kk
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
EP0818882A3 (en) 1996-07-10 1999-12-15 Matsushita Electric Industrial Co., Ltd. Energy trapping piezoelectric device and producing method thereof
JP4619461B2 (ja) * 1996-08-27 2011-01-26 セイコーエプソン株式会社 薄膜デバイスの転写方法、及びデバイスの製造方法
KR100481994B1 (ko) * 1996-08-27 2005-12-01 세이코 엡슨 가부시키가이샤 박리방법,박막디바이스의전사방법,및그것을이용하여제조되는박막디바이스,박막집적회로장치및액정표시장치
JP3809681B2 (ja) * 1996-08-27 2006-08-16 セイコーエプソン株式会社 剥離方法
JP3809712B2 (ja) 1996-08-27 2006-08-16 セイコーエプソン株式会社 薄膜デバイスの転写方法
CN100592467C (zh) * 1996-08-27 2010-02-24 精工爱普生株式会社 转移方法
TW360901B (en) 1996-08-27 1999-06-11 Seiko Epson Corp Method of peeling thin-film device, method of transferring thin-film device, thin-film device thereby, thin-film IC circuit device, and liquid crystal display device
JP3809710B2 (ja) 1997-07-03 2006-08-16 セイコーエプソン株式会社 薄膜素子の転写方法
US6127199A (en) 1996-11-12 2000-10-03 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
JPH1126733A (ja) 1997-07-03 1999-01-29 Seiko Epson Corp 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置，アクティブマトリクス基板、液晶表示装置および電子機器
JPH11243209A (ja) * 1998-02-25 1999-09-07 Seiko Epson Corp 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置、アクティブマトリクス基板、液晶表示装置および電子機器
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
EP0984492A3 (en) * 1998-08-31 2000-05-17 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising organic resin and process for producing semiconductor device
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
TW468283B (en) 1999-10-12 2001-12-11 Semiconductor Energy Lab EL display device and a method of manufacturing the same
TW494447B (en) 2000-02-01 2002-07-11 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP4869471B2 (ja) 2000-07-17 2012-02-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2002041220A (ja) * 2000-07-31 2002-02-08 Seiko Instruments Inc 情報処理装置
US6956324B2 (en) 2000-08-04 2005-10-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
JP4583568B2 (ja) * 2000-09-19 2010-11-17 株式会社半導体エネルギー研究所 発光装置の作製方法
US6825820B2 (en) 2000-08-10 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
US6955956B2 (en) 2000-12-26 2005-10-18 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP4837170B2 (ja) 2001-01-12 2011-12-14 株式会社Ｉｈｉ レーザアニール方法及び装置
JP2002217391A (ja) * 2001-01-23 2002-08-02 Seiko Epson Corp 積層体の製造方法及び半導体装置
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4230160B2 (ja) * 2001-03-29 2009-02-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6855584B2 (en) 2001-03-29 2005-02-15 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP4408011B2 (ja) * 2001-06-15 2010-02-03 株式会社半導体エネルギー研究所 レーザ照射装置およびレーザ照射方法、並びに半導体装置の作製方法
TW558861B (en) 2001-06-15 2003-10-21 Semiconductor Energy Lab Laser irradiation stage, laser irradiation optical system, laser irradiation apparatus, laser irradiation method, and method of manufacturing semiconductor device
JP2003086356A (ja) * 2001-09-06 2003-03-20 Semiconductor Energy Lab Co Ltd 発光装置及び電子機器
TW548860B (en) 2001-06-20 2003-08-21 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
US7211828B2 (en) 2001-06-20 2007-05-01 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic apparatus
CN100539046C (zh) * 2001-07-16 2009-09-09 株式会社半导体能源研究所 半导体器件及剥离方法以及半导体器件的制造方法
JP4027740B2 (ja) 2001-07-16 2007-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2003109773A (ja) 2001-07-27 2003-04-11 Semiconductor Energy Lab Co Ltd 発光装置、半導体装置およびそれらの作製方法
JP5078205B2 (ja) 2001-08-10 2012-11-21 株式会社半導体エネルギー研究所 レーザ照射装置
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP5127103B2 (ja) 2001-09-10 2013-01-23 株式会社半導体エネルギー研究所 発光装置及び電子機器
JP4397571B2 (ja) 2001-09-25 2010-01-13 株式会社半導体エネルギー研究所 レーザ照射方法およびレーザ照射装置、並びに半導体装置の作製方法
EP1302966A1 (en) 2001-10-09 2003-04-16 Matsushita Electric Industrial Co., Ltd. Method and apparatus for removing film and method for manufacturing display panel
JP2003128490A (ja) 2001-10-23 2003-05-08 Sony Corp 薄膜剥離装置
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
TWI264121B (en) 2001-11-30 2006-10-11 Semiconductor Energy Lab A display device, a method of manufacturing a semiconductor device, and a method of manufacturing a display device
JP2003168820A (ja) 2001-12-03 2003-06-13 Sony Corp 剥離方法、レーザー光の照射方法及びこれらを用いた素子の製造方法
US7050835B2 (en) 2001-12-12 2006-05-23 Universal Display Corporation Intelligent multi-media display communication system
EP1454417A4 (en) 2001-12-12 2004-12-15 Universal Display Corp INTELLIGENT MULTIMEDIA DISPLAY COMMUNICATION SYSTEM
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
DE10212639A1 (de) 2002-03-21 2003-10-16 Siemens Ag Vorrichtung und Verfahren zur Laserstrukturierung von Funktionspolymeren und Verwendungen
JP2003280548A (ja) * 2002-03-25 2003-10-02 Toshiba Corp フレキシブル表示パネル
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP4411575B2 (ja) 2002-04-25 2010-02-10 セイコーエプソン株式会社 電子装置の製造装置
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP3918708B2 (ja) 2002-10-08 2007-05-23 セイコーエプソン株式会社 回路基板及びその製造方法、転写チップ、転写元基板、電気光学装置、電子機器
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4151421B2 (ja) 2003-01-23 2008-09-17 セイコーエプソン株式会社 デバイスの製造方法
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP2004317908A (ja) * 2003-04-18 2004-11-11 Sony Corp 携帯式情報表示装置
JP2004349541A (ja) 2003-05-23 2004-12-09 Seiko Epson Corp 剥離方法、薄膜装置の製造方法、電気光学装置、電子機器
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP2005183615A (ja) * 2003-12-18 2005-07-07 Ricoh Co Ltd 薄膜デバイス装置の製造方法及び薄膜デバイス装置
EP1547719A3 (en) 2003-12-26 2009-01-28 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus, laser irradiation method, and method for manufacturing crystalline semiconductor film
JP2005210103A (ja) 2003-12-26 2005-08-04 Semiconductor Energy Lab Co Ltd レーザ照射装置、レーザ照射方法及び結晶質半導体膜の作製方法
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
CN1998087B (zh) 2004-03-12 2014-12-31 独立行政法人科学技术振兴机构 非晶形氧化物和薄膜晶体管
JP2005276996A (ja) * 2004-03-24 2005-10-06 Hitachi Ltd 平面表示装置の製造方法
US7202141B2 (en) * 2004-03-29 2007-04-10 J.P. Sercel Associates, Inc. Method of separating layers of material
JP2005294493A (ja) * 2004-03-31 2005-10-20 Toshiba Corp レーザプロセスおよびレーザアニール装置
US7547866B2 (en) * 2004-04-28 2009-06-16 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method and method for manufacturing semiconductor device including an autofocusing mechanism using the same
KR20070020283A (ko) * 2004-05-31 2007-02-20 후지필름 가부시키가이샤 패턴형성방법, 컬러필터의 제조방법, 컬러필터 및액정표시장치
KR101187403B1 (ko) 2004-06-02 2012-10-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US7744770B2 (en) * 2004-06-23 2010-06-29 Sony Corporation Device transfer method
US7591863B2 (en) 2004-07-16 2009-09-22 Semiconductor Energy Laboratory Co., Ltd. Laminating system, IC sheet, roll of IC sheet, and method for manufacturing IC chip
US9053401B2 (en) 2004-07-30 2015-06-09 Semiconductor Energy Laboratory Co., Ltd. Laminating system, IC sheet, scroll of IC sheet, and method for manufacturing IC chip
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
WO2006046768A1 (en) 2004-10-29 2006-05-04 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus and laser irradiation method
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
RU2399989C2 (ru) 2004-11-10 2010-09-20 Кэнон Кабусики Кайся Аморфный оксид и полевой транзистор с его использованием
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
JP4650066B2 (ja) 2005-04-01 2011-03-16 セイコーエプソン株式会社 転写用基板、可撓性配線基板の製造方法および電子機器の製造方法
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007110064A (ja) 2005-09-14 2007-04-26 Ishikawajima Harima Heavy Ind Co Ltd レーザアニール方法及び装置
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
KR101299604B1 (ko) 2005-10-18 2013-08-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577282A (zh) 2005-11-15 2009-11-11 株式会社半导体能源研究所 半导体器件及其制造方法
KR101319468B1 (ko) 2005-12-02 2013-10-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
US8173519B2 (en) 2006-03-03 2012-05-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5288581B2 (ja) 2006-03-03 2013-09-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5222479B2 (ja) 2006-03-03 2013-06-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4698460B2 (ja) 2006-03-27 2011-06-08 オムロンレーザーフロント株式会社 レーザアニーリング装置
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US8900970B2 (en) 2006-04-28 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device using a flexible substrate
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
TWI424499B (zh) 2006-06-30 2014-01-21 Semiconductor Energy Lab 製造半導體裝置的方法
JP4977411B2 (ja) * 2006-07-06 2012-07-18 株式会社ディスコ レーザー加工装置
WO2008017986A2 (en) 2006-08-08 2008-02-14 Koninklijke Philips Electronics N.V. Integrated device
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP2008072087A (ja) * 2006-08-16 2008-03-27 Kyoto Univ 半導体装置および半導体装置の製造方法、ならびに表示装置
JP5110830B2 (ja) 2006-08-31 2012-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5227552B2 (ja) 2006-08-31 2013-07-03 株式会社半導体エネルギー研究所 薄膜トランジスタ及びその作製方法、並びに半導体装置
TWI479660B (zh) 2006-08-31 2015-04-01 Semiconductor Energy Lab 薄膜電晶體，其製造方法，及半導體裝置
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4402144B2 (ja) * 2006-09-29 2010-01-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US20100196683A1 (en) 2006-10-27 2010-08-05 Konnklijke Philips Electronics N.V. Electronic device having a plastic substrate
JP2010507890A (ja) 2006-10-27 2010-03-11 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 装置の作動を制御する方法及び回路
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP2008145173A (ja) * 2006-12-07 2008-06-26 Seiko Epson Corp 表示装置
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP4776556B2 (ja) 2007-01-26 2011-09-21 株式会社アルバック 有機ｅｌ素子、有機ｅｌ素子の製造方法
EP1970951A3 (en) * 2007-03-13 2009-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
JP5150138B2 (ja) 2007-05-23 2013-02-20 株式会社ジャパンディスプレイイースト 表示装置の製造方法
JP2008294379A (ja) 2007-05-28 2008-12-04 Sanyo Electric Co Ltd 窒化物系半導体素子の製造方法
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101563237B1 (ko) 2007-06-01 2015-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 제조장치 및 발광장치 제작방법
JP5408848B2 (ja) * 2007-07-11 2014-02-05 株式会社ジャパンディスプレイ 半導体装置の製造方法
JP2009043962A (ja) 2007-08-09 2009-02-26 Sony Corp 半導体装置の製造方法
US7968388B2 (en) 2007-08-31 2011-06-28 Seiko Epson Corporation Thin-film device, method for manufacturing thin-film device, and display
US7687810B2 (en) * 2007-10-22 2010-03-30 Philips Lumileds Lighting Company, Llc Robust LED structure for substrate lift-off
US8163628B2 (en) 2007-11-01 2012-04-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP2009186916A (ja) 2008-02-08 2009-08-20 Asahi Glass Co Ltd 表示装置用パネルの製造方法
WO2009104371A1 (ja) 2008-02-20 2009-08-27 シャープ株式会社 フレキシブル半導体基板の製造方法
JP2009252796A (ja) 2008-04-01 2009-10-29 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
KR101458901B1 (ko) * 2008-04-29 2014-11-10 삼성디스플레이 주식회사 가요성 표시 장치의 제조 방법
JP5368013B2 (ja) * 2008-06-24 2013-12-18 共同印刷株式会社 フレキシブル有機ｅｌディスプレイの製造方法
JP5214360B2 (ja) 2008-07-29 2013-06-19 シャープ株式会社 色変換方式有機ｅｌディスプレイ
JP5216716B2 (ja) 2008-08-20 2013-06-19 株式会社半導体エネルギー研究所 発光装置及びその作製方法
JP5371119B2 (ja) * 2008-09-12 2013-12-18 旭化成イーマテリアルズ株式会社 樹脂凸版印刷版の製造方法、樹脂凸版印刷版、及び樹脂凸版印刷版の製造装置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP2010072529A (ja) * 2008-09-22 2010-04-02 Hitachi Displays Ltd 液晶表示装置及びその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
EP2178133B1 (en) 2008-10-16 2019-09-18 Semiconductor Energy Laboratory Co., Ltd. Flexible Light-Emitting Device, Electronic Device, and Method for Manufacturing Flexible-Light Emitting Device
JP2010105012A (ja) 2008-10-29 2010-05-13 Sharp Corp レーザ加工装置
JP2010129403A (ja) 2008-11-28 2010-06-10 Sony Corp 透明電極基板の製造方法および透明電極基板、並びに光電変換装置の製造方法および光電変換装置
KR101010023B1 (ko) 2008-12-15 2011-01-21 포항공과대학교 산학협력단 레이저 빔을 이용한 플렉서블 소자의 제조 방법
TWI475616B (zh) 2008-12-26 2015-03-01 Semiconductor Energy Lab 半導體裝置及其製造方法
JP2010160906A (ja) 2009-01-06 2010-07-22 Seiko Epson Corp 有機エレクトロルミネッセンス装置、有機エレクトロルミネッセンス装置の製造方法、および電子機器
JPWO2010079640A1 (ja) 2009-01-07 2012-06-21 シャープ株式会社 有機エレクトロルミネセンス表示装置及びその製造方法
JP5326098B2 (ja) 2009-02-05 2013-10-30 シャープ株式会社 基板表面の封止装置と有機ｅｌパネルの製造方法
JP2010202729A (ja) * 2009-03-02 2010-09-16 Hitachi Chemical Dupont Microsystems Ltd フレキシブルデバイス基板用ポリイミド前駆体樹脂組成物及びそれを用いたフレキシブルデバイスの製造方法、フレキシブルデバイス
KR20230133393A (ko) 2009-05-02 2023-09-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
CN102422338B (zh) 2009-05-02 2015-04-01 株式会社半导体能源研究所 显示设备
CN101937157A (zh) * 2009-07-01 2011-01-05 元太科技工业股份有限公司 可挠式显示装置的制造方法
US9136286B2 (en) * 2009-08-07 2015-09-15 Semiconductor Energy Laboratory Co., Ltd. Display panel and electronic book
KR102618171B1 (ko) 2009-09-16 2023-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 이의 제조 방법
WO2011043194A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101065318B1 (ko) * 2009-12-03 2011-09-16 삼성모바일디스플레이주식회사 플렉서블 디스플레이 장치의 제조 방법
CN102714150B (zh) * 2009-12-07 2016-01-20 Ipg微系统有限公司 激光剥离系统及方法
US9669613B2 (en) 2010-12-07 2017-06-06 Ipg Photonics Corporation Laser lift off systems and methods that overlap irradiation zones to provide multiple pulses of laser irradiation per location at an interface between layers to be separated
KR101108161B1 (ko) 2009-12-24 2012-01-31 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조방법
TWI589042B (zh) 2010-01-20 2017-06-21 半導體能源研究所股份有限公司 發光裝置，撓性發光裝置，電子裝置，照明設備，以及發光裝置和撓性發光裝置的製造方法
JP5403754B2 (ja) * 2010-01-21 2014-01-29 スタンレー電気株式会社 半導体発光装置の製造方法
KR101465196B1 (ko) 2010-02-05 2014-11-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제조 방법
KR101097344B1 (ko) 2010-03-09 2011-12-23 삼성모바일디스플레이주식회사 플렉서블 디스플레이 장치의 제조 방법
EP2571043A1 (en) 2010-05-14 2013-03-20 Panasonic Corporation Flexible semiconductor device, manufacturing method for same, and image display device
JP2011248072A (ja) * 2010-05-26 2011-12-08 Hitachi Displays Ltd 画像表示装置の製造方法
JP5742119B2 (ja) 2010-06-15 2015-07-01 株式会社Ihi 磁性半導体用基板、磁性半導体用基板の製造方法及び磁性半導体用基板の製造装置
JP2012015150A (ja) * 2010-06-29 2012-01-19 Ushio Inc レーザリフトオフ方法及びレーザリフトオフ装置
JP5689258B2 (ja) 2010-07-22 2015-03-25 共同印刷株式会社 フレキシブルｔｆｔ基板の製造方法
KR101793047B1 (ko) 2010-08-03 2017-11-03 삼성디스플레이 주식회사 플렉서블 디스플레이 및 이의 제조 방법
JP5472035B2 (ja) 2010-10-22 2014-04-16 セイコーエプソン株式会社 有機ｅｌ装置および電子機器
KR20120048240A (ko) 2010-11-05 2012-05-15 삼성모바일디스플레이주식회사 연속측면고상화(Ｓｅｑｕｅｎｔｉａｌ Ｌａｔｅｒａｌ Ｓｏｌｉｄｉｆｉｃａｔｉｏｎ:ＳＬＳ)를 이용한 결정화 장치, 결정화 방법 및 유기 발광 디스플레이 장치의 제조 방법
JP2012138547A (ja) * 2010-12-28 2012-07-19 Fujifilm Corp フレキシブル電子デバイスの製造方法および樹脂層付積層基板、ならびにフレキシブル電子デバイス製造部材
WO2012108142A1 (ja) * 2011-02-07 2012-08-16 シャープ株式会社 有機ｅｌ表示装置及びその製造方法
TWI432838B (zh) * 2011-02-25 2014-04-01 Innolux Corp 顯示器及其製造方法
KR102109009B1 (ko) 2011-02-25 2020-05-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치를 사용한 전자 기기
JP5355618B2 (ja) 2011-03-10 2013-11-27 三星ディスプレイ株式會社 可撓性表示装置及びこの製造方法
JP5007849B1 (ja) 2011-03-25 2012-08-22 住友電気工業株式会社 レドックスフロー電池、及びその運転方法
TW201242135A (en) * 2011-04-06 2012-10-16 Univ Yuan Ze Flexible substrate of organic electroluminescent display and preparation method of flexible high contrast, true color organic electroluminescent display
WO2012141117A1 (ja) 2011-04-15 2012-10-18 シャープ株式会社 液晶モジュールおよび表示装置
KR102040242B1 (ko) * 2011-05-12 2019-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치를 이용한 전자 기기
KR101852190B1 (ko) * 2011-06-28 2018-04-25 엘지디스플레이 주식회사 플렉서블 표시장치의 제조방법
JP2013013204A (ja) * 2011-06-28 2013-01-17 Toshiba Corp 無線電力伝送システム、送電装置及び受電装置
JP2013038229A (ja) 2011-08-08 2013-02-21 Seiko Epson Corp 電気装置の製造方法、半導体基板の製造方法、電気装置用形成基板、及び電子機器
JP5887790B2 (ja) 2011-09-21 2016-03-16 ソニー株式会社 表示装置および電子機器
KR101391774B1 (ko) 2012-03-13 2014-05-07 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 유기전계발광표시장치의 제조방법
JP2015111603A (ja) * 2012-03-22 2015-06-18 シャープ株式会社 半導体装置の製造方法、半導体装置、及び表示装置
KR102079188B1 (ko) 2012-05-09 2020-02-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 전자 기기
CN104854722B (zh) 2012-11-30 2017-09-22 乐金显示有限公司 包括柔性基板的有机发光器件及其制备方法
WO2014129519A1 (en) 2013-02-20 2014-08-28 Semiconductor Energy Laboratory Co., Ltd. Peeling method, semiconductor device, and peeling apparatus
KR20140122207A (ko) 2013-04-09 2014-10-17 주식회사 엘지화학 적층체 및 이를 이용하여 제조된 기판을 포함하는 소자
KR102104608B1 (ko) 2013-05-16 2020-04-27 삼성디스플레이 주식회사 유기 발광 표시 장치, 이를 포함하는 전자 기기, 및 유기 발광 표시 장치의 제조 방법
JP5764616B2 (ja) 2013-06-10 2015-08-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5964807B2 (ja) 2013-08-30 2016-08-03 エルジー ディスプレイ カンパニー リミテッド フレキシブル有機電界発光装置及びその製造方法
US20150151514A1 (en) 2013-11-29 2015-06-04 Samsung Electronics Co., Ltd. Laminated Structure, Method of Preparing Same, and Method of Fabricating Electronic Device Using Laminated Structure
DE112014007325B3 (de) 2013-12-02 2021-04-29 Semiconductor Energy Laboratory Co., Ltd. Anzeigevorrichtung und deren Herstellungsverfahren

Patent Citations (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09273615A (ja) * 1996-04-01 1997-10-21 Naotake Mori 差動型摩擦駆動源装置
JPH10125931A (ja) * 1996-08-27 1998-05-15 Seiko Epson Corp 薄膜素子の転写方法，薄膜素子，薄膜集積回路装置，アクティブマトリクス基板および液晶表示装置
JPH11329231A (ja) * 1998-05-08 1999-11-30 Sony Corp フィルム貼付装置
JP2012119703A (ja) * 2001-07-16 2012-06-21 Semiconductor Energy Lab Co Ltd 発光装置の作製方法
JP2013175738A (ja) * 2001-08-10 2013-09-05 Semiconductor Energy Lab Co Ltd 剥離方法
JP2003163338A (ja) * 2001-08-22 2003-06-06 Semiconductor Energy Lab Co Ltd 剥離方法および半導体装置の作製方法
JP2004157146A (ja) * 2001-10-09 2004-06-03 Matsushita Electric Ind Co Ltd フィルム剥離方法、フィルム剥離装置および表示装置パネルの製造方法
JP2005309179A (ja) * 2004-04-23 2005-11-04 Seiko Epson Corp 電気光学装置、電気光学装置の製造方法および電子機器
JP2012178591A (ja) * 2004-09-24 2012-09-13 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の作製方法
JP2006156984A (ja) * 2004-10-29 2006-06-15 Semiconductor Energy Lab Co Ltd レーザ照射装置およびレーザ照射方法
JP2007030435A (ja) * 2005-07-29 2007-02-08 Optrex Corp フィルムの貼付方法およびその装置
JP2013058803A (ja) * 2005-08-31 2013-03-28 Semiconductor Energy Lab Co Ltd 半導体装置及び電子機器
JP2007178754A (ja) * 2005-12-28 2007-07-12 Kyodo Printing Co Ltd 表示装置用素子基板とその製造方法及び液晶表示装置
WO2008035421A1 (fr) * 2006-09-21 2008-03-27 Fujitsu Limited Panneau d'affichage à cristaux liquides et procédé de production de ce panneau
JP2009278124A (ja) * 2006-09-29 2009-11-26 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2009081426A (ja) * 2007-09-07 2009-04-16 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2009231674A (ja) * 2008-03-25 2009-10-08 Victor Co Of Japan Ltd 有機薄膜トランジスタ、有機薄膜トランジスタの製造方法、及び有機薄膜トランジスタを備えた表示装置
JP2010034217A (ja) * 2008-07-28 2010-02-12 Hitachi Ltd 有機薄膜トランジスタの製造方法
WO2010070802A1 (ja) * 2008-12-18 2010-06-24 株式会社島津製作所 光マトリックスデバイスの製造方法
JP2010230901A (ja) * 2009-03-26 2010-10-14 Technology Research Association For Advanced Display Materials 表示装置の製造方法
JP2011196487A (ja) * 2010-03-19 2011-10-06 Yamagata Univ 多方向駆動装置
JP2012009824A (ja) * 2010-05-11 2012-01-12 Ultratech Inc ライン結像システム及びレーザアニール方法
US20120046140A1 (en) * 2010-08-19 2012-02-23 Ben Shelef Planetary harmonic differential transmission
WO2012070495A1 (ja) * 2010-11-22 2012-05-31 電気化学工業株式会社 平板の貼合わせ治具及び平板積層体の製造方法
JP2012159695A (ja) * 2011-02-01 2012-08-23 Technology Research Association For Advanced Display Materials 光学素子及び光学素子の製造方法
JP2012243900A (ja) * 2011-05-18 2012-12-10 Showa Optronics Co Ltd ファイバ転送レーザ光学系
WO2013035298A1 (ja) * 2011-09-08 2013-03-14 シャープ株式会社 表示装置及びその製造方法
JP2013077521A (ja) * 2011-09-30 2013-04-25 Dainippon Printing Co Ltd 電磁波剥離性フレキシブルデバイス用基板およびそれを用いた電子素子の製造方法
WO2013054792A1 (ja) * 2011-10-12 2013-04-18 旭硝子株式会社 密着性樹脂層付き電子デバイスの製造方法

Also Published As

Publication number Publication date
TW201824603A (zh) 2018-07-01
JP7113127B2 (ja) 2022-08-04
JP6220026B2 (ja) 2017-10-25
CN108281433A (zh) 2018-07-13
US20190333976A1 (en) 2019-10-31
CN106663391B (zh) 2019-09-03
JP2019061961A (ja) 2019-04-18
JP2018107133A (ja) 2018-07-05
KR20160107360A (ko) 2016-09-13
KR20220020434A (ko) 2022-02-18
US11672148B2 (en) 2023-06-06
JP6842583B2 (ja) 2021-03-17
JP2016184166A (ja) 2016-10-20
US20210257432A1 (en) 2021-08-19
KR20220151033A (ko) 2022-11-11
JP2022023055A (ja) 2022-02-07
TWI820771B (zh) 2023-11-01
CN106653685A (zh) 2017-05-10
TW201921754A (zh) 2019-06-01
TW202242817A (zh) 2022-11-01
JP2017040924A (ja) 2017-02-23
JP2016186634A (ja) 2016-10-27
JP6585790B2 (ja) 2019-10-02
US20200273935A1 (en) 2020-08-27
KR20160093639A (ko) 2016-08-08
CN117881215A (zh) 2024-04-12
KR101860466B1 (ko) 2018-05-23
US10872947B2 (en) 2020-12-22
KR20210134425A (ko) 2021-11-09
TW202403697A (zh) 2024-01-16
JP6812587B2 (ja) 2021-01-13
TWI589047B (zh) 2017-06-21
TWI618275B (zh) 2018-03-11
JP2016189004A (ja) 2016-11-04
JP6950016B2 (ja) 2021-10-13
TWI702578B (zh) 2020-08-21
JP6812398B2 (ja) 2021-01-13
JP2019061962A (ja) 2019-04-18
JP6478596B2 (ja) 2019-03-06
JP6812588B2 (ja) 2021-01-13
KR20180132181A (ko) 2018-12-11
TWI772786B (zh) 2022-08-01
KR102321189B1 (ko) 2021-11-02
US20190096977A1 (en) 2019-03-28
KR102166245B1 (ko) 2020-10-15
KR101881905B1 (ko) 2018-07-26
JP2017040923A (ja) 2017-02-23
US20160243647A1 (en) 2016-08-25
US20150155505A1 (en) 2015-06-04
US10312315B2 (en) 2019-06-04
JP2020144385A (ja) 2020-09-10
TW201631816A (zh) 2016-09-01
US20200251547A1 (en) 2020-08-06
CN106663391A (zh) 2017-05-10
US10355067B2 (en) 2019-07-16
JP6454429B2 (ja) 2019-01-16
US10854697B2 (en) 2020-12-01
CN108393577A (zh) 2018-08-14
US20200273936A1 (en) 2020-08-27
TWI656674B (zh) 2019-04-11
JP6842585B2 (ja) 2021-03-17
KR20220088521A (ko) 2022-06-27
KR20160106224A (ko) 2016-09-09
JP6220027B2 (ja) 2017-10-25
TWI741238B (zh) 2021-10-01
US9559317B2 (en) 2017-01-31
CN106653685B (zh) 2020-06-09
KR102411905B1 (ko) 2022-06-22
TW201824602A (zh) 2018-07-01
JP2020166274A (ja) 2020-10-08
TW202034291A (zh) 2020-09-16
KR20230044564A (ko) 2023-04-04
US20230263018A1 (en) 2023-08-17
JP2018055103A (ja) 2018-04-05
JP2020106848A (ja) 2020-07-09
TW201919913A (zh) 2019-06-01
TWI668894B (zh) 2019-08-11
US9559316B2 (en) 2017-01-31
US10879331B2 (en) 2020-12-29
JP2015187701A (ja) 2015-10-29
JP2016189005A (ja) 2016-11-04
JP2017021355A (ja) 2017-01-26
KR20180021926A (ko) 2018-03-05
KR20180132988A (ko) 2018-12-12
CN110010625A (zh) 2019-07-12
JP2017040922A (ja) 2017-02-23
US20180166524A1 (en) 2018-06-14
US11004925B2 (en) 2021-05-11
CN106597697A (zh) 2017-04-26
TW201631817A (zh) 2016-09-01
KR20200051070A (ko) 2020-05-12
JP2019071277A (ja) 2019-05-09
WO2015083029A1 (en) 2015-06-11
US9437831B2 (en) 2016-09-06
JP2019023739A (ja) 2019-02-14
JP2020129128A (ja) 2020-08-27
DE112014007325B3 (de) 2021-04-29
TWI665814B (zh) 2019-07-11
KR102006728B1 (ko) 2019-08-02
JP2022169519A (ja) 2022-11-09
JP2020144382A (ja) 2020-09-10
TW201523961A (zh) 2015-06-16
KR20180021255A (ko) 2018-02-28
CN110676395A (zh) 2020-01-10
KR102215364B1 (ko) 2021-02-10
KR102516162B1 (ko) 2023-03-29
US20170133450A1 (en) 2017-05-11
US20160247868A1 (en) 2016-08-25
CN110047760A (zh) 2019-07-23
JP2020106847A (ja) 2020-07-09
KR102462742B1 (ko) 2022-11-03
JP2020144386A (ja) 2020-09-10
DE112014005485T5 (de) 2016-08-18
US10763322B2 (en) 2020-09-01
KR102361966B1 (ko) 2022-02-14

Similar Documents

Publication Publication Date Title
JP6585790B2 (ja) 装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180710

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181211

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181214

R150 Certificate of patent or registration of utility model

Ref document number: 6454429

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees