JP2009231674A - 有機薄膜トランジスタ、有機薄膜トランジスタの製造方法、及び有機薄膜トランジスタを備えた表示装置 - Google Patents
有機薄膜トランジスタ、有機薄膜トランジスタの製造方法、及び有機薄膜トランジスタを備えた表示装置 Download PDFInfo
- Publication number
- JP2009231674A JP2009231674A JP2008077263A JP2008077263A JP2009231674A JP 2009231674 A JP2009231674 A JP 2009231674A JP 2008077263 A JP2008077263 A JP 2008077263A JP 2008077263 A JP2008077263 A JP 2008077263A JP 2009231674 A JP2009231674 A JP 2009231674A
- Authority
- JP
- Japan
- Prior art keywords
- film
- protective film
- organic thin
- organic semiconductor
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【課題】製造過程または製造後にペンタセン等の有機半導体膜の特性を悪化させることなく、高解像度の画像を表示できる、有機薄膜トランジスタ、有機薄膜トランジスタの製造方法、及び有機薄膜トランジスタを備えた表示装置を提供する。
【解決手段】基板1と、その上に形成されたゲート電極7と、ゲート電極を覆うゲート絶縁層5と、ゲート電極の近傍におけるゲート絶縁層上に互いに離間して形成されたソース電極13及びドレイン電極15と、これらソース電極及びドレイン電極と接してゲート絶縁層上に形成された有機半導体膜25と、その上に形成された第1の保護膜26と、その上に形成された第2の保護膜28と、これら有機半導体膜,第1の保護膜,及び第2の保護膜を囲うように基板上に形成された分離膜17と、を有する構成とする。
【選択図】図7
【解決手段】基板1と、その上に形成されたゲート電極7と、ゲート電極を覆うゲート絶縁層5と、ゲート電極の近傍におけるゲート絶縁層上に互いに離間して形成されたソース電極13及びドレイン電極15と、これらソース電極及びドレイン電極と接してゲート絶縁層上に形成された有機半導体膜25と、その上に形成された第1の保護膜26と、その上に形成された第2の保護膜28と、これら有機半導体膜,第1の保護膜,及び第2の保護膜を囲うように基板上に形成された分離膜17と、を有する構成とする。
【選択図】図7
Description
本発明は、有機薄膜トランジスタ、有機薄膜トランジスタの製造方法、及び有機薄膜トランジスタを備えた表示装置に関する。
有機EL(Electroluminescence)表示装置等に用いられる有機ELパネルや有機EL表示素子、または、液晶表示装置等に用いられる液晶パネルや液晶表示素子のスイッチング素子等として、有機薄膜トランジスタを用いるための研究が活発に行われている。
有機薄膜トランジスタは、シリコン単結晶基板やガラス基板上にアモルファスシリコンやポリシリコンからなる無機半導体膜を形成した無機薄膜トランジスタに比べて、比較的安価な設備で製造コストを低く抑えて製造できる点で有利である。
有機薄膜トランジスタは、シリコン単結晶基板やガラス基板上にアモルファスシリコンやポリシリコンからなる無機半導体膜を形成した無機薄膜トランジスタに比べて、比較的安価な設備で製造コストを低く抑えて製造できる点で有利である。
有機薄膜トランジスタを構成する有機半導体膜の材料としてペンタセンを用いることができる。ペンタセンはp型の有機半導体材料であり、無機半導体材料であるアモルファスシリコンと略同等の移動度が得られる。
このようなペンタセン等の有機半導体材料からなる有機半導体膜を有する有機薄膜トランジスタの一例が特許文献1に開示されている。
特開2006−13468号公報
このようなペンタセン等の有機半導体材料からなる有機半導体膜を有する有機薄膜トランジスタの一例が特許文献1に開示されている。
特許文献1に開示されているような有機半導体膜を有する有機薄膜トランジスタを製造する際、有機半導体膜をパターニングする方法として、一般的に、マスク蒸着法やフォトリソ法が用いられる。
マスク蒸着法は、所定の工程を経た基材に、開口部を有するメタルマスクを用いてペンタセンを蒸着させることにより、この開口部に相当する領域のみにペンタセン膜を成膜する方法である。
ところで、このような有機薄膜トランジスタを前述の表示装置等に用いる場合、近年の画像の高解像度化に伴う画素の小型化に対応させるためには、上述したメタルマスクの開口部を微細に加工することが必要になるが、この開口部の加工寸法精度及びメタルマスクと基材との位置合わせ精度を所定の範囲内に管理することが難しくその改善が望まれる。
フォトリソ法は、有機半導体膜であるペンタセン膜上にSiO2膜(二酸化シリコン)等の無機膜やレジストをエッチングマスクとして形成し、このエッチングマスクで保護されていない領域のペンタセン膜をドライエッチングにより除去した後、エッチングマスクを除去する方法である。
しかしながら、ペンタセン膜は、エッチングマスクを除去する際に、SiO2膜をエッチングするエッチング液(例えばフッ酸系溶液)やエッチングガス(例えばフッ素系ガス)、または、レジストの溶媒や剥離液等による酸化等の影響を受けて、移動度等の特性が悪化する場合がある。
しかしながら、ペンタセン膜は、エッチングマスクを除去する際に、SiO2膜をエッチングするエッチング液(例えばフッ酸系溶液)やエッチングガス(例えばフッ素系ガス)、または、レジストの溶媒や剥離液等による酸化等の影響を受けて、移動度等の特性が悪化する場合がある。
また、作製した有機薄膜トランジスタにおいて、その有機半導体膜であるペンタセン膜が露出していると、大気や大気中に含まれる水分による酸化等の影響を受けて、移動度等の特性が経時的に悪化する場合がある。
そこで、本発明が解決しようとする課題は、製造過程または製造後にペンタセン等の有機半導体膜の特性を悪化させることなく、高解像度の画像を表示できる、有機薄膜トランジスタ、有機薄膜トランジスタの製造方法、及び有機薄膜トランジスタを備えた表示装置を提供することにある。
上記の課題を解決するために、本願各発明は次の手段を有する。
1)基板(1)と、前記基板上に形成されたゲート電極(7)と、前記ゲート電極を覆うゲート絶縁層(5)と、前記ゲート電極の近傍における前記ゲート絶縁層上に互いに離間して形成されたソース電極(13)及びドレイン電極(15)と、前記ソース電極及びドレイン電極と接して前記ゲート絶縁層上に形成された有機半導体膜(25)と、前記有機半導体膜上に形成された第1の保護膜(26)と、前記第1の保護膜上に形成された第2の保護膜(28)と、前記有機半導体膜,前記第1の保護膜,及び前記第2の保護膜を囲うように前記基板上に形成された分離膜(17)と、を有する有機薄膜トランジスタ(50)である。
2)基板(1)上に、ゲート電極(7)と、このゲート電極を覆うゲート絶縁層(5)と、を形成するゲート形成工程と、前記ゲート形成工程後に、前記ゲート電極の近傍における前記ゲート絶縁層上に、ソース電極(13)及びドレイン電極(15)を互いに離間して形成するソースドレイン形成工程と、前記ソースドレイン形成工程後に、前記ソース電極及び前記ドレイン電極の一部をそれぞれ露出させ、外部に開口する側の幅(W19a)が前記ソース電極及び前記ドレイン電極側の幅(W19b)よりも狭い開口部(19)を有する分離膜(17)を、前記基板上に形成する分離膜形成工程と、前記分離膜形成工程後に、有機半導体膜(25)及び第1の保護膜(26)を、前記分離膜上と前記開口部内とにそれぞれ分離させて、前記基板上に形成する有機半導体膜及び第1の保護膜形成工程と、前記有機半導体膜及び第1の保護膜形成工程後に、前記開口部を塞ぐ第2の保護膜(28)を、前記第1の保護膜上に形成する第2の保護膜形成工程と、前記第2の保護膜形成工程後に、前記第2の保護膜を残して、前記分離膜上の前記有機半導体膜及び前記第1の保護膜を除去する除去工程と、を有する有機薄膜トランジスタ(50)の製造方法である。
3)画素(71)が規則的に複数配置された画像表示領域(S73)と、前記画素を選択するスイッチング素子(79)と、前記画素を駆動する増幅トランジスタ(81)と、を有し、前記スイッチング素子及び前記増幅トランジスタの少なくともいずれかは、1)記載の有機薄膜トランジスタであることを特徴とする表示装置(100)である。
4)画素(71)が規則的に複数配置された画像表示領域(S73)と、前記画素を選択するスイッチング素子(79)と、前記画素を駆動する増幅トランジスタ(81)と、を有し、前記スイッチング素子及び前記増幅トランジスタの少なくともいずれかは、2)記載の有機薄膜トランジスタの製造方法で製造されていることを特徴とする表示装置(100)である。
1)基板(1)と、前記基板上に形成されたゲート電極(7)と、前記ゲート電極を覆うゲート絶縁層(5)と、前記ゲート電極の近傍における前記ゲート絶縁層上に互いに離間して形成されたソース電極(13)及びドレイン電極(15)と、前記ソース電極及びドレイン電極と接して前記ゲート絶縁層上に形成された有機半導体膜(25)と、前記有機半導体膜上に形成された第1の保護膜(26)と、前記第1の保護膜上に形成された第2の保護膜(28)と、前記有機半導体膜,前記第1の保護膜,及び前記第2の保護膜を囲うように前記基板上に形成された分離膜(17)と、を有する有機薄膜トランジスタ(50)である。
2)基板(1)上に、ゲート電極(7)と、このゲート電極を覆うゲート絶縁層(5)と、を形成するゲート形成工程と、前記ゲート形成工程後に、前記ゲート電極の近傍における前記ゲート絶縁層上に、ソース電極(13)及びドレイン電極(15)を互いに離間して形成するソースドレイン形成工程と、前記ソースドレイン形成工程後に、前記ソース電極及び前記ドレイン電極の一部をそれぞれ露出させ、外部に開口する側の幅(W19a)が前記ソース電極及び前記ドレイン電極側の幅(W19b)よりも狭い開口部(19)を有する分離膜(17)を、前記基板上に形成する分離膜形成工程と、前記分離膜形成工程後に、有機半導体膜(25)及び第1の保護膜(26)を、前記分離膜上と前記開口部内とにそれぞれ分離させて、前記基板上に形成する有機半導体膜及び第1の保護膜形成工程と、前記有機半導体膜及び第1の保護膜形成工程後に、前記開口部を塞ぐ第2の保護膜(28)を、前記第1の保護膜上に形成する第2の保護膜形成工程と、前記第2の保護膜形成工程後に、前記第2の保護膜を残して、前記分離膜上の前記有機半導体膜及び前記第1の保護膜を除去する除去工程と、を有する有機薄膜トランジスタ(50)の製造方法である。
3)画素(71)が規則的に複数配置された画像表示領域(S73)と、前記画素を選択するスイッチング素子(79)と、前記画素を駆動する増幅トランジスタ(81)と、を有し、前記スイッチング素子及び前記増幅トランジスタの少なくともいずれかは、1)記載の有機薄膜トランジスタであることを特徴とする表示装置(100)である。
4)画素(71)が規則的に複数配置された画像表示領域(S73)と、前記画素を選択するスイッチング素子(79)と、前記画素を駆動する増幅トランジスタ(81)と、を有し、前記スイッチング素子及び前記増幅トランジスタの少なくともいずれかは、2)記載の有機薄膜トランジスタの製造方法で製造されていることを特徴とする表示装置(100)である。
本発明に係る有機薄膜トランジスタ、有機薄膜トランジスタの製造方法、及び有機薄膜トランジスタを備えた表示装置によれば、製造過程または製造後にペンタセン等の有機半導体膜の特性を悪化させることなく、画素の小型化が可能になるという効果を奏する。
本発明の実施の形態を、好ましい実施例である第1実施例及び第2実施例として図1〜図7、図10、及び図11を用いて説明する。
第1実施例は本発明に係る有機薄膜トランジスタ及びその製造方法の実施例であり、第2実施例は第1実施例の有機薄膜トランジスタを備えた表示装置の実施例である。
なお、図8及び図9は、第1実施例に対する比較例を説明するための図である。
第1実施例は本発明に係る有機薄膜トランジスタ及びその製造方法の実施例であり、第2実施例は第1実施例の有機薄膜トランジスタを備えた表示装置の実施例である。
なお、図8及び図9は、第1実施例に対する比較例を説明するための図である。
<第1実施例>
まず、本発明に係る有機薄膜トランジスタ及びその製造方法の実施例を第1工程〜第7工程として図1〜図7を用いて説明する。
図1〜図7は、本発明に係る有機薄膜トランジスタ及びその製造方法の実施例を第1工程〜第7工程としてそれぞれ説明するための模式的断面図である。
なお、図1〜図7には、説明をわかりやすくするために、ガラス基板上に形成される複数の有機薄膜トランジスタのうちの2つを示すこととする。
まず、本発明に係る有機薄膜トランジスタ及びその製造方法の実施例を第1工程〜第7工程として図1〜図7を用いて説明する。
図1〜図7は、本発明に係る有機薄膜トランジスタ及びその製造方法の実施例を第1工程〜第7工程としてそれぞれ説明するための模式的断面図である。
なお、図1〜図7には、説明をわかりやすくするために、ガラス基板上に形成される複数の有機薄膜トランジスタのうちの2つを示すこととする。
(第1工程)[図1参照]
例えばガラスを主成分とする基板1上に、RF(Radio Frequency)スパッタ法により、スパッタ圧を4Paとして、Ta(タンタル)膜3を成膜する。
次に、フォトリソグラフィー法により、Ta膜3のパターニングを行う。
例えばガラスを主成分とする基板1上に、RF(Radio Frequency)スパッタ法により、スパッタ圧を4Paとして、Ta(タンタル)膜3を成膜する。
次に、フォトリソグラフィー法により、Ta膜3のパターニングを行う。
第1実施例では、Ta膜3の厚さt3を250nmとしたが、これに限定されるものではない。
(第2工程)[図2参照]
Ta膜3の表面及びその近傍の領域を陽極酸化法により酸化させて、Ta2O5(五酸化タンタル)を主成分とするゲート絶縁層5を形成する。
また、Ta膜3の酸化されていない内部の領域はゲート電極7となる。
Ta膜3の表面及びその近傍の領域を陽極酸化法により酸化させて、Ta2O5(五酸化タンタル)を主成分とするゲート絶縁層5を形成する。
また、Ta膜3の酸化されていない内部の領域はゲート電極7となる。
第1実施例では、ゲート絶縁層5の厚さt5を150nmとし、ゲート電極7の厚さt7を100nmとしたが、これに限定されるものではない。
(第3工程)[図3参照]
第2工程を経た基板1上に、蒸着法及びリフトオフ法により、ゲート絶縁層5の一部を覆うように、Cr(クロム)膜9とAu(金)膜11とが順次成膜されてなるソース電極13及びドレイン電極15を互いに離間させて形成する。
第2工程を経た基板1上に、蒸着法及びリフトオフ法により、ゲート絶縁層5の一部を覆うように、Cr(クロム)膜9とAu(金)膜11とが順次成膜されてなるソース電極13及びドレイン電極15を互いに離間させて形成する。
第1実施例では、Cr膜9の厚さt9を3nmとし、Au膜11の厚さt11を60nmとし、チャネル長L1を50μmとし、チャネル幅(紙面に対して奥行き方向の長さ)を1mmとしたが、これに限定されるものではない。
また、実施例では、ソース電極13及びドレイン電極15を蒸着法及びリフトオフ法により形成したが、これに限定されるものではなく、周知の成膜方法及びパターニング方法を用いることができる。
また、実施例では、ソース電極13及びドレイン電極15を蒸着法及びリフトオフ法により形成したが、これに限定されるものではなく、周知の成膜方法及びパターニング方法を用いることができる。
(第4工程)[図4参照]
第3工程を経た基板1上に、ソース電極13及びドレイン電極15を覆うように、例えばネガ型のレジスト膜17を形成する。
次に、このレジスト膜17の所定の領域を所定の露光量で露光し、さらに現像することにより、チャネル領域を含みソース電極13及びドレイン電極15の少なくとも一部がそれぞれ露出するように、1組のソース電極13及びドレイン電極15にそれぞれ対応させてレジスト開口部19を複数形成する。
レジスト開口部19は、その断面形状が、外部に開口する側の開口幅W19aがソース電極13及びドレイン電極15側の幅W19bよりも狭い逆テーパ形状を有している。
第3工程を経た基板1上に、ソース電極13及びドレイン電極15を覆うように、例えばネガ型のレジスト膜17を形成する。
次に、このレジスト膜17の所定の領域を所定の露光量で露光し、さらに現像することにより、チャネル領域を含みソース電極13及びドレイン電極15の少なくとも一部がそれぞれ露出するように、1組のソース電極13及びドレイン電極15にそれぞれ対応させてレジスト開口部19を複数形成する。
レジスト開口部19は、その断面形状が、外部に開口する側の開口幅W19aがソース電極13及びドレイン電極15側の幅W19bよりも狭い逆テーパ形状を有している。
ネガ型のレジストを用いた場合は、露光の際の露光量をより小さい値に設定したり現像時間をより長くしたりすることにより、レジスト開口部19の断面形状を上記逆テーパ形状とすることができる。
また、上述したネガ型のレジスト以外に、逆テーパ形状を形成可能なポジ型のレジストを用いることもできる。さらに上層が下層よりも現像されにくいレジストを用いた2層構造により外部に開口する側の開口幅W19aがソース電極13及びドレイン電極15側の幅W19bよりも狭い開口部19を形成することも可能である。
また、上述したネガ型のレジスト以外に、逆テーパ形状を形成可能なポジ型のレジストを用いることもできる。さらに上層が下層よりも現像されにくいレジストを用いた2層構造により外部に開口する側の開口幅W19aがソース電極13及びドレイン電極15側の幅W19bよりも狭い開口部19を形成することも可能である。
第1実施例では、レジスト膜17の厚さt17を2μmとし、レジスト開口部19の開口幅W19aを150μmとし、幅(紙面に対して奥行き方向の長さ)を1.1mmとし、テーパ角度θ19を40°とした。
(第5工程)[図5参照]
第4工程を経た基板1上に、ペンタセンを主成分とする有機半導体膜25、及び、酸化シリコン等を主成分とする第1の保護膜26を、順次成膜する。
有機半導体膜25及び第1の保護膜26は、ソース電極13及びドレイン電極15と接続する領域(レジスト膜17のレジスト開口部19に相当する領域)とレジスト膜17の表面上の領域とで不連続となっている。
従って、レジスト開口部19を有するレジスト膜17は、有機半導体膜25及び第1の保護膜26を、所定の領域とそれ以外の領域とにそれぞれ分離する分離膜として機能する。
第4工程を経た基板1上に、ペンタセンを主成分とする有機半導体膜25、及び、酸化シリコン等を主成分とする第1の保護膜26を、順次成膜する。
有機半導体膜25及び第1の保護膜26は、ソース電極13及びドレイン電極15と接続する領域(レジスト膜17のレジスト開口部19に相当する領域)とレジスト膜17の表面上の領域とで不連続となっている。
従って、レジスト開口部19を有するレジスト膜17は、有機半導体膜25及び第1の保護膜26を、所定の領域とそれ以外の領域とにそれぞれ分離する分離膜として機能する。
上記成膜方法として、例えばスパッタ法を用いた場合、有機半導体膜25が、その成膜の際及び第1の保護膜26の成膜の際に発生するプラズマによるダメージを受ける場合がある。有機半導体膜25がダメージを受けると移動度等の特性が悪化する。
従って、有機半導体膜25及び第1の保護膜26の成膜方法としては、成膜の際にプラズマの発生がない真空蒸着法を用いることが望ましい。
従って、有機半導体膜25及び第1の保護膜26の成膜方法としては、成膜の際にプラズマの発生がない真空蒸着法を用いることが望ましい。
第1実施例では、有機半導体膜25の厚さt25を50nmとし、第1の保護膜26の厚さt26を20nmとしたが、これら厚さt25,t26、レジスト膜17の厚さt17(2μm)、レジスト開口部19の開口幅W19a(150μm)、及びテーパ角度θ19(40°)は、第1実施例の各値に限定されるものではない。
発明者は、鋭意実験の結果、有機半導体膜25の厚さt25に対するレジスト膜17の厚さt17の比(t17/t25)を5以上とし、レジスト開口部19のテーパ角度θ19を5°以上とすることにより、上述した各領域を互いに不連続にできることを見出した。
発明者は、鋭意実験の結果、有機半導体膜25の厚さt25に対するレジスト膜17の厚さt17の比(t17/t25)を5以上とし、レジスト開口部19のテーパ角度θ19を5°以上とすることにより、上述した各領域を互いに不連続にできることを見出した。
(第6工程)[図6参照]
レジスト開口部19に、例えば熱硬化型の樹脂を、例えばインクジェット法を用いて選択的に塗布する。
その後、この樹脂を硬化させて第2の保護膜28を形成する。第2の保護膜28の厚さは約2μmである。
レジスト開口部19に、例えば熱硬化型の樹脂を、例えばインクジェット法を用いて選択的に塗布する。
その後、この樹脂を硬化させて第2の保護膜28を形成する。第2の保護膜28の厚さは約2μmである。
(第7工程)[図7参照]
第2の保護膜28をエッチングマスクとして、レジスト膜17上の第1の保護膜26を、CF4(テトラフルオロメタン)ガスを用いたドライエッチングで除去し、さらに、レジスト膜17上の有機半導体膜25を、O2(酸素)ガスを用いたドライエッチングで除去する。
第1の保護膜26及び有機半導体膜25は、ドライエッチングの際に、そのエッチングガスをCF4ガスからO2ガスに切り替えることにより、連続して除去することができる。
なお、有機半導体膜25を除去する際に第2の保護膜28の一部も除去されるが、第2の保護膜28は、有機半導体膜25に対して十分に厚くなされているため、有機半導体膜25の除去によって第2の保護膜28は薄くなるものの、第1の保護膜26を覆った状態を維持している。
第2の保護膜28をエッチングマスクとして、レジスト膜17上の第1の保護膜26を、CF4(テトラフルオロメタン)ガスを用いたドライエッチングで除去し、さらに、レジスト膜17上の有機半導体膜25を、O2(酸素)ガスを用いたドライエッチングで除去する。
第1の保護膜26及び有機半導体膜25は、ドライエッチングの際に、そのエッチングガスをCF4ガスからO2ガスに切り替えることにより、連続して除去することができる。
なお、有機半導体膜25を除去する際に第2の保護膜28の一部も除去されるが、第2の保護膜28は、有機半導体膜25に対して十分に厚くなされているため、有機半導体膜25の除去によって第2の保護膜28は薄くなるものの、第1の保護膜26を覆った状態を維持している。
従って、レジスト開口部19の有機半導体膜25は、レジスト膜17上の第1の保護膜26及び有機半導体膜25をドライエッチングで除去する際、第2の保護膜28及び第1の保護膜26で保護されているため、ドライエッチングの際に発生するプラズマが有機半導体膜25にダメージを与えることを、これら保護膜28,26によって防止することができる。
上述した第1工程〜第7工程により、基板1上に、ゲート電極7,ゲート絶縁層5,ソース電極13,ドレイン電極15,有機半導体膜25,及びレジスト膜(分離膜)17が形成されてなる有機薄膜トランジスタ50を複数得ることができる。
上述した有機薄膜トランジスタ及びその製造方法によれば、特に、基板上に、逆テーパ形状の断面形状の開口部を有するレジスト膜を形成し、このレジスト膜を分離膜として、有機半導体膜及び第1の保護膜を形成するため、有機半導体膜のパターン化と第1の保護膜のパターン化とを同じレジスト膜を用いて一度に行うことができる。
また、上述した有機薄膜トランジスタ及びその製造方法によれば、特に、有機半導体膜、並びに、これを覆う第1の保護膜及び第2の保護膜を、プラズマを発生させずにそれぞれ形成し、また、レジスト膜上の第1の保護膜及び有機半導体膜を除去する際に発生するプラズマが有機半導体膜にダメージを与えることを、第2の保護膜及び第1の保護膜で防止できるので、有機半導体膜の移動度等の特性が、有機薄膜トランジスタの製造過程で悪化することを防止できる。
また、上述した有機薄膜トランジスタ及びその製造方法によれば、作製された有機薄膜トランジスタは、有機半導体膜が、第2の保護膜及び第1の保護膜とレジスト膜とによって封止されているので、有機半導体膜が、大気や大気中に含まれる水分による酸化等の影響を受けないため、その移動度等の特性が経時的に悪化することを防止できる。
<比較例>
ここで、一般的な有機薄膜トランジスタ及びその製造方法を、第1実施例に対する比較例として図8及び図9を用いて説明する。
図8及び図9は、上述した第1実施例に対する比較例を説明するための模式的断面図であり、図8は、比較例の有機薄膜トランジスタを製造する過程の状態を示すものである。
なお、第1実施例と同じ構成部には同じ符号を付す。
ここで、一般的な有機薄膜トランジスタ及びその製造方法を、第1実施例に対する比較例として図8及び図9を用いて説明する。
図8及び図9は、上述した第1実施例に対する比較例を説明するための模式的断面図であり、図8は、比較例の有機薄膜トランジスタを製造する過程の状態を示すものである。
なお、第1実施例と同じ構成部には同じ符号を付す。
まず、図8に示すように、前述した第1実施例の第1工程〜第3工程と同様の工程を行った後、基板1上に、ペンタセンを主成分とする有機半導体膜61,酸化シリコンを主成分とする第1の保護膜63,及び感光性PVA(PolyVinylAlchol)を主成分とする第2の保護膜65を、順次積層形成する。
比較例では、有機半導体膜61は蒸着法により、第1の保護膜63はスパッタ法により、第2の保護膜65はスピンコート法により、それぞれ形成し、有機半導体膜61の厚さt61を50nmとし、第1の保護膜63の厚さt63を15nmとし、第2の保護膜65の厚さt65を600nmとした。
比較例では、有機半導体膜61は蒸着法により、第1の保護膜63はスパッタ法により、第2の保護膜65はスピンコート法により、それぞれ形成し、有機半導体膜61の厚さt61を50nmとし、第1の保護膜63の厚さt63を15nmとし、第2の保護膜65の厚さt65を600nmとした。
次に、図9に示すように、第2の保護膜65を、チャネル上の有機半導体膜61を残すように、露光及び現像を行ってパターン化する。
その後、この第2の保護膜65をマスクとして、第1の保護膜63を、CF4ガスを用いたドライエッチングにより選択的に除去し、さらに、有機半導体膜61を、O2ガスを用いたドライエッチングにより選択的に除去する。
その後、この第2の保護膜65をマスクとして、第1の保護膜63を、CF4ガスを用いたドライエッチングにより選択的に除去し、さらに、有機半導体膜61を、O2ガスを用いたドライエッチングにより選択的に除去する。
上述した手順により、基板1上に、ゲート電極7,ゲート絶縁層5,ソース電極13,ドレイン電極15,及び有機半導体膜61が形成されてなる有機薄膜トランジスタ70を複数得る。
そこで、上述した第1実施例の有機薄膜トランジスタ50及び比較例の有機薄膜トランジスタ70の特性である移動度及びOn/Off比の評価を行い、その結果を表1にまとめた。
表1から、第1実施例の有機薄膜トランジスタ50は、比較例の有機薄膜トランジスタ70と比較して、On/Off比は同等に良好であったが、移動度が大きいことを確認した。
比較例の有機薄膜トランジスタ70の移動度が第1実施例の有機薄膜トランジスタ50に比べて小さい理由は、有機半導体膜61上に第1の保護膜63をスパッタ法により成膜する際に、有機半導体膜61がプラズマに晒されるためこのプラズマによってダメージを受けたり、有機半導体膜61をO2ガスを用いてドライエッチングした際にO2ガスと接触した部分が酸化されて膜質が劣化したことによるものと推察される。
比較例の有機薄膜トランジスタ70の移動度が第1実施例の有機薄膜トランジスタ50に比べて小さい理由は、有機半導体膜61上に第1の保護膜63をスパッタ法により成膜する際に、有機半導体膜61がプラズマに晒されるためこのプラズマによってダメージを受けたり、有機半導体膜61をO2ガスを用いてドライエッチングした際にO2ガスと接触した部分が酸化されて膜質が劣化したことによるものと推察される。
<変形例>
ここで、上述した第1実施例の変形例を、図10を用いて説明する。
図10は、第1実施例の変形例を説明するための模式的断面図であり、図中の(a)は、変形例の有機薄膜トランジスタ55を作製する過程を、(b)は変形例の有機薄膜トランジスタ55を、それぞれ示すものである。
ここで、上述した第1実施例の変形例を、図10を用いて説明する。
図10は、第1実施例の変形例を説明するための模式的断面図であり、図中の(a)は、変形例の有機薄膜トランジスタ55を作製する過程を、(b)は変形例の有機薄膜トランジスタ55を、それぞれ示すものである。
変形例は、上述した第1実施例に対して、第1工程から第6工程までは同じであり、第7工程が異なる。
そこで、第1実施例の第6工程以降の工程について詳細に説明する。
そこで、第1実施例の第6工程以降の工程について詳細に説明する。
第1実施例の第1工程〜第6工程と同様の工程を行った後、図10(a)に示すように、第1の保護膜26との粘着力が、有機半導体膜25とレジスト膜17との密着強度よりも大きい粘着ローラー52を用いて、レジスト膜17上の有機半導体膜25及び第1の保護膜26を選択的に除去する。
これにより、図10(b)に示すように、チャネル部のみに有機半導体膜25が設けられ、この有機半導体膜25が第2の保護膜及び第1の保護膜とレジスト膜とによって封止された有機薄膜トランジスタ55を得る。
これにより、図10(b)に示すように、チャネル部のみに有機半導体膜25が設けられ、この有機半導体膜25が第2の保護膜及び第1の保護膜とレジスト膜とによって封止された有機薄膜トランジスタ55を得る。
上述した変形例の有機薄膜トランジスタ及びその製造方法によれば、レジスト膜17上の有機半導体膜25及び第1の保護膜26を除去する際にもプラズマが発生しないので、製造過程でプラズマを発生させることなく、有機薄膜トランジスタを作製することができる。
<第2実施例>
次に、上述した有機薄膜トランジスタ50(55)を備えた表示装置の実施例を第2実施例として、図11を用いて説明する。
図11は、本発明に係る表示装置の実施例を説明するための回路構成図である。
なお、第2実施例では、表示装置として有機EL(Electroluminescence)表示装置を例に挙げて説明する。
次に、上述した有機薄膜トランジスタ50(55)を備えた表示装置の実施例を第2実施例として、図11を用いて説明する。
図11は、本発明に係る表示装置の実施例を説明するための回路構成図である。
なお、第2実施例では、表示装置として有機EL(Electroluminescence)表示装置を例に挙げて説明する。
図11に示すように、有機EL表示装置100は、主として、画素71がマトリクス状に複数配置されてなる画像表示領域S73と、各画素71をそれぞれ独立に制御する水平走査回路75及び垂直走査回路77と、を有して構成されている。
画素71は、主として、スイッチングトランジスタ79,増幅用トランジスタ81,有機EL83,及び保持容量84を有して構成されている。
スイッチングトランジスタ79は、主として、ゲート電極85,ソース電極87,及びドレイン電極89を有して構成されており、このスイッチングトランジスタ79として、前述した第1実施例の有機薄膜トランジスタ50または変形例の有機薄膜トランジスタ55を用いることができる。
即ち、スイッチングトランジスタ79の構造は、前述の有機薄膜トランジスタ50,55と同じ{図7及び図10(b)参照}であり、スイッチングトランジスタ79のゲート電極85,ソース電極87,及びドレイン電極89は、第1実施例の有機薄膜トランジスタ50(変形例の有機薄膜トランジスタ55)のゲート電極7,ソース電極13,及びドレイン電極15にそれぞれ対応している。
即ち、スイッチングトランジスタ79の構造は、前述の有機薄膜トランジスタ50,55と同じ{図7及び図10(b)参照}であり、スイッチングトランジスタ79のゲート電極85,ソース電極87,及びドレイン電極89は、第1実施例の有機薄膜トランジスタ50(変形例の有機薄膜トランジスタ55)のゲート電極7,ソース電極13,及びドレイン電極15にそれぞれ対応している。
増幅用トランジスタ81は、主として、ゲート電極91,ソース電極93,ドレイン電極95を有して構成されており、この増幅用トランジスタ81として、前述した第1実施例の有機薄膜トランジスタ50または変形例の有機薄膜トランジスタ55を用いることができる。
即ち、増幅用トランジスタ81の構造は、前述の有機薄膜トランジスタ50,55と同じ{図7及び図10(b)参照}であり、増幅用トランジスタ81のゲート電極91,ソース電極93,及びドレイン電極95は、第1実施例の有機薄膜トランジスタ50(変形例の有機薄膜トランジスタ55)のゲート電極7,ソース電極13,及びドレイン電極15にそれぞれ対応している。
即ち、増幅用トランジスタ81の構造は、前述の有機薄膜トランジスタ50,55と同じ{図7及び図10(b)参照}であり、増幅用トランジスタ81のゲート電極91,ソース電極93,及びドレイン電極95は、第1実施例の有機薄膜トランジスタ50(変形例の有機薄膜トランジスタ55)のゲート電極7,ソース電極13,及びドレイン電極15にそれぞれ対応している。
スイッチングトランジスタ79において、ゲート電極85はそれぞれ行G1,G2,…,Gn毎に垂直走査回路77に電気的に接続されており、ソース電極87はそれぞれ列D1,D2,…,Dm毎に水平走査回路75に電気的に接続されており、ドレイン電極89は増幅用トランジスタ81のゲート電極91に電気的に接続されている。
増幅用トランジスタ81において、ソース電極93はそれぞれ端子部CEに電気的に接続されており、ドレイン電極95は有機EL83に電気的に接続されている。
有機EL83はグランドGNDに接地されており、保持容量84はゲート電極91とソース電極93とを電気的に接続している。
増幅用トランジスタ81において、ソース電極93はそれぞれ端子部CEに電気的に接続されており、ドレイン電極95は有機EL83に電気的に接続されている。
有機EL83はグランドGNDに接地されており、保持容量84はゲート電極91とソース電極93とを電気的に接続している。
そして、水平走査回路75及び垂直走査回路77により、画素71毎の画像情報に応じて、各有機EL83を制御して駆動させることによって、画像を表示することができる。
上述した有機EL表示装置100によれば、スイッチングトランジスタ79及び増幅用トランジスタ81として、第1実施例の有機薄膜トランジスタ50または変形例の有機薄膜トランジスタ55を用いることにより、画素の小型化が可能になるので、高解像度の画像を表示することが可能になるという効果を奏する。
本発明の実施例は、上述した構成及び手順に限定されるものではなく、本発明の要旨を逸脱しない範囲において変形例としてもよいのは言うまでもない。
例えば、第2実施例では、表示装置として有機EL表示装置を例に挙げて説明したが、これに限定されるものではなく、前述した有機EL表示装置100における有機EL83を液晶に替えれば、液晶表示装置とすることもできる。
また、第1実施例及び変形例では、有機半導体膜25及び第1の保護膜26を不連続とする分離層としてレジスト膜17を用いたが、これに限定されるものではない。
この分離層は絶縁膜であればよく、例えばレジスト膜17の代わりに各種高分子絶縁材料が使用可能であり、また、SiO2(二酸化シリコン),SiN(窒化シリコン),Al2O3(酸化アルミニウム)等を主成分とする無機絶縁膜としてもよい。
この分離層は絶縁膜であればよく、例えばレジスト膜17の代わりに各種高分子絶縁材料が使用可能であり、また、SiO2(二酸化シリコン),SiN(窒化シリコン),Al2O3(酸化アルミニウム)等を主成分とする無機絶縁膜としてもよい。
また、第1実施例及び変形例では、ガラスを主成分とする基板(所謂、ガラス基板)を用いたが、これに限定されるものではなく、Si(シリコン)基板等の半導体基板や無機材料からなる無機基板、または、ポリエチレンテレフタレート(RET),ポリスチレン(PS),ポリエーテルサルフォン(PES)等の有機材料を主成分とするプラスチック基板を用いることができる。
また、第1実施例及び変形例では、ゲート電極の材料としてTa(タンタル)を用いたが、これに限定されるものではなく、例えばTaに替えて、Al(アルミニウム),Cu(銅),Cr(クロム),Au(金)等の金属や、低抵抗Si等の導電性材料を用いることができる。
また、第1実施例及び変形例では、ゲート絶縁層の材料としてTa2O5(五酸化タンタル)を用いたが、絶縁性を有し比誘電率の高い材料であればこれに限定されるものではない。例えば、このような材料として、酸化シリコン,窒化シリコン,酸化アルミニウム,酸化チタン,または酸化ジルコンを用いることができる。
これら材料からなるゲート絶縁層は、蒸着法,スパッタ法,CVD(Chemical Vapor Deposition)法等の真空成膜法により形成することができる。
また、その他の材料として、ポリエチレン,ポリビニールカルバゾール,ポリイミド,またはポリパラキシレンを用いることができる。このような材料からなるゲート絶縁層は、スピンコート法,LB(Lanmguir-Blodgett)単分子累積法により形成することができる。
これら材料からなるゲート絶縁層は、蒸着法,スパッタ法,CVD(Chemical Vapor Deposition)法等の真空成膜法により形成することができる。
また、その他の材料として、ポリエチレン,ポリビニールカルバゾール,ポリイミド,またはポリパラキシレンを用いることができる。このような材料からなるゲート絶縁層は、スピンコート法,LB(Lanmguir-Blodgett)単分子累積法により形成することができる。
また、第1実施例及び変形例では、有機半導体膜の材料としてペンタセンを用いたがこれに限定されるものではなく、例えば、ペンタセンに替えて、テトラセン,ペリレン等の縮合芳香族炭化水素、これら縮合芳香族炭化水素の誘導体、または高分子材料を用いることができる。
高分子材料としては、ポリアセチレンやポリアセン等の共役炭化水素ポリマー、または、ポリアニリン,ポリピロル,ポリチオフェン等の共役複素環式ポリマーを用いることができる。
高分子材料としては、ポリアセチレンやポリアセン等の共役炭化水素ポリマー、または、ポリアニリン,ポリピロル,ポリチオフェン等の共役複素環式ポリマーを用いることができる。
また、第1実施例及び変形例では、第1の保護膜の材料として酸化シリコンを用いたが、これに限定されるものではなく、成膜の際に有機半導体(ペンタセン)膜にダメージを与えない絶縁性の材料であればよく、また、このような材料として有機材料を用いてもよい。
また、第1実施例及び変形例では、第2の保護膜の材料として熱硬化型の樹脂を用いたが、これに限定されるものではなく、第1の保護膜及び有機半導体膜を除去する際のドライエッチングに耐え得る材料であれば、他の有機材料や無機材料を用いることができる。
また、変形例では、レジスト膜上の有機半導体膜及び第1の保護膜を選択的に除去する手段として、粘着ローラーを用いたが、これに限定されるものではなく、第1の保護膜との粘着力が有機半導体膜とレジスト膜との密着強度よりも大きい粘着性を有するものであればよい。
例えば、粘着ローラーに替えて、粘着シート等を用いることができる。
例えば、粘着ローラーに替えて、粘着シート等を用いることができる。
1_基板、 3_Ta膜、 5_ゲート絶縁層、 7,85,91_ゲート電極、 9_Cr膜、 11_Au膜、 13,87,93_ソース電極、 15,89,95_ドレイン電極、 17_レジスト膜、 19,21_開口部、 25_有機半導体膜、 26_第1の保護膜、 28_第2の保護膜、 50_有機薄膜トランジスタ、 71_画素、 75_水平走査回路、 77_垂直走査回路、 79_スイッチングトランジスタ、 81_増幅用トランジスタ、 83_有機EL、 84_保持容量、 100_表示装置、 t3,t5,t7,t9,t11,t17,t25,t26_厚さ、 L1_チャネル長、 W19a,W19b_幅、 θ19_テーパ角度、 S73_画像表示領域、 G1,G2,Gn_行、 D1,D2,Dm_列
Claims (4)
- 基板と、
前記基板上に形成されたゲート電極と、
前記ゲート電極を覆うゲート絶縁層と、
前記ゲート電極の近傍における前記ゲート絶縁層上に互いに離間して形成されたソース電極及びドレイン電極と、
前記ソース電極及びドレイン電極と接して前記ゲート絶縁層上に形成された有機半導体膜と、
前記有機半導体膜上に形成された第1の保護膜と、
前記第1の保護膜上に形成された第2の保護膜と、
前記有機半導体膜,前記第1の保護膜,及び前記第2の保護膜を囲うように前記基板上に形成された分離膜と、
を有する有機薄膜トランジスタ。 - 基板上に、ゲート電極と、このゲート電極を覆うゲート絶縁層と、を形成するゲート形成工程と、
前記ゲート形成工程後に、前記ゲート電極の近傍における前記ゲート絶縁層上に、ソース電極及びドレイン電極を互いに離間して形成するソースドレイン形成工程と、
前記ソースドレイン形成工程後に、前記ソース電極及び前記ドレイン電極の一部をそれぞれ露出させ、外部に開口する側の幅が前記ソース電極及び前記ドレイン電極側の幅よりも狭い開口部を有する分離膜を、前記基板上に形成する分離膜形成工程と、
前記分離膜形成工程後に、有機半導体膜及び第1の保護膜を、前記分離膜上と前記開口部内とにそれぞれ分離させて、前記基板上に形成する有機半導体膜及び第1の保護膜形成工程と、
前記有機半導体膜及び第1の保護膜形成工程後に、前記開口部を塞ぐ第2の保護膜を、前記第1の保護膜上に形成する第2の保護膜形成工程と、
前記第2の保護膜形成工程後に、前記第2の保護膜を残して、前記分離膜上の前記有機半導体膜及び前記第1の保護膜を除去する除去工程と、
を有する有機薄膜トランジスタの製造方法。 - 画素が規則的に複数配置された画像表示領域と、
前記画素を選択するスイッチング素子と、
前記画素を駆動する増幅トランジスタと、
を有し、
前記スイッチング素子及び前記増幅トランジスタの少なくともいずれかは、請求項1記載の有機薄膜トランジスタであることを特徴とする表示装置。 - 画素が規則的に複数配置された画像表示領域と、
前記画素を選択するスイッチング素子と、
前記画素を駆動する増幅トランジスタと、
を有し、
前記スイッチング素子及び前記増幅トランジスタの少なくともいずれかは、請求項2記載の有機薄膜トランジスタの製造方法で製造されていることを特徴とする表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008077263A JP2009231674A (ja) | 2008-03-25 | 2008-03-25 | 有機薄膜トランジスタ、有機薄膜トランジスタの製造方法、及び有機薄膜トランジスタを備えた表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008077263A JP2009231674A (ja) | 2008-03-25 | 2008-03-25 | 有機薄膜トランジスタ、有機薄膜トランジスタの製造方法、及び有機薄膜トランジスタを備えた表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009231674A true JP2009231674A (ja) | 2009-10-08 |
Family
ID=41246722
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008077263A Pending JP2009231674A (ja) | 2008-03-25 | 2008-03-25 | 有機薄膜トランジスタ、有機薄膜トランジスタの製造方法、及び有機薄膜トランジスタを備えた表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009231674A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101117725B1 (ko) | 2009-11-11 | 2012-03-07 | 삼성모바일디스플레이주식회사 | 유기 발광 표시 장치 및 이의 제조 방법 |
JP2018106177A (ja) * | 2013-12-02 | 2018-07-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
-
2008
- 2008-03-25 JP JP2008077263A patent/JP2009231674A/ja active Pending
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101117725B1 (ko) | 2009-11-11 | 2012-03-07 | 삼성모바일디스플레이주식회사 | 유기 발광 표시 장치 및 이의 제조 방법 |
US8558239B2 (en) | 2009-11-11 | 2013-10-15 | Samsung Display Co., Ltd. | Organic light emitting display device and manufacturing method thereof |
JP2018106177A (ja) * | 2013-12-02 | 2018-07-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US10312315B2 (en) | 2013-12-02 | 2019-06-04 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for manufacturing the same |
US10355067B2 (en) | 2013-12-02 | 2019-07-16 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for manufacturing the same |
US10763322B2 (en) | 2013-12-02 | 2020-09-01 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for manufacturing the same |
US10854697B2 (en) | 2013-12-02 | 2020-12-01 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for manufacturing the same |
US10872947B2 (en) | 2013-12-02 | 2020-12-22 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for manufacturing the same |
US10879331B2 (en) | 2013-12-02 | 2020-12-29 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for manufacturing the same |
US11004925B2 (en) | 2013-12-02 | 2021-05-11 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for manufacturing the same |
US11672148B2 (en) | 2013-12-02 | 2023-06-06 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4436280B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
JP5436516B2 (ja) | 有機薄膜トランジスタ及びこれを備えた平板表示装置 | |
JP4815765B2 (ja) | 有機半導体装置の製造方法 | |
US20080014686A1 (en) | Method of fabricating vertical thin film transistor | |
JP5061449B2 (ja) | 半導体装置の製造方法 | |
JP2008159935A (ja) | フレキシブルtft基板及びその製造方法とフレキシブルディスプレイ | |
JP2007311377A (ja) | 薄膜トランジスタの製造方法および薄膜トランジスタならびに表示装置 | |
JP6129313B2 (ja) | 有機薄膜トランジスタアレイ基板及びその製造方法、並びに表示装置 | |
JP2006128623A (ja) | 有機薄膜トランジスタを備える有機電界発光表示装置及びその製造方法 | |
US20110081746A1 (en) | Method for producing semiconductor device | |
JP4391451B2 (ja) | 薄膜トランジスタを備えた基板の製造方法、及びそれにより製造された薄膜トランジスタを備えた基板と、平板表示装置の製造方法、及びそれにより製造された平板表示装置 | |
JP2006154168A (ja) | アクティブマトリクス基板、電気光学装置、電子デバイス、及びアクティブマトリクス基板の製造方法 | |
JP2011254091A (ja) | 有機半導体装置及びその製造方法 | |
JP2007073857A (ja) | 半導体装置の製造方法および半導体装置 | |
JP6073880B2 (ja) | トップゲート型トランジスタの形成方法 | |
JP5194526B2 (ja) | 薄膜トランジスタの製造方法、画素アレイの製造方法 | |
JP2008147662A (ja) | トランジスタデバイス | |
JP2009231674A (ja) | 有機薄膜トランジスタ、有機薄膜トランジスタの製造方法、及び有機薄膜トランジスタを備えた表示装置 | |
US11302895B2 (en) | Display substrate having separation pillar in the peripheral area, display apparatus, and method of fabricating display substrate having the same | |
WO2010092891A1 (ja) | 有機半導体素子、及びその製造方法 | |
US9786856B2 (en) | Method of manufacturing an image sensor device | |
JP2009239033A (ja) | 有機薄膜トランジスタまたは/および有機薄膜トランジスタアレイの製造方法と有機薄膜トランジスタ、有機薄膜トランジスタアレイ | |
JP2007193267A (ja) | 薄膜トランジスタ装置及びその製造方法及び薄膜トランジスタアレイ及び薄膜トランジスタディスプレイ | |
JP4926378B2 (ja) | 表示装置及びその作製方法 | |
TWI469224B (zh) | 有機薄膜電晶體及其製造方法 |