CN115881788A - 电子装置及其制造方法 - Google Patents

电子装置及其制造方法 Download PDF

Info

Publication number
CN115881788A
CN115881788A CN202111130397.2A CN202111130397A CN115881788A CN 115881788 A CN115881788 A CN 115881788A CN 202111130397 A CN202111130397 A CN 202111130397A CN 115881788 A CN115881788 A CN 115881788A
Authority
CN
China
Prior art keywords
insulating layer
drain electrode
source electrode
electronic device
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111130397.2A
Other languages
English (en)
Inventor
林辰宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innolux Corp
Original Assignee
Innolux Display Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innolux Display Corp filed Critical Innolux Display Corp
Priority to CN202111130397.2A priority Critical patent/CN115881788A/zh
Priority to TW111118092A priority patent/TWI804313B/zh
Priority to US17/892,166 priority patent/US20230103531A1/en
Publication of CN115881788A publication Critical patent/CN115881788A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Control Of Vending Devices And Auxiliary Devices For Vending Devices (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本揭露提供一种电子装置及其制造方法。电子装置包括基板、半导体层、漏极电极、源极电极以及绝缘层。半导体层设置于基板上。漏极电极电性连接至半导体层。源极电极电性连接至半导体层。绝缘层设置于源极电极与漏极电极之间。源极电极与漏极电极至少部分重叠。电子装置的制造方法包括以下步骤：提供基板；形成半导体层于基板上；形成漏极电极，以电性连接至半导体层；形成源极电极，以电性连接至半导体层；以及形成绝缘层于源极电极与漏极电极之间。本揭露实施例提供的电子装置及其制造方法可提高解析度、降低阻值或提高产品效能。

Description

电子装置及其制造方法
技术领域
本揭露涉及一种电子装置及其制造方法，尤其涉及一种可提高解析度、降低阻值或提高产品效能的电子装置及其制造方法。
背景技术
电子装置如移动电话、电视、监视器、平板电脑、车用显示器、穿戴装置以及台式电脑等均具有显示图像的功能。随电子装置蓬勃发展，对于图像解析度等电子装置的质量的要求越来越高。
发明内容
本揭露是提供一种电子装置及其制造方法，其可提高解析度、降低阻值或提高产品效能。
根据本揭露的实施例，电子装置包括基板、半导体层、漏极电极、源极电极以及绝缘层。半导体层设置于基板上。漏极电极电性连接至半导体层。源极电极电性连接至半导体层。绝缘层设置于源极电极与漏极电极之间。源极电极与漏极电极至少部分重叠。
根据本揭露的实施例，电子装置的制造方法包括以下步骤：首先，提供基板。接着，形成半导体层于基板上。接着，形成漏极电极以电性连接至半导体层。接着，形成源极电极以电性连接至半导体层。然后，形成绝缘层于源极电极与漏极电极之间，其中源极电极与漏极电极至少部分重叠。
附图说明
包含附图以便进一步理解本揭露，且附图并入本说明书中并构成本说明书的一部分。附图说明本揭露的实施例，并与描述一起用于解释本揭露的原理。
图1A为本揭露一实施例的电子装置的局部区域的俯视示意图；
图1B为图1A的电子装置沿剖面线Ⅰ-Ⅰ’的剖面示意图；
图1C为图1A的电子装置沿剖面线Ⅱ-Ⅱ’的剖面示意图；
图1D为图1A的另一实施例的电子装置沿剖面线Ⅰ-Ⅰ’的剖面示意图；
图1E为图1A的另一实施例的电子装置沿剖面线Ⅱ-Ⅱ’的剖面示意图；
图2A为本揭露另一实施例的电子装置的局部区域的俯视示意图；
图2B为图2A的电子装置沿剖面线Ⅲ-Ⅲ’的剖面示意图；
图2C为图2A的电子装置沿剖面线Ⅳ-Ⅳ’的剖面示意图；
图2D为图2A的电子装置沿剖面线Ⅴ-Ⅴ’的剖面示意图；
图2E为图2A的另一实施例的电子装置沿剖面线Ⅲ-Ⅲ’的剖面示意图；
图2F为图2A的另一实施例的电子装置沿剖面线Ⅳ-Ⅳ’的剖面示意图；
图2G为图2A的另一实施例的电子装置沿剖面线Ⅴ-Ⅴ’的剖面示意图。
附图标号说明
100、100a、100b、100c：电子装置；
110：基板；
120、120’：半导体层；
121：源极接触区；
123：漏极接触区；
130、130a、130b、130c：漏极电极；
140、140a、140b、140c：源极电极；
150：绝缘层；
150a：第一孔洞；
150b：第二孔洞；
160：缓冲层；
162：介电层；
162a、162b：开孔；
164：绝缘层；
1642：开孔；
170、170a：像素电极；
CH：通道区；
D1、D2：距离；
DL：数据线；
GE：栅极；
GI：栅极绝缘层；
GIa、GIb：开孔；
OL：重叠区；
SL：扫描线；
T：厚度；
W：宽度；
X、Y、Z：方向。
具体实施方式
通过参考以下的详细描述并同时结合附图可以理解本揭露，须注意的是，为了使读者能容易了解及为了附图的简洁，本揭露中的多张附图只绘出电子装置的一部分，且附图中的特定元件并非依照实际比例绘图。此外，图中各元件的数量及尺寸仅作为示意，并非用来限制本揭露的范围。
在下文说明书与权利要求中，“含有”与“包括”等词为开放式词语，因此其应被解释为“含有但不限定为…”之意。
应了解到，当元件或膜层被称为在另一个元件或膜层“上”或“连接到”另一个元件或膜层时，它可以直接在此另一元件或膜层上或直接连接到此另一元件或层，或者两者之间存在有插入的元件或膜层(非直接情况)。相反地，当元件被称为“直接”在另一个元件或膜层“上”或“直接连接到”另一个元件或膜层时，两者之间不存在有插入的元件或膜层。且此关于接合、连接的用语亦可包括两个结构都可移动，或者两个结构都固定的情况。此外，用语“耦接”、“电性连接”则包含任何直接及间接的电性连接手段。
虽然术语“第一”、“第二”、“第三”…可用以描述多种组成元件，但组成元件并不以此术语为限。此术语仅用于区别说明书内单一组成元件与其他组成元件。权利要求中可不使用相同术语，而依照权利要求中元件宣告的顺序以第一、第二、第三…取代。因此，在下文说明书中，第一组成元件在权利要求中可能为第二组成元件。
在本揭露中，长度、宽度、厚度、高度或面积、或元件之间的距离或间距的测量方式可以是采用光学显微镜(optical microscopy，OM)、扫描式电子显微镜(scanningelectron microscope，SEM)、薄膜厚度轮廓测量仪(α-step)、椭圆测厚仪、或其它合适的方式测量而得，详细而言，根据一些实施例，可使用扫描式电子显微镜取得包含欲测量的元件的剖面结构图像，并测量各元件的宽度、厚度、高度或面积、或元件之间的距离或间距，但不以此为限。另外，任两个用来比较的数值或方向，可存在着一定的误差。
于文中，“约”、“大约”、“实质上”、“大致上”的用语通常表示在一给定值的10％内、或5％内、或3％之内、或2％之内、或1％之内、或0.5％之内的范围。在此给定的数量为大约的数量，亦即在没有特定说明“约”、“大约”、“实质上”、“大致上”的情况下，仍可隐含“约”、“大约”、“实质上”、“大致上”的含义。
电子装置可包括显示装置、天线装置(例如液晶天线)、感测装置、发光装置、触控装置或拼接装置，但不以此为限。电子装置可包括可弯折、可挠式电子装置。电子装置的外型可为矩形、圆形、多边形、具有弯曲边缘的形状或其他适合的形状。显示装置中的电子元件阵列可为像素阵列，其中像素可例如包括液晶(liquid crystal)层与像素电极、发光二极管(light emitting diode，LED)、荧光(fluorescence)、磷光(phosphor)、量子点(quantum dot，QD)、其它合适的材料或前述的组合，但不以此为限。发光二极管可例如包括有机发光二极管(organic light emitting diode，OLED)、次毫米发光二极管(mini LED)、微发光二极管(micro LED)或量子点发光二极管(QDLED或QLED)、其他适合的材料或前述的任意排列组合，但不以此为限。显示装置也可例如包括拼接显示装置，但不以此为限。天线装置可例如是液晶天线，其电子元件可例如包括天线单元，但不以此为限。天线装置可例如包括天线拼接装置，但不以此为限。需注意的是，电子装置可为前述的任意排列组合，但不以此为限。此外，电子装置的外型可为矩形、圆形、多边形、具有弯曲边缘的形状或其他适合的形状。电子装置可以具有驱动系统、控制系统、光源系统、层架系统…等周边系统以支援显示装置、天线装置或拼接装置。下文将以电子装置中的像素阵列来说明本揭露内容，但本揭露不以此为限。
须知悉的是，以下所举实施例可以在不脱离本揭露的精神下，可将数个不同实施例中的特征进行替换、重组、混合以完成其他实施例。各实施例间特征只要不违背发明精神或相冲突，均可任意混合搭配使用。
现将详细地参考本揭露的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。
图1A为本揭露一实施例的电子装置的局部区域的俯视示意图。图1B为图1A的电子装置沿剖面线Ⅰ-Ⅰ’的剖面示意图。图1C为图1A的电子装置沿剖面线Ⅱ-Ⅱ’的剖面示意图。为了附图清楚及方便说明，图1A省略示出了电子装置中的若干元件。
请同时参照图1A、图1B以及图1C，本实施例的电子装置100可包括基板110、半导体层120、漏极电极130、源极电极140以及绝缘层150。半导体层120、漏极电极130、源极电极140以及绝缘层150皆设置于基板110上。其中，基板110可包括硬性基板、软性基板或前述的组合。举例来说，基板110的材料可包括玻璃、石英、蓝宝石(sapphire)、陶瓷、聚碳酸酯(polycarbonate，PC)、聚酰亚胺(polyimide，PI)、聚对苯二甲酸乙二酯(polyethyleneterephthalate，PET)、其它合适的基板材料、或前述的组合，但不以此为限。
具体来说，在本实施例中，电子装置100具有多个像素单元，且电子装置100还可包括缓冲层160、栅极绝缘层GI、介电层162、绝缘层164、栅极GE、像素电极170、扫描线SL以及数据线DL。缓冲层160、栅极绝缘层GI、介电层162、绝缘层164、栅极GE、像素电极170与170a、扫描线SL以及数据线DL皆设置于基板110上。其中，缓冲层160、栅极绝缘层GI、介电层162以及绝缘层164可以为单层或多层结构，且可例如包括有机材料、无机材料或前述的组合，但不以此为限。
须说明的是，在本实施例中，扫描线SL横跨数据线DL、漏极电极130与源极电极140，栅极GE可为扫描线SL的一部份，且源极电极140可为数据线DL的一部份，但是本揭露并不限于此。例如在一些实施例中，栅极GE可为自扫描线SL伸出的分支状结构，源极电极140也可为自扫描线SL伸出的分支状结构。如图1A与图1C所示，位于于图1A上半部的像素单元的像素电极170可通过绝缘层164的开孔1642与绝缘层150的第二孔洞150b而与漏极电极130电性连接。同理，位于图1A下半部的另一像素单元的像素电极170a也可通过绝缘层164的开孔1642与绝缘层150的第二孔洞150b而与漏极电极130电性连接。此外，图1A所示的像素电极170与像素电极170a的尺寸大小仅为一示例，本揭露并不限于此。在本实施例中，方向X、方向Y以及方向Z分别为不同的方向。方向X例如是扫描线SL的延伸方向，方向Y例如是数据线DL的延伸方向，方向Z例如是基板110的法线方向。其中，方向X大致上垂直于方向Y，且方向X与方向Y分别大致上垂直于方向Z，但不以此为限。
在本实施例中，半导体层120设置于缓冲层160上。半导体层120包括源极接触区121、通道区CH以及漏极接触区123。通道区CH连接源极接触区121与漏极接触区123，且通道区CH位于源极接触区121与漏极接触区123之间。在电子装置100的俯视示意图(如图1A所示)中，半导体层120的轮廓可以为C字型，但不以此为限。半导体层120的材料可包括非晶质硅(amorphous silicon)、低温多晶硅(LTPS)、金属氧化物(例如氧化铟镓锌IGZO)、其他合适的材料或上述的组合，但不以此为限。
在本实施例中，栅极绝缘层GI设置于半导体层120上，以覆盖半导体层120与缓冲层160。栅极绝缘层GI可具有开孔GIa与开孔GIb。其中，开孔GIa可暴露出半导体层120的部分的源极接触区121，且开孔GIb可暴露出半导体层120的部分的漏极接触区123。
在本实施例中，栅极GE设置于栅极绝缘层GI上。栅极GE可对应于半导体层120中的通道CH设置。也就是说，在基板110的法线方向(即方向Z)上，栅极GE可重叠于半导体层120的通道区CH。栅极GE可电性连接至扫描线SL。
在本实施例中，介电层162设置于栅极GE上，以覆盖栅极GE与栅极绝缘层GI。介电层162可具有开孔162a与开孔162b。其中，开孔162a连通开孔GIa，以暴露出半导体层120的部分的源极接触区121；且开孔162b连通开孔GIb，以暴露出半导体层120的部分的漏极接触区123。须说明的是，如图1A所示，在俯视图中，开孔162b的范围可同时与像素电极170与170a部分重叠，但本揭露并不限于此。在本实施例中，在电子装置100的俯视示意图(如图1A所示)中，开孔162a与开孔162b之间具有距离D1，且距离D1例如是约3微米(μm)至15微米(3微米≦D1≦15微米)，但不以此为限。其中，距离D1例如是开孔162a的底部与开孔162b的底部之间在俯视图中所测量到的最小距离。
在本实施例中，漏极电极130设置于介电层162上。漏极电极130还可部份设置于介电层162的开孔162b与栅极绝缘层GI的开孔GIb内，以使漏极电极130可通过开孔162b与开孔GIb电性连接至半导体层120的漏极接触区123。其中，漏极电极130的材料可包括金属材料，例如是钨(tungsten，W)、钼(molybdenum，Mo)、钼/铝/钼合金(Mo/Al/Mo alloy)、钛/铝/钛合金(Ti/Al/Ti alloy)、其它合适的金属材料、或上述材料的合金或的组合，但不以此为限。
在本实施例中，绝缘层150设置于漏极电极130上，以覆盖漏极电极130与介电层162。绝缘层150可设置于源极电极140与漏极电极130之间。绝缘层150可具有第一孔洞150a与第二孔洞150b。其中，第一孔洞150a连通开孔162a与开孔GIa，以暴露出半导体层120的部分的源极接触区121；且第二孔洞150b暴露出部分的漏极电极130。
在本实施例中，在电子装置100的剖面示意图(如图1B与图1C所示)中，绝缘层150具有厚度T。绝缘层150的厚度T例如是介于1100埃
Figure BDA0003280258420000071
至4600埃之间(1100埃≦T≦4600埃)，以降低源极电极140与漏极电极130之间的电容效应或短路的风险，但不以此为限。其中，厚度T可例如是绝缘层150沿着基板110的法线方向(即方向Z)进行测量到的最小厚度。在本实施例中，绝缘层150可以为单层或多层结构，且绝缘层150可以为无机绝缘层，但不以此为限。在一些实施例中，绝缘层也可为有机绝缘层，或是无机绝缘层与有机绝缘层重叠形成的多层结构。
在本实施例中，源极电极140设置于绝缘层150上，以使源极电极140与漏极电极130可分别设置在不同的膜层。源极电极140还可部分设置于绝缘层150的第一孔洞150a、介电层162的开孔162a以及栅极绝缘层GI的开孔GIa内，以使源极电极140可通过第一孔洞150a、开孔162a以及开孔GIa电性连接至半导体层120的源极接触区121。源极电极140可电性连接至数据线DL，且源极电极140可为数据线DL的一部分。其中，源极电极140的材料可包括金属材料，例如是钨、钼、钼/铝/钼合金、钛/铝/钛合金、其它合适的金属材料、或上述材料的合金或的组合，但不以此为限。
在本实施例中，在电子装置100的剖面示意图(如图1B与图1C所示)中，源极电极140在基板110的法线方向(即方向Z)上可与漏极电极130至少部分重叠，以定义出源极电极140与漏极电极130的重叠区OL。也就是说，从俯视图看，源极电极140于基板110上的正投影可至少部分重叠于漏极电极130于基板110上的正投影。此外，在本实施例中，在源极电极140与漏极电极130的重叠区OL，源极电极140与漏极电极130之间于基板110的法线方向(即方向Z)上具有距离D2。其中，距离D2例如是源极电极140与漏极电极130之间沿着基板110的法线方向(即方向Z)上进行测量到的最小距离(例如是源极电极140邻接绝缘层150的下表面与漏极电极130邻接绝缘层150的上表面之间的距离)。在本实施例中，距离D2可大致上等于绝缘层150的厚度T。也就是说，在源极电极140与漏极电极130的重叠区OL，源极电极140与漏极电极130之间的距离D2例如是介于1100埃至4600埃之间(1100埃≦T≦4600埃)。但在另外一些实施例中，距离D2与绝缘层150的厚度T可不相同。须说明的是，在一些实施例中，源极电极140的正投影可与漏极电极130的正投影可不重叠或是仅于边缘处切齐，以减少两电极之间的电容。
在本实施例中，由于漏极电极130与源极电极140可分别设置在不同的膜层，且源极电极140在基板110的法线方向(即方向Z)上可与漏极电极130至少部分重叠(即重叠区OL)，因而可使像素单元在俯视图中所测量到的整体宽度减少，使得电子装置100中像素单元的密度增加而提高解析度，或是可增加漏极电极130的线宽与源极电极140的线宽，进而可降低阻值或可提高产品效能。其中，漏极电极130的线宽(或源极电极140的线宽)例如是漏极电极130(或源极电极140)在俯视图中沿着方向X进行测量到的最大宽度。漏极电极130与源极电极140之间重叠部分的宽度(即重叠区OL的宽度W)，可定义为在剖面图中漏极电极130与源极电极140重叠的区域内，漏极电极130的边缘到源极电极140的边缘在扫描线SL的延伸方向(即方向X)上所测量到的距离。在一些实施例中，重叠部分的宽度W可介于0.5微米到2微米之间(0.5微米≦W≦2微米)。
在本实施例中，绝缘层164设置于源极电极140上，以覆盖源极电极140与绝缘层150。绝缘层164可具有开孔1642以连通第二孔洞150b，以暴露出部分的漏极电极130。
在本实施例中，像素电极170设置于绝缘层164上。像素电极170还可部分设置于绝缘层164的开孔1642与绝缘层150的第二孔洞150b内，以使像素电极170可通过开孔1642与第二孔洞150b电性连接至漏极电极130。其中，像素电极170的材料可不同于源极电极140与漏极电极130的材料，例如可包括透明导电材料，但不以此为限。
在本实施例中，电子装置100的制造方法可例如是包括但不限于以下步骤：首先，提供基板110。接着，在基板110上方形成缓冲层160之后，形成半导体层120于基板110以及缓冲层160上。接着，在半导体层120上方形成栅极绝缘层GI与介电层162，并形成栅极绝缘层GI的开孔GIa与GIb，以及介电层162的开孔162a与162b。之后形成漏极电极130，以使漏极电极130可通过介电层162的开孔162b以及栅极绝缘层GI的开孔GIb电性连接至半导体层120。接着在漏极电极130上方形成绝缘层150，并形成绝缘层150的第一孔洞150a与第二孔洞150b。在形成绝缘层150之后，在绝缘层150上方形成源极电极140，以使源极电极140可通过绝缘层150的第一孔洞150a、介电层162的开孔162a以及栅极绝缘层GI的开孔GIa电性连接至半导体层120；其中，绝缘层150可形成于源极电极140与漏极电极130之间，且源极电极140与漏极电极130可至少部分重叠。之后，在源极电极140上方形成绝缘层164并形成开孔1642。最后，在绝缘层164上方形成像素电极170，以使像素电极170可通过绝缘层164的开孔1642以及绝缘层150的第一孔洞150a电性连接至漏极电极130。至此，已制作完成本实施例的电子装置100。
如前面所述，在本实施例的电子装置100的制造方法中，由于漏极电极130与源极电极140为分开进行的制程，因而可使漏极电极130与源极电极140可分别设置在不同的膜层，并使源极电极140在基板110的法线方向(即方向Z)上可与漏极电极130至少部分重叠(即重叠区OL)，因而可使像素单元在俯视图中所测量到的整体宽度减少，使得电子装置100中像素单元的密度增加而提高解析度，或是可增加漏极电极130的线宽与源极电极140的线宽，以使本实施例的电子装置100的制造方法具有可降低阻值或可提高产品效能的效果。
在本实施例的电子装置100的制造方法中，虽然是先形成漏极电极130再形成源极电极140(即漏极电极130与源极电极140为分开进行的制程)，但本揭露并不对漏极电极130与源极电极140的形成顺序加以限制，只要使漏极电极130与源极电极140可分别设置在不同的膜层，且使漏极电极130与源极电极140可在基板110的法线方向(即方向Z)上至少部分重叠即可。也就是说，在一些实施例中，可依据产品与设计的需求，先形成源极电极再形成漏极电极，如图1D至图1E所示。
以下将列举其他实施例以作为说明。在此必须说明的是，下述实施例沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，下述实施例不再重复赘述。
图1D为图1A的另一实施例的电子装置沿剖面线Ⅰ-Ⅰ’的剖面示意图。图1E为图1A的另一实施例的电子装置沿剖面线Ⅱ-Ⅱ’的剖面示意图。请同时参照图1B至图1C以及图1D至图1E，本实施例的电子装置100a大致相似于图1B至图1C的电子装置100，因此两实施例中相同与相似的构件于此不再重述。本实施例的电子装置100a不同于电子装置100之处在于，在本实施例的电子装置100a中，先形成源极电极140a再形成漏极电极130a，以使源极电极140a与漏极电极130a可分别设置在不同的膜层。
具体来说，请参照图1D与图1E，在本实施例中，源极电极140a设置于介电层162上，源极电极140a还可部分设置于介电层162的开孔162a以及栅极绝缘层GI的开孔GIa内，以使源极电极140a可通过开孔162a以及开孔GIa电性连接至半导体层120的源极接触区121。
绝缘层150设置于源极电极140a上，以覆盖源极电极140a与介电层162。绝缘层150的第二孔洞150b连通开孔162b与开孔GIb，以暴露出半导体层120的部分的漏极接触区123。
漏极电极130a设置于绝缘层150上，漏极电极130a还可部分设置于绝缘层150的第二孔洞150b、介电层162的开孔162b以及栅极绝缘层GI的开孔GIb内，以使漏极电极130a可通过第二孔洞150b、开孔162b以及开孔GIb电性连接至半导体层120的漏极接触区123。
绝缘层164设置于漏极电极130a上，以覆盖漏极电极130a与绝缘层150。绝缘层164的开孔1642可暴露出部分的漏极电极130a。
像素电极170设置于绝缘层164上。像素电极170还可部分设置于绝缘层164的开孔1642内，以使像素电极170可通过开孔1642电性连接至漏极电极130a。
在本实施例中，由于漏极电极130a与源极电极140a可分别设置在不同的膜层，且源极电极140a在基板110的法线方向(即方向Z)上可与漏极电极130a至少部分重叠(即重叠区OL)，因而可使像素单元在俯视图中所测量到的整体宽度减少，使得电子装置100中像素单元的密度增加而提高解析度，或是可增加漏极电极130的线宽与源极电极140的线宽，进而可降低阻值或可提高产品效能。
图2A为本揭露另一实施例的电子装置的局部区域的俯视示意图。图2B为图2A的电子装置沿剖面线Ⅲ-Ⅲ’的剖面示意图。图2C为图2A的电子装置沿剖面线Ⅳ-Ⅳ’的剖面示意图。图2D为图2A的电子装置沿剖面线Ⅴ-Ⅴ’的剖面示意图。请同时参照图1A至图1C以及图2A至图2D，本实施例的电子装置100b大致相似于图1A至图1C的电子装置100，因此两实施例中相同与相似的构件于此不再重述。本实施例的电子装置100b不同于电子装置100之处在于，在本实施例的电子装置100b的俯视示意图(如图2A所示)中，半导体层120’的轮廓可以为U字型。
具体来说，请参照图2A至图2D，在本实施例中，漏极电极130b设置于介电层162上，漏极电极130b还可部分设置于介电层162的开孔162b以及栅极绝缘层GI的开孔GIb内，以使漏极电极130b可通过开孔162b以及开孔GIb电性连接至半导体层120’的漏极接触区123。
绝缘层150设置于漏极电极130b上，以覆盖漏极电极130b与介电层162。绝缘层150的第一孔洞150a连通开孔162a与开孔GIa，以暴露出半导体层120’的部分的源极接触区121。
源极电极140b设置于绝缘层150上，源极电极140b还可部分设置于绝缘层150的第一孔洞150a、介电层162的开孔162a以及栅极绝缘层GI的开孔GIa内，以使源极电极140b可通过第一孔洞150a、开孔162a以及开孔GIa电性连接至半导体层120’的源极接触区121。
绝缘层164设置于源极电极140b上，以覆盖源极电极140b与绝缘层150。绝缘层164的开孔1642连通绝缘层150的第二孔洞150b，以暴露出部分的漏极电极130b。
像素电极170设置于绝缘层164上。像素电极170还可部分设置于绝缘层164的开孔1642与绝缘层150的第二孔洞150b内，以使像素电极170可通过开孔1642与第二孔洞150b电性连接至漏极电极130b。
在本实施例中，由于漏极电极130b与源极电极140b可分别设置在不同的膜层，且源极电极140b在基板110的法线方向(即方向Z)上可与漏极电极130b至少部分重叠(即重叠区OL)，其中，漏极电极130与源极电极140重叠部分的宽度(即重叠区OL的宽度W)，可定义为在剖面图中漏极电极130与源极电极140重叠的区域内，漏极电极130的边缘到源极电极140的边缘在扫描线SL的延伸方向(即方向X)上所测量到的距离。在一些实施例中，重叠部分的宽度W可介于0.5微米到2微米之间(0.5微米≦W≦2微米)。
由于漏极电极130与源极电极140部分重叠，像素单元在俯视图中所测量到的整体宽度可以减少，使得电子装置100中像素单元的密度增加而提高解析度，或是可增加漏极电极130的线宽与源极电极140的线宽。进而可降低阻值或可提高产品效能。
在本实施例的电子装置100b的制造方法中，虽然是先形成漏极电极130b再形成源极电极140b，但本揭露并不对漏极电极130b与源极电极140b的形成顺序加以限制，只要使漏极电极130b与源极电极140b可分别设置在不同的膜层，且使漏极电极130b与源极电极140b可在基板110的法线方向(即方向Z)上至少部分重叠即可。也就是说，在一些实施例中，可依据产品与设计的需求，先形成源极电极再形成漏极电极，如图2E到图2G所示。
图2E为图2A的另一实施例的电子装置沿剖面线Ⅲ-Ⅲ’的剖面示意图。图2F为图2A的另一实施例的电子装置沿剖面线Ⅳ-Ⅳ’的剖面示意图。图2G为图2A的另一实施例的电子装置沿剖面线Ⅴ-Ⅴ’的剖面示意图。请同时参照图2B至图2D以及图2E至图2G，本实施例的电子装置100c大致相似于图2B至图2D的电子装置100b，因此两实施例中相同与相似的构件于此不再重述。本实施例的电子装置100c不同于电子装置100b之处在于，在本实施例的电子装置100c中，先形成源极电极140c再形成漏极电极130c，以使源极电极140c与漏极电极130c可分别设置在不同的膜层。
具体来说，请参照图2E至图2G，在本实施例中，源极电极140c设置于介电层162上，源极电极140c还可部分设置于介电层162的开孔162a以及栅极绝缘层GI的开孔GIa内，以使源极电极140c可通过开孔162a以及开孔GIa电性连接至半导体层120’的源极接触区121。
绝缘层150设置于源极电极140c上，以覆盖源极电极140c与介电层162。绝缘层150的第二孔洞150b连通开孔162b与开孔GIb，以暴露出半导体层120’的部分的漏极接触区123。
漏极电极130c设置于绝缘层150上，漏极电极130c还可部分设置于绝缘层150的第二孔洞150b、介电层162的开孔162b以及栅极绝缘层GI的开孔GIb内，以使漏极电极130c可通过第二孔洞150b、开孔162b以及开孔GIb电性连接至半导体层120’的漏极接触区123。
绝缘层164设置于漏极电极130c上，以覆盖漏极电极130c与绝缘层150。绝缘层164的开孔1642可暴露出部分的漏极电极130c。
像素电极170设置于绝缘层164上。像素电极170还可设置于绝缘层164的开孔1642内，以使像素电极170可通过开孔1642电性连接至漏极电极130c。
在本实施例中，由于漏极电极130c与源极电极140c可分别设置在不同的膜层，且源极电极140c在基板110的法线方向(即方向Z)上可与漏极电极130c至少部分重叠(即重叠区OL)。如前面所述，由于漏极电极130与源极电极140部分重叠，像素单元在俯视图中所测量到的整体宽度可以减少，使得电子装置100中像素单元的密度增加而提高解析度，或是可增加漏极电极130的线宽与源极电极140的线宽，进而可降低阻值或可提高产品效能。
综上所述，在本揭露实施例的电子装置及其制造方法中，由于漏极电极与源极电极为分开进行的制程，因而可使漏极电极与源极电极可分别设置在不同的膜层，并使源极电极在基板的法线方向(即方向Z)上可与漏极电极至少部分重叠(即重叠区)，进而可增加漏极电极的线宽(或面积)与源极电极的线宽(或面积)，并增加漏极电极与源极电极之间的线距，以使本实施例的电子装置的制造方法具有可降低阻值或可提高产品效能的效果。
最后应说明的是：以上各实施例仅用以说明本揭露的技术方案，而非对其限制；尽管参照前述各实施例对本揭露进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行结合、修改，或者对其中部分或者全部技术特征进行等同替换；而这些结合、修改或者替换，并不使相应技术方案的本质脱离本揭露各实施例技术方案的范围。

Claims (10)

1.一种电子装置，其特征在于，包括：
基板；
半导体层，设置于所述基板上；
漏极电极，电性连接至所述半导体层；
源极电极，电性连接至所述半导体层；以及
绝缘层，设置于所述源极电极与所述漏极电极之间，
其中所述源极电极与所述漏极电极至少部分重叠。
2.根据权利要求1所述的电子装置，其特征在于，所述绝缘层设置于所述漏极电极上，所述源极电极设置于所述绝缘层上，所述绝缘层包括第一孔洞，且所述源极电极通过所述第一孔洞电性连接至所述半导体层。
3.根据权利要求1所述的电子装置，其特征在于，所述绝缘层设置于所述源极电极上，所述漏极电极设置于所述绝缘层上，所述绝缘层包括第二孔洞，且所述漏极电极通过所述第二孔洞电性连接至所述半导体层。
4.根据权利要求1所述的电子装置，其特征在于，还包括：
像素电极，电性连接至所述漏极电极。
5.根据权利要求1所述的电子装置，其特征在于，所述漏极电极与所述源极电极包含金属材料。
6.根据权利要求1所述的电子装置，其特征在于，所述绝缘层的厚度介于1100埃至4600埃之间。
7.根据权利要求6所述的电子装置，其特征在于，所述绝缘层为无机绝缘层。
8.一种电子装置的制造方法，其特征在于，包括：
提供基板；
形成半导体层于所述基板上；
形成漏极电极，以电性连接至所述半导体层；
形成源极电极，以电性连接至所述半导体层；以及
形成绝缘层于所述源极电极与所述漏极电极之间，其中所述源极电极与所述漏极电极至少部分重叠。
9.根据权利要求8所述的电子装置的制造方法，其特征在于，所述绝缘层设置于所述漏极电极上，所述源极电极设置于所述绝缘层上，所述绝缘层包括第一孔洞，且所述源极电极通过所述第一孔洞电性连接至所述半导体层。
10.根据权利要求8所述的电子装置的制造方法，其特征在于，所述绝缘层设置于所述源极电极上，所述漏极电极设置于所述绝缘层上，所述绝缘层包括第二孔洞，且所述漏极电极通过所述第二孔洞电性连接至所述半导体层。
CN202111130397.2A 2021-09-26 2021-09-26 电子装置及其制造方法 Pending CN115881788A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202111130397.2A CN115881788A (zh) 2021-09-26 2021-09-26 电子装置及其制造方法
TW111118092A TWI804313B (zh) 2021-09-26 2022-05-13 電子裝置及其製造方法
US17/892,166 US20230103531A1 (en) 2021-09-26 2022-08-22 Electronic device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111130397.2A CN115881788A (zh) 2021-09-26 2021-09-26 电子装置及其制造方法

Publications (1)

Publication Number Publication Date
CN115881788A true CN115881788A (zh) 2023-03-31

Family

ID=85762629

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111130397.2A Pending CN115881788A (zh) 2021-09-26 2021-09-26 电子装置及其制造方法

Country Status (3)

Country Link
US (1) US20230103531A1 (zh)
CN (1) CN115881788A (zh)
TW (1) TWI804313B (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7753751B2 (en) * 2004-09-29 2010-07-13 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating the display device
EP1895545B1 (en) * 2006-08-31 2014-04-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
CN104143573A (zh) * 2013-05-08 2014-11-12 群创光电股份有限公司 光开关元件及显示面板
DE112014005485T5 (de) * 2013-12-02 2016-08-18 Semiconductor Energy Laboratory Co., Ltd. Anzeigevorrichtung und deren Herstellungsverfahren
TWI553381B (zh) * 2015-02-09 2016-10-11 群創光電股份有限公司 顯示面板

Also Published As

Publication number Publication date
TW202314660A (zh) 2023-04-01
US20230103531A1 (en) 2023-04-06
TWI804313B (zh) 2023-06-01

Similar Documents

Publication Publication Date Title
EP3751386A1 (en) Electronic device and tiled electronic device
CN109216305B (zh) 显示设备
US20220352214A1 (en) Electronic device
US20230387142A1 (en) Electronic device
CN112863329B (zh) 显示装置
CN115881788A (zh) 电子装置及其制造方法
CN113744629B (zh) 显示装置
US11575075B2 (en) Electronic device
US11973085B2 (en) Electronic device
US11658207B2 (en) Capacitor and electronic device
US20240234442A1 (en) Electronic device
CN112928124B (zh) 连接结构及包括其的显示装置
CN112993020B (zh) 电子装置
CN112864233B (zh) 电子装置
US11488985B2 (en) Semiconductor device
CN112786618B (zh) 半导体装置
CN112785917B (zh) 电子装置
US20210375944A1 (en) Display device
US20240021761A1 (en) Electronic device
US20230155027A1 (en) Electronic device
WO2022127396A9 (zh) 显示基板及其制备方法、显示装置
CN115732539A (zh) 薄膜晶体管、基板及其制备方法、显示装置
CN117202746A (zh) 电子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination