CN107403732B - 改善氧化物半导体薄膜晶体管阈值电压的方法 - Google Patents

改善氧化物半导体薄膜晶体管阈值电压的方法 Download PDF

Info

Publication number
CN107403732B
CN107403732B CN201710477261.6A CN201710477261A CN107403732B CN 107403732 B CN107403732 B CN 107403732B CN 201710477261 A CN201710477261 A CN 201710477261A CN 107403732 B CN107403732 B CN 107403732B
Authority
CN
China
Prior art keywords
oxide semiconductor
film transistor
semiconductor thin
threshold voltage
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710477261.6A
Other languages
English (en)
Other versions
CN107403732A (zh
Inventor
王选芸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN201710477261.6A priority Critical patent/CN107403732B/zh
Priority to US15/561,982 priority patent/US10204800B2/en
Priority to PCT/CN2017/098105 priority patent/WO2018232946A1/zh
Priority to EP17915196.4A priority patent/EP3644347A4/en
Priority to KR1020207001796A priority patent/KR102265777B1/ko
Priority to JP2019570006A priority patent/JP6972183B2/ja
Publication of CN107403732A publication Critical patent/CN107403732A/zh
Application granted granted Critical
Publication of CN107403732B publication Critical patent/CN107403732B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种改善氧化物半导体薄膜晶体管阈值电压的方法。该方法通过对氧化物半导体薄膜晶体管进行预设次数的弯折或对氧化物半导体薄膜晶体管进行弯折并保持预设的时长,利用弯折使得所述氧化物半导体层压缩或拉伸,进而改变氧化物半导体薄膜晶体管的沟道中原子间的距离,使得氧化物半导体层中的原子间成键轨道和反键轨道之间的能量差值改变,最终将氧化物半导体薄膜晶体管的阈值电压调控到合适的范围内,达到改善氧化物半导体薄膜晶体管阈值电压的目的。

Description

改善氧化物半导体薄膜晶体管阈值电压的方法
技术领域
本发明涉及显示技术领域,尤其涉及一种改善氧化物半导体薄膜晶体管阈值电压的方法。
背景技术
有机发光二极管显示(Organic Light Emitting Display,OLED)器件由于同时具备自发光,不需背光源、对比度高、厚度薄、视角广、反应速度快、可实现柔性显示、使用温度范围广、构造及制程较简单等优异特性,被认为是下一代显示器的新兴应用技术。
柔性显示器件是指采用柔性基板制成的显示器件,其具有可弯折易携带的特点,可以实现传统平面显示器件所不能实现的功能,具有成本及用户体验的优势,已成为显示技术领域研究和开发的主要领域。
而OLED显示是目前最适合制作柔性显示器件的显示技术,与传统的平面显示器件一样在柔性OLED显示器件中,一般也需要通过薄膜晶体管(Thin Film Transistor,TFT)来控制像素的作业或是驱动像素。常用的薄膜晶体管依其有源层的性质通常可分成非晶硅(a-Si)、多晶硅(poly-Si)、氧化物半导体(oxide)等多种类型。
目前,在柔性OLED显示器件中最常用的薄膜晶体管仍是低温多晶硅薄膜晶体管。但氧化物半导体由于相比于非晶硅具有较高的电子迁移率,相比低温多晶硅具有较简单的制程工艺,因此其在柔性显示器件中的应用仍然受到瞩目,具有良好的应用发展前景,是当前业界研究热门。但氧化物半导体的应用及开发仍面临很多问题,例如铟镓锌氧化物(IGZO)是一种载流子浓度低于1018/cm3的包含In、Ga及Zn的氧化物半导体,但采用IGZO制作的沟道层通常是非晶态的,因此在材料本身结构中缺陷较多,容易受到环境的影响,使TFT的稳定性较差,阈值电压的漂移较为严重,阻碍了氧化物半导体的应用及开发。
发明内容
本发明的目的在于一种改善氧化物半导体薄膜晶体管阈值电压的方法,能够改变氧化物半导体薄膜晶体管的沟道中原子间的距离,进而改善氧化物半导体薄膜晶体管的阈值电压。
为实现上述目的,本发明提供了一种改善氧化物半导体薄膜晶体管阈值电压的方法,包括如下步骤:
步骤1、提供一氧化物半导体薄膜晶体管,包括:栅极、覆盖所述栅极的栅极绝缘层、设于所述栅极绝缘层上的氧化物半导体层、以及设于所述氧化物半导体层上间隔分布的源极和漏极;
步骤2、对所述氧化物半导体薄膜晶体管进行预设次数的弯折或对所述氧化物半导体薄膜晶体管进行弯折并保持预设的时长,通过弯折使得所述氧化物半导体层压缩或拉伸,以改善所述氧化物半导体薄膜晶体管的阈值电压。
所述步骤2中的预设次数大于或等于10万次。
所述步骤2中预设的时长大于或等于45天。
对所述氧化物半导体薄膜晶体管进行弯折时,所述氧化物半导体薄膜晶体管的弯折半径小于或等于3mm。
所述步骤2通过弯折使得所述氧化物半导体层拉伸,以使得所述氧化物半导体薄膜晶体管的阈值电压减小并逐渐稳定。
所述步骤2通过弯折使得所述氧化物半导体层压缩,以使得所述氧化物半导体薄膜晶体管的阈值电压增大并逐渐稳定。
所述氧化物半导体层的材料为IGZO。
所述栅极、源极和漏极的材料均钼、铝、及钛中的一种或多种的组合。
所述栅极绝缘层包括覆盖所述栅极的氮化硅层、以及覆盖所述氮化硅层的氧化硅层。
所述步骤1还提供一柔性衬底,所述氧化物半导体薄膜晶体管设于所述柔性衬底上。
本发明的有益效果:本发明提供改善氧化物半导体薄膜晶体管阈值电压的方法,该方法通过对所述氧化物半导体薄膜晶体管进行预设次数的弯折或对所述氧化物半导体薄膜晶体管进行弯折并保持预设的时长,利用弯折使得所述氧化物半导体层压缩或拉伸,进而改变氧化物半导体薄膜晶体管的沟道中原子间的距离,使得氧化物半导体层中的原子间成键轨道和反键轨道之间的能量差值改变,最终将氧化物半导体薄膜晶体管的阈值电压调控到合适的范围内,达到改善氧化物半导体薄膜晶体管阈值电压的目的。
附图说明
为了能更进一步了解本发明的特征以及技术内容,请参阅以下有关本发明的详细说明与附图,然而附图仅提供参考与说明用,并非用来对本发明加以限制。
附图中,
图1为本发明的改善氧化物半导体薄膜晶体管阈值电压的方法的步骤1的示意图;
图2为本发明的改善氧化物半导体薄膜晶体管阈值电压的方法一实施例的步骤2的示意图;
图3为本发明的改善氧化物半导体薄膜晶体管阈值电压的方法另一实施例的步骤2的示意图;
图4为本发明的改善氧化物半导体薄膜晶体管阈值电压的方法的流程图。
具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果,以下结合本发明的优选实施例及其附图进行详细描述。
请参阅图4,本发明提供一种改善氧化物半导体薄膜晶体管阈值电压的方法,包括如下步骤:
步骤1、请参阅图1,提供一氧化物半导体薄膜晶体管,包括:栅极10、覆盖所述栅极10的栅极绝缘层20、设于所述栅极绝缘层20上的氧化物半导体层30、以及设于所述氧化物半导体层30上间隔分布的源极40和漏极50。
具体地,所述步骤1中还提供一柔性衬底,所述氧化物半导体薄膜晶体管设于所述柔性衬底上。
优选地,所述氧化物半导体层30的材料为IGZO。所述栅极10、源极40和漏极50的材料均钼、铝、及钛中的一种或多种的组合。所述栅极绝缘层20包括覆盖所述栅极10的氮化硅层21、以及覆盖所述氮化硅层21的氧化硅层22。
步骤2、请参阅图2或图3,对所述氧化物半导体薄膜晶体管进行预设次数的弯折或对所述氧化物半导体薄膜晶体管进行弯折并保持预设的时长,通过弯折使得所述氧化物半导体层30压缩或拉伸,以改善所述氧化物半导体薄膜晶体管的阈值电压。
优选地,所述步骤2中的预设次数大于或等于10万次。优选地,所述步骤2中预设的时长大于或等于45天。具体地,所述步骤2可根据需要选择通过弯折使得所述氧化物半导体层30拉伸,以使得所述氧化物半导体薄膜晶体管的阈值电压减小并逐渐稳定,或者通过弯折使得所述氧化物半导体层30压缩,以使得所述氧化物半导体薄膜晶体管的阈值电压增大并逐渐稳定,进一步地,如图2所示,所述步骤2中通过将所述氧化物半导体薄膜晶体管向靠近栅极10的方向弯折使得所述氧化物半导体层30拉伸,如图3所示,所述步骤2中通过将所述氧化物半导体薄膜晶体管向远离栅极10的方向弯折使得所述氧化物半导体层30压缩。
具体地,在本发明的第一实施例中,对所述氧化物半导体薄膜晶体管进行10万次弯折半径为3mm的弯折,并通过弯折使得所述氧化物半导体层30拉伸,以改善所述氧化物半导体薄膜晶体管的阈值电压,此时所述氧化物半导体薄膜晶体管的阈值电压随弯折次数的变化关系如表1所示。
表1弯折半径为3mm时氧化物半导体薄膜晶体管的阈值电压随弯折次数的变化关系表;
弯折次数 阈值电压
0 1.06V
10000 1.00V
30000 0.87V
60000 0.75V
100000 0.56V
根据表1可知,在本发明的第一实施例中,所述氧化物半导体薄膜晶体管的阈值电压随弯折次数的增加而减小。
具体地,在本发明的第二实施例中,对所述氧化物半导体薄膜晶体管进行10万次弯折半径为5mm的弯折,并通过弯折使得所述氧化物半导体层30拉伸,以改善所述氧化物半导体薄膜晶体管的阈值电压,此时所述氧化物半导体薄膜晶体管的阈值电压随弯折次数的变化关系如表2所示。
表2弯折半径为5mm时氧化物半导体薄膜晶体管的阈值电压随弯折次数的变化关系表;
弯折次数 阈值电压
0 1.06V
23000 1.11V
60000 1.01V
100000 1.04V
比较表1和表2可知,当弯折半径为3mm时,弯折对于阈值电压的影响相比于弯折半径为5mm时对阈值电压的影响更加明显。因此在对所述氧化物半导体薄膜晶体管进行弯折时,所述氧化物半导体薄膜晶体管的弯折半径优选为小于或等于3mm。
具体地,在本发明的第三实施例中,对所述氧化物半导体薄膜晶体管进行弯折半径为3mm的弯折并保持45天,并通过弯折使得所述氧化物半导体层30拉伸,以改善所述氧化物半导体薄膜晶体管的阈值电压,此时所述氧化物半导体薄膜晶体管的阈值电压随弯折天数的变化关系如表3所示。
表3弯折半径为3mm时氧化物半导体薄膜晶体管的阈值电压随弯折天数的变化关系表;
弯折天数 阈值电压
0 1.06V
15 -0.23V
22 -0.37V
30 -0.35V
45 -0.72V
根据表3可知,在本发明的第三实施例中,所述氧化物半导体薄膜晶体管的阈值电压随弯折次数的增加而减小。
具体地,在本发明的第四实施例中,对所述氧化物半导体薄膜晶体管进行弯折半径为5mm的弯折并保持45天,并通过弯折使得所述氧化物半导体层30拉伸,以改善所述氧化物半导体薄膜晶体管的阈值电压,此时所述氧化物半导体薄膜晶体管的阈值电压随弯折天数的变化关系如表4所示。
表4弯折半径为5mm时氧化物半导体薄膜晶体管的阈值电压随弯折天数的变化关系表;
比较表3和表4可知,当弯折半径为3mm时,弯折对于阈值电压的影响相比于弯折半径为5mm时对阈值电压的影响更加明显。因此在对所述氧化物半导体薄膜晶体管进行弯折时,所述氧化物半导体薄膜晶体管的弯折半径优选为小于或等于3mm。
需要说明的是,虽然上述实施例中均为通过弯折使得所述氧化物半导体层30拉伸,但本发明并限于此,在本发明的其他实施例中,根据工作场景的需要,也可以通过弯折使得所述氧化物半导体层30压缩,达到改善氧化物半导体薄膜晶体管的阈值电压的目的。
综上所述,本发明提供改善氧化物半导体薄膜晶体管阈值电压的方法,该方法通过对所述氧化物半导体薄膜晶体管进行预设次数的弯折或对所述氧化物半导体薄膜晶体管进行弯折并保持预设的时长,利用弯折使得所述氧化物半导体层压缩或拉伸,进而改变氧化物半导体薄膜晶体管的沟道中原子间的距离,使得氧化物半导体层中的原子间成键轨道和反键轨道之间的能量差值改变,最终将氧化物半导体薄膜晶体管的阈值电压调控到合适的范围内,达到改善氧化物半导体薄膜晶体管阈值电压的目的。
以上所述,对于本领域的普通技术人员来说,可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形,而所有这些改变和变形都应属于本发明权利要求的保护范围。

Claims (12)

1.一种改善氧化物半导体薄膜晶体管阈值电压的方法,其特征在于,包括如下步骤:
步骤1、提供一氧化物半导体薄膜晶体管,包括:栅极(10)、覆盖所述栅极(10)的栅极绝缘层(20)、设于所述栅极绝缘层(20)上的氧化物半导体层(30)、以及设于所述氧化物半导体层(30)上间隔分布的源极(40)和漏极(50);
步骤2、对所述氧化物半导体薄膜晶体管进行预设次数的弯折,通过弯折使得所述氧化物半导体层(30)拉伸,以改善所述氧化物半导体薄膜晶体管的阈值电压;
所述步骤2通过弯折使得所述氧化物半导体层(30)拉伸,以使得所述氧化物半导体薄膜晶体管的阈值电压减小并逐渐稳定。
2.如权利要求1所述的改善氧化物半导体薄膜晶体管阈值电压的方法,其特征在于,所述步骤2中的预设次数大于或等于10万次。
3.如权利要求1所述的改善氧化物半导体薄膜晶体管阈值电压的方法,其特征在于,所述氧化物半导体层(30)的材料为IGZO。
4.如权利要求1所述的改善氧化物半导体薄膜晶体管阈值电压的方法,其特征在于,所述栅极(10)、源极(40)和漏极(50)的材料均为钼、铝、及钛中的一种或多种的组合。
5.如权利要求1所述的改善氧化物半导体薄膜晶体管阈值电压的方法,其特征在于,所述栅极绝缘层(20)包括覆盖所述栅极(10)的氮化硅层(21)、以及覆盖所述氮化硅层(21)的氧化硅层(22)。
6.如权利要求1所述的改善氧化物半导体薄膜晶体管阈值电压的方法,其特征在于,所述步骤1还提供一柔性衬底,所述氧化物半导体薄膜晶体管设于所述柔性衬底上。
7.一种改善氧化物半导体薄膜晶体管阈值电压的方法,其特征在于,包括如下步骤:
步骤1、提供一氧化物半导体薄膜晶体管,包括:栅极(10)、覆盖所述栅极(10)的栅极绝缘层(20)、设于所述栅极绝缘层(20)上的氧化物半导体层(30)、以及设于所述氧化物半导体层(30)上间隔分布的源极(40)和漏极(50);
步骤2、对所述氧化物半导体薄膜晶体管进行弯折并保持预设的时长,通过弯折使得所述氧化物半导体层(30)拉伸,以改善所述氧化物半导体薄膜晶体管的阈值电压;
所述步骤2中预设的时长大于或等于45天;
所述步骤2通过弯折使得所述氧化物半导体层(30)拉伸,以使得所述氧化物半导体薄膜晶体管的阈值电压减小并逐渐稳定。
8.如权利要求7所述的改善氧化物半导体薄膜晶体管阈值电压的方法,其特征在于,对所述氧化物半导体薄膜晶体管进行弯折时,所述氧化物半导体薄膜晶体管的弯折半径小于或等于3mm。
9.如权利要求7所述的改善氧化物半导体薄膜晶体管阈值电压的方法,其特征在于,所述氧化物半导体层(30)的材料为IGZO。
10.如权利要求7所述的改善氧化物半导体薄膜晶体管阈值电压的方法,其特征在于,所述栅极(10)、源极(40)和漏极(50)的材料均为钼、铝、及钛中的一种或多种的组合。
11.如权利要求7所述的改善氧化物半导体薄膜晶体管阈值电压的方法,其特征在于,所述栅极绝缘层(20)包括覆盖所述栅极(10)的氮化硅层(21)、以及覆盖所述氮化硅层(21)的氧化硅层(22)。
12.如权利要求7所述的改善氧化物半导体薄膜晶体管阈值电压的方法,其特征在于,所述步骤1还提供一柔性衬底,所述氧化物半导体薄膜晶体管设于所述柔性衬底上。
CN201710477261.6A 2017-06-21 2017-06-21 改善氧化物半导体薄膜晶体管阈值电压的方法 Active CN107403732B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN201710477261.6A CN107403732B (zh) 2017-06-21 2017-06-21 改善氧化物半导体薄膜晶体管阈值电压的方法
US15/561,982 US10204800B2 (en) 2017-06-21 2017-08-18 Method for improving threshold voltage of oxide semiconductor thin film transistor
PCT/CN2017/098105 WO2018232946A1 (zh) 2017-06-21 2017-08-18 改善氧化物半导体薄膜晶体管阈值电压的方法
EP17915196.4A EP3644347A4 (en) 2017-06-21 2017-08-18 PROCESS FOR IMPROVING THE THRESHOLD VOLTAGE OF A SEMICONDUCTOR OXIDE THIN FILM TRANSISTOR
KR1020207001796A KR102265777B1 (ko) 2017-06-21 2017-08-18 산화물 반도체 박막 트랜지스터 임계 전압을 개선하는 방법
JP2019570006A JP6972183B2 (ja) 2017-06-21 2017-08-18 酸化物半導体薄膜トランジスタの閾値電圧の制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710477261.6A CN107403732B (zh) 2017-06-21 2017-06-21 改善氧化物半导体薄膜晶体管阈值电压的方法

Publications (2)

Publication Number Publication Date
CN107403732A CN107403732A (zh) 2017-11-28
CN107403732B true CN107403732B (zh) 2019-10-25

Family

ID=60405244

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710477261.6A Active CN107403732B (zh) 2017-06-21 2017-06-21 改善氧化物半导体薄膜晶体管阈值电压的方法

Country Status (5)

Country Link
EP (1) EP3644347A4 (zh)
JP (1) JP6972183B2 (zh)
KR (1) KR102265777B1 (zh)
CN (1) CN107403732B (zh)
WO (1) WO2018232946A1 (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106328693A (zh) * 2015-06-23 2017-01-11 群创光电股份有限公司 显示面板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0448735A (ja) * 1990-06-15 1992-02-18 Hitachi Ltd 薄膜トランジスタの特性安定化手法
JPH07176755A (ja) * 1993-12-21 1995-07-14 Casio Comput Co Ltd 薄膜トランジスタのしきい値電圧補正方法
US8841664B2 (en) * 2011-03-04 2014-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102983141B (zh) * 2011-09-02 2015-07-01 乐金显示有限公司 具有氧化物薄膜晶体管的平板显示装置及其制造方法
KR102215364B1 (ko) * 2013-12-02 2021-02-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 제조방법
TWI517114B (zh) * 2014-09-26 2016-01-11 友達光電股份有限公司 具不同曲率設計之顯示模組
JP6357665B2 (ja) * 2014-12-05 2018-07-18 株式会社Joled 薄膜トランジスタ基板及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106328693A (zh) * 2015-06-23 2017-01-11 群创光电股份有限公司 显示面板

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Bending stability of flexible amorphous IGZO thin film transistors with transparent IZO/Ag/IZO oxide-metal-oxide electrodes;Yun Cheol Kim 等;《Journal of Alloys and Compounds》;20160718;第2016卷(第688期);1108-1114 *
Effect of Tensile and Compressive Bending Stress on Electrical Performance of Flexible a-IGZO TFTs;Billah 等;《IEEE ELECTRON DEVICE LETTERS》;20170731;第38卷(第7期);890-893 *

Also Published As

Publication number Publication date
KR20200018670A (ko) 2020-02-19
EP3644347A4 (en) 2021-03-10
JP2020524405A (ja) 2020-08-13
CN107403732A (zh) 2017-11-28
WO2018232946A1 (zh) 2018-12-27
EP3644347A1 (en) 2020-04-29
KR102265777B1 (ko) 2021-06-16
JP6972183B2 (ja) 2021-11-24

Similar Documents

Publication Publication Date Title
CN107507841A (zh) 阵列基板及其制作方法、显示装置
CN105161503A (zh) 非晶硅半导体tft背板结构
CN106128944A (zh) 金属氧化物薄膜晶体管阵列基板的制作方法
CN104538429A (zh) Amoled背板的制作方法及其结构
CN106129086B (zh) Tft基板及其制作方法
Kandpal et al. Perspective of zinc oxide based thin film transistors: a comprehensive review
CN107978607B (zh) 背沟道蚀刻型氧化物半导体tft基板的制作方法
Yang et al. Drain-induced-barrier-lowing-like effect induced by oxygen-vacancy in scaling-down via-contact type amorphous InGaZnO thin-film transistors
WO2016033836A1 (zh) 氧化物半导体tft基板的制作方法及结构
CN104022079A (zh) 薄膜晶体管基板的制造方法
CN107221563A (zh) 一种底栅自对准结构金属氧化物薄膜晶体管及其制备方法
US9093427B2 (en) Method for fabricating semiconductor device
CN104157610A (zh) 氧化物半导体tft基板的制作方法及其结构
CN107785439B (zh) 一种室温脉冲直流溅射波形优化的薄膜晶体管及其制备方法
CN109411355A (zh) 一种薄膜晶体管的制备方法
CN107403732B (zh) 改善氧化物半导体薄膜晶体管阈值电压的方法
CN104934444B (zh) 共平面型氧化物半导体tft基板结构及其制作方法
CN207503977U (zh) 阵列基板、显示面板及显示装置
CN106298880A (zh) 氧化物薄膜及制备方法、晶体管及制备方法、显示背板
CN105355663B (zh) 一种氢钝化氧化锌基双沟道层薄膜晶体管及其制备方法
Luo et al. P‐2: High‐Performance LTPO TFT‐LCD Using Metal as Hydrogen Barrier Layer
US10204800B2 (en) Method for improving threshold voltage of oxide semiconductor thin film transistor
WO2016033838A1 (zh) 氧化物半导体tft基板的制作方法及结构
CN112309833A (zh) 一种基于ald沉积igzo膜的闪存单元及其制备方法和应用
CN105390510B (zh) 低温多晶硅tft基板及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant