KR20060034658A - 반도체 장치 제조 방법 - Google Patents

반도체 장치 제조 방법 Download PDF

Info

Publication number
KR20060034658A
KR20060034658A KR1020060021127A KR20060021127A KR20060034658A KR 20060034658 A KR20060034658 A KR 20060034658A KR 1020060021127 A KR1020060021127 A KR 1020060021127A KR 20060021127 A KR20060021127 A KR 20060021127A KR 20060034658 A KR20060034658 A KR 20060034658A
Authority
KR
South Korea
Prior art keywords
film
amorphous semiconductor
semiconductor film
forming
cross
Prior art date
Application number
KR1020060021127A
Other languages
English (en)
Other versions
KR100800986B1 (ko
Inventor
순페이 야마자키
준 코야마
세츠오 나카지마
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20060034658A publication Critical patent/KR20060034658A/ko
Application granted granted Critical
Publication of KR100800986B1 publication Critical patent/KR100800986B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Mathematical Physics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

종래 기술의 액정 디스플레이 장치는 TFTs가 적어도 5 개의 포토-마스크를 사용하여 제조되었기 때문에 높은 제조 비용이 들었다.
역 스태거 타입(inverse stagger type)의 n-채널 TFT를 갖는 픽셀 TFT 부분과 유지 캐패시터를 포함하는 액정 디스플레이 장치는 픽셀 전극(119), 소스 영역(117) 및 드레인 영역(116)이 제 3 포토-마스크에 의해 형성되는 방법으로 3개의 포토리소그래픽 단계에 의해 실현될 수 있다.
플라즈마 CVD 공정, 스퍼터링 공정, 액정 디스플레이 장치, 비정질 반도체막, 픽셀 전극

Description

반도체 장치 제조 방법{Method of fabricating semiconductor device}
도 1은 본 발명의 발명 내에 상부 설계(top plan)를 도시한 도면.
도 2는 AM-LCD를 제조하는 단계를 도시한 단면도.
도 3은 AM-LCD를 제조하는 단계를 도시한 단면도.
도 4는 AM-LCD를 제조하는 단계를 도시한 단면도.
도 5는 AM-LCD를 제조하는 단계를 도시한 단면도.
도 6은 액정 디스플레이 장치(liquid crystal display device)의 픽셀 부분과 입력 터미널 부분의 배열을 설명하기 위한 상부 설계도.
도 7은 액정 디스플레이 장치의 패키징 구조(packaging structure)를 도시한 단면도.
도 8은 AM-LCD를 제조하는 단계를 도시한 단면도.
도 9는 전자 장치(electronic equipment)의 예를 도시한 도면.
도 10은 전자 장치의 예를 도시한 도면.
도 11은 전자 장치의 예를 도시한 도면.
*도면의 주요부분에 대한 부호의 설명*
102; 게이트 배선 104; 절연막
105; 비정질 반도체막 115; 소스 영역
116; 드레인 영역 119; 픽셀 전극
본 출원의 발명은 박막 트랜지스터(이하, "TFTs"라 명명)로 구성되는 회로를 갖는 반도체 장치와 그 제조 방법에 관한 것이다. 예를 들면, 액정 디스플레이 패널에 의해 대표되는 전자 광학 장치, 및 그러한 전자 광학 장치가 구성 요소로서 설치되는 전자 장비에 관한 것이다.
부수적으로, 본 명세서에서, "반도체 장치"는 반도체 특성들을 이용함으로써 기능할 수 있는 일반적인 장치를 의미하도록 의도되며, 전자 광학 장치들, 반도체 회로들 및 전자 장비는 모두 반도체 장치들이다.
최근에, 박막 트랜지스터(TFTs)가 절연막을 갖는 기판 위에 형성된 반도체 박막(수 ~ 수백 nm 정도의 두께를 갖는)을 사용하여 구성되는 기술이 주목된다. TFTs는 전자 광학 장치와 같은 전자 장치와 ICs에 널리 적용되며, 이미지 디스플레이 장치의 스위칭 소자들로서 그것들을 개발하는 것이 특히 시급하다.
지금까지, 액정 디스플레이 장치는 이미지 디스플레이장치로서 공지되었다. 활성 매트릭스 타입의 액정 디스플레이 장치는, 수동형의 액정 디스플레이 장치 보다 더 높은 선명도(definition)의 이미지가 얻어질 수 있기 때문에, 종종 이용되어 왔다. 활성 매트릭스 타입 액정 디스플레이 장치에서, 디스플레이 패턴은 매트릭스의 형태로 배열된 픽셀 전극들을 구동함으로써 스크린 위에 형성된다. 특히, 전압은 픽셀 전극들의 선택된 전극과 선택된 픽셀 전극에 대응하는 카운터 전극의 전극 사이에 인가되며, 그에 따라 픽셀 전극과 카운터 전극 사이에 삽입된 액정 층은 광학적으로 변조되며, 광학 변조는 관찰자에 의해 디스플레이 패턴으로서 인식된다.
그러한 활성 매트릭스 타입 액정 디스플레이 장치의 응용들은 넓어졌고, 더 높은 선명도, 더 높은 개구 효율(aperture efficiency) 및 더 높은 신뢰도는 스크린 크기의 더 넓은 영역과 함께 더 요구되어 왔다. 게다가, 생산성의 개선 및 비용 면의 감소는 또한 더 요구되어 왔다.
종래 기술에서, 비정질 실리콘 막은 낮은 온도 또는 300℃ 아래에서 거대한 영역의 기판 위에 형성될 수 있기 때문에 비정질 반도체막으로서 적절히 이용된다. 또한, 비정질 반도체막으로 형성된 영역을 형성하는 채널을 각각 갖는 역 스태거 타입(또는 바닥 게이트 타입)의 TFTs는 종종 이용된다.
지금까지, 활성 매트릭스 타입의 액정 디스플레이 장치는 TFTs가 포토리소그래피(photolithographic) 기술에 따라 적어도 5 개의 포토-마스크를 사용함으로써 기판 위에 제조되었기 때문에 그 제조 비용 면에서 높았다. 생산성 및 이용 가능 비율을 증진시키기 위해, 단계들의 수를 감소시키는 것은 효율적인 수단으로서 고려된다.
구체적으로, TFTs의 제조에 요구되는 포토-마스크의 수를 감소시키는 것이 필요하다. 포토-마스크는 포토리소그래피 기술에서 기판 위에 에칭 단계의 마스크로 사용되는 포토레지스트 패턴을 형성하기 위해 이용된다.
각각의 포토-마스크들을 사용하여, 레지스트 코팅, 프리-배킹(pre-baking), 광 노출, 이미지 전개 및 포스트-배킹과 같은 단계들이 수행되고, 막의 형성(formation) 및 에칭과 같은 단계 및 레지스트 스트리핑, 워싱 및 드라잉과 같은 부가 단계들은 처음 설명된 단계들의 연속하는 단계로서 부가된다. 이들 단계들은 복잡하고, 문제가 있다.
더욱이, 기판이 절연체이므로, 정전기가 제조 공정 동안 마찰 등에 의해 발생한다. 정전기가 발생될 때, 단락(short-circuiting)은 기판 위에 높인 배선들의 삽입부에서 일어나거나, TFTs는, 디스플레이 결점들 또는 이미지 품질의 저하가 액정 디스플레이 장치에 발생하도록, 정전기에 의해 저하되거나 파괴된다. 특히, 제조 공정에서 수행되는 액정 오리엔테이션 공정의 러빙동안, 정전기는 나타나며, 문제가 된다.
본 발명은 그러한 문제에 의존하여 구성하고, 활성 매트릭스 타입의 액정 디스플레이 장치에 의해 대표되는 반도체 장치에서, TFTs를 제조하기 위한 단계의 수를 줄이고, 그에 의해 제조 비용 면의 감소와 이용 가능 비율의 증진을 실현하는 것이 목적이다.
또한, 정전기에 기인한 TFTs의 파괴 또는 특성 저하의 문제를 해결할 수 있는 구조 및 그 구조의 제조 방법을 제공하는 것이 목적이다.
이러한 문제들을 해결하기 위해, 본 발명에 따라, 각각의 게이트 배선은 처음에 제 1 포토-마스크에 의해 형성된다.
이어서, 게이트 절연막, 비도핑된 비정질 실리콘 막(이하, "a-Si 막"으로 불리는), n 형 불순물 원소를 포함하는 비정질 실리콘 막(이하, "n+a-Si 막"으로 불리는), 및 전기-도전 막은 연속하여 형성된다.
이어서, 활성 층, a-Si 막으로 이루어진 소스 배선(전극을 포함하는) 및 드레인 전극은 제 2 포토-마스크에 의해 패터닝되고 형성된다.
그 후에, 투명 전기-도전 막은 형성되고, 그 위에 투명 도전 막으로 된 픽셀 전극이 3개의 포토-마스크에 의해 형성된다. 또한, n+a-Si 막으로 된 소스 영역 및 드레인 영역은 형성되고, 동일한 시간동안, a-Si 막의 부분이 제거된다.
그러한 구성에 기인하여, 포토리소그래피 기술에 사용하는 포토-마스크의수는 3 개가 될 수 있다.
더욱이, 소스 배선은 픽셀 전극과 동일한 재료인 투명 도전 막으로 덮여있고, 그에 의해 전체 기판이 외부 정전기 등으로부터 보호되는 구조를 형성한다. 보호 회로가 투명 도전 막으로 형성되는 구조를 형성하도록 또한 허가된다. 그러한 구성에 기인하여, 제조 장치와 절연체 기판 사이의 마찰에 기인한 정전기의 발생은 제조 공정동안 방지될 수 있다. 특히, TFTs 등은 제조 공정에서 수행되는 액정 오리엔테이션 공정의 러빙동안 나타나는 정전기로부터 보호될 수 있다.
본 명세서에 기술된 발명의 구성은,
게이트 배선, 소스 배선, 및 픽셀 전극을 갖는 반도체 장치에 있어서,
절연 표면 위에 형성되는 상기 게이트 배선(102)과,
상기 게이트 배선 위에 형성되는 절연막(104)과,
상기 절연막 위에 형성되는 비정질 반도체막(114)과,
상기 비정질 반도체막 위에 형성되는 소스 영역(115) 및 드레인 영역(116)과,
상기 소스 영역 또는 상기 드레인 영역 위에 형성되는 상기 소스 배선(117) 또는 전극(118)과,
상기 전극 위에 형성되는 상기 픽셀 전극(119)을 포함하며,
상기 드레인 영역(116) 또는 상기 소스 영역(115)의 단면(end face)은 상기 비정질 반도체막(114)의 단면 및 상기 전극(118)의 일단과 실질적으로 정렬되어 놓이는 것을 특징으로 하는 반도체 장치로 구성된다.
더욱이, 다른 발명의 구성은,
게이트 배선, 소스 배선, 및 픽셀 전극을 갖는 반도체 장치에 있어서,
절연 표면 위에 형성되는 상기 게이트 배선(102)과,
상기 게이트 배선 위에 형성되는 절연막(104)과,
상기 절연막 위에 형성되는 비정질 반도체막(114)과,
상기 비정질 반도체막 위에 형성되는 소스 영역(115) 및 드레인 영역(116)과,
상기 소스 영역 및 상기 드레인 영역 위에 형성되는 상기 소스 배선(117) 또 는 전극(118)과,
상기 전극 위에 형성되는 상기 픽셀 전극(119)을 포함하며,
상기 드레인 영역(115) 또는 상기 소스 영역(116)의 단면은 상기 비정질 반도체막의 단면(114) 및 상기 전극(118)의 일단과 실질적으로 정렬되어 놓이고, 다른 단면은 상기 픽셀 전극(119)의 단면 및 상기 전극(118)의 다른 일단과 실질적으로 정렬되어 놓이는 것을 특징으로 하는, 반도체 장치로 구성된다.
또한, 다른 발명의 구성은,
게이트 배선, 소스 배선, 및 픽셀 전극을 갖는 반도체 장치에 있어서,
절연 표면 위에 형성되는 상기 게이트 배선(102)과,
상기 게이트 배선 위에 형성되는 절연막(104)과,
상기 절연막 위에 형성되는 비정질 반도체막(114)과,
상기 비정질 반도체막 위에 형성되는 소스 영역(115) 및 드레인 영역(116)과,
상기 소스 영역 또는 상기 드레인 영역 위에 형성되는 상기 소스 배선(117) 또는 전극(118)과,
상기 전극 위에 형성되는 상기 픽셀 전극(119)을 포함하며,
상기 비정질 반도체막, 및 n 형 불순물 원소를 포함하는 비정질 반도체막은 상기 소스 배선(117) 아래에 적층되는 것을 특징으로 하는, 반도체 장치로 구성된다.
또한 각각의 위의 구성에서, 반도체 장치는 상기 소스 영역 및 상기 드레인 영역이 n 형 불순물 원소를 포함하는 비정질 반도체막으로 이루어지는 것을 특징으로 한다.
또한 각각의 위의 구성에서, 반도체 장치는 상기 절연막, 상기 비정질 반도체막, 상기 소스 영역 및 상기 드레인 영역이 대기에 노출되지 않고 연속적으로 형성되는 것을 특징으로 한다.
또한 각각의 위의 구성에서, 반도체 장치는 상기 절연막, 상기 비정질 반도체막, 상기 소스 영역 또는 상기 드레인 영역이 스퍼터링 공정에 의해 형성되는 것을 특징으로 한다.
또한 각각의 위의 구성에서, 반도체 장치는 도 2의 (D)에 도시된 바와 같이, 상기 소스 영역(115) 및 상기 드레인 영역(116)이 상기 비정질 반도체막(114)과 상기 전극(118)과 동일한 마스크에 의해 형성되는 것을 특징으로 한다. 선택적으로 반도체 장치는 상기 소스 영역 및 상기 드레인 영역이 상기 소스 배선(117)과 동일한 마스크에 의해 형성되는 것을 특징으로 한다.
또한 각각의 위의 구성에서, 반도체 장치는, 도 2의 (D)에 도시된 바와 같이, 상기 소스 영역(115) 및 상기 드레인 영역(116)이 상기 소스 배선(117) 및 상기 픽셀 전극(119)과 동일한 마스크에 의해 형성되는 것을 특징으로 한다.
또한 각각의 위의 구성에서, 도 2의 (D)의 에칭 단계에 기인하여, 반도체 장치는, 상기 소스 영역 및 상기 드레인 영역에 인접하는 상기 비정질 반도체막의 영역들 내의 막 두께는 상기 소스 영역에 인접하는 영역과 상기 드레인 영역에 인접하는 영역 사이에 놓이는 상기 비정질 반도체막의 영역 내의 막 두께보다 더 큰 구 조, 즉, 채널 에칭 타입의 바닥 게이트 구조를 갖는다.
더욱이, 위의 구조를 실현하기 위한 발명의 구성은,
반도체 장치 제조 방법에 있어서,
제 1 마스크를 이용함으로써 각각의 게이트 배선(102)을 형성하는 제 1 단계와,
상기 게이트 배선을 덮는 절연막(104)을 형성하는 제 2 단계와,
상기 절연막 위에 제 1 비정질 반도체막(105)을 형성하는 제 3 단계와,
상기 비정질 반도체막 위에, n 형 불순물 원소를 포함하는 제 2 비정질 반도체막(106)을 형성하는 제 4 단계와,
상기 제 2 비정질 반도체막 위에 제 1 전기-도전 막(107)을 형성하는 제 5 단계와,
상기 제 1 비정질 반도체막, 상기 제 2 비정질 반도체막 및 상기 제 1 도전 막이 제 2 마스크를 이용함으로써 선택적으로 제거되는 방법으로 배선(111)(소스 배선 및 전극)을 형성하는 제 6 단계와,
서로 접촉하여 상기 배선(111)(소스 배선 및 전극) 위에 놓인 제 2 전기-도전 막을 형성하는 제 7 단계와,
상기 제 1 비정질 반도체막(109), 상기 제 2 비정질 반도체막(110), 상기 제 1 도전 막(111) 및 상기 제 2 도전 막(112)의 부분이 제 3 마스크를 이용함으로써 선택적으로 제거되는 방법으로, 사기 제 2 비정질 반도체막으로 이루어진 소스 영역(115) 및 드레인 영역(116)과, 상기 제 2 도전 막으로 이루어진 픽셀 전극(119) 을 형성하는 제 8 단계를 포함하는 것을 특징으로 하는 반도체 장치 제조 방법으로 구성된다.
또한, 위의 구성에서, 상기 방법은, 상기 제 2 단계부터 상기 제 5 단계까지는 대기에 노출 없이 연속적으로 수행되는 것을 특징으로 한다.
또한 각각의 위의 구성에서, 상기 방법은, 상기 제 2 단계부터 상기 제 5 단계까지는 동일한 챔버 내에서 연속적으로 수행되는 것을 특징으로 한다.
또한, 각각의 위의 구성에서, 상기 절연막은 플라즈마 CVD 공정 또는 스퍼터링 공정에 의해 형성될 수 있다.
또한, 각각의 위의 구성에서, 상기 제 1 비정질 반도체막은 플라즈마 CVD 공정 또는 스퍼터링 공정에 의해 형성될 수 있다.
또한, 각각의 위의 구성에서, 상기 제 2 비정질 반도체막은 플라즈마 CVD 공정 또는 스퍼터링 공정에 의해 형성될 수 있다.
또한, 각각의 위의 구성에서, 상기 방법은, 상기 제 2 도전 막이 반사성을 갖는 전기-도전 막 또는 투명 전기-도전 막인 것을 특징으로 한다.
본 출원의 발명을 수행하기 위한 모드는 아래에 설명될 것이다.
도 1은 본 발명의 활성 매트릭스 기판의 설계도를 예시하며, 매트릭스의 형태로 배열된 다수의 픽셀 중 하나의 구성은 간결하게 예시된다.
도 1에 도시된 바와 같이, 활성 매트릭스 기판은 서로 병렬로 놓인 다수의 게이트 배선과 개개의 게이트 배선에 직각으로 삽입하는 다수의 소스 배선을 갖는다.
더욱이, 투명 전기-도전 막으로 된 픽셀 전극(119)은 게이트 배선 및 소스 배선으로 둘러싸인 영역에 위치된다. 부가하여, 투명 전기-도전 막(120)은 픽셀 전극(119)을 오버랩하기 위해 소스 배선을 덮는다.
또한, 캐패시터 배선(103)은 픽셀 전극(119) 아래에, 게이트 배선(102)과 병렬로 인접하는 2 개의 게이트 배선 사이에 놓인다. 캐패시터 배선(103)은 각각의 모든 픽셀에 배치되고, 픽셀 전극(119)과의 사이에 존재하는 절연막인 유전체와 함께 유지 캐패시터(retention capacitor)를 형성한다.
더욱이, 스위칭 소자로서 TFT는 게이트 배선(102)과 소스 배선(117) 사이에 삽입부에 근접하여 배치된다. TFT는 비정질 구조(이하, "비정질 반도체막"이라 불리는)를 갖는 반도체막으로 형성된 영역을 형성하는 채널을 포함하는 역 스태거 타입(또는 바닥 게이트 타입) 중 하나이다.
부가하여, TFT는 게이트 전극(게이트 배선으로 완전히 형성된), 게이트 절연막, a-Si 막, n+a-Si 막으로 된 드레인 영역뿐만 아니라 소스 영역, 및 전극(118)(이하, "드레인 전극"이라 불리는)뿐만 아니라 전극(소스 배선(117)으로 완전히 형성된)은 절연 기판 위에 연속으로 적층되고 형성된다.
또한, 게이트 절연막, a-Si 막, 및 n+a-Si 막은 드레인 전극(118)뿐만 아니라 소스 배선(전극을 포함하는) 아래 절연 기판 위에 연속으로 적층되고 형성된다.
또한, 드레인 영역에 인접한 영역과 소스 영역에 인접한 영역 사이에 놓인 a-Si 막의 영역은 그 다른 영역과 비교하여 더 작은 막 두께를 갖는다. 더 작은 막 두께는, 에칭에 의해 n+a-Si 막을 분리함으로써 소스 영역 및 드레인 영역을 형성함에 있어, a-Si 막의 일부는 제거되는 사실에 근거한다. 더욱이, 픽셀 전극의 단면, 드레인 배선의 단면 및 드레인 영역의 단면은 에칭에 기인하여 정렬되어 놓인다. 마찬가지로, 전극을 덮는 투명 도전 막의 단면, 소스 영역의 단면 및 소스 배선의 단면은 정렬되어 놓인다.
위에 서술된 바와 같이 구성된 본 출원의 발명은 아래 주어진 실시예와 함께 더 상세하게 설명될 것이다.
(실시예 1)
본 발명의 실시예는 도 1 내지 6을 사용하여 설명된다. 실시예 1은 액정 디스플레이 장치를 제조하는 방법을 도시하며, 역 스태거 형(reverse stager type) TFT에 의해 기판 위에 픽셀 부분의 TFT를 형성하고, TFT에 접속된 저장 캐패시턴스를 제조하는 방법의 상세한 설명이 사용된 공정에 따라 이루어진다. 또한, 기판의 에지 부분 내에 형성된 터미널 섹션, 및 다른 기판 위에 형성된 회로의 배선(wirings)으로의 전기적 접속에 대한 제조 공정은 동일한 도면들 내에 동일 시간에 도시된다.
도 2의 (A)에서, 바륨 붕규산 유리(barium borosilicate glass) 또는 알루미늄 붕규산 유리(aluminum borosilicate glass)(전형적으로 코닝 회사(Corning Corp. #7059 또는 #1737)와 같은 것을 포함하는 유리 기판은 반투명성을 갖는 기판(100)으로 사용될 수 있다. 부가하여, 석영 기판 또는 플라스틱 기판과 같은 반투 명 기판은 또한 사용될 수 있다.
이어서, 기판의 전체 표면 위에 도전 층을 형성한 후, 제 1 포토리소그래피 공정(a first photolithography process)이 수행되고, 레지스트 마스크(resist mask)가 수행되고, 불필요한 부분들은 에칭에 의해 제거되고, 배선 및 전극들(게이트 전극, 캐패시터 배선(103) 및 터미널(101)을 포함하는 게이트 배선(102)이 형성된다. 에칭은 게이트 전극(102)의 적어도 하나의 에지 부분 내에 테이퍼 부분(tapered portion)을 형성하는 시간에 수행된다. 이러한 단계의 상부도가 도 4에 도시된다.
*게이트 전극, 캐패시터 배선(103), 및 알루미늄(Al)과 같은 낮은 저항 도전 재료로부터의 에지 부분 터미널(101)을 포함하는 게이트 배선(102)을 형성하는 것은 바람직하지만, 단일 Al은 보다 낮은 내열성(heat resistance) 및 쉽게 부식되는 성질 등과 같은 문제점들을 가지고 있으며, 그러므로, 상기 Al은 내열성 도전 재료와 결합되어 형성된다. 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 몰리브덴(Mo), 크롬(Cr),네오디뮴(Nd) 또는 위의 원소들을 포함하는 합금으로 구성하는 그룹 또는 위의 원소들의 결합의 합금 막으로부터 선택된 한 원소, 또는 위의 원소들을 포함하는 질산 화합물은 내열성 도전 재료로서 형성된다. 더욱이, Ti, Si, Cr, 또는 Nd와 같은 내열성 도전 재료의 결합 내의 형성은 개선된 레벨(improved levelness) 때문에 바람직하다. 또한, 그러한 내열성 도전 재료만으로 또한 형성될 수 있는데, 예를 들면, Mo과 W의 결합이 형성될 수 있다.
액정 디스플레이 장치의 실현에서, 내열성 도전 재료와 낮은 저항 도전 재료의 결합에 의해 게이트 배선 및 게이트 전극을 형성하는 것은 바람직하다. 이러한 경우에 적절한 결합이 설명된다.
화면 크기가 대각선으로 5인치 또는 그보다 작은 것으로 제공되면, 내열성 도전 재료의 질화물로 이루어진 도전 층(A), 및 내열성 도전 재료로 이루어진 도전 층(B)의 래미네이션(lamination)의 두 층 구조가 사용된다. 도전 층(B)은 Al, Ta, Ti, W, Nd, 및 Cr으로 구성되는 그룹, 또는 위의 원소들의 합금으로부터 선택된 원소, 또는 위의 원소들의 결합의 합금 막으로부터 형성되고, 도전 층(A)은 탄탈륨 질화물(TaN) 막, 텅스텐 질화물(WN) 막, 또는 티타늄 질화물(TiN) 막과 같은 막으로부터 형성된다. 예를 들면, 도전 층(A)으로서 Cr과 도전 층(B)으로서 Nd를 포함하는 Al의 래미네이션의 이중 층 구조를 사용하는 것이 바람직하다. 도전 층(A)은 10 내지 100 nm(양호하게 20에서 50 nm 사이)의 두께가 주어지고, 도전 층(B)은 200 내지 400 nm(양호하게 250에서 350 nm 사이)의 두께로 이루어진다.
한 편,거대한 화면에 적용되기 위해, 내열성 도전 재료로 이루어진 도전 층(A), 낮은 저항성 도전 재료로 이루어진 도전 층(B), 및 내열성 도전 재료로 이루어진 도전 층(C)의 래미네이션의 3 개 층 구조를 사용하는 것이 바람직하다. 낮은 저항성 도전 재료로 이루어진 도전 층(B)은 알루미늄(Al)을 포함하는 재료로부터 형성되고, 순수한 Al에 부가하여, 스칸듐(Sc), Ti, Nd, 또는 실리콘(Si)과 같은 원소의 0.01에서 5 원자% 사이를 포함하는 Al이 사용된다. 도전 층(C)은 도전 층(B)의 Al 내 토종(hillocks)의 생성을 방지하는데 효과적이다. 도전 층(A)은 10 내지 100 nm 두께(양호하게 250에서 350 nm 사이)로부터 이루어지고, 도전 층(C)은 10 내지 100 nm 두께(양호하게 20에서 50 nm 사이)로부터 이루어진다. 실시예 1에서, 도전 층(A)은 50 nm의 두께를 갖는, Ti 타깃과 함께 스퍼터링함으로써 이루어진 Ti 막으로부터 형성되고, 도전 층(B)은 200 nm의 두께를 갖는, Al 타깃과 함께 스퍼터링함으로써 이루어진 Al 막으로부터 형성되며, 도전 층(C)은 Ti 타깃과 함께 스퍼터링함으로써 이루어진 50 nm 두께 Ti 막으로부터 형성된다.
이어서, 절연막(104)은 전체 표면 위에 형성된다. 절연막(104)은, 스퍼터링을 사용하여 형성되고, 50 내지 200 nm의 막 두께를 갖는다.
예를 들면, 실리콘 산화질화물 막(silicon oxynitride film)은 절연막(104)으로서 사용되고, 150 nm의 두께로 형성된다. 물론, 게이트 절연막은 실리콘 산화질화물 막의 이러한 타입에 제한되지 않으며, 실리콘 산화물 막, 실리콘 질화물 막, 또는 탄탈륨 산화물 막과 같은 다른 절연막이 또한 사용될 수 있으며, 게이트 절연막은 이들 재료로 이루어진 래미네이션 구조 또는 단일 층으로 형성될 수 있다. 예를 들면, 하위 층(lower layer)으로서 실리콘 질화물 막과 상위 층(upper layer)으로서 실리콘 산화물 막을 갖는 래미네이션 구조가 사용될 수 있다.
이어서, 비정질 반도체막(105)은 스퍼터링 또는 플라즈마 CVD(도면에 도시 안됨)와 같은 공지된 방법을 사용함으로써 전체 표면 위에 절연막(104) 상에 50 내지 200 nm(양호하게 100에서 150 nm 사이)의 두께로 형성된다. 전형적으로, 수소화 비정질 실리콘(a-Si:H) 막은 스퍼터링에 의해 100 nm의 두께로 형성된다. 부가하여, 비정질 반도체막으로서, 비정질 실리콘 게르마늄 막, 등과 같은 비정질 구조를 갖는 화합물 반도체막 또는 미정질 반도체막을 적용하는 것이 또한 가능하다.
이어서, n 형을 첨가한 불순물 원소를 포함하는 비정질 반도체막(106)은 하나의 도전형(106)의 불순물 원소를 포함하는 반도체막으로서, 20 내지 80 nm의 두께로 형성된다. n 형(106)을 첨가한 불순물 원소를 포함하는 비정질 반도체막은 플라즈마 CVD 또는 스퍼터링과 같은 공지된 방법에 의해 전체 표면 위에 형성된다. 전형적으로, n+a-Si:H 막은 형성될 수 있고, 막은 그러한 목적을 위해 인(P)이 부가된 타깃을 사용함으로써 증착된다. 선택적으로, n 형 불순물 원소(106)를 포함하는 비정질 반도체막은 수소화 미정질 실리콘 막(hydrogenated microcrystalline silicon film)(μc-Si:H)으로부터 또한 형성될 수 있다.
이어서, 도전 금속 막(107)은 진공 증착(vacuum evaporation) 또는 스퍼터링에 의해 형성된다. n+a-Si:H 막(106)을 갖는 저항 접점(ohmic contact)이 만들어질 수 있도록 제공되면, 도전 금속 막(107)의 금속에 대한 특별한 제한은 없으며, Al, Cr, Ta 및 Ti으로 구성되는 그룹, 또는 위의 원소들을 포함하는 합금으로부터 선택된 원소, 및 위의 원소들 또는 동종의 결합의 합금 막이 제공될 수 있다. 스퍼터링은 실시예 1에서 사용되고, 50 내지 150 nm 두께의 Ti 막, Ti 막 위에 300에서 400 nm 사이의 두께를 갖는 알루미늄(Al) 막, 및 그 위에 100 내지 150 nm의 두께를 갖는 Ti 막이 금속 막(107)으로서 형성된다(도 2의 (A) 참조).
절연막(104), 비정질 반도체막(105), 하나의 도전형을 첨가한 불순물 원소를 포함하는 비정질 반도체막(106), 및 도전 금속 막(107)은 공지된 방법에 의해 모두 제조되고, 플라즈마 CVD 또는 스퍼터링에 의해 제조될 수 있다. 이들 막은 연속으로 스퍼터링하고, 실시예 1에 스퍼터링 가스 또는 타깃을 적절히 변화시킴으로써 형성된다. 스퍼터링 장치에서 동일한 반응 챔버, 또는 다수의 반응 챔버들은 이 때에 사용되고, 대기에 노출 없이 연속하여 이들 막을 래미네이팅하는 것은 바람직하다. 따라서, 대기에 막을 노출하지 않음으로써, 불순물들의 혼합은 방지될 수 있다.
이어서, 제 2 포토리소그래피가 수행되고, 레지스트 마스크(108)가 형성되며, 에칭에 의해 불필요한 부분을 제거함으로써, 배선 및 전극들(소스 배선)은 형성된다. 습식 에칭(wet etching) 또는 건식 에칭(dry etching)은 이 때에 에칭 공정으로서 사용된다. 비정질 반도체막(105), 하나의 도전형을 첨가한 불순물 원소를 포함하는 반도체막(106), 및 도전 금속 막(107)은 에칭되고, 비정질 반도체막(109), 하나의 도전형을 첨가한 불순물 원소를 포함하는 반도체막(110), 및 도전 금속 막(111)은 픽셀 TFT 부분 내에 형성된다. 또한, 캐패시터 배선(103) 및 절연막(104)은 캐패시터 부분 내에 잔존하며, 터미널(101) 및 절연막(104)은 또한 터미널 부분 내에 유사하게 잔존한다. 실시예 1에서, Ti 막, Al 막, 및 Ti 막이 순서대로 래미네이팅되는 금속 막(107)은 반응 가스로서 SiCl4, Cl2, 및 BCl3의 가스 혼합을 사용한 건식 에칭에 의해 에칭되고, 반응 가스는 CF4와 O2의 가스 혼합과 대용되며, 비정질 반도체막(105)과 하나의 도전형을 첨가하기 위한 불순물 원소를 포함하는 반도체막(106)은 제거된다(도 2의 (B) 참조).
이어서, 레지스트 마스크(108)를 제거한 후에, 투명 도전 막(112)은 전체 표면 위에 증착된다(도 2의 (C)). 이 때의 상부도는 도 5에 도시된다. 전체 표면 위에 증착된 투명 도전 막(112)은 간단화(simplification)를 위해 도 5에 도시되지 않는다.
이러한 투명 도전 막(112)은 스퍼터링 또는 진공 증착과 같은 방법을 사용하여 인듐 산화물(In2O3) 또는 인듐 산화물 주석 산화물 합금(In2O3-SnO2, 생략하여 ITO)과 같은 재료로부터 형성된다. 재료의 이러한 타입을 위한 에칭 공정은 염산 타입의 용액을 사용하여 수행된다. 그러나, 나머지는 특히 ITO 에칭에 의해 쉽게 생성되고, 그러므로, 인듐 산화물 아연 산화물 합금(In2O3-ZnO)은 에칭 가동성을 개선하기 위해 사용될 수 있다. 인듐 산화물 아연 산화물 합금은 특성을 평활화(smoothing)하는 우수한 표면을 가지며, ITO에 비교하여 우수한 열 안정성(thermal stability)을 가지며, 그러므로, 전극이 Al 막으로 이루어질 지라도, 부식 반응은 방지될 수 있다. 유사하게, 아연 산화물(ZnO)은 또한 안정한 재료이며, 부가하여, 가시광의 투과율을 증가시키고, 도전성을 증가시키기 위해, 갈륨(Ga)이 부가된 아연 산화물(ZnO:Ga)과 같은 재료가 사용될 수 있다.
레지스트 마스크(113)는 제 3 포토리소그래피 공정에 의해 이어서 형성된다. 불필요한 부분들은 에칭에 의해 제거되고, 비정질 반도체막(114), 소스 영역(115), 드레인 영역(116), 소스 전극(117), 드레인 전극(118), 및 픽셀 전극(119)을 형성한다(도 2의 (D) 참조).
제 3 포토리소그래피 공정은 투명 도전 막을 패터닝하고, 동일한 시간에 에칭에 의해 도전 금속 막(111), n+a-Si 막(110) 및 비정질 반도체막(109)의 일부를 제거하고, 개구(opening)를 형성한다. 실시예 1에서, ITO로 이루어진 픽셀 전극은 먼저 질산 및 염산의 혼합액, 또는 철 염화물 용액을 사용하여 습식 에칭에 의해 선택적으로 제거되고, 도전 금속 막(111), n+a-Si 막(110) 및 비정질 반도체막(109)의 부분은 건식 에칭에 의해 에칭된다. 습식 에칭 및 건식 에칭은 실시예 1에서 사용되지만, 조작자는 반응 가스를 적절히 선택함으로써 단지 건식 에칭만을 수행할 수 있고, 반응 용액을 적절히 선택함으로써 단지 습식 에칭만을 수행할 수도 있다.
개구의 낮은 부분은 비정질 반도체막에 도달하고, 오목한 부분을 갖는 비정질 반도체막(114)은 형성된다. 도전 금속 막(111)은 소스 배선(117) 및 드레인 전극(118) 내로 개구에 의해 분리되고, n+a-Si 막(110)은 소스 영역(115) 및 드레인 영역(116) 내로 분리된다. 더욱이, 소스 전극(117)을 접촉하는 투명 도전 막(120)은 소스 배선을 덮고, 연속적인 제조 공정 동안, 특히 러빙 공정(rubbing process) 동안, 전개로부터 정전기를 방지하는 역할을 수행한다. 소스 배선 위에 투명 도전 막(120)을 형성하는 예는 실시예 1에 도시되지만, 투명 도전 막(120)은 상술된 ITO 막의 에칭 동안, 또한 제거될 수 있다. 또한, 정전기로부터의 보호를 위한 회로는 ITO 막의 에칭에서 위의 ITO 막을 이용함으로써 형성될 수 있다.
더욱이, 저장 캐패시터는 캐패시터 배선(103) 및 유전체로서 캐패시터 부분 내에 절연막(104)을 갖는 픽셀 전극(119)에 의한 제 3 포토리소그래피 공정에서 형 성된다.
부가하여, 터미널 부분에 형성된 투명 도전 막은 제 3 포토리소그래피 공정에 의해 제거된다.
이어서, 레지스트 마스크(113)의 제거 후에, 레지스트 마스크는 쉐도우 마스크를 사용함으로써 형성되고, 터미널 부분의 터미널(101)을 덮는 절연막은 선택적으로 제거된다(도 3의 (A)). 부가하여, 레지스트 마스크는 쉐도우 마스크 대신에 스크린 프린팅에 의해 형성된다. 도 1이 하나의 픽셀의 상부도이고, 도 3의 (A)가 라인(A-A' 및 B-B')을 따라 이루어진 횡단면에 대응한다는 것을 주목한다.
따라서, 3 개의 포토마스크를 사용하고, 3 개의 포토리소그래피 공정을 수행함으로써, 역 스태거 형 n-채널 TFT(201)를 갖는 픽셀 TFT 부분과 저장 캐패시터(202)는 완성될 수 있다. 각각의 픽셀에 대응하는 매트릭스 상태에서 이들을 교체하여, 픽셀 부분을 구성함으로써, 하나의 기판은 활성 매트릭스 액정 디스플레이 장치를 제조하기 위해 이루어질 수 있다. 편의를 위해, 이러한 타입의 기판은 본 명세서를 통해 활성 매트릭스 기판으로 불린다.
이어서, 얼라인먼트 막(121)은 활성 매트릭스 기판의 단지 픽셀 부분 내에 선택적으로 형성된다. 스크린 프린팅은 얼라인먼트 막(121)을 선택적으로 형성하는 방법으로서 사용될 수 있고, 레지스트 마스크가, 얼라인먼트 막의 응용이 또한 사용된 후에, 쉐도우 마스크를 사용하여 형성된다. 통상적으로, 폴리이미드 합성 수지(polyimide resin)는 액정 디스플레이 소자의 얼라인먼트 막에 종종 사용된다. 본 실시예가 터미널 부분의 터미널(101)을 덮는 절연막을 선택적으로 제거한 후에 얼라인먼트 막을 형성하는 실시예를 도시하였지만, 터미널 부분 내의 절연막 및 얼라인먼트 막은, 터미널 부분의 터미널(101)을 덮는 절연막 위에 얼라인먼트 막을 래미네이팅한 후, 동일한 시간에 제거될 수 있다.
이어서, 러빙 공정은 임의의 고정된 프리-틸트 각(pre-tilt angle)을 처리하기 위해 액정 소자를 오리엔팅(orienting)하는 얼라인먼트 막(121) 위에 수행된다.
이어서, 활성 매트릭스 기판, 및 반대 전극(opposing electrode)(122) 및 얼라인먼트 막(123)이 형성되는 반대 기판(124)은, 액정 재료(125)가 활성 매트릭스 기판과 반대 기판 사이의 공간 내로 주입된 후에, 스페이서를 사용하여 기판들 사이의 갭을 유지하는 동안 실런트(sealant)에 의해 함께 결합된다. 공지된 재료는 액정 재료(125)에 응용될 수 있고, TN 액정이 통상적으로 사용된다. 액정 재료를 주입한 후에, 주입 입구(injecting entrance)가 합성 수지 재료에 의해 밀봉(sealed)된다.
이어서, 플렉시블 인쇄 회로(flexible printed circuit)(FPC)는 터미널 부분의 터미널(101)에 접속된다. FPC는 폴리이미드와 같은 유기적인 합성 수지 막(organic resin film)(129) 위에 구리 배선(128)에 의해 형성되며, 이방성 도전 접착제(anisotropic conductive adhesive)는 내부에 혼합된 금과 같은 재료에 의해 플레이트된 도전 표면을 갖고, 수십 내지 수백 μm의 반경을 갖는 입자들(particles)(127) 및 접착제(126)를 포함한다. 입자들(127)은 입력 터미널(101)과 구리 배선(128)을 접속함으로써 이러한 부분 내에 전기적 접속을 형성한다. 부가하여, 이러한 영역의 기계적인 강도를 증가시키기 위해, 합성 수지 층(130)이 형성된 다(도 3의 (B) 참조).
도 6은 픽셀 부분의 배치와 활성 매트릭스 기판의 터미널 부분을 설명하는 다이어그램이다. 픽셀 부분(211)은 기판 위에 형성되고, 게이트 배선(208) 및 소스 배선(207)은 픽셀 부분 위에 교차하여 형성되며, 이에 접속된 n-채널 TFT(201)는 각각의 픽셀에 대응하여 형성된다. 픽셀 전극(119) 및 저장 캐패시턴스(202)는 n-채널 TFT(201)의 드레인 측면에 접속되고, 저장 캐패시터의 다른 터미널은 캐패시터 배선(209)에 접속된다. n-채널 TFT(201)과 저장 캐패시터(202)의 구조는 도 3의 (A)에 도시된 n-채널 TFT(201) 및 저장 캐패시터(202)의 그것과 동일하다.
주사 신호(scanning signal)를 입력하기 위한 입력 터미널 부분(205)은 기판의 한 에지 부분 내에 형성되고, 접속 배선(206)에 의해 게이트 배선(208)에 접속된다. 더욱이, 이미지 신호를 입력하기 위한 입력 터미널 부분(203)은 다른 에지 부분에 형성되고, 접속 배선(204)에 의해 소스 배선(207)에 접속된다. 다수의 게이트 배선(208), 소스 배선(207), 및 캐패시터 배선(209)은 픽셀 밀도에 따라 형성되고, 그들의 수는 상술된 바와 같다. 더욱이, 입력 신호를 입력하기 위한 입력 터미널 부분(212) 및 접속 배선(213)은 형성될 수 있고, 입력 터미널 부분(203)과 함께 선택적으로 소스 배선에 접속될 수 있다. 입력 터미널 부분(203, 205, 및 212)의 임의의 수(arbitrary number)는 조작자에 의해 적절하게 결정되도록 형성된다.
*(실시예 2)
도 7은 액정 디스플레이 장치를 설치하는 방법의 한 예이다. 액정 디스플레 이 장치는 TFTs가 형성되는 기판의 한 에지 부분 내에 형성된 입력 터미널 부분(302)을 가지며, 실시예 1에 의해 도시된 바와 같이, 이 것은 게이트 배선으로서 동일한 재료로부터 형성된 터미널(303)에 의해 형성된다. 반대 기판(304)은 스페이서(306)를 막으로 싼(encapsulating) 실런트(305)에 의해 기판(301)에 결합되고, 부가하여, 편광판(polarizing plate)(307 및 308)이 형성된다. 이어서, 스페이서(322)에 의해 케이스(321)에 고정된다.
비정질 반도체막에 의해 형성된 활성 층을 갖는 실시예 1에서 얻어진 TFT는 낮은 전계 효과 이동성을 갖고, 단지 약 1cm2/Vsec가 얻어진다는 것을 주목한다. 그러므로, 이미지 디스플레이를 수행하기 위한 드라이버 회로는 LSI 칩에 의해 형성되고, TAB(tape automated bonding) 방법 또는 COG(chip on glass) 방법에 의해 설치된다. 실시예 2에서, LSI 칩(313) 내 드라이버 회로를 형성하고, TAB 방법을 사용함으로써 설치되는 한 예가 도시된다. 플랙시블 인쇄 회로(FPC)가 사용되며, FPC는 폴리이미드와 같은 유기적인 합성 수지 막(309) 위에 구리 배선에 의해 형성되며, 이방성 도전 접착제에 의해 입력 터미널(302)에 접속된다. 이방성 도전 접착제는 내부에 혼합되는 재료에 의해 플레이트된 도전 표면을 갖고, 수십 내지 수백 μm의 반경을 갖는 입자들 및 접착제(311)에 의해 구성된다. 입자들(312)은 입력 터미널(302)과 구리 배선(310)을 접속함으로써 이러한 부분 내에 전기적인 접속을 형성한다. 부가하여, 이러한 영역의 기계적인 강도를 증가시키기 위해, 합성 수지 층(318)이 형성된다.
LSI 칩(313)은 범프(314)에 의해 구리 배선(310)에 접속되고, 합성 수지 재료(315)에 의해 밀봉된다. 이어서, 구리 배선(310)은 접속 터미널(316)을 통해 신호 처리 회로, 증폭 회로, 전원 회로와 같은 다른 회로가 형성되는 인쇄 기판(317)에 접속된다. 광 소스(319) 및 광 도전체(320)는 반대 기판(304) 위에 형성되고, 투과형 액정 디스플레이 장치 내에 후광(back light)으로서 사용된다.
(실시예 3)
실시예 1에서 절연막, 비정질 반도체막, n 형 도전율을 첨가한 불순물 원소를 포함하는 비정질 반도체막, 및 스퍼터링에 의한 금속 막의 래미네이션을 형성하는 한 예가 센터링되지만, 실시예 3은 막을 형성하도록 플라즈마 CVD를 사용하는 한 예를 도시한다.
절연막, 비정질 반도체막, 및 n 형 도전율을 첨가한 불순물 원소를 포함하는 비정질 반도체막은 실시예 3에서 플라즈마 CVD에 의해 형성된다.
실시예 3에서, 실리콘 산화질화물 막은 절연막으로서 사용되며, 플라즈마 CVD에 의해 150 nm의 두께로 형성된다. 플라즈마 CVD는 13 내지 70 MHz의 전원 주파수, 양호하게 27에서 60 MHz 사이를 갖는 지점에서 수행된다. 27 내지 60 MHz의 전원 주파수를 사용함으로써, 조밀한 절연막은 형성될 수 있고, 전압 저항은 게이트 절연막으로서 증가될 수 있다. 더욱이, O2에 SiH4 및 N2O를 부가함으로써 제조된 실리콘 산화질화물 막은 막 내의 고정 전기 전하 밀도(fixed electric charge density) 내에서 감소하며, 그러므로, 이러한 사용에 바람직한 재료이다. 물론, 게 이트 절연막은 이러한 타입의 실리콘 산화질화물 막에 제한되지 않으며, 단일 층 또는 실리콘 산화물 막, 실리콘 질화물 막, 또는 탄탈륨 질화물 막과 같은 다른 절연막들을 사용하는 래미네이션 구조는 형성될 수 있다. 또한 하위 층 내의 실리콘 질화물 막과 상위 층 내의 실리콘 산화물 막의 래미네이션 구조는 사용될 수 있다.
예를 들면, 실리콘 산화물 막을 사용할 때, 그것은 0.5 내지 0.8 W/cm2의 높은 주파수(13.56 MHz) 전력 밀도에서의 방전(discharge)과, 250 내지 350℃의 기판 온도와, 40Pa로 설정된 반응 압력을 가진 테트라에틸 오소실리케이트(TEOS)와 O2의 혼합을 사용하여 플라즈마 CVD에 의해 형성될 수 있다. 게이트 절연막으로서 좋은 특성은 실리콘 산화물 막을 위해 얻어질 수 있으며, 따라서 300 내지 400℃에서 연속하는 열적 가열에 의해 형성된다.
통상적으로, 수소화 비정질 실리콘(a-Si:H) 막은 비정질 반도체막으로서 플라즈마 CVD에 의해 100 nm의 두께로 형성된다. 이러한 점에서, 플라즈마 CVD는 플라즈마 CVD 장치 내에서 13 내지 70 MHz, 양호하게 27에서 60 MHz 사이의 전원 주파수와 함께 수행될 수 있다. 27 내지 60 MHz의 전력 주파수를 사용함으로써, 막 증착 속도를 증가시키는 것이 가능해지며, 증착된 막은, 그것이 낮은 결점 밀도를 갖는 a-Si 막이 되기 때문에, 바람직하다. 부가하여, 비정질 반도체막으로서, 비정질 실리콘 게르마늄 막과 같은 비정질 구조를 갖는 화합물 반도체막과 미정질 반도체막을 적용하는 것이 또한 가능하다.
더욱이, 100 내지 100kHz 펄스 변조 방전이 절연막과 비정질 반도체막의 플 라즈마 CVD 막 증착에서 수행된다면, 플라즈마 CVD 가스 위상 반응에 기인한 입자 생성은 방지될 수 있고, 형성된 막 내에 핀홀(pinhole) 발생은 또한 방지될 수 있으며, 그러므로 바람직하다.
또한, 실시예 3에서, n 형 도전율을 첨가한 불순물 원소를 포함한 비정질 반도체막은 단일 도전형 불순물 원소를 포함한 반도체막으로서 20 내지 80 nm의 두께로 형성된다. 예를 들면, n 형 불순물 원소를 포함한 a-Si:H 막은 형성될 수 있고, 그렇게 하기 위해, 수소화인(PH3)이 0.1 내지 5% 농도로 실란(SiH4)에 부가된다. 선택적으로, 수소화 미정질 실리콘 막(μc-Si:H)은 n 형 도전율을 첨가한 불순물 원소를 포함하는 비정질 반도체막(106)에 대용으로서 또한 사용될 수 있다.
이들 막은 반응 가스를 절절히 변화시킴으로써 연속하여 형성될 수 있다. 또한, 이들 막은 플라즈마 CVD 장치 내의 동일한 반응 챔버 또는 다수의 반응 챔버들을 사용함으로써 이 때에 대기에 노출 없이 연속적으로 래미네이트될 수 있다. 따라서, 대기에 막을 노출하지 않고 이들 막을 연속적으로 증착함으로써, 불순물들의 제 1 비정질 반도체막으로의 혼합은 방지될 수 있다.
실시예 4를 실시예 2와 결합하는 것이 가능함을 주목한다.
(실시예 4)
실시예 4에서, 보호 막을 형성하는 예가 도 6에 도시된다. 실시예 4가 도 2의 (D) 상태를 통해 실시에 1과 동일하다는 것을 주목한다. 그러므로 유일한 차이점들이 설명된다. 또한, 동일한 부호들은 도 2의 (D)의 그것과 대응하는 위치에 사 용된다.
먼저, 실시예 1에 따라 도 2의 (D)의 상태를 얻은 후에, 얇은 무기 절연막은 전체 표면 위에 형성된다. 얇은 무기 절연막, 단일한 층 또는 래미네이트 구조는 실리콘 산화물 막, 실리콘 질화물 막, 실리콘 산화질화물 막 또는 탄탈륨 산화물 막과 같은 무기 절연막을 사용함으로써 형성될 수 있다.
레지스트 마스크를 형성하는 제 4 포토리소그래피 공정은 다음에 수행되고, 불필요한 부분들은 픽셀 TFT 부분 내의 절연막과 터미널 부분 내에 무기 절연막(402)을 형성하는 에칭에 의해 제거된다. 이들 무기 절연막(401 및 402)은 부동태 막(passivation film)으로 기능한다. 또한, 터미널 부분 내에, 얇은 무기 절연막(402)과 무기 절연막(104)은 제 4 리소그래피 공정에 의해 같은 시간에 제거되고, 터미널 부분의 터미널(101)은 노출될 수 있다.
따라서, 무기 절연막에 의해 보호되는 역 스태거 형 n-채널 타입 TFT와 저장 캐패시터는 총 4 번 4 개의 포토마스크를 사용하여 포토리소그래피 공정을 수행함으로써 실시예 4에서 완성될 수 있다. 따라서, 각각의 픽셀에 대응하는 매트릭스 상태로 이들을 배열함으로써 픽셀 부분을 구성함에 의해, 활성 매트릭스 전자-광학 장치를 제조하기 위한 하나의 기판은 이루어질 수 있다.
실시예 1 내지 3의 구성의 임의의 하나와 실시예 4의 구성을 자유롭게 결합하는 것이 가능함을 주목한다.
(실시예 5)
투과형의 액정 디스플레이 장치에 대응하는 활성 매트릭스 기판을 제조하는 방법이 실시예 1에서 설명된 반면, 반사 타입의 액정 디스플레이 장치에 대응하는 예는 본 실시예에서 설명될 것이다.
먼저, 도 2의 (B)에 도시된 단계는 실시예 1과 같은 방법으로 수행된다. 게다가, 반사성을 갖는 전기 도전 막(Al, Ag 등의)은 투명 전기 도전 막 대신에 형성된다. 게다가, 레지스트 마스크 패턴은 실시예 1에서와 같은 방법으로 제 3 포토리소그래피 단계에 의해 형성되며, 반사 도전 막으로 된 픽셀 전극이 에칭에 의해 형성된다. 픽셀 전극은 전극(118)을 오버랩하기 위해 형성된다.
연속하는 단계는 실시예 1의 그것과 유사하며, 그러므로 상세한 설명에서 생략한다. 이러한 방법으로, 반사 타입 액정 디스플레이 장치에 대응하는 활성 매트릭스 기판은 3 개의 포토리소그래피 단계들에 의해 3 개의 포토-마스크들을 사용하여 제조될 수 있다.
실시예 4와 본 실시예의 결합이 또한 가능하다.
(실시예 6)
본 발명을 구현함으로써 형성된 CMOS 회로들 및 픽셀 부분은 다양한 전자-광학 장치들(활성 매트릭스 액정 디스플레이 장치 및 활성 매트릭스 EC 디스플레이 장치와 같은)에 사용될 수 있다. 즉, 본 발명은 이들 전자-광학 장치가 디스플레이 부분으로 설치되는 모든 전자 장치에 구현될 수 있다.
다음은 그러한 전자 장치로서 주어질 수 있다: 비디오 카메라, 디지털 카메라, 투사기(projector)(후방형, 전방형), 헤드-첨가 디스플레이(고글 타입 디스플레이), 차량 항법 시스템, 차량 스테레오, PC, 및 휴대용 정보 단말(모바일 컴퓨 터, 휴대 전화 또는 전자 서적과 같은). 이들의 예는 도 9, 10 및 11에 도시된다.
도 9의 (A)는 개인용 컴퓨터이고, 그것은 주 몸체(2001), 이미지 입력 부분(2002), 디스플레이 부분(2003), 및 키보드(2004), 등을 포함한다. 본 발명은 이미지 입력 부분(2002), 디스플레이 부분(2003) 또는 다른 신호 드라이버 회로들에 적용될 수 있다.
도 9의 (B)는 비디오 카메라이고, 그것은 주 몸체(2101), 디스플레이 부분(2102), 오디오 입력 부분92103), 작동 스위치(2104), 배터리(2105), 및 이미지 수신 부분(2106), 등을 포함한다. 본 발명은 디스플레이 부분(2102) 또는 다른 신호 드라이버 회로들에 적용될 수 있다.
도 9의 (C)는 모바일 컴퓨터이고, 그것은 주 몸체(2201), 카메라 부분(2202), 이미지 수신 부분(2203), 작동 스위치(2204), 및 디스플레이 부분(2205)을 포함한다. 본 발명은 디스플레이 부분(2205) 또는 다른 신호 드라이버 회로들에 적용될 수 있다.
도 9의 (D)는 고글 타입 디스플레이이고, 그것은 주 몸체(2301), 디스플레이 부분(2302), 암 부분(2303), 등을 포함한다. 본 발명은 디스플레이 부분(2302) 또는 다른 신호 드라이버 회로들에 적용될 수 있다.
도 9의 (E)는 프로그램이 기록되는(이하 기록 매체라 부른다) 기록 매체를 사용하는 플레이어이며, 플레이어는 주 몸체(2401), 디스플레이 부분(2402), 스피커 부분(2403), 기록 매체(2404), 및 작동 스위치(2405), 등을 포함한다. 이러한 플레이어는 DVD(디지털 범용성 디스크) 또는 CD와 같은 기록 매체를 사용하고, 음 악의 감상, 영화 감상, 게임 플레잉 및 인터넷이 수행될 수 있다는 것을 주의한다. 본 발명은 디스플레이 부분(2402) 또는 다른 신호 드라이버 회로들에 적용될 수 있다.
도 9의 (F)는 디지털 카메라이고, 그것은 주 몸체(2501), 디스플레이 부분(2502), 접안 렌즈 부분(2503), 작동 스위치(2504), 및 이미지 수신 부분(도면에 도시 안됨), 등을 포함한다. 본 발명은 디스플레이 부분(2502) 또는 다른 신호 드라이버 회로들에 적용될 수 있다.
도 10의 (A)는 전방 투사기(front projector)이고, 그것은 투사 시스템(2601), 스크린(2602), 등을 포함한다. 본 발명은 일부의 투사 시스템(2601), 또는 다른 신호 드라이버 회로를 구성하는 액정 디스플레이 장치(2808)에 적용될 수 있다.
도 10의 (B)는 후방 투사기이고, 그것은 주 몸체(2701), 투사 시스템(2702), 거울(2703), 스크린(2704), 등을 포함한다. 본 발명은 일부의 투사 시스템(2702) 또는 다른 신호 드라이버 회로들을 구성하는 액정 디스플레이 장치(2808)에 적용될 수 있다.
도 10의 (C)는 도 10의 (A) 및 (B)의 투사 시스템(2601 및 2702)의 구조의 한 예를 도시하는 다이어그램이다. 투사 시스템(2601 및 2702)은 광학 광 소스 시스템(2801), 거울(2802 및 2804 내지 2806), 이색성 거울(2803), 프리즘(2807), 액정 디스플레이 장치(2808), 위상 차 플레이트(2809) 및 투사 광학 시스템(2810)을 포함한다. 투사 광학 시스템(2810)은 투사 렌즈를 포함하는 광학 시스템을 포함한 다. 본 실시예는 3 개의 플레이트 타입을 도시했지만, 이러한 구조에 제한되지 않으며, 예를 들어, 단일 플레이트 타입일 수 있다. 또한, 조작자는 도 10의 (C)에 화살에 의해 도시된 광학 경로에서 광학 렌즈, 광 편광 기능을 갖는 막, 위상 차를 조정하는 막, 및 IR 막과 같은 광학 시스템을 개시한다.
도 10의 (D)는 도 10의 (C)의 광학 광 소스 시스템(2801)의 구조의 한 예를 도시하는 다이어그램이다. 본 실시예에서, 광학 광 소스 시스템(2801)은 반사기(2811), 광 소스(2812), 렌즈 어레이(2813 및 2814), 광 편광 변환 요소(2815) 및 콘덴서 렌즈(2816)를 포함한다. 도 10의 (D)에 도시된 광학 광 소스 시스템은 단지 예일 뿐이며, 특별히 제한되지 않는다. 예를 들면, 조작자는 광학 광 소스 시스템에서 광학 렌즈, 광 편광 기능을 갖는 막, 위상 차를 조정하기 위한 막, IR 막, 등과 같은 광학 시스템을 개시한다.
그러나, 전송형 전자-광학 장치를 사용하는 경우를 도시한 도 10에 도시된 투사기가 제공될 때, 반사형 전자-광학 장치의 응용 예는 도면에 도시되지 않는다.
도 11의 (A)는 휴대용 전화이고, 그것은 주 몸체(2901), 오디오 출력 부분(2902), 오디오 입력 부분(2903), 디스플레이 부분(2904), 작동 스위치(2905), 및 안테나(2906), 등을 포함한다. 본 발명은 오디오 출력 부분(2902), 오디오 입력 부분(2903), 디스플레이 부분(2904) 또는 다른 신호 드라이버 회로들에 적용될 수 있다.
도 11의 (B)는 휴대용 서적(전자 서적)이며, 그것은 주 몸체(3001), 디스플레이 부분(3002 및 3003), 기록 매체(3004), 작동 스위치(3005), 안테나(3006), 등 을 포함한다. 본 발명은 디스플레이 부분(3002 및 3003) 또는 다른 신호 드라이버 회로들에 적용될 수 있다.
도 11의 (C)는 디스플레이이며, 그것은 주 몸체(3101),지지 스탠드(3102), 및 디스플레이 부분(3103), 등을 포함한다. 본 발명은 디스플레이 부분(3103)에 적용될 수 있다. 본 발명의 디스플레이는 특히 거대한 크기의 스크린에 유리하며, 반대 각에서 10 인치(특히 30 인치보다 크거나 같은)보다 크거나 같은 디스플레이에 유리하다.
따라서, 본 발명의 적용 범위는 매우 폭넓고, 본 발명을 모든 분야의 전자 장치에 적용하는 것이 가능하다. 또한, 실시예 6의 전자 장치는 실시예 1 내지 5의 임의의 결합의 구성을 사용함으로써 실현될 수 있다.
본 발명에 따라, 역 스태거 타입의 n-채널 TFT를 갖는 픽셀 TFT 부분과 유지 캐패시터(retention capacitor)를 포함하는 액정 디스플레이 장치는 3 개의 포토리소그래픽 단계에 의해 3 개의 포토-마스크를 사용하여 실현될 수 있다.
게다가, 보호 막을 형성하는 경우에, 무기 절연막에 의해 보호된 역 스태거 타입의 n-채널 TFT를 갖는 픽셀 TFT 부분과 유지 캐패시터를 포함하는 액정 디스플레이 장치는 4 개의 포토리소그래픽 단계에 의해 4 개의 포토-마스크를 사용하여 실현될 수 있다.

Claims (20)

  1. 반도체 장치 제조 방법에 있어서,
    절연 표면 위에 게이트 전극을 형성하는 단계,
    상기 게이트 전극 위에 절연막을 형성하는 단계,
    상기 절연막 위에 제 1 비정질 반도체막을 형성하는 단계,
    상기 제 1 비정질 반도체막 위에 제 2 비정질 반도체막을 형성하는 단계,
    상기 제 2 비정질 반도체막 위에 제 1 도전막을 형성하는 단계,
    상기 제 2 비정질 반도체막의 하나의 단면이 상기 제 1 반도체막의 단면 및 상기 제 1 도전막의 하나의 단면과 실질적으로 정렬되도록, 상기 제 1 비정질 반도체막, 상기 제 2 비정질 반도체막 및 상기 제 1 도전막을 에칭하는 단계,
    상기 제 1 도전막 위에 제 2 도전막을 형성하는 단계, 및
    상기 제 2 비정질 반도체막의 다른 단면이 상기 제 1 도전막의 다른 단면 및 상기 제 2 도전막의 단면과 실질적으로 정렬되도록, 상기 제 1 비정질 반도체막, 상기 제 2 비정질 반도체막, 상기 제 1 도전막 및 상기 제 2 도전막을 에칭하는 단계를 포함하는, 반도체 장치 제조 방법.
  2. 제 1 항에 있어서,
    상기 제 2 비정질 반도체막은 n형 불순물 원소를 포함하는, 반도체 장치 제조 방법.
  3. 제 1 항에 있어서,
    상기 게이트 전극은 Al, Ti, Mo, W, Ta, Nd 및 Cr로 구성된 그룹으로부터 선택된 재료를 포함하는, 반도체 장치 제조 방법.
  4. 제 1 항에 있어서,
    상기 반도체 장치는 액정 디스플레이 장치인, 반도체 장치 제조 방법.
  5. 제 4 항에 있어서,
    상기 액정 디스플레이 장치는 개인용 컴퓨터, 비디오 카메라, 휴대용 정보 터미널(portable information terminal), 디지털 카메라, 디지털 비디오 디스크 플레이어 및 전자 게임 장치로 구성된 그룹으로부터 선택된 전자 장치에 포함되는, 반도체 장치 제조 방법.
  6. 반도체 장치 제조 방법에 있어서,
    제 1 마스크를 이용하여 절연 표면 위에 게이트 전극을 형성하는 단계,
    상기 게이트 전극 위에 절연막을 형성하는 단계,
    상기 절연막 위에 제 1 비정질 반도체막을 형성하는 단계,
    상기 제 1 비정질 반도체막 위에 제 2 비정질 반도체막을 형성하는 단계,
    상기 제 2 비정질 반도체막 위에 제 1 도전막을 형성하는 단계,
    상기 제 2 비정질 반도체막의 하나의 단면이 상기 제 1 반도체막의 단면 및 상기 제 1 도전막의 하나의 단면과 실질적으로 정렬되도록, 제 2 마스크를 이용하여 상기 제 1 비정질 반도체막, 상기 제 2 비정질 반도체막 및 상기 제 1 도전막을 에칭하는 단계,
    상기 제 1 도전막 위에 제 2 도전막을 형성하는 단계, 및
    상기 제 2 비정질 반도체막의 다른 단면이 상기 제 1 도전막의 다른 단면 및 상기 제 2 도전막의 단면과 실질적으로 정렬되도록, 제 3 마스크를 이용하여 상기 제 1 비정질 반도체막, 상기 제 2 비정질 반도체막, 상기 제 1 도전막 및 상기 제 2 도전막을 에칭하는 단계를 포함하는, 반도체 장치 제조 방법.
  7. 제 6 항에 있어서,
    상기 제 2 비정질 반도체막은 n형 불순물 원소를 포함하는, 반도체 장치 제조 방법.
  8. 제 6 항에 있어서,
    상기 게이트 전극은 Al, Ti, Mo, W, Ta, Nd 및 Cr로 구성된 그룹으로부터 선택된 재료를 포함하는, 반도체 장치 제조 방법.
  9. 제 6 항에 있어서,
    상기 반도체 장치는 액정 디스플레이 장치인, 반도체 장치 제조 방법.
  10. 제 9 항에 있어서,
    상기 액정 디스플레이 장치는 개인용 컴퓨터, 비디오 카메라, 휴대용 정보 터미널, 디지털 카메라, 디지털 비디오 디스크 플레이어 및 전자 게임 장치로 구성된 그룹으로부터 선택된 전자 장치에 포함되는, 반도체 장치 제조 방법.
  11. 반도체 장치 제조 방법에 있어서,
    절연 표면 위에 게이트 전극을 형성하는 단계,
    상기 게이트 전극 위에 절연막을 형성하는 단계,
    상기 절연막 위에 제 1 비정질 반도체막을 형성하는 단계,
    상기 제 1 비정질 반도체막 위에 제 2 비정질 반도체막을 형성하는 단계,
    상기 제 2 비정질 반도체막 위에 배선을 형성하는 단계,
    상기 제 2 비정질 반도체막의 하나의 단면이 상기 제 1 반도체막의 단면 및 상기 배선의 하나의 단면과 실질적으로 정렬되도록, 상기 제 1 비정질 반도체막, 상기 제 2 비정질 반도체막 및 상기 배선을 에칭하는 단계,
    상기 배선 위에 투명 도전막을 형성하는 단계, 및
    상기 제 2 비정질 반도체막의 다른 단면이 상기 배선의 다른 단면 및 상기 투명 도전막의 단면과 실질적으로 정렬되도록, 상기 제 1 비정질 반도체막, 상기 제 2 비정질 반도체막, 상기 배선 및 상기 투명 도전막을 에칭하는 단계를 포함하는, 반도체 장치 제조 방법.
  12. 제 11 항에 있어서,
    상기 제 2 비정질 반도체막은 n형 불순물 원소를 포함하는, 반도체 장치 제조 방법.
  13. 제 11 항에 있어서,
    상기 게이트 전극은 Al, Ti, Mo, W, Ta, Nd 및 Cr로 구성된 그룹으로부터 선택된 재료를 포함하는, 반도체 장치 제조 방법.
  14. 제 11 항에 있어서,
    상기 반도체 장치는 액정 디스플레이 장치인, 반도체 장치 제조 방법.
  15. 제 14 항에 있어서,
    상기 액정 디스플레이 장치는 개인용 컴퓨터, 비디오 카메라, 휴대용 정보 터미널, 디지털 카메라, 디지털 비디오 디스크 플레이어 및 전자 게임 장치로 구성된 그룹으로부터 선택된 전자 장치에 포함되는, 반도체 장치 제조 방법.
  16. 반도체 장치 제조 방법에 있어서,
    제 1 마스크를 이용하여 절연 표면 위에 게이트 전극을 형성하는 단계,
    상기 게이트 전극 위에 절연막을 형성하는 단계,
    상기 절연막 위에 제 1 비정질 반도체막을 형성하는 단계,
    상기 제 1 비정질 반도체막 위에 제 2 비정질 반도체막을 형성하는 단계,
    상기 제 2 비정질 반도체막 위에 배선을 형성하는 단계,
    상기 제 2 비정질 반도체막의 하나의 단면이 상기 제 1 반도체막의 단면 및 상기 배선의 하나의 단면과 실질적으로 정렬되도록, 제 2 마스크를 이용하여 상기 제 1 비정질 반도체막, 상기 제 2 비정질 반도체막 및 상기 배선을 에칭하는 단계,
    상기 배선 위에 투명 도전막을 형성하는 단계, 및
    상기 제 2 비정질 반도체막의 다른 단면이 상기 배선의 다른 단면 및 상기 투명 도전막의 단면과 실질적으로 정렬되도록, 제 3 마스크를 이용하여 상기 제 1 비정질 반도체막, 상기 제 2 비정질 반도체막, 상기 배선 및 상기 투명 도전막을 에칭하는 단계를 포함하는, 반도체 장치 제조 방법.
  17. 제 16 항에 있어서,
    상기 제 2 비정질 반도체막은 n형 불순물 원소를 포함하는, 반도체 장치 제조 방법.
  18. 제 16 항에 있어서,
    상기 게이트 전극은 Al, Ti, Mo, W, Ta, Nd 및 Cr로 구성된 그룹으로부터 선택된 재료를 포함하는, 반도체 장치 제조 방법.
  19. 제 16 항에 있어서,
    상기 반도체 장치는 액정 디스플레이 장치인, 반도체 장치 제조 방법.
  20. 제 19 항에 있어서,
    상기 액정 디스플레이 장치는 개인용 컴퓨터, 비디오 카메라, 휴대용 정보 터미널, 디지털 카메라, 디지털 비디오 디스크 플레이어 및 전자 게임 장치로 구성된 그룹으로부터 선택된 전자 장치에 포함되는, 반도체 장치 제조 방법.
KR1020060021127A 2000-03-06 2006-03-06 디스플레이 장치 제조 방법 KR100800986B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000061297A JP4118484B2 (ja) 2000-03-06 2000-03-06 半導体装置の作製方法
JPJP-P-2000-00061297 2000-03-06

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020010011461A Division KR100800979B1 (ko) 2000-03-06 2001-03-06 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20060034658A true KR20060034658A (ko) 2006-04-24
KR100800986B1 KR100800986B1 (ko) 2008-02-11

Family

ID=18581448

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020010011461A KR100800979B1 (ko) 2000-03-06 2001-03-06 디스플레이 장치
KR1020060021127A KR100800986B1 (ko) 2000-03-06 2006-03-06 디스플레이 장치 제조 방법
KR1020070089013A KR100884230B1 (ko) 2000-03-06 2007-09-03 디스플레이 장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020010011461A KR100800979B1 (ko) 2000-03-06 2001-03-06 디스플레이 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020070089013A KR100884230B1 (ko) 2000-03-06 2007-09-03 디스플레이 장치

Country Status (4)

Country Link
US (6) US6806495B1 (ko)
JP (1) JP4118484B2 (ko)
KR (3) KR100800979B1 (ko)
TW (1) TW483036B (ko)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001053283A (ja) 1999-08-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
TW478014B (en) 1999-08-31 2002-03-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing thereof
JP4118484B2 (ja) 2000-03-06 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2001257350A (ja) 2000-03-08 2001-09-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4700160B2 (ja) 2000-03-13 2011-06-15 株式会社半導体エネルギー研究所 半導体装置
JP4118485B2 (ja) 2000-03-13 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4683688B2 (ja) 2000-03-16 2011-05-18 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP4393662B2 (ja) 2000-03-17 2010-01-06 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP4785229B2 (ja) 2000-05-09 2011-10-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100496420B1 (ko) * 2001-03-02 2005-06-17 삼성에스디아이 주식회사 2층구조의 소오스/드레인 전극을 갖는 박막 트랜지스터 및그의 제조방법과 이를 이용한 액티브 매트릭스형 표시소자및 그의 제조방법
US7071037B2 (en) 2001-03-06 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4381691B2 (ja) 2002-03-28 2009-12-09 シャープ株式会社 液晶表示装置用基板及びそれを備えた液晶表示装置及びその製造方法
KR20030086168A (ko) * 2002-05-03 2003-11-07 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법
JP4181905B2 (ja) * 2003-03-25 2008-11-19 アルプス電気株式会社 液晶表示パネルおよび液晶表示装置
KR20050001707A (ko) 2003-06-26 2005-01-07 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
US7190000B2 (en) * 2003-08-11 2007-03-13 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
WO2005047968A1 (en) 2003-11-14 2005-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
CN1879055B (zh) 2003-11-14 2010-05-26 株式会社半导体能源研究所 液晶显示器件及其制造方法
KR101061888B1 (ko) 2003-11-14 2011-09-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 그 제조방법
CN1621923A (zh) * 2003-11-29 2005-06-01 鸿富锦精密工业（深圳）有限公司 存储电容
KR101219034B1 (ko) * 2003-12-03 2013-01-07 삼성디스플레이 주식회사 표시판 및 이를 포함하는 다중 도메인 액정 표시 장치
JP4474262B2 (ja) * 2003-12-05 2010-06-02 株式会社日立製作所 走査線選択回路及びそれを用いた表示装置
TWI284245B (en) * 2004-08-12 2007-07-21 Au Optronics Corp Pixel structure of a thin film transistor liquid crystal display and fabricating method thereof
JP4063266B2 (ja) * 2004-09-30 2008-03-19 セイコーエプソン株式会社 薄膜半導体装置の製造方法、薄膜半導体装置、電気光学装置、および電子機器
KR20060030577A (ko) 2004-10-06 2006-04-11 삼성전자주식회사 박막 트랜지스터 표시판
WO2006064887A1 (ja) * 2004-12-17 2006-06-22 Sharp Kabushiki Kaisha 表示用制御基板およびその製造方法、液晶表示パネル、電子情報機器
JP2007212699A (ja) * 2006-02-09 2007-08-23 Idemitsu Kosan Co Ltd 反射型ｔｆｔ基板及び反射型ｔｆｔ基板の製造方法
US7952099B2 (en) * 2006-04-21 2011-05-31 Beijing Boe Optoelectronics Technology Co., Ltd. Thin film transistor liquid crystal display array substrate
US8525817B2 (en) * 2006-12-06 2013-09-03 Pervasive Display Co., Ltd. Pixel array module and flat display apparatus
US7777224B2 (en) * 2007-01-30 2010-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
KR101448903B1 (ko) 2007-10-23 2014-10-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제작방법
KR101458898B1 (ko) 2008-02-12 2014-11-07 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
TWI501401B (zh) 2008-10-31 2015-09-21 Semiconductor Energy Lab 半導體裝置及其製造方法
TWI606593B (zh) 2008-11-28 2017-11-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
US8202769B2 (en) 2009-03-11 2012-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5615605B2 (ja) * 2010-07-05 2014-10-29 三菱電機株式会社 Ｆｆｓモード液晶装置
US9443984B2 (en) 2010-12-28 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6070073B2 (ja) * 2012-10-31 2017-02-01 凸版印刷株式会社 薄膜トランジスタアレイ
TWI802017B (zh) 2013-05-16 2023-05-11 日商半導體能源研究所股份有限公司 半導體裝置
KR20210115118A (ko) 2020-03-11 2021-09-27 삼성디스플레이 주식회사 박막트랜지스터 기판 및 이를 구비한 디스플레이 장치
KR102552063B1 (ko) * 2020-12-23 2023-07-07 동우 화인켐 주식회사 전극 구조체, 이를 포함하는 터치 센서, 윈도우 적층체 및 화상 표시 장치

Family Cites Families (248)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3967981A (en) 1971-01-14 1976-07-06 Shumpei Yamazaki Method for manufacturing a semiconductor field effort transistor
JPS5724917A (en) 1980-07-23 1982-02-09 Hitachi Ltd Multilayer liquid crystal panel
JPH0682839B2 (ja) 1984-08-21 1994-10-19 セイコー電子工業株式会社 表示用パネルの製造方法
JPH0534717Y2 (ko) 1984-09-08 1993-09-02
US4730903A (en) 1985-01-23 1988-03-15 Semiconductor Energy Laboratory Co., Ltd. Ferroelectric crystal display panel and manufacturing method thereof
JPS62131578U (ko) 1986-02-15 1987-08-19
DE3689843T2 (de) 1986-03-06 1994-09-01 Toshiba Kawasaki Kk Steuerschaltung einer Flüssigkristallanzeige.
JPS6344742A (ja) 1986-08-12 1988-02-25 Fujitsu Ltd 半導体装置
JPS6382405U (ko) 1986-11-14 1988-05-30
JP2620240B2 (ja) 1987-06-10 1997-06-11 株式会社日立製作所 液晶表示装置
US4960719A (en) 1988-02-04 1990-10-02 Seikosha Co., Ltd. Method for producing amorphous silicon thin film transistor array substrate
JPH01210989A (ja) 1988-02-19 1989-08-24 Hitachi Ltd 液晶表示装置
US5231039A (en) * 1988-02-25 1993-07-27 Sharp Kabushiki Kaisha Method of fabricating a liquid crystal display device
JPH0682754B2 (ja) 1988-03-22 1994-10-19 株式会社東芝 半導体装置
JPH0242761A (ja) 1988-04-20 1990-02-13 Matsushita Electric Ind Co Ltd アクティブマトリクス基板の製造方法
JP2653099B2 (ja) 1988-05-17 1997-09-10 セイコーエプソン株式会社 アクティブマトリクスパネル，投写型表示装置及びビューファインダー
US5130833A (en) 1989-09-01 1992-07-14 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal device and manufacturing method therefor
JPH0713196Y2 (ja) 1989-11-01 1995-03-29 株式会社ニチフ端子工業 電気接続子
US5264728A (en) 1989-11-30 1993-11-23 Kabushiki Kaisha Toshiba Line material, electronic device using the line material and liquid crystal display
JP2657429B2 (ja) 1990-04-09 1997-09-24 株式会社ミクロ技術研究所 基板の回路実装方法及びその方法に使用する回路基板
US5151806A (en) 1990-04-27 1992-09-29 Mitsubishi Denki Kabushiki Kaisha Liquid crystal display apparatus having a series combination of the storage capacitors
JP2875363B2 (ja) 1990-08-08 1999-03-31 株式会社日立製作所 液晶表示装置
US5198694A (en) 1990-10-05 1993-03-30 General Electric Company Thin film transistor structure with improved source/drain contacts
US5849601A (en) 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
KR950001360B1 (ko) 1990-11-26 1995-02-17 가부시키가이샤 한도오따이 에네루기 겐큐쇼 전기 광학장치와 그 구동방법
US5261156A (en) 1991-02-28 1993-11-16 Semiconductor Energy Laboratory Co., Ltd. Method of electrically connecting an integrated circuit to an electric device
JP3255942B2 (ja) 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
US5391920A (en) 1991-07-09 1995-02-21 Yamaha Corporation Semiconductor device having peripheral metal wiring
JP2866516B2 (ja) 1991-10-30 1999-03-08 京セラ株式会社 アクティブマトリックス基板およびその製造方法
US5739882A (en) 1991-11-18 1998-04-14 Semiconductor Energy Laboratory Co., Ltd. LCD polymerized column spacer formed on a modified substrate, from an acrylic resin, on a surface having hydrophilic and hydrophobic portions, or at regular spacings
JPH05142558A (ja) 1991-11-26 1993-06-11 Fujitsu Ltd 液晶表示装置
JPH05175500A (ja) * 1991-12-26 1993-07-13 Kyocera Corp アクティブマトリックス基板の製造方法
GB9200839D0 (en) 1992-01-15 1992-03-11 Emi Plc Thorn Optical modulation device
TW540747U (en) 1992-02-19 2003-07-01 Sharp Kk A reflective substrate and a liquid crystal display device using the same
JPH05265020A (ja) 1992-03-18 1993-10-15 Hitachi Ltd テープキャリアパッケージ
GB9206086D0 (en) 1992-03-20 1992-05-06 Philips Electronics Uk Ltd Manufacturing electronic devices comprising,e.g.tfts and mims
JP2793076B2 (ja) 1992-05-20 1998-09-03 シャープ株式会社 反射型液晶表示装置およびその製造方法
JP3120200B2 (ja) 1992-10-12 2000-12-25 セイコーインスツルメンツ株式会社 光弁装置、立体画像表示装置および画像プロジェクタ
JP2988159B2 (ja) * 1992-11-13 1999-12-06 日本電気株式会社 液晶表示装置
JP2572651Y2 (ja) 1992-11-27 1998-05-25 三洋電機株式会社 太陽電池モジュ−ルおよびそれらを連結した太陽電池装置
JPH06194615A (ja) 1992-12-24 1994-07-15 Casio Comput Co Ltd 強誘電性液晶素子の製造方法
JPH06250210A (ja) 1993-02-23 1994-09-09 Hitachi Ltd 液晶表示装置およびその製造方法
US5821622A (en) 1993-03-12 1998-10-13 Kabushiki Kaisha Toshiba Liquid crystal display device
FR2702882B1 (fr) 1993-03-16 1995-07-28 Thomson Lcd Procédé de fabrication de transistors à couches minces étagés directs.
JP3512849B2 (ja) 1993-04-23 2004-03-31 株式会社東芝 薄膜トランジスタおよびそれを用いた表示装置
US5346833A (en) 1993-04-05 1994-09-13 Industrial Technology Research Institute Simplified method of making active matrix liquid crystal display
JPH07152024A (ja) 1993-05-17 1995-06-16 Sharp Corp 液晶表示素子
GB9311129D0 (en) 1993-05-28 1993-07-14 Philips Electronics Uk Ltd Electronic devices with-film circuit elements forming a sampling circuit
US6190933B1 (en) 1993-06-30 2001-02-20 The United States Of America As Represented By The Secretary Of The Navy Ultra-high resolution liquid crystal display on silicon-on-sapphire
EP0636917B1 (en) 1993-07-27 1998-09-30 Sharp Kabushiki Kaisha Liquid crystal display
JPH07335904A (ja) 1994-06-14 1995-12-22 Semiconductor Energy Lab Co Ltd 薄膜半導体集積回路
JPH07131030A (ja) 1993-11-05 1995-05-19 Sony Corp 表示用薄膜半導体装置及びその製造方法
US7081938B1 (en) 1993-12-03 2006-07-25 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JPH07159776A (ja) 1993-12-07 1995-06-23 Casio Comput Co Ltd 反射型液晶表示装置
JPH07191348A (ja) 1993-12-27 1995-07-28 Rohm Co Ltd 液晶表示装置の製法
JP2738289B2 (ja) 1993-12-30 1998-04-08 日本電気株式会社 液晶表示装置の製造方法
US5822026A (en) * 1994-02-17 1998-10-13 Seiko Epson Corporation Active matrix substrate and color liquid crystal display
KR0139346B1 (ko) 1994-03-03 1998-06-15 김광호 박막 트랜지스터 액정표시장치의 제조방법
US5668651A (en) 1994-03-18 1997-09-16 Sharp Kabushiki Kaisha Polymer-wall LCD having liquid crystal molecules having a plane-symmetrical bend orientation
US5729312A (en) 1994-03-18 1998-03-17 Sharp Kabushiki Kaisha LCD and method for producing the same in which a larger number of substrate gap control materials is larger in the polymer walls than in the liquid crystal regions
US5561074A (en) 1994-04-22 1996-10-01 Nec Corporation Method for fabricating reverse-staggered thin-film transistor
JP3402400B2 (ja) 1994-04-22 2003-05-06 株式会社半導体エネルギー研究所 半導体集積回路の作製方法
TW269743B (ko) 1994-04-26 1996-02-01 Toshiba Eng Co
JPH07318975A (ja) 1994-05-25 1995-12-08 Sanyo Electric Co Ltd 液晶表示装置
JPH07321328A (ja) * 1994-05-27 1995-12-08 Hitachi Ltd 薄膜トランジスタ駆動液晶表示装置およびその製法
JP3253808B2 (ja) 1994-07-07 2002-02-04 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
TW321731B (ko) * 1994-07-27 1997-12-01 Hitachi Ltd
JP3122003B2 (ja) 1994-08-24 2001-01-09 シャープ株式会社 アクティブマトリクス基板
JP3238020B2 (ja) 1994-09-16 2001-12-10 株式会社東芝 アクティブマトリクス表示装置の製造方法
JPH0887030A (ja) 1994-09-16 1996-04-02 Hitachi Ltd 液晶表示装置の製造方法
JP3097945B2 (ja) 1994-10-03 2000-10-10 シャープ株式会社 反射型液晶表示装置の製造方法
TW344043B (en) 1994-10-21 1998-11-01 Hitachi Ltd Liquid crystal display device with reduced frame portion surrounding display area
KR100336554B1 (ko) 1994-11-23 2002-11-23 주식회사 하이닉스반도체 반도체소자의배선층형성방법
JPH08201853A (ja) 1994-11-24 1996-08-09 Toshiba Electron Eng Corp 電極基板および平面表示装置
JPH08228011A (ja) 1994-12-14 1996-09-03 Toshiba Corp 半導体装置およびその製造方法
JPH08220562A (ja) 1994-12-14 1996-08-30 Toshiba Corp 表示装置用アレイ基板およびその製造方法
JPH08201851A (ja) * 1995-01-31 1996-08-09 Sharp Corp アクティブマトリクス基板
JP3364081B2 (ja) 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH08227283A (ja) 1995-02-21 1996-09-03 Seiko Epson Corp 液晶表示装置、その駆動方法及び表示システム
US5757456A (en) 1995-03-10 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating involving peeling circuits from one substrate and mounting on other
US5834327A (en) 1995-03-18 1998-11-10 Semiconductor Energy Laboratory Co., Ltd. Method for producing display device
JP3499327B2 (ja) 1995-03-27 2004-02-23 株式会社半導体エネルギー研究所 表示装置の作製方法
US5706064A (en) 1995-03-31 1998-01-06 Kabushiki Kaisha Toshiba LCD having an organic-inorganic hybrid glass functional layer
JPH08271880A (ja) * 1995-04-03 1996-10-18 Toshiba Corp 遮光膜，液晶表示装置および遮光膜形成用材料
KR100303134B1 (ko) * 1995-05-09 2002-11-23 엘지.필립스 엘시디 주식회사 액정표시소자및그제조방법.
US5748179A (en) 1995-05-15 1998-05-05 Hitachi, Ltd. LCD device having driving circuits with multilayer external terminals
US5539219A (en) * 1995-05-19 1996-07-23 Ois Optical Imaging Systems, Inc. Thin film transistor with reduced channel length for liquid crystal displays
US5532180A (en) 1995-06-02 1996-07-02 Ois Optical Imaging Systems, Inc. Method of fabricating a TFT with reduced channel length
US5994721A (en) 1995-06-06 1999-11-30 Ois Optical Imaging Systems, Inc. High aperture LCD with insulating color filters overlapping bus lines on active substrate
US6124606A (en) 1995-06-06 2000-09-26 Ois Optical Imaging Systems, Inc. Method of making a large area imager with improved signal-to-noise ratio
JPH095767A (ja) 1995-06-22 1997-01-10 Sanyo Electric Co Ltd 液晶パネルの入力端構造
JPH0915621A (ja) 1995-06-29 1997-01-17 Kyocera Corp 液晶表示装置
JP3744980B2 (ja) 1995-07-27 2006-02-15 株式会社半導体エネルギー研究所 半導体装置
JP2990046B2 (ja) 1995-08-16 1999-12-13 日本電気株式会社 反射型液晶表示装置及びその製造方法
KR100338480B1 (ko) 1995-08-19 2003-01-24 엘지.필립스 엘시디 주식회사 액정표시장치및그제조방법
JPH0964366A (ja) 1995-08-23 1997-03-07 Toshiba Corp 薄膜トランジスタ
US5650358A (en) * 1995-08-28 1997-07-22 Ois Optical Imaging Systems, Inc. Method of making a TFT having a reduced channel length
KR100204071B1 (ko) 1995-08-29 1999-06-15 구자홍 박막트랜지스터-액정표시장치 및 제조방법
JPH0974257A (ja) 1995-09-01 1997-03-18 Dainippon Printing Co Ltd 厚膜配線およびその製造方法
JP3474975B2 (ja) 1995-09-06 2003-12-08 株式会社 日立ディスプレイズ 液晶表示装置およびその製造方法
JP3199215B2 (ja) 1995-09-14 2001-08-13 シャープ株式会社 液晶表示素子およびその製造方法
JP3650405B2 (ja) 1995-09-14 2005-05-18 株式会社 日立製作所 アクティブマトリクス型液晶表示装置
JPH0990397A (ja) 1995-09-28 1997-04-04 Sharp Corp アクティブマトリクス基板およびそれを用いた表示装置
JPH09127551A (ja) 1995-10-31 1997-05-16 Sharp Corp 半導体装置およびアクティブマトリクス基板
US5959599A (en) 1995-11-07 1999-09-28 Semiconductor Energy Laboratory Co., Ltd. Active matrix type liquid-crystal display unit and method of driving the same
TW329500B (en) 1995-11-14 1998-04-11 Handotai Energy Kenkyusho Kk Electro-optical device
JPH09146108A (ja) 1995-11-17 1997-06-06 Semiconductor Energy Lab Co Ltd 液晶表示装置およびその駆動方法
KR0175409B1 (ko) 1995-11-20 1999-02-18 김광호 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
EP1338914A3 (en) 1995-11-21 2003-11-19 Samsung Electronics Co., Ltd. Method for manufacturing liquid crystal display
KR0175410B1 (ko) 1995-11-21 1999-02-01 김광호 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100219118B1 (ko) 1996-08-30 1999-09-01 구자홍 박막트랜지스터 액정표시장치 및 그 제조방법
KR0161466B1 (ko) * 1995-11-29 1999-01-15 김광호 액정표시장치의 제조방법
JPH09152626A (ja) 1995-11-29 1997-06-10 Kyocera Corp 液晶表示装置およびその製造方法
JPH09153618A (ja) 1995-11-30 1997-06-10 Sanyo Electric Co Ltd 液晶表示装置の製造方法
US5739880A (en) 1995-12-01 1998-04-14 Hitachi, Ltd. Liquid crystal display device having a shielding film for shielding light from a light source
US6097458A (en) 1995-12-11 2000-08-01 Sharp Kabushiki Kaisha Reflector, reflective liquid crystal display incorporating the same and method for fabricating the same
JP3963974B2 (ja) 1995-12-20 2007-08-22 株式会社半導体エネルギー研究所 液晶電気光学装置
KR100190041B1 (ko) 1995-12-28 1999-06-01 윤종용 액정표시장치의 제조방법
JPH09203890A (ja) 1996-01-25 1997-08-05 Sharp Corp 入力機能付き液晶表示素子および反射型入力機能付き液晶表示素子、並びにそれらの製造方法
US6697129B1 (en) 1996-02-14 2004-02-24 Semiconductor Energy Laboratory Co., Ltd. Guest-host mode liquid crystal display device of lateral electric field driving type
US6055028A (en) 1996-02-14 2000-04-25 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal electro-optical device
US5793072A (en) 1996-02-28 1998-08-11 International Business Machines Corporation Non-photosensitive, vertically redundant 2-channel α-Si:H thin film transistor
US5986724A (en) 1996-03-01 1999-11-16 Kabushiki Kaisha Toshiba Liquid crystal display with liquid crystal layer and ferroelectric layer connected to drain of TFT
JP3708620B2 (ja) 1996-03-01 2005-10-19 株式会社半導体エネルギー研究所 アクティブマトリクス型液晶電気光学装置
JP3597305B2 (ja) 1996-03-05 2004-12-08 株式会社半導体エネルギー研究所 液晶表示装置およびその作製方法
JPH09304757A (ja) 1996-03-11 1997-11-28 Sharp Corp 液晶表示素子及びその製造方法
KR100213969B1 (ko) 1996-03-15 1999-08-02 구자홍 액티브 매트릭스의 제조방법 및 구조
US6911962B1 (en) 1996-03-26 2005-06-28 Semiconductor Energy Laboratory Co., Ltd. Driving method of active matrix display device
US5847687A (en) 1996-03-26 1998-12-08 Semiconductor Energy Laboratory Co., Ltd. Driving method of active matrix display device
JPH09265113A (ja) 1996-03-28 1997-10-07 Nec Corp アクティブマトリクス型液晶表示装置およびその製造方 法
JPH09274444A (ja) * 1996-04-04 1997-10-21 Hitachi Ltd 液晶表示装置
JPH1010583A (ja) 1996-04-22 1998-01-16 Sharp Corp アクティブマトリクス基板の製造方法、およびそのアクティブマトリクス基板
KR100223158B1 (ko) 1996-06-07 1999-10-15 구자홍 액티브매트릭스기판 및 그 제조방법
US6188452B1 (en) 1996-07-09 2001-02-13 Lg Electronics, Inc Active matrix liquid crystal display and method of manufacturing same
KR100196336B1 (en) 1996-07-27 1999-06-15 Lg Electronics Inc Method of manufacturing thin film transistor
JP3622934B2 (ja) 1996-07-31 2005-02-23 エルジー フィリップス エルシーディー カンパニー リミテッド 薄膜トランジスタ型液晶表示装置
US6054975A (en) 1996-08-01 2000-04-25 Hitachi, Ltd. Liquid crystal display device having tape carrier packages
JP3657702B2 (ja) 1996-08-06 2005-06-08 株式会社東芝 液晶表示装置
JPH1068931A (ja) 1996-08-28 1998-03-10 Sharp Corp アクティブマトリクス型液晶表示装置
US6437844B1 (en) 1996-09-04 2002-08-20 Matsushita Electric Industrial Co., Ltd. Liquid crystal display device and associated fabrication method
KR100241287B1 (ko) 1996-09-10 2000-02-01 구본준 액정표시소자 제조방법
JPH10104663A (ja) 1996-09-27 1998-04-24 Semiconductor Energy Lab Co Ltd 電気光学装置およびその作製方法
KR100268103B1 (ko) 1996-10-11 2000-10-16 윤종용 질화크롬을사용한배선및그제조방법,이를이용한액정표시장치및그제조방법
JP3597331B2 (ja) * 1996-10-24 2004-12-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW451284B (en) 1996-10-15 2001-08-21 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JPH10123574A (ja) 1996-10-17 1998-05-15 Hitachi Ltd アクティブマトリクス基板
EP1382992B1 (en) 1996-10-22 2012-11-14 Seiko Epson Corporation Reflective liquid crystal panel substrate
JP3043638B2 (ja) 1996-11-05 2000-05-22 日本電気株式会社 反射型液晶表示装置およびその製造方法
US6104450A (en) * 1996-11-07 2000-08-15 Sharp Kabushiki Kaisha Liquid crystal display device, and methods of manufacturing and driving same
JPH10144928A (ja) 1996-11-08 1998-05-29 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
KR100212284B1 (ko) 1996-11-13 1999-08-02 윤종용 채널 보호형 박막 트랜지스터 기판
JP3404562B2 (ja) * 1996-11-18 2003-05-12 株式会社日立製作所 アクティブマトリクス型液晶表示装置
JP3788649B2 (ja) 1996-11-22 2006-06-21 株式会社半導体エネルギー研究所 液晶表示装置
DE69627393T2 (de) 1996-11-27 2004-02-05 Hitachi, Ltd. Flüssigkristallanzeige mit aktivmatrix
US6266121B1 (en) 1996-11-28 2001-07-24 Sharp Kabushiki Kaisha Liquid crystal display element and method of manufacturing same
KR100244182B1 (ko) 1996-11-29 2000-02-01 구본준 액정표시장치
JPH10170959A (ja) 1996-12-16 1998-06-26 Casio Comput Co Ltd 液晶表示装置
US6075257A (en) 1996-12-23 2000-06-13 Samsung Electronics Co., Ltd. Thin film transistor substrate for a liquid crystal display having a silicide prevention insulating layer in the electrode structure
JPH10198292A (ja) 1996-12-30 1998-07-31 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP3883244B2 (ja) 1997-01-23 2007-02-21 エルジー フィリップス エルシーディー カンパニー リミテッド 液晶表示装置
US5831710A (en) 1997-02-06 1998-11-03 International Business Machines Corporation Liquid crystal display
JPH10221704A (ja) 1997-02-07 1998-08-21 Sharp Corp 反射型液晶表示装置およびその製造方法
JPH10307288A (ja) 1997-05-09 1998-11-17 Minolta Co Ltd 液晶素子及びその製造方法
KR100257370B1 (ko) 1997-05-19 2000-05-15 구본준 횡전계방식액정표시장치
US6465268B2 (en) 1997-05-22 2002-10-15 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing an electro-optical device
KR100268006B1 (ko) 1997-05-22 2000-10-16 구본준 액정표시소자용반사판의제조방법
JPH10335669A (ja) * 1997-05-30 1998-12-18 Mitsubishi Electric Corp 薄膜トランジスタおよびその製法
KR100262953B1 (ko) 1997-06-11 2000-08-01 구본준 액정 표시 장치 및 그 액정 표시 장치의 제조 방법
EP2068196A3 (en) 1997-06-12 2009-06-24 Sharp Kabushiki Kaisha Vertically aligned (va) liquid crystal display device
JP3297372B2 (ja) * 1997-06-17 2002-07-02 シャープ株式会社 反射型液晶表示装置の製造方法
US5943559A (en) * 1997-06-23 1999-08-24 Nec Corporation Method for manufacturing liquid crystal display apparatus with drain/source silicide electrodes made by sputtering process
JPH1124063A (ja) 1997-07-03 1999-01-29 Seiko Instr Inc 反射型液晶表示装置およびその製造方法
KR100510439B1 (ko) 1997-08-20 2005-10-21 삼성전자주식회사 더미돌출패드를 구비한 액정구동칩의 칩온글라스 패키지 구조 및 패키징 방법
US6177968B1 (en) * 1997-09-01 2001-01-23 Canon Kabushiki Kaisha Optical modulation device with pixels each having series connected electrode structure
JP4236716B2 (ja) * 1997-09-29 2009-03-11 株式会社半導体エネルギー研究所 半導体装置
US6218219B1 (en) * 1997-09-29 2001-04-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
JP4397438B2 (ja) * 1997-09-29 2010-01-13 株式会社半導体エネルギー研究所 半導体装置
JPH11109372A (ja) 1997-09-30 1999-04-23 Toshiba Electronic Engineering Corp 液晶表示素子用基板の製造方法、液晶表示素子の製造方法、液晶表示素子用基板及び液晶表示素子
US6265889B1 (en) 1997-09-30 2001-07-24 Kabushiki Kaisha Toshiba Semiconductor test circuit and a method for testing a semiconductor liquid crystal display circuit
JP3907804B2 (ja) 1997-10-06 2007-04-18 株式会社半導体エネルギー研究所 液晶表示装置
KR100476622B1 (ko) 1997-10-13 2005-08-23 삼성전자주식회사 몰리브덴-텅스턴합금을사용한배선을이용한액정표시장치및그제조방법
US6359672B2 (en) 1997-10-20 2002-03-19 Guardian Industries Corp. Method of making an LCD or X-ray imaging device with first and second insulating layers
US6133977A (en) 1997-10-21 2000-10-17 Samsung Electronics Co., Ltd. Liquid crystal displays having common electrode overlap with one or more data lines
JP4131297B2 (ja) * 1997-10-24 2008-08-13 エルジー ディスプレイ カンパニー リミテッド 液晶表示装置の製造方法
US5907380A (en) 1997-10-30 1999-05-25 International Business Machines Corporation Liquid crystal cell employing thin wall for pre-tilt control
AU9652098A (en) 1997-11-18 1999-06-07 Mitsubishi Chemical Corporation Chemical conversion fluid for forming metal oxide film
US6215541B1 (en) 1997-11-20 2001-04-10 Samsung Electronics Co., Ltd. Liquid crystal displays and manufacturing methods thereof
JP3934236B2 (ja) * 1998-01-14 2007-06-20 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US7202497B2 (en) 1997-11-27 2007-04-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4014710B2 (ja) 1997-11-28 2007-11-28 株式会社半導体エネルギー研究所 液晶表示装置
JP4217287B2 (ja) 1997-11-28 2009-01-28 三菱電機株式会社 Ｔｆｔアレイ基板およびこれを用いた液晶表示装置
JPH11160734A (ja) 1997-11-28 1999-06-18 Semiconductor Energy Lab Co Ltd 液晶電気光学装置
JP3481843B2 (ja) 1997-12-26 2003-12-22 シャープ株式会社 液晶表示装置
KR100269518B1 (ko) 1997-12-29 2000-10-16 구본준 박막트랜지스터 제조방법
JPH11264991A (ja) 1998-01-13 1999-09-28 Matsushita Electric Ind Co Ltd 液晶表示素子の製造方法
TWI226470B (en) 1998-01-19 2005-01-11 Hitachi Ltd LCD device
US5998229A (en) 1998-01-30 1999-12-07 Samsung Electronics Co., Ltd. Methods of manufacturing thin film transistors and liquid crystal displays by plasma treatment of undoped amorphous silicon
US6617648B1 (en) 1998-02-25 2003-09-09 Semiconductor Energy Laboratory Co., Ltd. Projection TV
JP3019831B2 (ja) 1998-03-11 2000-03-13 日本電気株式会社 反射型液晶表示装置及びその製造方法
JPH11258625A (ja) 1998-03-12 1999-09-24 Toshiba Corp 表示装置用アレイ基板及びその製造方法
TW565719B (en) * 1998-03-13 2003-12-11 Toshiba Corp Manufacturing method of array substrate for display device
JP3050199B2 (ja) 1998-03-18 2000-06-12 日本電気株式会社 配線端子およびその形成方法
JPH11271718A (ja) 1998-03-25 1999-10-08 Sharp Corp 液晶表示装置、プラズマアドレス型液晶表示装置及びその製造方法
JPH11352322A (ja) 1998-04-07 1999-12-24 Toray Ind Inc カラ―フィルタ及びそれを用いたカラ―液晶表示装置
KR100320661B1 (ko) 1998-04-17 2002-01-17 니시무로 타이죠 액정표시장치, 매트릭스 어레이기판 및 그 제조방법
US6300926B1 (en) 1998-04-27 2001-10-09 Hitachi, Ltd. Active matrix type liquid crystal display
JP3726495B2 (ja) 1998-05-27 2005-12-14 セイコーエプソン株式会社 ２端子型非線形素子、その非線形素子を用いた液晶表示パネルおよび電子機器
US6317185B1 (en) 1998-05-29 2001-11-13 Hitachi, Ltd. Liquid crystal display apparatus
KR100301803B1 (ko) 1998-06-05 2001-09-22 김영환 박막트랜지스터 및 그의 제조방법
JP2000002886A (ja) 1998-06-16 2000-01-07 Mitsubishi Electric Corp 液晶表示装置の製造方法
JP3335578B2 (ja) 1998-06-30 2002-10-21 シャープ株式会社 液晶表示装置およびその製造方法
KR100333180B1 (ko) 1998-06-30 2003-06-19 주식회사 현대 디스플레이 테크놀로지 Tft-lcd제조방법
JP4190089B2 (ja) 1998-06-30 2008-12-03 シャープ株式会社 液晶表示装置およびその製造方法
JP3565547B2 (ja) 1998-07-31 2004-09-15 シャープ株式会社 カラー液晶表示装置およびその製造方法
JP3526532B2 (ja) 1998-08-26 2004-05-17 シャープ株式会社 液晶表示装置
JP3104687B2 (ja) 1998-08-28 2000-10-30 日本電気株式会社 液晶表示装置
US6297519B1 (en) 1998-08-28 2001-10-02 Fujitsu Limited TFT substrate with low contact resistance and damage resistant terminals
CN1139837C (zh) 1998-10-01 2004-02-25 三星电子株式会社 液晶显示器用薄膜晶体管阵列基板及其制造方法
JP3775071B2 (ja) 1998-10-08 2006-05-17 セイコーエプソン株式会社 電気光学装置用基板、電気光学装置及び電気光学装置の製造方法、ならびに電気光学装置を用いた電子機器
JP3406242B2 (ja) 1998-10-15 2003-05-12 シャープ株式会社 液晶表示装置
US5998230A (en) 1998-10-22 1999-12-07 Frontec Incorporated Method for making liquid crystal display device with reduced mask steps
EP0997868B1 (en) 1998-10-30 2012-03-14 Semiconductor Energy Laboratory Co., Ltd. Field sequential liquid crystal display device and driving method thereof, and head mounted display
US6519018B1 (en) 1998-11-03 2003-02-11 International Business Machines Corporation Vertically aligned liquid crystal displays and methods for their production
US6617644B1 (en) 1998-11-09 2003-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US7235810B1 (en) 1998-12-03 2007-06-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP2000180891A (ja) 1998-12-11 2000-06-30 Hitachi Ltd 液晶表示装置
TW413949B (en) 1998-12-12 2000-12-01 Samsung Electronics Co Ltd Thin film transistor array panels for liquid crystal displays and methods of manufacturing the same
JP2000193984A (ja) 1998-12-25 2000-07-14 Sony Corp 液晶ライトバルブ装置
US6287899B1 (en) 1998-12-31 2001-09-11 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
JP4215905B2 (ja) 1999-02-15 2009-01-28 シャープ株式会社 液晶表示装置
JP3763381B2 (ja) 1999-03-10 2006-04-05 シャープ株式会社 液晶表示装置の製造方法
TWI255957B (en) 1999-03-26 2006-06-01 Hitachi Ltd Liquid crystal display device and method of manufacturing the same
US6861670B1 (en) 1999-04-01 2005-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having multi-layer wiring
US6630977B1 (en) 1999-05-20 2003-10-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with capacitor formed around contact hole
US6218221B1 (en) 1999-05-27 2001-04-17 Chi Mei Optoelectronics Corp. Thin film transistor with a multi-metal structure and a method of manufacturing the same
JP3787041B2 (ja) * 1999-06-01 2006-06-21 日本放送協会 回り込みキャンセラ
US6583065B1 (en) 1999-08-03 2003-06-24 Applied Materials Inc. Sidewall polymer forming gas additives for etching processes
JP2001085698A (ja) 1999-09-16 2001-03-30 Toshiba Corp 半導体装置の製造方法
US6493050B1 (en) 1999-10-26 2002-12-10 International Business Machines Corporation Wide viewing angle liquid crystal with ridge/slit pretilt, post spacer and dam structures and method for fabricating same
JP3983438B2 (ja) * 1999-12-01 2007-09-26 日本放送協会 回り込みキャンセラ
JP4118484B2 (ja) 2000-03-06 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2001257350A (ja) 2000-03-08 2001-09-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4118485B2 (ja) 2000-03-13 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4700160B2 (ja) 2000-03-13 2011-06-15 株式会社半導体エネルギー研究所 半導体装置
JP4683688B2 (ja) 2000-03-16 2011-05-18 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP4393662B2 (ja) 2000-03-17 2010-01-06 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP4785229B2 (ja) 2000-05-09 2011-10-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7071037B2 (en) 2001-03-06 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
US6806495B1 (en) 2004-10-19
US8188478B2 (en) 2012-05-29
US20110255022A1 (en) 2011-10-20
TW483036B (en) 2002-04-11
US20030138998A1 (en) 2003-07-24
KR20010087348A (ko) 2001-09-15
JP2001250953A (ja) 2001-09-14
US20100171895A1 (en) 2010-07-08
US9099355B2 (en) 2015-08-04
US20050023528A1 (en) 2005-02-03
KR20070103326A (ko) 2007-10-23
US6762082B2 (en) 2004-07-13
US7705354B2 (en) 2010-04-27
KR100800986B1 (ko) 2008-02-11
JP4118484B2 (ja) 2008-07-16
US20120229725A1 (en) 2012-09-13
KR100884230B1 (ko) 2009-02-17
US7973312B2 (en) 2011-07-05
KR100800979B1 (ko) 2008-02-11

Similar Documents

Publication Publication Date Title
KR100800986B1 (ko) 디스플레이 장치 제조 방법
KR100753785B1 (ko) 반도체 디바이스 및 그 제조 방법
KR100744449B1 (ko) 반도체 디바이스 및 그 제조 방법
JP2008209931A (ja) 液晶表示装置
JP2007134730A (ja) 表示装置
JP4128588B2 (ja) 液晶表示装置
JP2006235638A (ja) 液晶表示装置
JP4118705B2 (ja) 半導体装置の作製方法
JP4118704B2 (ja) 液晶表示装置の作製方法
JP5604477B2 (ja) 表示装置
JP2012053467A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20130104

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee