TW518749B - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
TW518749B
TW518749B TW090130244A TW90130244A TW518749B TW 518749 B TW518749 B TW 518749B TW 090130244 A TW090130244 A TW 090130244A TW 90130244 A TW90130244 A TW 90130244A TW 518749 B TW518749 B TW 518749B
Authority
TW
Taiwan
Prior art keywords
effect transistor
channel
channel field
stress
field effect
Prior art date
Application number
TW090130244A
Other languages
English (en)
Inventor
Yukihiro Kumagai
Hiroyuki Ohta
Fumio Ootsuka
Shuji Ikeda
Takahiro Onai
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Application granted granted Critical
Publication of TW518749B publication Critical patent/TW518749B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

518749 A7 ______B7_ 五、發明説明（1 ) 【.發明領域】 (請先閲讀背面之注意事項再填寫本頁) 本發明係關於半導體裝置，特別是關於具有由η通道 型場效電晶體與ρ通道型場效電晶體所構成的互補型場效 電晶體的半導體裝置。 【發明背景】 【習知技藝之說明】 近年來伴隨著資訊通訊機器的發達，L S I等的半導 體裝置所要求的處理能力年年變的嚴格，謀求電晶體的動 作速度的高速化。特別是以η通道型場效電晶體與ρ通道 型場效電晶體所構成的互補型場效電晶體因低消耗功率而 廣泛地被使用，其高速化主要係因構造的微細化而進行， 被加工半導體元件的微影（Lithography )技術的進步支撐 〇 但是，最近所要求的最小加工尺寸（閘極的最小加工 尺寸）在微影所使用的光波長位準（L e v e 1 )以下，更進一 步的微細化加工變的困難。 經濟部智慧財4局員工消費合作社印製 因此，利用使矽結晶歪斜的話電子的遷移率（Moblllty )(有效質量）會變化，在日本特開平1 1〜3 4 0 3 3 7號公報揭不有形成場效電晶體的底層膜使用晶格常數比 石夕還大的砂鍺，藉由在其上使砂層嘉晶（Epitaxial)成長， 給予成爲通道（Channel )部分的矽歪斜以提高遷移率，謀 求電晶體的高速化之方法。 而且，在日本特開平6 - 2 3 2 1 7 0號公報中，揭 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 518749 Α7 Β7 五、發明説明（2) 不，有錯由場效電晶體的聞電極（Gate electrode )的應力控 制’以控制汲極電流的上升延遲之方法。 m ϊ^ϋ I- »^^1 m —I— - —i n I (請先閲讀背面之注意事項再填寫本頁) 【發明槪要】 .在近年的半導體裝置中，場效電晶體的動作速度的高 速化持續進行，爲此的手段之一爲使用晶格常數比矽還大 的砂鍺材料於通道部分的砂底層，給予砂歪斜以提高遷移 率的方法被檢討。 但是，如日本特開平1 1 一 3 4 0 3 3 7號公報若爲 J使結晶的晶格常數不同的材料晶格整合而使其磊晶成長 的話’結晶所產生的歪斜的能量大，在某臨界膜厚以上的 膜厚，有結晶發生差排（D i s 1 〇 c a t i ο η )的問題，或在L S I 等的半導體裝置的製程中，伴隨著因非一般的矽鍺之材料 的導入之新製造裝置的導入之成本增加等實用化不容易。 經濟部智慧財產苟8工消費合作社印製 而且，互補型場效電晶體係由以電子爲載子（Camer )的η通道型場效電晶體與以電洞（H〇ie )爲載子的p通道 型場效電晶體所構成，爲了半導體裝置的高速化，最好謀 求η通道型以及p通道型各個的高速化。 而且，在日本特開平6 — 2 3 2 1 7 0號公報中，成 .爲其對象的電晶體係由化合物半導體所製作的電晶體，現 在L S I或d R A Μ等在主要使用的矽基板上所製作的電 晶體不被考慮，而且，其場效電晶體僅爲η通道型，應力 的控制方向也僅考慮一軸等係不充分。 在如上述，L S I等的半導體裝置中，電晶體的高速 -5- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 518749 A7 一 _ B7_ 五、發明説明（3) (請先閲讀背面之注意事項再填寫本頁) 化.爲必須，惟微影技術也持續接近界線，利用微細化以外 的方法之汲極電流的提高也被檢討，但是有因結晶缺陷或 製造裝置的另行導入而造成的成本問題等。 本發明的目的係有效地實現在具有η通道型場效電晶 體與Ρ通道型場效電晶體的半導體裝置中，η通道型場效 電晶體、Ρ通道型場效電晶體的汲極電流特性優良的半導 體裝置。 本案發明者們測定場效電晶體的汲極電流的應力依存 性，明瞭在η通道型場效電晶體、ρ通道型場效電晶體其 應力依存性不同。 此外，在本說明書中氮化矽係以S 1 Ν、氧化矽係以 S i〇2表不。 圖2係顯示η通道型場效電晶體以及ρ通道型場效電 晶體的汲極電流的應力依存性的實驗結果圖。 經濟部智慧財4笱員工消費合作社印製 圖2所示的結果係對在S i ( 0 0 1 )面上’令汲極電流 平行於< 1 0 0 >軸流動而形成的電晶體進行應力負荷實 驗。此外，所評價的場效電晶體的閘極長爲0 . 2 // m。 而且，應力的方向係對流過場效電晶體的通道之汲極電流 ，平行方向的通道面內一軸應力（平行於通道的應力）’ 與對汲極電流直角方向的通道面內一軸應力（垂直於通道 的應力），應力的符號正爲拉伸應力、負爲壓縮應力。 在圖二中，η通道型場效電晶體的情形對拉伸應力汲 極電流增加（平行於通道的應力約4 % / 1 〇 〇 Μ P a 、 垂直於通道的應力約2 % / 1 Ο Ο Μ P a )。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -6 - 518749 A7 B7 經濟部智慧財產笱員工消費合作社印製 五、發明説明（4) .另一方面，明瞭P通道型場效電晶體的情形對垂直於 通道，汲極電流增加（約4 % / 1 Ο Ο Μ P a )、對平行 於通道的方向，汲極電流減少（約7 % / 1 Ο Ο Μ P a ) ο 而且，由此結果對通道面內的二軸應力的情形，η通 道型場效電晶體與絕對値無關，對拉伸應力汲極電流增加 ，相反地Ρ通道型場效電晶體對於絕對値相同的二軸應力 作用的情形，可考慮爲對壓縮應力增加。 在彈性變形內的議論應力與歪斜有比例關係。因此， 上述實驗結果例如對η通道型場效電晶體施加平行於通道 的拉伸應力的情形，汲極電流增加可考慮爲構成通道的矽 結晶晶格與應力負荷前比較，在通道面內平行拉伸方向歪 斜，故電子的遷移率增加。 即本案發明者們明暸η通道型場效電晶體、ρ通道型 場效電晶體的汲極電流特性係依存於構成通道的矽結晶晶 格所產生的歪斜方向以及絕對値。此外，矽結晶所產生的 歪斜可利用Τ Ε Μ (穿透式電子顯微鏡，Transmission Electon Microscope)或電子線繞射或拉曼光譜法（Raman spectroscopy )等來測定。 但是，在如電晶體的多層膜的疊層構造發生因材料間 的線膨脹係數不同所造成的熱應力或晶格常數不同或結晶 化時的膜收縮等所造成的固有應力（Intrinsic stress)，在 構造內部發生殘留應力。一般，年年微細化進行的場效電 晶體係以其閘極長來表現世代。 本纸張尺度適用中國國家標準（CNS〉A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝. 訂
/V 518749 A7 B7__ 五、發明説明（5 ) f請先閲讀背面之注意事項再填寫本頁} 本案發明者們明暸進行場效電晶體構造的應力解析， 若閘極的加工尺寸縮小進行的話，藉由構造的微細化或新 材料的利用等，構造內部所產生的應力變大。特別是閘極 長爲0 · 1 // m世代的場效電晶體，因淺渠溝元件隔離（ STI:Shallow Trench Isolation)所造成的氧化起因應力、金屬 矽化物（Silicide )的反應感應應力、多晶矽的結晶化應力等 成爲應力的產生源。 圖2 4係顯示藉由有限元素法應力解析閘極長各世代 的場效電晶體的通道部分的應力之結果圖。在圖2 4中閘 極長較大的2 // m世代的電晶體，閘極下的通道部分所產 生的應力低，但若爲閘極長爲0 . 2 5 // m以下的世代的 電晶體的話，應力急遽地升高，在0 . 1 # m世代達到2 // m世代的約3倍。關於場效電晶體所產生的應力之對電 晶體特性的影響被硏究。例如關於場效電晶體的特性之一 的互導（M u t u a 1 c ο n d u c t a n c e) (G m)的應力依存性的硏究被進 行（Akemi Hamada et al.，IEEE Trans . Electron Devices， vol . 38, No4, pp · 895-900，1991) ° 經濟部智慧財1局8工消費合作社印製 但是，習知場效電晶體的特性因應力而變動並未成爲 問題。此點可考慮爲0 · 2 5 // m以前即0 . 2 5 // m以 上的場效電晶體如圖2 4所示，電晶體的構造所產生的應 力小。 再者，也可考慮爲對電晶體其應力的感受性也低。 圖2 5係比較上述文獻（Akemi Hamada et al ·，IEEE Trans . Electron Devices, vol . 38, No4, pp . 89 5- 900, 1 99 1) 本纸張尺度適用中國國家標準（CNS ) A4規格（210X297公董) 7〇1 518749 Α? Β7 五、發明説明（6) 的互導Gm的應力依存性的實驗結果（閘極長：2 v m )，與 本案發明者們的G m的應力依存性的實驗結果（閘極長： 0 · 2 // m )所顯示的圖。 此外，圖2 5中的比較係以對η通道型場效電晶體的 平行於通道的方向的應力負荷來進行。對閘極長爲2 " m 世代的電晶體，閘極長爲0 · 2 // m世代的電晶體對應力 的G m的依存性約四倍大。即顯示因電晶體的世代的進行 ，對應力的電晶體特性的感受性升高。 而且，如果依照應力解析，形成於場效電晶體的S 1 基板的通道部分的基板深度方向的應力分布在閘電極附近 形成有應力集中場。閘極長小的0 . 1 // m世代的電晶體 的擴散層的形成區域與習知的閘極長大的電晶體比較，接 近基板表面形成於淺區域。其結果0 · 1 // m世代的電晶 體可考慮爲元件動作區域易受應力的影響。 因此，本案發明者們對於場效電晶體構造，進行利用 有限元素法的應力解析，關於構成場效電晶體的材料以及 其周邊材料給予流過汲極電流的通道部分的應力之影響， 進行感度解析。 其結果，本案發明者們明瞭由頂面內包閘電極的膜與 金屬砂化物膜、閘電極以及側壁（S i de wa 11 )分別對通道部 分的應力的影響大。 藉由本發明，明暸對於例如通道部分的應力作用於拉 伸應力側，可藉由覆蓋閘電極的S i N膜固有應力的增大 ，或其膜厚的增加或金屬矽化物膜厚的增加，或閘電極膜 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -Θ (請先閱讀背面之注意事項再填寫本頁) 裝. 、π 經濟部智慧財產笱員工消費合作社印製 518749 A7 ___B7 五、發明説明（7) 固·有應力的增大或S T I的氧化起因應力的降低來達成（ 圖3 ?圖7 )。 (請先閱讀背面之注意事項再填寫本頁) 但是，S i N的膜應力其膜的鈾刻速率（Etching )與如後述的圖8所不有關係，對於鈾刻速率大的膜應力 高也是本案發明者們所明瞭的。 鑒於上述事項，構成如以下的狀態較佳。 在具有形成於基板上的n通道型場效電晶體與p通道 型場效電晶體的半導體裝置中，沿著上述n通道型場效電 晶體的通道部的汲極電流所流過的方向的方向之殘留應力 較沿著上述Ρ通道型場效電晶體的通道部的汲極電流所流 過的方向的方向之殘留應力，在拉伸應力側大。 或者，在具有形成於基板上的η通道型場效電晶體與 Ρ通道型場效電晶體的半導體裝置中，沿著上述η通道型 場效電晶體的通道部的汲極電流所流過的方向的方向之殘 留應力爲拉伸應力，沿著上述ρ通道型場效電晶體的通道 部的汲極電流所流過的方向的方向之殘留應力爲壓縮應力 〇 經濟部智慧財產局員工消費合作钍印製 據此，因η通道型、ρ通道型都可提高汲極電流特性 ，故可實現作爲全體的性能優良的半導體裝置。 而且，本發明的半導體裝置可實現抑制缺陷等的可靠 度高的半導體裝置。 而且，在具有形成於基板上的η通道型場效電晶體與 Ρ通道型場效電晶體的半導體裝置中，上述各電晶體係內 包閘電極具備延伸到接鄰於源極/汲極區域的位置的絕緣 -10- 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） 518749 A7 ____B7 五、發明説明（8) 膜上述η通道型場效電晶體的上述絕緣膜具有比上述p 通道型場效電晶體的上述絕緣膜還大的拉伸應力。 上述接鄰的位置係指例如上述絕緣膜覆蓋於上述源極 /汲極區域的上部的狀態。在源極/汲極區域形成有金屬 矽化物區域的情形，可用以覆蓋於該區域而形成。 爲了採取上述任何形態，具體上採取以下的構成較佳 〇 (1 )、一種半導體裝置，係具有形成於基板上的η 通道型場效電晶體與Ρ通道型場效電晶體，其特徵爲： 該各電晶體係內包閘電極，具備延伸到接鄰於源極/ 汲極區域的位置的絕緣膜，該絕緣膜係以氮化矽爲主成分 ，該η通道型場效電晶體的該絕緣膜的膜厚與該ρ通道型 場效電晶體的該絕緣膜的膜厚不同。 據此，整體上可高具備η通道型場效電晶體與ρ通道 型場效電晶體的半導體裝置的電流特性。再者，藉由該構 成，即使因該絕緣膜的調整變更也不影響電流特性，故可 有效地達成上述效果。 此外，例如該絕緣膜具有比該Ρ通道型場效電晶體的 該絕緣膜還大的拉伸應力。 例如該η通道型場效電晶體以及ρ通道型場效電晶體 的絕緣膜爲殘留拉伸應力的情形，係令η通道型場效電晶 體的絕緣膜比Ρ通道型場效電晶體的絕緣膜還厚。而且， 例如η通道型場效電晶體以及ρ通道型場效電晶體的絕緣 膜爲殘留壓縮應力的情形，係令η通道型場效電晶體的絕 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） _ 一 (請先閲讀背面之注意事項再填寫本頁) .裝. 訂 經濟部智慧財產局員工消費合作社印¾ 518749 A7 —___B7 五、發明説明（9) 緣.膜比P通道型場效電晶體的該絕緣膜還薄。絕緣膜厚度 例如以半導體裝置中的平均膜厚爲基礎來比較也可以。 (請先閲讀背面之注意事項再填寫本頁} 或者，在該半導體裝置中，該絕緣膜係以氮化矽爲主 成分’該P通道型場效電晶體的該絕緣膜係比該n通道型 場效電晶體的該絕緣膜還多含有矽（s 1 )、氮（ν )、 氧（〇）、M(Ar)、氦（He)、鍺（Ge)之內至 少一個。 (2 )、而且，最好在上述（1 )中，該絕緣膜係以 氮化矽爲主成分，接鄰於此絕緣膜的源極/汲極區域而延 伸的部分面積’係該η通道型場效電晶體的該絕緣膜與該 Ρ通道型場效電晶體的該絕緣膜不同。 取代上述面積比較覆蓋於源極/汲極區域的長度也可 .以。 具體上例如η通道型場效電晶體以及ρ通道型場效電 晶體的絕緣膜爲殘留拉伸應力的情形，令η通道型場效電 晶體的絕緣膜面積比該ρ通道型場效電晶體的絕緣膜面積 大。 經濟部智慧財產岛員工消費合作社印製 而且，例如η通道型場效電晶體以及ρ通道型場效電 晶體的絕緣膜爲殘留壓縮應力的情形，令η通道型場效電 晶體的絕緣膜面積比Ρ通道型場效電晶體的絕緣膜面積小 。上述面積例如以半導體裝置中的平均面積爲基礎來比較 也可以。 此外，取代上述面積比較由絕緣膜的源極橫穿汲極的 方向的長度也可以。具體上例如η通道型場效電晶體以及 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） -12 - 518749 經濟部智慧財產苟員工消費合作社印製 A7 B7五、發明説明（1〇) P .通道型場效電晶體的絕緣膜爲殘留拉伸應力的情形，令 η通道型場效電晶體的絕緣膜長度比該p通道型場效電晶 體的絕緣膜長度長。 而且，例如η通道型場效電晶體以及ρ通道型場效電 晶體的絕緣膜爲殘留壓縮應力的情形，令η通道型場效電 晶體的絕緣膜長度比Ρ通道型場效電晶體的絕緣膜長度小 〇 據此，整體上可提高具備η通道型場效電晶體與ρ通 道型場效電晶體的半導體裝置的電流特性。再者，藉由上 述構成，即使因該絕緣膜的調整變更也不影響電流特性， 故可有效地達成上述效果。 (3 ) 、一^種半導體裝置’係具有形成於基板上的η 通道型場效電晶體與Ρ通道型場效電晶體，該電晶體在源 極或汲極區域形成有金屬矽化物區域，該η通道型場效電 晶體的金屬矽化物區域的膜厚比該ρ通道型場效電晶體的 金屬矽化物區域的膜厚還厚。 該膜厚以半導體裝置中的平均膜厚爲基礎來比較也可 以。 據此，除了作爲上述全體的提高效果外，藉由上述構 成，即使因該絕緣膜的調整變更也不影響電流特性，故可 有效地達成上述效果。 (4 )、最好在上述（3 )中，該金屬矽化物區域的 主成分爲鈷矽化物（C 〇 S i 2 )或鈦矽化物（Τ 1 S 1 )或鎳矽化物。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ~ΪΤΙ (請先閱讀背面之注意事項再填寫本頁) 518749 A7 B7 五、發明説明（11) (請先閲讀背面之注意事項再填寫本頁) (5 )、此外其他形態，一種半導體裝置，係具有形 成於基板上的η通道型場效電晶體與p通道型場效電晶體 ，該η通道型場效電晶體的閘電極比該ρ通道型場效電晶 體的閘電極還具有大的壓縮膜應力。 (6 )、一種半導體裝置，係具有形成於基板上的η 通道型場效電晶體與Ρ通道型場效電晶體，包含於該η通 道型場效電晶體的該閘電極之雜質在該矽基板的主平面的 直角方向具有濃度斜率，包含於該ρ通道型場效電晶體的 該閘電極之雜質在該矽基板的主平面的直角方向於測定界 限內不具濃度斜率，或具有比該η通道型場效電晶體的該 閘電極中的濃度斜率還少的斜率。 例如η通道型場效電晶體的閘電極的雜質濃度，在矽 基板的主平面的直角方向具有濃度斜率，Ρ通道型場效電 晶體的閘電極的雜質濃度分布在矽基板的主平面的直角方 向爲均一。 經濟部智慧財4笱員工消費合作社印製 (7 )、一種半導體裝置，係具有形成於基板上的η 通道型場效電晶體與Ρ通道型場效電晶體，該η通道型場 效電晶體的該閘電極之平均結晶粒徑比該Ρ通道型場效電 晶體的該閘電極之平均結晶粒徑小。 據此，整體上可提高具備η通道型場效電晶體與ρ通 道型場效電晶體的半導體裝置的電流特性。再者藉由上述 構成，因位於通道部正上方的閘電極藉由調整結晶粒徑以 控制應力，故可有效地對通道部課以應力。 (8 )、一種半導體裝置，係具有形成於基板上的η 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ 297公釐） _ 14 _ 518749 Α7 Β7 五、發明説明（ (請先閱讀背面之注意事項再填寫本頁) 通.道型場效電晶體、p通道型場效電晶體以及電性隔離接 鄰的電晶體兀件之兀件隔離手段，該η通道型場效電晶體 的通道部分與該元件隔離手段的距離比該ρ通道型場效電 晶體的通道部分與該元件隔離手段的距離大。 據此，整體上可提高具備η通道型場效電晶體與ρ通 道型場效電晶體的半導體裝置的電流特性。再者藉由上述 構成’因右調整罩幕圖案（Mask pattern)即可，故可容易 有效地達成上述效果。 (9 )、一種半導體裝置，係具有形成於基板上的n 通道型場效電晶體與ρ通道型場效電晶體，對該η通道型 場效電晶體的通道部照射雷射時的拉曼光譜的拉曼位移比 對該Ρ通道型場效電晶體的通道部照射雷射時的拉曼光譜 的拉曼位移小。 例如利用Τ Ε Μ觀察η通道型場效電晶體的通道部時 的結晶晶格間隔比利用Τ Ε Μ觀察ρ通道型場效電晶體的 通道部時的結晶晶格間隔寬。 經濟部智慧財產笱員工消費合作钍印製 上述各試樣最好使用沿著像橫穿源極/汲極的方向而 形成的試樣。 (10) 、最好在上述（1 )中，該絕緣膜係以氮化 矽爲主成分，該η通道型場效電晶體的該絕緣膜的蝕刻速 率與該Ρ通道型場效電晶體的該絕緣膜的鈾刻速率不同。 例如該η通道型場效電晶體側的該絕緣膜的鈾刻速率 比該Ρ通道型場效電晶體的絕緣膜的鈾刻速率還小。 (11) 、一種半導體裝置的製造方法，係具有形成 本紙張尺度適用中國國家標準（CNs ) Α4規格（210X297公釐） _巧· 518749 A7 B7 五、發明説明（θ 於.基板上的η通道型場效電晶體與ρ通道型場效電晶體， 包含： 在該基板上形成元件隔離構造之製程； 請 先 閲 讀 背 之 注 意 事 填 本 頁 在被該元件隔離構造隔離的區域形成η通道型場效電 晶體的閘電極以及Ρ通道型場效電晶體的閘電極之製程； 在該閘電極之上形成覆蓋閘電極的絕緣層之製程；以 及 在該η通道型場效電晶體的通道部較該ρ通道型場效 電晶體的通道部，於聯絡源極與汲極的方向使拉伸應力殘 留的製程。 而且其他形態，一種半導體裝置的製造方法，係具有 形成於基板上的η通道型場效電晶體與ρ通道型場效電晶 體，包含： 在該基板上形成元件隔離構造之製程； 在被該元件隔離構造隔離的區域形成η通道型場效電 晶體的閘電極以及Ρ通道型場效電晶體的閘電極之製程； 以及 經濟部智慧財產笱員工消費合作社印製 令在該閘電極之上覆蓋閘電極的絕緣層，其該Ρ通道 型場效電晶體的絕緣層比該η通道型場效電晶體的絕緣層 還多含有矽、氮、氧、氬、氨、鍺之中至少一個之製程° 其他，藉由蝕刻使一方的前述絕緣膜的厚度變薄/增 厚也可以。而且，在形成閘電極後導入雜質到η通道型場 效電晶體的閘電極也可以。具有令η通道型場效電晶體的 電極的粒徑比Ρ通道型場效電晶體的電極的粒徑小之製程 -16- 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） 518749 經濟部智慧財1笱3工消費合作Ti印製 A7 B7五、發明説明（Μ 也.可以。 丨 例如，詳細而言在前述η通道型場效電晶體與前述p 通道型場效電晶體的上部形成有具有拉伸應力的絕緣膜的 情形，在位於第一 Ρ通道型場效電晶體與接鄰於該第一 Ρ 通道型場效電晶體的第二Ρ通道型場效電晶體之間的區域 ，形成有比形成於該第一或第二Ρ通道型場效電晶體上的 該絕緣膜的厚度還薄的該絕緣膜，或令該絕緣膜非設置而 倉虫刻。 在前述η通道型場效電晶體與前述ρ通道型場效電晶 體的上部形成有具有壓縮應力的絕緣膜的情形，在位於對 應該第一 Ρ通道型場效電晶體的第一 η通道型場效電晶體 與對應該第二Ρ通道型場效電晶體的第二η通道型場效電 .晶體之間的區域，形成有比形成於位於第一 Ρ通道型場效 電晶體與接鄰於該第一 Ρ通道型場效電晶體的第二Ρ通道 型場效電晶體之間的區域之該絕緣膜還薄的該絕緣膜，或 令該絕緣膜非設置而蝕刻。 或者，一種半導體裝置，係具有形成於基板上的η通 道型場效電晶體與Ρ通道型場效電晶體，接鄰於該η通道 型場效電晶體的閘電極的縱向方向側面的絕緣膜的膜質’ 與接鄰於該Ρ通道型場效電晶體的閘電極的縱向方向側面 的絕緣膜的膜質不同。 或者，一種半導體裝置，係具有形成於基板上的η通 道型場效電晶體與Ρ通道型場效電晶體，接鄰於該η通道 型場效電晶體的閘電極的縱向方向側面的絕緣膜的膜應力 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） _ 17 - ----------- (請先閲讀背面之注意事項再填寫本頁)
、1T 518749 Α7 Β7 經濟部智慧財產笱員工消費合作社印製 五、發明説明（均 比接鄰於該p通道型場效電晶體的閘電極的縱向方向側 面的絕緣膜的膜應力，其拉伸應力側大。 最好在上述中，上述絕緣膜係以氮化矽爲主成分。 (1 2 ).、一種半導體裝置，係具有形成於基板上的 η通道型場效電晶體與p通道型場效電晶體，內包該各電 晶體的閘電極，對於延伸到接鄰於源極/汲極區域的絕緣 膜的膜應力爲拉伸應力的情形，接鄰於閘電極的縱向方向 側面的絕緣膜的楊氏係數，ρ通道型場效電晶體係比η通 道型場效電晶體小， 內包該各電晶體的閘電極，對於延伸到接鄰於源極/ 汲極區域的絕緣膜的膜應力爲壓縮應力的情形，接鄰於閘 電極的縱向方向側面的絕緣膜的楊氏係數，ρ通道型場效 電晶體係比η通道型場效電晶體大。 據此，整體上可提高具備η通道型場效電晶體與ρ通 道型場效電晶體的半導體裝置的電流特性。再者，藉由上 述構成，即使因該絕緣膜的調整變更也不影響電流特性， 故可有效地達成上述效果。 (13) 、最好在上述（1 2 )中，接鄰於閘電極的 縱向方向側面的絕緣膜的楊氏係數大的絕緣膜的材質係以 氮化矽爲主成分，楊氏係數小的絕緣膜的材質係以氧化矽 爲主成分。 (14) 、一種半導體裝置，係具有形成於基板上的 η通道型場效電晶體與ρ通道型場效電晶體， 具有複數個該η通道型場效電晶體與該ρ通道型場效 (請先閱讀背面之注意事 項再填· :寫本頁) 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） -18- 518749 Α7 Β7 五、發明説明（1弓 電.晶體， 在該η通道型場效電晶體與該p通道型場效電晶體的 上部形成有具有拉伸應力的絕緣膜， 在位於第一 p通道型場效電晶體與接鄰於該第一 ρ通 道型場效電晶體的第二ρ通道型場效電晶體之間的區域， 形成有比形成於該第一或第二ρ通道型場效電晶體上的該 絕緣膜的厚度還薄的該絕緣膜，或令該絕緣膜非設置。 此外，5亥半導體裝置最好形成接鄰該η通道型場效電 晶體而配置的η通道型場效電晶體區域，與接鄰該ρ通道 型場效電晶體而配置的Ρ通道型場效電晶體區域。 而且換言之，在該η通道型場效電晶體的閘電極與該 Ρ通道型場效電晶體的閘電極上部形成有具有拉伸應力的 第一絕緣膜（例如前述應力控制膜），在位於第一 ρ通道 型場效電晶體與接鄰於該第一 Ρ通道型場效電晶體的第二 ρ通道型場效電晶體的區域，形成有比該第一絕緣膜的厚 度還薄的該第一絕緣膜，或令該第一絕緣膜非設置。而且 ，在該第一絕緣膜上可形成成分不同的第二絕緣膜（例如 層間絕緣膜（I n t e r m e t a 1 d i e 1 e c t r i c f i 1 m )。 此外，其他在具有埋入於半導體主表面的絕緣層的場 (Field )區域，與被各個該場區域包圍的第一到第四主動 區域（Active area )，與形成於該第一、第二主動區域的第 一、第二P通道型場效電晶體，與形成於該第三、第四主 動區域的第三、第四η通道型場效電晶體，與上述第一到 第四電晶體中，具備內包閘電極延伸於接鄰於源極/汲極 本紙張尺度適用中國國家標準（CNS ) A4規格（210x297公釐） (請先閲讀背面之注意事項再填. :寫本頁) 經濟部智慧財產¾員工消費合作社印製 -19- 518749 Α7 Β7 五、發明説明（功 (請先閲讀背面之注意事項再填寫本頁) 區域的位置的膜應力爲拉伸應力的絕緣膜，該第一、第二 主動區域係使該第一、第二電晶體的汲極電流與主要流動 的方向一致而中介該場而接鄰配置，該第三、第四主動區 域係使該第一、第二電晶體的汲極電流與主要流動的方向 一致而中介該場而接鄰配置，該絕緣膜係內包第一到第四 電晶體，在被夾在該第一、第二主動區域的場區域中配設 有狹縫（Slit )。 (15)、一種半導體裝置，係具有形成於基板上的 η通道型場效電晶體與p通道型場效電晶體，具有複數個 該η通道型場效電晶體與該ρ通道型場效電晶體，在該η 通道型場效電晶體與該Ρ通道型場效電晶體的上部形成有 具有拉伸應力的絕緣膜， 經濟部智慧財1¾員工消費合作社印製 在位於第一 Ρ通道型場效電晶體與接鄰於該第一 Ρ通 道型場效電晶體的第二Ρ通道型場效電晶體之間的區域， 形成有比形成於位於對應該第一 Ρ通道型場效電晶體的第 一 η通道型場效電晶體與對應該第二ρ通道型場效電晶體 的該第二η通道型場效電晶體之間的區域之該絕緣膜還薄 的該絕緣膜，或令該絕緣膜非設置。 此外，該絕緣膜係指例如相當於應力控制膜。而且， 在該應力控制膜上可使其形成有層間絕緣膜。 或者，一種半導體裝置，係具有形成於基板上的η通 道型場效電晶體與Ρ通道型場效電晶體，具有複數個該η 通道型場效電晶體與該Ρ通道型場效電晶體，在該η通道 型場效電晶體與該Ρ通道型場效電晶體的上部形成有具有 -20- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 518749 Α7 Β7 五、發明説明（句 拉.伸應力的絕緣膜， (請先閲讀背面之注意事項再填寫本頁) 在位於第一 P通道型場效電晶體與接鄰於該第一 P通 道型場效電晶體的第二P通道型場效電晶體之間的區域， 形成有比形成於位於該第一 P通道型場效電晶體與對應該 第一 P通道型場效電晶體的第一 η通道型場效電晶體之間 的區域之該絕緣膜的厚度還薄的該絕緣膜，或令該絕緣膜 非設置。 此外，在前述任何形態中，在配置有該第一 Ρ通道型 場效電晶體的主動區域與配置有對應該主動區域的第一 η 通道型場效電晶體的主動區域之間，可形成有該應力控制 膜。而且，在該η通道型場效電晶體的上部可配置該應力 控制膜。 或者，在位於第一 Ρ通道型場效電晶體與第二Ρ通道 型場效電晶體之間的區域，形成有比配置於該第一 η通道 型場效電晶體上部的該絕緣膜（例如該應力控制膜）的厚 度還薄的該應力控制膜。 經濟部智慧財凌笱員工消費合作社印製 或者，在與第一 Ρ通道型場效電晶體的閘電極的縱向 方向交叉（例如直交）的方向的區域，形成有比形成於該 第一 η通道型場效電晶體上部的該絕緣膜（例如該應力控 制膜）還薄的該絕緣膜，或可令該絕緣膜非設置。或者再 者，與該第一 ρ通道型場效電晶體的該閘電極的縱向方向 交叉（例如直交）的方向的區域，在接鄰於形成有該第一 Ρ通道型場效電晶體的主動區域的場區域，形成有比與該 第一 η通道型場效電晶體的閘電極的縱向方向交叉（例如 -21 - 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） 518749 經濟部智慧財4¾員工消費合作fi印製 A7 B7五、發明説明（1令 直.交）的方向的區域，在接鄰於形成有該第一 η通道型場 效電晶體的主動區域的場區域的絕緣膜還薄的該絕緣膜， 或令該絕緣膜非設置。 或者，其他形態在與第一 Ρ通道型場效電晶體的閘電 極的縱向方向交叉（例如直交）的方向的區域，形成有形 成於該第一 Ρ通道型場效電晶體上部的該絕緣膜（例如該 應力控制膜）還薄的該絕緣膜，或令該絕緣膜非設置。 (16)、一種半導體裝置，係具有形成於基板上的 η通道型場效電晶體與ρ通道型場效電晶體， 具有複數個該η通道型場效電晶體與該ρ通道型場效 電晶體， 在該η通道型場效電晶體與該ρ通道型場效電晶體的 .上部形成有具有壓縮應力的絕緣膜， 在位於對應該第一 Ρ通道型場效電晶體的第一 η通道 型場效電晶體與對應該第二Ρ通道型場效電晶體的第二η 通道型場效電晶體之間的區域，形成有比形成於位於第一 Ρ通道型場效電晶體與接鄰於該第一 Ρ通道型場效電晶體 的第二ρ通道型場效電晶體之間的區域之該絕緣膜還薄的 該絕緣膜，或令該絕緣膜非設置。 或者，在位於該第一 Ρ通道型場效電晶體與對應該第 一 Ρ通道型場效電晶體的第一 η通道型場效電晶體之間的 區域，形成有比形成於位於第一 Ρ通道型場效電晶體與接 鄰於該第一 ρ通道型場效電晶體的第二Ρ通道型場效電晶 體之間的區域之該絕緣膜還薄的該絕緣膜"或令該絕緣膜 本纸張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） __ 22 (請先閱讀背面之注意事項再填寫本頁) 518749 A7 ^^______B7_ 五、發明説明（2〇 非嚴置。 (請先閲讀背面之注意事項再填寫本頁) 或者，在具有埋入於半導體主表面的絕緣層的場區域 ’與被各個該場區域包圍的第一到第三主動區域，與形成 於該第一、第二主動區域的第一、第二p通道型場效電晶 體與形成於該第三主動區域的第三η通道型場效電晶體 ’與上述第一到第三電晶體中，具備內包閘電極延伸於接 鄰於源極/汲極區域的位置的膜應力爲壓縮應力的絕緣膜 ’該第一、第二主動區域係使該第一、第二電晶體的汲極 電流與主要流動的方向一致而中介該場而接鄰配置，該絕 /緣膜係內包該第一到第三電晶體，使在接鄰於該第一、第 二主動區域的場區域上的該第一、第二電晶體的汲極電流 與主要流動的方向成直角的方向與接鄰於該第三主動區域 的場區域周圍配設有狹縫。 或者，在位於第一 η通道型場效電晶體與第二η通道 型場效電晶體之間的區域，形成有比配置於第一 Ρ通道型 場效電晶體上部的該絕緣膜（例如該應力控制膜）的厚度 還薄的該應力控制膜。 經濟部智慧財產苟員工消費合作钍印製 或者，在位於第一 Ρ通道型場效電晶體的閘電極的縱 向方向區域的區域，形成有比形成於該第一 η通道型場效 電晶體上部的該絕緣膜（例如該應力控制膜）還薄的該絕 緣膜，或可令該絕緣膜非設置。 或者再者，與該第一 η通道型場效電晶體的閘電極的 縱向方向交叉（例如直交）的方向的區域，在接鄰於形成 有該第一 η通道型場效電晶體的主動區域的場區域.，形成 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X 297公釐） -23 - 518749 Α7 Β7 經濟部眢慧財1局員工消費合作社印製 五、發明説明（21) 有比與該第一 p通道型場效電晶體的該閘電極的縱向方向 交叉（例如直交）的方向的區域，在接鄰於形成有該第一 p通道型場效電晶體的主動區域的場區域的該絕緣膜還薄 的該絕緣膜，或令該絕緣膜非設置。 (17)、在該半導體裝置，該絕緣膜係以氮化矽爲 主成分。 此外，調查公知例爲了對通道部課以應力，以下的關 聯技術被抽出，惟未發現哪一個能完成本案發明的構成以 及作用功效。 例如，日本特開平6 0 - 5 2 0 5 2號公報揭示有將 通道部的底層在P通道部之下、η通道部之下分別配置製 作成尖晶石（Spinel )層、S 1〇2層，日本特開平7-3 2 1 2 2號公報、日本特開平1 0 - 9 2 9 4 7號公報 、日本特開平2 0 〇〇一 2 4 3 8 5 4號公報、日本特開 平2 0 0 0 - 1 6 0 5 9 9號公報揭示有令p通道爲配置 S1層於底層的S1Ge層，令η通道爲配置S1Ge層 於底層的S 1層而分別製作。但是，因對底層區域（比通 道部的電流所流過的區域還下的區域（例如離與閘極絕緣 膜的界面約5 n m以上，距離與閘極絕緣膜相反方向的區 域））插入層，故在其端部發生缺陷的話有影響電特性之 虞。而且，曰本特開平2〇0 0 — 3 6 5 6 7號公報、日 本特開平2 0 0 〇 - 3 6 6〇5號公報、日本特開平 2 0 0 1 - 2 4 4 6 8號公報揭示有接鄰於P Μ〇S部的 電晶體的元件隔離部控制L〇C〇S的氧化量而加壓，但 (請先閱讀背面之注意事項存填寫本頁) •裝· 訂 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） -24- 518749 A7 B7 五、發明説明（ 是.因利用L〇C〇S ’故很難有效地對應高積集化，有分 別製作造成製程的大幅提昇之虞。 (請先閱讀背面之注意事項再填寫本頁) 【圖式之簡單說明】 圖1係顯示本發明的第一實施例之半導體裝置的剖面 之模式圖。 圖2係顯示η通道型以及p通道型場效電晶體的汲極 電流的應力依存性的實驗結果圖。 圖3係顯示解析由頂面內包閘電極的S 1 Ν膜的固有 應力給予通道部分的應力之影響的結果圖。 圖4係顯示解析由頂面內包閘電極的S i Ν膜的膜厚 給予通道部分的應力之影響的結果圖。 圖5係顯示解析金屬矽化物的膜厚給予通道部分的應 力之影響的結果圖。 圖6係顯示解析閘電極的固有應力給予通道部分的應 力之影響的結果圖。 經濟部智慧財產局員工消費合作社印製 圖7係顯示解析S T I的氧化起因應力給予通道部分 的應力之影響的結果圖。 圖8係顯示S 1 N膜應力的蝕刻速率依存性的實驗結 果圖。 圖9係顯示本發明的第一實施例之半導體裝置的剖面 之模式圖。 圖1 0係顯示本發明的其他第一實施例之半導體裝置 的剖面之模式圖。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -25 - 518749 A7 _____B7 _ 五、發明説明（^ ^ ^ 圖1 1係顯示本發明的其他第一實施例之半導體裝置 的製程的一部分之剖面模式圖。 {請先閲讀背面之注意事項再填寫本頁) 圖1 2係顯示本發明的其他第一實施例之半導體裝置 的製程的一部分之剖面模式圖。 圖1 3係顯示本發明的其他第一實施例之半導體裝置 的製程的一部分之剖面模式圖。 圖1 4係顯示本發明的第二實施例之半導體裝置的剖 面之模式圖。 圖1 5係顯示本發明的第二實施例之半導體裝置的平 面模式圖。 圖1 6係顯示本發明的第三實施例之半導體裝置的剖 面之模式圖。 圖1 7係顯示本發明的第四實施例之半導體裝置的剖 面之模式圖。 圖1 8係顯示本發明的第五實施例之半導體裝置的剖 面之模式圖。 經濟部智慧財1¾員工消費合作钍印紫 圖1 9係顯示本發明的第五實施例之半導體裝置的製 程的一部分之剖面模式圖。 圖2 0係顯示本發明的第五實施例之半導體裝置的製 程的一部分之剖面模式圖。 圖2 1係顯示本發明的第五實施例之半導體裝置的製 程的一部分之剖面模式圖。 圖2 2係顯示本發明的第六實施例之半導體裝置的剖 面之f旲式圖。 -26- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 518749 Α7 Β7 五、發明説明（2力 圖2 3係顯示本發明的第六實施例之半導體裝置的平 面模式圖。 圖2 4係顯示解析閘極長各世代的通道部分的應力之 結果圖。 圖2 5係顯示顯示對因場效電晶體的世代所產生的互 導（.G m )的應力的依存性的不同的實驗結果圖。 圖2 6係顯示本發明的第七實施例之半導體裝置的剖 面之模式圖。 圖2 7係顯示解析側壁的膜應力給予通道部分的應力 之影響的結果圖。 圖2 8係顯示本發明的第八實施例之半導體裝置的剖 面之模式圖。 圖2 9係顯示解析側壁的材料給予通道部分的應力之 影響的結果圖。 圖3 0係顯示本發明的第九實施例之半導體裝置的剖 面之模式圖。 圖3 1係顯示在本發明的第一實施例之半導體裝置中 ，形成接觸插塞或配線等的一例的剖面之模式圖。 圖3 2係本發明的第十實施例之半導體裝置的電路圖 〇 Η 3 3係本發明的第十實施例之半導體裝置的平面模 式圖（圖3 4的部分擴大圖）。 Η 3 4係本發明的第十實施例之半導體裝置的平面模 式圖。 (請先閱讀背面之注意事項再填寫本頁) •裝. 訂 經濟部一曰慧財產局員工消費合作社印製 本纸張尺度適用中國國家標準（CNS ) A4規格（210X297公董） -27- 518749 A7 _ B7 五、發明説明（2$ 圖3 5A、3 5B、3 5 C係顯示本發明的第十實施 例之半導體裝置的剖面之模式圖。 (請先閱讀背面之注意事項再填寫本頁) 圖3 6係本發明的第十一實施例之半導體裝置的平面 丰旲式圖（圖3 7的部分擴大圖）。 圖3 7係本發明的第十一實施例之半導體裝置的平面 模式圖。 圖3 8 A、3 8 B、3 8 C係顯示本發明的第十一實 施例之半導體裝置的剖面之模式圖。 圖3 9係顯示本發明的第十實施例之半導體裝置的製 程的一部分之剖面模式圖。 圖4 0係顯示本發明的第十實施例之半導體裝置的製 程的一部分之剖面模式圖。 圖4 1係顯示本發明的第十實施例之半導體裝置的製 程的一部分之剖面模式圖。 圖4 2係顯示本發明的第十實施例之半導體裝置的製 程的一部分之剖面模式圖。 經濟部智慧財1.%員工消費合作社印製 圖4 3係顯示本發明的第十實施例之半導體裝置的製 程的一部分之剖面模式圖。 【符號說明】 1、 2 0 1 :矽基板 2、 202、2〇2a、202b、202 c·、 2〇2 d ' 2 0 2 e、2 0 2 h :淺渠溝元件隔離 3、 2 0 3、2 2 0 :層間絕緣膜 28 本紙張尺度適用中國國家標準（CNS ) A4規格（210X29*7公釐） 518749 A7 B7 五、發明説明（ 4 5 6 7 8 插屬 幕 線觸金 罩 配接障 • · 域 ： ： 阻 4 區 3 7 : 〇lij2 〇 2 2Ϊ2 2 2 IX 9 ΊΜ 9 3 9 IX 、 9 控電 力效 極： 應場 汲 3 :型 \ 1 膜 3 道井極 CXI 化 9 通型源、氧 3 η Ρ 型 2 極 、 ： ：Π1 閘 2 0 1: 2 1—I 1—- 0〇 、 4- 3 2 2 1 3 3 、 ， .， ， CO , 1± nu 1± CXI 、 4_ o^_ 1± 1± 1± CX1 1± 3
3 9 IX 2 膜體 〇：>制晶 IX 9 ο 2 (請先閲讀背面之注意事項再填寫本頁) •裝· 極 汲 \ 極 源 訂 5 5 1 3 2 b 2 5 IX Λ a 2 5 IX IX 5 IX 5 3 極 一11 BHI、 2 5 3 、 r—I 5 3
壁 側 6 3 2 Λ 6 1--_ 2 Λ 6 3 Λ 6 IX
8 Ίχ 2 7 IX 2 Λ 8 3 Λ 7 3 Λ 8 IX 5 IX 2 7 3 2 經濟部智慧財產笱員工消費合作社印製 金 8 8 3 物 化 矽 屬 金 2 〇 3 IX 3 2 3 極 體 汲 晶 \ 電井極 效型源 場 η 型 型 ：.Ρ 道 1 : 線通 3 3 Ι5Ρ 2 3 8 3 2 Λ 7 3 2 、 8 ΊΧ 2 Λ 7 r-H 2 Λ IX 8 lx IX 8 3 物 化 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -29- 518749 A7 B7 五、發明説明（27) 216、216a、216b、236:側壁 2 3 〇 : P通道型場效電晶體 232、233 : P型源極/汲極 N 1、N 2 : η通道型場效電晶體 Ρ 1、Ρ 2 : Ρ通道型場效電晶體 F G :閘電極 C〇Ν Τ :接觸插塞 M L :配線 【較佳實施例之詳細說明】 以下使用圖1到圖3 、圖8以及圖3 1說明本發明的 第一實施例。 圖1係本發明的第一實施例之半導體裝置的剖面模式 圖。圖2係顯示η通道型以及ρ通道型場效電晶體的汲極 電流的應力依存性圖。圖3係顯示應力解析由頂面內包閘 電極的S i Ν膜的固有應力給予通道部分應力（與汲極電 流平行，通道面內的應力）的影響的結果圖。圖8係顯示 S i N膜應力的鈾刻速率依存性圖。圖3 1係顯示在圖1 所示的半導體裝置形成配線等的一例的圖。 本發明的第一實施例之半導體裝置如圖1所示係由形 成於矽基板1主面的η通道型場效電晶體1 〇、ρ通道型 場效電晶體3 0、形成於這些電晶體1 〇、3 0頂面的應 力控制絕緣膜1 9、3 9所構成。 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） -3〇 - (請先閲讀背面之注意事項再填寫本頁} 裝· 訂 經濟部智慧財1笱員工消費合作社印製 518749 A7 B7 五、發明説明（2$ (請先閲讀背面之注意事項再填寫本頁) η通道型場效電晶體具備形成於p型井1 1的^型源 極/汲極（1 2、1 3 )、閘極絕緣膜1 4、閘電極1 5 。在聞電極1 5頂面以及源極/汲極（1 2、1 3 )的頂 面形成有金屬矽化物1 7 ' 1 8。此外，η型源極/汲極 係指以夾著閘電極1 5而面對的1 2、1 3所示的源極區 域或汲極區域。源極與汲極的不同係電流由何方流向何方 的不同，並無基本構造上的不同，故本說明書以源極/汲 極（1 2、1 3 )記述。以下所說明的ρ通道型場效電晶 體以及關於其以後所說明的也一樣。 而且，Ρ通道型場效電晶體具備形成於η型井3 1的 Ρ型源極/汲極（3 2、3 3 )、閘極絕緣膜3 4、閘電 極3 5。在閘電極3 5頂面以及源極/汲極（3 2、3 3 )的頂面形成有金屬矽化物3 7、3 8。這些電晶體係藉 由由氧化矽膜（S i〇2 )或氮化矽（S i Ν )所構成的淺 渠溝元件隔離2與其他電晶體互相絕緣。 閘極氧化膜1 4、3 4例如由氧化矽膜（s i 0 2 )、 氮化石夕膜（S i N )、氧化駄（T i〇2 )、氧化錯（ 經濟部智慧財1局員工消費合作社印製 Z r 0 2 )、氧化給（H f〇2 )、五氧化鉅（T a 2 0 5 ) 等的電介質膜，或這些膜的疊層構造所構成。而且’閑電 極1 5 、3 5例如由多晶矽膜或鎢（W )、鉑（P t )、 釕（R u )等的金屬膜或這些膜的疊層構造所構成。 在上述閘極絕緣膜1 4、3 4與閘電極1 5、3 5、 金屬矽化物1 7、1 8、3 7、3 8的側壁’形成有由氣 化矽C S 1 N )或氧化矽膜（S 1〇2 )所構成的側壁 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -31 - 518749 A7 B7 五、發明説明（29) 、· 3 6。 (請先閲讀背面之注意事項再填寫本頁) 在η通道型場效電晶體、p通道型場效電晶體的頂面 形成有應力控制膜1 9、3 9 ，然後，此應力控制膜1 9 、3 9的頂面被B P S G (硼磷5夕玻璃，Boron-doped Phosp ho Silicate Glass)膜或 S 〇 G (旋塗式玻璃，Spin 〇 η Glass)膜或 T E 〇 S (矽酸四乙酯，Tetfa-Ethyl-Ortho-Silicate )膜或利用化學氣相成長法或濺鍍（Sputtei·)法所 形成的氧化矽膜所構成的層間絕緣膜3覆蓋。 形成於矽基板1的η通道型場效電晶體、p通道型場 效電晶體爲了溝成所希望的電路，如圖3 1所示藉由接觸 插塞（Contact plug )或配線等電性連接。此外，本發明的 第一實施例其控制η通道型、p通道型場效電晶體的通道 部分的應力之手段係使用應力控制膜1 9、3 9'的例子。 對於其他部分爲本發明的第一實施例以外的構造或材料也 無妨。 經濟部智慧財4局員工消費合作社印製 而且，對於圖1的例子係省略接觸插塞或配線等，除 了圖3 1的例子外’對於其他實施例也同樣地省略接觸插 塞或配線等。 應力控制膜1 9與應力控制膜3 9係指主要由氮化矽 (S i Ν )所構成，利用化學氣相成長法或濺鍍法所形成 。應力控制膜1 9的膜應力係比應力控制膜3 9的膜應力 還靠近拉伸側的應力。 在L S I等的半導體裝置的開發中，場效電晶體的汲 極電流的提高（汲極電流的增加）年年進行著。本案發明 I纸張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -32 - """ ' 518749 A7 _B7_ 五、發明説明（3〇 者.們明瞭汲極電流隨著應力而變化，發現在具有P通道型 場效電晶體與η通道型場效電晶體的互補型場效電晶體中 ，有效地提高η通道型、ρ通道型雙方的電晶體的汲極電 流之方法。 圖2係顯示場效電晶體的汲極電流的應力依存性圖。 由圖2顯然地η通道型場效電晶體因拉伸應力使汲極電流 增加，而Ρ通道型場效電晶體相反地因壓縮應力使汲極電 流增加。 另一方面，圖3係顯示藉由有限元素法應力解析覆蓋 閘電極頂面的S 1 Ν的膜應力給予汲極電流所流過的部分 (通道）的應力（在平行於汲極電流的方向，通道面內的 應力）之影響的結果圖。如圖3所示，明顯地若覆蓋閘電 .極的膜的膜應力在拉伸側增強的話，通道部分的應力也在 拉伸側增強。 此點可考慮爲內包閘電極的膜係擴張到源極/汲極區 域的頂面而形成，因此部分的膜的拉伸應力（膜的收縮） 使通道部分的應力偏移到拉伸側而發生的現象。 因此，在具有η通道型場效電晶體與ρ通道型場效電 晶體的半導體裝置中，覆蓋η通道型場效電晶體的閘電極 的膜其膜應力係使用拉伸應力側的膜，覆蓋Ρ通道型場效 電晶體的閘電極的膜其膜應力較η通道型的膜，藉由使用 壓縮應力側的膜可期待η通道型、ρ通道型兩方的汲極電 流的提高。因此，可提高當作全體的特性。 此外，本案發明者們明暸氮化矽（S i Ν )膜的蝕刻 本紙張尺度適用中國國家標準（CNS ) A4規格（210Χ297公釐） -33 - "" (請先閲讀背面之注意事- ，項再填- :寫本頁} 經濟部智慧財產笱員工消費合作社印製 經濟部智慧財產¾員工消費合作、社印製 518749 A7 B7 五、發明説明（31) 速.率具有應力依存性。 圖8係顯示氮化矽（S 1 N )膜的蝕刻速率的應力依 存性的實驗結果的一例圖。由此圖8所示的結果得知若膜 應力不同的話，蝕刻速率會產生差。 本發明的第一實施例的半導體裝置如圖1所示，在η 通道型場效電晶體1 0的頂面內包閘電極1 5的至少一部 分，形成有與形成有金屬矽化物1 8的源極/汲極區域 1 2、1 3接觸的應力控制膜1 9，內包ρ通道型場效電 晶體3 0的閘電極3 5的至少一部分，形成有與形成金屬 矽化物3 8的源極/汲極區域3 2、3 3接觸的應力控制 膜3 9 ，應力控制膜1 9的膜應力較應力控制膜3 9的膜 應力靠近拉伸側的應力較佳係應力控制膜1 9爲拉伸應力 ，應力控制膜3 9爲壓縮應力。 其結果，與通道部分的汲極電流平行方向的通道面內 的應力，在η通道型可獲得強的拉伸應力，相反地，在Ρ 通道型較η通道型可獲得壓縮側的應力，故可獲得η通道 型、Ρ通道型兩方的汲極電流提高之效果。 而且，因應力控制膜1 9與應力控制膜3 9係由氮化 石夕（S i Ν )所構成，故可獲得當作在層間絕緣膜3的形 成後，對用以在源極/汲極區域謀求由上層配線電性連接 的由氧化矽膜所構成的層間絕緣膜3打開接觸孔（Contact hole )時的蝕刻中止膜（Etch stopper)而利用的效果。 接觸孔形成後的接觸插塞7與配線2 1等例如如圖 3. 1所示。配線層係形成複數層。接觸插塞7與配線2 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） _ 34 - 裝 訂 (請先閱讀背面之注意事項再填寫本頁) 518749 A7 B7 五、發明説明（3$ (請先閲讀背面之注意事項再填寫本頁) 例.如由鎢、銘、銅、鈦、氮化欽等或這些物質的疊層構造 所構成。而且，接觸插塞7或配線2 1如圖3 1所示，與 由例如氮化鈦或鈦等的疊層膜所構成的阻障金屬（ Barrier metal) 8、2 2 —起構成也可以。 而且，應力控制膜1 9與應力控制膜3 9係使用相同 的成膜裝置，可藉由改變成膜條件而獲得，故可獲得即使 不另行導入裝置也能對應之效果。 此外，本發明的第一實施例的半導體裝置其與η通道 型場效電晶體的通道部分的汲極電流平行方向的通道面內 的應力，係比Ρ通道型場效電晶體的通道部分的應力還靠 近拉伸應力側，最好是敘述令η通道型的通道部分的應力 爲拉伸應力，Ρ通道型的通道部分的應力爲壓縮應力的一 .手段者，應力控制膜1 9、3 9所使用的膜其應力控制膜 1 9的膜應力係比應力控制膜3 9的膜應力還靠近拉伸側 的應力，最好若應力控制膜1 9爲拉伸應力，應力控制膜 3 9爲壓縮應力的話，則未必需要S i Ν。 經濟部眢慧財產局員工消費合作社印製 相對於此，關於構成前述狀態的詳細內容，以下使用 圖9以及圖4來說明。 圖9係本發明的第一實施例之半導體裝置的剖面構造 的模式圖，圖4係顯示場效電晶體的通道部分的應力之覆 蓋閘電極的S 1 N膜厚依存性的解析結果圖。 此第一實施例與前述的第一實施例狀態其應力控制膜 1 9 2、3 9 2的膜厚係藉由η通道型場效電晶體與ρ通 道型場效電晶體的部分互異而構成以作出前述的狀態，應 本纸張尺度適用中國國家標準（CNS ) Α4規格（21〇Χ 297公釐） :35- ' 518749 A7 ___B7 五、發明説明（碎 力.控制膜爲拉伸應力的情形如圖9所示，與η通道型的應 力控制膜1 9 2比較，使ρ通道型的應力控制膜3 9 2變 (請先閲讀背面之注意事項再填寫本頁) 薄。 另一方面，應力控制膜爲壓縮應力的情形，相反地比 較η通道型的應力控制膜1 9 2與應力控制膜3 9 2 ，使 其變薄（省略圖示）較佳。這些應力控制膜1 9 2、 3 9 2在η通道型以及ρ通道型場效電晶體的頂面全面， 利用化學氣相成長法或濺鍍法等形成氮化矽（S 1 Ν )膜 後’到所希望的膜厚爲止可藉由回蝕（Etch back )等而獲 得。 此外，本發明的第一實施例控制η通道型、ρ通道型 場效電晶體的通道部分的應力之手段係使用應力控制膜 1 9 2、3 9 2的例子。對於其他部分爲本發明的第三實 施例以外的構造或材料也可以（但是由圖4所示的資料決 定膜厚）。 其次’說明本發明的第三實施例之半導體裝置的作用 功效。 經濟部智慧財產笱員工消費合作社印製 ffl 4係顯示通道部應力的覆蓋閘電極的應力控制膜的 ，膜厚依存性的解析結果圖。由圖4得知應力控制膜爲拉伸 應力的情形若膜厚爲厚的話，通道部分的應力偏移到拉伸 應力側。此點相反地應力控制膜爲壓縮應力的情形，若膜 厚爲厚的話，則意味著通道的應力偏移到壓縮側。 如果依照本發明的第一實施例，對於應力控制膜爲拉 伸應力的情形，如圖9所示ρ通道型較薄，可獲得ρ通道 -36- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X29*7公釐） 518749 A7 _ B7 五、發明説明（3冷 型.場效電晶體的汲極電流的提高。 (請先閱讀背面之注意事項再填寫本頁) 另一方面應力控制膜爲壓縮應力的情形，相反地藉由 使η通道型變薄，可獲得η通道型場效電晶體的汲極電流 提阔之效果。 而且如第一實施例所述，因應力控制膜1 9 2與應力 控制膜3 9 2由氮化矽（S 1 Ν )所構成，故可獲得當作 在層間絕緣膜3的形成後，對用以在源極/汲極區域謀求 由上層配線電性連接的由氧化矽膜所構成的層間絕緣膜3 打開接觸孔時的鈾刻中止膜而利用的效果。此外，膜並未 限定於S 1 Ν。 此外，絕緣膜等爲拉伸應力殘留或壓縮應力殘留係由 例如由基板側或再者由絕緣膜上的疊層構造側，使上述絕 緣膜殘留而使半導體裝置變薄。而且，得知殘留的薄膜若 令基板側爲外側翹曲的話，爲殘留拉伸應力的膜。另一方 面，得知上述殘留的薄膜若令基板側爲內側翹曲的話，爲 殘留壓縮應力的膜。 經濟部智慧时夜笱員工消#合作fi印¾ 而且，本發明的第一實施例的半導體裝置係顯示通道 部分的應力控制的一例，藉由如以下所述的實施例的其他 手段以控制通道部分的應力也可以。 其次，使用圖1 4、圖1 5說明本發明的第二實施例 。圖1 4係本發明的第二實施例之半導體裝置的剖面（沿 者圖1 5的a - a 線的剖面）構造的模式圖，圖1 5係 由顯示應力控制膜1 9 3 、3 9 3的形狀的頂面看的模式 圖。此外，圖1 5僅顯示閘電極1 5、3 5、連接於源極 -37- 本纸張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 518749 A7 B7 五、發明説明（3号 /.汲極的配線6、主動區域5 (電晶體形成區域）以及應 (請先閲讀背面之注意事項再填寫本頁) 力控制膜1 9 3 ' 3 9 3的外形。而且，圖1 4、圖1 5 係顯示應力控制膜1 9 3、3 9 3爲拉伸應力的情形。 第二實施例與第一實施例的不同爲在第二實施例中， 應力控制膜1 9 3、3 9 3的平面形狀在η通道型場效電 晶體側與Ρ通道型場效電晶體側不同。如圖1 4所示其特 徵爲應力控制膜1 9 3、3 9 3的膜應力爲拉伸應力的情 形，應力控制膜3 9 3的閘電極3 5的側面部分的面積比 應力控制膜1 9 3的閘電極1 5的側面部分的面積小，應 力控制膜1 9 3、3 9 3的膜應力爲壓縮應力的情形，應 力控制膜3 9 3的閘電極3 5的側面部分的面積比應力控 制膜1 9 3的閘電極1 5的側面部分的面積大。 更佳爲當應力控制膜1 9 3、3 9 3爲拉伸應力時， η通道型場效電晶體與ρ通道型場效電晶體都對閘電極 1 5、3 5的延伸方向增大面積（圖1 5 )。 經濟部智慧財4局員工消費合作社印製 相反地，當應力控制膜1 9 3、3 9 3爲壓縮應力時 ’ η通道型場效電晶體與ρ通道型場效電晶體都對閘電極 1 5、3 5的延伸方向縮小面積（圖省略）。 此外，此第二實施例控制η通道型、ρ通道型場效電 晶體的通道部分的應力之手段係使用應力控制膜1 9 3、 3 9 3的例子。對於其他部分爲此第二實施例以外的構造 或材料也可以。 其次，說明本發明的第二實施例的半導體裝置的作用 功效。 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） -38 - 518749 Α7 Β7 五、發明説明（3弓 (請先閱讀背面之注意事項再填寫本頁) . 如果依照此第二實施例，場效電晶體的通道部分的應 力係由應力控制膜1 9 3、3 9 3的面積控制。當延伸於 源極/汲極區域的應力控制膜爲拉伸應力時，η通道型藉 由增廣面積以給予通道部分強的拉伸應力，ρ通道型儘可 能縮小面積以降低通道部分的應力。另一方面，應力控制 膜爲壓縮應力的情形與此相反。 再者，更佳爲對於與汲極電流垂直的方向，當應力控 制膜爲拉伸應力時，兩方的電晶體都取大面積，給予兩方 的場效電晶體的通道拉伸應力，當應力控制膜爲壓縮應力 時，相反地藉由縮小面積以降低通道部分的應力。 因此，本發明的第二實施例的半導體裝置如上述，通 道部分的應力藉由應力控制膜1 9 3、3 9 3可使η通道 型較Ρ通道型作成拉伸應力，可獲得謀求汲極電流的提高 之效果。 而且，如果依照本發明的第二實施例，對於與通道垂 直的方向因被施以應力的控制，故可獲得可得到汲極電流 的提高之效果。 經濟部智慧財/t局員工消費合作社印製 而且，如果依照本發明的第二實施例，如前述因應力 控制膜1 9 3與應力控制膜3 9 3由氮化矽（S i Ν )所 構成，故可獲得當作在層間絕緣膜3的形成後，對用以在 源極/汲極區域謀求由上層配線電性連接的由氧化矽膜所 構成的層間絕緣膜3打開接觸孔時的蝕刻中止膜而利用的 效果。 此外，此第二實施例的半導體裝置係η通道型場效電 -39- 本纸張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 518749 A 7 B7 五、發明説明（37) (請先閲讀背面之注意事項再填寫本頁) 晶.體與p通道型場效電晶體一個一個形成的構造，在此第 二實施例中若增大應力控制膜的面積的話，表現的部分其 η通道型或p通道型場效電晶體彼此連續地形成的部分， 應力控制膜無須不連續。 其次，使用圖1 0到圖1 3說明作爲其他形態的例子 。圖1 0係顯示其他形態之半導體裝置的剖面構造之模式 圖。圖1 1到圖1 3係表示其他形態之半導體裝置的製程 的一部分之剖面模式圖。 此其他形態與第一實施例的不同爲令以應力控制膜 1 9 1以及3 9 1所示的兩個膜的應力不同，故使膜的組 成互異。 在第一實施例中，即使暫時不改變膜的組成也有效果 ，故較佳。但是，若能接受增加用以製作不同組成的製程 之虞的話，則採取此構成較佳。 具體上對主要由氮化矽（S i Ν )所構成的應力控制 膜1 9 1 ，應力控制膜3 9 1係對與應力控制膜1 9 1 一 經濟部智慧財產局員工消費合作社印製 樣的膜，其氮化矽（S 1 N )膜係使矽（S i )、氮（N )、氧（〇） '鍺（G e )、氬（A r )、氨（H e )之 內至少一個過剩地含有而藉由植入來形成。 此外，其他形態的第一實施例控制n通道型、p通道 型場效電晶體的通道部分的應力之手段係使用應力控制膜 1 9 1 、3 9 1的例子，對於其他部分爲其他的構造或材 料也可以。 本實施例的半導體裝置的應力控制膜1 9 1 ' 3 9 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -40 - 518749 A7 —-^___ 五、發明説明（3§ 的製程例如如以下所示。 (1 ) '在矽基板1的主面上形成η通道型場效電晶 體1 0與Ρ通道型場效電晶體3 0，側壁1 6、3 6、金 屬砂化物 1 7、1 8、3 7、3 8 8 (圖 1 1 )。 (2 )、在η通道型、ρ通道型場效電晶體的頂面全 ® ’利用例如濺鍍法或化學氣相成長法等形成成爲應力控 制膜1 9 1的氮化矽（s i Ν )膜後（圖1 2 )。 (3 ) '在P通道型場效電晶體3 0的頂面以外的部 分製作罩幕（M a s k ) 4，離子植入矽（S i )、鍺（ G e )或氮C N )或氧（〇）或氬（a r )等的惰性元素 (圖 1 3 )。 (4 ) '除去罩幕4後形成層間絕緣膜3。據此，製 造圖1 0所示的構造的半導體裝置。 其次，說明本發明的其他形態的第一實施例的半導體 裝置的作用功效。 如果依照本發明的第二實施例，在應力控制膜1 9 1 形成於頂面全面（圖1 2 )後，覆蓋ρ通道型場效電晶體 的部分被離子植入，該部分的膜的原子密度與離子植入前 比較變密。其結果應力控制膜3 9 1的膜應力與應力控制 膜1 9 1比較偏移到壓縮側。 因此，與通道部分的汲極電流平行方向的通道面內也 偏移到壓縮側。可獲得可提高P通道型場效電晶體的汲極 電流之效果。 而且，如果依照本發明的其他形態的第一實施例，應 (請先閱讀背面之注意事項再填寫本頁) •裝· 訂 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐) -41 - 518749 A7 ______ B7 五、發明説明（3导 (請先閲讀背面之注意事項再填寫本頁) 力控制膜的主成分的氮化矽（S i N )的成膜只有一次也 可以。如第一實施例當形成不同膜應力的氮化矽時，最好 使用兩台成膜裝置或以一台每次改變成膜條件。即使改變 成膜條件困難的情形或無法準備複數台裝置的情形，若爲 本發明的其他形態的實施例，則使用一台成膜裝置就能獲 得可謀求η通道型、p通道型、兩方的場效電晶體的汲極 電流的提高之功效。 如此，例如以應力控制膜1 9與應力控制膜3 9使雜 質濃度不同的話，因可以應力控制膜1 9與應力控制膜3 9使應力互異而構成，故即使不另行導入裝置也能對應。 而且，如第一實施例的說明中所述的，因應力控制膜 1 9 1與應力控制膜3 9 1係由氮化矽（S i Ν )所構成 ，故可獲得當作在層間絕緣膜3的形成後，對甩以在源極 /汲極區域謀求由上層配線電性連接的由氧化矽膜所構成 的層間絕緣膜3打開接觸孔時的蝕刻中止膜而利用的效果 0 經濟部智慧財產局員工消費合作社印製 其次，使用圖；L 6以及圖5說明本發明的第三實施例 。圖1 6係顯不本發明的第三實施例之半導體裝置的剖面 構造模式圖，圖5係顯示場效電晶體的通道部分的應力（ 與汲極電流平行，通道面內的應力）的金屬矽化物膜厚依 存性的解析結果圖。. 此第三實施例與第一實施例的不同爲η通道型場效電 晶體側的金屬矽化物1 8 1的膜厚比ρ通道型場效電晶體 側的金屬矽化物3 8 1還厚。這些金屬矽化物（鈦矽化物 本纸張尺度適用中國國家標準（CNS ) Α4規格（210x297公釐） Γ42 - 518749 A7 ___ B7_ 五、發明説明（40) 、.鈷矽化物、鎳矽化物等）係藉由在利用濺鍍法或化學氣 相成長法等形成鈦、鈷、鎳後，進行熱處理使其金屬矽化 物反應而獲得。此外，無圖1所示的第一實施例的應力控 制膜1 9、3 9也可以。 此外，此第三實施例係敘述控制η通道型、p通道型 場效電晶體的通道部分的應力之手段使用金屬矽化物 1 8 1 、3 8 1 ，對於其他部分爲此第三實施例以外的構 造或材料也可以。 以下說明此半導體裝置的作用功效。 形成於η通道型、ρ通道型場效電晶體的金屬矽化物 係爲了以低電阻謀求接觸插塞與電晶體的電性連接所必須 者，惟也是因熱處理而產生強的拉伸應力的材料。 因此，本案發明者們檢討利用此金屬矽化物的應力對 通道部分施加應力以提高汲極電流。圖5係顯示通道部分 的應力的金屬矽化物膜厚依存性的解析結果圖。由圖5顯 然地伴隨著金屬矽化物膜厚的增加，通道部分的應力也偏 移到拉伸應力強者。 經 濟 部 -智 慧 財 產 消 費 合 社 印 製 (請先閱讀背面之注意事項再填寫本頁) 如果依照此第三實施例如圖1 6所示，可獲得藉由增 加η通道型場效電晶體的金屬矽化物1 8 1的膜厚以提高 η通道型場效電晶體的汲極電流，相反地藉由減少ρ通道 型場效電晶體側的金屬矽化物3 8 1的膜厚以抑制ρ通道 型的汲極電流的降低的效果。 而且，如果依照此第三實施例，因使用形成互補型場 效電晶體上所必須的金屬矽化物，故無須另行導入材料， 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X29*7公釐^ Γ43 - ' 經 濟 部 慧 財 產 局 消 費 合 作 社 印 製 518749 A7 _____B7_ 五、發明説明（4》 可獲得以習知的製程即可對應的效果。 其次，使用圖1 7以及圖6說明本發明的第四實施例 。圖1 7係顯示本發明的第四實施例之半導體裝置的剖面 構造的模式圖，圖6係通道部分的應力（與汲極電流平行 ，通道面內的應力）的閘電極固有應力依存性的解析結果 〇 此第四實施例與第一實施例的不同爲第四實施例中的 η通道型場效電晶體1 〇的閘電極1 5 1的雜質濃度分布 在砂基板1的主面於直角方向具有斜率，再者ρ通道型場 效電晶體3 0的閘電極3 5 1的雜質爲均勻。 此第四實施例的閘電極1 5 1可在閘電極形成後藉由 離子植入隣（Ρ)、硼（Β)、砷（As)等的雜質而獲 得’閘電極3 5 1係藉由預先添加磷（P )、硼·（ B )、 5申（A s )等的雜質而獲得。此外，在此第四實施例中 圖1所示的第一實施例的應力控制膜1 9、3 9也可以。 此外，此第四實施例係敘述控制η通道型、ρ顯道开 場效電晶體的通道部分的應力之手段使用閘電極1 5 i 、 3 5 1。對於其他部分爲此第四實施例以外的構造或材米斗 也可以。 以下說明此第四實施例的半導體裝置的作用功效。 圖6係通道部分的應力（與汲極電流平行，通道_ & 的應力）的閘電極固有應力依存性的解析結果圖。如^ 6 所示當令閘電極的固有應力爲拉伸應力時，明顯地彌道1 分的應力爲壓縮應力。 ---------裝------訂----- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） -44- 518749 A7 ___ _B7 五、發明説明（岣 通常閘電極所使用的多晶矽係形成添加雜質的非晶矽 (Amorphous silicon )，可藉由以結晶化以及添加雜質的活 化爲目的的熱處理而獲得。此時，產生由於膜收縮所造成 的拉伸的結晶化應力。另一方面，若結晶化熱處理無雜質 添加的非晶矽的話，則產生成爲拉伸應力的結晶化應力， 但是之後若離子植入雜質的話，則應力會偏移到壓縮側。 如果依照上述兩種類的閘電極的形成方法，前者成爲 膜內雜質大致均勻地分布的多晶矽，而後者對矽基板1的 主面’成爲於直角方向雜質分布（高斯分布或在矽基板1 的主面直角方向濃度減少的分布）的多晶矽。 如果依照此第四實施例，P通道型場效電晶體的閘電 極係使用雜質濃度在膜中大致均勻的拉伸應力的多晶矽， η通道型場效電晶體的閘電極係使用比像雜質濃度朝基板 1側減少的η通道型所使用的閘電極的應力還具有壓縮側 的應力的多晶矽。 經 濟 部 -智 慧 財 產 消 費 合 社 印 製 其結果η通道型場效電晶體的通道部分的應力係比ρ 通道型的通道部分的應力更成爲拉伸側的應力，可獲得η 通道型、ρ通道型兩方的汲極電流可提高的效果。 而且，如果依照此第四實施例，因以場效電晶體構造 中的閘電極構造當作控制通道部分的應力之手段使用，故 無須另行導入材料，可獲得以習知的製程即可對應的效果 〇 此外，此第四實施例的半導體裝置其控制通道部分白勺 應力之手段係使用閘電極的應力。因此，閘電極材料不限 45- (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ 297公釐） 518749 A7 B7 五、發明説明（0 I---------- (請先閲讀背面之注意事項再填寫本頁) 定·於多晶矽，例如使用釕（R u )、鉑（p t )、鎢（W )、鈦（T 1 )、氮化鈦（T i N )等的金屬材料也可以 。以這些金屬材料與多晶矽的疊層構造也可以。例如釕 R u膜藉由熱處理其膜應力成爲強的拉伸應力。 因此’ P通道型場效電晶體的閫電極藉由高溫熱處理 形成作爲高拉伸應力的R U膜，n通道型場效電晶體的閘 電極藉由不施加熱處理形成作爲低應力的r u膜，以控制 η通道型、ρ通道型兩方的通道部分的應力。 其次’使用圖1 8到圖2 1說明本發明的第五實施例 訂 圖1 8係顯示本發明的第五實施例之半導體裝置的剖 面構造的模式圖，圖1 9到圖2 1係表示本發明的第五實 施例之丰導體裝置的製程的一部分之剖面模式圖。 f 經濟部智慧財產苟員工消費合作社印製 此第五實施例與第四實施例的不同爲構成η通道型場 效電晶體1 〇的閘電極1 5 2 a、1 5 2 b的結晶粒在基 板1的給直方向具有複數層界面，而構成p通道型的閘電 極3 5 2的結晶粒不形成層，或者^通道型的閘電極 1 5 2 a 、1 5 2 b的平均結晶粒徑比ρ通道型的閘電極 3 5 2的平均結晶粒徑小。此外，在此第五實施例中無圖 1所示的第一實施例的應力控制膜1 9、3 9也可以。 此外，此第五實施例係敘述控制η通道型、ρ通道型 場效電晶體的通道部分的應力之手段使用閘電極1 5 2 a 1 5 2 b、3 5 2。對於其他部分爲此第五實施例以外 的構造或材料也可以。 本紙張尺度適用中國國家榡準（CNS ) M規格（21G><297公羡 46- 518749 A7 ---- ---B7_ 五、發明説明（44) 此第五實施例的半導體裝置的閘電極1 5 2 a、 1 5 2 b以及3 5 2的製程例如以下所示。 (請先閲讀背面之注意事項再填寫本頁) (1 )、在砂基板1的主面上形成淺渠溝元件隔離2 與n通道型場效電晶體1 〇的區域的P井1 1 、p通道型 場效電晶體3 0的區域的n井3 1 (圖1 9 )。 (2 )、其次，形成閘極絕緣膜1 4與閘電極 1 5 2 a (圖 2 0 )。 (3 )、接著，除去p通道型場效電晶體側的閘電極 膜1 5 2 a，形成_電極1 5 2 b (圖2 1 )。 (4 )、其次’加工閘電極形成η通道型場效電晶體 的閘電極1 5 2 a、1 5 2 b與ρ通道型場效電晶體的閘 電極3 5 2，形成側壁1 6、3 6、源極/汲極電極1 2 、1 3、3 2、3 3、金屬矽化物 1 7、1 8、3 7、 3 8、層間絕緣膜3 (圖1 8 )。 其次，說明此第五實施例的半導體裝置的作用功效。 經濟部智慧財產局員工消費合作社印製 以非晶質形成的矽若熱處理的話，則伴隨著結晶粒的 成長產生拉伸應力。此結晶化應力因隨著結晶粒的成長而 增大，故藉由減小結晶粒的粒徑可抑制結晶化應力。 如果依照此第五實施例，因使用產生ρ通道型場效電 晶體的強拉伸應力的閘電極3 5 2，故通道部分的應力變 成壓縮應力。另一方面’因n通道型場效電晶體的閘電極 152a 、152b經由兩次而成膜，故閘電極152a 、1 5 2 b的結晶粒的粒徑小，所產生的應力被緩和’通 道部分的應力也被降低。其結果在P通道型場效電晶體與 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -47 - 518749 A7 _ B7 五、發明説明（婷 η.通道型場效電晶體兩方中，可獲得汲極電流可提高的效 果。 (請先閱讀背面之注意事項再填寫本頁) 此外，此第五實施例的半導體裝置的汲極電流未必需 要分成兩次來成膜，以兩次以上成膜也可以。或者令η通 道型其結晶粒小、ρ通道型其結晶粒大而改變成膜條件等 ，分別以不同製程形成η通道型、ρ通道型的閘電極也可 以。 而且，在此第五實施例中如第四實施例所述的，因以 場效電晶體構造中的閘電極構造當作控制通道部分的應力 之手段而使用，故無須另行導入材料，可獲得以習知的製 程即可對應的效果。 其次，使用圖2 2、圖2 3以及圖7說明本發明的第 六實施例。 經濟部智慧財產局員工消費合作社印製 圖2 2係顯示本發明的第六實施例之半導體裝置的剖 面（沿著圖2 3的a - a ’線之剖面）構造之模式圖。圖 2 3係顯示到淺渠溝元件隔離（S T I )與閘電極的距離 在η通道型場效電晶體與ρ通道型場效電晶體不同的由頂 面看的模式圖。 此外，圖2 3僅顯示淺渠溝元件隔離2、閘電極1 5 、3 5 '連接於源極/汲極的配線6、主動區域5 (電晶 體形成區域）。而且，圖7係顯示通道部分的應力（與汲 極電流平行，通道面內的應力）的S Τ I氧化起因應力依 存性的解析結果圖。 此第六實施例與第一實施例的不同爲由η通道型場效 -48- 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） 518749 A7 B7 五、發明説明（4弓 (請先閲讀背面之注意事項再填寫本頁) 電.晶體1 0的_電極1 5到淺渠溝元件隔離2的距離（平 行於通道的方向的距離）比由p通道型場效電晶體3 〇的 閘電極3 5到淺渠溝兀件隔離2的距離（平行於通道的方 向的距離）大。此外’在此第六實施例中無圖1所示的第 一實施例的應力控制膜1 9、3 9也可以。 此外，此第六實施例係敘述控制η通道型、p通道型 場效電晶體的通道部分的應力之手段使用由閘電極1 5到 淺渠溝元件隔離2的距離與由聞電極3 5到淺渠溝元件隔 離2的距離。對於其他部分爲此第六實施例以外的構造或 材料也可以。 以下’說明此第六實施例的半導體裝置的作用功效。 圖7係顯不通道部分的應力（與汲極電流平行，通道 面內的應力）的S Τ I氧化起因應力依存性的解析結果圖 。如圖7所示，對於降低S Τ I氧化起因應力明顯地通道 部分的高壓縮應力降低。 經濟部智慧財/ί局8工消費合作社印製 S Τ I係用以包圍電晶體形成區域而形成，以謀求電 晶體彼此的絕緣，惟因對矽基板表面挖掘淺渠溝，埋入氧 化矽膜於其中，故在製程中若有氧化製程的話，會發生伴 隨著氧化矽膜形成的體積膨脹，在主動區域產生高的壓縮 應力。 以上結果，明顯地通道部分的應力強烈地依存於 s 丁 I的應力。 如果依照此第六實施例，η通道型場效電晶體的通道 部分由S Τ I隔著距離而形成，相反地Ρ通道型場效電晶 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） -49 · 518749 A7 - ____B7__ 五、發明説明（邛 (請先閲讀背面之注意事項再填寫本頁) 體·的通道部分接近S T I而形成。此S T I所造成的壓縮 應力因若自s T I分離的話可降低，故η通道型場效電晶 體的通道部分的應力降低，相反地可令Ρ通道型場效電晶 體的通道部分的應力爲高的壓縮應力。 其結果可獲得η通道型、ρ通道型兩方的汲極電流可 丰是高的效果。因此，可謀求當作全體的性能的提高。 而且，如果依照此第六實施例，因僅藉由佈局（Layout )變更即可完成，故可獲得可照樣利用習知的製程之效果 〇 此外，到閘電極1 5、3 5的長邊方向的S T I的距 離’ η通道型、P通道型兩方由STI到通道的距離大者 都較佳。更佳爲最好ρ通道型比η通道型大。 而且，此第六實施例的半導體裝置其特徵爲由S Τ I 到通道的距離在η通道型與ρ通道型不同，惟在第六實施 例以外，藉由令與通道平行的方向的S Τ I的溝槽寬在η 通道型場效電晶體側寬，在ρ通道型場效電晶體側窄，也 能彳隻得同樣的效果。 經濟部智慧財產局員工消費合作社印製 此外，此情形垂直於通道的方向的S Τ I的溝槽寬， 兩場效電晶體都以寬者較佳。 如以上藉由本發明的第六實施例，可良好地增加汲極 電流。而且，藉由本發明的第六實施例，可實現可降低製 造成本的半導體裝置。 其次，使用圖2 6以及圖2 7說明本發明的第七實施 例。 -50- 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） 518749 A7 ___ B7 五、發明説明（崎 (請先閲讀背面之注意事項再填寫本頁) 圖2 6係顯示本發明的第七實施例之半導體裝置的剖 面構造之模式圖。圖2 7係顯示場效電晶體的通道部分的 應力的側壁膜應力依存性的解析結果圖。 此第七實施例與第一實施例的不同爲n通道型場效電 晶體側的側壁1 6的膜質與ρ通道型場效電晶體側的側壁 3 6的膜質不同。 具體上η通道型場效電晶體側的側壁1 6的膜應力比 ρ通道型場效電晶體側的側壁3 6還靠近拉伸應力側，即 側壁1 6的拉伸應力比側壁3 6的拉伸應力大。這些側壁 1 6、3 6的主成分爲氮化矽較佳，惟氮化矽以外也可以 〇 而且，側壁1 6、3 6爲單層膜較佳，惟氮化矽與氧 化矽等的疊層構造也可以。此外，在第一實施例中雖然形 成有應力控制膜1 9、3 9，惟在圖2 6所示的第七實施 例中無應力控制膜1 9、3 9也可以。 此外，此第七實施例係敘述控制η通道型、ρ通道型 場效電晶體的通道部分的應力之手段使用側壁1 6、3 6 經濟部智慧財產局員工消費合作钍印製 。對於其他部分爲此第七實施例以外的構造或材料也可以 〇 以下，說明此第七實施例的半導體裝置的作用功效。 圖2 7所不的解析結果係側壁膜假定爲氮化砂所得到 的結果。由圖2 7得知隨著側壁的膜應力變成拉伸應力側 ’通道部分的應力也偏移到拉伸應力側。 如果依照此第七實施例，η通道型場效電晶體的側壁 本纸張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐〉 _ 51 - 518749 A7 _______B7 五、發明説明（4令 1. 6其膜應力使用拉伸應力側的膜，p通道型場效電晶體 的側壁3 6其膜應力藉由使用較η通道型的膜還靠近壓縮 應力側的膜，可期待η通道型、ρ通道型場效電晶體兩方 的汲極電流的提高。因此，可提高作爲全體的特性。 此外，膜應力的不同也可由膜質（疏密）等獲知，膜 越緻密的膜，膜應力越成爲壓縮側。 其次’使用圖2 8以及圖2 9說明本發明的第八實施 例。 圖2 8係顯示本發明的第八實施例之半導體裝置的剖 面構造之模式圖。圖2 9係顯示場效電晶體的通道部分的 應力的側壁材料依存性的解析結果圖。 此第八實施例與第一實施例的不同爲應力控制膜9如 第一實施例，在η通道型場效電晶體側與ρ通道型場效電 晶體側不具膜應力的不同。 而且，在此第八實施例中應力控制膜9的膜應力爲拉 伸應力的情形，側壁1 6的平均楊氏係數比側壁3 6的平 均楊氏係數大，例如側壁1 6主要由氮化矽所構成，側壁 3 6主要由氧化矽所構成。 另一方面，應力控制膜9的膜應力爲壓縮應力的情形 ，側壁1 6的平均楊氏係數比側壁3 6的平均楊氏係數小 ，例如側壁1 6主要由氧化矽所構成，側壁3 6主要由氮 化矽所構成。 此外，側壁1 6、3 6爲由複數材料所構成的疊層構 造也可以。而且，此第八實施例由頂面覆蓋閘電極或側壁 本纸張尺度適用中國國家標率（CNS ) A4規格（2i〇x297公釐） -52 - (請先閱讀背面之注意事項再填寫本頁) -裝· 訂 經濟部智慧財產笱員工消費合作社印製 518749 Α7 Β7 五、發明説明（5C) 的膜的應力係根據側壁的楊氏係數（硬度），利用傳達到 通道部分的現象或不傳達的現象。 (請先閲讀背面之注意事項再填寫本頁) 因此，覆蓋閘電極或側壁的膜很重要。無應力控制膜 9也可以。但是，因有也層間絕緣膜3的應力作用於側壁 L 6、3 6的情形，故無應力控制膜9的情形，層間絕緣 膜3的應力爲拉伸應力時，令側壁1 6的楊氏係數比側壁 3 6的楊氏係數大，層間絕緣膜3的應力爲壓縮應力時， 令側壁1 6的楊氏係數比側壁3 6的楊氏係數小。 此外，此第八實施例係敘述控制η通道型、p通道型 場效電晶體的通道部分的應力之手段使用側壁1 6、3 6 ’再者，使用由頂面覆蓋閘電極或側壁的膜。因此，對於 其他部分爲此第八實施例以外的構造或材料也可以。 以下，說明此第八實施例的半導體裝置的作用功效。 圖2 9係顯示通道部分的應力的側壁材料依存性的解 析結果圖。但是此圖2 9所示的結果，側壁材料對於楊氏 係數低的材料係假定氧化砂、對於楊氏係數高的材料係假 定氮化矽來計算而獲得的結果。 經濟部一曰慧財1HIT®工消費合作钍印製 如圖2 9所示若比較側壁材料爲氧化矽的情形與氮化 矽的情形，則應力控制膜9爲拉伸應力的情形在氮化矽其 拉伸應力側大，應力控制膜9爲壓縮應力的情形在氧化砂 其拉伸應力側大。 * 如果依照此第八實施例，對於應力控制膜9爲拉伸應 力的情形η通道型場效電晶體的側壁1 6係使用氮化矽， Ρ通道型場效電晶體的側壁3 6係使用氧化矽。 -53- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 經濟部智慧財1局員工消費合作社印製 518749 A7 _____B7 五、發明説明（51) 與上述相反，對於應力控制膜9爲壓縮應力的情形η 通道型場效電晶體的側壁1 6係使用氧化矽，ρ通道型場 效電晶體的側壁3 6係使用氮化矽。 因此，可期待η通道型、ρ通道型電晶體兩方的汲極 電流的提高。因此，可提高作爲全體的特性。 此外，膜的楊氏係數可藉由微小塞入試驗等來測定。 其次，使用圖3 0說明本發明的第九實施例。 圖3 0係本發明的第九實施例之半導體裝置的剖面構 造之模式圖。 此第九實施例其特徵爲應力控制膜1 9的膜應力爲拉 伸應力，應力控制膜3 9的膜應力爲壓縮應力的情形，側 壁1 6的膜應力爲拉伸應力，側壁3 6的膜應力爲壓縮應 力之組合。 此外，應力控制膜1 9、3 9主要由氮化砂所構成的 膜較佳，惟氮化矽以外也可以。 而且，側壁1 6、3 6主要由氮化矽所構成的膜較佳 ’惟與氧化矽等的疊層構造或氧化矽以外的材料也可以。 再者，此第九實施例係敘述控制η通道型、ρ通道型 場效電晶體的通道部分的應力之手段使用應力控制膜1 9 、3 9以及側壁1 6 ' 3 6的例子。因此，對於其他部分 爲此第九實施例以外的構造或材料也可以。 以下，說明此第九實施例的半導體裝置的作用功效。 如果依照本發明的第九實施例，如第一實施例所說明 的，因應力控制膜1 9爲拉伸應力、應力控制膜3 .9爲壓 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公董） -54 - I-------0^------’訂----- (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財凌笱員工消費合作社印製 518749 A7 _________B7 五、發明说明（勾 縮.應力，故可提高η通道型、p通道型電晶體兩方的汲極 電流。 再者’如果依照此第九實施例，如第八實施例所說明 的，藉由令側壁爲楊氏係數高的材料例如氮化矽，可更提 高η通道型、Ρ通道型電晶體兩方的汲極電流。 而且’如果依照此第九實施例，如第七實施例所說明 的，藉由令側壁1 6爲拉伸應力、側壁3 6爲壓縮應力， 可更提高η通道型、ρ通道型電晶體兩方的汲極電流。 而且’可以同一成膜條件形成應力控制膜1 9與側壁 1 6 ，再者，因應力控制膜3 9與側壁3 6也都可以同-- 成膜條件形成，故可獲得可謀求製程的簡略化之效果。 此外’對於上述的例子除了圖3 1的例子外，係省略 接觸插塞而顯示，惟藉由改變形成於η通道型場效電晶體 側的接觸插塞的形狀與形成於ρ通道型場效電晶體側的接 觸插塞的形狀，也能使在η通道型與ρ通道型作用的應力 變化。 此外’使用圖2與由圖3 2到圖3 5說明本發明的第 十實施例。本實施例係在第二實施例中也考慮關於應力控 制膜9具有拉伸應力的膜應力的情形之垂直於通道方向的 實際的裝置（D e ν 1 c e )電路適用例。圖2係顯示η 通道型以及ρ通道型場效電晶體的汲極電流的應力依存性 的實驗結果圖，圖3 2係顯示適用本發明的2 N A N D電 路的電路圖，圖3 3、3 4係本發明的半導體裝置的平面 佈局的模式圖（圖3 3係擴大圖3 4的一部分（以X顯示 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -55- I-------0^------II-----Am (請先閲讀背面之注意事項再填寫本頁) 518749 經濟部_曰慧財產笱員工消費合作钍印製 A7 ___ B7 _五、發明説明（5$ 的.框內附近）之模式圖）。圖3 5係顯示圖3 3的平面佈 局之由A到D的剖面構造之模式圖。 適用本發明的電路如圖3 2所示爲由兩個P通道型場 效電晶體P 1、P 2與兩個η通道型場效電晶體N 1、 Ν2所構成的2NAND電路。這些電晶體Nl、Ν2、 Ρ 1、Ρ 2分別對應圖3 3所示的電晶體Ν丄、Ν_2、 Ρ 1、Ρ 2。 一個2 NAND電路在圖3 3中係由共有閘電極F _G_ 的P通道型場效電晶體Ρ 1與η通道型場效電晶體Ν 2_、 而且同樣地Ρ 2與Ν 1 ，係由用以謀求各個電晶體的電性 連接的接觸插塞C〇Ν 丁或配線ML所構成。此處，前述 P通道型場效電晶體Ρ 1、P 2係在一個主動(Active) A C T 1上，η通道型場效電晶體Ν 1 、Ν 2係在一個主 動A C Τ 2上形成。 本實施例的半導體裝置係連續重複排列複數個 2 N A N D電路的圖案。即如圖3 4所示由重複排列複數 個P通道型場效電晶體Ρ 1、P 2與η通道型場效電晶體 Ν 1、Ν 2的η通道型場效電晶體爲連續的區域Ν Μ，與 Ρ通道型場效電晶體爲連續的區域Ρ Μ所構成。 此處，在本實施例中第二實施例所述的應力控制膜爲 拉伸應力的膜應力，η通道型、ρ通道型場效電晶體的形 成部分分別以圖3 3、3 4所示的平面圖案形成。即其特 徵爲被覆電路佈局全面的應力控制膜之中，Ρ通道型場效 電晶體的汲極電流所流過的方向的應力控制膜在被夾在Ρ (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ 297公釐） -56- 518749 A7 ____B7_____ 五、發明説明（5) (請先閲讀背面之注意事項再填寫本頁) 通.道型場效電晶體的主動（Active )之場上，變成不連續。 (應力控制膜2 0 9在圖3 3所示的電晶體電路中，被夾 在P通道型場效電晶體的主動之場上以外的部分、電晶體 的閘電極縱向方向或η通道型場效電晶體的連續方向，應 力控制膜到其他元件上連續地形成。） 若巨觀地看此構造，如圖3 4所示在形成有多數Ρ通 道型場效電晶體的區域Ρ Μ中，在應力控制膜2〇9形成 有狹縫（膜爲不連續的部分）。 關於圖3 3的平面佈局圖中的剖面構造Α〜D的模式 圖顯示於圖3 5。與第二實施例一樣，本實施例的半導體 裝置係由形成於矽基板2 0 1 ΐ面的η通道型場效電晶體 2 10、ρ通道型場效電晶體2 3 0、形成於這些電晶體 頂面的應力控制膜2 0 9所構成。 η通道型場效電晶體係由形成於Ρ型井2 1 1的η型 源極/汲極（2 1 2、2 13)、閘極絕緣膜21 4、閘 電極2 1 5所構成。在閘電極2 1 5頂面以及源極/汲極 (2 12、2 13)的頂面形成有金屬矽化物217、 經濟部智慧財4¾員工消費合作ΤΙ印製 2 18。而且，ρ通道型場效電晶體係由形成於η型井 2 3 1的ρ型源極/汲極（2 3 2、2 3 3 )、閘極絕緣 膜3 4、閘電極3 5所構成，在閘電極2 3 5頂面以及源 極/汲極（2 3 2、2 3 3 )的頂面形成有金屬矽化物 2 3 7、2 3 8。而且’在閘極絕緣膜2 1 4 ' 2—34與 閘電極2 1 5、2 3 5、金屬矽化物217、218、 2 3 7、2 3 8的側壁形成有側壁216、2 3 6 ^這些 -57- 本紙張尺度適用中國國家標準（CNS ) A4規格（210Χ 297公釐） 518749 A7 ______B7 五、發明説明（5$ 電·晶體係藉由淺渠溝元件隔離2 0 2進行與其他電晶體的 絕緣。 在η通道型、p通道型場效電晶體的頂面形成有應力 控制膜2 〇i ’然後，於其頂面形成有藉由接觸插塞 電性連接的配線2 2 3與層間絕緣膜2 0 3。 應力控制膜系使用其膜應力變成拉伸應力之第 一實施例所述的材料或成膜方法，在橫穿p通道型場效電 晶體的源極/汲極的剖面（圖3 4的A - B剖面，圖3 5 • ( a ))中，在淺渠溝元件隔離中不連續地形成，淺渠溝 元件隔離例如在夾著2 0 2 a接鄰的電晶體彼此，應力控 制膜變成不連續。另一方面，橫穿n通道型場效電晶體的 剖面（圖3 4的C — D剖面，圖3 5 ( c ))中在接鄰的 電晶體彼此’應力控制膜變成連續。即淺渠溝元·件隔離上 例如在2 0 2 d、2 0 2 e上應力控制膜爲連續。 而且，如圖3 4的B - C剖面或圖3 5 ( b )所示， 在η通道型、p通道型場效電晶體的閘電極縱向方向的淺 渠溝元件隔離上，例如在2 0 2 c上也形成有應力控制膜 2^0 9_ ’閘電極縱向方向的電晶體上或與其他元件上的應 力控制膜成爲連續。 此外，本實施例所示的2 N A N D電路係適用本發明 於實際的電路佈局的例子之一。平面佈局爲本實施例以外 的也可以，適用的電路例如爲A N D電路、N〇R電路、 〇R電路、輸入輸出緩衝電路也可以。而且，關於應力控 制膜以外的構造或材料、製造方法，本實施例以外的也可 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝· 訂 經濟部眢慧財產局員工消費合作社印製 -58- 518749 A7 _____B7 五、發明説明（5$ 以.。 (請先閱讀背面之注意事項再填寫本頁) 以下說明本實施例的作用功效。如第二實施例所述的 ，場效電晶體的通道部分的應力可藉由應力控制膜9的區 域的寬度控制。第二實施例的圖1 4主要是以η通道型、 ρ通道型場效電晶體使與通道平行方向的應力適當化。 但是，如圖2所示η通道型、ρ通道型場效電晶體的 汲極電流不僅是與通·道平行方向的應力，藉由與通道直角 方向的應力也大大地變化，與通道直角方向的拉伸應力每 1 〇 〇 Μ P a ，η通道型場效電晶體約增加2 %、Ρ通道 型場效電晶體約減少7 % 在實際的裝置電路中因膜係平面地形成，故在電晶體 的通道部分二軸應力即與通道平行方向與直角方向的應力 會作用。對於在電路全面一樣地形成膜應力爲拉伸應力的 應力控制膜的情形，在電晶體的通道部分於平行方向、直 角方向拉伸應力都會作用。 對於η通道型場效電晶體，與通道平行方向、直角方 向因拉伸應力都使汲極電流增加，故可期待特性的提高。 經濟部眢慧財產局員工消費合作社印製 但是Ρ通道型場效電晶體，與通道平行方向的拉伸應 力因使汲極電流減少，故需要減少此拉伸應力。但是對於 與通道直角方向，因可使汲極電流增加，故想有效地活用 此點。 因此，如果依照本實施例的半導體裝置，被覆於電路 全面的應力控制膜之中，對於與Ρ通道型場效電晶體的通 道平行方向，藉由除去應力控制膜，可降低與Ρ通道型場 -59- 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） 518749 A7 _____B7_ 五、發明説明（5》 (請先閲讀背面之注意事項再填寫本頁) 效·電晶體平行方向的拉伸應力。平行方向以外的方向，對 於與η通道型場效電晶體的通道平行的方向或與n通道型 、Ρ通道型場效電晶體的通道直角的方向，可使拉伸應力 作用。 因此，η通道型、ρ通道型場效電晶體因都被實施通 道面內的二軸方向的應力控制，故η通道型、ρ通道型都 可獲得汲極電流增加的效果。 但是，應力控制膜的材料在第一實施例可舉氮化矽爲 一例。據此，應力控制膜主要也能當作用以對由氧化矽所 構成的層間絕緣膜打開接觸孔的自對準（Self-aHgned )接 觸用的膜而使用。 本實施例的半導體裝置僅在夾在ρ通道型場效電晶體 的主動之場區域上除去應力控制膜。即對於在ρ通道型場 效電晶體的源極/汲極連接接觸插塞的部分，因形成應力 控制膜，故可獲得可將此應力控制膜當作自對準接觸用的 膜而使用的效果 經濟部智慧財產局w工消費合作社印製 而且，本實施例所述的應力控制膜的加工因可藉由與 自對準接觸孔的形成相同的製程來進行，故光罩（Mask ) 可與自對準接觸共有。即在一樣地形成應力控制膜209 後，可與自對準接觸孔形成製程同時進行應力控制膜加工 製程（淺渠溝元件隔離2 0 2 c或2 0 2 b上的應力控制 膜的除去）。之後的加工若繼續進行習知的自對準接觸的 話較佳。如此，如果依照本實施例，因僅變更光罩佈局就 能使用習知的製程，故可獲得可得到製造成本優良的半導 -60- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 518749 A7 B7 五、發明説明（5今 體.裝置之效果。 此外，給予與P通道型場效電晶體的通道平行方向的 拉伸應力儘可能小者較佳。因此，P通道型場效電晶體側 的應力控制膜僅形成於當作接觸孔形成區域，即自對準接 觸而利用的部分較佳。 此外，應力控制膜的狹縫部分未必需要爲完全無膜的 狀態。形成有若干薄膜也可以。 而且，其他形態在位於第一 P通道型場效電晶體與接 鄰於該第一 P通道型場效電晶體的第二P通道型場效電晶 體之間的區域（例如場區域），以及在位於該第一 P通道 型場效電晶體與對應該第一 P通道型場效電晶體的第一 η 通道型場效電晶體之間的區域（例如場區域），形成有比 . 形成於該第一 Ρ通道型場效半導體上的該應力控制膜的厚 度還薄的該應力控制膜，或可令該應力控制膜非設置。 或者，在位於第一 Ρ通道型場效電晶體與接鄰於該第 一 Ρ通道型場效電晶體的第二Ρ通道型場效電晶體之間的 區域（例如場區域），以及在位於對應該第一 Ρ通道型場 效電晶體的第一 η通道型場效電晶體與接鄰於該第一 η通 道型場效電晶體，對應該第二Ρ通道型場效電晶體之第二 η通道型場效電晶體之間的區域（例如場區域），形成有 比形成於該第一 η通道型場效電晶體上的該應力緩和層還 薄的厚度的該應力緩和層，或可考慮令該應力緩和層非設 置。 ' 在位於該第一 Ρ通道型場效電晶體與對應該第一 Ρ通 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） _ 61 - --------裝-- (請先閱讀背面之注意事項再填寫本頁) 、11 經濟部智慧財產笱員工消費合作社印製 518749 A7 B7 五、發明説明（5$ (請先閲讀背面之注意事項再填寫本頁) 道.型場效電晶體的第一 η通道型場效電晶體之間的區域（ 例如場區域），形成有比形成於該第一 Ρ通道型場效半導 體上的該應力控制膜的厚度還薄的該應力控制膜，或可令 該應力控制膜非設置。 此外，此時一起比位於形成於對應該第一 Ρ通道型場 效電晶體的第一 η通道型場效電晶體的配置所配置的主動 區域周圍的場區域之前述應力控制膜的厚度還薄，或使其 非設置也可以。 其次，使用圖2與圖36到圖38Α、38Β、 經濟部智慧財/!.局員工消費合作社印製 3 8. C說明本發明的第十一實施例。本實施例係在第二竇 施例中，也考慮對於應力控制膜9具有壓縮應力的情形的 與通道直角方向的應力之實際的裝置電路適用例。圖2係 .顯示η通道型以及ρ通道型場效電晶體的汲極電流的應力 依存性的實驗結果圖。圖3 6、3 7係本發明的半導體裝 置的平面佈局的模式圖（圖3 6係擴大圖3 7的一部分（ 以X顯示的框內附近）之模式圖）。圖3 8 A、3 8 Β、 3 8 C係顯示圖3 6的平面佈局之由A到D的剖面構造之 模式圖。 本實施例與第十實施例的不同爲應力控制膜2 0 9的 膜應力爲壓縮應力與應力控制膜2 0 9的形成區域不同。 即本實施例的半導體裝置如圖3 6或圖3 7的平面佈 局模式圖或圖3 8 A、3 8 B、3 8 C的剖面構造模式圖 所示，其特徵爲在被覆電路佈局全面的應力控制膜之中， 接鄰於P通道型場效電晶體的主動之與汲極電流直角方向 -62- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 518749 A7 B7 五、發明説明（6〇 的場區域（淺渠溝元件隔離）上，與包圍η通道型場效電 晶體的主動區域的場區域上未形成有膜。（應力控制膜 (請先閱讀背面之注意事項再填寫本頁) 其特徵爲在ρ通道型場效電晶體的重複方向（與通 道平行方向），到接鄰的元件上連續形成，η通道型場效 '電晶體側其應力控制膜的形成僅在主動上。） 此外，對於應力控制膜以外的電晶體或配線ML、接 觸孔£〇N T的配置，與第十實施例所述者相同。 以下說明關於本實施例的作用功效。與第十實施例的 情形相反，對於應力控制膜爲壓縮應力的情形，在通道部 分於與通道直角、平行方向產生壓縮側的應力。如第二實 施例的圖1 4所說明的，對於與通道平行方向在η通道型 場效電晶體側不連續地，在ρ通道型場效電晶體側連續地 形成應力控制膜2 0 9也可以。 另一方面對於與通道直角方向，因壓縮應力使η通道 型' Ρ通道型場效電晶體其汲極電流都減少。 經濟部智慧財產局員工消費合作社印製 但是，如第十實施例所述，應力控制膜2 0 9可當作 用以製作接觸插塞C〇Ν 丁、2 0 7的自對準接觸用的膜 而利用。 因此，本實施例的半導體裝置在與Ρ通道型場效電晶 體的通道平行方向，如圖3 8 Α應力控制膜2 0 9也在淺 渠溝元件隔離上例如2 0 2 f 、2 0 2 g上形成，藉由使 接鄰的電晶體上的應力控制膜連續，以更寬廣地採取作用 於通道部分的應力控制膜的區域。另一方面與通道直角方 向如圖3 8 B應力控制膜2 0 9不在淺渠溝元件隔離 本纸張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） _63 - 518749 經濟部智慧財4局員工消費合作社印製 A7 ____B7 _五、發明説明（6) 2.0 2 h形成，使作用於與通道直角方向的應力控制膜的 區域止於最小限。因此，在P通道型場效電晶體的通道部 分於與通道平行方向使壓縮方向的應力作用，對於直角方 向因變成可抑制壓縮應力的作用，其結果可獲得汲極電流 可增加之效果。 對於η通道型場效電晶體，因壓縮應力的應力控制膜 在使汲極電流減少的方向作用，故不形成應力控制膜 2 0 9也可以。 但是，以應力控制膜當作自對準接觸用的膜使用的情 形，如本實施例在η通道型場效電晶體側也形成應力控制 膜2 0 9。此時’應力控制膜的形成區域若僅形成對於製 作接觸插塞C 〇 Ν Τ、2 0 7所必要的部分即可，如圖 3 8 C所示最好在淺渠溝元件隔離上例如2 0 2 1、 2 0 2 j上不形成較佳。更佳爲對於未形成有形成於一個 主動上的兩個電晶體Ν 1、N 2的接觸插塞C Ο Ν T、 2〇7側的擴散層，例如2 1 2 a上的應力控制膜或側壁 例如接鄰於2 1 6 a、2 1 6 b的應力控制膜，最好不形 成。由以上，可獲得形成於n通道型場效電晶體側的應力 控制膜2 0 9將汲極電流的減少抑制到最低限’且可當作 自對準接觸用的膜使用之效果。此外，n通道型場效電晶 體側的應力控制膜的膜厚如第一實施例所述’薄的較佳。 而且，本實施例的半導體裝置與第十實施例一樣，應 力控制膜的加工因可利用與自對準接觸孔的形成相同製程 來進行，故光罩可與自對準接觸共有。因此’可獲得可得 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐1 :64- ' ' (請先閲讀背面之注意事 —0 項再填· 裝—— :寫本頁) —訂 518749 A7 __ B7 五、發明説明（6$ 到·製造成本優良的半導體裝置之效果。 (請先閱讀背面之注意事項再填寫本頁) 此外，本實施例的半導體裝置係使用實際的 2 N A N D電路說明與通道直角方向的應力也控制的方法 之實施例之一。對於適用的電路並非限定於本實施例。 其次’使用圖3 5 A與圖3 9到圖4 3說明本發明的 第十二實施例。本實施例係使用第十實施例的代表的剖面 構造之圖3 5 A來說明第十實施例的製造方法。對於第十 一實施例也能以同樣的方法製造。 本實施例的製造方法如以下所示。 (1 )、在矽基板,.2„.._0 1的上形成場效電晶體2 3 η 、金屬矽化物2^ ,1 8 ,,、2…17等，形成應力控制膜2 0 9 於頂面全面。（圖3 9 ) (2 )、在應力控制膜2 0 9的頂面，形成加工應力 控制膜.2 0 9的光罩2 0. 4。光罩圖案係使其兼具用以應 力控制的加工與爲了接觸插塞2 0 7形成的加工的兩方。 (圖 4 0 ) (3 )、藉由鈾刻，加工應力控制膜2 0 9 (圖4 1 經濟部眢慧財4局員工消費合作社印製 )° (4 )、形成層間絕緣膜3，僅在接觸插塞2 0 7的 形成部分開孔。（圖4 2 ) (5 )、形成接觸插塞2 0 7 (圖4 3 )。 (6 )、形成上層的配線2 2 3、形成層間絕緣膜 2 2 0 (圖 3 5 A )。 如果依照本實施例，應力控制膜2 0 9的應力控制的 本纸張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -65 - 518749 A7 B7 五、發明説明（6$ 加 相半 用的 使良 可優 程本 製成 的造 觸製 接到 準得 對可 自得 的獲 成可 形， 塞此 插因 觸。 接行 了進 爲時 與同 程罩 製光 工同 實 十 第 造 製 是 過 不 只 法 方 造 製 的 示 所 。例 果施 效實 之本 置， 裝外 澧 此 以 可 也 1外 便以 一 例 之施 法實 方本 的爲 例法 施.方 第 及 以 例 施 實 十 第 造 製 的 例 施 實 (請先閲讀背面之注意事項再填寫本頁) 、-tv 經濟部智慧財4笱員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -66-

Claims (1)

  1. 518749 Α8 Β8 C8 D8 經濟部喈慧財產局員工消費合作社印製 夂、申請專利範圍 1 、一種半導體裝置’係具有形成於基板上的η通道 型場效電晶體與ρ通道型場效電晶體，其特徵爲： 該各電晶體係內包閘電極，具備延伸到接鄰於源極/ 汲極區域的位置的絕緣膜，該絕緣膜係以氮化矽爲主成分 ’該η通道型場效電晶體的該絕緣膜的膜厚與該ρ通道型 場效電晶體的該絕緣膜的膜.厚不同。 2、 如申請專利範圍第1項所述之半導體裝置，其中 該絕緣膜係以氮化矽爲主成分，接鄰於此絕緣膜的源極/ 汲極區域而延伸的部分面積，係該η通道型場效電晶體的 該絕緣膜與該ρ通道型場效電晶體的該絕緣膜不同。 3、 一種半導體裝置，係具有形成於基板上的η通道 型場效電晶體與ρ通道型場效電晶體，其特徵爲： 該電晶體在源極或汲極區域形成有金屬矽化物區域， 該η通道型場效電晶體的金屬矽化物區域的膜厚比該ρ通 道型場效電晶體的金屬矽化物區域的膜厚還厚。 4、 如申請專利範圍第3項所述之半導體裝置，其中 該金屬砂化物區域的主成分爲銘砂化物（C 〇 S i 2 )或鈦 矽化物（T 1 S i 2 )或鎳矽化物。 5、 一種半導體裝置，係具有形成於基板上的η通道 型場效電晶體與Ρ通道型場效電晶體·，其特徵爲： 該η通道型場效電晶體的閘電極比該p通道型場效電 晶體的閘電極還具有大的壓縮膜應力。 6、 一種半導體裝置，係具有形成於基板上的η通道 型場效電晶體與Ρ通道型場效電晶體，其特徵爲： (請先閱讀背面之注意事 ▼項再填· :寫本頁) 本紙張尺度適用中國國家揉準（CNS ) Α4規格（210X29*7公釐） -67- 518749 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8七、申請專利範圍 包含於該η通道型場效電晶體的該閘電極之雜質在該 矽基板的主平面的直角方向具有濃度斜率，包含於該Ρ通 道型場效電晶體的該閘電極之雜質在該矽基板的主平面的 直角方向於測定界限內不具濃度斜率，或具有比該η通道 型場效電晶體的該閘電極中的濃度斜率還少的斜率。 7、 一種半導體裝置，係具有形成於基板上的η通道 型場效電晶體與Ρ通道型場效電晶體，其特徵爲： 該η通道型場效電晶體的該閘電極之平均結晶粒徑比 該Ρ通道型場效電晶體的該閘電極之平均結晶粒徑小。 8、 一種半導體裝置，係具有形成於基板上的η通道 型場效電晶體、Ρ通道型場效電晶體以及電性隔離接鄰的 電晶體元件之元件隔離手段，其特徵爲： 該η通道型場效電晶體的通道部分與該元件隔離手段 的距離比該Ρ通道型場效電晶體的通道部分與該元件隔離 手段的距離大。 9、 一種半導體裝置，係具有形成於基板上的η通道 型場效電晶體與Ρ通道型場效電晶體，其特徵爲： 對該η通道型場效電晶體的通道部照射雷射時的拉曼 光譜的拉曼位移比對該Ρ通道型場效電晶體的通道部照射 雷射時的拉曼光譜的拉曼位移小。· . 1〇、如申請專利範圍第1項所述之半導體裝置，其 中該絕緣膜係以氮化砂爲主成分，該η通道型場效電晶體 的該絕緣膜的鈾刻速率與該Ρ通道型場效電晶體的該絕緣 膜的蝕刻速率不同。 (請先閱讀背面之注意事項再填寫本頁) 4 •項再填· 裝· 、?! .脅 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） -68- 518749 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 ___ D8六、申請專利範圍 .1 1 、一種半導體裝置的製造方法，係具有形成於基 板上的η通道型場效電晶體與p通道型場效電晶體，其特 徵包含： 在該基板上形成元件隔離構造之製程； 在被該兀件隔離構造隔離的區域形成η通道型場效電 晶體的閘電極以及Ρ通道型場效電晶體的閘電極之製程； 在該閘電極之上形成覆蓋閘電極的絕緣層之製程；以 及 在該η通道型場效電晶體的通道部較該ρ通道型場效 電晶體的通道部，於聯絡源極與汲極的方向使拉伸應力殘 留的製程。 1 2、一種半導體裝置，係具有形成於基板上的η通 道型場效電晶體與ρ通道型場效電晶體，其特徵爲： 內包該各電晶體的閘電極，對於延伸到接鄰於源極/ 汲極區域的絕緣膜的膜應力爲拉伸應力的情形，接鄰於閘 電極的縱向方向側面的絕緣膜的楊氏係數，ρ通道型場效 電晶體係比η通道型場效電晶體小， 內包該各電晶體的閘電極，對於延伸到接鄰於源極/ 汲極區域的絕緣膜的膜應力爲壓縮應力的情形，接鄰於閘 電極的縱向方向側面的絕緣膜的楊氏係數，ρ.通道型場效 電晶體係比η通道型場效電晶體大。 1 3、如申請專利範圍第1 2項所述之半導體裝置， 其中接鄰於閘電極的縱向方向側面的絕緣膜的楊氏係數大 的絕緣膜的材質係以氮化矽爲主成分，楊氏係數小的絕緣 (請先閲讀背面之注意事' 1·. •項再填. 裝-- :寫本頁) 訂 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） -69- 518749 經濟部智慧財4局員工消費合泎ti印製 A8 B8 C8 D8々、申請專利範圍 膜.的材質係以氧化矽爲主成分。 1 4、一種半導體裝置，係具有形成於基板上的η通 道型場效電晶體與Ρ通道型場效電晶體，其特徵爲I 具有複數個該η通道型場效電晶體與該ρ通道型場效 電晶體， 在該η通道型場效電晶體與該ρ通道型場效電晶體的 上部形成有具有拉伸應力的絕緣膜， 在位於第一 Ρ通道型場效電晶體與接鄰於該第一 Ρ通 道型場效電晶體的第二Ρ通道型場效電晶體之間的區域， 形成有比形成於該第一或第二Ρ通道型場效電晶體上的該 絕緣膜的厚度還薄的該絕緣膜，或令該絕緣膜非設置。 1 5、一種半導體裝置，係具有形成於基板上的η通 道型場效電晶體與Ρ通道型場效電晶體，其特徵爲： 具有複數個該η通道型場效電晶體與該ρ通道型場效 電晶體，在該η通道型場效電晶體與該ρ通道型場效電晶 體的上部形成有具有拉伸應力的絕緣膜， 在位於第一 Ρ通道型場效電晶體與接鄰於該第一 Ρ通 道型場效電晶體的第二Ρ通道型場效電晶體之間的區域， 形成有比形成於位於對應該第一 Ρ通道型場效電晶體的第 一 η通道型場效電晶體與對應該第二ρ通道型場效電晶體 的該第二η通道型場效電晶體之間的區域之該絕緣膜還薄 的該絕緣膜，或令該絕緣膜非設置。 1 6、一種半導體裝置，係具有形成於基板上的η通 道型場效電晶體與Ρ通道型場效電晶體，其特徵爲： (請先閱讀背面之注意事項再填寫本頁) I# 項再填* 裝· 本紙張尺度適用中國國家揉準（CNS ) A4規格（210 X 297公釐） -70- 518749 A8 B8 C8 D8 ^、申請專利乾圍 具有複數個該η通道型場效電晶體與該p通道型場效 電晶體， 在該η通道型場效電晶體與該ρ通道型場效電晶體的 上部形成有具有壓縮應力的絕緣膜， 在位於對應該第一 Ρ通道型場效電晶體的第一 η通道 型場效電晶體與對應該第二Ρ通道型場效電晶體的第二η 通道型場效電晶體之間的區域，形成有比形成於位於第一 Ρ通道型場效電晶體與接鄰於該第一 Ρ通道型場效電晶體 的第二Ρ通道型場效電晶體之間的區域之該絕緣膜還薄的 該絕緣膜，或令該絕緣膜非設置。 1 7、如申請專利範圍第1 6項所述之半導體裝置，其 中該絕緣膜係以氮化砂爲主成分。 (請先閲讀背面之注意事項再填寫本頁) 經濟部智总財/!:局員工消費合作社印製 -71 - 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐）
TW090130244A 2000-12-08 2001-12-06 Semiconductor device TW518749B (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000379785 2000-12-08
JP2001191612 2001-06-25
JP2001342667A JP2003086708A (ja) 2000-12-08 2001-11-08 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
TW518749B true TW518749B (en) 2003-01-21

Family

ID=27345439

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090130244A TW518749B (en) 2000-12-08 2001-12-06 Semiconductor device

Country Status (7)

Country Link
US (1) US6982465B2 (zh)
JP (1) JP2003086708A (zh)
KR (1) KR100562441B1 (zh)
CN (1) CN100382315C (zh)
MY (1) MY144640A (zh)
TW (1) TW518749B (zh)
WO (1) WO2002047167A1 (zh)

Families Citing this family (169)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000183346A (ja) * 1998-12-15 2000-06-30 Toshiba Corp 半導体装置及びその製造方法
WO2002043151A1 (en) * 2000-11-22 2002-05-30 Hitachi, Ltd Semiconductor device and method for fabricating the same
JP2005057301A (ja) * 2000-12-08 2005-03-03 Renesas Technology Corp 半導体装置及びその製造方法
US6830976B2 (en) * 2001-03-02 2004-12-14 Amberwave Systems Corproation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
US6703688B1 (en) * 2001-03-02 2004-03-09 Amberwave Systems Corporation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
JP4831885B2 (ja) 2001-04-27 2011-12-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2003060076A (ja) * 2001-08-21 2003-02-28 Nec Corp 半導体装置及びその製造方法
JP2003179157A (ja) 2001-12-10 2003-06-27 Nec Corp Ｍｏｓ型半導体装置
US6982474B2 (en) * 2002-06-25 2006-01-03 Amberwave Systems Corporation Reacted conductive gate electrodes
JP4406200B2 (ja) * 2002-12-06 2010-01-27 株式会社東芝 半導体装置
US6825529B2 (en) * 2002-12-12 2004-11-30 International Business Machines Corporation Stress inducing spacers
US7001837B2 (en) * 2003-01-17 2006-02-21 Advanced Micro Devices, Inc. Semiconductor with tensile strained substrate and method of making the same
US6870179B2 (en) * 2003-03-31 2005-03-22 Intel Corporation Increasing stress-enhanced drive current in a MOS transistor
JP4085891B2 (ja) * 2003-05-30 2008-05-14 ソニー株式会社 半導体装置およびその製造方法
US6982433B2 (en) * 2003-06-12 2006-01-03 Intel Corporation Gate-induced strain for MOS performance improvement
JP4557508B2 (ja) 2003-06-16 2010-10-06 パナソニック株式会社 半導体装置
US7923785B2 (en) 2003-08-18 2011-04-12 Globalfoundries Inc. Field effect transistor having increased carrier mobility
JP4176593B2 (ja) * 2003-09-08 2008-11-05 株式会社東芝 半導体装置及びその設計方法
US7303949B2 (en) 2003-10-20 2007-12-04 International Business Machines Corporation High performance stress-enhanced MOSFETs using Si:C and SiGe epitaxial source/drain and method of manufacture
US6939814B2 (en) * 2003-10-30 2005-09-06 International Business Machines Corporation Increasing carrier mobility in NFET and PFET transistors on a common wafer
US6977194B2 (en) * 2003-10-30 2005-12-20 International Business Machines Corporation Structure and method to improve channel mobility by gate electrode stress modification
US7015082B2 (en) * 2003-11-06 2006-03-21 International Business Machines Corporation High mobility CMOS circuits
US7122849B2 (en) * 2003-11-14 2006-10-17 International Business Machines Corporation Stressed semiconductor device structures having granular semiconductor material
US20050136583A1 (en) * 2003-12-23 2005-06-23 Taiwan Semiconductor Manufacturing Co. Advanced strained-channel technique to improve CMOS performance
JP4441488B2 (ja) 2003-12-25 2010-03-31 富士通マイクロエレクトロニクス株式会社 半導体装置および半導体集積回路装置
US7064396B2 (en) * 2004-03-01 2006-06-20 Freescale Semiconductor, Inc. Integrated circuit with multiple spacer insulating region widths
US6995456B2 (en) * 2004-03-12 2006-02-07 International Business Machines Corporation High-performance CMOS SOI devices on hybrid crystal-oriented substrates
JP2005286341A (ja) 2004-03-30 2005-10-13 Samsung Electronics Co Ltd 低ノイズ及び高性能のｌｓｉ素子、レイアウト及びその製造方法
KR101025761B1 (ko) * 2004-03-30 2011-04-04 삼성전자주식회사 디지탈 회로 및 아날로그 회로를 가지는 반도체 집적회로및 그 제조 방법
JP4504727B2 (ja) * 2004-04-21 2010-07-14 ローム株式会社 半導体装置及びその製造方法
US7053400B2 (en) * 2004-05-05 2006-05-30 Advanced Micro Devices, Inc. Semiconductor device based on Si-Ge with high stress liner for enhanced channel carrier mobility
DE102005005327A1 (de) * 2004-05-17 2005-12-15 Infineon Technologies Ag Feldefekttansistor, Transistoranordnung sowie Verfahren zur Herstellung eines halbleitenden einkristallinen Substrats und einer Transistoranordnung
GB2442995B (en) * 2004-05-28 2010-06-30 Advanced Micro Devices Inc Technique for creating different mechanical stress in different channel regions by forming an etch stop layer having differently modified intrinsic stress
KR101134157B1 (ko) * 2004-05-28 2012-04-09 어드밴스드 마이크로 디바이시즈, 인코포레이티드 차등적으로 변형된 진성 응력을 가지는 식각 정지층을 형성함으로써 차등 채널 영역들 내에 차등적인 기계적 응력을 생성하는 기술
DE102004026149B4 (de) * 2004-05-28 2008-06-26 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Erzeugen eines Halbleiterbauelements mit Transistorelementen mit spannungsinduzierenden Ätzstoppschichten
JP4700295B2 (ja) 2004-06-08 2011-06-15 富士通セミコンダクター株式会社 半導体装置とその製造方法
JP4994581B2 (ja) 2004-06-29 2012-08-08 富士通セミコンダクター株式会社 半導体装置
US8669145B2 (en) * 2004-06-30 2014-03-11 International Business Machines Corporation Method and structure for strained FinFET devices
DE102004031710B4 (de) * 2004-06-30 2007-12-27 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Herstellen unterschiedlich verformter Halbleitergebiete und Transistorpaar in unterschiedlich verformten Halbleitergebieten
JP4876375B2 (ja) * 2004-07-06 2012-02-15 ソニー株式会社 半導体装置およびその製造方法
US7488690B2 (en) * 2004-07-06 2009-02-10 Applied Materials, Inc. Silicon nitride film with stress control
JP4444027B2 (ja) * 2004-07-08 2010-03-31 富士通マイクロエレクトロニクス株式会社 ｎチャネルＭＯＳトランジスタおよびＣＭＯＳ集積回路装置
JP4590979B2 (ja) * 2004-08-24 2010-12-01 パナソニック株式会社 半導体装置及びその製造方法
US20080185667A1 (en) * 2004-09-17 2008-08-07 Kenichi Yoshino Thin Film Semiconductor Device and Method for Manufacturing the Same
US7371630B2 (en) * 2004-09-24 2008-05-13 Intel Corporation Patterned backside stress engineering for transistor performance optimization
US7098536B2 (en) * 2004-10-21 2006-08-29 International Business Machines Corporation Structure for strained channel field effect transistor pair having a member and a contact via
DE102004052578B4 (de) * 2004-10-29 2009-11-26 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Erzeugen einer unterschiedlichen mechanischen Verformung in unterschiedlichen Kanalgebieten durch Bilden eines Ätzstoppschichtstapels mit unterschiedlich modifizierter innerer Spannung
JP2008518476A (ja) * 2004-10-29 2008-05-29 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 異なるように歪ませた歪みチャネル領域を有する半導体領域を含む、半導体デバイスおよびその製造方法
US7265425B2 (en) * 2004-11-15 2007-09-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device employing an extension spacer and a method of forming the same
US7193254B2 (en) * 2004-11-30 2007-03-20 International Business Machines Corporation Structure and method of applying stresses to PFET and NFET transistor channels for improved performance
US7348635B2 (en) * 2004-12-10 2008-03-25 International Business Machines Corporation Device having enhanced stress state and related methods
US7262087B2 (en) * 2004-12-14 2007-08-28 International Business Machines Corporation Dual stressed SOI substrates
US7335544B2 (en) * 2004-12-15 2008-02-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making MOSFET device with localized stressor
JP4833544B2 (ja) * 2004-12-17 2011-12-07 パナソニック株式会社 半導体装置
KR100702006B1 (ko) * 2005-01-03 2007-03-30 삼성전자주식회사 개선된 캐리어 이동도를 갖는 반도체 소자의 제조방법
US7271442B2 (en) * 2005-01-12 2007-09-18 International Business Machines Corporation Transistor structure having stressed regions of opposite types underlying channel and source/drain regions
US7432553B2 (en) * 2005-01-19 2008-10-07 International Business Machines Corporation Structure and method to optimize strain in CMOSFETs
JP4372024B2 (ja) 2005-02-14 2009-11-25 株式会社東芝 Ｃｍｏｓ半導体装置
JP4369379B2 (ja) 2005-02-18 2009-11-18 富士通マイクロエレクトロニクス株式会社 半導体装置
US7164163B2 (en) * 2005-02-22 2007-01-16 Taiwan Semiconductor Manufacturing Company, Ltd. Strained transistor with hybrid-strain inducing layer
JP4361886B2 (ja) * 2005-02-24 2009-11-11 富士通マイクロエレクトロニクス株式会社 半導体集積回路装置およびその製造方法
JP4888385B2 (ja) * 2005-03-01 2012-02-29 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP4982958B2 (ja) * 2005-03-24 2012-07-25 富士通セミコンダクター株式会社 半導体装置とその製造方法
US7282402B2 (en) * 2005-03-30 2007-10-16 Freescale Semiconductor, Inc. Method of making a dual strained channel semiconductor device
US7585704B2 (en) * 2005-04-01 2009-09-08 International Business Machines Corporation Method of producing highly strained PECVD silicon nitride thin films at low temperature
CN100392830C (zh) * 2005-04-08 2008-06-04 联华电子股份有限公司 制作金属氧化物半导体晶体管的方法
US20060226453A1 (en) * 2005-04-12 2006-10-12 Wang Everett X Methods of forming stress enhanced PMOS structures
US7545004B2 (en) * 2005-04-12 2009-06-09 International Business Machines Corporation Method and structure for forming strained devices
DE102005020133B4 (de) * 2005-04-29 2012-03-29 Advanced Micro Devices, Inc. Verfahren zur Herstellung eines Transistorelements mit Technik zur Herstellung einer Kontaktisolationsschicht mit verbesserter Spannungsübertragungseffizienz
US7442598B2 (en) * 2005-06-09 2008-10-28 Freescale Semiconductor, Inc. Method of forming an interlayer dielectric
US7528028B2 (en) * 2005-06-17 2009-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Super anneal for process induced strain modulation
DE102005030583B4 (de) * 2005-06-30 2010-09-30 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung von Kontaktisolationsschichten und Silizidgebieten mit unterschiedlichen Eigenschaften eines Halbleiterbauelements und Halbleiterbauelement
EP1908103B1 (en) * 2005-06-30 2011-01-05 Advanced Micro Devices, Inc. Technique for forming contact insulation layers silicide regions with different characteristics
GB2442174B (en) * 2005-06-30 2008-11-12 Advanced Micro Devices Inc Technique for forming contact insulation layers and silicide regions with different characteristics
US20070023795A1 (en) * 2005-07-15 2007-02-01 Kabushiki Kaisha Toshiba Semiconductor device and method of fabricating the same
JP2007049092A (ja) * 2005-08-12 2007-02-22 Toshiba Corp Ｍｏｓ型半導体装置
US7378318B2 (en) * 2005-08-18 2008-05-27 International Business Machines Corporation System and method for ensuring migratability of circuits by masking portions of the circuits while improving performance of other portions of the circuits
US7514752B2 (en) * 2005-08-26 2009-04-07 Toshiba America Electronic Components, Inc. Reduction of short-circuiting between contacts at or near a tensile-compressive boundary
JP2007073800A (ja) * 2005-09-08 2007-03-22 Seiko Epson Corp 半導体装置
JP4880958B2 (ja) * 2005-09-16 2012-02-22 株式会社東芝 半導体装置及びその製造方法
JP4618068B2 (ja) * 2005-09-21 2011-01-26 ソニー株式会社 半導体装置
WO2007034718A1 (ja) * 2005-09-21 2007-03-29 Nec Corporation 半導体装置
TWI267926B (en) * 2005-09-23 2006-12-01 Ind Tech Res Inst A new method for high mobility enhancement strained channel CMOS with single workfunction metal-gate
US7651935B2 (en) * 2005-09-27 2010-01-26 Freescale Semiconductor, Inc. Process of forming an electronic device including active regions and gate electrodes of different compositions overlying the active regions
DE102005046974B3 (de) * 2005-09-30 2007-04-05 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Erzeugen einer unterschiedlichen mechanischen Formung in unterschiedlichen Substratgebieten durch bilden einer Schicht mit verschieden modifizierter innerer Spannung und mit dem Verfahren hergestelltes Bauteil
JP4787593B2 (ja) * 2005-10-14 2011-10-05 パナソニック株式会社 半導体装置
JP4829591B2 (ja) * 2005-10-25 2011-12-07 パナソニック株式会社 半導体装置及びその製造方法
US7504289B2 (en) * 2005-10-26 2009-03-17 Freescale Semiconductor, Inc. Process for forming an electronic device including transistor structures with sidewall spacers
US7615432B2 (en) * 2005-11-02 2009-11-10 Samsung Electronics Co., Ltd. HDP/PECVD methods of fabricating stress nitride structures for field effect transistors
US7420202B2 (en) * 2005-11-08 2008-09-02 Freescale Semiconductor, Inc. Electronic device including a transistor structure having an active region adjacent to a stressor layer and a process for forming the electronic device
JP2007134577A (ja) * 2005-11-11 2007-05-31 Toshiba Corp 半導体装置
JP2007141903A (ja) * 2005-11-15 2007-06-07 Renesas Technology Corp 半導体装置およびその製造方法
US7183613B1 (en) 2005-11-15 2007-02-27 International Business Machines Corporation Method and structure for enhancing both NMOSFET and PMOSFET performance with a stressed film
JP5032018B2 (ja) * 2005-11-18 2012-09-26 アプライド マテリアルズ インコーポレイテッド 膜形成方法
JP4963175B2 (ja) * 2005-11-21 2012-06-27 株式会社半導体エネルギー研究所 半導体装置の製造方法、半導体装置、及び電子機器
JP2007157924A (ja) * 2005-12-02 2007-06-21 Fujitsu Ltd 半導体装置および半導体装置の製造方法
US20070141775A1 (en) * 2005-12-15 2007-06-21 Chartered Semiconductor Manufacturing, Ltd. Modulation of stress in stress film through ion implantation and its application in stress memorization technique
JP5091403B2 (ja) * 2005-12-15 2012-12-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8153537B1 (en) 2005-12-15 2012-04-10 Globalfoundries Singapore Pte. Ltd. Method for fabricating semiconductor devices using stress engineering
JP4764160B2 (ja) * 2005-12-21 2011-08-31 株式会社東芝 半導体装置
WO2007077748A1 (ja) * 2005-12-27 2007-07-12 Nec Corporation 半導体装置および半導体装置の製造方法
US7579655B2 (en) * 2006-01-09 2009-08-25 International Business Machines Corporation Transistor structure having interconnect to side of diffusion and related method
JP2007200961A (ja) * 2006-01-24 2007-08-09 Sharp Corp 半導体装置およびその製造方法
CN101366104B (zh) 2006-02-08 2010-11-10 富士通半导体股份有限公司 p沟道MOS晶体管和半导体集成电路装置
KR100714479B1 (ko) 2006-02-13 2007-05-04 삼성전자주식회사 반도체 집적 회로 장치 및 그 제조 방법
JP5262711B2 (ja) * 2006-03-29 2013-08-14 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US7528029B2 (en) 2006-04-21 2009-05-05 Freescale Semiconductor, Inc. Stressor integration and method thereof
US20070249129A1 (en) * 2006-04-21 2007-10-25 Freescale Semiconductor, Inc. STI stressor integration for minimal phosphoric exposure and divot-free topography
US7521307B2 (en) * 2006-04-28 2009-04-21 International Business Machines Corporation CMOS structures and methods using self-aligned dual stressed layers
JP2007311491A (ja) * 2006-05-17 2007-11-29 Toshiba Corp 半導体集積回路
KR100703986B1 (ko) * 2006-05-22 2007-04-09 삼성전자주식회사 동작 특성과 플리커 노이즈 특성이 향상된 아날로그트랜지스터를 구비하는 반도체 소자 및 그 제조 방법
US20070281405A1 (en) * 2006-06-02 2007-12-06 International Business Machines Corporation Methods of stressing transistor channel with replaced gate and related structures
WO2007142239A1 (ja) 2006-06-08 2007-12-13 Nec Corporation 半導体装置
JP5282570B2 (ja) * 2006-09-29 2013-09-04 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US20080083955A1 (en) * 2006-10-04 2008-04-10 Kanarsky Thomas S Intrinsically stressed liner and fabrication methods thereof
JP5092340B2 (ja) 2006-10-12 2012-12-05 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP2008103607A (ja) * 2006-10-20 2008-05-01 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7585773B2 (en) * 2006-11-03 2009-09-08 International Business Machines Corporation Non-conformal stress liner for enhanced MOSFET performance
US20080142897A1 (en) * 2006-12-19 2008-06-19 Chartered Semiconductor Manufacturing Ltd. Integrated circuit system having strained transistor
US8569858B2 (en) * 2006-12-20 2013-10-29 Freescale Semiconductor, Inc. Semiconductor device including an active region and two layers having different stress characteristics
US20080169510A1 (en) * 2007-01-17 2008-07-17 International Business Machines Corporation Performance enhancement on both nmosfet and pmosfet using self-aligned dual stressed films
US7843011B2 (en) * 2007-01-31 2010-11-30 Freescale Semiconductor, Inc. Electronic device including insulating layers having different strains
WO2008108339A1 (ja) * 2007-03-05 2008-09-12 Nec Corporation 半導体装置
US20080217700A1 (en) * 2007-03-11 2008-09-11 Doris Bruce B Mobility Enhanced FET Devices
WO2008114392A1 (ja) 2007-03-19 2008-09-25 Fujitsu Microelectronics Limited 半導体装置及びその製造方法
JP5003515B2 (ja) 2007-03-20 2012-08-15 ソニー株式会社 半導体装置
WO2008117431A1 (ja) * 2007-03-27 2008-10-02 Fujitsu Microelectronics Limited 半導体装置および半導体装置の製造方法
JPWO2008117430A1 (ja) * 2007-03-27 2010-07-08 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法、半導体装置
JP5206668B2 (ja) * 2007-03-28 2013-06-12 富士通セミコンダクター株式会社 半導体装置の製造方法
US20110241212A1 (en) * 2007-04-03 2011-10-06 United Microelectronics Corp. Stress layer structure
US20080246061A1 (en) * 2007-04-03 2008-10-09 United Microelectronics Corp. Stress layer structure
JP5168274B2 (ja) 2007-05-14 2013-03-21 富士通セミコンダクター株式会社 半導体装置の製造方法
DE102007030058B3 (de) * 2007-06-29 2008-12-24 Advanced Micro Devices, Inc., Sunnyvale Technik zur Herstellung eines dielektrischen Zwischenschichtmaterials mit erhöhter Zuverlässigkeit über einer Struktur, die dichtliegende Leitungen aufweist
JP2009038103A (ja) * 2007-07-31 2009-02-19 Fujitsu Microelectronics Ltd 半導体装置の製造方法と半導体装置
US7880243B2 (en) * 2007-08-07 2011-02-01 International Business Machines Corporation Simple low power circuit structure with metal gate and high-k dielectric
JP5347250B2 (ja) * 2007-08-20 2013-11-20 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP2009088069A (ja) * 2007-09-28 2009-04-23 Panasonic Corp 半導体装置及びその製造方法
JP5194743B2 (ja) * 2007-11-27 2013-05-08 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2009164217A (ja) * 2007-12-28 2009-07-23 Seiko Epson Corp 半導体装置の製造方法及び半導体装置
JP5285287B2 (ja) * 2008-02-01 2013-09-11 ローム株式会社 半導体装置の製造方法
JP5268385B2 (ja) * 2008-02-13 2013-08-21 パナソニック株式会社 半導体装置
US7727834B2 (en) * 2008-02-14 2010-06-01 Toshiba America Electronic Components, Inc. Contact configuration and method in dual-stress liner semiconductor device
JP2009200155A (ja) * 2008-02-20 2009-09-03 Nec Electronics Corp 半導体装置及びその製造方法
US20090215277A1 (en) * 2008-02-26 2009-08-27 Tung-Hsing Lee Dual contact etch stop layer process
WO2009157042A1 (ja) 2008-06-26 2009-12-30 富士通マイクロエレクトロニクス株式会社 半導体装置とその製造方法
JP5163311B2 (ja) 2008-06-26 2013-03-13 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP2010073985A (ja) * 2008-09-19 2010-04-02 Toshiba Corp 半導体装置
US20100090256A1 (en) * 2008-10-10 2010-04-15 Hung-Wei Chen Semiconductor structure with stress regions
DE102008059498B4 (de) * 2008-11-28 2012-12-06 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Verfahren zur Beschränkung von Verspannungsschichten, die in der Kontaktebene eines Halbleiterbauelements gebildet sind
JP5465907B2 (ja) 2009-03-27 2014-04-09 ラピスセミコンダクタ株式会社 半導体装置
US8298876B2 (en) * 2009-03-27 2012-10-30 International Business Machines Corporation Methods for normalizing strain in semiconductor devices and strain normalized semiconductor devices
JP4540735B2 (ja) * 2009-03-31 2010-09-08 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8035166B2 (en) * 2009-04-08 2011-10-11 Xilinx, Inc. Integrated circuit device with stress reduction layer
US8236709B2 (en) 2009-07-29 2012-08-07 International Business Machines Corporation Method of fabricating a device using low temperature anneal processes, a device and design structure
US8159009B2 (en) * 2009-11-19 2012-04-17 Qualcomm Incorporated Semiconductor device having strain material
KR20110084106A (ko) * 2010-01-15 2011-07-21 인터실 아메리카스 인코포레이티드 매설 금속 구조를 사용하여 상호연결된 수직 고위측 ｐｍｏｓ 및 수직 저위측 ｎｍｏｓ를 구비하는 단일체형 출력 스테이지
JP5268962B2 (ja) * 2010-02-09 2013-08-21 パナソニック株式会社 半導体装置
JP5310685B2 (ja) * 2010-09-28 2013-10-09 富士通セミコンダクター株式会社 半導体装置
US9202913B2 (en) * 2010-09-30 2015-12-01 Institute of Microelectronics, Chinese Academy of Sciences Method for manufacturing semiconductor structure
US9041082B2 (en) * 2010-10-07 2015-05-26 International Business Machines Corporation Engineering multiple threshold voltages in an integrated circuit
US8426265B2 (en) * 2010-11-03 2013-04-23 International Business Machines Corporation Method for growing strain-inducing materials in CMOS circuits in a gate first flow
JP5448268B2 (ja) * 2011-07-04 2014-03-19 株式会社半導体エネルギー研究所 半導体装置
US8921944B2 (en) * 2011-07-19 2014-12-30 United Microelectronics Corp. Semiconductor device
CN102544106B (zh) * 2012-02-20 2016-01-27 电子科技大学 引入了局部应力的ldmos器件
JP5712984B2 (ja) * 2012-08-27 2015-05-07 ソニー株式会社 半導体装置
JP2014078547A (ja) * 2012-10-09 2014-05-01 Denso Corp 半導体装置
US10043892B2 (en) * 2016-06-13 2018-08-07 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing a semiconductor device
US9934977B1 (en) * 2017-01-27 2018-04-03 International Business Machines Corporation Salicide bottom contacts
JP6412181B2 (ja) * 2017-02-22 2018-10-24 株式会社半導体エネルギー研究所 半導体装置

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0682837B2 (ja) * 1982-09-16 1994-10-19 財団法人半導体研究振興会 半導体集積回路
JPS6052052A (ja) 1983-08-31 1985-03-23 Fujitsu Ltd 相補型ｍｉｓ半導体装置
JP2658057B2 (ja) * 1987-06-23 1997-09-30 セイコーエプソン株式会社 半導体装置
US5234850A (en) * 1990-09-04 1993-08-10 Industrial Technology Research Institute Method of fabricating a nitride capped MOSFET for integrated circuits
JPH06232170A (ja) 1993-01-29 1994-08-19 Mitsubishi Electric Corp 電界効果トランジスタ及びその製造方法
JPH0732122A (ja) 1993-07-20 1995-02-03 Toyota Central Res & Dev Lab Inc 差圧鋳造方法および差圧鋳造装置
JPH0738103A (ja) * 1993-07-21 1995-02-07 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JPH0766296A (ja) * 1993-08-31 1995-03-10 Toshiba Corp Ｍｉｓ型半導体装置及びその製造方法
KR0138959B1 (ko) * 1994-11-08 1998-04-30 김주용 상보형 모스 소자의 게이트 전극 형성 방법
JPH08288280A (ja) * 1995-04-20 1996-11-01 Mitsubishi Materials Corp トランジスタ構造
TW333671B (en) * 1996-03-25 1998-06-11 Sanyo Electric Co The semiconductor device and its producing method
JP3469738B2 (ja) * 1996-03-25 2003-11-25 三洋電機株式会社 半導体装置
JP3311940B2 (ja) 1996-09-17 2002-08-05 株式会社東芝 半導体装置及びその製造方法
JP3050193B2 (ja) * 1997-11-12 2000-06-12 日本電気株式会社 半導体装置及びその製造方法
JP4258034B2 (ja) * 1998-05-27 2009-04-30 ソニー株式会社 半導体装置及び半導体装置の製造方法
JPH11345947A (ja) * 1998-06-02 1999-12-14 Hitachi Ltd 半導体集積回路装置およびその製造方法
KR100296130B1 (ko) * 1998-06-29 2001-08-07 박종섭 이중막 실리콘웨이퍼를 이용한 금속-산화막-반도체 전계효과트랜지스터 제조방법
KR100265350B1 (ko) * 1998-06-30 2000-09-15 김영환 매립절연층을 갖는 실리콘 기판에서의 반도체소자 제조방법
JP2000031478A (ja) * 1998-07-13 2000-01-28 Ricoh Co Ltd 半導体装置及びその製造方法
JP4245692B2 (ja) * 1998-08-11 2009-03-25 シャープ株式会社 デュアルゲートｃｍｏｓ型半導体装置およびその製造方法
JP3262090B2 (ja) * 1998-12-08 2002-03-04 日本電気株式会社 相補型ｍｏｓ半導体装置および製造方法
JP3262162B2 (ja) * 1998-12-14 2002-03-04 日本電気株式会社 半導体装置
JP2000216377A (ja) * 1999-01-20 2000-08-04 Nec Corp 半導体装置の製造方法
JP2000243854A (ja) 1999-02-22 2000-09-08 Toshiba Corp 半導体装置及びその製造方法
JP2001024468A (ja) 1999-07-09 2001-01-26 Toyo Commun Equip Co Ltd 圧電振動子の電極膜構造
US6876053B1 (en) * 1999-08-13 2005-04-05 Intel Corporation Isolation structure configurations for modifying stresses in semiconductor devices
JP2001160594A (ja) 1999-09-20 2001-06-12 Toshiba Corp 半導体装置

Also Published As

Publication number Publication date
US6982465B2 (en) 2006-01-03
CN1505839A (zh) 2004-06-16
US20040075148A1 (en) 2004-04-22
KR20030082934A (ko) 2003-10-23
MY144640A (en) 2011-10-31
JP2003086708A (ja) 2003-03-20
CN100382315C (zh) 2008-04-16
KR100562441B1 (ko) 2006-03-17
WO2002047167A1 (fr) 2002-06-13

Similar Documents

Publication Publication Date Title
TW518749B (en) Semiconductor device
JP5380567B2 (ja) 半導体装置
US7109568B2 (en) Semiconductor device including n-channel fets and p-channel fets with improved drain current characteristics
TWI324386B (en) Semiconductor device and method for manufacturing the same
US7205617B2 (en) Semiconductor device including active regions and gate electrodes for field effect transistors, with a trench formed between the active regions
JP5487625B2 (ja) 半導体装置
TW567609B (en) Semiconductor device
TWI295069B (en) Method of manufacturing a microelectronic device with electrode perturbing sill
KR100441258B1 (ko) 반도체장치 및 그 제조방법
US7391083B2 (en) Semiconductor device and a method of manufacturing the same
TWI588902B (zh) 形成包含矽化及非矽化電路元件之半導體結構的方法
TW441128B (en) Semiconductor device and method for producing the same
JP2006148077A (ja) 延伸スペーサを利用した半導体デバイスおよびその形成方法
JP6359401B2 (ja) 半導体装置およびその製造方法
TWI260734B (en) Architecture for circuit connection of a vertical transistor
JP2007059680A (ja) 半導体装置及びその製造方法
US8158513B2 (en) Integrated circuit system employing backside energy source for electrical contact formation
TW454296B (en) Semiconductor device and its manufacturing method
TW400649B (en) Semiconductor device and method for manufacturing the same
TW200539458A (en) Microelectronic device having floating gate protective layer and method of manufacture therefor
TWI241627B (en) Structure and method of forming integrated circuits utilizing strained channel transistors
US7842575B2 (en) Vertical MOS transistor device with asymmetrical source and drain and its manufacturing method
TW311280B (zh)
JP2005276989A (ja) 半導体装置の製造方法
TW200950083A (en) Semiconductor structure having stress area

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent