JP5032018B2 - 膜形成方法 - Google Patents
膜形成方法 Download PDFInfo
- Publication number
- JP5032018B2 JP5032018B2 JP2005334474A JP2005334474A JP5032018B2 JP 5032018 B2 JP5032018 B2 JP 5032018B2 JP 2005334474 A JP2005334474 A JP 2005334474A JP 2005334474 A JP2005334474 A JP 2005334474A JP 5032018 B2 JP5032018 B2 JP 5032018B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- film
- warped
- warping
- internal stress
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Chemical Vapour Deposition (AREA)
Description
Shinya Ito et al., Tech Dig Int Electron Devices Meet, vol.2000;page 10.7.1-10.7.4 (2000) T.Sunaki et al., Symp on VLSI Tech., p.14 (2005)
図1は、第1実施形態に係る膜形成方法を模式的に示す工程断面図である。本実施形態に係る膜形成方法は、例えば以下の工程を順に経ることにより実施される。
図1(a)に示されるように、基板2を準備する。基板2は、例えばシリコン基板等の半導体基板であることが好ましい。
図1(b)に示されるように、基板2を第1の方向Z1に反らせる。その結果、基板2の一方の面2aが凸面、他方の面2bが凹面となる。方向Z1は、例えば基板2の面2aの法線方向である。本実施形態では、基板2の面2aを加熱する。これにより、基板2が面2aから徐々に加熱されるので、基板2における面2aに近い領域の熱膨張率と、基板2における面2bに近い領域の熱膨張率とに差が生じる。その結果、基板2を方向Z1に反らせることができる。基板2を加熱する加熱手段としては、例えば、ヒータ、ランプ等が挙げられる。加熱の際には、基板2の温度が室温から所定の温度に到達するまで昇温することが好ましい。所定の温度は、例えば400〜500℃である。基板2の反り量dは、この所定の温度に依存する。基板2の反り量dは、反らせる前の基板2(図1(a)参照)の曲率半径と、反った基板2(図1(b)参照)の曲率半径との差を表す。
図1(c)に示されるように、反った基板2上に膜4を形成する。本実施形態では、膜4は、基板2の面2b上に形成される。膜4は、例えば、プラズマCVD法、熱CVD法等のCVD法を用いて形成されることが好ましい。プラズマCVD法としては、例えば、平行平板型のCVD法、バイアス高密度プラズマ型(HDP型)のCVD法等が挙げられる。
図1(d)に示されるように、反った基板2を第1の方向Z1とは反対の第2の方向Z2に反らせる。本実施形態では、基板2の温度を低下させる。これにより、基板2を方向Z2に反らせることができる。基板2の面2bが平面又は凸面になるまで基板2を方向Z2に反らせてもよいし、基板2を方向Z2に反らせた結果、基板2の面2bが凹面のままであってもよい。基板2を元の戻すと基板2の面2bは平面となる。基板2を方向Z2に反らせる程度は、膜4の膜厚、膜4の内部応力等を調整することによって制御される。
図2は、第2実施形態に係る膜形成方法を模式的に示す工程断面図である。本実施形態に係る膜形成方法は、例えば以下の工程を順に経ることにより実施される。
図2(a)に示されるように、第1実施形態と同様に、基板2を準備する。
図2(b)に示されるように、第1実施形態と同様に、基板2を第1の方向Z1に反らせる。
図2(c)に示されるように、反った基板2上に膜4を形成する。本実施形態では、膜4は、基板2の面2a上に形成される。
図2(d)に示されるように、第1実施形態と同様に、反った基板2を第1の方向Z1とは反対の第2の方向Z2に反らせる。本実施形態では、基板2の面2bが平面又は凸面になるまで基板2を方向Z2に反らせてもよいし、基板2を方向Z2に反らせた結果、基板2の面2bが凹面のままであってもよい。
図3は、第3実施形態に係る膜形成方法を模式的に示す工程断面図である。本実施形態に係る膜形成方法は、例えば以下の工程を順に経ることにより実施される。
図3(a)に示されるように、第1実施形態と同様に、基板2を準備する。
図3(b)に示されるように、基板2を第1の方向Z1に反らせる。その結果、基板2の一方の面2aが凸面、他方の面2bが凹面となる。本実施形態では、基板2の面2a上に別の膜6を形成することにより、基板2を方向Z1に反らせる。この場合、膜6の内部応力と基板2の内部応力とが異なっているので、基板2を方向Z1に反らせることができる。
図3(c)に示されるように、反った基板2上に膜4を形成する。本実施形態では、膜4は、基板2の面2b上に形成される。
図3(d)に示されるように、反った基板2を第1の方向Z1とは反対の第2の方向Z2に反らせる。本実施形態では、膜6を除去することによって基板2を方向Z2に反らせる。膜6を除去する方法としては、例えばエッチング等が挙げられる。これにより、基板2の内部応力と膜6の内部応力との差に起因する基板2の反りがなくなるので、基板2を方向Z2に反らせることができる。基板2の面2bが平面又は凸面になるまで基板2を方向Z2に反らせてもよいし、基板2を方向Z2に反らせた結果、基板2の面2bが凹面のままであってもよい。
図4は、第4実施形態に係る膜形成方法を模式的に示す工程断面図である。本実施形態に係る膜形成方法は、例えば以下の工程を順に経ることにより実施される。
図4(a)に示されるように、第1実施形態と同様に、基板2を準備する。
図4(b)に示されるように、第3実施形態と同様に、基板2を第1の方向Z1に反らせる。
図4(c)に示されるように、反った基板2上に膜4を形成する。本実施形態では、膜4は、基板2の面2a上に形成される。
図4(d)に示されるように、第3実施形態と同様に、反った基板2を第1の方向Z1とは反対の第2の方向Z2に反らせる。本実施形態では、基板2の面2bが平面又は凸面になるまで基板2を方向Z2に反らせてもよいし、基板2を方向Z2に反らせた結果、基板2の面2bが凹面のままであってもよい。
Claims (3)
- 基板を第1の方向に反らせる工程と、
反った前記基板上に膜を形成する工程と、
前記膜を形成した後、反った前記基板を前記第1の方向とは反対の第2の方向に反らせることにより、前記膜にキャリアの移動度を高めるための応力を発生させる工程と、
を含み、
前記第1の方向に反らせる工程では、前記基板の一方の面を加熱し、
前記第2の方向に反らせる工程では、前記基板の温度を低下させる、
膜形成方法。 - 前記膜は窒素原子を含有する、請求項1に記載の膜形成方法。
- 前記基板はゲート電極を有しており、
前記膜は前記ゲート電極上に形成される、請求項1または2に記載の膜形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005334474A JP5032018B2 (ja) | 2005-11-18 | 2005-11-18 | 膜形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005334474A JP5032018B2 (ja) | 2005-11-18 | 2005-11-18 | 膜形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007142193A JP2007142193A (ja) | 2007-06-07 |
JP5032018B2 true JP5032018B2 (ja) | 2012-09-26 |
Family
ID=38204696
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005334474A Expired - Fee Related JP5032018B2 (ja) | 2005-11-18 | 2005-11-18 | 膜形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5032018B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020150133A (ja) * | 2019-03-13 | 2020-09-17 | 東京エレクトロン株式会社 | 基板処理方法及び基板処理装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6169135A (ja) * | 1984-09-13 | 1986-04-09 | Toshiba Corp | 半導体装置の製造方法 |
JPS63239822A (ja) * | 1987-03-27 | 1988-10-05 | Ushio Inc | 薄層物質の処理方法 |
JPH04286332A (ja) * | 1991-03-15 | 1992-10-12 | Fujitsu Ltd | 薄膜形成方法 |
JPH05251427A (ja) * | 1992-03-05 | 1993-09-28 | Nippon Steel Corp | 薄膜の形成方法 |
JPH0766126A (ja) * | 1993-08-31 | 1995-03-10 | Sharp Corp | 半導体製造装置及びその制御方法 |
JP2002118108A (ja) * | 2000-10-06 | 2002-04-19 | Miyazaki Oki Electric Co Ltd | 絶縁膜形成方法 |
JP2003086708A (ja) * | 2000-12-08 | 2003-03-20 | Hitachi Ltd | 半導体装置及びその製造方法 |
-
2005
- 2005-11-18 JP JP2005334474A patent/JP5032018B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007142193A (ja) | 2007-06-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4777335B2 (ja) | 複合スペーサ絶縁領域幅を備えた集積回路の製造方法 | |
JP4444027B2 (ja) | nチャネルMOSトランジスタおよびCMOS集積回路装置 | |
KR101025761B1 (ko) | 디지탈 회로 및 아날로그 회로를 가지는 반도체 집적회로및 그 제조 방법 | |
US20060091475A1 (en) | Semiconductor device | |
JP2006507681A (ja) | 歪みFinFETCMOSデバイス構造 | |
KR100735808B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP2009065020A (ja) | 半導体装置及びその製造方法 | |
JP2001319968A (ja) | 半導体装置の製造方法 | |
JP3654285B2 (ja) | 半導体装置の製造方法 | |
JP5092754B2 (ja) | pチャネルMOSトランジスタおよび半導体装置 | |
US20080246102A1 (en) | Semiconductor device and method for manufacturing the same | |
JP2009076605A (ja) | 半導体装置の製造方法 | |
JP5032018B2 (ja) | 膜形成方法 | |
JP2007123439A (ja) | 半導体装置及びその製造方法 | |
TWI243414B (en) | Method of forming gate electrode in flash memory device | |
JP2010141102A (ja) | 半導体装置およびその製造方法 | |
US7956390B2 (en) | Semiconductor device and manufacturing method thereof | |
KR100666933B1 (ko) | 반도체 장치의 제조방법 | |
JP5181459B2 (ja) | 半導体装置およびその製造方法 | |
JP2004152965A (ja) | 半導体装置の製造方法と半導体装置 | |
TW200402109A (en) | Method for fabricating a spacer structure | |
KR20040007949A (ko) | 반도체 소자의 제조 방법 | |
JPH1126458A (ja) | 半導体装置とその製造方法 | |
KR20060098646A (ko) | 스페이서를 갖는 모스 트랜지스터의 제조방법 | |
KR100713332B1 (ko) | 반도체 소자의 살리사이드 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081024 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090520 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20101130 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20101210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110315 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110610 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110615 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110712 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110715 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110913 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120529 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120628 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150706 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |