JP2006507681A - 歪みＦｉｎＦＥＴＣＭＯＳデバイス構造 - Google Patents

歪みＦｉｎＦＥＴＣＭＯＳデバイス構造 Download PDF

Info

Publication number
JP2006507681A
JP2006507681A JP2004555236A JP2004555236A JP2006507681A JP 2006507681 A JP2006507681 A JP 2006507681A JP 2004555236 A JP2004555236 A JP 2004555236A JP 2004555236 A JP2004555236 A JP 2004555236A JP 2006507681 A JP2006507681 A JP 2006507681A
Authority
JP
Japan
Prior art keywords
membrane
tensile
device structure
semiconductor device
finfet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004555236A
Other languages
English (en)
Other versions
JP4384988B2 (ja
Inventor
ドリス、ブルース、ビー
チダンブララオ、ドレセチ
イオン、メイケイ
マンデルマン、ジャック、エイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2006507681A publication Critical patent/JP2006507681A/ja
Application granted granted Critical
Publication of JP4384988B2 publication Critical patent/JP4384988B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】移動度を高めたダブル・ゲートＣＭＯＳデバイス構造を提供すること。
【解決手段】本発明によれば、半導体デバイス構造は、基板（１、２）上に配置されたＰＭＯＳデバイス（２００）およびＮＭＯＳデバイス（３００）を含み、このＰＭＯＳデバイスはこのＰＭＯＳデバイスの活性領域に応力を加える圧縮層（６）を含み、このＮＭＯＳデバイスはこのＮＭＯＳデバイスの活性領域に応力を加える引張り層（９）を含み、この圧縮層は第１の誘電体材料を含み、この引張り層は第２の誘電体材料を含み、これらのＰＭＯＳおよびＮＭＯＳデバイスはＦｉｎＦＥＴデバイス（２００、３００）である。

Description

本発明は、ダブル・ゲート半導体デバイス構造に関し、より詳細には、ＦｉｎＦＥＴデバイスに関する。
ダブル・ゲート半導体デバイス構造は、理想に近いサブスレショルド・スロープ（sub-thresholdslope）、ボディ効果（body-effect）がないこと、ショートチャネル効果（short-channel effect）に対する耐性、および非常に高い電流駆動能力（currentdriveability）を得ることができるので、次世代マイクロエレクトロニクス・デバイスの有望な候補である。技術的妥当性を有する１つのダブル・ゲート・デバイス構造はＦｉｎＦＥＴである。ＦｉｎＦＥＴは、他のダブル・ゲート・デバイスと比べて製造が比較的単純であることから特に魅力的である。ＦｉｎＦＥＴのチャネルは、Ｓｉの薄い矩形アイランドであり、通常フィン（Ｆｉｎ）と呼ばれている。ゲートは、フィン構造垂直部の両側でチャネルの動作をゲート制御するようにフィンに巻き付いており、平面状の単一ゲートＭＯＳＦＥＴより優れたゲート制御が可能である。
ＦｉｎＦＥＴは周知である。例えば、２０００年１０月２３日に出願され、２００２年７月２日に発行された、フー（Hu）他による「基板から垂直に延びる二重ゲート・チャネルを有するＦｉｎＦＥＴトランジスタ構造および製造方法（FinFETTransistor Structures Having a Double Gate Channel Extending Vertically from aSubstrate and Methods of Manufacture）」と題する米国特許第６４１３８０２号を参照されたい。高移動度を有するＦｉｎＦＥＴも周知である。例えば、２０００年１１月２９日に出願され、２００２年５月３０日に公開された、アームストロング（Armstrong）他による「特殊トランジスタ配向を利用したＣＭＯＳ製造プロセス（CMOSFabrication Process Utilizing Special Transistor Orientation）」と題する米国特許出願第２００２／００６３２９２号Ａ１を参照されたい。この従来技術の方法は、ｎＦＥＴの移動度を向上させることを目的としており、このために、達成できるＣＭＯＳ回路の改良は限られている。したがって、同じウェハ上に位置しているｐ−ＦｉｎＦＥＴおよびｎ−ＦｉｎＦＥＴの移動度を向上させる方法が必要である。
しかし、本発明者等は、移動度を高めるために応力印可層を利用する方法の改良が実現できることを確信している。
米国特許第６４１３８０２号 米国特許出願第２００２／００６３２９２号Ａ１
本発明の主要な目的は、ダブル・ゲートＣＭＯＳデバイス構造で移動度を高めることである。
本発明の別の目的は、ＦｉｎＦＥＴデバイス構造で移動度を高めることである。
本発明の他の目的は、歪みＦｉｎＦＥＴデバイス構造を製造する方法を改良することである。
本発明によれば、半導体デバイス構造は、基板上に配置されたＰＭＯＳデバイスおよびＮＭＯＳデバイスを含み、このＰＭＯＳデバイスはこのＰＭＯＳデバイスの活性領域に応力を加える圧縮層を含み、このＮＭＯＳデバイスはこのＮＭＯＳデバイスの活性領域に応力を加える引張り層を含み、この圧縮層は第１の誘電体材料を含み、この引張り層は第２の誘電体材料を含み、これらのＰＭＯＳおよびＮＭＯＳデバイスはＦｉｎＦＥＴデバイスである。
本発明は、移動度を高めた新規な歪みＦｉｎＦＥＴデバイス構造を対象とする。集積方法には、ｐ−ＦｉｎＦＥＴの長手方向に圧縮応力を発生させ、一方ｎ−ＦｉｎＦＥＴの長手方向にも引張り応力を発生させる新しいプロセス・フローが組み込まれる。これらの応力は移動度を著しく高め、したがって、デバイス性能を高める。本明細書に開示した本発明では、チャネル内に発生させた長手方向の応力は、標準的な平面ＭＯＳＦＥＴで得られるものより著しく高くなっている。これは、応力膜を、ＳＯＩ層またはバルク基板の表面上ではなく、薄いＦｉｎＦＥＴの両側から塗布することによる。
本発明ならびにその目的および特徴は、以下の詳細な説明から、以下の図面と組み合わせれば、より明らかになるであろう。
本発明は、新規なＦｉｎＦＥＴ半導体デバイス構造、およびこうした構造を製造する方法を対象とする。本発明による好ましい最終構造を図１６、１７に示す。
次に残りの図、特に図１〜３を参照すると、既知のＦｉｎＦＥＴデバイス（図１、２）およびデバイス構造（図３）が図示されている。
初めに、標準または従来のＦｉｎＦＥＴデバイスを製造するプロセスは、フィンのパターニングとエッチング、ゲート誘電体と導体の形成、側壁スペーサ（図示せず）、ソース／ドレイン・ドーピング、ならびにサリサイド化が続く。サリサイド化に続いて、本発明によるフィンにおいて歪みを発生させるプロセスを容易にするように、ゲート側壁（side wall）スペーサを除去する。
より具体的には、図３に関して説明すると、例えばＳＯＩウェハを設ける。ＳＯＩウェハは、図３に示すように、埋め込みＳｉＯ２層２の下に配置された基板１を含む。埋め込みＳｉＯ２層２の上に、図１、２および３でフィン３として図示した、各デバイスの活性領域を形成する領域にパターン化されているシリコン・オン・インシュレータ（ＳＯＩ）層がある。フィンは、当技術分野で周知の標準的なリソグラフィとエッチングの操作によって形成することができる。あるいは、既知の側壁イメージ転写法を用いて各フィン３を形成することができる。
フィンが形成された後、当技術分野で周知の犠牲酸化工程を行って、フィンのエッチング工程からの損傷を除去する。この犠牲酸化物層は、ウェル注入を用いてＦｉｎＦＥＴデバイスの閾値電圧を調整する場合、ウェル注入時のチャネリングを防止するスクリーンとして使用することができる。
次に、犠牲酸化物を、ドライまたはウェット・エッチングの化学作用によって除去する。例えば、希フッ化水素酸を使って犠牲酸化物を除去することができる。犠牲酸化物を除去した後、ゲート誘電体を形成することができる。ゲート酸化は、熱ＳｉＯ２、窒化ＳｉＯ２またはオキシ窒化物とすることができる。ゲート誘電体は、ＴａＯ５、ＨｆＯ２などの高Ｋ材料、またはその他の任意のゲート誘電体材料とすることができる。
次に、ゲート電極材料をウェハ全体に堆積させ、その後、リソグラフィとエッチング工程を行うことができる。ゲート電極は、図において電極４と表されている。
ゲート形成の後、当技術分野で周知の再酸化操作を用いてゲート誘電体の特性を改良することができる。ゲートの再酸化は省略することができる。
プロセス・フローのこの時点で、ソース／ドレイン・エクステンションを注入することができ、別の方法で、オフセット・スペーサを用いて、ゲート端部と注入されたフィン領域との間の距離を形成することができる。通常のＣＭＯＳプロセス技術に共通であるが、ｐＦＥＴ領域が注入できる間、リソグラフィ・マスクを使ってｎＦＥＴ領域が注入されるのをブロックすることができる。ｐＦＥＴ領域をブロックしている間、同様の操作を用いてｎＦＥＴ領域に注入することができる。
ソース・ドレイン・エクステンション領域が形成された後、エクステンションのアニールを用いてイオン注入によって生成された損傷を治すことができる。別の方法では、アニールを省略することができる。次に、１００Å〜１０００Åの範囲のＳｉＮ膜を堆積させることによって、深いソース・ドレイン・スペーサを形成する。その後、高方向性エッチングを行って、水平表面からＳｉＮ膜を除去するが、ゲート電極の垂直部の膜は残しておく。
ＣＭＯＳプロセス技術では標準的なものであるが、ここでブロック・マスクおよびイオン注入を用いて、ｎＦＥＴデバイス領域３０およびｐＦＥＴデバイス領域２０のソースおよびドレイン領域を形成する。次に、通常の急熱アニール工程を用いて注入によって形成された接合を活性化させる。この後で、ＣｏＳｉ２、ＴｉＳｉ、ＮｉＳｉまたは当技術分野で既知の他の任意のシリサイドを用いた通常のサリサイド工程を行う。
プロセス・フローのこの時点で、ｎ−ＦｉｎＦＥＴおよびｐ−ＦｉｎＦＥＴデバイスのデバイス性能を改良する本発明のステップおよび構造（図４〜１７）が始まる。初めに、図４および図５に示したように、ＳｉＯ２ライナー層（膜）５を、例えば低温堆積技術で配置（例えば、堆積）する。膜厚は２５〜３００Åの範囲であり、膜堆積温度は２００〜７５０℃の範囲である。膜は、それだけに限らないが、スパッタ堆積、プラズマ増強化学的気相堆積（ＰＥＣＶＤ）、急熱化学的気相堆積（ＲＴＣＶＤ）、または標準的な化学的気相堆積（ＣＶＤ）技術を含めて、任意の様々な既知技術の１つによって堆積させることができる。このＳｉＯ２膜５の目的は、次に堆積させる第２の膜のエッチング・ストップとしての役割を果たすことである。したがって、このライナーまたはエッチング・ストップ層５は、ＳｉＯ２である必要はなく、ライナー材料層５の上に直接堆積される次の膜に対する十分なエッチング・ストップ能力を提供することができる任意の材料でよい。
ライナーまたはエッチング・ストップ層５を堆積させた後、図６および図７に示すように、ウェハ全体を覆って圧縮膜６を堆積させる。好ましい実施形態では、圧縮膜６は、例えばＰＥＣＶＤによって堆積させたＳｉＮ膜である。膜６は、膜に大きな圧縮を生成するために、４００Ｗ〜１５００Ｗの範囲の高いパワーでも堆積させることができる。膜は、膜を圧縮性にするために、低い堆積速度および温度範囲を用いて堆積させることができる。理想的には、膜の圧縮力は、−３００ＭＰａ〜−３０００ＭＰａの範囲であり、膜厚は２００Å〜２０００Åの範囲が望ましい。好ましい堆積パラメータは以下の通りである：プロセス温度４８０℃、圧力５．７５トル、ウェハと電極の間の間隔３９５ミル（１０．０ｍｍ）、流量は２％希ＳｉＨ４ガス３０００ｓｃｃｍ、ＮＨ３ガス１５ｓｃｃｍ、およびＮガス１０６０ｓｃｃｍ、９００ワットの高周波電力使用。このプロセスは、約１５．９５Å／秒の堆積速度、および約−１４００ＭＰａ（±１０％）の膜応力を発生させる。
ウェハに圧縮膜６を塗布した後、図８および図９に示したように、ブロック・マスク７を用いてウェハのｐＦＥＴ領域をマスクする。このブロック・マスクは、当技術分野で既知の通常のリソグラフィ技術で形成することができる。このマスクは、ウェハ表面に感光性材料を塗布し、マスクを介して露光する、通常のリソグラフィ工程で形成される。次いで、感光性材料を現像して、ウェハ上のｐＦＥＴ領域をブロックしたレジスト画像または構造体を残す。
ブロック・マスク７を形成した後、ブロック・マスク材料に対して圧縮膜を選択的に除去することができる既知のウェット・エッチングまたはドライ・エッチング技術によって圧縮膜６を除去する。ＣＨ２Ｆ２からなるプラズマは、圧縮膜がＳｉＮの場合にこの目的で使用できるドライ・エッチングの化学作用の一例である。圧縮膜をウェハ上のｎＦＥＴ領域から除去した後、中間構造は図１０および図１１に示したようになる。
本発明のプロセス・フローのこの時点で、ブロック・マスク７は、レジストまたは有機材料を除去するための、当技術分野で既知の溶媒またはＯ２プラズマ工程を用いてウェハから除去される。次に、図１２および１３に示したように、ウェハ全体の上に第２のライナーまたはエッチング・ストップ材料８を堆積させる。第２のライナー層８は、少なくとも上記の第１のライナーと同様な特性を有する。即ち、このライナーは、その後の膜エッチング工程のエッチング・ストップとして使用される。
次に、図１４および図１５に示したように、引張り膜９を、ウェハ全体を覆って堆積させる。この引張り膜は、例えばＳｉＮであり、例えばＣＶＤ、ＰＥＣＶＤ、ＲＴＣＶＤ、または高引張り膜を堆積させることができる他の任意の堆積技術によって堆積させる。膜厚は２００Å〜２０００Åの範囲であることが望ましく、応力は＋２００ＭＰａ〜＋２０００ＭＰａ以上の範囲の引張りであることが望ましい。好ましい堆積パラメータは以下の通りである：
プロセス温度４８０℃、圧力６．２５トル、ウェハと電極の間の間隔４９０ミル（１２．４ｍｍ）、流量は２％希ＳｉＨ４ガス３０００ｓｃｃｍ、ＮＨ３ガス１５ｓｃｃｍ、およびＮガス１０６０ｓｃｃｍ、３４０ワットの高周波電力使用。このプロセスは、約２３Å／秒の堆積速度、および約５００ＭＰａの膜応力を発生させる。
本発明のプロセス・フローのこの時点で、図１６に示したように、ウェハのｎＦＥＴ領域を覆ってブロック・マスク１０をパターン化する。このブロック・マスクの特性は、ｐＦＥＴ領域をブロックするための上記のブロック・マスクの特性に類似している。ブロック・マスクを画定した後、既知のウェットまたはドライ・エッチング工程を行って、ｐＦＥＴ領域から引張り膜９を除去する。このエッチングは、ライナー・エッチング・ストップ材料８に対して選択的であることが望ましい。このようにして、ｎＦＥＴ領域から引張り膜を除去するために用いられたエッチングは、ｐＦＥＴ領域上に存在する圧縮膜を除去することはない。次に、このブロック・マスクを、第１のブロック・マスクの除去に用いたのと同様の方法を用いて除去し、図１７に示した最終のデバイス構造２００、３００を得る。
本発明のプロセス・フローのこの時点で、バリア（障壁）層としての役割を果たす、圧縮−１００ＭＰａ〜引張り＋１００ＭＰａの範囲の低い応力を有する５０Å〜５００Åの範囲の薄膜（図示せず）をウェハに塗布することができる。この薄膜の目的は、圧縮または引張り膜によって覆われていない領域をふさぐことである。この任意選択膜を使用して、Ｓｉ中への汚染物の浸透の抑制を改良することができ、またソース−ドレイン・コンタクト・エッチングのためのエッチング・ストップ特性の改良に役立てることもできる。
上記の操作が行われた後、ＣＭＯＳプロセスは、当技術分野で周知の標準的プロセス方法（図示せず）を用いて継続することができる。具体的には、この後のプロセスとしては、ガラス層（即ち、ＢＰＳＧ、ＴＥＯＳ）の堆積と平坦化、ソース／ドレイン・コンタクトのエッチング、コンタクト用金属の堆積と平坦化が挙げられ、次いで追加の絶縁層のレベル、バイア（via）、および配線を形成してチップを完成する。
フィン長手方向の側壁上に、ゲート導体上を覆い、応力膜が存在することにより、チャネル内に膜内の応力と同じ種類の応力（即ち、圧縮／圧縮、引張り／引張り）が発生する。フィンの長手方向の側壁上のソース／ドレイン領域の応力は反対の種類（即ち、圧縮／引張り、引張り／圧縮）である。ソース／ドレイン拡散を利用（アクセス）するために、長手方向の側壁上の膜の効果を失うことなく、各フィン上面の膜を除去することができる。
現在本発明の好ましい実施形態と見なされているものを図示し説明してきたが、当分野の技術者には、本発明の精神および範囲を逸脱することなく、そこに様々な変更および修正を行うことができることは明らかであろう。
本発明は、マイクロエレクトロニクス半導体デバイスに利用することができる。
従来技術によるＦｉｎＦＥＴの（フィンに）垂直方向から見た概略図である。 従来技術によるＦｉｎＦＥＴの（フィンに）平行方向から見た概略図である。 従来技術によるＦｉｎＦＥＴ半導体デバイス構造に垂直方向から見た概略図である。 本発明による中間のＦｉｎＦＥＴ半導体デバイス構造の概略図である。 本発明による中間のＦｉｎＦＥＴ半導体デバイス構造の概略図である。 本発明による中間のＦｉｎＦＥＴ半導体デバイス構造の概略図である。 本発明による中間のＦｉｎＦＥＴ半導体デバイス構造の概略図である。 本発明による中間のＦｉｎＦＥＴ半導体デバイス構造の概略図である。 本発明による中間のＦｉｎＦＥＴ半導体デバイス構造の概略図である。 本発明による中間のＦｉｎＦＥＴ半導体デバイス構造の概略図である。 本発明による中間のＦｉｎＦＥＴ半導体デバイス構造の概略図である。 本発明による中間のＦｉｎＦＥＴ半導体デバイス構造の概略図である。 本発明による中間のＦｉｎＦＥＴ半導体デバイス構造の概略図である。 本発明による中間のＦｉｎＦＥＴ半導体デバイス構造の概略図である。 本発明による中間のＦｉｎＦＥＴ半導体デバイス構造の概略図である。 本発明による中間のＦｉｎＦＥＴ半導体デバイス構造の概略図である。 本発明による最終のＦｉｎＦＥＴ半導体デバイス構造の概略図である。

Claims (17)

  1. 基板１、２上に配置されたＰＭＯＳデバイス２００およびＮＭＯＳデバイス３００を含む半導体デバイス構造であって、
    前記ＰＭＯＳデバイス２００が、前記ＰＭＯＳデバイスの活性領域３に応力を加える圧縮層６を含み、
    前記ＮＭＯＳデバイス３００が、前記ＮＭＯＳデバイスの活性領域３に応力を加える引張り層９を含み、
    前記圧縮層が第１の誘電体材料６を含み、前記引張り層が第２の誘電体材料９を含み、前記ＰＭＯＳおよびＮＭＯＳデバイスがＦｉｎＦＥＴデバイス２００、３００である半導体デバイス構造。
  2. 前記第１の誘電体材料がＳｉＮを含む、請求項１に記載の半導体デバイス構造。
  3. 前記第２の誘電体材料がＳｉＮを含む、請求項１に記載の半導体デバイス構造。
  4. 前記第１の誘電体材料が、−３００ＭＰａ〜−３０００ＭＰａの範囲の実質的に均一な圧縮応力を有する、請求項１に記載の半導体デバイス構造。
  5. 前記第１の誘電体材料が、２００Å〜２０００Åの範囲の実質的に均一な厚みを有する、請求項１に記載の半導体デバイス構造。
  6. 前記第２の誘電体材料が、＋２００ＭＰａ〜＋２０００ＭＰａの範囲の実質的に均一な引張り応力を有する、請求項１に記載の半導体デバイス構造。
  7. 前記第２の誘電体材料が、２００Å〜２０００Åの範囲の実質的に均一な厚みを有する、請求項１に記載の半導体デバイス構造。
  8. 前記第１の誘電体材料および前記第２の誘電体材料がＳｉＮである、請求項１に記載の半導体デバイス構造。
  9. 同じ基板１、２上にｐ−ＦｉｎＦＥＴデバイス領域２００およびｎ−ＦｉｎＦＥＴデバイス領域３００を設けるステップと、
    前記ｐ−ＦｉｎＦＥＴデバイス領域および前記ｎ−ＦｉｎＦＥＴデバイス領域上に第１のライナー５を配置するステップと、
    前記第１のライナー上に圧縮膜６を配置するステップと、
    前記ｐ−ＦｉｎＦＥＴデバイス領域上に第１のマスク７を配置するステップと、
    前記ｎ−ＦｉｎＦＥＴデバイス領域から前記圧縮膜を除去するステップと、
    前記第１のマスク７を除去するステップと、
    前記ｐ−ＦｉｎＦＥＴデバイス領域および前記ｎ−ＦｉｎＦＥＴデバイス領域上に第２のライナー８を配置するステップと、
    前記第２のライナー上に引張り膜９を配置するステップと、
    前記ｎ−ＦｉｎＦＥＴデバイス領域上に第２のマスク１０を配置するステップと、
    前記ｐ−ＦｉｎＦＥＴデバイス領域から前記引張り膜を除去するステップと、
    前記第２のマスクを除去するステップと、
    を含む半導体デバイス構造の製造方法。
  10. 圧縮膜を配置する前記ステップが、約−１４００ＭＰａの膜応力を有する圧縮膜を配置するステップを含む、請求項９に記載の方法。
  11. 引張り膜を配置する前記ステップが、約＋５００ＭＰａの膜応力を有する引張り膜を配置するステップを含む、請求項９に記載の方法。
  12. 前記圧縮膜がＳｉＮである、請求項９に記載の方法。
  13. 前記引張り膜がＳｉＮである、請求項９に記載の方法。
  14. ２００Å〜２０００Åの範囲の実質的に均一な厚みを有する前記圧縮膜を配置する、請求項９に記載の方法。
  15. ２００Å〜２０００Åの範囲の実質的に均一な厚みを有する前記引張り膜を配置する、請求項９に記載の方法。
  16. 圧縮膜を配置する前記ステップが、約−１４００ＭＰａより大きい膜応力を有する圧縮膜を配置するステップを含む、請求項９に記載の方法。
  17. 引張り膜を配置する前記ステップが、約＋５００ＭＰａより大きい膜応力を有する引張り膜を配置するステップを含む、請求項９に記載の方法。
JP2004555236A 2002-11-25 2002-11-25 歪みＦｉｎＦＥＴＣＭＯＳデバイス構造 Expired - Fee Related JP4384988B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2002/037931 WO2004049406A1 (en) 2002-11-25 2002-11-25 Strained finfet cmos device structures

Publications (2)

Publication Number Publication Date
JP2006507681A true JP2006507681A (ja) 2006-03-02
JP4384988B2 JP4384988B2 (ja) 2009-12-16

Family

ID=32391448

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004555236A Expired - Fee Related JP4384988B2 (ja) 2002-11-25 2002-11-25 歪みＦｉｎＦＥＴＣＭＯＳデバイス構造

Country Status (8)

Country Link
EP (1) EP1565931B1 (ja)
JP (1) JP4384988B2 (ja)
CN (1) CN100378901C (ja)
AT (1) ATE377841T1 (ja)
AU (1) AU2002368388A1 (ja)
DE (1) DE60223419T2 (ja)
TW (1) TWI233694B (ja)
WO (1) WO2004049406A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007294757A (ja) * 2006-04-26 2007-11-08 Toshiba Corp 半導体装置及び半導体装置の製造方法
JP2007329295A (ja) * 2006-06-08 2007-12-20 Hitachi Ltd 半導体及びその製造方法
WO2008078637A1 (ja) * 2006-12-25 2008-07-03 National University Corporation Nagoya University パターン形成方法、および半導体装置の製造方法
JP2009259865A (ja) * 2008-04-11 2009-11-05 Toshiba Corp 半導体装置、およびその製造方法
KR100957820B1 (ko) 2007-01-17 2010-05-13 도쿄엘렉트론가부시키가이샤 핀형 전계 효과 트랜지스터의 제조 방법
JP2010245514A (ja) * 2009-04-03 2010-10-28 Internatl Business Mach Corp <Ibm> 半導体構造体およびその形成方法（内部応力を有する半導体ナノワイヤ）
JP2011199287A (ja) * 2010-03-17 2011-10-06 Taiwan Semiconductor Manufacturing Co Ltd フィン型電界効果トランジスタおよびその製造方法
JP2013229597A (ja) * 2012-04-25 2013-11-07 Samsung Electronics Co Ltd 応力近接効果を有する集積回路

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6909151B2 (en) * 2003-06-27 2005-06-21 Intel Corporation Nonplanar device with stress incorporation layer and method of fabrication
DE102004026149B4 (de) 2004-05-28 2008-06-26 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Erzeugen eines Halbleiterbauelements mit Transistorelementen mit spannungsinduzierenden Ätzstoppschichten
GB2442995B (en) * 2004-05-28 2010-06-30 Advanced Micro Devices Inc Technique for creating different mechanical stress in different channel regions by forming an etch stop layer having differently modified intrinsic stress
US7084461B2 (en) * 2004-06-11 2006-08-01 International Business Machines Corporation Back gate FinFET SRAM
US20060099763A1 (en) 2004-10-28 2006-05-11 Yi-Cheng Liu Method of manufacturing semiconductor mos transistor device
US7306997B2 (en) * 2004-11-10 2007-12-11 Advanced Micro Devices, Inc. Strained fully depleted silicon on insulator semiconductor device and manufacturing method therefor
US7442598B2 (en) 2005-06-09 2008-10-28 Freescale Semiconductor, Inc. Method of forming an interlayer dielectric
US7586158B2 (en) 2005-07-07 2009-09-08 Infineon Technologies Ag Piezoelectric stress liner for bulk and SOI
US7651935B2 (en) 2005-09-27 2010-01-26 Freescale Semiconductor, Inc. Process of forming an electronic device including active regions and gate electrodes of different compositions overlying the active regions
US7504289B2 (en) 2005-10-26 2009-03-17 Freescale Semiconductor, Inc. Process for forming an electronic device including transistor structures with sidewall spacers
US7420202B2 (en) 2005-11-08 2008-09-02 Freescale Semiconductor, Inc. Electronic device including a transistor structure having an active region adjacent to a stressor layer and a process for forming the electronic device
US7709317B2 (en) * 2005-11-14 2010-05-04 International Business Machines Corporation Method to increase strain enhancement with spacerless FET and dual liner process
US7564081B2 (en) * 2005-11-30 2009-07-21 International Business Machines Corporation finFET structure with multiply stressed gate electrode
DE102005059231B4 (de) * 2005-12-12 2011-01-13 Infineon Technologies Ag Verfahren zum Herstellen eines Verbindungshalbleiter-Feldeffekttransistors mit einer Fin-Struktur und Verbindungshalbleiter-Feldeffekttransistor mit einer Fin-Struktur
US8569858B2 (en) 2006-12-20 2013-10-29 Freescale Semiconductor, Inc. Semiconductor device including an active region and two layers having different stress characteristics
US8247850B2 (en) 2007-01-04 2012-08-21 Freescale Semiconductor, Inc. Dual interlayer dielectric stressor integration with a sacrificial underlayer film stack
US7843011B2 (en) 2007-01-31 2010-11-30 Freescale Semiconductor, Inc. Electronic device including insulating layers having different strains
CN102723366B (zh) * 2007-07-27 2015-03-04 知识产权之桥一号有限责任公司 半导体装置
CN101577251B (zh) * 2008-05-05 2011-11-30 中芯国际集成电路制造(北京)有限公司 Cmos器件钝化层形成方法
US7915112B2 (en) * 2008-09-23 2011-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate stress film for mobility enhancement in FinFET device
US8227867B2 (en) 2008-12-23 2012-07-24 International Business Machines Corporation Body contacted hybrid surface semiconductor-on-insulator devices
CN102054777B (zh) * 2009-10-28 2013-05-29 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
CN102315265B (zh) 2010-06-30 2013-12-04 中国科学院微电子研究所 半导体器件及其制造方法
CN102315269B (zh) 2010-07-01 2013-12-25 中国科学院微电子研究所 一种半导体器件及其形成方法
CN103187439B (zh) * 2011-12-29 2015-08-05 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法、cmos及其形成方法
US8697523B2 (en) * 2012-02-06 2014-04-15 International Business Machines Corporation Integration of SMT in replacement gate FINFET process flow
CN103296068B (zh) * 2012-03-02 2016-03-16 中芯国际集成电路制造(上海)有限公司 Cmos及其形成方法
CN104347508B (zh) * 2013-07-24 2017-05-17 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN104752221B (zh) * 2013-12-31 2017-11-03 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
CN104916539B (zh) * 2014-03-12 2018-08-21 中芯国际集成电路制造(上海)有限公司 一种制作半导体器件的方法
US9391078B1 (en) * 2015-01-16 2016-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for finFET devices
US9437445B1 (en) * 2015-02-24 2016-09-06 International Business Machines Corporation Dual fin integration for electron and hole mobility enhancement
CN106505040B (zh) * 2015-09-07 2020-02-11 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
CN106910739B (zh) * 2015-12-21 2022-01-11 三星电子株式会社 半导体器件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002043151A1 (en) * 2000-11-22 2002-05-30 Hitachi, Ltd Semiconductor device and method for fabricating the same
JP2003273240A (ja) * 2002-03-19 2003-09-26 Hitachi Ltd 半導体装置及びその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3262162B2 (ja) * 1998-12-14 2002-03-04 日本電気株式会社 半導体装置
US6342410B1 (en) * 2000-07-10 2002-01-29 Advanced Micro Devices, Inc. Fabrication of a field effect transistor with three sided gate structure on semiconductor on insulator
US6413802B1 (en) * 2000-10-23 2002-07-02 The Regents Of The University Of California Finfet transistor structures having a double gate channel extending vertically from a substrate and methods of manufacture
KR100493206B1 (ko) * 2001-01-16 2005-06-03 가부시키가이샤 히타치세이사쿠쇼 반도체장치 및 그 제조방법
US6458662B1 (en) * 2001-04-04 2002-10-01 Advanced Micro Devices, Inc. Method of fabricating a semiconductor device having an asymmetrical dual-gate silicon-germanium (SiGe) channel MOSFET and a device thereby formed
JP2003060076A (ja) * 2001-08-21 2003-02-28 Nec Corp 半導体装置及びその製造方法
US6433609B1 (en) * 2001-11-19 2002-08-13 International Business Machines Corporation Double-gate low power SOI active clamp network for single power supply and multiple power supply applications
US6573172B1 (en) * 2002-09-16 2003-06-03 Advanced Micro Devices, Inc. Methods for improving carrier mobility of PMOS and NMOS devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002043151A1 (en) * 2000-11-22 2002-05-30 Hitachi, Ltd Semiconductor device and method for fabricating the same
JP2003273240A (ja) * 2002-03-19 2003-09-26 Hitachi Ltd 半導体装置及びその製造方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007294757A (ja) * 2006-04-26 2007-11-08 Toshiba Corp 半導体装置及び半導体装置の製造方法
JP2007329295A (ja) * 2006-06-08 2007-12-20 Hitachi Ltd 半導体及びその製造方法
US8119530B2 (en) 2006-12-25 2012-02-21 National University Corporation Nagoya University Pattern forming method and semiconductor device manufacturing method
WO2008078637A1 (ja) * 2006-12-25 2008-07-03 National University Corporation Nagoya University パターン形成方法、および半導体装置の製造方法
JP2008159892A (ja) * 2006-12-25 2008-07-10 Univ Nagoya パターン形成方法、および半導体装置の製造方法
KR101399765B1 (ko) 2006-12-25 2014-05-27 고쿠리츠 다이가쿠 호우징 나고야 다이가쿠 패턴 형성 방법 및 반도체 장치의 제조 방법
KR100957820B1 (ko) 2007-01-17 2010-05-13 도쿄엘렉트론가부시키가이샤 핀형 전계 효과 트랜지스터의 제조 방법
JP2009259865A (ja) * 2008-04-11 2009-11-05 Toshiba Corp 半導体装置、およびその製造方法
JP2010245514A (ja) * 2009-04-03 2010-10-28 Internatl Business Mach Corp <Ibm> 半導体構造体およびその形成方法（内部応力を有する半導体ナノワイヤ）
JP2014017515A (ja) * 2010-03-17 2014-01-30 Taiwan Semiconductor Manufactuaring Co Ltd フィン型電界効果トランジスタおよびその製造方法
JP2011199287A (ja) * 2010-03-17 2011-10-06 Taiwan Semiconductor Manufacturing Co Ltd フィン型電界効果トランジスタおよびその製造方法
US9312179B2 (en) 2010-03-17 2016-04-12 Taiwan-Semiconductor Manufacturing Co., Ltd. Method of making a finFET, and finFET formed by the method
US10224245B2 (en) 2010-03-17 2019-03-05 Taiwan Semiconductor Manufacturing Co., Ltd. Method of making a finFET, and finFET formed by the method
US10515856B2 (en) 2010-03-17 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method of making a FinFET, and FinFET formed by the method
JP2013229597A (ja) * 2012-04-25 2013-11-07 Samsung Electronics Co Ltd 応力近接効果を有する集積回路

Also Published As

Publication number Publication date
ATE377841T1 (de) 2007-11-15
TWI233694B (en) 2005-06-01
TW200425508A (en) 2004-11-16
CN100378901C (zh) 2008-04-02
DE60223419D1 (de) 2007-12-20
CN1695227A (zh) 2005-11-09
EP1565931A4 (en) 2006-04-19
AU2002368388A1 (en) 2004-06-18
JP4384988B2 (ja) 2009-12-16
DE60223419T2 (de) 2008-09-04
EP1565931A1 (en) 2005-08-24
EP1565931B1 (en) 2007-11-07
WO2004049406A1 (en) 2004-06-10

Similar Documents

Publication Publication Date Title
JP4384988B2 (ja) 歪みＦｉｎＦＥＴＣＭＯＳデバイス構造
US7388259B2 (en) Strained finFET CMOS device structures
US7314802B2 (en) Structure and method for manufacturing strained FINFET
US7220630B2 (en) Method for selectively forming strained etch stop layers to improve FET charge carrier mobility
TWI478218B (zh) 半導體裝置及製作具有金屬閘極堆疊的半導體裝置的方法
JP5274594B2 (ja) 自己整合されたデュアル応力層を用いるｃｍｏｓ構造体及び方法
KR101558061B1 (ko) Ｆｉｎｆｅｔ들 및 그 형성 방법
US7915167B2 (en) Fabrication of channel wraparound gate structure for field-effect transistor
TWI655776B (zh) 半導體元件與其形成方法
US7935993B2 (en) Semiconductor device structure having enhanced performance FET device
US20060189043A1 (en) Trench-gate electrode for FinFET device
US20060183279A1 (en) Method for selectively stressing mosfets to improve charge carrier mobility
KR20130061616A (ko) 고밀도 게이트 디바이스 및 방법
TWI389200B (zh) 形成層間介電質之方法
JP2009206467A (ja) 二重ｃｅｓｌプロセス
US7179714B2 (en) Method of fabricating MOS transistor having fully silicided gate
US7898036B2 (en) Semiconductor device and process for manufacturing the same
US20160322476A1 (en) Method of manufacturing a fin field effect transistor
KR20070101058A (ko) 핀 전계 효과 트랜지스터의 형성 방법
US7157343B2 (en) Method for fabricating semiconductor device
JP2007519217A (ja) 半導体デバイスおよびその製造方法
US11482603B2 (en) Semiconductor device and fabrication method thereof
KR100714929B1 (ko) 변형된 ＦｉｎＦＥＴ ＣＭＯＳ 장치 구조
US7126189B2 (en) Method for fabricating semiconductor device
CN113053751A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080303

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080325

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090127

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090409

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090915

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090928

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121002

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131002

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees