JP2009259865A - 半導体装置、およびその製造方法 - Google Patents

半導体装置、およびその製造方法 Download PDF

Info

Publication number
JP2009259865A
JP2009259865A JP2008103850A JP2008103850A JP2009259865A JP 2009259865 A JP2009259865 A JP 2009259865A JP 2008103850 A JP2008103850 A JP 2008103850A JP 2008103850 A JP2008103850 A JP 2008103850A JP 2009259865 A JP2009259865 A JP 2009259865A
Authority
JP
Japan
Prior art keywords
fin
film
channel region
strain
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008103850A
Other languages
English (en)
Other versions
JP5285947B2 (ja
Inventor
Kimitoshi Okano
王俊 岡野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008103850A priority Critical patent/JP5285947B2/ja
Priority to US12/421,143 priority patent/US8237226B2/en
Publication of JP2009259865A publication Critical patent/JP2009259865A/ja
Application granted granted Critical
Publication of JP5285947B2 publication Critical patent/JP5285947B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Abstract

【課題】フィン内に形成されるチャネル領域に効果的に歪みを発生させて、チャネル領域内の電荷移動度を向上させたフィン型トランジスタを有する半導体装置、およびその製造方法を提供する。
【解決手段】本発明の一態様に係る半導体装置の製造方法は、半導体基板上に、フィンおよび前記フィンの上と下の少なくともいずれかに位置する所定の膜を形成する工程と、ゲート絶縁膜を介して前記フィンの両側面を挟むようにゲート電極を形成する工程と、前記所定の膜を膨張または収縮させ、前記フィンの前記ゲート電極に挟まれた領域に位置するチャネル領域に前記フィンの高さ方向の歪みを与える工程と、を含む。
【選択図】図３Ｂ

Description

本発明は、半導体装置、およびその製造方法に関する。
従来のフィン型トランジスタを有する半導体装置に関する技術として、ｎ型トランジスタのフィン側面に形成されるチャネル領域の面方位が｛１１０｝、電流の方向が＜１−１０＞である場合に、フィンに高さ方向（＜００１＞方向）の圧縮歪みを発生させることにより、チャネル領域内の電荷（電子）の移動度を向上させる技術が知られている（例えば、非特許文献１参照）。
Jack Kavalieros et al., "Tri-Gate Transistor Architecture with High-k Gate Dielectrics, Metal Gates and Strain Engineering", [online] Intel Corporation, June 2006, [retrieved on 2008-01-28], Retrieved from the Internet: <URL: http://download.intel.com/technology/silicon/tri-gate_foils_VLSI_0606.pdf>.
本発明の目的は、フィン内に形成されるチャネル領域に効果的に歪みを発生させて、チャネル領域内の電荷移動度を向上させたフィン型トランジスタを有する半導体装置、およびその製造方法を提供することにある。
本発明の一態様は、半導体基板上に、フィンおよび前記フィンの上と下の少なくともいずれかに位置する所定の膜を形成する工程と、ゲート絶縁膜を介して前記フィンの両側面を挟むようにゲート電極を形成する工程と、前記所定の膜を膨張または収縮させ、前記フィンの前記ゲート電極に挟まれた領域に位置するチャネル領域に前記フィンの高さ方向の歪みを与える工程と、を含む半導体装置の製造方法を提供する。
また、本発明の他の一態様は、前記半導体基板上に形成され、内部のチャネル領域において高さ方向の歪みを有するフィンと、前記フィンの前記チャネル領域が含まれる部分の両側面を挟むように形成されたゲート電極と、前記フィンの前記チャネル領域が含まれる部分の上と下の少なくともいずれかに形成され、前記フィンの前記歪みを発生させる歪み付与膜と、を有する半導体装置を提供する。
本発明によれば、フィン内に形成されるチャネル領域に効果的に歪みを発生させて、チャネル領域内の電荷移動度を向上させたフィン型トランジスタを有する半導体装置、およびその製造方法を提供することができる。
〔第１の実施の形態〕
（半導体装置の構成）
図１は、本発明の第１の実施の形態に係る半導体装置の斜視図である。また、図２（ａ）は、図１の切断線II−IIにおける断面を矢印の方向に見た断面図である。また、図２（ｂ）は、図２（ａ）の部分拡大図である。
本実施の形態に係る半導体装置は、半導体基板２と、素子分離領域３と、半導体基板２上に形成されたフィン４と、ゲート絶縁膜６を介してフィン４の両側面を挟むように形成されたゲート電極５と、フィン４上に形成された膨張膜７と、膨張膜７上に形成されたキャップ層８と、ゲート電極５の側面に形成されたオフセットスペーサ９と、を有して概略構成されるｎ型トランジスタ１を有する。
半導体基板２には、例えば、主面の面方位が｛１００｝であるＳｉ基板を用いることができる。なお、｛１００｝は、（１００）、および（１００）と等価な面方位を表す。
素子分離領域３は、例えば、ＳｉＯ２等の絶縁材料からなり、ＳＴＩ（Shallow Trench Isolation）構造を有する。
フィン４は、例えば、半導体基板２を加工することにより形成される。また、フィン４は、ｎ型のソース領域およびドレイン領域（図示しない）を含む。ゲート電極５に囲まれ、ソース領域とドレイン領域に挟まれたフィン４内の領域は、チャネル領域として働く。
ゲート電極５は、例えば、導電型不純物を含む多結晶Ｓｉや、多結晶ＳｉＧｅ等のＳｉ系多結晶からなる。導電型不純物には、Ａｓ、Ｐ等のｎ型不純物が用いられる。また、ゲート電極５は、Ｗ、Ｔａ、Ｔｉ、Ｈｆ、Ｚｒ、Ｒｕ、Ｐｔ、Ｉｒ、Ｍｏ、Ａｌ等やこれらの化合物等からなるメタルゲート電極であってもよい。また、ゲート電極５は、メタルゲート電極の上に導電型不純物を含むＳｉ系多結晶を形成した積層構造であってもよい。また、ゲート電極５の上部がＳｉ系多結晶からなる場合は、上面にシリサイド層を形成してもよい。
ゲート絶縁膜６は、例えば、ＳｉＯ２、ＳｉＮ、ＳｉＯＮや、Ｈｉｇｈ−ｋ材料（例えば、ＨｆＳｉＯＮ、ＨｆＳｉＯ、ＨｆＯ等のＨｆ系材料、ＺｒＳｉＯＮ、ＺｒＳｉＯ、ＺｒＯ等のＺｒ系材料、Ｙ２Ｏ３等のＹ系材料）からなる。
膨張膜７は、前駆体膜を形成した後に所定の処理を施されることによって体積が膨張した膜である。膨張膜７の前駆体膜としては、例えば、フィン４を構成する結晶よりも酸化速度が速い材料を用いることができ、フィン４がＳｉ結晶からなる場合は、Ｓｉ１−ｘＧｅｘ（０＜ｘ≦１）結晶（以下、ＳｉＧｅ結晶と記す）等のＳｉ結晶よりも酸化速度が速い材料を用いることができる。この場合、ＳｉＧｅ結晶に酸化処理を施すことにより体積が膨張し、膨張膜７としてのＳｉＧｅ酸化膜が形成される。
図２（ｂ）に示すように、膨張膜７は、膨張することにより周囲の部材に押す力７ｆを加える。これにより、フィン４は下向きの外力を受けて、その高さ方向の圧縮歪みが発生する。
例えば、フィン４の側面に形成されるチャネル領域の面方位が｛１１０｝、電流の方向が＜１１０＞である場合に、フィン４に高さ方向（＜００１＞方向）の圧縮歪みを発生させることにより、チャネル領域内の電荷（電子）の移動度を向上させることができる。なお、出願人らの知見により、ｎ型トランジスタ１の代わりに同様の構成を有するｐ型トランジスタを製造する場合は、フィン４の側面に形成されるチャネル領域の面方位が｛１００｝、電流の方向が＜０１０＞である場合に、フィン４に高さ方向（＜００１＞方向）の圧縮歪みを発生させることにより、チャネル領域内の電荷（正孔）の移動度を向上させることができることが確認されている。なお、＜１１０＞は、［１１０］、および［１１０］と等価な方向を表す。
膨張膜７は、フィン４内のチャネル領域にフィン４の高さ方向の圧縮歪みを発生させることを目的として形成されるものであり、少なくともフィン４のチャネル領域を含む部分上（ゲート電極５に挟まれた領域）に形成される。特に、より効率的に歪みを発生させるために、図１に示すように、フィン４の上面の全てを覆うように形成されることが好ましい。
キャップ層８は、ＳｉＮ等の絶縁材料からなる。また、キャップ層８は、膨張膜７の上面の全てを覆うように形成されることが好ましい。これは、膨張膜７から発生される上向きの力７ｆを発散させずにキャップ層８が受けることにより、下向きの力７ｆをフィン４に効率的に伝えるためである。
オフセットスペーサ９は、例えば、ＳｉＯ２、ＳｉＮ等からなる。なお、オフセットスペーサ９の側面に絶縁材料からなるゲート側壁が形成されてもよい。なお、オフセットスペーサ９も、膨張膜７の膨張により生じるフィン４への外力の緩和を抑える機能を有する。
以下に、本実施の形態に係る半導体装置１の製造方法の一例を示す。
（半導体装置の製造）
図３Ａ（ａ）〜（ｃ）、図３Ｂ（ｄ）〜（ｆ）は、本発明の第１の実施の形態に係る半導体装置の製造工程を示す斜視図である。
まず、図３Ａ（ａ）に示すように、半導体基板２上に膨張膜７の前駆体膜となる第１の膜１０と、キャップ層８に加工される第２の膜１１を積層する。
第１の膜１０としてＳｉＧｅ結晶膜を形成する場合は、例えば、Ｓｉの原料としてモノシラン（ＳｉＨ４）、ジクロロシラン（ＳｉＨ２Ｃｌ２）、トリクロロシラン（ＳｉＨＣｌ３）等、Ｇｅの原料として水素化ゲルマニウム（ＧｅＨ４）を用いて、水素ガス等の雰囲気中で７００〜８５０℃の温度条件下で気相エピタキシャル成長させる。また、第２の膜１１としてＳｉＮ膜を形成する場合は、ＣＶＤ（Chemical Vapor Deposition）法等を用いる。
次に、図３Ａ（ｂ）に示すように、例えば、フォトリソグラフィ法とＲＩＥ（Reactive Ion Etching）により、第２の膜１１、第１の膜１０および半導体基板２をパターニングし、上部に第１の膜１０、および第２の膜１１を加工したキャップ層８を有するフィン４を形成する。
次に、図３Ａ（ｃ）に示すように、素子分離領域３を形成する。素子分離領域３は、ＣＶＤ法等によりＳｉＮ等からなる絶縁膜を半導体基板２上にキャップ層８の上面の高さよりも高く堆積させた後に、キャップ層８の上面をストッパとしてこの絶縁膜にＣＭＰ（Chemical Mechanical Polishing）等の平坦化処理を施し、さらにこれをＲＩＥ等によりエッチバックすることにより形成される。
次に、図３Ｂ（ｄ）に示すように、露出したフィン４の側面にゲート絶縁膜６を形成する。例えば、ゲート絶縁膜６としてＳｉＯ２膜を用いる場合は、フィン４の側面に酸化処理を施し、ＳｉＯＮ膜を用いる場合は、フィン４の側面に酸化処理を施した後、窒化処理、または酸窒化処理を施すことによりゲート絶縁膜６を形成する。また、ゲート絶縁膜６としてＳｉＮ膜、Ｈｉｇｈ−ｋ材料等を用いる場合は、ＣＶＤ法等により半導体基板２上の全面にＳｉＮ膜、Ｈｉｇｈ−ｋ材料膜等を堆積させた後、不要な部分を除去することによりゲート絶縁膜６を形成してもよい。
なお、ゲート絶縁膜６を形成する際に、フィン４の側面に酸化処理を施す場合、第１の膜１０の側面も同様に酸化されるが、第１の膜１０の酸化レートはゲート絶縁膜６のそれよりも小さいことが望ましい。このとき、ラジカル酸素を用いたラジカル酸化処理を施すことにより、第１の膜１０の側面の酸化の程度を少なくすることができる。
次に、図３Ｂ（ｅ）に示すように、上面にゲートキャップ層１２を有するゲート電極５を形成する。
ゲート電極５、およびゲートキャップ層１２の形成は、例えば、以下のような工程で行われる。まず、半導体基板２上に、ＣＶＤ法等を用いて多結晶Ｓｉ膜等のゲート電極５の材料膜を堆積した後、これをＣＭＰ等により平坦化する。次に、平坦化したゲート電極５の材料膜上にＳｉＮ、ＳｉＯ２等のゲートキャップ層１２の材料膜を堆積させる。次に、ゲート電極５の材料膜、およびゲートキャップ層１２の材料膜を、例えばフォトリソグラフィ技術とＲＩＥ法を用いてパターニングすることにより、ゲート電極５、ゲートキャップ層１２を形成する。
次に、図３Ｂ（ｆ）に示すように、第１の膜１０に酸化処理を施し、体積を膨張させて膨張膜７を形成する。例えば、第１の膜１０がＳｉＧｅ結晶膜である場合は、ＳｉＧｅ酸化膜が膨張膜７となる。このとき、第１の膜１０のゲート電極５に周囲を囲まれた部分は、ゲート電極５により膨張を妨げられるため、周囲の部材に加える力７ｆが特に大きくなる。従って、膨張膜７の形成は、ゲート電極５の形成前に行ってもよいが、ゲート電極５の形成後に行った方が、フィン４に与える歪みが大きくなる。
なお、フィン４は、フィン４内のソース領域およびドレイン領域に接続するコンタクトプラグの接続領域であるパッドに接続される場合がある。図４（ａ）、（ｂ）は、そのような場合において、それぞれ膨張膜７の形成前後におけるフィン４の端部に形成されたパッド１８周辺の部分拡大図である。パッド１８は、フィン４よりも上面の幅が大きいため、フィン４上およびパッド１８の周辺上に位置する第１の膜１０のみ酸化して、膨張膜７に加工することができる。ここで、全ての第１の膜１０が膨張膜７となって膨張してしまうと、ゲート電極５の形成前に第１の膜１０に酸化処理を施した場合に、膨張膜７上の全ての部材が上方に持ち上がってしまうため、周囲の部材に加える力７ｆが緩和してしまう。しかし、パッド１８の上面の中央付近の上に位置する第１の膜１０は、酸化されず、膨張しないため、膨張膜７の形成をゲート電極５の形成前に行った場合であっても、膨張膜７が膨張することにより周囲の部材に加える力７ｆが緩和してしまうことを抑制でき、膨張膜７によりフィン４へ歪みを与えることができる。
なお、第１の膜１０がＳｉＧｅ結晶膜である場合は、燃焼酸化を用いて第１の膜１０に酸化処理を施すことにより、ＳｉＧｅ結晶の酸化レートを大きくすることができるため、Ｓｉ結晶等からなるフィン４に及ぶ酸化を少なく抑えて膨張膜７を形成することができる。ここで、燃焼酸化とは、Ｈ２とＯ２の酸化反応により生成されるＨ２Ｏを用いた酸化処理である。また、第１の膜１０の酸化反応を進み易くするために、ゲート電極５に覆われていない部分のキャップ層８を除去し、その後に第１の膜１０に酸化処理を施してもよい。また、フィン４に効率よく歪みを与えるために、第１の膜１０のゲート電極５に周囲を囲まれた部分は全て酸化されることが好ましいが、一部未反応の領域が残っていてもよい。
この後、ゲート電極５の側面にオフセットスペーサ９を形成し、ゲートキャップ層１２を除去し、フィン４内にソース領域およびドレイン領域を形成する。ソース領域およびドレイン領域は、例えば、オフセットスペーサ９をマスクとしてイオン注入法等によりソース・ドレインエクステンション領域を形成した後、オフセットスペーサ９の側面にゲート側壁を形成し、これをマスクとしてディープソース・ドレイン領域を形成する。その後、上層に配線等を形成する。
（第１の実施の形態の効果）
本発明の第１の実施の形態によれば、膨張膜７を形成することにより、フィン４内のチャネル領域に直接外力を加えて、チャネル領域にフィン４の高さ方向の圧縮歪みを発生させることができる。これにより、チャネル領域中の電子の移動度が向上し、それに伴ってｎ型トランジスタ１の動作速度が向上する。
〔第２の実施の形態〕
本発明の第２の実施の形態は、ｐ型トランジスタの動作速度を向上させる点において第１の実施の形態と異なる。なお、第１の実施の形態と同様の点については、説明を省略する。
（半導体装置の構成）
図５（ａ）は、本発明の第２の実施の形態に係る半導体装置の断面図である。また、図５（ｂ）は、図５（ａ）の部分拡大図である。なお、図５（ａ）、（ｂ）に示される断面は、図２（ａ）、（ｂ）に示される第１の実施の形態に係る半導体装置の断面に対応する。
本実施の形態に係る半導体装置は、半導体基板２と、素子分離領域３と、半導体基板２上に形成されたフィン４と、ゲート絶縁膜６を介してフィン４の両側面を挟むように形成されたゲート電極５と、フィン４上に形成された収縮膜１３と、収縮膜１３上に形成されたキャップ層８と、ゲート電極５の側面に形成されたオフセットスペーサ（図示しない）と、を有して概略構成されるｐ型トランジスタ２０を有する。
ｐ型トランジスタ２０は、第１の実施の形態に係るｎ型トランジスタ１における膨張膜７の代わりに収縮膜１３が形成された構造を有する。
ゲート電極５は、例えば、導電型不純物を含む多結晶Ｓｉや、多結晶ＳｉＧｅ等のＳｉ系多結晶からなる。導電型不純物には、Ｂ、ＢＦ２等のｐ型不純物が用いられる。また、ゲート電極５は、Ｗ、Ｔａ、Ｔｉ、Ｈｆ、Ｚｒ、Ｒｕ、Ｐｔ、Ｉｒ、Ｍｏ、Ａｌ等やこれらの化合物等からなるメタルゲート電極であってもよい。また、ゲート電極５は、メタルゲート電極の上に導電型不純物を含むＳｉ系多結晶を形成した積層構造であってもよい。また、ゲート電極５の上部がＳｉ系多結晶からなる場合は、上面にシリサイド層を形成してもよい。
収縮膜１３は、前駆体膜を形成した後に所定の処理を施されることによって体積が収縮した膜である。例えば、オゾンＴＥＯＳ膜に熱処理を施すことにより体積が収縮し、収縮膜１３としてのＳｉ酸化膜が形成される。ここで、オゾンＴＥＯＳ膜とは、Ｏ３（オゾン）とＴＥＯＳを原料ガスとしてＣＶＤ法により形成されるＳｉＯ２膜である。
図５（ｂ）に示すように、収縮膜１３は、収縮することにより周囲の部材に引っ張る力１３ｆを加える。これにより、フィン４は上向きの外力を受けて、その高さ方向の伸張歪みが発生する。
例えば、出願人らの知見により、フィン４の側面に形成されるチャネル領域の面方位が｛１１０｝、電流の方向が＜１−１０＞である場合に、フィン４に高さ方向（＜００１＞方向）の伸張歪みを発生させることにより、チャネル領域内の電荷（正孔）の移動度を向上させることができることが確認されている。
収縮膜１３は、フィン４内のチャネル領域にフィン４の高さ方向の伸張歪みを発生させることを目的として形成されるものであり、少なくともフィン４のチャネル領域を含む部分上（ゲート電極５に挟まれた領域）に形成される。特に、より効率的に歪みを発生させるために、フィン４の上面の全てを覆うように形成されることが好ましい。
以下に、本実施の形態に係る半導体装置１の製造方法の一例を示す。
（半導体装置の製造）
まず、図３Ｂ（ｅ）に示した上面にゲートキャップ層１２を有するゲート電極５を形成し、ゲート絶縁膜６のゲート電極５に接していない部分を除去するまでの工程を第１の実施の形態と同様に行う。ただし、第１の実施の形態における第１の膜１０の代わりに、収縮膜１３の前駆体膜を形成する。
例えば、収縮膜１３の前駆体膜としてオゾンＴＥＯＳ膜を形成する場合は、Ｏ３ガスとＴＥＯＳガスを用いたＣＶＤ法により形成する。
次に、熱処理により、収縮膜１３の前駆体膜の体積を収縮させて収縮膜１３を形成する。例えば、収縮膜１３の前駆体膜がオゾンＴＥＯＳ膜である場合は、Ｓｉ酸化膜が収縮膜１３となる。その後の工程は第１の実施の形態と同様である。
なお、収縮膜１３の前駆体膜のゲート電極５に周囲を囲まれた部分は、ゲート電極５により収縮を妨げられるため、周囲の部材に加える力が特に大きくなる。従って、第１の実施の形態と同様に、収縮膜１３の形成は、ゲート電極５の形成後に行うことが好ましい。
（第２の実施の形態の効果）
本発明の第２の実施の形態によれば、収縮膜１３を形成することにより、フィン４内のチャネル領域に直接外力を加えて、チャネル領域にフィン４の高さ方向の伸張歪みを発生させることができる。これにより、チャネル領域中の電子の移動度が向上し、それに伴ってｐ型トランジスタ２０の動作速度が向上する。
〔第３の実施の形態〕
本発明の第３の実施の形態は、フィンの上下に膨張膜を形成する点において第１の実施の形態と異なる。なお、第１の実施の形態と同様の点については、説明を省略する。
（半導体装置の構成）
図６（ａ）は、本発明の第３の実施の形態に係る半導体装置の断面図である。また、図６（ｂ）は、図６（ａ）の部分拡大図である。なお、図６（ａ）、（ｂ）に示される断面は、図２（ａ）、（ｂ）に示される第１の実施の形態に係る半導体装置の断面に対応する。
本実施の形態に係る半導体装置は、半導体基板２と、素子分離領域３と、半導体基板２上に形成されたフィン４と、ゲート絶縁膜６を介してフィン４の両側面を挟むように形成されたゲート電極５と、フィン４上および下に形成された膨張膜７ａ、７ｂと、膨張膜７ａ上に形成されたキャップ層８と、ゲート電極５の側面に形成されたオフセットスペーサ（図示しない）と、を有して概略構成されるｎ型トランジスタ２１を有する。
膨張膜７ａ、７ｂは、第１の実施の形態における膨張膜７と同様の材料を用いて、同様の方法により形成することができる。
図６（ｂ）に示すように、膨張膜７ａ、７ｂは、膨張することにより周囲の部材に押す力７ｆを加える。これにより、フィン４は膨張膜７ａから下向きの外力、膨張膜７ｂから上向きの外力を受けて、その高さ方向の圧縮歪みが発生する。
膨張膜７ａは、フィン４内のチャネル領域にフィン４の高さ方向の圧縮歪みを発生させることを目的として形成されるものであり、少なくともフィン４のチャネル領域を含む部分上（ゲート電極５に挟まれた領域）に形成される。また、同様の理由により、膨張膜７ｂは、少なくともフィン４のチャネル領域を含む部分下（ゲート電極５に挟まれた領域）に形成される。特に、より効率的に歪みを発生させるために、膨張膜７ａ、７ｂがフィン４の上面および下面の全てを覆うように形成されることが好ましい。
以下に、本実施の形態に係る半導体装置１の製造方法の一例を示す。
（半導体装置の製造）
図７Ａ（ａ）〜（ｃ）、図７Ｂ（ｄ）〜（ｆ）は、本発明の第３の実施の形態に係る半導体装置の製造工程を示す斜視図である。
まず、図７Ａ（ａ）に示すように、半導体基板２上に膨張膜７ｂの前駆体膜となる第３の膜１６と、フィン１４に加工される半導体膜１７と、膨張膜７ａの前駆体膜となる第１の膜１０と、キャップ層８に加工される第２の膜１１を積層する。
次に、図７Ａ（ｂ）に示すように、例えば、フォトリソグラフィ法とＲＩＥにより、第２の膜１１、第１の膜１０、半導体膜１７、第３の膜１６および半導体基板２をパターニングし、上部に第１の膜１０およびキャップ層８、下部に第３の膜１６を有するフィン１４を形成する。
次に、図７Ａ（ｃ）に示すように、素子分離領域３を形成する。ここで、素子分離領域３は、後の工程における第３の膜１６への酸化処理を妨げないように、第３の膜１６の側面を覆わない高さに形成される。
次に、図７Ｂ（ｄ）に示すように、露出したフィン１４の側面にゲート絶縁膜１５を形成する。ここで、ゲート絶縁膜１５は、第１の実施の形態におけるゲート絶縁膜６と同様の方法により形成することができる。
次に、図７Ｂ（ｅ）に示すように、上面にゲートキャップ層１２を有するゲート電極５を形成し、ゲート絶縁膜６のゲート電極５に接していない部分を除去する。
次に、図７Ｂ（ｆ）に示すように、第１の膜１０および第３の膜１６に選択的に酸化処理を施し、体積を膨張させて膨張膜７ａ、７ｂを形成する。
なお、フィン１４は、第１の実施の形態に係るフィン４と同様に、フィン１４内のソース領域およびドレイン領域に接続するコンタクトプラグの接続領域であるパッド（図示しない）に接続される場合がある。この様な場合、パッドは、フィン１４よりも第１の膜１０と接する上面、および第３の膜１６と接する下面の幅が大きいため、フィン１４の上およびパッドの周辺の上に位置する第１の膜１０、およびフィン１４の下およびパッドの周辺の下に位置する第３の膜１６のみを酸化して、膨張膜７ａ、７ｂに加工することができる。ここで、全ての第１の膜１０および第３の膜１６が膨張膜７ａ、７ｂとなって膨張してしまうと、ゲート電極５の形成前に第１の膜１０および第３の膜１６に酸化処理を施した場合に、膨張膜７ａ、７ｂ上の全ての部材が上方に持ち上がってしまうため、周囲の部材に加える力が緩和してしまう。しかし、パッドの上面の中央付近の上に位置する第１の膜１０、およびパッドの下面の中央付近の下に位置する第３の膜１６は、酸化されず、膨張しないため、膨張膜７ａ、７ｂの形成をゲート電極５の形成前に行った場合であっても、膨張膜７ａ、７ｂが膨張することにより周囲の部材に加える力が緩和してしまうことを抑制でき、膨張膜７ａ、７ｂによりフィン１４へ歪みを与えることができる。
この後の工程は第１の実施の形態と同様である。
（第３の実施の形態の効果）
本発明の第３の実施の形態によれば、フィン１４の上下にそれぞれ膨張膜７ａ、７ｂを形成することにより、フィン１４内のチャネル領域に上下方向から直接外力を加えることができる。このため、本実施の形態におけるｎ型トランジスタ２１のチャネル領域に発生するフィン１４の高さ方向の圧縮歪みは、第１の実施の形態におけるｎ型トランジスタ１のチャネル領域に発生するフィン４の高さ方向の圧縮歪みよりも大きくなり、トランジスタの動作速度をより向上させることができる。
また、本発明の第３の実施の形態によれば、膨張膜７ｂによりフィン１４と半導体基板２が絶縁されるため、ソース・ドレインリークを抑えるためのパンチスルーストッパを形成しなくてもよく、チャネル不純物濃度を上昇させずに済む。つまり、高価なＳＯＩ基板を用いずに、これと場合と同様の効果が得られる。
なお、ｎ型トランジスタ２１は、膨張膜７ａを形成せずに、膨張膜７ｂのみを形成した構成であってもよい。
また、本実施の形態は、第２の実施の形態と組み合わせることもできる。すなわち、膨張膜７ａ、７ｂの代わりに、収縮膜をフィン４上および下に形成し、チャネル領域にフィン４の高さ方向の伸張歪みを発生させることができる。これにより、チャネル領域中の電子の移動度が向上し、それに伴ってｐ型トランジスタの動作速度が向上する。
〔他の実施の形態〕
本発明は、上記各実施の形態に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。
また、発明の主旨を逸脱しない範囲内において上記各実施の形態の構成要素を任意に組み合わせることができる。
また、本発明は、以下の構成を有する半導体装置においても特徴を有する。
半導体基板上に、フィン、前記フィンに接続されたパッド、および前記フィンと前記パッドの上と下の少なくともいずれかに位置する所定の膜を形成する工程と、
前記所定の膜の前記フィンとの界面上および前記パッドとの界面の外側の一部上に位置する部分を膨張または収縮させ、前記フィンに前記フィンの高さ方向の歪みを与える工程と、
ゲート絶縁膜を介して前記フィンの両側面を挟むようにゲート電極を形成する工程と、
を含む半導体装置の製造方法。
本発明の第１の実施の形態に係る半導体装置の斜視図。 （ａ）、（ｂ）は、図１の切断線II−IIにおける断面を矢印の方向に見た断面図、およびその部分拡大図。 （ａ）〜（ｃ）は、本発明の第１の実施の形態に係る半導体装置の製造工程を示す斜視図。 （ｄ）〜（ｆ）は、本発明の第１の実施の形態に係る半導体装置の製造工程を示す斜視図。 （ａ）、（ｂ）は、本発明の第１の実施の形態に係る半導体装置の部分斜視図。 （ａ）、（ｂ）は、本発明の第２の実施の形態に係る半導体装置の断面図、およびその部分拡大図。 （ａ）、（ｂ）は、本発明の第３の実施の形態に係る半導体装置の断面図、およびその部分拡大図。 （ａ）〜（ｃ）は、本発明の第３の実施の形態に係る半導体装置の製造工程を示す斜視図。 （ｄ）〜（ｆ）は、本発明の第３の実施の形態に係る半導体装置の製造工程を示す斜視図。
符号の説明
１、２１ ｎ型トランジスタ。２ 半導体基板。４、１４ フィン。５ ゲート電極。７、７ａ、７ｂ 膨張膜。１０ 第１の膜。１３ 収縮膜。２０ ｐ型トランジスタ。

Claims (5)

  1. 半導体基板上に、フィンおよび前記フィンの上と下の少なくともいずれかに位置する所定の膜を形成する工程と、
    ゲート絶縁膜を介して前記フィンの両側面を挟むようにゲート電極を形成する工程と、
    前記所定の膜を膨張または収縮させ、前記フィンの前記ゲート電極に挟まれた領域に位置するチャネル領域に前記フィンの高さ方向の歪みを与える工程と、
    を含む半導体装置の製造方法。
  2. 前記所定の膜はＳｉ１−ｘＧｅｘ（０＜ｘ≦１）結晶からなる膜であり、前記チャネル領域に前記フィンの高さ方向の歪みを与える工程において、酸化処理を施されることにより膨張して前記チャネル領域に前記フィンの高さ方向の圧縮歪みを与えることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記所定の膜はオゾンＴＥＯＳ膜であり、前記チャネル領域に前記フィンの高さ方向の歪みを与える工程において、熱処理を施されることにより収縮して前記チャネル領域に前記フィンの高さ方向の伸張歪みを与えることを特徴とする請求項１に記載の半導体装置の製造方法。
  4. 前記半導体基板上に形成され、内部のチャネル領域において高さ方向の歪みを有するフィンと、
    前記フィンの前記チャネル領域が含まれる部分の両側面を挟むように形成されたゲート電極と、
    前記フィンの前記チャネル領域が含まれる部分の上と下の少なくともいずれかに形成され、前記フィンの前記歪みを発生させる歪み付与膜と、
    を有する半導体装置。
  5. 前記歪み付与膜は、前記フィンの前記チャネル領域に高さ方向の圧縮歪みを発生させるＳｉＧｅ酸化膜またはＧｅ酸化膜、または前記フィンの前記チャネル領域に高さ方向の伸張歪みを発生させるＳｉ酸化膜であることを特徴とする請求項４に記載の半導体装置。
JP2008103850A 2008-04-11 2008-04-11 半導体装置、およびその製造方法 Active JP5285947B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008103850A JP5285947B2 (ja) 2008-04-11 2008-04-11 半導体装置、およびその製造方法
US12/421,143 US8237226B2 (en) 2008-04-11 2009-04-09 Semiconductor device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008103850A JP5285947B2 (ja) 2008-04-11 2008-04-11 半導体装置、およびその製造方法

Publications (2)

Publication Number Publication Date
JP2009259865A true JP2009259865A (ja) 2009-11-05
JP5285947B2 JP5285947B2 (ja) 2013-09-11

Family

ID=41163272

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008103850A Active JP5285947B2 (ja) 2008-04-11 2008-04-11 半導体装置、およびその製造方法

Country Status (2)

Country Link
US (1) US8237226B2 (ja)
JP (1) JP5285947B2 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013191596A (ja) * 2012-03-12 2013-09-26 Toshiba Corp 半導体装置
US8859389B2 (en) 2011-01-28 2014-10-14 Kabushiki Kaisha Toshiba Methods of making fins and fin field effect transistors (FinFETs)
KR20150079442A (ko) * 2013-12-30 2015-07-08 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스의 반도체 라이너
KR20150108300A (ko) * 2014-03-17 2015-09-25 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Finfet 구조물 및 이의 형성 방법
KR20160001583A (ko) * 2014-06-27 2016-01-06 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 비평면 화합물 반도체 디바이스에 대한 채널 변형 제어
KR20160007333A (ko) * 2014-07-10 2016-01-20 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 게이트 산화물 층을 구비하는 finfet 디바이스
JP6069569B1 (ja) * 2016-08-24 2017-02-01 株式会社フローディア メモリセル、および不揮発性半導体記憶装置
US9583598B2 (en) 2014-10-03 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. FETs and methods of forming FETs
US9608059B2 (en) 2011-12-20 2017-03-28 Intel Corporation Semiconductor device with isolated body portion
WO2017104505A1 (ja) * 2015-12-18 2017-06-22 株式会社フローディア メモリセル、不揮発性半導体記憶装置、および不揮発性半導体記憶装置の製造方法
KR101759054B1 (ko) 2014-06-27 2017-07-17 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 ＳＲＡＭ ＦｉｎＦＥＴ 디바이스에 대한 구조물 및 디바이스

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8729627B2 (en) 2010-05-14 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel integrated circuit devices
JP5713837B2 (ja) 2011-08-10 2015-05-07 株式会社東芝 半導体装置の製造方法
US8629038B2 (en) * 2012-01-05 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with vertical fins and methods for forming the same
KR101835655B1 (ko) 2012-03-06 2018-03-07 삼성전자주식회사 핀 전계 효과 트랜지스터 및 이의 제조 방법
US9202917B2 (en) * 2013-07-29 2015-12-01 Taiwan Semiconductor Manufacturing Co., Ltd. Buried SiGe oxide FinFET scheme for device enhancement
US20140264488A1 (en) 2013-03-15 2014-09-18 Globalfoundries Inc. Methods of forming low defect replacement fins for a finfet semiconductor device and the resulting devices
US9257536B2 (en) 2013-04-22 2016-02-09 Globalfoundries Inc. FinFET with crystalline insulator
US9466671B2 (en) * 2013-08-19 2016-10-11 SK Hynix Inc. Semiconductor device having fin gate, resistive memory device including the same, and method of manufacturing the same
KR20150020848A (ko) * 2013-08-19 2015-02-27 에스케이하이닉스 주식회사 동작 전류가 개선된 수직 채널 pmos 트랜지스터, 이를 포함하는 저항 변화 메모리 장치 및 pmos 트랜지스터의 제조방법
KR20150020845A (ko) * 2013-08-19 2015-02-27 에스케이하이닉스 주식회사 수직 채널을 갖는 반도체 장치, 그를 포함하는 저항 변화 메모리 장치 및 그 제조방법
US9231055B2 (en) * 2013-08-19 2016-01-05 SK Hynix Inc. Semiconductor device having fin gate, resistive memory device including the same, and method of manufacturing the same
US9196522B2 (en) * 2013-10-16 2015-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with buried insulator layer and method for forming
US9391171B2 (en) 2014-01-24 2016-07-12 International Business Machines Corporation Fin field effect transistor including a strained epitaxial semiconductor shell
KR102094535B1 (ko) 2014-03-21 2020-03-30 삼성전자주식회사 트랜지스터 및 그 제조 방법
US9721955B2 (en) * 2014-04-25 2017-08-01 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for SRAM FinFET device having an oxide feature
US9941406B2 (en) * 2014-08-05 2018-04-10 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with source/drain cladding
US9425324B2 (en) * 2014-09-30 2016-08-23 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and channel structure thereof
US9954107B2 (en) 2015-05-05 2018-04-24 International Business Machines Corporation Strained FinFET source drain isolation
US9530889B2 (en) * 2015-05-21 2016-12-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US9773705B2 (en) 2015-06-30 2017-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET channel on oxide structures and related methods
US9805991B2 (en) * 2015-08-20 2017-10-31 International Business Machines Corporation Strained finFET device fabrication
US9853163B2 (en) 2015-09-30 2017-12-26 Stmicroelectronics, Inc. Gate all around vacuum channel transistor
US9502507B1 (en) 2016-02-01 2016-11-22 Globalfoundries Inc. Methods of forming strained channel regions on FinFET devices
US9508848B1 (en) * 2016-02-01 2016-11-29 Globalfoundries Inc. Methods of forming strained channel regions on FinFET devices by performing a heating process on a heat-expandable material
US9793395B1 (en) * 2016-10-06 2017-10-17 International Business Machines Corporation Vertical vacuum channel transistor
US10861969B2 (en) 2018-07-16 2020-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming FinFET structure with reduced Fin buckling

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005019970A (ja) * 2003-06-23 2005-01-20 Sharp Corp 歪みシリコンフィンｆｅｔデバイス
JP2005203798A (ja) * 2004-01-17 2005-07-28 Samsung Electronics Co Ltd 少なくとも５面チャンネル型ｆｉｎｆｅｔトランジスタ及びその製造方法
JP2006005224A (ja) * 2004-06-18 2006-01-05 Toshiba Corp 半導体装置の製造方法
JP2006504267A (ja) * 2002-10-22 2006-02-02 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド ダブルおよびトリプルゲートｍｏｓｆｅｔデバイス、およびこれらのｍｏｓｆｅｔデバイスを製造する方法
JP2006507681A (ja) * 2002-11-25 2006-03-02 インターナショナル・ビジネス・マシーンズ・コーポレーション 歪みＦｉｎＦＥＴＣＭＯＳデバイス構造
JP2007142104A (ja) * 2005-11-17 2007-06-07 Toshiba Corp 半導体装置およびその製造方法
JP2007158329A (ja) * 2005-11-30 2007-06-21 Internatl Business Mach Corp <Ibm> 多層に応力が加えられたゲート電極を有するｆｉｎＦＥＴ構造体
JP2007214278A (ja) * 2006-02-08 2007-08-23 Fujitsu Ltd 半導体装置の製造方法および半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6611029B1 (en) 2002-11-08 2003-08-26 Advanced Micro Devices, Inc. Double gate semiconductor device having separate gates
US6867433B2 (en) * 2003-04-30 2005-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor-on-insulator chip incorporating strained-channel partially-depleted, fully-depleted, and multiple-gate transistors
KR100618852B1 (ko) * 2004-07-27 2006-09-01 삼성전자주식회사 높은 동작 전류를 갖는 반도체 소자
US7655511B2 (en) * 2005-11-03 2010-02-02 International Business Machines Corporation Gate electrode stress control for finFET performance enhancement
JP4271210B2 (ja) * 2006-06-30 2009-06-03 株式会社東芝 電界効果トランジスタ、集積回路素子、及びそれらの製造方法
US20080099834A1 (en) * 2006-10-30 2008-05-01 Josef Willer Transistor, an inverter and a method of manufacturing the same
US7939862B2 (en) * 2007-05-30 2011-05-10 Synopsys, Inc. Stress-enhanced performance of a FinFet using surface/channel orientations and strained capping layers
US7485520B2 (en) * 2007-07-05 2009-02-03 International Business Machines Corporation Method of manufacturing a body-contacted finfet
US8288233B2 (en) * 2007-09-28 2012-10-16 Intel Corporation Method to introduce uniaxial strain in multigate nanoscale transistors by self aligned SI to SIGE conversion processes and structures formed thereby
US7767560B2 (en) * 2007-09-29 2010-08-03 Intel Corporation Three dimensional strained quantum wells and three dimensional strained surface channels by Ge confinement method
US8288756B2 (en) * 2007-11-30 2012-10-16 Advanced Micro Devices, Inc. Hetero-structured, inverted-T field effect transistor

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006504267A (ja) * 2002-10-22 2006-02-02 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド ダブルおよびトリプルゲートｍｏｓｆｅｔデバイス、およびこれらのｍｏｓｆｅｔデバイスを製造する方法
JP2006507681A (ja) * 2002-11-25 2006-03-02 インターナショナル・ビジネス・マシーンズ・コーポレーション 歪みＦｉｎＦＥＴＣＭＯＳデバイス構造
JP2005019970A (ja) * 2003-06-23 2005-01-20 Sharp Corp 歪みシリコンフィンｆｅｔデバイス
JP2005203798A (ja) * 2004-01-17 2005-07-28 Samsung Electronics Co Ltd 少なくとも５面チャンネル型ｆｉｎｆｅｔトランジスタ及びその製造方法
JP2006005224A (ja) * 2004-06-18 2006-01-05 Toshiba Corp 半導体装置の製造方法
JP2007142104A (ja) * 2005-11-17 2007-06-07 Toshiba Corp 半導体装置およびその製造方法
JP2007158329A (ja) * 2005-11-30 2007-06-21 Internatl Business Mach Corp <Ibm> 多層に応力が加えられたゲート電極を有するｆｉｎＦＥＴ構造体
JP2007214278A (ja) * 2006-02-08 2007-08-23 Fujitsu Ltd 半導体装置の製造方法および半導体装置

Cited By (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8859389B2 (en) 2011-01-28 2014-10-14 Kabushiki Kaisha Toshiba Methods of making fins and fin field effect transistors (FinFETs)
US10026829B2 (en) 2011-12-20 2018-07-17 Intel Corporation Semiconductor device with isolated body portion
US9608059B2 (en) 2011-12-20 2017-03-28 Intel Corporation Semiconductor device with isolated body portion
KR101849688B1 (ko) * 2011-12-20 2018-04-18 인텔 코포레이션 반도체 구조물
KR101857582B1 (ko) * 2011-12-20 2018-05-14 인텔 코포레이션 반도체 구조물 및 제조 방법
JP2013191596A (ja) * 2012-03-12 2013-09-26 Toshiba Corp 半導体装置
KR101672603B1 (ko) * 2013-12-30 2016-11-03 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스의 반도체 라이너
US9543418B2 (en) 2013-12-30 2017-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor liner of semiconductor device
US10269901B2 (en) 2013-12-30 2019-04-23 Taiwan Semiconductor Manufacturing Company Semiconductor liner of semiconductor device
KR20150079442A (ko) * 2013-12-30 2015-07-08 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스의 반도체 라이너
US10727301B2 (en) 2013-12-30 2020-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor liner of semiconductor device
US10164068B2 (en) 2014-03-17 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET structure and method for fabricating the same
KR101646843B1 (ko) * 2014-03-17 2016-08-08 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Finfet 구조물 및 이의 형성 방법
US9806178B2 (en) 2014-03-17 2017-10-31 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET structure and method for fabricating the same
KR20150108300A (ko) * 2014-03-17 2015-09-25 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Finfet 구조물 및 이의 형성 방법
US9520498B2 (en) 2014-03-17 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET structure and method for fabricating the same
US10998425B2 (en) 2014-03-17 2021-05-04 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET structure and method for fabricating the same
CN105321822A (zh) * 2014-06-27 2016-02-10 台湾积体电路制造股份有限公司 用于非平面化合物半导体器件的沟道应变控制
KR101759054B1 (ko) 2014-06-27 2017-07-17 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 ＳＲＡＭ ＦｉｎＦＥＴ 디바이스에 대한 구조물 및 디바이스
US10453961B2 (en) 2014-06-27 2019-10-22 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for SRAM FinfET device
US11563118B2 (en) 2014-06-27 2023-01-24 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for SRAM FinFET device
KR101646844B1 (ko) * 2014-06-27 2016-08-08 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 비평면 화합물 반도체 디바이스에 대한 채널 변형 제어
KR20160001583A (ko) * 2014-06-27 2016-01-06 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 비평면 화합물 반도체 디바이스에 대한 채널 변형 제어
KR101682774B1 (ko) * 2014-07-10 2016-12-05 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 게이트 산화물 층을 구비하는 finfet 디바이스 및 이를 형성하는 방법
KR20160007333A (ko) * 2014-07-10 2016-01-20 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 게이트 산화물 층을 구비하는 finfet 디바이스
US10134638B2 (en) 2014-10-03 2018-11-20 Taiwan Semiconductor Manufacturing Company, Ltd. FETS and methods of forming FETS
KR101756536B1 (ko) * 2014-10-03 2017-07-10 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 구조물 및 그 형성 방법
US9583598B2 (en) 2014-10-03 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. FETs and methods of forming FETs
US10373967B2 (en) 2015-12-18 2019-08-06 Floadia Corporation Memory cell, nonvolatile semiconductor storage device, and method for manufacturing nonvolatile semiconductor storage device
WO2017104505A1 (ja) * 2015-12-18 2017-06-22 株式会社フローディア メモリセル、不揮発性半導体記憶装置、および不揮発性半導体記憶装置の製造方法
US11011530B2 (en) 2015-12-18 2021-05-18 Floadia Corporation Memory cell, nonvolatile semiconductor storage device, and method for manufacturing nonvolatile semiconductor storage device
JP2018032743A (ja) * 2016-08-24 2018-03-01 株式会社フローディア メモリセル、および不揮発性半導体記憶装置
JP6069569B1 (ja) * 2016-08-24 2017-02-01 株式会社フローディア メモリセル、および不揮発性半導体記憶装置

Also Published As

Publication number Publication date
JP5285947B2 (ja) 2013-09-11
US8237226B2 (en) 2012-08-07
US20090256208A1 (en) 2009-10-15

Similar Documents

Publication Publication Date Title
JP5285947B2 (ja) 半導体装置、およびその製造方法
US10032675B2 (en) Method for fabricating semiconductor device
US7154118B2 (en) Bulk non-planar transistor having strained enhanced mobility and methods of fabrication
JP5305969B2 (ja) 半導体装置
US7138310B2 (en) Semiconductor devices having strained dual channel layers
TWI254355B (en) Strained transistor with hybrid-strain inducing layer
CN106298540A (zh) 具有脱氧栅极堆叠件的多栅极场效应晶体管
JP4994139B2 (ja) 半導体装置及びその製造方法
US20150069327A1 (en) Fin field-effect transistors with superlattice channels
CN106033725B (zh) 半导体元件及其制作工艺
US10211341B2 (en) Tensile strained high percentage silicon germanium alloy FinFETS
JP2006253317A (ja) 半導体集積回路装置およびｐチャネルＭＯＳトランジスタ
US9997540B2 (en) Structure and method for compressively strained silicon germanium fins for pFET devices and tensily strained silicon fins for nFET devices
US20190148550A1 (en) Method of forming semiconductor device
JP2011151166A (ja) 半導体装置及びその製造方法
JP2009065020A (ja) 半導体装置及びその製造方法
CN107123670B (zh) 鳍式场效应晶体管及其形成方法
JP2009105163A (ja) 半導体装置
CN115020427A (zh) 绝缘体上覆半导体晶圆、含晶体管的半导体结构及其形成与操作方法
US20090101945A1 (en) Semiconductor device
JP2009200244A (ja) 半導体装置、およびその製造方法
JP2008053638A (ja) 半導体素子及びその製造方法
CN105633152B (zh) 半导体结构及其制作方法
CN114927475A (zh) 半导体装置及其形成的方法
JP4774882B2 (ja) 絶縁ゲート電界効果トランジスタ及びその製造方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100927

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101015

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110627

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110628

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110629

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110630

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130415

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130603

R151 Written notification of patent or utility model registration

Ref document number: 5285947

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250