JP4372024B2 - Cmos半導体装置 - Google Patents
Cmos半導体装置 Download PDFInfo
- Publication number
- JP4372024B2 JP4372024B2 JP2005036575A JP2005036575A JP4372024B2 JP 4372024 B2 JP4372024 B2 JP 4372024B2 JP 2005036575 A JP2005036575 A JP 2005036575A JP 2005036575 A JP2005036575 A JP 2005036575A JP 4372024 B2 JP4372024 B2 JP 4372024B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- metal
- gate
- nmosfet
- pmosfet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 56
- 229910052751 metal Inorganic materials 0.000 claims description 91
- 239000002184 metal Substances 0.000 claims description 91
- 229910052715 tantalum Inorganic materials 0.000 claims description 26
- 229910052735 hafnium Inorganic materials 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 19
- 229910052761 rare earth metal Inorganic materials 0.000 claims description 16
- 229910052719 titanium Inorganic materials 0.000 claims description 16
- 229910052726 zirconium Inorganic materials 0.000 claims description 15
- 229910052758 niobium Inorganic materials 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 229910052720 vanadium Inorganic materials 0.000 claims description 13
- 239000002356 single layer Substances 0.000 claims description 7
- 239000012212 insulator Substances 0.000 claims description 6
- 239000000470 constituent Substances 0.000 claims description 4
- 239000007769 metal material Substances 0.000 claims description 2
- 239000010408 film Substances 0.000 description 131
- 229910004298 SiO 2 Inorganic materials 0.000 description 19
- 238000000034 method Methods 0.000 description 16
- 229910052746 lanthanum Inorganic materials 0.000 description 12
- 230000000694 effects Effects 0.000 description 11
- 150000001875 compounds Chemical class 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 150000002739 metals Chemical class 0.000 description 5
- 239000003870 refractory metal Substances 0.000 description 5
- 238000002955 isolation Methods 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
- 150000002910 rare earth metals Chemical class 0.000 description 4
- 238000013329 compounding Methods 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 229910017109 AlON Inorganic materials 0.000 description 2
- 229910052691 Erbium Inorganic materials 0.000 description 2
- 229910005793 GeO 2 Inorganic materials 0.000 description 2
- -1 HfSiON Inorganic materials 0.000 description 2
- 229910004541 SiN Inorganic materials 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910017083 AlN Inorganic materials 0.000 description 1
- 229920006385 Geon Polymers 0.000 description 1
- 229910019899 RuO Inorganic materials 0.000 description 1
- 229910004491 TaAlN Inorganic materials 0.000 description 1
- 229910004200 TaSiN Inorganic materials 0.000 description 1
- 229910010037 TiAlN Inorganic materials 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- SCCCLDWUZODEKG-UHFFFAOYSA-N germanide Chemical compound [GeH3-] SCCCLDWUZODEKG-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000013011 mating Effects 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000009271 trench method Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
造に関する。
はより薄膜化することが必要となる。しかし、ゲート長が50nm以下のCMOS(Complementar
y Metal-Oxide-Semiconductor)デバイスでは、従来のポリシリコンゲート電極を用いた
場合、もはや性能向上が実現されなくなる。これは、この技術世代ではゲート絶縁膜のSi
O2 換算膜厚が2nm以下となり、ポリシリコンゲート電極の界面空乏化によるゲート容量の
低下が顕在化するためである。ゲート電極の空乏化は、電極の電荷密度を増加させること
で低減するが、Si中の不純物濃度は最大でも2×1020cm-3程度であり、この場合でもSiO2
換算で0.5nmに相当する容量低下が起こってしまう。絶縁膜厚が2nm以下となるようなCMOS
技術世代ではこの容量低下は深刻な問題となる。
属は、原子密度と同程度の高い電荷密度を持つため、金属をゲート電極として用いた場合
、メタルゲート電極の空乏化は無視することができる。以上の理由からCMOSデバイスにお
いては今後、メタルゲート電極の導入が必須であると考えられている。
ート電極である金属の仕事関数が、nMOSFET、pMOSFETでそれぞれ3.9〜4.4eV程度及び4.7
〜5.2eV程度であることが必要である。
いる方法が一般的であり、Ti、Ta、TaSiN、Al等はnMOSFETに、Mo、Ni、Pt、Ru、RuO2、Ir
O2、TiAlN、TaAlN等はpMOSFETに適した仕事関数を有することが報告されている(例えば
下記非特許文献1、2)。
しかしながら、nMOSFET及びpMOSFETのゲート電極をそれぞれ異なる金属で形成する場合、ゲート電極を作り分ける必要があるため、製造プロセスが複雑化し、製造コストが増大するという問題が生じる。
入、合金化、フルシリサイド等が挙げられているものの、これらの方法で形成可能で、且
つ前述したnMOSFET及びpMOSFETの仕事関数の最適条件を満たす金属の組み合わせは少なく
、さらに製造プロセス的に集積化も容易なメタルゲート技術は未だ確立されていないのが
現状である。
V.Narayanan VLSI2004 192 S.B.Samavedam et al.,IEDM2002 433
及びpMOSFETのゲート電極が異なる金属で形成されるため、製造プロセスが複雑化すると
いう問題が生じていた。本発明は、この問題点を解決すべくなされたもので、nMOSFETとp
MOSFETで同一のメタルゲートを有し、集積化容易なCMOS半導体装置を提供することを目的
とする。
体装置を実現することが出来る。また、pMOSFET、nMOSFETで異なる金属を用いる場合と比
較すると、ゲート電極をpMOSFET、nMOSFETで作り分ける必要がなくなる他、ゲート加工工
程も簡便化するため、メタルゲートを用いた、集積化の容易なCMOS半導体装置を実現する
ことができる。
してSi基板1の表面領域は、n型半導体領域4とp型半導体領域5が設けられ、それぞれの領
域にpMOSFET、nMOSFETが形成されている。前記n型、p型半導体領域4、5は、いわゆるウェ
ルとして形成される。n型半導体領域4の表面上には例えばZr、Hf、Ti、Ta、Nb、V及びLa
等の希土類元素といった、Al、Si及びGeに比べてゲート電極8の金属原子との結合エネル
ギーの小さな金属原子のいずれかを含む酸化物10からなるゲート絶縁膜が形成されており
、p型半導体領域5の表面上には、AlN、AlON、Al2O3、SiO2、SiN、SiON、HfSiON、GeO2、G
eON等、ゲート電極の金属原子との結合エネルギーの大きなAl、Si及びGeのいずれかを含
む、ゲート絶縁膜10とは異なる絶縁膜9が形成されている。ゲート絶縁膜9及びゲート絶縁
膜10上にはTi、Zr、Hf、Ta及び希土類金属元素もしくはこれら金属のボライド、シリサイ
ド、ジャーマナイド化合物のいずれか一つからなる、ゲート電極8が形成されている。ゲ
ート電極8の上には、さらに、Wなどの高融点金属等が形成されていてもよい。尚、図1の
その他の構成である素子分離領域7、ソース、ドレイン領域2、エクステンション領域3、
ゲート側壁絶縁膜6は、通常の半導体プロセスにより形成可能である。
して用いた場合の金属ゲート電極の実効仕事関数φmeffを示したものである。
の金属電極においても、SiO2上では4~4.5eV程度のnMOSFETに適した実効仕事関数を、HfSi
ON上では4.7〜4.8eV程度のpMOSFETに適した実効仕事関数を示している。つまり、この材
料の組み合わせによれば単一の金属をゲート電極として用いたdualφ-CMOSが実現される
。
中の原子と、絶縁膜中の原子が、金属電極/絶縁膜界面で結合し、それぞれの原子の電気
陰性度の差に起因して形成されるダイポール(dipole)によって実効仕事関数が変調される
ことによるものである。
以下、金属電極がTaの場合を例に、その原理について説明する。
合物が存在しないことからも明らかである。一方、TaとOは、結合エネルギーが大きく、T
aとHfの組み合わせに比べ結合を作り易い。従って、金属電極直下の絶縁膜がHf系の酸化
物である場合、金属ゲート電極/絶縁膜界面では、図9に示すような金属電極中のTa(M)と
ゲート絶縁膜中のOとの結合が支配的となる。Ta及びOのPaulingの電気陰性度はそれぞれ1
.5、3.5であるため、金属電極/絶縁膜界面ではダイポール(dipole)δ+/δ−が形成され
る。界面で結合を作る原子のうち、金属電極側の原子よりも、絶縁膜側の原子の方が大き
な電気陰性度を持つ場合、図9のエネルギーバンド図に示すように、このダイポール(dipo
le)によって実効仕事関数は増加する方向に変調を受ける。従ってHf酸化物上でTaの実効
仕事関数は上昇する。
絶縁膜がSiO2である場合、金属電極/絶縁膜界面では、電極のTaと絶縁膜中のSi原子との
結合がより多く形成されるため、TaとOの結合は絶縁膜がHfSiONの場合と比べて減少する
。Ta及びSiのPaulingの電気陰性度はそれぞれ1.5、1.8であるため、やはり実効仕事関数
は増加する方向に変調を受けるが、ここでの電気陰性度差は0.3であり、2.0もの電気陰性
度差があったTaとOの場合と比較すると小さい。このため、SiO2上では、TaはHf系の酸化
物上の場合と比べると物質本来の仕事関数を保つ。このようにして、Hf酸化物上とSiO2上
とで、Taの実効仕事関数に違いが生じる。
による実効仕事関数の違いは、電極の金属原子の電気陰性度が小さいほど大きい。これは
、電極の金属原子の電気陰性度が小さいほど、この金属原子と結合するO及びSiとの電気
陰性度差が大きくなるからである。共有結合のし易さが同じであれば、電気陰性度の差が
大きい程結合エネルギーは大きく、結合を作り易い。つまり、電極の金属原子の電気陰性
度が小さいほど金属電極/絶縁膜界面で形成される結合の数が増え、ダイポール(dipole)
が実効仕事関数に及ぼす影響が増す。これは、図8で、Paulingの電気陰性度が1.5であるT
a及びTa化合物におけるHf酸化物上とSiO2上とでの実効仕事関数差に比較して、Paulingの
電気陰性度が1.1とより小さいLa及びErの化合物におけるHf酸化物上とSiO2上とでの実効
仕事関数差の方が大きいことからも明らかである。
く上昇することによって得られるものであるから、ゲート電極に用いられる金属は、本来
はnMOSFETに適した低い仕事関数を持つものでなければならない。つまり、ゲート電極8
に用いられる金属は、電気陰性度及び仕事関数が低いものであればよい。よってゲート電
極8に用いられる金属は、図8に示したTa、La、Erに限らず、Zr、Hf、Ti、Ta及びLa等の
希土類金属元素のいずれかであってよい。
金属単体に限らず、その化合物でもよい。金属化合物の電子密度は十分高く、金属単体同
様ゲート電極界面空乏化の問題を解決することが出来る。さらに、一般的に化合物は金属
単体に比べ化学的に安定であり、融点も高いため、金属ゲート電極と絶縁膜との反応を抑
え、耐熱性を向上させることができる。しかし、化合物化する相手元素は、電気陰性度、
仕事関数の観点から制限を受ける。
事関数φmeffを、図12は、これらTa化合物のHfSiON上とSiO2上とでの実効仕事関数差の化
合物化相手元素の電気陰性度依存性を示したものである。
度であり、n-poly互換程度の値が得られない。
実効仕事関数差が減少することが明らかである。これは、絶縁膜中の金属原子よりも大き
な電気陰性度を持つゲート電極側の化合物化相手元素と、絶縁膜中の金属原子が界面で結
合することにより、図9に示したダイポール(dipole)とは逆向きの図10に示すようなダイ
ポール(dipole)δ−/δ+が形成されるためである。その影響は当然ながら化合物化相手
元素の電気陰性度が大きいほど顕著になる。図10に示すように、図9と逆向きのダイポー
ル(dipole)には、ゲート電極の仕事関数を減少させる効果があるため、両方のダイポール
(dipole)の効果が相殺して、結果的にダイポール(dipole)による仕事関数変調の効果が弱
まってしまうのである。つまり、化合物化する相手元素は、金属単体の仕事関数をある程
度保ち、且つ電気陰性度がある程度小さいものであればよく、化合物種としては、ボライ
ド、シリサイド、ジャーマナイドが挙げられる。
金属原子の電気陰性度と、その金属原子と結合する絶縁膜側の原子の電気陰性度との差が
、nMOSFETとpMOSFETで異なることに起因している。すなわち、ゲート電極の金属原子が同
一である場合、この金属原子と結合する絶縁膜側の原子の電気陰性度が、nMOSFETとpMOSF
ETで大きく異なるほどnMOSFETとpMOSFETでのゲート電極の実効仕事関数差は大きくなる。
pMOSFETの金属電極/絶縁膜界面で、電極の金属原子と主に結合するのは、絶縁膜がゲート
絶縁膜10としての条件を満たす限り、絶縁膜中の金属原子の種類に係わらず絶縁膜側のO
である。よって、nMOSFETで電極の金属原子と結合する絶縁膜側の原子は、Oと電気陰性度
差が大きい、つまり電気陰性度が小さいものほど望ましい。これは、nMOSFETで電極の金
属原子と結合する絶縁膜側の原子の電気陰性度が小さいほど、nMOSFETでは金属電極の実
効仕事関数が上昇せず、本来の低い仕事関数を保つことを意味している。
金属原子との結合エネルギーの大きな原子を含む絶縁体で、pMOSFETのゲート絶縁膜のゲ
ート電極側はゲート電極の金属原子との結合エネルギーの小さな原子を含む酸化物であれ
ばよい。上述したように、その効果はnMOSFETでのゲート絶縁膜のゲート電極側(絶縁膜9
)中の、ゲート電極の金属原子と結合する原子の電気陰性度が小さいほど増大する。この
ことから、絶縁膜9は、図8に示した例で用いられたSiO2に限定されるものではなく、AlN
、AlON、Al2O3、SiO2、SiN、SiON、GeO2、GeON等といった、Al、Si及びGeを含む絶縁体の
いずれかであってよい。絶縁膜10も図8の例で用いたHf酸化物に限らず、Zr、Hf、Ti、Ta
、Nb、V及びLa等希土類元素といったAl、Si及びGeに比べゲート電極の金属原子との結合
エネルギーが小さい原子を1つは含む酸化物のいずれかであってよい。
ゲート絶縁膜の構成元素の仕事関数及び電気陰性度のバランスによって決定されるもので
ある。すなわち、本発明の実施例による効果を得ることが出来る絶縁膜種は、ゲート電極
材料の種類やもう一方の絶縁膜種によって異なるものであり、本発明の趣旨を逸脱しない
限り、材料は適宜選択することができる。
子との結合エネルギーが小さいHf及びゲート電極の金属原子との結合エネルギーが大きい
Siを両方含むため、ゲート絶縁膜9及びゲート絶縁膜10としての条件を共に満たしている
。図8に示した例では、もう一方の絶縁膜種がゲート絶縁膜10として必要な条件であるZr
、Hf、Ti、Ta、Nb、V及びLa等の希土類金属元素を一切含まないSiO2であるため、相対的
にHfSiON上での実効仕事関数の方が高くなり、HfSiONはpMOSFETの絶縁膜として機能して
いるのである。つまり、もう一方の絶縁膜種が、HfO2のようにゲート絶縁膜9として必要
な条件であるAl、Si及びGeを一切含まないものであった場合は、相対的にHfSiON上での実
効仕事関数の方が低くなり、HfSiONはnMOSFETの絶縁膜として機能する。このときnMOSFET
での実効仕事関数の上昇幅は、絶縁膜がSiO2であるような場合と比べて大きいが、ダイポ
ール(dipole)の影響がないときの仕事関数が求められる実効仕事関数に比べて小さい電極
材料ではこのような絶縁膜の組み合わせは有効である。
まれるZr、Hf、Ti、Ta、Nb、V及びLa等の希土類元素の原子密度と、nMOSFETの絶縁膜に含
まれるZr、Hf、Ti、Ta、Nb、V及びLa等の希土類元素の原子密度に差があり、その大小関
係が、pMOSFET、nMOSFETでのAl、Si及びGe の原子密度の大小関係と逆であるような場合
は本発明の実施例による良好な効果を得ることができる。これは、このような条件を満た
す絶縁膜の組み合わせの場合、Zr、Hf、Ti、Ta、Nb、V及びLa等の希土類元素の原子密度
が大きいということは、Al、Si及びGe の原子密度が小さいということを意味しており、
その分電気陰性度差の大きい電極金属原子とOとの結合が多く形成され、実効仕事関数が
より上昇するためである。Zr、Hf、Ti、Ta、Nb、V及びLa等の希土類元素の原子密度がよ
り大きい、すなわちAl、Si及びGe の原子密度がより小さい絶縁膜はpMOSFETの絶縁膜とし
て機能し、Zr、Hf、Ti、Ta、Nb、V及びLa等の希土類元素の原子密度がより小さい、すな
わちAl、Si及びGe の原子密度がより大きい絶縁膜はnMOSFETの絶縁膜として機能する。こ
の場合に十分な大きさの効果を得るためには、nMOSFETの前記絶縁膜に含まれるZr、Hf、T
i、Ta、Nb、V及びLa等の希土類元素の原子密度がpMOSFETの前記絶縁膜に含まれるZr、Hf
、Ti、Ta、Nb、V及びLa等の希土類元素の原子密度の50%以下であることが望ましい。
差も考慮することにより、pMOSFET、nMOSFETの実仕事関数の最適化を図ることが可能とな
る。
絶縁膜の組み合わせの場合に限り、絶縁膜9及び絶縁膜10としての条件を共に満たす絶縁
膜も含むこととする。
ート電極のゲート絶縁膜側(ゲート電極8)を、適切な材料の組み合わせにより形成する
ことで、pMOSFET、nMOSFET のゲート電極を同一の金属で形成した場合でも、それぞれに
適した異なる実効仕事関数を有することが可能であり、図1 に示すような構造を形成する
ことにより、単一のメタルゲート電極によるdual-φCMOSを実現することができる。
が図3である。n型Si基板4上に、酸化物10からなるゲート絶縁膜が形成されている。ゲー
ト絶縁膜10の上にはゲート電極8が形成されている。ゲート電極8の上には、さらに、Wな
どの高融点金属等が形成されていてもよい。
が図4である。p型Si基板上に、ゲート絶縁膜が形成されている。第二の実施例が第一の実
施例と異なる点は、図4から分かるように、ゲート絶縁膜が積層構造を成しており、その
下層は酸化物10からなり、その上に下層とは異なる絶縁膜9が形成されている点である。
それ以外の構成については第一の実施例と同様であるので詳細な説明は省略する。
よるものであるため、ゲート絶縁膜9の厚さは制限を受けるものではなく、ゲート絶縁膜
9は、金属電極と酸化膜10との間にワンモノレイヤー以上あればよい。絶縁膜9は、ゲー
ト容量低下をなるべく低減するためには極力薄膜化することが必要であり、具体的には、
絶縁膜9 はワンモノレイヤー以上2nm以下であることが望ましい。
、Wなどの高融点金属等が形成されていてもよい。
が図6である。n型半導体領域4上に、ゲート絶縁膜が形成されている。ゲート絶縁膜は積
層構造を成しており、その下層は絶縁膜9からなり、その上に下層とは異なる絶縁膜10 が
形成されている点が第一の実施例と異なる。第一の実施例で説明したように、ゲート電極
/ゲート絶縁膜界面で形成されるdipoleによるものであるため、ゲート絶縁膜10の厚さは
制限を受けるものではなく、絶縁膜10は、金属電極と酸化膜10との間にワンモノレイヤー
以上あればよい。ゲート絶縁膜10は、ゲート容量低下をなるべく低減するためには極力薄
膜化することが必要であり、具体的には、絶縁膜10 はワンモノレイヤー以上2nm以下であ
ることが望ましい。ゲート電極8の上には、さらに、Wなどの高融点金属等が形成されて
いてもよい。
が図7である。p型半導体領域5上に、酸化物9からなるゲート絶縁膜が形成されている。ゲ
ート絶縁膜9の上にはゲート電極8が形成されている。ゲート電極8の上には、さらに、Wな
どの高融点金属等が形成されていてもよい。
絶縁膜/ゲート電極の積層構造の製造方法を模式的に説明するための工程断面図である。
成し、各素子形成予定領域を分離する。次に、n型半導体領域4及びp型半導体領域5を形成
した後、基板表面にゲート絶縁膜10を形成する。次に、図14に示すようにnMOSFET側のゲ
ート絶縁膜10上にのみ選択的にゲート絶縁膜9を堆積する。ゲート絶縁膜9は、ゲート容
量低下をなるべく低減するために極力薄膜化することが望ましい。ゲート絶縁膜9の堆積
方法は特に限定されるものではないが、例えば、均一な薄膜を形成することが出来るALD(
Atomic Layer Deposition)法を用いるのが望ましい。次に、図15に示すようにゲート絶縁
膜10及びゲート絶縁膜9上に同一の金属ゲート材料を堆積し、nMOSFET、pMOSFETの各ゲー
ト電極8を同時に形成する。製膜法としては、CVD法、蒸着法、スパッタ法等が挙げられる
。その後、図16に示すようにリソグラフィー及びRIE等のエッチングによりゲート電極及
びゲート絶縁膜を加工する。
縁膜6は、上記工程後、或いは工程中に適宜、通常の半導体プロセスを用いることにより
形成することができる。
電極がpMOSFET、nMOSFETで異なる場合と異なり、ゲート電極を作り分ける必要がない。ま
た、本構造のようにゲート絶縁膜9が非常に薄くてもよい場合、ゲート絶縁膜構造がpMOSF
ET、nMOSFETで異なる場合でも、一回のゲートRIEでゲート加工が可能である。よって、本
発明の実施例によればメタルゲートを用いたdualφ-CMOSを簡略なプロセスによって製造
することが可能である。
について説明したが、メタルゲートの耐熱性を考慮して、いわゆるダマシンを用いてゲー
ト加工を行い形成するトランジスタにも本発明は、適用可能である。
4・・・n型半導体領域、5・・・p型半導体領域、6・・・ゲート側壁、7・・・素子分離
領域、8・・・ゲート電極、9・・・ゲート絶縁膜、10・・・ゲート絶縁膜
Claims (6)
- 半導体基板と、前記半導体基板上に形成された絶縁膜と、前記絶縁膜上に形成された金属ゲート電極とを具備するnMOSFET及びpMOSFETから形成される半導体装置において、
前記金属電極の少なくとも前記絶縁膜側は、前記nMOSFET、pMOSFETともに同一の金属材料から形成され、
前記絶縁膜の金属電極側は、前記nMOSFET、pMOSFETともにZr、Hf、Ti、Ta、Nb、V及び希土類元素から選ばれた同一金属元素の酸化物から形成され、前記nMOSFETの酸化物における前記金属元素の原子密度が、前記pMOSFETの酸化物における前記金属元素の原子密度の50%以下であり、
前記絶縁膜の半導体基板側は、前記nMOSFET、pMOSFETともに同一の構成元素を有することを特徴とするCMOS半導体装置。 - 前記Zr、Hf、Ti、Ta、Nb、V及び希土類元素のいずれかを含む酸化物の厚さが、ワンモノレイヤー以上、2nm以下であることを特徴とする請求項1に記載のCMOS半導体装置。
- 前記絶縁膜の半導体基板側は、Si、Geのいずれかを含む絶縁体からなることを特徴とする請求項1または2に記載のCMOS半導体装置。
- 前記Si、Geのいずれかを含む絶縁体の厚さが、ワンモノレイヤー以上、2nm以下であることを特徴とする請求項3記載のCMOS半導体装置。
- 前記pMOSFETの絶縁膜および前記nMOSFETの絶縁膜はいずれも積層構造からなることを特徴とする請求項1乃至4の何れか一項に記載のCMOS半導体装置。
- 前記pMOSFETの絶縁膜および前記nMOSFETの絶縁膜はいずれも単層からなることを特徴とする請求項1に記載のCMOS半導体装置。
Priority Applications (10)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005036575A JP4372024B2 (ja) | 2005-02-14 | 2005-02-14 | Cmos半導体装置 |
US11/299,773 US7391085B2 (en) | 2005-02-14 | 2005-12-13 | Semiconductor device |
US11/841,757 US7576397B2 (en) | 2005-02-14 | 2007-08-20 | Semiconductor device |
US11/841,841 US7410855B2 (en) | 2005-02-14 | 2007-08-20 | Semiconductor device |
US11/841,817 US8053300B2 (en) | 2005-02-14 | 2007-08-20 | Semiconductor device |
US12/654,490 US7986014B2 (en) | 2005-02-14 | 2009-12-22 | Semiconductor device |
US13/184,116 US8304304B2 (en) | 2005-02-14 | 2011-07-15 | Semiconductor device |
US13/184,159 US8174080B2 (en) | 2005-02-14 | 2011-07-15 | Semiconductor device |
US14/533,667 USRE46271E1 (en) | 2005-02-14 | 2014-11-05 | Semiconductor device |
US15/399,527 USRE47640E1 (en) | 2005-02-14 | 2017-01-05 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005036575A JP4372024B2 (ja) | 2005-02-14 | 2005-02-14 | Cmos半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006222385A JP2006222385A (ja) | 2006-08-24 |
JP4372024B2 true JP4372024B2 (ja) | 2009-11-25 |
Family
ID=36814815
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005036575A Expired - Fee Related JP4372024B2 (ja) | 2005-02-14 | 2005-02-14 | Cmos半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (9) | US7391085B2 (ja) |
JP (1) | JP4372024B2 (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6613620B2 (en) | 2000-07-31 | 2003-09-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
JP4372024B2 (ja) | 2005-02-14 | 2009-11-25 | 株式会社東芝 | Cmos半導体装置 |
JP3927992B1 (ja) | 2005-09-21 | 2007-06-13 | 三菱レイヨン株式会社 | シラップ組成物、樹脂モルタル組成物および被覆方法 |
JP2007243009A (ja) * | 2006-03-10 | 2007-09-20 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2008117842A (ja) * | 2006-11-01 | 2008-05-22 | Toshiba Corp | 半導体装置、およびその製造方法 |
US7612422B2 (en) * | 2006-12-29 | 2009-11-03 | Texas Instruments Incorporated | Structure for dual work function metal gate electrodes by control of interface dipoles |
EP1944801A1 (en) * | 2007-01-10 | 2008-07-16 | Interuniversitair Microelektronica Centrum | Methods for manufacturing a CMOS device with dual work function |
JP2008306051A (ja) * | 2007-06-08 | 2008-12-18 | Rohm Co Ltd | 半導体装置およびその製造方法 |
JP2009111222A (ja) * | 2007-10-31 | 2009-05-21 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP5178152B2 (ja) * | 2007-11-05 | 2013-04-10 | 株式会社東芝 | 相補型半導体装置及びその製造方法 |
TWI492367B (zh) * | 2007-12-03 | 2015-07-11 | Renesas Electronics Corp | Cmos半導體裝置之製造方法 |
JP2009267180A (ja) * | 2008-04-28 | 2009-11-12 | Renesas Technology Corp | 半導体装置 |
JP5314964B2 (ja) | 2008-08-13 | 2013-10-16 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
US8524588B2 (en) | 2008-08-18 | 2013-09-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming a single metal that performs N work function and P work function in a high-k/metal gate process |
US8357617B2 (en) * | 2008-08-22 | 2013-01-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of patterning a metal gate of semiconductor device |
JP2012124322A (ja) * | 2010-12-08 | 2012-06-28 | Elpida Memory Inc | 半導体記憶装置の製造方法 |
US11791218B2 (en) * | 2020-05-20 | 2023-10-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Dipole patterning for CMOS devices |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6407435B1 (en) * | 2000-02-11 | 2002-06-18 | Sharp Laboratories Of America, Inc. | Multilayer dielectric stack and method |
JP2001298192A (ja) * | 2000-04-13 | 2001-10-26 | Seiko Epson Corp | 半導体装置およびその製造方法 |
JP2003086708A (ja) | 2000-12-08 | 2003-03-20 | Hitachi Ltd | 半導体装置及びその製造方法 |
JP4895430B2 (ja) | 2001-03-22 | 2012-03-14 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
JP2003011843A (ja) | 2001-06-29 | 2003-01-15 | Nissan Diesel Motor Co Ltd | 車両のステアリング装置 |
US6873020B2 (en) | 2002-02-22 | 2005-03-29 | North Carolina State University | High/low work function metal alloys for integrated circuit electrodes |
JP2004214376A (ja) | 2002-12-27 | 2004-07-29 | Toshiba Corp | 半導体装置 |
JP3805750B2 (ja) | 2003-01-21 | 2006-08-09 | 株式会社東芝 | 相補型電界効果トランジスタ及びその製造方法 |
JP4524995B2 (ja) | 2003-03-25 | 2010-08-18 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
KR100618815B1 (ko) * | 2003-11-12 | 2006-08-31 | 삼성전자주식회사 | 이종의 게이트 절연막을 가지는 반도체 소자 및 그 제조방법 |
US7105889B2 (en) * | 2004-06-04 | 2006-09-12 | International Business Machines Corporation | Selective implementation of barrier layers to achieve threshold voltage control in CMOS device fabrication with high k dielectrics |
US7242055B2 (en) * | 2004-11-15 | 2007-07-10 | International Business Machines Corporation | Nitrogen-containing field effect transistor gate stack containing a threshold voltage control layer formed via deposition of a metal oxide |
JP4372024B2 (ja) * | 2005-02-14 | 2009-11-25 | 株式会社東芝 | Cmos半導体装置 |
US7709402B2 (en) | 2006-02-16 | 2010-05-04 | Micron Technology, Inc. | Conductive layers for hafnium silicon oxynitride films |
-
2005
- 2005-02-14 JP JP2005036575A patent/JP4372024B2/ja not_active Expired - Fee Related
- 2005-12-13 US US11/299,773 patent/US7391085B2/en active Active
-
2007
- 2007-08-20 US US11/841,841 patent/US7410855B2/en active Active
- 2007-08-20 US US11/841,757 patent/US7576397B2/en active Active
- 2007-08-20 US US11/841,817 patent/US8053300B2/en not_active Expired - Fee Related
-
2009
- 2009-12-22 US US12/654,490 patent/US7986014B2/en not_active Expired - Fee Related
-
2011
- 2011-07-15 US US13/184,159 patent/US8174080B2/en not_active Expired - Fee Related
- 2011-07-15 US US13/184,116 patent/US8304304B2/en not_active Ceased
-
2014
- 2014-11-05 US US14/533,667 patent/USRE46271E1/en active Active
-
2017
- 2017-01-05 US US15/399,527 patent/USRE47640E1/en active Active
Also Published As
Publication number | Publication date |
---|---|
US7410855B2 (en) | 2008-08-12 |
US8053300B2 (en) | 2011-11-08 |
USRE47640E1 (en) | 2019-10-08 |
US20070296043A1 (en) | 2007-12-27 |
US20070298560A1 (en) | 2007-12-27 |
US20080176368A1 (en) | 2008-07-24 |
US7986014B2 (en) | 2011-07-26 |
US7391085B2 (en) | 2008-06-24 |
US20100171184A1 (en) | 2010-07-08 |
US8174080B2 (en) | 2012-05-08 |
USRE46271E1 (en) | 2017-01-10 |
US8304304B2 (en) | 2012-11-06 |
US20060180870A1 (en) | 2006-08-17 |
US7576397B2 (en) | 2009-08-18 |
US20110266632A1 (en) | 2011-11-03 |
JP2006222385A (ja) | 2006-08-24 |
US20110275184A1 (en) | 2011-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4372024B2 (ja) | Cmos半導体装置 | |
US8203189B2 (en) | Semiconductor device including gate electrode having a laminate structure and plug electrically connected thereto | |
TWI343125B (en) | Semiconductor devices with dual-metal gate structures and fabrication methods thereof | |
JP5401159B2 (ja) | 二重仕事関数半導体デバイスおよびその製造方法 | |
JP5336814B2 (ja) | 半導体装置およびその製造方法 | |
US7700438B2 (en) | MOS device with nano-crystal gate structure | |
JP2008147393A (ja) | 半導体装置及びその製造方法 | |
US8384166B2 (en) | Method for manufacturing semiconductor device and semiconductor device | |
JP2009267180A (ja) | 半導体装置 | |
JP4309320B2 (ja) | 半導体装置及びその製造方法 | |
JP4163164B2 (ja) | 半導体装置およびその製造方法 | |
JP2006278376A (ja) | 半導体装置およびその製造方法 | |
TWI525714B (zh) | 雙工作函數半導體元件及其形成方法 | |
JP5057957B2 (ja) | 半導体装置及びその製造方法 | |
JP2006278873A (ja) | 半導体装置およびその製造方法 | |
US20220059529A1 (en) | Semiconductor device and method of fabricating the same | |
JP3901696B2 (ja) | 半導体装置及びその製造方法 | |
CN116344602A (zh) | 半导体结构及其形成方法 | |
JP2008235711A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090416 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090421 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090622 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090807 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090901 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4372024 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130911 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |