KR100697640B1 - 프린트 배선기판 및 그 제조방법 - Google Patents

프린트 배선기판 및 그 제조방법 Download PDF

Info

Publication number
KR100697640B1
KR100697640B1 KR1020017003881A KR20017003881A KR100697640B1 KR 100697640 B1 KR100697640 B1 KR 100697640B1 KR 1020017003881 A KR1020017003881 A KR 1020017003881A KR 20017003881 A KR20017003881 A KR 20017003881A KR 100697640 B1 KR100697640 B1 KR 100697640B1
Authority
KR
South Korea
Prior art keywords
resin
layer
conductor circuit
wiring board
delete delete
Prior art date
Application number
KR1020017003881A
Other languages
English (en)
Other versions
KR20010085851A (ko
Inventor
엔혼친
하야시마사유키
왕동동
시마다겐이치
아사이모투
세키네고지
나카이도루
이치카와신이치로
도요다유키히코
Original Assignee
이비덴 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=27580227&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR100697640(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Priority claimed from JP27601198A external-priority patent/JP2000114678A/ja
Priority claimed from JP27601098A external-priority patent/JP2000114726A/ja
Priority claimed from JP29045098A external-priority patent/JP2000124601A/ja
Priority claimed from JP31044598A external-priority patent/JP2000138456A/ja
Priority claimed from JP35157298A external-priority patent/JP3710635B2/ja
Priority claimed from JP35473398A external-priority patent/JP2000178754A/ja
Priority claimed from JP37227498A external-priority patent/JP4132331B2/ja
Priority claimed from JP10618499A external-priority patent/JP2000299557A/ja
Priority claimed from JP18741899A external-priority patent/JP4197805B2/ja
Application filed by 이비덴 가부시키가이샤 filed Critical 이비덴 가부시키가이샤
Publication of KR20010085851A publication Critical patent/KR20010085851A/ko
Publication of KR100697640B1 publication Critical patent/KR100697640B1/ko
Application granted granted Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23GCLEANING OR DE-GREASING OF METALLIC MATERIAL BY CHEMICAL METHODS OTHER THAN ELECTROLYSIS
    • C23G1/00Cleaning or pickling metallic material with solutions or molten salts
    • C23G1/02Cleaning or pickling metallic material with solutions or molten salts with acid solutions
    • C23G1/10Other heavy metals
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/067Etchants
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/385Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by conversion of the surface of the metal, e.g. by oxidation, whether or not followed by reaction or removal of the converted layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0104Properties and characteristics in general
    • H05K2201/0129Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0158Polyalkene or polyolefin, e.g. polyethylene [PE], polypropylene [PP]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0338Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/0959Plated through-holes or plated blind vias filled with insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0307Providing micro- or nanometer scale roughness on a metal surface, e.g. by plating of nodules or dendrites
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0315Oxidising metal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/072Electroless plating, e.g. finish plating or initial plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0094Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • H05K3/062Etching masks consisting of metals or alloys or metallic inorganic compounds
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147Assembling terminal to base
    • Y10T29/49151Assembling terminal to base by deforming or shaping
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49163Manufacturing circuit on or in base with sintering of base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Abstract

본 발명의 목적은 파괴 인성, 유전율, 밀착성, 가공성 등이 우수한 다층 프린트 배선기판을 제공하는데 있는 것으로, 본 발명은 기판상에 절연 수지층이 형성되고, 그 절연 수지층상에 도체 회로가 형성된 프린트 배선기판에 있어서, 상기 절연 수지층은 폴리올레핀계 수지로 이루어지는 것을 특징으로 하는 프린트 배선기판이다.

Description

프린트 배선기판 및 그 제조방법{Printed wiring board and method for producing the same}
본 발명은 프린트 배선기판 및 상기 프린트 배선기판의 제조방법에 관한 것이다.
신호의 고주파수화에 따라, 패키지 기판의 재료는 저유전율, 저유전 손실 탄젠트인 것이 요구되고 있다. 이 때문에 패키지 기판의 재료는 세라믹으로부터 수지로 그 주류가 옮겨지고 있다.
또한, 최근에는 배선의 고밀도화가 요구되고 있으므로, 배선이 다층화된 빌드 업 다층 배선기판이라고 불리는 프린트 배선기판이 주류가 되고 있다.
소위 다층 빌드 업 배선기판이라고 불리는 다층 프린트 배선기판은 세미애디티브법 등에 의해 제조되고 있고, 코어라고 불리는 0.6∼1.5mm 정도의 유리 섬유포 등으로 보강된 수지 기판위에, 구리 등에 의한 도체 회로와 층간 수지 절연층을 번갈아 적층함으로써 제작된다. 이 다층 프린트 배선기판의 층간 수지 절연층을 통한 도체 회로사이의 접속은 비아 홀에 의해 행해지고 있다.
종래, 빌드 업 다층 프린트 배선기판은 예컨대, 특공평 9-130050호 공보, 특공평 4-55555호 공보, 특개평 7-235743호 공보 등에 개시된 방법에 의해 제조되고 있다.
구체적으로는 우선, 구리박이 부착된 구리부착 적층판에 관통 구멍을 형성하고, 계속해서 무전해 구리도금 처리를 실시하여 스루 홀을 형성한다. 이어서, 기판의 표면을 도체 패턴상으로 에칭 처리하여 도체 회로를 형성하고, 이 도체 회로의 표면에 무전해 도금이나 에칭 등에 의해 조화면(roughened surface)을 형성하며, 그 조화면을 가지는 도체 회로상에 에폭시 수지, 아크릴 수지, 불소 수지, 이들 혼합물 등으로 이루어지는 층간 수지 절연층을 형성한 후, 노광, 현상처리를 하던지, 레이저 처리에 의해 비아 홀용 개구를 형성하고, 그 후, UV 경화, 포스트 경화를 거쳐 층간 수지 절연층을 형성한다.
또한, 층간 수지 절연층에 조화(粗化) 형성처리를 실시한 후, 형성된 조화면에 얇은 무전해 도금막을 형성하고, 이 무전해 도금막상에 도금 레지스트를 형성한 후, 전해 도금에 의해 두껍게 하고, 도금 레지스트 박리후에 에칭을 하여, 하층의 도체 회로와 비아 홀에 의해 접속된 도체 회로를 형성한다.
이를 반복한 후, 최외층으로서 도체 회로를 보호하기 위한 솔더 레지스트층을 형성하고, 솔더 레지스트층에 개구를 형성하여, 개구 부분의 도체층에 도금 등을 실시하여 패드로 한 후, 땜납 범프를 형성함으로써 빌드 업 다층 프린트 배선기판을 제조한다.
이와 같이 종래의 제조방법에 있어서는, 도체 회로와의 밀착성을 확보하기 위해, 층간 수지 절연층 및 도체 회로의 표면에 조화 형성처리를 실시하고 있고, 이때문에, 고주파수의 신호를 전도(conduction)시키면, 표피효과에 의해 신호가 조 화된 도체 회로의 표면부분만을 전도하여, 그 표면의 요철에 기인하여 신호전도의 노이즈가 발생해 버리는 경우가 있다.
또한, 통상, 층간 수지 절연층에 이용되는 에폭시 아크릴레이트는 파괴 인성(fracture toughness)이 낮고, 이러한 수지를 이용한 배선기판은 히트 사이클에 의해 도체 회로와 수지 절연층과의 경계부에서 크랙이 발생하기 쉬운 경향이 있다.
또한, 이렇게하여 제조된 다층 프린트 배선기판은 에폭시 수지, 아크릴 수지 등의 혼합물을 층간 수지 절연층에 사용하고 있기 때문에, 유전율이 GHz 영역에서 3.5이상으로 높고, 이 때문에, GHz 대역의 고주파수 신호를 이용한 LSI 칩 등을 탑재하면, 층간 수지 절연층이 높은 유전율인 것에 기인하여 신호 지연이나 신호 에러가 발생하는 경우가 있다.
또한, 층간 수지 절연층에 불소수지를 이용한 다층 프린트 배선기판은 상기 불소 수지가 저유전율, 저흡습성이고, 파괴 인성도 우수하지만, 층간 수지 절연층을 형성할 때의 프레스 공정에서, 350℃에 가까운 온도로 가열할 필요가 있고, 이 때문에, 이러한 가열환경에 노출되는 배선기판은 약해지기 쉽다.
또한, 특개평 6-283860호 공보에 개시된 다층 프린트 배선기판을 제조하는 방법에 있어서는 우선, 기판상에 형성된 내층 도체 회로 표면에 무전해 도금에 의해 Cu-Ni-P로 이루어지는 침상 합금(acicular crystals)의 조화층을 형성하고, 이어서 이 조화층의 위에 층간 수지 절연층을 형성한 후, 이 층간 수지 절연층에 비아 홀 형성용의 개구를 형성한다. 그 후, 이 기판에 도금 처리를 실시하여, 개구에 도체를 충전함과 동시에, 층간 수지 절연층상에 외층 도체 회로를 형성한다. 또한, 이러한 도체 회로의 형성과 층간 수지 절연층의 형성을 반복함으로써 다층화가 도모된다.
이와같은 특개평 6-283860호 공보에 개시된 방법에 의하면, 다층 빌드 업 배선기판에서는 도체 회로상에 형성된 Cu-Ni-P로 이루어지는 침형상 합금에 의해, 상기 도체 회로와 그 위에 형성되는 층간 수지 절연층과의 밀착성을 확보할 수 있다.
그러나, 통상, 배선기판의 제조에 있어서는 기판을 산으로 세정하거나, 비아 홀용의 개구를 형성한 층간 수지 절연층의 표면을 크롬산 등으로 처리하고 있어, 이때, 도체 회로상에 Cu-Ni-P로 이루어지는 침형상 합금의 조화층이 형성되어 있으면, 도체 회로를 구성하는 구리와의 사이에 국부 전지반응이 생겨, 도체 회로가 용해되는 일이 있다.
이러한 도체 회로의 용해를 방지하기 위해, 특개평 9-130050호 공보에 개시된 방법에서는 Cu-Ni-P로 이루어지는 침형상 합금의 조화층을 Sn 등의 금속으로 피복함으로써, 국부 전지 반응을 억제하는 기술이 개시되어 있다.
그러나, 제품 레벨의 다층 프린트 배선기판에서는 도체 회로에 조밀함이 있으므로, Sn층에 의해 Cu-Ni-P로 이루어지는 침형상 합금의 조화층을 완전히 피복하는 것이 어렵고, 이때문에 도체 회로의 용해를 완전히 방지하는 것은 곤란하다. 또한, 도체 회로에 Cu-Ni-P로 이루어지는 침형상 합금의 도금 처리를 실시할 때, 도금 조(bath)의 사용 회수가 많아져, 도금 조가 열화되면, 도체 회로 표면에 도금 피막이 잘 형성되지 않는 현상이 발생한다고 하는 문제도 있다.
또한, 이미 상술한 바와같이, 도체 회로에 조화 형성 처리를 실시한 경우, 조화된 도체 회로의 표면 부분만을 신호가 전도하고, 그 표면의 요철에 기인하여 신호전도의 지연이 생겨 버리는 경우가 있었다. 이 문제는 세라믹 기판에 비해 저유전율 및 저유전 탄젠트를 가지는 수지 기판을 사용하는 경우에 특히 현저했다.
또한, 수지 기판은 금속 기판이나 세라믹 기판에 비해 방열성이 나쁘기 때문에 축열(蓄熱)되기 쉽고, 그 결과, 도체 회로를 구성하는 구리 이온의 확산 속도가 높아져, 마이그레이션을 야기하여 층간 절연이 파괴된다고 하는 문제가 있었다.
그래서, 특공평 7-45948호 공보나 특개평 7-94865호 공보에서는 세라믹이나 금속기판의 일면에 수지를 스핀 코트 등으로 도포 형성하고, 그 수지층상에 도체 회로와의 밀착성을 향상시킬 수 있는 금속(크롬, 니켈, 티탄 등)을 스퍼터링에 의해 형성하고, 그 위에 도체 회로를 형성하는 기술이 개시되어 있다.
그러나, 이 기술은 수지 기판의 주로 일면에 도체 회로 및 층간 수지 절연층을 빌드 업하는 기술이고, 세라믹 기판이나 금속기판을 이용하는 경우와 달리, 층간 수지 절연층의 수축이나 팽창을 수지 기판이 억제할 수 없어, 휘어짐이 발생하거나, 이러한 팽창, 수축에 기인하여 층간 수지 절연층과 도체 회로의 계면에 크랙이 발생하는 경우가 있다.
또한, 이 기술을 이용하여 실제로 도체 회로를 형성하고자 하면, 크롬, 니켈, 티탄 등의 금속으로 이루어지는 금속층과 도체 회로와의 사이에서 박리가 발생하기 쉽다고 하는 문제가 있다.
이러한 문제가 발생하는 것은 수지 절연층의 표면상에 물리적 증착법을 이용 하여 금속층을 형성하면, 상기 금속층은 고온에 노출되므로, 그 표면이 산화되고, 표면에 산화층이 형성된 금속층상에 그대로 도체 회로를 형성하면, 금속층과 도체 회로와의 사이에 산화층이 존재하므로 밀착성이 약해져, 도체 회로가 박리하기 쉬워지기 때문이다. 또한, 표면산화는 화학적 증착법, 도금으로 금속층을 형성한 경우라도, 공기속에서 방치함으로써 일어나고, 이때문에, 도체 회로가 박리되기 쉽게 되어 있었다.
또한, 금속층으로서 Ni나 Al 등의 패시베이션 층을 형성하는 금속을 이용하는 경우에는 염산이나 황산 등의 비교적 관리하기 쉬운 산을 이용하여 에칭하고자 하면, 에칭에 의해 일단 발생한 산화물이 상기 산에 의해 분해되기 어렵기 때문에, 에칭이 자연스럽게 진행되지 않는다는 문제점이 있다.
또한, 이들 금속의 표면에 산화물 피막이 형성된 경우에는 에칭에 의한 제거가 곤란해진다.
또한, 이들 금속은 진한 질산이나 왕수 등의 강산에 용해되므로, 진한 질산을 베이스로 한 것이나 시안화물, 플루오르화물 등을 이용하면 에칭을 행할 수 있지만, 이들 산은 독극물로서 취급이 어렵기 때문에, 공정관리가 어렵고, 또한, 작업환경에 악영향을 미치는 문제가 있다.
또한, 조화 형성처리로는 전기 Cu 도금 등을 행하여 두꺼운 막을 형성한 후, 무전해 니켈 도금을 행하여 두꺼운 막위에 얇은 니켈 도금막을 형성하고, 또한 그 위에 Cu-Ni-P 합금으로 이루어지는 조화층을 형성하여, 도체 회로 및 비아 홀상에 형성되는 층간 수지 절연층이 도체 회로나 비아 홀로부터 박리되는 것을 방지한다. 그러나, 종래의 다층 프린트 배선기판의 제조방법에 있어서는, 전기 도금막상에 무전해 니켈 도금막을 형성한 후, 그 위에 Cu-Ni-P 합금 조화층을 형성하면, 통상, 밀착성이 큰 니켈 도금막과 Cu-Ni-P 합금 조화층과의 사이의 밀착성이 예상에 반해 작고, 그 때문에 Cu-Ni-P 합금 조화층이 니켈 도금막으로부터 박리되기 쉽다고 하는 문제가 있다.
또한, 도체 회로에 Cu-Ni-P 합금의 도금 처리를 실시할 때, 도금 조의 사용회수가 많아지고, 도금 조가 열화되면, 도체 회로 표면에 도금 피막이 형성되기 어려워진다는 현상이 발생하는 문제도 있다.
또한, 상술한 바와같은 다층 프린트 배선기판의 제조공정에서, Sn 등의 금속 피복층을 형성하기 위해서는, 조화면을 가지는 도체 회로에 무전해 도금 처리를 실시할 필요가 있고, 이때문에 제조공정이 복잡화하여 비용이 커져 버린다.
또한, 이러한 Sn 등의 금속의 피복층을 가지는 도체 회로상에 비아 홀을 형성하면, 가열시나 히트 사이클시에, 비아 홀과 그 아래의 도체 회로와의 접촉부분에서 박리가 발생하여 비아 홀의 접속 신뢰성이 저하되는 일이 있다.
본 발명은 상기에 비추어 파괴 인성, 유전율, 밀착성, 가공성 등이 우수한 다층 프린트 배선기판을 제공하는 것을 목적으로 한다.
또한, 본 발명은 유전율이나 유전 손실 탄젠트가 작고, GHz 대역의 고주파 신호를 이용한 경우에도 신호 지연이나 신호 에러가 발생하기 어렵고, 또한, 강성 등의 기계적 특성도 우수하므로, 도체 회로끼리의 접속 신뢰성이 높은 층간 수지 절연층을 가지는 다층 프린트 배선기판 및 그 제조방법을 제공하는 것을 목적으로 한다.
또한, 본 발명은 기판을 산 등에 의해 처리할 때, 도체 회로의 국부 전지 반응에 의한 도체 회로의 용해를 완전히 저지할 수 있고, 또한, 도체 회로에 Cu-Ni-P로 이루어지는 침형상 합금의 도금 처리를 실시할 때, 충분히 도금 석출 반응을 진행시킬 수 있어, 조화층을 확실하게 형성할 수 있 도록 구성된 다층 프린트 배선기판을 제공하는 것을 목적으로 한다.
또한, 본 발명은 신호 전도의 지연을 방지할 수 있음과 동시에, 수지 절연층의 표면상에 형성하는 금속층과 도체 회로와의 밀착성이 뛰어난 다층 프린트 배선기판을 제조할 수 있는 다층 프린트 배선기판의 제조방법을 제공하는 것을 목적으로 한다.
또한, 본 발명은 층간 수지 절연층과 도체 회로의 밀착성을 저하시키지 않고, 신호의 노이즈를 방지하며, 동시에 마이그레이션이나 휘어짐, 크랙이 발생하지 않는 다층 프린트 배선기판을 제공하는 것을 목적으로 한다.
또한, 본 발명은 층간 수지 절연층과 도체 회로와의 밀착성이 우수하고, 미세 패턴을 형성하기 쉽고, 고주파수 대역에서의 신호 전도성, 땜납 내열성이 우수하며, 또한 기판의 휘어짐이나 내크랙 특성도 우수한 다층 프린트 배선기판과 그 제조방법을 제공하는 것을 목적으로 한다.
또한, 본 발명은 관리가 용이한 산성 에칭액을 이용하여 선택적 에칭을 행할 수 있고, 그 결과, 수지 기판 등의 절연기판과의 밀착성이 우수한 평탄한 형상의 도체 회로를 형성할 수 있는 도체 회로의 형성방법 및 상기 방법을 이용한 다층 프 린트 배선기판의 제조방법을 제공하는 것을 목적으로 한다.
또한, 본 발명은 기판상에 형성된 니켈막과 그 위에 형성하는 다른 금속과의 밀착성이 큰 금속막의 형성방법 및 상기 방법을 이용한 다층 프린트 배선기판의 제조방법을 제공하는 것을 목적으로 한다.
또한, 본 발명은 기판을 산 등에 의해 처리할 때, 도체 회로의 국부 전지반응에 의한 도체 회로의 용해를 완전히 저지할 수 있고, 또한, 도체 회로에 도금에 의한 Cu-Ni-P 합금의 석출 등의 조화처리를 실시할 때, 충분히 도금 석출 반응을 진행시킬 수 있으며, 조화층을 확실히 형성할 수 있도록 구성된 다층 프린트 배선기판을 제공하는 것을 목적으로 한다.
또한, 본 발명은 도체 회로상에 형성된 조화면을 조화액으로부터 충분히 보호할 수 있고, 그 위에 형성하는 비아 홀과의 접속 신뢰성을 충분히 확보할 수 있음과 동시에, 제조공정의 간략화가 가능한 상기 조화면 보호막의 형성방법을 포함하는 다층 프린트 배선기판의 제조방법 및 상기 제조방법에 의해 제조된 다층 프린트 배선기판을 제공하는 것을 목적으로 한다.
제1군 본 발명은 기판상에 수지 절연층이 형성되고, 그 수지 절연층상에 도체 회로가 형성된 다층 프린트 배선기판에 있어서, 상기 수지 절연층은 폴리올레핀계 수지로 이루어지는 것을 특징으로 하는 다층 프린트 배선기판이다.
상기 폴리올레핀계 수지로는 열경화형 폴리올레핀수지 또는 열가소성 폴리올레핀수지가 바람직하다.
상기 열가소성 폴리올레핀수지로는 융점이 200℃ 이상인 것이 바람직하다.
상기 폴리올레핀계 수지는 하기 구조식(1)으로 표시되는 1종의 반복 단위로 이루어지는 수지, 또는 상기 반복 단위중의 다른 2종 이상이 서로 공중합한 수지인 것이 바람직하다.
Figure 112001006822036-pct00001
단, n은 1∼10000
X는 수소, 알킬기, 페닐기, 수산기, C2∼C3의 불포화탄화수소,
옥사이드기 또는 락톤기이다.
또한, 상기 폴리올레핀계 수지는 그 분자 주 고리에 2중 결합, 옥사이드 구조, 락톤 구조, 단일 또는 폴리시클로펜타디엔 구조를 가지는 수지인 것이 바람직하다.
또한, 이들 폴리올레핀계 수지의 다른 2종 이상을 혼합한 것이나, 다른 2종 이상이 상호 가교된 것, 이들 폴리올레핀계 수지와 열경화성 수지와의 혼합 수지도 제1군의 본 발명에 이용하는 폴리올레핀계 수지로서 바람직하다.
상기 도체 회로는 장주기형 주기율표의 제4A족으로부터 제1B족에서 제4∼제7 주기의 금속(단, Cu를 제외한다), Al 및 Sn에서 선택되는 1종 이상의 금속에 의해 구성되는 금속층을 통하여 수지 절연층상에 형성되는 것이 바람직하다.
또한, 상기 금속층은 평탄한 수지 절연층상에 형성되는 것이 바람직하다. 또 한, 상기 수지 절연층은 그 표면이 플라즈마 처리 또는 코로나 방전처리되는 것이 바람직하다.
상기 기판은 그 내부 또는 표면에 도체 회로가 형성되는 것이 바람직하다.
제2군의 본 발명의 제1 발명은 기판상에 도체 회로와 수지 절연층이 순차 형성되고, 이들 도체 회로가 비아 홀을 통하여 접속되는 다층 프린트 배선기판에 있어서, 상기 수지 절연층은 디클로올레핀계 수지로 이루어지는 것을 특징으로 하는 다층 프린트 배선기판이다.
상기 수지 절연층의 1GHz의 유전율은 3.0 이하이고, 유전 손실 탄젠트는 0.01 이하인 것이 바람직하다.
상기 시클로올레핀계 수지로는 2-노르보르넨, 5-에틸리덴-2-노르보르넨 또는 이들 유도체로 이루어지는 단량체의 단독 중합체 또는 공중합체가 바람직하다.
상기 시클로올레핀계 수지로는 열경화성 시클로올레핀계 수지가 바람직하다.
제2군의 본 발명의 제2 발명은 기판상에 도체 회로와 수지 절연층이 순차 형성되고, 이들 도체 회로가 비아 홀을 통하여 접속되는 다층 프린트 배선기판의 제조방법에 있어서, 기판상에 형성된 도체 회로상에 시클로올레핀계 수지로 이루어지는 필름을 진공하 또는 감압하에서 압착 라미네이트함으로써, 층간 수지 절연층을 형성하는 것을 특징으로 하는 다층 프린트 배선기판의 제조방법이다.
상기 다층 프린트 배선기판의 제조방법에 있어서는, 기판상에 형성된 도체 회로상에 시클로올레핀계 수지로부터 층간 수지 절연층을 형성한 후, 상기 층간 수지 절연층에 레이저광을 조사함으로써 비아 홀용 개구를 형성하는 것이 바람직하 다.
제3군의 본 발명의 제1 발명은 하층 도체 회로가 형성된 기판상에 층간 수지 절연층과 상층 도체 회로가 순차 적층 형성되어 다층화된 다층 프린트 배선기판으로서, 적어도 상기 하층 도체 회로의 표면에는 니켈, 코발트, 주석 및 귀금속에서 선택되는 적어도 1종의 금속으로 이루어지는 금속층이 형성되고, 그 금속층상에 Cu-Ni-P로 이루어지는 조화층이 형성되는 것을 특징으로 하는 다층 프린트 배선기판이다.
상기 층간 수지 절연층에는 비아 홀이 형성되고, 그 비아 홀은 상기 니켈, 코발트, 주석 및 귀금속에서 선택되는 적어도 1종의 금속으로 이루어지는 금속층 및 상기 조화층을 통하여 기판상에 형성된 상기 하층 도체 회로와 전기적으로 접속되는 것이 바람직하다.
상기 조화층은 이온화 경향이 구리보다 크고 또한 티탄 이하인 금속을 1종 이상 포함하는 금속층 또는 귀금속층이 피복 형성되어 이루어지는 것이 바람직하다.
상기 비아 홀은 도금막으로 충전되어 이루어지는 것이 바람직하다.
제4군의 본 발명은 수지 기판상에 수지 절연층과 도체 회로를 형성하는 다층 프린트 배선기판의 제조방법으로서, 상기 수지 절연층의 표면상에 장주기형 주기율표의 제4A족∼제1B족의 범위에 속하는 제4주기∼제7주기의 금속원소, Al 및 Sn에서 선택되는 적어도 1종의 금속으로 이루어지는 금속층을 형성한 후, 상기 금속층 표면을 산으로 세정하고, 이어서, 상기 금속층상에 도체 회로를 형성하는 것을 특징 으로 하는 다층 프린트 배선기판의 제조방법이다.
상기 장주기형 주기율표의 제4A족∼제1B족의 범위에 속하는 제4주기∼제7주기의 금속원소, Al 및 Sn에서 선택되는 적어도 1종의 금속은 Ni, Cr, Mo, Ti, W, Cu, Al, Sn, Pt, Pd 및 Au에서 선택되는 적어도 1종의 금속인 것이 바람직하다.
상기 수지 절연층은 그 표면이 평탄한 것이 바람직하다.
상기 산으로는 염산, 황산, 초산, 인산에서 선택되는 적어도 1종의 산 또는 혼합산이 바람직하다.
제5군의 본 발명은 수지 기판의 양면에 수지 절연층이 형성되고, 그 수지 절연층상에 도체 회로가 형성되어 있는 구조를 가지는 다층 프린트 배선기판으로서, 상기 도체 회로는 상기 수지 절연층의 표면에 장주기형 주기율표의 제4A족으로부터 제IB족에서 제4∼제7주기의 금속(단, Cu를 제외한다), Al 및 Sn에서 선택되는 1종 이상의 금속에 의해 구성되는 금속층을 통하여 형성되는 것을 특징으로 하는 다층 프린트 배선기판이다.
상기 금속층은 Al, Fe, W, Mo, Sn, Ni, Co, Cr, Ti 및 귀금속에서 선택되는 어느 하나중 적어도 1종의 금속을 포함하는 층인 것이 바람직하다.
상기 수지 절연층은 그 표면이 평탄한 것이 바람직하다.
또한, 상기 수지 절연층은 열경화성 폴리올레핀수지 또는 열가소성 폴리올레핀 수지로 이루어지는 것이 바람직하다.
상기 수지 절연층은 그 표면이 플라즈마 처리 또는 코로나 방전 처리되어 있는 것이 바람직하다.
상기 도체 회로의 표면에는 장주기형 주기율표의 제4A족으로부터 제 IB족에서 제4∼제7주기의 금속(단, Cu를 제외한다), Al 및 Sn에서 선택되는 1종 이상의 금속에 의해 구성되는 금속층이 형성되고, 그 금속층상에 층간 수지 절연층 또는 솔더 레지스트층이 형성되어 있는 것이 바람직하다.
상기 수지 절연층의 표면에 형성된 금속층상에는 다시 Cu층이 형성되고, 그리고 그 Cu층 상에 도체 회로가 형성되어 있는 것이 바람직하다.
상기 금속층의 두께는 0.01∼0.2㎛인 것이 바람직하다.
제6군의 본 발명의 제1 발명은 수지 기판의 양면에 스루 홀을 통하여 상호 접속된 하층 도체 회로가 형성되고, 그들 하층 도체 회로상에는 각각 층간 수지 절연층이 형성되며, 또한 그 층간 수지 절연층상에는 각각 상층 도체 회로가 형성된 구조를 가지는 다층 프린트 배선기판에 있어서, 상기 하층 도체 회로는 그 표면의 적어도 일부에 장주기형 주기율표의 제4A족으로부터 제1B족에서 제4∼제7주기의 금속(단, Cu를 제외한다), Al 및 Sn중에서 선택되는 1종 이상의 금속에 의해 구성되는 금속층을 통하여 형성되어 있는 것을 특징으로 하는 다층 프린트 배선기판.
상기 금속층은 Al, Fe, W, Mo, Sn, Ni, Co, Cr, Ti 및 귀금속에서 선택되는 어느것 중 적어도 1종의 금속으로 구성되어 있는 것이 바람직하다.
상기 수지 절연층은 열경화성 폴리올레핀 수지 또는 열가소성 폴리올레핀 수지중 어느 하나로 구성되어 있는 것이 바람직하다.
상기 층간 수지 절연층은 그 표면이 평균 거칠기 Ra가 1㎛ 이하인 평탄면인 것이 바람직하다.
제6군의 본 발명의 제2 발명은 수지기판의 양면에 각각 도체층을 형성하고, 각각의 도체층상에는 배선해야 할 패턴에 따른 도금 레지스트를 형성한 후, 비도금 레지스트 부분에 도금막을 형성하고, 그 후 상기 도금 레지스트를 제거함과 동시에, 상기 도금 레지스트밑의 도체층을 에칭 처리에 의해 제거하여 하층 도체 회로를 형성하고, 그 하층 도체 회로상에 형성한 층간 수지층을 통하여 상층 도체 회로를 형성함으로써 다층 프린트 배선기판을 제조하는 방법에 있어서, 상기 비도금 레지스트 부분에 도금막을 형성하고 나서, 그 도금막 표면의 적어도 일부에 장주기형 주기율표의 제4A족으로부터 제1B족에서 제4∼제7주기의 금속(단, Cu를 제외한다), Al 및 Sn중에서 선택되는 1종 이상의 금속으로 구성되는 금속층을 형성하는 것을 특징으로 하는 다층 프린트 배선기판의 제조방법이다.
제7군의 본 발명의 제1 발명은 적어도 하기 ①∼③의 공정, 즉,
① 표면에 패시베이션 막을 형성하는 금속으로 이루어지는 제1 도체층을 절연 기판상에 형성하는 공정,
② 상기 제1 도체층상에 상기 표면에 패시베이션 막을 형성하는 금속보다 이온화 경향이 작은 금속으로 이루어지는 제2 도체층을 형성하는 공정,
③ 산성 에칭액을 이용하여 선택적 에칭을 행함으로써, 도체 회로 비형성 영역의 제1 도체층과 제2 도체층을 동시에 에칭하는 공정을 포함하는 것을 특징으로 하는 도체 회로의 형성방법이다.
상기 표면에 패시베이션 막을 형성하는 금속은 Ni, Co, Cr, Ti, Nb, Ta, Al에서 선택되는 적어도 1종인 것이 바람직하다.
상기 표면에 패시베이션 막을 형성하는 금속이 Ni인 경우, Ni보다 이온화 경향이 작은 금속으로 이루어지는 제2 도체층은 Cu, Sn 및 Pb에서 선택되는 적어도 1종의 금속으로 이루어지는 것이 바람직하다.
상기 표면에 패시베이션 막을 형성하는 금속이 Al인 경우, Al보다 이온화 경향이 작은 금속으로 이루어지는 제2 도체층은 Cu, Sn, Pb 및 Fe에서 선택되는 적어도 1종의 금속으로 이루어지는 것이 바람직하다.
상기 산성 에칭액은 황산수용액, 염산수용액 또는 황산-과산화수소 혼합 수용액인 것이 바람직하다.
제7군의 본 발명의 제2 발명은 절연기판상에, 수지 절연층과 도체 회로를 형성하는 다층 프린트 배선기판의 제조방법으로, 적어도 하기 ①∼⑤의 공정, 즉,
① 표면에 패시베이션 막을 형성하는 금속으로 이루어지는 제1 도체층을 수지 절연층상에 형성하는 공정,
② 상기 제1 도체층상에, 표면에 패시베이션 막을 형성하는 금속보다 이온화 경향이 작은 금속으로 이루어지는 제2 도체층을 형성하는 공정,
③ 상기 제2 도체층상에 도금 레지스트를 형성하는 공정,
④ 도금 레지스트가 형성된 상기 제2 도체층상에 상기 도금에 의해 제3 도체층을 형성하는 공정,
⑤ 도금 레지스트를 박리한 후, 산성 에칭액을 이용하여, 도금 레지스트밑에 존재하는 제1 도체층과 제2 도체층을 동시에 에칭하는 공정을 포함하는 것을 특징으로 하는 다층 프린트 배선기판의 제조방법이다.
상기 표면에 패시베이션 막을 형성하는 금속은 Ni, Co, Cr, Ti, Nb, Ta, Al에서 선택되는 적어도 1종인 것이 바람직하다.
상기 표면에 패시베이션 막을 형성하는 금속이 Ni인 경우, 상기 Ni보다 이온화 경향이 작은 금속으로 이루어지는 제2 도체층은 Cu, Sn 및 Pb에서 선택되는 적어도 1 종의 금속으로 이루어지는 것이 바람직하다.
상기 표면에 패시베이션 막을 형성하는 금속이 Al인 경우, 상기 Al보다 이온화 경향이 작은 금속으로 이루어지는 제2 도체층은 Cu, Sn, Pb 및 Fe에서 선택되는 적어도 1종의 금속으로 이루어지는 것이 바람직하다.
상기 산성 에칭액은 황산수용액, 염산수용액 또는 황산-과산화수소 혼합 수용액인 것이 바람직하다.
상기 제8군의 본 발명의 제1 발명은 니켈막상에 존재하는 산화막을 2.0∼10.0mol/l의 농도를 가지는 환원성산의 수용액에 의해 제거한 후, 상기 니켈막의 표면에 다른 금속막을 형성하는 것을 특징으로 하는 금속막의 형성방법이다.
상기 환원성산의 수용액은 염산 또는 플루오르산인 것이 바람직하다.
상기 환원성산의 수용액의 농도는 4.0∼8.0mol/l인 것이 바람직하다.
제8군의 본 발명의 제2 발명은 ① 하층 도체 회로가 형성된 기판상에 층간 수지 절연층을 형성하고, 상기 층간 수지 절연층에 비아 홀용 개구를 형성하는 공정, ② 상기 층간 수지 절연층상에 금속막을 형성하는 공정, ③ 상기 금속막상에 도금 레지스트를 형성하는 공정, ④ 전기 도금을 실시한 후, 니켈막을 형성하여 상기 도금 레지스트의 사이에 전기 도금막 및 니켈막을 형성하는 공정, ⑤ 상기 도금 레지스트를 제거한 후, 상기 도금 레지스트하에 존재하고 있는 상기 금속막을 에칭제거하여 상층 도체 회로 및 비아 홀을 형성하는 공정 및 ⑥ 상기 상층 도체 회로상에 Cu-Ni-P 합금으로 이루어지는 조화층을 형성하는 공정을 포함하는 다층 프린트 배선기판의 제조방법으로서,
상기 ⑤의 공정을 종료한 후, 상기 니켈막상에 존재하는 산화막을 2.0∼10.0mol/l의 농도를 가지는 환원성 산의 수용액에 의해 제거하는 것을 특징으로 하는 다층 프린트 배선기판의 제조방법이다.
상기 환원성 산의 수용액의 농도가 2.0∼10.0mol/l이면, 기판에 영향을 주지않고 산화막을 제거할 수 있다.
상기 환원성 산의 수용액은 염산 또는 플루오르산인 것이 바람직하다.
상기 환원성 산의 수용액 농도는 4.0∼8.0mol/l인 것이 바람직하다.
제9군의 본 발명은 하층 도체 회로가 형성된 기판상에 층간 수지 절연층과 상층 도체 회로가 순차 적층 형성되어 다층화된 다층 프린트 배선기판으로서, 적어도 상기 하층 도체 회로의 표면에는 이온화 경향이 주석과 동일하던지 그보다 크고, 알루미늄과 동일하던지 그보다 작은 금속 및 귀금속의 군에서 선택되는 적어도 1 종의 금속으로 이루어지는 금속층이 형성되고, 그 금속층상에 조화층이 형성되어 이루어지는 것을 특징으로 하는 다층 프린트 배선기판이다.
상기 이온화 경향이 주석과 동일하던지 그보다 크고, 알루미늄과 동일하던지 그보다 작은 금속 및 귀금속의 군에서 선택되는 적어도 1종의 금속은 알루미늄, 크롬, 철, 아연, 니켈, 코발트, 주석 및 귀금속의 군에서 선택되는 적어도 1종의 금 속인 것이 바람직하다.
상기 조화층은 Cu-Ni-P 합금으로 이루어지는 것이 바람직하다.
상기 층간 수지 절연층에는 비아 홀이 형성되고, 그 비아 홀은 상기 이온화 경향이 주석과 동일하던지 그보다 크고, 알루미늄과 동일하던지 그보다 작은 금속 및 귀금속의 군에서 선택되는 적어도 1종의 금속으로 이루어지는 금속층 및 상기 조화층을 통하여 기판상에 형성된 상기 하층 도체 회로와 전기적으로 접속되어 있는 것이 바람직하다.
상기 조화층에는 이온화 경향이 동보다도 크고 또한 티탄 이하인 금속을 1종 이상 포함하는 금속층 또는 귀금속층이 피복 형성되어 이루어지는 것이 바람직하다.
상기 비아 홀은 도금막으로 충전되어 이루어지는 것이 바람직하다.
제10군의 본 발명의 제1 발명은 도체 회로를 형성한 후 조화처리를 실시하여 도체회로상에 조화면을 형성하고, 상기 조화면을 가지는 도체 회로를 층간 수지 절연층에 의해 피복한 후 비아 홀용 개구를 형성하는 공정을 반복함으로써 절연성 기판상에 층간 수지 절연층을 끼운 다수층으로 이루어지는 도체 회로를 형성하는 다층 프린트 배선기판의 제조방법에 있어서,
도체 회로상에 조화면을 형성한 후, 산화처리를 실시함으로써, 상기 조화면의 표면 전체에 산화막을 형성하고, 그 후, 층간 수지 절연층을 형성하는 것을 특징으로 하는 다층 프린트 배선기판의 제조방법이다.
상기 도체 회로상에 조화면을 형성한 후, 대기 분위기하, 80∼200℃에서 10 분∼3시간 가열함으로써 산화처리를 실시하고, 상기 조화면의 표면전체에 산화막을 형성하는 것이 바람직하다.
제10군의 본 발명의 제2 본 발명은 그 표면이 조화면에 의해 구성되는 도체 회로가 형성된 기판상에 층간 수지 절연층이 형성되고, 상기 층간 수지 절연층에 비아 홀용 개구가 형성되며, 또한, 상기 비아 홀용 개구에 도전체가 형성되어 비아 홀을 구성하여 이루어지는 다층 프린트 배선기판에 있어서, 상기 조화면에 의해 구성되는 도체 회로 표면 전체에 산화막으로 이루어지는 피복층이 형성되어 있는 것을 특징으로 하는 다층 프린트 배선기판이다.
상기 산화막으로 이루어지는 피복층의 두께는 0.01∼0.2㎛이 바람직하다.
도1의 (a)부터 (f)는 제1군의 본 발명의 다층 프린트 배선기판의 제조공정의 일부를 도시하는 단면도,
도2의 (a)부터 (e)는 제1군의 본 발명의 다층 프린트 배선기판의 제조공정의 일부를 도시하는 단면도,
도3의 (a)부터 (d)는 제1군의 본 발명의 다층 프린트 배선기판의 제조공정의 일부를 도시하는 단면도,
도4의 (a)부터 (d)는 제2군의 본 발명의 다층 프린트 배선기판의 제조공정의 일부를 도시하는 단면도,
도5의 (a)부터 (d)는 제2군의 본 발명의 다층 프린트 배선기판의 제조공정의 일부를 도시하는 단면도,
도6의 (a)부터 (d)는 제2군의 본 발명의 다층 프린트 배선기판의 제조공정의 일부를 도시하는 단면도,
도7의 (a)부터 (c)는 제2군의 본 발명의 다층 프린트 배선기판의 제조공정의 일부를 도시하는 단면도,
도8의 (a)부터 (c)는 제2군의 본 발명의 다층 프린트 배선기판의 제조공정의 일부를 도시하는 단면도,
도9의 (a)부터 (d)는 제3군의 본 발명의 다층 프린트 배선기판의 제조공정의 일부를 도시하는 단면도,
도10의 (a)부터 (d)는 제3군의 본 발명의 다층 프린트 배선기판의 제조공정의 일부를 도시하는 단면도,
도11의 (a)부터 (d)는 제3군의 본 발명의 다층 프린트 배선기판의 제조공정의 일부를 도시하는 단면도,
도12의 (a)부터 (c)는 제3군의 본 발명의 다층 프린트 배선기판의 제조공정의 일부를 도시하는 단면도,
도13의 (a)부터 (d)는 제3군의 본 발명의 다층 프린트 배선기판의 제조공정의 일부를 도시하는 단면도,
도14는 제3군의 본 발명의 별도의 다층 프린트 배선기판의 일제조 공정을 도시하는 단면도,
도15의 (a)부터 (f)는 제4군의 본 발명의 다층 프린트 배선기판의 제조공정의 일부를 도시하는 단면도,
도16의 (a)부터 (e)는 제4군의 본 발명의 다층 프린트 배선기판의 제조공정의 일부를 도시하는 단면도,
도17의 (a)부터 (d)는 제4군의 본 발명의 다층 프린트 배선기판의 제조공정의 일부를 도시하는 단면도,
도18의 (a)부터 (c)는 제4군의 본 발명의 다층 프린트 배선기판의 제조공정의 일부를 도시하는 단면도,
도19의 (a)부터 (f)는 제5군의 본 발명의 다층 프린트 배선기판의 제조공정의 일부를 도시하는 단면도,
도20의 (a)부터 (e)는 제5군의 본 발명의 다층 프린트 배선기판의 제조공정의 일부를 도시하는 단면도,
도21의 (a)부터 (d)는 제5군의 본 발명의 다층 프린트 배선기판의 제조공정의 일부를 도시하는 단면도,
도22의 (a), (b)는 제5군의 본 발명의 다층 프린트 배선기판의 제조공정의 일부를 도시하는 단면도,
도23의 (a)부터 (f)는 제6군의 본 발명의 다층 프린트 배선기판의 제조공정의 일부를 도시하는 단면도,
도24의 (a)부터 (e)는 제6군의 본 발명의 다층 프린트 배선기판의 제조공정의 일부를 도시하는 단면도,
도25의 (a)부터 (d)는 제6군의 본 발명의 다층 프린트 배선기판의 제조공정의 일부를 도시하는 단면도,
도26의 (a), (b)는 제6군의 본 발명의 다층 프린트 배선기판의 제조공정의 일부를 도시하는 단면도,
도27의 (a), (b)는 제6군의 본 발명 비교예의 다층 프린트 배선기판의 제조공정의 일부를 도시하는 단면도,
도28의 (a)부터 (e)는 제7군의 본 발명의 도체 회로 형성공정의 일부를 도시하는 단면도,
도29의 (a)부터 (f)는 제7군의 본 발명의 다층 프린트 배선기판의 제조공정의 일부를 도시하는 단면도,
도30의 (a)부터 (e)는 제7군의 본 발명의 다층 프린트 배선기판의 제조공정의 일부를 도시하는 단면도,
도31의 (a)부터 (d)는 제7군의 본 발명의 다층 프린트 배선기판의 제조공정의 일부를 도시하는 단면도,
도32의 (a)부터 (c)는 제7군의 본 발명의 다층 프린트 배선기판의 제조공정의 일부를 도시하는 단면도,
도33의 (a)부터 (d)는 제8군의 본 발명의 다층 프린트 배선기판의 제조공정의 일부를 도시하는 단면도,
도34의(a)부터 (d)는 제8군의 본 발명의 다층 프린트 배선기판의 제조공정의 일부를 도시하는 단면도,
도35의 (a)부터 (d)는 제8군의 본 발명의 다층 프린트 배선기판의 제조공정의 일부를 도시하는 단면도,
도36의 (a)부터 (d)는 제8군의 본 발명의 다층 프린트 배선기판의 제조공정의 일부를 도시하는 단면도,
도37의 (a)부터 (c)는, 제8군의 본 발명의 다층 프린트 배선기판의 제조공정의 일부를 도시하는 단면도,
도38의 (a)부터 (d)는 제9군의 본 발명의 다층 프린트 배선기판의 제조공정의 일부를 도시하는 단면도,
도39의 (a)부터 (d)는 제9군의 본 발명의 다층 프린트 배선기판의 제조공정의 일부를 도시하는 단면도,
도40의 (a)부터 (d)는 제9군의 본 발명의 다층 프린트 배선기판의 제조공정의 일부를 도시하는 단면도,
도41의 (a)부터 (c)는 제9군의 본 발명의 다층 프린트 배선기판의 제조공정의 일부를 도시하는 단면도,
도42의 (a)부터 (d)는 제9군의 본 발명의 다층 프린트 배선기판의 제조공정의 일부를 도시하는 단면도,
도43의 (a), (b)는 제9군의 본 발명의 별도의 다층 프린트 배선기판의 제조공정의 일부를 도시하는 단면도,
도44의 (a)부터 (d)는 제10군의 본 발명의 다층 프린트 배선기판의 제조공정의 일부를 도시하는 단면도,
도45의 (a)부터 (d)는 제10군의 본 발명의 다층 프린트 배선기판의 제조공정의 일부를 도시하는 단면도,
도46의 (a)부터 (d)는 제10군의 본 발명의 다층 프린트 배선기판의 제조공정의 일부를 도시하는 단면도,
도47의 (a)부터 (c)는 제10군의 본 발명의 다층 프린트 배선기판의 제조공정의 일부를 도시하는 단면도,
도48의 (a)부터 (c)는 제10군의 본 발명의 다층 프린트 배선기판의 제조공정의 일부를 도시하는 단면도,
도49의 (a)부터 (c)는 제10군의 본 발명의 다층 프린트 배선기판의 제조방법에 있어서의 산화막의 형성공정을 도시하는 단면도,
도50의 (a)부터 (c)는 종래의 다층 프린트 배선기판의 제조방법에 있어서의 산화막의 형성공정을 도시하는 단면도이다.
제1군의 본 발명의 다층 프린트 배선기판은 수지 절연층으로서 폴리올레핀계 수지를 사용하고 있는 점에 특징이 있다.
이 폴리올레핀계 수지로는 열경화성 폴리올레핀 수지 또는 열가소성 폴리올레핀 수지가 있고, 특히 열경화성 폴리올레핀 수지를 이용하는 것이 바람직하다. 그 이유는 층간 수지 절연층상에 다시 층간 수지 절연층을 형성하는 다층 프린트 배선기판의 제조공정에서는 하층측의 층간 수지 절연층을 열경화성의 폴리올레핀계 수지로 하면, 가열 프레스에 의한 변형이 없고, 비아 홀의 위치의 어긋남이 적기 때문이다.
한편, 열가소성 폴리올레핀 수지는 파괴 인성치가 높고, 히트 사이클시에 도 체 회로와 수지와의 열팽창 계수가 다름에 기인하여 발생하는 크랙을 억제할 수 있다.
이 열가소성 폴리올레핀 수지는 그 융점이 200℃ 이상인 것이 바람직하다. 그 이유는 융점을 200℃이상으로 하면, 가열 프레스에 의한 변형을 적게 할 수 있고, 다층 프린트 배선기판에 설치용의 땜납층이나 땜납 범프를 200℃이상의 가열용융으로 형성할 시에는 수지 절연층이 용융되지 않도록 할 수 있기 때문이다.
이하에, 본 발명에서 사용되는 폴리올레핀계 수지에 대해 상술한다. 폴리올레핀 수지는 이하와 같은 구조를 가지는 수지이다. 즉,
① 하기 구조식 (1)로 표시되는 1종의 반복 단위로 이루어지는 수지
Figure 112001006822036-pct00002

단, n은 1∼10000
X는 수소, 알킬기, 페닐기, 수산기, C2∼C3의 불포화탄화수소,
옥사이드기 또는 락톤기이다.
② 하기 구조식 (1)로 표시되는 반복 단위중의 다른 2종 이상이 공중합한 것으로 이루어지는 수지.
Figure 112001006822036-pct00003

단, n은 1∼10000
X는 수소, 알킬기, 페닐기, 수산기, C2∼C3의 불포화탄화수소,
옥사이드기 또는 락톤기이다.
③ 하기 구조식으로 표시되는 반복 단위를 가지고, 그 분자 주 고리 중에는 이중결합, 옥사이드 구조, 락톤 구조, 단일 또는 폴리시클로펜타디엔 구조를 가지는 수지.
Figure 112001006822036-pct00004

단, n은 1∼10000
X는 수소, 알킬기, 페닐기, 수산기, C2∼C3의 불포화탄화수소,
옥사이드기 또는 락톤기이다
④ 상기 ①, ②, ③의 군에서 선택되는 2종 이상의 수지를 혼합한 혼합 수지, 상기 ①, ②, ③의 군에서 선택되는 수지와 열경화성 수지의 혼합수지, 또는 상기 ①, ②, ③의 군에서 선택되는 수지가 상호 가교한 수지.
또한, 제1군의 본 발명에서 「수지」라고 하는 경우는 소위「폴리머」 및 「올리고머」를 포괄하는 개념이다.
우선, (1)∼(3)의 수지에 대해 상술한다.
상술한 반복 단위의 구조를 포함하는 ①∼③의 수지를 채용하는 이유는 파괴 인성치를 저하시키지 않고, 열경화성의 폴리올레핀으로 하는 것이 가능하기 때문이 다.
여기서, 상기 반복 단위중의 X로서 채용되는 알킬기로는 메틸기, 에틸기, 프로필기, 이소프로필기, 부틸기, 이소부틸기, t-부틸기에서 선택되는 적어도 1종이 바람직하다.
상기 반복 단위중의 X로서 채용되는 C2∼C3의 불포화 탄화수소로는 CH2= CH-, CH3CH= CH-, CH2= C(CH3)-, 아세틸렌기에서 선택되는 적어도 1종이 바람직하다.
상기 반복 단위중의 X로서 채용되는 옥사이드기로는 에폭시기, 프로폭시기가 바람직하고, 락톤기로는 β-락톤기, γ-락톤기, δ-락톤기에서 선택되는 적어도 1종이 바람직하다.
또한, 반복 단위중의 X로서 C2∼C3의 불포화탄화수소, 옥사이드기, 락톤기, 수산기를 채용하는 이유는 반응성이 높고, 이들 관능기를 포함하는 수지(이 경우는 올리고머)끼리 가교하기 쉽기 때문이다.
또한, n을 1∼10000으로 하는 이유는 n이 10000을 넘으면 용제 불용성으로 되어 취급하기 어려워 지기 때문이다.
상기 ③의 수지에 있어서, 분자 주 고리 중의 2중 결합구조로는 하기 구조식 (1)로 표시되는 반복 단위와, -(CH= CH)m-, 또는, -(CH2 -CH = CH - CH2) m-의 반복 단위를 공중합한 것이 좋다.
여기서, m은 1∼10000으로 한다.
Figure 112001006822036-pct00005

단, n은 1∼10000
X는 수소, 알킬기, 페닐기, 수산기, C2∼C3의 불포화탄화수소,
옥사이드기 또는 락톤기이다
상기 ③의 수지에 있어서, 분자 주 고리의 옥사이드 구조로는 에폭시 구조가 좋다. 또한, 분자 주 고리의 락톤 구조로는 β-락톤, γ-락톤 구조가 바람직하다. 또한, 분자 주 고리의 모노, 폴리시클로펜타디엔으로는 시클로펜타디엔 및 디시클로펜타디엔에서 선택되는 구조를 채용할 수 있다.
상기 공중합은 반복 단위가 ABAB…와 같이 번갈아 공중합하는 경우, 반복 단위가 ABAABAAAAB…와 같이 무작위 공중합하는 경우, 혹은 AAAABBB…와 같은 블록 공중합하는 경우가 있다.
다음에, ④의 수지에 대해 설명한다.
④의 수지는 상기 ①, ②, ③의 군에서 선택되는 2종 이상의 수지를 혼합한 혼합 수지, 상기 ①, ②, ③의 군에서 선택되는 수지와 열경화성 수지의 혼합 수지, 또는 상기 ①, ②, ③의 군에서 선택되는 수지가 상호 가교된 수지이다.
이들 중, 상기 ①, ②, ③의 군에서 선택되는 2종 이상의 수지를 혼합하는 경우는, 수지 분말을 유기용제에 용해시키던지 혹은 열용융시켜 혼합한다.
또한, 상기 ①, ②, ③의 군에서 선택되는 수지와 열경화성 수지를 혼합하는 경우도 수지 분말을 유기용제에 용해시켜 혼합한다. 이 경우에 혼합하는 열경화성 수지로는 열경화성 폴리올레핀 수지, 에폭시 수지, 페놀 수지, 폴리이미드 수지, 비스말레이미드트리아진(BT)수지에서 선택되는 적어도 1종을 이용하는 것이 바람직하다.
또한, 상기 ①, ②, ③의 군에서 선택되는 수지를 상호 가교시키는 경우는, C2∼C3의 불포화탄화수소, 옥사이드기, 락톤기, 수산기 및 분자 주 고리중의 2중 결합, 옥사이드 구조, 락톤 구조를 가교를 위한 결합수단으로 한다.
또한, 본 발명에서 사용되는 열경화성 폴리올레핀 수지의 시판품으로는 스미토모스리엠사 제의 상품명 1592를 들 수 있다. 또한, 융점 200℃ 이상의 열가소성 폴리올레핀 수지의 시판품으로는 미쓰이화학사 제의 상품명 TPX(융점 240℃), 出光石油化學社 제의 상품명 SPS(융점 270℃)를 들 수 있다. TPX는 상기 반복 단위의 X가 이소부틸기의 수지이고, SPS는 상기 X가 페닐기로 신디오택틱(syndiotactic) 구조를 가지고 있는 수지이다.
이상 설명한 것과 같은 폴리올레핀계 수지는 도체 회로와의 밀착성이 우수하므로 수지 절연층 표면을 조화시키지 않고 도체 형성할 수 있다. 즉, 평탄한 수지 절연층의 표면에 도체 회로를 형성할 수 있다. 특히, 이 폴리올레핀계 수지는 약간의 극성기(polar group)를 도입함으로써, 도체 회로와의 밀착성을 매우 향상시킬 수 있다.
또한, 이 폴리올레핀계 수지는 유전율이 3이하, 유전 손실 탄젠트가 0.005이 하로 에폭시 수지보다도 낮고, 고주파수의 신호에서도 신호 전도 지연이 없다. 또한, 폴리올레핀계 수지는 내열성도 에폭시 수지에 비해 손색이 없고, 땜납 용융 온도에서도 도체 회로의 박리를 볼 수 없다. 또한, 파괴 인성치도 크기 때문에, 히트 사이클에 의해 도체 회로와 수지 절연층의 경계를 기점으로 하는 크랙이 발생하지 않는다.
다음에, 제1군의 본 발명의 다층 프린트 배선기판을 구성하는 도체 회로는 주기율표의 제4A족으로부터 제1B족에서 제4∼제7주기의 금속(단, Cu를 제외한다), A1 및 Sn에서 선택되는 1종 이상의 금속에 의해 구성되는 금속층을 통하여 수지 절연층상에 형성되어 있는 것이 바람직하다. 이들 금속층은 폴리올레핀계 수지와의 밀착성이 특히 뛰어 나고, 필 강도(peel strength)가 1.5∼2.5 kg/cm으로 매우 높은 값을 얻을 수 있기 때문이다.
제4A족으로부터 제1B족에서 제4∼제7주기의 금속(단, Cu를 제외한다)에서 선택되는 1종 이상의 상기 금속에서는 Ni, Co, Cr, Ti 및 귀금속에서 선택되는 적어도 1종이 바람직하다. 귀금속으로는 Pd, Au, Pt가 바람직하다.
이 금속층의 두께는 0.01㎛∼0.2㎛가 바람직하다. 그 이유는 0.01㎛ 이상의 두께로 함으로써, 수지 절연층과 도체 회로사이의 밀착성을 확보할 수 있고, 또한, 0.2㎛이하로 함으로써, 스퍼터링으로 금속층을 형성할 때의 응력이 원인이 되어 발생하는 크랙을 방지할 수 있을 뿐만 아니라, 도체 회로 형성 후에 불필요해지는 도체 회로사이의 금속층을 용이하게 에칭 제거하기 쉬워지기 때문이다.
이 금속층은 무전해 도금, 전해 도금, 스퍼터링, 증착, CVD 등의 방법에 의 해 형성된다.
또한, 제4A족으로부터 제1B족에서 제4∼제7주기의 금속(단, Cu를 제외한다), Al 및 Sn에서 선택되는 1종 이상의 금속으로 이루어지는 상기 금속층은 필요에 따라 도체 회로 표면에 형성되어 있어도 된다. 다층 프린트 배선기판의 경우는 또한 도체 회로상에 층간 수지 절연층을 형성하지 않으면 안되어 층간 수지 절연층과의 밀착성을 개선할 수 있기 때문이다.
또한, 제1군의 본 발명의 다층 프린트 배선기판은 기판의 내부 또는 표면에 도체 회로를 형성하여 다층 프린트 배선기판으로서 구성되어 있는 것이 바람직하다.
이하, 제1군의 본 발명의 다층 프린트 배선기판을 제조하는 방법을 다층 프린트 배선기판을 예로 들어 설명한다.
(1) 우선, 기판의 표면에 내층 구리패턴을 형성한 배선 기판을 제작한다. 기판으로는 유리 에폭시 기판, 폴리이미드 기판, 비스말레이미드트리아진 수지 기판, 불소수지 기판, 폴리올레핀 수지 기판에서 선택되는 적어도 1종이 좋다.
이 수지 기판에의 구리 패턴의 형성은 구리부착 적층판을 에칭하여 행한다.
또한, 이 기판에 드릴로 관통 구멍을 뚫고, 관통구멍의 벽면 및 구리박 표면에 무전해 도금을 실시하여 스루 홀을 형성한다. 무전해 도금으로는 구리도금이 좋다. 또한, 불소수지 기판과같이 도금의 균일 전착성이 나쁜 기판의 경우는 유기금속 화합물(유기 금속 나트륨)로 이루어지는 전처리액(潤工社 제, 상품명: 테트라에치)에 의한 처리, 플라즈마 처리 등의 표면 개질을 행한다.
다음에, 두꺼운 층을 제공하기 위해 전해 도금을 행한다. 이 전해 도금으로는 구리도금이 좋다.
또한, 스루 홀 내벽 및 전해 도금 막표면을 조화처리해도 된다. 조화처리로는 흑화(산화)-환원처리, 유기산과 제2 구리 복합체의 혼합 수용액에 의한 스프레이 처리, 혹은 Cu-Ni-P 침형상 합금 도금에 의한 처리 등이 있다.
또한, 필요에 따라 스루 홀내에 도전 페이스트를 충전하고, 이 도전 페이스트를 덮는 도체층을 무전해 도금 또는 전해 도금으로 형성하는 것도 가능하다.
(2) 상기 (1)에서 제작한 배선 기판상에, 폴리올레핀계 수지로 이루어지는 수지 절연층을 형성한다. 이 수지 절연층은 다층 프린트 배선기판의 층간 수지 절연층으로서 기능한다.
이 수지 절연층은 미경화액을 도포하거나, 필름상의 수지를 열압하여 라미네이트하여 형성된다.
(3) 다음에, 이 폴리올레핀계 수지 절연층에 하층의 도체 회로와의 전기적 접속을 확보하기 위한 개구를 형성한다.
이 개구를 뚫는 것은 레이저광으로 행한다. 이 때, 사용되는 레이저광은 탄산가스 레이저, 자외선 레이저, 엑시머 레이저 등이 있다. 그리고, CO2 레이저광으로 구멍을 뚫은 경우는 데스미어(desmear) 처리를 행한다. 이 데스미어 처리는 크롬산, 과망간산염 등의 수용액으로 이루어지는 산화제를 사용하여 행할 수 있고, 또한 산소 플라즈마, CF4와 산소의 혼합 플라즈마나 코로나 방전 등으로 처리해도 된다. 특히 CF4와 산소의 혼합 플라즈마는 수지 표면에 수산기나 카르보닐기 등의 친수성기를 도입할 수 있어, 후의 CVD나 PVD 처리를 하기 쉬우므로 유리하다.
(4) 상기 (3)에서 개구를 형성한 폴리올레핀 수지 절연층의 표면에 상술한 제4A족으로부터 제1B족에서 제4∼제7주기의 금속(단, Cu를 제외한다), Al 및 Sn에서 선택되는 적어도 1종의 금속에 의해 구성되는 금속층을 PVD 법이나 CVD법으로 형성한다.
PVD법으로는 스퍼터링, 이온 빔 스퍼터링 등의 증착법을 구체적으로 들 수 있다. 또한, CVD법으로는 아릴시클로펜타디페닐팔라듐, 디메틸골드 아세틸아세테이트, 주석 테트라메틸아크릴로니트릴, 디코발트 옥타카르보닐아크릴로니트릴 등의 유기금속(MO)을 공급재료로 하는 PE-CVD(Plasma Enhanced CVD) 등을 구체적으로 들 수 있다.
(5) 다음에, 상기 (4)에서 형성한 금속층상에 다음 공정의 무전해 도금막과 동종의 금속층을 스퍼터링 등에 의해 형성한다. 이는 무전해 도금막과의 친화성을 개선하기 위해서이다. 구체적으로는 구리층을 스퍼터링에 의해 설치하는 것이 바람직하다.
(6) 다음에, 상기 (5)에서 형성한 금속층상에 무전해 도금을 실시한다.
무전해 도금으로는 구리도금이 알맞다. 또한, 무전해 도금의 막두께는 0.1∼5㎛이 좋다. 그 이유는 후에 행하는 전해 도금의 도전층으로서의 기능을 손상하지 않고, 에칭 제거할 수 있도록 하기 위해서이다.
(7) 상기 (6)에서 형성한 무전해 도금막상에 도금 레지스트를 형성한다. 이 도금 레지스트는 감광성 드라이 필름을 라미네이트하여 노광, 현상처리하여 형성된다.
(8) 다음에, 무전해 도금막을 도금 리드로 하여 전해도금을 행하고, 도체 회로를 두껍게 한다. 전해 도금막은 5∼30㎛이 좋다.
(9) 그리고, 도금 레지스트를 박리한 후, 그 도금 레지스트밑의 무전해 도금막과 제4A족으로부터 제1B족에서 제4∼제7주기의 금속에서 선택되는 적어도 1종의 금속층을 에칭 제거하여, 독립된 도체 회로로 한다.
에칭액으로는 황산-과산화수소 수용액, 과황산암모늄, 과황산나트륨, 과황산칼륨 등의 과황산염 수용액, 염화 제2철, 염화 제2구리의 수용액, 염산, 질산, 열희소 질산 등을 사용할 수 있다.
(10) 또한 필요에 따라, 상기 (2)∼(9)의 공정을 반복함으로써 다층화된 다층 프린트 배선기판을 얻었다.
또한, 이상의 설명에서는 도체 회로의 형성 방법으로서 세미-애디티브법을 채용했는데, 풀-애디티브법(full-additive process)을 채용하는 것도 가능하다.
이 풀-애디티브법으로는 폴리올레핀계 수지 절연층 표면에 CVD 혹은 PVD 처리로 얇은 금속층을 형성한 후, 감광성 드라이 필름을 라미네이트하던지, 또는 액상태의 감광성 수지를 도포하여, 노광, 현상 처리하여 도금 레지스트를 형성하고, 무전해 도금으로 두껍게 하여 도체 회로를 형성한다.
제2군의 본 발명의 다층 프린트 배선기판은 기판상에 도체 회로와 수지 절연 층이 순차 형성되고, 이들 도체 회로가 비아 홀을 통하여 접속되어 이루어지는 다층 프린트 배선기판에 있어서, 상기 수지 절연층은 시클로올레핀계 수지로 이루어지는 것을 특징으로 한다.
이러한 제2군의 본 발명의 다층 프린트 배선기판에 의하면, 상기 층간 수지 절연층이 시클로올레핀계 수지에 의해 구성되어 있으므로, 에폭시 수지 등으로 이루어지는 층간 수지 절연층에 비해 유전율이나 유전 손실 탄젠트가 크게 저하하여, 신호 전도의 지연이나 신호의 전송 손실 등에 기인하는 신호 에러를 방지할 수 있다.
또한, 상기 시클로올레핀계 수지는 기계적 특성, 특히 강성이 높으므로, 견고한 층간 수지 절연층상에 도체 회로를 형성할 수 있고, 이때문에, 도체 회로끼리의 접속 신뢰성을 충분히 확보할 수 있다.
또한, 상기 시클로올레핀계 수지는 도체 회로와의 밀착성도 우수하므로, 층간 수지 절연층이 도체 회로에서 박리되는 것을 방지할 수 있고, 박리에 기인하는 층간 수지 절연층의 크랙의 발생 등도 방지할 수 있다.
또한, 상기 시클로올레핀계 수지는 흡수율도 작으므로, 도체 회로간의 전기 절연성이 높아지고, 신뢰성도 향상된다.
상기 시클로올레핀계 수지의 종류는 특별히 한정되는 것은 아니지만, 1GHz의 유전율은 3.0이하이고, 유전 손실 탄젠트는 0.01이하인 것이 바람직하다. 상기 유전율은 2.4∼2.7이 보다 바람직하다.
이러한 저유전율의 것을 사용함으로써, 신호 전도의 지연이나 신호의 전송 손실 등에 기인하는 신호 에러를 방지할 수 있다.
또한, 상기 시클로올레핀계 수지는 2-노르보르넨, 5-에틸리덴-2-노르보르넨 또는 이들 유도체로 이루어지는 단량체의 단독 중합체 또는 공중합체인 것이 바람직하다. 상기 유도체로는 상기 2-노르보르넨 등의 시클로올레핀에 가교를 형성하기 위한 아미노기나 무수말레인산 잔기 혹은 말레인산 변성한 것 등이 결합한 것 등을 들 수 있다.
상기 공중합체를 합성하는 경우의 단량체로는 예컨대, 에틸렌, 프로필렌 등을 들 수 있다.
상기 시클로올레핀계 수지는 상기한 수지의 2종 이상의 혼합물이어도 되고, 시클로올레핀계 수지 이외의 수지를 포함하는 것이어도 된다.
또한, 상기 시클로올레핀계 수지가 공중합체인 경우에는 블록 공중합체이어도 되고, 무작위 공중합체이어도 된다.
또한, 상기 시클로올레핀계 수지는 열경화성 시클로올레핀계 수지인 것이 바람직하다. 가열을 행하여 가교를 형성시킴으로써, 보다 강성이 높아지고, 기계적 특성이 향상되기 때문이다.
상기 시클로올레핀계 수지의 유리 전이 온도(Tg)는 130∼200℃인 것이 바람직하다.
상기 시클로올레핀계 수지는 이미 수지 시트(필름)으로서 성형된 것을 사용해도 되고, 단량체 또는 일정한 분자량을 가지는 저분자량의 중합체가 키실렌, 시클로헥산 등의 용제에 분산된 미경화 용액의 상태이어도 된다.
또한, 수지 시트의 경우에는 소위 RCC(RESIN COATED COPPER:수지 부착 구리박)를 이용해도 된다.
상기 시클로올레핀계 수지는 필러 등을 포함하지 않는 것이어도 되고, 수산화알루미늄, 수산화마그네슘, 인산 에스테르 등의 난연제를 포함하는 것이어도 된다.
다음에, 이와같은 시클로올레핀계 수지를 이용한 다층 프린트 배선기판의 제조방법에 대해 설명한다.
(1) 우선, 수지기판의 표면에 하층 도체 회로를 가지는 배선 기판을 제작한다.
수지 기판으로는 무기섬유를 가지는 수지 기판이 바람직하고, 구체적으로는 예컨대, 유리 에폭시 기판, 유리 폴리이미드 기판, 유리 비스말레이미드트리아진 수지 기판, 유리 불소 수지 기판 등을 들 수 있다.
또한, 상기 수지 기판의 양면에 구리박을 붙인 구리부착 적층판을 이용해도 된다.
통상, 이 수지 기판에 드릴로 관통구멍을 뚫고, 상기 관통 구멍의 벽면 및 구리박 표면에 무전해 도금을 실시하여 스루 홀을 형성한다. 무전해 도금으로는 구리도금이 바람직하다. 또한, 구리박의 두께를 두껍게 하기 위해 전기 도금을 행해도 된다. 이 전기 도금으로는 구리도금이 바람직하다.
이 후, 스루 홀 내벽 등에 조화처리를 실시하고, 스루 홀을 수지 페이스트 등으로 충전하고, 그 표면을 덮는 도전층을 무전해 도금 또는 전기 도금으로 형성 해도 된다.
상기 조화 처리 방법으로는 예컨대, 흑화(산화)-환원처리, 유기산과 제2 구리 복합체의 혼합 수용액에 의한 스프레이 처리, Cu-Ni-P 침형상 합금 도금에 의한 처리 등을 들 수 있다.
상기 공정을 거쳐 기판상의 전면에 형성된 구리 패턴상에 포토리소그래피의 기술을 이용하여 에칭 레지스트를 형성하고, 이어서, 에칭을 행함으로써 하층 도체 회로를 형성한다. 이 후, 필요에 따라 도체 회로의 형성에 의해 에칭되고, 오목부로 된 부분에 수지 등을 충전해도 된다.
(2) 다음에, 형성된 하층 도체 회로에 필요에 따라 조화 처리를 실시한다. 조화 처리 방법으로는 상기한 방법, 즉, 흑화(산화)-환원처리, 유기산과 제2 구리 복합체의 혼합 수용액에 의한 스프레이 처리, Cu-Ni-P 침형상 합금 도금에 의한 처리 등을 들 수 있다.
또한, 하층 도체 회로에 조화처리를 실시하지 않고, 하층 도체 회로가 형성된 기판을 수지 성분을 용해한 용액에 침지함으로써, 하층 도체 회로의 표면에 수지로 이루어지는 층을 형성하고, 그 위에 형성하는 층간 수지 절연층과의 밀착성을 확보해도 된다.
(3) 다음에, 상기 (2)에서 제작한 하층 도체 회로를 가지는 배선기판의 양면에 상기 시클로올레핀계 수지로 이루어지는 층간 수지 절연층을 형성한다.
이 층간 수지 절연층은 시클로올레핀계 수지 형성용의 미경화액을 도포한 후, 가열 등에 의해 경화시키는 방법에 의해, 또는, 수지 시트를 가열하거나 진공 또는 감압하에서 압착 라미네이트함으로써 형성하는데, 취급이 간단하므로 수지 시트를 라미네이트하는 방법이 바람직하다. 이 경우의 가열 조건으로는 100∼200℃, 0.5∼20분이 바람직하다.
(4) 다음에, 층간 수지 절연층에 레이저광을 조사함으로써, 비아 홀용 개구를 형성한다. 이 때, 사용되는 레이저광으로는 예컨대, 탄산 가스(CO2) 레이저, 자외선 레이저, 엑시머 레이저 등을 들 수 있는데, 이들 중에서는 엑시머 레이저나 단펄스의 탄산 가스 레이저가 바람직하다.
엑시머 레이저는 비아 홀용 개구를 형성하는 부분에 관통 구멍이 형성된 마스크 등을 이용함으로써, 한번에 다수의 비아 홀용 개구를 형성할 수 있고, 또한, 단펄스의 탄산 가스 레이저는 개구 내의 수지가 적고, 개구의 주 가장자리의 수지에 대한 손상이 작다.
마스크의 관통 구멍은 레이저광의 스폿 형상을 동그란 원으로 하기 위해, 동그란 원일 필요가 있고, 상기 관통 구멍의 직경은 0.1∼2mm 정도가 바람직하다.
레이저광으로 개구를 형성한 경우, 특히 탄산 가스 레이저를 이용한 경우에는 데스미어 처리를 행하는 것이 바람직하다. 상기 데스미어 처리는 크롬산, 과망간산염 등의 수용액으로 이루어지는 산화제를 사용하여 행할 수 있다. 또한, 산소 플라즈마, CF4와 산소의 혼합 플라즈마나 코로나 방전 등으로 처리해도 된다. 또한, 저압 수은 램프를 이용하여 자외선을 조사함으로써, 표면 개질을 하는 것도 가능하다.
(5) 층간 수지 절연층은 특히 조화 처리 등을 행하지않고, 그 위에 금속층을 형성해도 되고, 플라즈마 처리하던지, 또는, 산 등으로 처리하여 그 표면을 조화한 후, 금속층을 형성해도 된다.
플라즈마 처리를 행한 경우에는 상층으로서 형성하는 도체 회로와 층간 수지 절연층과의 밀착성을 확보하기 위해, 층간 수지 절연층과의 밀착성이 우수한 Ni, Ti, Pd 등의 금속을 중간층으로서 형성해도 된다. 상기 금속으로 이루어지는 중간층은 스퍼터링 등의 물리적 증착법(PVD)에 의해 형성하는 것이 바람직하고, 그 두께는 0.1∼2.0㎛정도인 것이 바람직하다.
(6) 상기 공정에 이어, 금속으로 이루어지는 박막층을 형성한다. 이 박막층의 재질은 구리 또는 구리-니켈 합금이 바람직하다. 이 박막층은 물리적 증착법(PVD법)이나 화학 증착법(CVD법)에 의해 형성하는 것도 가능하고, 무전해 도금을 실시하여 형성하는 것도 가능하다.
구체적인 상기 PVD법 및 상기 CVD법으로는 제1군의 본 발명에서 기재한 방법 등을 들 수 있다.
이 박막의 막두께는 0.1∼5㎛가 바람직하다. 이러한 막두께로 하는 것은 후에 행하는 전기 도금의 도전층으로서의 기능을 손상하지 않고, 에칭제거할 수 있도록 하기 위해서이다. 또한, 이 박막의 형성 공정은 필수가 아니라, 생략하는 것도 가능하다.
(7) 상기 (6)에서 형성한 무전해 도금막상에 도금 레지스트를 형성한다.
이 도금 레지스트는 감광성 드라이 필름을 라미네이트한 후, 노광, 현상 처 리를 행하여 형성된다.
(8) 다음에, 층간 수지 절연층상에 형성된 금속 박막을 도금 리드로서 전기 도금을 행하여, 도체 회로를 두껍게 한다. 전기 도금막의 막두께는 5∼30㎛이 바람직하다.
이 때, 비아 홀용 개구를 전기 도금으로 충전하여 충전된 비아 구조로 해도 된다.
(9) 전기 도금막을 형성한 후, 도금 레지스트를 박리하고, 도금 레지스트하에 존재해 있던 무전해 도금막과 상기 중간층을 에칭에 의해 제거하여, 독립된 도체 회로로 한다. 상기 전기 도금으로는 구리도금을 이용하는 것이 바람직하다.
에칭액으로는 예컨대, 황산-과산화수소수 용액, 과황산암모늄, 과황산나트륨, 과황산칼륨 등의 과황산염 수용액, 염화 제2철, 염화 제2 구리의 수용액, 염산, 질산, 열희소 황산 등을 들 수 있다. 또한, 상술한 제2 구리 복합체와 유기산을 함유하는 에칭액을 이용하여, 도체 회로간의 에칭과 동시에 조화면을 형성해도 된다.
(10) 이 후, 상기 (2)∼(9)의 공정을 반복하여 상층의 상층 도체 회로를 형성하고, 최상층에 솔더 레지스트층을 형성하여, 상기 솔더 레지스트층을 개구하여 땜납 범프를 설치함으로써 예컨대, 일면 3층의 6층 양면 다층 프린트 배선기판을 얻는다.
제3군의 본 발명의 다층 프린트 배선기판은 하층 도체 회로가 형성된 기판상에 층간 수지 절연층과 상층 도체 회로가 순차 적층 형성되어 다층화된 다층 프린 트 배선기판으로, 적어도 상기 하층 도체 회로(이하, 단순히 도체 회로라고 한다. 또, 후술하는 금속층은 상층 도체 회로에 형성되어 있어도 되므로, 이하, 제3군의 본 발명의 설명에서는 특별한 설명이 없는한 도체 회로에 하층 도체 회로, 상층 도체 회로의 양쪽을 포함하는 것으로 한다)의 표면에는, 니켈, 코발트, 주석, 및 귀금속에서 선택되는 적어도 1종의 금속으로 이루어지는 금속층이 형성되고, 그 금속층상에 Cu-Ni-P로 이루어지는 조화층이 형성되어 있는 것에 특징이 있다.
이러한 제3군의 본 발명의 구성에 의하면, 상기 도체 회로의 표면에는, 니켈, 코발트, 주석, 및 귀금속에서 선택되는 적어도 1종의 금속으로 이루어지는 금속층(피복층)이 형성되어 있으므로, 도체 회로 표면의 조화층이 노출된 기판을 산 등에 의해 처리할 때, 도체 회로를 구성하는 구리와 Cu-Ni-P 합금간의 국부전지반응이 억제되어, 도체 회로의 용해가 저지된다.
또한, 상기 금속층의 표면에는 Cu-Ni-P로 이루어지는 합금이 석출되기 쉽고, 도금액이 열화되어도, 도금의 미석출이 생기지 않아, 확실하게 도체 회로상에 Cu-Ni-P로 이루어지는 침형상 합금의 조화층을 형성할 수 있다.
또한, 상기 금속층은 구리로 이루어지는 도체 회로의 에칭 마스크로서도 기능하기 때문에, 도체 회로의 과잉 에칭을 방지할 수 있다.
상기 금속층은 도체 회로의 표면 또는 표면 및 측면에 형성된다. 또한, 상기 금속층 및 조화층은 모든 도체 회로에 형성될 필요는 없다. 따라서, 예컨대, 최상층의 도체 회로에는 상기 금속층 및 조화층이 형성되지 않는 경우도 있다.
상기 금속층에 이용되는 금속으로는 니켈, 코발트, 주석 이외에, 예컨대, 금, 은, 백금, 팔라듐 등의 귀금속을 들 수 있다. 따라서, 상기 금속층에는 상기 금속 및 상기 귀금속에서 선택되는 적어도 1종의 금속을 이용할 수 있다.
상기 금속층의 두께는 0.1∼3㎛이 바람직하다. 0.1㎛미만에서는 국부 전지 반응을 억제할 수 없고, 3㎛보다 두꺼운 경우는 도체 회로 자체의 두께가 두꺼워지므로, 층간 수지 절연층도 두껍게 되어, 작은 직경의 비아 홀을 형성하는 것이 곤란하게 된다. 층간 수지 절연층의 두께가 얇은 쪽이 작은 직경의 비아 홀을 형성하기 쉬워지기 때문이다.
Cu-Ni-P로 이루어지는 침형상 합금의 조화층은 그 전체 두께가 1∼7㎛인 것이 바람직하다.
상기 두께로 한 경우, 층간 수지 절연층의 간격 및 도체 회로의 간격을 종래의 다층 프린트 배선기판에 비해 작게 설정할 수 있어, 다층 프린트 배선기판의 고밀도화 및 경량화를 도모할 수 있기 때문이다.
Cu-Ni-P로 이루어지는 합금의 조화층의 형상은 침형상 또는 다공질상이 바람직하다. 상기 조화층을 도금 처리에 의해 형성할 때, 상기 조화층의 형상은 계면활성제의 종류 등에 따라 변화하지만, 침형상 또는 다공질상의 조화층을 형성할 수 있는 조건을 선택해야 한다.
또한, 상기 Cu-Ni-P로 이루어지는 합금의 조화층의 표면에는 이온화 경향이 구리보다 크고 또한 티탄 이하인 금속, 또는, 귀금속으로 이루어지는 피복층(이하, 조화층 피복층이라고 한다)이 형성되어 있는 것이 바람직하다. 또한, 이 조화층 피복층의 두께는 0.1∼2㎛이 바람직하다.
이들 금속의 조화층 피복층이 형성됨으로써, 전해질 용액과 조화층과의 직접적 접촉을 방지할 수 있다. 또한, 이들 금속층 자체가 산화되어, 치밀한 산화막이 형성되므로, 조화층이나 도체 회로의 용해를 방지할 수 있다.
이온화 경향이 구리보다 크고 또한 티탄 이하인 금속으로는 예컨대, 티탄, 알루미늄, 아연, 철, 인듐, 탈륨, 코발트, 니켈, 주석, 납, 비스머스 등을 들 수 있다. 또한, 상기 귀금속으로는 예컨대, 금, 은, 백금, 팔라듐 등을 들 수 있다. 따라서, 상기 조화층 피복층에는 상기 금속 및 상기 귀금속에서 선택되는 적어도 1종을 이용할 수 있다. 이들 금속중에서는 특히 주석이 바람직하다. 주석은 무전해 치환 도금에 의해 얇은 층을 형성할 수 있고, 조화층의 요철에 따라 석출하여 형성할 수 있기 때문이다.
상기 금속으로서 주석을 이용하는 경우에는 보로플루오르화 주석-티오요소액 또는 염화주석-티오요소액을 사용한다. 이 경우, Cu-Sn의 치환반응에 의해 0.01∼2㎛정도의 Sn층이 형성된다. 또한, 귀금속을 이용하는 경우에는 스퍼터링이나 증착 등의 방법이나 간단한 치환 타입의 도금액에 의해 도금 처리하는 방법 등을 채용할 수 있다.
본 발명에 있어서의 도체 회로 피복층은 전기 도금, 무전해 도금, 스퍼터링, 증착법 등에 의해 형성할 수 있다.
무전해 니켈 도금을 실시할 때는 10∼50g/l의 염화 니켈, 5∼20g/l의 차아인산 나트륨, 30∼60g/l의 히드록시 초산 나트륨으로 이루어지는 수용액, 또는 10∼50g/l의 염화니켈, 5∼20g/l의 차아인산 나트륨, 5∼20g/l의 구연산 나트륨으 로 이루어지는 수용액을 사용할 수 있다.
전기 니켈 도금을 실시할 때는 100∼300g/l의 황산 니켈, 10∼60g/l의 염화니켈, 10∼50g/l의 붕산으로 이루어지는 수용액을 사용할 수 있다.
무전해 주석 도금을 실시할 때는 0.1∼0.5mol/l의 구연산 나트륨, 0.01∼0.08mol/l의 EDTA, 0.01∼0.08mol/l의 염화 주석, 0.01∼0.05mol/l의 염화 티탄으로 이루어지는 수용액을 사용할 수 있다.
무전해 코발트 도금을 실시할 때는 0.1∼1.0mol/l의 염화 코발트, 0.1∼0.5mol/l의 차아인산 나트륨, 0.5∼2.0mol/l의 주석산 나트륨, 0.5∼2.0mol/l의 염화암모늄으로 이루어지는 수용액을 사용할 수 있다.
또한, 무전해 팔라듐 도금을 실시할 때는, 1∼10g/l의 테트라민팔라듐클로라이드, 10∼50g/l의 EDTA 나트륨염, 100∼500g/l의 암모늄, 0.1∼1.0g/l의 히드라진으로 이루어지는 수용액을 사용할 수 있다.
다음에, 제3군의 본 발명에 있어서, 도체 회로의 표면에 Cu-Ni-P로 이루어지는 합금의 도금층을 석출 성장시켜, 조화층을 형성하기 위한 도금 방법에 대해 설명한다.
제3군의 본 발명에서는 하층 도체 회로가 형성된 기판을 복합화제, 구리화합물, 니켈 화합물, 차아인산염, 아세틸렌 함유 폴리옥시에틸렌계 계면활성제로 이루어지는 도금 수용액중에 침지하여, 기판에 진동 또는 요동을 부여하는 방법에 의해, 또는, 금속 이온을 공급시킴으로써 Cu-Ni-P로 이루어지는 다공질인 합금을 석출 성장시켜, 피복층과 조화층으로 구성한 합금의 조화층을 형성한다. 또한, 도금 수용액은 구리 이온 농도, 니켈 이온 농도, 차아인산 이온 농도, 복합화제 농도가 각각 0.007∼0.160mol/l, 0.001∼0.023mol/l, 0.1∼1.0mol/l, 0.01∼0.2mol/l로 되도록 조정해 두는 것이 바람직하다.
상기 복합화제로는 예컨대, 구연산, 주석산, 사과산, EDTA, 쿼드롤, 글리신 등을 들 수 있다.
아세틸렌 함유 폴리옥시에틸렌계 계면활성제로는 하기의 (2)식 또는 (3)식과 같은 구조를 가지는 것을 사용하는 것이 적합하다. 이러한 계면활성제로는 예컨대, 2, 4, 7, 9-테트라메틸-5-데신-4, 7-디올, 3, 6-디메틸-4-옥틴-3, 6-디올 등의 알킨디올 등을 들 수 있다. 이들 시판품으로는 예컨대, 日信化學工業 제의 사피놀 104(다공질 상태), 440, 465, 485(모두 침형상) 등을 들 수 있다.
Figure 112001006822036-pct00006
(상기 (2)식중, m, l은 그 합이 3∼30으로 되는 정수를 나타내고, 상기 (3)식 중, R1 및 R2는 알킬기, R3 및 R4는 수소원자 또는 저급 알킬기를 나타낸다.)
이러한 무전해 도금액으로부터 석출되는 Cu-Ni-P 합금은 그 표면이 침형상 혹은 다공질상으로 된다. 다공질 합금의 경우는 그 미세구멍의 수가 1㎠당 100,000 ∼1,000,000의 범위내에 있고, 일반적으로는 3,000,000∼300,000,000의 범위에 포함되는 것이다. 또한, 그 미세구멍의 직경은 0.01∼100㎛의 범위내, 일반적으로는 0.1∼10㎛의 범위에 포함되는 것이다.
제3군의 본 발명에서는 상기 도체 회로상에 형성하는 층간 수지 절연층으로서 무전해 도금용 접착제를 이용하는 것이 바람직하다. 이 무전해 도금용 접착제는 경화처리된 산 또는 산화제에 가용성의 내열성 수지입자가 산 혹은 산화제에 난용성 미경화의 내열성 수지중에 분산되어 이루어지는 것이 적합하다. 산 또는 산화제의 용액으로 처리함으로써, 내열성 수지입자가 용해 제거되고, 이 접착제층의 표면에 목이 좁은 병형상의 앵커로 이루어지는 조화면을 형성할 수 있기 때문이다.
상기 무전해 도금용 접착제에 있어서, 특히 경화 처리된 상기 내열성 수지입자로는 1) 평균 입자 직경이 10㎛이하인 내열성 수지 분말, 2) 평균 입자 직경이 상대적으로 큰 입자와 평균 입자 직경이 상대적으로 작은 입자를 혼합한 입자가 바람직하다. 이들은 보다 복잡한 앵커를 형성할 수 있기 때문이다.
사용할 수 있는 내열성 수지로는 예컨대, 에폭시 수지, 폴리이미드수지, 에폭시 수지와 열가소성 수지와의 복합체 등을 들 수 있다. 복합시키는 열가소성 수지로는 예컨대, 폴리에테르술폰(PES) 등을 들 수 있다. 또한, 산이나 산화제의 용액에 용해하는 내열성 수지 입자로는 예컨대, 에폭시 수지(특히 아민계 경화제로 경화시킨 에폭시 수지가 좋다), 아미노 수지를 들 수 있다.
또한, 제3군의 본 발명에서 사용되는 솔더 레지스트로는 예컨대, 에폭시 수지 아크릴레이트 및 이미다졸 경화제로 이루어지는 것을 들 수 있다.
다음에, 제3군의 본 발명의 다층 프린트 배선기판을 제조하는 한방법에 대해 설명한다.
(1) 우선, 코어 기판의 표면에 내층 구리패턴(하층 도체 회로)을 형성한 배선기판을 제작한다.
이 때, 제1군의 본 발명 또는 제2군의 본 발명에 기재한 방법과 동일한 방법을 이용하여 배선기판을 제작할 수 있다.
(2) 다음에, 상기 (1)에서 제작한 배선 기판상에, 층간 수지 절연층을 형성한다. 특히 제3군의 본 발명에서는 층간 수지 절연층의 재료로서 전술한 무전해 도금용 접착제를 이용하는 것이 바람직하다.
(3) 형성한 무전해 도금용 접착제층을 건조한 후, 필요에 따라 비아 홀 형성용 개구를 형성한다. 감광성 수지의 경우는 노광, 현상하고 나서 열경화함으로써, 또한, 열경화성 수지의 경우는 열경화한 후 레이저 가공함으로써, 상기 층간 수지 절연층에 비아 홀 형성용 개구를 형성한다.
(4) 다음에, 경화된 상기 무전해 도금용 접착제층(층간 수지 절연층)의 표면에 존재하는 산이나 산화제에 가용성 수지 입자를 산 또는 산화제에 의해 용해 제거하여, 무전해 도금용 접착제층의 표면을 조화한다.
여기서, 상기 산으로는 예컨대, 인산, 염산, 황산 등의 광산; 개미산, 초산 등의 유기산 등을 들 수 있는데, 특히 유기산을 이용하는 것이 바람직하다. 유기산을 이용하면, 조화처리시, 비아 홀로부터 노출되는 금속 도체층을 부식시키기 어렵기 때문이다.
한편, 상기 산화제로는 크롬산, 과망간산염(과망간산 칼륨 등)의 수용액을 이용하는 것이 바람직하다.
(5) 다음에, 층간 수지 절연층 표면을 조화한 배선기판에 촉매핵을 부여한다.
촉매핵의 부여에는 귀금속 이온이나 귀금속 콜로이드 등을 이용하는 것이 바람직하고, 일반적으로는 염화 팔라듐이나 팔라듐 콜로이드를 사용한다. 또, 촉매핵을 고정하기 위해서 가열처리를 행하는 것이 바람직하다. 이러한 촉매핵으로는 팔라듐이 바람직하다.
(6) 다음에, 촉매핵을 부여한 층간 수지 절연층의 표면에 무전해 도금을 실시하고, 조화면 전면에 무전해 도금막을 형성한다. 무전해 도금막의 두께는 0.5∼5㎛이 바람직하다.
다음에, 무전해 도금막상에 도금 레지스트를 형성한다.
(7) 다음에, 도금 레지스트 비형성부에 5∼20㎛의 두께의 전기 도금을 실시하고, 상층 도체 회로 및 비아 홀을 형성한다.
여기서, 상기 전기도금으로는 구리도금을 이용하는 것이 바람직하다.
또한, 금속층 및 무전해 도금막을 에칭할 때의 레지스트층으로서의 니켈, 코발트, 주석, 및 귀금속에서 선택되는 적어도 1종의 금속으로 이루어지는 금속층을 형성한다.
또한, 도금 레지스트를 제거한 후, 그 도금 레지스트하에 존재하고 있던 무전해 도금막을 황산과 과산화수소의 혼합액이나 과황산나트륨, 과황산암모늄등의 수용액으로 이루어지는 에칭액으로 용해 제거하여, 독립한 도체 회로로 한다.
동으로 이루어지는 상층 도체 회로는 니켈, 코발트, 주석, 및 귀금속에서 선택되는 적어도 1종의 금속으로 이루어지는 금속층이 레지스트층으로서 형성되어 있으므로 에칭되지 않는다.
또한, 니켈, 코발트, 주석, 및 귀금속에서 선택되는 적어도 1종의 금속으로 이루어지는 금속층은 독립된 상층 도체 회로 및 비아 홀을 형성한 후, 상층 도체 회로 및 비아 홀의 측면 및 상면에 형성해도 된다.
(8) 이어서 니켈, 코발트, 주석, 및 귀금속에서 선택되는 적어도 1종의 금속으로 이루어지는 금속층이 형성된 상층 도체 회로상에 다공질인 Cu-Ni-P로 이루어지는 합금의 조화층을 형성한다.
상기 금속층의 표면은 산화환원반응이 생기기 쉽기 때문에, Cu-Ni-P으로 이루어지는 합금 도금이 석출되기 쉽다.
(9) 다음에, 이 기판상에 층간 수지 절연층으로서, 무전해 도금용 접착제층을 형성한다.
(10) 또한, 상기 (3)∼(8)의 공정을 반복하여 상층의 상층 도체 회로를 구비하고, 일면 3층의 6층 양면 다층 프린트 배선기판을 얻는다.
상기 (3)∼(8)의 공정중, 비아 홀 형성용 개구를 형성한 후, 표면을 크롬산으로 조화하지만, 크롬산 처리라도 도체 회로의 용해를 방지할 수 있다.
또한, 이상의 설명은 세미-애디티브법이라고 불리는 방법에 의해 다층 프린트 배선기판을 제조하는 예인데, 무전해 도금용 접착제층을 조화한 후, 촉매핵을 부여하고, 도금 레지스트를 형성하여 무전해 도금을 행하여 도체 회로를 형성하는 소위 풀-애디티브법에도 적용하는 것이 가능하다.
제4군의 본 발명의 다층 프린트 배선기판의 제조방법은 수지 기판상에 수지 절연층과 도체 회로를 형성하는 다층 프린트 배선기판의 제조방법으로서, 상기 수지 절연층의 표면상에 장주기형 주기율표의 제4A족∼제1B족의 범위에 속하는 제4주기∼제7주기의 금속원소, Al 및 Sn에서 선택되는 적어도 1종의 금속으로 이루어지는 금속층을 형성한 후, 상기 금속층 표면을 산으로 세정하고, 이어서, 상기 금속층상에 도체 회로를 형성하는 것에 특징이 있다.
제4군의 본 발명의 상기한 구성에 의하면, 상기 수지 절연층의 표면상에 금속층을 형성한 후, 상기 금속층 표면을 산으로 세정하여, 산화막을 제거한다. 따라서, 금속층상에 형성된 도체 회로를 상기 금속층과 강하게 밀착시킬 수 있어, 도체 회로의 박리를 방지할 수 있다.
또한, 상기 수지 절연층에는 조화면을 형성할 필요가 없으므로, 그 표면은 평탄하다. 따라서, 그 위에 형성되는 도체 회로의 하면에 조화면은 존재하지 않고, 평탄하므로, 신호 전도의 지연이 생기지 않는다.
상기 수지 절연층의 표면상에 금속층을 형성할 시는 Ni, Cr, Mo, Ti, W, Cu, Al, Sn, Pt, Pd 및 Au에서 선택되는 적어도 1종의 금속을 이용하는 것이 바람직하다. 따라서, 상기 금속층은 상기 금속중의 단일금속으로 이루어지는 층이어도 되고, 2이상의 금속으로 이루어지는 합금층이어도 된다.
제4군의 본 발명에 있어서, 상기 금속층을 형성하는 방법으로는 예컨대, 물 리적 증착법(PVD), 화학적 증착법(CVD), 전기도금, 무전해 도금 등을 들 수 있다.
구체적인 상기 물리적 증착법 및 상기 화학적 증착법으로는 제1군의 본 발명에서 기재한 방법 등을 들 수 있다.
상기 산에 의해 세정을 행할 시의 산의 종류로는 특별히 한정되는 것은 아니지만, 염산, 황산, 초산, 인산에서 선택되는 적어도 1종의 산 또는 혼합산이 바람직하다.
산에 의한 세정온도는 25∼60℃가 세정능력이 높아지므로 바람직하다.
상기 합금층의 두께는 0.1∼2.0㎛인 것이 바람직하다. 0.1㎛보다 얇으면, 전기도금에 의해 금속층을 형성하는 것이 곤란해지고, 또한, 밀착성의 효과도 작다. 한편, 2.0㎛을 넘으면, 에칭이 곤란해진다.
제4군의 본 발명에 있어서 형성하는 수지 절연층은 열경화성 수지, 열가소성 수지 또는 이들 복합수지로 구성되어 있는 것이 바람직하다.
열경화성 수지로는 예컨대, 열경화성 폴리올레핀 수지, 에폭시 수지, 폴리이미드수지, 페놀수지, 비스말레이미드트리아진 수지에서 선택되는 적어도 1종을 이용하는 것이 바람직하다.
열가소성 수지로는 예컨대, 폴리메틸펜텐(PMP), 폴리스티렌(PS), 폴리에텔술폰(PES), 폴리페닐렌에테르(PPE), 폴리페닐렌술피드(PPS) 등의 엔지니어링 플라스틱을 이용하는 것이 바람직하다.
제4군의 본 발명의 다층 프린트 배선기판에 있어서는, 수지 기판으로서 수지기판상에 직접 도체 회로가 형성된 기판을 사용하고, 그 위에 수지 절연층과 도체 회로를 각각 1층 형성해도 되고, 2층 이상 형성해도 된다. 또한, 도체 회로가 형성되어 있지 않은 수지 기판을 사용하여, 그 위에 수지 절연층과 도체 회로를 각각 1층 형성해도 되고, 2층 이상 형성해도 된다. 또한, 상기 수지 절연층과 상기 도체 회로는 수지 기판의 일면에 형성해도 되고, 양면에 형성해도 된다.
이하, 제4군의 본 발명의 다층 프린트 배선기판을 제조하는 방법의 일예를 설명한다.
(1) 우선, 수지 기판의 표면에 하층 도체 회로를 가지는 배선 기판을 제작한다.
이 때, 제1군의 본 발명 또는 제2군의 본 발명에 기재한 방법과 동일한 방법을 이용하여 배선기판을 제작할 수 있다.
(2) 상기 (1)에서 제작한 하층 도체 회로를 가지는 배선 기판의 양면에 수지 절연층을 형성한다. 이 수지 절연층은 다층 프린트 배선기판의 층간 수지 절연층으로서 기능한다.
이 수지 절연층은 미경화액을 도포하거나, 필름상의 수지를 열압하여 라미네이트함으로써 형성된다.
(3) 다음에, 형성한 수지 절연층(이하, 층간 수지 절연층이라고 한다)에 하층 도체 회로와의 전기적 접속을 확보하기 위해서 비아 홀 형성용 개구를 형성한다.
이 개구를 뚫는 것은 포토리소그래피의 수법을 이용한 노광 현상 처리 또는 레이저광의 조사에 의해 행한다. 이 때, 사용되는 레이저광으로는 예컨대, 탄산 가 스 레이저, 자외선 레이저, 엑시머 레이저 등을 들 수 있다.
탄산 가스 레이저광으로 구멍을 뚫은 경우는 데스미어 처리를 행한다. 데스미어 처리는 크롬산, 과망간산염 등의 수용액으로 이루어지는 산화제를 사용하여 행할 수 있고, 또한, 산소 플라즈마, CF4와 산소의 혼합 플라즈마나 코로나 방전 등으로 처리해도 된다. 또한, 저압 수은 램프를 이용하여 자외선을 조사함으로써, 표면 개질하는 것도 가능하다.
특히, CF4와 산소의 혼합 플라즈마에 의한 처리를 행함으로써, 수지표면에 수산기나 카르보닐기 등의 친수성기를 도입할 수 있다. 층간 수지 절연층에 상기 처리를 행하면, 후에 형성하는 금속층과의 밀착성을 개선할 수 있으므로 유리하다.
(4) 상기 (3)에서 비아 홀 형성용 개구를 형성한 층간 수지 절연층의 표면에 장주기형 주기율표의 제4A족∼제1B족의 범위에 속하는 제4주기∼제7주기의 금속원소, Al 및 Sn에서 선택되는 적어도 1종의 금속으로 이루어지는 금속층을 PVD법 등으로 형성한다.
(5) 상기 (4)의 공정후, 산처리를 행하여, 금속층 표면의 산화막을 제거한다.
(6) 다음에, 상기 (5)에서 형성한 금속층상에 무전해 도금을 실시한다.
무전해 도금으로는 구리도금이 적합하다. 또한, 무전해 도금의 막두께는 0.1∼5㎛이 바람직하다. 이러한 막두께로 하는 것은, 후에 행하는 전해도금의 도전층으로서의 기능을 손상시키지 않고, 에칭 제거할 수 있도록 하기 위해서이다.
또한, 이 무전해 도금 처리는 필수가 아니라, 생략할 수 있다.
(7) 상기 (6)에서 형성한 무전해 도금막상에 도금 레지스트를 형성한다.
이 도금 레지스트는 감광성 드라이 필름을 라미네이트한 후, 노광, 현상처리를 행함으로써 형성된다.
(8) 다음에, 무전해 도금막을 도금 리드로서 전해도금을 행하고, 도체 회로를 두껍게 한다. 전해 도금막의 막두께는 5∼30㎛이 바람직하다.
(9) 전해 도금막을 형성한 후, 도금 레지스트를 박리하여, 도금 레지스트하에 존재하고 있던 무전해 도금막과 상기 금속층을 에칭에 의해 제거하여, 독립된 도체 회로로 한다.
에칭액으로는 예컨대, 황산-과산화수소수 용액, 과황산암모늄, 과황산나트륨, 과황산칼륨 등의 과황산염 수용액, 염화 제2철, 염화 제2 구리의 수용액, 염산, 질산, 열희소 황산 등을 들 수 있다.
(10) 또한 필요에 따라, 상층 도체 회로 표면에, 장주기형의 주기율표의 제4A족∼제1B족의 범위에 속하는 제4주기∼제7주기의 금속원소, Al 및 Sn에서 선택되는 적어도 1종의 얇은 금속층을, 도금법, PVD법 혹은 CVD 법에 의해 형성하고, 또한 상기 (2)∼(9)의 공정을 반복한 후, 최후에 솔더 레지스트층 및 땜납 범프를 형성함으로써 다층화된 프린트 배선기판을 제조한다.
또한, 이상의 설명에서는 도체 회로의 형성방법으로 세미-애디티브법을 채용했는데, 풀-애디티브법을 채용하는 것도 가능하다.
제5군의 본 발명의 다층 프린트 배선기판은 수지 절연층 및 도체 회로가 기 판의 양면에 형성된 다층 프린트 배선기판으로서, 상기 수지 절연층의 표면에는 주기율표의 제4A족으로부터 제IB족에서 제4∼제7주기의 금속으로서 Cu를 제외한 금속, Al, Sn에서 선택되는 1종 이상의 금속에 의해 구성되는 금속층이 형성되고, 그 금속층을 통하여 상층의 도체 회로가 형성되는 점에 특징이 있다.
이러한 금속층을 구성하는 금속은 절연 수지와의 밀착성이 우수하므로, 수지 절연층은 그 표면에 조화층을 형성하지 않아도 상층의 도체 회로와의 밀착성을 확보할 수 있다. 그 결과, 수지 절연층의 표면은 평탄화되고, 도체 회로의 표면도 평탄화되므로, 고주파 대역의 신호를 전도시켜도 전도 지연이 생기지 않는다.
또한, 수지기판은 세라믹 기판이나 금속기판과 달리 휘어지기 쉬운데다 방열성도 나쁘고, 축열을 일으키는 구리의 마이그레이션도 발생하기 쉽다. 이 점, 본 발명의 금속층을 구성하는 상술한 전이금속은 구리에 비해 단단하고, 이러한 전이금속으로 이루어지는 금속층은 층간 수지 절연층의 팽창이나 수축을 억제하고, 또한, 이러한 금속층이 수지 기판의 양면에 형성되어 있으므로, 냉열 사이클시의 휘어짐, 크랙을 방지할 수 있고, 또한, 구리도체 회로에서의 구리 이온의 마이그레이션을 방지하는 장벽으로 되어, 다습 조건하에서도 층간 절연을 확보할 수 있다.
또한, 상술한 전이금속상에 Cu층을 형성해도 된다. Cu층은 그 위에 형성되는 도체 회로가 구리인 경우, 전이금속과의 도체 회로의 밀착성을 개선시킬 수 있다.
이러한 제5군의 본 발명의 다층 프린트 배선기판에서 상기 금속층을 구성하는 금속으로서 바람직한 것은 Al, Fe, W, Mo, Sn, Ni, Co, Cr, Ti 및 귀금속에서 선택되는 적어도 1종의 전이금속이 바람직하다. 또한, 귀금속으로는 Pd, Au, Pt가 바람직하다.
이들 전이금속로 이루어지는 금속층의 두께는 0.01㎛∼0.2㎛가 바람직하다. 그 이유는 0.01㎛ 이상의 두께로 함으로써, 수지 절연층과 도체 회로사이의 밀착성을 확보할 수 있고, 또한, 0.2㎛ 이하로 함으로써, 스퍼터링으로 금속층을 형성할 때의 응력이 원인이 되어 발생하는 크랙을 방지할 수 있을뿐만 아니라, 도체 회로 형성후에 불필요해지는 도체 회로사이의 금속층을 용이하게 에칭 제거할 수 있기 때문이다.
또한, 상기 전이금속의 금속층상에 형성되는 Cu층의 두께는 0.01∼0.2㎛가 바람직하다. 그 이유는 0.01㎛ 이상의 두께로 함으로써, 전이금속의 금속층과 도체 회로사이의 밀착성을 확보할 수 있고, 또한, 0.2㎛ 이하로 함으로써, 스퍼터링으로 금속층을 형성할 시의 응력이 원인이 되어 발생하는 크랙을 방지할 수 있을 뿐만 아니라, 도체 회로 형성후에 불필요해 지는 도체 회로사이의 Cu층을 용이하게 에칭 제거할 수 있기 때문이다.
상기 금속층상에는 필요에 따라 별도 종류의 금속층을 형성하는 것이 바람직하다. 구체적으로는 수지 절연층상에 니켈층을 형성하고, 그 위에 구리층을 형성하여 도체 회로를 형성할 시의 도금의 미석출을 방지할 수 있다.
상기 금속층은 무전해 도금, 전해 도금, 스퍼터링, 증착, CVD 등의 방법에 의해 형성한다.
제5군의 본 발명에 이용하는 수지기판은 일반적으로 세라믹 기판이나 금속기판과 달리 휘어지기 쉬운데다 축열을 일으키는 구리의 마이그레이션도 발생하기 쉽 다. 이 점, 제5군의 본 발명에서는 금속층이 구리도체 회로에서의 구리 이온의 마이그레이션을 방지하는 장벽으로 되어, 다습 조건하에서도 층간 절연을 확보할 수 있다.
제5군의 본 발명의 상기 층간 수지 절연층은 열경화성 수지, 열가소성 수지, 또는, 이들 복합수지로 구성하는 것이 바람직하다.
열경화성 수지로는 열경화성 폴리올레핀 수지, 에폭시 수지, 폴리이미드 수지, 페놀 수지, 비스말레이미드트리아진 수지 등에서 선택되는 1종 이상을 이용하는 것이 바람직하다.
열가소성 수지로는 폴리메틸펜텐(PMP), 폴리스티렌(PS), 폴리에텔술폰(PES), 폴리페닐렌에테르(PPE), 폴리페닐렌술피드(PPS) 등의 엔지니어링 플라스틱을 이용하는 것이 바람직하다.
제5군의 본 발명에 있어서는, 상기 층간 수지 절연층으로서, 제1군의 본 발명과 동일한 폴리올레핀계 수지를 이용하는 것이 가장 바람직하다.
이러한 폴리올레핀계 수지는, 도체 회로와의 밀착성이 우수하므로, 수지 절연층 표면을 조화시키지 않고 도체 회로를 형성할 수 있다. 즉, 평탄한 수지절연층의 표면에 도체 회로를 형성할 수 있다.
또한, 이 폴리올레핀계 수지는 유전율이 3이하, 유전 손실 탄젠트가 0.05 이하이고, 에폭시 수지보다도 낮으며, 고주파수의 신호에서도 신호 전도 지연이 없다. 또한, 폴리올레핀계 수지는 내열성도 에폭시 수지에 비해 손색이 없고, 땜납 용융온도에서도 도체 회로의 박리를 볼 수 없다. 또한, 파괴 인성치도 크기 때문 에, 히트 사이클에 의해 도체 회로와 수지 절연층의 경계를 기점으로 하는 크랙이 발생하지 않는다.
이하, 제5군의 본 발명의 다층 프린트 배선기판을 제조하는 방법의 일예를 설명한다.
(1) 우선, 수지 기판의 표면에 내층 구리패턴을 형성한 배선 기판을 제작한다. 이 때, 제1군의 본 발명 또는 제2군의 본 발명에 기재한 방법과 동일한 방법을 이용하여 배선기판을 제작할 수 있다.
(2) 상기 (1)에서 제작한 배선기판의 양면에 수지 절연층을 형성한다. 이 수지 절연층은 다층 프린트 배선기판의 층간 수지 절연층으로서 기능한다.
이 수지 절연층은 미경화액을 도포하거나, 필름상의 수지를 열압하여 라미네이트하여 형성된다.
(3) 다음에, 이 수지 절연층에 하층의 도체 회로와의 전기적 접속을 확보하기 위한 개구를 형성한다.
이 개구를 뚫는 것은 레이저광으로 행한다. 이 때, 사용되는 레이저광은 탄산 가스 레이저, 자외선 레이저, 엑시머 레이저 등이 있다. 그리고, C02 레이저광으로 구멍을 뚫은 경우는 데스미어 처리를 행한다. 이 데스미어 처리는 크롬산, 과망간산염 등의 수용액으로 이루어지는 산화제를 사용하여 행할 수 있고, 또한 산소 플라즈마, CF4와 산소의 혼합 플라즈마나 코로나 방전 등으로 처리해도 된다. 또한, 저압 수은 램프를 이용하여 자외선을 조사함으로써, 표면 개질하는 것도 가능하다.
특히 CF4와 산소의 혼합 플라즈마는 수지표면에 수산기나 카르보닐기 등의 친수성기를 도입할 수가 있어, 후의 CVD나 PVD 처리를 하기쉬우므로 유리하다.
(4) 상기 (3)에서 개구를 형성한 수지 절연층의 표면에 제4A족으로부터 제1B족에서 제4∼제7주기의 금속에서 선택되는 적어도 1종의 얇은 금속층을 도금법, PVD법 혹은 CVD법으로 형성한다.
구체적인 PVD법 및 CVD법으로는 제1군의 본 발명에서 기재한 방법 등을 들 수 있다.
(5) 다음에, 상기 (4)에서 형성한 금속층상에 다음 공정의 무전해 도금막과 동종의 금속층을 스퍼터링 등에 의해 형성한다. 이는 무전해 도금막과의 친화성을 개선하기 위해서이다. 구체적으로는 구리층을 스퍼터링에 의해 구비하는 것이 바람직하다.
(6) 다음에, 상기 (5)에서 형성한 금속층상에 무전해 도금을 실시한다.
무전해 도금으로는 구리도금이 적합하다. 또한, 무전해 도금의 막두께는 0.1∼5㎛이 좋다. 그 이유는 후에 행하는 전해 도금의 도전층으로서의 기능을 손상시키지 않고, 에칭으로 제거할 수 있도록 하기 위해서이다.
(7) 상기 (6)에서 형성한 무전해 도금막상에 도금 레지스트를 형성한다.
이 도금 레지스트는 감광성 드라이 필름을 라미네이트하여 노광, 현상 처리하여 형성된다.
(8) 다음에, 무전해 도금막을 도금 리드로서 전해 도금을 행하여, 도체 회로 를 두껍게 한다. 전해 도금막은 5∼30㎛이 좋다.
(9) 그리고, 도금 레지스트를 박리한 후, 그 도금 레지스트하의 무전해 도금막과 제4A족으로부터 제1B족에서 제4∼제7주기의 금속에서 선택되는 적어도 1종의 금속층을 에칭 제거하여, 독립된 도체 회로로 한다.
에칭액으로는 황산-과산화수소수 용액, 과황산암모늄, 과황산나트륨, 과황산칼륨 등의 과황산염 수용액, 염화 제2철, 염화 제2 구리의 수용액, 염산, 질산, 열희소 황산 등을 사용할 수 있다.
(10) 또한 필요에 따라 도체 회로 표면에 장주기형 주기율표의 제4A족으로부터 제1B족에서 제4∼제7주기의 금속(단, Cu를 제외한다), Al 및 Sn에서 선택되는 적어도 1종의 얇은 금속층을 도금법, PVD법 혹은 CVD법으로 형성하고, 또한 상기 (2)∼(9)의 공정을 반복하여 다층화한 프린트 배선기판을 얻었다.
또한, 이상의 설명에서는 도체 회로의 형성방법으로서 세미-애디티브법을 채용했는데, 풀-애디티브법을 채용하는 것도 가능하다.
이 풀-애디티브법으로는 수지 절연층 표면에 CVD 또는 PVD처리로 얇은 금속층을 형성한 후, 감광성 드라이 필름을 라미네이트하던지, 또는 액상태의 감광성 수지를 도포하고, 노광, 현상 처리하여 도금 레지스트를 형성하여, 무전해 도금으로 두껍게 하고, 도체 회로를 형성한다.
혹은, 수지 절연층 표면에 도금 레지스트를 형성한 후, CVD 혹은 PVD 처리로 얇은 금속층을 형성하고, 또한 도금 레지스트 표면에 부착한 이 금속층을 연마 등으로 제거하던지, 도금 레지스트 그자체를 제거하여, 이 금속층을 촉매로서 무전해 도금을 행하여, 도체 회로를 형성하는 것도 가능하다.
제6군의 본 발명에 관한 다층 프린트 배선기판은 수지기판의 양면에 형성한 하층 도체 회로 표면에, 적어도 그 일부에 장주기형 주기율표의 제4A족∼제1B에서 제4로부터 제7주기의 금속(단, Cu를 제외한다), Al 및 Sn에서 선택되는 1종 이상의 금속에 의해 구성된 금속층이 형성되어 있는 점에 특징이 있다.
상기 금속은, 예컨대, Al, Fe, W, Mo, Sn, Ni, Co, Cr, Ti 및 귀금속에서 선택되는 금속을 이용하는 것이 바람직하고, 귀금속의 예로서는 Pd, Au, Pt가 바람직하다.
상기 금속은 모두 층간 절연용 수지와의 밀착성이 우수한 것이다. 이 때문에, 수지 기판에 휘어짐이 발생한 경우에도 도체 회로와 층간 절연 수지가 박리되지 않는 성질이 있다. 또한, 수지 기판의 양면에 대해 대칭적으로 이러한 구조가 형성되기 때문에, 상기 기판의 휘어짐량 그 자체도 작게 되어, 히트 사이클시에도 도체 회로와 층간 절연 수지와의 계면 근방에 발생하는 크랙을 방지할 수 있다.
또한, 이들 금속에 의한 금속층을 형성하면, 도체 회로 표면에는 조화층을 형성하지 않아도, 상층 도체 회로와의 필요한 밀착성을 확보할 수 있고, 그 결과, 고주파 대역의 신호를 전도시켜도 전도 지연이 생기지 않는 효과를 발휘한다.
또한, 도체 회로를 에칭에 의해 형성하는 경우에는, 상술한 금속층은 에칭 레지스트로서 작용하여, 미세 패턴의 형성에 기여한다.
또한, 상기 금속층의 두께는 0.01㎛∼0.2㎛이 바람직하다. 그 이유는 0.01㎛ 이상의 두께로 함으로써, 수지 절연층과 도체 회로사이의 밀착성을 확보할 수 있 고, 또한, 0.2㎛ 이하로 함으로써, 스퍼터링으로 금속층을 형성할 시의 응력이 원인으로 되어 발생하는 크랙을 방지할 수 있을 뿐만 아니라, 도체 회로 형성후에 불필요해지는 도체 회로사이의 금속층을 용이하게 에칭 제거할 수 있기 때문이다.
또한, 상기 금속층상에는 필요에 따라 별도의 종류의 금속층을 형성해도 된다. 예를들면, 층간 수지 절연층상에 니켈층을 형성하고, 그 위에 구리층을 형성함으로써, 도체 회로를 형성할 시의 도금의 미석출을 방지할 수 있다. 또한, 이들 금속층은 무전해 도금, 전해 도금, 스퍼터링, 증착, CVD등의 방법에 의해 형성한다.
제6군의 본 발명에서 이용하는 수지 기판은 일반적으로 세라믹 기판이나 금속 기판과 달리 휘어지기 쉬운데다 방열성도 나쁘고, 축열을 일으키는 구리의 마이그레이션도 발생하기 쉽다. 이 점, 본 발명에서는 금속층이 구리도체 회로에서의 구리 이온의 마이그레이션을 방지하는 장벽으로 되어, 다습 조건하에서도 층간 절연을 확보할 수 있다.
제6군 본 발명의 상기 층간 수지 절연층은 열경화성 수지, 열가소성 수지, 또는, 이들 복합수지로 구성하는 것이 바람직하다.
열경화성 수지로는 열경화성 폴리올레핀수지, 에폭시 수지, 폴리이미드수지, 페놀 수지, 비스말레이미드트리아진 수지 등에서 선택되는 1종 이상을 이용하는 것이 바람직하다.
열가소성 수지로는 예컨대, 폴리메틸펜텐(PMP), 폴리스티렌(PS), 폴리에텔술폰(PES), 폴리페닐렌에테르(PPE), 폴리페닐렌술피드(PPS) 등의 엔지니어링 플라스틱을 이용하는 것이 바람직하다.
본 발명에서는 상기 층간 수지 절연층으로서, 제1군의 본 발명과 동일한 폴리올레핀계 수지를 이용하는 것이 가장 바람직하다.
이러한 폴리올레핀계 수지는 도체 회로와의 밀착성이 우수하기 때문에, 내층 도체 회로 표면을 조화할 필요가 없으므로, 평탄한 도체 회로를 형성할 수 있다.
또한, 이 폴리올레핀계 수지는 유전율이 3이하, 유전 탄젠트가 0.05 이하로 에폭시 수지의 그것보다도 낮고, 고주파수의 신호에서도 신호 전도 지연이 없다. 또한, 이 폴리올레핀계 수지는 내열성도 에폭시 수지에 비해 손색이 없고, 땜납 용융 온도에서도 도체 회로의 박리를 볼 수 없다. 게다가, 파괴 인성치도 크기 때문에, 히트 사이클에 의해 도체 회로와 수지 절연층과의 경계를 기점으로 하는 크랙이 발생하지 않는다.
다음에, 제6군의 본 발명의 다층 프린트 배선기판을 제조하는 방법의 일예를 설명한다.
(1) 우선, 수지 기판의 표면에 내층 구리패턴을 형성한 배선기판을 제작한다.
이 때, 제1군의 본 발명 또는 제2군의 본 발명에 기재한 방법과 동일한 방법을 이용하여 배선기판을 제작할 수 있다.
(2) 상기 (1)에서 제작한 배선 기판의 양면에 수지 절연층을 형성한다. 이 수지 절연층은 다층 프린트 배선기판의 층간 수지 절연층으로서 기능한다.
이 수지 절연층은 미경화액을 도포하거나, 필름상의 수지를 열압하여 라미네이트함으로써 형성된다.
(3) 다음에, 이 수지 절연층에 하층의 도체 회로와의 전기적 접속을 확보하기 위한 개구를 형성한다.
이 개구를 뚫는 것은 레이저광으로 행한다. 이 때, 사용되는 레이저광은 예컨대, 탄산 가스 레이저, 자외선 레이저, 엑시머 레이저 등이 있다. 그리고, CO2 레이저광으로 구멍을 뚫는 경우는 데스미어 처리를 행한다. 데스미어 처리는 크롬산, 과망간산염 등의 수용액으로 이루어지는 산화제를 사용하여 행할 수 있고, 또한, 산소 플라즈마, CF4와 산소의 혼합 플라즈마나 코로나 방전 등으로 처리해도 된다. 또한, 저압 수은 램프를 이용하여 자외선을 조사함으로써, 표면 개질하는 것도 가능하다.
특히, CF4와 산소의 혼합 플라즈마는 수지표면에 수산기나 카르보닐기 등의 친수성기를 도입할 수 있고, 후의 CVD나 PVD처리를 하기 쉬우므로, 유리하다.
(4) 상기 (3)에서 개구를 형성한 수지 절연층의 표면에 제4A족으로부터 제1B족에서 제4∼제7주기의 금속(단, Cu를 제외한다), Al 및 Sn에서 선택되는 1종 이상의 금속으로 이루어지는 얇은 금속층을 도금법, PVD법 혹은 CVD법으로 형성한다.
구체적인 PVD법 및 CVD법으로는 제1군의 본 발명에서 기재한 방법 등을 들 수 있다.
(5) 다음에, 상기 (4)에서 형성한 금속층상에 다음 공정의 무전해 도금막과 동종의 금속층을 스퍼터링 등에 의해 형성한다. 이는 무전해 도금막과의 친화성을 개선하기 위해서 이다. 구체적으로는 구리층을 스퍼터링에 의해 구비하는 것이 바 람직하다.
(6) 다음에, 상기 (5)에서 형성한 금속층상에 무전해 도금을 실시한다.
무전해 도금으로는 구리도금이 적합하다. 또한, 무전해 도금의 막두께는 0.1∼5㎛이 좋다. 그 이유는 후에 행하는 전해 도금의 도전층으로서의 기능을 손상시키지 않고, 에칭 제거할 수 있도록 하기 위해서 이다.
이 무전해 도금 및/또는 상기 제4A족으로부터 제1B족에서 제4∼제7주기에 속하는 금속(단, Cu를 제외한다), Al, Sn에서 선택되는 금속의 적어도 1종으로 이루어지는 얇은 금속층이 도체층으로 되어, 도금 리드로서 기능한다.
(7) 상기 (6)에서 형성한 무전해 도금막상에 도금 레지스트를 형성한다.
이 도금 레지스트는 감광성 드라이 필름을 라미네이트하여 노광, 현상 처리하여 형성된다.
(8) 다음에, (7)의 처리를 끝낸 무전해 도금막상에 제4A족으로부터 제1B족에서 제4∼제7주기에 속하는 금속(단, Cu를 제외한다), Al, Sn에서 선택되는 금속의 적어도 1종으로 이루어지는 금속층을, 상술한 도금법, PVD법 또는 CVD법으로 형성한다.
이 공정에서의 상기 금속층의 형성은 무전해 도금법에 의해 형성하는 것이 특히 바람직하다.
그 후, 상기 무전해 도금막 및 상기 금속층을 도금 리드로서, 전해 도금을 행하여, 도체 회로를 두껍게 하는 처리를 행한다. 이 처리의 전해 도금막의 두께는 5∼30㎛이 좋다.
(9) 그 후, 상기 도금 레지스트를 박리한 후, 도금 레지스트 바로 아래 부분의 무전해 도금막과 상기 금속층을 에칭 처리하여 제거하고, 독립된 도체 회로를 형성한다. 이 공정에서 이용하는 에칭액으로는 황산-과산화수소 수용액, 과황산암모늄, 과황산나트륨, 과황산칼륨 등의 과황산염 수용액, 염화 제2철, 염화 제2 구리의 수용액, 염산, 질산, 열희소 황산 등을 사용할 수 있다.
또한, 이 에칭 처리에 있어서는, 상기 금속층이 에칭 레지스트로서 기능하고, L/S=15/15㎛(L/S란 라인/스페이스이다)와 같은 독립된 도체 회로의 형성에 도움이 된다.
(10) 또한 필요에 따라 상기 도체 회로의 표면에 전술한 금속으로 이루어지는 두께가 얇은 금속층을, 도금법, PVD법 또는 CVD법으로 형성하고, 또한 상기 (2)∼(9)의 공정을 반복함으로써 다층화된 양면 프린트 배선기판을 얻는다.
또한, 이상의 설명에서는 도체 회로의 형성방법으로서 세미-애디티브법을 채용하였는데, 풀-애디티브법을 채용하는 것도 가능하다.
이 풀-애디티브법으로는 수지 절연층 표면에 CVD 혹은 PVD처리로 얇은 금속층을 형성한 후, 감광성 드라이 필름을 라미네이트하던지, 또는 액상태의 감광성 수지를 도포하고, 노광, 현상 처리하여 도금 레지스트를 형성하여, 무전해 도금으로 두껍게 하고, 도체 회로를 형성한다.
또는, 수지 절연층 표면에 도금 레지스트를 형성한 후, CVD 혹은 PVD처리로 얇은 금속층을 형성하고, 또한 도금 레지스트 표면에 부착한 이 금속층을 연마 등으로 제거하던지, 도금 레지스트 그 자체를 제거하고, 이 금속층을 촉매로 하여 무 전해 도금을 행하여, 도체 회로를 형성하는 것도 가능하다.
제7군의 본 발명의 제1 발명의 도체 회로의 형성방법은 적어도 하기 ①∼③의 공정, 즉, ① 절연 기판상에 Ni, Al 등의 표면에 패시베이션 막을 형성하는 금속으로 이루어지는 제1 도체층을 형성하는 공정, ② 상기 제1 도체층상에 Ni, Al 등의 표면에 패시베이션 막을 형성하는 금속보다도 이온화 경향이 작은 금속으로 이루어지는 제2의 도체층을 형성하는 공정, ③ 산성 에칭액을 이용하여 선택적 에칭을 행함으로써, 특정 영역의 제1 도체층과 제2 도체층을 동시에 에칭하는 공정을 포함하는 것을 특징으로 한다.
상기 도체 회로의 형성방법에서는 에칭에 의해 우선, 표면에 패시베이션 막을 형성하는 금속보다도 이온화 경향이 작은 금속이 용해되고, Ni, Al 등의 표면에 패시베이션 막을 형성하는 금속이 노출된다. 표면에 패시베이션 막을 형성하는 금속이 노출되면, 이 금속과 이 금속보다도 이온화 경향이 작은 금속이 산성 에칭액을 전해질로 하여 전지반응을 일으켜, Ni, Al 등의 패시베이션 막을 형성하는 금속이 용해되는 것이다.
이때문에, 산성 에칭액은 황산수용액, 염산수용액 또는 황산-과산화 수소 혼합 수용액 등의 용액을 사용할 수 있고, 왕수나 질산 등의 양산에 알맞지 않는 산을 사용할 필요가 없다.
또한, 산성 에칭액에 의해 종래보다 빠른 에칭 속도를 달성할 수 있다. 제7군의 본 발명에 있어서, 표면에 패시베이션 막을 형성하는 금속은 Ni, Co, Cr, Ti, Nb, Ta, Al에서 선택되는 적어도 1종인 것이 바람직하다.
이들 금속은 패시베이션 막을 구성하기 쉽고, 통상의 산성 에칭액에서는 용해하지 않기 때문이다.
또한, 특히 표면에 패시베이션 막을 형성하는 금속은 Ni, Al이 바람직하다. 이들 금속은 수지와의 밀착성이 우수하기 때문이고, 프린트 배선기판의 도체 회로를 형성하는데 최적이기 때문이다.
이하, 도면에 의거하여 설명한다. 설명중에서 표면에 패시베이션 막을 형성하는 금속으로서 Ni, Al을 예로 든다.
도28(a)∼(e)는 본 발명 도체 회로의 형성방법에 있어서의 각 공정을 모식적으로 도시한 단면도이다.
제7군의 본 발명에서는 우선, 절연기판(31)상에 Ni 또는 Al로 이루어지는 제1 도체층(32)을 형성한다(도28(a) 참조).
절연기판(31)의 재료로는 특별히 한정되지 않고, 세라믹 등의 무기 재료로 이루어지는 기판이거나, 수지 등의 유기 재료로 이루어지는 기판이어도 되지만, 형성한 도체층과의 접착성이 문제가 되는 수지 기판을 이용한 경우에, 기판과의 밀착성이 우수한 도체층을 형성할 수 있는 점에서, 본 발명은 주로 수지 기판을 대상으로 하고 있다.
제1 도체층(32)의 형성 방법은 특별히 한정되지 않고, 예컨대, 기상 증착법, 도금법 등을 들 수 있는데, 수지 기판상에 보다 밀착성이 우수한 도체층을 형성할 수 있는 점에서, 기상 증착법, 특히 스퍼터링법이 바람직하다. 스퍼터링법에 의해, 제1 도체층(32)을 형성하는 경우에는, 형성된 제1 도체층(32)이 산화되지 않도 록 감압의 불활성 가스 분위기로 하는 것이 바람직하다.
다음에, 제1 도체층(32)이 형성된 절연기판(31)상에 Ni 또는 Al 보다도 이온화 경향이 작은 금속으로 이루어지는 제2 도체층(33)을 형성한다(도28(b)참조).
Ni보다도 이온화 경향이 작은 금속으로는 예컨대, Cu, Sn, Pb 등을 들 수 있다. 이들 금속은 단독으로 이용해도 되고, 2종 이상을 병용해도 된다. 즉, 이들 금속 단독의 층을 형성해도 되고, 상기 금속으로 이루어지는 복수의 층을 형성해도 된다.
또한, A1보다도 이온화 경향이 작은 금속으로는 예컨대, Cu, Sn, Pb, Fe 등을 들 수 있다. 이들 금속도, 단독으로 이용해도 되고, 2종 이상을 병용해도 된다.
제2 도체층(33)의 형성방법도 특별히 한정되지 않고, 예컨대, 기상 증착법, 도금법 등을 들 수 있지만, 연속하여 동일한 방법을 이용하면, 간단히 도체층을 형성할 수 있으므로, 제1 도체층(32)의 형성방법과 동일한 방법이 바람직하다. 따라서, 제1 도체층(32) 및 제2 도체층(33)은 스퍼터링 등의 기상 증착법을 이용하여 형성하는 것이 바람직하다.
제2 도체층(33)을 형성하는 시는, 제1 도체층(32)이 산화되지 않도록, 제1 도체층(32)을 형성한 후, 대기 분위기에 노출되지 않게, 제2 도체층(33)을 신속하게 형성하는 것이 바람직하다.
제2 도체층(33)을 형성한 후, 산성 에칭액을 이용하여 선택적 에칭을 행함으로써, 특정 영역의 제1 도체층(32)과 제2 도체층(33)을 동시에 에칭하여, 도체 회로를 형성한다.
선택적 에칭의 방법은 특별히 한정되지 않고, 예컨대, 상기 2층으로 이루어지는 도체층상에 에칭 레지스트를 형성한 후, 에칭 레지스트가 형성되지 않은 부분을 에칭에 의해 삭제하여 도체 회로를 형성하는 방법을 행해도 된다. 또한, 도금 레지스트를 형성한 후, 도금 레지스트가 형성되지 않은 부분에 전기 도금법 등을 이용하여 도체층을 두껍게 하고, 도금 레지스트를 박리한 후, 도금 레지스트하에 존재하고 있는 도체층을 에칭하여 삭제함으로써 도체 회로를 형성하는 방법을 행해도 된다.
여기서는, 전자의 방법을 이용한다. 또한, 후자의 방법에 대해서는 후술하는 프린트 배선기판의 제조방법에서 상술한다.
즉, 우선, 제2 도체층(33)상에, 포토리소그래피의 수법을 이용하여 에칭 레지스트(34)를 형성한다(도28(c) 참조). 이 후, 에칭 레지스트(34)가 형성된 부분 이외의 부분을 에칭에 의해 삭제하여, 도체 회로를 형성하는 것이다.
이 경우, 에칭은 산성 에칭액을 이용하여 행할 수 있다.
또한, 이 산성 에칭액으로서, 예컨대, 황산수용액, 염산수용액 또는 황산-과산화수소혼합 수용액 등의 통상 이용되는 관리하기 쉬운 액을 이용할 수 있다.
제1 도체층(32)을 Ni층으로 하고, 제2 도체층(33)을 Cu층으로 하여, 에칭액을 황산-과산화수소 혼합 수용액으로 한 경우, 에칭은 이하와 같은 기구에 의해 진행한다.
우선, 하기 (1) 및 (2)로 표시하는 화학식에 따라 Cu층이 에칭된다.
Cu + H2O2 → CuO + H2O ……(1)
CuO + H2SO4 →Cu2+ + SO4 2- + H2O ……(2)
Cu층이 에칭되어 Ni층이 노출되면, 계속해서, Ni층의 에칭이 시작된다.
Ni 단독층을 에칭하고자 할 때, 우선 하기의 (3) 및 (4)로 표시하는 화학식에 의한 반응의 진행을 생각할 수 있다.
Ni + H2O2 →NiO + H2O ……(3)
NiO + H2SO4 →Ni2+ + SO4 2- + H2O ……(4)
그러나, 실제로는 상기 (3)식에 의해 생긴 NiO와 H2SO4 와의 반응, 즉 (4)식에 기재의 반응은 거의 진행되지 않고, 이때문에, 표면은 산화막으로 덮여지고, Ni층은 거의 에칭되지 않는다.
한편, 본 발명의 경우에는 Cu층과 Ni층과의 2층 구조로 되어 있으므로, Cu층을 음극, Ni층을 양극으로 하는 전지가 형성되고, 하기의 (5), (6)식에 의한 반응이 진행된다.
Cu2+ →Cu ……(5)
Ni →Ni2+ ……(6)
Cu에 대해서는 상기 에칭시의 산화 반응(이온화 반응)과 전지에 의한 환원 반응이 가역적으로 진행되지만, Ni는 Cu보다 이온화 경향이 크기 때문에, Ni에 대 해서는 Ni금속이 Ni 이온으로 되는 불가역 반응만이 진행되고, 그 결과, Ni가 용액중에 용해되어, 에칭이 진행된다. 또한, 이 반응에서는 산화물이 형성되지 않기 때문에, Ni가 패시베이트되어 반응의 진행이 멈추지 않고, 반응이 최후까지 진행하여, 에칭이 완료된다(도28(d) 참조).
이 후, 에칭 레지스트의 박리를 행함으로써, 절연 기판(31)상에 제1 도체층(32)과 제2 도체층(33)으로 이루어지는 도체 회로가 형성된다(도28(e) 참조).
제7군의 본 발명의 도체 회로의 형성방법에서는 Ni 또는 Al로 이루어지는 제1 도체층(32)상에 Ni 또는 Al보다도 이온화 경향이 작은 금속으로 이루어지는 제2 도체층(33)을 형성하므로, 염산 수용액 등의 관리하기 쉬운 산을 이용하여 용이하게 선택적 에칭을 할 수 있다. 또한, 절연 기판(31)상에 Ni 또는 Al로 이루어지는 제1 도체층(32)을 형성하기 때문에, 절연기판(31)이 특히 수지 기판인 경우, 평활하고 기판과의 밀착성이 우수한 도체 회로를 형성할 수 있다.
다음에, 제7군의 본 발명의 제2 발명의 다층 프린트 배선기판의 제조방법에 대해 설명한다.
제7군의 본 발명의 제2 발명의 다층 프린트 배선기판의 제조방법은 절연기판상에 수지 절연층과 도체 회로를 형성하는 다층 프린트 배선기판의 제조방법으로서, 적어도 하기 (1)∼(5)의 공정, 즉, ① 수지 절연층상에 Ni, Al 등의 표면에 패시베이션 막을 형성하는 금속으로 이루어지는 제1 도체층을 형성하는 공정, ② 상기 제1 도체층상에 Ni, Al 등의 표면에 패시베이션 막을 형성하는 금속보다도 이온 화 경향이 작은 금속으로 이루어지는 제2 도체층을 형성하는 공정, ③ 상기 제2 도체층상에 도금 레지스트를 형성하는 공정, ④ 도금 레지스트가 형성된 상기 제2 도체층상에 전기 도금에 의해 제3 도체층을 형성하는 공정, ⑤ 도금 레지스트를 박리한 후, 산성 에칭액을 이용하여 도금 레지스트밑에 존재하고 있는 제1 도체층과 제2 도체층을 동시에 에칭하는 공정을 포함하는 것을 특징으로 한다.
제7군의 본 발명의 제2 발명의 다층 프린트 배선기판의 제조방법으로 이용하는 표면에 패시베이션 막을 형성하는 금속보다도 이온화 경향이 작은 금속 및 산성 에칭액은 상기 도체 회로의 형성방법으로 이용하는 것과 완전히 동일한 것으로 된다.
또한, 상기 ⑤의 공정의 에칭은 상기 도체 회로의 형성방법의 경우와 동일한 구조에 의해 진행되고, 도금 레지스트하에 존재하고 있는 제1 도체층과 제2 도체층이 동시에 에칭되어 제거된다.
또한, 제7군의 본 발명의 제2 발명의 다층 프린트 배선기판의 제조방법에 있어서는, 절연 기판으로서 수지기판상에 직접 도체 회로가 형성된 기판을 사용하고, 그 위에 수지 절연층과 도체 회로를 각각 1층 형성해도 되고, 2층 이상 형성해도 된다. 또한, 도체 회로가 형성되어 있지 않은 수지 기판을 사용하여, 그 위에 수지 절연층과 도체 회로를 각각 1층 형성해도 되고, 2층 이상 형성해도 된다. 또한, 상기 수지 절연층과 상기 도체 회로는 수지 기판의 일면에 형성해도 되고, 양면에 형성해도 된다.
이하, 제7군의 본 발명의 제2발명의 다층 프린트 배선기판의 제조 방법의 일 예를 더욱 상세하게 설명한다.
(1) 우선, 수지 기판의 표면에 하층 도체 회로(내층 구리패턴)를 가지는 배선 기판을 제작한다.
이 때, 제1군의 본 발명 또는 제2군의 본 발명에 기재한 방법과 동일한 방법을 이용하여 배선기판을 제작할 수 있다.
(2) 다음에 상기 (1)에서 제작한 배선 기판의 양면에 수지 절연층을 형성한다. 이 수지 절연층은 다층 프린트 배선기판의 층간 수지 절연층으로서 기능한다.
상기 수지 절연층은 열경화성 수지, 열가소성 수지 또는 이들 복합 수지로 구성되는 것이 바람직하다.
열경화성 수지로는 예컨대, 열경화성 폴리올레핀 수지, 에폭시 수지, 폴리이미드수지, 페놀수지, 비스말레이미드트리아진 수지에서 선택되는 적어도 1종을 이용하는 것이 바람직하다.
열가소성 수지로는 예컨대, 폴리메틸펜텐(PMP), 폴리스티렌(PS), 폴리에텔술폰(PES), 폴리페닐렌에테르(PPE), 폴리페닐렌술피드(PPS) 등의 엔지니어링 플라스틱을 이용하는 것이 바람직하다.
(3) 다음에, 이 수지 절연층(이하, 층간 수지 절연층이라고 한다)에 하층 도체 회로와의 전기적 접속을 확보하기 위한 비아 홀용 개구를 형성한다.
감광성 수지의 경우는 노광, 현상하고 나서 열경화함으로써, 또한, 열경화성 수지나 폴리올레핀 수지의 경우는 레이저 가공함으로써, 상기 층간 수지 절연층에 비아 홀용 개구를 형성한다.
레이저 가공의 경우에 사용되는 레이저광으로는 예컨대, 탄산 가스 레이저, 자외선 레이저, 엑시머 레이저 등을 들 수 있다.
(4) 다음에, 상기한 ①의 공정으로서, 수지 절연층상에 표면에 패시베이션 막을 형성하는 금속, 예컨대 Ni 또는 Al로 이루어지는 제1 도체층을 형성한다.
이 제1 도체층의 형성방법은 특별히 한정되는 것은 아니지만, 불활성 가스의 감압 분위기하, 스퍼터링에 의해 행하는 것이 바람직하다. 상기 제1 도체층의 두께는 0.01∼0.5㎛이 바람직하다.
이에 따라, 상기 수지 절연층상에 평탄하고 수지 절연층과의 밀착성이 우수한 제1 도체층을 형성할 수 있다.
(5) 다음에, 상기 ②의 공정으로서 상기 제1 도체층에 Ni 또는 Al 등의 표면에 패시베이션 막을 형성하는 금속보다도 이온화 경향이 작은 금속으로 이루어지는 제2 도체층을 형성한다.
이 제2 도체층의 형성방법도 특별히 한정되는 것은 아니지만, 불활성 가스의 감압 분위기하, 스퍼터링에 의해 행하는 것이 바람직하다. 상기 제2 도체층의 두께는 0.05∼1.0㎛이 바람직하다.
(6) 상기 (5)에서 형성한 제2 도체층에 상기 ③의 공정으로서, 도금 레지스트를 형성한다.
이 도금 레지스트의 형성 방법은 한정되는 것은 아니지만, 통상, 감광성 드라이 필름을 라미네이트한 후, 노광, 현상 처리를 행하여 형성한다.
(7) 다음에, 상기 ④의 공정으로서 무전해 도금막을 도금 리드로 하여 전기 도금을 행하여 제3 도체층을 형성하여, 도체 회로를 두껍게 한다. 제3 도체층(전기 도금막)은 5∼30㎛이 바람직하다.
(8) 제3 도체층을 형성한 후, 상기 ⑤의 공정으로서 도금 레지스트를 박리하고, 도금 레지스트하에 존재하고 있는 제2 도체층 및 제1 도체층을 산성 에칭액을 이용한 에칭에 의해 제거하여, 독립된 도체 회로로 한다.
산성 에칭액으로는 예컨대, 황산수용액, 염산수용액 또는 황산-과산화수소 혼합 수용액 등의 관리하기 쉬운 산을 이용할 수 있다.
(9) 또한 필요에 따라 도체 회로 표면상에 도금법, 기상 증착법(PVD법) 혹은 화학 증착법(CVD법)에 의해 Ni층을 형성하고, 계속해서 상기 (2)∼(8)의 공정을 반복하여 다층화된 프린트 배선기판을 제조한다.
제8군의 본 발명의 제1 발명의 금속막의 형성방법은 니켈막상에 존재하는 산화막을 2.0∼10.0mol/l의 농도를 가지는 환원성 산의 수용액에 의해 제거한 후, 상기 니켈막의 표면에 다른 금속막을 형성하는 것에 특징이 있다.
이러한 제8군의 본 발명의 제1의 발명의 구성에 의하면, 상기 농도의 환원성 산을 사용함으로써, 니켈막상에 형성된 산화막을 완전히 제거할 수 있으므로, 그 위에 다른 금속막을 형성하면, 2개의 금속층이 산화막을 통하지 않고, 직접, 접촉하게 되고, 이때문에 밀착성이 뛰어난 도체층을 가지는 도체 회로를 형성할 수 있다.
상기 니켈막은 절연성 기판이나 금속층상에 형성되어 이루어진다. 상기 절연기판의 재료로는 특별히 한정되지 않고, 세라믹 등의 무기 재료로 이루어지는 기판 이어도, 수지 등의 유기 재료로 이루어지는 기판이어도 된다. 또한, 금속층으로서는 구리로 만들어진 도체 회로 등을 사용할 수 있다.
또한, 니켈막의 형성 방법은 특별히 한정되지 않고, 예컨대, 기상 증착법, 도금법 등을 들 수 있지만, 니켈막을 형성한 후, 이 니켈막이 공기중 또는 산화성 분위기에 노출되는 조건의 경우, 표면에 산화막이 형성되기 쉽다. 따라서, 이러한 경우에 본 발명을 적용할 수 있고, 상기 농도의 환원성 산의 수용액을 이용하여 표면의 산화막을 완전히 제거할 수 있다.
니켈막이 형성되는 부분은 특별히 한정되지 않고, 절연 기판에 직접 형성되어 있어도 되고, 다른 금속막위에 형성되어 있어도 된다. 또한, 절연 기판상에 금속막과 수지 절연층이 1층 또는 2층 이상 형성되고, 이들 위에 니켈막이 형성되어 있어도 된다.
또한, 니켈막상에 형성되는 다른 금속막으로는 후술하는 바와같이 Cu-Ni-P로 이루어지는 합금 조화층 또는 금을 이용할 수 있다.
상기 환원성 산의 수용액으로는 특별히 한정되는 것은 아니지만, 예컨대, 염산, 플루오르산 등을 들 수 있다. 이들 중에서는 취급이나 관리가 간단한 점에서 염산이 바람직하다.
또한, 이 니켈막상에 형성된 산화막은 통상 이들 제거에 이용되는 황산, 인산 등의 산화성의 산에 의해 제거하는 것은 곤란하다.
사용하는 환원성 산의 수용액 농도는 2.0∼10.0mol/l이다.
상기 환원성 산의 수용액의 농도가 2.0mol/l 미만이면, 니켈막상의 산화막을 완전히 제거하는 것이 곤란하고, 또한, 10.0mol/l을 넘으면, 니켈막이 용해되어 산화막을 제거할 수 없기 때문이다.
바람직한 환원성 산의 수용액의 농도는 4.0∼6.0mol/l이다.
또한, 상기 환원성 산의 수용액의 온도는 20∼40℃가 바람직하고, 상기 환원성 산의 수용액을 니켈막에 접촉시키는 시간은 1∼5분이 바람직하다.
상기 환원성 산의 수용액의 온도가 20℃ 미만이면 산화막을 완전히 제거하는 것이 곤란해지고, 또한 40℃를 넘으면, 니켈막이 용해되어, 산화막을 제거할 수 없기 때문이다.
상기 환원성 산의 수용액에 침지하는 시간이 1분 미만이면, 산화막을 완전히 제거하는 것이 곤란해지고, 한편, 상기 환원성 산의 수용액에 침지하는 시간은 5분으로 충분하기 때문에, 그 이상의 시간을 침지하는 것은 효율상 바람직하지 않다.
산화막을 제거한 후, 니켈막상에 형성하는 다른 금속의 종류는 특별히 한정되지 않고, Cu-Ni-P 합금 등의 니켈과 다른 금속과의 합금, Au, Cu 등을 들 수 있다.
이와 같이, 상기 니켈막상에 다른 금속막을 형성하는 공정이 포함되고, 형성된 니켈막상에 산화막이 형성되기 쉬운 금속막의 형성 방법이면, 어떤 방법이어도 본 발명의 방법을 적용할 수 있고, 예컨대, 하기의 프린트 배선기판의 제조방법에 있어서의 조화층의 형성 공정에서 도체 회로에 니켈막을 형성한 후, Cu-Ni-P로 이루어지는 합금 조화층을 형성하는 경우에 적용되는 이외, 땜납 범프를 형성하기 전의 공정에서 땜납 범프를 형성하기 위한 금속층으로서, 니켈막상에 Au막을 형성할 때에도 적용된다.
다음에, 제8군의 본 발명의 제2 발명의 다층 프린트 배선기판의 제조방법에 대해 설명한다.
제8군의 본 발명의 제2 발명의 다층 프린트 배선기판의 제조방법은 ① 하층 도체 회로가 형성된 기판상에 층간 수지 절연층을 형성하고, 상기 층간 수지 절연층에 비아 홀용 개구를 형성하는 공정, ② 상기 층간 수지 절연층상에 금속막을 형성하는 공정, ③ 상기 금속막상에 도금 레지스트를 형성하는 공정, ④ 전기 도금을 실시한 후, 니켈막을 형성하여 상기 도금 레지스트사이에 전기 도금막 및 니켈막을 형성하는 공정, ⑤ 상기 도금 레지스트를 제거한 후, 상기 도금 레지스트하에 존재하는 상기 금속막을 에칭 제거하여 상층 도체 회로 및 비아 홀을 형성하는 공정 및 ⑥ 상기 상층 도체 회로상에 Cu-Ni-P 합금으로 이루어지는 조화층을 형성하는 공정을 포함하는 다층 프린트 배선기판의 제조방법으로서, 상기 ⑤의 공정을 종료한 후, 상기 니켈막상에 존재하는 산화막을 2.0∼10.0mol/l의 농도를 가지는 환원성 산의 수용액에 의해 제거하는 것에 특징이 있다.
이러한 제8군의 본 발명의 구성에 의하면, 상기 농도의 환원성 산을 사용함으로써, 상기 니켈막상에 존재하는 산화막을 완전히 제거할 수 있으므로, 그 위에 Cu-Ni-P 합금 조화층을 형성하면, 2개의 금속층이 산화막을 통하지 않고 직접 접촉하게 되고, 이때문에, 하층의 니켈막 등과의 밀착성이 뛰어난 조화층을 형성할 수 있다.
제8군의 본 발명의 제2 발명의 다층 프린트 배선기판에 있어서는, 수지 기판 으로서 수지 기판상에 직접 도체 회로가 형성된 기판을 사용하고, 그 위에 수지 절연층과 도체 회로를 각각 1층 형성해도 되고, 2층 이상 형성해도 된다. 또한, 도체 회로가 형성되지 않은 수지기판을 사용하여, 그 위에 수지 절연층과 도체 회로를 각각 2층 이상 형성해도 된다. 또한, 상기 수지 절연층과 상기 도체 회로는 수지 기판의 일면에 형성해도 되고, 양면에 형성해도 된다.
이하, 제8군의 본 발명의 제2 발명의 다층 프린트 배선기판을 제조하는 방법의 일례를 설명한다.
(1) 우선, 수지 기판의 표면에 하층 도체 회로를 가지는 배선 기판을 제작한다.
이 때, 제1군의 본 발명 또는 제2군의 본 발명에 기재한 방법과 동일한 방법을 이용하여 배선 기판을 제작할 수 있다.
(2) 상기 (1)에서 제작한 하층 도체 회로를 가지는 배선 기판의 양면에 수지 절연층을 형성한다. 이 수지 절연층은 다층 프린트 배선기판의 층간 수지 절연층으로서 기능한다.
상기 수지 절연층(이하, 층간 수지 절연층이라고 한다)을 구성하는 재료로는, 예컨대, 열경화성 수지, 열가소성 수지 또는 이들 복합 수지 등을 들 수 있다.
제8군의 본 발명으로는 상기 층간 수지 절연층으로서 무전해 도금용 접착제를 이용하는 것이 바람직하다. 이 무전해 도금용 접착제는 경화처리된 산 또는 산화제에 가용성의 내열성 수지입자가 산 또는 산화제에 난용성의 미경화 내열성 수지중에 분산되어 이루어지는 것이 최적이다. 산 또는 산화제의 용액으로 처리함으 로써, 내열성 수지 입자가 용해 제거되어, 이 접착제층의 표면에 목이 좁은 병형상의 앵커로 이루어지는 조화면을 형성할 수 있기 때문이다.
상기 무전해 도금용 접착제에 있어서, 특히 경화 처리된 상기 내열성 수지 입자로는 ① 평균 입자 직경이 10㎛ 이하인 내열성 수지 분말, ② 평균 입자 직경이 상대적으로 큰 입자와 평균 입자 직경이 상대적으로 작은 입자를 혼합한 입자가 바람직하다. 이들은 보다 복잡한 앵커를 형성할 수 있기 때문이다.
사용할 수 있는 내열성 수지로는 예컨대, 에폭시 수지, 폴리이미드 수지, 에폭시 수지와 열가소성 수지와의 복합체 등을 들 수 있다. 복합시키는 열가소성 수지로는 예컨대, 폴리에테르술폰(PES) 등을 들 수 있다. 또한, 산이나 산화제의 용액에 용해하는 내열성 수지 입자로는 예컨대, 에폭시 수지(특히 아민계 경화제로 경화시킨 에폭시 수지가 좋다), 아미노 수지 등을 들 수 있다.
(3) 다음에, 형성한 층간 수지 절연층에 하층 도체 회로와의 전기적 접속을 확보하기 위해 비아 홀용 개구를 형성한다.
상기 무전해 도금용 접착제를 이용한 경우는 노광, 현상하고 나서 열경화함으로써, 또한, 열경화성 수지를 이용한 경우는 열경화한 후 레이저 가공함으로써, 상기 층간 수지 절연층에 비아 홀용의 개구를 형성한다.
(4) 다음에, 상기 층간 수지 절연층의 표면을 조화한다. 상기 무전해 도금용 접착제를 이용한 경우, 상기 층간 수지 절연층의 표면에 존재하는 산이나 산화제에 가용성의 수지 입자를 산 또는 산화제에 의해 용해 제거하고, 무전해 도금용 접착제층의 표면을 조화한다.
여기서, 상기 산으로는 예컨대, 인산, 염산, 황산 등의 광산: 개미산, 초산 등의 유기산 등을 들 수 있는데, 특히 유기산을 이용하는 것이 바람직하다. 유기산을 이용하면, 조화 처리시, 비아 홀로부터 노출되는 금속 도체층을 부식시키기 어렵기 때문이다.
한편, 상기 산화제로는 크롬산, 과망간산염(과망간산칼륨 등)의 수용액을 이용하는 것이 바람직하다.
(5) 다음에, 층간 수지 절연층 표면을 조화한 배선 기판에 촉매핵을 부여한다.
촉매핵의 부여에는 귀금속 이온이나 귀금속 콜로이드 등을 이용하는 것이 바람직하고, 일반적으로는 염화 팔라듐이나 팔라듐 콜로이드를 사용한다. 또한, 촉매핵을 고정하기 위해 가열처리를 행하는 것이 바람직하다. 이러한 촉매핵으로는 팔라듐이 바람직하다.
(6) 다음에, 촉매핵을 부여한 층간 수지 절연층의 표면에 무전해 도금을 실시하고, 조화면 전면에 무전해 도금막을 형성한다. 무전해 도금막의 두께는 0.5∼5㎛이 바람직하다.
다음에, 무전해 도금막상에 도금 레지스트를 형성한다.
(7) 다음에, 도금 레지스트 비형성부에 5∼20㎛의 두께의 전기 도금을 실시하고, 상층 도체 회로 및 비아 홀을 형성한다.
또한, 전기 도금후에, 전해 니켈 도금, 무전해 니켈 도금, 또는 스퍼터로부터 선택되는 적어도 하나의 방법에 의해 니켈막을 형성한다. 상기 니켈막상에는 Cu-Ni-P로 이루어지는 합금 도금이 석출되기 쉽기 때문이다. 또한, 니켈막은 메탈 레지스트로서 작용하기 때문에, 이 후의 에칭 공정에서도 과잉 에칭을 방지한다고 하는 효과를 가진다.
여기서, 상기 전기 도금으로는 구리도금을 이용하는 것이 바람직하다.
또한, 도금 레지스트를 제거한 후, 그 도금 레지스트 밑에 존재하는 무전해 도금막을 황산과 과산화수소의 혼합액이나 과황산 나트륨, 과황산 암모늄 등의 수용액으로 이루어지는 에칭액으로 용해 제거하여, 독립된 상층 도체 회로로 한다.
(8) 다음에, 상기 무전해 니켈 도금막상에 존재하는 산화막을 2.0∼10.0mol/l의 농도를 가지는 환원성 산의 수용액에 의해 제거한다. 상기 황산과 과산화수소의 혼합액 등의 에칭액으로는 니켈막상의 산화막을 제거할 수 없기 때문이다.
(9) 다음에, 산화막이 제거된 기판을 도금액에 침지하여, 상기 상층 도체회로상에 다공질인 Cu-Ni-P 합금 조화층을 형성한다.
(10) 다음에, 이 기판상에 층간 수지 절연층으로서, 예컨대, 무전해 도금용 접착제층을 형성한다.
(11) 또한, 상기 (3)∼(9)의 공정을 반복하여 상층의 상층 도체 회로를 형성하고, 예컨대, 일면 3층의 6층 양면 다층 프린트 배선기판을 얻는다.
제9군의 본 발명의 다층 프린트 배선기판은 하층 도체 회로가 형성된 기판상에, 층간 수지 절연층과 상층 도체 회로가 순차 적층 형성되어 다층화된 다층 프린트 배선기판으로, 적어도 상기 하층 도체 회로(이하, 간단히 도체 회로라고 한다. 또한, 후술하는 금속층은 상층 도체 회로에 형성되어 있어도 되므로, 이하의 설명에서는 특별한 설명이 없는한 도체 회로에 하층 도체 회로, 상층 도체 회로의 양쪽을 포함하는 것으로 한다)의 표면에는 이온화 경향이 주석과 동일하던가 그보다 크고, 알루미늄과 동일하던가 그보다 작은 금속 및 귀금속의 군에서 선택되는 적어도 1종의 금속으로 이루어지는 금속층이 형성되고, 그 금속층상에 Cu-Ni-P 합금 등으로 이루어지는 조화층이 형성되어 있는 것에 특징이 있다.
이러한 제9군의 본 발명의 구성에 의하면, 상기 도체 회로의 표면에는 이온화 경향이 주석과 동일하던지 그보다 크고, 알루미늄과 동일하던지 그보다 작은 금속 및 귀금속의 군에서 선택되는 적어도 1종의 금속으로 이루어지는 금속층이 형성되어 있으므로, 도체 회로 표면의 조화층이 노출된 기판을 산 등에 의해 처리할 시에, 도체 회로를 구성하는 동과 Cu-Ni-P 합금 등의 조화층 사이의 국부 전지 반응이 억제되어, 도체 회로의 용해가 저지된다.
또한, 특히, 상기 금속층의 표면에 도금에 의해 조화층을 형성할 때, Cu-Ni-P 합금 등의 금속이 석출되기 쉽고, 도금액이 열화되어도, 도금의 미석출은 생기지 않아, 확실하게 도체 회로상에 Cu-Ni-P로 이루어지는 침형상 또는 다공질상의 합금 등의 조화층을 형성할 수 있다.
또한, 상기 금속층은 구리로 이루어지는 도체 회로의 에칭 마스크로서도 기능하므로, 도체 회로의 과잉 에칭을 방지할 수 있다.
상기 금속층은 도체 회로의 표면 또는 표면 및 측면에 형성된다. 또한, 상기 금속층 및 조화층은 모든 도체 회로에 형성될 필요는 없다. 따라서, 예컨대, 최상 층의 도체회로에는 상기 금속층 및 조화층이 형성되지 않은 경우도 있다.
상기 금속층에 이용되는 금속으로는 상기한 알루미늄, 크롬, 철, 아연, 니켈, 코발트, 주석 이외에, 예컨대, 금, 은, 백금, 팔라듐 등의 귀금속을 들 수 있다. 따라서, 상기 금속층에는 상기 금속 및 상기 귀금속에서 선택되는 적어도 1종의 금속을 이용할 수 있다.
상기 금속층의 두께는 0.1∼3㎛이 바람직하다. 0.1㎛미만에서는 국부전지반응을 억제할 수 없고, 3㎛보다 두꺼운 경우는 도체 회로 자체의 두께가 두꺼워져, 층간 수지 절연층도 두꺼워지므로, 작은 직경의 비아 홀을 형성하는 것이 곤란해진다. 층간 수지 절연층의 두께가 얇은 쪽이 작은 직경의 비아 홀을 형성하기 쉽기 때문이다.
Cu-Ni-P로 이루어지는 침형상 또는 다공질상의 합금 등의 조화층은 그 전체의 두께가 1∼7㎛인 것이 바람직하다.
상기 두께로 한 경우, 층간 수지 절연층의 간격 및 도체 회로의 간격을 종래의 다층 프린트 배선기판에 비해 작게 설정할 수 있어, 다층 프린트 배선기판의 고밀도화 및 경량화를 도모할 수 있기 때문이다.
Cu-Ni-P 합금 등의 조화층의 형상은 침형상 또는 다공질상이 바람직하다. 상기 조화층을 도금 처리에 의해 형성할 때, 상기 조화층의 형상은 계면활성제의 종류 등에 따라 변화하지만, 침형상 또는 다공질상의 조화층을 형성할 수 있는 조건을 선택할 필요가 있다.
제9군의 본 발명에서는 조화층으로서 Cu-Ni-P로 이루어지는 침형상 또는 다 공질상의 합금 이외에 Cu-Ce-P로 이루어지는 요철 도금이나 구리 노들(nodule) 도금을 형성 할 수 있다.
구리 노들 도금을 형성하는 경우, 도금액으로서, 예컨대, 22∼38g/l의 구리화합물, 10∼20g/l의 복합화제(complexing agent), 150∼250g/l의 피로인산염, 5∼10g/l의 질산염, 1∼3g/l의 암모니아, 10∼25g/l의 오소인산염을 포함하는 수용액을 사용할 수 있다. 복합화제는 EDTA나 로셀염 등을 사용할 수 있다.
제9군의 본 발명에서 Cu-Ni-P 합금의 조화층의 표면에는 이온화 경향이 구리보다 크고 또한 티탄 이하인 금속, 또는, 귀금속으로 이루어지는 피복층(이하, 조화층 피복층이라고 한다)이 형성되어 있는 것이 바람직하다. 또한, 이 조화층 피복층의 두께는 0.1∼2㎛이 바람직하다.
이들 금속의 조화층 피복층이 형성됨으로써, 전해질 용액과 조화층과의 직접적 접촉을 방지할 수 있다. 또한, 이들 금속층 자체가 산화되어, 치밀한 산화막이 형성되므로, 조화층이나 도체 회로의 용해를 방지할 수 있다.
이온화 경향이 구리보다 크고 티탄 이하인 금속으로는 예컨대, 티탄, 알루미늄, 아연, 철, 인듐, 탈륨, 코발트, 니켈, 주석, 납, 비스머스 등을 들 수 있다. 또한, 상기 귀금속으로는 예컨대, 금, 은, 백금, 팔라듐 등을 들 수 있다. 따라서, 상기 조화층 피복층에는 상기 금속 및 상기 귀금속에서 선택되는 적어도 1종을 이용할 수 있다. 이들 금속중에서는 특히 주석이 바람직하다. 주석은 무전해 치환도금에 의해 얇은 층을 형성할 수 있어, 조화층의 요철에 따라 석출 형성시킬 수 있기 때문이다.
상기 금속으로서 주석을 이용하는 경우에는 보로플루오르화주석 티오요소액 또는 염화주석 티오요소를 포함하는 액을 사용한다. 이 경우, Cu-Sn의 치환 반응에 의해 0.1∼2㎛ 정도의 Sn층이 형성된다. 또한, 귀금속을 이용하는 경우에는 스퍼터나 증착 등의 방법이나 간단한 치환 타입의 도금액에 의해 도금 처리하는 방법 등을 채용할 수 있다.
제9군의 본 발명에 있어서 도체 회로 표면에 형성하는 금속층은 전기도금, 무전해 도금, 스퍼터링, 증착법 등에 의해 형성할 수 있다.
무전해 니켈 도금을 실시할 때, 전기 니켈 도금을 실시할 때, 무전해 주석 도금을 실시할 때, 무전해 코발트 도금을 실시할 때 및 무전해 팔라듐 도금을 실시할 때는 제3군의 본 발명과 동일한 방법을 사용할 수 있다.
전해 크롬 도금을 실시할 때는, 250∼350g/l의 무수 크롬산, 12∼20g/l의 규소플루오르화 나트륨 및 0.1∼0.5g/l의 황산을 포함하는 수용액을 도금 조로 하고, 이 도금 조에 기판을 침지한 후, 10∼30A/dm2의 전류밀도로 통전하면 된다.
또한, 알루미늄으로 이루어지는 상기 금속층을 형성할 때는, 도금을 실시하는 것이 곤란하므로, 스퍼터링로 상기 금속층을 형성한다.
무전해 아연 도금을 실시할 때는, 100∼800g/l의 수산화나트륨 및 50∼200g/l의 산화아연을 포함하는 수용액을 사용하여, 상온에서 도금 처리를 실시한다.
전기 철 도금을 실시할 때는, 100∼400g/l의 황산 제1철 및 50∼200g/l의 황 산암모늄을 포함하는 수용액을 도금 조로 하고, 이 도금 조에 기판을 침지한 후, 6∼10A/dm2의 전류밀도로 통전하면 된다.
다음에, 제9군의 본 발명에 있어서, 도체 회로의 표면에 Cu-Ni-P 합금의 도금층 등을 석출 성장시켜, 조화층을 형성하기 위한 도금 방법에 대해 설명한다.
제9군의 본 발명에서는 하층 도체 회로가 형성된 기판을 예컨대, 복합화제, 구리화합물, 니켈화합물, 차아인산염, 아세틸렌 함유 폴리옥시에틸렌계 계면활성제로 이루어지는 도금 수용액중에 침지하여, 기판에 진동 또는 요동을 주는 방법에 의해, 또는, 금속 이온을 공급함으로써 Cu-Ni-P로 이루어지는 침형상 또는 다공질상의 합금을 석출성장시켜, 피복층과 조화층으로 구성한 합금 조화층을 형성한다. 또한, 도금 수용액은 구리 이온 농도, 니켈 이온 농도, 차아인산 이온 농도, 복합화제 농도가 각각 0.007∼0.160mol/l, 0.001∼0.023mol/l, 0.1∼1.0mol/l, 0.01∼0.2mol/l로 되도록 조정해 두는 것이 바람직하다.
상기 복합화제로는 예컨대, 구연산, 주석산, 사과산, EDTA, 쿼드롤, 글리신 등을 들 수 있다.
아세틸렌 함유 폴리옥시에틸렌계 계면활성제로는 상기의 (2)식 또는 (3)식과 같은 구조를 가지는 것을 사용하는 것이 알맞다. 이러한 계면활성제로는 예컨대, 2,4,7,9-테트라메틸-5-데신-4,7-디올, 3,6-디메틸-4-옥틴-3, 6-디올 등의 알킨디올 등을 들 수 있다. 이들 시판품으로는 예컨대, 日信化學工業 제의 사피놀 104(다공질상), 440, 465, 485(모두 침형상) 등을 들 수 있다.
이러한 무전해 도금액으로부터 석출되는 Cu-Ni-P 합금은 그 표면이 침형상 혹은 다공질상이 된다. 다공질 합금의 경우는 그 미세 구멍의 수는 1㎠당 100,000∼1,000,000의 범위내에 있고, 일반적으로는 3,000,000∼300,000,000의 범위에 포함되는 것이다. 또한, 그 미세 구멍의 직경은 0.01∼100㎛의 범위내, 일반적으로는 0.1∼10㎛의 범위에 포함되는 것이다.
제9군의 본 발명의 다층 프린트 배선기판에서는 상기 도체 회로상에 형성되는 층간 수지 절연층으로서 무전해 도금용 접착제를 이용하는 것이 바람직하다. 이 무전해 도금용 접착제는 경화처리된 산 또는 산화제에 가용성의 내열성 수지입자가 산 혹은 산화제에 난용성의 미경화 내열성 수지중에 분산되어 이루어지는 것이 적합하다. 산 혹은 산화제의 용액으로 처리함으로써, 내열성 수지 입자가 용해 제거되고, 이 접착제층의 표면에 목이 좁은 병형상의 앵커로 이루어지는 조화면을 형성할 수 있기 때문이다.
상기 무전해 도금용 접착제에 있어서, 특히 경화 처리된 상기 내열성 수지 입자로는 (1) 평균 입자 직경이 10㎛이하인 내열성 수지분말, (2) 평균 입자 직경이 상대적으로 큰 입자와 평균 입자 직경이 상대적으로 작은 입자를 혼합한 입자가 바람직하다. 이들은 보다 복잡한 앵커를 형성할 수 있기 때문이다.
사용할 수 있는 내열성 수지로는, 예컨대, 에폭시 수지, 폴리이미드수지, 에폭시 수지와 열가소성 수지와의 복합체 등을 들 수 있다. 복합시키는 열가소성 수지로는, 예컨대, 폴리에테르슬폰(PES) 등을 들 수 있다. 또한, 산이나 산화제의 용액에 용해하는 내열성수지 입자로는 예컨대, 에폭시 수지(특히 아민계 경화제로 경 화시킨 에폭시 수지가 좋다), 아미노 수지를 들 수 있다.
또한, 제9군의 본 발명에서 사용되는 솔더 레지스트로는, 예컨대, 에폭시 수지 아크릴레이트 및 이미다졸 경화제로 이루어지는 것을 들 수 있다.
다음에, 제9군의 본 발명의 다층 프린트 배선기판을 제조하는 한 방법에 대해 설명한다.
(1) 우선, 코어 기판의 표면에 내층 구리패턴(하층 도체회로)를 형성한 배선 기판을 제작한다.
이 코어 기판에의 하층 도체회로의 형성은 구리부착 적층판을 에칭하여 행하던지, 또는, 이하의 방법에 의해 행한다. 즉, 유리 에폭시 기판, 폴리이미드 기판, 세라믹 기판, 금속 기판 등의 기판상에 무전해 도금용 접착제의 층을 형성하고, 이어서 이 접착제층 표면을 조화한 후, 전해도금에 의해 도체층을 형성하여, 이 도체층을 에칭하여 하층 도체 회로를 형성한다.
또한, 코어 기판에는 스루 홀이 형성되고, 이 스루 홀을 통하여 표면과 이면의 배선층이 전기적으로 접속되어 있다.
또한, 스루 홀 및 코어 기판의 하층 도체 회로사이에는 수지가 충전되어, 평활성이 확보되어도 된다.
특히 제9군의 본 발명에서는 코어 기판의 하층 도체 회로 표면, 스루 홀의 랜드 표면에는 전술한 바와같이 알루미늄, 크롬, 철, 아연, 니켈, 코발트, 주석 및 귀금속에서 선택되는 적어도 1종의 금속으로 이루어지는 금속층, 그 금속층상에 침형상 또는 다공질상의 Cu-Ni-P 합금 등으로 이루어지는 조화층을 형성한다. 또한, 필요에 따라 상기 조화층상에 전술한 조화층 피복층을 형성한다.
(2) 다음에, 상기 (1)에서 제작한 배선기판상에, 층간 수지 절연층을 형성한다. 특히 본 발명에서는 층간 수지 절연층의 재료로서 전술한 무전해 도금용 접착제를 이용하는 것이 바람직하다.
(3) 형성한 무전해 도금용 접착제층을 건조시킨 후, 필요에 따라 비아 홀용의 개구를 형성한다. 감광성 수지의 경우는 노광, 현상하고 나서 열경화시킴으로써, 또한, 열경화성 수지의 경우는 열경화한 후 레이저 가공함으로써, 상기 층간 수지 절연층에 비아 홀용 개구를 형성한다.
(4) 다음에, 경화된 상기 무전해 도금용 접착제층(층간 수지 절연층)의 표면에 존재하는 산이나 산화제에 가용성의 수지 입자를 산 또는 산화제에 의해 용해제거하고, 무전해 도금용 접착제층의 표면을 조화한다.
여기서, 상기 산으로서는 예컨대, 인산, 염산, 황산 등의 광산; 개미산, 초산 등의 유기산 등을 들 수 있는데, 특히 유기산을 이용하는 것이 바람직하다. 유기산을 이용하면, 조화 처리시, 비아 홀로부터 노출되는 금속 도체층을 부식시키기 어렵기 때문이다.
한편, 상기 산화제로는 크롬산, 과망간산염(과망간산 칼륨 등)의 수용액을 이용하는 것이 바람직하다.
(5) 다음에, 층간 수지 절연층 표면을 조화한 배선 기판에 촉매핵을 부여한다.
촉매핵의 부여에는 귀금속 이온이나 귀금속 콜로이드 등을 이용하는 것이 바 람직하고, 일반적으로는 염화 팔라듐이나 팔라듐 콜로이드를 사용한다. 또한, 촉매핵을 고정하기 위해 가열처리를 하는 것이 바람직하다. 이러한 촉매핵으로는 팔라듐이 바람직하다.
(6) 다음에, 촉매핵을 부여한 층간 수지 절연층의 표면에 무전해 도금을 실시하고, 조화면 전면에 무전해 도금막을 형성한다. 무전해 도금막의 두께는 0.5∼5㎛이 바람직하다.
다음에, 무전해 도금막상에 도금 레지스트를 형성한다.
(7) 다음에, 도금 레지스트 비형성부에 5∼20㎛의 두께의 전기도금을 실시하고, 상층 도체 회로 및 비아 홀을 형성한다.
여기서, 상기 전기도금으로는 구리도금을 이용하는 것이 바람직하다.
또한, 금속층 및 무전해 도금막을 에칭할 때의 레지스트층으로서의 알루미늄, 크롬, 철, 아연, 니켈, 코발트, 주석, 및 귀금속에서 선택되는 적어도 1종의 금속으로 이루어지는 금속층을 형성한다.
또한, 도금 레지스트를 제거한 후, 그 도금 레지스트밑에 존재하고 있던 무전해 도금막을 황산과 과산화수소의 혼합액이나 과황산나트륨, 과황산암모늄 등의 수용액으로 이루어지는 에칭액으로 용해제거하여, 독립된 도체 회로로 한다.
구리 등으로 이루어지는 상층 도체 회로는 알루미늄, 크롬, 철, 아연, 니켈, 코발트, 주석 및 귀금속에서 선택되는 적어도 1종의 금속으로 이루어지는 금속층이 레지스트층으로서 형성되어 있기 때문에 에칭되지 않는다.
또한, 알루미늄, 크롬, 철, 아연, 니켈, 코발트, 주석 및 귀금속에서 선택되 는 적어도 1종의 금속으로 이루어지는 금속층은 독립된 상층 도체 회로 및 비아 홀을 형성한 후, 상층 도체 회로 및 비아 홀의 상면 및 측면에 형성해도 된다.
(8) 이어서 알루미늄, 크롬, 철, 아연, 니켈, 코발트, 주석 및 귀금속에서 선택되는 적어도 1종의 금속으로 이루어지는 금속층이 형성된 상층 도체 회로상에 Cu-Ni-P 합금 등으로 이루어지는 조화층을 형성한다.
상기 금속층의 표면은 산화 환원 반응이 생기기 쉬우므로, Cu-Ni-P로 이루어지는 합금 도금 등이 석출되기 쉽다.
(9) 다음에, Cu-Ni-P 합금의 조화층의 표면에는 이온화 경향이 구리보다 크고 또한 티탄 이하인 금속 또는 귀금속으로 이루어지는 조화층 피복층을 형성한다.
(10) 이 후, 상기 조화층 피복층이 형성된 기판상에 층간 수지 절연층으로서, 무전해 도금용 접착제층을 형성한다.
(11) 또한, 상기 (3)∼(10)의 공정을 반복하여 상층의 상층 도체 회로를 형성하고, 예컨대, 일면 3층의 6층 양면 다층 프린트 배선기판을 얻는다.
상기 (3)∼(10)의 공정 중, 비아 홀용 개구를 형성한 후, 표면을 크롬산으로 조화하는데, 크롬산 처리로도 도체 회로의 용해를 방지할 수 있다.
또한, 이상의 설명은 세미-애디티브법이라고 불리는 방법에 의해 다층 프린트 배선기판을 제조하는 예인데, 무전해 도금용 접착제층을 조화한 후, 촉매핵을 부여하여, 도금 레지스트를 형성하고, 무전해 도금을 행하여 도체 회로를 형성하는 소위 풀-애디티브법에도 적용하는 것이 가능하다.
제10군의 본 발명의 다층 프린트 배선기판의 제조방법은 도체 회로를 형성한 후, 조화 처리를 실시하여 도체 회로상에 조화면을 형성하고, 상기 조화면을 가지는 도체 회로를 층간 수지 절연층에 의해 피복한 후, 비아 홀용 개구를 형성하는 공정을 반복하여 절연성 기판상에 층간 수지 절연층을 끼운 다수층으로 이루어지는 도체 회로를 형성하는 다층 프린트 배선기판의 제조방법에 있어서, 도체 회로상에 조화면을 형성한 후, 산화 처리를 실시함으로써, 상기 조화면의 표면 전체에 산화막을 형성하고, 그 후, 층간 수지 절연층을 형성하는 것에 특징이 있다.
제10군의 본 발명의 구성에 의하면, 도체 회로상에 조화면을 형성한 후, 기판을 가열 처리하는 등의 간단한 방법으로, 이들 표면 전체에 산화막을 형성할 수 있으므로, 다층 프린트 배선기판의 제조공정을 간략화할 수 있고, 또한, 하층의 도체회로와의 밀착성이 뛰어난 비아 홀을 형성할 수 있으며, 비아 홀과 도체 회로와의 접속 신뢰성이 충분히 확보된 다층 프린트 배선기판을 제조할 수 있다.
도49(a)∼(c)는 본 발명의 산화막의 형성 공정을 도시하는 단면도이고, 도50 (a)∼(c)은 종래의 산화막의 형성 공정을 도시하는 단면도이다.
제10군의 본 발명에서는 도49에 도시하는 바와같이, 도체 회로(105)상에 조화층(111)을 형성한 후(도49 (a) 참조), 조화층(111)(조화면)의 표면 전체에 산화막(118)을 형성하고(도49(b) 참조), 그 후 층간 수지 절연층(102) 및 비아 홀(106)을 형성한다(도49(c) 참조).
상기 공정에 의해 형성된 산화막(118)은 층간 수지 절연층(102)으로 피복되는 부분 및 층간 수지 절연층(102)로부터 노출되는 부분의 전체를 덮고 있어, 조화액이 접촉해도 국부 전지반응이 발생하지 않는다. 이 때문에, 산화제 등에 대해 내 식성을 가지고, 후공정에서의 산 세정 등에 있어서 산성 용액 등과 도체 회로 표면이 접촉된 경우에도, 도체 회로(105)의 표면(조화층)이 용해되어, 공백 등이 발생하지 않는다.
또한, 종래도 도체 회로(105)상에 조화층(111)을 형성한 후(도50(a) 참조), 이 도체 회로(105)상에 층간 수지 절연층(102)을 형성하여, 비아 홀용 개구(106)를 형성하고(도50(b) 참조), 층간 수지 절연층(102)을 완전히 경화시키기 위해 150℃에서 열경화시키는 경우가 있었다.
그러나, 이러한 층간 수지 절연층(102)을 경화시킬 때의 가열로는 비아 홀용 개구(106)만이 산화되어 산화막(118)이 형성되므로, 조화액이 층간 수지 절연층(102)으로부터 침투하면, 산화막(118)과 도체 회로(105)와의 사이에서 국부전지가 발생해 공백(119)이 발생되어 버린다(도50(c) 참조).
도체 회로상에 조화면을 형성하는 방법으로는 특별히 한정되지 않고, 에칭 처리, 흑화 환원 처리, 도금 처리 등을 들 수 있다.
상기 에칭 처리 방법으로는 예컨대, 제2 구리 복합체 및 유기산으로 이루어지는 에칭액을 산소 공존화로 작용시키는 방법을 들 수 있고, 도금 처리 방법으로는 예컨대, 무전해 도금에 의해 Cu-Ni-P 합금으로 이루어지는 침형상 또는 다공질상의 조화층을 형성하는 방법 등을 들 수 있다.
상기 도금 처리나 에칭 등의 방법에 의해 도체 회로상에 조화면을 형성한 후, 상기 조화면의 표면에 산화막을 형성하는 방법으로는 특별히 한정되지 않고, 산화제 등을 포함하는 용액을 도체 회로 표면과 접촉시키는 방법을 이용해도 되는 데, 상기 공정을 거친 기판을 대기 분위기하, 80∼200℃에서 10분∼3시간 가열함으로써 산화처리를 실시하고, 상기 조화면의 표면 전체에 산화막을 형성하는 방법이 간단하고, 치밀한 산화막을 형성할 수 있는 점에서 바람직하다.
산화 처리의 온도는 130∼160℃가 보다 바람직하고, 산화 처리 시간은 10∼180초가 보다 바람직하다.
상기 산화처리에 의해, 0.01∼0.2㎛ 정도의 두께의 산화막이 그 표면에 형성되고, 조화면의 형상은 거의 그대로 유지된다.
또한, 이 산화막은 산화제 등에 대해 내식성을 가지므로, 도체 회로의 표면에 Sn 등의 금속 피복층을 형성하지 않아도, 후공정에서 기판을 산 세정할 때나, 비아 홀용 개구를 형성한 층간 수지 절연층 표면을 크롬산 등으로 조화 처리할 때, 도체 회로 표면이 용해되어 공백이 발생하는 일이 없다.
따라서, 표면에 산화막이 형성된 도체 회로상에, 상기 도체회로와의 밀착성이 뛰어난 층간 수지 절연층을 형성할 수 있다.
또한, 이 층간 수지 절연층에 비아 홀용 개구를 형성한 후, 비아 홀을 형성하면, 형성되는 비아 홀은 아래의 도체 회로와의 밀착성이 뛰어나게 된다.
제10군의 본 발명의 다층 프린트 배선기판은 그 표면이 조화면에 의해 구성되는 도체 회로가 형성된 기판상에 층간 수지 절연층이 형성되고, 상기 층간 수지 절연층에 비아 홀용 개구가 형성되며, 또한, 상기 비아 홀용 개구에 도전체가 형성되어 비아 홀을 구성하여 이루어지는 다층 프린트 배선기판에 있어서, 상기 조화면에 의해 구성되는 도체 회로 표면에는 상기 산화막으로 이루어지는 피복층이 형성 되어 있는 것에 특징이 있다.
제10군의 본 발명의 구성에 의하면, 상기 조화면에 의해 구성되는 도체 회로 표면에는 상기 산화막으로 이루어지는 피복층이 형성되어 있고, 이 산화막은 도체 회로 표면의 전체가 산화되어 형성된 것이므로, 치밀하고, 이 산화막을 가지는 도체회로상에 비아 홀을 형성해도, 산화막이 박리되는 일이 없다.
따라서, 이 도체 회로상에 형성된 비아 홀은 상기 도체 회로와의 밀착성이 우수하고, 히트 사이클 등의 온도 변화에 대해서도 내구성을 가지며, 박리 등이 발생하지 않는다.
다음에, 제10군의 본 발명의 다층 프린트 배선기판을 제조하는 방법을 세미-애디티브법을 예로 들어 설명한다.
(1) 먼저, 코어 기판의 표면에 내층 구리패턴(하층 도체 회로)이 형성된 기판을 제조한다.
이 코어 기판에 대한 도체 회로를 형성할 때에는 구리부착 적층판을 특정 패턴형상으로 에칭하는 방법, 유리 에폭시 기판, 폴리이미드 기판, 세라믹 기판, 금속 기판 등의 기판에 무전해 도금용 접착층을 형성하고, 이 무전해 도금용 접착제층 표면을 조화하여 조화면으로 한 후, 무전해 도금을 실시하는 방법 또는 상기 조화면 전체에 무전해 도금을 실시하고, 도금 레지스트를 형성하여, 도금 레지스트 비형성 부분에 전해 도금을 실시한 후, 도금 레지스트를 제거하고, 에칭 처리를 행하여, 전해 도금막과 무전해 도금막으로 이루어지는 도체 회로를 형성하는 방법(세미-애디티브법) 등을 이용할 수 있다.
통상, 기판상에 도체 회로를 형성한 후, 스루 홀 및 코어 기판의 도체 회로사이에 도금된 스루 홀에 에폭시 수지 등의 저점도의 수지 충전제를 충전한 후, 수지층 및 도체 회로를 연마하여 수지층과 도체 회로의 평활성을 확보하는데, 상기 수지 충전제를 충전하기 전에 도체 회로의 표면에 조화면을 형성한다.
또한, 코어 기판에는 스루 홀이 형성되고, 이 스루 홀을 통하여 표면과 이면의 배선층이 전기적으로 접속되는 것이 바람직하다.
상기 조화면은 연마처리, 에칭처리, 흑화 환원처리 및 도금처리 중 어느 한 방법에 의해 형성되는 것이 바람직하다.
이들 처리 중, 흑화 환원처리를 행할 때에는, NaOH(20g/l), NaClO2(50g/l), Na3PO4(15.0g/l)을 포함하는 수용액으로 이루어지는 흑화 조(bath)(산화 조) 및 NaOH(2.7g/l), NaBH4(1.0g/l)을 포함하는 수용액으로 이루어지는 환원 조를 이용하여 조화면을 형성하는 방법이 바람직하다.
또한, 도금처리에 의해 조화층을 형성할 때에는 황산구리(1∼40g/l), 황산니켈(0.1∼6.0g/l), 구연산(10∼20g/l), 차아인산 나트륨(10∼100g/l), 붕산(10∼40g/l), 계면활성제(日信化學工業社제, 사피놀 465)(0.01∼10g/l)를 포함하는 pH=9의 무전해 도금 조로 무전해 도금을 실시하고, Cu-Ni-P 합금으로 이루어지는 조화층을 형성하는 방법이 바람직하다.
이 범위에서 석출하는 피막의 결정 구조는 침형상 구조로 되어, 앵커 효과가 우수하기 때문이다. 이 무전해 도금 조에는 상기 화합물에 더하여 복합화제나 첨가 제를 부가해도 된다.
또한, 에칭 처리 방법으로는 제2 구리 복합체 및 유기산을 포함하는 에칭액을 산소 공존하에서 작용시키고, 도체 회로 표면을 조화하는 방법을 들 수 있다.
이 경우, 하기의 식 (7) 및 식 (8)의 화학 반응에 의해 에칭이 진행한다.
Figure 112001006822036-pct00007
(식 중, A는 복합화제(킬레이트제로서 사용), p는 배위수를 표시한다.)
상기 제2 구리복합체로는 아졸류의 제2 구리복합체가 바람직하다. 이 아졸류의 제2 구리복합체는 금속구리 등을 산화하는 산화제로서 작용한다. 아졸류로는 예를 들면 디아졸, 트리아졸, 테트라졸을 들 수 있다. 이들 중에서도 이미다졸, 2-메틸이미다졸, 2-에틸이미다졸, 2-에틸-4-메틸이미다졸, 2-페닐이미다졸, 2-운데실이미다졸 등이 바람직하다. 상기 에칭액 중의 아졸류의 제2 구리복합체의 함유량은 1∼15중량%가 바람직하다. 용해성 및 안정성이 우수하고, 또 촉매핵을 구성하는 Pd 등의 귀금속도 용해시킬 수 있기 때문이다.
또, 산화구리를 용해시키기 위해, 유기산을 아졸류의 제2 구리복합체에 배합한다. 상기 유기산의 구체예로는 예를 들면, 포름산, 초산, 프로피온산, 부티르산, 발레르산, 카프로산, 아크릴산, 크로톤산, 옥살산, 말론산, 숙신산, 그루탈산, 말레인산, 안식향산, 글리콜산, 유산, 사과산, 스루파민산 등을 들 수 있다. 이들은 단독으로 사용해도 좋고, 2종 이상을 병용해도 좋다.
에칭액 중의 유기산의 함유량은 0.1∼30중량%가 바람직하다. 산화된 구리의 용해성을 유지하고, 또한 용해 안정성을 확보할 수 있기 때문이다. 상기 식 (8)에 도시한 바와 같이, 발생한 제1 구리복합체는 산의 작용으로 용해하고, 산소와 결합하여 제2 구리복합체가 되어, 다시 구리의 산화에 기여한다.
구리의 용해나 아졸류의 산화작용을 보조하기 위해, 할로겐 이온, 예를 들면 플루오르 이온, 염소 이온, 브롬 이온 등을 상기 에칭액에 부가해도 좋다. 또, 염산, 염화 나트륨 등을 첨가하여 할로겐 이온을 공급할 수 있다. 에칭액 중 할로겐 이온량은 0.01∼20중량%가 바람직하다. 형성된 조화면과 층간 수지 절연층의 밀착성이 우수하기 때문이다.
에칭액을 조제할 때에는, 아졸류의 제2 구리복합체와 유기산(필요에 따라서 할로겐 이온을 가지는 것을 사용)을 물에 용해한다. 또, 상기 에칭액으로서 시판의 에칭액, 예를 들면 메크사제, 상품명「메크 에칭 본드」를 사용한다. 상기 에칭액을 이용한 경우의 에칭량은 1∼10㎛이 바람직하다. 에칭량이 10㎛을 넘으면, 형성된 조화면과 비아 홀 도체와의 접속 불량을 일으키고, 한편, 에칭량이 1㎛ 미만에서는 그 위에 형성하는 층간 수지 절연층과의 밀착성이 불충분하게 되기 때문이다.
상기 방법에 의해 형성된 조화면은 통상 측면을 남기고 연마되며, 수지층과 도체 회로와의 평활성이 확보된다.
이 후, 다시 도체 회로에 조화처리를 실시하는데, 이 때는 상술한 방법 즉 연마처리, 에칭 처리, 흑화 환원 처리 및 도금처리중 어느 하나의 방법에 의해 조화면을 형성하는 것이 바람직하다.
또한, 도체 회로에 조화면을 형성한 후, 연마 처리를 실시하지 않고, 층간 수지 절연층을 형성해도 된다.
(2) 이어서, 상기 (1)의 공정을 거친 기판을 가열 장치에 넣고, 대기 분위기하, 100∼200℃에서 10분∼3시간 가열함으로써 산화 처리를 실시하고, 에칭에 의해 형성된 도체 회로의 조화면, 또는 도금 등에 의해 형성된 도체 회로상의 조화층 표면에 조화막을 형성한다.
(3) 다음에, 상기 (2)에서 제작한 기판상에 유기용제를 포함하는 조화면 형성용 수지 조성물을 도포, 건조하여 조화면 형성용 수지 조성물의 층을 형성한다.
상기 조화면 형성용 수지 조성물은 산, 알칼리 및 산화제에서 선택되는 적어도 1종으로 이루어지는 조화액(粗化液)에 대해서 난용성 미경화의 내열성 수지 매트릭스 중에 산, 알칼리 및 산화제로부터 선택되는 적어도 1종으로 이루어지는 조화액에 대해 가용성 물질이 분산된 것이 바람직하다.
또한, 본 발명에서 사용하는 「난용성」「가용성」이라는 말은 동일한 조화액에 동일 시간 침지한 경우에, 상대적으로 용해 속도가 빠른 것을 편의상 「가용성」이라고 말하고, 상대적으로 용해 속도가 느린 것을 편의상 「난용성」이라고 부른다.
상기 내열성 수지 매트릭스로는 예를 들면 열경화성 수지나 열경화성 수지(열경화기의 일부를 감광화한 것을 포함한다)와 열가소성 수지의 복합체 등을 사용할 수 있다.
상기 열경화성 수지로는 예를 들면 에폭시 수지, 페놀 수지, 폴리이미드 수 지, 열경화성 폴리 올레핀 수지 등을 들 수 있다. 또, 상기 열경화성 수지를 감광화하는 경우에는, 메탈크릴산이나 아크릴산 등을 이용하고, 열경화기를 (메타)아크릴화 반응시킨다. 특히 에폭시 수지의 (메타)아크릴레이트가 가장 적합하다.
상기 에폭시 수지로는 예를 들면 노보락형 에폭시 수지, 지환식 에폭시 수지 등을 사용할 수 있다.
상기 열가소성 수지로는 예를 들면, 폴리에테르술폰, 폴리술폰, 폴리페닐렌술폰, 폴리페닐렌설파이드, 폴리페닐에테르, 폴리에테르이미드 등을 사용할 수 있다.
상기 산, 알칼리 및 산화제로부터 선택되는 적어도 1종으로 이루어지는 조화액에 대해서 가용성의 물질은 무기입자, 수지입자, 금속입자, 고무입자, 액상수지 및 액상고무에서 선택되는 적어도 1종인 것이 바람직하다.
상기 무기입자로는 예를 들면 실리카, 알루미나, 탄화 칼슘, 탈크, 돌로마이트 등을 들 수 있다. 이들은 단독으로 이용해도 좋고, 2종 이상을 병용해도 좋다.
상기 알루미늄 입자는 플루오르산으로 용해 제거할 수 있고, 탄산 칼슘은 염산으로 용해 제거할 수 있다. 또, 나트륨 함유 실리카나 돌로마이트는 알칼리 수용액으로 용해 제거할 수 있다.
상기 수지 입자로는 예를 들면 아미노 수지(멜라민 수지, 요소수지, 구아나민 수지 등), 에폭시 수지, 비스말레이미드-트리아진 수지 등을 들 수 있다. 이들은 단독으로 사용해도 좋고, 2종 이상을 병용해도 좋다.
또한, 상기 에폭시 수지는 산이나 산화제에 용해하는 것이나, 이들에 난용해 성(難溶解性)의 것을 올리고마의 종류나 경화제를 선택함으로써 임의로 제조할 수 있다. 예를 들면, 비스페놀 A형 에폭시 수지를 아민계 경화제로 경화시킨 수지는 크롬산에 매우 잘 용해되지만, 크레졸-노보락형 에폭시 수지를 이미다졸 경화제로 경화시킨 수지는 크롬산에는 용해되기 어렵다.
상기 수지 입자는 미리 경화 처리되어 있는 것이 필요하다. 경화시켜 두지 않으면 상기 수지 입자가 수지 매트릭스를 용해시키는 용제에 용해되어 버리기 때문에, 균일하게 혼합되어 버려, 산이나 산화제로 수지 입자만을 선택적으로 용해 제거할 수 없기 때문이다.
상기 금속 입자로는 예를 들면, 금, 은, 구리, 주석, 아연, 스테인레스, 알루미늄 등을 들 수 있다. 이들은 단독으로 이용해도 좋고, 2종 이상을 병용해도 좋다.
상기 고무 입자로는 예를 들면, 아크릴로 니트릴-부타디엔 고무, 폴리클로로플렌고무, 폴리이소플렌 고무, 아크릴 고무, 다류계(多硫系) 강성 고무, 플루오르 고무, 우레탄 고무, 실리콘 고무, ABS 수지 등을 들 수 있다. 이들은 단독으로 이용해도 좋고, 2종 이상을 병용해도 좋다.
상기 액상 수지로는 상기 열경화성 수지의 미경화 용액을 사용할 수 있고, 이와 같은 액상 수지의 구체예로서는 예를 들면 미경화 에폭시 올리고마와 아민계 경화제의 혼합액 등을 들 수 있다.
상기 액상 고무로는 예를 들면 상기 고무의 미경화 용액 등을 사용할 수 있다.
상기 액상 수지나 액상 고무를 이용하여 상기 감광성 수지 조성물을 조제할 경우에는, 내열성 수지 매트릭스와 가용성 물질이 균일하게 서로 용해하지 않도록(결국 서로 분리하도록) 이들 물질을 선택할 필요가 있다.
상기 기준에 의해 선택된 내열성 수지 매트릭스와 가용성 물질을 혼합함으로써, 상기 내열성 수지 매트릭스의 「바다(ocean)」 중에 액상 수지 또는 액상 고무의 「섬(is1and)」이 분산되어 있는 상태, 또는 액상 수지 또는 액상 고무의 「바다」 중에 내열성 수지 매트릭스의 「섬」이 분산되어 있는 상태의 감광성 수지 조성물을 제조할 수 있다.
그리고, 이와 같은 상태의 감광성 수지 조성물을 경화시킨 후, 「바다」또는 「섬」의 액상 수지 또는 액상 고무를 제거함으로써 조화면을 형성할 수 있다.
상기 조화액으로서 이용하는 산으로는 예를 들면 인산, 염산, 황산이나 포름산, 초산 등의 유기산 등을 들 수 있는데, 이들 중에서는 유기산을 이용하는 것이 바람직하다. 조화 처리한 경우에, 비아 홀로부터 노출하는 금속 도체층을 부식시키기 어렵기 때문이다.
상기 산화제로서는 예를 들면 크롬산, 알칼리성 과망간산염(과망간산 칼륨 등)의 수용액 등을 이용하는 것이 바람직하다.
또, 알칼리로서는 수산화 나트륨, 수산화 칼륨 등의 수용액이 바람직하다.
본 발명에서, 상기 무기입자, 상기 금속입자 및 상기 수지입자를 사용하는 경우에는 그 평균 입자 직경은 10㎛ 이하가 바람직하다.
또, 특히 평균 입자 직경이 2㎛ 미만에서 평균 입자 직경이 상대적으로 큰 조입자(coarse powder)와 평균 입자 직경이 상대적으로 작은 미립자(fine powder)의 혼합입자를 조합하여 사용함으로써, 무전해 도금막의 용해후 남은 찌꺼기를 없애고, 도금 레지스트하의 팔라듐 촉매량을 적게 하며, 또한 얕고 복잡한 조화면을 형성할 수 있다. 그리고, 이와 같은 복잡한 조화면을 형성함으로써, 얕은 조화면에서도 실용적인 필 강도를 유지할 수 있다.
상기 조입자와 미립자를 조합함으로써, 얕고 복잡한 조화면을 형성할 수 있는 것은 사용하는 입자 직경이 조입자로 평균 입자 직경이 2㎛ 미만이기 때문에, 이들 입자가 용해 제거되어도 형성되는 앵커는 얕게 되고, 또, 제거되는 입자는 상대적으로 입자 직경이 큰 조입자와 상대적으로 입자 직경이 작은 미립자의 혼합 입자이기 때문에 형성되는 조화면이 복잡하게 되는 것이다.
또, 이 경우, 사용하는 입자 직경은 조입자로 평균 입자 직경 2㎛ 미만이기 때문에, 조화가 많이 진행되어 공극이 발생하는 일이 없고, 형성된 층간 수지 절연층은 층간 절연성이 우수하다.
상기 조입자는 평균 입자 직경이 0.8㎛을 넘고 2.0㎛ 미만이며, 미립자는 평균입자 직경이 0.1∼0.8㎛인 것이 바람직하다.
이 범위에서 조화면의 깊이는 대개 Rmax=3㎛ 정도가 되고, 세미-애디티브법에서는 무전해 도금막을 에칭 제거하기 쉬울 뿐만 아니라, 무전해 도금막하의 Pd 촉매도 간단하게 제거할 수 있고, 또 실용적인 필 강도 1.0∼1.3㎏/㎝을 유지할 수 있기 때문이다.
상기 조화면 형성용 수지 조성물 중의 유기용제의 함유량은 10중량% 이하인 것이 바람직하다.
조화면 형성용 수지 조성물의 도포를 행할 때에는 롤코터, 커튼코터 등을 사용할 수 있다.
(4) 상기 (3)에서 형성한 조화면 형성용 수지 조성물층을 건조하여 미경화 상태로 한, 비아 홀용 개구를 설치한다.
조화면 형성용 수지 조성물층을 건조시킨 상태에서는, 도체 회로 패턴 상의 상기 수지 조성물층의 두께가 얇고, 대면적을 갖는 플레인층 상의 층간 수지 절연층의 두께가 두껍게 되며, 또 도체 회로와 도체 회로 비형성부의 요철에 기인하여 층간 수지 절연층에 요철이 발생하고 있는 경우가 많기 때문에, 금속판이나 금속롤을 이용하여 가열하면서 가압하고, 층간 수지 절연층의 표면을 평탄화하는 것이 바람직하다.
비아 홀용 개구는 조화면 형성용 수지 조성물층에 자외선 등을 이용하여 노광한 후 현상처리를 행함으로써 형성한다. 또, 노광 현상처리를 행하는 경우에는, 전술한 비아 홀용 개구에 상당하는 부분에 검은 원의 패턴이 그려진 포토 마스크(유리 기판이 바람직하다)의 검은 원의 패턴이 그려진 측을 조화면 형성용 수지 조성물층에 밀착시킨 상태에서 실어 노광, 현상처리한다.
(5) 다음에, 조화면 형성용 수지 조성물층을 경화시켜 층간 수지 절연층으로 하고, 이 층간 수지 절연층을 조화한다.
조화처리는 상기 층간 수지 절연층의 표면에 존재하는 무기입자, 수지입자, 금속입자, 고무입자, 액상수지, 액상고무에서 선택되는 적어도 1종의 가용성 물질 을 상기한 산, 산화제, 알칼리 등의 조화액을 이용하여 제거함으로써 행하는데, 이 때, 도체 회로 표면에 형성된 산화막이 에칭되지 않는 조건으로 조화처리를 실시하는 것이 바람직하다. 따라서, 사용하는 조화액은 10∼1000g/l의 크롬산 수용액 또는 0.1∼10mol/l의 과망간산염의 알칼리 수용액이 바람직하다. 또한, 상기 층간 수지 절연층에 형성하는 조화면의 깊이는 1∼5㎛ 정도가 바람직하다.
(6) 다음에, 조화된 층간 수지 절연층 표면에 촉매핵을 부여한다. 촉매핵의 부여에는 귀금속 이온이나 귀금속 콜로이드 등을 이용하는 것이 바람직하고, 일반적으로 염화 팔라듐이나 팔라듐 콜로이드를 사용한다. 또한, 촉매핵을 고정하기 위해 가열처리를 행하는 것이 바람직하다. 이와 같은 촉매핵으로는 팔라듐이 바람직하다.
(7) 다음에, 조화면 전면에 무전해 도금막을 형성한다. 상기 무전해 도금액으로는 상술한 제 2군의 본 발명의 무전해 도금액을 이용한다.
도금액 조성으로는 예를 들면 EDTA(50g/l), 황산구리(10g/l), HCHO(8ml/l), NaOH(10g/l)을 포함하는 수용액이 바람직하다. 무전해 도금막의 두께는 0.1∼5㎛이 바람직하고, 0.5∼3㎛이 보다 바람직하다.
(8) 이어서, 무전해 도금막상에 감광성 수지 필름(드라이 필름)을 라미네이트하고, 도금 레지스트 패턴이 그려진 포토 마스크(유리 기판이 바람직하다)를 감광성 수지 필름에 밀착시켜서 싣고, 노광, 현상처리함으로써 도금 레지스트 패턴을 형성한다.
(9) 다음에, 도금 레지스트 비형성부에 전해 도금을 실시하고, 도체 회로 및 비아 홀을 형성한다.
여기서, 상기 전해 도금으로는 구리도금을 이용하는 것이 바람직하고, 그 두께는 1∼20㎛가 바람직하다.
(10) 또한, 도금 레지스트를 제거한 후, 황산과 과산화수소의 혼합액이나 과황산나트륨, 과황산암모늄, 염화 제2철, 염화제2 구리 등의 에칭액으로 무전해 도금막을 용해 제거하고, 독립된 도체 회로로 한다. 이 후, 필요에 따라 크롬산 등으로 팔라듐 촉매핵을 용해 제거한다.
(11) 다음에, 도체 회로의 표면에 조화면을 형성하는데, 이 때, 상술한 연마처리, 에칭처리, 흑화 환원처리 및 도금 처리중 어느 하나의 방법에 의해 형성하는 것이 바람직하다.
이 후, 상기 (2)와 동일한 방법에 의해 도체 회로 표면에 산화막을 형성한다.
(12) 다음에, 이 기판 상에 상기 조화면 형성용 수지 조성물을 이용하여, 상술한 방법과 동일한 방법에 의해 층간 수지 절연층을 형성한다.
(13) 다음에, (4)∼(12)의 공정을 반복하여 상층 도체 회로를 설치하고, 그 위에 땜납 패드로서 기능하는 평판상의 도체 패드나 비아 홀 등을 형성한다. 마지막으로 솔더 레지스트층 및 땜납 범프 등을 형성함으로써, 프린트 배선기판의 제조를 종료한다. 또한 이상의 방법은 세미-애디티브법에 의한 것이지만, 풀-애디티브법을 채용해도 좋다.
(발명을 실시하기 위한 실시예)
(실시예 1)
(1) 두께 0.8mm의 BT(비스(말레이미드)트리아진) 수지로 이루어지는 기판(1) 양면에 18㎛의 구리박(2)이 라미네이트되어 있는 BT 레진 구리부착 적층판(三菱가스化學社 제, 상품명 : H1 830-C, 8T12D)를 출발재료로 했다(도1(a) 참조). 우선, 이 구리부착 적층판을 드릴로 구멍을 뚫고(도1(b) 참조), 이어서 팔라듐-주석 콜로이드를 부착시켜 하기 조성의 무전해 도금 수용액으로 하기 조건에서 무전해 도금을 실시하고, 기판 전면에 0.7㎛의 무전해 도금막을 형성했다.
〔무전해 도금 수용액]
EDTA 150g/l
황산구리 20g/l
HCHO 30m1/l
NaOH 40g/l
α, α' -비피리딜 80mg/l
PEG 0.1g/l
〔무전해 도금조건]
70℃의 조 온도에서 30분
또한, 하기 조성의 전해 도금 수용액에서 하기 조건으로 전해 도금을 실시하고, 두께 15㎛의 전해 구리도금막을 형성했다(도1(c) 참조).
〔전해 도금 수용액〕
황산 180g/l
황산구리 80g/l
첨가제 1ml/l
(아토텍재팬사 제, 카파라시드 GL)
〔전해 도금 조건]
전류밀도 1A/dm2
시간 30분
온도 실온
(2) 이렇게하여 내층 구리패턴(스루 홀(3)을 포함한다)을 형성한 기판을 물로 씻고, 건조시킨 후, 산화 조(흑화 조)로서 NaOH(20g/l), NaClO2(50g/l), Na3PO4(15.0g/l)의 수용액을 이용하고, 환원 조로서 NaOH(2.7g/l), NaBH4(1.0g/l)의 수용액을 이용한 산화 환원처리에 공급하고, 도체 회로, 스루 홀 전표면에 조화층(4)을 형성했다(도1(d) 참조).
(3) 구리입자를 포함하는 도전 페이스트(5)를 스크린 인쇄에 의해, 스루 홀(3)내에 충전하고, 건조, 경화시켰다. 그리고, 도체 상면의 조화층(4) 및 스루 홀(3)로부터 밀려나온 도전 페이스트(5)를 #400의 벨트연마지(三共理化學 제)를 이용한 벨트 샌딩 연마에 의해 제거하고, 다시 이 벨트 샌딩 연마에 의한 손상을 제거하기 위한 버프 연마를 행하여, 기판표면을 평탄화했다(도1(e) 참조).
(4) 상기 (3)에서 평탄화된 기판표면에 전술한 방법에 따라 팔라듐 콜로이드 촉매를 부여하고 나서 무전해 도금을 실시함으로써, 두께 0.6㎛의 무전해 구리도금 막(6)을 형성했다(도1(f) 참조).
(5) 이어서, 이하의 조건으로 전해 구리도금을 실시하고, 두께 15㎛의 전해 구리도금막(7)을 형성하여, 도체 회로(9)로 되는 부분을 두껍게 하고, 스루 홀(3)에 충전된 도전 페이스트(5)를 덮는 도체층(덮개 도금층)(10)으로 되는 부분을 형성했다.
[전해 도금 수용액]
황산 180g/l
황산구리 80g/l
첨가제(아토텍재팬 제, 상품명 : 카파라시드 GL) 1ml/l
[전해 도금 조건]
전류밀도 1A/dm2
시간 30분
온도 실온
(6) 도체 회로(9) 및 도체층(10)으로 되는 부분을 형성한 기판의 양면에 시판의 감광성 드라이 필름을 붙이고, 마스크를 실어, 100mJ/㎠로 노광, 0.8% 탄산 수소 나트륨으로 현상 처리하여, 두께 15㎛의 에칭 레지스트(8)를 형성했다(도2(a) 참조).
(7) 그리고, 에칭 레지스트(8)를 형성하지 않은 부분의 도금막을 황산과 과산화수소의 혼합액을 이용하는 에칭으로 용해 제거하고, 또한, 도금 레지스트(8)를 5% KOH로 박리 제거하여, 독립된 도체 회로(9) 및 도전 페이스트(5)를 덮는 도체층(이하, 이 도체층의 것을 간단히 「덮개 도금층」이라고 한다.)(10)을 형성했다(도2(b) 참조).
(8) 다음에, 도체 회로(9) 및 덮개 도금층(10)의 측면을 포함하는 전표면에 Cu-Ni-P 합금으로 이루어지는 두께 2.5㎛의 조화층(요철층)(11)을 형성하고, 또한 이 조화층(11)의 표면에 두께 0.3㎛의 Sn층을 형성했다(도2(c) 참조, Sn층에 대해서는 도시하지 않는다).
그 형성방법은 이하와 같다. 즉, 기판을 산성 탈지하여 소프트 에칭하고, 이어서, 염화 팔라듐과 유기산으로 이루어지는 촉매 용액으로 처리하여, Pd 촉매를 부여하고, 이 촉매를 활성화한 후, 황산구리 8g/l, 황산 니켈 0.6g/l, 구연산 15g/l, 차아인산 나트륨 29g/l, 붕산 31g/l, 계면활성제(日信化學工業 제, 사피놀 465) 0.1g/l의 수용액으로 이루어지는 pH= 9의 무전해 도금 조로 도금을 실시하고, 도체 회로(9) 및 덮개 도금층(10)의 전표면에 Cu-Ni-P 합금의 조화층(11)을 형성했다. 이어서, 보로플루오르화 주석 0.1mol/l, 티오요소 1.0mol/l의 수용액을 이용하여, 온도 50℃, pH= 1.2의 조건에서 Cu-Sn 치환 반응시키고, 조화층(11)의 표면에 두께 0.3㎛의 Sn층을 형성했다(Sn층에 대해서는 도시하지 않는다).
(9) 기판의 양면에 두께 50㎛의 열경화성 폴리올레핀 수지 시트(스미토모스리엠사 제, 상품명 : 1592)를 온도 50∼180℃까지 승온시키면서 압력 10kg/㎠로 적층하여, 폴리올레핀계 수지로 이루어지는 층간 수지 절연층(12)을 형성했다(도2(d) 참조).
(10) 파장 10.4㎛의 CO2 가스 레이저로 폴리올레핀계 수지로 이루어지는 층간 수지 절연층(12)에 직경 80㎛의 비아 홀용 개구(13)를 형성했다. 또한, 산소의 플라즈마 처리에 의해, 데스미어를 행했다. 또한, 플라즈마 처리조건은 전력 500W, 500mTorr, 10분간이다.
(11) Ni를 타겟으로 한 스퍼터링을 기압 0.6Pa, 온도 80℃, 전력 200W, 시간 5분간의 조건으로 행하여, Ni 박막을 폴리올레핀계 수지 절연층(12)의 표면에 형성했다. 이 때, 형성된 Ni 금속층의 두께는 0.1㎛였다.
또한, 스퍼터링을 위한 장치는, 일본진공기술 주식회사 제의 SV-4540을 사용했다.
(12) 상기 (11)의 처리를 끝낸 기판에 대해, 다시 두께 0.05㎛의 Cu를 스퍼터했다. 이 때의 조건은 Cu를 타겟으로 하여 기압 0.6Pa, 온도 80℃, 전력 200W, 시간 2분간으로 했다. 이어서, 상기 (1)의 무전해 도금을 실시하고, 두께 0.7㎛의 무전해 도금막(14)을 형성했다(도3(a) 참조).
(13) 상기 (12)에서 무전해 도금막(14)을 형성한 기판의 양면에 시판의 감광성 드라이 필름을 붙여, 포토마스크 필름을 싣고, 100mJ/㎠로 노광, 0.8% 탄산 나트륨으로 현상 처리하여, 두께 15㎛의 도금 레지스트(16)를 형성했다(도3(b) 참조).
(14) 또한, 상기 (1)의 전해 도금을 실시하고, 두께 15㎛의 전해 도금막(15)을 형성하며, 도체 회로(9)부분을 두껍게 하고, 비아 홀(17) 부분의 도금 충전을 행했다. (도3(c) 참조).
(15) 그리고, 도금 레지스트(16)를 5% KOH로 박리 제거한 후, 그 도금 레지스트(16) 밑의 Ni막 및 무전해 도금막(14)을 황산과 과산화수소의 혼합액 및 질산과 염산과의 혼합액을 이용하는 에칭으로 용해 제거하고, 무전해 구리도금막(14) 및 전해 구리도금막(15)으로 이루어지는 두께 16㎛의 도체 회로(9)(비아 홀(17)을 포함한다)를 형성하여, 다층 프린트 배선기판을 제조했다(도3(d) 참조).
실시예2
본 실시예에서는 폴리올레핀계 수지로서, 三井化學 제의 TPX(상품명)을 사용하고, 산소 플라즈마 처리에 의한 데스미어 및 표면 개질을 행했다. 이 표면 개질에 의해, 절연층 표면에는 수산기나 카르보닐기 등의 극성기가 확인되었다.
본 실시예에서는 또한, Ni를 기압 0.6Pa, 온도 100℃, 전력 200W, 시간 1분간의 조건으로 폴리올레핀계 수지 절연층에 부착시킨 것 이외는, 실시예1과 동일하게 하여 다층 프린트 배선기판을 제조했다.
실시예3
본 실시예에서는 폴리올레핀계 수지로서, 出光石油化學 제의 SPS(상품명)을 사용하고, 산소 플라즈마 처리에 의한 데스미어 및 표면 개질을 행했다. 이 표면 개질에 의해, 절연층 표면에는 수산기나 카르보닐기 등의 극성기가 확인되었다.
본 실시예에서는 또한, Pt를 기압 0.6Pa, 온도 100℃, 전력 200W, 시간 2분간의 조건으로 폴리올레핀계 수지 절연층에 부착시킨 것 이외는, 실시예1과 동일하게 하여 다층 프린트 배선기판을 제조했다.
실시예4
본 실시예에서는 상술한 반복 단위의 구조식에 있어서의 X가 CH2 = CH-, H, 페닐기인 모노머가 각각 공중합하여 이루어지는 폴리올레핀 올리고머끼리 과산화벤조일을 개시제로 하여, CH2 = CH-를 결합 고리로서 가교한 구조를 가지는 수지를 폴리올레핀계 수지로서 사용했다. 구체적으로는 하기 합성예에서 합성한 폴리올레핀올리고머필름을 이용하여 실시예 1과 같은 방법으로 다층 프린트 배선기판을 제조했다. 단, 본 실시예에서는 Ni 대신에 Au를 기압 0.6Pa, 온도 100℃, 전력 200W, 시간 2분간의 조건으로 폴리올레핀계 수지 절연층에 부착시켰다.
또, 본 합성예에서 합성되는 폴리올레핀올리고머는 열경화성이다. 따라서, 이 폴리올레핀올리고머는 가열 프레스시에 가교 반응을 일으켜 경화된다.
〔합성예〕
① 500m1의 n-헵탄 중에 스티렌 104중량부, 부틸리튬 10.8중량부를 용해시켜, 70℃, 3시간 가열했다.
② 상기 ①의 처리를 한 용액중에, 용량비로 에틸렌 : 부타디엔 = 3:1의 혼합 가스를 불어넣어 70℃에서 5시간 방치했다.
③ I2를 첨가하여 100℃에서 1시간 방치하면 n-헵탄이 제거된다.
④ 아세톤으로 생성물을 세정하여, 미반응물 및 LiI를 제거했다.
⑤ 얻어진 생성물의 50중량부를 다시 500ml의 n-헵탄에 용해시키고, 또한 1중량부의 과산화벤조일을 녹여 폴리에틸렌텔레프탈레이트 필름상에 얇게 폈다.
⑥ 50℃에서 1℃/분간 천천히 승온시켜, 100℃까지 끌어올리고, 또한 30분간 방치하여, 용제를 제거하면 두께 50㎛의 반경화성 상태의 폴리올레핀올리고머 필름이 얻어졌다. 또한, 폴리올레핀올리고머 필름의 융점은 110℃였다.
실시예5
본 실시예에서는 전술한 반복 단위의 구조식에 있어서의 X가 에폭시기, H, 페닐기인 모노머가 각각 공중합하여 이루어지는 폴리올레핀올리고머끼리 과산화벤조일을 개시제로 하고, 에폭시기를 결합고리로서 가교한 구조를 가지는 수지를 폴리올레핀계 수지로서 사용했다. 구체적으로는 하기 합성예에서 합성한 폴리올레핀올리고머 필름을 이용하여 실시예1과 같은 방법으로 다층 프린트 배선기판을 제조했다. 단, 본 실시예에서는 Ni 대신에 Ti를, 기압 0.6Pa, 온도 100℃, 전력 200W, 시간 5분간의 조건으로 폴리올레핀계 수지 절연층에 부착시켰다.
또, 본 합성예에서 합성되는 폴리올레핀올리고머는 열경화성이다. 따라서, 이 폴리올레핀올리고머는 가열 프레스시에 가교반응을 일으켜 경화된다.
〔합성예〕
① 500ml의 n-헵탄중에, 스티렌 104중량부, 부틸리튬 10.8중량부를 용해시켜, 70℃, 3시간 가열했다.
② 상기 ①의 처리를 행한 용액중에, 용량비로 에틸렌 : 부타디엔 = 3:1의 혼합 가스를 불어넣어 70℃에서 5시간 방치했다.
③ I2를 첨가하여 100℃에서 1시간 방치하면 n-헵탄이 제거된다.
④ 아세톤으로 생성물을 세정하여, 미반응물 및 LiI를 제거했다.
⑤ 상기 ④의 생성물을 다시 n-헵탄에 용해시킨 후, 생성물중에 잔류한 2중결합량의 약 1.3배량에 상당하는 안식향산을 용해시켜, 50℃, 5시간 방치했다.
⑥ 이어서, 100℃, 1시간에 n-헵탄을 제거했다.
⑦ 아세톤으로 생성물을 세정하고, 아세톤 제거후, 다시 n-헵탄에 용해시켜, TPP(트리페닐호스핀)를 소량 첨가했다.
⑧ 상기 ⑦의 생성물을 폴리에틸렌 텔레프탈레이트 필름상에 확대시켜, 1℃/분에서 50℃로부터 100℃까지 승온시켜, 30분간 유지하여 미가교의 폴리올레핀올리고머 필름을 얻었다. 또, 폴리올레핀올리고머 필름의 융점은 120℃였다.
실시예6
본 실시예에서는 전술한 반복 단위의 구조식에 있어서의 X가 에폭시기, H, 페닐기인 모노머가 각각 공중합하여 이루어지는 폴리올레핀올리고머끼리 과산화벤조일을 개시제로 하고, 락톤기를 결합고리로서 가교한 구조를 가지는 수지를 폴리올레핀계 수지로서 사용했다. 구체적으로는 하기 합성예에서 합성한 폴리올레핀올리고머 필름을 이용하여 실시예1과 같은 방법으로 다층 프린트 배선기판을 제조했다. 단, 본 실시예에서는 Ni 대신에 Co를, 기압 0.6Pa, 온도 100℃, 전력 200W, 시간 5분간의 조건으로 폴리올레핀계 수지 절연층에 부착시켰다.
또, 본 합성예에서 합성되는 폴리올레핀올리고머는 열경화성이다. 따라서, 이 폴리올레핀올리고머는 가열 프레스시에 가교반응을 일으켜 경화된다.
〔합성예〕
① 500ml의 n-헵탄중에, 스티렌 104중량부, 부틸리튬 10.8중량부를 용해시켜, 70℃, 3시간 가열했다.
② 상기 ①의 처리를 행한 용액중에, 용량비로 에틸렌 : 부타디엔 = 3:1의 혼합 가스를 불어넣어 70℃에서 5시간 방치했다.
③ I2를 첨가하여 100℃에서 1시간 방치하면 n-헵탄이 제거된다.
④ 아세톤으로 생성물을 세정하여, 미반응물 및 LiI를 제거했다.
⑤ 상기 ④의 생성물의 20중량부를 시클로헥산올이 첨가되고, 60중량%의 황산, 0.5중량%의 과산화수소를 포함하는 수용액중에 현탁하고, 실온에서 2시간 방치했다.
⑥ THF(테트라히드로푸란)로 생성물을 추출하여, 그 추출액을 5℃로 유지하면서 케텐 가스를 10분간 계속 불어넣었다.
⑦ 상기 ⑥의 반응액을 폴리에틸렌텔레프탈레이트상에 펴고, 실온에서 자연 건조시켜 THF 및 케텐을 제거하여, 미가교의 폴리올레핀올리고머 필름을 얻었다. 또, 폴리올레핀올리고머 필름의 융점은 105℃였다.
실시예7
본 실시예에서는 상술한 반복 단위의 구조식에 있어서의 X가 H, 페닐기인 모노머 및 분자 주 고리중에-(CH2 -CH = CH-CH2)m -의 구조를 갖는 모노머가 각각 공중합하여 이루어지는 폴리올레핀올리고머끼리 과산화벤조일을 개시제로 하여, 락톤기의 탈탄산을 동반하는 축합 반응으로 가교한 구조를 가지는 수지를 폴리올레핀계 수지로 사용했다. 구체적으로는 하기 합성예로 합성한 폴리올레핀올리고머 필름을 이용하여 실시예1과 같은 방법으로 다층 프린트 배선기판을 제조했다. 단, 본 실시예에서는 Ni 대신에 Cr을, 기압 0.6Pa, 온도 100℃, 전력 200W, 시간 3분간의 조건으로 폴리올레핀계 수지 절연층에 부착시켰다.
또, 본 합성예에서 합성되는 폴리올레핀올리고머는 열경화성이다. 따라서, 이 폴리올레핀올리고머는 가열 프레스시에 가교반응을 일으켜 경화된다.
〔합성예〕
① 500ml의 n-헵탄 중에 스티렌 104중량부를 용해시켜, 용량비로 에틸렌 : 부타디엔 = 3:1의 혼합 가스를 불어넣었다.
② 혼합 가스를 불어넣으면서 4중량부의 과산화벤조일을 용해시켜, 70℃에서 3시간 방치했다.
③ 100℃에서 1시간 가열하여, n-헵탄을 제거했다.
④ 아세톤으로 생성물을 세정하고, 아세톤을 제거한 후, 다시 이 생성물 50중량부를 500ml의 n-헵탄에 용해시키고, 또한 과산화벤조일 3중량부를 용해시켰다.
⑤ 상기 용액을 폴리에틸렌텔레프탈레이트 필름상에 얇게 펴고, 1℃/분으로 50℃에서 100℃까지 승온시킨다. 또한 30분 방치하여, 반경화 상태 그대로 폴리올레핀올리고머 필름을 얻었다. 또한, 얻어진 폴리올레핀올리고머 필름의 융점은 78℃였다.
실시예8
본 실시예에서는 상술한 반복 단위의 구조식에 있어서의 X가 OH, 분자 주 고 리중에 락톤 구조를 가지는 폴리올레핀올리고머를 각각 합성하고, 이 올리고머끼리 OH기, 락톤기를 결합고리로서 가교시킨 구조를 가지는 수지를 폴리올레핀계 수지로서 사용했다. 구체적으로는 하기 합성예로 합성한 폴리올레핀올리고머 필름을 이용하여 실시예1과 같은 방법으로 다층 프린트 배선기판을 제조했다.
〔합성예〕
① 500ml의 3-헵탄 중에, 소량의 100중량부의 아크릴산을 용해시켜, 부타디엔 가스를 불어넣으면서 2중량부의 과산화벤조일을 용해시키고, 50℃에서 1시간 방치하고, 또한, 체적비로 에틸렌 : 부타디엔 = 3:1의 혼합 가스를 불어넣으면서 70℃에서 3시간 방치했다.
② 150℃, 2시간에 3-헵타논을 제거하여, 아세톤으로 미반응물을 제거했다.
③ 상기 생성물20 중량부를 시클로헥산올에 첨가하여, 60% 황산수용액에 현탁하고, 실온에 2시간 방치하여, 초산에틸로 생성물을 추출했다.
④ 이 추출액중에 염화티오닐을 첨가하고, 실온에서 2시간 방치했다. 그 후, 초산에틸, 그 밖의 저분자량의 것을 감압 제거하고, 아세톤으로 다시 세정했다.
⑤ 한편, 키실렌중에 Ziegler형 촉매(Al(Et)3 + Co 담체)와 소량의 아세트알데히드를 용해시켜, 에틸렌 가스를 불어넣으면서 50℃에서 반응시킨다.
⑥ 150℃, 30분의 가열로 키실렌을 제거한 후, 희소염산, 아세톤으로 세정하고, 잔류된 것을 생성물로 한다. 이를 n-헵탄에 용해시키고, 또한 상기 ④에서 얻어진 생성물을 용해시켜 폴리에틸렌텔레프탈레이트 필름상에 펴고, 50℃에서 1℃/ 분에서 100℃까지 승온시켜 30분간 방치하여, 미경화의 폴리올레핀 필름을 얻었다. 또, 얻어진 폴리올레핀 필름의 융점은 210℃였다.
실시예9
(블록 공중합의 예)
본 실시예에서는 상술한 반복 단위의 구조식에 있어서의 X가 페닐기인 모노머 및 분자 주 고리중에-(CH2 -CH = CH-CH2)m -의 구조를 갖는 모노머를 공중합시켜 이루어지는 폴리올레핀올리고머끼리 가교한 구조를 가지는 수지를 폴리올레핀계 수지로 사용했다. 구체적으로는 하기 합성예로 합성한 폴리올레핀올리고머 필름을 이용하여 실시예1과 같은 방법으로 다층 프린트 배선기판을 제조했다.
〔합성예〕
① 500ml의 n-헵탄 중에 스티렌 104중량부를 용해시켜, 상기 용액중에 부타디엔 가스를 불어넣고, 또한 BF3을 10분간 불어넣었다.
② 다음에, 부타디엔 가스만을 불어넣은 채로, 70℃에서 2시간 반응시켰다.
③ 이 액을 폴리에틸렌텔레프탈레이트상에 얇게 펴고, 100℃, 30분간 n-헵탄 제거하여, 미경화의 폴리올레핀 필름을 얻었다. 또, 얻어진 폴리올레핀 필름의 융점은 100℃였다. 또한, 경화 필름을 액체 질소중에서 파괴하고, 그 단면을 전자 현미경 및 에스카(ESCA)로 관찰한 바, 폴리에틸렌과 폴리부타디엔의 블록 공중합인 것을 알았다. 각 블록은 약 0.5∼2㎛였다.
실시예10
(폴리머 어레이 : 열가소성 폴리올레핀 + 열경화성 폴리올레핀)
하기 합성예로 합성한 폴리올레핀 필름을 이용하여 실시예1과 같은 방법으로 다층 프린트 배선기판을 제조했다.
〔합성예〕
① 500ml의 n-헵탄중에, 스티렌 104중량부, 부틸리튬 10.4중량부를 용해시켜, 70℃, 3시간 가열했다.
② 상기 ①의 처리를 행한 용액중에, 용량비로 에틸렌 : 부타디엔 = 3:1의 혼합 가스를 불어넣으면서 70℃에서 5시간 방치했다.
③ I2를 첨가하여, 100℃에서 1시간 방치하고, n-헵탄을 제거했다.
④ 아세톤으로 생성물을 세정하고, 미반응물 및 LiI를 제거했다.
⑤ 한편, 열가소성 폴리올레핀인 出光石油化學社 제의 SPS(상품명)을 키실렌 중에 용해시켰다.
⑥ 상기 ④와 ⑤를 혼합하여, 50℃에서 150℃까지 1℃/분에서 승온시켜 용제를 제거하여 미경화의 폴리올레핀 필름을 얻었다.
실시예11
(폴리머 합금: 열가소성 폴리올레핀 + 열경화성 수지)
하기 합성예로 합성한 폴리올레핀 필름을 이용하여 실시예1과 같은 방법으로 다층 프린트 배선기판을 제조했다.
〔합성예〕
① n-헵탄중에 폴리메틸펜텐(三井化學社 제, 상품명: TPX)을 용해시켜, 비스페놀 F형 에폭시 수지와 이미다졸 경화제(四國化成社 제, 2E4MZ-CN) 및 TPP (토리페닐호스핀)을 이하의 조성으로 혼합했다.
TPX 80중량부
비스페놀 F형 에폭시 수지 15중량부
이미다졸 경화제 5중량부
TPP 0.1중량부
② 상기 ①의 용액을 롤 코터로 폴리에틸렌텔레프탈레이트 필름상에 도포하고, 70℃, 30분으로 가열하여 용제를 제거했다.
③ 180℃, 5시간에 완전히 열경화시켜, 폴리올레핀 필름을 얻었다.
비교예1
본 비교예에서는 층간 절연용의 수지로서 불소수지를 사용한 것 이외는, 실시예1과 동일하게 하여 다층 프린트 배선기판을 제조했다.
층간 수지 절연층의 형성은 두께 25㎛의 테플론 시트(듀폰 제, 상품명: 테플론 FEP)를 온도 200℃, 압력 20kg/㎠로 적층하여, 300℃에서 어닐링하여 행했다.
비교예2
본 비교예에서는 층간 절연층의 수지로서 에폭시아크릴레이트수지를 사용한 것 이외는 실시예 1과 같게 하여 다층 프린트 배선기판을 제조했다.
층간 수지 절연층의 형성은 클레졸 노보락형 에폭시아크릴레이트수지(共榮社 제, CNA-25)를 도포하여, 120℃, 3시간으로 가열 경화하여 행했다.
이렇게하여 실시예 및 비교예로 얻어진 다층 프린트 배선기판에 대해, 필 강도, -55℃∼125℃(각 3분)에서 1000사이클의 조건에서 히트 사이클 시험, 유전율, 땜납 내열성 시험을 실시했다.
그 결과, 필 강도에 대해서는 실시예1의 배선기판에서 2.4kg/cm, 실시예2의 배선기판에서는 2.0kg/cm, 실시예3의 배선기판에서는 1.5kg/cm, 실시예4의 배선기판에서는 1.7kg/cm, 실시예5의 배선기판에서는 1.5kg/cm, 실시예6의 배선기판에서는 1.8kg/cm, 실시예7의 배선기판에서는 2.1kg/cm, 실시예8의 배선기판에서는 1.6kg/cm, 실시예9의 배선기판에서는 1.3kg/cm, 실시예10의 배선기판에서는 1.2kg/cm, 실시예11의 배선기판에서는 1.4kg/cm 이었다.
이와 같이, 폴리올레핀계 수지를 층간 수지 절연층으로서 사용한 본 발명에 관한 배선기판에 의하면, 층간 수지 절연층에 조화면을 형성하고 있지 않음에도 불구하고, 실용적인 필 강도를 확보할 수 있다.
이에 대해 비교예1의 배선기판에서는 0.7kg/cm과 동일 조건의 실시예의 1/2이었다.
히트 사이클 시험에 관해서는, 실시예1∼실시예11의 배선기판에서 층간 수지 절연층에 크랙을 볼 수 없었다.
이에 대해 비교예2의 배선기판에서는 도체회로와 층간 수지 절연층과의 경계를 기점으로 하는 크랙이 발생했다.
또한, 폴리올레핀계 수지를 층간 수지 절연층으로서 사용한 실시예1의 배선기판에 관한 유전율은 10MHz, 100MHz, 500MHz, 1GHz에서, 각각 2.8, 2.7, 2.6, 2.5 였다. 유전 손실 탄젠트는 0.001이었다.
또한, 땜납 내열성 시험(260℃, 30초 딥)에서도 박리는 관찰되지 않았다.
실시예12
(1) 두께 1mm의 유리 에폭시 수지 또는 BT(비스(말레이미드)트리아진) 수지로 이루어지는 기판(101) 양면에 18㎛의 구리박(108)이 라미네이트되어 있는 구리부착 적층판을 출발재료로 했다(도4(a) 참조). 우선, 이 구리부착 적층판을 드릴로 구멍을 뚫고, 이어서 도금 레지스트를 형성한 후, 기판에 무전해 구리도금 처리를 실시하여 스루 홀(109)을 형성하고, 또한 구리박을 일상의 방법에 따라 패턴상으로 에칭하여, 기판의 양면에 내층 구리패턴(하층 도체 회로)(104)를 형성했다.
(2) 하층 도체 회로(104)를 형성한 기판을 물로 씻고, 건조시킨 후, 에칭액을 기판의 양면에 스프레이로 뿌리고, 하층 도체 회로(104)의 표면과 스루 홀(109)의 랜드 표면과 내벽을 에칭하여, 하층 도체 회로(104)의 전표면에 조화면(104a, 109a)을 형성했다(도4(b) 참조). 에칭액으로서 이미다졸 구리(Ⅱ) 복합체 10중량부, 글리콜산 7중량부, 염화칼륨 5중량부 및 이온 교환수 78중량부를 혼합한 것을 사용했다.
(3) 시클로올레핀계 수지를 주성분으로 하는 수지 충전제(110)를 기판의 양면에 인쇄기를 이용하여 도포함으로써, 하층 도체 회로(104) 사이 또는 스루 홀(109) 내에 충전하여, 가열 건조를 행했다. 즉, 이 공정에 의해, 수지 충전제(110)가 하층 도체 회로(104) 사이 혹은 스루 홀(109) 내에 충전된다(도4(c) 참조).
(4) 상기 (3)의 처리를 끝낸 기판의 일면을 벨트 연마지(三共理化學社 제)를 이용한 벨트 샌딩 연마에 의해, 하층 도체 회로(104)의 표면이나 스루 홀(109)의 랜드 표면에 수지 충전제(110)가 남지 않도록 연마하고, 이어서, 상기 벨트 샌딩 연마에 의한 손상을 제거하기 위한 버프 연마를 행했다. 이러한 일련의 연마를 기판의 다른쪽 면에 대해서도 동일하게 행했다. 그리고, 충전한 수지 충전제(110)를 가열 경화시켰다(도4(d) 참조).
이렇게하여, 스루 홀(109) 등에 충전된 수지 충전제(110)의 표층부 및 하층 도체 회로(104) 상면의 조화층(104a)를 제거하여 기판 양면을 평활화하고, 수지 충전제(110)와 하층 도체 회로(104)의 측면이 조화면(104a)을 통하여 강고하게 밀착하고, 또는 스루 홀(109)의 내벽면과 수지 충전제(110)가 조화면(109a)을 통하여 강고하게 밀착된 배선기판을 얻었다.
(5) 다음에, 상기 (4)의 처리를 끝낸 기판의 양면에 상기 (2)에서 이용한 에칭액과 같은 에칭액을 스프레이로 뿌려, 일단 평탄화된 하층 도체 회로(104)의 표면과 스루 홀(109)의 랜드 표면을 에칭함으로써, 하층 도체 회로(104)의 전표면에 조화면(104a, 109a)을 형성했다(도5(a) 참조).
(6) 다음에, 상기 공정을 거친 기판의 양면에 두께 50㎛의 열경화성 시클로올레핀계 수지 시트를 온도 50∼150℃까지 승온시키면서 압력 5kg/㎠로 진공 압착 라미네이트하고, 시클로올레핀계 수지로 이루어지는 층간 수지 절연층(102)을 구비했다(도5(b) 참조). 진공 압착시의 진공도는 10mmHg였다.
(7) 다음에, 파장 10.4㎛의 CO2 가스 레이저로, 빔 직경 5mm, 톱 햇 모드(top hat mode), 펄스폭 50μ초, 마스크의 구멍 직경 0.5mm, 3숏의 조건으로 시클로올레핀계 수지로 이루어지는 층간 수지 절연층(102)에 직경 80㎛의 비아 홀용 개구(106)를 형성했다(도5(c) 참조). 이 후, 산소 플라즈마를 이용하여 데스미어 처리를 행했다.
(8) 다음에, 일본진공기술주식회사 제의 SV-4540을 이용하여 플라즈마 처리를 행하고, 층간 수지 절연층(102)의 표면을 조화했다(도5(d) 참조). 이 때, 불활성 가스로는 아르곤 가스를 사용하고, 전력 200W, 가스압 0.6Pa, 온도 70℃의 조건에서, 2분간 플라즈마 처리를 실시했다.
(9) 다음에, 동일한 장치를 이용하여, 내부의 아르곤 가스를 교환한 후, Ni-Cu 합금을 타겟으로 한 스퍼터링을, 기압 0.6Pa, 온도 80℃, 전력 200W, 시간 5분간의 조건으로 행하여, Ni-Cu 합금층(112)을 폴리올레핀계 층간 수지 절연층(102)의 표면에 형성했다. 이 때, 형성된 Ni-Cu 합금층(112)의 두께는 0.2㎛이었다(도6(a) 참조).
(10) 상기 처리를 끝낸 기판의 양면에, 시판의 감광성 드라이 필름을 붙여, 포토마스크 필름을 싣고, 100mJ/㎠로 노광한 후, 0.8% 탄산나트륨으로 현상 처리하여, 두께 15㎛의 도금 레지스트(103)의 패턴을 형성했다(도6(b) 참조).
(11) 다음에, 이하의 조건으로 전기도금을 실시하여, 두께 15㎛의 전기 도금막(113)을 형성했다(도6(c) 참조). 또한, 이 전기 도금막(113)에 의해, 후술하는 공정에서 도체 회로(105)로 되는 부분을 두껍게 하고 비아 홀(107)로 되는 부분의 도금 충전 등이 행해지게 된다. 또, 전기도금 수용액중의 첨가제는 아토텍재팬사 제의 카파라시드 HL이다.
〔전기 도금 수용액〕
황산 2.24mol/l
황산구리 0.26mol/l
첨가제 19.5ml/l
〔전기 도금 조건〕
전류밀도 1A/dm2
시간 65분
온도 22± 2℃
(12) 이어서, 도금 레지스트(3)를 5% NaOH로 박리 제거한 후, 그 도금 레지스트(103)밑에 존재하고 있던 Ni-Cu 합금층(112)을 초산 및 황산과 과산화수소와의 혼합액을 이용하는 에칭으로 용해 제거하고, 전기 구리도금막(113) 등으로 이루어지는 두께 16㎛의 도체 회로(105)(비아 홀(107)을 포함한다)를 형성했다(도6(d) 참조).
(13) 계속해서, 상기 (5)∼(13)의 공정을 반복하여 상층의 도체 회로를 형성했다.(도7(a)∼도8(b) 참조).
(14) 다음에, 디에틸렌글리콜디메틸에테르(DMDG)에 60중량%의 농도가 되 도 록 용해시킨 크레졸 노보락형 에폭시 수지(日本化藥社 제)의 에폭시기 50%를 아크릴화한 감광성 부여의 올리고머(분자량: 4000) 46.67중량부, 메틸에칠케톤에 용해시킨 80중량%의 비스페놀 A형 에폭시 수지(유화셀사 제, 상품명: 에피코트 1001) 15중량부, 이미다졸 경화제(四國化成社 제, 상품명: 2E4MZ-CN) 1.6중량부, 감광성 모노머인 다관능 아크릴 모노머(日本化藥社 제, 상품명: R604) 3중량부, 마찬가지로 다가 아크릴모노머(共榮化學社 제, 상품명: DPE 6A) 1.5 중량부, 분산계 소포제(산노프코사 제, 상품명 :S-65) 0.71중량부를 용기에 넣고, 교반 혼합하여 혼합 조성물을 조제하고, 이 혼합 조성물에 대해 광중합 개시제로서 벤조페논(關動化學社 제) 2.0중량부, 광증감제로서의 미히라케톤(關動化學社 제) 0.2중량부를 첨가하고, 점도를 25℃에서 2.0Pa·s로 조정한 솔더 레지스트 조성물(유기수지 절연재료)을 얻었다.
또한, 점도 측정은, B형 점도계(東京計器社 제, DV1-B형)로 60rpm의 경우는 로터 No. 4, 6rpm의 경우는 로터 No.3에 의했다.
(15) 다음에, 다층 배선기판의 양면에, 상기 솔더 레지스트 조성물을 20㎛의 두께로 도포하고, 70℃에서 20분간, 70℃에서 30분간의 조건으로 건조처리를 한 후, 솔더 레지스트 개구부의 패턴이 그려진 두께 5mm의 포토마스크를 솔더 레지스트층에 밀착시켜 1000mJ/㎠의 자외선으로 노광하고, DMTG용액으로 현상처리하여, 200㎛ 직경의 개구를 형성했다.
그리고, 또한, 80℃에서 1시간, 100℃에서 1시간, 120℃에서 1시간, 150℃에서 3시간의 조건으로 각각 가열처리를 행하여 솔더 레지스트층을 경화시켜, 땜납 부분이 개구된 그 두께가 20㎛인 솔더 레지스트층(유기수지 절연층)(114)을 형성했다.
(16) 다음에, 솔더 레지스트층(유기 수지 절연층)(114)을 형성한 기판을, 염화니켈(2.3×10-1mol/l), 차아인산 나트륨(2.8×10-1mol/l), 구연산 나트륨(1.6×10 -1mol/l)을 포함하는 pH= 4.5의 무전해 니켈 도금액에 20분간 침지하여, 개구부에 두께 5㎛의 니켈 도금층(115)을 형성했다. 또한, 그 기판을 시안화금칼륨(7.6×10-3mol/l), 염화암모늄(1.9×10-1mol/l), 구연산 나트륨(1.2×10-1mol/l), 차아인산 나트륨(1.7×10-11mol/l)을 포함하는 무전해 도금액에 80℃의 조건으로 7.5분간 침지하고, 니켈 도금층(115)상에 두께 0.03㎛의 금도금층(116)을 형성했다.
(17) 이 후, 솔더 레지스트층(114)의 개구에 땜납 페이스트를 인쇄하여, 200℃에서 리플로우함으로써 땜납 범프(땜납체)(117)를 형성하고, 땜납 범프(117)을 가지는 다층 프린트 배선기판을 제조했다(도8(c) 참조).
얻어진 다층 프린트 배선기판에 대해, 유전율, 유전 손실 탄젠트 및 필 강도를 측정하고, 128℃에서 48시간의 가열 처리시험 및 -55℃∼125℃에서 1000회의 히트 사이클 시험을 실시했다. 그리고, 상기 가열처리 시험후 및 히트 사이클 시험후에는 층간 수지 절연층과 하층 도체 회로와의 박리, 비아 홀 부분의 저항 변화율을 측정했다. 결과를 하기의 표1에 표시했다.
실시예13
(5)의 공정의 도체 회로의 에칭을 행하지 않고, (8)의 공정의 층간 수지 절연층의 조화처리도 행하지 않은 이외는 상기 실시예12와 동일하게 하여, 다층 프린트 배선기판을 제조했다. 그리고, 얻어진 다층 프린트 배선기판에 대해 실시예12와 동일한 시험 및 평가를 했다. 결과를 하기의 표1에 표시했다.
비교예3
층간 수지 절연층을 형성하기 위한 수지로서, 열경화성 선상(linear) 폴리올레핀계 수지(스미토모스리엠사 제, 상품명: 1592)을 이용한 이외는 실시예12와 동일하게 하여 다층 프린트 배선기판을 제조했다. 그리고, 얻어진 다층 프린트 배선기판에 대해 실시예12와 동일한 시험 및 평가를 행했다. 결과를 하기의 표1에 표시했다.
표1
유전율(ε) 유전 손실 탄젠트(tanδ) 필 강도(kg/㎝) 가열 시험열 히트 사이클 시험
실시예12 2.5 0.008 1.0 박리 무; 저항변화율 0% 박리 무; 저항변화율 0%
실시예13 2.8 0.008 1.0 박리 무; 저항변화율 0% 박리 무; 저항변화율 0%
비교예3 3.1 0.1 0.3 저항변화율 30% 저항변화율 30%

상기 표1의 결과에서 명백한 바와같이, 실시예의 다층 프린트 배선기판은 가열시험이나 히트 사이클 시험을 행한 후도, 도체 회로와 비아 홀 사이의 저항 변화율은 작고, 도체 회로와 층간 수지 절연층의 박리를 볼 수 없었는데 대해, 비교예의 다층 프린트 배선기판은 저항 변화율이 크던지, 또는, 시험후에 박리가 발생하 고 있었다.
실시예14
A. 무전해 도금용 접착제의 조제
① 크레졸 노보락형 에폭시 수지(日本化藥社 제, 분자량 2500)의 25% 아크릴화물 35중량부, 감광성 모노머(東亞合成社 제, 아로닉스 M325) 3.15중량부, 소포제 0.5중량부 및 N-메틸피롤리돈(NMP) 3.6중량부를 용기에 넣고, 교반 혼합함으로써 혼합 조성물을 조제했다.
② 폴리에테르술폰(PES) 12중량부, 에폭시 수지 입자(三洋化成社 제, 폴리머폴)의 평균 입자 직경 1.0㎛인 것을 7.2중량부 및 평균 입자 직경 0.5㎛인 것의 3.09중량부를 별도의 용기에 넣고, 교반 혼합한 후, 다시 NMP 30중량부를 첨가하여, 비즈밀로 교반 혼합함으로써 별도의 혼합 조성물을 조제했다.
③ 이미다졸 경화제(四國化成社 제, 2E4MZ-CN) 2중량부, 광개시제인 벤조페논 2중량부, 광증감제인 미히라케톤 0.2중량부 및 NMP 1.5중량부를 별도의 용기에 넣고, 교반 혼합함으로써 혼합 조성물을 조제했다.
그리고, ①, ② 및 ③으로 조제한 혼합 조성물을 혼합하여 무전해 도금용 접착제를 얻었다.
B. 다층 프린트 배선기판의 제조방법
(1) 두께 1mm의 유리 에폭시 수지 또는 BT(비스(말레이미드)트리아진) 수지로 이루어지는 기판(101)의 양면에 18㎛의 구리박(108)이 라미네이트되어 있는 구리부착 적층판을 출발재료로 했다(도9(a) 참조). 우선, 이 구리부착 적층판을 드릴 로 구멍을 뚫고, 계속해서 도금레지스트를 형성한 후, 이 기판에 무전해 구리도금 처리를 실시하여 스루 홀(109)을 형성하고, 또한, 구리박을 일상의 방법에 따라 패턴상으로 에칭하여 기판의 양면에 내층 구리패턴(하층 도체 회로)(104)을 형성했다.
하층 도체 회로(104)를 형성한 기판을 물로 씻고, 건조시킨 후, NaOH(10g/l), NaCIO2(40g/l), Na3PO4(6g/l)의 수용액을 산화 조(흑화 조)로 하는 산화 조 처리를 행하고, 그 스루 홀(109)을 포함하는 하층 도체 회로(104)의 전표면에 조화면(104a, 109a)를 형성했다(도9(b) 참조).
(2) 에폭시 수지를 주성분으로 하는 수지 충전제(110) 기판의 양면에 인쇄기를 이용하여 도포함으로써, 하층 도체 회로(104)사이 또는 스루 홀(109)내에 충전하여 가열 건조를 행했다. 즉, 이 공정에 의해, 수지 충전제(110)가 하층 도체 회로(104) 사이 또는 스루 홀(109) 내에 충전된다(도9(c) 참조).
(3) 상기 (2)의 처리를 끝낸 기판의 일면을 벨트 연마지(三共里化學社 제)를 이용한 벨트 샌딩 연마에 의해, 하층 도체 회로(104)의 표면이나 스루 홀(109)의 랜드 표면에 수지 충전제(110)가 남지않도록 연마하고, 이어서, 상기 벨트 샌딩 연마에 의한 손상을 제거하기 위한 버프 연마를 행했다. 이러한 일련의 연마를 기판 다른쪽 면에 대해서도 동일하게 행했다. 그리고, 충전한 수지 충전제(110)를 가열 경화시켰다(도9(d) 참조).
이렇게하여, 스루 홀(109) 등에 충전된 수지 충전제(110)의 표층부 및 하층 도체 회로(104) 상면의 조화층(104a)을 제거하여 기판 양면을 평활화하고, 수지 충전제(110)와 하층 도체 회로(104)의 측면이 조화면(104a)을 통하여 강고하게 밀착하고, 또한 스루 홀(109)의 내벽면과 수지 충전제(110)가 조화면(109a)을 통하여 강고하게 밀착된 배선기판을 얻었다.
(4) 상기 (3)의 공정을 거친 기판을 염화니켈(30g/l), 차아인산 나트륨(10g/l), 구연산 나트륨(10g/l)의 수용액(90℃)의 무전해 니켈 조에 침지하고, 하층 도체 회로(104)의 상면 및 스루 홀(109)의 랜드 표면에 두께 1.2㎛의 니켈 피복층(111a)을 형성했다.
(5) 또한, 노출된 도체 회로(104) 및 스루 홀(109)의 랜드 표면의 니켈층 상에 두께 2㎛의 Cu-Ni-P로 이루어지는 다공질의 합금 조화층(111b)을 형성하고, 또한 이 조화층(111b)의 표면에 두께 0.3㎛의 Sn층을 형성했다(도10(a) 참조). 단, Sn층에 대해서는 도시하지 않는다.
그 조화층(111b)의 형성방법은 이하와 같다. 즉, 기판을 알칼리 탈지하여 소프트 에칭하고, 이어서, 염화팔라듐과 유기산으로 이루어지는 촉매용액으로 처리하여, Pd 촉매를 부여하고, 이 촉매를 활성화한 후, 황산구리(3.2×10-2mol/l), 황산니켈(2.4×10-3mol/l), 구연산(5.2×1.0-2mol/l), 차아인산 나트륨(2.7×10-1 mol/l), 붕산(5.0×10-1mol/l), 계면활성제(日信化學工業社 제, 사피놀 465)(1.0g/1)의 수용액으로 이루어지는 pH= 9의 무전해 구리도금 조에 기판을 침지하여, 침지 2분후부터 1초에 1회의 비율로 세로 방향으로 진동시켜, 구리도체 회로(104) 및 스루 홀(109)의 랜드 표면의 니켈층 상에 두께 5㎛의 Cu-Ni-P로 이루어지는 침형상 합금의 조화층(111b)을 형성했다. 또한, 보로플루오르화 주석 0.1mol/l, 티오요소 1.0mol/l, 온도 35℃, pH= 1.2의 조건으로 Cu-Sn 치환 반응시키고, 조화층의 표면에 두께 0.3㎛의 Sn층(도시하지 않음)을 형성했다.
(6) 기판의 양면에 상기 A에서 기재한 조성의 무전해 도금용 접착제를 롤 코터를 이용하여 2회 도포하고, 수평상태에서 20분간 방치하고 나서, 60℃에서 30분의 건조를 행했다(도10(b) 참조). 또, 도10(b)이후에서는 니켈 피복층(111a) 및 조화층(111b)을 따로따로 도시하는 것이 어려우므로, 이들을 합쳐서, 111의 부호를 붙였다.
(7) 상기 (6)에서 무전해 도금용 접착제의 층을 형성한 기판의 양면에 직경 85㎛의 검은 원이 인쇄된 포토마스크 필름을 밀착시켜, 초고압 수은등에 의해 500mJ/㎠ 강도로 노광했다. 이를 디에틸렌글리콜디메틸에테르(DMDG) 용액으로 스프레이 현상함으로써, 그 접착제의 층에 직경 85㎛의 비아 홀로 되는 개구를 형성했다. 또한, 해당 기판을 초고압 수은등에 의해 3000mJ/㎠로 노광하고, 100℃에서 1시간, 그 후 150℃에서 5시간의 가열처리를 행함으로써, 포토마스크 필름에 상당하는 치수 정밀도가 우수한 개구(비아 홀 형성용 뚫린 구멍(106))를 가지는 두께 18㎛의 층간 수지 절연층(102)(102a, 102b)을 형성했다(도10(c) 참조).
(8) 비아 홀 형성용 개구(106)를 형성한 기판을 크롬산 수용액(7500g/1)에 73℃로 20분간 침지하여, 층간 수지 절연층(102)의 표면에 존재하는 에폭시 수지 입자를 용해하여 제거하고 그 표면을 조화시켜, 조화면을 얻었다. 그 후, 중화용액(시프레이사 제)에 침지하고 나서 물로 씻었다(도10(d) 참조).
또한, 조면화 처리한 상기 기판 표면에, 팔라듐촉매(아토텍사 제)를 부여함으로써 층간 절연재층(102)의 표면 및 비아 홀용 개구(106)의 내벽면에 촉매핵을 부착했다.
(9) 다음에, 이하의 조성의 무전해 구리도금 수용액중에 기판을 침지하고, 조면 전체에 두께 0.8㎛의 무전해 구리도금막(112)을 형성했다(도11(a) 참조).
〔무전해 도금 수용액〕
EDTA 50g/l
황산구리 10g/l
HCHO 10ml/l
NaOH 6g/l
α, α' -비피리딜 80mg/l
폴리에틸렌글리콜(PEG) 0.1g/l
〔무전해 도금 조건〕
70℃의 조 온도에서 15분
(10) 시판의 감광성 드라이 필름을 무전해 구리도금막(112)에 붙이고, 마스크를 실어, 100mJ/㎠로 노광하고, 0.8% 탄산나트륨 수용액으로 현상처리함으로써, 도금 레지스트(103)를 형성했다(도11(b) 참조).
(11) 이어서, 이하의 조건으로 전해 구리도금을 실시하고, 두께 13㎛의 전기 구리도금막(113)을 형성했다(도11(c) 참조).
〔전해 도금 수용액〕
황산 180g/l
황산구리 80g/l
첨가제(아트택재팬사 제, 카파라시드 GL) 1ml/l
〔전해 도금 조건〕
전류밀도 1A/dm2
시간 30분
온도 실온
(12) 도금 레지스트(103)를 5% KOH 수용액으로 박리 제거한 후, 그 도금 레지스트(103) 밑의 무전해 도금막(112)을 황산과 과산화수소의 혼합액으로 에칭 처리하여 용해 제거하고, 무전해 구리도금막(112)과 전해 구리도금막(113)으로 이루어지는 1/S= 28/28로 두께 11㎛의 상층 도체 회로(105)(비아 홀(107)을 포함한다)를 형성했다.
또한 염화 니켈(30g/l), 차아인산 나트륨(10g/l), 구연산 나트륨(10g/l)의 수용액(90℃)의 무전해 니켈 조에 침지하고, 도체 회로 전면, 스루 홀 랜드 전면에 두께 1.2㎛의 니켈 피복층(111a)을 형성했다(도11(d) 참조).
(13) 상층 도체 회로(105) 및 니켈 피복층(111a)을 형성한 기판에 대해, 상기 (5)와 동일한 처리를 행하여, 상층 도체 회로(105)의 표면에 두께 2㎛의 Cu-Ni-P로 이루어지는 합금의 조화층(111b)을 형성했다(도12(a) 참조). 또한, 보로플루오 르화 주석 0.1mol/l, 티오요소 1.0mol/l, 온도 35℃, pH= 1.2의 조건으로 Cu-Sn 치환 반응시켜, 조화층의 표면에 두께 0.3㎛의 Sn층(도시하지 않음)을 형성했다.
(14) 상기 (6)∼(13)의 공정을 반복함으로써, 또한 상층의 도체 회로를 형성하고(도12(b)∼도13(d) 참조), 도시하고 있지 않지만, 최후에 개구를 가지는 솔더 레지스트층의 형성, 금도금 처리 등을 한 후, 땜납 범프를 형성하여, 땜납 범프를 가지는 다층 프린트 배선기판을 얻었다. 또한, 도12(b)∼도13(d)에 있어서도, 니켈 피복층(111a) 및 조화층(111b)의 2개의 층을 합쳐서, 111의 부호를 붙인다.
실시예15
실시예14와 동일하지만, 공정 (12)을 하기와 같이 바꾸었다.
(12) 전해 구리도금을 실시한 후, 또한, 황산 니켈(240g/l), 염화 니켈(45g/l), 붕산(30g/l)의 수용액으로 이루어지는 pH= 4.5의 도금 조에 기판을 침지하고, 온도 55± 5℃, 전류 밀도 4A/dm2의 조건으로 Ni판을 양극으로 하여 전기 니켈 도금을 실시하고, 두께 0.8㎛의 니켈 피복층을 형성했다.
또한, 도금 레지스트(103)를 5% KOH 수용액으로 박리 제거한 후, 그 도금 레지스트(103) 밑의 무전해 도금막(112)을 황산과 과산화수소의 혼합액으로 에칭 처리하여 용해 제거하고, 무전해 구리도금막(112)과 전해 구리도금막(113)으로 이루어지는 L/S= 28/28로 두께 11㎛의 상층 도체 회로(105)(비아 홀(107)을 포함한다)를 형성했다(도14 참조).
비교예4
니켈 피복층을 형성하지 않은 이외는, 실시예14와 동일한 방법에 의해 다층 프린트 배선기판을 제조했다.
실시예16
니켈층 대신에 두께 1.1㎛의 주석층을 무전해 도금에 의해 형성한 이외는, 실시예 14와 동일한 방법에 의해 다층 프린트 배선기판을 제조했다. 도금액은 이하의 조성이다.
구연산 나트륨 0.34mol/l
EDTA 0.04mol/l
염화 주석 0.04mol/l
초산나트륨 0.12mol/l
염화티탄 0.029mol/l
조 온도 70∼90℃
실시예 17
니켈층 대신에 코발트층을 무전해 도금에 의해 형성한 이외는 실시예 14와 동일한 방법에 의해 다층 프린트 배선기판을 제조했다. 무전해 도금의 조건은 이하와 같다.
〔무전계 도금액〕
염화 코발트 0.60mol/l
차아인산 나트륨 0.26mol/l
주석산나트륨 0.90mol/l
염화암모늄 1.30mol/l
pH 8∼10
조 온도 90∼100℃
실시예18
니켈층 대신에 팔라듐층을 무전해 도금에 의해 형성한 이외는 실시예14와 동일한 방법에 의해 다층 프린트 배선기판을 제조했다. 무전해 도금의 조건은 이하와 같다.
〔무전계 도금액〕
테트라민팔라듐크롤라이드 5.4g/l
EDTA 나트륨염 33.6g/l
암모니아 350g/l
히드라진 0.3g/l
조 온도 90℃
상기 실시예 및 비교예에서 얻어진 배선기판에 대해 단면을 광학 현미경으로 관찰하여, 도체 회로의 용해 및 Cu-Ni-P 조화층의 미석출을 관찰했다.
실시예14∼18에서는 도체 회로의 용해를 볼 수 없었지만, 비교예4에서는 전원층(power layer)(플레인층)의 일부에 용해를 볼 수 있었다.
또한, 실시예14∼18에서는 Cu-Ni-P로 이루어지는 침형상 합금의 도금 처리를 행했을 때, 10턴에서도 도금의 미석출은 없었지만, 비교예4에서는 3턴에서 도금의 미석출이 생겼다.
또한, 형성 가능한 패턴폭(1/S)에 관해, 실시예 14∼18에서는 15/15㎛로 작은 패턴폭이 형성 가능했지만, 비교예에서는 30/30로 큰 패턴폭밖에 형성할 수 없었다.
실시예19
(1) BT(비스(말레이미드)트리아진) 수지로 이루어지는 두께 1.0mm의 기판(1)의 양면에 18㎛의 구리박(2)이 라미네이트되어 있는 BT 레진 구리부착 적층판(三菱가스化學社 제, 상품명 : H1 830-1.0T12D)를 출발재료로 했다(도15(a) 참조). 우선, 이 구리부착 적층판을 드릴로 구멍을 내 관통 구멍을 형성하고(도15(b) 참조), 이어서 팔라듐-주석 콜로이드를 표면에 부착시켜, 하기 조성의 무전해 도금 수용액을 이용하고, 하기 조건에서 무전해 도금을 실시하여, 기판 전면에 0.7㎛의 무전해 도금막을 형성했다.
〔무전해 도금 수용액]
EDTA 60g/l
황산구리 10g/l
HCHO 8ml/l
NaOH 10g/l
α, α' -비피리딜 80mg/l
폴리에틸렌글리콜(PEG) 0.1g/l
〔무전해 도금조건]
70℃의 조 온도에서 10분
또한, 하기 조성의 전해 도금 수용액에서 하기 조건으로 전해 도금을 실시하고, 두께 15㎛의 전해 구리도금막을 형성했다.
〔전해 도금 수용액〕
황산 170∼200g/l
황산구리 50∼70g/l
첨가제 20∼40ml/l
(아토텍재팬사 제, 카파라시드 GL)
〔전해 도금 조건]
전류밀도 1.5∼2.3A/dm2
온도 23∼26℃
(2) 상기 공정에 의해 기판 전면에 도체층(3)(스루 홀(3a)을 포함한다)을 형성한 기판(도15(c) 참조)를 물로 씻고, 건조시킨 후, 상기 기판을 NaOH(20g/l), NaClO2(50g/l), Na3PO4(15.0g/l)을 포함하는 수용액으로 이루어지는 산화 조(흑화 조) 및 NaOH(2.7g/l), NaBH4(1.0g/l)을 포함하는 수용액으로 이루어지는 환원 조를 이용한 산화 환원 처리에 공급하고, 그 스루 홀(3a)을 포함하는 도체층(3)의 전표면에 조화면(4)을 형성했다(도15(d) 참조).
(3) 다음에, 평균 입자 직경 15㎛의 구리입자를 포함하는 금속 입자 페이스트(다터전선사 제, DD 페이스트: 비도전성 구멍을 메우는 구리 페이스트)를 스루 홀(3a)내에 스크린 인쇄에 의해 충전하고, 100℃에서 30분, 180℃에서 2시간의 조 건으로 건조, 경화시켰다. 그리고, 도체층(3) 표면에 형성된 조화면(4) 및 스루 홀(3a)에서 밀려 나온 금속 입자 페이스트(5)를 #400의 벨트 연마지(三共理化學社 제)를 이용한 벨트 샌딩 연마에 의해 제거하고, 또한, 이 벨트 샌딩 연마에 의한 손상을 제거하기 위해, 알루미나 연마나 SiC 입자 연마에 의한 버프 연마를 행하여, 기판 표면을 평탄화했다(도15(e) 참조).
(4) 상기(3)에서 평탄화된 기판표면에 일상의 방법에 따라 팔라듐 콜로이드 촉매를 부착시키고 무전해 도금을 실시함으로써, 두께 0.6㎛의 무전해 구리도금막(6)을 형성했다(도15(f) 참조).
(5) 이어서, 이하의 조건으로 전기 구리도금을 실시하고, 두께 15㎛의 전기 구리도금막(7)을 형성하여, 후술하는 도16(b)의 공정에서 하층 도체 회로(9)로 되는 부분을 두껍게 하고, 스루 홀(3a)에 충전된 금속 입자 페이스트(5)를 덮는 도체층(10)으로 되는 부분을 형성했다.
〔전기 도금 수용액〕
황산 170∼200g/l
황산구리 50∼70g/l
첨가제(아토텍재팬사 제, 상품명: 카파라시드 GL) 20∼40ml/l
〔전기 도금 조건〕
전류밀도 1.5∼2.3A/dm2
온도 23∼26℃
(6) 도체 회로(9) 및 도체층(10)으로 되는 부분을 형성한 기판의 양면에 시판의 감광성 드라이 필름을 붙이고, 마스크를 실어, 100mJ/㎠로 노광, 0.8% 탄산 수소 나트륨으로 현상 처리하여, 두께 15㎛의 에칭 레지스트(8)를 형성했다(도16(a) 참조).
(7) 그리고, 에칭 레지스트(8)를 형성하지 않은 부분의 도금막을 황산과 과산화수소의 혼합액을 이용하는 에칭으로 용해 제거하고, 또한, 도금 레지스트(8)를 5% KOH로 박리 제거하여, 독립된 도체 회로(9) 및 도전 페이스트(5)를 덮는 도체층(10)을 형성했다(도16(b) 참조).
(8) 다음에, 도체 회로(9) 및 금속 입자 페이스트(5)를 덮는 도체층(10)의 표면에 Cu-Ni-P 합금으로 이루어지는 두께 2.5㎛의 조화층(요철층)(11)을 형성하고, 또한 이 조화층(11)의 표면에 두께 0.3㎛의 Sn층을 형성했다(도16(c) 참조). 이들 층의 형성방법은 이하와 같다. 또한, 도16(c)에는 Sn층을 도시하지 않는다.
즉, 기판을 산성 탈지하여 소프트 에칭하고, 이어서, 염화 팔라듐과 유기산으로 이루어지는 촉매 용액으로 처리하여, Pd 촉매를 부여하고, 이 촉매를 활성화한 후, 황산구리(8g/l), 황산 니켈(0.6g/l), 구연산(15g/l), 차아인산 나트륨(29g/l), 붕산 (31g/l), 계면활성제(日信化學工業 제, 사피놀 465)(0.1g/l)을 포함하는 pH= 9의 무전해 도금 조로 무전해 도금을 실시하고, 도체 회로의 전표면에 Cu-Ni-P 합금의 조화층(11)을 형성했다. 이어서, 보로플루오르화 주석(0.1mol/l), 티오요소(1.0mol/l)를 포함하는 pH= 1.2, 온도 50℃의 무전해 주석 치환 도금 조에 침지하고, 상기 조화층의 표면에 두께 0.3㎛의 Sn층을 형성했 다.
(9) 크레졸 노보락형 에폭시 수지(日本化藥社 제, 분자량 2500)의 25% 아크릴화물 35중량부, 감광성 모노머(東亞合成社 제, 아로닉스 M325) 3.15중량부, 소포제(산노프코사 제, 상품명: S-65) 0.5중량부, 이미다졸 경화제(四國化成社 제, 상품명: 2E4MZ-CN) 2중량부, 광개시제인 벤조페논 2중량부, 광증감제인 미히라케톤 0.2중량부 및 N-메틸피롤리돈(NMP) 1.5중량부를 용기에 넣고, 교반 혼합함으로써 에폭시 수지의 아크릴레이트 조성물을 조제했다.
다음에, 이 에폭시 수지의 아크릴레이트 조성물을 롤 코터로 기판의 양면에 도포하고, 층간 수지 절연층(12)으로 되는 수지층(120)을 형성했다(도16(d) 참조).
(10) 수지층(120)의 형성 후, 80℃에서 10분간 프리-베이크를 행하고, 다음에 자외선으로 노광, 현상 처리를 행하여, 비아 홀 형성용 개구(13)를 형성했다. 또한, 150℃, 4시간의 조건으로 열경화를 행하여 층간 수지 절연층(12)으로 했다(도16(e) 참조). 층간 수지 절연층(12)의 열경화 후의 두께는 18㎛이었다.
(11) Ni를 타겟으로 한 스퍼터링을 기압 0.8Pa, 온도 80℃, 전력 200W, 시간 20분간의 조건으로 행하여, 두께 0.6㎛의 Ni 금속층(14)을 층간 수지 절연층(12)의 표면에 형성했다(도17(a) 참조). 또한, 스퍼터링을 위한 장치로서 일본진공기술주식회사 제의 SV-4540을 사용했다.
(12) 상기 (11)에서 금속층(14)을 형성한 기판 양면에 시판의 감광성 드라이 필름을 붙이고, 포토마스크 필름을 싣고, 100mJ/㎠로 노광한 후, 0.8% 탄산 나트륨으로 현상 처리하여, 두께가 30㎛인 도금 레지스트(16)의 패턴을 형성했다(도17(b) 참조).
(13) 또한, 황산(150g/l)을 포함하는 산을 이용하여 온도 40℃, 시간 5분의 조건으로 Ni 금속층(14)을 산처리하고, 표면의 산화층을 제거했다.
(14) 다음에, 상기 (1)에 기재한 조건과 동일한 조건으로 전해 도금을 실시하고, 두께 21㎛의 전해 도금막(15)을 형성했다. 또한, 이 전해 도금막(15)에 의해 도체 회로(9) 부분의 두께 및 비아 홀(17) 부분의 도금 충전이 행해지게 된다(도17(c) 참조).
(15) 그리고, 도금 레지스트(16)를 5% KOH로 박리 제거한 후, 그 도금 레지스트(16) 밑에 존재했던 Ni 금속층(14)을 40℃의 과황산 나트륨(100g/l)을 포함하는 수용액에 에칭 제거하고, Ni 금속층(14), 전해 도금막(15)으로 이루어지는 두께 16㎛의 상층 도체 회로(19)(비아 홀(17)을 포함한다)를 형성했다(도17(d) 참조).
(16) 그 후, (9)∼(15)의 공정을 반복함으로써, 다층화를 행했다. 또한, 도18에서는 도17(d)에서 형성한 상층 도체 회로(19) 등을 가지는 기판상에 (9)∼(15)의 공정을 반복하여 층간 수지 절연층(12)과 상층 도체 회로(19) 등을 각각 1층 형성하고(도18(a) 참조), 실시예12(14)와 동일하게 하여 솔더 레지스트 조성물을 조제한 후, 그 위에 이하와 같이 하여 솔더 레지스트층을 형성했다(도18(b)∼(c) 참조).
(17) 즉, 다층 배선 기판의 양면에 상기 솔더 레지스트 조성물을 20㎛의 두께로 도포하고, 건조 처리를 행한 후, 솔더 레지스트 개구부로 되는 부분의 패턴이 그려진 포토마스크를 솔더 레지스트층에 밀착시켜 1000mJ/㎠의 자외선으로 노광하 고, DMTG 용액으로 현상 처리하여, 개구를 형성했다. 또한, 80℃에서 1시간, 100℃에서 1시간, 120℃에서 1시간, 150℃에서 3시간의 조건으로 가열 처리하여 솔더 레지스트층을 경화시키고, 개구(21)를 가지고, 그 두께가 20㎛인 솔더 레지스트 패턴층(18)을 형성했다(도18(b) 참조).
(18) 다음에, 솔더 레지스트 패턴층(18)을 형성한 기판을 염화니켈(30g/l), 차아인산 나트륨(10g/l), 구연산나트륨(10g/l)의 수용액으로 이루어지는 pH= 5의 무전해 니켈도금 액에 20분간 침지하여, 개구(21)의 저부에 두께 5㎛의 니켈 도금층을 형성했다.
또한, 그 기판을 시안화금칼륨(2g/l), 염화암모늄(75g/l), 구연산 나트륨(50g/l), 차아인산 나트륨(10g/l)으로 이루어지는 무전해 금도금액에 93℃의 조건으로 23초간 침지하고, 니켈 도금층상에 두께 0.03㎛의 금도금층(22)을 형성했다. 또한, 도18(c)에서는 형성된 니켈 도금층 및 금도금층을 합쳐 22의 부호를 붙인다.
(19) 그리고, 솔더 레지스트층(18)의 개구(21)에는 땜납 페이스트를 인쇄하여 200℃에서 리플로우함으로써 땜납 범프(땜납체)(23)를 형성하고, 땜납 범프(23)를 가지는 다층 프린트 배선기판을 제조했다(도18(c) 참조).
실시예20
Cr 타겟을 사용하고, 가스압 0.9Pa·s, 스퍼터 시간이 20분간인 조건으로 스퍼터링을 하고, 두께가 0.5㎛인 Cr 금속층을 형성한 이외는 실시예19와 동일하게 하여, 다층 프린트 배선기판을 제조했다.
실시예21
Pd 타겟을 사용하여 Pd 금속층을 형성한 이외는 실시예19와 동일하게 하여, 다층 프린트 배선기판을 제조했다.
실시예22
Ti 타겟을 사용하여 Ti 금속층을 형성한 이외는 실시예19와 동일하게 하여, 다층 프린트 배선기판을 제조했다.
비교예5
Ni 금속층을 형성한 후, 산 세정을 행하지 않은 이외는 실시예19와 동일하게 하여, 다층 프린트 배선기판을 제조했다.
이상, 실시예19∼22 및 비교예5에서 얻어진 다층 프린트 배선기판에 대해 필 강도를 측정했다. 또한, 금속층과 전해 구리도금막의 박리 유무를 광학 현미경을 이용하여 관찰했다. 그 결과를 하기의 표2에 표시했다.
<표2>
필 강도(kg/cm) 박리 유무
실시예19 1.3
실시예20 1.1
실시예21 1.2
실시예22 1.1
비교예5 1.2
상기 표2의 결과에서 명백한 바와같이, 층간 수지 절연층상에 금속층을 형성한 후, 산 세정을 행하여 금속층 표면의 산화막을 제거함으로써, 금속층과 전해 구리도금막과의 밀착성이 양호해지고, 전해 구리도금막의 박리가 방지된다.
실시예23
(1) BT(비스(말레이미드)트리아진) 수지로 이루어지는 두께 0.8mm의 기판(1)의 양면에 18㎛의 구리박(2)이 라미네이트되어 있는 BT 레진 구리부착 적층판(三菱가스化學社 제, 상품명 : H1 830-0.8T12D)를 출발재료로 했다(도19(a) 참조). 우선, 이 구리부착 적층판을 드릴로 구멍을 뚫고(도19(b) 참조), 이어서 팔라듐-주석 콜로이드를 부착시켜 하기 조성의 무전해 도금 수용액으로 하기 조건에서 무전해 도금을 실시하고, 기판 전면에 0.7㎛의 무전해 도금막을 형성했다.
〔무전해 도금 수용액]
EDTA 150g/l
황산구리 20g/l
HCHO 30ml/l
NaOH 40g/l
α, α' -비피리딜 80mg/l
PEG 0.1g/l
〔무전해 도금조건]
70℃의 조 온도에서 30분
또한, 하기 조성의 전해 도금 수용액에서 하기 조건으로 전해 도금을 실시하고, 두께 15㎛의 전해 구리도금막을 형성했다(도19(c) 참조).
〔전해 도금 수용액〕
황산 180g/l
황산구리 80g/l
첨가제 1ml/l
(아토텍재팬사 제, 카파라시드 GL)
〔전해 도금 조건]
전류밀도 1A/dm2
시간 30분
온도 실온
(2) 이렇게하여 내층 구리패턴(스루 홀(3)을 포함한다)을 형성한 기판을 물로 씻고, 건조시킨 후, 산화 조(흑화 조)로서 NaOH(20g/l), NaClO2(50g/l), Na3PO4(15.0g/l)의 수용액을 이용하고, 환원 조으로서 NaOH(2.7g/l), NaBH4(1.0g/l)의 수용액을 이용한 산화 환원처리에 공급하고, 도체 회로, 스루 홀 전표면에 조화층(4)을 형성했다(도19(d) 참조).
(3) 구리입자를 포함하는 도전 페이스트(5)를 스크린 인쇄에 의해, 스루 홀(3)내에 충전하고, 건조, 경화시켰다. 그리고, 도체 상면의 조화층(4) 및 스루 홀(3)로부터 밀려나온 도전 페이스트(5)를 #400의 벨트연마지(三共理化學 제)를 이용한 벨트 샌딩 연마에 의해 제거하고, 다시 이 벨트 샌딩 연마에 의해 손상을 제거하기 위한 버프 연마를 행하여, 기판표면을 평탄화했다(도19(e) 참조).
(4) 상기 (3)에서 평탄화된 기판표면에 일상의 방법에 따라 팔라듐 콜로이드 촉매를 부여하고 나서 무전해 도금을 실시함으로써, 두께 0.6㎛의 무전해 구리도금막(6)을 형성했다(도19(f) 참조).
(5) 이어서, 이하의 조건으로 전해 구리도금을 실시하고, 두께 15㎛의 전해 구리도금막(7)을 형성하여, 도체 회로(9)로 되는 부분을 두껍게 하고, 스루 홀(3)에 충전된 도전 페이스트(5)를 덮는 도체층(덮개 도금층)(10)으로 되는 부분을 형성했다.
[전해 도금 수용액]
황산 180g/l
황산구리 80g/l
첨가제(아토텍재팬 제, 상품명 : 카파라시드 GL) 1ml/l
[전해 도금 조건]
전류밀도 1A/dm2
시간 30분
온도 실온
(6) 도체 회로(9) 및 도체층(10)으로 되는 부분을 형성한 기판의 양면에 시판의 감광성 드라이 필름을 붙이고, 마스크를 실어, 100mJ/㎠로 노광, 0.8% 탄산 수소 나트륨으로 현상 처리하여, 두께 15㎛의 에칭 레지스트(8)를 형성했다(도20(a) 참조).
(7) 그리고, 에칭 레지스트(8)를 형성하지 않은 부분의 도금막을 황산과 과산화수소의 혼합액을 이용하는 에칭으로 용해 제거하고, 또한, 도금 레지스트(8)를 5% KOH로 박리 제거하여, 독립된 도체 회로(9) 및 도전 페이스트(5)를 덮는 도체층(10)을 형성했다(도20(b) 참조).
(8) 다음에, 도체 회로(9) 및 도전 페이스트(5)를 덮는 도체층(10)의 측면을 포함하는 전표면에 Cu-Ni-P 합금으로 이루어지는 두께 2.5㎛의 조화층(요철층)(11)을 형성하고, 또한 이 조화층(11)의 표면에 두께 0.3㎛의 Sn층을 형성했다(도20(c) 참조, Sn층에 대해서는 도시하지 않는다).
그 형성방법은 이하와 같다. 즉, 기판을 산성 탈지하여 소프트 에칭하고, 이어서, 염화 팔라듐과 유기산으로 이루어지는 촉매 용액으로 처리하여, Pd 촉매를 부여하고, 이 촉매를 활성화한 후, 황산구리 8g/l, 황산 니켈 0.6g/l, 구연산 15g/l, 차아인산 나트륨 29g/l, 붕산 31g/l, 계면활성제(日信化學工業 제, 사피놀 465) 0.1g/l의 수용액으로 이루어지는 pH= 9의 무전해 도금 조로 도금을 실시하고, 도체 회로(9) 및 도체층(10)의 전표면에 Cu-Ni-P 합금의 조화층(11)을 형성했다. 이어서, 보로플루오르화 주석 0.1mol/l, 티오요소 1.0mol/l의 수용액을 이용하여, 온도 50℃, pH= 1.2의 조건에서 Cu-Sn 치환 반응시키고, 조화층(11)의 표면에 두께 0.3㎛의 Sn층을 형성했다(Sn층에 대해서는 도시하지 않는다).
(9) 기판의 양면에 두께 50㎛의 열경화성 폴리올레핀 수지 시트(스미토모스리엠사 제, 상품명 : 1592)를 온도 50∼180℃까지 승온시키면서 압력 10kg/㎠로 가열 프레스하여 적층하고, 폴리올레핀계 수지로 이루어지는 층간 수지 절연층(12)을 형성했다(도20(d) 참조).
(10) 파장 10.4㎛의 CO2 가스 레이저로 폴리올레핀계 수지로 이루어지는 층 간 수지 절연층(12)에 직경 80㎛의 비아 홀용 개구(13)를 형성했다. 또한, CF4 및 산소혼합 기체의 플라즈마 처리에 의해 데스미어 및 폴리올레핀계 수지절연층 표면의 개질을 행했다. 이 개질에 의해 표면에는 OH기나 카르보닐기, COOH기 등의 친수성기가 확인되었다.
또한, 산소 플라즈마 처리 조건은 전력 800W, 500mTorr, 20분간이다.
(11) Ni를 타겟으로 한 스퍼터링을 기압 0.6Pa, 온도 80℃, 전력 200W, 시간 5분간의 조건으로 행하여, Ni 박막을 폴리올레핀계 수지 절연층(12)의 표면에 형성했다. 이 때, 형성된 Ni 금속층의 두께는 0.1㎛였다.
또한, Ni 금속층상에 동일한 조건으로 두께 0.1㎛의 구리층을 스퍼터링으로 형성했다. 또, 스퍼터링을 위한 장치는 일본진공기술주식회사 제의 SV-4540을 사용했다.
(12) 상기 (11)의 처리를 끝낸 기판에 대해, 상기 (1)의 무전해 도금을 실시하고, 두께 0.7㎛의 무전해 도금막(14)을 형성했다(도21(a) 참조).
(13) 상기 (12)에서 무전해 도금막(14)을 형성한 기판의 양면에 시판의 감광성 드라이 필름을 붙여, 포토 마스크 필름을 싣고, 100mJ/㎠로 노광, 0.8% 탄산 나트륨으로 현상 처리하여, 두께 15㎛의 도금 레지스트(16)를 형성했다(도21(b) 참조).
(14) 또한, 상기 (1)의 전해 도금을 실시하고, 두께 15㎛의 전해 도금막(15)을 형성하여, 도체 회로(9) 부분을 두껍게 하고, 비아 홀(17) 부분의 도금 충전을 행했다(도21(c) 참조).
(15) 그리고, 도금 레지스트(16)를 5% KOH로 박리 제거한 후, 그 도금 레지스트(16) 밑의 Ni막 및 무전해 도금막(14)을 초산 및 황산/과산화수소 혼합액을 이용하는 에칭으로 용해하여 제거하고, Ni막, 무전해 구리도금막(14) 및 전해 구리도금막(15)으로 이루어지는 두께 16㎛의 도체 회로(비아 홀(17)을 포함한다)로 했다(도21(d) 참조).
(16) 또한, 상기 (8)∼(15)의 공정을 반복하여, 다층 배선기판을 얻었다(도22(a) 참조). 또한, 실시예12의 (14)와 동일하게 하여 솔더 레지스트 조성물을 얻었다.
(17) 상기 (16)에서 얻어진 다층 배선기판을 수직으로 세운 상태에서 롤 코터의 한쌍의 도포용 롤사이에 끼우고, 솔더 레지스트 조성물을 20㎛의 두께로 도포했다.
(18) 이어서, 70℃에서 20분간, 70℃에서 30분간의 건조 처리를 행한 후, 1000mJ/㎠의 자외선으로 노광하여, DMTG 현상 처리했다.
또한, 80℃에서 1시간, 100℃에서 1시간, 120℃에서 1시간, 150℃에서 3시간의 조건으로 가열 처리하여, 비아 홀, 랜드, 격자형상 전원층의 상면의 일부가 개구된(개구 직경 20㎛) 솔더 레지스트층(두께 20㎛)(18)을 형성했다.
(19) 다음에, 솔더 레지스트층을 형성한 기판을 염화니켈 30g/l, 차아인산 나트륨 10g/l, 구연산 나트륨 10g/l의 수용액으로 이루어지는 pH= 5의 무전해 니켈도금액에 20분간 침지하여, 개구부에 두께 5㎛의 니켈 도금층(19)을 형성했다. 또 한, 그 기판을 시안화금칼륨 2g/l, 염화암모늄 75g/l, 구연산나트륨 50g/l, 차아인산 나트륨 10g/l의 수용액으로 이루어지는 무전해 금도금액에 93℃의 조건으로 23초간 침지하고, 니켈 도금층(19)상에 두께 0.03㎛의 금도금층(20)을 형성했다.
(20) 그리고, 솔더 레지스트층(18)의 개구부에 땜납 페이스트를 인쇄하여 200℃에서 리플로우함으로써 땜납 범프(21)를 형성하여, 땜납 범프(21)를 가지는 다층 프린트 배선기판을 제조했다(도22(b) 참조).
실시예24
본 실시예에서는 폴리올레핀계 수지로서, 三井化學 제의 TPX(상품명)을 사용하여, 실시예23과 동일한 산소 플라즈마 조건으로 데스미어하고, 이어서 저압 수은 램프로 자외선을 30∼60초 조사하여 표면 개질을 행함으로써, OH기 및 카르보닐기를 도입했다.
본 실시예에서는 또한 Pd를 기압 0.6Pa, 온도 100℃, 전력 200W, 시간 2분간의 조건으로 폴리올레핀계 수지 절연층에 두께 0.1㎛로 부착시킨 것 이외는 실시예23과 동일하게 하여 다층 프린트 배선기판을 제조했다.
실시예25
본 실시예에서는 폴리올레핀계 수지로서, 出光石油化學 제의 SPS(상품명)을 사용하고, Ti를 기압 0.6Pa, 온도 100℃, 전력 200W, 시간 5분간의 조건으로 폴리올레핀계 수지 절연층에 두께 0.1㎛로 부착시킨 것 이외는 실시예23과 동일하게 하여 다층 프린트 배선기판을 제조했다.
실시예26
본 실시예에서는 이하에 기술하는 방법에 따라 도체 회로를 형성한 것 이외는 실시예23과 동일하게 하여 다층 프린트 배선기판을 제조했다.
즉, 실시예23의 (8)∼(9)를 실시한 후, 폴리올레핀계 수지로 이루어지는 층간 수지 절연층상에 시판의 감광성 드라이 필름을 붙여, 포토 마스크 필름을 싣고, 100mJ/㎠로 노광, 0.8% 탄산 나트륨으로 현상 처리하여, 두께 10㎛의 도금 레지스트를 형성했다. 이어서, 기압 0.6Pa, 온도 100℃, 전력 200W, 시간 2분간의 조건으로 Co를 스퍼터하여 두께 0.1㎛의 Co층을 형성한 후, 도금 레지스트를 5% KOH로 박리 제거하여, Co를 촉매로서 실시예23에 준하여 무전해 구리도금을 행하여, 두께 10㎛의 도체 회로를 형성했다.
실시예27
본 실시예는 Ni에 대신해 A1, Cr, Sn, Mo, W, Fe를 스퍼터링한 것 이외는 실시예23과 동일하게 하여 다층 프린트 배선기판을 제조했다.
또, 스퍼터링은 기압 0.6Pa, 온도 100℃, 전력 200W, 시간 2분간의 조건으로 폴리올레핀계 수지 절연층 표면에 두께 0.1㎛로 부착시켰다.
이렇게하여 제조한 실시예에 이러한 다층 프린트 배선기판에 대해 필 강도를 측정했다.
또한, 배선기판을 128℃에서 48시간 방치한 후의 휘어짐량의 증가율을 측정했다. 또한, 배선기판을 -55℃∼125℃로 500사이클 시험했다.
추가하여, IC칩을 설치한 후, 상대습도 100% 분위기하에서, 실온으로 100시간 구동한 후의 마이그레이션 유무를 평가했다. 마이그레이션의 유무는 층간 도통 의 유무로 판단했다. 이들 결과를 표3에 표시한다.
<표3>
필 강도(kg/cm) 휘어짐 증가율(%) 마이그레이션 크랙
실시예23 (Ni) 2.4 1
실시예24 (Pd) 2.0 1
실시예25 (Ti) 1.5 1
실시예26 (Co) 2.0 1
실시예27-1 (Cr) 2.0 1
실시예27-2 (Sn) 2.0 1
실시예27-3 (Mo) 1.8 1
실시예27-4 (W) 1.5 1
실시예27-5 (Al) 1.6 1
표3에 도시하는 결과에서 명백한 바와같이, 실시예에 관한 배선기판은 층간 수지 절연층에 조화면을 형성하고 있지 않음에도 불구하고, 충분한 필 강도가 확보되었다.
또한, 실시예에 관한 배선기판은 방열성이 나쁨에도 불구하고, Ni, Pd 등의 금속에 의해 구리 확산이 억제되어 있으므로, 마이그레이션도 없고 층간 절연이 확보되었다. 또한, 휘어짐의 증가도 억제되었다.
즉, 수지기판의 양면에 빌드 업 층이 형성되고, 또한, 수지 절연층의 표면에 바로 형성된 주기율표의 제4A족으로부터 제1B족에서 제4∼제7 주기의 금속으로서 Cu를 제외한 금속에서 선택되는 적어도 1종의 금속에 의해 구성되는 금속층을 통하여 도체층이 형성되어, 제5군의 본 발명의 효과를 발휘한다.
실시예28
(1) 코어기판에서는 BT (비스(말레이미드)트리아진) 수지로 이루어지는 두께 0.8mm의 기판(1)의 양면에 18㎛의 구리박(2)이 라미네이트되어 있는 BT 레진 구리 부착 적층판(三菱가스化學社 제, 상품명 : H1 830-0.8T12D)를 출발재료로 했다(도23(a) 참조). 우선, 이 구리부착 적층판을 드릴로 구멍을 내고(도23(b) 참조), 이어서 팔라듐-주석 콜로이드를 부착시켜, 하기 조성의 무전해 도금 수용액에서 하기 조건으로 무전해 도금을 실시하고, 기판 전면에 0.7㎛의 무전해 도금막을 형성했다.
[무전해 도금 수용액]
EDTA 150g/l
황산구리 20g/l
HCHO 30ml/l
NaOH 40g/l
α, α' -비피리딜 80mg/l
PEG 0.1g/l
[무전해 도금 조건]
70℃의 조 온도에서 30분
또한, 하기 조성의 전해 도금 수용액에서 하기 조건으로 전해 구리도금을 실시하고, 두께 15㎛의 전해 구리도금막으로 이루어지는 내층 도체회로(2) 및 스루 홀(3)을 형성했다(도23(c) 참조).
[전해 도금 수용액]
황산 180g/l
황산구리 80g/l
첨가제(아토텍재팬 제, 상품명: 카파라시드 GL) 1ml/l
[전해 도금 조건]
전류밀도 1A/dm2
시간 30분
온도 실온
(2) 이렇게 해서 내층 구리패턴(스루 홀(3)을 포함한다)을 형성한 기판(1)을 물로 씻고, 건조시킨 후, 산화 조(흑화 조)로서, NaOH(20g/l), NaClO2(50g/l), Na3PO4(15.0g/l)의 수용액을 이용하고, 환원 조으로서 NaOH(2.7g/l), NaBH4(1.0g/l)의 수용액을 이용한 산화 환원처리에 공급하고, 내층 도체회로(2), 스루 홀(3)의 전표면에 조화층(4)을 형성했다(도23(d) 참조).
(3) 다음에, 구리입자를 포함하는 도전 페이스트(5)를 스크린 인쇄에 의해, 스루 홀(3) 내에 충전하여, 건조, 경화시켰다. 그리고, 내층 도체회로(2) 표면의 조화층(4)및 스루 홀(3)로부터 밀려 나온 도전 페이스트(5)를 #400의 벨트 연마지(三共理化學 제)를 이용한 벨트 샌딩 연마에 의해 제거하고, 또한 이 벨트 샌딩 연마에 의한 손상을 제거하기 위한 버프 연마를 행하여, 기판표면을 평탄화했다(도23(e) 참조).
(4) 상기 (3)에서 평탄화된 기판표면에 일상의 방법에 따라 팔라듐 콜로이드 촉매를 부여하고 나서 무전해 도금을 실시함으로써, 두께 0.6㎛의 무전해 구리도금막(6)을 형성했다(도23(f) 참조).
(5) 이어서, 이하의 조건으로 전해 구리도금을 실시하여, 두께 15㎛의 전해 구리도금막(7)을 형성하고(도24(a) 참조), 도체 회로(9)로 되는 부분을 두껍게 하고, 스루 홀(3)에 충전된 도전 페이스트(5)를 덮는 도체층(덮개 도금층)(10)이 되는 부분을 형성했다(도24(b) 참조).
[전해 도금 수용액]
황산 180g/l
황산구리 80g/l
첨가제(아토텍재팬 제, 상품명: 카파라시드 GL) 1ml/l
[전해 도금 조건]
전류밀도 1A/dm2
시간 30분
온도 실온
(6) 도체회로(9) 및 도체층(10)으로 되는 부분을 형성한 기판의 양면에 시판의 감광성 드라이 필름을 붙여, 마스크를 싣고, 100mJ/㎠로 노광, 0.8% 탄산수소 나트륨으로 현상 처리하여, 두께 15㎛의 에칭 레지스트(8)를 형성했다(도24(a) 참조).
(7) 그리고, 에칭 레지스트(8)를 형성하고 있지 않은 부분의 도금막을 황산과 과산화수소의 혼합액을 이용하는 에칭으로 용해하여 제거하고, 또한, 도금 레지스트(8)를 5% KOH로 박리 제거하여, 독립된 도체회로(9) 및 도전 페이스트(5)를 덮 는 스루 홀 피복 도체층(10)을 형성했다(도24(b) 참조).
(8) 다음에, 도체회로(9) 및 도체층(10)의 측면을 포함하는 전표면에 Cu-Ni-P 합금으로 이루어지는 두께 2.5㎛의 조화층(요철층)(11)을 형성하고, 또한 이 조화층(11)의 표면에 두께 0.3㎛의 Sn층을 형성했다(도24(c) 참조, Sn층에 대해서는 도시하지 않는다).
그 형성방법은 이하와 같다. 즉, 기판을 산성 탈지하여 소프트 에칭하고, 이어서, 염화 팔라듐과 유기산으로 이루어지는 촉매 용액으로 처리하여, Pd 촉매를 부여하고, 이 촉매를 활성화한 후, 황산구리 8g/l, 황산니켈 0.6g/l, 구연산 15g/l, 차아인산 나트륨 29g/l, 붕산 31g/l, 계면활성제(日信化學工業 제, 사피놀 465) 0.1g/l의 수용액으로 이루어지는 pH= 9의 무전해 도금 조로 도금을 실시하고, 도체회로(9) 및 도체층(10)의 전표면에 Cu-Ni-P 합금의 조화층(11)을 형성했다. 이어서, 보로플루오르화 주석 0.1mol/l, 티오요소 1.0mol/l의 수용액을 이용하여, 온도 50℃, pH= 1.2의 조건으로 Cu-Sn 치환 반응시키고, 조화층(11)의 표면에 두께 0.3㎛의 Sn층을 형성했다(Sn층에 대해서는 도시하지 않는다).
(9) 기판의 양면에 두께 50㎛의 열경화성 폴리올레핀 수지 시트(스미토모스리엠사 제, 상품명: 1592)를 온도 50∼180℃까지 승온시키면서 압력 10kg/㎠로 가열 프레스하여 적층하고, 폴리올레핀계 수지로 이루어지는 층간 수지 절연층(12)을 형성했다(도24(d) 참조).
(10) 다음에, 파장 10.4㎛의 CO2 가스 레이저로 폴리올레핀계 수지로 이루어 지는 수지 절연층(12)에 직경 80㎛의 비아 홀용 개구(13)를 형성했다. 또한, CF4 및 산소혼합 기체의 플라즈마 처리에 의해, 데스미어 및 폴리올레핀계 수지절연층 표면의 개질을 행했다. 이 개질에 의해, 표면에는 OH기나 카르보닐기, COOH기 등의 친수성기가 확인되었다.
또, 산소 플라즈마 처리 조건은 전력 800W, 500mTorr, 20분간이다.
(11) 다음에, 상기 폴리올레핀계 수지 절연층(12)의 표면에 Ni를 타겟으로 하여, 기압 0.6Pa, 온도 80℃, 전력 200W, 시간 5분간의 조건으로 스퍼터링을 행하여, Ni 박막을 형성했다. 이 때, 형성된 Ni 금속층의 두께는 0.1㎛이었다.
또한, 도25(a)에 도시하는 바와같이, 최하층의 Ni 금속층상에 동일 조건으로 두께 0.1㎛의 구리층을 스퍼터링으로 형성했다. 또, 스퍼터링을 위한 장치는 일본진공기술주식회사 제의 SV-4540을 사용했다.
(12) 그리고, 상기 (11)의 처리를 끝낸 기판에 대해, 상기 (1)의 무전해 도금을 실시하고, 두께 0.7㎛의 무전해 도금막(14)을 형성했다(도25(a) 참조).
(13) 상기 (12)에서 무전해 도금막(14)을 형성한 기판의 양면에 시판의 감광성 드라이 필름을 붙여, 포토 마스크 필름을 싣고, 100mJ/㎠로 노광, 0.8% 탄산 나트륨으로 현상 처리하여, 두께 15㎛의 도금 레지스트(16)를 형성했다(도25(b) 참조).
(14) 상기 (1)의 전해 도금을 실시하고, 두께 15㎛의 전해 도금막(15)을 형성하여, 도체회로(9) 부분의 두께를 두껍게 하고, 비아 홀(17) 부분의 도금 충전을 행했다(도25(c) 참조).
또한, 염화니켈 30g/l, 차아인산 나트륨 10g/l, 구연산 나트륨 10g/l의 수용액으로 이루어지는 pH= 5의 무전해 니켈 도금액에 1분간 침지하고, 두께 0.1㎛의 니켈 도금층(19)을 형성했다.
(15) 그리고, 도금 레지스트(16)를 5% KOH로 박리 제거한 후, 그 도금 레지스트(16) 밑의 Ni막 및 무전해 도금막(14)을 초산 및 황산/과산화수소 혼합액을 이용하는 에칭으로 용해하여 제거하고, Ni막, 무전해 구리도금막(14) 및 전해 구리도금막(15)으로 이루어지는 두께 16㎛의 도체 회로(비아 홀(17)을 포함한다)로 했다(도25(d) 참조).
(16) 또한, 상기 (8)∼(15)의 공정을 반복하여, 다층 프린트 배선기판을 얻었다(도26(a) 참조). 또한, 실시예12의 (14)와 동일하게 하여 솔더 레지스트 조성물을 얻었다.
(17) 다음에, 상기 (16)에서 얻어진 다층 프린트 배선기판을 수직으로 세운 상태에서 롤 코터의 한쌍의 도포용 롤사이에 끼우고, 솔더 레지스트 조성물을 20㎛의 두께로 도포했다.
(18) 이어서, 70℃에서 30분간의 건조 처리를 행한 후, 1000mJ/㎠의 자외선으로 노광하여, DMTG 현상 처리했다. 또한, 80℃에서 1시간, 100℃에서 1시간, 120℃에서 1시간, 150℃에서 3시간의 조건으로 가열 처리하여, 비아 홀, 랜드, 격자형상 전원층의 상면의 일부가 개구된(개구 직경 20㎛) 솔더 레지스트층(두께 20㎛)(18)을 형성했다.
(19) 다음에, 그 기판을 시안화금칼륨 2g/l, 염화암모늄 75g/l, 구연산 나트륨 50g/l, 차아인산 나트륨 10g/l의 수용액으로 이루어지는 무전해 금도금액에 93℃의 조건으로 23초간 침지하여, 니켈층상에 두께 0.03㎛의 금도금층(20)을 형성했다.
(20) 그리고, 솔더 레지스트층(18)의 개구부에 땜납 페이스트를 인쇄하여 200℃에서 리플로우함으로써 땜납 범프(21)를 형성하여, 땜납 범프(21)를 가지는 다층 프린트 배선기판을 제조했다(도26(b) 참조).
실시예29
본 실시예에서는 폴리올레핀계 수지로서, 三井化學 제의 TPX(상품명)를 사용하여, 실시예28과 동일한 산소 플라즈마 조건으로 데스미어하고, 이어서 저압 수은 램프로 자외선을 30∼60초 조사하여 표면 개질을 행함으로써, OH기 및 카르보닐기를 도입했다.
본 실시예에서는 또한 Pd를 기압 0.6Pa, 온도 100℃, 전력 200W, 시간 2분간의 조건으로 폴리올레핀계 수지 절연층에 두께 0.1㎛로 부착시킨 것 이외는 실시예28과 동일하게 하여 다층 프린트 배선기판을 제조했다.
실시예30
본 실시예에서는 폴리올레핀계 수지로서, 出光石油化學 제의 SPS(상품명)을 사용하고, Ti를 기압 0.6Pa, 온도 100℃, 전력 200W, 시간 5분간의 조건으로 폴리올레핀계 수지 절연층 및 도체회로에 두께 0.1㎛로 부착시킨 것 이외는 실시예28과 동일하게 하여 다층 프린트 배선기판을 제조했다.
실시예31
본 실시예에서는 Ni에 대신해 Cr, Sn, Mo, W, Fe를 스퍼터링한 것 이외는 실시예28과 동일하게 하여 다층 프린트 배선기판을 제조했다.
또, 스퍼터링은 기압 0.6Pa, 온도 100℃, 전력 200W, 시간 2분간의 조건으로 폴리올레핀계 수지 절연층 표면 및 도체 회로에 두께 0.1㎛로 부착시켰다.
이렇게하여 제조한 실시예에 관한 다층 프린트 배선기판에 대해 필 강도를 측정했다.
또한, 배선기판을 -55℃∼125℃에서 500사이클 시험했다.
추가하여, IC 칩을 설치한 후, 상대습도 100% 분위기하에서, 실온으로 1000시간 구동한 후의 마이그레이션의 유무를 평가했다. 마이그레이션의 유무는 층간 도통의 유무로 판단했다. 또한, 제조할 수 있는 최소 L/S를 조사하여, 이들 결과를 표4에 표시한다.



<표4>
필 강도(kg/cm) 마이그레이션 크랙 L/S(㎛)
실시예28 (Ni) 2.4 15/15
실시예29 (Pd) 2.0 15/15
실시예30 (Ti) 1.5 15/15
실시예31-1(Cr) 2.0 15/15
실시예31-2(Sn) 2.0 15/15
실시예31-3(Mo) 2.0 15/15
실시예31-4(W) 1.8 15/15
표4에 도시하는 결과에서 명백한 바와같이, 실시예에 관한 배선기판은 층간 수지 절연층에 조화면을 형성하고 있지 않음에도 불구하고, 충분한 필 강도가 확보되었다.
또한, 실시예에 관한 배선기판은 방열성이 나쁨에도 불구하고, Ni, Pd 등의 금속에 의해 구리 확산이 억제되어 있으므로, 마이그레이션도 없고 층간 절연이 확보되었다.
즉, 수지기판의 양면에 빌드 업 층이 형성되고, 또한, 도체회로의 표면에 형성된 주기율표의 제4A족으로부터 제1B족에서 제4∼제7 주기의 금속으로서 Cu를 제외한 금속에서 선택되는 적어도 1종의 금속층이 형성됨으로써 본 발명의 효과를 발휘하는 것을 알 수 있다.
또한, 본 발명에서 L/S = 15/15㎛의 미세한 배선을 형성할 수 있다.
실시예32
(1) BT(비스(말레이미드)트리아진) 수지로 이루어지는 두께 0.8mm의 기판(1)의 양면에 18㎛의 구리박(2)이 라미네이트되어 있는 BT 레진 구리부착 적층판(三菱가스化學社 제, 상품명 : H1 830-0.8T12D)를 출발재료로 했다(도29(a) 참조). 우선, 이 구리부착 적층판을 드릴로 구멍을 내 관통 구멍을 형성하고(도29(b) 참조), 이어서 팔라듐-주석 콜로이드를 표면에 부착시켜, 하기 조성의 무전해 도금 수용액을 이용하고, 하기 조건에서 무전해 도금을 실시하여, 기판 전면에 0.7㎛의 무전해 도금막을 형성했다.
〔무전해 도금 수용액]
EDTA 150g/l
황산구리 20g/l
HCHO 30ml/l
NaOH 40g/l
α, α' -비피리딜 80mg/l
폴리에틸렌글리콜(PEG) 0.1g/l
〔무전해 도금 조건]
70℃의 조 온도에서 30분
또한, 하기 조성의 전해 도금 수용액에서 하기 조건으로 전해 도금을 실시하고, 두께 15㎛의 전해 구리도금막을 형성했다.
〔전해 도금 수용액〕
황산 180g/l
황산구리 80g/l
첨가제 1ml/l
(아토텍재팬사 제, 카파라시드 GL)
〔전해 도금 조건]
전류밀도 1A/dm2
시간 30분
온도 실온
(2) 상기 공정에 의해 기판전면에 도체층(3)(스루 홀(3a)을 포함한다)을 형성한 기판(도29(c) 참조)를 물로 씻고, 건조시킨 후, 상기 기판을 NaOH(20g/l), NaClO2(50g/l), Na3PO4(15.0g/l)을 포함하는 수용액으로 이루어지는 산화 조(흑화 조) 및 NaOH(2.7g/l), NaBH4(1.0g/l)을 포함하는 수용액으로 이루어지는 환원 조를 이용한 산화 환원 처리에 공급하고, 그 스루 홀(3a)을 포함하는 도체층(3)의 전표면에 조화면(4)을 형성했다(도29(d) 참조).
(3) 다음에, 평균 입자 직경 15㎛의 구리입자를 포함하는 금속 입자 페이스트(다터전선사 제, DD 페이스트: 비도전성 구멍을 메우는 구리 페이스트)를 스루 홀(3a)내에 스크린 인쇄에 의해 충전하고, 100℃에서 30분, 180℃에서 2시간의 조건으로 건조, 경화시켰다. 그리고, 도체층(3) 표면에 형성된 조화면(4) 및 스루 홀(3a)에서 밀려 나온 금속 입자 페이스트(5)를 #400의 벨트 연마지(三共理化學社 제)를 이용한 벨트 샌딩 연마에 의해 제거하고, 또한, 이 벨트 샌딩 연마에 의한 손상을 제거하기 위해, 알루미나 연마나 SiC 입자 연마에 의한 버프 연마를 행하여, 기판 표면을 평탄화했다(도29(e) 참조).
(4) 상기(3)에서 평탄화된 기판표면에 일상의 방법에 따라 팔라듐 콜로이드 촉매를 부착시키고 무전해 도금을 실시함으로써, 두께 0.6㎛의 무전해 구리도금막(6)을 형성했다(도29(f) 참조).
(5) 이어서, 이하의 조건으로 전기 구리도금을 실시하고, 두께 15㎛의 전기 구리도금막(7)을 형성하여, 후술하는 도30(b)의 공정에서 하층 도체 회로(9)로 되는 부분을 두껍게 하고, 스루 홀(3a)에 충전된 금속 입자 페이스트(5)를 덮는 도체층(10)으로 되는 부분을 형성했다.
〔전기 도금 수용액〕
황산 180g/l
황산구리 80g/l
첨가제(아토텍재팬사 제, 상품명: 카파라시드 GL) 1ml/l
〔전기 도금 조건〕
전류밀도 1A/dm2
시간 30분
온도 실온
(6) 하층 도체 회로(9) 및 도체층(10)으로 되는 부분을 형성한 기판의 양면에 시판의 감광성 드라이 필름을 붙이고, 마스크를 실어, 100mJ/㎠로 노광한 후, 0.8% 탄산 수소 나트륨으로 현상 처리하여, 두께 15㎛의 에칭 레지스트(8)를 형성했다(도30(a) 참조).
(7) 그리고, 에칭 레지스트(8)를 형성하지 않은 부분의 도금막을 황산과 과산화수소의 혼합액을 이용하는 에칭으로 용해 제거하고, 또한, 도금 레지스트(8)를 5% KOH로 박리 제거하여, 독립된 도체 회로(9) 및 도전 페이스트(5)를 덮는 도체층(10)을 형성했다(도30(b) 참조).
(8) 다음에, 하층 도체 회로(9) 및 금속 입자 페이스트(5)를 덮는 도체층(10)의 표면에 Cu-Ni-P 합금으로 이루어지는 두께 2.5㎛의 조화층(요철층)(11)을 형성하고, 또한 이 조화층(11)의 표면에 두께 0.3㎛의 Sn층을 형성했다(도30(c) 참조). 이들 층의 형성방법은 이하와 같다. 또한, 도30(c)에는 Sn층을 도시하지 않는다.
즉, 기판을 산성 탈지하여 소프트 에칭하고, 이어서, 염화 팔라듐과 유기산으로 이루어지는 촉매 용액으로 처리하여, Pd 촉매를 부여하고, 이 촉매를 활성화한 후, 황산구리 8g/l, 황산 니켈 0.6g/l, 구연산 15g/l, 차아인산 나트륨 29g/l, 붕산 31g/l, 계면활성제(日信化學工業 제, 사피놀 465)(0.1g/l)를 포함하는 pH= 9의 무전해 도금 조로 도금을 실시하고, 도체 회로의 전표면에 Cu-Ni-P 합금으로 이루어지는 조화층(11)(요철층)을 형성했다. 이어서, 보로플루오르화 주석(0.1mol/l), 티오요소(1.0mol/l)를 포함하는 pH= 1.2, 온도 50℃의 무전해 주석 치환 도금 조에 침지하고, 상기 조화층의 표면에 두께 0.3㎛의 Sn층을 형성했다.
(9) 다음에, 상기 공정을 거친 수지기판의 양면에 두께 50㎛의 열경화성 폴리올레핀 수지 시트(스미토모스리엠사 제, 1592)를 온도 50∼200℃까지 승온시키면서 압력 10kg/㎠로 가열 프레스하여 적층하고, 폴리올레핀계 수지로 이루어지는 층간 수지 절연층(12)을 형성했다(도30(d) 참조).
(10) 다음에, 파장 10.4㎛의 CO2 가스 레이저로 폴리올레핀계 수지로 이루어지는 층간 수지 절연층(12)에 직경 80㎛의 비아 홀용 개구(13)를 형성했다. 이 후, 산소 플라즈마를 이용하여 데스미어 처리를 행했다(도30(e) 참조).
(11) 다음에, 층간 수지 절연층의 표면 세정, 표면 개질을 목적으로 하여, 스퍼터링에 의한 필름의 에칭을 행했다. 이 스퍼터링은 德田製作所 제, CFS-12P-100를 이용하여, 내부를 아르곤 가스로 치환한 후, 기압 0.6Pa, 기판 온도 70℃, 전력(RF) 200W, 시간 2분간의 조건으로 행했다.
(12) 다음에, 동일한 장치를 이용하여, 아르곤 가스 분위기하, Ni를 타겟으로 한 스퍼터링을 기압 0.6Pa, 기판 온도 70℃, 전력(DC) 400W, 시간 1분간의 조건으로 행하고, Ni층으로 이루어지는 제1 도체층(14a)을 폴리올레핀계 층간 수지 절연층(12)의 표면에 형성했다. 이 때, 형성된 제1 도체층(14a)의 두께는 0.05㎛이었다.
(13) 다음에, 제1 도체층(14a)상에 스퍼터링에 의해 Cu층으로 이루어지는 제2 도체층(14b)을 형성했다(도31(a)). 스퍼터링의 조건은 전력(DC) 4500W, 시간 2분간으로 한 이외는 제1 도체층(14a)의 형성조건과 같게 했다. 이 때 형성된 Cu층의 두께는 0.15㎛이었다.
또한, 도31(b) 이후에서는, 제1 도체층(14a)과 제2 도체층(14b)을 합쳐 14로 하고 있다.
(14) 상기 처리를 끝낸 기판의 양면에 시판의 감광성 드라이 필름(니치고모 튼사 제, NIT-215)을 붙여, 포토마스크 필름을 싣고, 40mJ/㎠로 노광한 후, 0.8% 탄산 나트륨으로 현상 처리하여, 두께 15㎛의 도금 레이스트(16)의 패턴을 형성했다(도31(b) 참조).
(15) 다음에, 상기 (1)에 기재한 조건과 거의 같은 조건으로 전기 도금을 실시하고, 두께 10㎛의 전기 도금막(15)을 형성했다. 또, 이 전기 도금막(15)에 의해, 도체 회로(9) 부분의 두께 및 비아 홀(17) 부분의 도금 충전이 행해지게 된다(도31(c) 참조).
(16) 그리고, 도금 레지스트(16)를 5% KOH로 박리 제거한 후, 그 도금 레지스트(16) 밑에 존재하고 있는 제1 도체층(Ni층)(14a) 및 제2 도체층(Cu층)(14b)을 황산-과산화수소 혼합 수용액을 이용하는 에칭으로 용해 제거하여, 제1 도체층(Ni층)(14a), 제2 도체층(Cu층)(14b) 및 전기 구리도금막(15)으로 이루어지는 두께 10㎛의 도체 회로(19)(비아 홀(17)을 포함한다)를 형성했다(도31(d) 참조).
(17) 그 후, 도체 회로(19)(비아 홀(17)을 포함한다) 상에 Ni 도금층(20)을 형성하고(도32(a)), (9)∼(16)의 공정을 반복하여, 다층화를 행했다. 또, 도면에서는 도32(b) 이후, 다층화의 공정을 생략하여, 1층의 층간 수지 절연층(12)과 상층 도체 회로(19)상에 솔더 레지스트층을 형성하고 있다(도32(b)∼(c)참조). 솔더 레지스트층의 형성 방법은 이하와 같이 된다.
(18) 즉, 우선, 실시예12의 (14)와 동일하게 하여 솔더 레지스트 조성물을 조제했다. 다음에, 다층 배선기판의 양면에 상기 솔더 레지스트 조성물을 20㎛의 두께로 도포하여, 건조 처리를 행한 후, 솔더 레지스트 개구부로 되는 부분이 패턴 으로 그려진 포토마스크를 솔더 레지스트층에 밀착시켜 1000mJ/cm의 자외선으로 노광하고, DMTG 용액으로 현상 처리하여, 개구를 형성했다. 또한, 80℃에서 1시간, 100℃에서 1시간, 120℃에서 1시간, 150℃에서 3시간의 조건으로 가열 처리하여 솔더 레지스트층을 경화시켜, 개구(21)를 가지고, 그 두께가 20㎛인 솔더 레지스트 패턴층(18)을 형성했다(도32(b) 참조).
(19) 다음에, 솔더 레지스트 패턴층(18)을 형성한 기판을 염화 니켈(30g/l), 차아인산 나트륨(10g/l), 구연산 나트륨(10g/l)으로 이루어지는 pH= 5의 무전해 니켈 도금액에 20분간 침지하여, 개구(21)의 바닥부에 두께 5㎛의 니켈 도금층을 형성했다.
또한, 그 기판을 시안화금칼륨(2g/l), 염화암모늄(75g/l), 구연산 나트륨(50g/l), 차아인산 나트륨(10g/l)으로 이루어지는 무전해 도금액에 93℃의 조건에서 23초간 침지하여, 니켈 도금층상에 두께 0.03㎛의 금도금층(22)을 형성했다. 또, 도32(c)에서는 형성된 니켈 도금층 및 금도금층을 합쳐 22의 부호를 붙이고 있다.
(20) 그리고, 솔더 레지스트 패턴층(18)의 개구(21)에 땜납 페이스트를 인쇄하고, 200℃에서 리플로우함으로써 땜납 범프(땜납체)(23)를 형성하여, 땜납 범프(23)를 가지는 다층 프린트 배선기판을 제조했다(도32(c) 참조).
이렇게하여 다층 프린트 배선기판을 제조한 후, 에칭되지 않은 잔류물이 있는지 여부를 관찰한바 잔류물은 볼 수 없었다.
실시예 33∼43
하기의 표5에 표시한 금속을 이용하여 제1 도체층(14a) 및 제2 도체층(14b)을 형성한 이외는 실시예1과 동일하게 하여 다층 프린트 배선기판을 제조했다.
또한, 제조한 다층 프린트 배선기판에 대해 에칭 나머지가 있는지 여부를 관찰했다. 결과를 표5에 도시한다.
<표5>
제1 도체층 금속 제2 도체층 금속 에칭되지 않은 스폿
실시예33 Ni Sn
실시예34 Ni Pb
실시예35 Al Cu
실시예36 Al Pb
실시예37 Al Sn
실시예38 Al Fe
실시예39 Ti Cu
실시예40 Ta Sn
실시예41 Co Cu
실시예42 Nb Sn
실시예43 Cr Cu
비교예6 Ni -
표5에 표시한 바와같이, 제조한 다층 프린트 배선기판은 모두 에칭되지 않은 잔류물이 없었다.
비교예6
실시예32와 같이 하여, (1)∼(12)까지의 공정을 행하고, Ni층으로 이루어지는 제1 도체층(14a)을 형성한 후, 제2 도체층(14b)은 형성하지 않고, 그 후, 실시예1과 동일하게 하여, 감광성 드라이 필름을 이용한 에칭 레지스트의 형성(14), 전기도금(15)을 행했다.
그 후, 에칭 레지스트를 박리하여, 실시예32와 동일한 산성 에칭액을 이용하여 제1 도체층(Ni층)의 에칭을 시도했는데, 에칭을 완전히 행할 수 없었다.
실시예44
A. 무전해 도금용 접착제의 조제
실시예14와 동일하게 하여, 무전해 도금용 접착제를 얻었다.
B. 다층 프린트 배선기판의 제조방법
(1) 두께 1mm의 유리 에폭시 수지 또는 BT(비스(말레이미드)트리아진) 수지로 이루어지는 기판(101)의 양면에 18㎛의 구리박(108)이 라미네이트되어 있는 구리부착 적층판을 출발재료로 했다(도33(a) 참조). 우선, 이 구리부착 적층판을 드릴로 구멍을 뚫고, 계속해서 도금 레지스트를 형성한 후, 이 기판에 무전해 구리도금 처리를 실시하여 스루 홀(109)을 형성하고, 또한, 구리박을 일상의 방법에 따라 패턴상으로 에칭함으로써, 기판의 양면에 내층 구리패턴(내층 도체회로)(104)을 형성했다.
내층 도체 회로(104)를 형성한 기판을 물로 씻고, 건조시킨 후, NaOH (10g/l), NaCIO2(40g/l), Na3PO4(6g/l)의 수용액을 산화 조(흑화 조)로 하는 산화 조 처리를 행하고, 그 스루 홀(109)을 포함하는 하층 도체 회로(104)의 전표면에 조화면(104a, 109a)를 형성했다(도33(b) 참조).
(2) 에폭시 수지를 주성분으로 하는 수지 충전제(110)를 기판의 양면에 인쇄기를 이용하여 도포함으로써, 하층 도체 회로(104)사이 또는 스루 홀(109)내에 충전하여, 가열 건조를 행했다. 즉, 이 공정에 의해, 수지 충전제(110)가 하층 도체 회로(104)사이 또는 스루 홀(109)내에 충전된다(도33(c) 참조).
(3) 상기 (2)의 처리를 끝낸 기판의 일면을 벨트 연마지(三共里化學社 제)를 이용한 벨트 샌딩 연마에 의해, 하층 도체 회로(104)의 표면이나 스루 홀(109)의 랜드 표면에 수지 충전제(110)가 남지않도록 연마하고, 이어서, 상기 벨트 샌딩 연마에 의한 손상을 제거하기 위한 버프 연마를 행했다. 이러한 일련의 연마를 기판 다른쪽 면에 대해서도 동일하게 행했다. 그리고, 충전한 수지 충전제(110)를 가열 경화시켰다(도33(d) 참조).
이렇게하여, 스루 홀(109) 등에 충전된 수지 충전제(110)의 표층부 및 하층 도체 회로(104) 상면의 조화층(104a)을 제거하여 기판 양면을 평활화하고, 수지 충전제(110)와 하층 도체 회로(104)의 측면이 조화면(104a)을 통하여 강고하게 밀착하며, 또한 스루 홀(109)의 내벽면과 수지 충전제(110)가 조화면(109a)을 통하여 강고하게 밀착된 배선기판을 얻었다.
(4) 또한, 노출된 내층 도체 회로(104) 및 스루 홀(109)의 랜드 표면에 두께 2㎛의 Cu-Ni-P로 이루어지는 다공질인 합금의 조화층(111)을 형성하고, 또한, 이 조화층(111)의 표면에 두께 0.3㎛의 Sn층을 형성했다(도34(a) 참조). 단, Sn층에 관해서는 도시하지 않는다.
그 조화층(111)의 형성방법은 이하와 같다. 즉, 기판을 알칼리 탈지하여 소프트 에칭하고, 이어서, 염화 팔라듐과 유기산으로 이루어지는 촉매 용액으로 처리하여, Pd촉매를 부여하고, 이 촉매를 활성화했다.
다음에, 황산구리(3.2 ×10-2mol/l), 황산니켈(2.4×10-3mol/l), 구연산(5.2 ×1.0-2mol/l), 차아인산 나트륨(2.7×10-1mol/l), 붕산(5.0×10-1mol/l), 계면활성제(日信化學工業社 제, 사피놀 465)(1.0g/1)의 수용액으로 이루어지는 pH= 9의 무전해 구리도금 조로 무전해 도금을 실시하여, 도체 회로의 전표면에 Cu-Ni-P 합금으로 이루어지는 조화층(111)을 형성했다.
또한, 보로플루오르화 주석(0.1mol/l), 티오요소(1.0mol/l)를 포함하는 pH= 1.2, 온도 50℃의 무전해 주석 치환 도금 조로 침지하고, 상기 조화층의 표면에 0.3㎛의 두께의 Sn층을 형성했다.
(5) 기판의 양면에, 상기 A에서 기재한 조성의 무전해 도금용 접착제를 롤 코터를 이용하여 2회 도포하여, 수평 상태에서 20분간 방치하고 나서, 60℃에서 30분의 건조를 행했다(도34(b) 참조).
(6) 상기(5)에서 무전해 도금용 접착제의 층을 형성한 기판의 양면에 직경 85㎛의 검은원이 인쇄된 포토마스크 필름을 밀착시켜, 초고압 수은등에 의해 500mJ/㎠ 강도로 노광했다. 이를 디에틸렌글리콜디메틸에테르(DMDG) 용액으로 스프레이 현상함으로써, 그 접착제층에 직경 85㎛의 비아 홀용 개구(106)를 형성했다. 또한, 해당 기판을 초고압 수은등에 의해 3000mJ/㎠로 노광하여, 100℃에서 1시간, 그 후 150℃에서 5시간의 가열 처리를 행함으로써, 포토마스크 필름에 상당하는 치수 정밀도가 우수한 개구(비아 홀용 뚫린 구멍(106))를 가지는 두께 18㎛의 층간 수지 절연층(102)(102a, 102b)을 형성했다(도34(c) 참조).
(7) 비아 홀용 개구(106)를 형성한 기판을 크롬산 수용액(700g/l)에 73℃에 서 20분간 침지하고, 층간 수지 절연층(102)의 표면에 존재하는 에폭시 수지입자를 용해 제거하여 그 표면을 조화하고, 조화면을 얻었다. 그 후, 중화용액(시프레이사 제)에 침지하고 나서 물로 씻었다(도34(d) 참조).
또한, 조면화 처리한 상기 기판의 표면에 팔라듐 촉매(아토텍사 제)를 부여함으로써, 층간 절연재층(102)의 표면 및 비아 홀용 개구(106)의 내벽면에 촉매핵을 부착시켰다.
(8) 다음에, 이하 조성의 무전해 구리도금 수용액중에 기판을 침지하고, 조면 전체에 두께 0.8㎛의 무전해 구리도금막(112)을 형성했다(도35(a) 참조).
〔무전해 도금 수용액]
EDTA 60g/l
황산구리 10g/l
HCHO 6ml/l
NaOH 10g/l
α, α'-비피리딜 80mg/l
폴리에틸렌글리콜(PEG) 0.1g/l
〔무전해 도금 조건〕
60℃의 조 온도에서 20분
(9) 시판의 감광성 드라이 필름을 무전해 구리도금막(112)에 붙여, 마스크를 싣고, 100mJ/㎠로 노광하고, 0.8% 탄산 나트륨 수용액으로 현상 처리함으로써, 도금 레지스트(103)를 형성했다(도35(b) 참조).
(10) 이어서, 이하의 조건으로 전기 구리도금을 실시하고, 두께 13㎛의 전기 구리도금막(113)을 형성했다.
〔전기도금 수용액〕
황산 180g/l
황산구리 80g/l
첨가제(아토텍재팬사 제, 카파라시드 GL) 1ml/l
〔전기 도금 조건〕
전류 밀도 1A/dm2
시간 30분
온도 실온
(11) 또한 염화니켈(30g/l), 차아인산 나트륨(10g/l), 구연산 나트륨(10g/l)의 수용액(90℃)의 무전해 니켈 조에 침지하고, 전기 구리도금막(113)상에 두께 1.2㎛의 니켈막(114)을 형성했다(도35(c) 참조).
(12) 도금 레지스트(103)를 5% KOH 수용액으로 박리 제거한 후, 그 도금 레지스트(103) 밑의 무전해 도금막(112)을 황산과 과산화수소의 혼합액으로 에칭 처리하여 용해 제거하고, 무전해 구리도금막(112)과 전기 구리도금막(113)과 니켈막(114)으로 이루어지는 L/S= 28/28로 두께 11㎛의 상층 도체 회로(105)(비아 홀(107)를 포함한다)를 형성했다(도35(d) 참조).
(13) 다음에, 상기 (12)의 공정이 종료한 기판을 액온이 25℃에서 그 농도가 6.0mol/l의 염산에 3분간 침지하여, 표면에 형성되어 있는 산화막을 제거한 후, 상기 (4)와 동일한 처리를 하여, 상층 도체 회로(105)의 표면에 두께 2㎛의 Cu-Ni-P 합금 조화층(111)을 형성했다.
(14) 계속해서, 상기 (5)∼(13)의 공정을 반복하여, 다시 상층의 상층 도체 회로(105), 비아 홀(107), 조화층(111)을 형성하고, 최후에 개구를 가지는 솔더 레지스트층(115)의 형성, 니켈 도금막(116) 및 금도금막(117)의 형성을 행한 후, 땜납 범프(118)을 형성하고, 땜납 범프(118)을 가지는 다층 프린트 배선기판을 얻었다(도36(a)∼도37(c) 참조).
또, 상기 공정에서도, 니켈 도금막(116)을 형성한 후, 이 기판을 액온이 25℃이고, 그 농도가 6.0mol/l인 염산용액에 3분간 침지하여, 표면에 형성된 산화막을 제거했다.
실시예45
상기 실시예44(11)의 공정에서 황산 니켈 240g/l, 염화 니켈 45g/l, 붕산 30g/l으로 이루어지는 전기 니켈 도금 조를 이용하여, 구리전기 도금막상에 두께 0.6㎛의 전기 니켈막을 형성했다. 상기 실시예 44의 (13)의 공정에서 액 온도가 40℃이고, 그 농도가 4.0mol/l인 염산용액에 상기 (12)의 공정을 거친 기판을 5분간 침지하여, 표면에 형성되어 있는 산화막을 제거한 이외는 실시예44와 동일하게 다층 프린트 배선기판을 제조했다.
실시예46
상기 실시예44의 (13)의 공정에서 액 온도가 20℃이고, 그 농도가 10.0mol/l 인 염산용액에 상기 (12)의 공정을 거친 기판을 1분간 침지하고, 표면에 형성되어 있는 산화막을 제거한 이외는 실시예44와 동일하게 하여 다층 프린트 배선기판을 제조했다.
비교예7
상기 실시예44의 (13)의 공정을 실시하지 않은 이외는 실시예44와 동일하게 하여 다층 프린트 배선기판을 제조했다.
비교예8
상기 실시예44의 (13)의 공정에서 액온이 25℃이고, 그 농도가 4mol/l인 황산 수용액에 상기 (12)의 공정을 거친 기판을 5분간 침지한 이외는 실시예44와 동일하게 다층 프린트 배선기판을 제조했다.
비교예9
상기 실시예44의 (13)의 공정에서 액 온도가 25℃이고, 그 농도가 6mol/l인 인산 수용액에 상기 (12)의 공정을 거친 기판을 5분간 침지한 이외는 실시예44와 동일하게 다층 프린트 배선기판을 제조했다.
비교예10
상기 실시예44의 (13)의 공정에서 액 온도가 25℃이고, 그 농도가 3mol/l인 질산 수용액에 상기 (12)의 공정을 거친 기판을 5분간 침지한 이외는 실시예44와 동일하게 다층 프린트 배선기판을 제조했다.
이상, 실시예 44∼46 및 비교예 7∼10에서 얻어진 다층 프린트 배선기판에 대해 Cu-Ni-P 합금 조화층에 점착 테이프를 붙여 박리하고, 조화층이 벗겨지는지 여부를 확인했다.
또한, -55∼125℃에서 1000회의 히트 사이클 시험을 행하여, 니켈막과 Cu-Ni-P 합금 조화층과의 박리 유무를 광학 현미경에 의해 관찰했다. 그 결과를 하기의 표6에 표시했다.
<표6>
벗겨짐 유무 박리 유무
실시예44
실시예45
실시예46
비교예7
비교예8
비교예9
비교예10
상기 표6의 결과에서 명백한 바와같이, 실시예의 다층 프린트 배선기판은 필 강도가 크고, 도체 회로(5)나 스루 홀 랜드(7)를 구성하는 니켈막(14) 상의 산화막을 2.0∼10.0mol/l의 농도를 가지는 환원성 산의 수용액에 의해 제거함으로써, 도체 회로 등과 그 위에 형성된 Cu-Ni-P 합금 조화층(11)과의 밀착성을 확보할 수 있고, 상기 니켈막상에 형성된 산화막에 기인하는 도체 회로의 박리를 방지할 수 있는 것이 실증되었다.
한편, 비교예 7∼10에서 제조된 다층 프린트 배선기판은 상기 니켈 도금막상의 산화막에 기인하여 필 강도가 작고, Cu-Ni-P 조화층이 박리되기 쉬운 것을 알았다.
실시예47
A. 무전해 도금용 접착제의 조제
실시예14와 동일하게 하여, 무전해 도금용 접착제를 얻었다.
B. 다층 프린트 배선기판의 제조방법
(1) 두께 1mm의 유리 에폭시 수지 또는 BT(비스(말레이미드)트리아진) 수지로 이루어지는 기판(101)의 양면에 18㎛의 구리박(108)이 라미네이트되어 있는 구리부착 적층판을 출발재료로 했다(도38(a) 참조). 우선, 이 구리부착 적층판을 드릴로 구멍을 뚫고, 계속해서 도금 레지스트를 형성한 후, 이 기판에 무전해 구리도금처리를 실시하여 스루 홀(109)을 형성하고, 또한, 구리박을 일상의 방법에 따라 패턴상으로 에칭하여, 기판의 양면에 내층 구리패턴(하층 도체 회로)(104)을 형성했다.
하층 도체 회로(104)를 형성한 기판을 물로 씻고, 건조시킨 후, NaOH(10g/l), NaClO2(40g/l), Na3PO4(6g/l)의 수용액을 산화 조(흑화 조)로 하는 산화 조 처리를 행하고, 그 스루 홀(109)을 포함하는 하층 도체 회로(4)의 전표면에 조화면(104a, 109a)을 형성했다(도38(b) 참조).
(2) 에폭시 수지를 주성분으로 하는 수지 충전제(110)를 기판의 양면에 인쇄기를 이용하여 도포함으로써, 하층 도체 회로(104) 사이 또는 스루 홀(109) 내에 충전하여, 가열 건조를 행했다. 즉, 이 공정에 의해, 수지 충전제(110)가 하층 도체 회로(104)의 사이 혹은 스루 홀(109) 내에 충전된다(도38(c) 참조).
(3) 상기 (2)의 처리를 끝낸 기판의 일면을 벨트 연마지(三共理化學사 제)를 이용한 벨트 샌딩 연마에 의해, 하층 도체 회로(104)의 표면이나 스루 홀(109)의 랜드 표면에 수지 충전제(110)가 남지 않도록 연마하고, 이어서, 상기 벨트 샌딩 연마에 의한 손상을 제거하기 위한 버프 연마를 행했다. 이러한 일련의 연마를 기판의 다른쪽면에 대해서도 동일하게 행했다. 그리고, 충전한 수지 충전제(110)를 가열 경화시켰다(도38(d) 참조).
이렇게하여, 스루 홀(109) 등에 충전된 수지 충전제(110)의 표층부 및 하층 도체 회로(104) 상면의 조화층(104a)을 제거하여 기판 양면을 평활화하고, 수지 충전제(110)와 하층 도체 회로(104)의 측면이 조화면(104a)을 통하여 강고하게 밀착되고, 또한 스루 홀(109)의 내벽면과 수지 충전제(110)가 조화면(109a)을 통하여 강고하게 밀착된 배선 기판을 얻었다.
(4) 상기 (3)의 공정을 거친 기판을 염화니켈(30g/l), 차아인산 나트륨(10g/l), 구연산 나트륨(10g/l)의 수용액(90℃)의 무전해 니켈 조에 침지하고, 하층 도체 회로(4)의 상면 및 스루 홀(109)의 랜드 표면에 두께 1.2㎛의 니켈 피복층(111a)을 형성했다.
(5) 또한, 노출된 도체 회로(104) 및 스루 홀(109)의 랜드 상면의 니켈층상에 두께 2㎛의 Cu-Ni-P로 이루어지는 침형상 또는 다공질상의 합금의 조화층(111b)을 형성하고, 또한 이 조화층(111b)의 표면에 두께 0.3㎛의 Sn층을 형성했다(도39(a) 참조). 단, Sn층에 대해서는 도시하지 않는다.
그 조화층(111b)의 형성방법은 이하와 같다. 즉, 기판을 알칼리 탈지하여 소프트 에칭하고, 이어서, 염화팔라듐과 유기산으로 이루어지는 촉매용액으로 처리하여, Pd 촉매를 부여하고, 이 촉매를 활성화한 후, 황산구리(3.2 ×10-2mol/l), 황산 니켈(2.4×10-3mol/l), 구연산(5.2×1.0-2mol/l), 차아인산 나트륨(2.7×10-1 mol/l), 붕산(5.0×10-1mol/l), 계면활성제(日信化學工業社 제, 사피놀 465)(1.0g/l)의 수용액으로 이루어지는 pH= 9의 무전해 구리도금 조에 기판을 침지하여, 침지 2분후부터 1초에 1회의 비율로 세로 방향으로 진동시켜, 구리도체회로(104) 및 스루 홀(109)의 랜드 표면의 니켈층상에 두께 5㎛의 Cu-Ni-P로 이루어지는 침형상 또는 다공질상의 합금 조화층(111b)을 형성했다. 또한, 보로플루오르화 주석 0.1mol/l, 티오요소 1.0mol/l, 온도 35℃, pH= 1.2의 조건으로 Cu-Sn 치환 반응시키고, 조화층의 표면에 두께 0.3㎛의 Sn층(도시하지 않음)을 형성했다.
(6) 기판의 양면에, 상기 A에서 기재한 조성의 무전해 도금용 접착제를 롤 코터를 이용하여 2회 도포하고, 수평 상태에서 20분간 방치하고 나서, 60℃에서 30분의 건조를 행했다(도39(b) 참조).
(7) 상기 (6)에서 무전해 도금용 접착제의 층을 형성한 기판의 양면에 지경 85㎛의 검은원이 인쇄된 포토마스크 필름을 밀착시켜, 초고압 수은등에 의해 500mJ/㎠ 강도로 노광했다. 이를 디에틸렌글리콜디메틸에테르(DMDG) 용액으로 스프레이 현상함으로써, 그 접착제의 층에 직경 85㎛의 비아 홀로 되는 개구를 형성했다. 또한, 해당 기판을 초고압 수은등에 의해 3000mJ/㎠로 노광하고, 100℃에서 1시간, 그 후 150℃에서 5시간의 가열 처리를 행하여, 포토마스크 필름에 상당하는 치수 정밀도가 우수한 개구(비아 홀용 개구(106))를 가지는 두께 18㎛의 층간 수지 절연층(102)(102a, 102b)을 형성했다(도39(c) 참조).
(8) 비아 홀용 개구(106)를 형성한 기판을 크롬산 수용액(7500g/l)에 73℃에서 20분간 침지하고, 층간 수지 절연층(102)의 표면에 존재하는 에폭시 수지 입자를 용해 제거하여 그 표면을 조화하여 조화면을 얻었다. 그 후, 중화 용액(시프레이사 제)에 침지하고 나서 물로 씻었다(도39(d) 참조).
또한, 조면화 처리한 상기 기판 표면에 팔라듐 촉매(아토텍사 제)를 부여함으로써, 층간 절연재층(102)의 표면 및 비아 홀용 개구(106)의 내벽면에 촉매핵을 부착시켰다.
(9) 다음에, 이하의 조성의 무전해 구리도금 수용액중에 기판을 침지하고, 조면 전체에 두께 0.8㎛의 무전해 구리도금막(112)을 형성했다(도40(a) 참조).
〔무전해 도금 수용액〕
EDTA 50g/l
황산구리 10g/l
HCHO 10ml/l
NaOH 6g/l
α, α' -비피리딜 80mg/l
폴리에틸렌글리콜(PEG) 0.1g/l
〔무전해 도금 조건〕
70℃의 조 온도에서 15분
(10) 시판의 감광성 드라이 필름을 무전해 구리도금막(112)에 붙여, 마스크를 싣고, 100mJ/㎠로 노광하여, 0.8% 탄산 나트륨 수용액으로 현상처리함으로써, 도금 레지스트(103)를 형성했다(도40(b) 참조).
(11) 이어서, 이하의 조건으로 전해 구리도금을 실시하고, 두께 13㎛의 전기 구리도금막(113)을 형성했다(도40(c) 참조).
〔전해 도금 수용액〕
황산 180g/l
황산구리 80g/l
첨가제(아토텍스 재팬사 제, 카파라시드 GL) 1ml/l
〔전해 도금 조건〕
전류밀도 1A/dm2
시간 30분
온도 실온
(12) 도금 레지스트(3)를 5% KOH 수용액으로 박리 제거한 후, 그 도금 레지스트(103) 밑의 무전해 도금막(112)을 황산과 과산화수소의 혼합액으로 에칭 처리하여 용해 제거하고, 무전해 구리도금막(112)과 전해 구리도금막(113)으로 이루어지는 L/S= 28/28로 두께 11㎛의 상층 도체 회로(105)(비아 홀(107)을 포함한다)를 형성했다.
또한, 염화니켈(30g/l), 차아인산 나트륨(10g/l), 구연산 나트륨(10g/l)의 수용액(90℃)의 무전해 니켈 조에 침지하고, 도체 회로 전면, 스루 홀 랜드 전면에 두께 1.2㎛의 니켈 피복층(111a)을 형성했다(도40(d) 참조).
(13) 상층 도체 회로(105) 및 니켈 피복층(111a)을 형성한 기판에 대해, 상기 (5)와 동일한 처리를 행하여, 상층 도체 회로(105)의 표면에 두께 2㎛의 Cu-Ni-P 합금의 조화층(111b)을 형성했다(도41(a) 참조). 또한, 보로플루오르화 주석 0.1mol/l, 티오요소 1.0mol/l, 온도 35℃, pH= 1.2의 조건으로 Cu-Sn 치환 반응시키고, 조화층의 표면에 두께 0.3㎛의 Sn층(도시하지 않음)을 형성했다.
(14) 상기 (6)∼(13)의 공정을 반복함으로써, 또한 상층의 도체 회로를 형성하고(도41(b)∼도42(d) 참조), 도시하고 있지 않지만, 최후에 개구를 가지는 솔더 레지스트층의 형성, 금도금 처리 등을 행한 후, 땜납 범프를 형성하고, 땜납 범프를 가지는 다층 프린트 배선기판을 얻었다.
실시예48
공정(12)를 이하와 같이 바꾼 이외는 실시예47과 동일하게 하여 다층 프린트 배선기판을 얻었다.
(12) 전해 구리도금을 실시한 후, 다시 황산 니켈(240g/l), 염화 니켈(45g/l), 붕산(30g/l)의 수용액으로 이루어지는 pH= 4.5의 도금 조에 기판을 침지하여, 온도 55±5℃, 전류밀도 4A/dm2의 조건으로, Ni판을 양극으로 하여 전기 니켈 도금을 실시하고, 두께 0.8㎛의 니켈 피복층을 형성했다.
또한, 도금 레지스트(3)를 5% KOH 수용액으로 박리 제거한 후, 그 도금 레지스트(103) 밑의 무전해 도금막(112)을 황산과 과산화수소의 혼합액으로 에칭 처리하여 용해 제거하고, 무전해 구리도금막(112)과 전해 구리도금막(113)으로 이루어 지는 L/S= 28/28로 두께 11㎛의 상층 도체 회로(105)(비아 홀(107)을 포함한다)를 형성했다(도43(a) 참조).
또한, 도43(a)에 도시한 기판상에 새로운 상층 도체 회로를 형성하였을 때의 도면을 도43(b)에 표시한다.
비교예 11
니켈 피복층을 형성하지 않은 이외는 실시예47과 동일한 방법에 의해 다층 프린트 배선기판을 제조했다.
실시예49
니켈층 대신에 두께 1.1㎛의 주석층을 무전해 도금에 의해 형성한 이외는 실시예 47과 동일한 방법에 의해 다층 프린트 배선기판을 제조했다. 도금액은 이하의 조성 및 온도이다.
구연산나트륨 0.34mol/l
EDTA 0.04mol/l
염화주석 0.04mol/l
초산 나트륨 0.12mol/l
염화티탄 0.029mol/l
조 온도 70∼90℃
실시예50
니켈층 대신에 코발트층을 무전해 도금에 의해 형성한 이외는 실시예47과 동일한 방법에 의해 다층 프린트 배선기판을 제조했다. 무전해 도금의 조건은 이하와 같다.
〔무전해 도금액〕
염화코발트 0.60mol/l
차아인산 나트륨 0.26mol/l
주석산 나트륨 0.90mol/l
염화암모늄 1.30mol/l
pH 8∼10
조 온도 90∼100℃
실시예51
니켈층 대신에 팔라듐층을 무전해 도금에 의해 형성한 이외는 실시예47과 동일한 방법에 의해 다층 프린트 배선기판을 제조했다. 무전해 도금의 조건은 이하와 같다.
〔무전해 도금액〕
테트라민팔라듐클로라이드 5.4g/l
EDTA 나트륨염 33.6g/l
암모니아 350g/l
히드라진 0.3g/l
조 온도 90℃
실시예52
니켈층 대신에 크롬층을 전해 도금에 의해 형성한 이외는 실시예48과 동일한 방법에 의해 다층 프린트 배선기판을 제조했다. 전해 도금의 조건은 이하와 같다.
〔전해 도금액〕
무수 크롬산 300g/l
규화 나트륨 15g/l
황산 0.5g/l
조 온도 45℃
〔전해 도금 조건〕
전류 밀도 20A/dm2
실시예53
전해 니켈 도금에 의해 니켈층을 형성하는 대신에 알루미늄층을 스퍼터링에 의해 형성하고, 또한, Cu-Ni-P 합금의 조화층을 형성하는 대신에, 구리 노들 도금에 의해 조화층을 형성한 이외는 실시예48과 동일한 방법에 의해 다층 프린트 배선기판을 제조했다. 전해 도금의 조건은 이하와 같다.
〔알루미늄 스퍼터의 조건〕
스퍼터링장치 일본진공주식회사 제, SV-4540
가스 압력 0.7Pa
전력 200W
시간 15분
알루미늄층의 두께 0.4㎛
〔구리 노들 도금의 도금액〕
황산구리 20g/l
EDTA 15g/l
피로인산 나트륨 200g/l
질산 나트륨 8g/l
암모니아 2g/l
오소인산 나트륨 15g/l
실시예54
니켈층 대신에 아연층을 무전해 아연도금에 의해 형성한 이외는 실시예48과 동일한 방법에 의해 다층 프린트 배선기판을 제조했다. 무전해 도금의 조건은 이하와 같다.
〔무전해 도금액〕
수산화나트륨 100∼800g/l
산화아연 50∼200g/l
조 온도 상온℃
실시예55
니켈층 대신에 철층을 전해 철도금에 의해 형성한 이외는 실시예48과 동일한 방법에 의해 다층 프린트 배선기판을 제조했다. 무전해 도금의 조건은 이하와 같다.
〔전해 도금액〕
황산제1철 100∼400g/l
황산암모니아 50∼200g/l
〔전해 도금 조건〕
전류밀도 6∼10A/dm2
실시예56
전해 니켈 도금에 의해 니켈층을 형성하는 대신에 무전해 니켈 도금에 의해 니켈층을 형성한 이외는 실시예48과 동일한 방법에 의해 다층 프린트 배선기판을 제조했다. 무전해 도금의 조건은 이하와 같다.
〔무전해 도금액〕
염화 니켈 30g/l
차아인산 나트륨 10g/l
구연산 나트륨 10g/l
조 온도 90℃
상기 실시예 및 비교예에서 얻어진 배선기판에 대해, 단면을 광학 현미경으로 관찰하여, 도체 회로의 용해 및 Cu-Ni-P 조화층의 미석출을 관찰했다.
실시예47∼56에서는 도체 회로의 용해는 볼 수 없었지만, 비교예15에서는 전원층(플레인층)의 일부에 용해를 볼 수 있었다.
또한, 실시예47∼52 및 54∼56에서는 Cu-Ni-P으로 이루어지는 침형상 또는 다공질상의 합금의 도금 처리를 행했을 때, 10턴에서도 도금의 미석출은 없었지만, 비교예15에서는 3턴에서 도금의 미석출이 생겼다. 또한, 실시예54의 구리 노들 도금에서도, 도금 미석출은 볼 수 없었다.
또한, 형성 가능한 패턴폭(L/S)에 관해, 실시예48 및 52∼56에서는 15/15㎛으로 작은 패턴폭이 형성 가능했지만, 비교예에서는 30/30으로 큰 패턴폭밖에 형성할 수 없었다.
실시예57
A. 상층의 조화면 형성용 수지 조성물의 조제
① 크레졸노보락형 에폭시 수지(日本化藥社 제, 분자량: 2500)의 25% 아크릴화물을 80중량%의 농도로 디에틸렌글리콜디메틸에테르(DMDG)에 용해시킨 수지액 400중량부, 감광성 모노머(東亞合成社 제, 아로닉스 M325) 60중량부, 소포제(산노프코사 제 S-65) 5중량부 및 N-메틸피롤리돈(NMP) 35중량부를 용기에 넣고, 교반 혼합함으로써 혼합 조성물을 조제했다.
② 폴리에테르술폰 (PES) 80중량부, 에폭시 수지 입자(三洋化成社 제, 폴리머폴)의 평균 입자 직경 1.0㎛의 것 72중량부 및 평균 입자 직경 0.5㎛의 것 31중량부를 별도의 용기에 넣고, 교반 혼합한 후, 다시 NMP 257중량부를 첨가하여, 비즈밀로 교반 혼합하여, 별도의 혼합 조성물을 조제했다.
③ 이미다졸 경화제(四國化成社 제, 2E4MZ-CN) 20중량부, 광중합 개시제(벤조페논) 20중량부, 광증감제(치바가이기사 제, EAB) 4중량부 및 NMP 16중량부를 다시 별도의 용기에 넣고, 교반 혼합함으로써 혼합 조성물을 조제했다.
그리고, ①, ② 및 ③에서 조제한 혼합 조성물을 혼합함으로써 조화면 형성 용 수지 조성물을 얻었다.
B. 하층의 조화면 형성용 수지 조성물의 조제
① 크레졸노보락형 에폭시 수지(日本化藥社 제, 분자량: 2500)의 25% 아크릴화물을 80중량%의 농도로 디에틸렌글리콜디메틸에테르 (DMDG)에 용해시킨 수지액 400중량부, 감광성 모노머(東亞合成社 제, 아로닉스 M325) 60중량부, 소포제(산노프코사 제 S-65) 5중량부 및 N-메틸피롤리돈(NMP) 35중량부를 용기에 넣고, 교반 혼합함으로써 혼합 조성물을 조제했다.
② 폴리에테르술폰(PES) 80중량부 및 에폭시 수지 입자(三洋化成社 제, 폴리머폴)의 평균 입자 직경 0.5㎛의 것 145중량부를 별도의 용기에 넣고, 교반 혼합한 후, 다시 NMP 285중량부를 첨가하여, 비즈밀로 교반 혼합하여, 별도의 혼합 조성물을 조제했다.
③ 이미다졸 경화제(四國化成社 제, 2E4MZ-CN) 20중량부, 광중합 개시제(벤조페논) 20중량부, 광증감제(치바가이기사 제, EAB) 4중량부 및 NMP 16중량부를 다시 별도의 용기에 넣고, 교반 혼합함으로써 혼합 조성물을 조제했다.
그리고, ①, ② 및 ③에서 조제한 혼합 조성물을 혼합하여 무전해 도금용 접착제를 얻었다.
C. 수지 충전제의 조제
① 비스페놀 F형 에폭시 모노머(油化셀사 제, 분자량: 310, YL983U) 100중량부, 표면에 실란커플링제가 코팅된 평균 입자 직경이 1.6㎛이고 최대 입자의 직 경이 15㎛이하인 SiO2 구형상 입자(아드텍사 제, CRS 1101-CE) 170중량부 및 레벨링제(산노프코사 제 페레놀 S4) 1.5 중량부를 용기에 넣고, 교반 혼합함으로써, 그 점도가 23±1℃에서 45∼49Pa ·s의 수지 충전제를 조제했다.
또, 경화제로서, 이미다졸 경화제(四國化成社 제, 2E4MZ-CN) 6.5중량부를 이용했다.
D. 다층 프린트 배선기판의 제조방법
(1) 두께 0.6mm의 유리 에폭시 수지 또는 BT(비스(말레이미드)트리아진) 수지로 이루어지는 기판(101)의 양면에 18㎛의 구리박(108)이 라미네이트되어 있는 구리부착 적층판을 출발 재료로 했다(도44(a) 참조). 우선, 이 구리부착 적층판을 드릴로 구멍을 내고, 무전해 도금 처리를 실시하여, 패턴상으로 에칭하여, 기판(101)의 양면에 하층 도체 회로(104)와 스루 홀(109)을 형성했다.
(2) 스루 홀(109) 및 하층 도체 회로(4)를 형성한 기판을 물로 씻어, 건조시킨 후, NaOH(10g/l), NaClO2(40g/l), Na3PO4(16g/l)을 포함하는 수용액을 흑화 조(산화 조)으로 하는 흑화 처리 및 NaOH(19g/l), NaBH4(5g/l)을 포함하는 수용액을 환원 조으로 하는 환원 처리를 행하여, 그 스루 홀(109)을 포함하는 하층 도체 회로(104)의 전표면에 조화면(104a, 109a)을 형성했다(도44(b) 참조).
(3) 수지 충전제(110)를 기판의 일면에 롤 코터를 이용하여 도포함으로써, 하층 도체 회로(104) 사이 혹은 스루 홀(109) 내에 충전하고, 가열 건조시킨 후, 다른쪽면에 대해서도 동일하게 수지 충전제(110)를 도체 회로(104) 사이 혹은 스루 홀(109)내에 충전하여, 가열 건조시켰다(도44(c) 참조).
(4) 상기 (3)의 처리를 끝낸 기판의 일면을 #600의 벨트 연마지(三共理化學 제)를 이용한 벨트 샌딩 연마에 의해, 내층 구리패턴(104)의 표면이나 스루 홀(109)의 랜드 표면에 수지 충전제(110)가 남지 않도록 연마하고, 이어서, 상기 벨트 샌딩 연마에 의한 손상을 제거하기 위한 버프 연마를 행했다. 이러한 일련의 연마를 기판의 다른쪽면에 대해서도 동일하게 행했다.
이어서, 100℃에서 1시간, 120℃에서 3시간, 150℃에서 1시간, 180℃에서 7시간의 가열처리를 행하여 수지 충전제(110)를 경화시켰다.
이렇게하여, 스루 홀(109)이나 도체 회로 비형성부에 형성된 수지 충전재(110)의 표층부 및 하층 도체 회로(104)의 표면을 평탄화하여, 수지 충전재(110)와 하층 도체 회로(104)의 측면(104a)이 조화면을 통하여 강고하게 밀착되고, 또한 스루 홀(109)의 내벽면(109a)과 수지 충전재(110)가 조화면을 통하여 강고하게 밀착된 절연성 기판을 얻었다(도44(d) 참조). 이 공정에 의해, 수지 충전제(110)의 표면과 하층 도체 회로(104)의 표면이 동일 평면으로 된다. 여기서, 충전시킨 경화 수지의 Tg점은 155.6℃, 선열(linear thermal) 팽창 계수는 44.5× 10-6/℃였다.
(5) 상기 (4)의 처리로 노출시킨 하층 도체 회로(104) 및 스루 홀(109)의 랜드 상면에 두께 2.5㎛의 Cu-Ni-P 합금으로 이루어지는 조화층(요철층)(111)을 형성했다(도45(a) 참조).
그 형성방법은 이하와 같다. 즉, 황산구리(8g/l), 황산 니켈(0.6g/l), 구연산(15g/l), 차아인산 나트륨(29g/l), 붕산(31g/l), 계면활성제(日信化學工業社 제, 사피놀 465)(0.1g/l)를 포함하는 수용액으로 이루어지는 pH= 9의 무전해 구리도금 조에 기판을 침지하여, 침지 1분 후에, 4초당 1회의 비율로 세로 및 가로 방향으로 진동시켜, 하층 도체 회로 및 스루 홀의 랜드 표면에 Cu-Ni-P로 이루어지는 침형상 합금의 조화층(111)을 형성했다.
(6) 이 조화층(111)이 형성된 기판을 가열 장치에 넣고, 대기 분위기하, 150℃의 온도로 1시간 가열함으로써, 그 표면에 두께가 0.1㎛인 산화막을 형성했다. 이 산화막의 형성은 조화층의 색으로 판단할 수 있고, 또한 형광 X선 분석장치(Rigaku 사 제 RIX2100)를 이용하여, 그 존재를 확인했다. 단, 형성된 산화막에 대해서는 도시하지 않는다.
(7) 다음에, 기판의 양면에 B의 무전해 도금용 접착제(점도: 1.5Pa ·s)를 롤 코터로 도포하여, 수평 상태에서 20분간 방치하고 나서, 60℃에서 30분의 건조를 행하고, 무전해 도금용 접착제층(102a)을 형성했다.
또한 이 무전해 도금용 접착제층(102a)상에 A의 무전해 도금용 접착제(점도: 7Pa ·s)를 롤 코터를 이용하여 도포하고, 수평 상태에서 20분간 방치하고 나서, 60℃에서 30분의 건조를 행하여, 접착제층(102b)을 형성하고, 두께 35㎛의 무전해 도금용 접착제층(102)을 형성했다(도45(b) 참조).
(8) 상기(7)에서 무전해 도금용 접착제층(102)을 형성한 기판(101)의 양면에 직경 85㎛의 검은원이 인쇄된 포토마스크 필름을 밀착시켜, 초고압 수은등에 의해 500mJ/㎠ 강도로 노광시킨 후, DMDG 용액으로 스프레이 현상했다. 이 후, 다시 이 기판을 초고압 수은등에 의해 3000mJ/㎠ 강도로 노광하여, 100℃에서 1시간, 150℃에서 5시간의 가열 처리를 실시하여, 포토마스크 필름에 상당하는 치수 정밀도가 뛰어난 직경 85㎛의 비아 홀용 개구(106)를 가지는 두께 35㎛의 층간 수지 절연층(2)을 형성했다(도45(c) 참조).
(9) 비아 홀용 개구(106)를 형성한 기판을 800g/l의 크롬산을 포함하는 70℃의 용액에 19분간 침지하고, 층간 수지 절연층(102)의 표면에 존재하는 에폭시 수지 입자를 용해제거함으로써, 층간 수지 절연층(102)의 표면을 조면(깊이 3㎛)으로 했다(도45(d) 참조).
이 때, 하층 도체 회로(104)상의 조화층(111)의 표면에 형성된 산화막은 에칭되어 있지 않고, 공백도 발생하지 않았다.
(10) 다음에, 상기 처리를 끝낸 기판을 중화 용액(시프레이사 제)에 침지하고 물로 씻었다. 또한, 조면화 처리한 상기 기판 표면에 팔라듐 촉매(아토텍 제)를 부여함으로써, 층간 수지 절연층(102)의 표면 및 비아 홀용 개구(106)의 내벽면에 촉매핵을 부착시켰다.
(11) 다음에, 이하의 조성의 무전해 구리도금 수용액중에 기판을 침지하고, 조면 전체에 두께 0.8㎛의 무전해 구리도금막(112)을 형성했다(도46(a) 참조). 이 때, 도금막이 얇으므로 무전해 도금막 표면에는 요철이 관찰되었다.
〔무전해 도금 수용액〕
EDTA 50g/l
황산구리 10g/l
HCHO 8m1/l
NaOH 10g/l
α, α' -비피리딜 80mg/l
폴리에틸렌글리콜(PEG) 0.1g/l
〔무전해 도금 조건〕
70℃의 조 온도에서 30분
(12) 시판의 감광성 드라이 필름을 무전해 구리도금막(112)에 붙여, 마스크를 싣고, 100mJ/㎠로 노광하여, 0.8% 탄산 나트륨 수용액으로 현상 처리함으로써, 도금 레지스트(103)를 형성했다(도476(b) 참조).
(13) 이어서, 기판을 50℃의 물로 세정하여 탈지하고, 25℃의 물로 씻은 후, 다시 황산으로 세정하고 나서, 이하의 조건으로 전해 구리도금을 실시하여, 두께 15㎛의 전해 구리도금막(113)을 형성했다(도46(c) 참조).
〔전해 도금 수용액〕
황산 180g/l
황산구리 80g/l
첨가제 1ml/l
(아토텍 재팬사 제, 카파라시드 GL)
〔전해 도금 조건〕
전류밀도 1A/dm2
시간 30분
온도 실온
(14) 도금 레지스트(103)를 5% KOH로 박리 제거한 후, 그 도금 레지스트(103) 밑의 무전해 도금막(112)을 황산과 과산화수소의 혼합액으로 에칭 처리하여 용해 제거하고, 무전해 구리도금막(112)과 전해 구리도금막(113)으로 이루어지는 두께 18㎛의 도체 회로(비아 홀(107)을 포함한다)(105)를 형성했다. 또한, 800g/l의 크롬산을 포함하는 70℃의 용액에 3분간 침지하고, 도체 회로 비형성 부분에 위치하는 도체 회로사이의 층간 수지 절연층(102)의 표면을 1㎛ 에칭 처리하고, 그 표면에 잔존하는 팔라듐 촉매를 제거했다(도46(d) 참조).
(15) 도체 회로(105)를 형성한 기판을 황산구리(8g/l), 황산니켈(0.6g/l), 구연산(15g/l), 차아인산 나트륨(29g/l), 붕산(31g/l), 계면활성제(日信化學工業社 제, 사피놀 465)(0.1g/l)를 포함하는 수용액으로 이루어지는 pH= 9의 무전해 구리도금 조에 기판을 침지하여, 침지 1분후에, 4초당 1회의 비율로 세로 및 가로 방향으로 진동시켜, 하층 도체 회로 및 스루 홀의 랜드 표면에 Cu-Ni-P로 이루어지는 침형상 합금의 조화층(11)을 형성했다(도47(a) 참조). 이 때, 형성된 조화층(11)을 EPMA(형광 X선 분석장치)로 분석한 바, Cu : 98mol%, Ni : 1.5mol%, P : 0.5mol%의 조성비였다.
(16) 상기 (6)∼(15)의 공정을 반복하여, 다시 상층의 도체 회로를 형성하 고, 다층 배선기판을 얻었다. 단, Sn 치환은 행하지 않았다(도47(b)∼도48(b) 참조).
(17) 다음에, 디에틸렌글리콜디메틸에테르(DMDG)에 60중량%의 농도가 되 도록 용해시킨 크레졸노보락형 에폭시 수지(日本化藥社 제)의 에폭시기 50%를 아크릴화한 감광성 부여의 올리고머(분자량: 4000) 46.67중량부, 메틸에틸케톤에 용해시킨 80중량%의 비스페놀 A형 에폭시 수지(油化셀사 제, 상품명: 에피코트 1001) 6.67중량부, 마찬가지로 비스페놀 A형 에폭시 수지(油化셀사 제, 상품명: 에피코트E-1001-B80) 6.67중량부, 이미다졸 경화제(四國化成社 제, 상품명: 2E4MZ-CN) 1.6중량부, 감광성 모노머인 2관능 아크릴 모노머(日本化藥社 제, 상품명: R604) 4.5중량부, 마찬가지로 다가 아크릴 모노머(共榮化學社 제, 상품명: DPE6A) 1.5중량부, 아크릴산 에스테르 중합물로 이루어지는 레벨링제(共榮化學社 제, 상품명: 폴리플로 No. 75) 0.36중량부를 용기에 넣고, 교반 혼합하여 혼합 조성물을 조제하고, 이 혼합 조성물에 대해 광중합 개시제로서 일가큐어 I-907(치바가이기사 제) 2.0중량부, 광증감제로서의 DETX-S(日本化藥社 제) 0.2중량부, DMDG 0.6중량부를 추가함으로써, 점도를 25℃에서 1.4± 0.3Pa·s로 조정한 솔더 레지스트 조성물을 얻었다. 또, 점도 측정은 B형 점도계(東京計器社 제, DVL-B형)로 60rpm의 경우는 로터 No. 4, 6rpm의 경우는 로터 No. 3에 의했다.
(18) 다음에, 다층 배선 기판의 양면에 상기 솔더 레지스트 조성물을 20㎛의 두께로 도포하고, 70℃에서 20분간, 70℃에서 30분간의 조건으로 건조처리를 행한 후, 솔더 레지스트 개구부의 패턴이 그려진 두께 5mm의 포토마스크를 솔더 레지스 트층에 밀착시켜 1000mJ/㎠의 자외선으로 노광하여, DMTG 용액으로 현상 처리하여, 200㎛의 직경 개구를 형성했다.
그리고, 다시 80℃에서 1시간, 100℃에서 1시간, 120℃에서 1시간, 150℃에서 3시간의 조건으로 각각 가열처리를 행하여 솔더 레지스트층을 경화시켜, 개구를 가지고, 그 두께가 20㎛의 솔더 레지스트 패턴층(114)을 형성했다.
(19) 다음에, 솔더 레지스트층(114)을 형성한 기판을 염화니켈(30g/l), 차아인산 나트륨(10g/l), 구연산 나트륨(10g/l)을 포함하는 pH= 5의 무전해 니켈 도금액에 20분간 침지하여, 개구부에 두께 5㎛의 니켈 도금층(15)을 형성했다. 또한, 그 기판을 시안화금칼륨(2g/l), 염화암모늄(75g/l), 구연산 나트륨(50g/l), 차아인산 나트륨(10g/l)을 포함하는 무전해 도금액에 93℃의 조건에서 23초간 침지하고, 니켈 도금층(115)상에 두께 0.03㎛의 금도금층(116)을 형성했다.
(20) 이 후, 솔더 레지스트층(114)의 개구에 땜납 페이스트를 인쇄하고, 200℃에서 리플로우함으로써 땜납 범프(땜납체)(117)를 형성하여, 땜납 범프(117)를 가지는 다층 프린트 배선기판을 제조했다(도48(c) 참조).
실시예58
상기 (5) 및 (16)의 공정에서, (4) 또는 (15)의 공정을 끝낸 기판을 물로 씻고, 산성 탈지한 후, 소프트 에칭하고, 이어서, 에칭액을 기판의 양면에 스푸레이로 뿜어, 하층 도체 회로의 표면과 스루 홀의 랜드 표면과 내벽을 에칭함으로써, 하층 도체 회로의 전표면에 조화면을 형성한 이외는 실시예57과 동일하게 하여 다층 프린트 배선기판을 제조했다.
또, 에칭액으로서 이미다졸 구리(Ⅱ) 복합체 10중량부, 글리콜산 7중량부, 염화칼륨 5중량부 및 이온 교환수 78중량부를 혼합한 것을 사용했다.
비교예12
상기 (6) 및 상기 (6)과 동일한 공정에서 산화막을 형성하지 않고, 조화층을 형성한 기판을 다시 보로플루오르화 주석(0.1mol/l) 및 티오요소(1.0mol/19)를 포함하는 온도가 50℃이고, pH가 1.2인 도금 조에 침지하여 Cu-Sn 치환 도금을 행하고, 조화층의 표면에 0.3㎛의 Sn층을 형성한 이외는 실시예57과 동일하게 하여 다층 프린트 배선기판을 제조했다.
비교예13
상기 (6) 및 상기 (6)와 동일한 공정에서, 산화막을 형성하지 않고, 조화면을 형성한 기판을 다시 보로플루오르화 주석(0.1mol/l) 및 티오요소(1.0mol/l)를 포함하는 온도가 50℃이고, pH가 1.2인 도금 조에 침지하여 Cu-Sn 치환 도금을 행하고, 조화면이 형성된 도체 회로의 표면에 0.3㎛의 Sn층을 형성한 이외는 실시예58과 동일하게 하여 다층 프린트 배선기판을 제조했다.
이렇게하여 제조한 실시예 57∼58 및 비교예 12, 13의 다층 프린트 배선기판에 대해 -55℃에서 30분간 유지한 후, 125℃에서 30분 유지하는 히트 사이클을 1000회 반복하는 히트 사이클 시험을 실시하여, 비아 홀 부분의 접속을 섬유포 컷트하여 현미경 관찰하여 조사했다.
그 결과, 실시예 57∼58에 관한 다층 프린트 배선기판에서는 동일한 조건에서 제조된 것 전체에 대해, 비아 홀은 하부 도체 회로의 조면에 확실히 접속되어, 박리 등이 전혀 관찰되지 않았는데, 비교예12, 13에 관한 다층 프린트 배선기판에서는 일부에 비아 홀과 하부의 도체 회로와의 접속 부분에 박리가 관찰되었다.
이상 설명한 바와같이 제1군의 본 발명의 다층 프린트 배선기판에 의하면, 도체 회로의 밀착강도를 저하시키지 않고, 내히트 사이클 특성, 고주파수 대역의 신호전도성, 땜납 내열성이 뛰어난 다층 프린트 배선기판을 제공할 수 있다.
또한, 제2군의 본 발명의 제1 발명의 다층 프린트 배선기판은 층간 수지 절연층으로서 시클로올레핀계 수지를 사용하고 있으므로, 유전율이나 유전 손실 탄젠트가 작고, 이 때문에 GHz 대역의 고주파 신호를 이용한 경우에도 신호지연이나 신호 에러가 발생하기 어렵고, 또한, 강성 등의 기계적 특성이 뛰어나기 때문에, 도체 회로끼리의 접속 신뢰성이 높고, 도체 회로와 층간 수지 절연층의 밀착성도 우수하다.
또한, 제2군의 본 발명의 제2 발명의 다층 프린트 배선기판의 제조방법은 도체 회로상에 시클로 올레핀계 수지 시트를 라미네이트하여 층간 수지 절연층을 형성하므로, 용제 등을 이용할 필요가 없어져, 제조공정이 간소화되고, 용이하게 다층 프린트 배선기판을 제조할 수 있다.
또한, 제3군의 본 발명의 다층 프린트 배선기판에 의하면, 기판을 산 등에 의해 처리할 때, 도체 회로의 국부 전지 반응에 의한 도체 회로의 용해를 완전히 저지할 수 있고, 또한, 도체 회로에 Cu-Ni-P로 이루어지는 침형상 합금의 도금 처리를 실시할 때, 충분히 도금 석출 반응을 진행시킬 수 있어, 조화층을 확실하게 형성할 수 있다.
또한, 제4군의 본 발명의 다층 프린트 배선기판의 제조방법에 의하면, 수지 절연층상에 금속층을 형성한 후, 산 세정을 행하여 금속층 표면의 산화막을 제거함으로써, 금속층으로부터 전기 도금된 구리막이 박리되는 것을 방지할 수 있고, 그 결과, 도체 회로의 신뢰성을 향상시킬 수 있다. 또한, 도체 회로의 표면을 평탄화함으로써, 신호 전도의 지연을 방지할 수 있다.
또한, 제5군의 본 발명의 다층 프린트 배선기판에 의하면, 도체 회로의 밀착강도를 저하시키지 않고, 수지 절연층을 평탄화하여 고주파수 대역의 신호 전도성이 우수한 다층 프린트 배선기판을 제공할 수 있다.
또한, 제6군의 본 발명의 다층 프린트 배선기판에 의하면, 도체 회로의 밀착강도를 저하시키지 않고, 도체 회로를 평탄화하여 고주파수 대역의 신호 전도성이 우수한 다층 프린트 배선기판을 제공할 수 있다. 또한, 크랙의 발생을 억제하여 배선의 신뢰성을 향상시킬 수 있다. 또한, 배선의 미세화를 실현할 수 있다.
또한, 제7군의 본 발명의 제1 발명의 도체 회로의 형성 방법에 의하면, 절연 기판상에 Ni 또는 Al 등의 표면에 패시베이션 막을 형성하는 금속으로 이루어지는 제1 도체층을 형성한 후, 상기 제1 도체층상에 상기 도체층상에 상기 패시베이션 막을 형성하는 금속보다 이온화 경향이 작은 금속으로 이루어지는 제2 도체층을 형성하기 때문에, 관리가 용이한 산성 에칭액을 이용하여, 제1 도체층과 제2 도체층을 동시에 선택적 에칭을 행할 수 있어, 상기 에칭에 의해 도체 회로를 형성할 수 있다.
또한, 형성한 도체 회로는 수지 기판 등의 절연기판과의 밀착성이 우수함과 동시에, 도체 회로의 표면이 평탄화되어 있으므로, 고주파 대역의 신호를 이용했을 때의 노이즈를 방지할 수 있다.
또한, 제7군의 본 발명의 제2 발명의 다층 프린트 배선기판의 제조 방법에 의하면, 수지 절연 기판상에 Ni 또는 Al 등의 표면에 패시베이션 막을 형성하는 금속으로 이루어지는 제1 도체층 및 상기 패시베이션 막을 형성하는 금속보다 이온화 경향이 작은 금속으로 이루어지는 제2 도체층을 순차 형성하기 때문에, 연속되는 도금 레지스트의 형성, 전기도금, 도금 레지스트의 박리를 행한 후, 관리가 용이한 산성 에칭액을 이용하여, 도금 레지스트하에 존재하고 있던 제1 도체층과 제2 도체층을 동시에 에칭할 수 있고, 이 에칭에 의해 도체 회로를 형성할 수 있다.
또한, 형성한 도체 회로는 층간 수지 절연층과의 밀착성이 뛰어남과 동시에, 도체 회로의 표면이 평탄화되어 있으므로, 고주파 대역의 신호를 이용했을 때의 노이즈를 방지할 수 있다.
또한, 제8군의 본 발명의 제1 발명의 금속막의 형성 방법에 의하면, 기판상에 형성된 니켈막과 그 위에 형성되는 다른 금속과의 밀착성이 큰 도체 회로를 형성할 수 있어, 상기 니켈막상의 산화막에 기인하는 금속층사이의 박리를 방지할 수 있다.
또한, 제8군의 본 발명의 제2 발명의 다층 프린트 배선기판의 제조방법에 의하면, 형성된 도체회로중의 니켈 도금막과 그 위에 형성되는 Cu-Ni-P 합금 조화층과의 박리를 방지할 수 있다.
또한, 제9군의 본 발명의 다층 프린트 배선기판에 의하면, 기판을 산 등에 의해 처리할 때, 도체 회로의 국부전지반응에 의한 도체회로의 용해를 완전히 저지할 수 있고, 또한, 도체 회로에 Cu-Ni-P로 이루어지는 침형상 또는 다공질상의 합금 등의 조화 도금 처리를 실시할 때, 충분히 도금 석출 반응을 진행시킬 수 있어, 조화층을 확실하게 형성할 수 있다.
또한, 제10군의 다층 프린트 배선기판의 제조 방법에 의하면, 보다 간략화된 방법에 의해, 조화면이나 조화층이 형성된 도체 회로에 보호막을 형성할 수 있어, 비아 홀의 접속 신뢰성이 확보된 다층 프린트 배선기판을 제조할 수 있다.

Claims (63)

  1. 기판상에 도체 회로와 수지 절연층이 순차 적층되어 형성되고, 이들 도체 회로가 비아 홀을 통하여 접속되어 이루어지는 다층 프린트 배선판에 있어서, 상기 수지 절연층은 폴리올레핀계 수지로 이루어지는 것을 특징으로 하는 다층 프린트 배선기판.
  2. 제1항에 있어서, 상기 폴리올레핀계 수지는 열경화성 폴리올레핀 수지 또는 열가소성 폴리올레핀 수지인 것을 특징으로 하는 다층 프린트 배선기판.
  3. 제2항에 있어서, 상기 열가소성 폴리올레핀 수지는 융점이 200℃ 이상인 것을 특징으로 하는 다층 프린트 배선기판.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 폴리올레핀계 수지는 하기 구조식(1)로 표시되는 1종의 반복 단위로 이루어지는 수지, 또는 상기 반복 단위중의 다른 2종 이상이 서로 공중합한 수지인 것을 특징으로 하는 다층 프린트 배선기판.
    Figure 112001006822036-pct00008
    단, n은 1∼10000
    X는 수소, 알킬기, 페닐기, 수산기, C2∼C3의 불포화탄화수소,
    옥사이드기 또는 락톤기이다.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 폴리올레핀계 수지는 하기 구조식(1)로 표시되는 반복 단위를 가지고, 그 분자 주 고리에는 2중 결합, 옥사이드 구조, 락톤 구조, 모노머 또는 폴리시클로펜타디엔구조를 가지는 수지인 것을 특징으로 하는 다층 프린트 배선기판.
    Figure 112004040455130-pct00009
    단, n은 1∼10000
    X는 수소, 알킬기, 페닐기, 수산기, C2∼C3의 불포화탄화수소,
    옥사이드기 또는 락톤기이다.
  6. 상기 폴리올레핀계 수지는 제4항에서 선택되는 다른 2종 이상의 폴리올레핀계 수지의 혼합수지, 제4항에서 선택되는 다른 2종 이상의 폴리올레핀계 수지가 상호 가교된 것, 또는 제4항에서 선택되는 폴리올레핀계 수지와 열경화성 수지와의 혼합 수지인 것을 특징으로 하는 다층 프린트 배선기판.
  7. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 도체 회로는 주기율표의 제4A족으로부터 제1B족에서 제4∼제7 주기의 금속(단, Cu를 제외한다), Al 및 Sn에서 선택되는 1종 이상의 금속에 의해 구성되는 금속층을 통하여 수지 절연층상에 형성되어 이루어지는 것을 특징으로 하는 다층 프린트 배선기판.
  8. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 금속층은 평탄한 수지 절연층상에 형성되어 이루지는 것을 특징으로 하는 다층 프린트 배선기판.
  9. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 수지 절연층은 그 표면이 플라즈마 처리 또는 코로나 방전처리되어 이루어지는 것을 특징으로 하는 다층 프린트 배선기판.
  10. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 기판은 그 내부 또는 표면에 도체 회로가 형성되어 이루어지는 것을 특징으로 하는 다층 프린트 배선기판.
  11. 기판상에 도체 회로와 수지 절연층이 순차 형성되고, 이들 도체 회로가 비아 홀을 통하여 접속되는 다층 프린트 배선기판에 있어서,
    상기 수지 절연층은 시클로올레핀계 수지로 이루어지는 것을 특징으로 하는 다층 프린트 배선기판.
  12. 제11항에 있어서, 상기 수지 절연층의 1GHz의 유전율은 3.0이하 이고, 유전 손실 탄젠트는 0.01이하인 것을 특징으로 하는 다층 프린트 배선기판.
  13. 제11항 또는 제12항에 있어서, 상기 시클로올레핀계 수지는 2-노르보르넨, 5-에틸리덴-2-노르보르넨 또는 이들 유도체로 이루어지는 단량체의 단독 중합체 또는 공중합체인 것을 특징으로 하는 다층 프린트 배선기판.
  14. 제11항 또는 제12항에 있어서, 상기 시클로올레핀계 수지는 열경화성 시클로올레핀계 수지인 것을 특징으로 하는 다층 프린트 배선기판.
  15. 기판상에 도체 회로와 수지 절연층이 순차 형성되고, 이들 도체 회로가 비아 홀을 통하여 접속되어 이루어지는 다층 프린트 배선기판의 제조방법에 있어서,
    기판상에 형성된 도체 회로상에 시클로올레핀계 수지로 이루어지는 필름을 진공하 또는 감압하에서 압착 라미네이트함으로써, 층간 수지 절연층을 형성하는 것을 특징으로 하는 다층 프린트 배선기판의 제조방법.
  16. 제15항에 있어서, 기판상에 형성된 도체 회로상에 시클로올레핀계 수지로부터 층간 수지 절연층을 형성한 후, 상기 층간 수지 절연층에 레이저광을 조사함으로써 비아 홀용 개구를 형성하는 것을 특징으로 하는 다층 프린트 배선기판의 제조 방법.
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
  36. 삭제
  37. 삭제
  38. 삭제
  39. 삭제
  40. 삭제
  41. 삭제
  42. 삭제
  43. 삭제
  44. 삭제
  45. 삭제
  46. 삭제
  47. 삭제
  48. 삭제
  49. 삭제
  50. 삭제
  51. 삭제
  52. 삭제
  53. 삭제
  54. 삭제
  55. 삭제
  56. 삭제
  57. 삭제
  58. 삭제
  59. 삭제
  60. 삭제
  61. 삭제
  62. 삭제
  63. 삭제
KR1020017003881A 1998-09-28 1999-09-28 프린트 배선기판 및 그 제조방법 KR100697640B1 (ko)

Applications Claiming Priority (20)

Application Number Priority Date Filing Date Title
JP98-272799 1998-09-28
JP27279998 1998-09-28
JP98-276010 1998-09-29
JP98-276011 1998-09-29
JP27601198A JP2000114678A (ja) 1998-09-29 1998-09-29 プリント配線板
JP27601098A JP2000114726A (ja) 1998-09-29 1998-09-29 プリント配線板
JP29045098A JP2000124601A (ja) 1998-10-13 1998-10-13 プリント配線板の製造方法
JP98-290450 1998-10-13
JP98-310445 1998-10-30
JP31044598A JP2000138456A (ja) 1998-10-30 1998-10-30 多層プリント配線板およびその製造方法
JP98-351572 1998-12-10
JP35157298A JP3710635B2 (ja) 1998-12-10 1998-12-10 プリント配線板の製造方法
JP98-354733 1998-12-14
JP35473398A JP2000178754A (ja) 1998-12-14 1998-12-14 金属膜の形成方法およびプリント配線板の製造方法
JP98-372274 1998-12-28
JP37227498A JP4132331B2 (ja) 1998-09-28 1998-12-28 多層プリント配線板
JP99-106184 1999-04-14
JP10618499A JP2000299557A (ja) 1999-04-14 1999-04-14 多層プリント配線板の製造方法および多層プリント配線板
JP18741899A JP4197805B2 (ja) 1999-07-01 1999-07-01 多層プリント配線板およびその製造方法
JP99-187418 1999-07-01

Related Child Applications (3)

Application Number Title Priority Date Filing Date
KR1020067014991A Division KR100776865B1 (ko) 1998-09-28 1999-09-28 프린트 배선기판 및 그 제조방법
KR1020067014993A Division KR100673910B1 (ko) 1998-09-28 1999-09-28 프린트 배선기판 및 그 제조방법
KR1020067014992A Division KR100675615B1 (ko) 1998-09-28 1999-09-28 프린트 배선기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20010085851A KR20010085851A (ko) 2001-09-07
KR100697640B1 true KR100697640B1 (ko) 2007-03-20

Family

ID=27580227

Family Applications (4)

Application Number Title Priority Date Filing Date
KR1020067014993A KR100673910B1 (ko) 1998-09-28 1999-09-28 프린트 배선기판 및 그 제조방법
KR1020067014992A KR100675615B1 (ko) 1998-09-28 1999-09-28 프린트 배선기판 및 그 제조방법
KR1020067014991A KR100776865B1 (ko) 1998-09-28 1999-09-28 프린트 배선기판 및 그 제조방법
KR1020017003881A KR100697640B1 (ko) 1998-09-28 1999-09-28 프린트 배선기판 및 그 제조방법

Family Applications Before (3)

Application Number Title Priority Date Filing Date
KR1020067014993A KR100673910B1 (ko) 1998-09-28 1999-09-28 프린트 배선기판 및 그 제조방법
KR1020067014992A KR100675615B1 (ko) 1998-09-28 1999-09-28 프린트 배선기판 및 그 제조방법
KR1020067014991A KR100776865B1 (ko) 1998-09-28 1999-09-28 프린트 배선기판 및 그 제조방법

Country Status (6)

Country Link
US (9) US7535095B1 (ko)
EP (11) EP1699280B1 (ko)
KR (4) KR100673910B1 (ko)
DE (6) DE69943397D1 (ko)
MY (1) MY139405A (ko)
WO (1) WO2000019789A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101070098B1 (ko) 2009-09-15 2011-10-04 삼성전기주식회사 인쇄회로기판 및 그의 제조 방법
KR101089959B1 (ko) 2009-09-15 2011-12-05 삼성전기주식회사 인쇄회로기판 및 그의 제조 방법

Families Citing this family (126)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MY139405A (en) 1998-09-28 2009-09-30 Ibiden Co Ltd Printed circuit board and method for its production
EP1194022B1 (en) 1999-06-02 2006-11-02 Ibiden Co., Ltd. Multilayer printed wiring board and method of manufacturing multilayer printed wiring board
US8178188B2 (en) * 2001-04-20 2012-05-15 Panasonic Corporation Base layer for manufacturing an electronic component by an etching process
US7147141B2 (en) * 2002-11-13 2006-12-12 Intel Corporation Preconditioning via plug material for a via-in-pad ball grid array package
CN100469221C (zh) * 2002-12-09 2009-03-11 野田士克林股份有限公司 印刷电路板的制造方法
US20040126547A1 (en) * 2002-12-31 2004-07-01 Coomer Boyd L. Methods for performing substrate imprinting using thermoset resin varnishes and products formed therefrom
JP4133560B2 (ja) * 2003-05-07 2008-08-13 インターナショナル・ビジネス・マシーンズ・コーポレーション プリント配線基板の製造方法およびプリント配線基板
JP4081052B2 (ja) * 2003-12-05 2008-04-23 三井金属鉱業株式会社 プリント配線基板の製造法
JPWO2005086551A1 (ja) * 2004-03-03 2007-08-09 イビデン株式会社 エッチング液、エッチング方法およびプリント配線板
JP4605155B2 (ja) * 2004-03-29 2011-01-05 日本電気株式会社 半導体装置及びその製造方法
JP4426900B2 (ja) * 2004-05-10 2010-03-03 三井金属鉱業株式会社 プリント配線基板、その製造方法および半導体装置
DE102004032706A1 (de) * 2004-07-06 2006-02-02 Epcos Ag Verfahren zur Herstellung eines elektrischen Bauelements und das Bauelement
US7307022B2 (en) * 2004-11-19 2007-12-11 Endicott Interconnect Technologies, Inc. Method of treating conductive layer for use in a circuitized substrate and method of making said substrate having said conductive layer as part thereof
JP4564342B2 (ja) * 2004-11-24 2010-10-20 大日本印刷株式会社 多層配線基板およびその製造方法
JP4346541B2 (ja) * 2004-11-26 2009-10-21 日東電工株式会社 配線回路基板およびその製造方法
TWI307308B (en) * 2005-01-31 2009-03-11 Ps Japan Corp Material of backup board for drilling and cutting operation, and its molded product
JP2006216714A (ja) * 2005-02-02 2006-08-17 Ibiden Co Ltd 多層プリント配線板
KR101277390B1 (ko) * 2005-05-31 2013-06-20 히다치 비아 메카닉스 가부시키가이샤 프린트 배선판의 제조방법 및 그것에 이용되는 동박을 붙인 적층판 및 처리액
US7670951B2 (en) * 2005-06-27 2010-03-02 Intel Corporation Grid array connection device and method
JP4787559B2 (ja) * 2005-07-26 2011-10-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR100689233B1 (ko) * 2005-08-23 2007-03-02 주식회사 토픽 폴리이미드 다이렉트 도금 방법
GB0518613D0 (en) * 2005-09-13 2005-10-19 Eastman Kodak Co Method of forming conductive tracks
US7906850B2 (en) * 2005-12-20 2011-03-15 Unimicron Technology Corp. Structure of circuit board and method for fabricating same
TWI295102B (en) * 2006-01-13 2008-03-21 Ind Tech Res Inst Multi-functional substrate structure
JP4478115B2 (ja) * 2006-01-27 2010-06-09 三共化成株式会社 導電性回路の形成方法
KR100717909B1 (ko) * 2006-02-24 2007-05-14 삼성전기주식회사 니켈층을 포함하는 기판 및 이의 제조방법
CN101058893B (zh) * 2006-04-19 2010-05-26 鸿富锦精密工业(深圳)有限公司 镁制品镀膜电解液
US7776734B2 (en) * 2006-05-26 2010-08-17 Intel Corporation Barrier layer for fine-pitch mask-based substrate bumping
US8193076B2 (en) 2006-10-09 2012-06-05 Solexel, Inc. Method for releasing a thin semiconductor substrate from a reusable template
JP5214139B2 (ja) * 2006-12-04 2013-06-19 新光電気工業株式会社 配線基板及びその製造方法
KR101372147B1 (ko) * 2007-01-23 2014-03-10 엘지이노텍 주식회사 인쇄 회로기판 및 인쇄 회로기판의 제조방법
US20080239684A1 (en) * 2007-04-02 2008-10-02 Shinko Electric Industries Co., Ltd. Wiring board and method of manufacturing the same
TW200906263A (en) * 2007-05-29 2009-02-01 Matsushita Electric Ind Co Ltd Circuit board and method for manufacturing the same
JP5015705B2 (ja) * 2007-09-18 2012-08-29 ルネサスエレクトロニクス株式会社 層間絶縁膜形成方法、層間絶縁膜、半導体デバイス、および半導体製造装置
US7759787B2 (en) * 2007-11-06 2010-07-20 International Business Machines Corporation Packaging substrate having pattern-matched metal layers
TW200926379A (en) * 2007-12-05 2009-06-16 Phoenix Prec Technology Corp Package substrate having electrical connecting structure and method of fabricating the same
US20090218119A1 (en) 2008-03-03 2009-09-03 Ibiden Co., Ltd Method of manufacturing multilayer printed wiring board
JP2009224492A (ja) * 2008-03-14 2009-10-01 Oki Semiconductor Co Ltd 半導体装置及びその製造方法
US8240036B2 (en) 2008-04-30 2012-08-14 Panasonic Corporation Method of producing a circuit board
JP2009283739A (ja) * 2008-05-23 2009-12-03 Shinko Electric Ind Co Ltd 配線基板および配線基板の製造方法
TWI407534B (zh) * 2008-06-03 2013-09-01 Unimicron Technology Corp 具雙面線路之封裝基板及其製法
KR100976149B1 (ko) * 2008-06-25 2010-08-16 (주)바이오버드 나노패턴화된 에폭시 기판의 제조방법
JP5344394B2 (ja) * 2008-07-10 2013-11-20 山栄化学株式会社 硬化性樹脂組成物、並びにハロゲンフリー樹脂基板及びハロゲンフリービルドアッププリント配線板
US7943862B2 (en) * 2008-08-20 2011-05-17 Electro Scientific Industries, Inc. Method and apparatus for optically transparent via filling
WO2010038531A1 (ja) 2008-09-30 2010-04-08 イビデン株式会社 多層プリント配線板、及び、多層プリント配線板の製造方法
JP4951674B2 (ja) 2008-09-30 2012-06-13 イビデン株式会社 多層プリント配線板、及び、多層プリント配線板の製造方法
US8948562B2 (en) * 2008-11-25 2015-02-03 Regents Of The University Of Minnesota Replication of patterned thin-film structures for use in plasmonics and metamaterials
EP2384101A4 (en) * 2009-01-29 2012-08-29 Jx Nippon Mining & Metals Corp ROLLED COPPER FOIL OR ELECTROLYTE COPPER FOIL FOR ELECTRONIC CIRCUITS, AND METHOD FOR CONSTRUCTION OF ELECTRONIC SWITCHING THEREWITH
TW201031301A (en) * 2009-02-04 2010-08-16 Unimicron Technology Corp Method of manufacturing circuit board
US8410374B2 (en) * 2009-02-27 2013-04-02 Ibiden Co., Ltd. Printed wiring board
US8592691B2 (en) * 2009-02-27 2013-11-26 Ibiden Co., Ltd. Printed wiring board
JP4844904B2 (ja) * 2009-03-27 2011-12-28 Tdk株式会社 多層配線板及びその製造方法
KR101050214B1 (ko) * 2009-04-09 2011-07-19 대덕지디에스 주식회사 다층 인쇄회로기판 및 그 제조방법
KR101619380B1 (ko) * 2009-05-14 2016-05-11 삼성디스플레이 주식회사 식각액 조성물 및 이를 이용한 어레이 기판의 제조방법
US8426959B2 (en) * 2009-08-19 2013-04-23 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the same
TW201110839A (en) * 2009-09-04 2011-03-16 Advanced Semiconductor Eng Substrate structure and method for manufacturing the same
TWI479968B (zh) * 2009-09-09 2015-04-01 Advanced Semiconductor Eng 線路板製作方法、線路板及晶片封裝結構
JP5436995B2 (ja) * 2009-09-14 2014-03-05 新光電気工業株式会社 配線基板及びその製造方法
JP2011060686A (ja) * 2009-09-14 2011-03-24 Konica Minolta Holdings Inc パターン電極の製造方法及びパターン電極
JP5367523B2 (ja) * 2009-09-25 2013-12-11 新光電気工業株式会社 配線基板及び配線基板の製造方法
KR20110037332A (ko) * 2009-10-06 2011-04-13 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US20110114372A1 (en) * 2009-10-30 2011-05-19 Ibiden Co., Ltd. Printed wiring board
US9332642B2 (en) * 2009-10-30 2016-05-03 Panasonic Corporation Circuit board
JP2011096900A (ja) * 2009-10-30 2011-05-12 Fujitsu Ltd 導電体およびプリント配線板並びにそれらの製造方法
WO2011052211A1 (ja) 2009-10-30 2011-05-05 パナソニック電工株式会社 回路基板及び回路基板に部品が実装された半導体装置
US8278214B2 (en) * 2009-12-23 2012-10-02 Intel Corporation Through mold via polymer block package
TWI405317B (zh) * 2010-03-04 2013-08-11 Unimicron Technology Corp 封裝基板及其製法
US8952919B2 (en) 2011-02-25 2015-02-10 Taiwan Green Point Enterprises Co., Ltd. Capacitive touch sensitive housing and method for making the same
US20120273261A1 (en) 2010-10-20 2012-11-01 Taiwan Green Point Enterprises Co., Ltd. Circuit substrate having a circuit pattern and method for making the same
US8621749B2 (en) 2010-03-12 2014-01-07 Taiwan Green Point Enterprises Co., Ltd Non-deleterious technique for creating continuous conductive circuits
JP5476185B2 (ja) * 2010-03-31 2014-04-23 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US8519538B2 (en) * 2010-04-28 2013-08-27 Taiwan Semiconductor Manufacturing Company, Ltd. Laser etch via formation
US8492896B2 (en) 2010-05-21 2013-07-23 Panasonic Corporation Semiconductor apparatus and semiconductor apparatus unit
KR101138542B1 (ko) * 2010-08-09 2012-04-25 삼성전기주식회사 다층 인쇄회로기판의 제조방법
KR101781517B1 (ko) 2010-09-30 2017-09-26 삼성디스플레이 주식회사 블록 공중합체 및 이를 이용한 패턴 형성 방법
FR2966692B1 (fr) * 2010-10-26 2012-12-14 Sagem Defense Securite Carte electronique, dispositif electronique comportant une telle carte et procede de protection d'une carte electronique
US9485853B2 (en) * 2011-07-25 2016-11-01 Ngk Spark Plug Co., Ltd. Wiring substrate having a plurality of connection terminals and a filling member provided therebetween
KR101776923B1 (ko) * 2011-08-05 2017-09-11 삼성디스플레이 주식회사 식각액 조성물, 이를 이용한 금속 패턴의 형성 방법 및 표시 기판의 제조 방법
DE102011083223B4 (de) * 2011-09-22 2019-08-22 Infineon Technologies Ag Leistungshalbleitermodul mit integrierter Dickschichtleiterplatte
US8895873B2 (en) * 2011-09-28 2014-11-25 Ibiden Co., Ltd. Printed wiring board
US20130155629A1 (en) * 2011-12-19 2013-06-20 Tong Hsing Electronic Industries, Ltd. Hermetic Semiconductor Package Structure and Method for Manufacturing the same
US9117730B2 (en) * 2011-12-29 2015-08-25 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
KR101921258B1 (ko) * 2012-05-09 2018-11-22 삼성전자주식회사 배선 기판 및 이를 포함하는 반도체 패키지
JP5502139B2 (ja) * 2012-05-16 2014-05-28 日本特殊陶業株式会社 配線基板
US9188871B2 (en) * 2012-05-17 2015-11-17 Taiyo Ink Mfg. Co., Ltd. Pattern forming method, alkali-developable thermosetting resin composition, printed circuit board and manufacturing method thereof
WO2014033648A1 (en) * 2012-08-31 2014-03-06 Basf Se Particles containing one or more multi-layered dots on their surface, their use, and production of such particles
TWM450934U (zh) * 2012-10-09 2013-04-11 Unimicron Technology Corp 軟性電路板
JP2014086651A (ja) * 2012-10-26 2014-05-12 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP6282425B2 (ja) * 2012-10-29 2018-02-21 新光電気工業株式会社 配線基板の製造方法
JP6056446B2 (ja) 2012-12-17 2017-01-11 三菱マテリアル株式会社 パワーモジュール用基板の製造方法
WO2014109593A1 (ko) * 2013-01-10 2014-07-17 주식회사 두산 절연수지 필름, 상기 필름을 포함하는 금속박 적층판 및 인쇄회로기판, 및 상기 필름을 포함하는 회로기판의 제조방법
JP2014216375A (ja) * 2013-04-23 2014-11-17 イビデン株式会社 プリント配線板及び多層コア基板の製造方法
JP6266907B2 (ja) * 2013-07-03 2018-01-24 新光電気工業株式会社 配線基板及び配線基板の製造方法
KR101548421B1 (ko) * 2013-08-27 2015-08-28 삼성전기주식회사 다층인쇄회로기판의 제조방법
KR20150043135A (ko) * 2013-10-14 2015-04-22 삼성전자주식회사 금속막을 포함한 인쇄회로기판 및 그것을 포함한 반도체 패키지
US9559064B2 (en) 2013-12-04 2017-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Warpage control in package-on-package structures
JP6601814B2 (ja) * 2014-05-21 2019-11-06 住友電工プリントサーキット株式会社 プリント配線板及びプリント配線板の製造方法
US9699914B2 (en) * 2014-10-20 2017-07-04 Averatek Corporation Patterning of electroless metals by selective deactivation of catalysts
JP2016092292A (ja) * 2014-11-07 2016-05-23 イビデン株式会社 配線板およびその製造方法
US20170064821A1 (en) * 2015-08-31 2017-03-02 Kristof Darmawikarta Electronic package and method forming an electrical package
CN108141967B (zh) * 2015-10-22 2020-12-01 Agc株式会社 配线基板的制造方法
CN105420701B (zh) * 2015-12-24 2018-02-06 竞陆电子(昆山)有限公司 Pcb化金线镍槽排水系统结构
US10211071B2 (en) * 2016-01-29 2019-02-19 Nxp B.V. IC packaging method and a packaged IC device
US9999134B2 (en) 2016-03-14 2018-06-12 Multek Technologies Limited Self-decap cavity fabrication process and structure
JP6885161B2 (ja) * 2016-04-06 2021-06-09 Agc株式会社 貫通孔を有するガラス基板の製造方法およびガラス基板に貫通孔を形成する方法
KR20180060687A (ko) * 2016-11-29 2018-06-07 삼성전기주식회사 인쇄회로기판 제조방법
JP6819268B2 (ja) * 2016-12-15 2021-01-27 凸版印刷株式会社 配線基板、多層配線基板、及び配線基板の製造方法
JP7055049B2 (ja) * 2017-03-31 2022-04-15 Jx金属株式会社 表面処理銅箔及びそれを用いた積層板、キャリア付銅箔、プリント配線板、電子機器、並びに、プリント配線板の製造方法
CN108738241A (zh) * 2017-04-20 2018-11-02 鹏鼎控股(深圳)股份有限公司 电路板的制作方法及其制得的电路板
CN110636897B (zh) * 2017-05-18 2022-10-14 株式会社大赛璐 含有离子液体的层叠体及其制造方法
KR102459308B1 (ko) * 2017-07-31 2022-10-31 삼성전자주식회사 반도체 패키지의 제조 방법
JP6860451B2 (ja) * 2017-09-05 2021-04-14 株式会社荏原製作所 機能性チップを備える基板を研磨する方法
CN109788653B (zh) * 2017-11-15 2022-05-27 奥特斯奥地利科技与系统技术有限公司 具有不同表面精饰的部件承载件及其制造方法
US11160163B2 (en) * 2017-11-17 2021-10-26 Texas Instruments Incorporated Electronic substrate having differential coaxial vias
CN108270011B (zh) * 2018-01-26 2020-09-08 山东大学 一种锂离子电池负极材料及其制备方法
US11224117B1 (en) 2018-07-05 2022-01-11 Flex Ltd. Heat transfer in the printed circuit board of an SMPS by an integrated heat exchanger
KR20200073051A (ko) * 2018-12-13 2020-06-23 엘지이노텍 주식회사 인쇄회로기판
CN110195244B (zh) * 2019-06-05 2021-04-20 博敏电子股份有限公司 一种用于抑制印制电路板电镀锡锡须生长的方法
CN110344066A (zh) * 2019-07-30 2019-10-18 中国船舶重工集团公司第七二五研究所 一种船体钢海水腐蚀断口的清洗剂及用该清洗剂清洗方法
US11417841B2 (en) 2019-08-13 2022-08-16 Micron Technology, Inc. Techniques for forming self-aligned memory structures
WO2021081867A1 (zh) * 2019-10-31 2021-05-06 鹏鼎控股(深圳)股份有限公司 薄型电路板及其制造方法
CN113130334A (zh) * 2019-12-31 2021-07-16 盛合晶微半导体(江阴)有限公司 提高底部金属与焊垫辨识度的方法
EP3911132A1 (en) * 2020-05-12 2021-11-17 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with a solid body protecting a component carrier hole from foreign material ingression
CZ309388B6 (cs) * 2020-08-25 2022-11-09 Preciosa, A.S. Souvrství tenkých depozitních a lakových vrstev ozdobného facetovaného funkčního kamene
JP2022097857A (ja) * 2020-12-21 2022-07-01 イビデン株式会社 プリント配線板
CN114980573A (zh) * 2021-02-25 2022-08-30 深南电路股份有限公司 电路板的制作方法、电路板及电子装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4923734A (en) * 1988-12-23 1990-05-08 The B. F. Goodrich Company Laminates of polynorbornene and polyolefins derived from C2 -C4 monomers
EP0670563A1 (en) * 1994-03-04 1995-09-06 Flexcon Company Inc. Resonant tag labels and method of making same
EP0804061A1 (en) * 1995-11-10 1997-10-29 Ibiden Co, Ltd. Multilayered printed wiring board and its manufacture

Family Cites Families (150)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3310432A (en) 1963-07-11 1967-03-21 Corning Glass Works Method for applying electrical conductors on a smooth vitreous surface and article
US3925578A (en) * 1971-07-29 1975-12-09 Kollmorgen Photocircuits Sensitized substrates for chemical metallization
JPS493851A (ko) 1972-05-01 1974-01-14
US3972755A (en) * 1972-12-14 1976-08-03 The United States Of America As Represented By The Secretary Of The Navy Dielectric circuit board bonding
US4211603A (en) * 1978-05-01 1980-07-08 Tektronix, Inc. Multilayer circuit board construction and method
JPS55150292A (en) 1979-05-11 1980-11-22 Fujitsu Ltd Method of fabricating printed circuit board
JPS5750489A (en) 1980-09-11 1982-03-24 Nippon Electric Co Method of producing hybrid circuit board
JPS5798676A (en) 1980-11-18 1982-06-18 Nippon Peroxide Co Ltd Etching agent for electroless nickel thin film
DE3111355A1 (de) * 1981-03-23 1982-10-07 Hermann 7742 St Georgen Stockburger Verfahren zum betreiben automatischer vorrichtungen wie kassen oder aehnliches und vorrichtung zur durchfuehrung des verfahrens
JPS5848432A (ja) 1981-09-17 1983-03-22 Denki Kagaku Kogyo Kk 混成集積回路の製法
JPS5982746A (ja) * 1982-11-04 1984-05-12 Toshiba Corp 半導体装置の電極配線方法
JPS5984491A (ja) 1982-11-05 1984-05-16 電気化学工業株式会社 混成集成回路基板の製造方法
JPS60379A (ja) 1983-06-16 1985-01-05 Mitsubishi Electric Corp 移動目標指示レ−ダ装置
WO1985000379A1 (en) 1983-07-06 1985-01-31 Fotodyne, Inc. Acid based variable viscosity compositions such as corrosion and grease removers and polishers
JPS60137092A (ja) * 1983-12-19 1985-07-20 株式会社東芝 回路基板の製造方法
JPS61224492A (ja) 1985-03-29 1986-10-06 信越化学工業株式会社 フレキシブルプリント回路基板
JPS61247090A (ja) * 1985-04-24 1986-11-04 日本ペイント株式会社 半田スル−ホ−ルを有する回路板の製造方法
US4666551A (en) * 1985-06-17 1987-05-19 Thaddeus Soberay Vacuum press
JPH0235032B2 (ja) 1985-12-03 1990-08-08 Seikosha Kk Nanjiseiseimitsubuhinnohyomenkokashorihoho
JPH0244902B2 (ja) 1985-12-03 1990-10-05 Seikosha Kk Nanjiseiseimitsubuhinnohyomenkokashorihoho
IN168456B (ko) 1985-12-16 1991-04-06 Goodrich Co B F
US4692205A (en) * 1986-01-31 1987-09-08 International Business Machines Corporation Silicon-containing polyimides as oxygen etch stop and dual dielectric coatings
JPH0754770B2 (ja) 1986-02-19 1995-06-07 松下電工株式会社 セラミツク配線基板の製法
JPS62242395A (ja) * 1986-04-14 1987-10-22 松下電工株式会社 高周波用プリント回路板の製造方法
MY101308A (en) * 1986-06-09 1991-09-05 Minnesota Mining & Mfg Presensitized circuit material.
JPH0645691B2 (ja) * 1986-09-09 1994-06-15 呉羽化学工業株式会社 ポリアリ−レンチオエ−テル組成物
JPS63126297A (ja) 1986-11-14 1988-05-30 イビデン株式会社 多層プリント配線板並びにそれの製造方法と無電解めっき用絶縁剤
JPS63153894A (ja) 1986-12-18 1988-06-27 伊勢電子工業株式会社 多層プリント配線板
JPS63153893A (ja) 1986-12-18 1988-06-27 伊勢電子工業株式会社 多層プリント配線板
JPS63182894A (ja) 1987-01-26 1988-07-28 松下電工株式会社 セラミツクス配線基板の製法
JP2512762B2 (ja) 1987-08-25 1996-07-03 東芝ケミカル株式会社 多層プリント配線用基板
JPS6453495U (ko) * 1987-09-30 1989-04-03
JPH01173695A (ja) 1987-12-28 1989-07-10 Nippon Petrochem Co Ltd 高周波回路用積層板
EP0337445A3 (en) 1988-04-13 1991-01-16 Hitachi, Ltd. Laminar structure comprising organic material and inorganic material, methods for producing it and its use
US4910077A (en) * 1988-08-04 1990-03-20 B.F. Goodrich Company Polynorbornene laminates and method of making the same
US5274026A (en) 1988-09-23 1993-12-28 The B. F. Goodrich Company Curable polycycloolefin resin solutions, their use in making printed circuit boards and the boards so made
US4902556A (en) * 1989-01-27 1990-02-20 The B. F. Goodrich Company Multi-layer polynorbornene and epoxy laminates and process for making the same
JPH0734505B2 (ja) 1989-01-18 1995-04-12 イビデン株式会社 多層プリント配線板およびその製造方法
JPH02252294A (ja) 1989-03-25 1990-10-11 Matsushita Electric Works Ltd 多層板の製造法
JP3069356B2 (ja) * 1989-05-31 2000-07-24 イビデン株式会社 多層プリント配線板およびその製造方法
US5071701A (en) * 1989-11-22 1991-12-10 B. F. Goodrich Corporation Copolymer for use in preparing prepregs, printed circuit wiring boards prepared from such prepregs and processes for preparing such printed circuit wiring boards
US4994903A (en) * 1989-12-18 1991-02-19 Texas Instruments Incorporated Circuit substrate and circuit using the substrate
JPH03229484A (ja) 1990-02-05 1991-10-11 Fujikura Ltd プリント配線板の製造方法
JPH10135634A (ja) 1990-03-19 1998-05-22 Hitachi Ltd 多層配線基板及びその製造方法
EP0453785A1 (de) * 1990-04-24 1991-10-30 Oerlikon Contraves AG Verfahren zur Herstellung von mehrlagigen Dünnschichtschaltungen mit integrierten Dünnschichtwiderständen
JPH0455555A (ja) 1990-06-25 1992-02-24 Misawa Homes Co Ltd 建物の手摺支柱の設置構造
JP2739726B2 (ja) * 1990-09-27 1998-04-15 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 多層プリント回路板
JP2982323B2 (ja) 1991-01-11 1999-11-22 住友金属鉱山株式会社 ポリイミド基板の製造方法
JPH04264797A (ja) 1991-02-20 1992-09-21 Nec Corp 多層配線基板の製造方法
US5137597A (en) 1991-04-11 1992-08-11 Microelectronics And Computer Technology Corporation Fabrication of metal pillars in an electronic component using polishing
US5118385A (en) * 1991-05-28 1992-06-02 Microelectronics And Computer Technology Corporation Multilayer electrical interconnect fabrication with few process steps
JPH0548269A (ja) 1991-08-13 1993-02-26 Matsushita Electric Ind Co Ltd 多層配線基板の製造方法
US5209817A (en) * 1991-08-22 1993-05-11 International Business Machines Corporation Selective plating method for forming integral via and wiring layers
US5248853A (en) * 1991-11-14 1993-09-28 Nippondenso Co., Ltd. Semiconductor element-mounting printed board
JPH05136559A (ja) 1991-11-15 1993-06-01 Matsushita Electric Works Ltd 高周波プリント回路用積層板
US5312940A (en) 1992-04-03 1994-05-17 California Institute Of Technology Ruthenium and osmium metal carbene complexes for olefin metathesis polymerization
US5710298A (en) 1992-04-03 1998-01-20 California Institute Of Technology Method of preparing ruthenium and osmium carbene complexes
JP3067031B2 (ja) 1992-04-03 2000-07-17 カリフォルニア インスティチュート オブ テクノロジー オレフィンメタセシス重合方法
JPH0620703A (ja) 1992-06-30 1994-01-28 Hitachi Maxell Ltd 乾電池
US5461202A (en) * 1992-10-05 1995-10-24 Matsushita Electric Industrial Co., Ltd. Flexible wiring board and its fabrication method
JP2819523B2 (ja) * 1992-10-09 1998-10-30 インターナショナル・ビジネス・マシーンズ・コーポレイション 印刷配線板及びその製造方法
JP3319116B2 (ja) 1992-12-28 2002-08-26 日本ゼオン株式会社 架橋性ノルボルネン系樹脂組成物、及びそれから成る成形品
JP3069476B2 (ja) 1993-01-26 2000-07-24 イビデン株式会社 多層プリント配線板およびその製造方法
JP3093072B2 (ja) 1993-01-29 2000-10-03 伊藤忠ファインケミカル株式会社 表面改質方法
JP2790956B2 (ja) 1993-03-03 1998-08-27 株式会社日立製作所 多層配線板の製法
JPH06275950A (ja) 1993-03-22 1994-09-30 Hitachi Chem Co Ltd 配線板の製造法
EP0620703B1 (en) 1993-04-12 1997-12-29 Ibiden Co, Ltd. Resin compositions and printed circuit boards using the same
JPH06314865A (ja) 1993-04-30 1994-11-08 Toppan Printing Co Ltd プリント配線板
JP3380817B2 (ja) 1993-06-18 2003-02-24 紀和化学工業株式会社 積層樹脂フィルム
JPH0745948A (ja) * 1993-07-28 1995-02-14 Ibiden Co Ltd 多層配線板及びその製造方法
JP3087152B2 (ja) 1993-09-08 2000-09-11 富士通株式会社 樹脂フィルム多層回路基板の製造方法
JPH0794865A (ja) 1993-09-21 1995-04-07 Ibiden Co Ltd 多層配線板の製造方法
US5609704A (en) 1993-09-21 1997-03-11 Matsushita Electric Industrial Co., Ltd. Method for fabricating an electronic part by intaglio printing
JPH07147483A (ja) 1993-09-30 1995-06-06 Ibiden Co Ltd プリント配線板及びその製造方法
JPH07173638A (ja) 1993-12-21 1995-07-11 Hitachi Chem Co Ltd 無電解銅めっきの前処理方法
JPH07314603A (ja) 1993-12-28 1995-12-05 Nippon Denkai Kk 銅張積層体、多層プリント回路板及びそれらの処理方法
JPH07235743A (ja) 1994-02-22 1995-09-05 Nitto Denko Corp アブレーション加工用フッ素系樹脂組成物および加工フッ素系樹脂基板の製造方法
JPH07235768A (ja) 1994-02-25 1995-09-05 Toshiba Corp 薄膜多層配線基板の製造方法
JP3588498B2 (ja) 1994-03-14 2004-11-10 日本ゼオン株式会社 エポキシ基を有する環状オレフィン系樹脂組成物および該樹脂組成物を用いた絶縁材料
GB2288404B (en) 1994-03-14 1998-09-02 Nippon Zeon Co Composition of epoxy group-containing cycloolefin resin
JP3210520B2 (ja) 1994-03-18 2001-09-17 富士通株式会社 薄膜多層基板
TW289900B (ko) 1994-04-22 1996-11-01 Gould Electronics Inc
JPH07321444A (ja) 1994-05-24 1995-12-08 Fujitsu Ltd 金属パターン形成方法
US5460767A (en) * 1994-05-31 1995-10-24 Delco Electronics Corporation Hot melt masking materials
JPH07336017A (ja) 1994-06-08 1995-12-22 Hitachi Ltd 電流反転電解法による薄膜回路製造方法ならびにそれを用いた薄膜回路基板、薄膜多層回路基板および電子回路装置
US5503286A (en) * 1994-06-28 1996-04-02 International Business Machines Corporation Electroplated solder terminal
JPH0820692A (ja) 1994-07-07 1996-01-23 Nippon Zeon Co Ltd 環状オレフィン樹脂組成物およびその架橋物
JP3299389B2 (ja) 1994-07-21 2002-07-08 新日本製鐵株式会社 Ni系ステンレス鋼板の酸洗方法
US5739476A (en) 1994-10-05 1998-04-14 Namgung; Chung Multilayer printed circuit board laminated with unreinforced resin
JPH08107275A (ja) 1994-10-06 1996-04-23 Hitachi Chem Co Ltd 多層プリント配線板用積層板の製造方法
GB2294709B (en) * 1994-11-04 1998-03-04 Rolls Royce Plc A method of manufacturing a porous material
JP3101197B2 (ja) 1994-12-01 2000-10-23 イビデン株式会社 多層プリント配線板およびその製造方法
KR100269580B1 (ko) * 1994-12-01 2000-10-16 엔도 마사루 다층 프린트 배선판 및 그 제조방법(multilayer printed wiring board and process for producing the same)
US5583376A (en) 1995-01-03 1996-12-10 Motorola, Inc. High performance semiconductor device with resin substrate and method for making the same
JP3296400B2 (ja) * 1995-02-01 2002-06-24 東芝マイクロエレクトロニクス株式会社 半導体装置、その製造方法およびCu製リード
JPH08255981A (ja) 1995-03-16 1996-10-01 Fujitsu Ltd 回路基板形成方法及び回路基板
JPH08264956A (ja) * 1995-03-23 1996-10-11 Internatl Business Mach Corp <Ibm> 電気的接続構造
JPH08288657A (ja) 1995-04-18 1996-11-01 Hitachi Chem Co Ltd 多層配線板
JPH08309918A (ja) 1995-05-22 1996-11-26 Nippon Denkai Kk 銅張積層板とそれを用いたプリント回路板およびこれらの製法
JPH091728A (ja) 1995-06-20 1997-01-07 Asahi Chem Ind Co Ltd 樹脂付金属箔、逐次多層積層板及びその製法
US5831108A (en) 1995-08-03 1998-11-03 California Institute Of Technology High metathesis activity ruthenium and osmium metal carbene complexes
JP3084352B2 (ja) 1995-08-28 2000-09-04 太陽インキ製造株式会社 銅箔ラミネート方式ビルドアップ用絶縁樹脂組成物とこれを用いた多層プリント配線板の製造方法
JPH0987366A (ja) 1995-09-22 1997-03-31 Hitachi Ltd 感光性樹脂組成物とそれを用いた多層配線板の製法
US5699613A (en) * 1995-09-25 1997-12-23 International Business Machines Corporation Fine dimension stacked vias for a multiple layer circuit board structure
US5939504A (en) 1995-12-07 1999-08-17 Advanced Polymer Technologies Method for extending the pot life of an olefin metathesis polymerization reaction
JPH09162514A (ja) 1995-12-08 1997-06-20 Ibiden Co Ltd プリント配線板とその製造方法
WO1997024229A1 (fr) * 1995-12-26 1997-07-10 Ibiden Co., Ltd. Corps sur lequel est lie un film metallique, couche d'agent de liaison et agent de liaison
US6020443A (en) 1996-02-08 2000-02-01 Advanced Polymer Technologies, Inc. Polymerization of low grade DCPD monomers using an olefin metathesis catalyst
JPH09265186A (ja) * 1996-03-28 1997-10-07 Fujitsu Ltd レジスト材料及び薄膜多層回路基板の製造方法
JPH1098271A (ja) 1996-03-29 1998-04-14 Ibiden Co Ltd 層間絶縁剤および多層プリント配線板
US6343001B1 (en) * 1996-06-12 2002-01-29 International Business Machines Corporation Multilayer capacitance structure and circuit board containing the same
JPH1075038A (ja) * 1996-06-28 1998-03-17 Ngk Spark Plug Co Ltd 配線基板とその製造方法
JPH1051113A (ja) 1996-07-29 1998-02-20 Ibiden Co Ltd 多層プリント配線板の製造方法
JPH1056099A (ja) * 1996-08-12 1998-02-24 Shinko Electric Ind Co Ltd 多層回路基板およびその製造方法
JPH10126040A (ja) 1996-08-26 1998-05-15 Ibiden Co Ltd プリント配線板の製造方法
JPH1070365A (ja) 1996-08-28 1998-03-10 Shinko Electric Ind Co Ltd 多層回路基板の製造方法
JP4187269B2 (ja) 1996-10-29 2008-11-26 日本ゼオン株式会社 架橋性重合体組成物
US5766979A (en) * 1996-11-08 1998-06-16 W. L. Gore & Associates, Inc. Wafer level contact sheet and method of assembly
JPH10163627A (ja) 1996-12-04 1998-06-19 Nippon Steel Chem Co Ltd バイアホールの形成方法
JPH10190224A (ja) * 1996-12-27 1998-07-21 Ibiden Co Ltd 多層プリント配線板およびその製造方法
JPH10242638A (ja) 1996-12-19 1998-09-11 Ibiden Co Ltd 多層プリント配線板およびその製造方法
JPH10224036A (ja) 1997-02-07 1998-08-21 Nippon Avionics Co Ltd ビルドアッププリント配線板およびその製造方法
US5936627A (en) 1997-02-28 1999-08-10 International Business Machines Corporation Method and system for performing perspective divide operations on three-dimensional graphical object data within a computer system
TW398165B (en) 1997-03-03 2000-07-11 Hitachi Chemical Co Ltd Circuit boards using heat resistant resin for adhesive layers
JPH10247784A (ja) 1997-03-04 1998-09-14 Ibiden Co Ltd 多層プリント配線板およびその製造方法
JPH10247783A (ja) 1997-03-04 1998-09-14 Ibiden Co Ltd 多層プリント配線板およびその製造方法
JP3049215B2 (ja) 1997-03-04 2000-06-05 イビデン株式会社 配線板の製造方法
JPH10256724A (ja) 1997-03-06 1998-09-25 Ibiden Co Ltd 多層プリント配線板
JPH10256736A (ja) 1997-03-17 1998-09-25 Matsushita Electric Works Ltd 多層配線板及びその製造方法
JP3143408B2 (ja) 1997-04-01 2001-03-07 イビデン株式会社 プリント配線板の製造方法
JPH10335826A (ja) 1997-05-30 1998-12-18 Toppan Printing Co Ltd 多層配線回路基板及びその製造方法
KR100480547B1 (ko) 1997-06-06 2005-04-07 제온 코포레이션 환상 올레핀계 중합체를 포함하는 드라이 필름, 이를사용하는 적층체 및 다층적층판, 및 다층적층판의제조방법
JPH1117345A (ja) 1997-06-19 1999-01-22 Ibiden Co Ltd 多層プリント配線板
KR100361565B1 (ko) 1997-07-08 2002-11-22 이비덴 가부시키가이샤 인쇄 배선판 및 이의 제조방법
US6337522B1 (en) 1997-07-10 2002-01-08 International Business Machines Corporation Structure employing electrically conductive adhesives
JPH1143566A (ja) 1997-07-29 1999-02-16 Nippon Zeon Co Ltd ノルボルネン系樹脂組成物
JP3098729B2 (ja) 1997-08-22 2000-10-16 イビデン株式会社 多層プリント配線板の製造方法
US6071597A (en) * 1997-08-28 2000-06-06 3M Innovative Properties Company Flexible circuits and carriers and process for manufacture
CN100426491C (zh) * 1997-10-17 2008-10-15 揖斐电株式会社 封装基板
JPH11145621A (ja) 1997-11-04 1999-05-28 Sumitomo Metal Ind Ltd 多層配線基板とその製造方法
JP3311977B2 (ja) 1997-12-05 2002-08-05 イビデン株式会社 無電解めっき用接着剤および多層プリント配線板
DE19756818A1 (de) * 1997-12-19 1999-06-24 Bosch Gmbh Robert Mehrlagen-Leiterplatte
US6045866A (en) * 1998-08-18 2000-04-04 Jin Yee Enterprise Co., Ltd. Method of forming electroless metal plating layers on one single surface of a plastic substrate and the product thereof
EP1121008B1 (en) * 1998-09-03 2008-07-30 Ibiden Co., Ltd. Multilayer printed wiring board and method for manufacturing the same
MY139405A (en) * 1998-09-28 2009-09-30 Ibiden Co Ltd Printed circuit board and method for its production
KR100556818B1 (ko) * 1999-05-13 2006-03-10 이비덴 가부시키가이샤 다층 프린트 배선판 및 그 제조방법
US6245696B1 (en) * 1999-06-25 2001-06-12 Honeywell International Inc. Lasable bond-ply materials for high density printed wiring boards
EP1207730B1 (en) 1999-08-06 2009-09-16 Ibiden Co., Ltd. Electroplating solution, method for fabricating multilayer printed wiring board using the solution, and multilayer printed wiring board
US6296949B1 (en) * 1999-09-16 2001-10-02 Ga-Tek Inc. Copper coated polyimide with metallic protective layer
JP2004014848A (ja) 2002-06-07 2004-01-15 Murata Mfg Co Ltd 薄膜回路基板及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4923734A (en) * 1988-12-23 1990-05-08 The B. F. Goodrich Company Laminates of polynorbornene and polyolefins derived from C2 -C4 monomers
EP0670563A1 (en) * 1994-03-04 1995-09-06 Flexcon Company Inc. Resonant tag labels and method of making same
EP0804061A1 (en) * 1995-11-10 1997-10-29 Ibiden Co, Ltd. Multilayered printed wiring board and its manufacture

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101070098B1 (ko) 2009-09-15 2011-10-04 삼성전기주식회사 인쇄회로기판 및 그의 제조 방법
KR101089959B1 (ko) 2009-09-15 2011-12-05 삼성전기주식회사 인쇄회로기판 및 그의 제조 방법

Also Published As

Publication number Publication date
DE69934130D1 (de) 2007-01-04
DE69939913D1 (de) 2008-12-24
US20080292852A1 (en) 2008-11-27
EP1830617B1 (en) 2012-11-21
EP1699278A2 (en) 2006-09-06
US7535095B1 (en) 2009-05-19
KR20060088573A (ko) 2006-08-04
KR100776865B1 (ko) 2007-11-16
EP1119227B1 (en) 2006-11-22
EP1699279B1 (en) 2011-06-29
EP1699279A2 (en) 2006-09-06
WO2000019789A1 (en) 2000-04-06
DE69934130T2 (de) 2007-09-20
EP1699278B1 (en) 2011-04-27
EP1978796B1 (en) 2010-06-02
KR20010085851A (ko) 2001-09-07
EP1699280A3 (en) 2007-04-04
EP1699279A3 (en) 2007-04-25
MY139405A (en) 2009-09-30
US7994433B2 (en) 2011-08-09
EP1830617A3 (en) 2007-12-19
EP1893006A1 (en) 2008-02-27
EP1119227A4 (en) 2004-06-02
EP1727409A1 (en) 2006-11-29
EP1830616A2 (en) 2007-09-05
EP1699278A3 (en) 2007-04-18
EP1119227A1 (en) 2001-07-25
US8020291B2 (en) 2011-09-20
EP1978797A3 (en) 2008-10-22
EP1699280A2 (en) 2006-09-06
EP1830616A3 (en) 2007-12-12
EP1727409B1 (en) 2008-11-12
EP1699280B1 (en) 2008-05-28
EP1830616B1 (en) 2012-07-11
EP1893006B1 (en) 2012-04-25
EP1830617A2 (en) 2007-09-05
DE69938854D1 (de) 2008-07-10
US20090183904A1 (en) 2009-07-23
KR100675615B1 (ko) 2007-01-30
US8533943B2 (en) 2013-09-17
US20080289176A1 (en) 2008-11-27
KR20060090311A (ko) 2006-08-10
EP1968368A3 (en) 2010-11-24
US8030577B2 (en) 2011-10-04
US7504719B2 (en) 2009-03-17
DE69942468D1 (de) 2010-07-15
KR100673910B1 (ko) 2007-01-25
US8093507B2 (en) 2012-01-10
US8006377B2 (en) 2011-08-30
US20090205857A1 (en) 2009-08-20
US8018045B2 (en) 2011-09-13
KR20060090735A (ko) 2006-08-14
DE69941937D1 (de) 2010-03-04
US20090090003A1 (en) 2009-04-09
EP1727409A8 (en) 2008-03-26
US20080289864A1 (en) 2008-11-27
DE69943397D1 (de) 2011-06-09
EP1699279B8 (en) 2011-09-21
US20050258522A1 (en) 2005-11-24
US20090188708A1 (en) 2009-07-30
EP1978796A2 (en) 2008-10-08
EP1978797A2 (en) 2008-10-08
EP1978797B1 (en) 2010-01-13
EP1968368A2 (en) 2008-09-10
EP1978796A3 (en) 2008-10-22

Similar Documents

Publication Publication Date Title
KR100697640B1 (ko) 프린트 배선기판 및 그 제조방법
EP1030544B1 (en) Multilayer printed wiring board and its manufacturing method, and resin composition for filling through-hole
KR100815668B1 (ko) 프린트 배선판 및 그 제조방법
KR20010006399A (ko) 무전해 도금용 접착제, 무전해 도금용 접착제 조제용의 원료조성물 및 프린트 배선판
KR20010006375A (ko) 무전해 도금용 접착제, 무전해 도금용 접착제 조제용의 원료조성물 및 프린트 배선판
JP4592929B2 (ja) 多層回路基板
TW453141B (en) Printed circuit board and its manufacture method
JP2001102751A (ja) 多層プリント配線板およびその製造方法
KR100452256B1 (ko) 다층 프린트 배선판
JPH10247783A (ja) 多層プリント配線板およびその製造方法
JPH10247784A (ja) 多層プリント配線板およびその製造方法
JP4553402B2 (ja) 多層プリント配線板の製造方法
JP2000328256A (ja) 無電解めっき液およびそれを用いたプリント配線板の製造方法
JP4334052B2 (ja) 粗化面形成用樹脂組成物およびプリント配線板
JP4611437B2 (ja) 多層プリント配線板およびその製造方法
JP2008252146A (ja) 多層プリント配線板およびその製造方法
JP2002084073A (ja) 多層プリント配線板および多層プリント配線板の製造方法
JP2000265073A (ja) 粗化面形成用樹脂組成物およびプリント配線板
JP2002064277A (ja) 多層プリント配線板および多層プリント配線板の製造方法
JP2000269652A (ja) プリント配線板
JP2008283214A (ja) 多層プリント配線板およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120223

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee