JP4478115B2 - 導電性回路の形成方法 - Google Patents

導電性回路の形成方法 Download PDF

Info

Publication number
JP4478115B2
JP4478115B2 JP2006018434A JP2006018434A JP4478115B2 JP 4478115 B2 JP4478115 B2 JP 4478115B2 JP 2006018434 A JP2006018434 A JP 2006018434A JP 2006018434 A JP2006018434 A JP 2006018434A JP 4478115 B2 JP4478115 B2 JP 4478115B2
Authority
JP
Japan
Prior art keywords
layer
substrate
cycloolefin
primary substrate
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006018434A
Other languages
English (en)
Other versions
JP2007201212A (ja
Inventor
哲男 湯本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sankyo Kasei Co Ltd
Original Assignee
Sankyo Kasei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sankyo Kasei Co Ltd filed Critical Sankyo Kasei Co Ltd
Priority to JP2006018434A priority Critical patent/JP4478115B2/ja
Priority to DE602007009482T priority patent/DE602007009482D1/de
Priority to CN2007800035901A priority patent/CN101375649B/zh
Priority to EP07707217A priority patent/EP1976352B1/en
Priority to US12/087,441 priority patent/US20090000951A1/en
Priority to PCT/JP2007/050954 priority patent/WO2007086359A1/ja
Publication of JP2007201212A publication Critical patent/JP2007201212A/ja
Application granted granted Critical
Publication of JP4478115B2 publication Critical patent/JP4478115B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/184Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0373Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0158Polyalkene or polyolefin, e.g. polyethylene [PE], polypropylene [PP]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0206Materials
    • H05K2201/0212Resin particles
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09118Moulded substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909Special local insulating pattern, e.g. as dam around component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0756Uses of liquids, e.g. rinsing, coating, dissolving
    • H05K2203/0773Dissolving the filler without dissolving the matrix material; Dissolving the matrix material without dissolving the filler
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Chemically Coating (AREA)

Description

本発明は、シクロオレフィン系樹脂を射出成形した基体の表面に、無電解めっきによって導電性回路を形成する方法に関し、特にこの無電解めっきの工程において、極性付与(または湿潤化ともいう。)を必要としない導電性回路の形成方法に関する。
携帯電話機等の電子機器に使用する電気回路を形成するため、無電解めっきによって、絶縁性樹脂からなる基体の表面に、銅等の導電性物質の層からなる所定の回路パターンを形成する方法が各種提案されている。これらの方法の一つに、高周波信号に対して誘電正接が低く、かつ耐薬品性に優れるシクロオレフィン系樹脂を射出成形した基板の表面に、無電解めっきによって、導電性物質の層からなる所定の回路パターンを形成する方法がある(例えば特許文献1参照。)。
この導電性物質の層からなる所定の回路パターンを形成する方法は、次のとおりである。すなわち、まずゴム弾性体等の軟質重合体を含有させた非結晶性樹脂であるシクロオレフィン系樹脂を射出成形して基板を形成する。次いでこの基板の表面に、熱可塑性のポリエステル系樹脂を射出成形等して、導電性回路を形成すべき部分を残してマスキングする。そしてこのようにマスキングした基板をエッチング液に浸漬して、ゴム弾性体等の軟質重合体を含有する基板と、マスキング材との表面を粗化し、この粗化した基板とマスキング材との表面に、無電解めっきの触媒核となる触媒を付与する。なおシクロオレフィン系樹脂自体は、耐エッチング性を有するが、このシクロオレフィン系樹脂に含有させたゴム弾性体等の軟質重合が、エッチング液によって溶解するため、マスキングで覆われていない基板の表面も粗化される。
次に基板の表面を覆うマスキング材を除去すると、この基板の表面には、表面が粗化され、かつ触媒が付与された導電性回路を形成すべき部分が形成されるので、この基板全体を無電解めっき液に浸漬すれば、この導電性回路を形成すべき部分に導電性回路を形成することができる。なおマスキング材を除去した部分は、無電解めっきに必要な表面粗化と触媒付与とがなされていないため、めっき層は形成されず、導電性回路の絶縁性が確保される。
特開2003−115645号公報(1〜7頁)
上述した特許文献1に記載の手段は、導電性回路を形成する基板として、高周波信号に対して誘電正接が低く、かつ耐薬品性、耐熱性、及び耐水性等を有するシクロオレフィン系樹脂を使用することによって、高周波領域における誘電損が低く、耐久性に優れた回路基板を提供するものである。しかるにこの手段には、多くの改良すべき点があった。すなわち第1に、上述した手段では、熱可塑性樹脂からなるマスクもエッチングによって粗化され、触媒を付与されるため、このマスク上にも無電解めっき層が形成される。したがって、基体上の導電性回路を形成すべき部分にのみ、無電解めっき層を選択的に形成するためには、この無電解めっきの前あるいは後に、このマスクを除去する必要がある。したがってマスクを除去するための工程や設備が必要になり、その分コストと製造時間が増加する。
第2には、絶縁基体に導電性回路を形成する手段としては、上述した手段のように、めっき性の基体の表面であって、マスクで覆われていない部分にのみ選択的に無電解めっき等を行う手段と、その逆に非めっき性の基体上に、めっき性の被めっき層を形成し、この被めっき層上にのみ選択的に無電解めっき等を行う手段とがある。しかるに後者の手段においては、無電解めっき等で形成した導電性回路の下側に、被めっき層がそのまま残存する。したがって、このように被めっき層を基体上に残存させる構成では、この被めっき層も基体と同様に、高周波信号に対して誘電正接が低く、かつ耐薬品性、耐熱性、及び耐水性等を有することが望ましい。また被めっき層と基体との間の相溶性をより向上させて、両者の密着性を更に強固にすることが望ましい。
第4に、通常無電解めっきの核となる触媒を付与するためには、触媒の付与面が触媒イオンを引き付ける極性基(親水性)を有する必要があり、そのために表面活性剤等による極性付与(湿潤化)の工程が必要となる。ここで仮に、極性付与(湿潤化)の工程が省略できれば、その分コストと製造時間とを削減することができる。そして第5に、無電解めっきは、いわゆる銅、ニッケル、あるいは金等の単体金属のめっき層の形成であって、合金のめっき層を形成することはできない。したがって、無電解めっきだけでは、スイッチ等の接触圧に対する耐久性が不足し、またこの導電性回路にコネクタ用の接触子を溶接等することが困難となる。
そこで本発明の目的は、上述した問題点を解決できる導電性回路の形成方法を提供することにある。具体的には、第1に、基体上に形成したマスクを除去する必要をなくすることにある。第2に、基体およびマスク双方について、高周波信号に対して誘電正接が低く、かつ耐薬品性、耐熱性、及び耐水性等を有するようにすることにある。第3に、マスク材と基体との間の相溶性をより向上させ、両者の密着性をより強固にすることにある。第4に、無電解めっき用の触媒を付与するための極性付与(湿潤化)工程を省略することにある。そして第5に、耐久性と溶接性を向上させた導電性回路を形成することにある。
本願発明者は、鋭意研究を重ねた結果、基体とこの基体の表面を選択的に覆うマスクとの双方にシクロオレフィン系樹脂を使用し、いずれか一方にのみ軟質重合体を混合することにより、上述した課題を、一挙に解決できることを見出した。
すなわちシクロオレフィン系樹脂は、シクロオレフィン樹脂単体とシクロオレフィン樹脂に線状オレフィンを共重合させた、シクロオレフィン共重合樹脂があり、双方共に上述したように高周波信号に対して誘電正接が低く、かつ耐薬品性、耐熱性、及び耐水性等を有するため、これを基体だけでなく、基体とマスキングとの双方に使用することによって、基体だけにシクロオレフィン系樹脂を使用する場合に比べて、より高周波領域における誘電損が低く、耐久性に優れた回路基板を形成できる。また、基体とマスキングとの双方に同一の樹脂材を使用することによって、双方の相溶性がより向上し、両者の密着性をより強固にすることができる。
次にシクロオレフィン系樹脂自体は、優れた耐エッチング性を有するため、化学エッチングによって粗化されず、触媒イオンを引き付ける極性基(親水性)を有しない。このため触媒が表面に吸着しない。一方軟質重合体を混合したシクロオレフィン系樹脂は、化学エッチングによってこの軟質重合体が溶解し、容易に表面を粗化することができる。さらにこの粗化された表面自体が、触媒イオンを引き付ける極性基(親水性)を有するため、触媒付与前に極性付与(湿潤化)の工程を設ける必要がない。したがって、軟質重合体を混合したシクロオレフィン系樹脂の部分にのみ、極めて簡易な工程によって、容易に無電解めっきによる導電性回路を形成することができる。
すなわち本発明による導電性回路の形成方法の第1の特徴は、軟質重合体を混合したシクロオレフィン系樹脂を射出成形して一次基体を形成する第1の工程と、この一次基体に対して相溶性を有する軟質重合体を混合しないシクロオレフィン系樹脂を用いて、この一次基体の表面であって所定の回路パターンからなる導電層を形成すべき部分以外を覆うマスキング層を射出成形して、二次基体を形成する第2の工程とを備えている。また上記マスキング層に覆われていない導電層を形成すべき部分を粗化する第3の工程と、この粗化した導電層を形成すべき部分に無電解めっきによって導電層を形成する第4の工程とを備えている。そして上記第4の工程において、極性付与(湿潤化)工程を省いてあることにある。
また上述した手段とは逆に、軟質重合体を混合しないシクロオレフィン系樹脂で一次基体を形成し、この基体の表面上に、軟質重合体を混合したシクロオレフィン系樹脂を射出成形して被めっき層を形成すれば、この被めっき層の表面だけに、選択的に無電解めっき層を形成することができ、上述と同等の特性を備えることができる。そこで本発明による導電性回路の形成方法の第2の特徴は、軟質重合体を混合しないシクロオレフィン系樹脂を射出成形して一次基体を形成する第1の工程と、この一次基体に対して相溶性を有する軟質重合体を混合したシクロオレフィン系樹脂を用いて、この一次基体の表面上であって所定の回路パターンからなる導電層を形成すべき部分に、被めっき層を射出成形して、二次基体を形成する第2の工程とを備えている。また上記被めっき層の表面を粗化する第3の工程と、この粗化した被めっき層の表面に、無電解めっきによって導電層を形成する第4の工程とを備えている。そして上記第4の工程において、極性付与(湿潤化)工程を省いてあることにある。
なお上記一次基体は貫通孔を有し、上記被めっき層の一部は、この貫通孔を通じて、この一次基体の一方の表面と他方の表面との両表面に射出成形してあることが望ましい。このように構成することによって、例えば一次基体の表と裏との両面を被めっき層で覆う場合には、一次基体の一方の面側からシクロオレフィン系樹脂を金型に充填すれば足りるため、金型形状の簡易化等を図ることができる。
また上記導電層を形成する第4の工程の後に、この導電層に電解めっきを積層する第5の工程と、上記軟質重合体を混合しないシクロオレフィン系樹脂の表面に残存する非電導性析出残渣を、化学溶解よって除去する第6の工程を備えるように構成することが望ましい。すなわち無電解めっき層の上に電解めっきすることによって、例えば厚い合金めっきを迅速に積層形成できるため、耐久性や溶接性に優れる導電層回路を形成することができる。また軟質重合体を混合しないシクロオレフィン系樹脂の表面、すなわち導電層を形成すべき部分以外に、触媒やめっきの一部が残存すると、絶縁不良等を生じる恐れがある。したがって化学溶解等によって、これらの残渣を除去することが望ましいが、例えば無電解銅めっきからなる導電層上に電解銅めっきを積層した場合には、残渣を化学溶解する際に、導電層を形成する電解めっき層も減損する場合もある。しかるに電解金めっきを積層した場合には、その下地めっきの銅並びにニッケルの残渣は硝酸で溶解除去でき、一方この金めっきは硝酸では溶解できないため、不要な残渣を選択的に溶解して取り除くことができる。
そこで本発明では、化学溶解によって、これらの残渣を除去すると共に、無電解めっき層の上に電解めっきすることによって、この化学溶解による侵食に対する余裕厚さを持たせている。
さらに上記シクロオレフィン系樹脂は、シクロオレフィン系樹脂と線状オレフィンとからなるシクロオレフィン共重合樹脂であることが望ましい。軟質重合体を混合しないシクロオレフィン共重合樹脂は、透明体であるため、容易に光が透過する。したがって例えば一次基体に、軟質重合体を混合しないシクロオレフィン共重合樹脂を使用すれば、照光、導光、あるいはレンズ等の光学機能等の多機能を兼ね備えた導電性回路を形成することができる。
ここで「軟質重合体」とは、エッチング液に溶解する素材を意味し、例えば天然ゴム、ポリブタジエン、ポリイソプレン、ポリイソブチレン、ネオプレン、ポリスルフィドゴム、チオコールゴム、アクリルゴム、ウレタンゴム、シリコーンゴム、エピクロロヒドリンゴム、スチレン−ブタジエンブロック共重合体、水素添加スチレン−ブタジエンブロック共重合体(SEB)、スチレン−ブタジエン−スチレンブロック共重合体(SBS)、水素添加スチレン−ブタジエン−スチレンブロック共重合体(SEBS)、スチレン−イソプレンブロック共重合体、水素添加スチレン−イソプレンブロック共重合体(SEP)、スチレン−イソプレン−スチレンブロック共重合体(SIS)、水素添加スチレン−イソプレン−スチレンブロック共重合体(SEPS)、またはエチレンプロピレンゴム(EPM)、エチレンプロピレンジエンゴム(EPDM)、エチレン−ブテン共重合体、エチレン−オクテン共重合体、直鎖状低密度ポリエチレン系エラストマー等のオレフィン系ゴム、あるいはブタジエン−アクリロニトリル−スチレン−コアシェルゴム(ABS)、メチルメタクリレート−ブタジエン−スチレン−コアシェルゴム(MBS)、メチルメタクリレート−ブチルアクリレート−スチレン−コアシェルゴム(MAS)、オクチルアクリレート−ブタジエン−スチレン−コアシェルゴム(MABS)、アルキルアクリレート−ブタジエン−アクリロニトリル−スチレン−コアシェルゴム(AABS)、ブタジエン−スチレン−コアシェルゴム、メチルメタクリレート−ブチルアクリレート−シロキサンのようなシロキサン含有コアシェルゴム等のコアシェルタイプの粒子状弾性体、またはこれらを変性したゴム等が該当する。
「シクロオレフィン系樹脂」とは、例えばシクロオレフィン系単量体とエチレンとの付加重合体、シクロオレフィン系単量体の付加重合体、シクロオレフィン系単量体の開環重合体及びその水素化物、芳香族ビニル単量体の重合体の芳香環部分を水素化したもの、芳香族ビニル単量体と共役ジエン単量体とのランダムまたはブロック共重合体の芳香環部分を水素化したもの、及び脂環式ビニル単量体の重合体等の非晶性樹脂が挙げられる。なおここで、シクロオレフィン系単量体とは、シクロペンタジエンとオレフィンとの付加反応等によって得られるシクロオレフィン、ジシクロペンタジエン、及びテトラシクロドデセン等の多環不飽和炭化水素、並びにそれらのアルキル置換体、カルボキシル基、酸無水物基、エポキシ基、アミド基、及びエステル基等の極性基置換体である多環不飽和炭化水素誘導体を意味する。
「一次基体」とは、その表面に後述する「マスキング層」あるいは「被めっき層」を射出成形することができる部品また部品の部分を意味し、その形状は問わない。また平面的なものに限らず、立体的な回路を形成するものも含む。「所定の回路パターン」とは、後述する無電解めっきによって導電性回路を形成すべき部分を意味し、2次元的なものに限らず、3次元的なものも含む。また一次基体の表面に開口する内部空間の表面に設ける場合も含む。「導電層」とは、後述する無電解めっきによって形成する金属層を意味する。
「マスキング層」とは、一次基体の表面上であって、所定の部分を除いた部分を覆う被覆層を意味し、最終的には一次基体の表面上に形成した各々の導電性回路を、相互に電気的に絶縁するものを意味する。また「二次基体」とは、一次基体と、この一次基体の表面上に射出成形した「マスキング層」、あるいは後述する「被めっき層」との両方を含む全体を意味する。「粗化」とは、上述した「軟質重合体」を混合して射出成形した一次基体または被めっき層を、エッチング液に浸漬等した場合に、この一次基体または被めっき層の表層に混合分散する「軟質重合体」が選択的に溶解し、溶解除去された欠落部分によって、表面の粗さを増すことを意味する。
「無電解めっき」とは、公知の技術であって、めっき液中の還元剤の酸化分解によって電子が放出され、この遊離電子による還元作用によって、めっき液中の溶解金属を被めっき面に析出するものを意味し、無電解めっきによって導電層を形成する金属としては、銅、ニッケル、コバルト及び錫等が該当する。「極性付与」(湿潤化)」とは、上述したように、触媒の付与面に、表面活性剤等によって、触媒イオンを引き付ける極性基(親水性)を備えさせることを意味する。
「電解めっき」とは、公知の技術であって、金属イオンを含んだ電解質溶液に電流を通じて、目的の金属を被めっき面上に析出させるものを意味し、本発明においては、無電解めっき層を陰極にして、この無電解めっき層の上に、目的の金属を析出させる。なお電解めっき用の金属としては、例えば銅、ニッケル、クロム、錫、金、銀、白金、インジウム、あるいはこれらを含む合金が該当する。「非電導性析出物」とは、触媒または無電解めっきで析出させた金属を意味し、例えば初期銅めっき(非連続膜)が該当する。
「シクロオレフィン系樹脂」とは、シクロオレフィン類をモノマーとして合成された脂環構造を主鎖に持つポリマーを意味し、その化学構造式の例を図3及び図4に示す。具体的には、図3に示す化学構造式を有するものとして、日本ゼオン株式会社製の「ZEONEX(登録商標)」、同社製の「ZEONOR(登録商標)」、及びJSR株式会社製の「ARTON」等が該当する。またシクロオレフィン系単量体と線状オレフィンの共重合体は、図4に示す化学構造式を有するものとして、Ticona社製「Topas」、及び三井化学株式会社製の「アペル」等が該当する。
第1に、基体上に形成したマスクを除去する工程を省くことによって、その分コストと回路形成時間とを削減することができる。第2に、基体およびマスク双方について、シクロオレフィン系樹脂を用いることによって、さらに高周波信号に対して誘電正接が低く、かつ耐薬品性、耐熱性、及び耐水性等を有するようにすることができる。第3に、マスク材と基体との間の相溶性をより向上させ、両者の密着性をより強固にすることができる。第4に、無電解めっき用の触媒を付与するための極性付与(湿潤化)工程を省くことによって、その分コストと製造時間とを削減することができる。
第5に、無電解めっきに電解めっきを積層することによって、耐久性と溶接性を向上させた導電性回路を形成することができる。さらにこの電解めっきの積層によって、導電層に対する過剰な侵食を防止しつつ、化学溶解を用いて、導電層を形成すべき部分以外に残存する触媒等の残渣を除去することができる。また一次基体に貫通孔を設けることによって、金型形状の簡易化等を図ることができる。さらに、例えば一次基体に、軟質重合体を混合しないシクロオレフィン共重合樹脂を使用することによって、光学機能を兼ね備えた多機能品を形成することができる。
図1を参照しつつ、本発明による導電性回路の形成方法の実施の形態を説明する。まず図1(A)に示すように、シクロオレフィン系樹脂の1である、シクロオレフィン環状系樹脂と線状オレフィンとからなるシクロオレフィン共重合樹脂に、軟質重合体の1であるスチレン―エチレン―プロピレン―スチレンブロック共重合体エラストマー(以下「SESP」という。)を20重量%、混合拡散した材料を射出成形して、ブロック状の一次基体1を形成する。次に一次基体1を洗浄脱脂して、汚れや油成分を除去して乾燥した上で、図1(B)に示すように、この一次基体1に対して相溶性を有する、軟質重合体を混合しないシクロオレフィン系樹脂と線状オレフィンとからなるシクロオレフィン共重合樹脂を用いて、この一次基体の表面であって所定の回路パターンからなる導電層を形成すべき部分1a以外1bを覆うマスキング層2を射出成形して二次基体3を形成する。
次に二次基体3を洗浄し脱脂して(C)、乾燥した上でエッチング液に浸漬し、図1(D)に示すように、一次基体1のマスキング層2で覆われていない導電層を形成すべき部分1aについて、混合分散させたSEPSを溶解し、この部分の表面を粗化する。なお
マスキング層2自体は耐エッチング性を有するため、エッチング液に浸漬しても粗化されず、疎水性が維持される。ここでエッチング液には、例えば無水クロム酸400g/リットルと、硫酸200ミリリットル/リットルとの混酸溶液を使用し、温度75℃で60分間浸漬する。
次に二次基体3をアルカリ水溶液で中和し(E)、洗浄乾燥させた上で、触媒付与液に浸漬させて、塩化パラジウムを一次基体1のマスキング層2で覆われていない導電層を形成すべき部分1aに吸着させる(F)。なお一次基体1のマスキング層2で覆われていない導電層を形成すべき部分1aは、上述した工程(D)において、エッチング液によって粗化されると共に、極性付与(湿潤化)されているため、塩化パラジウムが容易かつ強固に吸着する。一方マスキング層2自体は、上述したように、エッチング液によって粗化されず、かつ疎水性であるため、塩化パラジウムは吸着しない。よって導電層を形成すべき部分1aにのみ、塩化パラジウムが選択的に吸着する。次に活性化処理剤を用いて、吸着した塩化パラジウムを還元して、金属パラジウムからなる触媒核を形成する(G)。
次に二次基体3を水洗して、無電解銅めっき液に浸漬し、一次基体1の表面に、無電解銅めっきからなる導電層4を選択的に形成する(H)。なお無電解銅めっき液としては、プラスチック材へ適用できる一般的なものを使用すればよく、例えば金属塩として硫酸銅を5〜15g/リットル、還元剤としてホルマリンの37容量%の溶液を8〜12mリットル/リットル、錯化剤としてロッシェル塩を20〜25g/リットル、そしてアルカリ剤として水酸化ナトリウムを5〜12g/リットル混合した、温度20℃の溶液を使用することができる。この無電解銅めっきからなる導電層4は、マスキング層2で覆われていない一次基体1の表面であって、粗化され、触媒核を付与された導電層を形成すべき部分1aにのみ形成され、粗化および触媒核を付与されていない、このマスキング層には形成されない。したがって、一次基体1の表面上であって所定の回路パターンからなる導電層を形成すべき部分1aにのみ、選択的に導電層4が形成される。
次に無電解銅めっき液を水洗して除去し、導電層4を陰極にして、この表面に電解銅めっき5を積層する(I)。なお電解銅めっきは、一般的なものを使用すればよく、さらに必要に応じて、この電解銅めっき5の上に、電解ニッケルめっき、および電解金めっき層等を形成してもよい。
ところでマスキング層2の表面に触媒やめっきの一部が残存すると、絶縁不良等を生じる恐れがある。そこで電解銅めっき5(I)を行った後の二次基体3を、硝酸液等で化学溶解し、これらの残存する触媒やめっきの一部を除去する(J)。なおここで、無電解銅めっき4に積層する電解銅めっき5の厚さをある程度厚くしておけば、最終仕上がりが銅であっても、この化学溶解による侵食に対する余裕厚さがあるため、導電性回路の機能が損なわれることはない。また電解銅めっき5の上に金めっき行なうことによって、この化学溶解による侵食を防止することもできる。最後にアルカリ水溶液等によって、この硝酸液等を中和する(K)。
さて次に、図2を参照しつつ他の実施の形態を説明する。なおこの実施の形態は、上述した一次基体1と、マスキング層2とに使用する材料を逆にしたものである。また図1に示す部品や部分に相当するものについては、便宜上、図1に示す部品番号に一律10を加えた番号にしてある。さて図2の(A)に示すように、軟質重合体を混合しないシクロオレフィン系樹脂の1である、シクロオレフィン系樹脂と線状オレフィンとからなるシクロオレフィン共重合樹脂を射出成形して、ブロック状の一次基体11を形成する。
次に一次基体11を洗浄脱脂して、汚れや油成分を除去して乾燥した上で、図2(B)に示すように、この一次基体11に対して相溶性を有する、軟質重合体を混合したシクロオレフィン系樹脂と線状オレフィンからなるシクロオレフィン共重合樹脂を用いて、この一次基体の表面であって、所定の回路パターンからなる導電層を形成すべき部分に、被めっき層12を射出成形して、二次基体13を形成する。なおここで軟質重合体は、上述したものと同様に、SESPを20重量%混合拡散する。
次に二次基体13を洗浄し脱脂して(C)、乾燥した上でエッチング液に浸漬し、図2(D)に示すように、被めっき層12の表面12aについて、混合分散させたSEPSを溶解し、この部分の表面を粗化する。なお一次基体11の表面であって、被めっき層12で覆われていない部分11bは、耐エッチング性を有するため、エッチング液に浸漬しても粗化されず、疎水性が維持される。ここでエッチング液には、上述と同様なものを使用する。
次に二次基体13をアルカリ水溶液で中和し(E)、洗浄乾燥させた上で、触媒付与液に浸漬させて、被めっき層12に、塩化パラジウムを吸着させる(F)。なお被めっき層12の表面12aは、上述した工程(D)において、エッチング液によって粗化されると共に、極性付与(湿潤化)されているため、塩化パラジウムが容易かつ強固に吸着する。一方一次基体11自体は、上述したように、エッチング液によって粗化されず、かつ疎水性であるため、塩化パラジウムは吸着しない。よって導電層を形成すべき部分である被めっき層12にのみ、塩化パラジウムが選択的に吸着する。次に活性化処理剤を用いて、吸着した塩化パラジウムを還元して、金属パラジウムからなる触媒核を形成する(G)。
次に二次基体13を水洗して、無電解銅めっき液に浸漬して、被めっき層12の表面12aに、無電解銅めっきからなる導電層14を形成する(H)。なお無電解銅めっき液は、上述と同様なものを使用する。この無電解銅めっきからなる導電層14は、粗化され、触媒核を付与された被めっき層12の表面12aにのみ形成され、一方粗化および触媒核を付与されていない、一次基体11の表面11bには形成されない。したがって、一次基体11の表面上であって所定の回路パターンからなる被めっき層12の表面12aにのみ、選択的に導電層14が形成される。
次に無電解銅めっき液を水洗して除去し、導電層14を陰極にして、この表面に電解銅めっき15を積層する(I)。なお電解銅めっきは、一般的なものを使用すればよく、さらに必要に応じて、電解銅めっき15の上に、電解ニッケルめっき、および電解金めっき層等を形成してもよい。
次に電解銅めっき15を行った(I)後の二次基体13を、硝酸液等で化学溶解し、これらの残存する触媒やめっきの一部を、除去する(J)。なおここで、無電解銅めっき14に積層する電解銅めっき15の厚さをある程度厚くしておけば、最終仕上がりが銅であってもこのエッチングによる侵食に対する余裕厚さがあるため、導電性回路の機能が損なわれることはない。また電解銅めっき15の上に金めっき行なうことによって、この化学溶解による侵食を防止することもできる。最後にアルカリ水溶液等によって、この硝酸液等を中和する(K)。
なお上述した一次基体1,11、並びにマスキング層2及び被めっき層12に使用するシクロオレフィン系樹脂には、一次基体1,11、並びにマスキング層2及び被めっき層12には、ガラス繊維、チタン酸バリュウムウイスカー等の充填材を混合することによって、誘電率の変更・強度や耐久性等を向上させることができる。さらにこれらにアンチブロッキング剤、酸化防止剤、核剤、帯電防止剤、プロセスオイル、可塑剤、離型剤、相溶化剤,難燃剤、難燃助剤、あるいは顔料等の添加剤を混合することによって、それぞれの添加剤の機能効果を発揮させることもできる。
軟質重合体を混合したシクロオレフィン系樹脂として、「日本ゼオン(株)製のZEONEX #RS820、Tg:約140℃、水素添加率:99.7%以上、金属元素量:1ppm以下」100部に対して、スチレン−エチレン−プロピレン−スチレンブロック共重合体エラストマー「クラレ(株)製のセプトン 数平均分子量:60000、Tg:少なくとも40℃以下に1点あり、金属元素量:15ppm」30部、およびフェノール系酸化防止剤0.5部を添加して、熱可塑性組成物のペレットを得た。このペレットを樹脂温度280℃で射出成形して、ブロック状の一次基体を形成した。
次に一次基体を洗浄脱脂して、汚れや油成分を除去して乾燥した上で、軟質重合体を混合しない上記シクロオレフィン系樹脂「日本ゼオン(株)製のZEONEX #480」を用いて、この一次基体の表面であって、所定の回路パターンからなる導電層を形成すべき部分以外を覆おうマスキング層を射出成形して、二次基体を形成した。そして二次基体を洗浄脱脂して乾燥した上、エッチング液に浸漬して、上記マスキング層で覆われていない一次基体の表面を粗化した。このエッチング液としては、無水クロム酸400g/リットルと硫酸200ミリリットル/リットルとの混合溶液を用い、温度:75℃で60分浸漬した。その結果、マスキング層で覆われていない一次基体の表面のみ粗化、及び湿潤化され、マスキング層は、粗化及び湿潤化されなかった。
次に二次基体を中和して洗浄乾燥させた。なおこの中和剤として「シプレイ・ファーイースト(株)製のニュートライザー PM50」を用い、温度50℃で3〜5分間浸漬した。次に二次基体を触媒付与液に浸漬させて、マスキング層で覆われていない一次基体の表面に塩化パラジウムを吸着させた。この触媒付与は、「シプレイ・ファーイースト(株)製のキャタポジェット44」を用い、温度50℃で8〜10分間浸漬させた。この結果、マスキング層で覆われていない粗化された一次基体の表面には、別途湿潤化を行なわなくても塩化パラジウムが吸着することが確認された。またマスキング層には吸着されないことも確認した。そしてこの吸着した塩化パラジウムを活性化して、パラジウム金属からなる触媒核を形成した。なおこの活性化は、「シプレイ・ファーイースト(株)製のアクセラーター19」を用い、室温にて10〜12分間浸漬した。
次に二次基体を水洗して、無電解銅めっき液に浸漬して、触媒核を形成した一次基体の表面に、無電解銅めっきからなる厚さ0.05〜0.3μmの導電層を選択的に形成した。なお無電解銅めっき液としては、「シプレイ・ファーイースト(株)製のカッパーミックス#328L:12.5%、同#238A:12.5%、および同#328C:2.5%」を水72.5%に混合した液を用い、室温にて15分間浸漬させた。以上により、マスキング層で覆われていない粗化・触媒付与された一次基体の表面のみ、無電解銅めっきによる導電性回路が選択的に形成できることを確認した。
軟質重合体を混合した、シクロオレフィン系樹脂および線状オレフィンから成るシクロオレフィン共重合樹脂として、「ポリプラスチックス(株)製のTOPAS #RSC10001」を、上述と同様にして射出成形して一次基体を形成した。次に一次基体の表面の汚れやごみ等を脱脂・除去して、この一次基体に対し相溶性のある、軟質重合体を混合しないシクロオレフィン系樹脂として「日本ゼオン(株)製のZEONOR #1020R」を用いて、この一次基体の表面であって所定の回路パターンからなる導電層を形成すべき部分以外を覆うマスキング層を射出成形して二次基体を形成した。
次に二次基体を洗浄脱脂して乾燥した上、クロム酸−硫酸の混酸液からなるエッチング液に浸漬して、上記マスキング層で覆われていない一次基体の表面を粗化した。次に塩酸溶液にて、二次基体に付着するクロム酸を中和・除去して、上述と同様にして、粗化した一次基体の表面に塩化パラジウムを付着した後に、この塩化パラジウムを還元して、パラジウム金属からなる触媒核を形成した。次にこの二次基体に対して、ABS樹脂への標準無電解銅めっきを行った。その結果、上記マスキング層で覆われていない一次基体の表面であって、粗化され触媒を付与された部分にのみ、無電解銅めっきからなる導電層が形成され、このマスキング層には、無電解銅めっきが形成されないことを確認した。
実施例2とは逆に、軟質重合体を混合しないシクロオレフィン系樹脂として「日本ゼオン(株)製のZEONOR #1020R」を用いて一次基体を射出成形し、次いでこの一次基体に対して相溶性のある、軟質重合体を混合したシクロオレフィン系樹脂および線状オレフィンから成るシクロオレフィン共重合樹脂として「ポリプラスチックス(株)製のTOPAS #RSC10001」用いて、この一次基体の表面上であって導電層を形成すべき部分に、被めっき層を射出成形して二次基体を形成した。
次いで、上述と同様な手順にて、二次基体をエッチング液、触媒付与液、および無電解めっき液に浸漬した。その結果、被めっき層のみが粗化されると共に触媒が付与され、この被めっき層で覆われていない一次基体の表面は、粗化及び触媒付与がされず、この被めっき層のみに、無電解めっき層が選択的に形成できることを確認した。
上述した実施例3と同様にして、一次基体の表面に射出成形した被めっき層に、無電解めっき層を選択的に形成した。そして無電解めっき液を水洗し除去した上で、この無電解めっき層を陰極として、その表面に厚さ5〜10μmの電解銅めっきを積層した。その結果、一般的に使用されている電解銅めっき方法によって、無電解めっき層にのみ、電解銅めっきが迅速に積層できることを確認した。
次に電解銅めっきの積層後に、二次基体全体を硫酸液で化学溶解した。その結果、電解銅めっきは、この化学溶解による侵食に対して十分な余裕厚さを有し、導電層の機能が損なわれることはないことを確認した。したがって、被めっき層で覆われていない一次基体の表面に、触媒やめっきの一部が残存する恐れがある場合には、電解銅めっきに対するオーバーエッチングを生じさせることなく、これらを十分除去することができる。
本発明による導電性回路の形成方法は、基体上に形成したマスクを除去する必要がなく、基体およびマスク双方が高周波信号に対して誘電正接が低く、かつマスク材と基体との間の相溶性が高く、さらに無電解めっき用の触媒を付与するための極性付与(湿潤化)が不要であるため、電子機器等に関する産業に広く利用可能である。
導電性回路の形成手順を示す工程図である。 導電性回路の他の形成手順を示す工程図である。 シクロオレフィン系樹脂の具体例を示す化学構造式である。 シクロオレフィン単量体と線状オレフィン共重合体の具体例を示す化学構造式である。
符号の説明
1,11 一次基体
1a 導電層を形成すべき部分
1b 導電層を形成すべき部分以外(マスキング層で覆われた部分)
12 被めっき層
2 マスキング層
3,13 二次基体
4,14 無電解めっき(導電層)
5,15 電解銅めっき

Claims (5)

  1. 軟質重合体を混合したシクロオレフィン系樹脂を射出成形して一次基体を形成する第1の工程と、
    上記一次基体に対して相溶性を有する、軟質重合体を混合しないシクロオレフィン系樹脂を用いて、この一次基体の表面であって所定の回路パターンからなる導電層を形成すべき部分以外を覆うマスキング層を射出成形して二次基体を形成する第2の工程と、
    上記マスキング層に覆われていない導電層を形成すべき部分を粗化する第3の工程と、
    上記粗化した導電層を形成すべき部分に無電解めっきによって導電層を形成する第4の工程とを備え、
    上記第4の工程において、極性付与(湿潤化)工程を省いてある
    ことを特徴とする導電性回路の形成方法。
  2. 軟質重合体を混合しないシクロオレフィン系樹脂を射出成形して一次基体を形成する第1の工程と、
    上記一次基体に対して相溶性を有する、軟質重合体を混合したシクロオレフィン系樹脂を用いて、この一次基体の表面上であって所定の回路パターンからなる導電層を形成すべき部分に被めっき層を射出成形して二次基体を形成する第2の工程と、
    上記被めっき層の表面を粗化する第3の工程と、
    上記粗化した被めっき層の表面に無電解めっきによって導電層を形成する第4の工程とを備え、
    上記第4の工程において、極性付与(湿潤化)工程を省いてある
    ことを特徴とする導電性回路の形成方法。
  3. 請求項2において、上記一次基体は貫通孔を有し、
    上記被めっき層の一部は、上記貫通孔を通じて上記一次基体の一方の表面と他方の表面との両表面に射出成形してある
    ことを特徴とする導電性回路の形成方法。
  4. 請求項1〜3のいずれかの1において、上記導電層を形成する第4の工程の後に、この導電層に電解めっきを積層する第5の工程と、
    上記軟質重合体を混合しないシクロオレフィン系樹脂の表面に残存する上記無電解めっきで析出させた金属を、化学溶解によって除去する第6の工程を備える
    ことを特徴とする導電性回路の形成方法。
  5. 請求項1〜4のいずれかの1において、上記シクロオレフィン系樹脂は、シクロオレフィン系樹脂と線状オレフィンとからなるシクロオレフィン共重合樹脂である
    ことを特徴とする導電性回路の形成方法。
JP2006018434A 2006-01-27 2006-01-27 導電性回路の形成方法 Expired - Fee Related JP4478115B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2006018434A JP4478115B2 (ja) 2006-01-27 2006-01-27 導電性回路の形成方法
DE602007009482T DE602007009482D1 (de) 2006-01-27 2007-01-23 Verfahren zur elektroleitfähigen schaltungsbildung
CN2007800035901A CN101375649B (zh) 2006-01-27 2007-01-23 导电性电路形成方法
EP07707217A EP1976352B1 (en) 2006-01-27 2007-01-23 Method for electroconductive circuit formation
US12/087,441 US20090000951A1 (en) 2006-01-27 2007-01-23 Method for Forming Electroconductive Circuit
PCT/JP2007/050954 WO2007086359A1 (ja) 2006-01-27 2007-01-23 導電性回路の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006018434A JP4478115B2 (ja) 2006-01-27 2006-01-27 導電性回路の形成方法

Publications (2)

Publication Number Publication Date
JP2007201212A JP2007201212A (ja) 2007-08-09
JP4478115B2 true JP4478115B2 (ja) 2010-06-09

Family

ID=38309149

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006018434A Expired - Fee Related JP4478115B2 (ja) 2006-01-27 2006-01-27 導電性回路の形成方法

Country Status (6)

Country Link
US (1) US20090000951A1 (ja)
EP (1) EP1976352B1 (ja)
JP (1) JP4478115B2 (ja)
CN (1) CN101375649B (ja)
DE (1) DE602007009482D1 (ja)
WO (1) WO2007086359A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102373492A (zh) * 2010-08-13 2012-03-14 北大方正集团有限公司 电路板表面进行选择性电镀的方法和电路板

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5332058B2 (ja) * 2009-01-09 2013-11-06 アキレス株式会社 成形回路部品の製造方法
JP5022501B2 (ja) * 2010-11-04 2012-09-12 株式会社日本表面処理研究所 成形回路部品の製造方法
KR20150018368A (ko) * 2013-08-09 2015-02-23 주식회사 엘지화학 전자기파의 직접 조사에 의한 도전성 패턴 형성 방법과, 도전성 패턴을 갖는 수지 구조체
CN104561953A (zh) * 2013-10-22 2015-04-29 富士康(昆山)电脑接插件有限公司 化学镀产品及其成型方法
TWI544847B (zh) * 2013-10-22 2016-08-01 鴻騰精密科技股份有限公司 化學鍍產品及其成型方法
CN103874337A (zh) * 2014-03-05 2014-06-18 东莞劲胜精密组件股份有限公司 非金属基材金属化方法及产品

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4859571A (en) * 1986-12-30 1989-08-22 E. I. Du Pont De Nemours And Company Embedded catalyst receptors for metallization of dielectrics
US5084299A (en) * 1989-08-10 1992-01-28 Microelectronics And Computer Technology Corporation Method for patterning electroless plated metal on a polymer substrate
US5300208A (en) * 1989-08-14 1994-04-05 International Business Machines Corporation Fabrication of printed circuit boards using conducting polymer
JPH07288374A (ja) * 1994-04-18 1995-10-31 Hitachi Cable Ltd 射出成形回路部品の製造方法
JP3498937B2 (ja) * 1997-05-08 2004-02-23 三井化学株式会社 樹脂基板およびその製造方法
MY139405A (en) * 1998-09-28 2009-09-30 Ibiden Co Ltd Printed circuit board and method for its production
EP1211920B1 (en) * 1999-08-12 2010-09-15 Ibiden Co., Ltd. Multilayer printed wiring board and method for manufacturing multilayer printed wiring board
JP3503546B2 (ja) * 1999-11-01 2004-03-08 信越化学工業株式会社 金属パターンの形成方法
JP4426690B2 (ja) * 2000-02-28 2010-03-03 三共化成株式会社 立体回路基板の製造方法及び立体回路基板
JP2002374066A (ja) * 2001-06-14 2002-12-26 Ibiden Co Ltd 多層プリント配線板の製造方法
JP2003115645A (ja) 2001-10-05 2003-04-18 Nippon Zeon Co Ltd 立体回路基板
WO2006085669A1 (en) * 2005-02-08 2006-08-17 Fujifilm Corporation Metallic pattern forming method, metallic pattern obtained thereby, printed wiring board using the same, and tft wiring board using the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102373492A (zh) * 2010-08-13 2012-03-14 北大方正集团有限公司 电路板表面进行选择性电镀的方法和电路板

Also Published As

Publication number Publication date
WO2007086359A1 (ja) 2007-08-02
CN101375649B (zh) 2011-03-16
EP1976352A1 (en) 2008-10-01
EP1976352B1 (en) 2010-09-29
JP2007201212A (ja) 2007-08-09
CN101375649A (zh) 2009-02-25
US20090000951A1 (en) 2009-01-01
EP1976352A4 (en) 2009-12-02
DE602007009482D1 (de) 2010-11-11

Similar Documents

Publication Publication Date Title
JP4478115B2 (ja) 導電性回路の形成方法
US8663485B2 (en) Method of manufacturing plastic metallized three-dimensional circuit
US20130295287A1 (en) Composition for forming layer to be plated, and process for producing laminate having metal film
CN100546438C (zh) 电路基板及其制造方法
TWI661339B (zh) 觸控面板用導電性積層體、觸控面板、透明導電性積層體
KR20120107515A (ko) 성형 회로 부품의 제조 방법
JP2010185128A (ja) めっき用感光性樹脂組成物、積層体、それを用いた表面金属膜材料の作製方法、表面金属膜材料、金属パターン材料の作製方法、金属パターン材料、及び配線基板
JP5350138B2 (ja) 電気回路の製造方法、及びその方法により得られる電気回路基板
KR20090079913A (ko) 금속막이 부착된 기판의 제작 방법, 금속막이 부착된 기판, 금속 패턴 재료의 제작 방법, 금속 패턴 재료
TW201029534A (en) Method for manufacturing circuit board, and circuit board obtained using the manufacturing method
JP3031459B2 (ja) 立体回路基板の作製方法
KR20050107489A (ko) 다층 프린트 배선판의 제조방법 및 다층 프린트 배선판
KR20040111053A (ko) 금속층 형성방법
JP2015002334A (ja) 電子回路基板用積層体
JP4478086B2 (ja) 導電性回路の形成方法
JP4751796B2 (ja) 回路形成用基材およびその製造方法
KR102062210B1 (ko) 적층체의 제조 방법 및 수지층 부착 금속박
JP5332058B2 (ja) 成形回路部品の製造方法
KR20160130998A (ko) 다층 경화성 수지 필름, 프리프레그, 적층체, 경화물, 복합체 및 다층 회로 기판
KR100798870B1 (ko) 커플링 에이전트를 포함하는 전도성 금속 도금 폴리이미드기판 및 그 제조 방법
JP2004319918A (ja) フレキシブルプリント配線板の製造方法及びその製造方法で得られたフレキシブルプリント配線板
JP2015143303A (ja) 硬化性樹脂組成物、フィルム、積層フィルム、プリプレグ、積層体、硬化物、及び複合体
WO2003076477A1 (fr) Materiau de moulage et composants electriques
US20070148997A1 (en) Flexible circuit
WO2012029865A1 (ja) 多層配線基板の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090929

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100216

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100312

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140319

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees