JPH04264797A - 多層配線基板の製造方法 - Google Patents
多層配線基板の製造方法Info
- Publication number
- JPH04264797A JPH04264797A JP2587491A JP2587491A JPH04264797A JP H04264797 A JPH04264797 A JP H04264797A JP 2587491 A JP2587491 A JP 2587491A JP 2587491 A JP2587491 A JP 2587491A JP H04264797 A JPH04264797 A JP H04264797A
- Authority
- JP
- Japan
- Prior art keywords
- polyimide film
- filler
- containing polyimide
- via holes
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 229920001721 polyimide Polymers 0.000 claims abstract description 42
- 239000000945 filler Substances 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 10
- 229910052681 coesite Inorganic materials 0.000 claims abstract description 5
- 229910052906 cristobalite Inorganic materials 0.000 claims abstract description 5
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 5
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 5
- 229910052682 stishovite Inorganic materials 0.000 claims abstract description 5
- 229910052905 tridymite Inorganic materials 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 9
- 230000001678 irradiating effect Effects 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 5
- 238000004528 spin coating Methods 0.000 claims description 5
- 238000001035 drying Methods 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 2
- 239000004642 Polyimide Substances 0.000 claims 1
- 238000010030 laminating Methods 0.000 claims 1
- 239000011521 glass Substances 0.000 abstract description 4
- 150000003949 imides Chemical class 0.000 abstract 1
- 239000004020 conductor Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 2
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は多層配線基板の製造方法
に関し、特に大規模集積回路（ＬＳＩ）装着用の高密度
多層配線基板の上下の導体層間を接続するためのビィア
ホールを含む多層配線基板の製造方法に関する。
に関し、特に大規模集積回路（ＬＳＩ）装着用の高密度
多層配線基板の上下の導体層間を接続するためのビィア
ホールを含む多層配線基板の製造方法に関する。
【０００２】
【従来の技術】従来、多層配線基板の上下の導体層間を
接続するためのビィアホールの形成方法は、図２（ａ）
〜（ｄ）に示すように、基板１上に金属の配線パターン
２を形成する第一工程（図２（ａ）参照）と、この配線
パターン２の上に基板１の全面に亘って感光性であって
、かつＳｉＯ２ よりなるフィラー入りポリイミド膜３
をスピンコート法によって形成する第二工程（図２（ｂ
）参照）と、フィラー入りポリイミド膜３をオーブンに
よって低温乾燥する第三工程と、フィラー入りポリイミ
ド膜３に所定の部分を遮蔽したガラスマスク６を介して
紫外線Ｓを照射する第四工程（図２（ｃ）参照）と、紫
外線Ｓを照射したフィラー入りポリイミド膜３を現像し
て前記遮蔽した部分に対応する部分のフィラー入りポリ
イミド膜３を除去してビィアホール４を形成し、これを
加熱してフィラー入りポリイミド膜３をイミド化する第
五工程（図２（ｄ）参照）の各工程からなっていた。
接続するためのビィアホールの形成方法は、図２（ａ）
〜（ｄ）に示すように、基板１上に金属の配線パターン
２を形成する第一工程（図２（ａ）参照）と、この配線
パターン２の上に基板１の全面に亘って感光性であって
、かつＳｉＯ２ よりなるフィラー入りポリイミド膜３
をスピンコート法によって形成する第二工程（図２（ｂ
）参照）と、フィラー入りポリイミド膜３をオーブンに
よって低温乾燥する第三工程と、フィラー入りポリイミ
ド膜３に所定の部分を遮蔽したガラスマスク６を介して
紫外線Ｓを照射する第四工程（図２（ｃ）参照）と、紫
外線Ｓを照射したフィラー入りポリイミド膜３を現像し
て前記遮蔽した部分に対応する部分のフィラー入りポリ
イミド膜３を除去してビィアホール４を形成し、これを
加熱してフィラー入りポリイミド膜３をイミド化する第
五工程（図２（ｄ）参照）の各工程からなっていた。
【０００３】
【発明が解決しようとする課題】このような従来の多層
配線基板の製造方法では、スピンコートによる基板内の
フィラー入りポリイミド膜の膜厚のばらつき、および低
温乾燥による基板内の温度ばらつきによる影響があり、
また、紫外線露光による基板内の露光量ばらつきの影響
がある。そして、これらの悪影響が重なり、図２の分図
（ｄ）に示すように、現像すると基板内でビィアホール
の側面が正テーパ形（穴の上面が広く、かつ底面が狭く
なる形状）および逆テーパ形（穴の上面が狭く、かつ底
面が広くなる形状）の両方のビィアホールが形成される
。
配線基板の製造方法では、スピンコートによる基板内の
フィラー入りポリイミド膜の膜厚のばらつき、および低
温乾燥による基板内の温度ばらつきによる影響があり、
また、紫外線露光による基板内の露光量ばらつきの影響
がある。そして、これらの悪影響が重なり、図２の分図
（ｄ）に示すように、現像すると基板内でビィアホール
の側面が正テーパ形（穴の上面が広く、かつ底面が狭く
なる形状）および逆テーパ形（穴の上面が狭く、かつ底
面が広くなる形状）の両方のビィアホールが形成される
。
【０００４】この逆テーパ形のビィアホールが形成され
ると、上下の導体層を接続する際に、上層の配線パター
ンの切断が生じやすくなり、いわゆるパターンオープン
が発生するという欠点を有している。
ると、上下の導体層を接続する際に、上層の配線パター
ンの切断が生じやすくなり、いわゆるパターンオープン
が発生するという欠点を有している。
【０００５】
【課題を解決するための手段】本発明の多層配線基板の
製造方法は、 （イ） 基板上に金属の配線パターンを形成する第一
工程 （ロ） 前記配線パターン上の前記基板の全面に亘っ
てＳｉＯ２ を含有した感光性のフィラー入りポリイミ
ド膜をスピンコート法によって形成する第二工程（ハ）
前記フィラー入りポリイミド膜を低温乾燥する第三
工程 （ニ） 前記フィラー入りポリイミド膜に第１のマス
クを介してエキシマレーザー光を照射し、このフィラー
入りポリイミド膜にビィアホールを形成する直前まで穴
を開ける第四工程 （ホ） 前記ビィアホールを形成する直前まで穴を開
けた箇所以外の前記フィラー入りポリイミド膜に、第２
のマスクを介して紫外線を照射する第五工程（ヘ）
前記フィラー入りポリイミド膜を現像してビィアホール
を形成し、これを加熱し前記フィラー入りポリイミド膜
をイミド化する第六工程の各工程からなっている。
製造方法は、 （イ） 基板上に金属の配線パターンを形成する第一
工程 （ロ） 前記配線パターン上の前記基板の全面に亘っ
てＳｉＯ２ を含有した感光性のフィラー入りポリイミ
ド膜をスピンコート法によって形成する第二工程（ハ）
前記フィラー入りポリイミド膜を低温乾燥する第三
工程 （ニ） 前記フィラー入りポリイミド膜に第１のマス
クを介してエキシマレーザー光を照射し、このフィラー
入りポリイミド膜にビィアホールを形成する直前まで穴
を開ける第四工程 （ホ） 前記ビィアホールを形成する直前まで穴を開
けた箇所以外の前記フィラー入りポリイミド膜に、第２
のマスクを介して紫外線を照射する第五工程（ヘ）
前記フィラー入りポリイミド膜を現像してビィアホール
を形成し、これを加熱し前記フィラー入りポリイミド膜
をイミド化する第六工程の各工程からなっている。
【０００６】
【実施例】次に、本発明の一実施例について図面を参照
して詳細に説明する。
して詳細に説明する。
【０００７】図１（ａ）〜（ｅ）は本発明の実施例によ
って製造した多層配線基板の一例を工程順に示した断面
図である。
って製造した多層配線基板の一例を工程順に示した断面
図である。
【０００８】本実施例は図１（ａ）に示すように、まず
、基板１上に下層の配線パターン２を形成する。
、基板１上に下層の配線パターン２を形成する。
【０００９】続いて、図１（ｂ）に示すように、この基
板１の表面の全面にＳｉＯ２ を含有した感光性のフィ
ラー入りポリイミド膜３をスピンコート法によって塗布
し、これをオーブンで低温乾燥する。この状態では、フ
ィラー入りポリイミド膜３の膜厚は２０μｍ〜３０μｍ
であり、まだ、イミド化していない。
板１の表面の全面にＳｉＯ２ を含有した感光性のフィ
ラー入りポリイミド膜３をスピンコート法によって塗布
し、これをオーブンで低温乾燥する。この状態では、フ
ィラー入りポリイミド膜３の膜厚は２０μｍ〜３０μｍ
であり、まだ、イミド化していない。
【００１０】そして、図１（ｃ）に示すように、フィラ
ー入りポリイミド膜３の表面の所望の部分のみに、エキ
シマレーザー光Ｅが照射するように一部を遮蔽したマス
ク５を通してエキシマレーザー光Ｅを照射し、フィラー
入りポリイミド膜３にビィアホールを形成する直前４ａ
までの穴を開ける。このとき、基板１内で配線パターン
２上のフィラー入りポリイミド膜３の膜厚のばらつきが
あるため、膜厚が厚い箇所はエキシマレーザー光量を増
加し、配線パターン２上のビィアホールを形成する直前
４ａのフィラー入りポリイミド膜厚を均一にする。また
、この状態でのビィアホール形状は、垂直ぎみであり、
ビィアホールを形成する直前４ａ内のフィラー入りポリ
イミド膜３の表面は荒れている。
ー入りポリイミド膜３の表面の所望の部分のみに、エキ
シマレーザー光Ｅが照射するように一部を遮蔽したマス
ク５を通してエキシマレーザー光Ｅを照射し、フィラー
入りポリイミド膜３にビィアホールを形成する直前４ａ
までの穴を開ける。このとき、基板１内で配線パターン
２上のフィラー入りポリイミド膜３の膜厚のばらつきが
あるため、膜厚が厚い箇所はエキシマレーザー光量を増
加し、配線パターン２上のビィアホールを形成する直前
４ａのフィラー入りポリイミド膜厚を均一にする。また
、この状態でのビィアホール形状は、垂直ぎみであり、
ビィアホールを形成する直前４ａ内のフィラー入りポリ
イミド膜３の表面は荒れている。
【００１１】次に、図１（ｄ）に示すように、ビィアホ
ールを形成する直前まで穴を開けた箇所以外のフィラー
入りポリイミド膜にガラスマスク６を介して紫外線Ｓを
露光する。
ールを形成する直前まで穴を開けた箇所以外のフィラー
入りポリイミド膜にガラスマスク６を介して紫外線Ｓを
露光する。
【００１２】更に、図１（ｅ）に示すように現像すると
、ビィアホール部の荒れ面は現像液に溶解され、荒れの
ない正テーパ形のビィアホール４が形成される。そして
、最後にこのようにしてパターン加工されたフィラー入
りポリイミド膜３を３００〜４００℃で加熱してキュア
（硬化）を行いイミド化する。
、ビィアホール部の荒れ面は現像液に溶解され、荒れの
ない正テーパ形のビィアホール４が形成される。そして
、最後にこのようにしてパターン加工されたフィラー入
りポリイミド膜３を３００〜４００℃で加熱してキュア
（硬化）を行いイミド化する。
【００１３】
【発明の効果】以上説明したように本発明の多層配線基
板の製造方法は、フィラー入りポリイミド膜にエキシマ
レーザー光を照射させてビィアホールを形成する直前ま
で穴を開けた後に、フィラー入りポリイミド膜のエキシ
マレーザー光の未照射部分に紫外線露光し、それを現像
することにより、基板内のビィアホールを全て正テーパ
形に形成することができる。これにより上下の導体層間
のビィアホールの接続性を向上させるという効果を有す
る。
板の製造方法は、フィラー入りポリイミド膜にエキシマ
レーザー光を照射させてビィアホールを形成する直前ま
で穴を開けた後に、フィラー入りポリイミド膜のエキシ
マレーザー光の未照射部分に紫外線露光し、それを現像
することにより、基板内のビィアホールを全て正テーパ
形に形成することができる。これにより上下の導体層間
のビィアホールの接続性を向上させるという効果を有す
る。
【図１】分図（ａ）〜（ｅ）は本発明の実施例によって
製造した多層配線基板を工程順に示す断面図である。
製造した多層配線基板を工程順に示す断面図である。
【図２】分図（ａ）〜（ｄ）は従来の方法によって製造
した多層配線基板を工程順に示す断面図である。
した多層配線基板を工程順に示す断面図である。
１ 基板
２ 配線パターン
３ フィラー入りポリイミド膜
４ ビィアホール
４ａ ビィアホールを形成する直前５ マ
スク ６ ガラスマスク Ｅ エキシマレーザー光 Ｓ 紫外線
スク ６ ガラスマスク Ｅ エキシマレーザー光 Ｓ 紫外線
Claims (1)
- 【請求項１】 基板上にＳｉＯ２ を含有したポリイ
ミドと金属配線パターンとを形成し、それを積層する多
層配線基板の製造方法であって、 （イ） 基板上に金属の配線パターンを形成する第一
工程 （ロ） 前記配線パターン上の前記基板の全面に亘っ
て感光性を有するフィラー入りポリイミド膜をスピンコ
ート法によって形成する第二工程 （ハ） 前記フィラー入りポリイミド膜を低温乾燥す
る第三工程 （ニ） 前記フィラー入りポリイミド膜に第１のマス
クを介してエキシマレーザー光を照射し、このフィラー
入りポリイミド膜にビィアホールを形成する直前まで穴
を開ける第四工程 （ホ） 前記ビィアホールを形成する直前まで穴を開
けた箇所以外の前記フィラー入りポリイミド膜に、第２
のマスクを介して紫外線を照射する第五工程（ヘ）
前記フィラー入りポリイミド膜を現像してビィアホール
を形成し、これを加熱し前記フィラー入りポリイミド膜
をイミド化する第六工程の各工程からなることを特徴と
する多層配線基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2587491A JPH04264797A (ja) | 1991-02-20 | 1991-02-20 | 多層配線基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2587491A JPH04264797A (ja) | 1991-02-20 | 1991-02-20 | 多層配線基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04264797A true JPH04264797A (ja) | 1992-09-21 |
Family
ID=12177935
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2587491A Pending JPH04264797A (ja) | 1991-02-20 | 1991-02-20 | 多層配線基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04264797A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0632499A2 (en) * | 1993-05-28 | 1995-01-04 | Sumitomo Electric Industries, Ltd | Substrate for semiconductor device |
| US7504719B2 (en) | 1998-09-28 | 2009-03-17 | Ibiden Co., Ltd. | Printed wiring board having a roughened surface formed on a metal layer, and method for producing the same |
-
1991
- 1991-02-20 JP JP2587491A patent/JPH04264797A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0632499A2 (en) * | 1993-05-28 | 1995-01-04 | Sumitomo Electric Industries, Ltd | Substrate for semiconductor device |
| EP0632499A3 (en) * | 1993-05-28 | 1995-03-29 | Sumitomo Electric Industries | Semiconductor device substrate. |
| US5682063A (en) * | 1993-05-28 | 1997-10-28 | Sumitomo Electric Industries, Ltd. | Substrate for semiconductor device |
| US7504719B2 (en) | 1998-09-28 | 2009-03-17 | Ibiden Co., Ltd. | Printed wiring board having a roughened surface formed on a metal layer, and method for producing the same |
| US7535095B1 (en) | 1998-09-28 | 2009-05-19 | Ibiden Co., Ltd. | Printed wiring board and method for producing the same |
| US7994433B2 (en) | 1998-09-28 | 2011-08-09 | Ibiden Co., Ltd. | Printed wiring board and method for producing the same |
| US8006377B2 (en) | 1998-09-28 | 2011-08-30 | Ibiden Co., Ltd. | Method for producing a printed wiring board |
| US8018045B2 (en) | 1998-09-28 | 2011-09-13 | Ibiden Co., Ltd. | Printed circuit board |
| US8020291B2 (en) | 1998-09-28 | 2011-09-20 | Ibiden Co., Ltd. | Method of manufacturing a printed wiring board |
| US8030577B2 (en) | 1998-09-28 | 2011-10-04 | Ibiden Co., Ltd. | Printed wiring board and method for producing the same |
| US8093507B2 (en) | 1998-09-28 | 2012-01-10 | Ibiden Co., Ltd. | Printed wiring board and method for producing the same |
| US8533943B2 (en) | 1998-09-28 | 2013-09-17 | Ibiden Co., Ltd. | Printed wiring board and method for producing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW201720247A (zh) | 線路板結構及其製作方法 | |
| JPH04264797A (ja) | 多層配線基板の製造方法 | |
| JP2005142254A (ja) | 配線基板及びその製造方法 | |
| JPH04162643A (ja) | 多層配線基板の製造方法 | |
| JPH04348591A (ja) | 印刷配線板の製造方法 | |
| JPH04150033A (ja) | 電子回路基板のバンプ並びに電子回路基板のバンプ及び回路パターンの形成方法 | |
| JP2550899B2 (ja) | 印刷配線板の製造方法 | |
| JPH05152750A (ja) | 多層配線基板の製造方法 | |
| JPS5929160B2 (ja) | 配線板の製造方法 | |
| JPH02230796A (ja) | 多層配線基板の製造方法 | |
| JPH03255693A (ja) | 印刷配線板の製造方法 | |
| JPH0498891A (ja) | 多層配線基板の製造方法 | |
| JPH0582962A (ja) | プリント配線板の製造方法 | |
| JPH04186894A (ja) | 印刷配線板の製造方法 | |
| JPH04274345A (ja) | 多層配線基板の製造方法 | |
| JP4727824B2 (ja) | スルーホールの閉鎖方法 | |
| JPH03288424A (ja) | 回路作製用レジスト層 | |
| JP2002176245A (ja) | スルーホールの閉鎖方法 | |
| JP2002176247A (ja) | 板状体の穴埋め方法 | |
| JPH02197193A (ja) | ビィアホール形成方法 | |
| JPH04162642A (ja) | 高密度多層配線基板の製造方法 | |
| JP2833601B2 (ja) | 印刷配線板の製造方法 | |
| JPH05206644A (ja) | 印刷配線板の製造方法 | |
| JPH03272195A (ja) | 多層印刷配線板の製造方法 | |
| JPS63311792A (ja) | プリント配線板の製造方法 |