JP2022523653A - パルス状電圧波形を制御するためのフィードバックループ - Google Patents

Abstract

本開示の実施形態は、ほぼ一定のシース電圧を維持し、ひいては、基板の表面で単一エネルギー性ＩＥＤＦを生成するために使用され得るフィードバックループを説明する。したがって、本明細書に記載されるシステムは、結果的に、ＩＥＤＦの形状、及び基板の表面に形成されるフィーチャのプロファイルに対して精密な制御を可能にする。【選択図】図１Ｂ

Description

［０００１］本明細書に記載された実施形態は、概して、半導体製造で使用されるプラズマ処理チャンバに関し、より具体的には、プラズマ処理チャンバ内で形成されたプラズマへの電力の供給を制御する装置及び方法に関する。

［０００２］高アスペクト比フィーチャを確実に製造することは、半導体デバイスの次世代型の超大規模集積（ＶＬＳＩ：ｖｅｒｙ ｌａｒｇｅ ｓｃａｌｅ ｉｎｔｅｇｒａｔｉｏｎ）及び極超大規模集積（ＵＬＳＩ：ｕｌｔｒａ ｌａｒｇｅ ｓｃａｌｅ ｉｎｔｅｇｒａｔｉｏｎ）において重要な技術課題のうちの１つである。高アスペクト比フィーチャを形成する１つの方法は、基板の材料層（例えば、誘電体層）に高アスペクト比の開口部を形成するために、プラズマ支援エッチングプロセス（例えば、反応性イオンエッチング（ＲＩＥ：ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｃｈ）プラズマプロセス）を使用することである。典型的なＲＩＥプラズマプロセスでは、ＲＩＥ処理チャンバ内でプラズマが形成され、プラズマからのイオンが基板の表面に向けて加速され、基板の表面に形成されたマスク層の下方に配置された材料層に開口が形成される。

［０００３］典型的な反応性イオンエッチング（ＲＩＥ）プラズマ処理チャンバは、高周波（ＲＦ）バイアス発生器を含む。ＲＦバイアス発生器は、ＲＦ電圧を、「静電チャック」（ＥＳＣ：ｅｌｅｃｔｒｏｓｔａｔｉｃ ｃｈｕｃｋ）アセンブリに埋め込まれた金属ベースプレートのような、より一般的には「カソード」と呼ばれる「電力電極」（例えば、バイアス電極）に供給する。電力電極は、ＥＳＣアセンブリの一部である誘電体材料（例えば、セラミック材料）の厚い層を介して、処理システムのプラズマに容量連結される。電力電極へのＲＦ電圧の印加は、処理中にＥＳＣアセンブリの基板支持面に配置された基板の処理表面に電子反発プラズマシース（「カソードシース」とも呼ばれる）を形成する。プラズマシースの非線形のダイオード状の性質が、印加されたＲＦ電界の整流を引き起こし、その結果、直流（ＤＣ）電圧降下（すなわち、「自己バイアス」）が基板とプラズマとの間に現れ、基板電位がプラズマ電位に対して負になる。この電圧降下は、基板に向けて加速されるプラズマイオンの平均エネルギーを決定し、ひいては、エッチング異方性を決定する。より具体的には、マスク層及び停止層に対するイオン方向性、フィーチャプロファイル、及びエッチング選択性は、イオンエネルギー分布関数（ＩＥＤＦ：Ｉｏｎ Ｅｎｅｒｇｙ Ｄｉｓｔｒｉｂｕｔｉｏｎ Ｆｕｎｃｔｉｏｎ）によって制御される。ＲＦバイアスを有するプラズマでは、ＩＥＤＦは、典型的に２つのピークを有する。一方は低エネルギーにおいてであり、他方は高エネルギーにおいてであり、その間に幾らかのイオンポピュレーション（ｉｏｎ ｐｏｐｕｌａｔｉｏｎ）がある。ＩＥＤＦの２つのピークの間にイオンポピュレーションが存在するということは、基板とプラズマとの間の電圧降下が、ＲＦバイアス周波数で振動するという事実を反映している。より低い周波数（例えば、２ＭＨｚ）のＲＦバイアス発生器を使用してより高い自己バイアス電圧を達成する場合、これらの２つのピーク間のエネルギーの差が重要であり得る。そして、低いエネルギーピークにおけるイオンに起因するエッチングプロファイルがより等方性であるため、エッチングされたフィーチャ壁の湾曲がもたらされる可能性がある。高エネルギーイオンと比較して、低エネルギーイオンは、（例えば、帯電効果に起因して）エッチングされたフィーチャの底の角部に到達する効果がより低いが、マスク材料のスパッタリングはさほど引き起こさない。これは、ハードマスク開口又は誘電体モールドエッチングのような、高アスペクト比エッチング用途において重要なことである。フィーチャサイズが減少し続け、アスペクト比が増加し、その一方でフィーチャプロファイルの制御要件がより厳しくなるにつれて、処理中の基板表面に良好に制御されたＩＥＤＦが存在することがより望ましい。

［０００４］パルス状電圧波形発生器（ＰＶＷＧ：ｐｕｌｓｅｄ ｖｏｌｔａｇｅ ｗａｖｅｆｏｒｍ ｇｅｎｅｒａｔｏｒ）を使用して、特定の基板電圧波形を維持するために、半導体プラズマチャンバ内の静電チャック（ＥＳＣ）アセンブリに埋め込まれた電極でパルス状電圧波形を生成し、プラズマ処理中の基板においてシース電圧及びＩＥＤＦを制御することができる。半導体プラズマチャンバが負荷として使用される場合、負荷のリアルタイムな変化（例えば、プラズマ密度の流動、チャンバ壁条件、基板温度、化学的解離の程度と状態）によって、発生した波形を制御する困難が起こり得る。したがって、ＰＶＷＧ制御パラメータ（例えば、ＤＣ電源の充電電圧又は任意の波形発生器によって制御されるパルス幅）に対してリアルタイム調整を実行し、ひいては、負荷の変化に関わらず所定の電圧波形を維持するためには、波形に関するリアルタイム情報が非常に役立つことがある。リアルタイム制御と共に実行されるこのようなリアルタイム測定及び分析は、しばしば「閉フィードバックループ動作」と呼ばれる。しかしながら、パルス状電圧波形の測定及び分析において、その非常に高い振幅（例えば、プラズマ処理で頻繁に見られるように、数ｋＶから数十ｋＶである）に起因して、且つ半導体プラズマチャンバのような負荷の複雑な特性に起因して、ある種の困難が生じる。ＰＶＷＧが、複雑な負荷（離散的な、容量性、誘導性、抵抗性、及び非線形の素子（例えば、プロセスチャンバ内の基板表面におけるプラズマシース）の直列的及び／又は並列的組み合わせ、並びに分散素子（例えば、伝送線路の一部分）を含み得る）に接続される場合、発生する波形は、理論的に予測される（期待される）波形よりもはるかに複雑な構造を有し、高周波振動を含む場合があり、これにより、プラズマプロセスを繰り返し制御する能力に影響が出ることがある。

［０００５］したがって、当該技術分野では、ＩＥＤＦの形状及び基板の表面に形成されたフィーチャのプロファイルに対して精密な制御を可能にするために、ほぼ一定のシース電圧の維持を可能にし、ひいては、基板の表面において所望の且つ反復可能な単一エネルギー性ＩＥＤＦを生成する、新規なバイアス方法が必要とされている。

［０００６］本開示の上述のフィーチャを詳細に理解することができるように、上記で簡単に要約された本開示のより具体的な説明は、実施形態を参照することによって得ることができる。そのうちの幾つかの実施形態は添付の図面で例示されている。しかし、添付図面は例示的な実施形態のみを示すものであり、したがって、本開示の範囲を限定すると見なすべきではなく、その他の等しく有効な実施形態も許容され得ることに留意されたい。

一実施形態に係る、プラズマ処理チャンバに取り付けられるように構成されたフィードバックループの概略図である。 一実施形態に係る、図１Ａに示されたフィードバックループの一例を示す概略図である。 一実施形態に係る、図１Ａに示されたフィードバックループの一例を示す概略図である。 一実施形態に係る、図１Ａに示されたフィードバックループの一例を示す概略図である。 １つ又は複数の実施形態に係る、フィードバックループ内に配置され得る分圧器の概略図である。 １つ又は複数の実施形態に係る、フィードバックループ内に配置され得るローパスフィルタの概略図である。 一実施形態に係る、図３に示されたローパスフィルタの周波数応答曲線を示す図である。 １つ又は複数の実施形態に係る、フィードバックループ内の構成要素によって生成された調整電圧波形の例を示す。 一実施形態に係る、様々な種類の測定電圧波形の例を示す。 １つ又は複数の実施形態に係る、一連の測定電圧波形の例を示す。 １つ又は複数の実施形態に係る、一連の測定された電圧波形バーストの例を示す。 一実施形態に係る、本明細書に記載された方法を実施するように構成された処理チャンバの概略断面図である。 一実施形態に係る、図８Ａに示される処理チャンバと共に使用され得る、パルス状電圧バイアススキームの機能的に等価な近似回路図である。 一実施形態に係る、バイアス電極において確立されるパルス状電圧波形の一例を示す。 一実施形態に係る、基板において確立されたパルス状電圧波形の一例を示す。 一実施形態に係る、単一ピークＩＥＤＦの例を示す。 一実施形態に係る、本明細書に記載されたパルス状電圧バイアススキームを使用して、基板を処理する方法のフロー図である。 一実施形態に係る、本明細書に記載されたパルス状電圧バイアススキームを使用して、基板を処理する方法のフロー図である。

［００２５］理解を容易にするために、可能な場合には、図に共通する同一の要素を指し示すのに同一の参照番号を使用した。さらなる記述がなくても、一実施形態の要素及び特徴を他の実施形態に有益に組み込むことができると考えられる。

［００２６］本明細書に提供される開示の実施形態は、データ収集システムを備えた、パルス状電圧波形を制御するためのフィードバックループであって、第１の入力電圧波形から第１の調整電圧波形を生成するように構成された第１の調整回路を含む第１の入力チャネル、及び高速データ収集モジュールを備えているフィードバックループを含み得る。高速データ収集モジュールは、第１の入力チャネルの第１の調整回路に電気的に連結され、第１の調整電圧波形から第１のデジタル化電圧波形を生成するように構成された第１の収集チャネル、及び第１のデジタル化電圧波形を分析することによって、第１の調整電圧波形の１つ又は複数の１サイクル波形特性を決定するように構成されたデータ収集コントローラを含み得る。フィードバックループは、高速データ収集モジュールによって処理された第１の調整電圧波形に関する情報を処理するように構成されたフィードバックプロセッサをさらに含み得る。幾つかの実施形態では、パルス状電圧波形は、プラズマ処理チャンバ内に配置された基板支持アセンブリ内に配置されたバイアス電極に電気的に連結されたパルス状電圧波形発生器によって確立される。

［００２７］本明細書に提供される開示の実施形態は、データ収集システムを備えた、パルス化電圧波形を制御するためのフィードバックループであって、第１の入力電圧波形から第１の調整電圧波形を生成するように構成された第１の調整回路を含む第１の入力チャネル、第２の入力電圧波形から第２の調整電圧波形を生成するように構成された第２の調整回路を含む第２の入力チャネル、及び高速データ収集モジュールを備えている、フィードバックループをさらに含み得る。高速データ収集モジュールは、第１の入力チャネルの第１の調整回路に電気的に連結され、第１の調整電圧波形から第１のデジタル化電圧波形を生成するように構成された第１の収集チャネル、第２の入力チャネルの第２の調整回路に電気的に連結され、第２の調整電圧波形から第２のデジタル化電圧波形を生成するように構成された第２の収集チャネル、並びに第１のデジタル化電圧波形及び第２のデジタル化電圧波形のうちの少なくとも１つを分析することによって、第１の調整電圧波形及び第２の調整電圧波形のうちの少なくとも１つの１つ又は複数の１サイクル波形特性を決定するように構成されたデータ収集コントローラを含み得る。幾つかの実施形態では、パルス状電圧波形は、プラズマ処理チャンバ内に配置された基板支持アセンブリ内に配置されたバイアス電極に電気的に連結されたパルス状電圧波形発生器によって確立される。幾つかの実施形態では、パルス状電圧波形発生器は、発生器連結アセンブリを用いて、電気導体を介してバイアス電極に電気的にさらに連結され、第１の入力チャネルの入力端は、発生器連結アセンブリの端部に電気的に連結され、第２の入力チャネルの入力端は、電流モニタの出力部及び電流感知抵抗器の非接地端のうちの１つに電気的に連結され、電流モニタは、電気導体に流れる電流を感知するように構成され、電流感知抵抗器は、パルス状電圧波形発生器内に配置される。

［００２８］本明細書に提供される開示の実施形態は、制御され且つ反復可能なパルス状電圧波形を生成するために、パルス状電圧波形発生器との動作に適した閉フィードバックループスキームを含む。したがって、本明細書で説明する実施形態は、基板のプラズマ支援処理又はプラズマ強化処理を実行するために使用される多くの様々な種類のプラズマ支援処理チャンバ又はプラズマ強化処理チャンバで使用することができる。本明細書で提供される開示の範囲を限定することを意図しているわけではないが、幾つかの実施形態では、プラズマ処理中にパルス電圧バイアススキームを用いて、基板処理時間の最大約９０％にまでほぼ一定のシース電圧を維持し、その結果、任意の形状を有するＩＥＤＦを生成するために使用することもできる単一の（狭い）ピークＩＥＤＦが得られる。さらに、本明細書で開示される実施形態のうちの１つ又は複数では、プラズマ処理方法は、複数のサイクル（例えば、周期Ｔｓ（例えば、２．５マイクロ秒）で反復する短い正のパルスの一連の周期）をさらに含むパルス状電圧波形を含み、各パルスの全周期Ｔｐは、通常、数十ナノ秒（例えば、１０から１００ナノ秒）程度であり、複数のサイクルのうちの各サイクルは１つ又は複数のパルスに対応する。

［００２９］図１Ａは、プラズマ処理システム５０内に見い出される１つ又は複数の電気構成要素に電気的に連結されたフィードバックループ１００を概略的に示す。概して、フィードバックループ１００は、１つ又は複数の入力チャネル１１０、及び高速データ収集モジュール１２０を含む。１つ又は複数の入力チャネル１１０は、高速データ収集モジュール１２０に電気的に連結されている。幾つかの実施形態では、高速データ収集モジュール１２０は、生成されたパルス化電圧波形（例えば、高電圧ナノ秒基板電圧波形）を制御且つ維持するように構成され、これにより、プラズマ処理中の基板においてシース電圧及びＩＥＤＦが制御される。さらに、高速データ収集モジュール１２０は、１つ又は複数の収集チャネル１２２を含む。

［００３０］１つ又は複数の入力チャネル１１０の入力端が、プラズマ処理システム５０内の接続点１３５に連結されている。したがって、プラズマ処理システム５０の処理チャンバ内に位置決めされた電極（例えば、基板支持体内に配置されたバイアス電極）で確立されたパルス状電圧波形の特性を制御するために、制御パラメータが、プラズマ処理システム５０内のパルス状波形発生器（例えば、図１Ｂのパルス状電圧波形発生器（ＰＶＷＧ）１５０）に供給され得るように、１つ又は複数の入力チャネル１１０によって受信されて次いで調整される入力パルス状電圧波形１４０が、高速データ収集モジュール１２０内の構成要素及びフィードバックプロセッサ１２５内の構成要素によって処理され得る。１つ又は複数の入力チャネル１１０は、入力パルス状電圧波形１４０を受信し、入力パルス状電圧波形１４０から出力波形１４４を生成する。以下の記載でより詳細に説明されるように、入力パルス状電圧波形１４０は、入力チャネル１１０によって処理され、調整された波形を含む出力波形１４４が生成され得る。例えば、入力チャネル１１０は、調整回路を介して、受信された入力パルス状電圧波形１４０を調整し、出力波形１４４を生成し得る。したがって、例えば、出力波形１４４の振幅及び／又は形状は、入力パルス状電圧波形１４０の振幅及び／又は形状と異なる場合がある。入力チャネル１１０によって受信されたパルス状電圧波形（すなわち、入力パルス状電圧波形１４０）の特性は、プラズマ処理システム５０の複合負荷１３０（図１Ｂ）に連結された１つ又は複数の回路内に形成された且つ／又は配置された誘導性素子、容量性素子、又は抵抗性素子に対する接続点１３５の位置に応じて、異なる特性を有し得ることに留意されたい。幾つかの実施形態では、フィードバックループ１００内の入力チャネル１１０は、それぞれの入力チャネル内にある構成要素（例えば、分圧構成要素又はフィルタリング構成要素）の種類の違いにより、それぞれ様々な入力信号の減衰度を有し得る。したがって、本明細書では、入力チャネル１１０は、受信された入力パルス状電圧波形１４０の減衰又は調整の程度に基づいて、高減衰、中減衰、若しくは低減衰、又は未減衰のチャネルとして言及され得る。

［００３１］図１Ｂは、図１Ａに示すフィードバックループ１００の一例を概略的に示す。これには、高速データ収集モジュール１２０の対応する収集チャネル１２２にそれぞれ電気的に連結された複数の入力チャネル１１０が含まれる。図１Ｂに示されるように、入力チャネル１１０は、発生器連結アセンブリ１３３の両側に配置された導電性素子に連結された接続点に連結され得る。これらすべてを組み合わせて使用して、ＰＶＷＧ１５０の出力部を複合負荷１３０に接続する。概して、ＰＶＷＧ１５０の出力部を複合負荷１３０に接続するために使用される導電性素子及び発生器連結アセンブリ１３３は、本明細書では、伝送線１３１内の素子として言及されることが多い。したがって、ＰＶＷＧ１５０は、伝送線１３１及び基準線１３２を介して複合負荷１３０に電気的に接続されている。概して、本明細書で使用される「電気導体」又は「導体」という用語は、以下を含み得る。（ａ）剛性同軸伝送線と直列の可撓性同軸ケーブルを含み得る同軸伝送線、（ｂ）絶縁性高圧耐コロナフックアップ線、（ｃ）裸線、（ｄ）金属棒、（ｅ）電気コネクタ、又は（ｆ）（ａ）～（ｅ）の電気素子の任意の組み合わせ。図１Ｂは、複数の入力チャネル１１０が、ＰＶＷＧ１５０の出力部を複合負荷１３０及び／又はＰＶＷＧ１５０内の１つ又は複数の回路に接続するために使用される１つ又は複数の導電性素子のうちの１つに連結された接続点に連結される構成を概略的に示すが、この構成は、本明細書で提供される開示の範囲を限定することを意図していない。なぜなら、入力チャネル１１０の数、及び／又はプラズマ処理システム５０内で様々な入力チャネル１１０を接続することができる種々の位置の数は、所望のチャンバ処理用途を制御する必要に応じて、増減させることができるからである。

［００３２］図１Ｂに図示されるように、プラズマ処理システム５０は、図８Ａ及び８Ｂに概略的に図示される処理チャンバ８００のＰＶＷＧ１５０などの、パルス状電圧波形発生器（ＰＶＷＧ）を含む。さらに、プラズマ処理システム５０は、複合負荷１３０を含む。複合負荷１３０は、プラズマ処理中のバイアス電極（例えば、図８Ａのバイアス電極８０４）におけるパルス状電圧波形を含むか、及び／又はパルス状電圧波形が生成されることによって形成される。フィードバックループ１００は、概して、ＰＶＷＧ１５０によって生成されたパルス状電圧波形の１つ又は複数の特性を調整することによって、パルス状電圧波形を制御するように構成されている。

［００３３］入力チャネル１１０のうちの１つ又は複数は、例えば、入力チャネル１１０_１内の調整回路１１１_１、及び入力チャネル１１０_２内の調整回路１１１_２などの調整回路１１１を含み得る。さらに、１つ又は複数の入力チャネル１１０は、調整出力波形１４４を生成するように構成されている。幾つかの実施形態では、調整回路１１１は、それぞれ、分圧器（例えば、図２の分圧器１１２）、ローパスフィルタ１１４（例えば、図３のローパスフィルタ）、分圧器とローパスフィルタ１１４の両方、又は場合によっては、本明細書では未減衰調整回路（ｕｎａｔｔｅｎｕａｔｅｄ ｃｏｎｄｉｔｉｏｎｉｎｇ ｃｉｒｃｕｉｔ）と呼ばれる、分圧器もローパスフィルタ１１４もない状態を含んでもよい。一例では、フィードバックループ１００は、少なくとも３つの調整回路１１１を含み、１つの調整回路は高比率分圧器を含み、別の調整回路は中比率分圧器を含み、また別の調整回路はフィルタのみを含むので、分圧器を含まない。入力チャネル１１０の調整回路１１１が、分圧器及びさらにローパスフィルタを含む実施形態では、分圧器１１２は、ローパスフィルタ１１４に電気的に連結される。さらに、当該実施形態では、分圧器は、入力パルス状電圧波形１４０から分割電圧波形を生成し、ローパスフィルタは、分割電圧波形からフィルタリングされた電圧波形を生成する。ローパスフィルタが省略された実施形態では、分圧器が、入力パルス状電圧波形１４０から分割電圧波形を生成し、分割電圧波形が、高速データ収集モジュール１２０に通信される。当該実施形態では、分割電圧波形は、調整電圧波形であり、これが出力波形１４４である。分圧器及びローパスフィルタが両方とも入力チャネル１１０から省略された実施形態では、入力パルス状電圧波形１４０も出力波形１４４である。分圧器が省略されているが、ローパスフィルタが調整回路１１１内に存在する実施形態では、ローパスフィルタが、入力パルス状電圧波形１４０からフィルタリングされた電圧波形を生成し、フィルタリングされた波形が、高速データ収集モジュール１２０へと通信される。

［００３４］図１Ｂは、入力チャネル１１０_１～１１０_Ｎを示す。ここで、Ｎは、概して、図１Ｂに示されるように、１より大きい数（例えば、３より大きい数）である。入力チャネル１１０_１～１１０_Ｎの各々は、プラズマ処理システム５０内の種々の点に接続されてもよい。例えば、入力チャネル１１０_１は、発生器連結アセンブリ１３３の両側に配置された電気導体に接続されてもよく、これには、阻止キャパシタ（例えば、図８ＢのキャパシタＣ_ＨＶＭ）が含まれてもよい。例えば、入力チャネル１１０_１は、複合負荷１３０と発生器連結アセンブリ１３３との間に連結されるか、又は入力チャネル１１０_１は、ＰＶＷＧ１５０の出力部と発生器連結アセンブリ１３３との間に連結される。入力チャネル１１０_１がＰＶＷＧ１５０の出力部と発生器連結アセンブリ１３３との間で連結される実施形態では、入力チャネル１１０_１は入力パルス状電圧波形１４０_１Ａを受信し、調整回路１１１_１は出力波形（例えば、調整波形）１４４_１Ａを生成する。一実施例では、受信又は測定された入力パルス状電圧波形１４０_１Ａは、各々の電圧パルスの種々の位相に正及び負の電圧レベルを含む電圧パルス（すなわち、パルスが、破線ゼロボルト基準線の上と下にある）、並びに入力パルス状電圧波形１４０_１Ａ内のパルスの様々な位相内の高周波振動（例えば、パルスの領域を強調する破線円を参照）を含み、これらは、調整回路１１１_１Ａ内の分圧器などの構成要素によって調整されると、分圧器の使用によって少なくともより低い電圧レベルで供給される出力波形１４４_１Ａを形成する。入力チャネル１１０_１が複合負荷１３０と発生器連結アセンブリ１３３との間で連結される実施形態では、入力チャネル１１０_１が、入力パルス状電圧波形１４０_１Ｂを受信し、調整回路１１１_１が、出力波形（例えば、調整波形）１４４_１Ｂを生成する。図１Ｂに図示されるように、入力パルス状電圧波形１４０_１Ａは、プラズマ処理システム５０内の伝送線路１３１に沿ったその各接続点の位置により、入力パルス状電圧波形１４０_１Ｂとは異なる波形特性を有する。代替的に、一実施例では、図１Ｂに示されるように、受信又は測定された入力パルス状電圧波形１４０_１Ｂは、入力パルス状電圧波形１４０_１Ｂ（例えば、パルス領域Ｉ_１Ｂ）内のパルスの位相内の高周波振動を含む正電圧パルス（すなわち、パルスは、破線ゼロボルト基準線より上にある）を含み、これは、調整回路１１１_１Ｂ内にある分圧器及びローパスフィルタなどの構成要素によって調整されると、低減された電圧レベルのフィルタリングされた波形である出力波形１４４_１Ｂを形成する。

［００３５］さらに図１Ｂを参照すると、入力チャネル１１０_２は、ＰＶＷＧ１５０内の電流モニタ１３４に接続されるか、又はＰＶＷＧ１５０に取り付けられる。したがって、入力チャネル１１０_２は、入力パルス状電圧波形１４０２を受信し、調整回路１１１２は、出力波形（調整波形）１４４２を生成する。一実施例では、図１Ｂに示されるように、受信又は測定された入力パルス状電圧波形１４０_２は、各々の電圧パルスの種々の位相に正及び負の電圧レベルを含む電圧パルス、並びに入力パルス状電圧波形１４０_２内の各パルスの位相のうちの少なくとも１つの中の高周波振動（例えば、パルスの領域を強調する破線円を参照）を含み、これらは、分圧器及びローパスフィルタなどの構成要素によって調整されると、調整回路１１１_２内に、低減された電圧レベルのフィルタリングされた波形である出力波形１４４_２を形成する。

［００３６］さらに、入力チャネル１１０_３は、ＰＶＷＧ１５０の電流検出抵抗器１３９に接続される。したがって、入力チャネル１１０_３は、入力パルス状電圧波形１４０_３を受信し、調整回路１１１_３は、出力波形（調整波形）１４４_３を生成する。一実施例では、図１Ｂに示されるように、受信又は測定された入力パルス状電圧波形１４０_３は、入力パルス状電圧波形１４０_３内の各パルスの位相のうちの少なくとも１つの中に正電圧パルス及び高周波数振動を含み（例えば、破線の円を参照）、これらは、ローパスフィルタなどの調整回路１１１_３内の構成要素によって調整されると、フィルタリングされた波形である出力波形１４４_３を形成する。

［００３７］幾つかの実施形態では、入力チャネル１１０_４から１１０_Ｎなどのさらなる入力チャネルが、プラズマ処理システム５０内の他の接続点に接続されて、供給されたパルス状電圧波形及び／又はプラズマ処理チャンバ内で実行されているプラズマ処理の状態に関するさらなる情報を受信する。さらに、調整回路１１１_Ｎは、対応する出力波形１４４_Ｎを生成するように構成されている。入力チャネル１１０_Ｎは、入力されたパルス状電圧波形１４０_Ｎを受信し、調整回路１１１_Ｎは、出力波形（調整波形）１４４_Ｎを生成する。したがって、調整回路１１１_Ｎなどの調整回路１１１のいずれかは、分圧器１１２（図２）とローパスフィルタ１１４（図３）の任意の組み合わせを含んでもよく、又は分圧器１１２もローパスフィルタ１１４も含まなくてもよい。

［００３８］図１Ｂに図示されるように、入力パルス状電圧波形１４０_１Ａ～１４０_３は、それぞれ互いに異なる。したがって、対応する出力波形１４４_１Ａ～１４４_３も互いに異なる。したがって、入力チャネル１１０の入力端がプラズマ処理システム５０に接続される位置に応じて、入力パルス状電圧波形及び出力波形の特性が変化し、したがって、各々の入力チャネルの接続位置の選択が、フィードバックループ１００が受信する情報に影響を与え、これにより、フィードバックループ１００がパルス状電圧波形を制御する能力に影響が及び得る。

高速データ収集モジュール
［００３９］高速データ収集モジュール１２０は、概して、アナログ電圧波形（例えば、調整波形１４４）を受信し、デジタル化電圧波形を送信するように構成されている。高速データ収集モジュール１２０は、第１の入力チャネル１１０のそれぞれの調整回路１１１にそれぞれ電気的に連結された１つ又は複数の収集チャネル１２２を含み、高速データ収集モジュール１２０は、受信された調整電圧波形（例えば、出力波形１４４）からデジタル化電圧波形を生成するように構成され、高速データ収集モジュール１２０のデータ収集コントローラ１２３は、第１のデジタル化電圧波形を分析することによって、調整電圧波形（例えば、出力波形１４４）の１つ又は複数の波形特性を決定するように構成されている。図１Ｂに示すように、高速データ収集モジュール１２０は、複数の収集チャネル１２２_１～１２２_Ｎ、データ収集コントローラ１２３、及びメモリ１２４（例えば、不揮発性メモリ）を備えている。収集チャネル１２２が入力チャネル１１０のうちの対応するチャネルから出力波形１４４を受信するように、各々の収集チャネル１２２は、入力チャネル１１０のうちの対応するチャネルの出力部に電気的に連結されている。例えば、収集チャネル１２２_１は、入力チャネル１１０_１の出力端に電気的に連結され、入力チャネル１１０_１の入力端の接続点の位置に応じて、出力波形１４４_１Ａ又は１４４_１Ｂのいずれかを受信する。さらに、収集チャネル１２２_２は、入力チャネル１１０_２の出力端に電気的に連結され、出力波形１４４_２を受信する。加えて、又は代替的に、収集チャネル１２２_３は、入力チャネル１１０_３の出力端に電気的に連結され、出力波形１４４_３を受信する。収集チャネル１２２_Ｎは、入力チャネル１１０_Ｎの出力端に電気的に連結され、出力波形１４４_Ｎを受信する。

［００４０］幾つかの実施形態では、高速データ収集モジュール１２０は、データ通信インターフェース１２５Ａを介してフィードバックプロセッサ１２５に連結されている。フィードバックプロセッサ１２５は、データ収集コントローラ１２３内のプロセッサによって実行される１つ又は複数のアルゴリズムによって決定される１つ又は複数の波形特性を使用して、１つ又は複数の制御パラメータを生成するように構成されている。メモリ１２４に記憶される１つ又は複数のアルゴリズムは、命令を含んでおり、当該命令は、高速データ収集モジュール内のプロセッサ１２１によって実行されると、高速データ収集モジュールに、出力波形１４４（例えば、１つ又は複数の調整電圧波形）を処理させ、受信された出力波形１４４の１つ又は複数の波形特性を決定させる。以下でさらに説明するように、フィードバックプロセッサ１２５は、命令を含むメモリを備えており、当該命令は、フィードバックプロセッサ１２５内のプロセッサ（ＣＰＵ）によって実行されると、フィードバックプロセッサ１２５に、高速データ収集モジュール１２０から供給された決定済みの１つ又は複数の波形特性を使用させて、１つ又は複数の制御パラメータを生成させる。フィードバックプロセッサによって実行される命令は、フィードバックプロセッサに、生成された１つ又は複数の制御パラメータに関する情報をＰＶＷＧ１５０へと送信させるようにさらに構成され得るＰＶＷＧ１５０は、命令を含むメモリをさらに備え得、当該命令は、ＰＶＷＧ１５０内のプロセッサによって実行されると、ＰＶＷＧ１５０に、フィードバックプロセッサ１２５によって生成された１つ又は複数の制御パラメータに基づいて、調整されたパルス状電圧波形を確立させる。

［００４１］上述のように、各々の収集チャネル１２２は、対応する入力チャネル１１０によって出力される対応する出力波形１４４を処理して、出力波形からデジタル化電圧波形を生成する。例えば、収集チャネル１２２_１は、出力波形１４４_１Ａ又は１４４_１Ｂを処理して、デジタル化電圧波形を生成する。さらに、収集チャネル１２２_２は、出力波形１４４_２を処理して、デジタル化電圧波形を生成し、収集チャネル１２２_３は、出力波形１４４_３を処理して、デジタル化電圧波形を生成する。追加的に、又は代替的に、収集チャネル１２２_Ｎは、出力波形１４４_Ｎを処理して、デジタル化電圧波形を生成する。

［００４２］データ収集モジュール１２０は、データ収集コントローラ１２３をさらに含む。データ収集コントローラ１２３は、それぞれの収集チャネル１２２の出力部に電気的に連結され、それぞれの収集チャネル１２２からデジタル化電圧波形を受信するように構成されている。さらに、データ収集コントローラ１２３のメモリ１２４内に記憶されたアルゴリズムは、それぞれのデジタル化電圧波形を分析することによって、それぞれの調整波形（例えば、出力波形１４４）の１つ又は複数の波形特性を決定するように適合されている。当該分析には、デジタル化電圧波形で受信された情報と、メモリ１２４に記憶された１つ又は複数の波形特性に関する情報との比較が含まれてもよく、これについては以下でさらに説明される。

［００４３］データ収集コントローラ１２３は、アナログ／デジタル変換器（ＡＤＣ：ａｎａｌｏｇ－ｔｏ－ｄｉｇｉｔａｌ ｃｏｎｖｅｒｔｅｒ）（図示せず）、プロセッサ１２１（図１Ｃ）、通信インターフェース（図示せず）、クロック（図示せず）、及び任意選択のドライバ（図示せず）のうちの１つ又は複数を含み得る。プロセッサは、任意の汎用演算プロセッサであってもよい。さらに、プロセッサは、フィールドプログラマブルゲートアレイ（ＦＰＧＡ：Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）であってもよい。ＡＤＣは、出力波形１４４内の信号をアナログ領域からデジタル領域へと変換し、ＡＤＣの出力デジタル信号は、処理のためにプロセッサ１２１に供給される。データ収集コントローラ１２３のプロセッサ１２１は、ＡＤＣから供給される出力デジタル信号を分析することによって、出力波形の１つ又は複数の波形特性を決定する。

［００４４］様々な実施形態では、データ収集モジュール１２０は、メモリ１２４をさらに含む。メモリ１２４は、任意の不揮発性メモリであってもよい。さらに、データ収集コントローラ１２３は、メモリ１２４に電気的に連結され、波形特性をメモリ１２４内に記憶させるように構成されている。様々な実施形態では、メモリ１２４は、データ収集コントローラ１２３によって実行可能な命令を含み、当該命令は、データ収集コントローラ１２３に、受信された出力波形１４４を分析させ、且つ／又は受信された出力波形１４４の分析に基づいて決定された波形特性に対応する情報を送信させる。

［００４５］様々な実施形態では、メモリ１２４は、データロガー１２４Ａ、波形アナライザ１２４Ｂ、及び実行可能命令１２４Ｃのうちの１つ又は複数を含む。データ収集コントローラ１２３は、メモリ１２４のデータロガー１２４Ａ内に波形特性に対応する情報を記憶するように構成され得る。例えば、データロガー１２４Ａは、波形特性に対応する情報を記憶するために、データ収集コントローラ１２３によってアクセス可能なデータベースを含み得る。波形アナライザ１２４Ｂは、データ収集コントローラ１２３によって実行可能な命令を含み、当該命令は、実行されると、データ収集コントローラ１２３に、出力波形１４４を解析させ、波形特性を決定させる。実行可能な命令１２４Ｃは、データ収集コントローラ１２３によって実行可能であり、当該命令は、実行されると、データ収集コントローラ１２３に、波形特性又は波形特性に対応する情報を、フィードバックプロセッサ１２５、コントローラ１２７、コントローラ１２８、及びコントローラ１９１のうちの１つ又は複数へと送信させる。一実施形態では、実行可能な命令１２４Ｃは、データ収集コントローラ１２３によって実行されると、データ収集コントローラ１２３に、データロガー１２４Ａ内に波形特性を記憶させ、とりわけ、１つ又は複数の閾値に関連して波形特性を解析させる。

［００４６］データ収集コントローラ１２３は、対応するそれぞれの収集チャネル１２２からのデジタル化電圧波形を、並列的に受信且つ／又は解析するように構成されている。代替的に、データ収集コントローラ１２３は、対応するそれぞれの収集チャネル１２２からのデジタル化電圧波形を、直列的に受信且つ／又は解析するように構成されている。

［００４７］上述のように、データ収集モジュール１２０は、フィードバックプロセッサ１２５に電気的に（有線又は無線で）連結され得る。フィードバックプロセッサ１２５は、任意の汎用演算プロセッサであってもよい。幾つかの実施形態では、フィードバックプロセッサ１２５は、概して、データ通信インターフェースを介して高速データ収集モジュール１２０に接続された外部プロセッサ、高速データ収集モジュール１２０内に統合された内部プロセッサ、又はデータ通信インターフェースを介して高速データ収集モジュールに接続された、基板処理チャンバ用のコントローラ（例えば、処理チャンバコントローラ１２６）のうちの１つである。データ収集モジュール１２０は、受信された出力波形１４４のうちの１つ又は複数に対応する情報をフィードバックプロセッサ１２５へと通信することができる。例えば、データ収集モジュール１２０は、受信された出力波形１４４のうちの１つ又は複数の検出された且つ／又は処理された１つ又は複数の波形特性に関する情報をフィードバックプロセッサ１２５に通信することができる。さらに、フィードバックプロセッサ１２５は、プラズマ処理システム５０と通信可能に連結されてもよい。様々な実施形態では、上述のように、フィードバックプロセッサ１２５は、メモリを含むか、又はメモリに連結されており、当該メモリは、本明細書に記載された方法のうちの１つ又は複数の部分を実行するようにフィードバックプロセッサ１２５内のプロセッサに命令するためのソフトウェアアルゴリズムをさらに含む。

［００４８］１つ又は複数の実施形態では、データ収集モジュール１２０は、処理チャンバ（例えば、図８Ａの処理チャンバ８００）の処理チャンバコントローラ１２６、又は処理チャンバを含む処理システムと電気的に（配線又は無線で）連結されてもよい。例えば、データ収集モジュール１２０は、処理チャンバコントローラ１２６（図１Ｄ）とのデータの送受信を行う。例えば、データ収集モジュール１２０は、１つ又は複数の波形特性に関する情報を処理チャンバコントローラ１２６へと通信する。さらに、処理チャンバコントローラ１２６は、プラズマ処理システム５０と通信可能に連結されてもよい。様々な実施形態では、処理チャンバコントローラ１２６は省略される。処理チャンバコントローラ１２６は、コントローラＣＰＵ（図示せず）、不揮発性メモリ（図示せず）、グラフィカルユーザインタフェース（ＧＵＩ）（図示せず）、並びにＣＰＵに命令するために符号化され、メモリ内に記憶され得る他の有用なハードウェア及びソフトウェアコンポーネントを別個に含んでもよい。処理チャンバコントローラ１２６のメモリ内に記憶されたアルゴリズムは、命令を含み得、当該命令は、コントローラＣＰＵによって実行されると、データ収集コントローラ１２３によって決定された１つ又は複数の波形特性に関する情報に基づいて、様々な処理チャンバ設定点（例えば、チャッキング電源上のチャッキング電圧設定点）の調整を引き起こす。

［００４９］１つ又は複数の実施形態では、データ収集モジュール１２０は、取り外し可能なメモリデバイスを含むコントローラ１２７に電気的に（有線又は無線で）連結される。例えば、データ収集モジュール１２０は、コントローラ１２７とのデータの送受信を行う。例えば、データ収集モジュール１２０は、１つ又は複数の波形特性に関する情報をコントローラ１２７の取り外し可能なメモリデバイスへと通信する。

［００５０］様々な実施形態では、データ収集モジュール１２０は、通信インターフェースを介して外部コンピューティングデバイスに電気的に（有線又は無線で）連結される。データ収集モジュール１２０は、外部コンピューティングデバイス（例えば、高速データ収集モジュール１２０の外部のコンピューティングデバイス）とのデータの送受信を行う。例えば、データ収集モジュール１２０は、コントローラ１２８（図１Ｂ～１Ｄ）などのコンピューティングデバイスのコントローラと通信（例えば、データの送受信）する。データ収集モジュール１２０は、１つ又は複数の検出された且つ／又は処理された波形特性をコントローラ１２８へと通信することができる。コントローラ１２８は、とりわけ、パーソナルコンピュータ（ＰＣ）、又はモバイルコンピューティングデバイスであってもよい。さらに、コントローラ１２８は、データ収集モジュール１２０及び／又はプラズマ処理システム５０と（例えば、イーサネット接続を介して）通信可能に連結されてもよい。様々な実施形態では、コントローラ１２８は省略される。

［００５１］以下の説明及び図５Ａから５Ｄの説明でより詳細に説明されるように、１つ又は複数の波形特性を決定することは、概して、パルスの１サイクルの期間（Ｔ_{ｃｙｃｌｅ}）、パルスの立ち上がり時間（Ｔ_ｒｉｓｅ）、パルスの立ち下がり時間（Ｔ_ｆａｌｌ）、基準電圧からのパルスのオフセット（例えば、ゼロボルト）、パルスの振幅、パルス幅、直流（ＤＣ）電圧オフセット、及びパルス状電圧波形の位相（例えば、イオン電流位相（本明細書では「イオン電流」波形特性とも呼ばれる））のうちの１つ又は複数の位相の間に生成されるパルス波形特性のうちの１つ又は複数を決定することを含むが、これに限定されない。加えて、又は代替的に、１つ又は複数の波形特性を決定することは、図７Ｂに例示されているように、パルスのバースト（例えば、Ｔ_ｏｎ周期、Ｔ_ｏｆｆ周期）の波形特性を決定することを含む。

［００５２］図１Ｃは、１つ又は複数の実施形態に係る、フィードバックループ１００Ａの一部を示す。フィードバックループ１００Ａは、図１Ｂのフィードバックループ１００と似たように構成されている。例えば、フィードバックループ１００Ａは、収集チャネル１２２、データ収集コントローラ１２３Ａ、及びメモリ１２４を備えた高速データ収集モジュール１２０を含む。しかしながら、図１Ｂのフィードバックループ１００と比べると、フィードバックプロセッサ１２５は、処理チャンバコントローラ１２６と一体化され得る。一体化されたフィードバックプロセッサ１２５は、この場合、プロセッサ１２６Ｂ、及びメモリ１２６Ａを含み得、メモリ１２６Ａは、データロガー、及びアルゴリズムソルバー（例えば、制御パラメータを決定するためのソフトウェア命令）を含む。図１Ｃに示す構成では、フィードバックプロセッサ１２５の機能は処理チャンバコントローラ１２６内の構成要素によって実行されるので、フィードバックループ１００は、個々のフィードバックプロセッサ１２５を含まない場合がある。

［００５３］図１Ｄは、１つ又は複数の実施形態に係る、フィードバックループ１００Ｂの一部を示す。フィードバックループ１００Ｂは、図１Ｂのフィードバックループ１００と似たように構成されている。例えば、フィードバックループ１００Ｂは、収集チャネル１２２と、メモリ１２４’とを含む高速データ収集モジュール１２０を含む。しかしながら、図１Ｂのフィードバックループ１００と比べると、フィードバックループ１００Ｂは、フィードバックプロセッサ１２５を含まない。例えば、図１Ｄの実施形態では、データ収集コントローラ１２３Ｂは、図１Ｂのデータ収集コントローラ１２３及び図１Ｂのフィードバックプロセッサ１２５の機能性を備える。当該実施形態では、データ収集コントローラ１２３Ｂは、出力波形１４４を分析して波形特性を決定することと、制御パラメータを決定してそれをＰＶＷＧ１５０へと通信することとの両方を行うように機能する。

［００５４］１つ又は複数の実施形態では、データ収集コントローラ１２３は、デジタルインターフェースを介して、コントローラ１９１内のモニタ１２９に連結される。例えば、データ収集コントローラ１２３は、とりわけ、デジタルビジュアルインタフェース（ＤＶＩ）、高品位マルチメディアインタフェース（ＨＤＭＩ）、又はビデオグラフィックスアレイ（ＶＧＡ）を介して、コントローラ１９１及びモニタ１２９に連結される。データ収集コントローラ１２３は、１つ又は複数の波形特性に対応する情報をモニタ１２９へと通信し、ユーザが見るためにモニタ１２９上に表示される。

［００５５］図２は、１つ又は複数の実施形態に係る、調整回路１１１の分圧器（例えば、分圧器１１２）の概略図である。図２に示されるように、分圧器１１２は、第１のカスケード分圧器２１０、及び第２の分圧器カスケード２１２を含み得る。分圧器１１２は、信号線２２１及び接地基準線２２３のような１つ又は複数の電気接続を介してローパスフィルタ１１４に電気的に連結される。第１のカスケード分圧器２１０は、抵抗器Ｒ１、抵抗器Ｒ２、キャパシタＣ１、及びキャパシタＣ２を含む。第２のカスケード分圧器２１２は、抵抗器Ｒ４、抵抗器Ｒ５、キャパシタＣ３、及びキャパシタＣ４を含む。抵抗器Ｒ１の抵抗、抵抗器Ｒ２の抵抗、キャパシタＣ１のキャパシタンス、及びキャパシタＣ２のキャパシタンスは、第１の分圧比を生成するように選択される。例えば、第１の分圧比は、約１対２０から約１対６０の範囲であり得る。さらに、抵抗器Ｒ１の抵抗は、抵抗器Ｒ２の抵抗よりも大きく、キャパシタＣ２のキャパシタンスは、キャパシタＣ１のキャパシタンスよりも大きい。例えば、抵抗器Ｒ１の抵抗は、約９５０キロオームであってもよく、抵抗器Ｒ２の抵抗は、約２０キロオームであってもよい。代替的に、抵抗器Ｒ１の抵抗は、９５０キロオームより小さくても大きくてもよく、抵抗器Ｒ２の抵抗は、２０キロオームより小さくても大きくてもよい。加えて、キャパシタＣ２のキャパシタンスは、約６５０ｐＦであってもよく、キャパシタＣ１のキャパシタンスは、約１５ｐＦであってもよい。代替的に、キャパシタＣ２のキャパシタンスは、６５０ｐＦより小さくても大きくてもよく、キャパシタＣ１のキャパシタンスは、１５ｐＦより小さくても大きくてもよい。

［００５６］抵抗Ｒ４の抵抗、抵抗Ｒ５の抵抗、キャパシタＣ３のキャパシタンス、及びキャパシタＣ４のキャパシタンスは、第２の分圧器カスケード２１２の第２の分圧比を生成するように選択される。幾つかの実施形態では、第２の分圧比は、第１の分圧器比よりも大きい。例えば、第２の分圧比は、約１対８０から約１対１２０の範囲であってもよい。さらに、抵抗器Ｒ４の抵抗は、抵抗器Ｒ５の抵抗よりも大きく、キャパシタＣ４のキャパシタンスは、キャパシタＣ１のキャパシタンスよりも大きい。例えば、抵抗器Ｒ４の抵抗は、約１０００キロオームであってもよく、抵抗器Ｒ５の抵抗は、約１０キロオームであってもよい。代替的に、抵抗器Ｒ４の抵抗は１０００キロオームより小さくても大きくてもよく、抵抗器Ｒ５の抵抗は１０キロオームより小さくても大きくてもよい。加えて、キャパシタＣ４のキャパシタンスは、約１．５ｎＦであってもよく、キャパシタＣ３のキャパシタンスは、約１５ｐＦであってもよい。代替的に、キャパシタＣ４のキャパシタンスは、１．５ｎＦよりも小さくても大きくてもよく、キャパシタＣ３のキャパシタンスは、１５ｐＦよりも小さくても大きくてもよい。

［００５７］幾つかの実施形態では、第１のカスケード分圧器２１０は、抵抗器Ｒ３を介して第２の分圧器カスケード２１２に連結される。抵抗器Ｒ３の抵抗は、例えば、約２００キロオームであってもよい。代替的に、抵抗器Ｒ３の抵抗は、約２００キロオームより大きくても小さくてもよい。抵抗器Ｒ３は、入力パルス状電圧波形１４０からの高周波数をフィルタ除去することができる。キャパシタＣ１～Ｃ４、並びに抵抗器Ｒ１、Ｒ２、Ｒ４、及びＲ５の値を変更することにより、分圧器１１２の分圧比を変化させることができる。例えば、Ｒ１とＲ２との差及びＣ１とＣ２との差を大きくし、且つ／又はＲ４とＲ５との差及びＣ３とＣ４とのの差を大きくすると、分圧比が大きくなり、Ｒ１とＲ２との差及びＣ１とＣ２の差を小さくし、且つ／又はＲ４とＲ５との差及びＣ３とＣ４との差を小さくすると、分圧比が小さくなる。幾つかの実施形態では、第１の分圧器カスケード２１０は、約１対１０から約１対１００の範囲の分圧比を有し、第２の分圧器カスケード２１２は、約１対２０から約１対１２０の範囲の分圧比を有する。

［００５８］入力チャネル１１０が分圧器１１２及びローパスフィルタ１１４を含む実施形態では、ローパスフィルタ１１４の入力部は、ローパスフィルタ１１４が分圧器１１２から分割電圧波形を受信するように、分圧器１１２の出力部に電気的に連結される。さらに、ローパスフィルタ１１４は、プラトー及びカットオフ周波数を含む周波数応答曲線を有する。例えば、ローパスフィルタ１１４のフィルタ応答は、約－３ｄＢの帯域幅周波数未満の周波数でプラトーを有する。ローパスフィルタ１１４のプラトーは、ＤＣから約７ＭＨｚの範囲内にあり、カットオフ周波数は、約５ＭＨｚから約１０ＭＨｚの範囲内にある。図４は、ローパスフィルタ１１４の周波数応答曲線（例えば、周波数応答曲線４００）の一例を示す。図示するように、フィルタ応答曲線は、約７．３ＭＨｚの帯域幅（例えば、－３ｄＢ）周波数未満の周波数でプラトーを有する。代替的に、帯域幅周波数は、約７．３ＭＨｚよりも大きくても小さくてもよい。

［００５９］図３は、１つ又は複数の実施形態に係る、調整回路１１１のローパスフィルタ（例えば、ローパスフィルタ１１４）の概略図である。図３に図示されるように、ローパスフィルタ１１４は、フィルタカスケード２２２、及びフィルタカスケード２２４を含む。フィルタカスケード２２２は、２段チェビシェフフィルタであってもよい。例えば、フィルタカスケード２２２は、約０．１ｄＢのストップ帯域減衰を有する２段チェビシェフフィルタであってもよい。代替的に、０．１ｄＢより低い又はそれより大きいストップ帯域減衰を有する２段チェビシェフフィルタを利用してもよい。フィルタカスケード２２２は、抵抗器Ｒ６及びＲ７、キャパシタＣ６及びＣ５、並びに演算増幅器２２５を含む。抵抗器Ｒ６及びＲ７の抵抗は同じであり得る。例えば、抵抗器Ｒ６及びＲ７の抵抗は、約５０オームであってもよい。しかしながら、他の抵抗値を利用してもよい。さらに、一実施例では、キャパシタＣ６のキャパシタンスは、約３６０ｐＦであってもよく、キャパシタＣ５のキャパシタンスは、約１４７ｐＦであってもよい。しかしながら、他のキャパシタンス値を利用してもよい。加えて、フィルタカスケード２２２は、約１５ＭＨｚのカットオフ周波数を有してもよい。代替的に、フィルタカスケード２２２は、約１５ＭＨｚより小さい又はそれより大きいカットオフ周波数を有してもよい。

［００６０］フィルタカスケード２２４の入力部は、フィルタカスケード２２２の出力部に電気的に連結される。フィルタカスケード２２４は、ＬＣＬフィルタカスケードである。さらに、フィルタカスケード２２４は、５次バタワースフィルタであってもよい。加えて、フィルタカスケード２２４は、フィルタカスケード２２２のカットオフ周波数未満のカットオフ周波数を有してもよい。例えば、フィルタカスケード２２４は、約７．３ＭＨｚのカットオフ周波数を有してもよい。代替的に、フィルタカスケード２２４は、約７．３ＭＨｚより小さいか又はそれより大きいカットオフ周波数を有してもよい。フィルタカスケード２２４は、抵抗器Ｒ８及びＲ９、インダクタＬ１、Ｌ３、及びＬ３、並びにキャパシタＣ１０及びＣ１１を含む。抵抗器Ｒ８の抵抗は、約４００キロオームであり得るが、他の抵抗値を利用してもよい。さらに、インダクタＬ１のインダクタンスは、約５．４ｕＨであってもよく、インダクタＬ２のインダクタンスは、約１７．５ｕＨであってもよく、インダクタＬ３のインダクタンスは、約５．４ｕＨであってもよい。しかしながら、他のインダクタンス値を利用してもよい。さらに、インダクタＬ２のインダクタンスは、インダクタＬ１及びＬ２のインダクタンスよりも大きい。さらに、インダクタＬ１のインダクタンスは、インダクタＬ３のインダクタンスと等しくてもよい。キャパシタＣ１０及びＣ１１のキャパシタンスは同じであってもよい。例えば、キャパシタＣ１０及びＣ１１のキャパシタンスは、約８８ｐＦであってもよい。しかしながら、他のキャパシタンス値を利用してもよい。さらに、抵抗器Ｒ８及びＲ９の抵抗は、約４００キロオームであってもよい。しかし、他の抵抗値を用いてもよい。

［００６１］幾つかの実施形態では、フィルタカスケード２２２及びフィルタカスケード２２４は、それぞれ、プラトー及びカットオフ周波数を含む周波数応答曲線を有し、プラトーは１ＭＨｚから約７ＭＨｚの間であり、カットオフ周波数は約５ＭＨｚから約１０ＭＨｚの範囲内である。

［００６２］図５Ａ、図５Ｂ、図５Ｃ、及び図５Ｄは、それぞれ、出力波形（すなわち、調整波形）１４４_１Ａ、１４４_１Ｂ、１４４_２、及び１４４_３を示す。図５Ａ、図５Ｂ、図５Ｃ、及び図５Ｄに示される出力波形は、電圧オフセットの上に、周期「Ｔ_{ｃｙｃｌｅ}」（例えば、２．５マイクロ秒）で繰り返される短パルスの一連の周期を含む。１つのプラズマ処理例では、後述するように、短パルスは、周期「Ｔ_{ｃｙｃｌｅ}」の約１０％しか形成しない。

［００６３］以上で簡単に説明し、図５Ａに示すように、出力波形１４４_１Ａが、収集チャネル１２２１によって分析されて、パルスの１サイクルの期間（Ｔ_{ｃｙｃｌｅ}）、パルスの立ち上がり時間（Ｔ_ｒｉｓｅ）、パルスの立ち下がり時間（Ｔ_ｆａｌｌ）、及び基準電圧からのパルスのＤＣ電圧オフセット（例えば、ゼロボルト）のうちの１つ又は複数を含む波形特性が決定される。一実施形態では、発生器連結アセンブリ１３３のバイアス電極８０４（図８Ａ）側に連結される入力チャネル１１０_１の調整回路１１１_１Ａは、出力波形１４４_１Ａを形成するために使用される分圧器１１２のみを含む。この構成では、ローパスフィルタ１１４がないため、パルスタイミング特性（例えば、周期、立ち上がり時間、立ち下がり時間等）の正確な決定を達成することができる。さらに、幾つかの実施形態では、バイアス電極８０４（図８Ａ）及びＨＶＭ８１６（図８Ｂ）の高ＤＣ電圧電源Ｖ_ＨＶＭを使用することによって基板に印加されるチャッキング力は、バイアス電極８０４（図８Ａ）上のＤＣ電圧と基板８０３上のＤＣ電圧との間の差を測定することによって決定することができる。

［００６４］さらに、図５Ｂに図示されるように、出力波形１４４_１Ｂが、収集チャネル１２２_１によって分析され、パルスの振幅「Ａｍｐｌ」、パルス幅「Ｗ」、及びＤＣ電圧オフセットを含む波形特性が決定され得る。決定されたパルス幅「Ｗ」は、半値全幅と均等であり得る。一実施形態では、発生器連結アセンブリ１３３の発生器側に連結された入力チャネル１１０_１の入力端を有する入力チャネル１１０_１の調整回路１１１_１Ｂは、出力波形１４４_１Ｂを形成するために使用される、分圧器１１２及びローパスフィルタ１１４を含む。この構成では、シース電圧（Ｖ_ｓｈ）（図１０Ｂ）及びイオンエネルギー（Ｅｉ）の決定は、スケーリングファクタ（α）を事前に決定することにより、プラズマ処理中に達成することができる。ここで、

である。さらに、幾つかの実施形態では、基板に印加されるチャッキング力は、バイアス電極８０４（図８Ａ）上のＤＣ電圧と基板８０３上のＤＣ電圧との間の差を測定することによって決定することができる。さらに、パルス波形のイオン電流位相内で生成されるイオン電流（Ｉ_ｉｏｎ）の特性を決定することができる。これについては、後述する。

［００６５］図５Ｃに図示されるように、出力波形１４４_２は、収集チャネル１２２_２によって分析され、イオン電流オフセットを含む波形特性が決定され得る。一実施形態では、入力端が電流モニタ１３４（図１Ｂ及び図９Ｂ）に連結された入力チャネル１１０_２の調整回路１１１_２は、分圧器１１２及びローパスフィルタ１１４を含み、これらを使用して、出力波形１４４_２が形成される。この構成では、イオン電流オフセットに関する情報の決定は、式Ｉ_ｉｏｎ＝（イオン電流オフセット）／ファクタを使用することによって、プラズマ処理中に達成することができる。ここで、「Ｉ_ｉｏｎ」はイオン電流であり、「ファクタ」は電流モニタ１３４のアンペアあたりのボルト出力特性である。

［００６６］加えて、又は代替的に、出力波形１４４_３（図５Ｄ）は、収集チャネル１２２_３によって分析され、プラズマ処理中の最大イオン電流を含む波形特性が決定され得る。一実施形態では、入力端がＰＶＷＧ１５０内の電流感知抵抗器１３９に連結された入力チャネル１１０_３の調整回路１１１_３は、出力波形１４４_３を形成するために使用されるローパスフィルタ１１４のみを含む。この構成では、分圧器１１２がないために、イオン電流（Ｉ_ｉｏｎ）の大きさの正確な決定が達成され得る。最大イオン電流「Ｍａｘ」の決定は、式Ｉ_ｉｏｎ＝（ＭＡｘ）／Ｒ_{ｓｅｎｓｅ}を使用することによって、プラズマ処理中に達成することができる。ここで、「Ｒ_{ｓｅｎｓｅ}」は、Ｒ_{ｓｅｎｓｅ}抵抗の値である。

［００６７］フィードバックプロセッサ１２５は、高速データ収集モジュール１２０から波形特性のうちの１つ又は複数に関する情報を受信し、対応する制御パラメータを生成することができる。フィードバックプロセッサ１２５は、制御パラメータをＰＶＷＧ１５０へと通信し、ＰＶＷＧ１５０は、受信した制御パラメータに基づいて、複合負荷１３０上に確立されたパルス状電圧波形を調整する。例えば、ＰＶＷＧ１５０は、受信した制御パラメータに基づいて、複合負荷１３０上に確立されたパルス状電圧波形の振幅及び／又は幅を増加させ得る。パルス状電圧波形を生成するために利用されるパラメータの調整により、基板処理中の処理チャンバ内の望ましくない変化又は処理変数ドリフトを緩和することができる。例えば、パルス状電圧波形の生成に利用されるパラメータを調整することにより、プラズマ処理中の基板におけるシース電圧及びイオンエネルギー分布関数に対する変化を緩和することができる。これについては、より詳細に後述する。シース電圧（Ｖ_ｓｈ）及びイオンエネルギー分布関数に対する変化は、負荷の変化、プラズマ密度のドリフト、チャンバ壁の状態の変化、基板温度の変化、並びに／又は化学的解離の程度及び状態の変化に応じて生じ得る。

［００６８］図１Ｂをさらに参照すると、ＰＶＷＧ１５０は、発生器連結アセンブリ１３３を介して、複合負荷１３０上にパルス状電圧波形を確立する。ＰＶＷＧ１５０は、データ収集モジュール１２０によって決定された波形特性（例えば、振幅、パルス幅、ＤＣオフセット、及びイオン電流）から導出される制御パラメータに基づいて、パルス状電圧波形を確立することができる。最も単純な事例では、データ収集モジュール１２０によって決定された波形特性をユーザに提供（例えば、コントローラ１２７のモニタに表示）することができ、ユーザは、次いで、ＰＶＷＧ１５０によって使用される制御パラメータを調整して、決定された波形特性に基づいて、ＰＶＷＧ１５０によって生成される１つ又は複数のパルス波形のパルス状波形特性を改善する。フィードバックプロセッサ１２５、コントローラ１２８、又は処理チャンバコントローラ１２６から制御パラメータを交互に受け取ってもよい。制御パラメータは、後続して生成される調整パルス電圧波形を形成するためにＰＶＷＧ１５０によって使用される情報を含み得、制御パラメータは、第１の調整電圧波形の決定された１つ又は複数の波形特性がそれらの目標値又は限度に達したこと、ＤＣ充電電圧の最大限度に達したこと、最大電力限度に達したこと、アルゴリズム収束のための最大時間限度に達したこと、パルス幅の最大限度に達したこと、及びパルス幅の最小限度に達したことのうちの１つ又は複数を含み得るが、これらに限定されない。制御パラメータは、所定のレートでＰＶＷＧ１５０に通信され得る。所定のレートは、毎秒約１０回の送信であってもよい。代替的に、所定のレートは、毎秒１０回の送信よりも少なくてもよく、又は多くてもよい。

［００６９］加えて、又は代替的に、処理チャンバコントローラ１２６は、高速データ収集モジュール１２０から１つ又は複数の波形特性を受信し、次いで、対応する制御パラメータを生成することができる。処理チャンバコントローラ１２６は、制御パラメータをＰＶＷＧ１５０へと通信することができる。代替的に、処理チャンバコントローラ１２６が、制御パラメータをフィードバックプロセッサ１２５へと通信してもよく、フィードバックプロセッサ１２５が、制御パラメータをＰＶＷＧ１５０へと通信する。ＰＶＷＧ１５０は、決定された制御パラメータに基づいて、ＰＶＷＧ１５０によって出力された入力パルス状電圧波形１４０を調整する。ＰＶＷＧ１５０は、ＰＶＷＧ１５０によって出力されるパルス状電圧波形の振幅及び／又は幅を増加させることができる。さらに、処理チャンバコントローラ１２６は、目標振幅及びパルス幅、並びに制御パラメータのための値を、処理レシピごとに少なくとも１回提供するように構成され得る。さらに、高速データ収集モジュール１２０は、ある送信レートで、出力波形１４４の振幅、パルス幅、及びＤＣオフセットのうちの１つ又は複数を通信することができる。例えば、送信レートは、毎秒約１０回の送信であり得る。しかしながら、毎秒１０回の送信よりも多い又は少ない送信レートが利用されてもよい。

［００７０］さらに、又は代替的に、コントローラ１２８は、高速データ収集モジュール１２０から振幅、パルス幅、ＤＣオフセット、及びイオン電流のうちの１つ又は複数を受信し、次いで、対応する制御パラメータを生成することができる。代替的に、高速データ収集モジュール１２０は、処理された波形をコントローラ１２８へと通信することができ、コントローラ１２８は、波形から１つ又は複数の制御パラメータを決定することができる。コントローラ１２８は、制御パラメータをＰＶＷＧ１５０へと通信し、ＰＶＷＧ１５０は、決定された制御パラメータに基づいて、ＰＶＷＧ１５０によって出力されたパルス状電圧波形を調整する。代替的に、コントローラ１２８は、制御パラメータをフィードバックプロセッサ１２５へと通信し、フィードバックプロセッサ１２５は、ＰＶＷＧ１５０へと制御パラメータを送信し、ＰＶＷＧ１５０は、決定された制御パラメータに基づいて、ＰＶＷＧ１５０によって出力されるパルス状電圧波形を調整する。

［００７１］図６Ａ及び６Ｂは、調整回路及び高速データ収集モジュールを含むデータ収集システムの実施形態を用いて測定された、信号源１Ｂ（発生器連結アセンブリの発生器端部）から生じた、入力且つ調整（例えば、分割及びフィルタ処理）された電圧波形の１つの波形サイクルの一部の例を含む。この期間にわたって記録された波形の一部に含まれるデジタル情報をデータ収集コントローラ１２３によって分析して、振幅（Ａｍｐｌ）、半値全幅（Ｗ）、及びｏｆｆｓｅｔ等の電圧波形特性を決定することができる。具体的には、図６Ａは、入力パルス状電圧波形１４０_１Ｂ及び分割波形６１０の１つの波形サイクルの一部を示す。分割された波形は、入力パルス状電圧波形１４０_１Ｂを電圧分割することによって生成することができる。例えば、図１Ｂを参照すると、調整回路１１１_１Ｂの分圧器は、入力パルス状電圧波形１４０_１Ｂを分圧する。図６Ｂは、入力パルス状電圧波形１４０_１Ｂ及び出力波形１４４_１Ｂの１つの波形サイクルの一部を示す。出力波形１４４_１Ｂは、分割された波形６１０をローパスフィルタリングすることによって生成され得る（図６Ａ）。様々な実施形態では、出力波形１４４_１Ｂが、データ収集コントローラ１２３によって分析され、１つ又は複数の波形特性が決定され得る。

［００７２］図７Ａは、入力パルス状電圧波形１４０_１Ｂの複数のサイクルを示す。より具体的には、図７Ａは、調整回路及び高速データ収集モジュールを含むデータ収集システムの実施形態を用いて測定された、信号源１Ｂ（発生器連結アセンブリの発生器端部）から生じた入力電圧波形の複数サイクル（パルス）の例を含む。図１Ｂに関して説明されるように、入力パルス状電圧波形１４０_１Ｂは、入力チャネル１１０_１Ｂによって受信され、収集チャネル１２０_１によって分析され、１つ又は複数の波形特性が決定され得る。この期間にわたって記録された波形に含まれるデジタル情報をデータ収集コントローラ１２３によって分析して、振幅（Ａｍｐｌ）、オフセット（ｏｆｆｓｅｔ）、パルス周期（Ｔ_Ｐ）、（パルス繰返し周波数（ｆ_Ｐ＝１／Ｔ_Ｐ）等の電圧波形特性を決定することができる。

［００７３］図７Ｂは、入力パルス状電圧波形１４０_１Ｂの複数のバースト７１０を示す。各バースト７１０は、オン時間７２０及びオフ時間７３２を含むバースト期間を有する。さらに、入力パルス状電圧波形１４０_１Ｂの周波数は、バースト周期に基づき、バーストデューティサイクルは、オン時間７２０及びバースト周期に基づいている。より具体的には、図７Ｂは、調整回路及び高速データ収集モジュールを含むデータ収集システムの実施形態を用いて測定された、信号源１Ｂ（発生器連結アセンブリの発生器端部）から生じる入力パルス状電圧波形の複数バースト（それぞれ複数の波形サイクルを含む）の例を含む。この期間にわたって記録された波形に含まれるデジタル情報をデータ収集コントローラによって分析して、オフセット（ｏｆｆｓｅｔ）、バースト周期（Ｔ_Ｂ＝Ｔ_ｏｎ＋Ｔ_ｏｆｆ）、バースト周波数（ｆ_Ｂ＝１／Ｔ_Ｂ）、及びバーストバーストデューティサイクル（Ｄｕｔｙ＝Ｔ_ｏｎ／Ｔ_Ｂ）等の電圧波形特性を決定することができる。

プラズマ処理チャンバの実施例
［００７４］図８Ａは、処理チャンバ８００の概略断面図であり、処理チャンバ８００内でプラズマ処理中に複合負荷１３０が形成される。一実施形態によれば、処理チャンバ８００は、本明細書で提案されるバイアススキームを実施するように構成されている。一実施形態では、処理チャンバは、反応性イオンエッチング（ＲＩＥ）プラズマチャンバなどのプラズマ処理チャンバである。他の幾つかの実施形態では、処理チャンバは、プラズマ強化堆積チャンバ（例えば、プラズマ化学気相堆積（ＰＥＣＶＤ）チャンバ、又はプラズマ強化原子層堆積（ＰＥＡＬＤ）チャンバ）である。幾つかの他の実施形態では、処理チャンバは、プラズマトリートメントチャンバ、又はプラズマベースのイオン注入チャンバ、例えばプラズマドーピング（ＰＬＡＤ）チャンバである。ここでは、処理チャンバは、高周波（ＲＦ）電源に電気的に連結された誘導連結プラズマ源（ＩＣＰ）を含む。幾つかの実施形態では、プラズマ源は、容量連結プラズマ（ＣＣＰ）源（例えば、基板支持体に対向する、処理空間内に配置された源電極であって、ＲＦ電源に電気的に連結された源電極）である。

［００７５］処理チャンバ８００は、チャンバリッド８２３、１つ又は複数の側壁８２２、及び処理空間８２６を画定するチャンバベース８２４を含むチャンバ本体８１３を特徴とする。チャンバリッド８２３を通して配置されるガス注入口８２８は、ガス注入口８２８と流体連通している処理ガス源８１９から処理空間８２６に１つ又は複数の処理ガスを供給するために使用される。ここでは、プラズマ発生器は、処理ガスからの処理プラズマ８０１を点火し且つ維持するように構成され、処理空間８２６の外側のチャンバリッド８２３に近接して配置された１つ又は複数の誘導コイル８１７を含む。１つ又は複数の誘導コイル８１７は、ＲＦ整合回路８３０を介してＲＦ電源８１８に電気的に連結される。プラズマ発生器は、処理ガス、並びに誘導コイル８１７及びＲＦ電源８１８によって発生する電磁場を用いて、処理プラズマ８０１を点火し且つ維持するために使用される。処理空間８２６は、真空排出口８２０を通して、１つ又は複数の専用真空ポンプに流体的に連結される。真空排出口８２０は、処理空間８２６を準大気状態に維持し、そこから処理ガス及び／又は他のガスを排気する。処理空間８２６内に配置される基板支持アセンブリ８３６は、チャンバベース８２４を貫通して密封的に延在する支持シャフト８３８上に配置される。

［００７６］基板８０３は、１つ又は複数の側壁８２２の開口（図示せず）を通して、処理空間８２６内にローディングされ、そこから取り除かれる。１つ又は複数の側壁８２２の開口は、基板８０３のプラズマ処理中に、ドア又はバルブ（図示せず）で密封される。ここで、リフトピンシステム（図示せず）を用いて、基板８０３が、ＥＳＣ基板支持体８０５の受容面へと移送され、該受容面から移送される。

［００７７］基板支持アセンブリ８３６は、支持ベース８０７、及び支持ベース８０７に熱的に連結され、支持ベース８０７上に配置されたＥＳＣ基板支持体８０５を含む。典型的には、支持ベース８０７を使用して、基板処理中、ＥＳＣ基板支持体８０５、及びＥＳＣ基板支持体８０５上に配置された基板８０３の温度を調節する。幾つかの実施形態では、支持ベース８０７は、内部に１つ又は複数の冷却チャネル（図示せず）が配置されており、冷却チャネルは、冷却剤源（図示せず）（例えば、比較的高い電気抵抗を有する冷媒源又は水源）に流体的に連結され、流体連通する。幾つかの実施形態では、ＥＳＣ基板支持体８０５は、ヒータ（図示せず）、例えば、その誘電体材料に埋め込まれた抵抗加熱素子を含む。ここで、支持ベース８０７は、耐食性金属（例えば、アルミニウム、アルミニウム合金、又はステンレス鋼）のような耐食性熱伝導材料で形成され、接着剤又は機械的手段によって基板支持体に連結される。典型的に、ＥＳＣ基板支持体８０５は、誘電材料（例えば、耐食性金属酸化物材料又は金属窒化物材料などのバルク焼結セラミック材料）から形成され、これは、例えば、酸化アルミニウム（Ａｌ_２Ｏ_３）、窒化アルミニウム（ＡｌＮ）、酸化チタン（ＴｉＯ）、窒化チタン（ＴｉＮ）、酸化イットリウム（Ｙ_２Ｏ_３）、これらの混合物、又はこれらの組合せである。本明細書の実施形態では、ＥＳＣ基板支持体８０５は、その誘電体材料に埋め込まれたバイアス電極８０４をさらに含む。ある構成では、バイアス電極８０４は、基板８０３をＥＳＣ基板支持体８０５の支持面に固定（チャック）し、本明細書に記載されたパルス状電圧バイアススキームを用いて、基板８０３を処理プラズマ８０１に対してバイアスするために使用されるチャッキングポールである。典型的には、バイアス電極８０４は、１つ又は複数の導電性部品（例えば、１つ又は複数の金属メッシュ、箔、プレート、又はこれらの組合せ）から形成される。ここで、バイアス電極８０４は、ＨＶＭ８１６に電気的に連結される。ＨＶＭ８１６は、同軸伝送線線８０６（例えば、同軸ケーブル）のような電気導体を用いて、約－５０００Ｖから約５０００Ｖの間のチャッキング電圧（例えば、静的ＤＣ電圧）をバイアス電極８０４に供給する。

［００７８］支持ベース８０７は、絶縁プレート８１１によってチャンバベース８２４から電気的に絶縁され、接地プレート８１２が絶縁プレート８１１とチャンバベース８２４との間に介在している。幾つかの実施形態では、処理チャンバ８００は、石英管８１０又はカラーをさらに含む。石英管８１０又はカラーは、基板支持アセンブリ８３６を取り囲み、ＥＳＣ基板支持体８０５及び／又は支持ベース８０７が、腐食性処理ガス若しくはプラズマ、洗浄ガス若しくはプラズマ、又はそれらの副産物と接触することを防止する。典型的には、石英管８１０、絶縁プレート８１１、及び接地プレートは、ライナ８０８によって外接される。ここでは、ＥＳＣ基板支持体８０５の基板受容面とほぼ同一平面上にあるプラズマスクリーン８０９は、ライナ８０８と１つ又は複数の側壁８２２との間の空間内にプラズマが形成されることを防止する。

［００７９］バイアス電極８０４は、ＥＳＣ基板支持体８０５の誘電体材料の層によって、ＥＳＣ基板支持体８０５の基板受容面、ひいては基板８０３から離隔されている。この構成では、バイアス電極８０４と誘電体材料の層とによって、平行プレート状の構造が形成される。該誘電体材料は、約５ｎＦから約５０ｎＦの間の実効キャパシタンスを有し得る。典型的には、誘電性材料の層は、約０．１ｍｍから約０．５ｍｍの間など、約０．１ｍｍから約１ｍｍの間（例えば、約０．３ｍｍ）の厚さを有する。ここで、バイアス電極８０４は、伝送線１３１内に配置される伝送線８０６などの外部導体を用いて、ＰＶＷＧ１５０に電気的に連結される。ＰＶＷＧ１５０及びその構成要素は、本開示の本文において以上で詳細に説明されている。幾つかの実施形態では、誘電体材料及び層の厚さは、誘電体材料の層のキャパシタンスＣ_ｅが、約５ｎＦから約５０ｎＦの間（例えば、約７から約１０ｎＦの間）であるように選択され得る。

［００８０］概して、処理チャンバ８００の処理空間８２６内の中立充填圧力（ｎｅｕｔｒａｌ ｆｉｌｌ ｐｒｅｓｓｕｒｅ）が低いと、その中に配置された表面間の熱伝導が悪くなり、例えば、ＥＳＣ基板支持体８０５の誘電体材料とＥＳＣ基板支持体８０５の基板受容面に配置された基板８０３との間の熱伝導が悪くなって、ＥＳＣ基板支持体８０５が基板８０３を加熱又は冷却する効果が低下する。したがって、幾つかのプロセスでは、熱伝導性の不活性熱伝達ガス、典型的にはヘリウムが、基板８０３の非デバイス側表面とＥＳＣ基板支持体８０５の基板受容面との間にある空間（図示せず）に導入され、これらの面の間の熱伝達を改善する。熱伝達ガス源（図示せず）によって供給される熱伝達ガスは、ガス連通路（図示せず）を通って背面空間へと流れる。ガス連通路は、支持ベース８０７を通して、さらにＥＳＣ基板支持体８０５を通して配置される。

［００８１］処理チャンバ８００は、処理チャンバコントローラ１２６をさらに含む。ここでのコントローラ１２６は、中央処理装置（ＣＰＵ）８３３、メモリ８３４、及び支持回路８３５を含む。処理チャンバコントローラ１２６を使用して、基板８０３を処理するために用いられるプロセスシーケンス（本明細書に記載された基板バイアス方法を含む）を制御する。ＣＰＵ８３３は、処理チャンバと関連するサブプロセッサを制御するための、産業環境で使用するように構成された汎用コンピュータプロセッサである。本明細書に記載されたメモリ８３４は、ランダムアクセスメモリ、読み出し専用メモリ、フロッピー若しくはハードディスクドライブ、又はローカル若しくはリモートの他の適切な形態のデジタルストレージを含み得る。支持回路８３５は、従来からＣＰＵ８３３に連結されており、キャッシュ、クロック回路、入出力サブシステム、電源等、及びこれらの組み合わせを備える。ソフトウェア命令（プログラム）及びデータは、ＣＰＵ８３３内のプロセッサに命令するために、メモリ８３４内に符号化且つ記憶され得る。処理チャンバコントローラ１２６内のＣＰＵ８３３によって読み取り可能なソフトウェアプログラム（又はコンピュータ命令）は、どのタスクが処理チャンバ８００内の構成要素によって実行可能であるかを決定する。好ましくは、処理チャンバコントローラ１２６内のＣＰＵ８３３によって読み取り可能なプログラムは、コードを含み、該コードは、プロセッサ（ＣＰＵ８３３）によって実行されると、本明細書に記載された電極バイアススキームのモニタリング及び実行に関するタスクを実行する。プログラムは、命令を含んでおり、該命令を用いて、処理チャンバ８００内の様々なハードウェア及び電気構成要素を制御して、本明細書に記載された電極バイアススキームを実施するために使用される様々なプロセスタスク及び様々なプロセスシーケンスを実行する。

［００８２］ＰＶＷＧ１５０は、バイアス電極８０４の使用によって形成されるパルス状電圧波形を負荷（例えば、複合負荷１３０）上に確立する。ＰＶＷＧ１５０は、図８Ａ及び図８Ｂに概略的に示されたナノ秒パルス発生器８１４及び電流リターン出力段８１５を含む。ナノ秒パルス発生器８１４は、所定の速度で内部スイッチを繰り返し開閉することによって、所定の長さの、規則的に繰り返される時間間隔の間、その出力（すなわち、接地への出力）にわたって、所定の実質的に一定の正の電圧を維持する。図８Ａは、ナノ秒パルス発生器８１４の簡略化された、機能的に等価な概略図を示す。図８Ａでは、ナノ秒パルス発生器８１４は、最小限の組み合わせの構成要素に減らされており、これらの構成要素は、バイアス電極８０４で所望のパルス状電圧波形を確立するにあたってその役割を理解するのに重要である。これらの構成要素には、概して、とりわけ、内部電圧源、高反復率スイッチ、及び還流ダイオードを含む。実際のナノ秒パルス発生器は、任意の数の内部構成要素を含み得、図８Ａの回路よりも複雑な電気回路に基づき得ることを理解されたい。その代わり、図８Ａの概略図は、ナノ秒パルス発生器８１４及びその電気回路の構成要素の機能的に等価な図のみを、動作の基本原理、処理空間内のプラズマとの相互作用、及びバイアス電極８０４においてパルス状電圧波形（例えば、入力パルス状電圧波形１４０）を確立する際の役割を説明するのに必要とされる程度に提供している。図８Ａに示される概略図から判断することができるように、スイッチＳ１が開（オフ）位置から閉（オン）位置に移動すると、ナノ秒パルス発生器の出力部が、実質的に一定の出力電圧を発生させるその内部電圧源に接続される。１つ又は複数の実施形態では、異なるスナバ回路（ｓｎｕｂｂｅｒ ｃｉｒｃｕｉｔ）と置換も可能な還流ダイオードの目的は、スイッチＳ１の開放によって生じ得る電圧スパイクを抑制すること、又は「スナッブ（止める）」することであり、この後、誘導性素子に蓄積される磁気エネルギーが急速に放出される。これらの誘導性素子には、（Ａ）組み合わされたインダクタンスＬ_{ｔｒａｎｓｍ}を有する伝送線８０６のような外部電気導体、及び（Ｂ）ナノ秒パルス発生器８１４及び電流リターン出力段８１５を組み合わされたインダクタンスＬ_{ｉｎｔｅｒｎａｌ}と接続する内部電気導体を含む、ＰＶＷＧ１５０の構成要素が含まれる。ナノ秒パルス発生器８１４は、主に、電荷注入器（電流源）として使用され、定電圧源としては使用されないことがある。したがって、スイッチが閉（オン）位置にあるときでも、出力電圧は時間が経つと変化し得るので、出力電圧の安定性に厳しい要件を課す必要はない。さらに、幾つかの構成では、ナノ秒パルス発生器８１４は、１つの方向に電流を流すのみ（例えば、出力は、キャパシタを充電することができるが、放電することはできない）なので、基本的に、ソーシングであるが、シンキングサプライ（ｓｉｎｋｉｎｇ ｓｕｐｐｌｙ）ではない。加えて、スイッチが開（Ｏｆｆ）位置にあるとき、ナノ秒パルス発生器の出力部を流れる電圧Ｖ_０は、内部電圧源によって制御されず、代わりに、その内部構成要素と他の回路要素との相互作用によって決定される。

［００８３］電流リターン出力段８１５は、一端８１５Ｂが接地に接続され、他端８１５Ａが、内部電気導体を介してナノ秒パルス発生器の正の出力部に接続され、それと同時に、発生器連結アセンブリ１３３の一方の側に連結された外部電気導体に接続される（図１Ｂ）。電流リターン出力段８１５は、抵抗器、直列に接続された抵抗器とインダクタ、スイッチ、又は接地に向かう正の電流の流れを可能にする、より複雑な組合せの電気素子（並列キャパシタを含む）から構成されてもよい。

［００８４］伝送線１３１は、ＰＶＷＧ１５０の出力部をチャッキングポール（例えば、バイアス電極８０４）に電気的に接続する。ＰＶＷＧ１５０の出力部は端８１５Ａであり、ナノ秒パルス発生器８１４の出力部は、内部電気導体を介して電流リターン出力段８１５に接続される。発生器連結アセンブリ１３３のバイアス電極側及びバイアス電極８０４に接続される伝送線１３１の電気導体は、（ａ）インダクタンスＬ_{ｒｉｇｉｄ}を有する剛性同軸伝送線と直列の、インダクタンスＬ_ｆｌｅｘを有する可撓性同軸ケーブルを含み得る同軸伝送線８０６、（ｂ）絶縁性高圧耐コロナフックアップ線、（ｃ）裸線、（ｄ）金属棒、（ｅ）電気コネクタ、又は（ａ）～（ｅ）の電気素子の任意の組み合わせを含み得る。内部電気導体は、外部電気導体と同じ基本素子を含み得ることに留意されたい。

［００８５］バイアス電極８０４は、通常、静電チャックに埋め込まれ、且つ誘電体材料の薄い層によってプラズマから分離された金属板である。チャッキングポールは、静電チャック部分（すなわち、ＥＳＣ基板支持体８０５）内に埋め込まれたバイアス電極８０４であり得る。伝送線８０６のような外部導体、及びバイアス電極８０４は、接地に対する幾らかの組み合わせ浮遊キャパシタンスＣ_ｓを有する。

［００８６］図８Ｂは、処理空間内のプラズマを含む、本明細書で提案されるパルス状電圧バイアススキームの、機能的に等価で単純化された電気回路８４０を示す。これらの回路は、パルス状電圧波形発生器（例えば、ＰＶＷＧ１５０）と処理チャンバ８００との相互作用の主な態様をモデル化するために使用され、バイアス電極（例えば、バイアス電極８０４）においてパルス状電圧波形を確立するにあたっての、動作の基本原理及びパルス状電圧波形発生器の役割を説明し、パルス状電圧波形の種々の位相の間に起こる付帯的な物理現象を説明し、パルス状電圧バイアススキームの動作の基本原理を概して説明する。明確にするために、以下の定義が、本開示全体にわたって使用される。（１）基準が指定されない限り、すべての電位は接地を基準とする。（２）任意の物理点（基板又はバイアス電極等）における電圧は、接地に対するこの物理点の電位（ゼロ電位点）として同様に定義される。（３）カソードシースは、プラズマに対する負の基板電位に対応する電子反発性イオン加速シースであると示唆される。（４）シース電圧（「シース電圧降下」とも呼ばれる）Ｖ_ｓｈは、プラズマと隣接する面（例えば、基板又はチャンバ壁の面）との間の電位差の絶対値として定義される。（５）基板電位は、プラズマに面する基板表面における電位である。

［００８７］最初に、静電チャック内の誘電体層、及びその表面に配置された処理済の基板（例えば、＞１０ｎＦの静電容量を有する０．３～０．８ｍｍ厚のドープされたシリコンスラブ）は、チャッキングポール（例えば、バイアス電極８０４）をプラズマから分離し、図８Ｂの回路では、キャパシタンスＣ_ｅ（例えば、～７から１０ｎＦ）を有する単一チャックキャパシタ８４３（実際には、直列接続された２つのキャパシタである）によって表されている。言い換えれば、基板（典型的に、半導体及び／又は誘電体材料の薄い層から作られる）は、電気的にＥＳＣ誘電体層の一部であると見なしてもよく、チャックキャパシタンスＣ_ｅ（すなわち、アイテム８４３）を参照するときはいつでも、Ｃ_ｅは、ＥＳＣと基板（すなわち、Ｃ_ｗ）との組み合わされた直列キャパシタンス（すなわち、Ｃ_ＥＳＣ（～誘電体層キャパシタンス）であると示唆される。基板キャパシタンスＣ_ｗは、典型的に非常に大きく（＞１０ｎＦ）、又は基板は、導電性（無限容量）であり得るので、直列キャパシタンスは、主に実際のＣ_ＥＳＣによって決定される。

［００８８］第２に、バイアス電極８０４、ＰＶＷＧ１５０、及びバイアス電極８０４をＰＶＷＧ１５０と接続する外部電気導体（例えば、伝送線１３１）は、（Ａ）キャパシタンスＣ_ｓ（例えば、～５００ｐＦ）を有する単一浮遊キャパシタ８４２によって表される、接地に対する幾らかの組み合わせ浮遊キャパシタンス、並びに（Ｂ）幾つかのインダクタンスであって、ＰＶＷＧ１５０の内部電気導体と他の構成要素のためのインダクタＬ_{ｉｎｔｅｒｎａｌ}、及び伝送線８０６のような外部電気導体のためのインダクタンスＬ_{ｉｎｔｅｒｃｏｎｎｅｃｔ}とＬ_{ｅｘｔｅｒｎａｌ}（すなわち、アイテム８４５Ａ及び８４５Ｂ）によって表される、幾つかのインダクタンスを有する。電流リターン出力段８１５は、回路８４０において、抵抗器Ｒ_ｒｏｓ（例えば、～１５０オーム）及びインダクタＬ_ＲＯＳによって表され、これは、任意選択的にスイッチＳ２も含んでもよい。

［００８９］図８Ｂに示されるように、ＰＶＷＧ１５０は、バイパス抵抗器Ｒ_{ｂｙｐａｓｓ}、及び電流リターン出力段８１５と並列に接続される電流感知回路８２１を含み得る。電流感知回路８２１は、電流感知抵抗器Ｒ_{ｓｅｎｓｅ}（すなわち、アイテム１３９）、及びパルスの１つ又は複数の位相の間に電流リターン出力段８１５を流れる電流を感知するように使用され得るスイッチＳ３を含む。

［００９０］第３に、処理空間内のプラズマ全体を３つの直列素子として表す標準型電気プラズマモデルを利用することができる。例えば、基板に隣接する電子反発性カソードシース８４４（「プラズマシース」又は単に「シース」とも呼ぶこともある）である。カソードシースは、図８Ｂでは、従来型の３部構成の回路素子によって表され、（ａ）開いたときにシースの崩壊を表すダイオードＤ_ＳＨ、（ｂ）シースの存在下で基板に流れるイオン電流を表す電流源Ｉ_ｉ（例えば、～０．５から５Ａ）、（ｃ）イオン加速及びエッチングが生じるバイアスサイクルの主要期間（～９０％）、すなわち、イオン電流相（例えば、短パルスが供給された後の相）のためのシースを表すキャパシタＣ_ＳＨ（例えば、高アスペクト比用途の場合、～１００から３００ｐＦ）を含む。

［００９１］バルクプラズマ８４６は、図８Ｂでは、～５から１０オームの単一抵抗器によって表される。チャンバ壁で形成される電子反発性壁シースは、図８Ｂでは、３部構成の回路素子によって表され、（ａ）ダイオードＤ_Ｗ、（ｂ）壁へのイオン電流を表す電流源Ｉ_ｉｗ（例えば、～５から１０Ａ）、及び（ｃ）キャパシタＣ_Ｗ（例えば、～５から１０ｎＦ）であって、電子反発性カソードシースがなく、壁シースキャパシタが、ナノ秒パルス発生器によってＥＳＣを通して押し出される大電流によって充電されているときの、主にＥＳＣ再充電相中の壁シースを表す、キャパシタＣ_Ｗを含む。カソードシースは、（高電圧のために）壁シースよりもはるかに厚く、壁の全面積は基板の面積よりもはるかに大きいので、Ｃ_Ｗ≫Ｃ_ＳＨであると推定される。接地された金属壁の内部表面は、誘電体材料の薄い層でコーティングされていると考えられ、これは、図８Ｂでは大きなキャパシタＣ_ｃｏａｔ（例えば、～３００から１０００ｎＦ）によって表される。

［００９２］幾つかの実施形態では、図８Ａ及び図８Ｂに示されるように、システムは、高電圧モジュール（ＨＶＭ：ｈｉｇｈ－ｖｏｌｔａｇｅ ｍｏｄｕｌｅ）８１６を含む。ＨＶＭ８１６は、図８Ａに示されるように、基板をＥＳＣ基板支持体の基板受容面へ「電気的にクランプ」するようなチャッキングに使用される。基板をチャッキングすることにより、基板受容面と基板の非デバイス側との間の間隙をヘリウムガス（Ｈｅ）で充填することが可能となり、これは、両者の間に良好な熱接触をもたらし、ＥＳＣ基板支持体の温度を調節することで基板温度制御を可能にするために行われる。ＨＶＭによって発生したＤＣチャッキング電圧と、バイアス電極８０４においてＰＶＷＧ１５０によって発生したパルス状電圧とを組み合わせた結果、ＤＣチャッキング電圧に等しいパルス状電圧波形の追加の電圧オフセットが生じる。適切に大きな阻止キャパシタＣ_ｈｖｍ及びＲ_ｈｖｍ２を選択することによって、ＨＶＭ８１６がＰＶＷＧ１５０の動作に与える影響を取るに足らない程度にすることができる。抵抗器Ｒ_ｈｖｍ２は、ＨＶＭ８１６を伝送線１３１内のある点に接続する構成要素内に配置された抵抗器を概略的に示す。単純化された電気回路８４０内の阻止Ｃ_ｈｖｍの主な機能は、ＰＶＷＧ１５０をＤＣ電源Ｖ_ｈｖｍによって発生したＨＶＭ ＤＣ電圧から保護することであり、これにより、ＨＶＭ ＤＣ電圧はＣ_ｈｖｍにわたって降下し、ＰＶＷＧ１５０の出力を乱さない。ＨＶＭ ＤＣ電圧のみを阻止しながらも、パルス状バイアス発生器の高周波出力電圧に何ら負荷を与えないように、Ｃ_ｈｖｍの値が選択される。十分に大きなＣ_ｈｖｍ（例えば、４０から８０ｎＦ）を選択することによって、Ｃ_ｈｖｍは、例えば、システム内の任意の他の関連するキャパシタンスよりもはるかに大きく、この素子にわたる電圧降下が、他の関連するキャパシタ（例えば、チャックキャパシタンスＣ_ｅやシースキャパシタンスＣ_ＳＨ）にわたる電圧降下と比べて非常に小さいという点で、４００ｋＨｚ信号に対してほぼ透過的である。その代わり、阻止抵抗器Ｒ_ｈｖｍ２の目的は、高周波パルス状バイアス発生器の電圧を阻止し、それがＨＶＭ ＤＣ電圧供給部内に誘起する電流を最小源にすることである。この阻止抵抗器Ｒ_ｈｖｍ２は、それを流れる電流を効率的に最小化するのに十分な大きさでなければならない。例えば、パルス状バイアス発生器からＨＶＭ内への４００ｋＨｚ電流を取るに足らない程度にするには、Ｒ_ｈｖｍ２＞１メガオームが、典型的に十分な大きさである。結果として生じる、およそ０．５から１ｍＡの平均誘起電流は、ＨＶＭ電源の典型的な限度（約５ｍＡのＤＣ電流）よりもはるかに小さい。Ｃ_ｈｖｍ１及びＲ_ｈｖｍ１、並びにＲ_ｈｖｍ２は、共に、パルス状電圧のための電流抑制／フィルタリング回路を形成し、その結果、パルス状電圧が、ＨＶＭ８１６を通して電流を誘起しない。

［００９３］幾つかの実施形態では、フィードバックループ１００は、ＰＶＷＧ１５０内の１つ又は複数の点に連結され、又はＰＶＷＧ１５０と、発生器連結アセンブリ１３３内に配置された阻止キャパシタＣ_ｈｖｍとの間に配置される電気導体に沿って連結される。例えば、フィードバックループ１００の１つ又は複数の入力チャネル１１０は、ＰＶＷＧ１５０と阻止キャパシタＣ_ｈｖｍとの間に配置された電気導体に沿った１つ又は複数の点への接続を介して連結される。さらに、幾つかの実施形態では、入力チャネル１１０のうちの１つ又は複数は、阻止キャパシタＣ_ｈｖｍと処理チャンバ８００内のバイアス電極８０４との間に配置された電気導体に沿った１つ又は複数の点への接続を介して電気的に連結される。例えば、１つ又は複数の入力チャネル１１０は、阻止キャパシタＣ_ｈｖｍと処理チャンバ８００内のバイアス電極８０４との間に配置された電気導体に沿った１つ又は複数の点に電気的に連結される。代替的に、他の実施形態では、入力チャネル１１０のうちの１つ又は複数は、阻止キャパシタＣ_ｈｖｍの両側に配置された電気導体に沿った１つ又は複数の点に連結される。例えば、第１の１つ又は複数の入力チャネル１１０は、ＰＶＷＧ１５０と阻止キャパシタＣ_ｈｖｍとの間に配置された電気導体に沿った点に電気的に連結され、第２の１つ又は入力チャネル１１０は、阻止キャパシタＣ_ｈｖｍと処理チャンバ８００内のバイアス電極８０４との間に配置された電気導体に沿った点に連結される。

パルス波形の例
［００９４］図９Ａは、バイアス電極８０４において確立されたパルス状電圧波形９５０の一例を示す。図９Ａに示されるパルス状電圧波形９５０は、図９Ｂに示される基板電圧波形９５１をもたらし、したがって、プラズマ処理中、基板処理時間の約９０％にわたってシース電圧をほぼ一定に維持することを可能ならしめ得る。図９Ａ及び図９Ｂに示されるパルス状電圧波形９５０及び９５１は、概して、図８Ｂに示される簡略化された電気回路８４０から発生し得る波形に基づく。図９Ａ及び図９Ｂに示される波形は、基板のプラズマ処理中に使用され得る、本明細書に記載された方法のうちの１つで使用され得るパルス状電圧波形の簡略化された概略図を示すことのみを意図している。ＰＶＷＧ１５０によって発生する実際の波形は、かなり複雑であり、図９Ａ及び図９Ｂには示されていない多数の微小スケールの特徴（例えば、誘導性素子の存在によって引き起こされる高周波振動）を含み得る。しかしながら、幾つかの種類の微小スケールの特徴の例は、図６Ａ及び６Ｂ、並びに７Ａ及び７Ｂで確認することができる。しかしながら、本明細書で提案されるパルス状電圧バイアススキーム及び制御方法によって発生する実際のパルス状電圧波形の概略形状を決定する基礎となる物理現象を理解するためには、これらの微小スケールの特徴は必須ではない。

［００９５］図９Ａでは、パルス状電圧波形９５０は、電圧オフセットの上に、周期Ｔ（例えば、２．５マイクロ秒）で繰り返される短い正の一連の周期を含む。各周期（繰り返し周期）内の波形には、以下が含まれる。

［００９６］（１）システムの浮遊キャパシタを充電し、カソードシースを崩壊させるための正電圧の跳ね上がり（すなわち、シース崩壊相９６１）。シース崩壊相９６１の間、シースキャパシタＣ_ＳＨは放電され、基板電位が、（図９Ｂに図示されるように）局所プラズマ電位のレベルにもっていかれる。シース崩壊相９６１は、ＥＳＣ再充電相９６２の間にプラズマから供給される電子によってチャックキャパシタＣ_ｅの急速な再充電を可能にする。スイッチＳ１（図８Ｂ参照）は閉じて、相９６１の期間、閉（オン）位置に留まり、これにより、ＰＶＷＧ１５０などのナノ秒パルス発生器が、その出力にわたって実質的に一定の正の電圧を維持し、システムに電流を供給することを可能になる。相９６１の期間Ｔ１は、イオン電流相９６４の期間Ｔ４（以下で説明する）又は全体の周期Ｔよりもはるかに短く、典型的には、およそ数十ナノ秒（例えば、２０から５０ナノ秒）である。これは、相９６１の間のプラズマ電流が電子によって運ばれるためである。すなわち、電子雲が、基板に向かって移動し、イオン空間電荷を徐々に掃引するために、シース電圧降下がなくなる。２つの種の間の非常に大きな質量比のゆえに、電子速度はイオン速度よりもはるかに大きい。

［００９７］（２）イオン電流相９６４の間に基板表面に蓄積された全電荷に等しい値及び逆極性の電荷を急速に注入することによって、ＥＳＣ再充電相９６２の間に、チャックキャパシタＣ_ｅを再充電すること（以下で説明する）。相９６１の間と同様に、ＰＶＷＧ１５０は、その出力にわたって実質的に一定の正の電圧を維持する（スイッチＳ１は、「オン」位置に留まる）。相９６１と同様に、相９６２の期間Ｔ２は、イオン電流相９６４の期間Ｔ４（以下で説明する）又は全体の周期Ｔよりもはるかに短く、典型的には、およそ数十ナノ秒（例えば、３０から８０ナノ秒）である。これは、相９６２の間のプラズマ電流も電子によって運ばれるためである。すなわち、カソードシースがない場合、電子が基板に到達し、表面電荷を蓄積し、ひいては、キャパシタＣ_ｅを充電する。

［００９８］（３）処理チャンバの浮遊キャパシタを放電し、シースを再形成し、シース形成相９６３の間のシース電圧（Ｖ_ＳＨ）の値を設定するための負の電圧の跳ね上がり（Ｖ_ＯＵＴ）。図８ＢのスイッチＳ１は、シース形成相９６３の開始時に開き、誘起性素子は、その蓄積された磁気エネルギーを、チャックキャパシタＣ_ｅ及び浮遊キャパシタＣ_ｓへと急速に（例えば、約１０ナノ秒以内に）放出する。誘導性素子は、インダクタンスＬ_{ｉｎｔｅｒｎａｌ}によって表されるＰＶＷＧ１５０の内部構成要素（例えば、内部導体）、並びに回路８４０内のインダクタンスＬ_{ｉｎｔｅｒｃｏｎｎｅｃｔ}及びＬ_{ｅｘｔｅｒｎａｌ}によって表される外部導体（例えば、伝送線８０６）を含み得る。磁気エネルギーを解放している間、対応する電流は、環流ダイオード（ｆｌｙｂａｃｋ ｄｉｏｄｅ）、又は可能な電圧スパイクを抑制（又は「スナッビング（止める）」）する類似の機能を備えた異なるスナバ回路（ｓｎｕｂｂｅｒ ｃｉｒｃｕｉｔ）を通って流れる。ここで、環流ダイオード（又は、可能な電圧スパイクを「スナッビング」する類似の機能を有する異なる構成要素）がないと、磁気エネルギーを抵抗電流－リターン出力段を通して解放する必要があり、その結果、ほぼゼロの値に収束する代わりに、数ナノ秒間、Ｒ１にわたって非現実的に大きな負電圧（例えば、パルス状バイアス発生器２４０の内部構成要素を損傷する可能性がある－２０ｋＶ）が生じることに留意されたい。磁気エネルギーが解放され、インダクタンスＬ_{ｉｎｔｅｒｃｏｎｎｅｃｔ}及びＬ_{ｅｘｔｅｒｎａｌ}（並びにＬ_{ｉｎｔｅｒｎａｌ}）を通る電流がゼロに降下すると、それは方向を反転させ、プラズマ及び浮遊キャパシタから、電流－リターン出力段を通して接地へと流れ（環流ダイオードは、逆バイアスされ、それ自体を通る電流の流れを遮断する）、ひいては、浮遊キャパシタＣ_ｓを放電し、シースキャパシタＣ_ｓｈを充電する（すなわち、シースを再形成する）。シース形成の開始（Ｃ_ｓｈの充電）は、図９Ｂでは、基板電位が局所プラズマ電位未満に低下し始める点として明確に識別することができる。相９６１と同様に、相９６３の期間Ｔ３は、イオン電流相９６４（以下で説明する）の期間Ｔ４よりも、又は全周期Ｔよりもはるかに短く、典型的にはおよそ１００から３００ナノ秒である。これは、相９６３の間のプラズマ電流が、同様に電子によって運ばれるからである。すなわち、電子雲が、基板から離れて移動し、徐々にイオン空間電荷を露出させ、ひいては、シースを形成し、シース電圧降下を生じさせる。（１）Ｔ３は、主に浮遊キャパシタンスと、電流－リターン出力段を含む素子（例えば、抵抗器）の値によって決まることと、（２）負電圧の跳ね上がりＶ_ＯＵＴ及び確立されたシース電圧Ｖ_ＳＨは、Ｖ_ｍ（相９６１～９６２の間のナノ秒パルス発生器出力電圧の大きさ）、及び全パルス幅、Ｔ_ｔｏｔ＝Ｔ_ｒｉｓｅ＋Ｔｐ＝Ｔ_１＋Ｔ_２によって決まることに留意されたい。

［００９９］（４）ＰＶＷＧ１５０が、同様に、その出力にわたって正の電圧を維持せず（スイッチＳ１がオフ位置に留まる）、イオン電流が、電流－リターン出力段を通ってプラズマから接地へと流れる期間Ｔ４を有する長い（サイクル期間Ｔの約８５～９０％）イオン電流相９６４。イオン電流は、基板表面に正電荷の蓄積を生じさせ、シース及びチャックキャパシタを徐々に放電し、シース電圧降下をゆっくり減少させ、基板電位をゼロに近づける。これは、図９Ｂに示される基板電圧波形９５１における電圧ドループΔＶ_ＳＨをもたらす。発生するシース電圧ドループの故に、パルス状電圧波形９５０は、上記（１）～（３）で説明した次のサイクルに移る必要があり、この間に、ＰＶＷＧ１５０は、イオン電流相中に蓄積された電荷を除去（又は初期ＥＳＣ電荷を回復）し、所望のシース電圧Ｖ_ＳＨを再度確立する。電子反発性カソードシース及びバルクプラズマからの不平衡正味電流（イオン電流に等しい）があると必ず表面電荷及びシース電圧ドループが蓄積することに留意されたい。これは、電子を反発させて基板から離すシース電界の故に、バルクプラズマからのイオン電流が、バルクプラズマからの電子電流によって平衡化されないからである。したがって、表面電荷蓄積及び電圧ドループ発生は、最初から非ゼロシース電圧ドループが存在するシース形成相９６３の間にも起きる。

［００１００］上記（１）～（４）から分かるように、パルス状電圧波形（例えば、パルス状電圧波形９５０）の単一電圧パルスを構成する「電子電流」相９６１～９６３の組み合わされた期間は、約２００から４００ナノ秒であり、これは、約１０から１５％の比較的短いデューティサイクルに対応する。このパルス状電圧波形９５０の短いデューティサイクル特性は、すべてのプラズマにおいて典型的であるイオン対電子の大きな質量比の結果である。したがって、本明細書で説明するパルス状電圧バイアススキームでは、ＰＶＷＧ１５０は、各サイクルの短い時間の間だけプラズマと能動的に相互作用し、それにより、残りの時間にわたってカソードシースが自然に発達することが可能になる。基本的なプラズマ特性を効果的に使用することにより、このバイアススキームは、処理時間の最大９０％までほぼ一定のシース電圧を維持することを可能にし、単一ピークＩＥＤＦ（例えば、図９ＣのＩＥＤＦ９７０）をもたらす。逆に、従来のバイアススキームでは、印加されたＲＦ電圧が、ＲＦ期間全体を通してカソードシースを調節し、ひいては、全期間にわたってシース電圧ドループ過度に変化させ、結果的にデュアルピークＩＥＤＦがもたらされる。

［００１０１］本明細書に記載されたパルス状電圧バイアススキームは、図９Ｂに示す基板電圧波形９５１のような特定の基板電圧波形の維持を可能にし、これは、負電圧オフセット９７２の上の、短い正のパルス９７１の一連の周期であると説明することができる。各パルス（Ｔ５＝Ｔ１＋Ｔ２＋Ｔ３の全期間を有する）の間、基板電位は局所プラズマ電位に達し、シースは短時間崩壊する。しかしながら、各サイクル（サイクル期間Ｔを有する）の約９０％で、シース電圧ドループは、ほぼ一定のままであり、最も負の基板電位Ｖ_ＳＨ（図９Ｂ）の絶対値にほぼ等しく、したがって、基板表面における平均イオンエネルギーが決定される。バイアスサイクルのシース崩壊相９６１の間、ナノ秒パルス発生器（例えば、８１４）からの電流は、比Ｃ_ＳＨ／Ｃ_ｓにほぼ従って、並列接続された処理プラズマと浮遊キャパシタＣ_ｓとの間で分割され、あまり重要ではない。上記の理由により、また、Ｃ_ｗが概して非常に大きいため、相９６１の間に壁シースにわたって蓄積する電圧ドループは比較的小さい。その結果、壁シース電圧ドループと、壁誘電体コーティングにわたって予想される小さな電圧ドループとの和に等しい壁の近傍のプラズマ電位Ｖ_ｗは、ゼロに近いままである。したがって、壁の近傍のプラズマ電位と、バルクプラズマにわたる電圧ドループとの和に等しい局所（基板の近傍の）プラズマ電位Ｖ_ｐｌは、主に後者によって決定され、ゼロよりわずかに上の値に増加する。その代わり、ＥＳＣ再充電相９６２の間、電子反発性カソードシースは存在せず、壁シースキャパシタは、ＰＶＷＧ１５０によってＥＳＣを通して押し出される大電流によって、実質的な電圧（例えば、数百ボルト）に充電される。壁の近傍のプラズマ電位の増加と、（同じ大電流によって引き起こされた）バルクプラズマにわたる同等に大きな電圧ドループの存在とのゆえに、局所（基板の近傍の）プラズマ電位Ｖ_ｐｌ、及び基板電位Ｖ_ｓｕｂは、確立されたシース電圧Ｖ_ＳＨの約３分の１までの実質的な増加を経験する。最後に、シース形成相９６３の間、処理プラズマを通る電流は、再び（相９６１にように）Ｃ_ＳＨ／Ｃ_ｓ比によって決定され、バルクプラズマにわたって結果として生じる電圧降下と同様に、比較的小さい（また急速に減衰する）。したがって、局所的（基板の近傍の）プラズマ電位は、壁の近傍のプラズマ電位にほぼ等しいままであり、壁シースが主にイオン電流によってチャンバ壁に放電されるので、両者は、相９６３の終了時に近づくにつれてゼロに近い値に緩和する。相９６１～９６３の間の局所プラズマ電位の乱れの結果、確立されたシース電圧Ｖ_ＳＨは、相９６３の終了時の基板電圧波形９５１における全体的な負の跳ね上がりの～７５％のみを構成する。負の跳ね上がりＶ’_ＳＨは、（ほぼ無限のＣ_ｗとほぼゼロのＲ_ｐｌでのみ達成可能な）所与のＶ_ｍ及びＴ_ｔｏｔに対する最大シース電圧を定義し、パルス状電圧波形９５０、又はＶ’_ＳＨ～Ｖ_ＯＵＴにおける負の跳ね上がりに近い。後者の理由としては、相９６３の間、チャックキャパシタは、その初期電荷のわずかな部分（∝Ｃ_ＳＨ／Ｃ_ｅ≪１）のみをシースに伝達し、ひいては、電極と基板との間にほぼ一定の電位差を維持することが挙げられる。関係Ｖ_ＳＨ／Ｖ_ＯＵＴ～０．７５～０．８を実際に使用して、測定されたＶ_ＯＵＴからＶ_ＳＨを推定することができる。

［００１０２］本明細書及び以下でさらに説明されるように、本明細書で提供される開示の実施形態のうちの１つ又は複数では、フィードバックループ１００及びそれを使用する方法は、ＰＶＷＧ１５０の出力を検出且つ調整して、望ましい波形特性を有するパルス状電圧波形（例えば、パルス状電圧波形９５０及び／又は基板電圧波形９５１）を達成するために提供される。検出且つ調整され得る上述のパルス波形特性に加えて、さらに他のパルス波形特性を検出且つ調整することができ、他のパルス波形特性には、例えば、パルス相の１つ又は複数の間のパルス波形の形状又は勾配、相のうちの１つ又は複数の周期（例えば、Ｔ１、Ｔ２、Ｔ３、Ｔ４、及びＴ５）、及びパルス波形の他のフィーチャが含まれてもよい。

方法の実施例
［００１０３］図１０は、１つ又は複数の実施形態に係る、パルス状電圧波形を処理するための方法１０００のフロー図である。動作１０１０では、入力パルス状電圧波形１４０が、入力チャネル１１０内に見出された構成要素によって処理され、出力波形１４４が形成される。入力チャネル１１０の一構成では、入力パルス状電圧波形は、第１の分圧比を使用して分割され、第１の分割電圧波形が生成される。例えば、入力チャネル１１０_１が、入力パルス状電圧波形１４０_１Ｂを取得し、入力チャネル１１０_１の調整回路１１１_１Ｂの分圧器１１２が、入力パルス状電圧波形を受信し、第１の分割電圧波形を生成する。

［００１０４］動作１０２０では、分圧器１１２から来る分割電圧波形が、ローパスフィルタリングされ、フィルタリングされた電圧波形が生成される。一実施例では、入力チャネル１１０_１のローパスフィルタ１１４は、分圧器１１２から第１の分割電圧波形を受信し、フィルタリングされた電圧波形を生成し、次いで、出力波形１４４_１Ｂを形成する。動作１０２０は、任意選択であってもよく、方法１０００から除外されてもよい。さらに、方法１０００の幾つかの実施形態では、動作１０２０は、動作１０１０が省略されている間に実行されてもよい。

［００１０５］動作１０１０及び／又は１０２０が実行された後、且つ出力波形１４４_１Ｂが各入力チャネル１１０_１によって生成された後、動作１０３０が実行される。動作１０３０では、入力チャネル１１０_１などの各入力チャネルから受信され、そのそれぞれの収集チャネル１２２によって処理された１つ又は複数の波形特性が、データ収集コントローラ１２３で実行されるアルゴリズムによって決定される。例えば、収集チャネル１２２_１は、入力チャネル１１０_１から出力波形を受信し、アルゴリズムは、出力波形１４４_１Ｂから１つ又は複数の波形特性を決定する。

［００１０６］幾つかの実施形態では、動作１０３０の間、それぞれの入力チャネル１１０からの出力波形１４４が、対応する収集チャネル１２２にそれぞれ連結されたドライバ（図示せず）によって受信される。一実施例では、入力チャネル１１０_１からの出力波形１４４_１Ｂは、収集チャネル１２２_１のドライバによって受信される。ドライバを使用して、入力チャネル１１０から受信した出力波形を差動信号に変換する。この構成では、差動信号は、次いで、収集チャネル１２２に連結されているか又はその内部にあるＡＤＣ（図示せず）によって受信される。ＡＤＣは、差動信号をアナログ領域からデジタル領域へと変換し、ＡＤＣの出力デジタル信号が、収集チャネル１２２に連結されたプロセッサ１２１へと供給される。データ収集コントローラ１２３のプロセッサは、ＡＤＣから供給された出力デジタル信号を分析することによって、出力波形の１つ又は複数の波形特性を決定する。例えば、プロセッサ１２１は、出力デジタル信号を分析して、入力チャネル１１０から受信した出力波形１４４内のパルスの振幅、パルス幅、及びＤＣオフセットのうちの１つ又は複数を決定する。

［００１０７］動作１０３０は、対応する入力チャネルからある期間にわたって受信した測定値を組み合わせることをさらに含み得る。例えば、データ収集コントローラ１２３は、第１の期間にわたって収集チャネル１２２_１から「Ｚ」個のデジタル化波形を受信し得る。ここで、Ｚは、２以上に等しい整数である。第１の期間は、入力パルス状電圧波形の「Ｍ」回のサイクルに対応し得る。ここで、Ｍは、１以上に等しい整数である。収集チャネル１２２_１は、Ｚ個の出力波形を組み合わせることができる。例えば、収集チャネル１２２_１は、Ｚ個の出力波形に対応するデータを平均化し得る。

［００１０８］動作１０３０は、データ収集コントローラ１２３が、１）調整電圧波形の決定された１つ又は複数の波形特性に関する情報をコントローラ（例えば、フィードバックプロセッサ１２５のコントローラ）へと送信することと、２）収集チャネルによって生成された第２のデジタル化電圧波形に関する情報を第２のコントローラ（例えば、コントローラ１２６、１２７、１２８、又は１９１）へと送信すること、のうちの少なくとも１つを実行することをさらに含み得る。

［００１０９］動作１０４０では、１つ又は複数の入力チャネル１１０から受信した１つ又は複数の波形特性から１つ又は複数の制御パラメータが生成される。例えば、データ収集コントローラ１２３は、１つ又は複数の波形特性に対応する情報をフィードバックプロセッサ１２５へと送信し、フィードバックプロセッサ１２５は、１つ又は複数の波形特性から１つ又は複数の制御パラメータを生成する。以前の入力チャネルの構成例をまた参照すると、動作１０４０の一実施例では、プロセッサは、所望の動作１０１０から１０３０が実行された後、入力チャネル１１０_１、１１０_２、及び１１０_３から出力波形を受信し、収集チャネル１２２_１、１２２_２、及び１２２_３によってそれぞれ受信且つ処理された波形から導出された１つ又は複数の波形特性に対応する情報をフィードバックプロセッサ１２５へと送信する。次いで、フィードバックプロセッサ１２５は、１つ又は複数の受信した波形特性から１つ又は複数の制御パラメータを生成し得る。一実施形態では、１つ又は複数の制御パラメータは、フィードバックプロセッサ１２５のメモリ又はフィードバックプロセッサ１２５に連結されたメモリに記憶された、受信波形特性と目標波形特性との間の比較に基づいて、ＤＣ充電電圧を調整し、パルス幅を調整し、及びパルス状電圧波形の振幅を調整する指示を含み得る。記憶された目標波形特性は、事前の瞬間においてフィードバックループ１００によって生成された波形特性、ある期間にわたってフィードバックループ１００によって生成された一連の波形特性の平均、ユーザによって生成されメモリに入力された理想化された波形特性（例えば、モデルベースの波形特性）、又は他の望ましい手段によって生成された波形特性であってもよい。

［００１１０］代替的に又は追加的に、データ収集コントローラ１２３は、１つ又は複数の波形特性に対応する情報を別個のコントローラ（例えば、コントローラ１２７、コントローラ１２８、コントローラ１９１、及び／又は処理チャンバコントローラ１２６）に通信することができ、別個のコントローラは、１つ又は複数の波形特性から１つ又は複数の制御パラメータを生成する。同様に、一実施形態では、コントローラによって生成された１つ又は複数の制御パラメータは、例えば、パルス幅を調整するための指示を含み得、受信した波形特性とコントローラのメモリに記憶された目標波形特性との比較に基づいて、パルス状電圧波形の振幅を調整する。記憶された目標波形特性は、事前の瞬間においてフィードバックループ１００によって生成された波形特性、ある期間にわたってフィードバックループ１００によって生成された一連の波形特性の平均、ユーザによって生成されメモリに入力された理想化された波形特性（例えば、モデルベースの波形特性）、又は他の望ましい手段によって生成された波形特性であってもよい。

［００１１１］動作１０５０では、フィードバックプロセッサ１２５又は別個のコントローラは、１つ又は複数の制御パラメータに対応する情報をＰＶＷＧ１５０へと送信する。さらに、幾つかの実施形態では、データ収集コントローラ１２３は、１つ又は複数の波形特性に対応する情報をコントローラ１２８へと通信することができ、コントローラ１２８は、決定された波形特性と、１つ又は複数の目標波形特性に対応する情報との比較に基づいて、１つ又は複数の制御パラメータを生成する。したがって、一実施形態では、動作１０５０では、コントローラ１２８は、１つ又は複数の制御パラメータに対応する情報をＰＶＷＧ１５０及び／又は別のコントローラへと送信する。

［００１１２］動作１０６０の間、調節パルス状電圧波形は、受信した１つ又は複数の制御パラメータに基づいて、ＰＶＷＧ１５０から供給される。例えば、ＰＶＷＧ１５０は、バイアス電極８０４に供給される調整されたパルス状電圧波形を生成する。

［００１１３］動作１０７０では、任意選択的に、プラズマ処理チャンバ処理変数を個別に又は追加で調整する。プラズマ処理チャンバ処理変数は、チャッキング電源のための設定点を含み得る。例えば、チャッキング電源（例えば、ＨＶＭ８１６）のための設定点を調整することは、チャッキング電源によって出力されるチャッキング電圧を増加又は減少させることを含み得る。チャッキング電源のための設定点の調整は、ＰＶＷＧ１５０によって生成される後続のパルス状電圧波形のＤＣオフセットを調整することになる。チャッキング電源のための設定点は、約－５０００Ｖから約５０００Ｖの間のＤＣ電圧であるように調節され得る。幾つかの実施形態では、方法１０００は、動作１０６０を省略してもよい。

［００１１４］方法１０００の幾つかの実施形態では、望ましいパルス波形特性（例えば、目標波形特性）を有するパルス状電圧波形を達成するまで、調節パルス状電圧波形を連続的に実行する。幾つかの実施形態では、１つの波形サイクル内のパルス状電圧波形の１つ又は複数の目標波形特性に到達するまで、動作１０１０から１０５０又は動作１０１０から１０６０を複数回実行する。例えば、コントローラ１２８及び／又はフィードバックプロセッサ１２５は、データ収集コントローラ１２３によって決定された更新された波形特性に基づいて、１つ又は複数の制御パラメータを変更することができる。更新された波形特性は、入力チャネル１１０のうちの１つ又は複数によって収集された入力パルス状電圧波形を連続的に処理することによって収集される。一実施例では、パルス幅及び／又は振幅が、データ収集コントローラ１２３に連結されたフィードバックプロセッサのメモリ又はメモリに記憶された対応する目標値に到達するまで、パルス幅及び／又は振幅を増加させてもよい。さらに、ＤＣオフセット電圧の最大限度に到達するまで、制御パラメータの１つ又は複数を変更することによって、調整されたパルス状電圧波形を継続的に調整することができる。例えば、最大ＤＣオフセット電圧に到達するまで、１つ又は複数の制御パラメータを連続して変化されてもよい。

［００１１５］幾つかの実施形態では、調整されたパルス状電圧波形を確立することは、アルゴリズム収束のための最大時間限度に到達するまで、制御パラメータのうちの１つ又は複数を変更することを含む。例えば、フィードバックプロセッサ１２５は、ＰＶＷＧ１５０が、目標波形特性のうちの１つ又は複数を有する調整されたパルス状電圧波形を生成するのにどれくらいの時間を要するかをモニタリングする。ＰＶＷＧ１５０が、ある時間限度内に目標パルス状波形特性を達成可能な調整されたパルス状電圧波形を生成することに失敗した場合、フィードバックプロセッサ１２５は、ＰＶＷＧ１５０に、別の波形特性を変更するように指示することがある。加えて、又は代替的に、調整されたパルス状電圧波形を確立することは、パルス状電圧波形のパルス幅の事前に決定された最大限度に到達するまで、制御パラメータのうちの１つ又は複数を変更することを含む。さらに、調整されたパルス状電圧波形を確立することは、パルス状電圧波形のパルス幅の最小限度に到達するまで、制御パラメータのうちの１つ又は複数を変更することを含む。パルス幅の時間限度及び最大限度は、概して、メモリ（例えば、メモリ１２４又は１２６Ａ）に記憶され、１つ又は複数の入力チャネル１１０によって受信された１つ又は複数のパルス状電圧波形を比較するためにプロセッサ（例えば、フィードバックプロセッサ１２５又はコントローラ１２８）によって引き出された、事前に決定された値を含む。

［００１１６］図１１は、１つ又は複数の実施形態に係る、パルス状電圧波形を制御するための方法１１００を示すフロー図である。動作１１１０では、出力波形１４４は、第１の入力チャネル１１０によって生成される。例えば、入力チャネル１１０_１は、入力パルス状電圧波形１４０_１Ｂを取得し、入力パルス状電圧波形１４０_１Ｂから出力波形１４４_１Ｂを生成する。入力チャネル１１０_１は、分圧器１１２及びローパスフィルタ１１４を含み得、第１の出力波形を生成することは、分圧器１１２で入力パルス状電圧波形から分割電圧波形を生成することと、ローパスフィルタ１１４で分圧波形をローパスフィルタリングすることにより、フィルタリングされた電圧波形を生成することを含む。別の実施例では、入力チャネル１１０_１は、ローパスフィルタ１１４を除外し、出力波形を生成することは、分圧器１１２で入力パルス状電圧波形から分割電圧波形を生成することを含む。

［００１１７］動作１１２０では、第２の出力波形が、第２の入力チャネル１１０によって生成される。例えば、入力チャネル１１０_２は、入力パルス状電圧波形１４０_２を取得し、入力パルス状電圧波形１４０_２から出力波形１４４_２を生成する。入力チャネル１１０_２は、分圧器１１２及びローパスフィルタ１１４を含み得、出力波形１４４_２を生成することは、分圧器１１２で入力パルス状電圧波形から分割電圧波形を生成することと、ローパスフィルタ１１４で分圧波形をローパスフィルタリングすることにより、フィルタリングされた電圧波形を生成することを含む。

［００１１８］動作１１３０では、第３の出力波形が、第３の入力チャネル１１０によって生成される。例えば、一実施形態では、入力チャネル１１０_３は、入力パルス状電圧波形１４０_３を取得し、入力パルス状電圧波形１４０_３から出力波形１４４_３を生成する。入力チャネル１１０_３は、ローパスフィルタ１１４を含み得、出力波形１４４_３を生成することは、ローパスフィルタ１１４の使用によって入力パルス状電圧波形１４０_３をローパスフィルタリングすることによって形成されるフィルタリングされた電圧波形を生成することを含む。

［００１１９］動作１１４０では、１つ又は複数の波形特性が決定される。例えば、収集チャネル１２２_１、１２２_２、及び１２２_３は、入力チャネル１１０、１１０_２、及び１１０_３からそれぞれの出力波形１４４_１、１４４_２、及び１４４_３を受信し、出力波形１４４_１、１４４_２、及び１４４_３から受信した様々な種類の電圧波形情報に基づいて、１つ又は複数の波形特性を決定するために、出力波形をデータ収集コントローラ１２３に供給する。幾つかの実施形態では、収集チャネル１２２_１によって決定された１つ又は複数の波形特性は、収集チャネル１２２_２によって決定された１つ又は複数の波形特性とは異なり、収集チャネル１２２_３によって決定された１つ又は複数の波形特性は、収集チャネル１２２_１及び収集チャネル１２２_２によって決定された１つ又は複数の波形特性とは異なる。さらに、一実施例では、収集チャネル１２２_１と組み合わせたデータ収集コントローラ１２３は、対応する測定波形から振幅（Ａｍｐｌ）及びパルス幅Ｗを決定し、収集チャネル１２２_２と組み合わせたデータ収集コントローラ１２３は、対応する測定波形からイオン電流オフセットを決定し、収集チャネル１２２_３と組み合わせたデータ収集コントローラ１２３は、対応する受信出力波形から最大イオン電流を決定する。

［００１２０］動作１１５０では、１つ又は複数の制御パラメータは、出力波形１４４_１、１４４_２、及び１４４_３内で受信された情報に基づいて、データ収集コントローラ１２３によって決定される波形特性から生成される。例えば、データ収集コントローラ１２３は、１つ又は複数の波形特性に対応する情報をフィードバックプロセッサ１２５（又は別個のコントローラ）へと送信し、フィードバックプロセッサ１２５（又は別個のコントローラ）は、１つ又は複数の決定された波形特性から１つ又は複数の制御パラメータを生成する。動作１１５０の間、フィードバックプロセッサ１２５は、決定された１つ又は複数の波形特性を受信し、次いで、１つ又は複数のアルゴリズムを使用することによって、１つ又は複数の受信された波形特性に基づいて、１つ又は複数の制御パラメータを生成する。一実施形態では、１つ又は複数の制御パラメータは、２つ以上の異なる入力チャネルから受信された波形特性と、フィードバックプロセッサ１２５のメモリ又はフィードバックプロセッサ１２５に連結されたメモリに記憶された目標波形特性との比較に基づいて、ＤＣ充電電圧を調整し、パルス幅を調整し、パルス状電圧波形の振幅を調整するための指示を含み得る。

［００１２１］動作１０５０について上述したのと同様に、動作１１６０では、フィードバックプロセッサ１２５は、生成された制御パラメータに対応する情報をＰＶＷＧ１５０へと送信する。

［００１２２］さらに、動作１１７０は、概して、動作１０６０と同様であり、したがって、調節パルス状電圧波形は、受信された１つ又は複数の制御パラメータに基づいて、ＰＶＷＧ１５０から供給される。例えば、ＰＶＷＧ１５０は、バイアス電極８０４に供給される調整されたパルス状電圧波形を生成する。加えて、動作１１７０では、チャッキング電源のための設定点も任意選択的に調整される。

［００１２３］方法１１００の幾つかの実施形態では、動作１１１０～１１７０は、望ましいパルス波形特性（例えば、目標波形特性）を有する調整されたパルス状電圧波形が達成されるまで、複数回実行される。幾つかの実施形態では、動作１１１０～１１７０は、１つの波形サイクル内のパルス状電圧波形の１つ又は複数の目標波形特性に到達するまで、複数回実行される。

［００１２４］以上の記述は本開示の実施形態を対象としているが、本開示の基本的な範囲から逸脱することなく、本開示の他の実施形態及び追加の実施形態を考案してもよい。本開示の範囲は、下記の特許請求の範囲によって決定される。

Claims (31)

1. データ収集システムを備えた、パルス状電圧波形を制御するためのフィードバックループであって、
   第１の入力電圧波形から第１の調整電圧波形を生成するように構成された第１の調整回路を含む第１の入力チャネル、及び
   高速データ収集モジュールであって、
   前記第１の入力チャネルの前記第１の調整回路に電気的に連結され、前記第１の調整電圧波形から第１のデジタル化電圧波形を生成するように構成された第１の収集チャネルと、
   前記第１のデジタル化電圧波形を分析することによって、前記第１の調整電圧波形の１つ又は複数の波形特性を決定するように構成されたデータ収集コントローラと
   を含む高速データ収集モジュール
   を備えている、フィードバックループ。
2. 前記高速データ収集モジュールによって処理された前記第１の調整電圧波形に関する情報を処理するように構成されたフィードバックプロセッサをさらに備えている、請求項１に記載のフィードバックループ。
3. 前記フィードバックプロセッサが、データ通信インターフェースを介して前記高速データ収集モジュールに接続された外部プロセッサ、前記高速データ収集モジュール内に統合された内部プロセッサ、又は前記データ通信インターフェースを介して前記高速データ収集モジュールに接続された、基板処理チャンバのためのコントローラのうちの１つである、請求項２に記載のフィードバックループ。
4. 前記パルス状電圧波形が、プラズマ処理チャンバ内に配置された基板支持アセンブリ内に配置されたバイアス電極に電気的に連結されたパルス状電圧波形発生器によって確立される、請求項１に記載のフィードバックループ。
5. 前記パルス状電圧波形発生器が、発生器連結アセンブリを使用して、電気導体を介して前記バイアス電極に電気的に連結され、前記第１の入力チャネルの入力端が、前記発生器連結アセンブリの端部に電気的に連結されている、請求項４に記載のフィードバックループ。
6. 命令を含むメモリをさらに備え、前記命令は、前記高速データ収集モジュールによって実行されると、前記高速データ収集モジュールに、前記第１の調整電圧波形を処理させ、前記第１の調整電圧波形の１つ又は複数の波形特性を決定させる、請求項１に記載のフィードバックループ。
7. 命令を含むメモリを備えたフィードバックプロセッサをさらに備え、前記命令は、前記フィードバックプロセッサによって実行されると、前記フィードバックプロセッサに、前記第１の調整電圧波形の決定された前記１つ又は複数の波形特性を使用して、１つ又は複数の制御パラメータを生成させる、請求項６に記載のフィードバックループ。
8. 前記フィードバックプロセッサによって実行される前記命令は、前記フィードバックプロセッサに、生成された前記１つ又は複数の制御パラメータに関する情報をパルス状電圧波形発生器へと送信させるようにさらに構成されている、請求項７に記載のフィードバックループ。
9. 前記パルス状電圧波形発生器が、命令を含むメモリをさらに備え、前記命令は、前記パルス状電圧波形発生器によって実行されると、前記パルス状電圧波形発生器に、前記生成された１つ又は複数の制御パラメータに基づいて、調整されたパルス状電圧波形を確立させる、請求項８に記載のフィードバックループ。
10. 前記第１の入力電圧波形が、調整された第１の入力電圧波形であり、前記フィードバックプロセッサによって実行される前記命令は、前記フィードバックプロセッサに、
    前記第１の調整電圧波形の決定された前記１つ又は複数の波形特性がそれらの目標値又は限度に到達、
    ＤＣ充電電圧の最大限度に到達、
    最大電力限度に到達、
    アルゴリズム収束の最大時間限度に到達、
    パルス幅の最大限度に到達、及び
    パルス幅の最小限度に到達
    の少なくとも１つまで、前記１つ又は複数の制御パラメータを生成させるようにさらに構成されている、請求項９に記載のフィードバックループ。
11. 前記高速データ収集モジュールによって実行される前記命令は、前記高速データ収集モジュールに、
    前記第１の調整電圧波形の決定された前記１つ又は複数の波形特性に関する情報を第１のコントローラへと送信すること、及び
    前記第１のデジタル化電圧波形に関する情報を第２のコントローラへと送信すること
    のうちの少なくとも１つをさせるようにさらに構成されている、請求項６に記載のフィードバックループ。
12. 前記第１のコントローラが、基板処理チャンバのためのコントローラであり、前記第１のコントローラが、前記第１の調整電圧波形の決定された前記１つ又は複数の波形特性に関する情報に基づいて、前記基板処理チャンバのためのチャッキング電源のための設定点を調整するようにさらに構成されている、請求項１１に記載のフィードバックループ。
13. 前記第１の入力チャネルの前記第１の調整回路が、第１の分圧器を備えている、請求項１に記載のフィードバックループ。
14. 前記第１の分圧器が、第１の分圧器カスケード、及び第２の分圧器カスケードを備えている、請求項１３に記載のフィードバックループ。
15. 前記第１の分圧器カスケードが、約１対１０から約１対１００の範囲の分圧比を有し、前記第２の分圧器カスケードが、約１対２０から約１対１２０の範囲の分圧比を有する、請求項１４に記載のフィードバックループ。
16. 前記第１の入力チャネルの前記第１の調整回路が、第１のローパスフィルタを備えている、請求項１に記載のフィードバックループ。
17. 前記第１のローパスフィルタが、第１のフィルタカスケード及び第２のフィルタカスケードを備え、前記第１のローパスフィルタが、プラトー及びカットオフ周波数を含む周波数応答曲線を有する、請求項１６に記載のフィードバックループ。
18. 前記プラトーが、１ＭＨｚから約７ＭＨｚの間であり、前記カットオフ周波数が、約５ＭＨｚから約１０ＭＨｚの範囲内である、請求項１７に記載のフィードバックループ。
19. データ収集システムを備えた、パルス状電圧波形を制御するためのフィードバックループであって、
    第１の入力電圧波形から第１の調整電圧波形を生成するように構成された第１の調整回路を備えた第１の入力チャネル、
    第２の入力電圧波形から第２の調整電圧波形を生成するように構成された第２の調整回路を備えた第２の入力チャネル、及び
    高速データ収集モジュールであって、
    前記第１の入力チャネルの前記第１の調整回路に電気的に連結され、前記第１の調整電圧波形から第１のデジタル化電圧波形を生成するように構成された第１の収集チャネルと、
    前記第２の入力チャネルの前記第２の調整回路に電気的に連結され、前記第２の調整電圧波形から第２のデジタル化電圧波形を生成するように構成された第２の収集チャネルと、
    前記第１のデジタル化電圧波形及び第２のデジタル化電圧波形のうちの少なくとも１つを分析することによって、前記第１の調整電圧波形及び前記第２の調整電圧波形のうちの少なくとも１つの１つ又は複数の波形特性を決定するように構成されたデータ収集コントローラと
    を備えた高速データ収集モジュール
    を備えている、フィードバックループ。
20. 前記パルス状電圧波形が、プラズマ処理チャンバ内に配置された基板支持アセンブリ内に配置されたバイアス電極に電気的に連結されたパルス状電圧波形発生器によって確立される、請求項１９に記載のフィードバックループ。
21. 前記パルス状電圧波形発生器が、発生器連結アセンブリを使用して、電気導体を介して前記バイアス電極に電気的に連結され、前記第１の入力チャネルの入力端が、前記発生器連結アセンブリの端部に電気的に連結されている、請求項２０に記載のフィードバックループ。
22. 前記パルス状電圧波形発生器が、発生器連結アセンブリを使用して、電気導体を介して前記バイアス電極に電気的に連結され、前記第２の入力チャネルの入力端が、電流モニタの出力部及び電流感知抵抗器の非接地端のうちの１つに電気的に連結され、前記電流モニタが、前記電気導体に流れる電流を感知するように構成され、前記電流感知抵抗器が、前記パルス状電圧波形発生器内に配置される、請求項２０に記載のフィードバックループ。
23. 命令を含むメモリをさらに備え、前記命令は、前記高速データ収集モジュールによって実行されると、前記高速データ収集モジュールに、前記第１の調整電圧波形及び前記第２の調整電圧波形のうちの少なくとも１つを処理させ、前記第１の調整電圧波形及び前記第２の調整電圧波形のうちの少なくとも１つの前記１つ又は複数の波形特性を決定させる、請求項１９に記載のフィードバックループ。
24. 命令を含むメモリを備えたフィードバックプロセッサをさらに備え、前記命令は、前記フィードバックプロセッサによって実行されると、前記フィードバックプロセッサに、前記第１の調整電圧波形及び前記第２の調整電圧波形のうちの少なくとも１つの決定された前記１つ又は複数の波形特性を使用して、１つ又は複数の制御パラメータを生成させる、請求項２３に記載のフィードバックループ。
25. 前記フィードバックプロセッサによって実行される前記命令は、前記フィードバックプロセッサに、生成された前記１つ又は複数の制御パラメータに関する情報をパルス状電圧波形発生器へと送信させるようにさらに構成されている、請求項２４に記載のフィードバックループ。
26. 前記パルス状電圧波形発生器が、前記命令を含むメモリをさらに備え、前記命令は、前記パルス状電圧波形発生器によって実行されると、前記パルス状電圧波形発生器に、前記生成された１つ又は複数の制御パラメータに基づいて、調整されたパルス状電圧波形を確立させる、請求項２５に記載のフィードバックループ。
27. 前記第１の入力電圧波形及び前記第２の入力電圧波形が、調整された入力電圧波形であり、前記フィードバックプロセッサによって実行される命令は、前記フィードバックプロセッサに、
    前記第１の調整電圧波形及び前記第２の調整電圧波形のうちの少なくとも１つの決定された前記１つ又は複数の波形特性がそれらの目標値又は限度に到達、
    ＤＣ充電電圧の最大限度に到達、
    最大電力限度に到達、
    アルゴリズム収束の最大時間限度に到達、
    パルス幅の最大限度に到達、及び
    パルス幅の最小限度に到達
    の少なくとも１つまで、前記１つ又は複数の制御パラメータを生成させるようにさらに構成されている、請求項２６に記載のフィードバックループ。
28. 前記高速データ収集モジュールによって実行される前記命令は、前記高速データ収集モジュールに、
    前記第１の調整電圧波形及び前記第２の調整電圧波形のうちの少なくとも１つの決定された前記１つ又は複数の波形特性に関する情報を第１のコントローラへと送信すること、及び
    前記第１のデジタル化電圧波形及び前記第２のデジタル化電圧波形のうちの少なくとも１つに関する情報を第２のコントローラへと送信すること
    のうちの少なくとも１つをさせるようにさらに構成されている、請求項２７に記載のフィードバックループ。
29. 前記第１のコントローラは、基板処理チャンバのためのコントローラであり、前記第１のコントローラが、前記第１の調整電圧波形及び前記第２の調整電圧波形のうちの少なくとも１つの決定された前記１つ又は複数の波形特性に関する前記情報に基づいて、前記基板処理チャンバのためのチャッキング電源のための設定点を調整するようにさらに構成されている、請求項２８に記載のフィードバックループ。
30. 下記のうち少なくとも１つを満たす、請求項１９に記載のフィードバックループ、
    （ｉ）前記第１の入力チャネルの前記第１の調整回路が、第１の分圧器及び第１のローパスフィルタのうちの少なくとも１つを含む、
    （ｉｉ）前記第２の入力チャネルの前記第２の調整回路が、第２の分圧器及び第２のローパスフィルタのうちの少なくとも１つを含む。
31. 前記第１の入力チャネルの前記第１の調整回路は、第１の分圧器を備え、
    前記第２の入力チャネルの前記第２の調整回路が、第２の分圧器を備え、
    前記第１の分圧器の分圧比が、前記第２の分圧器の分圧比と異なる、請求項１９に記載のフィードバックループ。

Images