KR102046193B1 - 플라스마 에칭 방법 및 플라스마 에칭 장치 - Google Patents

플라스마 에칭 방법 및 플라스마 에칭 장치 Download PDF

Info

Publication number
KR102046193B1
KR102046193B1 KR1020147019936A KR20147019936A KR102046193B1 KR 102046193 B1 KR102046193 B1 KR 102046193B1 KR 1020147019936 A KR1020147019936 A KR 1020147019936A KR 20147019936 A KR20147019936 A KR 20147019936A KR 102046193 B1 KR102046193 B1 KR 102046193B1
Authority
KR
South Korea
Prior art keywords
gas
etching
plasma etching
high frequency
processing chamber
Prior art date
Application number
KR1020147019936A
Other languages
English (en)
Other versions
KR20140119030A (ko
Inventor
아키노리 기타무라
겐타 야스다
?스케 이시다
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20140119030A publication Critical patent/KR20140119030A/ko
Application granted granted Critical
Publication of KR102046193B1 publication Critical patent/KR102046193B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H01J37/32165—Plural frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

플라스마 에칭 장치를 이용하여, 피처리 기판의 금속 층을 하드 마스크를 거쳐서 에칭하는 플라스마 에칭 방법에 있어서, 에칭 가스로서, O2 가스와 CF4 가스와 HBr 가스의 혼합 가스로 이루어진 제 1 에칭 가스를 이용하는 제 1공정과, 에칭 가스로서, O2 가스와 CF4 가스의 혼합 가스로 이루어진 제 2 에칭 가스를 이용하는 제 2공정을 연속하여 교대로 복수 회 반복해서 실시하는 것과 동시에, 하부 전극에, 제1의 주파수의 제 1고주파 전력과, 제1의 주파수보다 낮은 제 2의 주파수의 제 2고주파 전력을 인가하고, 또 제 1고주파 전력을 펄스 형상으로 인가한다.

Description

플라스마 에칭 방법 및 플라스마 에칭 장치{PLASMA ETCHING METHOD AND PLASMA ETCHING APPARATUS}
본 발명은 플라스마 에칭 방법 및 플라스마 에칭 장치에 관한 것이다.
종래부터, 반도체 장치의 제조 공정에서는, 에칭 가스를, 피처리 기판(반도체 웨이퍼)에 작용시켜서, 피처리 기판에 형성된 텅스텐(W) 등의 금속 막을 에칭하는 플라스마 에칭이 이용되고 있다(예를 들면, 특허 문헌 1 참조). 또, 이러한 플리스마 에칭으로서는, 처리 안에 상부 전극과 하부 전극이 대향 하도록 배치되고, 이들 전극 사이에 고주파 전력을 인가하여 플라스마를 발생시키는 소위 용량 결합형의 플라스마 에칭 장치가 알려져 있다. 인가하는 고주파 전력을 펄스 형상으로 하는 것에 의해서, 절연막에 콘택트 홀을 형성할 때의 차지 데미지를 방지하는 것이 알려져 있다(예를 들면, 특허 문헌 2 참조).
일본 특허 공개 2000－173986호 공보 일본 특허 공개 2009－283893호 공보
그런데, 상기의 플라스마 에칭에 의해, 예를 들면, 산화 실리콘 막 등으로 이루어진 하드 마스크를 거쳐서, 예를 들면, 텅스텐(W) 등의 금속 막을 에칭하는 경우가 있다. 이러한 플라스마 에칭에서는, 종래 O2 가스와 CF4 가스의 혼합 가스로 이루어진 에칭 가스를 이용하고 있다.
그렇지만, 상기와 같이, 산화 실리콘 막 등으로 이루어진 하드 마스크를 거쳐서 텅스텐 막을 에칭하는 경우, 하드 마스크의 텅스텐 막에 대한 에칭 선택 비(텅스텐 막의 에칭 속도를 하드 마스크의 에칭 속도로 나눈 것)가 취하기 어렵고, 에칭 선택 비가 1 정도로 되어 버린다고 하는 문제가 있었다. 또, 예를 들면, 패턴에 소밀(疏密)이 있는 경우, 즉, 패턴이 조밀하게 배치된 부분과, 패턴이 성기게 배치된 부분이 있는 경우, 패턴이 조밀하게 배치된 부분의 에칭 형상(보잉 형상 등)과, 패턴이 성기게 배치된 부분의 에칭 형상(테이퍼 형상 등)을, 모두 양호하게 유지하는 것이 어렵다고 하는 문제가 있었다.
본 발명은, 상기의 사정에 대처해서 이루어진 것으로, 하드 마스크의 금속 막에 대한 에칭 선택 비를 향상시킬 수 있음과 아울러, 패턴에 소밀이 있는 경우에도, 에칭 형상을 양호하게 할 수 있는 플라스마 에칭 방법 및 플라스마 에칭 장치를 제공하고자 하는 것이다.
본 발명의 플라스마 에칭 방법의 일 형태는, 피처리 기판을 수용하는 처리 챔버와, 상기 처리 챔버 안에 배치되어 상기 피처리 기판이 탑재되는 하부 전극과, 상기 처리 챔버 안에 배치되어 상기 하부 전극과 대향하는 상부 전극과, 상기 처리 챔버 안에 소정의 에칭 가스를 공급하는 에칭 가스 공급 기구와, 상기 처리 챔버 안을 배기하는 배기 기구를 구비한 플라스마 에칭 장치를 이용하여, 상기 피처리 기판의 금속 층을 하드 마스크를 거쳐서 에칭하는 플라스마 에칭 방법에 있어서, 상기 에칭 가스로서 O2 가스와 CF4 가스와 HBr 가스의 혼합 가스로 이루어진 제 1 에칭 가스를 이용하는 제 1공정과, 상기 에칭 가스로서 O2 가스와 CF4 가스의 혼합 가스로 이루어진 제 2 에칭 가스를 이용하는 제 2공정을 연속하여 교대로 복수 회 반복해서 실시하는 것과 동시에, 상기 하부 전극에, 제1의 주파수의 제 1고주파 전력과, 상기 제1의 주파수보다 낮은 제 2의 주파수의 제 2고주파 전력을 인가하고, 또한 상기 제 1고주파 전력을 펄스 형상으로 인가하는 것을 특징으로 한다.
본 발명의 플라스마 에칭 장치의 일 형태는, 피처리 기판을 수용하는 처리 챔버와, 상기 처리 챔버 안에 배치되어 상기 피처리 기판이 탑재되는 하부 전극과, 상기 처리 챔버 안에 배치되어 상기 하부 전극과 대향하는 상부 전극과, 상기 처리 챔버 안에 소정의 에칭 가스를 공급하는 에칭 가스 공급 기구와, 상기 처리 챔버 안을 배기하는 배기 기구와, 상기 하부 전극에 제1의 주파수의 제 1고주파 전력을 인가하는 제 1고주파 전력 공급 기구와, 상기 하부 전극에 상기 제1의 주파수보다 낮은 제 2의 주파수의 제 2고주파 전력을 인가하는 제 2고주파 전력 공급 기구를 구비한 플라스마 에칭 장치에 있어서, 상기 에칭 가스로서 O2 가스와 CF4 가스와 HBr 가스의 혼합 가스로 이루어진 제 1 에칭 가스를 이용하는 제 1공정과, 상기 에칭 가스로서 O2 가스와 CF4 가스의 혼합 가스로 이루어진 제 2 에칭 가스를 이용하는 제 2공정을 연속하여 교대로 복수 회 반복해서 실시하는 것과 동시에, 상기 하부 전극에, 상기 제 1고주파 전력을 펄스 형상으로 인가하도록 제어하는 제어부를 구비하고, 상기 피처리 기판의 금속 층을, 하드 마스크를 거쳐서 에칭하는 것을 특징으로 한다.
본 발명에 의하면, 하드 마스크의 금속 막에 대한 에칭 선택 비를 향상 시킬 수 있는 것과 동시에, 패턴에 소밀이 있는 경우에도, 에칭 형상을 양호하게할 수 있는 플라스마 에칭 방법 및 플라스마 에칭 장치를 제공할 수 있다.
도 1은 본 발명의 실시형태에 따른 플라스마 에칭 장치의 개략 구성을 모식적으로 도시하는 도면.
도 2는 본 발명의 실시형태에 따른 반도체 웨이퍼의 단면 구성을 모식적으로 도시하는 도면.
도 3은 고주파 전력의 인가 상태를 설명하기 위한 그래프.
도 4는 패턴의 조밀한 부분에 있어서의 보잉 및 성긴 부분에 있어서의 테이퍼 각을 설명하기 위한 도면.
이하, 본 발명의 실시형태에 대해서 도면을 참조하여 설명한다. 도 1은, 실시형태에 따른 플라스마 에칭 장치의 개략 단면 구성을 모식적으로 도시하는 도면이다. 도 1에 도시하는 플라스마 에칭 장치(110)는, 기밀로 구성되고, 예를 들면, 직경이 300m인 웨이퍼(W)를 수용하는 원통형의 처리 챔버(111)(통형 용기)를 가지며, 처리 챔버(111) 내의 하방에는 반도체 웨이퍼(W)를 탑재하는 원판 형상의 탑재대(112)가 배치되어 있다. 처리 챔버(111)는 원형관 형상의 측벽(113)과, 측벽(113)의 상방의 단부를 덮는 원판형의 덮개(114)를 가진다.
또, 처리 챔버(111) 내의 탑재대(112)의 주위에는, 다수의 배기 구멍을 가지는 환상의 배플 판(134)이 배치되어 있다. 한편, 처리 챔버(111)의 저부에는, 도시하지 않은 TMP(Turbo Molecular Pump) 및 DP(Dry Pump) 등의 배기 기구가 접속되어 있고, 배플 판(134)을 거쳐서 배기를 실시하여 처리 챔버(111) 내의 압력을 소정의 감압 분위기로 유지할 수 있도록 되어 있다.
탑재대(112)에는, 제1의 고주파 전원(115)이 제1의 정합기(116)를 거쳐서 접속되고, 또 제 2의 고주파 전원(117)이 제 2의 정합기(118)를 거쳐서 접속되어 있다. 제1의 고주파 전원(115)은, 플라스마 생성 용의 비교적 높은 주파수, 예를 들면 80 MHz 이상 150 MHz 이하(본 실시형태에서는, 100 MHz)의 고주파 전력을 탑재대(112)에 인가한다. 또, 제 2의 고주파 전원(117)은, 제1의 고주파 전원(115)보다 낮은 주파수의 바이어스 전력을 탑재대(112)에 인가한다. 본 실시형태에 있어서, 제2의 고주파 전원(117)의 고주파 전력의 주파수는, 13.56 MHz로 되어 있다.
탑재대(112)의 상부에는, 전극 판(119)을 내부에 가지는 정전 척(120)이 배치되어 있다. 정전 척(120)은, 원판형의 세라믹 부재로 구성되고, 전극 판(119)에는 직류 전원(121)이 접속되어 있다. 전극 판(119)에 양의 직류 전압이 인가되면, 반도체 웨이퍼(W)에 있어서의 정전 척(120)측의 면(이면)에는 음의 전위가 생겨서 전극 판(119)과 웨이퍼(W)의 이면 사이에 전계가 생기고, 이 전계에 기인하는 쿨롱 힘에 의해, 반도체 웨이퍼(W)는 정전 척(120)에 흡착 보지된다.
또, 탑재대(112)에는, 흡착 보지된 반도체 웨이퍼(W)를 둘러싸도록, 포커스 링(122)이 탑재되어 있다. 포커스 링(122)은, 예를 들면, 석영 등으로 구성되어 있다.
처리 챔버(111) 내의 상방에는, 탑재대(112)와 대향하도록 샤워 헤드(123)(이동 전극)가 배치되어 있다. 샤워 헤드(123)는, 다수의 가스 구멍(124)을 갖는 원판형의 도전성의 상부 전극 판(125)과, 상기 상부 전극 판(125)을 착탈 가능하게 매달아 지지하는 쿨링 플레이트(126)와, 쿨링 플레이트(126)를 추가로 매달아 지지하는 샤프트(127)와, 샤프트(127)의 상단에 배치되는 처리 가스 수입부(128)를 가진다. 샤워 헤드(123)는, 덮개(114) 및 측벽(113)을 거쳐서 접지되어, 처리 챔버(111) 내에 인가되는 플라스마 생성 전력에 대한 접지 전극으로서 기능한다. 또한, 상부 전극 판(125)에는, 탑재대(112)와의 대향면을 덮도록, 석영부재(125a)가 배치되어 있다.
샤프트(127)는, 내부를 상하 방향으로 관통하는 가스 유로(129)를 가지며, 쿨링 플레이트(126)는 내부에 버퍼 실(130)을 가진다. 가스 유로(129)는, 처리 가스 수입부(128)와 버퍼 실(130)을 접속하고, 각 가스 구멍(124)은, 버퍼 실(130)과 처리 챔버(111) 내를 연통한다. 샤워 헤드(123)에 있어서, 가스 구멍(124), 처리 가스 수입부(128), 가스 유로(129) 및 버퍼 실(130)은 처리 가스 도입계를 구성한다. 상기 처리 가스 도입계는 처리 가스 수입부(128)에 공급된 처리 가스(에칭 가스)를 처리 챔버(111) 내의, 샤워 헤드(123)와 탑재대(112)의 사이에 존재하는 처리 공간에 도입한다.
샤워 헤드(123)에 있어서, 상부 전극 판(125)의 외경은, 처리 챔버(111)의 내경보다 약간 작게 설정되기 때문에, 샤워 헤드(123)는 측벽(113)에 접촉하지 않는다. 즉, 샤워 헤드(123)는 처리 챔버(111) 내에 유격 결합하도록 배치된다. 또, 샤프트(127)는 덮개(114)를 관통하고, 상기 샤프트(127)의 상부는, 플라스마 에칭 장치(110)의 상방에 배치된 리프트 기구(도시하지 않음)에 접속된다. 리프트 기구는 샤프트(127)를 도면 내의 상하 방향으로 이동시키지만, 이 때, 샤워 헤드(123)는 처리 챔버(111) 내에서 상기 처리 챔버(111)의 중심 축을 따라 피스톤처럼 상하 이동한다. 이것에 의해, 샤워 헤드(123)와 탑재대(112)의 사이에 존재하는 처리 공간의 거리인 갭을 조정할 수 있다.
벨로즈(131)는, 예를 들면, 스테인레스로 이루어진 신축 가능한 압력 격벽으로서, 그 일단은 덮개(114)에 접속되고 타단은 샤워 헤드(123)에 접속된다. 그리고, 벨로즈(131)는, 처리 챔버(111) 내를 처리 챔버(111) 외부로부터 차폐하는 시일 기능을 가진다. 또, 처리 챔버(111)의 외측에는, 영구 자석으로 이루어진 복수의 세그먼트 자석(135)이 처리 챔버(111)의 주위를 둘러싸도록 링형으로 배치되어 있고, 처리 챔버(111)의 내부에 자장을 형성할 수 있는 구성으로 되어 있다.
플라스마 에칭 장치(110)에서는, 처리 가스 수입부(128)에 공급된 에칭 가스가 처리 가스 도입계를 거쳐서 처리 공간에 도입되고, 도입된 에칭 가스는, 처리 공간에 인가된 고주파 전력과 자석(135)에 의한 자장의 작용에 의해서 여기되어 플라스마로 된다. 플라스마 속의 양 이온은, 탑재대(112)에 인가되는 바이어스 전력에 기인하는 음의 바이어스 전위에 의해서 탑재대(112)에 탑재된 반도체 웨이퍼(W)를 향해 흡인되어, 반도체 웨이퍼(W)에 에칭 처리를 실시한다.
상기 구성의 플라스마 에칭 장치(110)는, CPU 등을 구비한 제어부(150)에 의해서, 그 동작이 통괄적으로 제어된다. 이 제어부(150)는, 조작부(151)와 기억부(152)를 구비하고 있다.
조작부(151)는, 공정 관리자가 플라스마 에칭 장치(110)를 관리하기 위해서 커멘드의 입력 조작을 실시하는 키보드나, 플라스마 에칭 장치(110)의 가동 상황을 가시화하여 표시하는 디스플레이 등으로 구성되어 있다.
기억부(152)에는, 플라스마 에칭 장치(110)에서 실행되는 각종 처리를 제어부(150)의 제어로 실현하기 위한 제어 프로그램(소프트웨어)이나 처리 조건 데이터 등이 기억된 레시피가 격납되어 있다. 그리고, 필요에 따라, 조작부(151)로부터의 지시 등으로 임의의 레시피를 기억부(152)로부터 호출해서 제어부(150)에 실행시키는 것에 의해, 제어부(150)의 제어하에서, 플라스마 에칭 장치(110)에서의 소망한 처리가 행해진다. 또, 제어 프로그램이나 처리 조건 데이터 등의 레시피는, 컴퓨터로 판독 가능한 컴퓨터 기록 매체(예를 들면, 하드 디스크, CD, 플렉서블 디스크, 반도체 메모리 등) 등에 격납된 상태의 것을 이용하거나, 혹은, 다른 장치로부터, 예를 들면 전용 회선을 거쳐서 수시 전송시켜 온라인으로 이용하거나 하는 것도 가능하다.
다음에, 상기 구성의 플라스마 에칭 장치(110)에서, 반도체 웨이퍼(W)에 형성된 텅스텐(W) 층 등을 플라스마 에칭하는 순서에 대해 설명한다. 우선, 처리 챔버(111)에 설치된 도시하지 않은 게이트 밸브가 열리고, 반도체 웨이퍼(W)가 도시하지 않은 반송 로봇 등에 의해, 도시하지 않은 로드록 실을 거쳐서 처리 챔버(111) 내에 반입되어, 탑재대(112) 상에 탑재된다. 이 후, 반송 로봇을 처리 챔버(111) 외로 퇴피시키고, 게이트 밸브를 닫는다. 그리고, 도시하지 않은 배기 기구에 의해 처리 챔버(111) 내가 배기된다.
처리 챔버(111) 내가 소정의 진공도로 된 후, 처리 챔버(111) 내에는 처리 가스 공급계로부터 소정의 에칭 가스가 도입되어, 처리 챔버(111) 내가 소정의 압력, 예를 들면 0.665 Pa(5 mTorr) 이하로 보지되고, 이 상태에서 제 1고주파 전원(115), 제 2고주파 전원(117)으로부터 탑재대(112)에, 고주파 전력이 공급된다. 이 때, 직류 전원(121)으로부터 정전 척(120)의 전극 판(119)에 소정의 직류 전압이 인가되고, 반도체 웨이퍼(W)는 쿨롱 힘 등에 의해 정전 척(6)에 흡착된다.
이 경우에, 위에서 설명한 바와 같이 하여, 하부 전극인 탑재대(112)에 고주파 전력이 인가되는 것에 의해, 상부 전극인 샤워 헤드(123)와 하부 전극인 탑재대(112)의 사이에는 전계가 형성된다. 이것에 의해서, 반도체 웨이퍼(W)가 존재하는 처리 공간에는 방전이 생기고, 그것에 따라 플라스마화한 에칭 가스에 의해, 반도체 웨이퍼(W)에 소정의 플라스마 에칭이 실시된다.
그리고, 소정의 플라스마 처리가 종료되면, 고주파 전력의 공급 및 에칭 가스의 공급이 정지되고, 상기한 순서와는 반대의 순서로, 반도체 웨이퍼(W)가 처리 챔버(111) 내로부터 반출된다.
도 2에, 본 실시형태에 있어서의 반도체 웨이퍼의 단면 구조를 확대하여 모식적으로 나타낸다. 도 2(a)에 도시한 바와 같이, 반도체 웨이퍼의 최상층에는, 소정 패턴으로 패터닝된 하드 마스크로서의 실리콘 산화 막(301)이 형성되어 있고, 이 실리콘 산화 막(301)의 하측에는 금속 막으로서의 텅스텐(W) 층(302)이 형성되어 있다. 또, 텅스텐(W) 층(302)의 하측에는, 다른 재료로 이루어진 하층막(TiN막)(303)이 형성되어 있다. 또한 도 2의 좌측에는 패턴이 조밀하게 형성되어 있는 부분을 도시하고 있고, 우측에는 패턴이 성기게 형성되어 있는 부분을 도시하고 있다.
그리고, 도 2(a)에 도시하는 상태로부터, 실리콘 산화 막(301)을 마스크로 해서, 텅스텐(W) 층(302)을 소정 패턴으로 플라스마 에칭하여, 도 2(b)에 도시하는 상태로 한다. 이 때, 플라스마 에칭에 의해 실리콘 산화 막(301)도 에칭되어, 그 나머지의 두께가 감소한다.
(실시예 1)
실시예 1로서, 도 1에 도시한 플라스마 에칭 장치(110)를 사용하고, Si 기판(반도체 웨이퍼)으로서는 직경 300mm의 것을 사용하여, 반도체 웨이퍼에 형성된 텅스텐(W) 층을, 그 위에 형성되어 소정 패턴으로 패터닝된 하드 마스크(실리콘 산화 막으로 이루어짐)를 거쳐서 플라스마 에칭했다. 플라스마 에칭의 조건은 이하와 같았고, 제 1공정과 제 2공정을 연속하여 각각 4회 반복해서 실시했다. 덧붙여 4번째(최후)의 제 2공정은, 에칭 시간을 26초로 연장했다.
(제 1공정)
처리 챔버 내의 압력：0.655 Pa (5mTorr) 이하
처리 가스：O2/CF4/HBr=35/30/30sccm
제 1의 고주파： 주파수 100 MHz, 전력 600W, 펄스 주기 10kHz, 듀티비 50%
제 2의 고주파： 주파수 13.56 MHz, 전력 200W
처리 시간：3초
탑재대 온도：60℃
(제 2공정)
처리 챔버 내의 압력：0.655 Pa (5 mTorr) 이하
처리 가스：O2/CF4=35/50sccm
제 1의 고주파： 주파수 100 MHz, 전력 600W, 펄스 주기 10kHz, 듀티비50%
제 2의 고주파： 주파수 13.56 MHz, 전력 200W
처리 시간：16초
탑재대 온도：60℃
상기 실시예에 있어서의 제1의 고주파는, 전력 600W, 펄스 주기10kHz, 듀티비 50%로 인가되어 있다. 이 경우, 종축을 고주파 전력, 횡축을 시간으로 한 도 3(b)의 그래프에 도시하는 전력 파형과 같은 전력의 인가 상태로 되어 있다. 그리고, 이 경우의 실효 전력은, 도 3(a)의 그래프에 도시한 바와 같이, 연속적으로 전력 300W로 고주파 전력을 인가한 경우와 같게 된다.
다음에, 비교예 1로서, 이하의 플라스마 에칭 조건에서, 실시예 1과 마찬가지로 도 1에 도시한 플라스마 에칭 장치(110)를 사용하고, Si 기판(반도체 웨이퍼)으로서는 직경 300mm의 것을 사용하여, 반도체 웨이퍼에 형성된 텅스텐(W) 층을, 그 위에 형성되어 소정 패턴으로 패터닝된 하드 마스크(실리콘 산화 막으로 이루어짐)를 거쳐서 플라스마 에칭했다.
(비교예 1)
처리 챔버 내 압력：0.655 Pa(5mTorr) 이하
처리 가스：O2/CF4=20/25sccm
제 1의 고주파： 주파수 100 MHz, 전력 300W
제 2의 고주파： 주파수 13.56 MHz, 전력 250W
처리 시간：70.3초
탑재대 온도：60℃
다음에, 비교예 2로서 제1의 고주파(주파수 100 MHz)의 전력을 600W로 한 이외는, 상기의 비교예 1과 같은 에칭 조건에서 플라스마 에칭을 실시했다.
상기한 비교예 1, 2에서는, 패턴이 조밀하게 배치된 부분에서 그 에칭 형상에 보잉이 발생하며, 패턴이 성기게 배치된 부분에서 그 에칭 형상에 테이퍼가 발생하기 쉬운 경향이 있다. 즉, 도 4(a)에 도시한 바와 같이, 패턴이 조밀하게 배치된 부분에서는, 텅스텐 층(302)의 측벽부가 깎여서, 인접하는 패턴의 간격이 넓어지는 경향을 나타낸다.
덧붙여 도 4에 있어서, A는, 하드 마스크인 실리콘 산화 막(301)의 저부에 있어서의 인접하는 패턴간의 간격을 나타내고 있다. 또, B는, 텅스텐 층(302)에 있어서의 인접하는 패턴간의 간격(최대값)을 나타내고 있다. 게다가 C는, 텅스텐 층(302)의 저부에 있어서의 인접하는 패턴간의 간격을 나타내고 있다. 이 경우, 보잉의 정도를 도시하는 보잉 지수로서는, B－A의 값을 이용할 수 있다.
또, 도 4(b)에 도시한 바와 같이, 패턴이 성기게 배치된 부분에서는, 텅스텐 층(302)의 측벽부가 수직이 되지 않고, 경사지게 테이퍼형으로 된다. 이 경우, 도 4 내에 도시하는 테이퍼 각(F)에 의해서, 그 형상을 평가할 수 있고, 테이퍼 각(F)이 90°에 가까워질수록 바람직한 형상인 것을 나타내고 있다. 덧붙여 도 4에 도시하는 304는, 텅스텐 층(302)의 측벽부에 퇴적한 퇴적물을 나타내고 있다. 패턴이 성기게 배치된 부분에서는, 텅스텐 층(302)의 에칭되는 양이 많아지기 때문에, 퇴적물(304)의 양도 많아져, 그 측벽 형상이 테이퍼형으로 되어 버린다.
여기서, 비교예 1, 2의 플라스마 에칭 조건에서 에칭을 실시했을 경우, 예를 들면, 산소 유량을 늘리는 것에 의해서, 퇴적물의 양을 늘릴 수 있어, 패턴이 조밀하게 배치된 부분에 있어서의 보잉 양을 감소시킬 수 있다. 그렇지만, 이 경우, 패턴이 성기게 배치된 부분에 있어서의 퇴적물도 증가하므로, 이 부분에 있어서의 테이퍼 각이 작아져, 측벽 형상이 수직인 상태로부터 멀어져 버린다.
상기 실시예 및 비교예 1, 비교예 2에 있어서의 에칭 선택 비(텅스텐 층(302)의 에칭 속도를 실리콘 산화 막(301)의 에칭 속도로 나눈 것)와, 패턴이 조밀한 부분의 보잉 지수와, 패턴이 성긴 부분의 테이퍼 각을 측정한 바, 이하와 같이 되었다.
(실시예)
에칭 선택 비：1.6
보잉 지수：－0.1nm
테이퍼 각：49°
(비교예 1)
에칭 선택 비：1.0
보잉 지수：0.3nm
테이퍼 각：34.7°
(비교예 2)
에칭 선택 비：0.8
보잉 지수：8.8nm
테이퍼 각：38.3°
이상과 같이, 실시예에서는, 비교예 1, 비교예 2에 비해, 에칭 선택 비, 보잉 지수, 테이퍼 각의 모두가 양호한 상태에서 플라스마 에칭이 행해지고 있는 것을 확인할 수 있었다. 덧붙여, 실시예와 같이, 펄스 형상의 고주파 전력을 사용 한 경우에 에칭 선택 비가 향상하는 것은, 고주파 전력의 오프시에, 이온 주체의 마스크의 스퍼터링 양이 저감하는 한편, 고주파 전력의 오프시에 있어서도, 긴 수명의 불소 라디칼의 작용에 의해서 텅스텐 층을 에칭하는 것이 가능하기 때문이라고 추측된다. 덧붙여, 펄스의 주파수는, 예를 들면 1kHz~100kHz의 주파수의 범위로 하는 것이 바람직하다. 또, 듀티비는, 20~70% 정도의 범위로 하는 것이 바람직하다.
또, 실시예에서는, 퇴적물이 퇴적하는 제 1공정과, 퇴적물이 퇴적하지 않는 제 2공정을 교대로 연속하여 반복해서 실시하는 것에 의해, 패턴이 조밀하게 배치되어 있는 부분에 있어서의 보잉의 발생을 억제하는 것과 동시에, 패턴이 성기게 배치되어 있는 부분에 있어서의 테이퍼 각의 감소를 억제할 수 있다. 또 이들 제 1공정, 제 2공정의 시간은, 가스의 전환 시간을 고려하면, 2초 이상으로 하는 것이 바람직하고, 3초 이상으로 하는 것이 더욱 바람직하다. 또, 실시예에서는, 제 1공정과 제 2공정의 비율을 3：16으로 했지만, 이 비율은, 제 1공정에서 퇴적한 퇴적물이, 제 2공정에서 완전하게 제거되기 전에 재차 제 1공정을 실시할 수 있는 타이밍으로 하는 것이 바람직하고, 예를 들면, 1：3 내지 1：8 정도로 하는 것이 바람직하다.
덧붙여 본 발명은 상기의 실시형태 및 실시예로 한정되는 것이 아니며, 각종 변형이 가능하다는 것은 물론이다. 예를 들면, 실시예에서는, 플라스마 에칭을, 퇴적물이 퇴적하는 제 1공정으로부터 개시한 경우에 대해 설명했지만, 제 2공정으로부터 개시해도 괜찮다.
본 발명은, 반도체 장치의 제조 분야 등에서 이용할 수 있다. 따라서, 산업상 이용 가능성을 가진다.
111: 처리 챔버, 112: 탑재대, 115: 제 1고주파 전원,
117: 제 2고주파 전원, 123: 샤워 헤드, W: 반도체 웨이퍼.

Claims (5)

  1. 피처리 기판을 수용하는 처리 챔버와,
    상기 처리 챔버 안에 배치되어, 상기 피처리 기판이 탑재되는 하부 전극과,
    상기 처리 챔버 안에 배치되어, 상기 하부 전극과 대향하는 상부 전극과,
    상기 처리 챔버 안에 소정의 에칭 가스를 공급하는 에칭 가스 공급 기구와,
    상기 처리 챔버 안을 배기하는 배기 기구
    를 구비한 플라스마 에칭 장치를 이용하여, 상기 피처리 기판의 금속 층을 하드 마스크를 거쳐서 에칭하는 플라스마 에칭 방법에 있어서,
    상기 금속 층을 에칭하기 위해,
    상기 에칭 가스로서 O2 가스와 CF4 가스와 HBr 가스의 혼합 가스로 이루어진 제 1 에칭 가스를 이용하는 제 1공정과,
    상기 에칭 가스로서 O2 가스와 CF4 가스와의 혼합 가스로 이루어진 제 2 에칭 가스를 이용하는 제 2공정
    을 연속하여 교대로 복수 회 반복해서 실시하는 것과 동시에,
    상기 하부 전극에, 제1의 주파수의 제 1고주파 전력과, 상기 제1의 주파수보다 낮은 제 2의 주파수의 제 2고주파 전력을 인가하고, 또 상기 제 1고주파 전력을 펄스 형상으로 인가하는 것을 특징으로 하는
    플라스마 에칭 방법.
  2. 제1항에 있어서,
    상기 금속 층이 텅스텐 층으로 이루어지고, 상기 하드 마스크가 산화 실리콘 층으로 이루어진 것을 특징으로 하는
    플라스마 에칭 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 제1의 주파수가 80 MHz 이상 150 MHz 이하인 것을 특징으로 하는
    플라스마 에칭 방법.
  4. 제1항 또는 제2항에 있어서,
    상기 제 1고주파 전력을, 1kHz~100kHz의 펄스 주파수로 펄스 형상으로 인가하는 것을 특징으로 하는
    플라스마 에칭 방법.
  5. 삭제
KR1020147019936A 2012-02-01 2013-01-31 플라스마 에칭 방법 및 플라스마 에칭 장치 KR102046193B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2012-019744 2012-02-01
JP2012019744 2012-02-01
US201261596277P 2012-02-08 2012-02-08
US61/596,277 2012-02-08
PCT/JP2013/000524 WO2013114882A1 (ja) 2012-02-01 2013-01-31 プラズマエッチング方法及びプラズマエッチング装置

Publications (2)

Publication Number Publication Date
KR20140119030A KR20140119030A (ko) 2014-10-08
KR102046193B1 true KR102046193B1 (ko) 2019-11-18

Family

ID=48904926

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147019936A KR102046193B1 (ko) 2012-02-01 2013-01-31 플라스마 에칭 방법 및 플라스마 에칭 장치

Country Status (6)

Country Link
US (1) US9209034B2 (ko)
JP (1) JP6027551B2 (ko)
KR (1) KR102046193B1 (ko)
CN (1) CN104067375B (ko)
TW (1) TWI556306B (ko)
WO (1) WO2013114882A1 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6449674B2 (ja) * 2015-02-23 2019-01-09 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP6434617B2 (ja) * 2015-05-22 2018-12-05 株式会社日立ハイテクノロジーズ プラズマ処理装置およびそれを用いたプラズマ処理方法
JP6928548B2 (ja) * 2017-12-27 2021-09-01 東京エレクトロン株式会社 エッチング方法
US10555412B2 (en) 2018-05-10 2020-02-04 Applied Materials, Inc. Method of controlling ion energy distribution using a pulse generator with a current-return output stage
US11476145B2 (en) 2018-11-20 2022-10-18 Applied Materials, Inc. Automatic ESC bias compensation when using pulsed DC bias
CN111211067A (zh) * 2018-11-22 2020-05-29 东泰高科装备科技有限公司 工艺腔室和半导体处理设备
WO2020154310A1 (en) 2019-01-22 2020-07-30 Applied Materials, Inc. Feedback loop for controlling a pulsed voltage waveform
US11508554B2 (en) 2019-01-24 2022-11-22 Applied Materials, Inc. High voltage filter assembly
US11462389B2 (en) 2020-07-31 2022-10-04 Applied Materials, Inc. Pulsed-voltage hardware assembly for use in a plasma processing system
US11798790B2 (en) 2020-11-16 2023-10-24 Applied Materials, Inc. Apparatus and methods for controlling ion energy distribution
US11901157B2 (en) 2020-11-16 2024-02-13 Applied Materials, Inc. Apparatus and methods for controlling ion energy distribution
US20230386793A1 (en) * 2021-02-19 2023-11-30 Hitachi High-Tech Corporation Etching method and etching apparatus
US11495470B1 (en) 2021-04-16 2022-11-08 Applied Materials, Inc. Method of enhancing etching selectivity using a pulsed plasma
US11791138B2 (en) 2021-05-12 2023-10-17 Applied Materials, Inc. Automatic electrostatic chuck bias compensation during plasma processing
US11948780B2 (en) 2021-05-12 2024-04-02 Applied Materials, Inc. Automatic electrostatic chuck bias compensation during plasma processing
US11967483B2 (en) 2021-06-02 2024-04-23 Applied Materials, Inc. Plasma excitation with ion energy control
US11984306B2 (en) 2021-06-09 2024-05-14 Applied Materials, Inc. Plasma chamber and chamber component cleaning methods
US11810760B2 (en) 2021-06-16 2023-11-07 Applied Materials, Inc. Apparatus and method of ion current compensation
US11569066B2 (en) 2021-06-23 2023-01-31 Applied Materials, Inc. Pulsed voltage source for plasma processing applications
US11776788B2 (en) 2021-06-28 2023-10-03 Applied Materials, Inc. Pulsed voltage boost for substrate processing
US11476090B1 (en) 2021-08-24 2022-10-18 Applied Materials, Inc. Voltage pulse time-domain multiplexing
US11694876B2 (en) 2021-12-08 2023-07-04 Applied Materials, Inc. Apparatus and method for delivering a plurality of waveform signals during plasma processing
US11972924B2 (en) 2022-06-08 2024-04-30 Applied Materials, Inc. Pulsed voltage source for plasma processing applications

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001160549A (ja) 1999-12-03 2001-06-12 Matsushita Electronics Industry Corp ドライエッチング方法
JP2006270030A (ja) 2005-02-28 2006-10-05 Tokyo Electron Ltd プラズマ処理方法、および後処理方法
CN101465283A (zh) 2007-12-20 2009-06-24 东京毅力科创株式会社 等离子体处理装置以及等离子体处理方法
JP2009283893A (ja) * 2008-12-11 2009-12-03 Tokyo Electron At Ltd プラズマ処理方法、エッチング方法、プラズマ処理装置およびエッチング装置
JP2010529679A (ja) 2007-06-04 2010-08-26 ラム リサーチ コーポレーション 高アスペクト比構造のエッチングにおけるマイクロローディングを低減するための方法
CN101903989A (zh) 2007-12-21 2010-12-01 朗姆研究公司 硅结构的制造和带有形貌控制的深硅蚀刻

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08288255A (ja) * 1995-04-12 1996-11-01 Fujitsu Ltd 半導体装置の製造方法
JPH09246245A (ja) * 1996-03-13 1997-09-19 Toshiba Corp 半導体装置の製造方法
WO2000026956A1 (en) * 1998-11-04 2000-05-11 Surface Technology Systems Limited A method and apparatus for etching a substrate
JP2000173986A (ja) 1998-12-01 2000-06-23 Hitachi Ltd エッチング装置
US7183219B1 (en) 1998-12-28 2007-02-27 Tokyo Electron At Limited And Japan Science And Technology Corporation Method of plasma processing
JP2001274141A (ja) * 2000-03-27 2001-10-05 Sony Corp 半導体装置の製造方法
JP4628032B2 (ja) * 2004-07-28 2011-02-09 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP5221403B2 (ja) * 2009-01-26 2013-06-26 東京エレクトロン株式会社 プラズマエッチング方法、プラズマエッチング装置および記憶媒体
WO2012122064A1 (en) * 2011-03-04 2012-09-13 Tokyo Electron Limited Method of etching silicon nitride films

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001160549A (ja) 1999-12-03 2001-06-12 Matsushita Electronics Industry Corp ドライエッチング方法
JP2006270030A (ja) 2005-02-28 2006-10-05 Tokyo Electron Ltd プラズマ処理方法、および後処理方法
JP2010529679A (ja) 2007-06-04 2010-08-26 ラム リサーチ コーポレーション 高アスペクト比構造のエッチングにおけるマイクロローディングを低減するための方法
CN101465283A (zh) 2007-12-20 2009-06-24 东京毅力科创株式会社 等离子体处理装置以及等离子体处理方法
CN101903989A (zh) 2007-12-21 2010-12-01 朗姆研究公司 硅结构的制造和带有形貌控制的深硅蚀刻
JP2009283893A (ja) * 2008-12-11 2009-12-03 Tokyo Electron At Ltd プラズマ処理方法、エッチング方法、プラズマ処理装置およびエッチング装置

Also Published As

Publication number Publication date
WO2013114882A1 (ja) 2013-08-08
US20150024603A1 (en) 2015-01-22
TW201349340A (zh) 2013-12-01
CN104067375B (zh) 2016-05-11
JP6027551B2 (ja) 2016-11-16
CN104067375A (zh) 2014-09-24
US9209034B2 (en) 2015-12-08
KR20140119030A (ko) 2014-10-08
JPWO2013114882A1 (ja) 2015-05-11
TWI556306B (zh) 2016-11-01

Similar Documents

Publication Publication Date Title
KR102046193B1 (ko) 플라스마 에칭 방법 및 플라스마 에칭 장치
US9177823B2 (en) Plasma etching method and plasma etching apparatus
US9837285B2 (en) Etching method
KR101088254B1 (ko) 플라즈마 에칭 방법, 플라즈마 에칭 장치 및 컴퓨터 기억 매체
US10068778B2 (en) Plasma processing method and plasma processing apparatus
KR102441116B1 (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
JP6141855B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
KR100924853B1 (ko) 플라즈마 에칭 방법, 플라즈마 에칭 장치, 제어 프로그램및 컴퓨터 기억매체
US10290476B2 (en) Plasma processing method and plasma processing apparatus
JP6017928B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
JP6438831B2 (ja) 有機膜をエッチングする方法
KR101067222B1 (ko) 플라즈마 에칭 방법, 플라즈마 에칭 장치, 제어 프로그램 및 컴퓨터 기억 매체
JP6151215B2 (ja) プラズマエッチング方法
US10553442B2 (en) Etching method
KR101540816B1 (ko) 플라즈마 에칭 방법, 컴퓨터 기억 매체 및 플라즈마 에칭 장치
JP6851217B2 (ja) プラズマ処理方法及びプラズマ処理装置
JP4243615B2 (ja) 反応性イオンエッチング装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant