JP2018046179A - 静電チャック及び半導体製造装置 - Google Patents
静電チャック及び半導体製造装置 Download PDFInfo
- Publication number
- JP2018046179A JP2018046179A JP2016180341A JP2016180341A JP2018046179A JP 2018046179 A JP2018046179 A JP 2018046179A JP 2016180341 A JP2016180341 A JP 2016180341A JP 2016180341 A JP2016180341 A JP 2016180341A JP 2018046179 A JP2018046179 A JP 2018046179A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- electrostatic chuck
- plane
- substrate
- semiconductor manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
- H01L21/6833—Details of electrostatic chucks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
【課題】強い吸着力を有する静電チャックを提供する。【解決手段】実施形態の静電チャックは、第1の平面内に設けられた第1の電極と、第1の平面に対し平行に設けられた第2の平面内に設けられており、第2の平面に第1の電極が正投影された領域と、第2の平面に垂直な第3の平面と、の交線に交わる複数の部分を有する第2の電極と、第1の電極と第2の電極の間に設けられた絶縁体と、を備える。【選択図】図1
Description
本発明の実施形態は、静電チャック及び半導体製造装置に関する。
半導体製造装置においては、ウェハ等の基板を固定した状態でエッチングやスパッタリング等が行われる。基板の固定手段には、チャックが用いられる。
チャックの例としては、基板を機械的に固定する機械式チャック、基板を真空引きにより吸着する真空チャック、基板と台の間に生じた静電力により基板を吸着する静電チャック等が挙げられる。
本発明が解決しようとする課題は、強い吸着力を有する静電チャック、及び強い吸着力を有する静電チャックを用いた半導体製造装置を提供することにある。
実施形態の静電チャックは、第1の平面内に設けられた第1の電極と、第1の平面に対し平行に設けられた第2の平面内に設けられており、第2の平面に第1の電極が正投影された領域と、第2の平面に垂直な第3の平面と、の交線に交わる複数の部分を有する第2の電極と、第1の電極と第2の電極の間に設けられた絶縁体と、を備える。
以下、図面を用いて本発明の実施形態を説明する。
本明細書中、同一又は類似する部材については、同一の符号を付し、重複する説明を省略する場合がある。
本明細書中、部品等の位置関係を示すために、図面の上方向を「上」、図面の下方向を「下」と記述する。本明細書中、「上」、「下」の概念は、必ずしも重力の向きとの関係を示す用語ではない。
(第1の実施形態)
本実施形態の静電チャックは、第1の平面内に設けられた第1の電極と、第1の平面に対し平行に設けられた第2の平面内に設けられており、第2の平面に第1の電極が正投影された領域と、第2の平面に垂直な第3の平面と、の交線に交わる複数の部分を有する第2の電極と、第1の電極と第2の電極の間に設けられた絶縁体と、を備える。
本実施形態の静電チャックは、第1の平面内に設けられた第1の電極と、第1の平面に対し平行に設けられた第2の平面内に設けられており、第2の平面に第1の電極が正投影された領域と、第2の平面に垂直な第3の平面と、の交線に交わる複数の部分を有する第2の電極と、第1の電極と第2の電極の間に設けられた絶縁体と、を備える。
図1は、本実施形態の静電チャック100の模式図である。図2は、本実施形態の静電チャック100の要部の模式図である。
静電チャック100は、第1の電極2と、第2の電極4と、絶縁体50と、板60と、を有する。第2の電極4は、第1の部分4aと、第2の部分4bと、を有する。
第1の電極2は、第1の平面12内に設けられている。
第2の電極4は、第1の平面12に対し平行に設けられた第2の平面14内に設けられている。また、第2の電極4は、第2の平面14に第1の電極2が正投影された領域18と、第1の平面12及び第2の平面14に垂直な第3の平面16と、の交線20に交わる、複数の部分を有する。なお、第1の平面12、第2の平面14、第3の平面16及び交線20は、いずれも仮想的に設けられたものである。
ここで、X軸と、X軸に対して垂直な1つの軸であるY軸と、X軸及びY軸に対して垂直なZ軸を定義する。第1の平面12及び第2の平面14を、Z軸に垂直な平面すなわちXY平面に平行な平面とする。この場合、第3の平面16は、X軸に垂直な平面すなわちYZ平面に平行な平面である。また、交線20は、XZ平面に垂直な線すなわちY軸に平行な線である。
例えば、第2の電極4は、第1の部分4aと、一端が第1の部分4aに電気的に接続された複数の第2の部分4bを有する。第1の部分4a及び複数の第2の部分4bは、第2の平面14内において、例えば長方形の形状を有する。複数の第2の部分4bは、それぞれが一定の距離L1を有して領域18内に配置されている。これにより、複数の第2の部分4bは、交線20に交わる。
図3は、本実施形態の他の態様の静電チャック100の要部の模式図である。第1の電極は、第1の部分2aと、第2の部分2bを有する。第2の電極は、第1の部分4a、第2の部分4b、第3の部分4c及び第4の部分4dを有する。第2の平面14に第1の部分2aが正投影された領域18aと、第2の平面14に垂直な第3の平面16aと、は1本の交線20aを形成する。また、第2の平面14に第2の部分2bが正投影された領域18bと、第2の平面14に垂直な第3の平面16bと、は1本の交線20bを形成する。そして、1本の交線20aには、複数の第2の部分4bが交わる。また、1本の交線20bには、複数の第2の部分4dが交わる。
なお、第2の電極4の形状は、上記のものに限定されない。
第1の電極2は、例えばAl(アルミニウム)の箔を用いて形成される。第2の電極4は、蒸着による形成を容易にするためMo(モリブデン)、Ni(ニッケル)、Au(金)を含むことが好ましい。ただし、第1の電極2及び第2の電極4の材料はこれに限定されない。
絶縁体50は、第1の電極2と第2の電極4の間に設けられている。絶縁体50は、第1の電極2と第2の電極4を適切な距離に保持する。絶縁体50は、例えばポリイミドのフィルムであるが、必ずしもこれに限定されるものではない。
交線20上における第2の部分4b間の距離L1は、1mm以上3mm以下、すなわち1mm≦L1≦3mmであることが好ましい。交線20上における第2の部分4bの長さL2は、0.5mm以上1mm以下、すなわち0.5mm≦L2≦1mmであることが好ましい。また、第1の電極2と第2の電極4の距離L3は、25μm以上70μm以下、すなわち25μm≦L3≦70μmであることが好ましい。
板60は、板60と絶縁体50の間に第2の電極4が設けられているように配置されている。板60は、半導体製造装置内において、腐食性ガス雰囲気中にプラズマが生成された環境に静電チャック100が配置される場合、静電チャックの第2の電極4や絶縁体50を腐食から保護するために用いられる。
板60の材質は、板60の材質の誘電率に基づいて決定されることが好ましい。例えば、窒化アルミニウム(AlN)等のセラミックスは、板60として好ましく用いられる。
板60の膜厚は、0.6mm以上2mm以下であることが好ましい。2mmより厚い場合、第2の電極4と基板Wの距離が長くなりすぎるため、十分な大きさの静電力を基板Wに伝えて基板Wを吸着することが難しくなる。一方0.6mmより薄い場合には、薄すぎるため板60の膜厚の加工が難しくなる。
基板Wは、例えばSi(シリコン)基板等の半導体基板である。
基板Wは、例えば半導体基板上に、塗布等により樹脂が設けられたものであってもよい。この場合、基板Wは、板60上に、又は板60なしに第2の電極4上に、上述の樹脂が直接吸着されるように固定される。なお、基板Wが、表面に導電膜が設けられた半導体基板であり、上述の導電膜が板60上に、又は板60なしに第2の電極4上に直接吸着されるように、基板Wを固定しても良い。
電源120は、例えば±1000V程度の電圧を印加することが可能な、市販の高電圧電源である。電源120の一方の極例えば負極は、接続配線110を用いて、第1の電極2に接続される。また、電源120の他方の極例えば正極は、接続配線110を用いて、第2の電極4に接続される。これにより、第1の電極2に負の極性を有する電圧が、また第2の電極4に正の極性を有する電圧が、それぞれ印加される。言い換えると、第1の電極2に印加される電圧の極性と、第2の電極4に印加される電圧の極性は異なっている。負極及び正極と、第1の電極2及び第2の電極4の接続は、絶縁体50内に設けられた図示しない穴等を用いて行うことができる。なお、正の極性を有する電圧が第1の電極2に、また負の極性を有する電圧が第2の電極4に印加されてもよい。
次に、本実施形態の静電チャック100の製造方法を記載する。まず、膜厚が4mm程度の、例えばAlNからなるセラミックス板に、Moを蒸着して第2の電極4を形成する。次に、第1の電極2となるAlの箔を、2枚のポリイミドフィルムで挟む。次に第2の電極4が形成されたセラミックス板と上述の2枚のポリイミドフィルムを、第2の電極4がポリイミドフィルムに接するように重ねて、プレス機により熱を加えながら硬化させて接着する。上述のポリイミドフィルムは絶縁体50となる。次に、板の膜厚を3mm程度削ることによりセラミックス板の膜厚を1mm程度として、板60を形成する。これにより、本実施形態の静電チャック100を得る。
次に、本実施形態の作用効果を記載する。
図4は、本実施形態の作用効果を説明する模式図である。
図4(a)は、本実施形態の比較形態となる静電チャック900の作用効果を説明する模式図である。静電チャック900においては、第1の電極2に負の極性を有する電圧が印加されている。これにより、第1の電極2上における基板Wの部分が正に帯電する。
また、静電チャック900においては、第2の電極4に正の極性を有する電圧が印加されている。これにより、第2の電極4上における基板Wの部分が負に帯電する。第1の電極2と基板Wの正に帯電した部分、及び第2の電極4と基板Wの負に帯電した部分に、それぞれ電気力線Eが生じ吸着力が発生する。
例えば基板Wが半導体基板である場合には、基板W内部の自由電子の数が絶縁物に比較して多く、このような帯電が比較的容易に発生する。そのため、良好な吸着が可能である。しかし、基板Wが樹脂等の絶縁物で形成されている場合には、基板内部に十分な電荷がない。そのため、比較形態となる静電チャック900により絶縁物で形成された基板Wを吸着することは困難であった。
また、基板Wが、半導体基板上に樹脂が設けられたものである場合には、樹脂を形成した後の基板Wの反りが大きくなるために、静電チャックへの吸着がさらに困難であるという問題があった。
図4(b)は、本実施形態の静電チャック100の作用効果を説明する模式図である。本実施形態の静電チャック100においては、第1の電極2に負の極性を有する電圧が、また第2の電極4に正の極性を有する電圧が印加されている。第2の電極4から生じた電気力線Eは、基板Wに入った後静電チャック100内に戻り、第2の電極4の間を通って第1の電極2に到達する。基板W内に発生した誘電分極Pと、第2の電極4と第1の電極2の間に生じた電界強度の勾配と、の間に、グラディエント力による吸着力が発生する。
静電チャック100内における第2の電極4の密度を増加させると、第2の電極4から生じて基板W内に出入りする電気力線Eの数が多くなり、より多くの誘電分極Pと電気力線Eの間に吸着力が生じるようになる。このような機構により、基板Wが、樹脂等の絶縁物で形成されている場合や、半導体基板上に樹脂が設けられたものである場合であっても、良好に静電チャック100により吸着を行うことが出来る。
なお、基板Wが、半導体基板や、表面に導電膜が設けられた半導体基板である場合でも、勿論良好に静電チャック100により吸着を行うことが出来る。
L1が3mmより大きい場合、多くの第2の部分4bを領域18内に設けることが出来ないので、グラディエント力を得ることが困難になってしまう。一方、L1が1mmより小さい場合には、電荷の干渉が起こり、吸着力が弱くなる。また、この干渉により、電極が熱により破壊するおそれがある。そのため1mm≦L1≦3mmであることが好ましい。
L2が1mmより大きい場合、多くの第2の部分4bを領域18内に設けることが出来ないので、グラディエント力を得ることが困難になってしまう。一方、L2が0.5mmより小さい場合には、電荷の干渉が起こり、吸着力が弱くなる。また、この干渉により、電極が熱により破壊するおそれがある。そのため0.5mm≦L2≦1mmであることが好ましい。
L3が70μmより大きい場合、第1の電極2と第2の電極4の距離が長くなりすぎて、グラディエント力を基板Wに伝えることが出来ないため、基板Wを吸着する力が弱くなってしまう。一方、L3が25μm以下の場合、電荷の干渉が起こり、吸着力が弱くなる。また、この干渉により、電極が熱により破壊するおそれがある。そのため25μm≦L3≦70μmであることが好ましい。
以上のように、本実施形態の静電チャックによれば、強い吸着力を有する静電チャックの提供が可能となる。
(第2の実施形態)
本実施形態の静電チャックは、領域内における第2の電極の端部は頂点を有する点で、第1の実施形態の静電チャックと異なっている。ここで、第1の実施形態と重複する内容については、記載を省略する。
本実施形態の静電チャックは、領域内における第2の電極の端部は頂点を有する点で、第1の実施形態の静電チャックと異なっている。ここで、第1の実施形態と重複する内容については、記載を省略する。
図5は、本実施形態の静電チャック100における第2の電極4の、第2の部分4bの模式図である。
図5(a)は、第2の部分4bの一部に頂点6が設けられているものである。ここで頂点6とは、2つの線の交わる点を言う。図5(a)においては、端部4cを構成する線4dと、端部4cを構成する線4eの交わる点が、頂点6となっている。このように端部4cが頂点6を有する構造とすることにより、電気力線Eの密度を増加させることが出来るため、より強い吸着力を得ることが出来る。
図5(b)においては、第2の部分4bが波型の形状を有する。図5(c)においては、第2の部分4bの端部4cの一部が円弧を有している。図5(b)と図5(c)の場合においても、頂点6が設けられているため、より強い吸着力を得ることが出来る。
以上のように、本実施形態の静電チャックによれば、より強い吸着力を有する静電チャックの提供が可能となる。
(第3の実施形態)
本実施形態の静電チャックは、領域内における第2の電極は穴を有する点で、第1ないし第2の実施形態の静電チャックと異なっている。ここで、第1ないし第2の実施形態と重複する内容については、記載を省略する。
本実施形態の静電チャックは、領域内における第2の電極は穴を有する点で、第1ないし第2の実施形態の静電チャックと異なっている。ここで、第1ないし第2の実施形態と重複する内容については、記載を省略する。
図6は、本実施形態の静電チャック100における第2の電極4の、第2の部分4bの模式図である。第2の部分4bには穴8が設けられている。この場合においても、電気力線Eの密度を増加させることが出来るため、より強い吸着力を得ることが出来る。
以上のように、本実施形態の静電チャックによれば、より強い吸着力を有する静電チャックの提供が可能となる。
(第4の実施形態)
本実施形態の半導体製造装置は、第1乃至第3の実施形態の静電チャックを備えるプラズマ処理装置である。ここで、第1乃至第3の実施形態と重複する点については、記載を省略する。
本実施形態の半導体製造装置は、第1乃至第3の実施形態の静電チャックを備えるプラズマ処理装置である。ここで、第1乃至第3の実施形態と重複する点については、記載を省略する。
図7は、本実施形態の半導体製造装置である、プラズマ処理装置200の模式図である。ここでは、プラズマ処理装置200として、RIE(Reactive Ion Etching:反応性イオンエッチング)装置を例示している。プラズマ処理装置200は、気密に構成された、例えばアルミニウム製のチャンバ211を有している。このチャンバ211はグランド210により接地されている。
チャンバ211内には、基板Wを水平に支持するとともに、下部電極として機能する支持テーブル221が設けられている。支持テーブル221の表面上には、静電チャック100が設けられている。静電チャック100は、図示しない配線により、図示しない電源と接続されている。支持テーブル221の側面及び底面の周縁部を覆うように絶縁リング222が設けられている。
また、支持テーブル221は、チャンバ211内の中央付近に位置するように、チャンバ211に支持される図示しない支持部により固定されている。さらに、支持テーブル221には、高周波電力を供給する給電線231が接続されており、この給電線231にブロッキングコンデンサ232、整合器233及び高周波電源234が接続されている。高周波電源234からは所定の周波数の高周波電力が支持テーブル221に供給される。
下部電極として機能する支持テーブル221に対向するように、支持テーブル221の上部に上部電極242が設けられている。上部電極242は支持テーブル221と平行に対向するように、支持テーブル221から所定の距離を隔てたチャンバ211の上部付近の部品241に固定される。このような構造によって、上部電極242と支持テーブル221とは、一対の平行平板電極を構成している。また、上部電極242の内縁部には、上部電極242の板の厚さ方向を貫通する、図示しない複数のガス供給路が設けられている。上部電極242は、例えば円形状を有している。上部電極242は、例えばシリコンにより形成された電極である。
チャンバ211の上部付近には、プラズマ処理時に使用される処理ガスが供給されるガス供給口212が設けられており、ガス供給口212には配管を通じて図示しないガス供給装置が接続されている。
支持テーブル221の下部にはガス排気口213が設けられており、ガス排気口213には配管を通じて図示しない真空ポンプが接続されている。
チャンバ211内の支持テーブル221と、上部電極242との間の空間は、プラズマ処理室251となり、支持テーブル221と、チャンバ211の底面との間の下部の空間はガス排気室252となる。
RIE等のエッチングの際に重要なことは、エッチング中の基板Wの温度を均一にすることである。第1乃至第3の実施形態の静電チャック100を用いることにより、静電チャック100に基板Wがしっかりと吸着されるため、基板W全体の温度を静電チャック100自体の温度に制御することが容易になる。そのため、静電チャック100の温度を制御することにより、良好なエッチングを行うことが可能となる。
なお、上述の記載はRIE装置についてのものであるが、第1乃至第3の実施形態の静電チャック100は、プラズマCVD(Chemical Vapor Deposition:化学気相成長)装置、スパッタ装置、MOCVD(Metal Organic Chemical Vapor Deposition:有機金属気相成長法)装置、マスク描画装置、マスク検査装置等の他の半導体製造装置にも好ましく用いることが出来る。
本実施形態の半導体製造装置によれば、強い吸着力を有する静電チャックを用いた半導体製造装置の提供が可能となる。
(第5の実施形態)
本実施形態の半導体製造装置は、第1乃至第3の実施形態の静電チャックを備える検査装置である。ここで、第1乃至第3の実施形態と重複する点については、記載を省略する。
本実施形態の半導体製造装置は、第1乃至第3の実施形態の静電チャックを備える検査装置である。ここで、第1乃至第3の実施形態と重複する点については、記載を省略する。
図8は、本実施形態の半導体製造装置である、検査装置300の模式図である。
検査装置300は、検査ステージ310、電流端子321、電圧端子322を有する。検査ステージ310の表面には、静電チャック100が設けられている。図示しない被検査体が形成された基板Wは、静電チャック100により検査ステージ310上に固定されている。電流端子321及び電圧端子322が被検査体に接触することにより、被検査体の電気的特性の検査をすることが可能となる。
本実施形態の半導体製造装置によれば、強い吸着力を有する静電チャックを用いた半導体製造装置の提供が可能となる。
(第6の実施形態)
本実施形態の半導体製造装置は、第1乃至第3の実施形態の静電チャックを備えるピンセットである。ここで、第1乃至第3の実施形態と重複する点については、記載を省略する。
本実施形態の半導体製造装置は、第1乃至第3の実施形態の静電チャックを備えるピンセットである。ここで、第1乃至第3の実施形態と重複する点については、記載を省略する。
図9は、本実施形態の半導体製造装置である、ピンセット400の模式図である。ピンセット400の先端410には静電チャック100が設けられており、基板を吸着することが可能である。配線420は図示しない電源に接続されており、静電チャック100に電気を供給する。なお、持ち手430に図示しないスイッチを配置することにより、静電チャック100への電気の供給を制御してもよい。
本実施形態の半導体製造装置によれば、強い吸着力を有する静電チャックを用いた半導体製造装置の提供が可能となる。
本発明のいくつかの実施形態及び実施例を説明したが、これらの実施形態及び実施例は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことが出来る。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
2 第1の電極
4 第2の電極
4a 第1の部分
4b 第2の部分
4c 端部
6 頂点
8 穴
12 第1の平面
14 第2の平面
16 第3の平面
18 領域
20 交線
50 絶縁体
60 板
100 静電チャック
110 接続配線
120 電源
200 半導体製造装置(プラズマ処理装置)
300 半導体製造装置(検査装置)
400 半導体製造装置(ピンセット)
900 静電チャック
P 誘電分極
W 基板
4 第2の電極
4a 第1の部分
4b 第2の部分
4c 端部
6 頂点
8 穴
12 第1の平面
14 第2の平面
16 第3の平面
18 領域
20 交線
50 絶縁体
60 板
100 静電チャック
110 接続配線
120 電源
200 半導体製造装置(プラズマ処理装置)
300 半導体製造装置(検査装置)
400 半導体製造装置(ピンセット)
900 静電チャック
P 誘電分極
W 基板
Claims (7)
- 第1の平面内に設けられた第1の電極と、
前記第1の平面に対し平行に設けられた第2の平面内に設けられており、前記第2の平面に前記第1の電極が正投影された領域と、前記第2の平面に垂直な第3の平面と、の交線に交わる複数の部分を有する第2の電極と、
前記第1の電極と前記第2の電極の間に設けられた絶縁体と、
を備える静電チャック。 - 前記交線上における前記部分間の距離は1mm以上3mm以下であり、
前記交線上における前記部分の長さは0.5mm以上1mm以下であり、
前記第1の電極と前記第2の電極の距離は25μm以上70μm以下である、
請求項1記載の静電チャック。 - 前記第1の電極に印加される電圧の極性と、前記第2の電極に印加される電圧の極性は異なる、
請求項1又は請求項2記載の静電チャック。 - 板をさらに備え、前記板と前記絶縁体の間に前記第2の電極は設けられている、
請求項1ないし請求項3いずれか一項記載の静電チャック。 - 前記領域内における前記第2の電極の端部は頂点を有する、
請求項1ないし請求項4いずれか一項記載の静電チャック。 - 前記領域内における前記第2の電極は穴を有する、
請求項1ないし請求項5いずれか一項記載の静電チャック。 - 請求項1ないし請求項6いずれか一項記載の静電チャックを備える半導体製造装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016180341A JP2018046179A (ja) | 2016-09-15 | 2016-09-15 | 静電チャック及び半導体製造装置 |
US15/449,255 US10276420B2 (en) | 2016-09-15 | 2017-03-03 | Electrostatic chuck and semiconductor manufacturing apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016180341A JP2018046179A (ja) | 2016-09-15 | 2016-09-15 | 静電チャック及び半導体製造装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018046179A true JP2018046179A (ja) | 2018-03-22 |
Family
ID=61560378
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016180341A Abandoned JP2018046179A (ja) | 2016-09-15 | 2016-09-15 | 静電チャック及び半導体製造装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10276420B2 (ja) |
JP (1) | JP2018046179A (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10555412B2 (en) | 2018-05-10 | 2020-02-04 | Applied Materials, Inc. | Method of controlling ion energy distribution using a pulse generator with a current-return output stage |
US11476145B2 (en) | 2018-11-20 | 2022-10-18 | Applied Materials, Inc. | Automatic ESC bias compensation when using pulsed DC bias |
JP7451540B2 (ja) | 2019-01-22 | 2024-03-18 | アプライド マテリアルズ インコーポレイテッド | パルス状電圧波形を制御するためのフィードバックループ |
US11508554B2 (en) | 2019-01-24 | 2022-11-22 | Applied Materials, Inc. | High voltage filter assembly |
US11462389B2 (en) | 2020-07-31 | 2022-10-04 | Applied Materials, Inc. | Pulsed-voltage hardware assembly for use in a plasma processing system |
US11798790B2 (en) | 2020-11-16 | 2023-10-24 | Applied Materials, Inc. | Apparatus and methods for controlling ion energy distribution |
US11901157B2 (en) | 2020-11-16 | 2024-02-13 | Applied Materials, Inc. | Apparatus and methods for controlling ion energy distribution |
US11495470B1 (en) | 2021-04-16 | 2022-11-08 | Applied Materials, Inc. | Method of enhancing etching selectivity using a pulsed plasma |
US11791138B2 (en) | 2021-05-12 | 2023-10-17 | Applied Materials, Inc. | Automatic electrostatic chuck bias compensation during plasma processing |
US11948780B2 (en) | 2021-05-12 | 2024-04-02 | Applied Materials, Inc. | Automatic electrostatic chuck bias compensation during plasma processing |
US11967483B2 (en) | 2021-06-02 | 2024-04-23 | Applied Materials, Inc. | Plasma excitation with ion energy control |
US20220399185A1 (en) | 2021-06-09 | 2022-12-15 | Applied Materials, Inc. | Plasma chamber and chamber component cleaning methods |
US11810760B2 (en) | 2021-06-16 | 2023-11-07 | Applied Materials, Inc. | Apparatus and method of ion current compensation |
US11569066B2 (en) | 2021-06-23 | 2023-01-31 | Applied Materials, Inc. | Pulsed voltage source for plasma processing applications |
US11476090B1 (en) | 2021-08-24 | 2022-10-18 | Applied Materials, Inc. | Voltage pulse time-domain multiplexing |
US11694876B2 (en) | 2021-12-08 | 2023-07-04 | Applied Materials, Inc. | Apparatus and method for delivering a plurality of waveform signals during plasma processing |
US11972924B2 (en) | 2022-06-08 | 2024-04-30 | Applied Materials, Inc. | Pulsed voltage source for plasma processing applications |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2665242B2 (ja) | 1988-09-19 | 1997-10-22 | 東陶機器株式会社 | 静電チャック |
JP2838810B2 (ja) | 1990-07-16 | 1998-12-16 | 東陶機器株式会社 | 静電チャック |
US5671116A (en) | 1995-03-10 | 1997-09-23 | Lam Research Corporation | Multilayered electrostatic chuck and method of manufacture thereof |
JP2000012194A (ja) | 1998-06-29 | 2000-01-14 | Ibiden Co Ltd | セラミックヒータの製造方法 |
JP2000021961A (ja) | 1998-06-29 | 2000-01-21 | Ibiden Co Ltd | 静電チャック |
US6431112B1 (en) * | 1999-06-15 | 2002-08-13 | Tokyo Electron Limited | Apparatus and method for plasma processing of a substrate utilizing an electrostatic chuck |
CN102473669B (zh) * | 2009-06-30 | 2015-07-15 | Asml控股股份有限公司 | 图像补偿可寻址的静电卡盘系统 |
JP5960384B2 (ja) * | 2009-10-26 | 2016-08-02 | 新光電気工業株式会社 | 静電チャック用基板及び静電チャック |
-
2016
- 2016-09-15 JP JP2016180341A patent/JP2018046179A/ja not_active Abandoned
-
2017
- 2017-03-03 US US15/449,255 patent/US10276420B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US10276420B2 (en) | 2019-04-30 |
US20180076080A1 (en) | 2018-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2018046179A (ja) | 静電チャック及び半導体製造装置 | |
KR101415551B1 (ko) | 정전척, 이의 제조 방법 및 이를 포함하는 기판 처리 장치 | |
US11887877B2 (en) | Electrostatic chuck device | |
JP4951677B2 (ja) | ウエハー移送装置 | |
JP4935143B2 (ja) | 載置台及び真空処理装置 | |
JP6308871B2 (ja) | 静電チャック及び半導体・液晶製造装置 | |
US11664261B2 (en) | Electrostatic chuck device | |
US20190006156A1 (en) | Plasma Processing Apparatus | |
KR101134736B1 (ko) | 스페이서를 구비하는 정전 척 및 그 제조방법 | |
JPH1074826A (ja) | 静電チャックから被加工物を解放する方法および装置 | |
US20100078129A1 (en) | Mounting table for plasma processing apparatus | |
KR20150135071A (ko) | 정전척 및 반도체·액정 제조장치 | |
JP2013084935A (ja) | 交流駆動静電チャック | |
TW202038019A (zh) | 物件台 | |
TWI421975B (zh) | 電漿處理裝置用基板載置台、電漿處理裝置及絕緣皮膜之成膜方法 | |
US8859993B2 (en) | Sample holder of electron beam exposure apparatus and electron beam exposure method using the same | |
JP2007121248A (ja) | 導電性接触子ホルダの製造方法 | |
JP2003282692A (ja) | 基板搬送用トレーおよびこれを用いた基板処理装置 | |
JP5678116B2 (ja) | 蓋部品、処理ガス拡散供給装置、及び基板処理装置 | |
KR101526509B1 (ko) | 로렌츠 힘을 이용한 고정용 척 | |
KR20190093348A (ko) | 정전 척 및 반도체 제조 장치 | |
JPWO2019229784A1 (ja) | プラズマ処理装置 | |
TW201933523A (zh) | 靜電吸盤及半導體製造裝置 | |
US6837937B2 (en) | Plasma processing apparatus | |
TWI846003B (zh) | 物件台及相關裝置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180828 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20190403 |