DE102014010865A1 - Drei-dimensionaler zwei-poliger Speicher mit verstärktem elektrischem Feld - Google Patents

Drei-dimensionaler zwei-poliger Speicher mit verstärktem elektrischem Feld Download PDF

Info

Publication number
DE102014010865A1
DE102014010865A1 DE102014010865.1A DE102014010865A DE102014010865A1 DE 102014010865 A1 DE102014010865 A1 DE 102014010865A1 DE 102014010865 A DE102014010865 A DE 102014010865A DE 102014010865 A1 DE102014010865 A1 DE 102014010865A1
Authority
DE
Germany
Prior art keywords
memory
layer
memory cell
bottom electrode
patterned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102014010865.1A
Other languages
English (en)
Inventor
Sung Hyun Jo
Joanna BETTINGER
Xianliang LIU
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Crossbar Inc
Original Assignee
Crossbar Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Crossbar Inc filed Critical Crossbar Inc
Publication of DE102014010865A1 publication Critical patent/DE102014010865A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the three-dimensional arrangements, e.g. with cells on different height levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/22—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the metal-insulator-metal type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/77—Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

Hier wird das Bereitstellen von drei-dimensionalen Speicherzellen mit verstärkten elektrischen Feldcharakteristika beschrieben. Als Beispiel kann eine zwei-polige Speicherzelle aus einer Schichtfolge von Materialien gebildet werden, wobei jeweilige Schichten entlang einer Richtung angeordnet sind, welche einen von 0 verschiedenen Winkel zu einer Normalrichtung einer Substratoberfläche bildet, auf welches Substrat die Schichtfolge von Material aufgebaut ist. In einigen Aspekten kann die Richtung rechtwinklig zu oder im Wesentlichen rechtwinklig zu der Normalrichtung sein. Wo ein innerer Winkel der Speicherzelle einen nicht-rechtwinkligen Winkel bildet kann ein verstärktes elektrisches Feld oder Strom resultieren, wodurch verbesserte Schaltzeiten und Speicherleistung erreicht werden.

Description

  • QUERVERWEIS ZU VERWANDTEN ANMELDUNGEN
  • Die vorliegende Patentanmeldung beansprucht den Vorteil der nicht-vorläufigen US Patentanmeldung 14/194,499, eingereicht am 28. Februar 2014, die die Priorität der vorläufigen US Patentanmeldung 61/859,090, eingereicht am 26. Juli 2013, beansprucht, welche beide hier in ihrer Gesamtheit durch Verweis aufgenommen sind.
  • TECHNISCHES GEBIET
  • Diese Offenbarung bezieht sich allgemein auf eine zwei-polige Speichervorrichtung; z. B. beschreibt diese Offenbarung eine drei-dimensionale zwei-polige Speicherzelle mit der Eigenschaft, ein verstärktes elektrisches Feld bereitzustellen.
  • HINTERGRUND
  • Zwei-polige Speicher stellen eine junge Innovation auf dem Gebiet der integrierten Schaltkreistechnik dar. Während ein Großteil der zwei-poligen Speichertechnologie sich im Entwicklungsstadium befindet, wurden verschiedene technologische Konzepte für vorgeschlagene zwei-polige Speichervorrichtungen durch die Erfinder belegt und befinden sich in einer oder mehrerer Überprüfungsstadien, um verwandte Theorien oder Techniken zu beweisen oder zu widerlegen. Die Erfinder nehmen an, dass verschiedene zwei-polige Speichertechnologien (z. B. Speicher durch resistives Schalten, magneto-resistive Speicher, ferroelektrische Speicher, organische Speicher, Phasenwechsel-Speicher, Speicher durch leitfähige Überbrückung und andere) überzeugende Belege für substanzielle Vorteile gegenüber Konkurrenztechnologien in der Halbleiter-Elektronik-Industrie bieten.
  • Insbesondere bezüglich Speicher durch resistives Schalten („resistive switching memory”) nehmen die Erfinder an, dass resistive-switching-memory-Zellen derart konfiguriert werden können, dass mehrere Zustände jeweils verschiedene Widerstandswerte haben. Zum Beispiel kann im Falle einer Einzel-Bit-Zelle die resistive-switching-memory-Zelle derart konfiguriert werden, dass sie in einem Zustand relativ hohen Widerstands oder alternativ relativ niedrigen Widerstands existiert. Mehr-Bit-Zellen können zusätzliche Zustände mit jeweiligen Widerständen haben, die sich voneinander unterscheiden und sich von den Nieder-Widerstand- und Hoch-Widerstand-Zuständen unterscheiden. Die unterschiedlichen Widerstandszustände der resistive-switching-memory-Zelle stellen unterschiedliche logische Informationszustände dar, was digitale Speicherbefehle erleichtert. Dementsprechend nehmen die Erfinder an, dass Gitter vieler solcher Speicherzellen viele digitale Speicher-Bits bereitstellen können.
  • Die Erfinder haben erfolgreich einen resistive switching memory dazu induziert, den einen oder anderen Widerstandszustand einzunehmen. Damit kann, in der Sprache eines Transistor-Fachmanns, das Anwenden oder Abschalten einer externen Bedingung dazu verwendet werden, den Speicher zu programmieren oder zu de-programmieren (z. B. zu löschen). Darüber hinaus kann eine resistive switching memory-Zelle, je nach physikalischem Aufbau und elektrischer Anordnung, im Allgemeinen einen programmierten oder de-programmierten Zustand beibehalten. Das Beibehalten eines Zustands kann andere Bedingungen voraussetzen (z. B. Existenz einer minimalen Betriebsspannung, Existenz einer minimalen Betriebstemperatur usw.) oder auch nicht, je nach Charakteristik einer Speicherzellenvorrichtung.
  • Die Erfinder haben mehrere Vorschläge zu praktischen Verwendung von resistiver Schalttechnologie für Transistor-basierte Speicheranwendungen vorgetragen. Zum Beispiel werden resistive Schaltelemente oft als brauchbare Alternativen zu Metalloxid-Halbleiter(MOS)-basierten Speichertransistoren für elektronisches Speichern von Digitalinformation theoretisch prognostiziert. Modelle von resistive switching memory-Vorrichtungen bieten einige potentielle technische Vorteil über nicht-flüchtige Transistoren vom Typ FLASH MOS.
  • Angesichts des oben genannten möchten die Erfinder weiterhin praktische Verwendungen von zwei-poliger Speichertechnologie entwickeln.
  • ZUSAMMENFASSUNG
  • Im Folgenden wird eine vereinfachte Zusammenfassung der Patentschrift gegeben, um ein grundlegendes Verständnis einiger Aspekte der Patentschrift zu vermitteln. Diese Zusammenfassung ist kein ausführlicher Überblick über die Patentschrift. Es soll weder dazu dienen, wichtige oder kritische Elemente der Patentschrift zu identifizieren, noch den Umfang einer speziellen Ausführungsform der Patentschrift oder den Umfang der Ansprüche darzustellen. Ihr Zweck besteht in der Präsentation einiger Konzepte der Patentschrift in einer vereinfachten Form als Vorwort zu der detaillierteren Beschreibung, die in dieser Offenbarung präsentiert wird.
  • Aspekte der Gegenstandsoffenbarung sehen drei-dimensionale Speicherzellen mit elektrischen Feldverstärkungscharakteristika vor. In einigen Ausführungsformen kann eine zwei-polige Speicherzelle aus einer Schichtfolge von Materialien aufgebaut sein, wobei die Schichtfolge von Materialien in einer Nähe der Speicherzelle in einem Winkel von der Substratoberfläche, auf die die Schichtfolge aufgebaut ist, weg orientiert ist. In einigen Aspekten kann die Speicherzelle rechtwinklig oder im Wesentlichen rechtwinklig zu der Substratoberfläche sein. In anderen Aspekten kann die Schichtfolge von Materialien weniger als rechtwinklig zur Substratoberfläche sein, wobei die Schichtfolge von Materialien einen Winkel gegen die Normalrichtung bildet, welcher ein elektrisches Feld oder einen elektrischen Strom einer durch die Schichtfolge von Materialien gebildeten Speicherzelle verstärkt.
  • In alternativen oder zusätzlichen Aspekten der Gegenstandsoffenbarung wird eine Speichervorrichtung bereitgestellt. Die Speichervorrichtung kann eine Halbleiterschichtfolge umfassen, welche mehrere sequentiell im Wesentlichen entlang einer ersten Richtung angeordnete Schichten umfasst; diese erste Richtung ist im Wesentlichen rechtwinklig zu oder geneigt gegen eine Substratoberfläche, welche die Halbleiterschichtfolge trägt. Weiterhin kann die Speichervorrichtung eine Speicherzelle umfassen, die in einer Untermenge der Halbleiterschichtfolge besteht und eine gemusterte Dachelektrode, eine resistive Schaltschicht und eine gemusterte Bodenelektrode umfasst, jeweils bestehend aus einzelnen der mehreren Sichten der Halbleiterschichtfolge und sequentiell entlang einer zweiten Richtung angeordnet, wobei diese zweite Richtung im Wesentlichen senkrecht zu oder geneigt gegen die erste Richtung ist. Zum Beispiel kann die Speicherzelle einen 45°-Winkel oder größeren Winkel gegen die erste Richtung, zumindest in der Nähe der Untermenge der Halbleiterschichtfolge, bilden.
  • In einer oder mehreren offenbarten Ausführungsform stellt die Gegenstandsoffenbarung eine Speicherzelle bereit. Die Speicherzelle kann eine Bodenelektrode umfassen, gebildet oberhalb eines komplementären Metalloxid-Halbleiter (CMOS) Substrats, welches eine Vielzahl von CMOS Vorrichtungen umfasst, wobei die Bodenelektrode eine Oberfläche des oberen Teils und eine Oberfläche des unteren Teils umfasst, welche im Wesentlichen parallel zu einer oberen Oberfläche des die Speicherzelle tragenden CMOS-Substrats sind, und wobei die Bodenelektrode ferner eine Kantenoberfläche umfasst, welche im Wesentlichen senkrecht zu oder geneigt gegen die obere Oberfläche des CMOS-Substrats ist. Zusätzlich kann die Speicherzelle eine elektrisch isolierende Schicht umfassen, welche zwischen der Bodenelektrode und dem CMOS-Substrat und einer der Kantenoberfläche benachbarten Schalt-Speicherschicht angeordnet ist. Ferner kann die Speicherzelle eine der Schalt-Speicherschicht benachbarte Dachelektrode umfassen und derart ausgestaltet sein, dass sie als Reaktion auf eine angelegte Vorspannung ionisiert wird. In einer oder mehrerer Ausführungsformen ist die Schalt-Speicherschicht derart ausgestaltet, dass sie durchlässig für Ionen der Dachelektrode ist und die Herstellung eines leitfähigen Wegs der Ionen durch die Schalt-Speicherschicht entlang einer Richtung, die parallel zu oder geneigt gegen die obere Oberfläche des CMOS-Substrats sein kann.
  • In einer weiteren, anderen Ausführungsform wird ein Verfahren zur Herstellung einer Speicherzelle dargestellt. Das Verfahren kann die Bildung einer Isolierschicht über der oberen Oberfläche eines komplementären Metalloxid-Halbleiter(CMOS)-Substrats und die Bildung einer ersten leitfähigen Schicht über der Isolierschicht als eine erste gemusterte Bodenelektrode umfassen. Ferner kann das Verfahren umfassen: die Durchführung einer Ätzung der Isolierschicht durch Entfernung eines Teils zumindest der ersten leitfähigen Schicht um eine erste Oberfläche und eine zweite Oberfläche auszubilden, welche im Wesentlichen senkrecht zu oder im schiefen Winkel gegen die obere Oberfläche des CMOS-Substrats ist. Zusätzlich zu dem vorangehenden, kann das Verfahren umfassen: die Bildung einer Schalt-Materialschicht über zumindest der ersten Oberfläche und das Auffüllen wenigstens eines Teils einer durch das Ätzen der isolierenden Schicht hergestellte Öffnung mit einer zweiten leitfähigen Schicht um eine erste gemusterte Dachelektrode auszubilden, welche der Schalt-Materialschicht im Bereich der Öffnung in der Nähe der ersten Oberfläche benachbart ist.
  • Die nachfolgende Beschreibung und die Zeichnungen legen gewisse illustrative Aspekte der Patentschrift dar. Diese Aspekte sind jedoch Hinweise auf lediglich einige der verschiedenen Arten, in welchen die Prinzipien der Patentschrift verwendet werden können. Andere Vorteile oder neue Merkmale der Patentschrift werden durch die folgende detaillierte Beschreibung der Patentschrift ersichtlich werden, wenn sie in Verbindung mit den Zeichnungen beachtet werden.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Viele Aspekte, Ausführungsformen, Objekte und Vorteile der vorliegenden Erfindung werden offensichtlich durch Beachtung der folgenden detaillierten Beschreibung, in Verbindung mit den begleitfähigen Zeichnungen, in denen gleiche Referenzzeichen durchwegs auf gleiche Teile verweisen. In dieser Patentschrift sind viele spezifische Details dargelegt, um ein durchdringendes Verständnis dieser Offenbarung zu bieten. Jedoch ist zu beachten, dass einige Aspekte dieser Gegenstandsoffenbarung auch ohne diese spezifischen Details oder mit anderen Verfahren, Komponenten, Materialien, etc. betrieben werden können. In anderen Fällen werden wohlbekannte Strukturen oder Vorrichtungen in Blockdiagrammform gezeigt, um die Beschreibung der Gegenstandsoffenbarung zu erleichtern.
  • 1 zeigt ein Blockdiagramm einer beispielhaften zwei-poligen Speicherzelle gemäß verschiedener Ausführungsformen dieser Offenbarung.
  • 2 illustriert ein Blockdiagramm einer beispielhaften zwei-poligen Speicherzelle gemäß zusätzlicher offenbarter Ausführungsformen.
  • 3 zeigt ein Blockdiagramm einer weiteren beispielhaften zwei-poligen Speicherzelle, gemäß weiterer Ausführungsformen.
  • 4 und 4A illustrieren beispielhafte zwei-polige Speicherzellen mit verstärkten elektrischen Feldcharakteristika, in einigen Ausführungsformen.
  • 5 zeigt ein Blockdiagramm eines Beispiels von mehreren zwei-poligen Speicherzellen mit verstärkten elektrischen Feldern, geschichtet in einer dritten Dimension, in einer Ansicht(en).
  • 6 illustriert ein Blockdiagramm eines Mustergitters von Speicherzellen mit verstärken elektrischen Feldcharakteristika, in verschiedenen Ausführungsformen.
  • 7 illustriert ein Blockdiagramm eines beispielhaften Gitters von Speicherzellen gemäß einer alternativen Ausführungsform.
  • 8 zeigt ein Blockdiagramm eines Mustergitters von Speicherzellen gemäß noch einer alternativen Ausführungsform.
  • 9 illustriert ein Blockdiagramm eines Mustergitters von Speicherzellen mit weiter verstärkten elektrischen Feldcharakteristika, in einer weiteren Ausführungsform(en).
  • 10 zeigt ein Blockdiagramm eines Mustergitters von Speicherzellen mit weiter verstärkten elektrischen Feldcharakteristika in einer weiteren Ausführungsform(en).
  • 11 illustriert ein Flussdiagramm eines beispielhaften Verfahrens zur Herstellung von zwei-poligem Speicher gemäß weiteren Ausführungsformen.
  • 12 zeigt ein Blockdiagramm einer beispielhaften Betriebsumgebung zur erleichterten Implementierung von einer oder mehrerer offenbarten Ausführungsformen.
  • 13 illustriert ein Blockdiagramm einer beispielhaften Rechnerumgebung, welche in Verbindung mit verschiedenen Ausführungsformen implementiert werden kann.
  • DETAILLIERTE BESCHREIBUNG
  • Diese Offenbarung bezieht sich auf zwei-polige Speicherzellen, verwendet zur digitalen Informationsspeicherung. In einigen Ausführungsformen können die zwei-poligen Speicherzellen eine resistive Technologie beinhalten, wie zwei-polige Speicherzellen mit resistivem Schalten. Zwei-polige Speicherzellen mit resistivem Schalten (auch bezeichnet als resistive-switching-memory-Zellen oder resistive switching memory), wie hier benutzt, umfassen Schaltkomponenten mit zwei leitfähigen Kontakten (hier auch als Elektroden oder Pole bezeichnet) mit einem aktiven Bereich (auch bezeichnet als Schaltschicht oder Schaltmedium) zwischen den leitfähigen Kontakten. Der aktive Bereich von zwei-poligen Speichervorrichtungen zeigt, im Kontext von resistive switching memory eine Vielzahl von stabilen oder semi-stabilen resistiven Zustände, wobei jeder resistiver Zustand einen anderen elektrischen Widerstand hat. Zudem können jeweils einzelne der Vielzahl von Zuständen ausgebildet oder aktiviert werden als Reaktion auf ein geeignetes elektrisches Signal, welches an den beiden leitfähigen Kontakten angelegt wird. Das geeignete elektrische Signal kann ein Spannungswert, ein Stromwert, eine Pulsweite, eine Pulshöhe oder Strompolarität oder ähnliches sein, oder eine Kombination davon. Ein Beispiel einer zwei-poligen Speichervorrichtung durch resistives Schalten kann ein derzeit sich in Entwicklung befindliches resistives random access memory (RRAM) sein.
  • Ausführungsformen der Gegenstandsoffenbarung können eine Faser-basierte Speicherzelle bereitstellen. Ein Beispiel einer Faser-basierten Speicherzelle kann umfassen: eine p-dotierte oder n-dotierte Silizium(Si)-haltige Schicht (z. B. p-dotiertes oder n-dotiertes Polysilizium, p-dotiertes oder n-dotiertes SiGe etc.), eine resistive Schaltschicht (resistive switching layer, RSL) und eine aktive Metallschicht zur Bereitstellung von Faser-bildenden Ionen an die RSL. Die p-dotierte oder n-dotierte Si-haltige Schicht kann p-dotiertes oder n-dotiertes Polysilizium, p-dotiertes oder n-dotiertes SiGe, o. ä. beinhalten. Die RSL (welche in der Fachliteratur auch als resistives Schaltmedium, resistive switching media, RSM, bezeichnet werden kann) kann z. B. eine undotierte, amorphe Si Schicht, eine Halbleiterschicht mit intrinsischer Charakteristik, ein Si-Sub-Oxid (z. B. SiOx wobei x einen Wert zwischen 0,1 und 2 annimmt) usw. umfassen. Beispiele von aktiven Metallschichten kann unter anderem umfassen: Silber (Ag), Gold (Au), Titan (Ti), Titannitrid (TiN) oder andere geeignete Titanverbindungen, Nickel (Ni), Kupfer (Cu), Aluminium (Al), Chrom (Cr), Tantal (Ta), Eisen (Fe), Mangan (Mn), Wolfram (W), Vanadium (V), Kobalt (Co), Platin (Pt), und Palladium (Pd). Andere geeignete, leitfähige Materialien, wie auch Verbindungen oder Kombinationen der genannten oder ähnlichen Materialien können für eine aktive Metallschicht in einigen Aspekten der Gegenstandsoffenbarung verwendet werden. Einige Details bezüglich Ausführungsformen der Gegenstandsoffenbarung, die dem voranstehenden Beispiel ähnlich sind, können den folgenden US Patentanmelden entnommen werden: 11/875,541 eingereicht am 19. Oktober 2007 und 12/575,921 eingereicht am 8. Oktober 2009. Diese beiden Anmeldungen sind in ihrer jeweiligen Gesamtheit und zu allen Zwecken hier durch Bezugnahme aufgenommen.
  • Es versteht sich, dass einige der hier genannten Ausführungsformen verschiedene Speicherzellentechnologien mit verschiedenen physikalischen Eigenschaften benutzen können. Zum Beispiel können verschiedene Speicherzellentechnologien durch resistives Schalten verschiedene diskret programmierbare Widerstände, verschiedene zugeordnete Programmier-/Lösch-Spannungen wie auch andere Differenzierungseigenschaften aufweisen. Zum Beispiel können verschiedene Ausführungsformen der Gegenstandsoffenbarung eine bipolare Schaltvorrichtung benutzen, welche eine erste Schaltantwort (z. B. Programmierung auf einen von einer Menge an Programmzuständen) auf ein elektrisches Signal einer ersten Polarität und eine zweite Schaltantwort (z. B. Löschen hin zu einem Löschzustand) auf ein elektrisches Signal mit einer zweiten Polarität hin zeigt. Die bipolare Schaltvorrichtung unterscheidet sich, zum Beispiel, von einer unipolaren Vorrichtung, welche sowohl die erste Schaltantwort (z. B. Programmierung) als auch die zweite Schaltantwort (z. B. Löschen) als Antwort auf elektrische Signale mit der gleichen Polarität und verschiedenen Amplituden zeigt.
  • Verschiedene Ausführungsformen der vorliegenden Erfindungen sind „bipolare” Vorrichtungen, wo eine Programmierspannung und eine Löschspannung von gegensätzlicher Polarität sind. Solche Ausführungsformen werden von den Erfindern als vorteilhaft gegenüber „unipolaren” Vorrichtungen angesehen, wo Programmierspannungen und Löschspannungen die gleiche Polarität haben. Bei unipolaren Vorrichtungen geschieht die Leitung (z. B. Programmierung) einer Schicht bei einer hohen Spannung mit begrenztem Stromfluss und ein disruptiver Erwärmungsprozess (z. B. Löschen) einer Schicht geschieht bei einer niedrigeren Spannung, aber mit deutlich höherem Strom. Einige Nachteile von unipolaren Vorrichtungen können beinhalten, dass das Löschen von Speicher mittels solcher Joulescher Erwärmung den Speichereinbau in andere Vorrichtungen und die Speicherdichte deutlich begrenzen kann. Zudem haben einige Ausführungsformen der vorliegenden Erfindung eine relativ niedrige Programmierspannung. In einigen Fällen ist die Programmierspannung zwischen etwa 0,5 V und etwa 1,5 V; zwischen etwa 0 V und etwa 2 V; zwischen etwa 0.5 V und etwa 5 V, o. ä.
  • Wenn keine spezifische Speicherzellentechnologie oder Programmier-/Lösch-Spannungen für die verschiedenen Aspekte und Ausführungsformen hier angeben sind, soll beabsichtigt sein, dass solche Aspekte und Ausführungsformen jegliche geeignete Speicherzellentechnologie aufnehmen können und durch dieser Technologie angemessene Programmier-/Lösch-Spannungen betrieben werden können, wie es dem Fachmann durch sein Wissen naheliegt oder ihm durch das hier dargelegte nahegelegt wird. Weiterhin soll es sich verstehen, dass der Umfang der Gegenstandsoffenbarung auch Ausführungsformen umfasst, wo der Austausch der Speicherzellentechnologie dem Fachmann naheliegende Änderungen am Schaltkreis oder Änderungen an den Betriebssignalniveaus notwendig macht und die Ausführungsformen diese Änderungen am Schaltkreis oder an Betriebssignalniveaus umfassen.
  • In verschiedenen Ausführungsformen der vorliegenden Offenbarung können einige Ausführungsformen nach hier beschriebener Herstellung einer Speichervorrichtung und vor funktioneller Ausführung von Programmier- und Lösch-Befehlen konditioniert werden. Die Konditionierung kann durch ein einleitfähiges formendes Signal (z. B. formende Spannung, formender Strom, formendes Feld, etc.) implementiert werden, welches eine Speicherzelle veranlasst, nach Herstellung zunächst programmiert zu werden. Insbesondere kann ein einleitfähiges formendes Signal in einigen Ausführungsformen zwischen einer Dachelektrode der Speicherzelle und einer Bodenelektrode der Speicherzelle angelegt werden, um beispielsweise die anschließende Bildung einer leitfähigen Faser innerhalb der Speicherzelle zu erleichtern. In einleitfähigen, von den Erfindern durchgeführten Experimenten erforderte das einleitfähige formende Signal eine höhere Amplitude als ein zugeordnetes Programmiersignal im Anschluss an die Konditionierung. Als Beispiel für eine Programmierspannung einer zwei-poligen Speicherzelle von etwa 3 V, könnte die Konditionierung der Speicherzelle eine einleitfähige formende Spannung von etwa 5 V benötigt haben. Ein Nachteil einer Speichervorrichtung mit solchen Charakteristika ist, dass zwei unterschiedliche Typen von treibenden Spannungskreisen vonnöten sein können, um die Speicherzelle anzutreiben: ein Kreis um die einleitfähige, formende Spannung bereitzustellen (welcher u. U. nie wieder benutzt werden würde und Raum auf dem Chip verschwendet) und ein zweiter Kreis zur Bereitstellung der Programmierspannung. Mehrere Ausführungsformen der vorliegenden Offenbarung können jedoch einleitfähige formende Spannungen aufweisen, welche deutlich reduziert sind im Vergleich zu frühen, von den Erfindern durchgeführten Experimenten mit zwei-poligen Speicherzellen. In solchen Ausführungsformen kann die einleitfähige formende Spannung in einem Bereich liegen von etwa der zugeordneten Programmierspannung bis hin zu etwa 1 V größer als diese zugeordnete Programmierspannung. In anderen Ausführungsformen kann die einleitfähige formende Spannung in einem Bereich liegen zwischen etwa der zugeordneten Programmierspannung bis hin zu etwa 0,5 V größer als die zugeordnete Programmierspannung. Vorteile verschiedener Ausführungsformen beinhalten, dass die die formende Spannung bereitstellende Schaltungen deutlich vereinfacht werden können, ihre Größe verringert werden kann oder sie in den Programmierspannungsschaltkreis integriert werden können, wodurch zusätzliche dem einleitfähigen formenden Signal gewidmete Schaltungen vermieden werden können.
  • Die Erfinder der vorliegenden Anmeldung sind der Meinung, dass zwei-polige Speichervorrichtungen, wie Speichervorrichtungen durch resistives Schalten, verschiedene Vorteile im Bereich der elektronischen Speicher bieten. Zum Beispiele kann resistive Schalttechnologie im Allgemeinen klein sein, mit einem Bedarf an Siliziumfläche von etwa 4F2 pro resistiver Schaltvorrichtung, wobei F für die minimale Feature-Größe eines Technologieknoten (z. B. eine zwei resistive Schaltvorrichtungen umfassende Speicherzelle würde demnach etwa 8F2 groß sein, wenn sie auf benachbarter Silizium-Fläche aufgebaut sind). Nicht-benachbarte resistive Schaltvorrichtungen, z. B. übereinander oder untereinander gestapelte, können gar 4F2 für einen Satz von mehreren nicht-benachbarten Vorrichtungen, benötigen. Zudem können Mehr-Bit-Vorrichtungen mit zwei, drei oder mehr Bits pro Speicherzelle in noch größeren Dichten resultieren, im Sinne von Bits pro benötigter Siliziumfläche. Diese Vorteile können zu größerer Halbleiterkomponentendichte und Speicherdichte, und niedrigeren Herstellungskosten für eine gegebene Anzahl an digitalen Speicherbits führen. Die Erfinder gehen auch davon aus, dass resistive switching memory schnelle Programmiergeschwindigkeit und niedrigen Programmierstrom aufweisen kann, sowie kleinere Zellgrößen, wodurch größere Komponentendichten ermöglicht werden. Andere Vorteile umfassen Nichtflüchtigkeit, die Möglichkeit zur Datenspeicherung ohne kontinuierliche Leistungsanwendung, und die Möglichkeit zwischen Metallschichten aufgebaut zu werden, wodurch resistive-switching-basierte Vorrichtungen sowohl für zwei- als auch für drei-dimensionale Halbleiterarchitekturen geeignet sind.
  • Die Erfinder der vorliegenden Anmeldung sind mit zusätzlichen nicht-flüchtigen, zwei-poligen Speicherstrukturen vertraut. Zum Beispiel ist ferroelektrischer random access memory (RAM) ein Beispiel. Andere beinhalten magneto-resistive RAM, organische RAM, Phasen-Wechsel-RAM und RAM durch leitfähige Überbrückung usw. Zwei-polige Speichertechnologien habe unterschiedliche Vor- und Nachteile und Abwägungen zwischen Vor- und Nachteilen sind üblich. Zum Beispiel können verschiedene Untermengen dieser Vorrichtungen relativ schnell Schaltzeiten, gute Haltbarkeit, hohe Speicherdichte, kostengünstige Herstellung, lange Lebensdauer oder Ähnliches oder Kombinationen davon aufweisen. Gleichzeitig können die verschiedenen Untermengen auch schwierig herzustellen sein, Kompatibilitätsprobleme mit gewöhnlichen CMOS Herstellungsprozessen haben, schwache Lese-Leistung haben, kleine an/aus Widerstands-Verhältnisse (was z. B. zu geringen Sensibilitätsbandbreiten führt) haben, schwache thermische Stabilität haben oder andere Probleme haben. Obwohl resistive-switching memory-Technologie durch die Erfinder als eine der besten Technologien mit den meisten Vor- und den wenigsten Nachteilen angesehen wird, können andere zwei-polige Speichertechnologien für einige der offenbarten Ausführungsformen benutzt werden, wo dies dem Fachmann geeignet erscheint.
  • Um eine Faser-basierte resistive switching-memory-Zelle zu programmieren kann eine geeignete Programmierspannung über die Speicherzelle angelegt werden, was zur Bildung einer leitfähigen Faser durch einen Teil der Speicherzelle mit relativ hohem elektrischen Widerstand führt. Dies führt die Speicherzelle von einem Zustand relativ hohen Widerstands in einen Zustand relativ niedrigen Widerstands. In einigen resistive-switching-Vorrichtungen kann ein Lösch-Prozess derart implementiert werden, dass die leitfähige Faser zumindest teilweise deformiert wird, wodurch die Speicherzelle vom Zustand niedrigen Widerstands zurück in den Zustand hohen Widerstands gebracht wird. Diese Zustandsänderung kann im Speicherkontext mit den jeweiligen Zuständen eines binären Bits assoziiert werden. Ein Gitter von mehreren Speicherzellen, ein Wort(en), Byte(s), Seite(n), Block(s) etc. von Speicherzellen kann derart programmiert oder gelöscht werden dass es Nullen bzw. Einsen von binärer Information darstellt und durch Beibehaltung dieser Zustände über die Zeit effektiv die binäre Information speichern.
  • Allgemein haben Ausführungsformen der vorliegenden Offenbarung das Potential andere Arten von Speicher aufgrund von zahlreichen Vorteilen gegenüber Konkurrenztechnologien zu ersetzen. Jedoch nehmen die Erfinder dieser Gegenstandsoffenbarung an, dass das „sneak path Problem” ein Hindernis darstellen kann, resistive-switching-memory-Zellen in Daten-Speicher-Anwendungen mit hoher Dichte zu nutzen. Ein „sneak path” (auch „leak path” oder unbeabsichtigter Stromeinfluss) kann durch einen ungewünschten Strom charakterisiert werden, der durch benachbarte Speicherzellen einer Zugriffs-Speicherzelle fließt, was besonders offensichtlich in großen Crossbar-Gittern von passiven Speichern sein kann, insbesondere in Verbindung mit Zellen in einem „an”-Zustand (Zustand relativ niedrigen Widerstands).
  • Genauer gesagt kann sneak-path-Strom aus einer Spannungsdifferenz zwischen benachbarten oder nahen Bitleitungen eines Speicher-Gitters resultieren. Zum Beispiel muss eine zwischen Metall-Verbindungen (Bitleitungen, Wortleitungen) eines Crossbar-Gitters positionierte Speicherzelle kein echter elektrischer Isolator sein und damit kann eine kleine Menge Strom fließen als Antwort auf die genannten Spannungsdifferenzen. Ferner können sich diese kleinen Strommengen aufaddieren, insbesondere wenn sie durch mehrere Spannungsdifferenzen über mehrere Metall-Verbindungen beobachtet werden. Während eines Speichervorgangs, können sneak-path-Strom(e) mit einem Betriebssignal (z. B. Programmiersignal, Löschsignal, Lesesignal etc.) koexistieren und den Betriebsspielraum reduzieren, z. B. den Strom- und/oder Spannungsspielraum zwischen dem Auslesen einer programmierten Zelle (einem ersten physikalischen Zustand zugeordnet) und einer gelöschten Zelle (einem zweiten physikalischen Zustand zugeordnet). In Verbindung mit einem Lese-Vorgang einer gewählten Speicherzelle kann sneak-path-Strom, der mit der gewählten Zelle einen Lesepfad teilt, zu einem Abtast-Strom beitragen, wodurch der Abtastspielraum der Leseschaltung reduziert wird. Zusätzlich zu erhöhter Leistungsaufnahme, Joulesche Erwärmung und damit verbundenen Nachteilen, können sneak-path-Ströme zu Speicherzellfehlern führen, ein Problem das die Verlässlichkeit im Speicher untergraben kann. Einige der offenbarten Ausführungsformen sind derart ausgestaltet, dass sneak-path-Ströme in benachbarten Speicherzellen oder in Speicherzellen, die eine Bitleitung, Wortleitung o. Ä. teilen, gemildert werden.
  • Verschiedene Ausführungsformen der vorliegenden Offenbarung stellen eine zweipolige Speichervorrichtung bereit, welche aus einer Schichtfolge von Materialien gebildet ist, die in einem Winkel zu einer Substratoberfläche steht, auf welcher die zwei-polige Speichervorrichtung aufgebaut ist. In verschiedenen Ausführungsformen kann die Schichtfolge von Materialien wenigstens eine Schaltschicht umfassen, die zwischen einer Bodenelektrode und einer Dachelektrode der zwei-poligen Speichervorrichtung angeordnet ist. In einer weiteren Ausführungsform kann die Schichtfolge zudem eine Auswahlschicht umfassen. In einer anderen Ausführungsform kann die Schichtfolge auch eine leitfähige Schicht umfassen. In noch weiteren Ausführungsformen kann die Schichtfolge ferner eine Schaltschicht umfassen. In zumindest einer Ausführungsform kann die Schichtfolge ferner eine Barriereschicht umfassen. In noch weiteren Ausführungsformen kann die Schichtfolge eine geeignete Kombination der vorgenannten Schichten umfassen. In alternativen oder zusätzlichen Ausführungsformen kann die Schichtfolge von Materialien rechtwinklig zu der Substratoberfläche sein; in anderen Aspekten kann die Schichtfolge von Materialien im Wesentlichen rechtwinklig zur Substratoberfläche sein. In einer oder mehreren Ausführungsformen kann die Schichtfolge von Materialien derart konstruiert sein, dass sie von einer rechtwinkligen Richtung durch einen positiven oder negativen Winkel abweicht, sodass der elektrische Strom oder das elektrische Feld für eine zugeordnete Speicherzelle (oder eine Untermenge davon) verstärkt wird. Der positive Winkel kann in manchen Ausführungsformen 10° oder weniger, 30° oder weniger in anderen Ausführungsformen und 45° oder weniger in wiederum anderen Ausführungsformen sein.
  • In mehreren offenbarten Ausführungsformen kann das Substrat ein Komplementär-Metalloxid-Halbleiter (CMOS) Substrat sein, mit einem oder mehreren CMOS-kompatiblen Vorrichtungen. In einer oder mehreren Ausführungsformen, können offenbarte Speichervorrichtung(en) zwei-polige resistive-switching Speichervorrichtungen sein, welche ganz oder teilweise kompatibel mit existierenden CMOS Herstellungstechniken sind. Dementsprechend können manche oder alle der offenbarten Speichervorrichtungen mit niedrigen Herstellungskosten hergestellt werden, begrenzter Weiterverarbeitung und Ähnlichem, was zu zwei-poligen Speichern mit hoher Dichte und hoher Effizienz führt, welche nach Annahme der Erfinder mit weniger Herstellungsproblemen fabriziert und angeboten werden können als den Erfindern für andere Speichervorrichtungen bekannt.
  • Bezugnehmend auf die Zeichnungen illustriert 1 ein Blockdiagramm einer beispielhaften Speicherschichtfolge 100, welche eine Speichervorrichtung gemäß verschiedener Aspekte der Gegenstandsoffenbarung bereitstellt. Speicherschichtfolge 100 kann eine Substrat 102 (diagonal schraffiert) in einer ersten Schicht der Speicherschichtfolge 100 umfassen. Substrat 102 kann ein CMOS-verwandtes Substrat sein, das kompatibel mit einem oder mehreren CMOS Vorrichtungen ist. In einigen offenbarten Ausführungsformen kann Substrat 102 eine Vielzahl von CMOS Vorrichtungen (nicht dargestellt) umfassen, die darin oder darauf hergestellt sind. Oberhalb Substrat 102 ist ein elektrischer Isolator 104. Elektrischer Isolator 104 kann elektrische Isolation für eine oder mehrere aktive Komponenten (z. B. Speicherzellen, Bitleitungen, Wortleitungen etc.) der Speicherschichtfolge 100 bereitstellen. Wie in 1 dargestellt, ist der elektrische Isolator 104 durch helle Schattierung abgegrenzt.
  • Zusätzlich zu dem vorangehenden kann die Speicherschichtfolge 100 eine Bodenelektrode 106 oberhalb des elektrischen Isolators 106 umfassen. Bodenelektrode 106 ist derart konfiguriert, dass sie einen Teil der oberen Oberfläche des elektrischen Isolators 104 bedeckt. Zum Beispiel, wo Substrat 102 und elektrischer Isolator 104 über einen relativ großen Teil des Halbleiterchips (z. B. ein paar cm2) eingesetzt sind, kann die Bodenelektrode 106 in einem Teilstück des Halbleiterchips in der Größenordnung von mehreren μm2 oder ein paar hundert nm2 sein. As ein weiteres Beispiel kann die Bodenelektrode 106 in der Größenordnung von ein paar Vielfachen einer minimalen Technologie-Feature-Größe oder weniger sein. Somit kann die Bodenelektrode 106 auf der Fläche von ein paar zwei-poligen Speicherzellen oder weniger sein.
  • Oberhalb Bodenelektrode 106 ist ein zweiter elektrischer Isolator 104A. Elektrischer Isolator 104A kann in einigen Ausführungsformen eine senkrechte oder geneigte Oberfläche 104B in der gleichen Ebene wie oder im Wesentlichen koplanar mit einer senkrechten oder geneigten Oberfläche 106B der Bodenelektrode 106 haben (siehe z. B. den vergrößerten Ausschnitt einer senkrechten oder geneigten zwei-poligen Speicherzelle 112). In weiteren Ausführungsformen ist eine Schaltschicht 108 bereitgestellt, welche sich entlang der senkrechten oder geneigten Oberfläche 106A der Bodenelektrode 106 erstreckt. In einer optionalen Ausführungsform kann Schaltschicht 108 sich weiter entlang der senkrechten oder geneigten Oberfläche 104B des elektrischen Isolators 104A erstrecken. In manchen Ausführungsformen kann sich die Schaltschicht 108 weiter entlang einer oberen Oberfläche des elektrischen Isolators 104 oder elektrischen Isolators 104A oder beiden erstrecken, wie dargestellt. Jedoch kann Schaltschicht 108 in noch anderen Ausführungsformen auf einen Bereich zwischen Bodenelektrode 106 und Dachelektrode 110 beschränkt sein und sich entlang der senkrechten oder geneigten Oberfläche 106A der Bodenelektrode 106 erstrecken. Schaltschicht 108 kann derart konfiguriert sein, dass sie auf einen oder mehrere unterscheidbare Zustände gesetzt wird und diese beibehält. Die Zustände können unterschieden werden (z. B. gemessen, ...) gemäß Werten oder Wertebereichen einer physikalischen Größe, verwandt mit einer bestimmten von Speicherschichtfolge 100 benutzten zwei-poligen Speichertechnologie. Zum Beispiel können im Fall von resistive-switching memory jeweilige Zustände gemäß diskreten elektrischen Widerstandswerten (oder Wertebereichen) der Schaltschicht 108 unterschieden werden.
  • Ein Ausschnitt 112 von 1 illustriert eine Speicherzelle 114 der Speicherschichtfolge 100. Speicherzelle 114 ist angeordnet von Bodenelektrode 106 bis Dachelektrode 110 entlang einer Richtung 116, welche einen Winkel bildet, z. B. rechtwinklig, im Wesentlichen rechtwinklig, geneigt oder ein anderen Winkel, bezüglich einer Normalrichtung einer Ebene, welche die obere Oberfläche des Substrats 102 umfasst (siehe z. B. 3, unten, Substrat-Normalrichtung 301). In anderen offenbarten Ausführungsformen, kann die Richtung 116 weniger als rechtwinklig zur Normalrichtung der oberen Oberfläche des Substrat 102 sein, so wie 0 bis 10° weniger als rechtwinklig, 10 bis 20° vom rechten Winkel, 10 bis 30° vom rechten Winkel, 45° oder weniger vom rechten Winkel, oder andere geeignete Winkel oder Winkelbereiche.
  • Wie in Ausschnitt 112 dargestellt, umfasst die Speicherzelle 114 eine Bodenelektrode 106 mit einer senkrechten oder geneigten Oberfläche 106A rechts davon. Benachbart zur Bodenelektrode 106 und zur senkrechten oder geneigten Oberfläche 106A ist Schaltschicht 108. Benachbart zur Schaltschicht 108 ist Dachelektrode 110, mit einer senkrechten oder geneigten Oberfläche 110A links davon. Wie in 1 dargestellt ist die Anordnung von Bodenelektrode 106, Schaltschicht 108 und Dachelektrode 110 entlang einer Richtung 116, welche rechtwinklig zu oder im Wesentlichen rechtwinklig zur Normalrichtung der oberen Oberfläche des Substrats 102 ist. Anders ausgedrückt ist Richtung 116 parallel zu oder geneigt gegen eine Ebene, welche eine obere Oberfläche von Substrat 102 umfasst. Dies unterscheidet sich von anderen Konzepten, welche durch die Erfinder für monolithische Speicherzellenschichtfolgen vorgeschlagen wurden, z. B. indem Schichten der Schichtfolge entlang einer Richtung, welche im Wesentlichen parallel zur Normalrichtung der oberen Oberfläche eines darunterliegenden Halbleitersubstrats ist, angeordnet sind.
  • Die Erfinder der vorliegenden Anmeldung nehmen an, dass die hier offenbarten Speicherzellenausführungsformen mehrere Vorteile gegenüber Speicherzellentechnologien bereitstellen können. Erstens kann die Speicherzellengröße zumindest teilweise durch die Elektrodendicke kontrolliert werden. Die Erfinder nehmen an, dass die Kontrolle einer Nanometer-großen Filmdicke allgemein leichter ist als die Kontrolle einer nanometer-großen lateralen Ausdehnung eines Films. Dementsprechend kann die Speicherzellendichte durch Reduktion der Filmdichte für Speicherzellenfilmschichten erhöht werden. Zum Beispiel kann in mindestens einer Ausführungsform Schaltschicht 108 eine Dicke im Bereich von etwa 1 nm bis etwa 50 nm haben. Dies kann zu reduziertem Leckagestrom führen, kann leitfähige Fasern von resistive switching memory Technologien auf schmalere Bereichen begrenzen, kann die Leistung verbessern und kompakte drei-dimensionale Speicherzellenintegration bereitstellen u. ä. In weiteren Ausführungsformen, die hier beschrieben werden, kann die Betriebsspannung der Speicherzellen aufgrund der kleineren Speicherzellengröße reduziert werden. Ferner kann die Betriebsgeschwindigkeit der Speicherzellen verbessert werden durch Benutzung von Techniken, die elektrische Ströme oder elektrische Felder verstärken in Verbindung mit Speicherzellen wie die durch Speicherzelle 114 dargestellte.
  • Verschiedene Materialien können für Bodenelektrode 106, Schaltschicht 108 und Dachelektrode 110 ausgewählt werden, in verschiedenen Ausführungsformen. In einigen Ausführungsformen kann Bodenelektrode 106 eine gemusterte Bodenelektrode aus einem Metall wie W, Ti, TiN, TiW, Al, Cu usw. sein. Zudem oder stattdessen kann gemusterte Bodenelektrode 106 aus einem leitfähigen Halbleiter wie p-dotiertem Si, einem p-dotiertem poly-Si, einem n-dotierten Si, einem n-dotierten poly-Si, einer SiGe-Verbindung, einer polykristallinen SiGe-Verbindung, einem p- oder n-dotiertem SiGe oder polykristallinem SiGe o. Ä. oder einer geeigneten Kombination davon bestehen.
  • In einigen Ausführungsformen kann Schaltschicht 108 eine amorphe Siliziumschicht mit intrinsischen Eigenschaften umfassen (nicht absichtlich dotiert mit Dotierungen, Metallen etc.). Zudem oder stattdessen kann Schaltschicht 108 ein Metalloxid (z. B. ZnO), amorphes Si, SiO2, SiOx (wobei x eine reelle Zahl größer 0 und kleiner 2 ist) (wiederum nicht absichtlich dotiert), SiGeOx, ein Chalkogenid, ein Metalloxid o. Ä. oder eine Kombination davon.
  • In verschiedenen Ausführungsformen kann Dachelektrode 110 eine gemusterte Dachelektrode sein, bestehend aus Materialien wie Cu, Ag, Ti, Al, W, Pd, Pt, Ni o. Ä. oder einer geeigneten Kombination davon. Diese Materialien sind derart ausgestaltet, dass sie metallische Ionen ungefähr an der gemeinsamen Grenzfläche mit Schaltschicht 108 erzeugen, nach Anlegen einer Spannung über Bodenelektrode 106 und Dachelektrode 110. Wie hier beschrieben resultiert die Bildung von metallischen Fasern in Schaltschicht 108 aus der Bewegung der metallischen Ionen von der gemeinsamen Grenzfläche zwischen Dachelektrode 110 und Schaltschicht 108.
  • In einigen Ausführungsformen können die für Bodenelektrode 106 und Dachelektrode 110 benutzten Materialien umgedreht werden. Dementsprechend können metallische Ionen ungefähr an der gemeinsamen Grenzfläche mit Schaltschicht 108 gebildet werden, nach Anlegen einer Spannung über Bodenelektrode 106 und Dachelektrode 110.
  • 2 illustriert ein Blockdiagramm einer alternativen, beispielhaften Speichervorrichtung 200 der Gegenstandsoffenbarung. Speichervorrichtung 200 kann im Wesentlichen ähnlich zu Speicherschichtfolge 100 von 1, oben, sein, außer insofern wie unten, in einer Ausführungsform, beschrieben. In anderen Ausführungsformen kann Speichervorrichtung 200 von Speicherschichtfolge 100 in hier nicht explizit beschriebenen Details abweichen (z. B. in Zusammensetzung(en), Maß(e), etc.). In anderen Ausführungsformen kann Speichervorrichtung 200 in mancher Hinsicht ähnlich sein und in anderer Hinsicht verschieden sein von Speicherschichtfolge 100.
  • Speichervorrichtung 200 kann einen elektrischen Isolator 202 umfassen, optional oberhalb einer Substratschicht (nicht gezeigt). Oberhalb Isolatorschicht 202 ist eine Bodenelektrode 204. Bodenelektrode 204 erstreckt sich lateral über eine Untermenge einer oberen Oberfläche von Isolator 202. In wenigstens einer Ausführungsform kann die Untermenge eine Fläche von etwa einer oder mehreren Speicherzellen umfassen (z. B. zwei Speicherzellen, vier Speicherzellen, usw.), wohingegen jedoch in anderen Ausführungsformen die Untermenge eine größere Fläche sein kann (z. B. eine Seite(n) von Speicherzellen, ein Block(s) von Speicherzellen, oder andere geeignete Gruppen von Speicherzellen. Bodenelektrode 204 hat eine obere Oberfläche unterhalb einer zweiten Isolatorschicht 202A und eine senkrechte oder geneigte Oberfläche 204A auf einer rechten Seite der Bodenelektrode 204. Eine Auswahlschicht 206 ist oberhalb zweiter Isolatorschicht 202A geschichtet und benachbart zu der senkrechten oder geneigten Oberfläche 204A der Bodenelektrode 204 und der zweiten Isolatorschicht 202A. Auswahlschicht 206 kann sich über eine obere Oberfläche von Isolator 202 erstrecken, wie dargestellt, oder kann ungefähr auf den Bereich der senkrechten oder geneigten Oberfläche beschränkt sein (z. B. beschränkt auf ungefähr benachbart zu senkrechter oder geneigter Oberfläche 204A der Bodenelektrode 204), wie oben beschrieben. Zusätzlich ist eine Schaltschicht 208 oberhalb Auswahlschicht 206 und benachbart zu dem senkrechten oder geneigten Teil von Auswahlschicht 206 positioniert. Schaltschicht 208 kann sich über eine obere Oberfläche von Schaltschicht 206 oberhalb der oberen Oberfläche von Isolator 202 oder oberhalb der oberen Oberfläche von Isolator 202A erstrecken. Eine Dachelektrode 210 ist benachbart zu Schaltschicht 208 positioniert. In anderen Ausführungsformen können Schaltschicht 208 und Auswahlschicht 206 primär auf einen Bereich zwischen Dachelektrode 210 und Bodenelektrode 204 beschränkt sein (z. B. senkrecht zu der geneigt gegen eine Ebene, die eine obere Oberfläche der Substratschicht von Speichervorrichtung 200 umfasst) und muss nicht zu einer oberen Oberfläche von Isolator 202 oder Isolatorschicht 202A reichen.
  • Ein Ausschnittbereich 212 zeigt einen Bereich von Speichervorrichtung 200 welche zum Beispiel eine senkrechte Speicherzelle, eine geneigte Speicherzelle oder ähnliche Nomenklatur bildet. Ausschnittbereich 212 ist wie dargestellt vergrößert, wodurch die senkrechte/geneigte Speicherzelle illustriert ist. Insbesondere ist Bodenelektrode 204 auf einer linken Seite der senkrechten/geneigten Speicherzelle, benachbart zu einem Teil von Auswahlschicht 206. Auf einer rechten Seite des Teils von Auswahlschicht 206 ist ein Teil von Schaltschicht 208 (z. B. eine abgeschiedene Materialschicht, eine oxidierte Materialschicht etc.), benachbart zu Dachelektrode 210. Ein geeignetes Programmiersignal (z. B. Spannung, Strom, elektrisches Feld u. Ä.) angelegt über Dachelektrode 210 und Bodenelektrode 204 kann die senkrechte/geneigte Speicherzelle auf einen ersten Speicherzustand programmieren (z. B. einen ersten Widerstandswert, einen ersten einer Vielzahl von Widerstandswerten etc.). Ein geeignetes Löschsignal (z. B. Spannung, Strom, elektrisches Feld etc.) angelegt über Dachelektrode 210 und Bodenelektrode 204 kann die senkrechte/geneigte Speicherzelle auf einen Löschzustand löschen (z. B. ein zweiter Widerstandswert).
  • In weiteren Ausführungsformen kann Dachelektrode 210 ausgestaltet sein, an einer Grenzfläche zwischen Schaltschicht 208 und Dachelektrode 210 als Antwort auf das Programmiersignal ionisiert zu werden und Schaltschicht 208 kann ausgestaltet sein, zumindest teilweise durchlässig für Ionen von Dachelektrode 210 zu sein. Ein mit dem Programmiersignal assoziiertes elektrisches Feld kann Ionen von Dachelektrode 210 veranlassen, von Dachelektrode 210 innerhalb Schaltschicht 208 zu migrieren, wodurch elektrischer Widerstand von Schaltschicht 208 zu einem niedrigeren Widerstandszustand reduziert wird. In einigen Ausführungsformen können in Schaltschicht 208 migrierende Ionen eine leitfähige Faser in Schaltschicht 208 bilden. Die leitfähige Faser kann eine Länge haben, die sich substantiell über eine Dicke von Schaltschicht 208 zwischen Dachelektroode 210 und Auswahlschicht 206 (und Bodenelektrode 204) erstreckt. Das Löschsignal kann Ionen, die in Schaltschicht 208 migriert haben, veranlassen, zumindest teilweise zurück in Richtung Dachelektrode 210 zu migrieren, wodurch der elektrische Widerstand von Schaltschicht 208 zu einem hohen Widerstandswert erhöht wird. Zum Beispiel kann das Löschsignal zumindest teilweise Verformung der leitfähigen Faser in Schaltschicht 208 bewirken.
  • Beispiele von geeigneten Materialien für Auswahlschicht 206 können eine Metalloxid, Ti, TiO2, Al2O3, HfO2, Oxid, SiO2, WO3, poly-Si, poly-SiGe, poly-Si, poly-SiGe, ein nicht-lineares Element, eine Diode o. Ä. oder geeignete Kombinationen davon umfassen. In weiteren Ausführungsformen kann Schaltschicht 206 eine Dicke im Bereich von etwa 1 nm bis etwa 50 nm haben.
  • 3 zeigt ein Blockdiagramm einer beispielhaften Speicherzelle 300 gemäß alternativer oder zusätzlicher Ausführungsformen der Gegenstandsoffenbarung. Speicherzelle 300 kann eine zwei-polige Speicherzelle in verschiedenen Ausführungsformen sein. In wenigstens einer Ausführungsform kann Speicherzelle 300 eine zwei-polige Speichertechnologie mit resistivem Schalten sein. Zudem kann Speicherzelle 200 teilweise oder gänzlich in Verbindung mit einem CMOS-Substrat (nicht gezeigt) hergestellt sein, unter Verwendung von einem oder mehreren CMOS-kompatiblen Herstellungsprozessen.
  • In verschiedenen Ausführungsformen kann Speicherzelle 300 eine Reihe von benachbarten Materialien umfassen, welche entlang einer Richtung 302 angeordnet sind, welche nicht parallel zu einer Normalrichtung 301 einer oberen Oberfläche eines CMOS-Substrats ist. Die Richtung 302 kann in einigen Ausführungsformen einen rechten Winkel oder einen im Wesentlichen rechten Winkel zu Normalrichtung 301 bilden. Obwohl Speicherzelle 300 in einer Richtung 302 angeordnet ist (z. B. horizontal von links nach rechts), welche in der in 3 gezeigten Ausführungsform(en) rechtwinklig zu Normalrichtung 301 ist, kann die Richtung 302 einen anderen Winkel zur Normalrichtung 301 bilden. Zum Beispiel kann der Winkel in verschiedenen Ausführungsformen zwischen etwa 45° und etwa 90° zur Normalrichtung sein (z. B. 45°, 50°, 60°, 75°, 80°, 85° oder ein anderer geeigneter Winkel).
  • Speicherzelle 300 kann eine erste gemusterte Elektrode umfassen, welche als Bodenelektrode 304 für Speicherzelle 300 (dunkel schattierter Block, links von Speicherzelle 300) dient. Bodenelektrode kann aus Cu, Ag, Ti, Al, W, Pd, Pt, Ni, TiN, TiW oder einem elektrisch ähnliches Material oder einer geeigneten Kombination davon gebildet sein. Bodenelektrode 304 hat eine senkrechte oder geneigte untere Oberfläche 304A (z. B. rechte Oberfläche), welche als ein erster elektrischer Kontakt für Speicherzelle 300 dient. In anderen Ausführungsformen kann Speicherzelle 304 in einer zu 3 gegensätzlichen Art ausgerichtet sein; z. B. kann Bodenelektrode in einigen Ausführungsformen auf einer rechten Seite der Speicherzelle 300 sein, sodass eine andere senkrechte oder geneigte Oberfläche (z. B. linke Oberfläche) als der erste elektrische Kontakt dient (z. B. siehe 4A, unten).
  • Benachbart zu senkrechter oder geneigter Oberfläche 304A von Bodenelektrode 304 kann Speicherzelle 300 eine Auswahlschicht 306 umfassen (vertikaler schattierter Block auf einer rechten Seite von Bodenelektrode 304). Auswahlschicht 306 kann aus einem geeigneten Metalloxid, TiO2, Al2O3, HfO2, einem geeigneten Oxid, SiO2, WO3, poly-Si, poly-SiGe, dotiertem poly-Si, dotiertem poly-SiGe, einem nicht-linearen Element, einer Diode, o. Ä. oder einer geeigneten Kombination davon, gestaltet sein. Auswahlschicht 306 kann in einer oder mehreren Ausführungsformen dazu dienen, Speicherzelle 300 für einen Speicherbefehl zu aktivieren oder zu deaktivieren. Zum Beispiel, durch Kontrolle eines in einer ersten Weise an Auswahlschicht 306 angelegten Signals (z. B. eine erste bias-Vorspannung, ein erster Strom, ein erstes elektrisches Feld usw.) kann Speicherzelle 300 wie auch andere an Auswahlschicht 306 angeschlossene Speicherzellen (nicht gezeigt) für einen Speicherbefehl (z. B. programmieren, löschen, schreiben u. Ä.) aktiviert werden. Durch Kontrolle des in einer zweiten Weise an Auswahlschicht 306 angelegten Signals (z. B. eine zweite bias-Vorspannung, ein zweiter Strom, ein zweites elektrisches Feld usw.) kann Speicherzelle 300 (und an Auswahlschicht 304 angeschlossene Speicherzellen) von einem Speicherbefehl deaktiviert werden oder es kann Stromfluss durch die Vorrichtung kontrolliert werden. In verschiedenen Ausführungsformen kann Auswahlschicht 304 eine Dicke zwischen etwa 1 nm und etwa 50 nm haben.
  • In wenigstens einer offenbarten Ausführungsform kann Speicherzelle 300 eine leitfähige Schicht 308 (horizontal schattierter Block rechts von Auswahlschicht 306) beinhalten. Leitfähige Schicht 308 kann benachbart zu Auswahlschicht 306 sein, wie dargestellt. Zudem kann leitfähige Schicht 308 aus einem elektrisch leitfähigen Material gebildet sein (im Vergleich zum Beispiel zu Schaltschicht 310). Beispiele eines geeigneten elektrisch leitfähigen Materials für leitfähige Schicht 308 können ein geeignetes Metall, ein geeignetes dotiertes Silizium, dotiertes Silizium-Germanium o. Ä. umfassen.
  • Zusätzlich zu dem Genannten kann Speicherzelle 300 eine Schaltschicht 310 umfassen (unschattierter Block recht von leitfähiger Schicht 308). Schaltschicht 310 kann aus einem geeigneten Material gebildet sein, welches elektrisch resistiv (im Vergleich zum Beispiel zu leitfähiger Schicht 308, Auswahlschicht 306 oder Bodenelektrode 304) ist. Zudem kann das geeignete Material zumindest teilweise durchlässig für Ionen sein, die mit Speicherzelle 300 in Verbindung stehen (z. B. Ionen einer Dachelektrode 314, siehe unten). In einigen Ausführungsformen kann das geeignete Material ein Metalloxid, amorphes Si, SiO2, SiO (wobei x eine Zahl größer 0 und kleiner 2 ist), SiGeOx, ein Chalkogenid, ein Metalloxid, ein festes Elektrolyt oder ein anderes elektrisch resistives oder ionen-durchlässiges Material oder eine Kombination davon sein. In verschiedenen Ausführungsformen der Gegenstandsoffenbarung kann Schaltschicht 310 eine Dicke zwischen etwa 2 nm und etwa 50 nm haben. In wenigstens einer Ausführungsform kann die untere Bereichsgrenze der Dicke von Schaltschicht 310 bis zu 1 nm betragen.
  • In alternativen oder zusätzlichen Ausführungsformen der Gegenstandsoffenbarung kann Speicherzelle 300 eine Barriereschicht 312 (horizontaler schattierter Block rechts von Schaltschicht 310) umfassen, zum Beispiel konfiguriert, exzessives Einspritzen von Metall-Ionen von der Dachelektrode 314 in Schaltschicht 310 zu begrenzen oder als Sauerstoff-Diffusions-Barriereschicht oder dergleichen ausgestaltet. Kontrolle über die Begrenzung von überschüssiger Injektion von Metall-Ionen oder über die Reduktion der Diffusion von Dachelektrode 314 kann auf der Auswahl von Material(ien) für Barriereschicht 312, der Dicke von Barrierematerial 312 o. ä. oder einer Kombination davon beruhen. Barrierematerial 312 kann ein elektrischer Leiter in einem oder mehreren offenbarten Aspekten sein. Beispiele von geeigneten Materialien für Barrierematerial 312 können Ti, TiOx, TiN, Al, AlOx, Cu, CuOx, W, WOx, Hf, HfOx o. ä. oder eine Kombination davon beinhalten.
  • Speicherzelle 300 kann eine Dachelektrode 314 (kreuz-schattierter Block rechts von Barrierematerial 312) umfassen. Dachelektrode 314 kann konfiguriert sein, ionisiert zu werden (z. B. an einer Grenze von Dachelektrode 314 und Schaltschicht 310 oder einer Grenze von Dachelektrode 314 und Barrierematerial 312 oder einer Grenze von Barrierematerial 312 und Schaltschicht 310 etc.) als Antwort auf eine geeignete an Speicherzelle 300 angelegte Vorspannung. Ionen von Dachelektrode 314 können auf die geeignete Vorspannung durch Migration innerhalb von Schaltschicht 310 reagieren. Diese Ionen können eine leitfähige Faser innerhalb Schaltschicht 310 bilden, welche Speicherzelle 300 in einen ersten Widerstandszustand mit relativ niedrigem elektrischem Widerstand versetzen kann. Als Antwort auf eine zweite geeignete Vorspannung (z. B. eine umgekehrte Vorspannung im Vergleich zu der geeigneten Vorspannung oder eine Vorspannung derselben Polarität aber anderer Amplitude wie die geeignete Spannung) kann die leitfähige Faser innerhalb Schaltschicht 310 wenigstens teilweise deformiert werden, woraufhin Speicherzelle 300 einen zweiten Widerstandszustand mit relativ hohem elektrischem Widerstand hat. Beispiele von geeigneten Materialien für Dachelektrode 314 kann geeignete elektrische Leiter beinhalten. Zum Beispiel können Beispiele eines geeigneten elektrischen Leiter Cu, Ag, Ti, Al, W, Pd, Pt oder Ni oder ähnliche auf Vorspannung hin ionisierbare, elektrische Leiter oder eine geeignete Kombination davon umfassen.
  • Gemäß verschiedenen Ausführungsformen kann Speicherzelle eines oder mehrere der folgenden Merkmale umfassen. In einem Beispiel kann eine Feature-Größe von Speicherzelle 300 größer als eine Dicke von Schaltschicht 310 sein. In einem anderem Beispiel kann sich eine leitfähige Faser in Schaltschicht 310 als Antwort auf eine geeignete Programmiervorspannung entlang einer ähnlichen Richtung erstrecken, wie die Richtung entlang welcher die Reihe von benachbarten Materialien von Speicherzelle 300 angeordnet sein (z. B. entlang oder im Wesentlichen entlang Richtung 302), wie oben beschrieben. Die ähnliche Richtung kann in manchen Ausführungsformen rechtwinklig oder im Wesentlichen rechtwinklig zur Normalrichtung 301 einer oberen Oberfläche eines mit Speicherzelle 300 assoziierten CMOS-Substrats sein. In anderen Beispielen kann die ähnliche Richtung einen Winkel zur Normalrichtung zwischen etwa 45° und etwa 90° bilden oder einen anderen geeigneten Winkel bilden. In einigen Ausführungsformen können die senkrechte oder geneigte Oberfläche 304A von Bodenelektrode 304 und die jeweilige senkrechte/geneigte Oberfläche(n) von Auswahlschicht 306, leitfähiger Schicht 308, Schaltschicht 310, Barrierematerial 312 oder Dachelektrode 314 nicht-senkrecht auf eine untere Oberfläche von Bodenelektrode 304 oder Dachelektrode 314 sein, von einer senkrechten Richtung um einen Winkel abweichend. Dieser Winkel kann elektrischen Strom oder elektrisches Feld von Speicherzelle 300 verstärken, wodurch ein Betrieb von Speicherzelle 300 mit relativ niedriger Vorspannung, niedrigem Strom etc. erleichtert wird.
  • 4 und 4A illustrieren Blockdiagramme von beispielhaften geneigten Speichervorrichtungen 400 und 400A, gemäß alternativen oder zusätzlichen Ausführungsformen der Gegenstandsoffenbarung. Zuerst bezugnehmend auf 4 kann Speicherzelle 400 eine Bodenelektrode 402 (dunkle Schattierung), eine Auswahlschicht 404, eine Schaltmaterialschicht 406 und eine Dachelektrode 408 umfassen. Eine Speicherzelle 410 von geneigter Speichervorrichtung 400 ist durch das gestrichelte Oval skizziert. Wie dargestellt hat Bodenelektrode 402 eine geneigte Oberfläche rechts von Bodenelektrode 402 mit einem Speicherschichtfolgenwinkel 412 bezüglich einer unteren Oberfläche 414 von Bodenelektrode 402. Speicherschichtfolgenwinkel 412 kann dazu dienen, ein elektrisches Feld oder einen elektrischen Strom zu verstärken, das/der durch Speichervorrichtung 400 an einer unteren rechten Ecke von Bodenelektrode 402 als Antwort auf eine angelegte Vorspannung über Bodenelektrode 402 und Dachelektrode 408 beobachtet wird. Dieses verstärkte elektrische Feld kann verbesserte Schaltleitung (z. B. verringerte Betriebsspannung, verbesserte Programmierzeiten, Löschzeiten, Schreibzeiten, etc.) und andere Vorteile für Speichervorrichtung 400 bereitstellen. Speicherschichtfolgenwinkel 412 kann ein von null verschiedener Winkel in wenigstens einer Ausführungsform, ein 45° oder größerer Winkel in anderen Ausführungsformen, ein im Wesentlichen 90° Winkel in wiederum anderen Ausführungsformen oder ein anderer geeigneter Winkel sein.
  • Geneigte Speichervorrichtung 400A illustriert eine alternative Anordnung für eine Speicherzelle gemäß der Gegenstandsoffenbarung. Wie dargestellt hat geneigte Speichervorrichtung 400A eine Bodenelektrode und eine Dachelektrode, umgekehrt in horizontaler Ausrichtung bezüglich geneigter Speichervorrichtung 400. Ebenso sind eine Auswahlschicht und Schaltschicht in horizontaler Ausrichtung bezüglich geneigter Speichervorrichtung 400 umgekehrt. Eine geneigte Speicherzelle 402A ist durch den gestrichelten ovalen Ausschnitt dargestellt. Geneigte Speicherzelle 402A bildet einen Speicherschichtfolgenwinkel 404A zu einer unteren Oberfläche der Bodenelektrode von geneigter Speichervorrichtung 400A, in einer ähnlichen Art wie oben für geneigte Speichervorrichtung 400 beschrieben.
  • 5 illustriert ein Blockdiagramm einer beispielhaften geneigten Speichervorrichtung 500 gemäß zusätzlicher Aspekte der Gegenstandsoffenbarung. Geneigte Speichervorrichtung 500 kann zumindest teilweise mit CMOS-verwandten Herstellungstechniken konstruiert sein. Zusätzliche können mehrere Speicherzellen als Teil von geneigter Speichervorrichtung 500 in einem drei-dimensionalen Gitterformat hergestellt sein, wobei mehrere Speicherzellen in einer zwei-dimensionalen Ebene angeordnet sind und mehrere zwei-dimensionale Anordnungen von Speicherzellen in eine dritte Dimension geschichtet sind.
  • Geneigte Speichervorrichtung 500 kann ein CMOS-Substrat 502 umfassen, welches mehrere CMOS-Vorrichtungen hat. Eine erste Isolatorschicht 504 ist zwischen Substrat 502 und Speicherzellschichten von geneigter Speichervorrichtung 500 positioniert. Die Speicherzellschichten können abwechselnde Paare von Bitleitungs- und Isolatorschichten umfassen. Also kann eine erste Speicherschicht1 508A eine erste Bitleitungsschicht 506A und eine zweite Isolatorschicht 504A umfassen. Zusätzliche Speicherschichten von geneigter Speichervorrichtung 500 können zweite Speicherschicht2 508B, mit zweiter Bitleitungsschicht 506B und dritter Isolatorschicht 504B, bis hin zu SpeicherschichtN 508C, mit N-ter Bitleitungsschicht 506C und N + 1-ter Isolatorschicht 504C, umfassen, wobei N eine geeignete ganze Zahl größer 1 ist.
  • Nach Bildung von Speicherzellschicht1 508A bis hin zu SpeicherzellschichtN 508C (weiterhin kollektiv als Speicherzellschichten 508A–508C bezeichnet) von geneigter Speichervorrichtung 500 kann eine Durchkontaktierung, ein Kanal, eine Öffnung etc. in einem Bereich von Speicherzellschichten gebildet werden (zentraler Bereich dargestellt mit gekreuzter Schattierung und dünnen, nicht-schattierten Bereichen in geneigten Winkeln zu Oberflächen der Öffnung). Durchkontaktierungen können mit geeigneten Ätz-Techniken, Falz-Techniken oder ähnlichen Techniken zur Materialentnahme von geschichteten Halbleiterfilmen oder -schichten gebildet werden. Die Durchkontaktierung kann zu exponierten geneigten Teilen von einzelnen der Bitleitungsschichten 506A, 506B, 506C (weiterhin kollektiv als Bitleitungsschichten 506A–506C bezeichnet) führen. Es ist zu beachten, dass die in 5 dargestellte Durchkontaktierung wenigstens zwei geneigte Teile in jeder Bitleitungsschicht 506A–506C, eine rechte geneigte Oberfläche für eine linke Seite von Bitleitungen BL1,1, BL2,1, ... BLN,1 und eine ähnliche linke geneigte Oberfläche für eine rechte Seite von Bitleitungen BL1,2, BL2,2, ..., BLN,2 freilegt. Jeweilige Speicherschichtfolgen 510 können benachbart zu den jeweiligen geneigten Oberflächenteilen an den seitlichen Kanten der Durchkontaktierung gebildet werden, wodurch programmierbare Schaltkomponenten für Speicherzellen wie hier beschrieben bereitgestellt werden. Speicherschichtfolge 510 kann eine Auswahlschicht, eine Schaltschicht, eine Barriereschicht, eine leitfähige Schicht, o. Ä. oder eine geeignete Kombination davon umfassen.
  • Eine Wortleitung 512 kann in einem restlichen Teil von geneigter Speichervorrichtung 500 gebildet sein und kann in die Lücke oder Öffnung im Speicherschichtmaterial von Speicherschichten 508A–508C hineinreichen, welche wie oben beschrieben entfernt sind um die Durchkontaktierung(en) zu bilden. Somit kann Wortleitung 512 den Kreuz-schraffierten Bereich von 5 ausfüllen und als „Wortleitung 512” benannt werden. Im Betrieb kann Wortleitung 512 als eine Dachelektrode für Speicherzelle von geneigter Speichervorrichtung 500 dienen, dargestellt durch einen Ausschnitt 512 (gepunkteter Kreis, links unten in 5). Eine Kombination eines senkrechten/geneigten Teils (links oder rechts) eines Segments von Bitleitungsschichten 506A–506C und einem benachbarten Teil von Speicherschichtfolge 510 und benachbartem Segment von Wortleitung 512 kann jeweils einzelne der Speicherzellen von Ausschnitt 512 bilden. Somit kann jede der Bitleitungsschichten 506A–506C zwei Speicherzellen an jeweiligen Schnittpunkten zu Wortleitung 512 umfassen, eine erste Speicherzelle an einem entsprechenden senkrechten/geneigten Teil einer der linken Bitleitungen BL1,1, BL2,1 und BLN,1 und eine zweite Speicherzelle an einem entsprechenden senkrechten/geneigten Teil einer der rechten Bitleitungen BL1,2, BL2,2, und BLN,2. Somit kann die in 5 dargestellte Ausführungsform von geneigter Speichervorrichtung 500 2 × N Speicherzellen bereitstellen pro Schnittpunkt einer geschichteten Menge von N Bitleitungen und einer Wortleitung. Wo sich geneigte Speichervorrichtung 500 über mehrere Wortleitungen 512 (z. B. links und rechts auf der Seite, nicht dargestellt) und zusätzliche geschichtete Mengen von N Bitleitungen (z. B. in die Seite hinein, aus der Seite heraus, nicht gezeigt) erstreckt, kann ein drei-dimensionales Gitter bereitgestellt werden, welches viele Speicherzellen bildet.
  • Wie in Ausschnitt 512 dargestellt, können jeweilige Speicherzellen verstärkten elektrischen Strom oder verstärktes elektrisches Feld an einer Grenzfläche zwischen einem senkrechten/geneigten Teil einer dazugehörigen Bitleitung und einer der assoziierten Speicherschichtfolgenschichten 510 beobachten. Ein Winkel von weniger als 90° (z. B. schattierter Kreisbereich in einem unteren rechten Teil von Ausschnitt 512) – ausgebildet zwischen einer Unterseite einer assoziierten Bitleitung und einer vertikalen Ausdehnung eines senkrechten/geneigten Teils der assoziierten Wortleitung und einer assoziierten der Speicherschichtfolgenschichten 510 – kann die verstärkte elektrische Stromdichte oder elektrische Feldstärke bereitstellen. Dies kann Speicherbefehle für die jeweiligen der Speicherzellen mit verringerten Feld- oder Vorspannungs-Amplituden erleichtern, was zu schnelleren Antwortzeiten und insgesamt verbesserter Speicherleistung führt.
  • 6 zeigt ein Blockdiagramm eines beispielhaften Speichergitters 600 gemäß alternativer oder zusätzlicher Aspekte der Gegenstandsoffenbarung. Speichergitter 600 kann eine Menge von Bitleitungen 602 entlang einer ersten Richtung umfassen, gestaltet unterhalb einer entsprechenden Menge von Wortleitungen, die sich in eine zweite Richtung erstrecken, welche rechtwinklig oder im Wesentlichen rechtwinklig zur ersten Richtung sein kann. Bitleitungen 602 können eine Menge von Bitleitungsschichten umfassen, inklusive Bitleitungsschicht1 602A (hell schattiertes Rechteck) und Bitleitungsschicht2 602B (dunkel schattiertes Rechteck über Bitleitungsschicht1 602A gelegt), welche in eine dritte Dimension geschichtet sein können (in die Seite hinein und aus der Seite heraus). Obwohl zwei Bitleitungsschichten für Speichergitter 600 gezeigt sind, versteht es sich, dass zusätzliche Bitleitungsschichten oberhalb der gezeigten Bitleitungsschichten 602A, 602B geschichtet sein können.
  • Die Menge von Bitleitungsschichten 602A, 602B kann oberhalb eines geeigneten Substrats (z. B. ein CMOS-Substrat) mit eingestreuten isolierenden Schichten (z. B. siehe geneigte Speichervorrichtung 500 in 5, oben) gebildet sein. Wortleitungen 604 können oberhalb Bitleitungsschichten 602A, 602B gebildet sein, entlang einer Richtung die jene von wenigstens einer Untermenge der Bitleitungen 602 schneidet. Material zwischen den jeweiligen Bitleitungsschichten 602A, 602B kann entfernt werden (z. B. weggeätzt, weggeschnitten, aufgelöst usw.) um eine Öffnung(en) oder Lücke(en) zwischen Bitleitungen 602 zu bilden. In einem Bereich von Speichergitter 600, welcher zwischen Mengen von sich schneidenden Bitleitungen 602 und Wortleitungen 604 liegt, können die Lücken wie in einem Beispiel mit isolierendem Material gefüllt sein. In einem Bereich von Speichergitter 600, wo eine Wortleitung 604 eine Lücke zwischen Bitleitungen 602 schneidet, kann die Lücke/Öffnung mit Wortleitungsmaterial (z. B. einem Metall) gefüllt werden, wodurch eine Durchkontaktierung 606 gebildet wird, die eine oder mehrere Speicherzellen umfasst.
  • Eine Menge von in Speichergitter 600 gebildeten Durchkontaktierungen 606 ist dargestellt durch die gepunkteten Rechtecke entlang jeweiliger Wortleitungen 604, über Lücken zwischen Bitleitungen 602. Obwohl Speichergitter 600 eine Durchkontaktierung 606 zeigt, die in jeder solcher Position positioniert ist, können andere Ausführungsformen der Gegenstandoffenbarung stattdessen Durchkontaktierungen 606 in einer Untermenge solcher Positionen bilden (z. B. siehe 7, unten). Wie dargestellt können Durchkontaktierungen 606 entlang Wortleitungen 604, an einer Kreuzung mit einer Lücke zwischen benachbarten Bitleitungen 602 von Speichergitter 600, gebildet sein. Die Bildung einer Durchkontaktierung 606 kann die Verlängerung einer Wortleitung 604 in eine Lücke zwischen Bitleitungen 602 umfassen (z. B. eine Öffnung etc., von der Bitleitungsmaterial entfernt wird; z. B. siehe ausgeschnittenen Querschnitt 608, unten). Daher können Durchkontaktierungen 606 gestaltet sein, um jeweilige Lücken in Bitleitungsschichten von Speichergitter 600, die eine der Wortleitungen 604 schneiden, zu füllen.
  • Eine senkrechte Ansicht einer Durchkontaktierung 606 ist in ausgeschnittenem Querschnitt 608 dargestellt (gepunktetes Oval). Wie aus der senkrechten Ansicht ersichtlich sind jeweilige Durchkontaktierungen 606 mit einem linken Teil gestaltet, der einen geneigten Kontakt mit einem der benachbarten Paare von Bitleitungen 602 bildet, und mit einem rechten Teil, der einen geneigten Kontakt mit einem zweiten der benachbarten Paare von Bitleitungen 602 bildet. Durchkontaktierungen 606 können daher in einigen offenbarten Ausführungsformen jeweilige Speichervorrichtungen umfassen, die im Wesentlichen ähnlich zu geneigter Speichervorrichtung 500 aus 5, oben, sind. In anderen Ausführungsformen kann eine andere Konstruktion bereit gestellt sein (z. B. mit mehr oder weniger Bitleitungsschichten, eine oder mehr zusätzliche Schaltschichten, eine oder mehr Schaltschichten weniger, usw.).
  • Wie dargestellt umfasst die Speichervorrichtung von ausgeschnittenem Querschnitt 608 einen Teil einer Wortleitung 604 (kreuzweise schattiert), welcher sich nach unten erstreckt um geneigte Kontakte mit Bitleitungsschichten 602A, 602B (dunkel schattierte Rechtecke, gekreuzt durch Wortleitung 604) zu bilden, welche zwischen isolierenden Schichten 504 und oberhalb einem im Wesentlichen dem aus 5, oben, entsprechenden CMOS-Substrat 502 geformt sind. In der Ausführungsform von 6 bildet Wortleitung 604 zwei geneigte Kontakte mit jeder der Bitleitungsschichten 602A, 602B. Zwischen Wortleitung 604 und Bitleitungsschicht 602A, 602B an den geneigten Kontakten ist eine Speicherschichtfolgenschicht 610, umfassend eine Schaltschicht und optional eine Barriereschicht, eine Auswahlschicht oder eine geeignete Kombination davon. Eine Speicherzelle kann geformt werden für jeden geneigten Kontakt einer Wortleitung 604 und Bitleitungsschichten 602A, 602B mit der eingestreuten Speicherschichtfolgenschicht 610, wie hier beschrieben. Somit sind wenigstens vier Speicherzellen in dem ausgeschnittenen Querschnitt 608 geformt (oder mehr Speicherzellen für zusätzliche Bitleitungsschichten oberhalb Bitleitungsschicht 602B).
  • Durch Herstellung von Durchkontaktierungen 606 zwischen jedem Paar von Bitleitungen 602, können jeweilige Durchkontaktierungen 606 zwei geneigte Kontakte mit einem Paar von Bitleitungen 602 haben. Dies stellt dem Speichergitter 600 relativ hohe Speicherdichte bereit. In anderen Ausführungsformen kann ein Speichergitter Durchkontaktierungen 606, die an einer Untermenge von jedem Paar von Bitleitungen 602 gebildet sind, haben, so dass eine Untermenge von Durchkontaktierungen 606 zwei geneigte Kontakte mit Paaren von Bitleitungen 602 bildet. Dies kann Stromleckage für ein Speichergitter reduzieren, wodurch der Abtast-Spielraum verbessert wird, statt der Maximierung von Speicherdichte.
  • 7 zeigt ein Blockdiagramm von einer top-down-Ansicht eines beispielhaften Speichergitter 700 gemäß einer oder mehrerer zusätzlicher offenbarter Ausführungsformen. Speichergitter 700 kann eine Menge von Bitleitungen 702 umfassen, welche oberhalb eines CMOS-Substrats und unterhalb einer Menge von Wortleitungen 704 gebildet sind. In Speichergitter 700, erstrecken sich Bitleitungen 702 entlang einer ersten Richtung, welche rechtwinklig zu oder im Wesentlichen rechtwinklig zu einer zweiten Richtung ist, entlang welcher die Wortleitungen 704 sich erstrecken. In anderen offenbarten Ausführungsformen kann ein Winkel zwischen der ersten Richtung und zweiten Richtung ein oder mehr Grad vom rechten Winkel (z. B. 2°, 5°, 10° oder ein anderer geeigneter Winkel) abweichen. Zum Beispiel kann dieser Winkel ausgewählt werden, um verbesserte Stromdichte oder elektrische Feldstärke für Speicherzellen von Speichergitter 700 bereitzustellen, gemessen in einer Ebene parallel zu der top-down-Ansicht von 7 (z. B. siehe 9, unten). Dieser Abweichungswinkel für Speicherschichten kann anstatt oder zusätzlich zu einem zweiten Abweichungswinkel vom rechten Winkel für die Speicherschichten sein, wobei der zweite Winkel in einer Ebene gemessen ist, welche senkrecht zu der top-down-Ansicht von 7 ist (z. B. wie durch Ausschnitt 512 von 5, oben, dargestellt).
  • Speichergitter 700 umfasst einen Satz von Durchkontaktierungen 706 entlang jeweiliger Wortleitungen 704. Durchkontaktierungen 706 sind an ausgewählten Lücken zwischen Paaren von Bitleitungen 702 positioniert, unterhalb einer der Wortleitungen 704. In der Ausführungsform von Speichergitter 700 sind Lücken für Durchkontaktierungen 706 ausgewählt, sodass jeweilige Segmente von jeder Bitleitung 702 (wobei ein Bitleitungssegment jeweilige ungebrochene Breiten der Bitleitungsschichten 702A, 702B entlang einer horizontalen Richtung von Speichergitter 700 umfasst) einen geneigten Kontakt bilden mit nur einer einzigen Durchkontaktierung 706 für jede der Wortleitungen 704. Diese Konfiguration kann signifikant Leckageströme verringern, die zum Beispiel dort auftreten können, wo jede Bitleitung 702 Durchkontaktierungen 706 schneidet, wie in dem beispielhaften Speichergitter von 6, oben, dargestellt. In einer alternativen Ausführungsform kann Speichergitter 700 zusätzliche Durchkontaktierungen 704 beinhalten, sodass wenigstens eine Bitleitung 702 zwei der Durchkontaktierungen 706 schneidet, um die Speicherdichte über jene von Speichergitter 700 hinaus zu vergrößern. Die Vergrößerung oder Verringerung von Durchkontaktierungen 706 kann eine Abwägung zwischen Speicherdichte und Leck-strom darstellen, je nach Bedarf einer bestimmten Speicheranwendung.
  • Ausgeschnittener Querschnitt 708 illustriert eine senkrechte Ansicht (z. B. Blick innerhalb einer Seiten-Ebene von unten nach oben) einer beispielhaften Lücke zwischen Paaren von Bitleitungen 702 in welcher eine Durchkontaktierung 706 nicht lokalisiert ist. Wie dargestellt ist Speichergitter 700 gebildet oberhalb eines CMOS-Substrats 502 und von Isolatorschicht 504, welche im Wesentlichen ähnlich derer in 5, oben, beschriebenen sein kann. Eine Bitleitungsschicht(en) 702A, 702B ist oberhalb einer ersten Isolatorschicht 504 gebildet, mit zusätzlichen Isolatorschichten dazwischen. Eine Wortleitung 704 durchläuft ausgeschnittenen Querschnitt 706 in einem oberen Teil davon und in einer Lücke zwischen den in der senkrechten Ansicht von ausgeschnittenem Querschnitt 708 dargestellten Paaren von Bitleitungen 702 ist isolierendes Material 706, welches sich unterhalb Wortleitung 704 und zwischen Bitleitungsschicht(en) 702A, 702B erstreckt. Somit kann die linke Seite von Bitleitungsschicht(en) 702A, 702B einen geneigten Kontakt mit einer Durchkontaktierung 706 links des durch ausgeschnittenen Querschnitt dargestellten Bereichs bilden, wird jedoch nicht einen geneigten Kontakt innerhalb ausgeschnittenem Querschnitt 708 bilden.
  • 8 illustriert ein Blockdiagramm eines beispielhaften Speichergitters 800 gemäß wiederum weiteren Ausführungsformen der Gegenstandsoffenbarung. Speichergitter 800 kann eine Menge von Bitleitungen 802 umfassen, welche sich quer zu einer Menge von Wortleitungen 804 erstreckt. Zudem können Wortleitungen 800 zwei Gruppen umfassen, eine erste Gruppe von Wortleitungen 804A (Wortleitungen 804A) und eine zweite Gruppe von Wortleitungen 804B (Wortleitungen 804B). Wie dargestellt sind jeweils einzelne der Wortleitungen 804A eingestreut zwischen jeweils einzelnen der Wortleitungen 804B. Zusätzlich können Wortleitungen 804A in einer ersten Tiefe (in einer Richtung in die Seite hinein oder aus der Seite heraus) von Speichgitter 800 gebildet sein, wobei Wortleitungen 804B in einer zweiten Tiefe von Speichergitter 800 gebildet sein können. In dem beispielhaften Speichergitter 800 von 8 sind Wortleitungen 804B in einer höheren Tiefe (z. B. oberhalb) von Wortleitungen 804A gebildet, wobei andere Anordnungen als alternative Ausführungsformen verwendet werden können.
  • Ein Satz von Durchkontaktierungen 806 ist durch gestrichelte Rechtecke dargestellt, jeweilige Wortleitungen 804. Ähnlich zu Speichergitter 600 ist jede Durchkontaktierung 806 entlang einer der Wortleitungen 804 zwischen jeweiligen Paaren von Bitleitungen 802 lokalisiert. In einigen Ausführungsformen kann eine Durchkontaktierung 806 an jedem solchen Ort platziert sein – wie durch Speichergitter 800 dargestellt. In anderen Ausführungsformen können Durchkontaktierungen 806 stattdessen selektiv an einer Untermenge solcher Orte lokalisiert sein (z. B. wo jeweilige Bitleitungssegmente eine Durchkontaktierung 806 an nur einem jeweiligen Ende schneiden, ähnlich zu dem in 7, oben, dargestellten, oder eine andere geeignete Anordnung, in der eine Untermenge von Bitleitungssegmenten einen einzelnen Schnittpunkt bilden und eine andere Untermenge ein Paar von Durchkontaktierungen 806 schneidet).
  • Ein ausgeschnittener Querschnitt 808 (gepunktetes Oval) illustriert einen senkrechten Blick auf eine der Durchkontaktierungen 806. Es gilt zu beachten, dass ausgeschnittener Querschnitt 808 eine Durchkontaktierung 806 auf einer der Wortleitungen 804B darstellt, die in einer zweiten Tiefe von Speichergitter 800 gebildet sind, wie oben erwähnt. Durchkontaktierung 806, dargestellt durch ausgeschnittenen Querschnitt 808, zeigt Speichergitter 800 gebildet oberhalb eines CMOS-Substrats 502 und Isolatorschicht 504, welche im Wesentlichen ähnlich zu den in 5, oben, beschriebenen sein können. Zudem können eine oder mehrere Bitleitungsschichten 802A, 802B oberhalb Isolatorschicht 504 gebildet sein, mit zusätzlichen, dazwischen eingestreuten Isolatorschichten. Ein Kanal, eine Öffnung, eine Lücke etc. zwischen Bitleitungsschicht(en) 802A, 802B umfasst eine Verlängerung einer an der zweiten Tiefe gebildeten Wortleitung 804B (z. B. höher als Wortleitungen 804A) von Speichergitter 800. Tiefer in dem ausgeschnittenen Querschnitt 808 ist eine Wortleitung 804A in einer ersten Tiefe (z. B. niedriger als Wortleitungen 804B) durch gestricheltes horizontales Rechteck unterhalb Wortleitung 804B und oberhalb Bitleitungsschicht(en) 802A, 802B dargestellt.
  • Durch Verwendung alternierender Wortleitungen in unterschiedlichen Tiefen von Speichergitter 800 kann ein Abstand zwischen Wortleitungen 804 verringert werden (z. B. im Vergleich mit einem Abstand zwischen Wortleitungen von Speichergitter 6 oder Speichergitter 7, oben). Im Allgemeinen kann ein Abstand zwischen benachbarten Wortleitungen in der gleichen Tiefe (oder in der gleichen Ebene) einer Speichervorrichtung kann begrenzt sein durch eine minimale Feature-Größe eines zur Herstellung des Speichergitters benutzten Lithographie-Werkzeugs. Jedoch kann die Genauigkeit der Schicht-auf-Schicht-Ausrichtung oft mit höherer Präzision oder feinerer Auflösung gewährleistet werden als die minimale Feature-Größe des Lithographie-Werkzeugs. Somit können kompakte Gitter hergestellt werden, wo benachbarte Wortleitungen in unterschiedlichen Tiefen eines Speichergitters gebildet sind (z. B. so dass ihre Querschnitte sich nicht schneiden, wie dargestellt durch Wortleitung 804B und Wortleitung 804A in ausgeschnittenem Querschnitt 808). In einigen offenbarten Ausführungsformen sind zwei Wortleitungsschichten 804A, 804B für ein Speichergitter 800 in zwei Tiefen bereitgestellt. Jedoch können andere Ausführungsformen, umfassend drei oder mehr Wortleitungsschichten in drei oder mehr Tiefen, bereitgestellt sein.
  • 9 illustriert ein Blockdiagramm eines beispielhaften Speichergitters 900, welches verstärkte elektrische Feldstärke oder elektrische Stromdichte gemäß noch weiterer offenbarter Ausführungsformen bereitstellt. Speichergitter 900 kann einen Satz von Bitleitungen 902 und einen Satz von Wortleitungen umfassen, darunter Wortleitungen WL1 904A, WL2 904B, WL3 904C, bis WLN 904D (gemeinsam als Wortleitungen 904A–904D bezeichnet), wobei N eine geeignete positive ganze Zahl größer 1 ist. Gemäß Speichergitter 900 können Wortleitungen 904A–904D sich entlang einer Richtung erstrecken, die nicht-rechtwinklig zu einer entsprechenden Richtung ist, entlang der sich Bitleitungen 902 erstrecken. Zudem können Wortleitungen 904A–904D eine oder mehr Durchkontaktierungen 906 (gestrichelte Parallelogramme) entlang ihrer Länge haben, und an jeweiligen Räumen zwischen Paaren von Bitleitungen 902 (oder an ausgewählten Untermengen der Räume zwischen Paaren von Bitleitungen; siehe 7, oben). In wenigstens einer Ausführungsform können Durchkontaktierungen 906 im Wesentlichen parallel zu Wortleitungen 904A–904D sein, wobei ihre Längen sich parallel zu oder im Wesentlichen parallel zu der Richtung von Wortleitungen 904A–904D erstrecken.
  • Jeder der Durchkontaktierungen 906 bildet einen geneigten Kontakt mit wenigstens einer der Bitleitungen 902. Wie gezeigt durch ausgeschnittenen Querschnitt 908 (durchgezogener Kreis), bildet eine Durchkontaktierung 906D entlang Wortleitung 904D einen geneigten Kontakt mit einer Bitleitung 902A der Bitleitungen 902 rechts von Durchkontaktierung 906D (z. B. ein Bitleitungssegment von Bitleitung 902A welches sich links von Durchkontaktierung 906 erstreckt.). Wenigstens eine Ecke von Durchkontaktierung 906D (rechte, obere Ecke illustriert durch einen schattierten Kreis mit gestrichelter Grenze in ausgeschnittenem Querschnitt 908) kann Bitleitung 902A bei weniger als einem rechten Winkel schneiden (z. B. weniger als 90°, wie in ausgeschnittenem Querschnitt 908 dargestellt.) Dieser Winkel von weniger als 90° kann verstärkte Stromdichte oder verstärkte elektrische Feldstärke für eine Speicherzelle in diesem Schnittpunkt von Durchkontaktierung 906D und Bitleitung 902 bereitstellen. Es gilt zu beachten, dass die Speicherzelle eine oder mehrere andere Winkel an der Schnittstelle von Durchkontaktierung 906D und Bitleitung 902 umfassen kann, welche auch weniger als rechte Winkel sind (z. B. wo sich geneigte Kanten von Durchkontaktierung 904D in eine Tiefe von Speichergitter 900 in einem nicht-rechten Winkel erstrecken, wodurch ein zweiter nicht-rechtwinkliger Winkel, gemessen in einer zur Seite von 9 senkrechten Ebene, gebildet wird. Siehe z. B. 5 und ausgeschnittener Querschnitt 512, oben). Diese Winkel von weniger als 90° am Schnittpunkt von 906D und Bitleitung 902A können zusätzliche Verstärkung von elektrischer Feldstärke oder elektrischer Stromdichte von assoziierten Speicherzellen bereitstellen.
  • 10 zeigt ein Blockdiagramm eines beispielhaften Speichergitters 1000 gemäß einer oder mehrerer zusätzlicher Aspekte der Gegenstandsoffenbarung. Speichergitter 1000 kann einen Satz von Bitleitungen 1002 und einen Satz von Wortleitungen 1004, darunter Wortleitungen WL1 1004A, WL2 1004B, WL3 1004C, bis WL4 1004D (gemeinsam als Wortleitungen 1004A–1004D bezeichnet), umfassen, wie dargestellt. Wortleitungen 1004–1004D sind rechtwinklig oder im Wesentlichen rechtwinklig zu Bitleitungen 1002 übergelagert. Bitleitungen 1002 können mehrere Bitleitungsschichten in einigen Ausführungsformen umfassen, wie hier beschrieben.
  • Ein Satz von Durchkontaktierungen 1006 kann entlang Wortleitungen 1004A–1004D gebildet sein. Durchkontaktierungen 1006 können entlang einer Richtung gebildet sein, die nicht parallel zu einer Länge von Wortleitungen 1004A–1004D ist. Dieser nicht-parallele Winkel kann dazu führen, dass Durchkontaktierungen 1006 einen Winkel von weniger als 90° an einer Grenzfläche zu einer der Bitleitungen 1002 bilden. Dies kann zu verstärkter elektrischer Stromdichte oder elektrischer Feldstärke im Bereich 1008 führen, der durch den Kreis an der unteren, linken Durchkontaktierung 1006 von Speichergitter 1000 angezeigt ist. In wenigstens einer Ausführungsform können Durchkontaktierungen 1006 einen anderen Winkel bilden (z. B. nach unten ausgerichtet bezüglich einer Länge von Wortleitungen 1004A–1004D) wie durch Speichergitter 1000 dargestellt. In wenigstens einer Ausführungsform können jeweilige Durchkontaktierungen 1006 ausgebildet sein, Bitleitungen 1002 in unterschiedlichen Winkeln zu schneiden, im Vergleich zu anderen Schnittpunkten von anderen Durchkontaktierungen 1006 und Bitleitungen 1002.
  • Die zuvor erwähnten Diagramme wurden mit Bezug auf Wechselwirkung zwischen mehreren Komponenten (z. B. Schichten etc.) einer Speicherzelle beschrieben, oder Speicherarchitekturen gebildet aus mehreren solcher Speicherzellen. Es sollte beachtet werden, dass in einigen geeigneten alternativen Aspekten der Gegenstandsoffenbarung, solche Diagramme diese Komponenten und spezifizierten Schichten, einige der spezifizierten Komponenten/Schichten oder zusätzliche Komponenten/Schichten enthalten können. Unterkomponenten können auch als elektrisch mit anderen Unterkomponenten verbunden implementiert werden, anstatt in einer Elternkomponente/-schicht beinhaltet. Zusätzlich wird hervorgehoben, dass ein oder mehrere offenbarte Prozesse in einen einzelnen Prozess kombiniert werden können um Aggregatfunktionalität bereitzustellen. Zum Beispiel kann ein Programmierprozess einen Leseprozess umfassen oder umgekehrt um das Programmieren und Lesen einer Zelle mittels eines einzelnen Prozesses zu erleichtern. Komponenten der offenbarten Architekturen können auch mit einer oder mehreren Komponenten wechselwirken, welche nicht hier spezifisch erklärt sind aber dem Fachmann bekannt sind.
  • Angesichts der beispielhaften oben beschriebenen Diagramme werden Verarbeitungsverfahren, die gemäß dem offenbarten Gegenstand umgesetzt werden können, besser verstanden mit Bezug auf das Flussdiagramm von 11. Obwohl das Verfahren von 11 zur einfacheren Erklärung hier als eine Abfolge von Blöcken gezeigt ist, soll beachtet und verstanden sein, dass der beanspruchte Gegenstand nicht auf die Reihenfolge der Blöcke beschränkt ist, da einige Blöcke in unterschiedlichen Reihenfolgen oder gleichzeitig mit anderen Blöcken als hier dargestellt und beschrieben ausgeführt werden können. Zudem sind nicht alle dargestellte Blöcke unbedingt notwendig, um die hier beschriebenen Verfahren umzusetzen. Zudem sollte ferner beachtet werden, dass die in der Gesamtheit dieser Spezifikation offenbarten Verfahren dazu geeignet sind, auf einem Herstellungsartikel gespeichert zu sein, um den Transport und Transfer solcher Methodologien auf eine elektronische Vorrichtung zu erleichtern. Der Begriff Herstellungsartikel, wie er benutzt wurde, ist bestimmt um ein Computerprogramm zu umfassen, zugänglich von jeglicher Computer-lesbarem Vorrichtung, Vorrichtung in Verbindung mit Träger oder Speichermedium.
  • 11 illustriert ein Flussdiagramm eines bespielhaften Verfahrens 1100 zur Herstellung einer Speichervorrichtung gemäß alternativer oder zusätzlicher Aspekte der Gegenstandsoffenbarung. Bei 1102 kann Verfahren 1100 Bildung einer Isolatorschicht oberhalb einer oberen Oberfläche eines CMOS-Substrats umfassen. In einigen Ausführungsformen kann das CMOS-Substrat eine Vielzahl von CMOS Vorrichtungen umfassen.
  • Bei 1104 kann Verfahren 1100 Bildung einer ersten leitfähigen Schicht oberhalb der isolierenden Schicht als erste gemusterte Bodenelektrode umfassen. Die erste leitfähige Schicht kann aus einem Metall, einem leitfähigen Halbleiter, einem p- oder n-dotierten poly-Si, einem p- oder n-dotierten polykristallinen SiGe, einem leitfähigen Halbleiter und Metall, oder einer geeigneten Kombination davon gebildet sein. Bei 1106 kann Verfahren 1100 Bildung einer Öffnung über der isolierenden Schicht durch Entfernung eines Teils von wenigstens der ersten leitfähigen Schicht umfassen, wobei die Öffnung eine erste senkrechte oder geneigte Oberfläche und eine zweite senkrechte oder geneigte Oberfläche bildet, die einen von null verschiedenen Winkel bilden bezüglichen einer Normalrichtung der oberen Oberfläche des CMOS-Substrats.
  • Bei 1108 kann Verfahren 1100 Bildung einer Schaltmaterialschicht über wenigstens der ersten senkrechten oder geneigten Oberfläche umfassen. Die Schaltmaterialschicht kann eine resistive Schaltschicht umfassen, in einigen Ausführungsformen gebildet aus einem amorphen Si, SiO2, SiOx (wobei x eine positive Zahl zwischen 0 und 2 ist), SiGeOx, einem Chalkogenid, einem Metalloxid, einem festen Elektrolyt, o. Ä. oder einer geeigneten Kombination davon. Bildung der Schaltmaterialschicht kann ferner, in einigen Ausführungsformen, die Bildung einer Auswahlschicht zwischen der ersten leitfähigen Schicht und der Schaltschicht umfassen. Die Auswahlschicht kann gebildet sein aus einem Metalloxid, TiO2, Al2O3, WO3, HfO3, HfO2, Oxid, SiO2, poly-Si, poly-SiGe, dotiertem poly-Si, dotiertem poly-SiG, einem nicht-linearen Element, einer Diode o. Ä. oder einer geeigneten Kombination davon.
  • Bei 1110 kann Verfahren 1100 Ausfüllen wenigstens eines Teil der Öffnung mit einer zweiten leitfähigen Schicht umfassen, um eine erste gemusterte Dachelektrode zu bilden, welche benachbart zu der Schaltmaterialschicht in einem Bereich der Öffnung nage der ersten senkrechten oder geneigten Oberfläche ist. Die zweite leitfähige Schicht kann ein elektrisch leitfähiges Material umfassen, dazu ausgestaltet, in Reaktion auf eine angelegte Vorspannung ionisiert zu werden. Geeignete Beispiele des elektrisch leitfähigen Materials können Cu, Ag, Ti, Al, W, Pd, Pt, Ni, o. Ä. oder eine geeignete Kombination davon umfassen.
  • In alternativen oder zusätzlichen Ausführungsformen kann Verfahren 1100 ferner ein Barrierematerial zwischen der Schaltschicht und der ersten gemusterten Dachelektrode umfassen. Das Barrierematerial kann in einer oder mehreren Ausführungsformen Ti, TiO, TiN, Al, AlO, Cu, CuO, W, WO, Hf, HfO, o. Ä. oder eine geeignete Kombination davon umfassen.
  • In einer zusätzlichen Ausführungsform kann Verfahren 1100 Bildung einer zweiten isolierenden Schicht über der ersten leitfähigen Schicht umfassen. Zudem kann Verfahren 1100 Bildung einer zweiten leitfähigen Schicht über der zweiten isolierenden Schicht umfassen. In verschiedenen Ausführungsformen kann Bildung der Öffnung das Entfernen eines Teils der zweiten leitfähigen Schicht und der zweiten isolierenden Schicht in Verbindung mit dem Teil der ersten leitfähigen Schicht umfassen. In diesen verschiedenen Ausführungsformen kann die Bildung der Öffnung ferner umfassen, dass eine dritte senkrechte oder geneigte Oberfläche und eine vierte senkrechte oder geneigte Oberfläche an einem Schnittpunkt der zweiten leitfähigen Schicht respektive auf einer ersten Seite der Öffnung und auf einer zweiten Seite der Öffnung gebildet werden. Gemäß wenigstens einiger der verschiedenen Ausführungsformen kann die Bildung der Schaltmaterialschicht ferner umfassen, dass die Schaltmaterialschicht über der zweiten senkrechten oder geneigten Oberfläche, der dritten senkrechten oder geneigten Oberfläche und der vierten senkrechten oder geneigten Oberfläche gebildet wird. In einer anderen Ausführungsform kann das Füllen wenigstens des Teils der Öffnung mit der zweiten leitfähigen Schicht ferner umfassen, dass die zweite leitfähige Schicht benachbart zu der Schaltmaterialschicht nahe der zweiten senkrechten oder geneigten Oberfläche, der dritten senkrechten oder geneigten Oberfläche und der vierten senkrecht oder geneigten Oberfläche gebildet wird. In noch einer anderen Ausführungsform kann Verfahren 1100 zusätzlich Bildung der Öffnung in einem nicht-rechtwinkligen Winkel zu der ersten leitfähigen Schicht umfassen, gemessen in einer Ebene parallel zu der oberen Oberfläche des CMOS-Substrats oder Bildung der Speicherzelle dergestalt umfassen, dass sie eine Länge hat, welche nicht parallel zu einer Länge der ersten gemusterten Bodenelektrode ist, oder eine Kombination davon.
  • Um einen Kontext für die verschiedenen Aspekte des offenbarten Gegenstands zu bieten ist 12, wie auch die folgende Beschreibung, dazu gedacht, eine kurze allgemeine Beschreibung einer geeigneten Umgebung zu geben, in welcher verschiedene Aspekte des offenbarten Gegenstand implementiert oder verarbeitet werden können. Obwohl der Gegenstand oben beschrieben wurde im allgemeinen Kontext von Halbleiterarchitekturen und Verarbeitungsmethoden zu Herstellung und Betrieb solcher Architekturen, wird der Fachmann erkennen dass die Gegenstandsoffenbarung auch in Kombination mit anderen Architekturen oder Verarbeitungsmethoden implementiert werden können. Zudem kann der Fachmann verstehen dass die offenbarten Prozesse mit einem Verarbeitungssystem oder einem Computer-Prozessor, entweder alleine oder in Verbindung mit einem Host-Computer (z. B. Computer 1202 von 13, unten) betrieben werden können, welcher Einzel-Prozessor- oder Mehr-Prozessor-Computersysteme, Mini-Computer-Geräte, Mainframe-Computer wie auch Personal Computer, hand-held Computer (z. B. PDA, Smartphone, Uhr), Mikroprozessor-basierte oder programmierte Endbenutzer- oder Industrie-Elektronik o. Ä. umfasst. Die illustrierten Aspekte können auch in versteilten Rechner-Umgebungen betrieben werden, wobei Aufgaben durch entfernte verarbeitende Vorrichtungen ausgeführt werden, die durch ein Kommunikationsnetzwerk verbunden sind. Jedoch können einige, wenn nicht alle, Aspekte der beanspruchten Innovation auf alleinstehenden elektronischen Vorrichtungen, wie Speicherkarte, Flash-Speichermodul, herausnehmbarem Speicher o. Ä. betrieben werden. In einer verteilten Rechner-Umgebung können Programm-Module sowohl in lokalen wie auch entfernten Speicher-Modulen oder -Vorrichtungen lokalisiert sein.
  • 12 illustriert ein Blockdiagramm einer beispielhaften Betriebs- und Steuer-Umgebung 1200 für ein Speicherzellengitter 1202 gemäß Aspekten der Gegenstandsoffenbarung. In wenigstens einem Aspekt der Gegenstandsoffenbarung kann Speicherzellengitter 1202 verschiedene Speicherzellentechnologien umfassen. Insbesondere kann Speicherzellengitter resistive-switching-memory-Zellen umfassen, welche wie hier beschrieben Gleichrichtercharakteristik haben.
  • Eine Spaltensteuerung 1206 kann benachbart zu Speicherzellengitter 1202 gebildet sein. Zudem kann Spaltensteuerung 1206 elektrisch gekoppelt mit Bitleitungen von Speicherzellengitter 1202 sein. Spaltensteuerung 1206 kann jeweilige Bitleitungen steuern, durch Anwenden von geeigneten Programmier-, Lösch- oder Lese-Spannungen an ausgewählten Bitleitungen.
  • Zudem kann Betriebs- und Steuerumgebung 1200 eine Reihensteuerung 1204 umfassen. Reihensteuerung 1204 kann benachbart zu Spaltensteuerung 1206 gebildet sein, und elektrisch verbunden mit Wortleitungen von Speicherzellengitter 1202. Reihensteuerung 1205 kann bestimmte Reihen von Speicherzellen mit einer geeigneten Auswahlspannung auswählen. Zudem kann Reihensteuerung 1204 Programmier-, Lösch oder Lese-Befehle erleichtern, durch Anlegen geeigneter Spannungen an ausgewählten Wortleitungen.
  • Eine Zeitgeber-Quelle(n) 1208 kann jeweilige Zeitgeber-Pulse bereitstellen um Timing für Lese-, Schreib- und Programmier-Befehle von Reihensteuerung 1204 und Spaltensteuerung 1206 zu erleichtern. Zeitgeber-Quelle(n) 1208 kann ferner Auswahl von Wortleitungen oder Bitleitungen als Reaktion auf externe oder interne durch Betriebs- und Steuer-Umgebung erhaltene Befehle erleichtern. Ein Eingabe/Ausgabe-Puffer 1212 kann mit einem externen Host-Apparat verbunden sein, wie einem Computer oder anderem verarbeitenden Gerät (nicht gezeigt, siehe jedoch z. B. Computer 1202 von 12, unten), durch einen I/O-Puffer oder anderer I/O-Kommunikations-Schnittstelle. I/O-Puffer 1212 kann ausgestaltet sein, um Schreibdaten zu erhalten, eine Lösch-Anweisung zu erhalten, gelesene Daten auszugeben und Adressdaten und Befehlsdaten zu erhalten, sowie Adressdaten für jeweilige Anweisungen. Adressdaten können an Reihensteuerung 1204 und Spaltensteuerung 1206 durch ein Adressregister 1210 transferiert werden. Zudem werden Eingabedaten an Speicherzellengitter 1202 via Signaleingabeleitungen übertragen und Ausgabedaten werden von Speicherzellengitter 1202 via Signalausgabeleitungen erhalten. Eingabedaten können vom Host-Apparat erhalten werden und Ausgabedaten können zu dem Host-Apparat via dem I/O-Puffer geliefert werden.
  • Von dem Host-Apparat erhaltene Befehle können auch an eine Befehlsschnittstelle 1214 bereitgestellt werden. Befehlsschnittstelle 1214 kann ausgestaltet sind, externe Steuersignal vom Host-Apparat zu erhalten und festzustellen, ob es sich bei Dateneingabe zum Eingabe/Ausgabe-Puffer um Schreibdaten, einen Befehl oder eine Adresse handelt. Eingabebefehle können an eine Zustandsmaschine 1216 transferiert werden.
  • Zustandsmaschine 1216 kann ausgestaltet sein, um Programmierung und Neuprogrammierung von Speicherzellengitter 1202 zu verwalten. Zustandsmaschine 1216 erhält Befehle vom Host-Apparat via Eingabe/Ausgabe-Schnittstelle 1212 und Befehlsschnittstelle 1214 und verwaltet Lese-, Schreib-, Lösch-, Dateneingabe-, Datenausgabe- und ähnliche mit Speicherzellengitter 1202 assoziierte Funktionalität. In einigen Aspekten kann Zustandsmaschine 1216 Bestätigungen und negative Quittierung bezüglich erfolgreichem Erhalt oder Ausführung von verschiedenen Befehlen versenden.
  • Um Lese-, Schreib-, Lösch-, Eingabe-, Ausgabe- etc. Funktionalität umzusetzen, kann Zustandsmaschine 1216 Zeitgeberquelle(n) 1208 steuern. Steuerung von Zeitgeber-Quelle(n) 1208 kann Ausgabe-Pulse bewirken, um Reihensteuerung 1204 und Spaltensteuerung 1206 die Umsetzung der bestimmten Funktionalität zu erleichtern. Ausgabepulse können z. B. an ausgewählte Bitleitungen durch Spaltensteuerung 1206 oder z. B. Wortleitungen durch Reihensteuerung 1204 transferiert werden.
  • In Verbindung mit 13 können die nachstehend beschriebenen Systeme und Prozesse in Hardware, wie einzelnen integrierten Schaltkreis(IC, integrated circuit)-Chips, mehreren ICs, einem anwendungsspezifischen integriertem Schaltkreis (ASIC) o. Ä. ausgeführt sein. Zudem sollte die Reihenfolge der Prozess-Blöcke in jedem Prozess nicht als beschränkend verstanden werden. Vielmehr sollte es sich verstehen, dass einige der Prozessblöcke in verschiedenen Reihenfolgen ausgeführt werden können, die nicht alle hier explizit illustriert sein müssen.
  • Mit Bezug auf 13 beinhaltet eine geeignete Umgebung 1300 zur Umsetzung verschiedener Aspekte des beanspruchten Gegenstands einen Computer 1302. Der Computer 1302 beinhaltet eine verarbeitende Einheit 1304, einen Systemspeicher 1306, einen Codec 1335 und einen System-Bus 1308. Der System-Bus 1308 koppelt Systemkomponenten, wie z. B. aber nicht nur den Systemspeicher 1306, an die verarbeitende Einheit 1304. Die verarbeitende Einheit 1304 kann jeglicher von verschiedenen verfügbaren Prozessoren sein. Duale Mikroprozessoren und andere Multi-Prozessor-Architekturen können auch verwendet werden als verarbeitende Einheit 1304.
  • Der System-Bus 1308 kann jegliche von mehreren Typen von Bus-Struktur(en) ein, darunter der Speicher-Bus oder Speicher-Steuerung, ein Peripherie-Bus oder externer Bus und/oder ein lokaler Bus mit jeder Art von verfügbaren Bus-Architekturen wie, jedoch nicht beschränkt auf, Industrial Standard Architecture (ISA), Micro-Channel Architecture (MSA), Extended ISA (EISA), Intelligent Drive Electronics (IDE), VESA Local Bus (VLB), Peripheral Component Interconnect (PCI), Card Bus, Universal Serial Bus (USB), Advanced Graphics Port (AGP), Personal Computer Memory Card International Association bus (PCMCIA), Firewire (IEEE 1394), und Small Computer Systems Interface (SCSI).
  • Der Systemspeicher 1306 beinhaltet flüchtigen Speicher 1310 und nicht-flüchtigen Speicher 1312, welcher eine oder mehrere der offenbarten Speicher-Architekturen benutzen kann, in verschiedenen Ausführungsformen. Das basic input/output system (BIOS), welches die grundlegenden Routinen zum Informationstransfer zwischen Elementen im Computer 1302 enthält, so wie während des Starts, ist in nicht-flüchtigem Speicher 1312 gespeichert. Zudem kann gemäß vorliegender Innovation Codec 1335 wenigstens einen Kodierer oder Dekodierer enthalten, wobei der wenigstens eine Kodierer oder Dekodierer aus Hardware, Software oder einer Kombination von Hardware und Software besteht. Obwohl Codec 1335 als eine separate Komponente dargestellt ist, kann Codec 1335 in nicht-flüchtigem Speicher 1312 enthalten sein. Zur Illustrationszwecken, und nicht beschränkend, kann nicht-flüchtiger Speicher 1312 read-only memory (ROM), programmierbaren ROM (PROM), elektrisch programmierbaren ROM (EPROM), elektrisch löschbaren programmierbaren ROM (EEPROM), oder Flash Speicher beinhalten. Nicht-flüchtiger Speicher 1312 kann eine oder mehrere der offenbarten Speicherarchitekturen benutzen, in wenigstens einigen offenbarten Ausführungsformen. Zudem kann nicht-flüchtiger Speicher 1312 Computerspeicher (z. B. physisch mit Computer 1302 oder eines dessen Mainboards integriert) oder herausnehmbarer Speicher sein. Beispiele geeigneter herausnehmbarer Speicher mit denen offenbarte Ausführungsformen umgesetzt werden können, können eine secure digital (SD) Karte, eine compact Flash (CF) Karte, einen universal serial bus (USB) Speicherstick, Smart card, SIM, o. Ä. umfassen. Flüchtiger Speicher 1310 umfasst cache Speicher, oder random access memory (RAM), welcher als externer Cache-Speicher wirkt, und kann auch eine oder mehrere Speicher-Architekturen in verschiedenen Ausführungsformen umfassen. Gemäß vorliegender Aspekte kann der flüchtige Speicher die Schreibbefehl-Wiederholungs-Logik (nicht gezeigt in 13) o. Ä. speichern. Zu Illustrationszwecken, und nicht beschränkend, ist RAM in vielen Formen verfügbar, so wie static RAM (SRAM), dynamic RAM (DRAM), synchronous DRAM (SDRAM), double data rate SDRAM (DDR SDRAM), und enhanced SDRAM (ESDRAM), usw.
  • Computer 1302 kann auch herausnehmbare/nicht-herausnehmbare, flüchtige/nicht-flüchtige Computer-Speichermedien umfassen. 13 illustriert z. B. Plattenspeicherung 1314. Plattenspeicherung 1314 beinhaltet, ist aber nicht beschränkt auf, Vorrichtungen wie ein magnetisches Plattenlaufwerk, solid state disk (SSD) Diskettenlaufwerk, Bandlaufwerk, Jaz Laufwerk, Zip Laufwerk, LS-100 Laufwerk, flash Speicherkarte, oder Speicherstick. Zudem kann Plattenspeicherung 1314 ein Speichermedium separat oder in Verbindung mit anderem Speichermedium umfassen, wie z. B. aber nicht beschränkt auf compact disk ROM Vorrichtung (CD-ROM), CD recordable Laufwerk (CD-R Drive), CD rewritable Laufwerk (CD-RW Drive) oder ein digital versatile disk ROM Laufwerk (DVD-ROM). Zur erleichterten Verbindung der Plattenspeichervorrichtung 1314 an den Systembus 1308 wird typischerweise eine herausnehmbare oder nicht-herausnehmbare Schnittstelle benutzt, so wie Schnittstelle 1316. Es versteht sich, dass Speichervorrichtungen 1314 Information bezüglich eines Nutzers speichern können. Solche Information kann an/zu einem Sever oder einer auf einer Nutzervorrichtung ausführenden Anwendung gespeichert/zur Verfügung gestellt werden. In einer Ausführungsform kann der Nutzer benachrichtigt werden (z. B. durch Ausgabevorrichtung(en) 1336) über die Arten an Information, die auf einer Plattenspeicherung 1314 gespeichert werden und/oder an den Server oder die Anwendung übertragen wird. Dem Nutzer kann die Gelegenheit gegeben werden, diese Informations-Sammlung und/oder -Teilung zu erlauben oder zu unterbinden. (z. B. mittels einer Eingabe von Eingabe-Vorrichtung(en) 1328).
  • Es soll beachtet werden, dass 13 Software beschreibt, welche als Vermittler wirkt zwischen Nutzern und den in der geeigneten Betriebsumgebung 1318 beschriebenen grundlegenden Computerressourcen. Solche Software beinhaltet ein Betriebssystem 1318. Betriebssystem 1318, welches auf Plattenspeicherung 1314 gespeichert sein kann, wirkt zur Steuerung und Zuteilung von Ressourcen des Computersystems 1302. Anwendungen 1320 nutzen die Ressourcenverwaltung durch Betriebssystem 1318 mittels Programmodulen 1324 und programmieren Daten 1326, so wie Boot/Shutdown Transaktions-Tabelle o. Ä., welche entweder im Systemspeicher 1306 oder auf Plattenspeicher 1314 gespeichert sind. Es soll beachtet werden, dass der beanspruchte Gegenstand mit verschiedenen Betriebssystemen oder Kombinationen von Betriebssystemen implementiert werden kann.
  • Ein Nutzer gibt Befehle oder Information in den Computer 1302 mittels Eingabevorrichtung(en) 1328 ein. Eingabe-Vorrichtungen 1329 umfassen, sind aber nicht beschränkt auf, eine Zeigevorrichtung wie eine Maus, Trackball, Stift, Touchpad, Tastatur, Mikrofon, Joystick, Gamepad, Satellitenschüsseln, Scanner, TV Tuner-Karte, Digitalkamera, digitaler Videokamera, Web-Kamera o. Ä. Diese und andere Eingabe-Vorrichtungen verbinden sich mit der verarbeitenden Einheit 1304 durch den System-Bus 1308 via einem Schnittstellen-Port(s) 1330. Schnittstellen-Port(s) 1330 umfasst, zum Beispiel, einen seriellen Port, einen parallelen Port, einen Game-Port und einen universal serial bus (USB). Ausgabe-Vorrichtung(en) 1336 benutzen einige der gleichen Typen von Ports wie Eingabevorrichtung(en) 1328. Somit kann zum Beispiel ein USB-Port benutzt werden, um Eingabe an Computer 1302 und Ausgabe von Computer 1302 an eine Ausgabevorrichtung 1336 bereitzustellen. Ausgabeadapter 1334 ist bereitgestellt zu illustrieren, dass es einige Ausgabevorrichtungen 1336 wie Monitore, Lautsprecher und Drucker, unter anderen Ausgabevorrichtungen 1336 gibt, welche spezielle Adapter benötigen. Der Ausgabeadapter 1334 umfasst, zu Illustrationszwecken und nicht Beschränkung, Video- und Sound-Karten, welche ein Mittel zur Verbindung zwischen der Ausgabevorrichtung 1336 und dem System-Bus 1308 bieten. Es soll beachtet werden, dass andere Vorrichtungen und/oder Systeme von Vorrichtungen sowohl Eingabe- wie auch Ausgabefähigkeiten bieten, so wie entfernter) Computer 1338.
  • Computer 1302 kann in einer vernetzten Umgebung betrieben werden unter Benutzung logischer Verbindungen zu einem oder mehreren entfernten Computer, wie entfernte Computer 1338. Die entfernte(r) Computer 1338 können ein Personal Computer, ein Server, ein Router, ein Netzwerk-PC, eine Workstation, eine Mikroprozessor-basierte Vorrichtung, eine gleichrangige Vorrichtung, ein Smartphone, ein Tablett, oder anderer Netzwerk-Knotenpunkt, und beinhaltet typischerweise viele der hier beschriebenen Elemente bezüglich Computer 1302. Der Kürze halber ist nur eine Speichervorrichtung 1340 mit entferntem(n) Computer 1338 illustriert. Entfernte(r) Computer 1338 ist logisch mit Computer 1302 durch eine Netzwerk-Schnittstelle 1342 verbunden und dann via Kommunikationsversbindung(en) 1344 verbunden. Netzwerkschnittstelle 1342 umfasst kabelgestützte und/oder kabellose Kommunikationsnetzwerke so wie local-area network (LAN) und wide-area networks (WAN) und Mobilfunknetze. LAN Technologien umfassen Fiber Distributed Data Interface (FDDI), Copper Distributed Data Interface (CDDI), Ethernet, Token Ring u. Ä. WAN Technologien umfassen, sind jedoch nicht beschränkt auf, Punkt-zu-Punkt-Verbindungen, leitungsvermittelte Netzwerke wie Integrated Services Digital Networks (ISDN) und deren Varianten, paketvermittelte Netzwerke und Digital Subscriber Lines (DSL).
  • Kommunikationsverbindung(en) 1344 bezieht sich auf Hardware/Software um die Netzwerkschnittstelle 1342 mit dem Bus 1308 zu verbinden. Obwohl Kommunikationsverbindung 1344 zur illustrativen Klarheit innerhalb Computer 1302 dargestellt ist, kann sie auch außerhalb von Computer 1302 sein. Die zur Verbindung mit der Netzwerkschnittstelle notwendige Hardware/Software umfasst, lediglich beispielhaft, interne und externe Technologien, so wie Modems (umfassend Telefonmodems, Kabelmodems, und DSL-Modems), ISDN-Adapter und kabelgebundene und kabellose Ethernet-Karten, Hubs und Router.
  • Die illustrierten Aspekte der Offenbarung können auch in versteilten Rechnerumgebungen umgesetzt werden, wobei manche Ausgaben durch entfernte verarbeitende Vorrichtungen ausgeführt werden, welche durch ein Kommunikationsnetzwerk verbunden sind. In einer verteilten Rechnerumgebung können Programmmodule oder gespeicherte Information, Befehle o. ä. in lokalen oder entfernten Speichervorrichtungen lokalisiert sein.
  • Zudem soll es beachtet werden, dass verschiedene hier beschriebene Komponenten elektrische Schaltkreis(e) umfassen können, welche Komponenten und Scheltelemente von geeignetem Wert umfassen, um die Ausführungsformen der Gegenstandoffenbarung umzusetzen. Ferner kann verstanden werden, dass viele der verschiedenen Komponenten auf einem oder mehreren IC-Chips implementiert werden können. Zum Beispiel kann in einer Ausführungsform ein Satz von Komponenten in einem einzelnen IC-Chip implementiert werden. In anderen Ausführungsformen sind eine oder mehrere der jeweiligen Komponenten auf separaten IC-Chips hergestellt oder implementiert.
  • Wie hier benutzt, sollen Begriffe „Komponente”, „System”, „Architektur” u. Ä. sich auf Computer oder Elektronik-bezogene Einheiten, entweder Hardware, eine Kombination von Hardware und Software, Software (z. B. in Ausführung) oder Firmware beziehen. Zum Beispiel kann eine Komponente ein oder mehrere Transistoren sein, eine Speicherzelle, eine Anordnung von Transistoren oder Speicherzellen, ein Gate-Array, eine programmierbares Gate-Array, ein anwendungsspezifischer integrierter Schaltkreis, eine Steuerung, ein Prozessor, ein auf dem Prozessor laufender Prozess, ein Objekt, Ausführbares, ein mit Halbleiterspeicher wechselwirkendes Programm oder Anwendung, ein Computer, o. Ä. oder eine geeignete Kombination davon. Die Komponente kann löschbare Programmierung (z. B. Prozessanweisungen zumindest teilweise in löschbarem Speicher gespeichert) oder feste Programmierung (z. B. bei Herstellung in nicht-löschbaren Speicher gebrannte Prozessanweisungen) umfassen.
  • Zu Illustrationszwecken können sowohl ein vom Speicher ausgeführter Prozess als auch der Prozessor eine Komponente sein. Als ein anderes Beispiel kann eine Architektur eine Anordnung von elektronischer Hardware (z. B. parallele oder serielle Transistoren), Prozessanweisungen und einen Prozessor, welcher die Prozessanweisungen in einer der Anordnung von elektronischer Hardware geeigneten Weise implementiert, umfassen. Zudem kann eine Architektur eine einzelne Komponente (z. B. ein Transistor, ein Gate-Array, ...) oder eine Anordnung von Komponenten (z. B. eine Serie oder parallele Anordnung von Transistoren, ein mit Programmschaltungen verbundenes Gate-Array, Anschlussenden, elektrische Erdung, Eingangssignalleitungen und Ausgangssignalleitungen usw.) umfassen. Ein System kann eine oder mehrere Komponenten umfassen, sowie eine oder mehrere Architekturen. Ein Beispielsystem kann eine Schaltblockarchitektur umfassen, welche gekreuzte Eingangs-/Ausgangs-Leitungen und Pass-Gate-Transistoren, sowie Stromquelle(n), Signalgenerator(en), Kommunikations-Bus(se), Steuerungen, I/O Schnittstellen, Adressregister etc. umfasst. Es soll verstanden werden, dass einige Überschneidung in Definitionen vorausgesehen wird und eine Architektur oder ein System eine alleinstehende Komponente oder eine Komponente von einer anderen Architektur, System etc. sein kann.
  • Zusätzlich zu dem zuvor genannten kann der offenbarte Gegenstand implementiert werden als ein Verfahren, Apparat oder Herstellungsartikel mit typischer Herstellung, Programmierung oder Ingenieurstechniken zur Herstellung von Hardware, Firmware, Software oder jeglicher geeigneter Kombination davon zur Steuerung einer elektronischen Vorrichtung zur Implementierung des offenbarten Gegenstands. Die hier gebrauchten Begriffe „Apparat” und „Herstellungsartikel” sollen eine elektronische Vorrichtung, eine Halbleiter-Vorrichtung, einen Computer oder ein von einer Computerlesbaren Vorrichtung, Träger oder Medium zugängliches Computerprogramm bezeichnen. Computer-lesbare Medien können Hardwaremedien oder Softwaremedien umfassen. Zudem können Medien nicht-vergängliche und Transportmedien umfassen. In einem Beispiel können nicht-vergängliche Medien Computer-lesbare Hardware-Medien umfassen. Spezifische Beispiele von Computer-lesbaren Hardwaremedien kann umfassen, ist jedoch nicht beschränkt auf, magnetische Speichermedien (z. B. Festplatte, Diskette, Magnetstreifen, ...), optische Platten (z. B. compact disk (CD), digital versatile disk (DVD), ...), smart cards, und flash Speichervorrichtungen (z. B. Kare, Stick, key Laufwerke...). Computer-lesbare Transportmedien können Trägerwelle o. ä. umfassen. Selbstverständlich wird der Fachmann viele Veränderungen erkennen, welche an dieser Anordnung gemacht werden können, ohne von Umfang und Sinn der Gegenstandsoffenbarung abzuweichen.
  • Das oben beschriebene umfasst Beispiele der vorliegenden Innovation. Es ist selbstverständlich nicht möglich, jede denkbare Kombination von Komponenten oder Methodologien zur Beschreibung der vorliegenden Innovation zu beschreiben. Jedoch kann der Durchschnittsfachmann erkennen, dass viele weitere Kombinationen und Permutationen der vorliegenden Innovation möglich sind. Dementsprechend ist der offenbarte Gegenstand gedacht, alle solche Abänderungen, Veränderungen und Variationen, die dem Sinn und Umfang der Offenbarung entsprechen, zu umfassen. Zudem sollen, soweit Begriffe wie „haben”, „beinhalten” und Varianten davon in Beschreibung oder Ansprüchen benutzt wurden, solche Begriffe in einer Art und Weise inklusiv sein, ähnlich der Interpretation des Begriffs „umfassen” in einem Anspruch.
  • Zudem ist das Wort „beispielhaft” hier benutzt, ein Beispiel oder eine Illustration zu bezeichnen. Jegliche hier als beispielhaft beschriebene Aspekt oder Gestaltung soll nicht unbedingt als bevorzugt oder vorteilhaft gegenüber anderen Aspekten ausgestaltet werden. Vielmehr soll die Benutzung des Worts beispielhaft dazu dienen, Konzepte in einer konkreten Art und Weise zu präsentieren. In dieser Anmeldung soll der Begriff „oder” als ein inklusives „oder” gelten, statt als ein exklusives „oder”. Das bedeutet, falls nicht anders angegeben oder durch den Kontext klargestellt, dass „X verwendet A oder B” jede der natürlichen inklusiven Permutationen bedeuten soll. Das heißt, dass falls: X verwendet A; X verwendet B; oder X verwendet sowohl A als auch B, dann ist „X verwendet A oder B” in jedem der genannten Fälle erfüllt. Zudem sollen Artikel „ein” und „eine” in dieser Anmeldung und den angehängten Ansprüchen wie „ein(e) oder mehrere” ausgestaltet werden, falls nicht anders angegeben oder durch den Kontext klargestellt.
  • Zudem wurden Teile der detaillierten Beschreibung als Algorithmen oder Prozessvorgänge an Datenbits in elektronischem Speicher präsentiert. Diese Prozess-Beschreibungen oder -Darstellungen sind Mechanismen, die dem Fachmann erlauben, die Substanz seiner Arbeit anderen ähnlich Qualifizierten zu vermitteln. Ein Prozess ist hier im Allgemeinen als selbst-konsistente Sequenz von Handlungen, die zu einem gewünschten Resultat führen, konzipiert. Die Handlungen sind jene, die physikalische Verarbeitung von physikalischen Mengen oder Größen benötigen. Typischerweise, aber nicht notwendigerweise, nehmen diese Größen die Form von elektrischen und/oder magnetischen Signalen an, dazu fähig, gespeichert, transferiert, kombiniert, verglichen und/oder anders verarbeitet zu werden.
  • Es hat sich als geeignet herausgestellt, prinzipiell aus Gründen der allgemeinen Verwendung, diese Signale als Bits, Werte, Elemente, Symbole, Zeichen, Begriffe, Zahlen o. Ä. zu bezeichnen. Es soll jedoch beachtet werden, dass all diese und ähnliche Begriffe mit den passenden physikalischen Größen assoziiert werden müssen und nur geeignete Etiketten für diese Größen darstellen. Falls nicht anders angegeben oder aus der bisherigen Diskussion ersichtlich, soll beachtet werden, dass in dem offenbarten Gegenstand, Diskussionen mit Begriffen wie Verarbeiten, Berechnen, Wiederholen, Nachahmen, Bestimmen oder Übertragen o. Ä. sich auf die Handlung und Prozesse von Verarbeitungssystemen und/oder ähnlichen elektronischen Endverbraucher- oder Industrie-Vorrichtungen oder -Maschinen beziehen, welche Daten oder Signale, die als physikalische (elektrische oder elektronische) Größen innerhalb der Schaltkreise, Register oder Speichern der elektronischen Vorrichtung(en) dargestellt sind, manipulieren oder verändern hin zu andere Daten oder Signale ähnlich repräsentiert als physikalische Größen in der Maschine oder Computersystemspeicher oder Register oder anderen solcher Informationsspeicher, Übertragungs- und/oder Darstellungsvorrichtungen.
  • Bezüglich der verschiedenen Funktionen, welche durch die oben beschriebenen Komponenten, Architekturen,, Schaltkreise, Prozesse u. Ä. durchgeführt werden, sollen die zur Beschreibung solcher Komponenten benutzten Bergriffe, falls nicht anders angegeben, jeglichen Komponenten entsprechen, welche die angegebene Funktion der beschriebenen Komponente ausführen (z. B. funktionales Äquivalent), selbst wenn nicht strukturell äquivalent zu der offenbarten Struktur, welche die Funktion in den hier bespielhaft illustrierten Aspekten der Ausführungsformen ausführt. Zudem kann, obwohl ein bestimmtes Merkmal bezüglich lediglich einer von mehreren Implementierungen offenbart sein kann, ein solches Merkmale mit einem oder mehreren anderen Merkmalen von anderen Implementierungen kombiniert werden, je nachdem was gewünscht und vorteilhaft für eine gegebene oder bestimmte Anwendung sein mag. Es wird erkannt werden, dass die Ausführungsformen ein System umfassen, sowie ein Computer-lesbares Medium mit Computer-ausführbaren Anweisungen zur Durchführung der Handlungen und/oder Ereignisse der verschiedenen Prozesse.
  • Beispielhafte Ansprüche können beinhalten:
    • 1. Speicherzelle, umfassend: eine Bodenelektrode gebildet oberhalb eines Komplementär-Metall-Oxid-Halbleiter (CMOS) Substrats, welches eine Mehrzahl von CMOS-Vorrichtungen umfasst, wobei die Bodenelektrode einen oberen Teil und einen unteren Teil umfasst, welche im Wesentlichen rechtwinklig zu einer Normalrichtung des CMOS Substrats ist und ferner einen dritten Teil umfasst, mit einer Oberfläche des dritten Teils welche nicht-rechtwinklig zu der Normalrichtung des CMOS-Substrats ist; eine elektrisch isolierende Schicht, angeordnet zwischen der Bodenelektrode und dem CMOS-Substrat; eine Schaltspeicherschicht, benachbart zu der Oberfläche des dritten Teils und nicht-rechtwinklig zu der Normalrichtung des CMOS-Substrats; eine zweite isolierende Schicht, angeordnet wenigstens teilweise oberhalb der Bodenelektrode; wenigstens eine Durchkontaktierung gebildet innerhalb der zweiten isolierenden Schicht, welche wenigstens die Oberfläche des dritten Teils durch die zweite isolierende Schicht offenlegt; und eine Dachelektrode, benachbart zu der Schaltspeicherschicht und ausgestaltet um ionisiert zu werden in Reaktion auf eine angelegte Vorspannung, wobei: die Schaltspeicherschicht ausgelegt ist, durchlässig zu sein für Ionen der Dachelektrode und die Bildung eines leitfähigen Faser der Ionen durch die Schaltspeicherschicht erleichtert entlang einer Richtung, welche einen nicht-rechtwinkligen Winkel zu dem CMOS Substrat bildet.
    • 2. Speicherzelle gemäß Anspruch 1, wobei das resistive Speichermaterial ein Schaltschichtmaterial und ein Auswählerschichtmaterial umfasst.
    • 3. Speicherzelle gemäß Anspruch 1, ferner umfassend eine Barriereschicht, angeordnet zwischen der Dachelektrode und der Schaltspeicherschicht und eine Durchkontaktierung dazu ausgelegt, die Dachelektrode und die Schaltspeicherschicht elektrisch zu verbinden.
    • 4. Speicherzelle gemäß Anspruch 1, welche eine Komponente einer Speichervorrichtung ist, die wenigstens eine zusätzliche Speicherzelle umfasst, identisch zu der Speicherzelle und angeordnet oberhalb oder unterhalb der Speicherzelle entlang einer Richtung parallel zu der Normalrichtung des CMOS Substrats, ferner umfassend eine Isolatorschicht, angeordnet zwischen der Speicherzelle und der wenigstens einen zusätzlichen Speicherzelle.
    • 5. Speicherzelle gemäß Anspruch 1, welche eine Komponente einer Speichervorrichtung ist, die wenigstens eine zusätzliche Speicherzelle umfasst, die eine zweite Bodenelektrode im Wesentlichen koplanar zu der Bodenelektrode und einen zweiten Teil der Schaltspeicherschicht und eine zweite Oberfläche hat, die parallel oder geneigt zu der Normalrichtung des CMOS-Substrats ist, wobei die wenigstens eine zusätzliche Speicherzelle benachbart zu der Dachelektrode auf einer der Speicherzelle gegenüberliegende Seide der Dachelektrode ist.
    • 6. Verfahren zur Herstellung einer Speichervorrichtung, umfassend: Bildung einer isolierenden Schicht oberhalb einer oberen Oberfläche eines Komplementär-Metall-Oxid-Halbleiter (CMOS) Substrats; Bildung einer ersten leitfähigen Schicht oberhalb der isolierenden Schicht als eine erste gemusterte Bodenelektrode; Entfernen eines Teils wenigstens der ersten leitfähigen Schicht und Bildung einer Öffnung wenigstens in der ersten leitfähigen Schicht oberhalb der isolierenden Schicht, wobei die Öffnung eine erste geneigte Oberfläche der ersten leitfähigen Schicht und eine zweite geneigte Oberfläche der ersten leitfähigen Schicht bildet, welche jeweils von Null verschiedene Winkel bezüglich einer Normalrichtung der oberen Oberfläche des CMOS-Substrats bilden; Bildung einer Schaltmaterialschicht oberhalb wenigstens der ersten geneigten Oberfläche; und Auffüllen wenigstens eines Teils der Öffnung mit einer zweiten leitfähigen Schicht, um eine erste gemusterte Dachelektrode zu bilden, welche benachbart zu der Schaltmaterialschicht in einem Bereich der Öffnung nahe der ersten geneigten Oberfläche ist.
    • 7. Verfahren gemäß Anspruch 6, ferner umfassend: Bildung einer zweiten isolierenden Schicht oberhalb der ersten leitfähigen Schicht; und Bildung einer zweiten leitfähigen Schicht oberhalb der zweiten isolierenden Schicht, wobei Bildung der Öffnung das Entfernen eines Teils der zweiten leitfähigen Schicht und der zweiten isolierenden Schicht in Verbindung mit dem Teil der ersten leitfähigen Schicht umfasst und Bildung einer dritten geneigten Oberfläche und einer vierten geneigten Oberfläche jeweils an einem Schnittpunkt der zweiten leitfähigen Schicht auf einer ersten Seite der Öffnung und auf einer zweiten Seite der Öffnung umfasst.
    • 8. Verfahren gemäß Anspruch 7, wobei Bildung der Schaltmaterialschicht ferner Bildung der Schaltmaterialschicht oberhalb der zweiten geneigten Oberfläche, der dritten geneigten Oberfläche und der vierten geneigten Oberfläche umfasst.
    • 9. Verfahren gemäß Anspruch 8, wobei Auffüllen wenigstens des Teils der Öffnung mit der zweiten leitfähigen Schicht die Bildung der zweiten leitfähigen Schicht benachbart zu der Schaltmaterialschicht nahe der zweiten geneigten Oberfläche, der dritten geneigten Oberfläche und der vierten geneigten Oberfläche umfasst.
    • 10. Verfahren gemäß Anspruch 9, ferner wenigstens eines der folgenden umfassend:
    • Bildung der Öffnung in einem nicht-rechtwinkligen Winkel zu der ersten leitfähigen Schicht, gemessen in einer Ebene parallel zu der oberen Oberfläche des CMOS-Substrats; oder
    • Bildung der Speicherzelle mit einer Länge, welche nicht parallel zu einer Länge der ersten gemusterten Bodenelektrode ist.
    • 11. Verfahren, umfassend: Bildung einer isolierenden Schicht oberhalb eines Substrats, welches wenigstens eine Komplementär-Metall-Oxid-Halbleiter-Vorrichtung umfasst; Anordnen einer ersten leitfähigen Schicht oberhalb der isolierenden Schicht; Mustern wenigstens der ersten leitfähigen Schicht, um eine Mehrzahl von ersten Elektroden zu bilden, mit einer Mehrzahl von geneigten Oberflächen, wobei wenigstens eine der Mehrzahl von geneigten Oberflächen nicht parallel zu einer Ebene ist, welche eine obere Oberfläche des Substrats umfasst; Bildung eines resistiven Materials oberhalb der Mehrzahl von ersten Elektroden und in elektrischem Kontakt mit der wenigstens einen der Mehrzahl von geneigten Oberflächen; Bildung einer zweiten isolierenden Schicht oberhalb des resistiven Materials; Bildung einer Durchkontaktierung in dem zweiten isolierenden Material und dadurch Offenlegen wenigstens eines Teils des resistiven Materials in elektrischem Kontakt mit der wenigstens einer der Mehrzahl von geneigten Oberflächen; Anordnen einer zweiten leitfähigen Schicht oberhalb der zweiten isolierenden Schicht wenigstens in der Durchkontaktierung, wobei ein Teil der zweiten leitfähigen Schicht dadurch mit dem Teil des resistiven Materials elektrisch kontaktiert wird; und Mustern wenigstens der zweiten leitfähigen Schicht um eine Mehrzahl von zweiten Elektroden zu bilden.
    • 12. Verfahren gemäß Anspruch 11, ferner umfassend die Bildung des resistiven Materials mit einer Dicke in einem Bereich zwischen 1 nm und 50 nm.
    • 13. Verfahren gemäß Anspruch 11, ferner umfassend das Anordnen wenigstens einer dritten leitfähigen Schicht, einer Barriereschicht, oder einer Auswahlschicht nach Bildung der ersten leitfähigen Schicht und vor Bildung der zweiten leitfähigen Schicht.
    • 14. Verfahren gemäß Anspruch 11, wobei Mustern wenigstens der ersten leitfähigen Schicht ferner Bildung der Mehrzahl von ersten Elektroden entlang einer ersten Richtung umfasst, und Mustern wenigstens der zweiten leitfähigen Schicht ferner Bildung der Mehrzahl von zweiten Elektroden entlang einer zweiten Richtung umfasst, wobei die erste Richtung im Wesentlichen rechtwinklig oder nicht rechtwinklig zu der zweiten Richtung ist.
    • 15. Verfahren gemäß Anspruch 11, wobei Bildung der Durchkontaktierung ferner Bildung der Durchkontaktierung mit einer der folgenden Querschnittsformen umfasst: eiförmig, ungefähr kreisförmig, ungefähr polygonal, ungefähr ein Parallelogramm.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 11/875541 [0029]
    • US 12/575,921 [0029]
  • Zitierte Nicht-Patentliteratur
    • IEEE 1394 [0107]

Claims (20)

  1. Speichervorrichtung, umfassend: eine Halbleiterschichtfolge, welche mehrere, im Wesentlichen entlang einer ersten Dimension angeordnete Schichten umfasst; und eine Speicherzelle, gebildet in einer Untermenge der Halbleiterschichtfolge, und eine gemusterte Dachelektrode, eine resistive Schaltschicht und eine gemusterte Bodenelektrode umfassend, welche durch jeweils einzelne der mehreren Schichten der Halbleiterschichtfolge gebildet und der Reihe nach entlang einer Richtung angeordnet sind, wobei die Richtung einen Winkel von 45° oder größer zu der ersten Dimension wenigstens nahe der Untermenge der Halbleiterschichtfolge bildet.
  2. Speichervorrichtung gemäß Anspruch 1, wobei die Richtung einen Winkel von 80° oder größer zu der ersten Dimension bildet.
  3. Speichervorrichtung gemäß Anspruch 1, wobei die Richtung einen Winkel von im Wesentlichen 90° zu der ersten Dimension bildet.
  4. Speichervorrichtung gemäß Anspruch 1, wobei die Speicherzelle ferner eine Auswahlschicht umfasst, welche aus einem Metalloxid, TiO2, Al2O3, WO3, HfO2, Oxid, SiO2, poly-Si, poly-SiGe, dotiertem Polysilizium, dotiertem poly-SiGe, amorphem poly-Si, amorphem poly-SiGe, einem nicht-linearem Element oder einer Diode gebildet ist, wobei die Auswahlschicht zwischen der resistiven Schaltschicht und der Bodenelektrodenschicht angeordnet ist und eine Dicke in einem Bereich zwischen etwa 1 Nanometer (nm) und etwa 50 nm hat.
  5. Speichervorrichtung gemäß Anspruch 1, ferner umfassend: ein Substrat, angeordnet unterhalb der Halbleiterschichtfolge, wobei das Substrat eine Mehrzahl von komplementären Metalloxid-Halbleiter (CMOS) Vorrichtungen umfasst; und eine elektrisch isolierende Schicht, angeordnet zwischen dem Substrat und der Halbleiterschichtfolge.
  6. Speichervorrichtung gemäß Anspruch 1, wobei die Bodenelektrodenschicht eine obere Oberfläche und eine zusätzliche Oberfläche umfasst, wobei sich die zusätzliche Oberfläche an der Untermenge der Halbeiterschichtfolge befindet und den Winkel von 45° oder größer zu der ersten rechtwinkligen Richtung bildet; wobei die Bodenelektrodenschicht eine Bitleitung der Speichervorrichtung bildet und als die Bodenelektrode für die Speicherzelle dient und als eine zweite Bodenelektrode für wenigstens eine zusätzliche Speicherzelle der Speichervorrichtung dient; und wobei die Dachelektrodenschicht eine Wortleitung der Speichervorrichtung bildet und als die Dachelektrode für die Speicherzelle dient und als eine zweite Dachelektrode für wenigstens eine zusätzliche Speicherzelle der Speichervorrichtung dient.
  7. Speichervorrichtung gemäß Anspruch 1, ferner umfassend eine Menge von Bitleitungen, welche als Teil von wenigstens einer der mehreren Schichten der Halbleiterschichtfolge gebildet sind, wobei jeweils einzelne aus der Menge von Bitleitungen im Wesentlichen parallel zu anderen Bitleitungen aus den Mengen von Bitleitungen angeordnet sind; und eine Menge von Wortleitungen, gebildet als Teil von wenigstens einer zweiten der mehreren Schichten der Halbleiterschichtfolge, wobei jeweils einzelne aus der Menge von Wortleitungen im Wesentlichen parallel zu anderen Wortleitungen aus der Menge von Wortleitungen angeordnet sind, jeweils einzelne aus der Menge der Wortleitungen einen vertikalen Teil und einen senkrechten oder geneigten Teil umfassen, wobei der senkrechte oder geneigte Teil einen zweiten Winkel bezüglich dem vertikalen Teil hat, welcher zweiter Winkel zumindest einen rechten Winkel zu dem Winkel von 45° oder größer bildet. wobei die Menge von Bitleitungen gemusterte Dachelektroden bereitstellen oder gemusterte Bodenelektroden bereitstellen für eine Menge von Speicherzellen der Speichervorrichtung, wobei die Menge von Speicherzellen die Speicherzelle umfasst; und wobei die Menge von Wortleitungen im Wesentlichen rechtwinklig ist zu der Menge von Bitleitungen in einer Ebene, welche senkrecht zu der ersten rechtwinkligen Richtung ist.
  8. Speichervorrichtung gemäß Anspruch 1, ferner umfassend: eine zweite Halbleiterschichtfolge, welche eine zweite Menge von mehreren Schichten umfasst, die der Reihe nach im Wesentlichen entlang der ersten Dimension und entweder oberhalb oder unterhalb der Halbleiterschichtfolge angeordnet sind; und eine zweite Speicherzelle, gebildet in einer Untermenge der zweiten Halbleiterschichtfolge.
  9. Speichervorrichtung gemäß Anspruch 8, wobei die zweite Speicherzelle eine zweite gemusterte Bodenelektrode, eine zweite Schaltschicht und eine zweite gemusterte Dachelektrode umfasst, welche durch jeweils einzelne aus der zweiten Menge von mehreren Schichten der zweiten Halbleiterschichtfolge gebildet sind.
  10. Speichervorrichtung gemäß Anspruch 9, wobei die zweite gemusterte Bodenelektrode, die zweite Schaltschicht und die zweite gemusterte Dachelektrode der Reihe nach angeordnet sind entlang der Richtung oder entlang einer zweiten Richtung, welche einen zweiten Winkel zu der ersten rechtwinkligen Richtung bildet.
  11. Speichervorrichtung gemäß Anspruch 1, wobei die resistive Schaltschicht aus amorphem Si, SiO2, SiOx wobei x größer als 0 und kleiner als 2 ist, SiGeOx, Chalkogenid, HfOx, TiOx, TaOx, oder einem festen Elektrolyt gebildet ist.
  12. Speichervorrichtung gemäß Anspruch 1, wobei die gemusterte Bodenelektrode ein Metall, einen leitfähigen Halbleiter, ein p- oder n-dotiertes poly-Silizium, oder ein p- oder n-dotiertes polykristallines SiGe umfasst.
  13. Speichervorrichtung gemäß Anspruch 1, wobei die gemusterte Dachelektrode einen elektrischen Leiter umfasst, gebildet aus Cu, Ag, Ti, Al, W, Pd, Pt oder Ni.
  14. Speichervorrichtung gemäß Anspruch 13, wobei die gemusterte Dachelektrode ferner ein Barrierematerial umfasst, welches zwischen der resistiven Schaltschicht und dem elektrischen Leiter angeordnet ist, wobei das Barrierematerial umfasst Ti, TiOx, TiN, Al, AlOx, Cu, CuOx, W, Hf, HfOx, Ta, TaOx wobei x größer als 0 und kleiner als 2 ist, oder WOz, wobei z größer als 0 und kleiner als 3 ist.
  15. Speichervorrichtung gemäß Anspruch 1, wobei die gemusterte Dachelektrode ausgestaltet ist, Ionen in Reaktion auf eine angelegte Vorspannung zu produzieren und wobei das resistive Schaltmaterial ausgestaltet ist, wenigstens teilweise durchlässig zu sein für die Ionen in Reaktion auf eine über die gemusterte Dachelektrode und die gemusterte Bodenelektrode angelegte Programmiervorspannung.
  16. Speichervorrichtung gemäß Anspruch 1, wobei die Ionen eine leitfähige Faser in der resistiven Schaltschicht bilden in Reaktion auf die Programmiervorspannung und ferner wobei die leitfähige Faser eine Längendimension hat, welche sich im Wesentlichen über eine Dicke der resistiven Schaltschicht zwischen der gemusterten Dachelektrode und der gemusterten Bodenelektrode erstreckt.
  17. Speichervorrichtung gemäß Anspruch 1, ferner umfassend: eine zweite gemusterte Bodenelektrode mit einer zweiten oberen Oberfläche und einer zweiten geneigten Oberfläche, wobei die zweite geneigte Oberfläche der zweiten gemusterten Bodenelektrode und eine erste geneigte Oberfläche der gemusterten Bodenelektrode die Untermenge der Halbleiterschichtfolge an unterschiedlichen Teilen davon schneiden; einen isolierenden Bereich, welcher die gemusterte Bodenelektrode und die zweite gemusterte Bodenelektrode trennt; und eine Durchkontaktierung, angeordnet in dem isolierenden Bereich, wobei: die resistive Schaltschicht einen ersten Teil umfasst, benachbart zu der ersten geneigten Oberfläche der gemusterten Bodenelektrode als Teil der Speicherzelle und einen zweiten Teil, benachbart zu der zweiten geneigten Oberfläche der zweiten gemusterten Bodenelektrode als Teil einer zweiten Speicherzelle der Speichervorrichtung, und die Durchkontaktierung den ersten Teil der resistiven Schaltschicht und den zweiten Teil der resistiven Schaltschicht selektiv freilegt für elektrischen Kontakt mit der gemusterten Dachelektrode.
  18. Speichervorrichtung gemäß Anspruch 1, wobei die Durchkontaktierung eine Querschnittsform hat, welche umfasst: eiförmig, ungefähr kreisförmig, ungefähr polygonal, oder ungefähr ein Parallelogramm.
  19. Speichervorrichtung gemäß Anspruch 1, wobei die resistive Schaltschicht eine Dicke in einem Bereich zwischen etwa 1 nm und etwa 50 nm hat.
  20. Speichervorrichtung gemäß Anspruch 1, wobei die resistive Schaltschicht ein abgeschiedenes Material oder ein oxidiertes Material umfasst.
DE102014010865.1A 2013-07-26 2014-07-24 Drei-dimensionaler zwei-poliger Speicher mit verstärktem elektrischem Feld Pending DE102014010865A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201361859090P 2013-07-26 2013-07-26
US61/859,090 2013-07-26
US14/194,499 US9627443B2 (en) 2011-06-30 2014-02-28 Three-dimensional oblique two-terminal memory with enhanced electric field
US14/194,499 2014-02-28

Publications (1)

Publication Number Publication Date
DE102014010865A1 true DE102014010865A1 (de) 2015-01-29

Family

ID=52274132

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014010865.1A Pending DE102014010865A1 (de) 2013-07-26 2014-07-24 Drei-dimensionaler zwei-poliger Speicher mit verstärktem elektrischem Feld

Country Status (5)

Country Link
US (1) US9627443B2 (de)
KR (1) KR102231460B1 (de)
CN (1) CN104347662B (de)
DE (1) DE102014010865A1 (de)
TW (1) TWI647832B (de)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9570678B1 (en) 2010-06-08 2017-02-14 Crossbar, Inc. Resistive RAM with preferental filament formation region and methods
US9601692B1 (en) 2010-07-13 2017-03-21 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US8946046B1 (en) 2012-05-02 2015-02-03 Crossbar, Inc. Guided path for forming a conductive filament in RRAM
US8569172B1 (en) 2012-08-14 2013-10-29 Crossbar, Inc. Noble metal/non-noble metal electrode for RRAM applications
US8884261B2 (en) 2010-08-23 2014-11-11 Crossbar, Inc. Device switching using layered device structure
USRE46335E1 (en) 2010-11-04 2017-03-07 Crossbar, Inc. Switching device having a non-linear element
US8502185B2 (en) 2011-05-31 2013-08-06 Crossbar, Inc. Switching device having a non-linear element
US9620206B2 (en) 2011-05-31 2017-04-11 Crossbar, Inc. Memory array architecture with two-terminal memory cells
US8619459B1 (en) 2011-06-23 2013-12-31 Crossbar, Inc. High operating speed resistive random access memory
US9166163B2 (en) 2011-06-30 2015-10-20 Crossbar, Inc. Sub-oxide interface layer for two-terminal memory
US9627443B2 (en) 2011-06-30 2017-04-18 Crossbar, Inc. Three-dimensional oblique two-terminal memory with enhanced electric field
US8946669B1 (en) 2012-04-05 2015-02-03 Crossbar, Inc. Resistive memory device and fabrication methods
US9564587B1 (en) 2011-06-30 2017-02-07 Crossbar, Inc. Three-dimensional two-terminal memory with enhanced electric field and segmented interconnects
US9685608B2 (en) 2012-04-13 2017-06-20 Crossbar, Inc. Reduced diffusion in metal electrode for two-terminal memory
US8658476B1 (en) 2012-04-20 2014-02-25 Crossbar, Inc. Low temperature P+ polycrystalline silicon material for non-volatile memory device
US9741765B1 (en) 2012-08-14 2017-08-22 Crossbar, Inc. Monolithically integrated resistive memory using integrated-circuit foundry compatible processes
US9583701B1 (en) 2012-08-14 2017-02-28 Crossbar, Inc. Methods for fabricating resistive memory device switching material using ion implantation
US8841649B2 (en) * 2012-08-31 2014-09-23 Micron Technology, Inc. Three dimensional memory array architecture
US9853053B2 (en) 2012-09-10 2017-12-26 3B Technologies, Inc. Three dimension integrated circuits employing thin film transistors
US9576616B2 (en) 2012-10-10 2017-02-21 Crossbar, Inc. Non-volatile memory with overwrite capability and low write amplification
US10176868B2 (en) * 2013-12-20 2019-01-08 Micron Technology, Inc. Memory systems and memory programming methods
US10290801B2 (en) 2014-02-07 2019-05-14 Crossbar, Inc. Scalable silicon based resistive memory device
US9299697B2 (en) * 2014-05-15 2016-03-29 Texas Instruments Incorporated High breakdown voltage microelectronic device isolation structure with improved reliability
US10147784B2 (en) 2014-05-15 2018-12-04 Texas Instruments Incorporated High voltage galvanic isolation device
KR102255309B1 (ko) * 2014-10-17 2021-05-25 삼성전자주식회사 3차원 구조의 인공 뉴런 반도체 소자 및 이를 이용한 인공 뉴런 반도체 시스템
WO2016099580A2 (en) 2014-12-23 2016-06-23 Lupino James John Three dimensional integrated circuits employing thin film transistors
US10230047B2 (en) * 2015-10-22 2019-03-12 Winbond Electronics Corp. RRAM device and method for manufacturing the same
US10679122B2 (en) * 2015-12-30 2020-06-09 SK Hynix Inc. Neuromorphic device
CN110071136A (zh) * 2018-01-21 2019-07-30 成都海存艾匹科技有限公司 三维纵向电编程存储器
US10062845B1 (en) * 2016-05-13 2018-08-28 Crossbar, Inc. Flatness of memory cell surfaces
US10522754B2 (en) 2016-06-15 2019-12-31 Crossbar, Inc. Liner layer for dielectric block layer
US10749110B1 (en) 2016-07-15 2020-08-18 Crossbar, Inc. Memory stack liner comprising dielectric block layer material
US11430949B2 (en) * 2016-09-25 2022-08-30 Intel Corporation Metal filament memory cells
US9876055B1 (en) * 2016-12-02 2018-01-23 Macronix International Co., Ltd. Three-dimensional semiconductor device and method for forming the same
FR3076081B1 (fr) * 2017-12-26 2022-06-24 Commissariat Energie Atomique Cellule elementaire comportant une memoire resistive et un selecteur, etage et matrice d'etages comportant une pluralite de ces cellules et procede de fabrication associe
US11222945B2 (en) 2017-12-29 2022-01-11 Texas Instruments Incorporated High voltage isolation structure and method
US10658590B2 (en) * 2018-09-21 2020-05-19 International Business Machines Corporation Techniques for forming RRAM cells
KR102111526B1 (ko) * 2018-10-19 2020-06-04 성균관대학교산학협력단 셀렉터 포함 메모리 소자
US10985212B2 (en) * 2019-04-16 2021-04-20 Micron Technology, Inc. Multi-component cell architectures for a memory device
US11139431B2 (en) * 2019-04-25 2021-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. Horizontal memory array structure with scavenger layer
US10658583B1 (en) * 2019-05-29 2020-05-19 International Business Machines Corporation Forming RRAM cell structure with filament confinement
US11502250B2 (en) * 2020-05-26 2022-11-15 Globalfoundries Singapore Pte. Ltd. Memory devices and methods of forming memory devices
WO2021262730A1 (en) * 2020-06-25 2021-12-30 Rain Neuromorphics Inc. Lithographic memristive array
US11837611B2 (en) 2020-08-24 2023-12-05 Taiwan Semiconductor Manufacturing Company, Ltd. Data storage element and manufacturing method thereof
TWI794778B (zh) * 2021-03-31 2023-03-01 國立成功大學 物理密鑰系統及物理密鑰的形成方法
US20230368831A1 (en) * 2022-05-10 2023-11-16 Micron Technology, Inc. Memory cell sensing using two step word line enabling

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090014707A1 (en) 2006-10-20 2009-01-15 Wei Lu Non-volatile solid state resistive switching devices
US20100085798A1 (en) 2008-10-08 2010-04-08 The Regents Of The University Of Michigan Silicon-based nanoscale resistive device with adjustable resistance

Family Cites Families (437)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US680652A (en) 1897-11-08 1901-08-13 Leonard L Elden Circuit-breaker.
JPS56134757A (en) 1980-03-26 1981-10-21 Nec Corp Complementary type mos semiconductor device and its manufacture
DE3277665D1 (en) 1981-08-07 1987-12-17 British Petroleum Co Plc Non-volatile electrically programmable memory device
JPS6188578A (ja) 1984-10-08 1986-05-06 Nec Corp 非線形素子
US4994866A (en) 1988-01-07 1991-02-19 Fujitsu Limited Complementary semiconductor device
JPH02181160A (ja) 1989-01-04 1990-07-13 Fuji Xerox Co Ltd 電子写真感光体
GB8910854D0 (en) 1989-05-11 1989-06-28 British Petroleum Co Plc Semiconductor device
US5614756A (en) 1990-04-12 1997-03-25 Actel Corporation Metal-to-metal antifuse with conductive
JPH0770731B2 (ja) 1990-11-22 1995-07-31 松下電器産業株式会社 電気可塑性素子
US5335219A (en) 1991-01-18 1994-08-02 Ovshinsky Stanford R Homogeneous composition of microcrystalline semiconductor material, semiconductor devices and directly overwritable memory elements fabricated therefrom, and arrays fabricated from the memory elements
JPH0590224A (ja) 1991-01-22 1993-04-09 Toshiba Corp 半導体装置の製造方法
JPH05343316A (ja) 1991-09-30 1993-12-24 Nec Corp 半導体装置の製造方法
GB9122362D0 (en) 1991-10-22 1991-12-04 British Telecomm Resistive memory element
US5278085A (en) 1992-08-11 1994-01-11 Micron Semiconductor, Inc. Single mask process for forming both n-type and p-type gates in a polycrystalline silicon layer during the formation of a semiconductor device
US6002268A (en) 1993-01-08 1999-12-14 Dynachip Corporation FPGA with conductors segmented by active repeaters
JPH06315233A (ja) 1993-04-28 1994-11-08 Fujitsu Ltd 電池の充電制御方法
US5538564A (en) 1994-03-18 1996-07-23 Regents Of The University Of California Three dimensional amorphous silicon/microcrystalline silicon solar cells
JP2643833B2 (ja) 1994-05-30 1997-08-20 日本電気株式会社 半導体記憶装置及びその製造方法
KR960005765A (ko) 1994-07-14 1996-02-23 모리시다 요이치 반도체 장치의 배선형성에 이용하는 무전해 도금욕 및 반도체 장치의 배선성형방법
US5457649A (en) 1994-08-26 1995-10-10 Microchip Technology, Inc. Semiconductor memory device and write-once, read-only semiconductor memory array using amorphous-silicon and method therefor
US5499208A (en) 1994-09-12 1996-03-12 At&T Corp. Integrated circuit memory device
EP0749638B1 (de) 1994-12-22 1999-06-16 Koninklijke Philips Electronics N.V. Halbleiterspeicheranordnungen und herstellungsverfahren
JPH10501660A (ja) 1995-03-28 1998-02-10 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ ＢｉＣＭＯＳ回路を有する半導体デバイスの製造方法
US5594363A (en) 1995-04-07 1997-01-14 Zycad Corporation Logic cell and routing architecture in a field programmable gate array
US6420725B1 (en) 1995-06-07 2002-07-16 Micron Technology, Inc. Method and apparatus for forming an integrated circuit electrode having a reduced contact area
US5751012A (en) 1995-06-07 1998-05-12 Micron Technology, Inc. Polysilicon pillar diode for use in a non-volatile memory cell
KR0157342B1 (ko) 1995-06-09 1998-12-01 김광호 불휘발성 반도체 메모리의 전압 센싱 방법
EP0842537B1 (de) 1996-06-05 2005-08-24 Koninklijke Philips Electronics N.V. Beschreibbares festwertspeicherbauelement und das herstellungsverfahren für solch ein bauelement
US5998244A (en) 1996-08-22 1999-12-07 Micron Technology, Inc. Memory cell incorporating a chalcogenide element and method of making same
KR100206709B1 (ko) 1996-09-21 1999-07-01 윤종용 멀티비트 불휘발성 반도체 메모리의 셀 어레이의 구조 및 그의 구동방법
JP4034380B2 (ja) 1996-10-31 2008-01-16 株式会社東芝 画像符号化／復号化方法及び装置
TW307048B (en) 1996-11-22 1997-06-01 United Microelectronics Corp High density read only memory structure and manufacturing method thereof
US6015997A (en) 1997-02-19 2000-01-18 Micron Technology, Inc. Semiconductor structure having a doped conductive layer
US6133075A (en) 1997-04-25 2000-10-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JPH1126733A (ja) 1997-07-03 1999-01-29 Seiko Epson Corp 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置，アクティブマトリクス基板、液晶表示装置および電子機器
GB9722149D0 (en) 1997-10-22 1997-12-17 Philips Electronics Nv Semiconductior memory devices
US6143642A (en) 1997-12-22 2000-11-07 Vlsi Technology, Inc. Programmable semiconductor structures and methods for making the same
US6492694B2 (en) 1998-02-27 2002-12-10 Micron Technology, Inc. Highly conductive composite polysilicon gate for CMOS integrated circuits
US6180998B1 (en) 1998-03-30 2001-01-30 Lsi Logic Corporation DRAM with built-in noise protection
JP2000012787A (ja) 1998-06-10 2000-01-14 Lucent Technol Inc 集積回路デバイスおよび集積回路に用いる抵抗性素子を形成する方法
US6037204A (en) 1998-08-07 2000-03-14 Taiwan Semiconductor Manufacturing Company Silicon and arsenic double implanted pre-amorphization process for salicide technology
US6602796B2 (en) 1998-09-03 2003-08-05 Micron Technology, Inc. Chemical vapor deposition for smooth metal films
US6603883B1 (en) 1998-09-08 2003-08-05 Canon Kabushiki Kaisha Image processing apparatus including an image data encoder having at least two scalability modes and method therefor
JP2000124195A (ja) 1998-10-14 2000-04-28 Tokyo Electron Ltd 表面処理方法及びその装置
US6483736B2 (en) 1998-11-16 2002-11-19 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
KR100329774B1 (ko) 1998-12-22 2002-05-09 박종섭 강유전체 기억소자의 캐패시터 형성 방법
US6181597B1 (en) 1999-02-04 2001-01-30 Tower Semiconductor Ltd. EEPROM array using 2-bit non-volatile memory cells with serial read operations
US6128214A (en) 1999-03-29 2000-10-03 Hewlett-Packard Molecular wire crossbar memory
WO2001024265A1 (fr) 1999-09-30 2001-04-05 Rohm, Co., Ltd. Memoire non volatile
US6587086B1 (en) 1999-10-26 2003-07-01 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device
JP2001147243A (ja) 1999-11-24 2001-05-29 Mitsubishi Electric Corp アナログ信号検出回路及び半導体電力変換装置の交流側電流検出器
JP2001189448A (ja) 1999-12-28 2001-07-10 Fujitsu Ltd 半導体装置及びその製造方法
US6288435B1 (en) 1999-12-28 2001-09-11 Xerox Corporation Continuous amorphous silicon layer sensors using doped poly-silicon back contact
JP4000056B2 (ja) 2000-06-27 2007-10-31 テーザ エスエイ 磁気抵抗電極式寸法測定装置
US6563156B2 (en) 2001-03-15 2003-05-13 Micron Technology, Inc. Memory elements and methods for making same
EP2323164B1 (de) 2000-08-14 2015-11-25 SanDisk 3D LLC Mehrebenen-Speichermatrix und deren Herstellungsverfahren
US6541316B2 (en) 2000-12-22 2003-04-01 The Regents Of The University Of California Process for direct integration of a thin-film silicon p-n junction diode with a magnetic tunnel junction
US6627530B2 (en) 2000-12-22 2003-09-30 Matrix Semiconductor, Inc. Patterning three dimensional structures
US6638820B2 (en) 2001-02-08 2003-10-28 Micron Technology, Inc. Method of forming chalcogenide comprising devices, method of precluding diffusion of a metal into adjacent chalcogenide material, and chalcogenide comprising devices
US6436765B1 (en) 2001-02-09 2002-08-20 United Microelectronics Corp. Method of fabricating a trenched flash memory cell
US7102150B2 (en) 2001-05-11 2006-09-05 Harshfield Steven T PCRAM memory cell and method of making same
US6927430B2 (en) 2001-06-28 2005-08-09 Sharp Laboratories Of America, Inc. Shared bit line cross-point memory array incorporating P/N junctions
US6489645B1 (en) 2001-07-03 2002-12-03 Matsushita Electric Industrial Co., Ltd. Integrated circuit device including a layered superlattice material with an interface buffer layer
US6768157B2 (en) 2001-08-13 2004-07-27 Advanced Micro Devices, Inc. Memory device
KR100860134B1 (ko) 2001-08-13 2008-09-25 어드밴스드 마이크로 디바이시즈, 인코포레이티드 메모리 셀
US6858481B2 (en) 2001-08-13 2005-02-22 Advanced Micro Devices, Inc. Memory device with active and passive layers
US6838720B2 (en) 2001-08-13 2005-01-04 Advanced Micro Devices, Inc. Memory device with active passive layers
US7109056B2 (en) 2001-09-20 2006-09-19 Micron Technology, Inc. Electro-and electroless plating of metal in the manufacture of PCRAM devices
US6552932B1 (en) 2001-09-21 2003-04-22 Sandisk Corporation Segmented metal bitlines
US6815781B2 (en) 2001-09-25 2004-11-09 Matrix Semiconductor, Inc. Inverted staggered thin film transistor with salicided source/drain structures and method of making same
WO2003034498A1 (en) 2001-10-16 2003-04-24 Midwest Research Institute Stacked switchable element and diode combination
US6686772B2 (en) 2001-11-19 2004-02-03 Broadcom Corporation Voltage mode differential driver and method
US20030141565A1 (en) 2002-01-28 2003-07-31 Fumihiko Hirose Diode
JP3948292B2 (ja) 2002-02-01 2007-07-25 株式会社日立製作所 半導体記憶装置及びその製造方法
US7087919B2 (en) 2002-02-20 2006-08-08 Micron Technology, Inc. Layered resistance variable memory device and method of fabrication
US6643213B2 (en) 2002-03-12 2003-11-04 Hewlett-Packard Development Company, L.P. Write pulse circuit for a magnetic memory
US7247345B2 (en) 2002-03-25 2007-07-24 Ulvac, Inc. Optical film thickness controlling method and apparatus, dielectric multilayer film and manufacturing apparatus thereof
US6858482B2 (en) 2002-04-10 2005-02-22 Micron Technology, Inc. Method of manufacture of programmable switching circuits and memory cells employing a glass layer
US20040026682A1 (en) 2002-06-17 2004-02-12 Hai Jiang Nano-dot memory and fabricating same
TWI233204B (en) 2002-07-26 2005-05-21 Infineon Technologies Ag Nonvolatile memory element and associated production methods and memory element arrangements
US6870755B2 (en) 2002-08-02 2005-03-22 Unity Semiconductor Corporation Re-writable memory with non-linear memory element
US7020006B2 (en) 2002-08-02 2006-03-28 Unity Semiconductor Corporation Discharge of conductive array lines in fast memory
US20050020510A1 (en) 2002-08-29 2005-01-27 Benedict Dale L. D-mannose contraceptives
US6867996B2 (en) 2002-08-29 2005-03-15 Micron Technology, Inc. Single-polarity programmable resistance-variable memory element
US6848012B2 (en) 2002-09-27 2005-01-25 Broadcom Corporation Method and system for an adaptive multimode media queue
US6873015B2 (en) 2002-10-02 2005-03-29 Micron Technology, Inc. Semiconductor constructions comprising three-dimensional thin film transistor devices and resistors
US7023093B2 (en) 2002-10-24 2006-04-04 International Business Machines Corporation Very low effective dielectric constant interconnect Structures and methods for fabricating the same
US6821879B2 (en) 2002-10-30 2004-11-23 Xerox Corporation Copper interconnect by immersion/electroless plating in dual damascene process
JP2004193282A (ja) 2002-12-10 2004-07-08 Renesas Technology Corp 不揮発性半導体記憶装置
US7589343B2 (en) 2002-12-13 2009-09-15 Intel Corporation Memory and access device and method therefor
US6946719B2 (en) 2003-12-03 2005-09-20 Matrix Semiconductor, Inc Semiconductor device including junction diode contacting contact-antifuse unit comprising silicide
US7176064B2 (en) 2003-12-03 2007-02-13 Sandisk 3D Llc Memory cell comprising a semiconductor junction diode crystallized adjacent to a silicide
US7238607B2 (en) 2002-12-19 2007-07-03 Sandisk 3D Llc Method to minimize formation of recess at surface planarized by chemical mechanical planarization
US7800932B2 (en) 2005-09-28 2010-09-21 Sandisk 3D Llc Memory cell comprising switchable semiconductor memory element with trimmable resistance
US8637366B2 (en) 2002-12-19 2014-01-28 Sandisk 3D Llc Nonvolatile memory cell without a dielectric antifuse having high- and low-impedance states
US7433253B2 (en) 2002-12-20 2008-10-07 Qimonda Ag Integrated circuit, method of operating an integrated circuit, method of manufacturing an integrated circuit, memory module, stackable memory module
US6897519B1 (en) 2003-02-26 2005-05-24 Dialog Semiconductor Tunneling floating gate APS pixel
US7606059B2 (en) 2003-03-18 2009-10-20 Kabushiki Kaisha Toshiba Three-dimensional programmable resistance memory device with a read/write circuit stacked under a memory cell array
US7729158B2 (en) 2003-04-03 2010-06-01 Kabushiki Kaisha Toshiba Resistance change memory device
JP2004319587A (ja) 2003-04-11 2004-11-11 Sharp Corp メモリセル、メモリ装置及びメモリセル製造方法
US6816405B1 (en) 2003-06-02 2004-11-09 International Business Machines Corporation Segmented word line architecture for cross point magnetic random access memory
DE60315613T2 (de) 2003-06-16 2008-05-08 Stmicroelectronics S.R.L., Agrate Brianza Schreibschaltung für Phasenwechsel-Speicher
JP4074279B2 (ja) 2003-09-22 2008-04-09 株式会社東芝 半導体集積回路装置、デジタルカメラ、デジタルビデオカメラ、コンピュータシステム、携帯コンピュータシステム、論理可変ｌｓｉ装置、ｉｃカード、ナビゲーションシステム、ロボット、画像表示装置、光ディスク記憶装置
JP2005109236A (ja) 2003-09-30 2005-04-21 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
US7136300B2 (en) 2003-10-06 2006-11-14 Hewlett-Packard Development Company, Lp. Magnetic memory device including groups of series-connected memory elements
JPWO2005041303A1 (ja) 2003-10-23 2007-04-26 松下電器産業株式会社 抵抗変化素子、その製造方法、その素子を含むメモリ、およびそのメモリの駆動方法
MXPA05010367A (es) 2003-11-10 2005-11-17 Matsushita Electric Ind Co Ltd Medio de grabacion, dispositivo de reproduccion, programa, metodo de reproduccion y circuito integrado de sistema.
US7682920B2 (en) 2003-12-03 2010-03-23 Sandisk 3D Llc Method for making a p-i-n diode crystallized adjacent to a silicide in series with a dielectric antifuse
US7474000B2 (en) 2003-12-05 2009-01-06 Sandisk 3D Llc High density contact to relaxed geometry layers
US6849891B1 (en) 2003-12-08 2005-02-01 Sharp Laboratories Of America, Inc. RRAM memory cell electrodes
CN1898749B (zh) 2003-12-26 2012-01-18 松下电器产业株式会社 具有可变电阻的存储器件、存储电路及半导体集成电路
US7139198B2 (en) 2004-01-27 2006-11-21 Sandisk Corporation Efficient verification for coarse/fine programming of non-volatile memory
US7034332B2 (en) 2004-01-27 2006-04-25 Hewlett-Packard Development Company, L.P. Nanometer-scale memory device utilizing self-aligned rectifying elements and method of making
US20050175099A1 (en) 2004-02-06 2005-08-11 Nokia Corporation Transcoder and associated system, method and computer program product for low-complexity reduced resolution transcoding
DE102004007633B4 (de) 2004-02-17 2010-10-14 Qimonda Ag Speicherzelle, Halbleiter-Speicherbauelement und Verfahren zur Herstellung einer Speicherzelle
US7420786B2 (en) 2004-03-03 2008-09-02 Kabushiki Kaisha Toshiba Arrangement of a magneto-resistance effect element having a surface contacting a side face of an electrode and magnetic memory using this arrangement
US7339818B2 (en) 2004-06-04 2008-03-04 Micron Technology, Inc. Spintronic devices with integrated transistors
WO2005124787A2 (en) 2004-06-16 2005-12-29 Koninklijke Philips Electronics N.V. Electrical device having a programmable resistor connected in series to a punch-through diode and method of manufacturing therefor
US7084691B2 (en) 2004-07-21 2006-08-01 Sharp Laboratories Of America, Inc. Mono-polarity switchable PCMO resistor trimmer
JP4830275B2 (ja) 2004-07-22 2011-12-07 ソニー株式会社 記憶素子
US7365411B2 (en) 2004-08-12 2008-04-29 Micron Technology, Inc. Resistance variable memory with temperature tolerant materials
US7122853B1 (en) 2004-08-17 2006-10-17 Fasl, Inc. Method to improve yield and simplify operation of polymer memory cells
US7289353B2 (en) 2004-08-17 2007-10-30 Spansion, Llc Systems and methods for adjusting programming thresholds of polymer memory cells
DE102004041330B3 (de) 2004-08-26 2006-03-16 Infineon Technologies Ag Speicherschaltung mit ein Widerstandsspeicherelement aufweisenden Speicherzellen
KR100593448B1 (ko) 2004-09-10 2006-06-28 삼성전자주식회사 전이금속 산화막을 데이터 저장 물질막으로 채택하는비휘발성 기억 셀들 및 그 제조방법들
US7135696B2 (en) 2004-09-24 2006-11-14 Intel Corporation Phase change memory with damascene memory element
US7405465B2 (en) 2004-09-29 2008-07-29 Sandisk 3D Llc Deposited semiconductor structure to minimize n-type dopant diffusion and method of making
US7221599B1 (en) 2004-11-01 2007-05-22 Spansion, Llc Polymer memory cell operation
US7189626B2 (en) 2004-11-03 2007-03-13 Micron Technology, Inc. Electroless plating of metal caps for chalcogenide-based memory devices
JP4783002B2 (ja) 2004-11-10 2011-09-28 株式会社東芝 半導体メモリ素子
US7422956B2 (en) 2004-12-08 2008-09-09 Advanced Micro Devices, Inc. Semiconductor device and method of making semiconductor device comprising multiple stacked hybrid orientation layers
US7374174B2 (en) * 2004-12-22 2008-05-20 Micron Technology, Inc. Small electrode for resistance variable devices
JP4829502B2 (ja) 2005-01-11 2011-12-07 シャープ株式会社 半導体記憶装置の製造方法
US7307268B2 (en) 2005-01-19 2007-12-11 Sandisk Corporation Structure and method for biasing phase change memory array for reliable writing
US7749805B2 (en) 2005-03-10 2010-07-06 Qimonda Ag Method for manufacturing an integrated circuit including an electrolyte material layer
JP2006260030A (ja) 2005-03-16 2006-09-28 Ricoh Co Ltd 定電圧電源回路及び定電圧電源回路の検査方法
KR100697282B1 (ko) 2005-03-28 2007-03-20 삼성전자주식회사 저항 메모리 셀, 그 형성 방법 및 이를 이용한 저항 메모리배열
US7382028B2 (en) 2005-04-15 2008-06-03 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming silicide and semiconductor device formed thereby
US7776682B1 (en) 2005-04-20 2010-08-17 Spansion Llc Ordered porosity to direct memory element formation
US7323349B2 (en) 2005-05-02 2008-01-29 Sharp Laboratories Of America, Inc. Self-aligned cross point resistor memory array
US8102018B2 (en) 2005-05-09 2012-01-24 Nantero Inc. Nonvolatile resistive memories having scalable two-terminal nanotube switches
US7835170B2 (en) 2005-05-09 2010-11-16 Nantero, Inc. Memory elements and cross point switches and arrays of same using nonvolatile nanotube blocks
JP2006344746A (ja) 2005-06-08 2006-12-21 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
US20060279979A1 (en) 2005-06-13 2006-12-14 Tyler Lowrey Method of reading phase-change memory elements
TWI255018B (en) 2005-06-15 2006-05-11 Winbond Electronics Corp Method of fabricating a non-volatile memory
US7238994B2 (en) 2005-06-17 2007-07-03 Macronix International Co., Ltd. Thin film plate phase change ram circuit and manufacturing method
US7345907B2 (en) 2005-07-11 2008-03-18 Sandisk 3D Llc Apparatus and method for reading an array of nonvolatile memory cells including switchable resistor memory elements
US7426128B2 (en) 2005-07-11 2008-09-16 Sandisk 3D Llc Switchable resistive memory with opposite polarity write pulses
US7303971B2 (en) 2005-07-18 2007-12-04 Sharp Laboratories Of America, Inc. MSM binary switch memory device
US7446010B2 (en) 2005-07-18 2008-11-04 Sharp Laboratories Of America, Inc. Metal/semiconductor/metal (MSM) back-to-back Schottky diode
US20070015348A1 (en) 2005-07-18 2007-01-18 Sharp Laboratories Of America, Inc. Crosspoint resistor memory device with back-to-back Schottky diodes
US7460389B2 (en) 2005-07-29 2008-12-02 International Business Machines Corporation Write operations for phase-change-material memory
US7251154B2 (en) 2005-08-15 2007-07-31 Micron Technology, Inc. Method and apparatus providing a cross-point memory array using a variable resistance memory cell and capacitance
US7521705B2 (en) 2005-08-15 2009-04-21 Micron Technology, Inc. Reproducible resistance variable insulating memory devices having a shaped bottom electrode
JP4891667B2 (ja) 2005-08-22 2012-03-07 株式会社東芝 半導体装置の製造方法
KR100630437B1 (ko) 2005-08-31 2006-10-02 삼성전자주식회사 비휘발성 유기물 저항 메모리 장치 및 그 제조 방법
KR100655443B1 (ko) 2005-09-05 2006-12-08 삼성전자주식회사 상변화 메모리 장치 및 그 동작 방법
US7745788B2 (en) 2005-09-23 2010-06-29 Massachusetts Institute Of Technology Optical trapping with a semiconductor
KR100970383B1 (ko) 2005-10-19 2010-07-15 후지쯔 가부시끼가이샤 불휘발성 반도체 기억 장치의 기입 방법
US20070105390A1 (en) 2005-11-09 2007-05-10 Oh Travis B Oxygen depleted etching process
US7187577B1 (en) 2005-11-23 2007-03-06 Grandis, Inc. Method and system for providing current balanced writing for memory cells and magnetic devices
US8243542B2 (en) 2005-11-30 2012-08-14 Samsung Electronics Co., Ltd. Resistance variable memory devices and read methods thereof
US7209384B1 (en) 2005-12-08 2007-04-24 Juhan Kim Planar capacitor memory cell and its applications
US7324363B2 (en) 2005-12-12 2008-01-29 Synopsys, Inc. SPICE optimized for arrays
US7599209B2 (en) 2005-12-23 2009-10-06 Infineon Technologies Ag Memory circuit including a resistive memory element and method for operating such a memory circuit
JP5067650B2 (ja) 2006-01-06 2012-11-07 日本電気株式会社 半導体記憶装置
KR100684908B1 (ko) 2006-01-09 2007-02-22 삼성전자주식회사 다수 저항 상태를 갖는 저항 메모리 요소, 저항 메모리 셀및 그 동작 방법 그리고 상기 저항 메모리 요소를 적용한데이터 처리 시스템
US8222746B2 (en) 2006-03-03 2012-07-17 Intel Corporation Noble metal barrier layers
US7829875B2 (en) 2006-03-31 2010-11-09 Sandisk 3D Llc Nonvolatile rewritable memory cell comprising a resistivity-switching oxide or nitride and an antifuse
US7875871B2 (en) 2006-03-31 2011-01-25 Sandisk 3D Llc Heterojunction device comprising a semiconductor and a resistivity-switching oxide or nitride
JP2007281208A (ja) 2006-04-07 2007-10-25 Matsushita Electric Ind Co Ltd 多層抵抗変化素子アレイ、抵抗変化装置、多層不揮発性記憶素子アレイ、及び不揮発性記憶装置
KR101239962B1 (ko) 2006-05-04 2013-03-06 삼성전자주식회사 하부 전극 상에 형성된 버퍼층을 포함하는 가변 저항메모리 소자
US7824943B2 (en) 2006-06-04 2010-11-02 Akustica, Inc. Methods for trapping charge in a microelectromechanical system and microelectromechanical system employing same
JP4297136B2 (ja) 2006-06-07 2009-07-15 ソニー株式会社 記憶装置
US7626518B2 (en) 2006-06-08 2009-12-01 Via Technologies, Inc. Decoding systems and methods in computational core of programmable graphics processing unit
KR101159075B1 (ko) 2006-06-27 2012-06-25 삼성전자주식회사 ｎ+ 계면층을 구비한 가변 저항 랜덤 액세스 메모리 소자
US7719001B2 (en) 2006-06-28 2010-05-18 Semiconductor Energy Laboratory Co., Ltd Semiconductor device with metal oxides and an organic compound
KR100738116B1 (ko) 2006-07-06 2007-07-12 삼성전자주식회사 가변 저항 물질을 포함하는 비휘발성 메모리 소자
JP2008021750A (ja) 2006-07-11 2008-01-31 Matsushita Electric Ind Co Ltd 抵抗変化素子およびその製造方法、ならびにそれを用いた抵抗変化型メモリ
US7932548B2 (en) 2006-07-14 2011-04-26 4D-S Pty Ltd. Systems and methods for fabricating self-aligned memory cell
US7428163B2 (en) 2006-07-21 2008-09-23 Infineon Technologies Ag Method and memory circuit for operating a resistive memory cell
US7499355B2 (en) 2006-07-31 2009-03-03 Sandisk 3D Llc High bandwidth one time field-programmable memory
US7515454B2 (en) 2006-08-02 2009-04-07 Infineon Technologies Ag CBRAM cell and CBRAM array, and method of operating thereof
US7869253B2 (en) 2006-08-21 2011-01-11 Qimonda Ag Method of determining a memory state of a resistive memory cell and device measuring the memory state of a resistive memory cell
WO2008026081A2 (en) 2006-08-31 2008-03-06 Interuniversitair Microelektronica Centrum (Imec) Method for manufacturing a resistive switching device and devices obtained thereof
US7772581B2 (en) 2006-09-11 2010-08-10 Macronix International Co., Ltd. Memory device having wide area phase change element and small electrode contact area
US8009476B2 (en) 2006-09-19 2011-08-30 Samsung Electronics Co., Ltd. Semiconductor memory device using variable resistor
JP4869006B2 (ja) 2006-09-27 2012-02-01 株式会社東芝 半導体記憶装置の制御方法
JP4560025B2 (ja) 2006-09-29 2010-10-13 株式会社東芝 磁気ランダムアクセスメモリ及びその製造方法
KR101043980B1 (ko) 2006-09-29 2011-06-24 후지쯔 세미컨덕터 가부시키가이샤 불휘발성 반도체 기억 장치 및 그 판독 방법, 기입 방법 및소거 방법
US8766224B2 (en) 2006-10-03 2014-07-01 Hewlett-Packard Development Company, L.P. Electrically actuated switch
US7778061B2 (en) 2006-10-16 2010-08-17 Hewlett-Packard Development Company, L.P. Crossbar-memory systems and methods for writing to and reading from crossbar memory junctions of crossbar-memory systems
CN101501850B (zh) 2006-10-16 2011-01-05 松下电器产业株式会社 非易失性存储元件及其制造方法
US7915603B2 (en) 2006-10-27 2011-03-29 Qimonda Ag Modifiable gate stack memory element
US7778063B2 (en) 2006-11-08 2010-08-17 Symetrix Corporation Non-volatile resistance switching memories and methods of making same
US7872900B2 (en) 2006-11-08 2011-01-18 Symetrix Corporation Correlated electron memory
WO2008055824A1 (en) 2006-11-09 2008-05-15 Sage Electrochromics, Inc. Method of making an ion-switching device without a separate lithiation step
KR100782496B1 (ko) 2006-11-09 2007-12-05 삼성전자주식회사 자기 정렬된 셀 다이오드를 갖는 반도체 소자의 제조방법및 이를 이용하는 상변화 기억소자의 제조방법
US7728318B2 (en) 2006-11-16 2010-06-01 Sandisk Corporation Nonvolatile phase change memory cell having a reduced contact area
WO2008068801A1 (ja) 2006-11-30 2008-06-12 Fujitsu Limited 不揮発性半導体記憶装置並びにその書き込み方法、読み出し方法及び消去方法
JP4334589B2 (ja) 2006-12-06 2009-09-30 株式会社東芝 半導体装置、およびその製造方法
JP4088324B1 (ja) 2006-12-08 2008-05-21 シャープ株式会社 不揮発性半導体記憶装置
EP1933563A1 (de) 2006-12-14 2008-06-18 Thomson Licensing Verfahren und Vorrichtung zur Kodierung und/oder Dekodierung von nach Bittiefe skalierbaren Videodaten mittels adaptiver Erweiterungsschichtrestvoraussage
JP2008160031A (ja) 2006-12-26 2008-07-10 Sony Corp 記憶素子及びメモリ
WO2008081741A1 (ja) 2006-12-28 2008-07-10 Panasonic Corporation 抵抗変化型素子および抵抗変化型記憶装置
US7433226B2 (en) 2007-01-09 2008-10-07 Macronix International Co., Ltd. Method, apparatus and computer program product for read before programming process on multiple programmable resistive memory cell
US7972897B2 (en) 2007-02-05 2011-07-05 Intermolecular, Inc. Methods for forming resistive switching memory elements
JP5159116B2 (ja) 2007-02-07 2013-03-06 株式会社東芝 半導体記憶装置
US8265136B2 (en) 2007-02-20 2012-09-11 Vixs Systems, Inc. Motion refinement engine for use in video encoding in accordance with a plurality of sub-pixel resolutions and methods for use therewith
US7382647B1 (en) 2007-02-27 2008-06-03 International Business Machines Corporation Rectifying element for a crosspoint based memory array architecture
US20080205179A1 (en) 2007-02-28 2008-08-28 Qimonda Ag Integrated circuit having a memory array
JP2008217844A (ja) 2007-02-28 2008-09-18 Matsushita Electric Ind Co Ltd 不揮発性半導体記憶装置
WO2008107941A1 (ja) 2007-03-01 2008-09-12 Fujitsu Limited 半導体装置及びその製造方法
US7629198B2 (en) 2007-03-05 2009-12-08 Intermolecular, Inc. Methods for forming nonvolatile memory elements with resistive-switching metal oxides
US8094481B2 (en) 2007-03-13 2012-01-10 Panasonic Corporation Resistance variable memory apparatus
JP5175333B2 (ja) 2007-03-30 2013-04-03 ザ レジェンツ オブ ザ ユニバーシティ オブ ミシガン 積層微小構造化電池と製造方法
US7984776B2 (en) 2007-03-30 2011-07-26 The Regents Of The University Of Michigan Energy storage and control system for a vehicle electrified drivetrain
US7704788B2 (en) 2007-04-06 2010-04-27 Samsung Electronics Co., Ltd. Methods of fabricating multi-bit phase-change memory devices and devices formed thereby
US8144498B2 (en) 2007-05-09 2012-03-27 Intermolecular, Inc. Resistive-switching nonvolatile memory elements
US20080278988A1 (en) 2007-05-09 2008-11-13 Klaus Ufert Resistive switching element
JP4967176B2 (ja) 2007-05-10 2012-07-04 シャープ株式会社 可変抵抗素子とその製造方法及び不揮発性半導体記憶装置
US20080301497A1 (en) 2007-06-04 2008-12-04 Silicon Motion, Inc. Testing Apparatus, System, and Method for Testing at Least One Device with a Connection Interface
US7800094B2 (en) 2007-06-11 2010-09-21 Macronix International Co., Ltd. Resistance memory with tungsten compound and manufacturing
US7855119B2 (en) 2007-06-15 2010-12-21 Sandisk 3D Llc Method for forming polycrystalline thin film bipolar transistors
JP5396011B2 (ja) 2007-06-19 2014-01-22 ピーエスフォー ルクスコ エスエイアールエル 相変化メモリ装置
US7991237B2 (en) 2007-06-28 2011-08-02 Mitsubishi Electric Corporation Image encoding device, image decoding device, image encoding method and image decoding method
KR20100031698A (ko) 2007-06-29 2010-03-24 쌘디스크 3디 엘엘씨 선택적으로 성장한 가역 저항-스위칭 소자를 사용하는 메모리 셀과 상기 메모리 셀을 형성하는 방법
US8233308B2 (en) 2007-06-29 2012-07-31 Sandisk 3D Llc Memory cell that employs a selectively deposited reversible resistance-switching element and methods of forming the same
US7846785B2 (en) 2007-06-29 2010-12-07 Sandisk 3D Llc Memory cell that employs a selectively deposited reversible resistance-switching element and methods of forming the same
US7824956B2 (en) 2007-06-29 2010-11-02 Sandisk 3D Llc Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same
US7566643B2 (en) 2007-07-23 2009-07-28 Ovonyx, Inc. Liquid phase deposition of contacts in programmable resistance and switching devices
US7764536B2 (en) 2007-08-07 2010-07-27 Grandis, Inc. Method and system for providing a sense amplifier and drive circuit for spin transfer torque magnetic random access memory
JP2009043873A (ja) 2007-08-08 2009-02-26 Sony Corp 記憶素子および記憶装置
KR101326077B1 (ko) 2007-08-24 2013-11-07 삼성전자주식회사 저항성 메모리 소자
KR101380187B1 (ko) 2007-10-08 2014-04-03 삼성전자주식회사 저전력, 낮은 독출 디스터번스를 갖는 비휘발성 메모리 장치 및 그것의 프리챠지 방법 및 독출 방법
US9000408B2 (en) 2007-10-12 2015-04-07 Ovonyx, Inc. Memory device with low reset current
JP2009099206A (ja) 2007-10-17 2009-05-07 Toshiba Corp 抵抗変化メモリ装置
KR101237005B1 (ko) 2007-11-09 2013-02-26 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치, 이를 포함하는메모리 시스템, 및 이의 구동 방법
US7684273B2 (en) 2007-11-14 2010-03-23 Qimonda North America Corp. Sense amplifier biasing method and apparatus
US7786464B2 (en) 2007-11-20 2010-08-31 Infineon Technologies Ag Integrated circuit having dielectric layer including nanocrystals
JP5175526B2 (ja) 2007-11-22 2013-04-03 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
US7718990B2 (en) 2007-12-04 2010-05-18 Ovonyx, Inc. Active material devices with containment layer
US7706169B2 (en) 2007-12-27 2010-04-27 Sandisk 3D Llc Large capacity one-time programmable memory cell using metal oxides
US7897953B2 (en) 2008-01-16 2011-03-01 Micron Technology, Inc. Multi-level programmable PCRAM memory
KR20090081153A (ko) 2008-01-23 2009-07-28 삼성전자주식회사 저항성 메모리 소자 및 그 제조방법
US7955958B2 (en) 2008-02-07 2011-06-07 International Business Machines Corporation Method for fabrication of polycrystalline diodes for resistive memories
US8035099B2 (en) 2008-02-27 2011-10-11 Spansion Llc Diode and resistive memory device structures
US7746696B1 (en) 2008-03-04 2010-06-29 Xilinx, Inc. CMOS twin cell non-volatile random access memory
US8143092B2 (en) 2008-03-10 2012-03-27 Pragati Kumar Methods for forming resistive switching memory elements by heating deposited layers
US8183553B2 (en) 2009-04-10 2012-05-22 Intermolecular, Inc. Resistive switching memory element including doped silicon electrode
US7960216B2 (en) 2008-05-10 2011-06-14 Intermolecular, Inc. Confinement techniques for non-volatile resistive-switching memories
US7961507B2 (en) 2008-03-11 2011-06-14 Micron Technology, Inc. Non-volatile memory with resistive access component
EP2107571B1 (de) 2008-04-03 2012-04-25 Semiconductor Energy Laboratory Co, Ltd. Halbleitervorrichtung
JP2009253033A (ja) 2008-04-07 2009-10-29 Panasonic Corp 半導体記憶装置及びその製造方法
US7830698B2 (en) 2008-04-11 2010-11-09 Sandisk 3D Llc Multilevel nonvolatile memory device containing a carbon storage material and methods of making and using same
US8304284B2 (en) 2008-04-11 2012-11-06 Sandisk 3D Llc Memory cell that employs a selectively fabricated carbon nano-tube reversible resistance-switching element, and methods of forming the same
US7692959B2 (en) 2008-04-22 2010-04-06 International Business Machines Corporation Multilayer storage class memory using externally heated phase change material
JP2009267219A (ja) 2008-04-28 2009-11-12 Hitachi Ltd 半導体記憶装置およびその製造方法
US20090268513A1 (en) 2008-04-29 2009-10-29 Luca De Ambroggi Memory device with different types of phase change memory
US8062918B2 (en) * 2008-05-01 2011-11-22 Intermolecular, Inc. Surface treatment to improve resistive-switching characteristics
US8551809B2 (en) 2008-05-01 2013-10-08 Intermolecular, Inc. Reduction of forming voltage in semiconductor devices
US8305793B2 (en) 2008-05-16 2012-11-06 Qimonda Ag Integrated circuit with an array of resistance changing memory cells
JP5244454B2 (ja) 2008-05-19 2013-07-24 株式会社東芝 不揮発性記憶装置及びその製造方法
US8592922B2 (en) 2008-06-09 2013-11-26 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor device and a method of manufacturing the same
JP4575999B2 (ja) 2008-06-10 2010-11-04 パナソニック株式会社 半導体装置、半導体装置の製造方法、半導体チップおよびシステム
US8587989B2 (en) 2008-06-20 2013-11-19 Nantero Inc. NRAM arrays with nanotube blocks, nanotube traces, and nanotube planes and methods of making same
US8742387B2 (en) 2008-06-25 2014-06-03 Qimonda Ag Resistive memory devices with improved resistive changing elements
US7781269B2 (en) 2008-06-30 2010-08-24 Sandisk 3D Llc Triangle two dimensional complementary patterning of pillars
US7732235B2 (en) 2008-06-30 2010-06-08 Sandisk 3D Llc Method for fabricating high density pillar structures by double patterning using positive photoresist
WO2010009364A1 (en) 2008-07-18 2010-01-21 Sandisk 3D, Llc Carbon-based resistivity-switching materials and methods of forming the same
US7932506B2 (en) 2008-07-22 2011-04-26 Macronix International Co., Ltd. Fully self-aligned pore-type memory cell having diode access device
JP5430890B2 (ja) 2008-07-25 2014-03-05 株式会社東芝 半導体記憶装置
TWI622175B (zh) 2008-07-31 2018-04-21 半導體能源研究所股份有限公司 半導體裝置
JP5342189B2 (ja) 2008-08-06 2013-11-13 株式会社日立製作所 不揮発性記憶装置及びその製造方法
US8466044B2 (en) 2008-08-07 2013-06-18 Sandisk 3D Llc Memory cell that includes a carbon-based memory element and methods forming the same
US8362454B2 (en) 2008-08-12 2013-01-29 Industrial Technology Research Institute Resistive random access memory having metal oxide layer with oxygen vacancies and method for fabricating the same
US8295082B2 (en) 2008-08-15 2012-10-23 Qualcomm Incorporated Gate level reconfigurable magnetic logic
TW201009954A (en) 2008-08-19 2010-03-01 Chunghwa Picture Tubes Ltd Thin film transistor, pixel structure and fabrication methods thereof
JP2010062265A (ja) * 2008-09-02 2010-03-18 Sharp Corp 可変抵抗素子及びその製造方法、並びにその駆動方法
WO2010026654A1 (ja) 2008-09-05 2010-03-11 株式会社 東芝 記憶装置
US7755923B2 (en) 2008-09-18 2010-07-13 Seagate Technology Llc Memory array with read reference voltage cells
US7615439B1 (en) 2008-09-29 2009-11-10 Sandisk Corporation Damascene process for carbon memory element with MIIM diode
US8344348B2 (en) 2008-10-02 2013-01-01 Ovonyx, Inc. Memory device
US8027209B2 (en) 2008-10-06 2011-09-27 Sandisk 3D, Llc Continuous programming of non-volatile memory
JP2012506621A (ja) 2008-10-20 2012-03-15 ザ・リージェンツ・オブ・ザ・ユニバーシティ・オブ・ミシガン シリコン系ナノスケールクロスバーメモリ
ITTO20080784A1 (it) 2008-10-24 2010-04-25 Terra Srl Ricerca & Sviluppo Procedimento per la produzione di un agente per il trattamento di terreni agricoli
US8097874B2 (en) 2008-10-30 2012-01-17 Seagate Technology Llc Programmable resistive memory cell with sacrificial metal
US7858468B2 (en) 2008-10-30 2010-12-28 Micron Technology, Inc. Memory devices and formation methods
US7855923B2 (en) 2008-10-31 2010-12-21 Seagate Technology Llc Write current compensation using word line boosting circuitry
US7791925B2 (en) 2008-10-31 2010-09-07 Seagate Technology, Llc Structures for resistive random access memory cells
US7898838B2 (en) 2008-10-31 2011-03-01 Seagate Technology Llc Resistive sense memory calibration for self-reference read method
KR101483533B1 (ko) * 2008-11-06 2015-01-20 삼성전자주식회사 불휘발성 메모리 소자 및 그의 제조방법
US7830700B2 (en) 2008-11-12 2010-11-09 Seagate Technology Llc Resistive sense memory array with partial block update capability
JP2010140919A (ja) 2008-12-09 2010-06-24 Hitachi Ltd 酸化物半導体装置及びその製造方法並びにアクティブマトリクス基板
US8067815B2 (en) 2008-12-11 2011-11-29 Macronix International Co., Lt.d. Aluminum copper oxide based memory devices and methods for manufacture
US7978496B2 (en) 2008-12-18 2011-07-12 Sandisk 3D Llc Method of programming a nonvolatile memory device containing a carbon storage material
JP2010146665A (ja) 2008-12-19 2010-07-01 Toshiba Corp 抵抗変化型不揮発性半導体メモリ
US8027215B2 (en) 2008-12-19 2011-09-27 Unity Semiconductor Corporation Array operation using a schottky diode as a non-ohmic isolation device
US8164937B2 (en) 2008-12-22 2012-04-24 Unity Semiconductor Corporation Digital potentiometer using third dimensional memory
TW201025588A (en) 2008-12-30 2010-07-01 Ind Tech Res Inst Phase-change memory devices and methods for fabricating the same
US8623697B2 (en) 2008-12-31 2014-01-07 Micron Technology, Inc. Avoiding degradation of chalcogenide material during definition of multilayer stack structure
US8089137B2 (en) 2009-01-07 2012-01-03 Macronix International Co., Ltd. Integrated circuit memory with single crystal silicon on silicide driver and manufacturing method
US8455855B2 (en) 2009-01-12 2013-06-04 Micron Technology, Inc. Memory cell having dielectric memory element
JP2010165803A (ja) 2009-01-14 2010-07-29 Toshiba Corp 半導体記憶装置の製造方法及び半導体記憶装置
US8143164B2 (en) 2009-02-09 2012-03-27 Intermolecular, Inc. Formation of a zinc passivation layer on titanium or titanium alloys used in semiconductor processing
US8021897B2 (en) 2009-02-19 2011-09-20 Micron Technology, Inc. Methods of fabricating a cross point memory array
JP5560261B2 (ja) 2009-02-23 2014-07-23 パナソニック株式会社 情報記録媒体
JP5044586B2 (ja) 2009-02-24 2012-10-10 株式会社東芝 半導体記憶装置
JP4846816B2 (ja) 2009-03-19 2011-12-28 株式会社東芝 抵抗変化型メモリ
US8420478B2 (en) 2009-03-31 2013-04-16 Intermolecular, Inc. Controlled localized defect paths for resistive memories
US7940554B2 (en) 2009-04-24 2011-05-10 Sandisk 3D Llc Reduced complexity array line drivers for 3D matrix arrays
EP2437499A4 (de) 2009-05-29 2013-01-23 Mitsubishi Electric Corp Videocodierer, videodecodierer, videocodierungsverfahren und videodecodierungsverfahren
CN102077296B (zh) 2009-06-08 2014-04-02 松下电器产业株式会社 电阻变化型非易失性存储元件的成形方法及电阻变化型非易失性存储装置
JP2011003241A (ja) 2009-06-18 2011-01-06 Toshiba Corp 半導体記憶装置
US8154904B2 (en) * 2009-06-19 2012-04-10 Sandisk 3D Llc Programming reversible resistance switching elements
CN102484129B (zh) 2009-07-10 2015-07-15 惠普发展公司，有限责任合伙企业 具有本征整流器的忆阻结
US7936585B2 (en) 2009-07-13 2011-05-03 Seagate Technology Llc Non-volatile memory cell with non-ohmic selection layer
US8227783B2 (en) 2009-07-13 2012-07-24 Seagate Technology Llc Non-volatile resistive sense memory with praseodymium calcium manganese oxide
JP2011023645A (ja) 2009-07-17 2011-02-03 Sharp Corp 不揮発性可変抵抗素子を用いた半導体記憶装置
CN102024494B (zh) 2009-09-11 2014-01-08 中芯国际集成电路制造(上海)有限公司 绿色晶体管、电阻随机存储器及其驱动方法
US8207064B2 (en) 2009-09-17 2012-06-26 Sandisk 3D Llc 3D polysilicon diode with low contact resistance and method for forming same
JP5337121B2 (ja) 2009-09-17 2013-11-06 株式会社東芝 不揮発性半導体記憶装置
JP4922375B2 (ja) 2009-09-18 2012-04-25 株式会社東芝 抵抗変化型メモリ
JP4945619B2 (ja) 2009-09-24 2012-06-06 株式会社東芝 半導体記憶装置
KR20110040461A (ko) * 2009-10-14 2011-04-20 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
US8274130B2 (en) 2009-10-20 2012-09-25 Sandisk 3D Llc Punch-through diode steering element
US8072795B1 (en) 2009-10-28 2011-12-06 Intermolecular, Inc. Biploar resistive-switching memory with a single diode per memory cell
WO2011064801A1 (en) 2009-11-30 2011-06-03 Andrea Redaelli Memory including a low thermal budget selector switch on a variable resistance memory cell
US8298887B2 (en) 2009-12-03 2012-10-30 Applied Materials, Inc. High mobility monolithic p-i-n diodes
JP5439147B2 (ja) 2009-12-04 2014-03-12 株式会社東芝 抵抗変化メモリ
US8385100B2 (en) 2009-12-08 2013-02-26 Intel Corporation Energy-efficient set write of phase change memory with switch
US8045364B2 (en) 2009-12-18 2011-10-25 Unity Semiconductor Corporation Non-volatile memory device ion barrier
TWI416661B (zh) 2009-12-29 2013-11-21 Ind Tech Res Inst 空隙製造方法、電阻式記憶元件及其製造方法
US8314005B2 (en) 2010-01-27 2012-11-20 International Business Machines Corporation Homogeneous porous low dielectric constant materials
KR101699769B1 (ko) 2010-02-08 2017-01-25 삼성전자주식회사 저항 메모리 소자 및 그 형성방법
KR101691088B1 (ko) * 2010-02-17 2016-12-29 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
JP5732827B2 (ja) 2010-02-09 2015-06-10 ソニー株式会社 記憶素子および記憶装置、並びに記憶装置の動作方法
US8848430B2 (en) 2010-02-23 2014-09-30 Sandisk 3D Llc Step soft program for reversible resistivity-switching elements
JP5032611B2 (ja) 2010-02-19 2012-09-26 株式会社東芝 半導体集積回路
US8237146B2 (en) 2010-02-24 2012-08-07 Sandisk 3D Llc Memory cell with silicon-containing carbon switching layer and methods for forming the same
DE102010002454A1 (de) 2010-02-26 2011-09-01 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Metallisierungssystem eines Halbleiterbauelements mit verrundeten Verbindungen, die durch Hartmaskenverrundung hergestellt sind
WO2011115926A1 (en) 2010-03-16 2011-09-22 Sandisk 3D, Llc Bottom electrodes for use with metal oxide resistivity switching layers
EP2561545B1 (de) 2010-04-19 2017-10-25 Hewlett-Packard Enterprise Development LP Nanoskalige schaltvorrichtungen mit teilweise oxidierten elektroden
WO2011145634A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8564070B2 (en) 2010-05-24 2013-10-22 Chengdu Haicun Ip Technology Llc Large bit-per-cell three-dimensional mask-programmable read-only memory
EP2576105A4 (de) 2010-05-27 2014-01-15 Applied Thin Films Inc Schutzbeschichtungen für substrate mit einer aktiven oberfläche
CN102270654B (zh) * 2010-06-03 2013-10-16 北京大学 阻变随机访问存储器件及其制造和操作方法
US9012307B2 (en) 2010-07-13 2015-04-21 Crossbar, Inc. Two terminal resistive switching device structure and method of fabricating
US8441835B2 (en) 2010-06-11 2013-05-14 Crossbar, Inc. Interface control for improved switching in RRAM
WO2011156787A2 (en) 2010-06-11 2011-12-15 Crossbar, Inc. Pillar structure for memory device and method
US8274812B2 (en) 2010-06-14 2012-09-25 Crossbar, Inc. Write and erase scheme for resistive memory device
US8395927B2 (en) 2010-06-18 2013-03-12 Sandisk 3D Llc Memory cell with resistance-switching layers including breakdown layer
US8520425B2 (en) 2010-06-18 2013-08-27 Sandisk 3D Llc Resistive random access memory with low current operation
US9508425B2 (en) 2010-06-24 2016-11-29 The Regents Of The University Of Michigan Nanoscale metal oxide resistive switching element
US8351241B2 (en) 2010-06-24 2013-01-08 The Regents Of The University Of Michigan Rectification element and method for resistive switching for non volatile memory device
CN102473707A (zh) 2010-07-01 2012-05-23 松下电器产业株式会社 非易失性存储单元、非易失性存储单元阵列、以及其制造方法
KR20120003351A (ko) * 2010-07-02 2012-01-10 삼성전자주식회사 3차원 비휘발성 메모리 장치 및 그 동작방법
US8374018B2 (en) 2010-07-09 2013-02-12 Crossbar, Inc. Resistive memory using SiGe material
US9013911B2 (en) 2011-06-23 2015-04-21 Crossbar, Inc. Memory array architecture with two-terminal memory cells
US20120007035A1 (en) 2010-07-12 2012-01-12 Crossbar, Inc. Intrinsic Programming Current Control for a RRAM
US8947908B2 (en) 2010-11-04 2015-02-03 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US8168506B2 (en) 2010-07-13 2012-05-01 Crossbar, Inc. On/off ratio for non-volatile memory device and method
US8467227B1 (en) 2010-11-04 2013-06-18 Crossbar, Inc. Hetero resistive switching material layer in RRAM device and method
US8884261B2 (en) 2010-08-23 2014-11-11 Crossbar, Inc. Device switching using layered device structure
US20120033479A1 (en) 2010-08-06 2012-02-09 Lsi Corporation Modification of logic by morphological manipulation of a semiconductor resistive element
US8546254B2 (en) 2010-08-19 2013-10-01 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming copper pillar bumps using patterned anodes
US8404553B2 (en) 2010-08-23 2013-03-26 Crossbar, Inc. Disturb-resistant non-volatile memory device and method
US8492195B2 (en) 2010-08-23 2013-07-23 Crossbar, Inc. Method for forming stackable non-volatile resistive switching memory devices
US8558212B2 (en) 2010-09-29 2013-10-15 Crossbar, Inc. Conductive path in switching material in a resistive random access memory device and control
US8723154B2 (en) 2010-09-29 2014-05-13 Crossbar, Inc. Integration of an amorphous silicon resistive switching device
JP5092001B2 (ja) 2010-09-29 2012-12-05 株式会社東芝 半導体集積回路
US8315079B2 (en) 2010-10-07 2012-11-20 Crossbar, Inc. Circuit for concurrent read operation and method therefor
JP5664105B2 (ja) 2010-10-12 2015-02-04 富士通株式会社 半導体メモリおよびシステム
US8389971B2 (en) 2010-10-14 2013-03-05 Sandisk 3D Llc Memory cells having storage elements that share material layers with steering elements and methods of forming the same
JP2012089567A (ja) 2010-10-15 2012-05-10 Toshiba Corp 不揮発性抵抗変化素子
US20120269275A1 (en) 2010-10-20 2012-10-25 Nokia Corporation Method and device for video coding and decoding
US8187945B2 (en) 2010-10-27 2012-05-29 Crossbar, Inc. Method for obtaining smooth, continuous silver film
US8502185B2 (en) 2011-05-31 2013-08-06 Crossbar, Inc. Switching device having a non-linear element
US8258020B2 (en) 2010-11-04 2012-09-04 Crossbar Inc. Interconnects for stacked non-volatile memory device and method
US8767441B2 (en) 2010-11-04 2014-07-01 Crossbar, Inc. Switching device having a non-linear element
US8088688B1 (en) 2010-11-05 2012-01-03 Crossbar, Inc. p+ polysilicon material on aluminum for non-volatile memory device and method
CN102064739B (zh) 2010-11-28 2013-10-30 吴世永 用于太阳能供电装置夜间铺设发光板的驱动机构
CN102479925A (zh) 2010-11-30 2012-05-30 中国科学院微电子研究所 具有高变比能力的电阻转变存储器结构及其制备方法
CA2722993A1 (fr) 2010-12-01 2012-06-01 Ecole De Technologie Superieure Systeme d'ecodage video parallele multitrames et multitranches avec encodage simultane de trames predites
US8557654B2 (en) 2010-12-13 2013-10-15 Sandisk 3D Llc Punch-through diode
EP2731109B1 (de) * 2010-12-14 2016-09-07 SanDisk Technologies LLC Architektur für dreidimensionalen nichtflüchtigen speicher mit vertikalen bitleitungen
JP2012133836A (ja) 2010-12-20 2012-07-12 Toshiba Corp 抵抗変化型メモリ
CN102544049B (zh) * 2010-12-22 2014-04-16 中国科学院微电子研究所 三维半导体存储器件及其制备方法
US8467226B2 (en) 2011-01-14 2013-06-18 Micron Technology, Inc. Programming an array of resistance random access memory cells using unipolar pulses
CN102623045B (zh) 2011-01-27 2014-10-29 中国科学院微电子研究所 阻变型随机存储单元及存储器
US8357599B2 (en) 2011-02-10 2013-01-22 Applied Materials, Inc. Seed layer passivation
KR101157105B1 (ko) 2011-02-14 2012-06-22 동국대학교 산학협력단 그라핀 옥사이드의 저항 스위칭 특성을 이용한 비휘발성 메모리 소자 및 이의 제조 방법
US8482955B2 (en) 2011-02-25 2013-07-09 Micron Technology, Inc. Resistive memory sensing methods and devices
US8699259B2 (en) 2011-03-02 2014-04-15 Sandisk 3D Llc Non-volatile storage system using opposite polarity programming signals for MIM memory cell
JP2012199336A (ja) 2011-03-18 2012-10-18 Sony Corp 記憶素子および記憶装置
US8320160B2 (en) 2011-03-18 2012-11-27 Crossbar, Inc. NAND architecture having a resistive memory cell connected to a control gate of a field-effect transistor
US20120241710A1 (en) 2011-03-21 2012-09-27 Nanyang Technological University Fabrication of RRAM Cell Using CMOS Compatible Processes
JP5439420B2 (ja) 2011-03-22 2014-03-12 株式会社東芝 記憶装置
JP5812330B2 (ja) 2011-03-31 2015-11-11 日本電産株式会社 モータおよびディスク駆動装置
US8394670B2 (en) 2011-05-31 2013-03-12 Crossbar, Inc. Vertical diodes for non-volatile memory device
US9620206B2 (en) 2011-05-31 2017-04-11 Crossbar, Inc. Memory array architecture with two-terminal memory cells
US8619459B1 (en) 2011-06-23 2013-12-31 Crossbar, Inc. High operating speed resistive random access memory
US8525290B2 (en) 2011-06-24 2013-09-03 Macronix International Co., Ltd. Method of forming memory cell access device
US9627443B2 (en) 2011-06-30 2017-04-18 Crossbar, Inc. Three-dimensional oblique two-terminal memory with enhanced electric field
US9166163B2 (en) 2011-06-30 2015-10-20 Crossbar, Inc. Sub-oxide interface layer for two-terminal memory
US9209396B2 (en) 2013-05-08 2015-12-08 Crossbar, Inc. Regulating interface layer growth with N2O for two-terminal memory
US8642985B2 (en) * 2011-06-30 2014-02-04 Industrial Technology Research Institute Memory Cell
US8693241B2 (en) 2011-07-13 2014-04-08 SK Hynix Inc. Semiconductor intergrated circuit device, method of manufacturing the same, and method of driving the same
US8466005B2 (en) 2011-07-22 2013-06-18 Intermolecular, Inc. Method for forming metal oxides and silicides in a memory device
CN103828047A (zh) 2011-07-22 2014-05-28 科洛斯巴股份有限公司 用于非易失性存储器装置的p+硅锗材料的种子层及方法
US20130075685A1 (en) 2011-09-22 2013-03-28 Yubao Li Methods and apparatus for including an air gap in carbon-based memory devices
CN103022347B (zh) 2011-09-27 2016-03-09 中芯国际集成电路制造(北京)有限公司 半导体器件及其制造方法
KR101942272B1 (ko) 2011-12-27 2019-01-28 삼성전자주식회사 비휘발성 메모리의 제어방법, 이를 구현한 비휘발성 메모리 컨트롤러 및 이를 포함하는 메모리 시스템
US8779407B2 (en) 2012-02-07 2014-07-15 Intermolecular, Inc. Multifunctional electrode
US8569104B2 (en) 2012-02-07 2013-10-29 Intermolecular, Inc. Transition metal oxide bilayers
US8658997B2 (en) 2012-02-14 2014-02-25 Intermolecular, Inc. Bipolar multistate nonvolatile memory
US8941089B2 (en) 2012-02-22 2015-01-27 Adesto Technologies Corporation Resistive switching devices and methods of formation thereof
KR101948153B1 (ko) 2012-03-12 2019-02-14 삼성전자주식회사 저항성 메모리 장치 및 그것의 데이터 쓰기 방법
US8946667B1 (en) 2012-04-13 2015-02-03 Crossbar, Inc. Barrier structure for a silver based RRAM and method
US9685608B2 (en) 2012-04-13 2017-06-20 Crossbar, Inc. Reduced diffusion in metal electrode for two-terminal memory
US8658476B1 (en) 2012-04-20 2014-02-25 Crossbar, Inc. Low temperature P+ polycrystalline silicon material for non-volatile memory device
KR101974198B1 (ko) 2012-07-12 2019-04-30 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법
US9082972B2 (en) 2012-07-24 2015-07-14 Hewlett-Packard Development Company, L.P. Bipolar resistive switch heat mitigation
US8946673B1 (en) 2012-08-24 2015-02-03 Crossbar, Inc. Resistive switching device structure with improved data retention for non-volatile memory device and method
US9472756B2 (en) 2012-09-07 2016-10-18 Kabushiki Kaisha Toshiba Nonvolatile memory device
US9431604B2 (en) 2012-12-14 2016-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive random access memory (RRAM) and method of making
US20140175360A1 (en) 2012-12-20 2014-06-26 Intermolecular Inc. Bilayered Oxide Structures for ReRAM Cells
US8995166B2 (en) * 2012-12-20 2015-03-31 Intermolecular, Inc. Multi-level memory array having resistive elements for multi-bit data storage
US9035272B2 (en) 2013-01-16 2015-05-19 Hewlett-Packard Development Company, L.P. Nanoparticle-based memristor structure
US8953370B2 (en) 2013-02-21 2015-02-10 Taiwan Semiconductor Manufacturing Company, Ltd. Memory cell with decoupled read/write path
US9196831B2 (en) 2013-03-14 2015-11-24 Crossbar, Inc. Two-terminal memory with intrinsic rectifying characteristic
US9093635B2 (en) 2013-03-14 2015-07-28 Crossbar, Inc. Controlling on-state current for two-terminal memory
US9343668B2 (en) 2013-03-14 2016-05-17 Crossbar, Inc. Low temperature in-situ doped silicon-based conductor material for memory cell
US9118007B2 (en) 2013-03-14 2015-08-25 Crossbar, Inc. RRAM with dual mode operation
US9627057B2 (en) 2013-03-15 2017-04-18 Crossbar, Inc. Programming two-terminal memory cells with reduced program current
US9230629B2 (en) 2013-09-06 2016-01-05 Kabushiki Kaisha Toshiba Semiconductor storage device
TWI560918B (en) 2014-10-15 2016-12-01 Univ Nat Sun Yat Sen Resistance random access memory

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090014707A1 (en) 2006-10-20 2009-01-15 Wei Lu Non-volatile solid state resistive switching devices
US20100085798A1 (en) 2008-10-08 2010-04-08 The Regents Of The University Of Michigan Silicon-based nanoscale resistive device with adjustable resistance

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IEEE 1394

Also Published As

Publication number Publication date
TW201521191A (zh) 2015-06-01
CN104347662B (zh) 2021-01-29
CN104347662A (zh) 2015-02-11
TWI647832B (zh) 2019-01-11
US20140312296A1 (en) 2014-10-23
KR102231460B1 (ko) 2021-03-24
US9627443B2 (en) 2017-04-18
KR20150013090A (ko) 2015-02-04

Similar Documents

Publication Publication Date Title
DE102014010865A1 (de) Drei-dimensionaler zwei-poliger Speicher mit verstärktem elektrischem Feld
DE112013005631B4 (de) Eingebettete Speicherarchitektur mit vertikalem Kreuzungspunkt für Metall-leitfähiges Oxid-Metall-Speicherelemente (MCOM-Speicherelemente)
DE102012104427B4 (de) Dreidimensionale Halbleiter-Speichervorrichtungen mit einem Zweifachkreuzungsstellen-Array und Verfahren zum Herstellen derselben
DE102007011837B4 (de) Integrierter Schaltkreis mit modifizierbarem Gate-Stapel-Speicherelement, Verwendung des integrierten Schaltkreises, Verfahren zum Herstellen eines integrierten Schaltkreises, sowie Speichermodul, System und hybrides Massenspeichersystem
DE102006038899B4 (de) Festkörperelektrolyt-Speicherzelle sowie Festkörperelektrolyt-Speicherzellenarray
US9570683B1 (en) Three-dimensional two-terminal memory with enhanced electric field and segmented interconnects
EP2436011B1 (de) Speichereiement, stapelung, speichermatrix und verfahren zum betreiben
DE102017128948A1 (de) Hoch-Dichte-3D-Vertikaler-ReRAM mit bidirektionalem Schwellwert-Typ-Selektor
DE102007036246B4 (de) Verfahren zur Herstellung eines integrierten Schaltkreises mit einem resistiven Speicherelement, ein integrierter Schaltkreis, Verwendung in einem Verfahren zum Speichern von Informationen und ein Speichermodul
DE102015207969A1 (de) Integrierbarer resistiver Speicher in Backend-Metallschichten
DE102007013595A1 (de) Kohlenstoff-Filament-Speicher und Verfahren zum Herstellen eines Kohlenstoff-Filament-Speichers
DE112015001507T5 (de) 3D nicht-flüchtiger Speicher mit Zell-selektierbarer Wort-Leitungs-Entschlüsselung
DE102008016522A1 (de) Phasenwechsel-Speichermaterial mit begrenztem Widerstand
DE102008006543A1 (de) Speicher mit Mehrbit-Speicherzellen mit einem magnetischen und einem widerstandsbehafteten Speicherelement und darauf bezogene Verfahren
DE112019001105T5 (de) Schaltvorrichtung, speicherungseinrichtung und speichersystem
DE112014004781B4 (de) Umgruppieren und Überspringen von Zyklen in einem nichtflüchtigen Speicher
DE102017113967A1 (de) Adaptiver betrieb von 3-d-speicher
EP3523805B1 (de) Kapazitive matrixanordnung und verfahren zu deren ansteuerung
DE102016008076A1 (de) Nicht flüchtiger Speicher mit einstellbarer Zellenbitform
DE102004060712A1 (de) Datenspeichervorrichtung
DE102012110303A1 (de) Hochdichte Halbleiterspeichervorrichtung
DE102004030174B4 (de) Magnetischer Direktzugriffsspeicher
DE112014002236T5 (de) Leitende Oxid-Direktzugriffspeicher-(Coram) Zelle und Verfahren zu deren Herstellung
DE102022104831A1 (de) Memristive struktur, memristives kreuzschienen-array und verfahren dafür
DE102005004593B4 (de) Integrierter Halbleiterspeicher mit einer Anordnung nichtflüchtiger Speicherzellen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027240000

Ipc: H10B0063000000