DE102008016522A1

DE102008016522A1 - Phasenwechsel-Speichermaterial mit begrenztem Widerstand

Info

Publication number: DE102008016522A1
Application number: DE102008016522A
Authority: DE
Inventors: Thomas Dr. Happ; Jan Boris Philipp; Hsiang-Lan Lung; Simone Santa Clara Raoux; Chung Hon Lam; Chieh-Fang Banciao Chen; Shih-Hung Township Chen; Yi-Chou Chen; Chia Hua Ho; Ming-Hsiang Hsueh
Original assignee: Qimonda AG; Macronix International Co Ltd; International Business Machines Corp
Current assignee: Infineon Technologies AG; Macronix International Co Ltd; International Business Machines Corp
Priority date: 2007-01-04
Filing date: 2008-03-31
Publication date: 2008-10-16
Anticipated expiration: 2028-04-01
Also published as: US20080165569A1; DE102008016522B4

Abstract

Eine Speicherzelle weist eine erste Elektrode, eine zweite Elektrode und ein Verbundmaterial auf. Das Verbundmaterial verbindet die erste Elektrode elektrisch mit der zweiten Elektrode. Darüber hinaus umfasst das Verbundmaterial ein Phasenwechselmaterial und ein Resistormaterial. Zumindest ein Teil des Phasenwechselmaterials ist dazu fähig, ansprechend auf eine Anlegung eines Schaltsignals an die erste und/oder die zweite Elektrode, zwischen einer im Wesentlichen kristallinen Phase und einer im Wesentlichen amorphen Phase zu wechseln. Außerdem weist das Resistormaterial eine Resistivität auf, die niedriger ist als diejenige des Phasenwechselmaterials, wenn das Phasenwechselmaterial in der im Wesentlichen amorphen Phase vorliegt.

Description

Gebiet der Erfindung
Die vorliegende Erfindung ist allgemein auf Speicherschaltungen und insbesondere auf Phasenwechselspeicher gerichtet.
Hintergrund der Erfindung
Die Möglichkeit der Verwendung von Phasenwechselmaterialien (PCMs) in nichtflüchtigen Speicherzellen gewinnt in letzter Zeit immer mehr an Bedeutung, je mehr man über diese Materialien und ihre Integration in integrierte Schaltungen lernt. Wenn sie in eine Speicherzelle integriert werden, können diese Materialien beispielsweise zwischen Phasen höherer und niedrigerer elektrischer Resistivität hin und her geschaltet werden, indem man einen elektrischen Stromimpuls („Schaltstromimpuls") an die Speicherzelle anlegt, der dazu dient, das PCM zu erwärmen. Die Anlegung eines Schaltstromimpulses, der dazu führt, dass das PCM über seine Kristallisationstemperatur hinaus erwärmt wird, bewirkt, dass das PCM eine Kristallphase erreicht, die eine relativ niedrige Resistivität aufweist. Die Anlegung eines stärkeren Schaltstromimpulses (häufig als „RESET"-Stromimpuls bezeichnet) bewirkt dagegen, dass das PCM schmilzt und während des anschließenden Abkühlen in eine amorphe Phase mit einer relativ hohen Resistivität übergeht. Nachdem auf diese Weise in die Speicherzelle geschrieben wurde, kann der Gesamtzustand des elektrischen Widerstands der jeweiligen Speicherzelle dadurch bestimmt (d. h. gelesen) werden, dass man eine relativ schwache Messspannung an die Speicherzelle anlegt, um den Zustand ihres elektrischen Widerstands zu bestimmen. Derzeit erscheinen binäre und ternäre Chalcogenidlegierungen, wie dotiertes SbTe und Ge₂Sb₂Te₅ (GST), für die praktische Verwendung in Speicherzellen auf PCM-Basis am vielversprechendsten.
Nun sind viele Speicherzellen auf PCM-Basis in der Lage, reproduzierbar zwischen mehr als zwei Widerständen geschaltet zu werden, indem man die Stärke des Schalt stromimpulses variiert. Dieses Phänomen wurde beispielsweise im US-Patent Nr. 5,296,716 , Ovshinsky et al., mit dem Titel „Electrically Erasable, Directly Overwritable, Multibit Single Cell Memory Elements and Arrays Fabricated Therefrom" mitgeteilt und kann darauf zurückgeführt werden, dass unterschiedliche Anteile eines bestimmten PCM-Volumens in kristalline und amorphe Phasen überführt werden. Vorteilhafterweise verleiht eine solche Dynamik einer Speicherzelle auf PCM-Basis häufig die Fähigkeit, mehr als ein Datenbit auf einmal zu speichern. 1 zeigt beispielsweise eine einfache „säulenartige" Speicherzelle 100, die in vier verschiedene Speicherzustände (mit „00", „01", „10" bzw. „11" bezeichnet) konfiguriert wird. Die Speicherzelle weist untere und obere Elektroden 110 bzw. 120 und ein PCM-Material 130 zwischen den Elektroden auf. Ein dielektrisches Material 140 umgibt das PCM. Im Speicherzustand „00" liegt das gesamte PCM-Volumen in der kristallinen Phase vor und die Speicherzelle zeigt insgesamt einen relativ geringen Widerstand. Wenn die Speicherzelle jedoch in die Speicherzustände „01", „10" und „11" gebracht wird, werden zunehmend größere Anteile des PCM-Volumens in die amorphe Phase konfiguriert. Dies bewirkt, dass der Gesamtwiderstand der Speicherzelle zunehmend höhere Widerstände zeigt, wobei der Speicherzustand „11" der höchste ist.
Trotz ihrer offensichtlichen Vorteile zeigt eine Multibit-Speicherzelle auf PCM-Basis dennoch häufig einen extrem hohen Gesamtwiderstand, wenn ein Teil ihres PCM-Volumens in einer amorphen Phase vorliegt. 2 zeigt beispielsweise den simulierten Widerstand R_READ einer säulenartigen Speicherzelle auf PCM-Basis, die der in 1 dargestellten ähnlich ist, als Funktion der Schaltstromimpulsleistung R_RESET. Bei einem Schaltstromimpuls von unter etwa 0,35 mW verbleibt das gesamte PCM in seiner schwach resistiven Kristallphase. Wenn die Schaltstromimpulsleistung über diesen Wert erhöht wird, geht jedoch ein Teil des PCM in der Speicherzelle in die amorphe Phase über und der Widerstand der Speicherzelle zeigt um sechs Größenordnungen scharf an. Als Folge dieser hohen Widerstandswerte lasst sich leider in der Regel nur ein schwacher Strom erfassen, wenn die Speicherzelle in einem dieser Zustände starken Widerstands gelesen wird. Infolgedessen wird die Lesegeschwindigkeit der Speicherzelle beeinträchtigt.
Aus den vorgenannten Gründen besteht ein Bedarf an einem Multibit-Speicherzellendesign auf PCM-Basis, das es ermöglicht, das enthaltene PCM in eine Phase höherer Resistivität zu konfigurieren, ohne zu bewirken, dass die Speicherzelle einen extrem hohen Gesamtwiderstandswert und eine relativ niedrige Lesegeschwindigkeit aufweist.
Zusammenfassung der Erfindung
Ausführungsformen der vorliegenden Erfindung erfüllen den oben genannten Bedarf durch Schaffung eines Multibit-Speicherzellendesigns auf PCM-Basis, welches es ermöglicht, das enthaltene PCM in eine Phase höhere Resistivität zu konfigurieren, ohne zu bewirken, dass die Speicherzelle einen extrem hohen Gesamtspannungswert und eine relativ niedrige Lesegeschwindigkeit aufweist.
Gemäß einem Aspekt der Erfindung weist eine Speicherzelle eine erste Elektrode, eine zweite Elektrode und ein Verbundmaterial auf. Das Verbundmaterial verbindet die erste Elektrode elektrisch mit der zweiten Elektrode. Außerdem weist das Verbundmaterial ein PCM und ein Resistormaterial auf. Zumindest ein Teil des PCM ist in der Lage, ansprechend auf die Anlegung eines Schaltsignals an die erste und/oder die zweite Elektrode zwischen einer im Wesentlichen kristallinen Phase und einer im Wesentlichen amorphen Phase zu wechseln. Darüber hinaus weist das Resistormaterial eine niedrigere Resistivität auf als das Phasenwechselmaterial, wenn das Phasenwechselmaterial in der im Wesentlichen amorphen Phase vorliegt.
Gemäß einem Ausführungsbeispiel der Erfindung weist eine Speicherzelle eine untere Elektrode und eine obere Elektrode auf, zwischen denen ein Verbundmaterial angeordnet ist. Das Verbundmaterial umfasst ein PCM, in dem eine Vielzahl von Resistor-Clustern verteilt sind. Zumindest ein Teil des PCM ist in der Lage, ansprechend auf die Durchleitung eines Stromimpulses durch das Verbundmaterial zwischen einer kristallinen Phase mit geringerer Resistivität und einer amorphen Phase mit höherer Resistivität zu wechseln. Die Resistor-Cluster weisen ihrerseits ein Resistormaterial auf, das eine niedrigere Resistivität hat als das PCM, wenn das PCM in seiner stärker resistiven amorphen Phase vorliegt. Beim Lesen der Speicherzelle, deren PCM zumindest teilweise in seiner stärker resistiven amorphen Phase vorliegt, läuft vorteilhafterweise ein Teil des Lesestroms durch die Resistor- Cluster. Der Gesamtwiderstand der Speicherzelle wird dadurch gesenkt, da das Verbundmaterial statt nur des PCM verwendet wird. Dadurch kann die Lesegeschwindigkeit erhöht werden.
Diese und andere Merkmale und Vorteile der vorliegenden Erfindung werden aus der folgenden ausführlichen Beschreibung deutlich, die in Zusammenschau mit der begleitenden Zeichnung zu lesen ist.
Kurze Beschreibung der Zeichnung
1 zeigt Querschnittsansichten einer herkömmlichen Speicherzelle auf PCM-Basis in vier verschiedenen Datenspeicherzuständen.
2 zeigt ein Diagramm des Lesewiderstands als Funktion der Reset-Leistung für eine herkömmliche Speicherzelle auf PCM-Basis.
3 zeigt eine Speicherzelle gemäß einem ersten Ausführungsbeispiel der Erfindung.
4 ist eine Querschnittsansicht gemäß einem zweiten Ausführungsbeispiel der Erfindung.
5 ist eine Querschnittsansicht gemäß einem dritten Ausführungsbeispiel der Erfindung.
6 ist eine Querschnittsansicht gemäß einem vierten Ausführungsbeispiel der Erfindung.
7A–7C zeigen ein erstes Verfahrensbeispiel für die Ausbildung einer Speicherzelle gemäß Aspekten der Erfindung.
8A–8F zeigen ein zweites Verfahrensbeispiel für die Ausbildung einer Speicherzelle gemäß Aspekten der Erfindung.
9A–9F zeigen ein drittes Verfahrensbeispiel für die Ausbildung einer Speicherzelle gemäß Aspekten der Erfindung.
Kurze Beschreibung der Erfindung
Die vorliegende Erfindung wird mit Bezug auf Ausführungsbeispiele beschrieben. Aus diesem Grund können zahlreiche Modifikationen an diesen Ausführungsformen vorgenommen werden, deren Ergebnisse immer noch im Bereich der Erfindung liegen. Es sollen keinerlei Beschränkungen in Bezug auf die hierin beschriebenen spezifischen Ausführungsformen vorgenommen oder nahe gelegt werden.
Insbesondere mit Bezug auf die Bearbeitungsschritte sei betont, dass die hierin angegebenen Beschreibungen nicht sämtliche Bearbeitungsschritte umfassen sollen, die nötig sein können, um erfolgreich eine funktionierende integrierte Schaltungseinrichtung zu bilden. Vielmehr werden hierin bestimmte Bearbeitungsschritte, die herkömmlich angewendet werden, um integrierte Schaltungseinrichtungen zu bilden, beispielsweise Nassreinigungs- und Glühschritte, absichtlich nicht beschrieben, um die Beschreibung kurz zu halten. Ein Fachmann erkennt jedoch ohne Weiteres diese aus den verallgemeinerten Beschreibungen weggelassenen Bearbeitungsschritte. Außerdem sind Einzelheiten der Bearbeitungsschritte, die verwendet werden, um solche integrierten Schalteinrichtungen zu fertigen, in einer Reihe von Publikationen zu finden, beispielsweise in S. Wolf und R. N. Tauber, Silicon Processing for the VLSI Era, Band 1, Lattice Press, 1986, und S. M. Sze, VLSI Technology, Zweite Auflage, McGraw-Hill, 1988.
Der Ausdruck „Phasenwechselmaterial" (PCM), wie er hierin verwendet wird, soll jedes Material zur Verwendung in integrierten Schaltungen umfassen, das mehr als einen programmierbaren elektrischen Resistivitätszustand zeigt. Es sei klargestellt, dass diese Definition mehr Materialien umfassen kann als üblicherweise in diesem Ausdruck eingeschlos sen sind. PCMs, die hierin verwendet werden, schließen beispielsweise verschiedene Chalcogenide und Übergangsmetalloxide ein und schließen, ohne jedoch darauf beschränkt zu sein, dotiertes oder undotiertes GeSb, SbTe, Ge₂Sb₂Te₅ (GST), SrTiO₃, BaTiO₃, (Sr, Ba)TiO₃, SrZrO₃, In₂Se₃, Ca₂Nb₂O₇, (Pr, Ca)MnO₃, Ta₂O₅, NiO_x und TiO_x, ebenso wie andere geeignete Materialen, ein.
Es sei darauf hingewiesen, dass die Figuren nicht maßstabsgetreu sind. Außerdem sind diese Figuren vereinfacht, um Aspekte der Erfindung darzustellen, und infolgedessen mögen manche Elemente, die nötig sind, um eine funktionierende Halbleitervorrichtung zu bilden, nicht eigens dargestellt sein. Diese fehlenden Elemente sind dem Fachmann vertraut.
3 ist eine vereinfachte Querschnittsansicht einer Speicherzelle 300 gemäß einem Ausführungsbeispiel der Erfindung. Die Speicherzelle weist eine untere Elektrode 310 (z. B. Wolfram oder Kupfer), eine obere Elektrode 320 (z. B. Wolfram oder Kupfer) und ein Verbundmaterial 330, das zwischen den Elektroden angeordnet ist, auf. Diese Elemente sind so gestaltet, dass sie eine säulenartige Anordnung bilden, aber es werden auch andere Formen in Betracht gezogen, die und liegen ebenfalls im Bereich der Erfindung. Ein dielektrisches Material 340 (z. B. Siliziumdioxid oder Siliziumnitrid) umgibt einen Teil des Verbundmaterials und sorgt für eine Isolierung gegen andere (nicht dargestellte) Vorrichtungen.
Gemäß einem Aspekt der Erfindung umfasst das Verbundmaterial 330 ein PCM 332 und ein Resistormaterial. Das Resistormaterial liegt in Form von diskreten Resistor-Clustern 334 vor, die in dem PCM verteilt sind. Außerdem weist das Resistormaterial, aus denen die Resistor-Cluster gebildet sind, eine geringere Resistivität bzw. einen geringeren Widerstand auf als das PCM, wenn das PCM in seiner im Wesentlichen amorphen Phase vorliegt. Die Zusammensetzung und die Bildung des PCM und der Resistor-Cluster werden nachstehend ausführlicher beschrieben.
Die Speicherung von Daten in der Speicherzelle 300 schließt ein, einen gewissen Anteils am Gesamtvolumen des PCM 332 in eine stärker resistive amorphe Phase zu bringen, während der Rest des PCM in einer schwächer resistiven kristallinen Phase bleibt. Auf diese Weise ähnelt das Verfahren zum Schreiben in die Speicherzelle 300 demjenigen, das angewendet wird, um in eine herkömmliche Multibit-Speicherzelle auf PCM-Basis, bei spielsweise die in 1 dargestellte Speicherzelle 100, zu schreiben. Die Übergänge zwischen den Resistivitätszuständen des PCM werden dadurch erreicht, dass das PCM durch Anlegen eines Schaltstromimpulses zwischen der unteren Elektrode 310 und der oberen Elektrode 320 erwärmt wird. Dies bewirkt, dass das PCM aufgrund von Ohmscher Erwärmung warm wird. In der Regel ist der Anteil des PCM, der in den stärker resistiven amorphen Zustand gebracht wird, umso größer und der resultierende Gesamtwiderstand der Speicherzelle ist umso höher, je stärker der Schaltstromimpuls ist. In der speziellen Speicherzellenkonfiguration, die in 3 dargestellt ist, liegen etwa 25% des PCM in der amorphen Phase vor. Trotzdem erläutert diese Figur nur die Speicherzelle in einem bestimmten Speicherzustand. Kleinere oder größere Anteile des PCM würden die amorphe Phase einnehmen, wenn die Speicherzelle sich in einem anderen Speicherzustand befindet.
Die Dauer des Schaltstromimpulses liegt vorzugsweise zwischen etwa 1 und etwa 500 Nanosekunden und weist eine steil absteigende Flanke (d. h. von unter etwa zehn Nanosekunden) auf, obwohl die Erfindung nicht auf irgendeine bestimmte Dauer und/oder Anstiegs- oder Abfallszeit für den Schaltstromimpuls beschränkt ist. Die steil absteigende Flanke dient dazu, das PCM 332 in seiner aktuellen Phase erstarren zu lassen, ohne den Bindungen im Material zusätzlich Zeit zu geben, sich neu anzuordnen.
Nachdem in die Speicherzelle 300 geschrieben wurde, kann das Lesen des Zustands der Speicherzelle dadurch durchgeführt werden, dass man eine Messspannung an die Speicherzelle anlegt, wiederum über die unteren und oberen Elektroden 310, 320. Die Messspannung ist vorzugsweise schwach genug, um eine zu vernachlässigende Ohmsche Erwärmung im PCM 332 zu bewirken. Somit kann der elektrische Widerstand der Speicherzelle auf diese Weise bestimmt werden, ohne dessen eingeschriebenen elektrischen Widerstandszustand zu stören. Dadurch wird beim Lesen der Daten die Datenintegrität aufrechterhalten.
Vorteilhafterweise senkt der Einschluss der Resistor-Clusters 334 im Verbundmaterial 330 den Gesamtwiderstand der Speicherzelle 300 erheblich, wenn ein Teil des PCM 332 in der amorphen Phase vorliegt. 3 zeigt zwei schwarze Linien, welche den Weg des Lesestroms durch die Speicherzelle 300 darstellen. Wie von diesen Linien angezeigt, neigt der Lesestrom dazu, sich so weit wie möglich durch die Resistor-Cluster fortzubewegen, wenn der Lesestrom durch den Teil des Verbundmaterials fließt, der PCM in dessen stärker resistiver amorpher Phase umfasst. Dies ist der Weg des geringsten Widerstands für den Lesestrom, da die Resistivität des Resistormaterials gemäß einem Aspekt der Erfindung niedriger ist als diejenige des PCM in dessen amorpher Phase. Diese Führung des Lesestroms durch die Resistor-Cluster senkt den Gesamtwiderstand der Speicherzelle. Die Senkung des Widerstands der Speicherzelle erleichtert wiederum schnellere Lesegeschwindigkeiten.
Wenn das Resistormaterial darüber hinaus eine höhere Resistivität aufweist als das PCM 332 in seiner kristallinen Phase, vermeidet der Lesestrom die Resistor-Cluster 334 in den Abschnitten des Verbundmaterials 330, welche das PCM in seiner schwächer resistiven Kristallphase aufweisen. Dies ist die in 3 dargestellte Bedingung. Diese zweite Resistivitätsbeziehung ist jedoch für die Implementierung der Erfindung rein optional. Sie kann trotzdem bevorzugt sein, so dass der größte Teil des Schaltstroms während einer Schreiboperation durch das PCM fließt und dadurch eine wirksame Ohmsche Erwärmung des PCM erreicht werden kann.
Wie oben angegeben, sind die unteren und oberen Elektroden 310, 320 und das Verbundmaterial 330 in der Speicherzelle 300 säulenartig angeordnet. Trotzdem ist dies nur ein Design, das für eine Speicherzelle gemäß Aspekten dieser Erfindung in Betracht gezogen wird. 4–6 zeigen andere Ausführungsbeispiele für Speicherzellen. Die Speicherzelle 400 in 4 weist beispielsweise eine untere Elektrode 410, eine obere Elektrode 420, ein Verbundmaterial 430 und ein dielektrisches Material 440 auf. In dieser speziellen Ausführungsform weisen die unteren und oberen Elektroden und das Verbundmaterial einen kreisförmigen Querschnitt in einer Ebene parallel zur Grenzfläche des Verbundmaterials und der Elektroden auf, sie können jedoch auch andere Querschnittsformen annehmen (z. B. quadratisch oder rechteckig). Es sei darauf hingewiesen, dass das Verbundmaterial und die obere Elektrode schmäler sind als die Bodenelektrode. Es kann auch von Vorteil sein, das Verbundmaterial auf diese Weise zu verschmälern, um die Stromdichte im Verbundmaterial beim Schreiben in die Speicherzelle zu erhöhen. Diese höhere Stromdichte resultiert in einer größeren Menge an Ohmscher Erwärmung für eine bestimmte Stromimpulsstärke.
Alternativ dazu kann eine Speicherzelle gemäß Aspekten der Erfindung wie die in 5 dargestellte Speicherzelle aussehen. Diese Speicherzelle weist linke und rechte Elektroden 510 bzw. 520 auf, die durch einen Streifen aus Verbundmaterial 530 verbunden sind. Obere bzw. untere dielektrische Schichten 540 bzw. 550 sind oberhalb und unterhalb des Streifens aus Verbundmaterial angeordnet. In diesem Speicherzellendesign wandert ein Schaltstromimpuls, der zwischen den linken und rechten Elektroden angelegt wird, entlang des Streifens aus Verbundmaterial (d. h. von links nach rechts in der Figur). Diese Gestaltung ermöglicht es wiederum, die erforderliche Stärke des Schaltstromimpulses durch Modifizieren der Dicke und Breite des Streifens aus Verbundmaterial ebenso wie durch Modifizieren der Länge des Verbundmaterials, durch welches der Strom sich fortbewegen muss, wenn er von einer Elektrode zur anderen Elektrode geht, abzustimmen.
Als weitere Alternative kann eine Speicherzelle wie die in 6 dargestellte Speicherzelle 600 konfiguriert sein. Die Speicherzelle weist eine Elektrode 610 and der Unterseite, eine Elektrode 620 an der Oberseite, ein Verbundmaterial 630 und ein dielektrisches Material 640 auf. In dieser speziellen Ausführungsform füllt das Verbundmaterial einen Graben, der im dielektrischen Material ausgebildet ist. Dieses Design kann von Vorteil sein, da es bewirkt, dass der Bodenabschnitt des Verbundmaterials (nahe dem Boden des Grabens) einen größere Stromdichte aufweist als die anderen Abschnitt des Verbundmaterials (diejenigen nahe der Oberseite des Grabens), wenn in die Speicherzelle geschrieben wird. Die Stärke des Stromschaltimpulses kann dadurch durch Ändern des Grabenprofils abgestimmt werden.
Im Allgemeinen hängt die Wahl des speziellen Resistormaterials in einer bestimmten Speicherzellen-Ausführungsform von der Wahl des zugehörigen PCM ab. Wie bereits gesagt, ist die Resistivität des Resistormaterials niedriger als diejenige des PCM in dessen amorpher Phase (und optional höher als diejenige des PCM in dessen kristalliner Phase). GST in seiner amorphen Phase weist in der Regel eine Resistivität von etwa einem KΩ-cm auf, je nachdem, wie das GST abgeschieden wurde und ob das GST dotiert ist. Ein geeig netes Resistormaterial kann daher eine riesige Zahl von Metall- und Halbleitermaterialien einschließen. Solche Materialien werden vorzugsweise üblicherweise in der Halbleiterbearbeitung verwendet, um die Fertigung zu vereinfachen, und diffundieren nicht in das PCM, um zu bewirken, dass die PCM-Eigenschaften herabgesetzt werden. Mögliche Alternativen schließen beispielsweise Tantalnitrid, Tantalsiliziumnitrid, Wolfram oder Wolframnitrid ein.
Die Bildung des Verbundmaterials kann anhand von mehreren unterschiedlichen Verfahren bewerkstelligt werden, von denen viele Varianten von Halbleiterverarbeitungsschritten sind, die dem Fachmann vertraut sind. Sputter-Abscheidung ist beispielsweise eines der am häufigsten verwendeten Verfahren für die Fertigung von Dünnschichtstrukturen auf Halbleiterwafern. Es wird üblicherweise in Diodenplasmasystemen durchgeführt, die Magnetrons genannt werden, in denen ein Ziel durch Ionenbeschuss zerstäubt wird und Atome und Moleküle aussendet, die dann in Form einer dünnen Schicht auf dem Wafer abgeschieden werden. Mehrere solcher Sputter-Abscheidungswerkzeuge sind von Halbleiterfirmen, wie Applied Materials, Inc.^® (Santa Clara, Kalifornien, USA) im Handel erhältlich. GST-Sputter-Ziele sind außerdem allgemein von einer Reihe von Anbietern, wie Applied Material, Inc. und Canon Anelva Corp. (Tokio, Japan), im Handel erhältlich. Die Zusammensetzung eines bestimmten Sputter-Ziels kann darüber hinaus für eine bestimmte Anwendung maßgeschneidert werden. Ein einzelnes Sputter-Ziel kann beispielsweise mehr als eine Art von Material für die Abscheidung enthalten.
Somit besteht ein Verfahren zur Abscheidung des Verbundmaterials darin, das Verbundmaterial mittels eines gemischten Sputter-Ziels, das sowohl das PCM als auch das Resistormaterial einschließt, zu sputtern. Alternativ kann das Verbundmaterial mittels zweiter Sputter-Ziele gebildet werden, von denen eines das PCM umfasst und das andere das Resistormaterial umfasst. Die beiden Sputter-Ziele können dann im Laufe des Verfahrens gewechselt werden.
Als weitere Alternative können Sputter-Abscheidungs- oder andere Abscheidungsverfahren angewendet werden, um ein PCM, das stark mit dem gewählten Resistormaterial dotiert ist, abzuscheiden. Wenn die Konzentration des Resistormaterials im PCM höher ist als der Löslichkeitsgrad des PCM sondert sich das Resistormaterial vom PCM ab und bildet die gewünschten Resistor-Cluster.
Darüber hinaus kann das Verbundmaterial anhand von vorgeformten Resistor-Clustern gebildet werden. Vorgeformte Resistor-Cluster im Nanometer-Größenbereich (z. B. 3–10 nm groß) können beispielsweise in einer Lösung suspendiert und anhand eines herkömmlichen Sprühbeschichtungsverfahrens abgeschieden werden. Beim Rotationsbeschichten wird die Lösung auf das Substrat aufgebracht, während das Substrat mit hoher Geschwindigkeit gedreht wird, um die Lösung durch Zentrifugalkraft zu verteilen. Die Lösung kann beispielsweise einen flüchtigen Alkohol umfassen, der durch Verdampfen entfernt werden kann, nachdem der Rotationsbeschichtungsprozess abgeschlossen wurde.
7A–7C stellen ein solches Abscheidungsverfahren dar. 7A ist eine Schnittansicht einer Schicht des PCM 710, die auf einer unteren Elektrode 720 abgeschieden wurde. In 7B wurden Resistor-Cluster 730 anhand einer Lösung, die vorgeformte Resistor-Cluster enthält, wie oben beschrieben, auf der PCM-Schicht abgeschieden. Schließlich wurde in 7C zusätzliches PCM der Form folgend auf dem Filmstapel abgeschieden, um das Verbundmaterial 740 zu vervollständigen, und eine obere Elektrode 750 wurde ausgebildet. Obwohl das Verbundmaterial in 7C nur eine einzige Schicht von Resistor-Clustern aufweist, soll dies nur das Verstehen erleichtern. Es kann in einer echten Vorrichtung bevorzugt sein, ein Verbundmaterial auszubilden, das mehrere Schichten von Resistor-Clustern aufweist, indem man mehrere Male zwischen PCM-Abscheidung und Resistor-Cluster-Abscheidung wechselt.
Als noch weitere Alternative können Teilchen im Nanometer-Größenbereich (Nanoteilchen) aus Material, bei dem es sich nicht um das Resistormaterial handelt, im Zusammenhang mit weitgehend konventionellen Halbleiter-Fertigungsverfahren verwendet werden, um das Verbundmaterial zu bilden. 8A–8F zeigen beispielsweise ein Verfahrensbeispiel zur Ausbildung einer Speicherzelle anhand solcher Nanopartikel. 8A zeigt eine Schicht aus PCM 810, die auf einer unteren Elektrode 820 ausgebildet wurde. In 8B wurde eine Schicht aus Resistormaterial 830 auf der PCM-Schicht ausgebildet. Dann wurden in 8C eine Mehrzahl von selbst-organisierenden Nanopartikeln 840 auf dem Resistormaterial abgeschieden. Die Nanopartikel können beispielsweise anhand eines Rotationsbeschichtungsverfahrens ähnlich dem oben beschriebenen oder anhand einiger andere Abscheidungsverfahren, die dem Fachmann vertraut sind, abgeschieden werden. In 8D wurden diese Nanopartikel anhand eines isotropen Ätzverfahrens (z. B. nasschemisches Ätzen) teilweise geätzt, um die Größe der Lücke zwischen den Nanopartikeln anzupassen. In 8E wurden die verringerten Nanopartikel als Ätzmaske verwendet, während ein anisotropes Ätzverfahren (z. B. Reaktivionenätzen) verwendet wurde, um das Resistormaterial zu ätzen, um diskrete Resistor-Cluster 850 zu bilden. Die Nanopartikel wurden ebenfalls entfernt. Schließlich wurde in 8F weiteres PCM der Form folgend auf dem Filmstapel aufgetragen, um das Verbundmaterial 860 zu vervollständigen, und eine obere Elektrode 870 wurde ausgebildet.
9A–9F zeigen weiterhin ein zweites Verfahrensbeispiel zur Ausbildung einer Speicherzelle anhand von Nanopartikeln. 9A zeigt eine Schicht aus PCM 910, die auf einer unteren Elektrode 920 ausgebildet wurde. In 9B wurden eine Vielzahl von selbstorganisierenden Nanoteilchen 930 auf diesem PCM abgeschieden, beispielsweise wiederum anhand von Rotationsbeschichtung. Dann wurden in 9C die Nanopartikel beispielsweise anhand eines nasschemischen Ätzverfahrens geätzt, um die Größe der Lücke zwischen den Nanopartikeln anzupassen. In 9D wurde ein Resistormaterial 940 so auf den Nanopartikeln abgeschieden, dass die Oberseiten der Nanopartikel frei bleiben. Optional kann ein chemisch-mechanisches Planarisierungsverfahren verwendet werden, um die Oberseiten der Nanopartikel nach der Abscheidung des Resistormaterials freizulegen. Dann wurden in 9E die Nanopartikel anhand eines isotropischen Ätzverfahrens (z. B. einer nasschemischen Ätzung) entfernt, um diskrete Resistor-Cluster 950 zu bilden. Schließlich wurde in 9F weiteres PCM auf dem Filmstapel abgeschieden, um das Verbundmaterial 960 zu vervollständigen, und eine obere Elektrode 970 wurde ausgebildet.
Es sei darauf hingewiesen, dass die Verbundmaterialien 860 und 960 in den in 8F bzw. 9F dargestellten Speicherzellen zwar jeweils eine einzige Schicht aus Resistor-Clustern aufweisen, aber dies soll lediglich das Verstehen erleichtern. In einer echten Vorrichtung kann es bevorzugt sein, ein Verbundmaterial mit mehreren Schichten von Resistor-Clustern, die durch das Verbundmaterial verteilt sind, auszubilden.
Es sei auch klargestellt, dass die oben beschriebenen Speicherzellen Teil des Designs eines integrierten Schaltungs-Chips sind. Das Chipdesign wird in einer graphischen Computerprogrammiersprache erzeugt und wird in einem Computerspeichermedium (wie einer Diskette, einem Band, einer physikalischen Festplatte oder einer virtuellen Festplatte, beispielsweise in einem Speicherzugriffsnetzwerk) gespeichert. Wenn ein Designer keine Chips oder photolithographischen Masken, die zur Chipherstellung verwendet werden, herstellt, übermittelt der Designer das resultierende Design über physikalische Mittel (z. B. durch Erstellen einer Kopie des Speichermediums, in dem das Design gespeichert ist) oder elektronische Mittel (z. B. über das Internet) an solche Firmen, entweder direkt oder indirekt. Das gespeicherte Design wird dann in das geeignete Format (z. B. GDSII) für die Erzeugung von photolithographischen Masken umgewandelt, was in der Regel mehrere Kopien des betreffenden Chip-Designs einschließt, die auf einem Wafer ausgebildet werden. Die photolithographischen Masken werden verwendet, um Bereiche auf dem Wafer (und/oder den Schichten darauf) zu definieren, die geätzt oder anderweitig bearbeitet werden sollen.
Die resultierenden integrierten Schaltungs-Chips können vom Erzeuger in Form von Chip-Rohlingen (d. h. als einzelner Wafer mit mehreren unverpackten Chips), als Bare Die oder in verpackter Form vertrieben werden. Im letztgenannten Fall wird der Chip in einer einzigen Chip-Packung (z. B. einem Kunststoffträger mit Drähten, die an einem Motherboard oder einem andere höherrangigen Träger befestigt sind) oder in einer Mehrchip-Packung (z. B. einem keramischen Träger, der entweder auf beiden Oberflächen Zwischenverbindungen oder vergrabene Zwischenverbindungen aufweist) vertrieben werden. In jedem Fall wird der Chip dann in andere Chips, diskrete Schaltungselemente und/oder andere Signalverarbeitungseinrichtungen entweder als Teil eines Zwischenprodukts (z. B. eines Motherboards) oder eines Endprodukts integriert. Das Endprodukt kann jedes Produkt sein, das integrierte Schaltungs-Chips aufweist, von Spielzeugen und Low-End-Anwendungen bis zu hoch entwickelten Computerprodukten mit einer Anzeige, einer Tastatur oder einer anderen Eingabeeinrichtung und einem zentralen Rechner.
Obwohl die Ausführungsbeispiele der vorliegenden Erfindung mit Bezug auf die begleitende Zeichnung beschrieben wurden, sei darauf hingewiesen, dass die Erfindung nicht auf genau diese Ausführungsformen beschränkt ist, und dass verschiedene andere Änderungen und Modifikationen von einem Fachmann an diesen Ausführungsformen vorgenommen werden können, ohne vom Bereich der beigefügten Ansprüche abzuweichen.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

- US 5296716 [0003]

Zitierte Nicht-Patentliteratur

- S. Wolf und R. N. Tauber, Silicon Processing for the VLSI Era, Band 1, Lattice Press, 1986 [0020]
- S. M. Sze, VLSI Technology, Zweite Auflage, McGraw-Hill, 1988 [0020]

Claims

Speicherzelle mit: einer ersten Elektrode und einer zweiten Elektrode; einem Verbundmaterial, wobei das Verbundmaterial die erste Elektrode elektrisch mit der zweiten Elektrode verbindet und ein Phasenwechselmaterial und ein Resistormaterial umfasst; wobei mindestens ein Teil des Phasenwechselmaterials in der Lage ist, ansprechend auf eine Anlegung eines Schaltsignals an die erste und/oder die zweite Elektrode zwischen einer im Wesentlichen kristallinen Phase und einer im Wesentlichen amorphen Phase zu wechseln; und wobei das Resistormaterial eine Resistivität aufweist, die geringer ist als diejenige des Phasenwechselmaterials, wenn das Phasenwechselmaterial in der im Wesentlichen amorphen Phase vorliegt.
Speicherzelle nach Anspruch 1, wobei die Speicherzelle in der Lage ist, gleichzeitig mehr als ein Bit an Informationen zu speichern.
Speicherzelle nach Anspruch 1, wobei das Resistormaterial eine höhere Resistivität aufweist als das Phasenwechselmaterial, wenn das Phasenwechselmaterial in der im Wesentlichen kristallinen Phase vorliegt.
Speicherzelle nach Anspruch 1, wobei das Resistormaterial in einer Vielzahl von diskreten Cluster angeordnet ist.
Speicherzelle nach Anspruch 1, wobei das Resistormaterial ein Metall oder einen Halbleiter oder eine Kombination davon umfasst.
Speicherzelle nach Anspruch 1, wobei das Resistormaterial Tantalnitrid, Tantalsiliziumnitrid, Titannitrid, Wolfram oder Wolframnitrid oder eine Kombination davon umfasst.
Speicherzelle nach Anspruch 1, wobei das Phasenwechselmaterial Germanium, Antimon, Schwefel, Indium, Selen oder Tellur oder eine Kombination davon umfasst.
Speicherzelle nach Anspruch 1, wobei das Phasenwechselmaterial eine ternäre Legierung umfasst, die Germanium, Antimon und Tellur umfasst.
Speicherzelle nach Anspruch 1, wobei das Schaltsignal ein Impuls eines elektrischen Stroms mit einer Dauer zwischen etwa 1 und etwa 500 Nanosekunden ist.
Verfahren zur Ausbildung einer Speicherzelle, wobei das Verfahren die folgenden Schritte umfasst: Bilden einer ersten Elektrode und einer zweiten Elektrode; Bilden eines Verbundmaterials, wobei das Verbundmaterial die erste Elektrode elektrisch mit der zweiten Elektrode verbindet und ein Phasenwechselmaterial und ein Resistormaterial umfasst; wobei mindestens ein Teil des Phasenwechselmaterials in der Lage ist, ansprechend auf eine Anlegung eines Schaltsignals an die erste und/oder die zweite Elektrode zwischen einer im Wesentlichen kristallinen Phase und einer im Wesentlichen amorphen Phase zu wechseln; und wobei das Resistormaterial eine Resistivität aufweist, die geringer ist als diejenige des Phasenwechselmaterials, wenn das Phasenwechselmaterial in der im Wesentlichen amorphen Phase vorliegt.
Verfahren nach Anspruch 10, wobei der Schritt des Bilden des Verbundmaterials die Verwendung von Nanopartikeln als Ätzmaske einschließt.
Verfahren nach Anspruch 10, wobei der Schritt des Bilden des Verbundmaterials eine Sputter-Abscheidung mit einem Sputter-Ziel, welches das Phasenwechselmaterial und das Resistormaterial umfasst, einschließt.
Verfahren nach Anspruch 10, wobei der Schritt des Bilden des Verbundmaterials eine Sputter-Abscheidung mit einem ersten Sputter-Ziel, welches das Phasenwechselmaterial einschließt, und einem zweiten Sputter-Ziel, welches das Resistormaterial umfasst, einschließt.
Verfahren nach Anspruch 10, wobei der Schritt des Bildens des Verbundmaterials die Dotierung des Phasenwechselmaterials mit dem Resistormaterial einschließt.
Integrierte Schaltung, die eine oder mehrere Speicherzellen einschließt, wobei mindestens eine der Speicherzellen aufweist: eine erste Elektrode und eine zweite Elektrode; ein Verbundmaterial, wobei das Verbundmaterial die erste Elektrode elektrisch mit der zweiten Elektrode verkoppelt und ein Phasenwechselmaterial und ein Resistormaterial umfasst; wobei mindestens ein Teil des Phasenwechselmaterials in der Lage ist, ansprechend auf eine Anlegung eines Schaltsignals an die erste und/oder die zweite Elektrode zwischen einer im Wesentlichen kristallinen Phase und einer im Wesentlichen amorphen Phase zu wechseln; und wobei das Resistormaterial eine Resistivität aufweist, die geringer ist als diejenige des Phasenwechselmaterials, wenn das Phasenwechselmaterial in der im Wesentlichen amorphen Phase vorliegt.
Integrierte Schaltung nach Anspruch 15, wobei die integrierte Schaltung eine nicht-flüchtige Speicherschaltung umfasst.
Integrierte Schaltung nach Anspruch 15, wobei die integrierte Schaltung einen Speicher mit wahlfreiem Zugriff umfasst.
Integrierte Schaltung nach Anspruch 15, wobei die mindestens eine von den einen oder mehreren Speicherzellen in der Lage ist, gleichzeitig mehr als ein Bit an Informationen zu speichern.
Integrierte Schaltung nach Anspruch 15, wobei das Resistormaterial eine höhere Resistivität aufweist als die des Phasenwechselmaterials, wenn das Phasenwechselmaterial in der im Wesentlichen kristallinen Phase vorliegt.
Integrierte Schaltung nach Anspruch 15, wobei das Resistormaterial in einer Vielzahl von diskreten Clusters angeordnet ist.