DE102004030174B4 - Magnetischer Direktzugriffsspeicher - Google Patents

Magnetischer Direktzugriffsspeicher Download PDF

Info

Publication number
DE102004030174B4
DE102004030174B4 DE102004030174A DE102004030174A DE102004030174B4 DE 102004030174 B4 DE102004030174 B4 DE 102004030174B4 DE 102004030174 A DE102004030174 A DE 102004030174A DE 102004030174 A DE102004030174 A DE 102004030174A DE 102004030174 B4 DE102004030174 B4 DE 102004030174B4
Authority
DE
Germany
Prior art keywords
word lines
lines
bit
mram
bit line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102004030174A
Other languages
English (en)
Other versions
DE102004030174A1 (de
Inventor
Seon Yong Cha
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of DE102004030174A1 publication Critical patent/DE102004030174A1/de
Application granted granted Critical
Publication of DE102004030174B4 publication Critical patent/DE102004030174B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers

Abstract

MRAM mit – aktiven Regionen (105), die in einem Halbleitersubstrat angeordnet sind und jeweils durch eine Bauelementisolationsschicht (110) dadurch definiert sind, dass die Bauelementisolationsschicht (110) die aktiven Regionen (105) lateral begrenzt – wobei eine jeweilige aktive Region (105) jeweils durch einen Satz von Wortleitungen (120-1, 120-2), bestehend aus zwei Wortleitungen (120-1, 120-2), die sich über der jeweiligen aktiven Region erstrecken, in zwei Drainregionen (130-1, 130-2) und eine sich zwischen den Drainregionen (130-1, 130-2) befindliche Sourceregion (140) unterteilt wird; – Schreibwortleitungen (170), die sich parallel zu den Wortleitungen erstrecken; – aktive Regionen überlappende und sich senkrecht zu den Wortleitungen erstreckende Bitleitungen (190); – zwischen jeder zweiten Bitleitung (190) angeordnete und sich parallel zu den Bitleitungen (190) erstreckende Erdleitungen (145); und – an den Schnittpunkten der Bitleitungen (190) und der Schreibwortleitungen (170) angeordnete MTJ-Zellen (180-1, 180-2), wobei eine obere Oberfläche einer jeweiligen MTJ-Zelle (180-1,...

Description

  • Die vorliegende Erfindung bezieht sich auf magnetische Direktzugriffsspeicher („MRAM”), und insbesondere auf einen verbesserten MRAM mit einer ähnlichen Struktur zu einem gefalteten Bitleitungs-DRAM mit einer Einheitszellenfläche von 8F2, wobei Leitungen in einer Weise angeordnet sind, dass nur eine Schreibwortleitung für jede zweite Wortleitung benötigt wird und nur eine Erdleitung für jede zweite Bitleitung benötigt wird.
  • Magnetische Direktzugriffsspeicher der eingangs genannten Art sind beispielsweise aus der US 2003/0218197 A1 , der EP 1 109 170 A2 , der DE 102 35 424 A1 , der DE 102 35 467 A1 , der DE 102 48 271 A1 , der DE 102 49 869 A1 , der EP 1 288 958 A2 und der WO 03/052828 A1 bekannt.
  • Die meisten der Halbleiterspeicherherstellungsunternehmen haben den MRAM entwickelt, welcher ein ferromagnetisches Material als ein Speicherbauelement der nächsten Generation verwendet.
  • Der MRAM ist ein Speicherbauelement zum Lesen und Schreiben von Information, wobei vielschichtige ferromagnetische dünne Filme verwendet werden, indem Stromvariationen gemäß einer Magnetisierungsrichtung der entsprechenden dünnen Filme abgetastet werden. Der MRAM hat eine hohe Geschwindigkeit und einen niedrigen Energieverbrauch und erlaubt eine hohe Integrationsdichte aufgrund seiner einzigartigen Eigenschaften der magnetischen dünnen Schichten, und er übt auch eine nicht volatile Speicheroperation, wie etwa ein Flashspeicher, aus.
  • Der MRAM verkörpert ein Speicherbauelement, indem er ein großes Magnetowiderstands-(GMR) oder spinpolarisiertes Magnetotransmissions (SPNT) Phänomen verwendet, welches erzeugt wird, wenn der Spin die Elektonentransmission beeinflusst.
  • Der MRAM, welcher das GMR Phänomen verwendet, verwendet die Tatsache, dass der Widerstand bemerkenswert variiert, wenn die Spinrichtungen in zwei, eine nicht magnetische Schicht zwischen sich aufweisenden magnetischen Schichten verschieden sind, um ein magnetisches GMR Speicherbauelement zu implementieren.
  • Der das SPMT verwendende MRAM verwendet die Tatsache, dass eine größere Stromtransmission erzeugt wird, wenn die Spinrichtungen in zwei, eine isolierende Schicht zwischen sich aufweisenden magnetischen Schichten identisch sind, um ein magnetisches Speicherbauelement mit durchlässigem Übergang zu implementieren.
  • 1 ist eine schematische Darstellung, die einen konventionellen MRAM darstellt, und 2 ist ein Querschnitt, der den konventionellen MRAM der 1 darstellt.
  • Gemäß den 1 und 2 weist der herkömmliche MRAM einen Transistor und eine MTJ Zelle 80 auf. Die MTJ Zelle 80 ist mit einer Bitleitung 90 und einer Drainregion 30 des Transistors durch eine Verbindungsschicht 60 und einen Kontaktpfropfen 50 verbunden. Der MRAM weist weiterhin auf eine Schreibwortleitung 70 zum Speichern von Information durch Variieren der Magnetisierungsrichtung der MTJ Zelle 80. Eine Gateelektrode 20 des Transistors dient als Wortleitung zum Lesen der Daten. Eine Sourceregion 40 des Transistors ist durch eine Erdleitung 45 mit der Erde verbunden.
  • Der herkömmliche MRAM, im Gegensatz zu einem DRAM, benötigt vier unabhängige Leitungen, einschließlich der Erdleitung, der Wortleitung, der Schreibleitung und der Bitleitung.
  • Demnach ist es ein Ziel der vorliegenden Erfindung einen MRAM zur Verfügung zu stellen, indem Leitungen in einer Weise angeordnet sind, dass nur eine Schreibwortleitung für jede zweite Wortleitung benötigt wird und nur eine Erdleitung für jede zweite Bitleitung benötigt wird, und indem die Struktur ähnlich ist zu einem gefalteten Bitleitungs-DRAM mit einer Einheitszellenfläche von 8F2.
  • Um das oben beschriebene Ziel der Erfindung zu erreichen, wird zu Verfügung gestellt ein MRAM mit: aktiven Regionen, die in einem Halbleitersubstrat angeordnet sind und jeweils durch eine Bauelementisolationsschicht dadurch definiert sind, dass die Bauelementisolationsschicht die aktiven Regionen lateral begrenzt; wobei eine jeweilige aktive Region jeweils durch einen Satz von Wortleitungen, bestehend aus zwei Wortleitungen, die sich über der jeweiligen aktiven Region erstrecken, in zwei Drainregionen und eine sich zwischen den Drainregionen befindliche Sourceregion unterteilt wird; Schreibwortleitungen, die sich parallel zu den Wortleitungen erstrecken; aktive Regionen überlappende und sich senkrecht zu den Wortleitungen erstreckende Bitleitungen; zwischen jeder zweiten Bitleitung angeordnete und sich parallel zu den Bitleitungen erstreckende Erdleitungen; und an den Schnittpunkten der Bitleitungen und der Schreibwortleitungen angeordnete MTJ-Zellen, wobei eine obere Oberfläche einer jeweiligen MTJ-Zelle mit einer Bitleitung und eine untere Oberfläche einer jeweiligen MTJ-Zelle mit einer der Drainregionen verbunden ist, und wobei eine Sourceregion mit einer Erdleitung verbunden ist, wobei sich MTJ-Zellen einer Bitleitungs-Reihe lateral zwischen zwei Wortleitungen eines Satzes von Wortleitungen befinden, wobei sich die Sätze von Wortleitungen, bestehend aus je zwei benachbarten Wortleitungen, entlang der Bitleitungs-Reihe alternierend über aktiven Regionen und Bauelementisolationsschichten befinden.
  • Die vorliegende Erfindung wird klarer verständlich mit Bezug auf die begleitenden Zeichnungen, die nur auf dem Wege der Illustration zur Verfügung gestellt werden und daher für die vorliegende Erfindung nicht beschränkend sind, wobei:
  • 1 ein schematisches Diagram ist, welches einen herkömmlichen MRAM darstellt.
  • 2 ein Querschnitt des herkömmlichen MRAM der 1 ist.
  • 3 eine Layoutansicht ist, die einem MRAM in Übereinstimmung mit der vorliegenden Erfindung darstellt.
  • 4 ein Querschnitt eines MRAM in Übereinstimmung mit der vorliegenden Erfindung entlang der Linie A-A' der 3 ist.
  • Ein Verfahren zur Herstellung eines MRAM in Übereinstimmung mit einer bevorzugten Ausführungsform der vorliegenden Erfindung wird nunmehr im Detail mit Bezug auf die begleitenden Zeichnungen beschrieben.
  • 3 ist eine Layoutansicht, die einen MRAM in Übereinstimmung mit der vorliegenden Erfindung darstellt.
  • Gemäß 3 beinhaltet der erfindungsgemäße MRAM eine durch eine auf einem Halbleitersubstrat 100 gebildete Bauelementisolationsschicht 110 definierte aktive Region 105. Die aktive Region 105 ist eine aktive Region vom Matrixtyp, das heißt alternierend angeordnet.
  • Ein Satz von Wortleitungen 120-1 und 120-2 zum Lesen von Daten erstreckt sich über die aktive Region 105. Der Satz von Wortleitungen 120-1 und 120-2 unterteilt die aktive Region 105 in drei Regionen, einschließlich zweier Drainregionen (nicht dargestellt) und einer (nicht dargestellten) Sourceregion in einem zentralen Abschnitt der aktiven Region 105 zwischen dem Satz der Wortleitungen 120-1 und 120-2.
  • Eine Schreibwortleitung 170 ist zwischen jedem zweiten Satz der Wortleitungen angeordnet und erstreckt sich parallel zu den Wortleitungen 120-1 und 120-2.
  • Eine Bitleitung 190 überlappt die aktive Region 105 und erstreckt sich senkrecht zu den Wortleitungen 120-1 und 120-2.
  • Der MRAM enthält weiterhin eine Erdleitung 145, die zwischen jeder zweiten Bitleitung 190 angeordnet ist, das heißt zwischen den Bitleitungen 190 alternierend angeordnet ist. Die Erdleitung 145 erstreckt sich parallel zu der Bitleitung 190 und ist mit den Sourceregionen der benachbart zu der Erdleitung 145 angeordneten aktiven Regionen 105 über Kontaktpfropfen 147 verbunden.
  • Eine MTJ Zelle 180 ist an einem Schnittpunkt der Bitleitung 190 und der Schreibwortleitung 170 angeordnet. Eine obere Oberfläche und eine untere Oberfläche der MTJ Zelle sind mit der Bitleitung 190 beziehungsweise mit der Drainregion durch einen Kontaktpfropfen 155 verbunden.
  • 4 ist ein Querschnitt entlang der Linie A-A' der 3, der einen MRAM in Übereinstimmung mit der vorliegenden Erfindung darstellt.
  • Gemäß 4 enthält der erfindungsgemäße MRAM ein Halbleitersubstrat 100 einschließlich einer durch eine Bauelementisolationsschicht 110 definierten aktiven Region. Die aktive Region enthält Drainregionen 130-1 und 130-2 und eine Sourceregion 140, angeordnet zwischen den Drainregionen 130-1 und 130-2. Wortleitungen 120-1 und 120-2 sind auf dem Halbleitersubstrat 100 zwischen der Sourceregion 140 und den Drainregionen 130-1 und 130-2 angeordnet.
  • Eine Erdleitung 145 ist oberhalb von der Sourceregion 140 angeordnet und elektrisch mir dieser verbunden.
  • Eine erste Schreibwortleitung 170-1 ist oberhalb der Sourceregion 140 angeordnet und von dieser elektrisch isoliert, und eine zweite Schreibwortleitung 170-2 ist oberhalb der benachbart zu der Drainregion 130-2 angeordneten Bauelementisolationsschicht 110 angeordnet.
  • Eine erste MTJ Zelle 180-1 ist oberhalb angeordnet von und elektrisch isoliert von der ersten Schreibwortleitung 170-1, und eine zweite MTJ Zelle 180-2 ist oberhalb von und elektrisch isoliert von der zweiten Schreibwortleitung 170-2. Untere Oberflächen der ersten und zweiten MTJ Zellen 180-1 und 180-2 sind jeweils verbunden mit dem Drainregionen 130-1 und 130-2 durch eine Verbindungsschicht 160 und Kontaktpfropfen 155 und 150.
  • Eine Bitleitung 190 ist angeordnet, um die aktive Region zu überlappen und ist verbunden mit und elektrisch verbunden mit oberen Oberflächen der ersten und zweiten MTJ Zellen 180-1 und 180-2.
  • Wie zuvor diskutiert, benötigt der MRAM der vorliegenden Erfindung in Übereinstimmung mit der vorliegenden Erfindung eine Schreibwortleitung für jede zweite Wortleitung, und eine Erdleitung für jede zweite Bitleitung, wodurch sich die Anzahl der Leitungen reduziert, um die Integrationsdichte des Bauelements zu erhöhen.

Claims (1)

  1. MRAM mit – aktiven Regionen (105), die in einem Halbleitersubstrat angeordnet sind und jeweils durch eine Bauelementisolationsschicht (110) dadurch definiert sind, dass die Bauelementisolationsschicht (110) die aktiven Regionen (105) lateral begrenzt – wobei eine jeweilige aktive Region (105) jeweils durch einen Satz von Wortleitungen (120-1, 120-2), bestehend aus zwei Wortleitungen (120-1, 120-2), die sich über der jeweiligen aktiven Region erstrecken, in zwei Drainregionen (130-1, 130-2) und eine sich zwischen den Drainregionen (130-1, 130-2) befindliche Sourceregion (140) unterteilt wird; – Schreibwortleitungen (170), die sich parallel zu den Wortleitungen erstrecken; – aktive Regionen überlappende und sich senkrecht zu den Wortleitungen erstreckende Bitleitungen (190); – zwischen jeder zweiten Bitleitung (190) angeordnete und sich parallel zu den Bitleitungen (190) erstreckende Erdleitungen (145); und – an den Schnittpunkten der Bitleitungen (190) und der Schreibwortleitungen (170) angeordnete MTJ-Zellen (180-1, 180-2), wobei eine obere Oberfläche einer jeweiligen MTJ-Zelle (180-1, 180-2) mit einer Bitleitung (190) und eine untere Oberfläche einer jeweiligen MTJ-Zelle (180-1, 180-2) mit einer der Drainregionen verbunden ist, und wobei eine Sourceregion (140) mit einer Erdleitung (145) verbunden ist, wobei sich MTJ-Zellen (180-1, 180-2) einer Bitleitungs-Reihe lateral zwischen zwei Wortleitungen eines Satzes von Wortleitungen befinden, wobei sich die Sätze von Wortleitungen, bestehend aus je zwei benachbarten Wortleitungen, entlang der Bitleitungs-Reihe alternierend über aktiven Regionen (105) und Bauelementisolationsschichten (110) befinden.
DE102004030174A 2003-12-24 2004-06-22 Magnetischer Direktzugriffsspeicher Expired - Fee Related DE102004030174B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2003-0096067A KR100527536B1 (ko) 2003-12-24 2003-12-24 마그네틱 램
KR10-2003-0096067 2003-12-24

Publications (2)

Publication Number Publication Date
DE102004030174A1 DE102004030174A1 (de) 2005-08-04
DE102004030174B4 true DE102004030174B4 (de) 2012-03-01

Family

ID=34698432

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004030174A Expired - Fee Related DE102004030174B4 (de) 2003-12-24 2004-06-22 Magnetischer Direktzugriffsspeicher

Country Status (5)

Country Link
US (1) US7019370B2 (de)
JP (1) JP2005191523A (de)
KR (1) KR100527536B1 (de)
DE (1) DE102004030174B4 (de)
TW (1) TWI261895B (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4799218B2 (ja) * 2006-03-03 2011-10-26 株式会社東芝 スピン注入書き込み型磁気記憶装置
JP2008091703A (ja) * 2006-10-03 2008-04-17 Toshiba Corp 半導体記憶装置
JP5091495B2 (ja) * 2007-01-31 2012-12-05 株式会社東芝 磁気ランダムアクセスメモリ
JP5159116B2 (ja) 2007-02-07 2013-03-06 株式会社東芝 半導体記憶装置
JP5518777B2 (ja) 2011-03-25 2014-06-11 株式会社東芝 半導体記憶装置
JP2014056941A (ja) 2012-09-12 2014-03-27 Toshiba Corp 抵抗変化型メモリ
KR102098244B1 (ko) 2014-02-04 2020-04-07 삼성전자 주식회사 자기 메모리 소자
KR102266709B1 (ko) 2014-09-22 2021-06-22 삼성전자주식회사 반도체 메모리 장치
CN112909039B (zh) * 2019-12-04 2023-04-18 浙江驰拓科技有限公司 存储器及其制作方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000038192A1 (en) * 1998-12-18 2000-06-29 Motorola Inc. Magnetic random access memory with a reference memory array
EP1109170A2 (de) * 1999-12-16 2001-06-20 Kabushiki Kaisha Toshiba Magnetische Speicheranordnung
US20020080641A1 (en) * 2000-12-27 2002-06-27 Yoshiaki Asao Semiconductor memory device
EP1288958A2 (de) * 2001-08-30 2003-03-05 Canon Kabushiki Kaisha Magnetoresistives Element und dieses verwendender magnetoresistiver Speicher
DE10235424A1 (de) * 2001-08-02 2003-03-06 Mitsubishi Electric Corp Magnetische Dünnfilm-Speichervorrichtung mit Speicherzellen mit einem magnetischen Tunnelübergang
DE10235467A1 (de) * 2001-09-04 2003-04-03 Mitsubishi Electric Corp Dünnfilm-Magnetspeichervorrichtung mit Speicherzellen mit Magnettunnelübergang
DE10249869A1 (de) * 2001-10-25 2003-05-15 Mitsubishi Electric Corp Magnetisches Dünnfilmspeichervorrichtung zum Durchführen eines Datenschreibvorgangs durch Anlegen eines Magnetfelds
WO2003052828A1 (fr) * 2001-12-14 2003-06-26 Hitachi, Ltd. Dispositif a semi-conducteur
DE10248271A1 (de) * 2002-02-18 2003-09-04 Mitsubishi Electric Corp Dünnfilm-Magnetspeichervorrichtung mit Kommunikationsfunktion sowie Vertriebsmanagementsystem und Herstellungsschritt-Managementsystem unter Verwendung der Dünnfilm-Magnetspeichervorrichtung
US20030218197A1 (en) * 2002-05-24 2003-11-27 Jang In Woo Magnetic random access memory

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5940319A (en) 1998-08-31 1999-08-17 Motorola, Inc. Magnetic random access memory and fabricating method thereof
JP2002246567A (ja) * 2001-02-14 2002-08-30 Toshiba Corp 磁気ランダムアクセスメモリ
JP4712204B2 (ja) * 2001-03-05 2011-06-29 ルネサスエレクトロニクス株式会社 記憶装置
US6944048B2 (en) * 2001-11-29 2005-09-13 Kabushiki Kaisha Toshiba Magnetic random access memory
JP2004119897A (ja) * 2002-09-27 2004-04-15 Toshiba Corp 半導体記憶装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000038192A1 (en) * 1998-12-18 2000-06-29 Motorola Inc. Magnetic random access memory with a reference memory array
EP1109170A2 (de) * 1999-12-16 2001-06-20 Kabushiki Kaisha Toshiba Magnetische Speicheranordnung
US20020080641A1 (en) * 2000-12-27 2002-06-27 Yoshiaki Asao Semiconductor memory device
DE10235424A1 (de) * 2001-08-02 2003-03-06 Mitsubishi Electric Corp Magnetische Dünnfilm-Speichervorrichtung mit Speicherzellen mit einem magnetischen Tunnelübergang
EP1288958A2 (de) * 2001-08-30 2003-03-05 Canon Kabushiki Kaisha Magnetoresistives Element und dieses verwendender magnetoresistiver Speicher
DE10235467A1 (de) * 2001-09-04 2003-04-03 Mitsubishi Electric Corp Dünnfilm-Magnetspeichervorrichtung mit Speicherzellen mit Magnettunnelübergang
DE10249869A1 (de) * 2001-10-25 2003-05-15 Mitsubishi Electric Corp Magnetisches Dünnfilmspeichervorrichtung zum Durchführen eines Datenschreibvorgangs durch Anlegen eines Magnetfelds
WO2003052828A1 (fr) * 2001-12-14 2003-06-26 Hitachi, Ltd. Dispositif a semi-conducteur
DE10248271A1 (de) * 2002-02-18 2003-09-04 Mitsubishi Electric Corp Dünnfilm-Magnetspeichervorrichtung mit Kommunikationsfunktion sowie Vertriebsmanagementsystem und Herstellungsschritt-Managementsystem unter Verwendung der Dünnfilm-Magnetspeichervorrichtung
US20030218197A1 (en) * 2002-05-24 2003-11-27 Jang In Woo Magnetic random access memory

Also Published As

Publication number Publication date
TWI261895B (en) 2006-09-11
US20050139880A1 (en) 2005-06-30
DE102004030174A1 (de) 2005-08-04
US7019370B2 (en) 2006-03-28
KR100527536B1 (ko) 2005-11-09
KR20050064586A (ko) 2005-06-29
JP2005191523A (ja) 2005-07-14
TW200522271A (en) 2005-07-01

Similar Documents

Publication Publication Date Title
DE102005046426B4 (de) MRAM und Verfahren zu dessen Herstellung
DE60201625T2 (de) Halbleiterspeicheranordnung mit Magnetwiderstandselement und Herstellungsverfahren
DE102008034003B4 (de) Nichtflüchtige Speicher mit Ketten von gestapelten resistiven Speicherzellen eines NAND-Typs und Verfahren zum Fertigen derselben
DE102006038899B4 (de) Festkörperelektrolyt-Speicherzelle sowie Festkörperelektrolyt-Speicherzellenarray
DE60308568T2 (de) Magnetisches Joch in MRAM zur Reduzierung des Programmierungsleistungsverbrauchs und Herstellungsverfahren
DE10041378C1 (de) MRAM-Anordnung
DE602004007173T2 (de) Nichtflüchtiger Halbleiterspeicher
DE10362176B4 (de) Magnetische Speichervorrichtung mit wahlfreiem Zugriff (MRAM) mit nicht parallelen Haupt- und Bezugs-Magnetwiderständen
DE60313660T2 (de) Synthetisch antiferromagnetische struktur für ein magnetoelektronisches gerät
DE602004004253T2 (de) Gleichzeitiges lesen von und schreiben in verschiedene speicherzellen
DE102016006651A1 (de) Schaltvorrichtung mit spannungsgesteuerter magnetanisotropie, die einen externen ferromagnetischen vormagnetisierungsfilm verwendet
DE102005035152A1 (de) MRAM und Verfahren zu dessen Herstellung
DE102008006543A1 (de) Speicher mit Mehrbit-Speicherzellen mit einem magnetischen und einem widerstandsbehafteten Speicherelement und darauf bezogene Verfahren
DE102013103115A1 (de) Vertikaler bipolarer Sperrschichttransistor für Speicher mit hoher Dichte
DE60304209T2 (de) Magnettunnelsperrschichtspeicherzellenarchitektur
DE102019125887A1 (de) Magnetdirektzugriffspeicher-gestützte bauelemente und verfahren zur herstellung
DE60214374T2 (de) Magnetoresistiver Speicher mit weichmagnetischen Referenzschichte
DE19832795A1 (de) Statische CMOS Speicher mit wahlfreiem Zugriff
DE102019116876A1 (de) Asynchrone leseschaltung unter verwendung von verzögerungsabtastung in magnetoresistiven direktzugriffsspeichern (mram)
DE102013101283A1 (de) Eine Speicherzelle, ein Verfahren zum Ausbilden einer Speicherzelle und ein Verfahren zum Betreiben einer Speicherzelle
DE102004030174B4 (de) Magnetischer Direktzugriffsspeicher
DE102017113967A1 (de) Adaptiver betrieb von 3-d-speicher
DE102019114219A1 (de) Einmal programmierbare (OTP) Implementierung unter Verwendung magnetischer Übergänge
DE10034868C2 (de) MRAM-Speicherzelle
WO2006029594A1 (de) Halbleiterspeicherbauelement

Legal Events

Date Code Title Description
OR8 Request for search as to paragraph 43 lit. 1 sentence 1 patent law
8105 Search report available
8127 New person/name/address of the applicant

Owner name: MAGNACHIP SEMICONDUCTOR, LTD., CHEONGJU, KR

8127 New person/name/address of the applicant

Owner name: HYNIX SEMICONDUCTOR INC., ICHON, KYONGGI, KR

8110 Request for examination paragraph 44
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20120602

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140101