TWI339408B - Room temperature metal direct bonding - Google Patents

Description

玖、發明說明： 【發明所屬之技術領域】 發明背景 發明領域 本I月有關幸父佳處於室溫之導引晶圓結合之領域，更特 定言之，有關半導體元件及積體電路製造所使用之基材的 結合。 ， 【先前技術】 ， 相關技術的描述 _ 隨著逼近了習知CMOS元件的實體限制且對於高效能電 子系統具有迫切需求，系統單晶片（s〇c)變成半導體產業的 —種自然的解決方案。為了製備系統單晶片，在一晶片上 需要各種不同的功能。雖然矽.技術為處理大量元件之主流 技術，現今可從矽以外的材料製成之個別元件及/或電路獲 侍坪多需要的電路及光電功能。因此，將非矽基元件與矽 基元件整合之複合系統係有可能產生單獨採用純矽或純非丨 矽元件所無法提供之獨特S〇c功能。 ' 種異貝性元件整合之方法已經將不相似的材料異質蟲 晶成長在矽上。至今為止，此異質磊晶成長已經在異質磊' 日曰成長膜中產生咼密度的瑕蔽，且其大部份是因為非石夕膜 . 與基材之間的晶格常數錯配所導致。 另一種異質性元件整合之途徑已經採用晶圓結合技術。 然而’升高溫度時具有不同熱膨脹係數的不相似材料之晶 圓結合係導入會造成排差產生、脫銲或裂痕之熱應力。因 〇W1\9I〇82 DOC -6- 1339408 此’需要具有低溫結合。如果不相似材料包括低分解溫度 的材料或溫度敏感性元件，例如InP異質接合雙載子電晶體 或具有超淺源及汲輪廓之經處理的Si元件，低溫結合對於 不相似材料的結合亦很重要。 在含有不同材料的相同晶片上產生功能所需要之製程設 計係難以進行最佳化。事實上，所產生的許多s〇c晶片（特 別是具有較大整合尺寸者）展現出低的良率。一種途徑已經 藉由晶圓黏劑結合及層轉移來互連經完全處理的ic。孽如 請見林（Y. Hayashi) ’ 和田（s· Wada)，捤山（k. Kajiyana)， 小山（K. Oyama)，尚（R. Koh) ’ 高橋（s. Takahashi)及國雄（τ. Kunio)在VLSI Tech. Dig. 95 (1990)的文件及美國專利案 5,563,084號’兩參考文件的完整内容以引用方式併入本文 中。然而，晶圓黏劑結合通常.以升高溫度操作且受到熱應 力、滲氣、氣泡形成及黏劑不穩定等困擾，導致製程的良 率降低且隨時間經過具有不良的可靠度。並且，黏劑結合 通常不是隱密式。 晶圓導引結合係為一種可使晶圓在室溫結合而不用任何 黏劑之技術。室溫導引晶圓結合通常為隱密式。其不像黏 劑結合般地容易導入應力及非均質性a並且，如果低溫結 合晶圓對可進行一薄化製程，當一經結合對的一晶圓薄化 至比特定材料組合的個別臨界值更小之厚度時，可避免在 後續熱處理步驟期間之層中產生不匹配排差及經結合對的 滑動或裂痕。譬如請見董（Q.-Y. Tong)及高謝（U. GOsele)的 半導體晶圓結合‘科學與技術，John Wiley Sons，Mew

〇\9|\9I〇82 DOC 1339408

York (1999) ’該文件的完整内容以引用方式併入本文中。 .· 並且’晶圓導引結合及層轉移係為一種VLSI (極大尺度 · 整合）相谷性、而撓性且可製造的技術，利用該技術形成堆 疊的二維系統單晶片（3-D SOC)係為很有利的方式。可將 3-D SOC途徑視為整合既有的積體電路以在一晶片上形成· 一系統。 . 並且’隨著整合複雜度的增高，整合製程以低溫且較佳-以室溫來堅固地聯合多元晶片導致產生較低或沒有額外應· 力及更可靠的電路之需求亦增高。 對於3D-S0C製備而言，被結合的晶粒或晶圓之間的金屬 之低溫或室溫導引晶圓結合是有利的方式，因為如此可連 同晶粒或晶圓之間的非金屬之導引晶圓結合來導致被結合 的晶粒或晶圓之間當其機械式結合時的電性互連，因此不 再需要譬如基材薄化、導孔蝕刻及互連線金屬化等後結合 處理’以達成經結合的晶圓或晶粒之間的電性互連。可使 用極小的結合金屬墊’導致具有極低的寄生作用且導致降 修 低的功率及增加的頻寬容量。 金屬與乾淨表面的結合是為人熟知的現象。譬如，已經 將熱壓縮打線接合施加至晶圓級的結合。一般採用溫度、* 壓力及低硬度金屬，且通常會導致殘留應力，譬如請見斯· 密特（M.A. Schmidt)的 Proc. IEEE，Vol. 86，No. 8，1575 (1998) ’ 李（γ. Li) ’ 鮑爾（R.W. Bower)，班庫亞（I Bencuya) 的 Jpn. J. Appl. Phys. Vol. 37，L1068 (1988)。亞司巴（B Aspar)，雅拉圭（e. JaUguier),馬司（A. Mas) ’ 拉卡貼里（c. 〇\9n9l〇82DOC -8- 1339408

Locatelli)，瑞撒克（O. Rayssac)，莫若辛（H. Moricean)，波 * 卡斯（S. Pocas) ’ 帕朋（A. Papon)，米查肅德（J. Michasud)及 -布魯爾（M. Bruel)在 Electon. Lett·，35，1 2 (1 999)中已經提到 在250至350°C覆有Pd金屬層的矽或IIIV化合物晶圓之導引 結合。然而’實際上係形成及結合Pd2Si矽化物或Pd-III V · 合金’而非金屬P d。已經在覆晶接合利用超音波及壓縮性 * 負載在室溫下達成Au及A1結合，譬如請見肥栗（μ. ’

Hizukuri)’ 渡邊（N. Watanabe)及淺野（T. Asano)的 Jpn. J. ‘· Appl· Phys. Vol. 40, 3044 (2001)。已經在具有低於 3χΐ〇·8毫 巴的基底壓力之超高真空（UHV)系統中實現晶圓級之室溫 金屬結合。通常’利用一離子氬濺鍍或快速原子束來清潔 結合表面’然後將一外部壓力施加至結合基材。譬如請見 营（Τ. Suga)的第二屆國際半導激晶圓結合研討會記錄（Pr〇c The 2nd Inti. Symposium on semiconductor wafer bonding) » the Electrochemical Soc. Proc. Vol. 93-29, p.71 (1993)。亦 已經在一具有小於3x 10·8毫巴基底壓力的UHV系統中利用4 至40微巴Ar壓力的薄膜濺錄沉積之後的施力來達成具有薄 » 形丨賤艘的Ti、Pt及Au膜之兩個Si基材之間的室溫結合。譬 如請見島津（T. Shimatsu) ’摩勒瑪（R.H. Mollema)，蒙斯瑪 . D· Monsma)，凱姆（E.G· Keim)及羅德（J.C. Lodder)的 J· Vac. · Sci. Technol. A 16 (4)，2125 (1998)。 【發明内容】 因此，本發明之一目的係以單一結合步驟在晶圓與晶粒 之間獲得一種機械性及電性接觸。 〇\9)\9I082 DOC -9- 1339408 本發明之-目的係提供一種可用以在環境中形成半導體 電路的日之間的金屬結合而不使用外部壓力 溫或室溫結合方法。 - 本發明之另一目的係提供一種可藉由—金或銅或鈀薄膜 覆蓋住金屬層來在環境中形成半導體電路的晶圓或晶粒之 間任何金屬層的金屬結合而不使用外部壓力之低 結合方法。 本發明之另-目的係提供-種在可用以在室溫下同時於 可供金屬與其他非金屬層共同存在之半導體電路構成的晶 圓或晶粒之結合表面上在環境中形成金屬及共價結合而不 使用外部壓力之晶圓級的室溫結合方法。 另一目的係提供一種可用以使具有不同熱膨脹係數之不 同基材或不同基材上的不同材料結，合在一起而不在不同基 材或不同基材上的不同材料之間產生毀壞性應力之室溫2 合方法。 本發明之另一目的係為一種藉以使基材之間的結合強度 趨近基材的機械性斷裂強度之室溫結合方法。 本發明之另一目的係為提供一種經結合元件結構，其包 括個別地製造在分離的基材上且結合在一共同基材上之元· 件。 m 本發明之另一目的係提供一種方法及元件，藉以可在室 溫或接近室溫形成一可靠的機械性结合，且隨後可藉由一 簡單的低溫退火來形成一可靠的電性接觸。 本發明之這些及其他目的係藉由一種經結合方法及元件 〇 \91\9I〇82 OOC -10- 1339408 結構予以達成，該元件結構係包括一第一基材’其具有較 佳連接至一元件或電路且具有—與第一基材上的金屬結合 墊相鄰之第一非金屬區之第一複數個金屬結合墊；一第二 基材，其具有較佳連接至一第二元件或電路且對準或可對 準於第一複數個金眉結合墊且具有一與第二基材上的金屬 結合墊相鄰之第二非金屬區之第二複數個金屬結合墊；及 一接觸結合介面，其位於受到身為第一非金屬區導引晶圓 結合至第二非金屬區或第一非金屬區導引晶圓結合至第二 非金屬區之後第一及第二組金屬結合墊附近的金屬迴銲所 產生的力量的直接結果之第一基材及第二基材内之組件的 彈性變形所形成之第一及第二組的金屬結合墊之間。 【實施方式】 較佳實施例的詳細描述 ， 現在參照圖式，各圖中類似的編號代表類似或對應的元 件，更特別參照第1A至1D圖及第2圖，其中顯示本發明的 結合製程之第一實施例。在本發明的第一實施例中，分開 的晶圓上之金屬接觸區進行對準時當位於金屬區周邊的非 金屬區經歷室溫化學結合所產生的本徵力量予以接觸壓力 式結合時’將產生直接金屬-金屬結合。本說明書全文所使 用的化學結合係定義為當一晶圓的表面上之表面鍵結與_ 相對晶圓的表面上之表面鍵結起反應時形成之結合強度， 以形成橫越表面組件的直接結合，諸如一共價鍵結。化學 結合由其高結合強度所明示’譬如趨近晶圓材料的斷裂強 度’因此不同於譬如只有凡德瓦鍵結的狀況。下文討論本 O\9U9i082.DOC -11 - 1339408 發明的方法所達成之化學結合強度的範例。在化學結合製 程中’形成顯著的力量。這些力量可夠大以在化學結合傳 播於相對的非金屬區之間時使金屬區彈性變形。 第1A圖顯示兩個具有個別的相對晶圓表面丨丨、丨4之晶圓 1〇、13。晶圓表面可能是純初級的半導體表面，可能是包 · 括相對少量原生氧化物之純初級的半導體表面，或可能是 . 一諸如經氧化物塗覆的表面之絕緣體。可製備表面使其產 -生一平滑的經活化表面。可使用諸如拋光或抛光及極輕微 · 蚀刻（VSE)等技術《—結合層可沉積及拋光或拋光及輕微姓鲁 刻。所產生的表面係為互補性並具有平面性且平滑之化學 結合表面’其具有5至15人、較佳不大於1〇A且更佳不大於5 A範圍之化學結合表面粗糙度。 洋述之，在結合層的範例中，結合層可能是可在低溫沉 積或形成且可拋光成一充分平滑表面之固態材料或混合材 料。結合層可能是一絕緣體，諸如利用化學氣相沉積（CVD) 或電漿增強CVD (PECVD)、濺鍍或蒸鍍所形成之si〇2、氮 化矽、非晶矽。亦可使用諸如聚合物、半導體或經燒結材* 料等其他材料。結合層應具有比可供其形成之層的表面拓* 樸結構更大之厚度。結合層較佳為一經沉積的矽氧化物》 . 結合層的表面受到平面化及平滑化。可利用化學機械式. 抛光達成此步驟《較佳將表面拋光至上述粗糙度且大致呈 平面性。在拋光之後，可清理及乾燥表面以移除拋光步驟 的任何殘留物。較佳隨後以一溶液來沖洗經拋光的表面。 亦可在拋光之前蝕刻結合表面以改善平面性及/或表面

〇WI\9|〇82D〇C

I -12- 1339408 粗心度i虫刻可譬如利用標準光微影技術選擇性钱刻高點- 區藉以有效地移除結合表面上的高點區。譬如，使用一含· 有HF的心液時，可將作為蝕刻阻止部之一層氮化矽嵌入一 二氧化矽結合層内。可使用蝕刻阻止材料來改善均勻度、 可複製性及可製造性。 · 表面隨後經歷一活化製程。此活化製程是一種蝕刻製程， 且杈佳是很輕微蝕刻（VSE)製程。vSE名稱係指很輕微蝕刻-的表面之均方根微粗糙度（RMS)在上述範圍中保持近似未* 蝕刻的數值。最佳的移除材料量係取決於材料及移除所使 用的方法而定。典型的移除量係在從埃到數奈米之間變 動亦可此移除更多材料。V s E亦包括打斷經處理表面上 之結合且可在不顯著移除材料的情形下發生。VSE與表面 的籣早修改之差異譬如係在於使表面帶有電荷或是損傷表 面層。根據本發明的方法之第一範例中，VSE製程係在— 指定時間處於一指定功率位準藉由一氣體或混合的氣體 (諸如氧 '氬 '氮、Ch、NH3)電漿製程所組成。電漿製程•籲 的功率及時程將依據用以獲得理想結合能所使用的材料而 改變。範例凊見下文，但一般而言，功率及時程將以實證 方式決定。 * 电聚製私可以不同模式執行。可使用反應性離子钱刻 · (RIE)及電漿模式，以及感應耦合電漿模式（Icp)。亦可使用 飛鑛。RIE及電漿模式之資料及範例請見下文。 VSE製程係經由物理濺鍍及/或化學反應非常輕微地蝕刻 表面’且較佳受到控制而不會劣化結合表面的表面粗糙 OA9n9l082.DOC -13- 叫9408 $。甚至可依據vSE及所使用材料來改善表面粗链度。幾 可對於根據本發明的室溫結合方法採用任何不會過度蝕 刻表面之氣體或氣體混合物。 VSE具有可清理表面及打斷氧化物在晶圓表面上的結合 之作用。因此，VSE製程可顯著地增強表面活化。可藉由 適當的VSE設計在VSE期間利用一所需要的結合物種以終 止於表面上。或者，可在後VSE製程期間採用一用於活化 及以-所需要的終止物種來終止表面之後聰處理。 所需要的物種係較佳進一步對於表面原子層形成一暫時 結合’而有效地終止原子詹，直到可使此表面與一由相同 或另—結合物種所終止的表面合併之-後續時間為止。表 面上的所需要物種當充分緊鄰時較佳係進—步彼此起反 應，故得以藉由經反應的所需_要物種自結合介面產生擴散 或分離來增強處於低溫或室溫的表面之間的化學結合。 後VSE製程較佳包含浸入一含有—選用〖學物:溶液 中，以產生可導致以所需要物種來終止結合表面之表面反 應。較佳緊接在VSE製程之後進行浸^可在執行咖製程 之相同裝置中進行後VSE製程。如果VSE及後VSE製程皆是 乾式亦即電漿、RIE、IC P、濺鍍等或是濕式亦即浸入溶液疋 將最容易達成此作用。後VSE製程亦可能是第二Vse製程。 止製程亦可包括一可移除表面污染物而無SVE之清理製 程。在此例中，一類似於上述後VSE製程之後清理製程隨 後導致一所需要的表面終止作用。 吼 如果藉由清理或VSE製程所活化的表面結合在後續係為 〇A9l\9l〇82D〇C -14- 1339408 重建之夠弱的表面且可在結合之前保#充分㈣以使後續 =一類似表面的結合形成一化學結合，則後VSE或後清理 製程可能需要或可能不需要以所需要的物種來終止表面。 晶圓受到選擇性沖洗然後加以乾燥。兩個晶圓藉由將其 對準（若需要）及合併來形成一結合介面予以結合自發性 結合隨後通常係發生於結合介面的部分位置上並傳播橫越 晶圓。當初始結合開始傳播，—諸如會導致化合結合的聚 合反應等化學反應係發生於當表面充分緊鄰時用來終止表 面之物種之間。將結合能定義為藉由插入—楔件來部份地 解除結合之結合介面上的一個經分離表面之特定表面能 量。反應的副產物隨後自結合介面擴散離開前往晶圓邊緣 或被通常位於周遭材料中的晶圓所吸收。副產物亦可轉換 成擴散離開或被晶圓吸收之其，他副產物。可藉由移除經轉 換物種來增加共價及/或離子性結合的數量，導致結合 進一步增高。 又 結合層的材料較佳具有一開放結構’藉以可容易地移除 聚合反應的副產物。相對結合表面上之結合物種必須能夠 在室溫起反應以形成一強力或化合結合。結合能係 足以當晶圓具有不同熱膨服係數時在與—後續加工或:作 相關的後續熱處理之後幾乎消除晶圓之間的滑移。可藉由 後續加工或操作之後進行插人時晶圓不出現弓起之現^來 明不不具有滑移。 /凰 經結合晶圓較佳係在結合之後儲存在環境或是低溫或室 中一段依據材料及使用物種而定的指定時間長度，以移

〇\9|\9|〇82 DOC -15- 除物種或經轉換物種。通常較佳為24小時。 ‘ 啫存扦間依據所使用的電漿製程類型而定。當使用諸如 ▲ 1聚等特定電襞製程時’可以數分鐘左右更快速地獲得 干’’α合。譬如，緊接在結合之後獲得585毫焦耳/平方公 尺的、合，且在8小時之後觀察到超過800毫焦耳/平方公分# ，藉由Ar電漿來餘刻經沉積的氧化物然後為浸潰。· 在”·。s期間對於結合晶圓的退火可增加結合強度。退火 恤度應低於200。(：且通常可能位於75到1〇〇〇c範圍中。藉由 將經結合晶圓儲存在真空下可能利於從結合表面移除殘留 的氣體，但不一定必須如此。 可以至溫或接近室溫進行所有上述製程。晶圓以足夠強 度結合而得以作出後續加工操作（研磨、拋光、基材移除、 化學蝕刻、微影、遮罩等）。可達成近似5〇〇至2〇〇〇毫焦耳/ 平方公尺或更大的結合能（請見第8圖）。 一範例中’ SiCh沉積在一包含元件之Si晶圓上。由於電 漿系統及空氣中容易取得濕氣，表面在電漿（諸如氬、氧或·馨 CF4)處理之後主要係由Si_〇H基團所終止。電漿處理之後， 晶圓立即浸入諸如氫氧化銨（ΝΗ4〇η)、ΝΗ4ρ^ hf等溶液中 一段諸如10到120秒之間的時間長度。晶圓浸入Νη4〇η溶液* 中之後，根據下列置換反應以Si_NH2基團取代許多Si_0H基， 團： 2Si-OH + 2NH4OH->2Si-NH2+4HOH ...(1) 或者，許多Si-F基團係在一 NH4F4 HF浸入之後終止於 PECVD Si02表面上。 〇 \9!\91082 DOC -16- 1339408 橫越結合表面之經氫結合的Si_NH2 ^ Si_〇H基團或 S!-NH2 : Si-NH2 基團在形成 S 丨 _〇_Si4Si_N_NSi(或 si_NSi) 共價鍵結時可於室溫產生聚合：

Si-NH2+Si-0H->Si-0-Si + NH3 (2)

Si-NH2 + Si-NH2~>Si-N-N-Si+2H2 ---(3) 或者，HF或NHJ浸潰的氧化物表面除了 Si_〇H基團外係 由Si-F基團所終止。因為HF4NH4f溶液強力地蝕刻矽氧化 物，必須將其濃度控制成為適度的低位準，且浸入時間必 須夠短。這是後VSE製程身為第二VSE製程之一項範例。由 於經氫結合的Si-HF或Si-0H基團之聚合反應而形成橫越結 合介面之共價鍵結：

Si-HF + Si-HF->Si-F-F-Si+H2 ---(4)

Si-F+Si-〇H —Si-O-Si+HF ...(5) 第9圖顯示在室溫結合之前浸潰於〇 〇5%hf中的經結合 熱氧化物覆蓋式矽晶圓之氟濃度輪廓。在結合介面清楚地 看到一氟濃度峰值。這提供了可將所需要物種定位在結合 介面上的上述化學製程之證據。 因為反應（2)只在〜500°C的較高溫度具有可逆性，所形成 石夕氧烷結合在較低溫度不應受到NH3攻擊。已知％分子很小 且在氧化物中比水分子擴散更快5 0倍。由於有一受損層存 在具適當厚度亦即數奈米的表面附近，將有利於此層中反 應（2)、（3)、（4)及或（5)中NH3及HF及氫的擴散及溶解以及 化予結合的增強。這三種反應導致Si〇2/Si〇2結合對在一段 儲存時間長度之後於室溫下具有較高的結合能，以讓Nh3 〇Λ9Ι\9|〇82 〇〇c -17- 1339408 或Η 2擴散離開。 在此粑例令，電漿處理可能在結合表面附近之氧化物層 中生成九損或有缺陷的區域。此區延伸數個單層。受損 或有缺陷的區域有助於移除結合副產物。因為副產物可藉 由阻止形成尚強度結合而干擾到結合製程，結合副產物的 有效率移除將可改善結合強度。

材料的許多不同表面可能為平滑狀及/或平面化，然後為 一清理製程，以製備根據本發明之結合。這些材料可被具 有充分平面性、表面平滑性及鈍化包括清理 '及/或嫌、 活化及終止之對接表面加以室溫結合。非晶系及燒結材 料、非平面性積體電路及矽晶圓係為此等材料的範例。單 晶半導體或絕緣表面諸如Si02或^表面等亦可設有所需要 的表面粗糙度、平面性及清潔性。由於表面保持高真空或 超高真空’將可簡化獲得充分無污染及原子重建之表面， 以根據本發明達成強力結合。亦可❹其他半導體或絕緣 體材料諸如InP、GaAs、Sic、藍寶石等。並且，因為PECVD

Si〇2可以低溫沉積在許多類型的材料上，許多不同的材料 組合可根據本發明以室溫結合。亦可沉積其他材料，只要 可對於VSE、表面活化及終止具有適當的製程及化學反應 即可。 如果形成一較厚（〜5奈米）氧化物層，將花費一段長時間 長度來使水分子擴散經過此厚層。另一方面，如果電衆處 理之後留下一薄氧化物層或形成一太窄的缺陷區，則可抵 達石夕表面的水可能並未充分與碎反應且轉換成氫。在兩案 O:\9I\91082 DOC -18- 例中，結合能的增強將受到限制。因此，較佳的氧電漿處 理係在矽表面上留下最小的電漿氧化物厚度（譬如約0丨至 L0奈米）及一合理厚度的缺陷區（譬如約〇丨至〇 3奈米）。 第二實施例中，VSE製程使用濕化學物。譬如，一如同 第一實施例具有一沉積的矽氡化物層之Inp晶圓及一元件 層係結合至一具有一沉積的氧化物層之A1N基材。在hp晶 圓結合表面及A1N晶圓結合表面平滑化及平面化之後，以一 τ準RCA α洛、’谷液來清理兩晶圓。利用1到〇.2%Ηρ濃度 範圍之一稀釋&HF水性溶液來很輕微地蝕刻晶圓。移除大 約零點幾奈米且利用AFM (原子力顯微鏡）測量來判定表面 :/月性不焚劣化。如果沒有去離子水沖洗，將晶圓旋轉乾 燥且以環境空氣在室溫加以結合。所產生的結合能在儲存 於空氣之後已經量測出達到〜700毫焦耳/平方公尺。經結合 的此對在75 t退火之後，獲得丨5〇〇毫焦耳/平方公尺結合 月匕在100 C退火之後，結合能已經量測出達到石夕體塊斷裂 能（約2500毫焦耳/平方公尺）。如果晶圓在hf浸潰之後以去 離子水冲洗，1〇(TC的結合能降低至2〇〇毫焦耳/平方公尺， 亦即約為不沖洗所獲得者的十分之…這顯示偏好用？而非 OH作為一種終止物種。 在結合的第一範例中，使用三时<_>、1至10歐姆·公 分、摻雜硼的矽晶圓》叩(:¥0氧化物沉積在部分矽晶圓上。 為了比較之用’亦研究熱氧化的矽晶圓。PECVD氧化物厚 度在晶圓前側及背側上分別為05微米及0·3微米。氧化物沉 積在晶圓兩側上以盡量減少拋光期間的晶圓弓<，並改呈

0 \9I\9I082.DOC -19- 1339408 平面化。進行-軟拋光以移除約30奈米氧化物並將原來具， 有6不米至最後〜〇· 1 8奈米微粗糙度均方根（RMS)之前 氧化物表面加以平滑化。制—種經修改的心味液來清 潔晶圓表面然後加以旋轉乾燥。 將兩個sa圓裝載至電裝系統中，兩晶圓皆放置在Μ電極· 上且以RIE模式在電漿中處理。為了比較之用，部分晶圓以· 電漿模式處理，其中將晶圓放置在經研磨的電極上。以Μ ‘ SCC/m的標稱流率使用-氧電衆。RF功率為13.56百萬赫兹. 及20至400瓦特（通常為8〇瓦特），且真空程度為⑽毫托耳。籲 覆有氧化物的晶圓係在電焚中處理15秒到5分鐘的時間。铿 電衆處理的石夕晶圓隨後浸潰於一適當溶液令或以去離子水 沖洗然後旋轉乾燥並在空氣中以室溫結合。部分經電衆處 理的晶圓亦在空氣中直接地結合而不沖洗或浸潰。 处 根據下列等式，將-楔件插入介面内來量測裂痕長度藉 以量測結合能： 9

一一咖 i'E7EL 16^(¾+£24) 鲁 E及tw為晶圓-及二的揚氏模數及厚度，⑽插入兩晶圓· 之間導致晶圓自晶圓邊緣分離長度L之一楔件的厚度。 · 第8圖顯示身為經結合電焚處理之覆有氧化物的矽晶圓· 之儲存時間的函數之室溫結合能。此圖顯示對於如圖所示， 四種不同案例所量測之室溫結合能vs々存時間。結果總結 如下.（1)對於經浸潰及結合之RIE電漿處理的氧化物晶 圓’至溫結合能隨著儲存時間而增高並在空氣或低真空中 〜20小時之後達到一穩定數值；rie模式導致比電漿模式

〇\9l\9l〇81〇〇C -20- 1339408 更局的結合能；（3)過短的電聚暴露時間或過低的電聚功率 將提供小或可忽略的結合能增幅；（4)電漿處理後之NH4OH 浸潰顯示出遠比水沖洗更高之結合能增幅；（5)無沖洗或浸 潰之電漿處理後在空氣中的導引結合係顯示一隨著時間經 過幾乎呈固定的結合能。緊接在室溫結合之後的導引結合 的晶圓對之結合能係稍微高於以去離子水沖洗或NH4OH浸 潰之晶圓對。 第9圖顯示具有PECVD氧化物沉積的層之Si及A1N晶圓之 室溫結合。在約1 00小時的儲存時間之後，觀察到超過2000 毫焦耳/平方公尺的結合能。 比較不同的結合材料，身為02電漿處理熱氧化的矽晶圓 對之儲存時間的函數之結合能係類似於具有PECVD氧化物 之晶圓，但室溫結合能的數值略為較低。 在室溫儲存於空氣中〜24小時之後，在RIE模式電漿處理 及NH4OH浸潰覆有PECVD氧化物的晶圓對中達到了高達 〜1 000毫焦耳/平方公尺的結合能。因為一覆有凡德瓦結合 的矽氧化物晶圓對之最大結合能約為200毫焦耳/平方公 尺，大部份結合能係歸因於根據上列等式在室溫於結合介 面上形成共價鍵結所致。 表面係由電漿或RIE模式的諸如根、離子、光子及電子等 能量粒子予以濺鍍蝕刻。譬如，在引發所需要的VSE之條 件下〇2電漿係由反射率光譜術量測出約2A/分鐘的PECVD 氧化物加以濺鍍蝕刻。對於熱氧化物而言，濺鍍蝕刻約為 0.5 A/分鐘。電漿處理之前及之後的氧化物厚度係由反射率 0 \91\9I082 DOC -21 - 1339408 光4·術加以量測並從各晶圓上的98個測量點進行平均。〇: 電漿的蝕刻不但藉由氧化及濺鍍來清潔表面亦打斷氧化物 在晶圓表面上的結合。 然而，經電漿處理的氧化物表面之表面粗糙度不可被蝕 刻製程所劣化。八⑽測量顯示，相較於初始表面粗縫度， 〇2電漿處理氧化物晶圓的尺河3係為〜2 Α且未明顯地改變。 另一方面，如果蝕刻不夠強烈，結合能增強效果亦很小。 藉由在以電漿模式而非RiE模式進行〇2電漿處理時使其他 條件保持不老，氧化物表面的姑刻可以忽略且氧化物厚度 不變。相較於RIE處理的晶圓，最後的室溫結合能只有385 毫焦耳/平方公尺（請見第8圖）。 其2氣體電漿已經顯示出類似效果。利用CF4/〇2RIE在結 合之前自晶圓表面移除〜4奈米的pECVD氧化物。亦利用此 著地增強室溫結合之覆有pECVD氧化物的石夕晶圓之

結合能，且其在充分儲存時間之後超過100毫焦耳/平方公 尺（亦請見第8圖）。 A 亦已經以16 scc/公尺的標稱流率對於vse使用—氬電 衆。RF功率通常在丨3 56百萬赫兹為6〇瓦特且真空程度為 100毫托耳。覆有氣化物的石夕晶圓以RIE模式在電聚中處理 30移到2分鐘的時間。經電漿處理的矽晶圓隨後浸漬至— 4 '合液中，然後旋轉乾燥且在空氣中以室溫結合。 儲存於空氣中8小時之後結合能即以室溫達到〜_毫焦耳、/ 平方公尺。 各日圓匕括組金屬塾12、15及一在表面11、14中與金

Ο \9«\9!082 OOC -22- 1339408 屬結合塾相鄰之非金屬區。金屬結合塾的非平面性及表面 ， 粗糖度可能大於化學結合表面。可使用墊1 2、丨5來將電性 “ 連接佈設至預先製作在晶圓上之個別元件及/或電路。墊較 佳在表面處理之前形成，且較佳在形成墊之後進行vse。 如第1A圖所示’位於個別晶圓上之墊12、15受到對準。第、 1B圖顯示將晶圓放置在一起以接觸個別的墊。第1 c圖中，. 將輕微額外壓力施加至晶圓以使一或兩個半導體晶圓彈性* 變形，導致晶圓上的部分非金屬區之間的接觸。圖中顯示_ 的接觸位置只是範例，接觸可能發生於不同位置上。並且，鲁 接觸可能發生於不只一點。此接觸將引發化學性晶圓至晶 圓的結合，且經結合的結構顯示於第1〇圖。結合接縫丨6在 初始化學結合之後將擴張以產生第丨D圖所示的結合接縫 17。結合強度起初很弱，並隨著結合的傳播而增高，如上 文所述。相對的非金屬區係在室溫或低溫產生化學性結合β 更詳述之，隨著包括金屬結合墊之晶圓表面在室溫產生 接觸，相對晶圓表面之產生接觸的非金屬部分係開始在一春 或夕個接觸點形成一結合，且晶圓之間的吸引性結合力隨 著接觸性化學結合區域增加而增大。如果未出現金屬墊， 晶圓將結合橫越整體晶圓表面。根據本發明，金屬墊的出♦ 現雖然中斷了相對晶圓之間的結合接縫，卻不會抑制住化‘ 學性晶圓至晶圓結合。由於金屬結合墊的可展性及可延 性，非金屬區中化學性晶圓至晶圓的結合所產生之壓力可 能導致一可藉以使金屬墊上的非平面性及/或粗糙區變形 之力1故導致改良的金屬墊平面性及/或粗糖度及金屬墊 〇 \9|\91082 DOC -23- 1339408 之間的親密接觸。化學結合產生的壓力係足以不需施加外. 部壓力來使這些金屬墊彼此親密地接觸。由於對接介面上 ‘ 之金屬原子的擴散或自我擴散，即使在室溫，一強力的金 屬結合仍可形成於親密接觸的金屬墊之間。此擴散被熱力 性驅動以降低表面自由能，對於通常具有高間際擴散， (mter-diffusion)及/或自我擴散係數之金屬則被增強。這些· 高擴散係數是通常大部份取決於擴散期間未被金屬離子動、 作所擾亂之活動的自由電子氣體之内聚能的結果。因此’. 非金屬區中之晶圓至晶圓的化學結合係實行了兩不同晶圓 _ 上之金屬墊之間的電性連接。下文描述用於控管此效果之 幾何性及機械性拘限。 將產生一具有寬度W位於結合墊周圍之未結合區域，其 中排除了兩晶圓的非金屬表面的接觸作用（請見第山圖）。 只要金屬膜的厚度不會過大，兩結合晶圓或晶粒之間隙可 降低而在各金屬墊周圍留下一小的未結合區域。這顯示於 第2A至2C圖中，其中具有金屬墊21的晶圓2〇已經準備就緒-鲁 可結合至具有墊23的晶圓22。一間隙24位於相鄰的墊之 間。金屬墊產生接觸（第2B圖）且晶圓彈性變形以結合於間* 隙24中來形成結合部25 (第2C圖）。請注意第2 A至2C圖的尺♦ 寸未依實際尺度繪製。 · 下文顯示用來計算身為金屬膜厚度、晶圓或晶粒的機械 性質、晶圓或晶粒厚度、結合能的函數之未結合區域寬度 之公式。第2D圖為顯示一未結合區域的寬度w與間隙高度 2h之間關係之圖形。當晶圓的變形遵守揚氏模數£提供的彈 〇 \91\91〇8： D0C -24· 1339408 性常數且晶圓各具有厚度tw時’根據一薄板的小偏向之簡 單理論’可藉由W>2 tw之下列等式粗略地估計未結合區域 的寬度W，其中成為一對的金屬結合墊係在晶圓表面上方 具有2h高度： W=[(2E'tw)/(3r )]'/4hl/2 --(1) 其中E1由E/(l-v2)提供，v為飽森比。 已經建議，隨著減小的h，其情況將鉅幅變化。譬如請見 鬲謝（U. Gijsele)及董（Q.-Y. Tong)在第二屆國際半導體晶圓 結合研討會會議記錄，Electrochemical Soc. Proc. 9；3_；29 p. 3 95 (1993)。如果等式（1)計算出的w導致低於从^“=2。的 數值，且其對應於h<hcrit而且丨/2，則預定合 發生彈性機械不穩定性（elastomechanical instability)，導致 一具有與晶圓厚度t w獨立無關之遠為較小的w之未結合區 域，且其由下式求出： (2) W= kh

其中_左右之無因次常數。經由實驗，如第2〇圖所示 如果h<3〇〇A’ W遠小於等式⑴所預測者。本申請幸的發【 人之其他作品已經顯示’如果金屬結合势2R的間隔… 房，晶圓對可能未彼此結合。然*，當211>頂時金屬； 周圍兩個未結合區域之間的表面將結合且金屬柱將結合 電性連接。 生位於金屬結合對上的 可以下式表示周遭區域結合所產 壓力P : -(3) P = (16E'tw3h)/(3W4)

〇\9|\91082 00C -25- 1339408 合併等式（3)與等式（丨）或（2)，當界>2、時，獲得下式： P = 8 r /3h -..(4) 且當〜<2、時，獲得下式： p = (16E,tw3)/(3kh3) ---(5) 對於使金屬墊具有50〇A高度h且結合能為300毫焦耳/平 方A尺之經結合的石夕晶圓’金属結合整上的壓縮性壓力約 1·6χ1〇8達因/平方公分，亦即16〇大氣壓。因為此壓力對於· 金屬結合已夠高，不需要在結合期間施加任何外部壓力。-當金屬高度h為300 Α或更小時，可滿足w<2tw，且如果假設1 k=l ’金屬對上的壓力為5000大氣壓左右。 本發明第一實施例的一範例中，具有小於3〇〇A厚度及丄 公厘分離距離之5公厘直徑的Au結合墊係沉積在覆有氧化 物的100公厘矽晶圓上。因為Au結合墊形成於氧化物的表面 上，其亦在氧化物的表面上方具有300埃高度。然而，因為 金屬可部份地埋設在氧化物或其他絕緣體中且11為金屬延 伸於晶粒表面上方之高度，h可遠小於實際金屬厚度。已經 丨 發展出一種可相容且同時地清潔及活化金屬及氧化物表面 之室溫結合技術。Au柱在儲存於空氣中一段取決於金屬厚 度及結合能而定的時間長度譬如60小時之後係在環境中‘ 由晶圓位準的室溫結合而不用外部壓力來形成一金屬結· 合。藉由將一楔件插入經結合的介面之間使晶圓對被強迫 分離時’ Au或Au/氧化物層自矽基材剝離，代表所形成之金 屬至金屬的結合係比乳化物表面上的A u塾或<5夕表面上的氧 化物之黏附更強。如上所述，由於對接表面上之金屬原子 O\9l\9i082.DOC -26- 1339408 的間際擴散或自我擴散，一強力的金屬墊可在室溫形成於 親密接觸的金屬墊之間’以降低表面自由能。金屬原子之 間的間際擴散或自我擴散係數隨著溫度呈指數性増加，藉 以縮短儲存時間以達成完全的金屬結合，可在室溫結合之 後進行退火。Au柱之間的金屬結合之較佳退火時間隨著溫 度增高而縮短。對於此案例，1〇(rc偏好採用5小時，15〇它 為1小時，250°C為5分鐘。由於非金屬周遭區域結合所產生 的較高壓力，較薄的金屬在結合時係需要比較厚金屬更低 之溫度。隨著Au厚度（亦即高度）增加，在室溫及升高溫度 下形成金屬結合之時間將變得較長。譬如，當八11墊的厚度h 為600A時，250°C需要5分鐘來形成金屬結合，而h=5〇〇A則 需要1 5分鐘。 在先進積體電路的覆晶接合中，銲球間距約為1000微 米。因此，經結合的金屬柱周圍之一接近丨000微米或更小 的未結合區域寬度對於實際應用來說係夠小。可藉由此方 法獲得比此量顯著更小之未結合區域寬度。譬如，實驗結 果顯示’當h=20〇A時’ W為20微米，且當h=30〇A時，W為 30微米。因為h為在晶粒表面上方延伸之金屬高度，因為金 屬可部份地埋設在氧化物或其他絕緣體中，h可遠小於實際 的金屬厚度，可容易地達成小於2〇〇 A的h。在此例中，金 層势周圍之未結合環寬度可接近為零。上述的金屬墊可由 諸如但不限於濺鍍、蒸鍍、雷射燒蝕、化學氣相沉積、及 熟習該技術者所瞭解的其他技術等製程形成，其中一般將 厚度控制在<100埃的範圍中。 〇'9|\91082 DOC -27- 1339408 第3 A至3C圖為可用以結合兩個不同的經完全處理之晶 粒之根據本發明第二實施例的一製程之示意圖。晶粒在圖 中具有平面性但不平均的層厚度，以顯現出本發明可使用 在並非平均及平面性層厚度之其他案例中。在此製程中， 如第3 A圖所示，一分離的晶粒3 〇 (為了方便說明，只顯示 晶粒30的氧化物層）具有金屬墊3丨。晶粒可為一包括半導體 元件之矽晶圓，且電路具有Si〇2的相對表面，在一CMP操 作之後產生表面32 » 如第3B圖所示，導孔36已經形成及充填有金屬以與金屬 塾31連接’金屬互連件33形成於晶圓3〇上以與導孔％中的 金屬連接，而一層34具有厚度h的Si〇2或其他絕緣材料係形 成於晶圓30上。已經移除具有寬度…之Si〇2層部分35以暴 露出金屬墊35。層34的表面如共同審查中的申請案 〇9/410，G54、G9/5G5,283、G9/532,886號受到處理，包括挺 光或拋光及輕微蝕刻。 ..” 〇 土〜.凡J具有 屬之導孔39、及所形成的互連件4〇。互連件仂具有寬度 及高度tl。已經類似表面32般地處理晶圓37的表面4丨，= 述。從-者至另-者逐—地對準轉觸分離的晶粒及 以產生如第3D圖所示之經結合的結構。藉由下列關係式 ti=t2+ δ , JL W|=w2+ S 2 其h及^㈣係為所使用沉積技術可能具有之最小^ 度而6 2應s亥為對應於2 h = t丨的荦例之9说·, ⑺系例之2W。相較於待紗乂

的兩晶粒上之h = t I，未έ 士人p· B咖庙 、。C 禾σ £域見度w顯著地降低。因此

〇\9I\9I〇82 00C -28- 1339408 在晶圓30及37上的墊之間產生互連。如果兩晶粒上的^小於 臨界厚度hcnt，則不需要層34。 在室溫之兩晶圓的初始接觸期間，金屬墊係對準，且晶 圓表面根據本發明藉由彈性變形而彼此貼附，其前提條件 係為：間隙由於結合晶圓的表面拓樸結構而夠小且結合能 7夠高。根據本發明，導引結合係發生於用以形成鄰接晶 粒上的元件或電路之間的金屬互連件之經接觸材料之間及 晶圓表面之間。結合係開始形成於接觸部上且結合強度增 加，在室溫下形成一金屬結合。 如同第一實施例，包括金屬墊33及4〇之晶圓表面32及41 係接觸，相對晶圓表面32及41之產生接觸的非金屬部分係 開始在接觸點上形成一結合，且結合力隨著接觸結合區域 增大而增鬲。若未出現有金屬墊33及4〇，晶圓將結合橫越 整體晶18表面。根據本發明’金屬塾33及4()的出現雖然中 斷了相對曰曰圓之間的結合接縫但不會抑制住晶圓至晶圓的 結合。取而代之，非金屬區中晶圓至晶圓的接觸產生之壓 力係轉換成一可藉以使金屬墊33及4〇接觸之力量。不需要 外部壓力。 可在％丨兄條件下進行本發明的方法，而不限於高或超高 (UHV)真空條件。因此，本發明的方法為一種低成本、量 產的製k技術。因為導引金屬結合只取決於分子間的引 力’受結合的金屬膜之尺寸根據本發明係為撓性且可縮放 至極小的幾何結構。 為了使半導體元件具有更好的管理及功率產能，偏好採

〇Λ9!\9|〇82 DOC -29- 1339408 用導引金屬結合。根據本發明，導引金屬結合可由遠為吏 小的可縮放式結合墊來取代覆晶接合。更可能採用此金屬 結合來實現新穎的金屬基底元件（半導體-金屬-半導體元 件）。譬如請見島孝（丁· Shimatsu)，摩勒瑪（R.H. Mollema)， 蒙斯瑪（D. Monsma) ’ 凱姆（E.G. Keim)及羅德（J.C. Lodder) 的 IEEE Tran. Magnet. 33’ 3495 (1997)。 並且，此製程可與VLSI相比較。可在晶圓受到完全加工 時進行導引金屬至金屬的結合。因為幾乎所有金屬皆具有 比石夕或矽氧化物顯著更高的熱膨脹係數，本發明之導引金 屬至金屬的結合亦利用室溫結合來盡量降低熱膨脹差異之 影響。 本發明可局部地結合或結合橫越一完整晶圓表面區域。 本發明雖然不限於下列範例但结合了異質性表面，故使金 屬/金屬、氧化物/氧化物、半導體/半導體、半導體/氧化物、 及/或金屬/氧化物區可在室溫結合於兩晶圓之間。 本發明提供許多優點。譬如’其他種用於晶圓結合及將 組成的電接觸部予以電性互連t方法係'需要纟晶圓結合之 後將經結合的基材加以薄化、導孔蝕刻及金屬沉積。本發 明不再需要這些結合後的製程步驟來形成電性互連。此方 式之優點係包括免除了晶粒薄化所造成之機械性損傷。並 且’糟由免除深導孔蝕刻’可避免階梯覆蓋的問題且可使 電連接部縮放至較小尺寸，導致具有較小足跡之電性互連 及經結合晶圓之間降低的電性寄生4方法與其他標準半 導體製程相容且與VLSI相容。

〇 \9|\9 丨 082 DOC -30- 1339408 因此’本發明係於3-D SOC (三維系統單晶片）製造相容。 在經結合晶粒之間使用插塞之互連件或金屬墊的此種垂直 金屬結合係可顯著地簡化SOC製程並改善SOC速度-功率效 能°本發明之導引金屬至金屬結合係可縮放且可施用至多 晶粒堆疊的SOC ^ 除了產生形成金屬至金屬連接所需要的力量之外，本發 -明瞭解從一元件到另一元件的電性互連係需要低電阻。根 、 據本發明，藉由金屬結合金屬墊的無氧化物或接近無氧化· 物表面將有利於低電阻的金屬結合。譬如，可由紫外光/臭 氧及氮電漿來清理Au表面而無氧化物留在表面上。 本發明的另一實施例中’結合金屬墊的表面（譬如由諸如 A1或Cu等金屬製成）係塗覆有抗氧化金屬’諸如金（Au)或鉑 (Pt)層等。因為Au及Pt皆為惰性金屬，表面上將不形成氧化 物。為了確保Au及Pt與主金屬之間具有最少量的氧化物， 較佳緊接在結合製程之前’採用濺鍍清理及蒸鍍沉積。

在本發明第一實施例之一修改例中，一薄的金屬覆塗層 可形成於金屬墊上且如上述般地結合。譬如，一 A1塾上之 一層薄到50A的Au層係在室溫產生成功的金屬墊結合。因 此，可使用諸如Au等金屬作為一結合層，故幾乎能夠藉由 本發明的程序在室溫下對於導引結合使用所有的金屬。當 一絕緣體層沉積在一經完全處理的晶圓上且接觸開口形成 於金屬塾上然後進行一大於接觸窗口深度之1 〇〇人厚度的金 屬沉積時’金屬墊此時在氧化物層上方只延伸1 〇〇人，塾可 彼此分離一極小距離，譬如2 〇微米。 〇 \9I\9|〇82 00C -31 - 除了 Au或Pt外，本發明已經使用鈀（pd)作為一覆塗層。 Μ具有良好的抗氧化性。Μ在Pd上具有很高的表面擴散 導致即使室溫下仍具有顯著的pdf量運送，特別是已 知糟由非金屬晶圓表面區的結合施加至金屬結合墊上之接 觸壓力尤然。兩個Pd結合層之間如果存在的原生氧化物將 機械式分散’故可藉由兩個經接觸金屬結合塾 面的Pd完全地覆蓋。 本發明第-實施例之另一修改例中，一uv/臭氧清理係使 金I结合塾的表面在紫外光下暴露於高臭氧濃度以移除碳 氫=合物污染物。金屬結合塾的表面上殘留之碳氫化合物 會劣化金屬結合，且成為結合介面之間形成氣泡之長晶位 址，導致接觸表面之間的渗氣。 實驗已經顯示UV/臭氧處理可防止介面氣泡的形成。石夕曰 圓的-HF浸潰將導致大部份由H終止之斥水性表面。斥水 性矽晶圓以4.77克/立方公尺的臭氧濃度連同來自兩個235 瓦特uv燈的1 850Α及2450Αυν轄照在室溫處㈣分鐘然 後進行第二H F浸潰及結合。經結合的H F浸潰斥水性石夕晶圓 對在從30(TC到70(TC以各種溫度及15小時退火時不會產生 介面氣泡，代表自晶圓表面有效地移除了碳氫化合物。 對於Au及Pt，在結合之前使用uv/臭氧清理而在金屬表面 上不形成金屬氧化物係為適當的方式。對於可由臭氧氧化 之其他金屬，金屬上之一薄層的Au可防止氧化，或者可譬 如藉由在結合前浸入NH4〇H中來移除氧化物。此外，根據 本發明，利用惰性氣體的電漿處理譬如一在電漿室中只使 O.\9!\9l082.D〇C -32- 1339408 用諸如氮及氬等惰性氣體之反應性離子敍刻模式(RiE)的 電漿處理’將可在室溫清理金屬表面並增強金屬/金屬及氧 化物/¾化物結合部兩者之結合能。並且，本發明已經發 現，可使用m從諸如AdPt等金屬表面移除污染物。 已經描述許多種表面製備處理及金屬/金屬及氧化物/氧 化物及半導體/半導體的範例，根據本發明，可使用其他表 面及i備&序’其中在接觸之前充分地清理對應的金屬、 絕緣體及半導體表面’以免抑制室溫結合之形成。在細呆 護或Au結合之案例中，本發明所發展出的製程係與金屬及 二氧化石夕相容。在氧化物表面的CMP及表面平面化及平滑 化之後，金屬結合墊如上述形成於結合晶圓上，一經修改 的 RCA i (HA : h2〇2 : NH4〇H = 5 : : 〇 25) ' uv/臭氧區， 且電聚處理清理了金屬及氧化物表面而不會粗化結合表 面。一至溫標準29% NH4〇H浸潰係移除金屬表面上如果存 在的粒子及氧化物，而不劣化二氧化矽表面。在旋轉乾燥 及室溫結合及儲存之後，強力共價鍵結及金屬結合自發地 分別形成於氧化物層與金屬表面之間的結合間際面上。除 了第1 A至1 D圖所示接近平面性的結合結構之外，其他結構 亦可使用本發明的原理。譬如，第二實施例顯示於第4八至 4C圖中，其中包括金屬導孔互連件之晶圓係結合至一較小 晶粒。第4A圖描繪一包括金屬互連件5丨之基材5〇的放大 圖。第4A圖中，金屬互連件嵌入一二氧化矽層“中，諸如 一 PECVD氧化物、熱氧化物或旋覆玻璃等。互連件μ在層 方L伸至如則所述的而度。第4A圖亦顯示具有金属接 〇\9|\91082 D〇C -33- 1339408 觸部54及二氧化矽層55之較小的晶粒53 ^ - 在一絕緣層58形成於一諸如二氧化石夕等材料的兩晶粒上， 之後，利用一標準導孔蝕刻及金厲充填、然後化學機械式 拋光及表面處理來製備用於結合之層58。第牦圖描繪—對 具有往復的金屬結合墊56及57之相對晶圓。第牝圖顯示這· 兩相對基材之接觸及後續結合’而形成結合部59。 ， 此處，如前所述，非金屬區的結合係產生形成橫越晶粒· 之金屬至金屬互連所需要的力量。如第4C圖所示，氧化物. 層的結合產生了金屬結合塾56及57之導引金屬至金屬接觸籲 所需要的力量。如第4D圖所示，可製備複數個晶粒53且將 其結合至晶粒60。 在本發明第一及第二實施例的金屬至金屬導引結合中， 在晶粒表面上方延伸之結合金屬膜的厚度較佳為薄形以盡 置減小金屬柱周圍的未結合環區域。並且，結合金屬塾的 厚度可以縮放，且可製作及結合與VLSI相容尺寸的金屬柱 或塾。當金屬膜厚度低於-特；t數值時，未結合環區域的 寬度係顯著地降低，故藉由金屬柱的間隔可以在金屬結合 墊之間使用小的間隔（譬如< 1 〇微米）。 本發明的第三實施例可使金屬高度在非金屬表面上方顯 著地增加及/或在接近金屬的非結合區域中顯著地降低，同 時在分開的晶圓上所形成之金屬部分之間維持一可接受的 電性連接。此實施例中，用於形成電性接觸之金屬材料附 近的材料變形係設計成為導因於來自非金屬部分的晶圓至 S曰圓化學結合之金屬表面上的壓力。此變形可在結合製程 〇 \9l\9J〇82 OOC •34- 1339408 几成之後導致施加至金屬之較小壓力，但具有在金屬部分 之間形成一可接受的電性連接之適當壓力。此變形可顯著 地降低或消除金屬表面鄰近處之間隙。 可形成電性接觸之金屬材料附近之可變形材料之目的係 為.可讓非金屬表面的化學結合產生足夠的壓力以使金屬 材料充分地凹入其各別表面内，故可顯著地降低或消除金 屬表面鄰近處的間隙。一般而言，可變形材料包含非金屬 部分，因為晶圓至晶圓化學結合所產生之壓力通常係約為 典型金屬變形所需要的壓力之10,000分之一或1%的1%。藉 由金屬凹入其各別表面内，可在凹入之後使非金屬表面上 方之金屬表面的啟始高度顯著地更高。這顯著地增加了製 備用於結合的晶圓所需要之金屬表面的公差，且隨後增加 了實施例的可製造性。變形亦顯著地降低或消除金屬周圍 之非結合區，故得以顯著地增加可在一給定區域中製作之 連接數i ’且提高經結合及互連部分之結合強度。

藉由如第5A圖所示將一非金屬區包括在金屬表面底下而 能夠變形。-具有-基材55之晶粒係包括-形成於一層51 上之金屬墊50’且其結合至另_元件上的一對應層。藉由 ‘準光微& '㈣及沉積技術’將充填有—諸如低K介電材 料等可麵非金屬材料之區53形成於層如。層”及區^ 升^成於層54上。可將任何數量的層形成於基材“上。並且， 區53可大幅加大或者層52可由低K材料形成，如第5B圖所 示。 區53亦可為_ 包含真空或諸如空氣等壓縮性氣體之空

〇 \9!\9|〇82 OOC -35- 1339408 隙’或者其可為一種具有夠低壓縮性可藉由結合所產生的 壓力讓金屬變形至區内之可壓縮非氣態固體材料。可利用 與化合物半導體積體電路製造所常見的金屬性空氣橋接部 相似之方式來形成空隙。此製造具有一項如下述的範例： 1)在一平面性、非金屬表面中㈣-凹部，2)以—諸如光阻 專可移除材料來充填凹部’使得可移除材料位於凹部中但 不位於凹部外。譬如可藉由習知的光阻旋塗來達成此作 用，導致凹部中具有一比凹部外更厚之光阻，然後光阻的 毯覆（未圖案化）蝕刻量係足以移除凹部外的材料但不足以 移除凹部中的材料，3)將—橫過凹部但未完全覆蓋住凹部 之金屬特性予以圖案化’留下凹部的一暴露部分，及q藉 由近接凹部的暴露部分來移除凹部中的移除材料。—可壓 縮性非氣態固體材料的範例係為半導體製造所使用之一種 低κ介電質。此區的深度通常可接近或大於非金屬表面上方 之金屬的所需要高度。可供第5A圖的晶粒結合之另一晶粒 亦可具有一區，諸如位於一結合至墊50的金屬墊下方一對 應位置中之區53。這顯示於第5C圖中，請注意第5C圖為示 意圖而未顯示實際尺度。此處，墊5〇及56由層51及57結合 參 所產生之壓縮力所結合。第5C圖的上晶粒係包括—基材 61 ’其具有形成於空隙上方之墊56或層58中的低κ材料區 59。層58形成於層59上。並且，上晶粒可具有許多層。 匕貫她例中’當晶圓結合時’金屬表面產生接觸且在化 于結合製程期間對於彼此發生變形。變形可減緩結合製程 所轭加的部分壓力，但仍有充分壓力以使金屬表面維持接

O:\9I\9I082 OOC -36- 1339408 觸且在兩分開晶圓上的兩金屬表面之間維持_可接受的最 小接觸阻力。隨著金屬變形至金屬底下的區内，結合表面 得以接觸一很靠近或緊鄰金屬之側向環帶，導致非金屬表 面之間的最大結合面積。因此，可由本發明形成一與金厲 接觸部相鄰之1至10微米或更小的最小化學非結合區。 將可變形區设計成為具有一最小寬度，以盡量加大可能 的電性互連數量。可變形區的寬度主要取決於金属厚度及 非金屬表面上方的金屬高度而定。這些參數大致由下列關 係式決定。 應力_(2/3)*(金屬的揚氏模數）（1/丨·金屬的鮑森比）*(表面 上方的金屬南度/區的一半寬度）2 及 壓力-應力*4*金屬厚度*表面上方的金屬高度/(區的一半 寬度）2 其中壓力係為結合製程所產生者。這些關係式可參考„薄 膜技術手冊，|，Maissel and Glang，1983 Reissue，ρρ ι2·24。 •鲁 #如’對於約〇 · 1微米的金屬厚度及區上方之約〇丨微米金 屬冋度’結合期間產生的壓力係大致足以使金屬變形至區 内（假設可忽略區的可壓縮性）。請注意如果金屬不可變形，· 則此〇. 1微米的金屬高度將導致金屬周圍之約1公厘的未結· 合％Τ或環寬度。因此由於非金屬表面上方的金屬高度需 要較少控制，故顯著地增加可製造性。並且，非結合區域 係顯著地減小，故可顯著地增加可產生之金屬至金屬接觸 數置且導致化學結合能的增高。如果無法忽略掉區的可壓

〇\〇I\9I082 OOC -37- 1339408 縮性，則需依此降低金屬的厚度及/或需依此降低非金屬表 . 面上方的金屬南度及/或需依此增加區的寬度。請注意所需 . 增加之區的寬度百分比數值係小於所需增加之非金屬表面. 上方的金屬高度或金屬厚度之百分比數值。 本發明的第四實施例係藉由仰賴一低溫後結合迴銲退火. 來進乂放桑々第一、第一及第三實施例所描述之金屬接觸- 部附近的機械性設計拘限，以在經化學結合的晶圓之間形* 成可靠的電性互連。參照第6人至0及7八至（：圖提供此實施例. 的述。 第6Α圖顯示具有平面性表面之基材6〇及61。凹部“及^ 为別形成於基材60及61中，而金屬墊64及65分別形成於凹 部62及63中。平面性表面如前所述適合化學結合。構成墊 64及65之金屬或金屬組合可以低溫迴銲。此金屬的範例係 為以160度C融化溫度迴銲之麵，此金屬組合為以22〇度匚共 晶浴化溫度迴銲之96·5q/c)的錫及3 5%的銀。 在製備第6A圖中的表面以供導引化學結合及將表面放置，鲁 起之後 化學結合形成於平面性表面之間。相較於 實施例1及2，在金屬接觸部鄰近處因為接觸部凹入故不具 有間隙，但尚未作出可靠的電性互連。 《 在已經形成第6Β圖的化學結合之後，藉由從兩晶圓部份* 充填有金屬的凹部來形成一空隙66。此空隙不會阻礙晶圓 表面的5併及形成與第一及第二實施例中的金屬接觸部相 似之一化學結合。因此實現了 一可盡量加大結合能之最大 ’。口面積。在已經形成此高結合能化學結合之後，一低溫

0\9U91082.DOC -38- 迴銲退火係使凹部中的全s 屬迴銲而導致來自相對晶圓之金 -起產生濕潤並導致具有高可靠度之經互連的金屬結 構。藉由迴銲來形成部分67以連接塾64及㈣由具有高 尺寸比的凹部之毛細田jR , '乍用及4如晶圓在退火期間產生轉動 之重力之組合來輔助此迴銲。

,第五實鈀例中’類似於第四實施例’ 一個第6 A圖的表面 仏具有以金屬平台取代之金屬凹π，使得一晶圓上的平面 ί·生表面上之金平台的高度小於其他晶圓上的平面性表面 以下之金屬凹部的深度，如第7Α圖所示。基材7〇及7丨具有 各別的金屬墊72及73。墊72形成於凹部74中。在此例中， 如第7Β圖所示，在構成—化學結合的平面性表面放置成為 產生接觸之後，金屬表面一般不會碰觸。製備基材乃及乃 的表面以供導引化學結合，且如同上述範例將表面放置在 一起，且在平面性表面之間形成一化學結合（第川圖）。迴 銲之後，以類似第6C圖的方式將兩不同晶圓上的金屬濕潤 在一起’形成部分75，而產生第7C圖。 因此，本發明提供許多優點且不同於先前的低溫晶圓結 合技術。本發明之金屬至金屬的導引結合為自發性且在室 溫下不需要外力。藉由結合製程本身而非外力來產生金屬 至金屬結合所需要施加至金屬柱上的壓力。本發明之金屬 至金屬的導引結合在環境條件下進行且實現下列作用··晶 圓級或晶粒尺寸的結合，室溫形成之強力的金屬Au_au、

Cu-Cu或金層至金属結合，且可藉由一〜5〇A Au層覆蓋住金 眉來在室溫形成Au與Cu以外的金屬之強力金屬結合。因 〇 \9IV9I〇82 OOC -39- 1339408 此’可達成金屬/金屬、氧化物/氧化物及金屬/氧化物之同 u 時結合。本發明的金屬至金屬導引結合與標準VLSI加工相 · 容因此是一種具有可製造性的技術。本發明的金屬至金屬 導引結合係與覆蓋有二氧化矽、矽或氮化矽之材料結合相 容。 . 非金屬區緊鄰金屬結合墊之導引結合係有利於本發明的“ 金屬至金屬導引結合。如前所述’這些區中藉由導引結合· 在相對的金屬結合墊上產生合力。根據本發明，非金屬區. 的導引結合係在空氣中共價結合了覆有二氧化石夕或其他絕鲁 緣體的晶圓。可使用其他材料，譬如亦可在結合之前浸潰 至一氨溶液中之含氟氧化物表面層。更一般而言，具有一 可由OH、ΝΗ或FH基團所終止的開放結構表面之任何材料 及多孔低k材料在室溫接觸時將可形成一共價鍵結。 根據本發明’可以純粹或摻雜狀態來使用諸如沉積、熱 或化學氧化及旋塗玻璃等任何方法形成之二氧化矽。… 本發明的應用係包括但不限於3_D s〇c、微墊封裝、低成馨 本及高效能的覆晶接合更換、晶圓尺度封裝、熱管理及獨· 特的元件結搆諸如金屬基底元件等經加工積體電路之垂直· 整合。 . 本發明可旎鑒於上述原理而具有許多修改及變異。因Λ 此’可瞭解在申請專利範圍的範脅内，可以本文具體描述 以外的其他方式來施行本發明。 【圖式簡單說明】 可參照圖式及詳細描述更完整地瞭解本發明及其許多附

〇\9|\91082DOC -40- 1339408 屬優點，其中： w 第1A圖為一對具有經對準的金屬結合墊之未結合的基材 ， 之示意圖； 第丨B圖為一對具有接觸的經對準金屬結合墊之未結合的 基材之示意圖； 第1 C圖為根據本發明之一對經接觸的基材之示意圖，且· 其在一遠離金屬結合墊之非金屬區中受到結合； 第1D圖為根據本發明之一對接觸的基材之示意圖，其結·# 合橫越非金屬區但金屬結合墊鄰近處之一小型未結合環區 域除外； 第2Α至2C圖為顯示具有多個結合塾之結合基材的示意 園， 第2D圖為根據本發明顯現如圖所示身為用於分隔半導體 晶粒的金屬墊厚度2h之函數之一未結合環區域寬度w的圖 示； 第3 A圖為半導體晶粒或晶圓在表面平面化後之示意圖； | 第3B圖為半導體晶粒或晶圓之示意圖，其中形成並平面 化第二金屬層而在金屬墊上具有開啟的接觸窗口； * 第3C圖為具有一第二金屬層之第二半導體晶粒或晶圓的 、 示意圖； _ 第3D圖為根據本發明的兩晶粒或晶圓之一經對準的金屬 結合之示意圖； 第4A圖為一基材的一部分之示意圖’其顯示在—氧化物 塗層中嵌入的金屬墊； 〇\91\9I082D〇C -41 - 1339408 B圖為根據本發明一對具有往復的金屬結合塾之未結 合的基枒夕-立m 土何之不意圖； 第4 c圖為根據本發明之一對未結合的基材之示意圖，其 顯不藉由非金屬區接觸及結合時產生的力量所接觸之往復 的金屬結合塾； 第4D圖為一對結合至一較大基材之較小基材的示意圖； 第5A圖為在金屬墊下方具有一可變形材料或空隙之本發 明的—實施例之示意圖； 第5B圖為在金屬墊下方具有一可變形材料之本發明的一 實施例之示意圖； 第5C圖為如第5八圖所示結合在一起的兩元件之示意圖； 第6八圖為在非金屬表面的導引晶圓結合之前具有暴露於 元件上的表面之可迴銲金屬材料之本發明的一實施例之 示意圖； 第6B圖為具有在非金屬表面的導引晶圓結合之後被密封 的可迴銲金屬材料之本發明的一實施例之示意圖； 第6C圖為具有在非金屬表面的導引晶圓結合密封住可迴 銲金屬之後迴銲的可迴銲金屬之本發明的一實施例之示意 圖； 第7A圖為在非金屬表面的導引晶圓結合之前具有暴露於 兩元件上的表面之可迴銲金屬材料之本發明的一實施例之 不意圖， 第7B圖為具有在非金屬表面的導引晶圓結合之後被密封 的可迴銲金屬材料之本發明的一實施例之示意圖； 〇 \9J\9!082 OOC -42- 1339408 晶圓結合密封住可迴 明的一實施例之示意 第7C圖為具有在非金屬表面的導引 銲金屬之後迴銲的可迴銲金屬之本發 圖； 第8及9圖為室溫结合能vs儲存 ㈤仔日寻間之圖形 【圖式代表符號說明】 2h 間隙南度 晶圓 表面 金屬墊 結合接縫 晶圓 墊 間隙 結合部 晶粒 晶圓表面 金屬互連件 層 Si02層部分 導孔 第一晶圓 互連件 基材 一乳化砂層 10, 13 11, 14, 32 12, 15, 21，31，44, 64, 65, 72, 73 16, 17 20, 22 23, 38 24 25 30, 53 32, 41 33, 51 34 35 36, 39 37 40 50, 55, 60, 61，70, 71 52 O:\9I\9I082 DOC -43- 1339408 54 金屬接觸部 56, 57 金屬結合墊 58 絕緣層 59 低K材料區 62, 63, 74 凹部 66 空隙 67 部分 75 部分 h 金屬高度 hcri t 臨界厚度 P 壓力 11 面度 t2 厚度 tw 晶圓厚度 W, W 1 , w2 寬度 r 結合能 〇 \9I\9I082 DOC -44 -

Claims (1)

1339408 第093102781號專利申諳 中文申請專利範圍替換本(99年8月)拾、申請專利範圍： 種結合晶圓之方法，包含： 々製備一具有第一複數個金屬墊之第一基材及一與該 第—基材上的金屬墊緊鄰之第一非金屬結合區； 製備—具有第二複數個金屬墊之第二基材及一與該 第二基材上的金屬墊緊鄰之第二非金屬結合區； 使來自該等第一複數個金屬墊之至少一墊不使用焊 料而直接接觸到來自該等第二複數個金屬塾之至少一 墊； 使該第一非金屬結合區直接地接觸該第二非金屬社 合區；及 m 使該第一非金屬結合區以非黏劑 非金屬結合區。 的方式結合該第 2. 如申請專利範圍第1項之方法，包含： 將該等第一複數個金屬墊的至少 在該第一基材上之非金屬結合區的 上表面； 一墊形成為具有一 一表面上方延伸之 =:基材上之非金屬結合區的一表面上方= 3. 4. 如申請專利範圍第1項之方法，叾中該接觸步驟 該第一組金屬墊結合該第二組金屬墊。 如申請專利範圍第1項之方法，包含： 使該第-及第二基材的至少—者彈性變形。 包含使 9I082-990809.doc 5. 如申請專利範圍第1項之方法，包含： 在遠第一基材上形成該非金屬結合區之後將金屬墊 沉積在該第一基材及該第二基材上。 6. 如申明專利圍第5項之方法，其中該沉積包含沉積 鉑、金、鈀及其合金之至少_者。 7. 如申請專利範圍第1項之方法，包含： 形成具有比金屬結合墊之間分離距離顯著地更小的 一厚度之該等第一及第二複數個金屬結合墊。 8. 如申請專利範圍第1項之方法，包含： 分別在該等第一及第二非金屬區的一表面上方將該 等第一及第二複數個金屬結合墊形成至一小於1000 A 之厚度。 9·如申請專利範圍第1項之方法，包含： 在該第一基材上形成一第一結合層以覆蓋該等第— 複數個金屬墊； 在该等第一複數個墊的選定者上方於該第一結合層 中形成一開口； 在該第二基材上形成一第二結合層； 在該結合層上形成該等第二複數個墊，該等第二複數 個金屬墊對應於該第一結合層中的開口；及 使该等第一及第二結合層直接地接觸。 10.如申請專利範圍第！項之方法，包含： 移除一形成於該等第一及第二複數個金屬墊的至少 一者上之氧化物層。 91082-990809.doc 1339408 π. 12. 13. 14. 如申請專利範圍第1項之方法，包含： - 使該等第一及第二基材暴露於一氧電漿；及 從該等金屬墊移除一氧化物層。 如申請專利範圍第1項之方法，其中： 該第一基材的製備係包含形成複數個第三基材，其各 小於該第二基材且各具有至少一第三金屬結合墊； 該至少一塾的接觸係包含使各該等第三基材的一第 三金屬墊接觸該等第二複數個金屬墊之一者； 邊直接接觸係包含使各該等第三基材的一第三非金 φ 屬區接觸該第二基材的非金屬區；及 該結合係包含將該等第三非金屬區結合至該第二非 金屬區。 如申請專利範圍第1項之方法，其中該第一基材的製備 及該第二基材的製備各包含： 形成一二氧化石夕層； 將該二氧化矽層圖案化； 在該二氧化石夕層中形成導孔孔洞；& 鲁 在該等導孔孔洞中形成一金屬結構。 如申請專利範圍第1項之方法，包含： 在該第一基材上形成一第一氧化物層； 形成在該第一氧化物層的一表面上方延伸之該等第 一複數個金屬墊； 在该第二基材上形成一第二氧化物層；及 开成在5亥第二氧化物層的一表面下方凹入之該等第 91082-990809.doc -^339408 二複數個金屬墊； 結合ί玄荨第一及第二金屬結構。 15,如申請專利範圍第1項之方法，包含： 製備複數個第-基材，其各具有至少一第一金屬塾及 一與該第一基材上的第一金屬墊緊鄰之第一非金屬结 合區’各該等第-基材具有—比該第二基材的—平面= 尺寸更小之平面性尺寸；

使來自該等第一複數個金屬墊各者的該至少一第一 金屬塾接觸该等第二複數個金屬塾的至少一者； 使該等複數個第一基材各者的第一非金屬結合區直 接地接觸至該第二非金屬結合區的至少—部分；及 使該等第-#金屬、结合區的各者结合至該第二非金 屬結合區。 16.如申請專利範圍第丨項之方法，包含： 使孩等第一及第二基材的至少一者彈性變形，以在該 等第一及第二基材之間產生至少一接觸點； 在該接觸點引發一結合；及 ★使該結合在該等第—及第二基材之間擴張橫越該等 第一及第二非金屬區的一顯著部分。 17. 如申請專利範圍第丨項之方法包含： 在該等第-複數個墊的至少一者下方形成一空隙。 18. 如申請專利範圍第17項之方法包含： 在4空隙下方的—層材料中形成該空隙。 19. 如申請專利範圍第17項之方法包含： 91082-990809.doc 1339408 使》玄墊下方的-材料變形以延伸至該空隙内。 20. 如申請專利範圍第丨項之方法，包含： 利用一緊鄰該至少—势而酉己置之空隙來降低該等第 -及第二複數個墊的至少一者周圍之一未結合面積。 21. 如申請專利範圍第丨項之方法，包含： 將一可變形材料配置於該等第—複數㈣的至少一 者下方。 22. 如申請專利範圍第21項之方法，包含： 藉由降低該至少一墊下古认 广i 登下方的一區域令之該低K材料的 厚度來使該塾下方的可變形材料變形。 23. 如申請專利範圍第丨項之方法包含： 將一可變形的低K材料配置 直於荨第一複數個墊的至 少一者下方。 24. 如申請專利範圍第23項之方法包含： 使該等第一複數個墊的至 形。 者下方之低Κ材料變 25. 如申請專利範圍第23項之方法其中： 少一塾下方 該墊下方的低κ材料之變形係包含在1 的一區域中降低該低κ材料的厚度。^ 26. 如申請專利範圍第1項之方法，包含： 利用一緊鄰該至少一塾而阶罢认 m ^ 配置的可變形材料來降低 该專第一及第二複數個墊的至 面積。 者周圍之-未結合 2 7 _ —種結合晶圓之方法，包含： 91082-990809.doc Βθ9408- 在一第一基材上形成第一複數個金屬墊，該第一基材 具有與該等第一複數個金屬墊緊鄰之各別複數個第一 非金屬結合區且該等第一複數個塾的一上表面形成於 δ亥等第一非金屬結合區的各別表面下方； 在一第二基材上形成第二複數個金屬墊，該第二基材 具有與該等第二複數個金屬墊緊鄰之各別複數個第二 非金屬結合區；

使該等第一非金屬結合區直接地接觸各別的該等第 二非金屬結合區； 將該等第一非金屬結合區結合至該等各別的第二非 金屬結合區；及 加熱該等第一及第二複數個金屬墊以將該等第一複 數個金屬塾連接至各別的該等第二複數個金屬塾以形 成一對連接的墊。 沈如申請專利範圍第27項之方法，其中該加熱係包含使形

成該連接的對之各別的各對該等第一及第二複數個金 屬墊之至少一者迴銲。 29.如申請專利範圍第27項之方 ，、Τ寺第二複數個的 塾的一上表面形成於該等第二非金屬 汗复屬結合區的各別表 面下方。 其中該加熱係包含使形 等第一及第二複數個金 其中該等第二複數個的 30. 如申請專利範圍第29項之方法， 成該連接的對之各別的各對該 屬墊之至少一者迴銲。 31. 如申請專利範圍第27項之方法， 91082-990809.doc 32. 塾的一上表面形成於該等第二非金屬結合區的各別表 面上方。 如申請專利範圍第31項之方法，其中該加熱係包含使形 成該連接的對之各別的各對該等第一及第二複數個金 屬墊之至少一者迴銲。 33. 如申請專利範圍第31項之方法，其中： 该等第二複數個墊的上表面在該等第二非金屬結合 表面的各別表面上方延伸一第一距離； 該等第—複數個墊的上表面在該等第一非金屬結合 區的各別表面下方延伸一第二距離；及 該第一距離小於該第二距離。 34. 一種經結合結構，包含： 第基材’其具有在該第一基材的一第一表面上方 延伸之第一複數個金屬墊； 一第一非金屬區，其定位在緊鄰該等第一複數個金屬 塾之該第一表面中； 一第二基材’其具有在該第二基材的一第二表面上方 延伸之第二複數個金屬墊； 一第二非金屬區’其定位在緊鄰該等第二複數個金屬 墊之該第二表面中； "玄等第一複數個金屬墊分別直接地接觸該等第二複 數個金屬塾；及 該第一非金屬區係藉由該第一基材及該第二基材的 至^ 一者之彈性變形而非熔合的方式接觸且直接地結 91082-990809.doc -1339408 合至該第二非金屬區， 其中該第-及第二非金屬區包含一非勒劑材料。 3 5.如申請專利範圍第34項之結構，包含： 該等第一及第二複數個金屬墊的至 y —者連接至一 元件。 36.如申請專利範圍第35項之結構，包含： 該等第一及第二複數個金屬墊各且 对艾*合异有比相鄰的該等

金屬墊之間分離距離顯著更小之厚度。 3 7.如申請專利範圍第3 6項之結構，豆中士 ^ τ 5亥厚度小於1000 Α 〇 3 8.如申凊專利範圍第3 7項之結構，其中： 該等第一及第二非金屬區的至少—者包含_二氧化 石夕層。 39. 如申請專利範圍第38項之結構，其中該二氧切層已經 暴露於一氧電襞。 40. 如申請專利範圍第38項之結構，包含： 該二氧化矽層中之經金屬化的導孔孔洞。 4 1.如申明專利範圍第4〇項之結構，其中該等經金屬化的導 孔孔洞包含： 一突起的金屬墊，其形成於該第一基材及該第二基材 的一者上；及 凹入的金屬墊，其形成於不具有該突起的金屬結合 墊之該第一基材及該第二基材的另一者上。 42.如申請專職圍第34項之結構，其中該第-基材及該第 91082-990809.doc -8- —基材的至少一者包括一積體電路。 43. 44. 45. 46. 47. 48. 49. 50. 51. 如申請專利範圍第34項之結構，包含： έ亥等第一及第二基材的至少一者彈性變形。 如申請專利範圍第34項之結構，包含： —空隙形成於該等第一複數個墊的至少一者下方。 如申請專利範圍第3 4項之結構，包含： —空隙形成於該空隙下方的一層材料中。 如申請專利範圍第34項之結構，包含： °玄塾下方的一材料變形以延伸至該空隙内。 如申請專利範圍第34項之結構，包含： —可變形材料配置於該等第一複數個金屬墊的至少 —者下方。 如申請專利範圍第47項之結構，包含： 忒可變形材料在該至少一墊下方具有一降低厚度之 區域。 如申凊專利範圍第3 4項之結構，包含： 一可變形的低Κ材料配置於該等第一複數個金屬墊的 至少一者下方。 如申凊專利範圍第49項之結構，包含： 該低Κ材料在該等第一複數個墊的至少一者下方之〆 區域中變形。 如申請專利範圍第49項之結構，其中： 該低Κ材料在該至少一墊下方具有一降低厚度之區 域。 91082-990809.doc -9· 于339408 52. —種經結合結構，包含： 第一複數個金屬墊，其配置於一第〜基材上； 第非金屬區，其定位在緊鄰該等第一複數個金屬 塾之該第—表面的一第一表面中，言玄等第一複數個金属 整的一上表面位於該第一基材下方； 第二複數個金屬墊，其配置於一第二基材上； 一第二非金屬區，其定位在緊鄰該等第二複數個金屬 墊之該第二表面中； 該等第一複數個金屬墊的一部分分別直接地接觸各 別的該等第二複數個金屬墊；及 s玄第一非金屬區係接觸且直接地結合至該第—基材 及泫第一基材的至少一者之該第二非金屬區。 53. 如申請專利範圍第52項之結構，其中該部分包含—迴銲 部分。 54·如申請專利範圍第52項之結構，包含： 該等第二複数個金屬墊具有一延伸於該第二基材的 一表面上方之上表面。 55‘如申請專利範圍第54項之結構，其中： 該等第一複數個金屬墊的上表面位於該第_表面下 方之一第一距離； 該等第二複數個金屬墊的上表面在該第二基材的— 表面上方延伸一第二距離；及 該第一距離大於該第二距離。 56‘如申請專利範圍第52項之結構，其中： 91082-990809.doc -10- 1339408 該等第二複數個金屬墊具有— 一表面下方之上表面。 延伸於該第二基材的 57. 如申請專利範圍第52項之結構，包含 該第一基材包含其中配置有 之凹入部。 該等第一複數個金屬整 58. 59. 如申請專利範圍第57項之結構，包含： 該第二基材包含其中配置有該等第二複數個金屬墊 之凹入部，該等第二複數個金屬墊的一上表面位於該第 一基材的一表面下方。 如申請專利範圍第52項之結構，包含： s玄第二基材包含其中配置有該等第二複數個金屬塾 之凹入部’該等第二複數個金屬墊的—上表面位於該第 二基材的一表面下方。 91082-990809.doc -11 -