CN108431947B - 在玻璃中的嵌入式金属结构 - Google Patents

在玻璃中的嵌入式金属结构 Download PDF

Info

Publication number
CN108431947B
CN108431947B CN201680075846.9A CN201680075846A CN108431947B CN 108431947 B CN108431947 B CN 108431947B CN 201680075846 A CN201680075846 A CN 201680075846A CN 108431947 B CN108431947 B CN 108431947B
Authority
CN
China
Prior art keywords
wafer
glass
embedded metal
insulating layer
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680075846.9A
Other languages
English (en)
Other versions
CN108431947A (zh
Inventor
J·K·戴
D·A·卢本
M·S·莎德林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Medtronic Inc
Original Assignee
Medtronic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Medtronic Inc filed Critical Medtronic Inc
Publication of CN108431947A publication Critical patent/CN108431947A/zh
Application granted granted Critical
Publication of CN108431947B publication Critical patent/CN108431947B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

提供了具有在玻璃中的嵌入式金属结构的设备。该设备包括第一晶片、至少一个导电迹线、平面化的绝缘层和第二晶片。第一晶片具有填充有导电材料的至少一个第一晶片通孔。在第一晶片上形成该至少一个导电迹线。该至少一个导电迹线与填充有导电材料的该至少一个第一晶片通孔接触。在第一晶片和至少一个导电迹线之上形成平面化的绝缘层。平面化的绝缘层进一步具有至少一个绝缘层通孔，其提供通向该至少一个导电迹线的一部分的路径。第二晶片被接合到平面化的绝缘层。

Description

在玻璃中的嵌入式金属结构
背景技术
植入式医疗设备的设计提出了许多挑战。例如，植入式医疗设备的尺寸必须足够小以适合在人体中的指定区域内。此外，设备越小，设备将越容易被身体所容忍，并且不会干扰身体的功能。进一步地，医疗设备的壳体(封装)需要提供气密密封以将设备的内部电路与患者的体液分隔开。另外，用于制造设备壳体的材料需要是生物稳定的。也就是说，当暴露于体液时，材料应具有最小溶解速率，以防止植入式医疗设备的导电迹线和其他特征在植入式医疗设备的预期寿命周期结束之前暴露于体液。
由于以上陈述的原因和以下陈述的其他原因，在阅读和理解本说明书后对于本领域中的技术人员来说将变得显而易见的是：在本领域中需要一种在玻璃中的嵌入式金属结构，其可用于设备中，该设备提供期望的壳体厚度并且在一些实施例中提供有效的气密密封并且是生物稳定的。
发明内容
当前系统的上述问题由本发明的实施例解决，并将通过阅读与学习以下的说明书而将被理解。以下的概述通过示例的方式而非限制的方式做出。以下的概述仅被提供来帮助读者理解本发明的方面中的一些。
在一个实施例中，提供了具有在玻璃中的嵌入式金属结构的设备。该设备包括第一晶片、至少一个导电迹线、平面化的绝缘层和第二晶片。第一晶片具有填充有导电材料的至少一个第一晶片通孔。在第一晶片的表面上形成该至少一个导电迹线。该至少一个导电迹线与填充有导电材料的该至少一个第一晶片通孔接触。在第一晶片和至少一个导电迹线之上形成平面化的绝缘层。平面化的绝缘层进一步具有至少一个绝缘层通孔，其提供通向该至少一个导电迹线的一部分的路径。第二晶片被接合到平面化的绝缘层。
在另一个实施例中，提供了形成设备的在玻璃中的金属结构的方法。该方法包括在第一晶片上形成至少一个导电迹线。随后在第一晶片和该至少一个导电迹线之上形成绝缘层。绝缘层随后被平面化。至少一个通孔被蚀刻穿过绝缘层到达该至少一个导电迹线。随后在绝缘层中的该至少一个通孔中形成至少一个导电接触层。随后将第二晶片接合到绝缘层。
在又另一个实施例中，提供了形成设备的在玻璃中的金属结构的方法。该方法包括在第一晶片上形成至少一个导电迹线。随后在第一晶片和该至少一个导电迹线之上形成二氧化硅层。二氧化硅层随后被平面化。随后通孔被蚀刻穿过二氧化硅层到达该至少一个导电迹线。随后形成导电接触层以填充二氧化硅层中的通孔。随后将第二晶片接合到二氧化硅层。
附图说明
当根据详细说明与以下附图考虑时，本发明可以更加容易理解并且其进一步的优点与用途将会更加显而易见，其中：
图1是本发明的一个实施例的具有在玻璃中的嵌入式金属结构的设备的一部分的横截面侧视图；
图2A是本发明的一个实施例的第一晶片的横截面侧视图；
图2B是本发明的一个实施例的第二晶片的横截面侧视图；
图2C是本发明的一个实施例的第三晶片的横截面侧视图；
图3是本发明的一个实施例的工艺流程图；
图4A是在一个实施例中在图1的具有在玻璃中的嵌入式金属结构的设备的形成中的具有填充有导电材料的通孔的第一晶片的横截面图；
图4B1是在一个实施例中在图1的具有在玻璃中的嵌入式金属结构的设备的形成中的在其上形成有导电迹线的第一晶片的横截面图；
图4B2是在替代实施例中的在其沟槽中形成有导电迹线的第一晶片的横截面图；
图4C1是在一个实施例中在图1的具有在玻璃中的嵌入式金属结构的设备的形成中的在其上形成有绝缘层的第一晶片的横截面图；
图4C2是在替代实施例中的在其上形成有绝缘子层的第一晶片的横截面图；
图4D是在实施例中在图1的具有在玻璃中的嵌入式金属结构的设备的形成中的在平面化之后的绝缘层的横截面图；
图4E是在实施例中在图1的具有在玻璃中的嵌入式金属结构的设备的形成中的具有被蚀刻通向导电迹线的路径的绝缘层的横截面图；
图4F是在实施例中在图1的具有在玻璃中的嵌入式金属结构的设备的形成中的填充有导电接触层的通向导电迹线的路径的横截面图；
图4G1是在实施例中在图1的具有在玻璃中的嵌入式金属结构的设备的形成中的经由绝缘层被接合到第一晶片的第二晶片的横截面图；
图4G2是替代实施例的横截面图，其中在第二晶片被接合到第一晶片之后形成导电接触层。在本发明的该实施例中，导电接触层沿着第二晶片的表面的一部分延伸；
图4H是在本发明的实施例中的被接合到第二晶片的第三临时晶片的横截面图；
图5是具有在玻璃中的嵌入式金属结构的植入式医疗设备的局部横截面图，其包括形成在本发明的一个实施例的植入式医疗设备的封装中的天线系统。
根据惯例，所描述的各种特征并未按比例绘制，而是被绘制来强调与本发明相关的具体特征。贯穿附图与文本，附图标记指代相同的元件。
具体实施方式
在以下的详细描述中，参考形成本文一部分的附图，并且其中通过图示的方式示出了可以实践本发明的具体实施例。这些实施例被充分详细地描述以使得本领域技术人员能够实践本发明，并且应当理解的是，可以使用其他实施例，并且可以在不背离本发明的精神与范围的情况下进行改变。因此，以下的详细描述不应被认为是限制意义上的，而且本发明的范围仅由权利要求及其等效方案来限定。
本发明的实施例提供了方法和结构，其包括可用于设备(诸如，但不限于植入式医疗设备)中的在玻璃中的嵌入式金属结构。如本文中所描述的，在玻璃中的嵌入式金属结构的一个益处在于其为封装(壳体)提供了相对厚的壁。这提高了暴露于体液的封装的预期寿命。此外，该设计允许设备的元件形成在封装本身的壁内。能够将元件包括在封装或壳体的壁内减小了设备的整体尺寸。在一些实施例中，使用具有与光学传感器兼容的透明属性的材料。图1示出了实施例的具有在玻璃中的嵌入式金属结构100的设备的局部视图。在该示例实施例中，具有在玻璃中的嵌入式金属结构100的设备包括第一晶片102(或衬底102)。玻璃晶片材料的示例包括但不限于熔融硅石、无定形硅石、硼硅酸盐玻璃(BSG)、蓝宝石和石英。该第一晶片102包括填充有导电材料104(诸如，但不限于铜、铜玻璃复合材料、银、银填充环氧树脂和银填充玻璃)的通孔。具有在玻璃中的嵌入式金属结构100的设备进一步包括形成在第一晶片102的表面上的导电迹线106。在一个实施例中，在第一晶片102的表面中的沟道(或沟槽)中形成导电迹线。可以通过蚀刻、激光烧蚀、机械加工、喷砂处理或类似的工艺形成第一晶片102中的沟道或沟槽。该方法允许并入较厚的导体106而不增加绝缘层108的厚度。沉积在沟槽中的导体可以被电镀、被印刷或以其他方式被形成，其中导体的顶表面大致与102的顶表面共面。可以在晶片102的表面上方填充凹槽，并且随后平面化该凹槽以实现此目的，或者可以充分地控制导体的厚度以匹配凹槽的深度。导电迹线106与第一晶片102的通孔中的导电材料104接触。用于导电迹线106中的材料的示例包括但不限于氮化钛、钛、铌、钽、铂、铱及其合金。在玻璃中的嵌入式结构100进一步包括绝缘层108。在一个实施例中，绝缘层108是在第一晶片102和导电迹线106之上形成的二氧化硅(SiO2或SILOX)层108。用于形成绝缘层108的材料的另一个示例是氮化硅。因此，本发明不限于二氧化硅的绝缘层108。绝缘层108通过化学机械抛光或其他合适的方法被平面化。去除导电迹线106上方的绝缘层108的一部分并且形成导电接触层110。在一个示例实施例中，导电接触层110是氮化钛层。随后将第二晶片112接合到绝缘层108之上。第二晶片112包括在导电接触层110之上的未填充开口111，以提供通向导电接触层110的通路。下面详细提供在玻璃中的嵌入式结构100的形成的进一步讨论。在玻璃中的嵌入式结构100提供了气密密封并且是生物稳定的结构。
图2A至图2C示出了形成具有在玻璃中的嵌入式金属结构100的设备所需的基础部件。在一个实施例中，基础部件102、112和114是化学机械抛光(CMP)硼硅酸盐玻璃(BSG)。图2A示出了包括填充有Cu 104的通孔的第一晶片102。在示例实施例中，第一晶片102的厚度是大约300μm。然而，第一晶片102可以使用在25至1,000μm范围中的典型厚度。此外，在非典型应用中，构想超出针对第一晶片102所提供的范围的厚度。在图2B中示出了第二晶片112。第二晶片112包括未填充通孔113。第二晶片112的示例厚度是200μm。然而，第二晶片112可以使用在25至1,000μm范围中的典型厚度。此外，在非典型应用中，构想超出针对第二晶片112所提供的范围的厚度。图2C示出了第三晶片114。实施例中的第三晶片114是在具有在玻璃中的嵌入式金属结构100的设备的进一步处理期间所使用的临时保护晶片。在实施例中，第三晶片114被接合在第二晶片112之上。在图4H中示出该实施例。第三晶片114的示例厚度是200μm。然而，任何厚度可被用于第三晶片114，其为第二晶片112和导电接触层110提供足够的保护。
根据图3的工艺流程图300和形成图示4A至4H来讨论具有第三临时晶片114的在玻璃中的嵌入式结构100的形成。该工艺从具有填充有导电材料104的通孔的第一晶片102开始，如图4A中所示。如以上所讨论的，在一个实施例中，第一晶片102是CMP BSG，其中导电材料104是Cu。该工艺通过在第一晶片102上形成导电迹线106来继续(302)。在一个实施例中，这由Ti金属化形成。金属化是在晶片表面上沉积薄金属膜的工艺。金属化工艺通过本领域已知的方法完成，包括利用化学气相沉积(CVD)或物理气相沉积(PVD)来沉积薄金属膜，并且随后图案化该薄金属膜以形成导电迹线106。在图4B1中示出了在第一晶片102的表面上形成的导电迹线106。在替代实施例中，如以上所描述的，导电迹线106形成在沟槽中。在该替代实施例中，导电迹线106’沉积在沟槽中。导电迹线106’可以被电镀、被印刷或以其他方式被形成，其中导电迹线106’的顶表面大致与102的顶表面共面。可以在晶片102的表面上方填充凹槽，并且随后平面化该凹槽以实现此目的，或者可以充分地控制导体的厚度以匹配凹槽的深度。一旦形成导电迹线106，就形成绝缘层108。在一个实施例中，绝缘层108是由CVD形成的二氧化硅层108(304)。在另一个实施例中，绝缘层108可被沉积为旋涂玻璃。图4C1中示出了形成的二氧化硅层108的图示。在替代实施例中，绝缘层108由多个子层108a、108b和108c制成，如图4C2所示。在一个示例实施例中，子层108a是二氧化硅层，子层108b是氮化硅层，且子层108c是二氧化硅层。在形成绝缘层108之后，将其平面化(306)。平面化是使表面平滑的工艺，其可以通过化学力、机械力或两者来完成。在平面化工艺中，去除足够量的材料以消除下面的迹线和结构的形貌，并且允许绝缘层108和下面讨论的第二晶片112之间的接合。此外，要去除的绝缘层的厚度取决于迹线106的厚度和绝缘层的沉积方法。典型地去除绝缘体108的厚度大致等于迹线106的厚度。在一个示例实施例中，在平面化期间抛光掉
Figure BDA0001704553170000061
至
Figure BDA0001704553170000062
在另一个示例实施例中，去除0.5至2μm。图4D中示出了被平面化的二氧化硅层108的图示。
一旦二氧化硅层被平面化，就在绝缘层108中蚀刻通向导电迹线106的通孔(路径)109(308)，以打开通向导电迹线106(电极)的路径。图4E中示出了被蚀刻的绝缘层108的图示。虽然在图4E中仅示出了一个导电迹线106，但是预期可以在设备中使用任何数量的导电迹线，并且取决于应用可以使用任何数量的被蚀刻的通孔。本领域已知的蚀刻技术可用于蚀刻二氧化硅层108中的通孔。一旦打开了通向导电迹线106的路径109，就在二氧化硅层108的通孔109中形成导电接触层(在实施例中为氮化钛层)(310)。可用于导电接触层的其他类型的材料包括但不限于钛、铌、铂和钽。在一个实施例中，导电接触层的形成是利用剥离工艺(liftoff process)完成的。在示例剥离工艺中，将正性光致抗蚀剂旋涂在晶片上并且使用标准光刻技术将其图案化。随后将氮化钛沉积在晶片表面的顶部上。随后将设备浸入合适的溶剂中，同时经受超声波搅拌。这溶解了光致抗蚀剂并且剥离了沉积在光致抗蚀剂之上的氮化钛区域，同时将氮化钛留在通过图案化先前已经去除了光致抗蚀剂的区域中。接触金属化还可通过标准光刻和蚀刻方法被沉积并且随后被图案化。在图4F中示出了形成在二氧化硅层108的通孔109中的导电接触层110的示例。一旦在二氧化硅层108的通孔109中形成氮化钛，就将第二晶片112接合到SILOX层108(312)。第二晶片112的未填充通孔111(或开口)与氮化钛层110对齐。在一个实施例中，使用熔融接合将第二晶片112接合到绝缘层108(其是在第一晶片102的顶部上)。在将第二晶片112熔融接合到绝缘层108中，第二晶片112的表面被定位成与平面化的绝缘层108接触。随后设备通常被加热到600度以上。图4G1中示出了第二晶片112被接合到氮化钛层的示例。在替代实施例中，在第二晶片112已经被接合到绝缘层108之后，沉积并且图案化导电接触层110’(接触垫)。这在图4G2中示出。在该实施例中，导电接触层110’在第二晶片112的表面的一部分之上延伸。
在一个实施例中，将可选的临时覆盖晶片(第三晶片)114接合到第二晶片112(314)。可将晶片接合在选定的区域中以便于后续通过切割或其他方法进行分离。进一步地，在一个实施例中，激光接合被用于将第三晶片114接合到第二晶片112。示出了第三晶片114覆盖第二晶片112的未填充通孔(开口)111。图4H中示出了这一情形的示例。激光接合在界面处加热物质，导致材料在其中相互扩散，从而在冷却时创建接合。在实施例中，采用用于利用电磁辐射和中间层将衬底材料接合在一起的技术来接合在本申请中描述的层。在共同转让的美国专利No.8,796,189中找到这些技术的示例，在此通过引用被并入。所描述的激光接合工艺使用中间层将两个衬底熔融在一起。通常在这个工艺中，抛光和清洁要被接合的衬底。在被抛光衬底中的一个上沉积中间层，而另一个衬底的另一个被抛光表面被定位在中间层的另一侧上，使得中间层夹在要被接合的衬底的被抛光表面之间。随后电磁辐射被引导通过衬底中的一个到达中间层。这导致中间层加热并且在衬底之间形成增强的接合。可选的第三晶片114用于在后续处理期间暂时覆盖并且保护接触垫110。在医疗设备示例中，将在处理之后移除临时第三晶片114，以将接触垫110暴露于患者的身体。
具有在玻璃中的嵌入式金属结构100的上述设备具有许多应用。具有在玻璃中的嵌入式金属结构100的设备的密封和生物稳定构造使其成为用于植入式医疗设备的理想选择。此外，如以上所讨论的，该构造的益处提供了具有在导电迹线之上的相对厚的覆盖物的结构。例如，以上描述的金属迹线106之上的覆盖物将大于25μm。植入式医疗设备(IMD)中所使用的许多绝缘体材料将以每年小于1微米的速率溶解。因此，覆盖导电迹线的覆盖物的增加的厚度将延长IMD的寿命。图5中示出了实现在玻璃中的嵌入式金属结构100的IMD的示例。在该示例中，植入式医疗设备包括使用以上描述的技术形成在设备的壳体中的天线结构。将天线结构放置在壳体中减小了IMD的尺寸，同时覆盖物的厚度的增加提高了IMD的预期寿命。该示例设备包括第一晶片102中的金属填充通孔204到是天线结构的一部分的金属填充沟道206。盖晶片(第四晶片)220具有形成的设备腔室222。如以上所描述的，使用硅层238以激光接合工艺接合第一晶片102和第四晶片220。在金属填充通孔204和设备腔室222之间形成互连金属层224、226和228。在一个实施例中，层224是铝层，层226是钛层，并且层228是镍－钒/金层。使用本领域已知的标准表面安装或者芯片工艺和线工艺，可将有源和无源电气组件和设备(诸如，但不限于设备控制器232)附连并且电连接到互连金属层224、226和228。例如，焊球230a、230b、230c和230d被图示为在设备控制器232和互连层228之间提供电连接。此外，电池234被定位在设备腔室222内。经由通常被指定为236的电连接将电池234连接到互连金属层224、226和228。
虽然在本文中已经示出和描述了具体实施例，但是这些本领域中的普通技术人员将理解，旨在实现相同目的的任何布置可替代所示的具体实施例。本申请旨在覆盖发明的任何调整或变型。因此，本发明显然旨在仅由权利要求及其等同方案限制。

Claims (13)

1.一种具有在玻璃中的嵌入式金属结构的设备，其包括：
第一晶片，所述第一晶片具有填充有导电材料的至少一个第一晶片通孔以及在所述第一晶片的表面中的至少一个沟槽；
至少一个导电迹线，所述至少一个导电迹线形成在所述第一晶片的所述至少一个沟槽中，所述至少一个导电迹线与填充有所述导电材料的所述至少一个第一晶片通孔接触；
平面化的绝缘层，所述平面化的绝缘层形成在所述第一晶片和至少一个导电迹线之上，所述平面化的绝缘层进一步具有至少一个绝缘层通孔，所述至少一个绝缘层通孔提供通向所述至少一个导电迹线的一部分的路径；以及
第二晶片，所述第二晶片被接合到所述平面化的绝缘层。
2.如权利要求1所述的具有在玻璃中的嵌入式金属结构的设备，进一步包括：
至少一个导电接触层，所述至少一个导电接触层在所述至少一个绝缘层通孔的至少一部分内，所述至少一个导电接触层与所述至少一个导电迹线接触；以及
所述第二晶片具有通向所述至少一个导电接触层的至少一个第二晶片开口。
3.如权利要求2所述的具有在玻璃中的嵌入式金属结构的设备，其特征在于，所述第二晶片的所述至少一个第二晶片开口是与所述至少一个导电接触层对齐的至少一个非填充通孔。
4.如权利要求2所述的具有在玻璃中的嵌入式金属结构的设备，其特征在于，所述至少一个导电接触层是来自由钛、氮化钛、铌和钽组成的组中的至少一层。
5.如权利要求1所述的具有在玻璃中的嵌入式金属结构的设备，其特征在于，所述第二晶片被熔融接合到所述平面化的绝缘层。
6.如权利要求1所述的具有在玻璃中的嵌入式金属结构的设备，其特征在于，进一步包括：
在所述第一晶片中的至少一个天线结构，所述天线结构包括在所述第一晶片中的金属填充沟道，所述金属填充沟道与填充有导电材料的附加第一晶片通孔接触。
7.如权利要求1-6中任一项所述的具有在玻璃中的嵌入式金属结构的设备，其特征在于，所述第一晶片和所述第二晶片由来自包括硅石、硼硅酸盐玻璃、蓝宝石和石英的组中的至少一种制成。
8.如权利要求1-6中任一项所述的具有在玻璃中的嵌入式金属结构的设备，其特征在于，所述至少一个导电迹线是来自由氮化钛、钛、铌、钽、铂、铱、氮化钛合金、钛合金、铌合金、钽合金、铂合金、铱合金组成的组中的至少一种，并且填充所述至少一个第一晶片通孔的所述导电材料是来自由铜、钨、铜玻璃复合材料、铂玻璃复合材料、银、银填充环氧树脂和银填充玻璃组成的组中的至少一种。
9.如权利要求1-6中任一项所述的具有在玻璃中的嵌入式金属结构的设备，其特征在于，所述平面化的绝缘层是至少一层二氧化硅。
10.如权利要求1-6中任一项所述的具有在玻璃中的嵌入式金属结构的设备，其特征在于，所述平面化的绝缘层由多个二氧化硅和氮化硅的子层组成。
11.如权利要求1-6中任一项所述的具有在玻璃中的嵌入式金属结构的设备，其特征在于，所述在玻璃中的嵌入式金属结构是植入式医疗设备的封装的一部分。
12.如权利要求1-6中任一项所述的具有在玻璃中的嵌入式金属结构的设备，其特征在于，所述第二晶片具有大于25μm的厚度。
13.如权利要求1-6中任一项所述的具有在玻璃中的嵌入式金属结构的设备，其特征在于，所述至少一个导电迹线至少部分地被定位在所述第一晶片的所述表面中的所述至少一个沟槽内。
CN201680075846.9A 2015-11-23 2016-11-17 在玻璃中的嵌入式金属结构 Active CN108431947B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/949,277 US9832867B2 (en) 2015-11-23 2015-11-23 Embedded metallic structures in glass
US14/949,277 2015-11-23
PCT/US2016/062445 WO2017091432A1 (en) 2015-11-23 2016-11-17 Embedded metallic structures in glass

Publications (2)

Publication Number Publication Date
CN108431947A CN108431947A (zh) 2018-08-21
CN108431947B true CN108431947B (zh) 2022-06-24

Family

ID=57485922

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680075846.9A Active CN108431947B (zh) 2015-11-23 2016-11-17 在玻璃中的嵌入式金属结构

Country Status (4)

Country Link
US (1) US9832867B2 (zh)
EP (1) EP3381050B1 (zh)
CN (1) CN108431947B (zh)
WO (1) WO2017091432A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190322572A1 (en) 2016-11-18 2019-10-24 Samtec Inc. Filling materials and methods of filling through holes of a substrate
US11896835B2 (en) * 2017-10-25 2024-02-13 Cochlear Limited Electrical shielding in implantable medical devices
US11107703B2 (en) * 2019-07-12 2021-08-31 Neuralink Corp. Monolithic, biocompatible feedthrough for hermetically sealed electronics and methods of manufacture
US20230339796A1 (en) * 2020-09-02 2023-10-26 Corning Incorporated Glass packages and methods of manufacture
US20220216171A1 (en) * 2021-01-06 2022-07-07 Huawei Technologies Co., Ltd. Chip package structure, preparation method, and electronic device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101167187A (zh) * 2003-07-31 2008-04-23 摩托罗拉公司 具有沟槽隔离的晶片级密封微器件及其制造方法
TWI339408B (en) * 2003-02-07 2011-03-21 Ziptronix Inc Room temperature metal direct bonding

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4394712A (en) * 1981-03-18 1983-07-19 General Electric Company Alignment-enhancing feed-through conductors for stackable silicon-on-sapphire wafers
US5750926A (en) 1995-08-16 1998-05-12 Alfred E. Mann Foundation For Scientific Research Hermetically sealed electrical feedthrough for use with implantable electronic devices
US5861019A (en) 1997-07-25 1999-01-19 Medtronic Inc. Implantable medical device microstrip telemetry antenna
US6984571B1 (en) * 1999-10-01 2006-01-10 Ziptronix, Inc. Three dimensional device integration method and integrated device
US6908565B2 (en) * 2002-12-24 2005-06-21 Intel Corporation Etch thinning techniques for wafer-to-wafer vertical stacks
US20040126993A1 (en) * 2002-12-30 2004-07-01 Chan Kevin K. Low temperature fusion bonding with high surface energy using a wet chemical treatment
KR100537892B1 (ko) * 2003-08-26 2005-12-21 삼성전자주식회사 칩 스택 패키지와 그 제조 방법
US7122891B2 (en) 2003-12-23 2006-10-17 Intel Corporation Ceramic embedded wireless antenna
US7119745B2 (en) 2004-06-30 2006-10-10 International Business Machines Corporation Apparatus and method for constructing and packaging printed antenna devices
JP4843611B2 (ja) 2004-10-01 2011-12-21 デ，ロシェモント，エル．，ピエール セラミックアンテナモジュール及びその製造方法
GB0510873D0 (en) * 2005-05-27 2005-07-06 Univ Heriot Watt Laser assisted bonding of surfaces
KR20090130612A (ko) * 2008-06-16 2009-12-24 삼성전기주식회사 웨이퍼 레벨 패키지 및 그 제조방법
US20100109966A1 (en) 2008-10-31 2010-05-06 Mateychuk Duane N Multi-Layer Miniature Antenna For Implantable Medical Devices and Method for Forming the Same
US8983618B2 (en) 2008-10-31 2015-03-17 Medtronic, Inc. Co-fired multi-layer antenna for implantable medical devices and method for forming the same
US8626310B2 (en) 2008-12-31 2014-01-07 Medtronic, Inc. External RF telemetry module for implantable medical devices
US8278749B2 (en) 2009-01-30 2012-10-02 Infineon Technologies Ag Integrated antennas in wafer level package
KR101585217B1 (ko) * 2009-10-30 2016-01-14 삼성전자주식회사 재배선 구조를 갖는 반도체 소자와 그것을 포함하는 반도체 패키지, 패키지 적층 구조, 반도체 모듈, 전자 회로 기판, 및 전자 시스템과 그 제조 방법들
CN102130025B (zh) * 2009-11-16 2015-03-11 三星电子株式会社 晶片及其处理方法和制造半导体装置的方法
EP2564417B1 (en) * 2010-04-28 2022-04-27 Medtronic, Inc. Hermetic wafer-to-wafer bonding with electrical interconnection
US8620449B2 (en) 2010-06-30 2013-12-31 Medtronic, Inc. Implantable medical device antenna
US8481406B2 (en) * 2010-07-15 2013-07-09 Soitec Methods of forming bonded semiconductor structures
CN103154803A (zh) 2010-07-26 2013-06-12 伊兰扎公司 气密密封的植入式眼科器械以及制造该器械的方法
US8451618B2 (en) 2010-10-28 2013-05-28 Infineon Technologies Ag Integrated antennas in wafer level package
KR101208241B1 (ko) 2011-07-12 2012-12-04 삼성전기주식회사 반도체 패키지
US8796189B2 (en) 2011-10-14 2014-08-05 Chevron U.S.A. Inc. Gear lubricant
US9142517B2 (en) * 2012-06-05 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid bonding mechanisms for semiconductor wafers
US11213690B2 (en) * 2012-06-15 2022-01-04 Medtronic, Inc. Wafer level packages of high voltage units for implantable medical devices
US9275933B2 (en) * 2012-06-19 2016-03-01 United Microelectronics Corp. Semiconductor device
US9577314B2 (en) 2012-09-12 2017-02-21 International Business Machines Corporation Hybrid on-chip and package antenna
US8917210B2 (en) 2012-11-27 2014-12-23 International Business Machines Corporation Package structures to improve on-chip antenna performance
US10464836B2 (en) 2013-10-10 2019-11-05 Medtronic, Inc. Hermetic conductive feedthroughs for a semiconductor wafer
CN104752322A (zh) * 2013-12-27 2015-07-01 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法
CN104752239B (zh) * 2013-12-31 2019-07-23 中芯国际集成电路制造(上海)有限公司 一种半导体器件、制备方法及封装方法
CN104900543B (zh) * 2014-03-06 2018-02-06 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI339408B (en) * 2003-02-07 2011-03-21 Ziptronix Inc Room temperature metal direct bonding
CN101167187A (zh) * 2003-07-31 2008-04-23 摩托罗拉公司 具有沟槽隔离的晶片级密封微器件及其制造方法

Also Published As

Publication number Publication date
EP3381050B1 (en) 2022-08-24
US9832867B2 (en) 2017-11-28
CN108431947A (zh) 2018-08-21
US20170150600A1 (en) 2017-05-25
EP3381050A1 (en) 2018-10-03
WO2017091432A1 (en) 2017-06-01

Similar Documents

Publication Publication Date Title
CN108431947B (zh) 在玻璃中的嵌入式金属结构
TWI622144B (zh) 指紋感測器裝置及其製造方法
US8389331B2 (en) Apparatus for restricting moisture ingress
US7898074B2 (en) Electronic devices including flexible electrical circuits and related methods
US10811389B2 (en) Semiconductor package for thermal dissipation
US7022609B2 (en) Manufacturing method of a semiconductor substrate provided with a through hole electrode
US6548891B2 (en) Semiconductor device and production process thereof
US7892972B2 (en) Methods for fabricating and filling conductive vias and conductive vias so formed
CN110137151A (zh) 半导体器件和制造方法
CN101771012B (zh) 半导体装置及其制造方法
US9862593B2 (en) MEMS-CMOS device that minimizes outgassing and methods of manufacture
JP2009181981A (ja) 半導体装置の製造方法および半導体装置
TW201023331A (en) Semiconductor device and method for forming the same
JP2004273563A (ja) 基板の製造方法及び基板
JP2007036060A (ja) 半導体装置及びその製造方法
TW201444006A (zh) 金屬凸塊結構
JP4601686B2 (ja) 半導体装置および半導体装置の製造方法
TW201201342A (en) Semiconductor device and method for manufacturing the same
KR20170041627A (ko) 반도체 장치의 제조 방법
EP1199744A1 (en) Microcap wafer-level package
TW200950007A (en) Fabrication of compact semiconductor packages
KR101392133B1 (ko) 서로 다른 젖음성을 갖는 영역들을 구비하는 캐리어 기판, 이를 사용한 소자 기판 처리 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant