JP6636534B2 - フォトレジスト表面および金属表面処理の同時親水化：方法、システム、および製品 - Google Patents

フォトレジスト表面および金属表面処理の同時親水化：方法、システム、および製品 Download PDF

Info

Publication number
JP6636534B2
JP6636534B2 JP2017544843A JP2017544843A JP6636534B2 JP 6636534 B2 JP6636534 B2 JP 6636534B2 JP 2017544843 A JP2017544843 A JP 2017544843A JP 2017544843 A JP2017544843 A JP 2017544843A JP 6636534 B2 JP6636534 B2 JP 6636534B2
Authority
JP
Japan
Prior art keywords
photoresist material
recess
wafer
photoresist
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017544843A
Other languages
English (en)
Other versions
JP2018503266A (ja
Inventor
エリック シュルツ
エリック シュルツ
Original Assignee
オントス イクイップメント システムズ インコーポレイテッド
オントス イクイップメント システムズ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by オントス イクイップメント システムズ インコーポレイテッド, オントス イクイップメント システムズ インコーポレイテッド filed Critical オントス イクイップメント システムズ インコーポレイテッド
Publication of JP2018503266A publication Critical patent/JP2018503266A/ja
Application granted granted Critical
Publication of JP6636534B2 publication Critical patent/JP6636534B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/34—Pretreatment of metallic surfaces to be electroplated
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Drying Of Semiconductors (AREA)

Description

発明の詳細な説明
［相互参照］
本出願は、参照により本明細書に組み込まれる米国特許出願第６２／０７８，５９８号の優先権を主張する。
［背景］
本出願は、集積回路およびマルチチップモジュール（ｍｕｌｔｉｃｈｉｐ ｍｏｄｕｌｅｓ）の製造、より詳細には金属メッキに関する。
以下に述べる点は、開示された発明から得られた後知恵を反映している可能性があり、必ずしも先行技術であると認められるわけではないことに留意されたい。
メッキの標準的実行には、溶媒、酸、研磨剤、界面活性剤、超音波攪拌、および、真空プラズマプロセスを使用して、メッキされるべき基板の有機汚染および表面酸化を除去するプレプレート（ｐｒｅ−ｐｌａｔｅ）表面処理が含まれる。これらの表面処理プロセスは、それぞれ、有毒廃棄物処理、基板の露出表面への化学的損傷、基板表面または基板組成物の他の敏感な構造への機械的損傷、表面への異物の導入、処理後およびメッキ前に必要な表面のすすぎ、これらの表面処理方法の残渣によるメッキ浴の汚染など、明確な欠点を有する。
必要とされているのは、後続のメッキプロセスのために表面を元の最適な表面状態に残し、機械的および／または化学的に敏感な基板を損なわず、表面処理材料のすすぎを必要とせず、メッキ浴を汚染しない、メッキ用の表面を処理する迅速かつ環境に優しい方法である。
さらに、メッキされた材料にパターニングされた成膜を行うために、表面マスキング技術を用いて、多くのメッキ作業を実行する。マスキング材料の機械的および化学的適合性は、しばしば、メッキプロセスが始まる前に実施され得るタイプの表面処理に、さらなる制約を課す。例えば、メッキ基板をパターニングするためにフォトレジストを使用することで、露出した基板メッキベースから残留有機汚染物質を除去するための特定の溶媒の使用が排除される。従来、このような制限を克服するために、真空プラズマ処理（しばしば「酸素アッシング」と称される）は、酸素イオンおよび原子衝撃を使用して、露出したメッキベース上の有機残渣を除去する。しかし、この技術には以下のような欠点がある。
１．低速の、バッチ処理タイプの処理能力の制限。
２．フォトレジストパターンの臨界線寸法が、酸素処理によってしばしば変更される。
３．フォトレジストの厚さが、酸素処理により減少する。
４．酸素処理が、露出したメッキベースの表面と反応し、メッキプロセスの開始を阻害してメッキを不均一にする付加的な酸化物を成長させる。
また、フォトレジストのようなマスキング材料は、いずれも疎水性であり、メッキ浴溶液の微細な幾何学的構造への流れを阻害する傾向がある。これは、フォトレジスト内にある小さな、隔離された開口部が、単に全くメッキされないか、または、より開いた、露出した幾何学的構造よりも後でメッキされ始める「スキップメッキ」として知られている欠陥をもたらす可能性がある。必要とされているのは、パターニング媒体を機械的または化学的または寸法的に実質的に妨害せず、且つ、パターニング媒体への水溶液の優れた濡れ性をも促進して、その結果、最も細かいパターニングされた幾何学的構造を「スキップ」せずにメッキすることができる、パターニングされた基板をメッキする前の表面処理である。
［フォトレジストおよび金属表面処理の同時親水化：方法、システム、および製品］
本出願は、集積回路およびマルチチップモジュールの製造においてメッキを行うための新しい方法を教示する。
本特許または出願ファイルには、カラーで描かれた少なくとも１つの図面が含まれている。本特許または特許出願公報のカラー図面の写しは、申請および必要な手数料の支払いにより特許庁によって提供される。
開示された発明を、重要な実施形態の例を示す、参照により本明細書中に援用される添付の図面を参照して説明する。
大気プラズマヘッドからメッキ前の基板への、下流の活性残渣の例示的な適用を示す。 図２Ａは、メッキベース上の酸化の存在、メッキベース上の有機汚染、フォトレジスト現像後のパターニングされた構造の底部に残ったフォトレジスト残渣、および、フォトレジスト上の疎水性表面を含む、パターニングされたメッキ基板の断面の例を示す。図２Ｂは、大気プラズマからの下流の活性種による処理後の、図２Ａのものと同様な断面の例を示す。有機残渣および酸化が除去され、すべての表面が、水性メッキ溶液による優れた濡れ性のために活性化されている。 未処理のフォトレジストパターン上の水溶液の流れの進行の一例を示す。これは、表面パターニングがメッキ浴のメニスカスに濡れない場合、小さな幾何学的構造において気泡をどのように作り出し得るかを示す。 マスキングパターンにおける小さな幾何学的構造が、大気プラズマの下流の活性残渣による表面活性化後に、どのように容易に濡れるかの実施形態の一例を示す。 本発明に従って処理することができる構造のいくつかの例を示す。 下流の還元化学薬品によるフォトレジスト残渣の除去の一例についてのグラフを示す。 下流の還元化学薬品による酸化銅の除去の一例についてのグラフを示す。 図８Ａ、図８Ｂ、図８Ｃ、及び、図８Ｄは、高アスペクトのフォトレジストビア（ｖｉａｓ）を水溶液で濡らすことを可能にするフォトレジストパターンの、他と比較した活性化の例を示す。 様々な条件下での、室温での銅の再酸化についての例示的なグラフを示す。 図１０Ａ、図１０Ｂ、及び、図１０Ｃは、様々な処理条件についての銅メッキベース上のフォトレジストの例示的な濡れ特性を示す。
［実施形態の例の詳細な説明］
本出願の多数の革新的な教示を、現在望ましいとされる実施形態を特に参照して説明する（例としてであり、限定ではない）。本出願は、いくつかの発明を記載しているが、以下の記述のいずれも、特許請求の範囲を一般的に限定するものとして解釈されるべきではない。
優れた品質のメッキ析出を促進するために、最適な表面状態を生成する方法としての、大気プラズマの下流の活性残渣。
本発明は、還元性化学大気プラズマの下流の活性残渣を利用して、簡単な装置でプレメッキ表面処理に複数の利点を提供する処理方法を含む。大気プラズマからの下流の活性種が基板表面に衝突することで、３つの重要な表面処理プロセスを同時に行うことができる。
１.有機残渣をメッキベースの表面から除去する。
２.酸化をメッキベースの表面から除去する。
３．基板上の全ての表面を下流の活性残渣によって高度に活性化することにより、後続のメッキ作業のために濡れ性の高い表面を生成する。
大気プラズマの下流の活性残渣を利用するこの組み合わせの表面処理は、全体的なメッキプロセスに以下の利点をもたらす。
表面処理が、迅速かつ効率的であり、連続的な処理能力を根拠として達成可能である。
真空チャンバ、ガスポンプ、および、プロセス閉じ込めチャンバが排除される。
湿式化学的表面処理（およびその後の処理）が排除される。
予湿装置および界面活性剤が排除される。
真空チャンバ、湿式法、および、複数の操作によって導入された異物を排除する。
メッキ溶液に露出された表面を高度に活性化することにより、表面バブルマスキング（ｂｕｂｂｌｅ ｍａｓｋｉｎｇ）、および、スキップメッキを大幅に減少する。
メッキベースの表面を、化学的に還元して天然金属に近づける。これにより、メッキ母材の酸化がなくなり、メッキの開始時間が短縮され、堆積物の横方向の均一性が向上する。
本発明は、大気プラズマの下流の残渣（すなわち、中性ラジカル、準安定エネルギー原子）を利用して、メッキのために表面を処理する複数の表面修飾プロセスを提供するプロセス方法を含む。開示された様々な実施形態のいくつかの重要な特徴としては、以下が挙げられる。
下流の残渣を提供し、基板の表面に化学修飾を行うための大気プラズマ源の選択。これにより、プロセスが室内環境条件で進行可能になり、真空チャンバ、ガスポンプシステム、ガス閉じ込めチャンバなどによって課される費用と時間の制限とが排除される。
特定の還元性ガス混合物の選択により、酸素または酸化作用を使用せずに、有機汚染を効率的に除去可能になる。例えば、「酸素アッシング」のような従来の酸素ベースの処理の排除には、基板のメッキベースの表面上の酸化の厚さを増加させない（多くの場合、縮小する）という利点がある。これは、メッキ析出の開始時の、より速くより均一な初期「ストライク（ｓｔｒｉｋｅ）」をもたらす。
大気プラズマのための適切なガス前駆体の選択により、非常に効率的な表面活性化能力を有する下流の残渣が生成される。これらは、メッキ溶液の基板表面への濡れを劇的に増加させるのに役立つ。これは、メッキ浴に基板を導入する際に、メッキベースの表面上に気泡や隙間が発生する傾向を除去する。これは、基板が通常は疎水性であるフォトレジスト層でパターニングされている場合、さらに重要である。大気プラズマの下流の活性残渣による表面活性化により、フォトレジスト表面がメッキ溶液に強く濡れることで、フォトレジストパターンの最小開口部に、メッキ溶液が引き込まれる。
スキャン速度、および、プラズマヘッドと基板との間のギャップの選択は、表面処理プロセスにおいて重要なパラメータである。スキャン速度は、表面の化学反応が起こる速度を変化させる。
大気プラズマガス混合物における特定の不動態化化学物質の添加は、メッキベースの表面上の酸化物の再成長を抑制することができ、したがって、プレプレート表面処理と実際のメッキプロセスとの間の待ち時間を長くすることができる。この不動態化プロセスは、大量のプラズマ混合物に少量の窒素ガスを添加することによって達成される。しかし、メッキ核形成が著しく妨げられるほど金属表面を窒化しないように注意しなければならない。銅の不動態化の場合、全ガス流量の１％程度の低流量の窒素が一般的である。この窒化レベル（銅上の約１つの窒素の単層）であれば、メッキ核形成は著しくは阻害されない。
上記の主要なプロセスの各特徴を、以下でより詳細に説明する。
［大気プラズマ源の使用］
図１の実施形態の例では、基板を下流のガス流についてスキャンすることにより、大気プラズマヘッド内のプラズマ領域に生成された下流の活性種によって、基板を均一な処理に供する。プラズマヘッドの出口開口からのプロセスガスの流れによって、大気排除ゾーンが生成され、プロセスガスの流れは、次いでプラズマヘッドの底面と基板との間で側方に広がる。大気プラズマ源（１）は、高価な真空チャンバ、ポンピングシステム、および／または、プロセスガス閉じ込めチャンバを必要とせずに、表面修飾を行うための、化学ラジカル（例えば、単原子水素）および準安定希ガス原子（例えばヘリウムの準安定電子状態）（５）の好都合な供給源を提供する。これらの利点に加えて、特定のタイプの大気プラズマ源、すなわち、ＳＥＴＮＡ Ｃｏｒｐ.によって供給されるＯｎｔｏｓ７プラズマ源のような誘電体バリア放電（ＤＢＤ）低温プラズマ源は、高エネルギープラズマ領域をプラズマ源の内部に閉じ込める。ガス流（２）が、プラズマ領域（３）を通過してプラズマ源の底部の開口（４）を出る頃には、イオン、ホットエレクトロン、および、運動衝撃種などの高エネルギー成分は、すべて、室内圧力条件下で起こる粒子衝突の割合が高いためにそのエネルギーを失っている。これにより、処理される基板（６）は、確実に、通常、真空プラズマシステムで起こるような高エネルギー粒子による表面損傷を受けることがなくなる。また、大気プラズマ源からの下流の活性残渣は、重要な運動エネルギーを持たないため、処理中の基板の直ぐ表面の原子格子構造を破壊しない。この結果、有機および酸化物汚染物質が存在しないため、高度の原子配列を有する基板表面が得られ、可能な限り高い「表面活性化」が可能になる。大気プラズマの下流の活性残渣によって活性化された表面は、非常に高いレベルの表面活性化をもたらし、高い濡れ性の表面を生成する。このタイプの損傷を受けない表面活性化は、表面にイオンを衝突させ、外れた表面原子の「瓦礫」を作り出す真空ベースのプラズマシステムよりはるかに優れている。
［特定の還元性ガス混合物の選択］
空気への露出およびフォトレジスト残渣に起因する表面酸化および有機汚染の除去は、ともに、特にメッキプロセスの核生成段階の間、効率的で均一なメッキにとって重要である。メッキベースの表面上に酸化物または有機物のいずれかが存在すると、メッキに含まれる電子交換プロセスに必要なメッキベースとメッキ浴との間の電流の流れが抑制される。多くの場合、ブランケット（ｂｌａｎｋｅｔ）金属メッキの前に、有機物を除去するために溶媒洗浄が行われ、続いて酸のプレエッチングが行われ、酸化物が除去される。これらの手順の両方とも、表面に粒子および追加の汚染物質を導入することが知られており、それらは、最終的にはメッキ浴に、あるいはさらに悪い場合、メッキ析出自体の不完全さに行き着く。半導体処理（図２Ａを参照）では、有機フォトレジストマスク（１１）を使用してメッキベース（１２）をパターニングし、メッキプロセスから特定の領域をマスクする。この場合、フォトレジストパターンを変更または破壊する恐れがあるため、有機またはフォトレジスト残渣を除去するのに溶媒を使用することはできない。したがって、フォトレジストパターン（７）を「デスカム（ｄｅ−ｓｃｕｍ）」し、他の有機成分（８）をメッキベースから除去するために、（真空チャンバ内の）酸素アッシングがしばしば使用される。しかし、この従来の酸素ベースのプロセスは、メッキを開始する前に除去されなければならないメッキベースの表面上に、さらに厚い酸化物を成長させる。さらに、酸素プラズマ処理は、著しい量のフォトレジストを除去するので、しばしば、フォトレジストパターンの寸法を変化させる。開示されたプロセス方法は、大気プラズマによって生成された還元性化学物質の下流ラジカルを使用する。大気プラズマヘッドに入るガス混合物を注意深く選択することにより、同じ化学反応および大気プラズマ条件を用いて、有機残渣（７,８）および金属酸化物（９）の両方を除去することができ、酸化物を含まず、有機物を含まない表面（１５）を有するパターニングされたメッキベース（図２Ｂ）が得られる。これにより、メッキする前に有機物および酸化物を除去するための別々の工程を行う必要がなくなる。典型的なガス混合物には、ヘリウムなどの搬送ガスと、水素などの還元性ガスとが含まれる。他の搬送ガス（例えば、ネオンまたはアルゴンなど）および還元ガス（例えばＮＨ３など）は、このプロセスに有効であり、本発明の開示の範囲内にあると考えられる。選択的に窒素をガス混合物へ添加することにより、酸素が除かれたメッキベースの原子の不動態化の付加的利点が得られ、メッキプロセスが始まる前に、基板をより長時間空気中に保管することができる。この窒素原子の不動態化は、メッキの核形成を不均一にする可能性があるメッキベースの再酸化の影響を最小限に抑える。
［表面活性化のための適切なガス前駆体の選択］
大気プラズマは、多くの異なるタイプの表面に、優れた表面活性化をもたらすことが示されている。図３は、活性化されていない一般的な疎水性フォトレジスト表面（１９）を有するパターニングされた半導体ウェハを示す。メッキ溶液（１７）が疎水性フォトレジストの表面上に広がるにつれて、接触角の大きいメニスカス、あるいは、内側に向いたメニスカスさえも形成される。このメニスカスがフォトレジスト（１８）の小さな開口部上を移動すると、メッキ溶液は、開口部の疎水性側壁を濡らさず、メニスカスは、気泡（２１）を形成する開口部の周りを流れ、次いでその上に流れる傾向がある。逆に、図４は、大気プラズマにより活性化された親水性フォトレジスト表面を有するパターニングされた半導体ウェハを示す。メッキ溶液（２２）が親水性フォトレジスト表面（２４）に広がるにつれて、接触角の小さいメニスカスが形成される。このメニスカスが、フォトレジスト（２３）内の小さな開口部上を移動すると、メッキ溶液は、開口部の親水性側壁を濡らして活性化された親水性メッキベース（２６）を横切るので、メニスカスは、気泡（２７）を形成することなく、開口部全体を満たす傾向がある。空気、窒素、ヘリウム、水素、アルゴン、酸素、および、それらの混合物は、大気プラズマ表面活性化のための前駆体として文献で説明されている。しかし、空気および酸素は、メッキ初期化を阻害するメッキベースとの望ましくない表面反応を生じさせる可能性がある。空気および酸素はまた、半導体への適用で重要なフォトレジストの寸法に影響を及ぼす可能性がある。したがって、メッキベースをメッキのために最良の条件下に置くとともに、フォトレジストへの影響を最小限に抑えながら、最良の表面活性化を提供するために、ヘリウムおよび水素（および任意に選択される窒素）の組み合わせが、現在、最も好ましい実施形態である。純ヘリウム、または、純アルゴン、または、アルゴンと水素とを使用することもできるが、それらは、表面活性化ではあまり効率的でなく、大気プラズマヘッドによる追加の通路が必要になる。一方、酸化物還元のために上記で使用したのと同じ比率のヘリウム／水素／任意に選択される窒素は、メッキベースの酸化物および有機物を除去するのと同時に、表面活性化作業を行うことができる。
図５の実施形態の例では、フォトレジスト層５１は、ブランケット金属層／メッキベース５２まで貫通する（しかし、下にあるウェハ５３まで貫通していない）より小さい「分離」機構５０および拡張溝機構５４の両方を有する。
［適切なスキャン速度およびギャップの選択］
表面の化学修飾を行うための大気プラズマヘッドの使用における本質的な要因は、化学反応ゾーンからの室内空気の排除である。図１は、ガスが、プラズマヘッドの内部を通過してからプラズマヘッドの底面の開口を出て、基板とプラズマヘッドの底面との間を側方に流れる様子を示す。この側方流動は、プラズマヘッドの直下の反応ゾーンから室内空気を連続的に除去する。還元性化学物質を、基板の表面上の還元の化学反応を行うのに十分な高密度にとどめることを可能にするのは、室内空気（主に酸素）の不在である。反応ゾーンへの室内空気の侵入は、下流のラジカル反応の効率を低下させる。基板上の下流の活性残渣に最大効果を生じさせるために、適切なスキャンパラメータおよびギャップパラメータの選択が必要である。スキャン速度は、処理能力対基板加熱対プロセス反応時間対大気排除における動力学の、トレードオフによって支配される。処理能力を目的とするなら、より速いスキャン速度が明らかに望ましい。スキャン速度が速ければ、プラズマヘッドから流出する熱的に励起されたガスとの熱交換による基板の加熱も、最小限に抑えられる。しかしながら、スキャン速度がより高速になると、反応ゾーンからの室内空気の除去に要する時間が短く、したがって反応速度が低下する。同様に、プラズマヘッドと基板との間のギャップが大きすぎる場合、より多くの室内空気が反応ゾーンに残る。しかし、ギャップが小さすぎると、基板の追加の加熱が起こる可能性があり、基板の表面は、スキャンが進んで排除ゾーンを出るときに暖かいままである。これは、ちょうど還元された表面の再酸化をもたらす可能性がある。多変数設計の実験により、最適な結果が得られるギャップとスキャン速度との範囲が決定されている。一般的なスキャン速度は、有機および酸化物の除去量がどのくらい必要とされているかに応じて、１ｍｍ／秒から１５ｍｍ／秒まで変化する。プラズマヘッド底面と基板上面との間の一般的なギャップ間隔は、メッキ基材のスキャン速度および再酸化速度に応じて、０.５ｍｍ〜１.５ｍｍである。
フォトレジスト表面が長期間（例えば、一晩）高度に活性化されなければならない場合に貴重となる追加のプロセス工程は、新たに活性化された表面状態を、水分子で終端させる（例えば、ＤＩ水中でウェハを浸漬し、次いで窒素で吹き付け乾燥する）ことである。水分子は、極性活性化表面原子に引き付けられ、それらに結合する。これは、活性化された表面を安定化し、濡れをより長期間妨げる大気汚染物質（例えば、酸素および炭素など）の吸着／化学吸着を防止する。大気プラズマで活性化した直後のこのような水分子終端は、水溶液の表面の濡れ性を、少なくとも２４時間延長することがわかっている。たとえ表面が還元性化学物質に露出された後に（例えば、不完全な、または、未完の還元プロセスのために）いくらかの酸化物が残っていても、下流のプロセスガス流が表面を容易に濡らすのに十分な極性にし、金属の濡れが気泡を防ぐには重要であるという点で、表面は依然として「活性」になる。活性化された表面に水分子を提供する別の方法には、とりわけ以下が含まれる：
１.ウェハ上の「霧」などの噴霧された水、
２.スチーム
３.大気プラズマ源を通過した水蒸気。
［サポートデータ］
本発明には５つの主要な側面がある：
１.フォトレジスト残渣のデスカミング（ｄｅｓｃｕｍｍｉｎｇ）
２.メッキベースからの酸化除去
３.小さなフォトレジスト凹部を濡らすためのフォトレジストの活性化
４.下流の活性化学物質に含まれるＮ２による再酸化に対向する酸素が除かれたメッキベースの選択的不動態化
５.処理後にＨ２Ｏ分子を導入することによる表面活性化の選択的保存。
これらの発明の独自性は、これらの態様の最初の４つが、単一のプロセスおよび装置で同時に達成できることである。
［フォトレジスト残渣のデスカム］
現像されたフォトレジストパターンの底部に、フォトレジスト材料のわずかな残渣（「スカム（ｓｃｕｍ）」とも呼ばれる）が存在することは、半導体処理において広く認識されている。このスカムを除去するために、真空システム中の酸素アッシングが最も頻繁に使用される。本発明では、還元性化学物質（すなわち水素ベースの励起種）を使用して現像後のフォトレジストスカムを除去するが、その一方で、酸素ベースのデスカミングプロセスで起こるように、露出したメッキベースの表面上の既存の酸化物が、より多くの酸化物を成長させる代わりに還元されるという利点がある。図６では、ＳｉＯ２で被覆されたシリコンウェハを、アセトン中の非常に希薄なフォトレジスト（ＡＺ４６２０）の溶液で上塗りし、次いで電熱器上で乾燥させた。エリプソメータの読み取り値は、大気プラズマの還元性化学物質の下流の生成物の１〜２スキャンでの、フォトレジストスカムの除去を示す。
［メッキベースからの酸化の除去］
銅の薄層は、「銅ダマシン」プロセスのように、半導体製造におけるメッキベースとして最も頻繁に使用される。銅は、大気に曝されると酸化し、露出した表面上にＣｕＯの層を成長させる。酸化物の存在は、メッキベースを通ってメッキ溶液に電流が流れるのを阻止する。この酸化は、メッキベース上でのメッキの核形成を変化させ、望ましくないメッキ厚の不均一性をもたらす。従来の酸素を用いたフォトレジストのデスカミングは、この酸化層の厚さを増加させるだけである。本発明においては、メッキベースから酸化を除去するために、還元性化学物質（水素ベースの励起種）が使用される。図７は、図６のデスカミングのグラフと同じＨｅ／Ｈ２／Ｎ２パラメータを用いた酸化銅の除去を示している。エリプソメータの読み取り値は、Ｏｎｔｏｓ大気圧プラズマの１〜２スキャンにおける自然酸化銅の除去を示す。
［フォトレジストの活性化］
小さなフォトレジスト凹部は、高アスペクト比のフォトレジストパターンへの水溶液の流れを抑制することで知られている。これは、フォトレジスト樹脂の標準的な非濡れ性に起因する。図８Ａ−図８Ｄの実施形態の例は、水溶液の液滴で濡れたフォトレジストパターンの、小さな凹部を示す。図８Ａは、マクロスケールで、フォトレジスト層への溶液の不十分な濡れを示す。図８Ｂでは、より高倍率では、各凹部の上部に気泡が観察され、溶液が小さな凹部に流れ落ちるのに十分なほど、フォトレジストを濡らさなかったことを示す。
対照的に、図８Ｃおよび図８Ｄは、マクロスケールでフォトレジストを濡らし、大気プラズマ源から下流の還元性化学物質の適用によって生成された小さなビア（無気泡）への濡れを示す。この効果を生じさせた下流のプロセスパラメータは、前の２つのセクションで使用されたものと同じであった。
［Ｎ２による再酸化に対向する酸素が除かれたメッキベースの選択的不動態化］
これらの発明の上記３つの側面は、下流に窒素が存在しなくても同様に達成し得る。しかし、大気プラズマの下流にＮ*（窒素ラジカル）を添加することにより、酸素が除かれた銅メッキベースを不動態化して、空気にさらした銅の再酸化を抑制することができる。図９における例としてのグラフは、３つの異なる条件についての時間の関数としての銅の再酸化（エリプソメータのデルタで測定）を示す：９０２、Ｈｅ／Ｈ２／Ｎ２で処理した不動態化された銅；９０４、Ｈｅ／Ｈ２のみで処理した不動態化されていない銅；および９０６、表面処理されていない新鮮なきれいな銅。
不動態化条件９０２の場合、２２時間にわたっての１／２度未満のデルタ値の減少は、表面上の酸化物の１の単層のみの再成長を意味する。管理条件９０６の未処理の新たに露出された銅は、同じ２２時間にわたる室内環境条件で、この量の約７倍に成長した。
［Ｈ２Ｏへの露出によって活性化された表面の選択的不動態化］
窒素の添加は、メッキベースを再酸化に対向して十分に不動態化するが、銅およびフォトレジストの表面活性化は、最終的に空気中の酸素および炭素に屈し、極性および表面の濡れ性を失う。これは、細かい幾何学的構造の底部に多くの気泡が形成されることにより特徴付けられ得る。上述した下流の表面処理後に基板をＨ２Ｏで処理すると、利用可能なＨ２Ｏ分子は、活性化された表面に結合し、表面上に物理吸着した単層として残る。これらの物理吸着された水分子は、空気中で安定しており、何日も表面に残る。それらの存在は、基板表面への酸素または炭素の付着を抑制する。数日後でさえも、水分子のこの層は、水溶液に引き付けられたままであり、すべての表面で優れた濡れを可能にする。図１０Ａ〜図１０Ｃの実施形態の例は、３枚の比較写真を示している。図１０Ａは、上述したような下流処理の直後のフォトレジストと銅メッキベースとの、両方の濡れ性を示している。処理されたままのフィルムの例外的な濡れ特性のために、気泡は存在しない。図１０Ｂは、水溶液に再導入してから２４時間後の同じウェハを示している。表面の濡れ性が最初の水の露出によって保存されたため、気泡は存在しない。図１０Ｃの実施形態の例におけるウェハは、下流処理を受けたが、２４時間空気中に放置された。幾何学的構造に気泡が見られ、表面が濡れ性の多くを失っていることを示している。
本発明の第１の好ましい実施形態の例は、以下の通りである：
１.メッキされる基板：銅メッキベースとフォトレジストメッキマスクとを有するシリコンウェハ。
２．大気プラズマ源：２５ｍｍの開口部とＲＦ電力＝１００ワットのＳＥＴＮＡ Ｏｎｔｏｓ７誘電体バリア放電遠隔プラズマヘッド。
３．ガス流パラメータ：ヘリウム＝１０標準リットル／分（ＳＬＰＭ）、水素＝０.１６ＳＬＰＭ、窒素＝０.１ＳＬＰＭ。
４.スキャンパラメータ：スキャン速度＝３ｍｍ／秒。プラズマヘッドと基板との間のギャップ＝１ｍｍ；隣接するスキャン間の重なりが０ｍｍでウェハ表面上をラスタースキャン；有機および／または酸化物汚染の程度に応じて、ウェハ上を１〜４回通過。
本発明の第２の好ましい実施形態の例は、以下の通りである。
１.メッキされる基板：銅メッキベースとフォトレジストメッキマスクとを有するシリコンウェハ。
２．大気プラズマ源：２００ｍｍの開口部とＲＦ電力＝８００ワットのＳＥＴＮＡ ＯｎｔｏｓＰＲＯ誘電体バリア放電遠隔プラズマヘッド。
３．ガス流パラメータ：ヘリウム＝８０標準リットル／分（ＳＬＰＭ）、水素＝１.２８ＳＬＰＭ、窒素＝０.８ＳＬＰＭ。
４.スキャンパラメータ：スキャン速度＝３ｍｍ／秒、プラズマヘッドと基板との間のギャップ＝１ｍｍ、有機および／または酸化物汚染の程度に応じて、ウェハ上を１〜４回通過。
第３の好ましい実施形態の例は、以下の通りである。
１.メッキされる基板：銅メッキベースとフォトレジストメッキマスクとを有するシリコンウェハ。
２．大気プラズマ源：３００ｍｍの開口部とＲＦ電力＝１２００ワットのＳＥＴＮＡ ＯｎｔｏｓＰＲＯ誘電体バリア放電遠隔プラズマヘッド。
３．ガス流量パラメータ：ヘリウム＝１２０標準リットル／分（ＳＬＰＭ）、水素＝１.９２ＳＬＰＭ、窒素＝１.４ＳＬＰＭ。
４．スキャンパラメータ：スキャン速度＝３ｍｍ／秒、プラズマヘッドと基板との間のギャップ＝１ｍｍ、有機および／または酸化物汚染の程度に応じて、ウェハ上を１〜４回通過。
第４の好ましい実施形態の例は、以下の通りである。
１．メッキベースの不動態化が問題とならない窒素を除いて、第１、第２、および、第３の好ましい実施形態と同条件。
第５の好ましい実施形態の例は、以下の通りである。
１．フォトレジストの限界寸法が許容する場合（または、基板がパターニングされていない場合）、過度の有機汚染物を除去するために酸素ベースの大気プラズマによるプリスキャンを使用することを除いて、第１、第２、および、第３の好ましい実施形態と同条件。
２．酸素大気プラズマプロセス条件：水素流を除去し、窒素を酸素で置換することを除いて、上に列挙した還元性プラズマパラメータと同じ。
３．第１、第２、および、第３の好ましい実施形態で説明したような還元性スキャンが後に続く酸素スキャン。
第６の好ましい実施形態の例は、以下の通りである。
１．第１〜５の好ましい実施形態と同じ条件にて、水溶液に対する表面の濡れ性をより長い時間枠に拡張するために、活性化された表面に適用される水分子不動態化を追加したもの。
２．基板を液体の水と接触させ、次いで、基板を窒素で吹き付け乾燥させるか、または回転乾燥させることによる、水分子の導入の達成。
第７の好ましい実施形態の例は、以下の通りである。
１．水分子が霧または蒸気の形で水蒸気源から導入されることを除き、第６の好ましい実施形態と同手順。
第８の好ましい実施形態の例は、以下の通りである。
１．水分子が、その後、次のように大気プラズマ源から導入されることを除き、第６の実施形態と同手順：
２．大気プラズマ源：２５ｍｍの開口部およびＲＦ電力＝１００ワットのＳＥＴＮＡ Ｏｎｔｏｓ７誘電体バリア放電遠隔プラズマヘッド。（または、ＯｎｔｏｓＰＲＯ ２００ｍｍ＝８００ワット、または、ＯｎｔｏｓＰＲＯ ３００ｍｍ＝１２００ワット。）
３．ガス流量パラメータ：ヘリウム＝１０標準リットル／分（ＳＬＰＭ）、水バブラー（ｂｕｂｂｌｅｒ）からの水蒸気を含む。（または、ＯｎｔｏｓＰＲＯ ２００ｍｍ＝８０ＳＬＰＭ、または、ＯｎｔｏｓＰＲＯ ３００ｍｍ＝１２０ＳＬＰＭ。）
４．スキャンパラメータ：スキャン速度＝５ｍｍ／秒、プラズマヘッドと基板との間のギャップ＝１ｍｍ、隣接するスキャン間の重なり＝１ｍｍでウェハ表面上をラスタースキャン、ウェハ上を１回通過。
本発明は上記実施形態に限定されるものではなく、本発明の範囲内で種々の形態で実施することができることが理解されるべきである。プラズマヘッドのメーカー、ＲＦ電力、ガス組成、ガス流量比、ガス流量、スキャン速度、ギャップ、及び、通過数のようなプロセスパラメータの変動は、本発明の範囲内で同じプロセス目標を達成するために実行可能であり得る。
本発明は、還元性化学大気プラズマの下流の活性残渣を利用して、簡単な装置でプレメッキ表面処理に複数の利点を提供するプロセス方法を含む。大気プラズマの下流の活性種が基板表面に衝突するため、３つの重要な表面処理プロセスを同時に行うことができる：
１.有機残渣をメッキベースの表面から除去する。
２.酸化をメッキベースの表面から除去する。
３.基板上の全ての表面を、下流の活性残渣によって高度に活性化することにより、後続のメッキ作業のための高い濡れ性の表面を生成する。
大気プラズマの下流の活性残渣を利用するこの組み合わせの表面処理は、全体のメッキプロセスに以下の利点を提供する：
１.表面処理が、迅速かつ効率的であり、連続的な処理能力を根拠として達成可能である。
２.真空チャンバ、ガスポンプ、および、プロセス閉じ込めチャンバが排除される。
３.湿式化学表面処理（およびその後の処理）が排除される。
４.予湿装置および界面活性剤が排除される。
５.真空チャンバ、湿式法、および、複数の操作によって導入された異物が排除される。
６.メッキ溶液に露出された表面を高度に活性化することにより、表面バブルマスキングおよびスキップメッキを大幅に減少する。
７.メッキベースの表面を還元して天然金属に近づけることにより、メッキ開始時間を短縮させ、堆積物の横方向の均一性を改善する。
［利点］
開示された技術革新は、様々な実施形態において、少なくとも１つ以上の以下の利点を提供する。ただし、これらの利点のすべてが、開示した技術革新の１つ１つから生じるわけではなく、また、この利点のリストは、様々な請求された発明を制限するものではない。
・電気メッキにおけるスキップの問題が解決されている。
・歩留りが増加している。
・電気メッキのための一連の作業の時間的な制約が、緩和されている。
・電気メッキを、過度に歩留りを低下させることなく、より小さな幾何学的構造で使用することができる。
いくつかの必ずしも全てではない実施形態によれば、還元性化学大気プラズマの下流の活性残渣を使用して、簡単な装置で、プレメッキ表面処理に複数の利点を提供する方法およびシステムが提供される。大気プラズマの下流の活性種が基板表面に衝突するため、３つの重要な表面処理プロセスを、同時に行うことができる：１．有機残渣をメッキベースの表面から除去する。２．酸化をメッキベースの表面から除去する。３．基板上の全ての表面を、下流の活性残渣により高度に活性化することにより、後続のメッキ作業のための高い濡れ性の表面を生成する。
いくつかの必ずしも全てではない実施形態によれば、以下の連続作動を含む集積回路の製造方法が提供される：ａ）金属のブランケット層を含む、部分的に製造された集積回路のウェハを製造する工程、ｂ）部分的に製造された集積回路のウェハに有機フォトレジスト材料を塗布し、フォトレジスト材料をパターニングして、金属のブランケット層の所定の位置に凹部を形成する工程、ｃ）プラズマ放電によりガス流を流し、パターニングされたフォトレジスト材料の上を流れる活性化ガス流を生成する工程であって、活性化されたガス流は、プラズマ活性化還元種を含み、励起されたヘリウム原子を含み、プラズマ活性化窒素を含み、フォトレジストの表面から室内雰囲気を排除するようにウェハに近接して、ほぼ大気圧で流される工程、ｄ）メッキ浴を用いて、所定の位置で金属の層上に導電性材料を電気メッキすることにより、凹部の位置にメッキされた金属層を形成する工程。これにより、工程ｃ）が、アッシングを必要とせずに、パターニングされたフォトレジストのデスカミングを行い、フォトレジスト材料をより親水性にし、金属の領域の酸化物を還元し、再酸化に対向して金属の領域を不動態化し、メッキ浴が、露出した金属層、および、凹部の側壁を含むフォトレジスト材料を濡らすことで、メッキ浴が凹部を横切って流れるときの気泡の形成を回避する。
いくつかの必ずしも全てではない実施形態によれば、以下の連続作動を含む集積回路の製造方法を提供する：ａ）金属のブランケット層を含む、部分的に製造された集積回路のウェハを製造する工程、ｂ）ウェハに有機フォトレジスト材料を塗布し、フォトレジスト材料をパターニングして、所定の位置に凹部を形成する工程、ｃ）プラズマ放電によりガス流を流し、パターニングされたフォトレジスト材料の上を流れる活性化ガス流を生成する工程であって、活性化されたガス流は、プラズマ活性化還元種を含み、励起された希ガス原子を含み、フォトレジストの表面から室内雰囲気を排除するようにウェハに近接して、ほぼ大気圧で流される工程、ｄ）メッキ浴を用いて、凹部の位置で金属の領域に導電性材料をメッキすることにより、凹部の位置に、メッキされた金属層を形成する工程。工程ｃ）は、アッシングを必要とせずにデスカミングを行い、フォトレジスト材料をより親水性にし、金属の領域の酸化物を還元する。メッキ浴が、凹部の側壁を含むフォトレジスト材料を濡らすことによって、メッキ浴が凹部を横切って流れるときの気泡の形成を回避する。
いくつかの必ずしも全てではない実施形態によれば、以下の連続作動を含む集積回路の製造方法が提供される：ａ）金属のブランケット層を含む、部分的に製造された集積回路のウェハを製造する工程、ｂ）部分的に製造された集積回路に有機フォトレジスト材料を塗布し、フォトレジスト材料をパターニングして、金属のブランケット層内の所定の位置を露出させる凹部を形成する工程、ｃ）パターニングされたフォトレジスト材料上にプラズマ活性化ガス流を流すことにより、その表面をより親水性にする工程、ｃ２）パターニングされたフォトレジスト材料を水溶液で一時的に濡らすことにより、極性分子との活性化された表面結合を終結させる機構によって、その活性化を安定化および保存する工程、ｄ）メッキ浴を用いて、所定のパッド（ｐａｄ）位置で、金属の領域に導電性材料をメッキすることにより、凹部の位置にメッキされた金属層を形成する工程。これにより、長期間の経過後であっても、メッキ浴は、露出した金属層、および、凹部の側壁を含むフォトレジスト材料を濡らすことにより、メッキ浴が凹部および金属層を横切って流れるときの気泡の形成を排除する。
いくつかの必ずしも全てではない実施形態によれば、以下の連続作動を含む集積回路の製造方法が提供される：ａ）金属のブランケット層を含む、部分的に製造された集積回路のウェハを製造する工程、ｂ）ウェハに有機フォトレジスト材料を塗布し、フォトレジスト材料をパターニングして、所定の位置の上に凹部を形成する工程、ｃ）プラズマ放電によりガス流を流し、パターニングされたフォトレジスト材料の上を流れる活性化されたガス流を生成する工程であって、活性化されたガス流は、プラズマ活性化還元種を含み、励起された希ガス原子を含み、プラズマ活性化窒素を含み、フォトレジストの表面から室内雰囲気を排除するようにウェハに近接して、ほぼ大気圧で流される工程、ｄ）メッキ浴を用いて、所定の位置で金属の層上に導電性材料を電気メッキすることにより、凹部の位置にメッキされた金属層を形成する工程。工程ｃ）は、アッシングを必要とせずにデスカミングを行い、フォトレジスト材料をより親水性にし、金属の領域の酸化物を還元し、再酸化に対向して金属の領域を不動態化する。メッキ浴は、露出した金属層、および、凹部の側壁を含むフォトレジスト材料を濡らすことにより、メッキ浴が凹部を横切って流れるときの気泡の形成を回避する。
［修正および変形］
当業者に認識されるように、本出願に記載された革新的な概念は、膨大な範囲の適用にわたり修正および変更されることが可能であり、したがって、特許の主題の範囲は、与えられた特定の例示的な教示のいずれによっても限定されるものではない。添付の特許請求の範囲の精神、および、広い範囲内にあるそのような代替物、修正物、および、変形物のすべてを包含することが意図されている。
本出願の記載のいずれも、いかなる特定の要素、工程、または、機能が、請求の範囲に含まれなければならない必須の要素であることを意味するものとして読まれるべきではない。特許の主題の範囲は、許可された請求項によってのみ定義される。さらに、これらの請求項のいずれも、正確な言葉「のための手段」の後に分詞が続く場合を除き、米国特許法１１２条第６段落を発動させることを意図していない。
提出された特許請求の範囲は、可能な限り包括的であることが意図されており、主題を意図的に放棄、特化、または、遺棄するものではない。
また、特許請求の範囲の内容は、本明細書において独創的および／または予期しないおよび／または有利なものとして示される任意の他の点を除外することなく、それに加えたものである。

Claims (30)

  1. 集積回路の製造方法であって、
    ａ）金属のブランケット（ｂｌａｎｋｅｔ）層を含む、部分的に製造された集積回路のウェハを製造する工程と；
    ｂ）前記部分的に製造された集積回路のウェハに有機フォトレジスト材料を塗布し、前記フォトレジスト材料をパターニングして、前記金属のブランケット層の所定の位置の上に凹部を形成する工程と；
    ｃ）プラズマ放電を介してガス流を流し、前記パターニングされたフォトレジスト材料の上を流れる活性化されたガス流を生成する工程であって、前記活性化されたガス流が、プラズマ活性化還元種を含み、励起されたヘリウム原子を含み、プラズマ活性化窒素を含み、前記フォトレジストの表面から室内雰囲気を排除するように前記ウェハに近接して、ほぼ大気圧で流される工程と；
    ｄ）メッキ浴を使用して、前記所定の位置で前記金属の層上に導電性材料を電気メッキすることにより、前記凹部の前記位置にメッキされた金属層を形成する工程、の連続作動を含む方法であり、
    工程ｃ）が、アッシングを必要とせずに前記パターニングされたフォトレジストのデスカミング（ｄｅｓｃｕｍｍｉｎｇ）を行い、前記フォトレジスト材料をより親水性にし、前記金属の領域の酸化物を還元し、前記金属の領域を再酸化に対向して不動態化し、
    前記メッキ浴が、露出した前記金属層、および、前記凹部の側壁を含むフォトレジスト材料を濡らすことにより、前記メッキ浴が前記凹部を横切って流れる際の気泡の形成を回避する、集積回路の製造方法。
  2. 前記凹部が、拡張溝およびより小さな分離構造を含む、請求項１に記載の方法。
  3. 前記凹部が、その最小幅よりも大きい最大深さを有する、請求項１に記載の方法。
  4. 工程ｃ）の後であって工程ｄ）の前に、前記パターニングされたフォトレジスト材料を一時的に濡らすことによって、活性を安定化し維持する追加の工程をさらに含む、請求項１に記載の方法。
  5. 工程ａ）が、前記ウェハの表面のエッジの周りの狭い帯域を除く、前記ウェハの全ての表面に、前記フォトレジストの材料を塗布し、前記狭い帯域が、電気メッキ装置におけるエッジ接触接続を提供する、請求項１に記載の方法。
  6. 前記フォトレジストを剥離する後続の工程をさらに含む、請求項１に記載の方法。
  7. 工程ｃ）の後に残存する酸化物が、工程ｃ）の前より極性が高く、前記工程ｄ）の間に容易に濡れる、請求項１に記載の方法。
  8. 請求項１に記載の方法を実装するシステム。
  9. 集積回路の製造方法であって、
    ａ）金属のブランケット層を含む、部分的に製造された集積回路のウェハを製造する工程と；
    ｂ）前記ウェハに有機フォトレジスト材料を塗布し、前記フォトレジスト材料をパターニングして、所定の位置の上に凹部を形成する工程と；
    ｃ）プラズマ放電を介してガス流を流し、前記パターニングされたフォトレジスト材料の上を流れる活性化されたガス流を生成する工程であって、前記活性化されたガス流が、プラズマ活性化還元種を含み、励起された希ガス原子を含み、前記フォトレジストの表面から室内雰囲気を排除するように前記ウェハに近接して、ほぼ大気圧で流される工程と；
    ｄ）メッキ浴を使用して、前記凹部の位置で前記金属の領域に導電性材料をメッキすることにより、前記凹部の前記位置にメッキされた金属層を形成する工程、の連続作動を含む方法であり、
    工程ｃ）が、アッシングを必要とせずにデスカミングを行い、前記フォトレジスト材料をより親水性にし、前記金属の領域の酸化物を還元し、
    前記メッキ浴が、前記凹部の側壁を含むフォトレジスト材料を濡らすことにより、前記メッキ浴が前記凹部を横切って流れる際の気泡の形成を回避する、集積回路の製造方法。
  10. 前記凹部が、拡張溝およびより小さな分離構造を含む、請求項９に記載の方法。
  11. 前記凹部が、その最小幅よりも大きい最大深さを有する、請求項９に記載の方法。
  12. 工程ｃ）の後であって工程ｄ）の前に、前記パターニングされたフォトレジスト材料を一時的に濡らすことによって、活性を安定化し維持する追加の工程をさらに含む、請求項９に記載の方法。
  13. 前記希ガスがヘリウムである、請求項９に記載の方法。
  14. 露出した前記金属層を不動態化するために、窒素を前記プラズマ活性化ガス流中に含むことにより、メッキ前の前記金属の再酸化を回避する、請求項９に記載の方法。
  15. 工程ａ）が、前記ウェハの表面のエッジの周りの狭い帯域を除く、前記ウェハの全ての表面に、前記フォトレジストの材料を塗布する、請求項９に記載の方法。
  16. 前記フォトレジストを剥離する後続の工程をさらに含む、請求項９に記載の方法。
  17. 請求項９に記載の方法を実装するシステム。
  18. 集積回路の製造方法であって、
    ａ）金属のブランケット層を含む、部分的に製造された集積回路のウェハを製造する工程と；
    ｂ）前記部分的に製造された集積回路に有機フォトレジスト材料を塗布し、前記フォトレジスト材料をパターニングして、前記金属のブランケット層内の所定の位置を露出させる凹部を形成する工程と；
    ｃ）前記パターニングされたフォトレジスト材料の上にプラズマ活性化ガス流を流すことにより、表面をより親水性にする工程と；
    ｃ２）前記パターニングされたフォトレジスト材料を水溶液で一時的に濡らすことにより、極性分子との活性化された表面結合を終端させる機構によって、活性を安定化および維持する工程と；
    ｄ）メッキ浴を使用して、前記所定のパッド（ｐａｄ）位置で、前記金属の領域に導電性材料をメッキすることにより、前記凹部の前記位置にメッキされた金属層を形成する工程、の連続作動を含む方法であり、
    長期間の経過後であっても、前記メッキ浴が、露出した前記金属層、および、前記凹部の側壁を含む前記フォトレジスト材料を濡らすことにより、前記メッキ浴が前記凹部および前記金属層を横切って流れる際の気泡の形成を排除する、集積回路の製造方法。
  19. 前記水溶液が純水である、請求項１８に記載の方法。
  20. 工程ａ）が、前記ウェハの表面のエッジの周りの狭い帯域を除く、前記ウェハの全ての表面に前記フォトレジストの材料を塗布する、請求項１８に記載の方法。
  21. 前記フォトレジストを剥離する後続の工程をさらに含む、請求項１８に記載の方法。
  22. 請求項１８に記載の方法を実装するシステム。
  23. 集積回路の製造方法であって、
    ａ）金属のブランケット層を含む、部分的に製造された集積回路のウェハを製造する工程と；
    ｂ）前記ウェハに有機フォトレジスト材料を塗布し、前記フォトレジスト材料をパターニングして、所定の位置に凹部を形成する工程と；
    ｃ）プラズマ放電を介してガス流を流し、前記パターニングされたフォトレジスト材料の上を流れる活性化されたガス流を生成する工程であって、前記活性化されたガス流が、プラズマ活性化還元種を含み、励起された希ガス原子を含み、プラズマ活性化窒素を含み、前記フォトレジストの表面から室内雰囲気を排除するように前記ウェハに近接して、ほぼ大気圧で流される工程と；
    ｄ）メッキ浴を使用して、前記所定の位置で前記金属の層上に導電性材料を電気メッキすることにより、前記凹部の前記位置にメッキされた金属層を形成する工程、の連続作動を含む方法であり
    工程ｃ）が、アッシングを必要とせずにデスカミングを行い、前記フォトレジスト材料をより親水性にし、前記金属の領域の酸化物を還元し、前記金属の領域を再酸化に対向して不動態化し、
    前記メッキ浴が、露出した前記金属層、および、前記凹部の側壁を含むフォトレジスト材料を濡らすことにより、前記メッキ浴が前記凹部を横切って流れる際の気泡の形成を回避する、集積回路の製造方法。
  24. 前記凹部が、拡張溝およびより小さな分離構造を含む、請求項２３に記載の方法。
  25. 前記凹部が、その最小幅よりも大きい最大深さを有する、請求項２３に記載の方法。
  26. 工程ｃ）の後であって工程ｄ）の前に、前記パターニングされたフォトレジスト材料を一時的に濡らすことによって、活性を安定化し維持する追加の工程をさらに含む、請求項２３に記載の方法。
  27. 前記希ガスがヘリウムである、請求項２３に記載の方法。
  28. 工程ａ）が、前記ウェハの表面のエッジの周りの狭い帯域を除く、前記ウェハの全ての表面に前記フォトレジストの材料を塗布する、請求項２３に記載の方法。
  29. 前記フォトレジストを剥離する後続の工程をさらに含む、請求項２３に記載の方法。
  30. 請求項２３に記載の方法を実装するシステム。
JP2017544843A 2014-11-12 2015-11-12 フォトレジスト表面および金属表面処理の同時親水化：方法、システム、および製品 Active JP6636534B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201462078598P 2014-11-12 2014-11-12
US62/078,598 2014-11-12
PCT/US2015/060477 WO2016077645A1 (en) 2014-11-12 2015-11-12 Simultaneous hydrophilization of photoresist surface and metal surface preparation: methods, systems, and products

Publications (2)

Publication Number Publication Date
JP2018503266A JP2018503266A (ja) 2018-02-01
JP6636534B2 true JP6636534B2 (ja) 2020-01-29

Family

ID=55955084

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017544843A Active JP6636534B2 (ja) 2014-11-12 2015-11-12 フォトレジスト表面および金属表面処理の同時親水化：方法、システム、および製品

Country Status (7)

Country Link
US (2) US10438804B2 (ja)
EP (1) EP3218923A4 (ja)
JP (1) JP6636534B2 (ja)
KR (1) KR20170106300A (ja)
CN (1) CN107429418A (ja)
SG (1) SG11201704100RA (ja)
WO (1) WO2016077645A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6833557B2 (ja) * 2016-03-04 2021-02-24 株式会社荏原製作所 めっき装置及びめっき方法
CN110760896A (zh) * 2018-07-26 2020-02-07 苏州苏大维格科技集团股份有限公司 一种工作版的防皱电铸工艺
US11569159B2 (en) 2019-08-30 2023-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and formation method of chip package with through vias

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4367123A (en) * 1980-07-09 1983-01-04 Olin Corporation Precision spot plating process and apparatus
US4865245A (en) 1987-09-24 1989-09-12 Santa Barbara Research Center Oxide removal from metallic contact bumps formed on semiconductor devices to improve hybridization cold-welds
US6471115B1 (en) 1990-02-19 2002-10-29 Hitachi, Ltd. Process for manufacturing electronic circuit devices
FR2697456B1 (fr) 1992-10-30 1994-12-23 Air Liquide Procédé et dispositif de fluxage par voie sèche.
JP3194553B2 (ja) 1993-08-13 2001-07-30 富士通株式会社 半導体装置の製造方法
FR2735053B1 (fr) 1995-06-09 1997-07-25 Air Liquide Procede et dispositif de brasage a la vague integrant une operation de fluxage par voie seche
US5918794A (en) 1995-12-28 1999-07-06 Lucent Technologies Inc. Solder bonding of dense arrays of microminiature contact pads
US5928527A (en) 1996-04-15 1999-07-27 The Boeing Company Surface modification using an atmospheric pressure glow discharge plasma source
EP2270845A3 (en) 1996-10-29 2013-04-03 Invensas Corporation Integrated circuits and methods for their fabrication
US6277725B1 (en) 1999-07-07 2001-08-21 United Microelectronics Corp. Method for fabricating passivation layer on metal pad
US6468833B2 (en) 2000-03-31 2002-10-22 American Air Liquide, Inc. Systems and methods for application of substantially dry atmospheric plasma surface treatment to various electronic component packaging and assembly methods
US6444576B1 (en) 2000-06-16 2002-09-03 Chartered Semiconductor Manufacturing, Ltd. Three dimensional IC package module
US6586323B1 (en) 2000-09-18 2003-07-01 Taiwan Semiconductor Manufacturing Company Method for dual-layer polyimide processing on bumping technology
JP2002368389A (ja) * 2001-06-06 2002-12-20 Matsushita Electric Works Ltd プリント配線板の処理方法及びプリント配線板の処理装置
US20030027427A1 (en) * 2001-08-06 2003-02-06 Applied Materials, Inc. Integrated system for oxide etching and metal liner deposition
JP3836375B2 (ja) * 2002-01-11 2006-10-25 シャープ株式会社 半導体装置の製造方法
US6712260B1 (en) 2002-04-18 2004-03-30 Taiwan Semiconductor Manufacturing Company Bump reflow method by inert gas plasma
US20040018715A1 (en) 2002-07-25 2004-01-29 Applied Materials, Inc. Method of cleaning a surface of a material layer
US20060234472A1 (en) 2002-12-04 2006-10-19 Markus Gabriel Method and device for pre-treating surfaces of substrates to be bonded
KR100471454B1 (ko) * 2003-01-17 2005-03-10 엘지전자 주식회사 테이프 서브스트레이트 기판의 제조 방법
US20070048447A1 (en) 2005-08-31 2007-03-01 Alan Lee System and method for forming patterned copper lines through electroless copper plating
US6962835B2 (en) 2003-02-07 2005-11-08 Ziptronix, Inc. Method for room temperature metal direct bonding
US7079370B2 (en) 2003-04-28 2006-07-18 Air Products And Chemicals, Inc. Apparatus and method for removal of surface oxides via fluxless technique electron attachment and remote ion generation
JP4846201B2 (ja) * 2004-02-26 2011-12-28 株式会社荏原製作所 めっき装置及びめっき方法
JP2004353004A (ja) * 2003-05-27 2004-12-16 Ebara Corp めっき装置
US6927493B2 (en) * 2003-10-03 2005-08-09 Texas Instruments Incorporated Sealing and protecting integrated circuit bonding pads
US8747960B2 (en) * 2005-08-31 2014-06-10 Lam Research Corporation Processes and systems for engineering a silicon-type surface for selective metal deposition to form a metal silicide
TW200711154A (en) 2005-09-08 2007-03-16 Advanced Semiconductor Eng Flip-chip packaging process
TWI387016B (zh) * 2009-03-25 2013-02-21 Univ Nat Chiao Tung 高分子基板之高頻覆晶封裝製程及其結構
US8153510B2 (en) 2009-05-01 2012-04-10 Power Gold LLC Semiconductor bond pad patterns and method of formation
US8567658B2 (en) * 2009-07-20 2013-10-29 Ontos Equipment Systems, Inc. Method of plasma preparation of metallic contacts to enhance mechanical and electrical integrity of subsequent interconnect bonds
US8163094B1 (en) 2009-07-23 2012-04-24 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Method to improve indium bump bonding via indium oxide removal using a multi-step plasma process
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US9613825B2 (en) * 2011-08-26 2017-04-04 Novellus Systems, Inc. Photoresist strip processes for improved device integrity
US8967452B2 (en) 2012-04-17 2015-03-03 Asm Technology Singapore Pte Ltd Thermal compression bonding of semiconductor chips
JP6385198B2 (ja) 2014-08-21 2018-09-05 日東電工株式会社 回路付サスペンション基板の製造方法

Also Published As

Publication number Publication date
EP3218923A4 (en) 2018-07-25
EP3218923A1 (en) 2017-09-20
CN107429418A (zh) 2017-12-01
WO2016077645A1 (en) 2016-05-19
SG11201704100RA (en) 2017-06-29
US10438804B2 (en) 2019-10-08
US20200234958A1 (en) 2020-07-23
US20160172198A1 (en) 2016-06-16
US10985024B2 (en) 2021-04-20
JP2018503266A (ja) 2018-02-01
KR20170106300A (ko) 2017-09-20

Similar Documents

Publication Publication Date Title
TWI746728B (zh) 半導體處理裝置
US9275834B1 (en) Selective titanium nitride etch
US9478432B2 (en) Silicon oxide selective removal
JP6553049B2 (ja) 窒化ケイ素の選択的なエッチング
JP3662472B2 (ja) 基板表面の処理方法
US10985024B2 (en) Simultaneous hydrophilization of photoresist and metal surface preparation: methods, systems, and products
TWI352402B (en) Method for forming copper on substrate
KR20190101893A (ko) 고품질 에칭 저항성 갭필 유전체 막의 퇴적 및 리플로우를 위한 방법
KR102215970B1 (ko) 산할로겐화물을 사용한 원자층 에칭
JP7161520B2 (ja) シリコンベース誘電体への選択的堆積のための方法
JP2000311889A (ja) プラズマエッチングを特長とする腐食防止表面のエッチング後の処理方法
WO2013066667A1 (en) Dry etch processes
JP6824241B2 (ja) 調節可能な遠隔解離
KR101146118B1 (ko) 실리콘 산화막의 건식 식각 방법
KR20210049173A (ko) 에칭 방법
TWI785783B (zh) 用於選擇性金屬化合物移除之系統及方法
JP2646811B2 (ja) ドライエッチング方法
US10985026B2 (en) Substrate processing method, substrate processing apparatus, and substrate processing system
JP3329199B2 (ja) 半導体装置の製造方法及び製造装置
KR101133697B1 (ko) 반도체소자 가공방법
KR19990002648A (ko) 반도체 소자의 산화막 형성 방법
KR100312985B1 (ko) 반도체소자제조방법
Schulte et al. Utilization of atmospheric plasma surface preparation to improve Copper plating processes
Ohmi Proposal of Advanced Wet Cleaning of Silicon Surface
TW202247276A (zh) 蝕刻鉬之方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190827

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191101

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191218

R150 Certificate of patent or registration of utility model

Ref document number: 6636534

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250