KR20170106300A - 포토레지스트 표면 및 금속 표면을 준비하는 동시 친수화: 방법, 시스템, 및 생성물 - Google Patents

포토레지스트 표면 및 금속 표면을 준비하는 동시 친수화: 방법, 시스템, 및 생성물 Download PDF

Info

Publication number
KR20170106300A
KR20170106300A KR1020177015808A KR20177015808A KR20170106300A KR 20170106300 A KR20170106300 A KR 20170106300A KR 1020177015808 A KR1020177015808 A KR 1020177015808A KR 20177015808 A KR20177015808 A KR 20177015808A KR 20170106300 A KR20170106300 A KR 20170106300A
Authority
KR
South Korea
Prior art keywords
photoresist material
apertures
wafer
plating
photoresist
Prior art date
Application number
KR1020177015808A
Other languages
English (en)
Inventor
에릭 슐트
Original Assignee
온토스 이큅먼트 시스템즈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 온토스 이큅먼트 시스템즈 filed Critical 온토스 이큅먼트 시스템즈
Publication of KR20170106300A publication Critical patent/KR20170106300A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/34—Pretreatment of metallic surfaces to be electroplated
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

간단한 장치로 도금전 표면 준비에 대한 다수의 이점을 제공하기 위해 환원 화학물질 대기압 플라즈마의 다운스트림 활성 잔류물을 사용하는 방법 및 시스템. 대기압 플라즈마의 다운스트림 활성 종이 기판 표면에 충돌함에 따라, 3가지 중요한 표면 준비 프로세스가 동시에 수행될 수 있다:
1. 유기 잔류물이 도금 베이스의 표면으로부터 제거된다.
2. 도금 베이스의 표면으로부터 산화가 제거된다.
3. 기판 상의 모든 표면은 다운스트림 활성 잔류물에 의해 고도로 활성화되어, 후속 도금 작업을 위해 고도로 습윤성인 표면을 생성한다.

Description

포토레지스트 표면 및 금속 표면을 준비하는 동시 친수화: 방법, 시스템, 및 생성물{Simultaneous Hydrophilization of Photoresist Surface and Metal Surface Preparation: Methods, Systems, and Products}
교차 참조
우선권은 62/078,598 호로부터 청구되며, 이는 본원에 참고로 인용된다.
배경
본 출원은 집적 회로 및 멀티칩 모듈의 제조에 관한 것으로, 보다 구체적으로 금속 도금에 관한 것이다.
아래에서 논의되는 요점은 개시된 발명으로부터 얻은 후견지명(hindsight)을 반영할 수 있으며, 반드시 선행 기술로 인정되는 것은 아님에 유의한다.
도금에서의 표준 관행은 도금될 기판의 유기 오염 및 표면 산화를 제거하기 위해 용매, 산, 연마제, 계면활성제, 초음파 교반 및 진공 플라즈마 프로세스를 사용하는 도금전 표면 준비를 포함한다. 이들 각각의 표면 준비 프로세스는 독성 폐기물 처리, 기판의 노출된 표면에 대한 화학적 손상, 기판 표면 또는 기판 조성물의 다른 민감한 구조에 대한 기계적 손상, 표면으로의 외부 입자의 도입, 처리 후 도금 전에 요구되는 린싱, 이들 표면 처리 방법의 잔류물로 인한 도금조의 오염 등과 같은 개별적인 단점들을 갖는다.
필요한 것은, 후속하는 도금 프로세스를 위해 표면을 깨끗하고 최적의 표면 상태로 남겨두고, 민감한 기판을 기계적 및/또는 화학적으로 방해하지 않고, 표면 준비 재료들의 린싱을 요구하지 않으며, 그리고 도금조를 오염시키지 않는, 도금 표면을 준비하는 신속하고 환경 친화적인 방법이다.
추가로, 많은 도금 작업이, 도금 재료의 패터닝된 증착을 제공하기 위한 표면 마스킹 기술을 사용하여 실행된다. 마스킹 재료의 기계적 및 화학적 적합성은 종종 도금 프로세스가 착수되기 전에 수행될 수 있는 표면 준비 유형에 추가적인 제한을 가한다. 예를 들어, 도금 기판을 패터닝하기 위한 포토레지스트의 사용은 노출된 기판 도금 베이스로부터의 잔류 유기 오염물을 제거하기 위한 특정 용매의 사용을 배제한다. 통상적으로, 이러한 한계를 극복하기 위해, 진공 플라즈마 처리(종종 "산소 애싱(oxygen ashing)"으로 지칭됨)는 노출된 도금 베이스 상의 유기 잔류물을 제거하기 위해 산소 이온 및 원자 폭격을 채택한다. 그러나, 이 기술은 다음과 같은 단점이 있다:
1. 속도가 늦은, 회분식(batch-type) 처리량의 한계,
2. 포토레지스트 패턴의 임계선 치수는 종종 산소 처리에 의해 변경됨,
3. 포토레지스트의 두께는 산소 처리에 의해 감소됨.
4. 산소 처리는 노출된 도금 베이스 표면과 반응하고, 그리고 도금 프로세스의 개시를 방해하고 도금 불균일성을 초래하는 추가 산화물을 성장시킴.
또한 임의의 마스킹 재료들, 예컨대 포토레지스는 소수성이고, 도금조 용액의 미세한 기하학적 구조로의 흐름을 억제하는 경향이 있다. 이것은, 포토레지스트의 작고 격리된 개구부가 전혀 도금되지 않거나 또는 더 개방되고 노출된 형상보다 나중에 도금되기 시작하는, "도금 스킵"으로 알려져 있는 결함을 초래할 수 있다. 필요한 것은, 기계적 또는 화학적 또는 치수적으로 패터닝 매개체를 실질적으로 방해하지 않고, 또한 패터닝 매개체에 대한 수용액의 탁월한 습윤을 촉진하여 가장 미세한 패턴된 기하학적 구조가 "스킵"없이 도금될 수 있게 하는, 패터닝된 기판의 도금 이전의 표면 준비이다.
포토레지스트 표면 및 금속 표면을 준비하는 동시 친수화 ; 방법, 시스템, 및 생성물
본 출원은 집적 회로 및 멀티칩 모듈의 제조에서 도금을 수행하는 새로운 방식을 교시한다.
특허 또는 출원 파일은 컬러로 실행된 적어도 하나의 도면을 포함한다. 컬러 도면(들)이 있는 본 특허 또는 특허 출원 공보물의 사본은 요청에 따라 필요한 수수료를 지불하여 청에 의해 제공될 것이다.
개시된 발명은, 중요한 간단한 실시형태를 도시하고 참조로서 명세서에 포함되는 첨부된 도면을 참조하여 설명될 것이다:
도 1은 도금 이전에 대기압 플라즈마 헤드로부터 기판으로의 다운스트림 활성 잔류물의 예시적인 도포를 도시한다.
도 2a는 도금 베이스 상의 산화의 존재, 도금 베이스 상의 유기 오염, 포토레지스트 현상 후에 패터닝된 피쳐의 바닥에 남아있는 포토레지스트 잔류물 및 포토레지스트 상의 소수성 표면을 포함하는 패터닝된 도금 기판의 샘플 단면을 도시한다.
도 2b는 대기압 플라즈마로부터의 다운스트림 활성 종에 의한 처리 후의 도 2a의 샘플 단면과 같은 샘플 단면을 도시한다. 유기 잔류물 및 산화는 제거되었고, 모든 표면은 도금 수용액에 의한 우수한 습윤을 위해 활성화된다.
도 3은 미처리된 포토레지스트 패턴 위에서의 수용액 흐름의 하나의 샘플 진행을 도시한다. 이것은, 표면 패터닝이 도금조의 메니스커스에 습윤하지 않는 경우 작은 기하학적 구조에서 버블이 어떻게 생성될 수 있는지를 나타낸다.
도 4는 마스킹 패턴의 작은 기하학적 구조가 대기압 플라즈마의 다운스트림 활성 잔류물로 인해 표면 활성화 후 어떻게 쉽게 습윤되는지에 대한 하나의 샘플 실시형태를 도시한다.
도 5는 본 발명에 따라 처리될 수 있는 특징의 일부 예를 도시한다.
도 6은 다운스트림 환원 화학물질에 의한 포토레지스트 잔류물 제거의 한 샘플 플롯을 도시한다.
도 7은 다운스트림 환원 화학물질에 의한 산화 구리 제거의 한 샘플 플롯을 도시한다.
도 8a, 8b, 8c 및 8d는 높은 종횡비의 포토레지스트 비아 내로 수용액의 습윤을 허용하는 포토레지스트 패턴의 비교 활성화의 예를 도시한다.
도 9는 다양한 조건하의 실온에서의 구리 재산화의 예시적인 플롯을 도시한다.
도 10a, 도 10b 및 도 10c는 다양한 처리 조건에 대한 구리 도금 베이스 상에의 포토레지스트의 예시적인 습윤 특성을 도시한다.
본 출원의 다수의 혁신적인 교시는 (제한이 아닌 예로써) 현재 바람직한 실시형태를 특히 참조하여 설명될 것이다. 본 출원은 몇몇 발명을 기술하고, 이하의 설명 중 어느 것도 일반적으로 청구범위를 제한하는 것으로 간주되어서는 안된다.
우수한 품질의 도금 증착을 촉진시키기 위한 최적의 표면 조건을 생성하는 방법으로서 대기압 플라즈마의 다운스트림 활성 잔류물.
본 발명은 간단한 장치로 도금전 표면 준비에 대한 다수의 장점을 제공하기 위해 환원 화학물질 대기압 플라즈마의 다운스트림 활성 잔류물을 이용하는 프로세스 방법을 포함한다. 대기압 플라즈마로부터의 다운스트림 활성 종이 기판 표면에 충돌함에 따라, 3가지 중요한 표면 준비 프로세스가 동시에 수행될 수 있다:
1. 유기 잔류물이 도금 베이스의 표면으로부터 제거된다.
2. 도금 베이스의 표면으로부터 산화가 제거된다.
3. 기판 상의 모든 표면은 다운스트림 활성 잔류물에 의해 고도로 활성화되어, 후속 도금 작업을 위해 고도로 습윤성인 표면을 생성한다.
대기압 플라즈마의 다운스트림 활성 잔류물을 이용하는 표면 처리의 이러한 조합은 전체 도금 프로세스에 다음의 이점을 제공한다:
표면 처리는 빠르고 효율적이며 연속 처리량 기준으로 달성될 수 있다.
진공 챔버, 가스 펌프, 및 프로세스 한정 챔버가 제거된다.
습식 화학적 표면 처리(및 이들의 후속 처분)가 제거된다.
사전-습윤 장비 및 계면활성제가 제거된다.
진공 챔버, 습식 프로세스 및 다중 처리에 의해 도입된 외부 입자가 제거된다.
도금액에 노출된 표면은 고도로 활성화되어, 표면 버블 마스킹 및 스킵 도금을 크게 감소시킨다.
도금 베이스의 표면은 천연 금속을 향하여 화학적으로 환원된다. 이는 도금 베이스 금속의 산화를 제거하여, 도금 개시 시간을 감소시키고 증착의 측방향 균일성을 향상시킨다.
본 발명은 대기압 플라즈마의 다운스트림 잔류물(즉, 중성 라디칼, 준안정 에너지 원자)을 이용하여 도금용 표면을 준비하기 위한 다중 표면 개질 프로세스를 제공하는 프로세스 방법을 포함한다. 다양한 개시된 실시형태의 몇몇 주요 특징은 다음을 포함한다:
기판의 표면 상에 화학적 개질을 수행하기 위해 다운스트림 잔류물을 제공하기 위한 대기압 플라즈마 소스의 선택. 이는 프로세스가 실내 조건에서 진행되도록 하여, 진공 챔버, 가스 펌핑 시스템, 가스 한정 챔버 등에 의해 부과된 비용 및 시간 제한을 제거한다.
특정 환원 가스 혼합물의 선택은 산소 또는 산화 화학물질의 사용없이 유기 오염의 효율적인 제거를 가능하게 한다. "산소 애싱"과 같은 전통적인 산소-기반 처리의 제거는 기판 도금 베이스 표면 상의 산화 두께를 증가시키지 않는 (종종 감소시킬 수 있는) 이점이 있다. 이것은 도금 증착의 초기에 보다 빠르고 균일한 초기 "스트라이크(strike)"로 이어진다.
대기압 플라즈마에 대한 적절한 가스 전구체의 선택은 매우 효율적인 표면 활성화 능력을 갖는 다운스트림 잔류물을 생성한다. 이들은 도금액의 기판 표면으로의 습윤을 급격히 증가시키는 역할을 한다. 이는, 기판이 도금조 내로 도입될 때 도금 베이스 표면 상에 버블 및 보이드를 형성하는 경향을 제거한다. 이는, 기판이 통상적으로 소수성인 포토레지스트 층으로 패터닝될 때 더욱 더 중요하다. 대기압 플라즈마의 다운스트림 활성 잔류물에 의한 표면 활성화는, 포토레지스트 표면을 도금액에 강하게 습윤시켜 포토레지스트 패턴의 가장 작은 개구부로 도금액을 끌어들인다.
플라즈마 헤드와 기판 사이의 스캔 속도 및 갭의 선택은 표면 준비 프로세스에서 중요한 파라미터이다. 스캔 속도는 표면 화학 반응이 일어나는 속도를 변경한다.
대기압 플라즈마 가스 믹스에서 특정 패시베이팅 화학물질의 첨가는 도금 베이스의 표면 상의 산화물의 재성장을 억제할 수 있어서, 도금전 표면 준비와 실제 도금 프로세스 사이의 대기 시간을 길게 할 수 있다. 이러한 패시베이션 프로세스는 소량의 질소 가스를 대기압 플라즈마 믹스에 첨가함으로써 달성된다. 그러나, 금속 표면을 너무 질화시켜 도금 핵생성이 상당히 방해받지 않도록 주의해야 한다. 구리 패시베이션의 경우, 전체 가스 흐름의 1% 정도의 낮은 질소 흐름이 일반적이다. 이 질화 수준(구리 위에 질소의 대략 하나의 단층)에서 도금 핵생성은 현저하게 저해되지 않는다.
상기 언급된 주요 프로세스 특징의 각각은 이하에서 보다 상세하게 설명된다.
대기압 플라즈마 소스의 사용:
도 1의 샘플 실시형태에서, 기판은 다운스트림 가스 흐름에 대해 스캐닝되어, 대기압 플라즈마 헤드 내측의 플라즈마 영역에서 생성된 다운스트림 활성 종에 의해 기판을 균일하게 처리한다. 대기 배제 존은 플라즈마 헤드의 출구 애퍼처로부터 처리 가스의 흐름에 의해 생성되며, 그 후 플라즈마 헤드의 바닥면과 기판 사이에서 측방향으로 퍼진다. 대기압 플라즈마 소스(1)는 값 비싼 진공 챔버, 펌핑 시스템, 및/또는 프로세스 가스 한정 챔버를 필요로 하지 않으면서 표면 개질을 수행하기 위해 화학적 라디칼(예를 들어, 단원자 수소) 및 준안정 희귀 가스 원자(예를 들어, 준안정 전자 상태의 헬륨)(5)를 제공한다. 이러한 이점 외에도, 특정 유형의 대기압 플라즈마 소스 - 즉 SETNA Corp.에 의해 공급되는 Ontos7 플라즈마 소스와 같은 유전체 장벽 방전(dielectric barrier discharge, DBD) 저온 플라즈마 소스 - 는 고 에너지 플라즈마 영역을 플라즈마 내부에 한정한다. 가스 흐름(2)은 플라즈마 영역(3)을 통과하여 플라즈마 소스의 바닥에 있는 애퍼처(4)를 빠져나갈 때까지, 이온, 고온 전자 및 운동 포격 종과 같은 모든 고 에너지 성분이 실내 압력 조건하에서 발생하는 입자 충돌의 높은 속도로 인해 그 에너지를 손실하였다. 이것은, 기판(6)이 진공 플라즈마 시스템에서 통상적으로 발생하는 것과 같은 고 에너지로 인해 표면 손상을 받지 않도록 보장한다. 또한, 대기압 플라즈마 소스로부터의 다운스트림 활성 잔류물들이 상당한 운동 에너지를 갖지 않기 때문에, 이들은 처리하에서 기판의 즉각적인 표면에서 원자 격자 구조를 파괴하지 않는다. 이것은, 유기 및 산화물 오염물이 없으므로 최고의 가능한 "표면 활성화"를 가능하게 하면서, 높은 정도의 원자 질서를 갖는 기판 표면을 초래한다. 대기압 플라즈마 다운스트림 활성 잔류물에 의해 활성화된 표면은 매우 높은 수준의 표면 활성화를 제공하여 고도로 습윤가능한 표면을 생성한다. 이러한 유형의 비손상 표면 활성은 표면을 이온으로 폭격하는 진공 기반의 플라즈마 시스템보다 훨씬 우수하며, 제거된 표면 원자의 "잔해(rubble)"를 생성한다.
특정 환원 가스 혼합물의 선택
공기 노출 및 포토레지스트 잔류물로 인한 표면 산화 및 유기 오염의 제거의 양자는, 특히 도금 프로세스의 핵생성 단계 동안 효율적이고 균일한 도금에 중요하다. 도금 베이스의 표면 상에서의 산화물 또는 유기물의 존재는 도금 베이스와 도금조 사이의 전류 흐름이 차단되어 도금과 관련된 전자 교환 프로세스에 필요하다. 블랭킷 금속 도금 이전에 종종, 유기물을 제거하기 위해 용매 세정을 수행하고, 이후 산화물을 제거하기 위해 산 사전-에칭한다. 도금조에서 마침내 처하게 되거나 도금 증착 자체에서 불완전함으로 여전히 악화되는 표면에 입자들 및 추가 오염물들을 도입하기 위해 이들 양 절차들이 알려져 있다. 반도체 프로세싱(도 2a 참조)에서, 유기 포토레지스트 마스크(11)는 도금 베이스(12)를 패터닝하기 위해 도금 프로세스로부터 일정 영역을 마스킹하는데 사용된다. 이 경우, 포토레지스트 패턴을 변경하거나 파괴할 염려 때문에 유기 또는 포토레지스트 잔류물을 제거하는데 용매를 사용할 수 없다. 따라서 (진공 챔버에서의) 산소 애싱은 종종 포토레지스트 패턴(7)을 "디스컴(de-scum)"하고 도금 베이스에서 다른 유기 성분들(8)을 제거하는데 사용된다. 그러나, 이러한 전통적인 산소 기반의 프로세싱은 도금 베이스의 표면에 심지어 더 두꺼운 산화물을 성장시켜 도금이 시작되기 전에 제거되어야 한다. 또한, 산소 플라즈마 처리는 상당한 양의 포토레지스트를 제거하기 때문에 포토레지스트 패턴의 치수를 종종 변화시킨다. 개시된 프로세스 방법은 대기압 플라즈마에 의해 생성된 화학물질 다운스트림 라디칼의 감소를 채택한다. 대기압 플라즈마 헤드로 들어가는 가스 혼합물의 주의깊은 선택에 의해, 유기 잔류물(7,8) 및 금속 산화(9)의 양자는 동일한 화학물질 및 대기압 플라즈마 조건을 사용하여 제거될 수 있으며, 그 결과 산소-프리 및 유기-프리 표면(15)을 갖는 패터닝된 도금 베이스를 형성할 수 있다(도 2b). 이것은 도금 전에 유기물과 산화물을 제거하기 위한 별도의 단계를 수행할 필요를 없앤다. 통상적인 가스 혼합물은 헬륨과 같은 캐리어 가스 및 수소와 같은 환원성 가스를 포함한다. 다른 캐리어 가스(예를 들어, 네온 또는 아르곤) 및 환원 가스(예를 들어, NH3)는 이 프로세스에 효과적일 수 있으며, 본 발명의 개시 범위하에 속하는 것으로 간주된다. 가스 혼합물로의 질소의 선택적인 첨가는, 도금 프로세스가 시작되기전 오랜 기간 동안 기판이 공기중에 저장될 수 있게 하는, 탈산화된 도금 베이스의 원자 패시베이션의 추가적인 이점을 제공한다. 이러한 질소 원자 패시베이션은, 도금의 비균일한 한정성을 초래할 수 있는 도금 베이스의 재산화의 결과를 감소시킨다.
표면 활성화를 위한 적절한 가스 전구체의 선택
대기압 플라즈마는 많은 상이한 유형의 표면에 우수한 표면 활성화를 제공하는 것으로 나타났다. 도 3은 비활성화된 통상적인 소수성 포토레지스트 표면(19)을 갖는 패터닝된 반도체 웨이퍼를 도시한다. 도금액(17)이 소수성 포토레지스트 표면 위로 확산됨에 따라, 높은 접촉각 또는 심지어 재귀 메니스커스가 형성된다. 이 메니스커스가 포토레지스트(18)의 작은 개구부 위로 움직일 때, 도금액은 개구부의 소수성 측벽을 습윤시키지 않으며, 메니스커스는 버블(21)을 형성하는 개구부 주위를 흐른 다음 그 위를 흐르는 경향이 있다. 반대로, 도 4는 대기압 플라즈마에 의해 활성화된 친수성 포토레지스트 표면을 갖는 패터닝된 반도체 웨이퍼를 도시한다. 도금액(22)이 소수성 포토레지스트 표면(24) 위로 확산됨에 따라, 낮은 접촉각이 형성된다. 이 메니스커스가 포토레지스트(23)의 작은 개구부 위로 움직일 때, 도금액은 개구부의 소수성 측벽 아래로 친수성 도금 베이스(26)를 가로질러 습윤하여, 메니스커스는 임의의 버블(27)을 형성하지 않고 전체 개구부를 채우는 경향이 있다. 대기압 플라즈마 표면 활성화를 위한 전구체로서 공기, 질소, 헬륨, 수소, 아르곤, 산소 및 이들의 혼합물이 문헌에 논의되어 있다. 그러나, 공기 및 산소는 도금 초기화를 방해하는 도금 베이스와의 바람직하지 않은 표면 반응을 만들 수 있다. 공기와 산소는 또한 반도체 응용에서 중요한 포토레지스트 치수에 영향을 미칠 수 있다. 도금을 위한 최상의 조건에서 도금 베이스를 남기고 포트레지스트 상에 최소한의 영향을 주면서 최상의 표면 활성을 제공하기 위해, 헬륨과 수소(및 선택적인 질소)의 조합은 현재 가장 바람직한 구현예이다. 순수 헬륨 또는 순수 아르곤 또는 아르곤과 수소의 혼합물도 또한 사용될 수 있지만, 이들은 표면 활성화시 덜 효율적이며 대기압 플라즈마 헤드에 의한 추가적인 통과를 필요로 하는 반면, 산화물 환원에 대해 상기에서 사용된 것과 동일한 비율인 헬륨/수소/선택적 질소는 도금 베이스 산화물과 유기물이 제거되고 있는 동일한 시간에 표면 활성 태스크를 달성할 수 있다.
도 5의 샘플 실시형태에서, 포토레지스트 층(51)은 블랭킷 금속층/도금 베이스(52)로 관통하는 (하지만 기저의 웨이퍼(53)로는 통과하지 않는) 보다 작은 "격리" 피쳐(50) 및 연장된 트렌치 형상(54)의 양자를 갖는다.
적절한 스캔 속도와 갭의 선택
표면의 화학적 개질을 수행하기 위한 대기압 플라즈마 헤드의 사용에 필수적인 요소는 화학 반응 존으로부터 실내 공기를 배제하는 것이다. 도 1은 플라즈마 헤드의 내부를 통과한 다음 플라즈마 헤드의 바닥면에 있는 애퍼처를 빠져 나가 기판과 플라즈마 헤드의 바닥면 사이에서 측방향으로 흐르는 가스를 도시한다. 이러한 측방향 흐름은 플라즈마 헤드 바로 아래의 반응 존으로부터 실내 공기를 연속적으로 퍼지한다. 기판 표면의 화학 반응의 환원을 수행하기 위해 충분히 높은 밀도로 환원 화학물질을 머무르게 하는 것은 실내 공기(주로 산소)의 부재이다. 반응 존으로의 실내 공기의 임의의 충돌은 다운스트림 라디칼 반응의 효율을 감소시킨다. 적절한 스캔 파라미터 및 갭 파라미터의 선택은 기판 상의 다운스트림 활성 잔류물의 최대 효과를 달성하기 위해 필요하다. 스캔 속도는 처리량 대 기판 가열 대 프로세스 반응 시간 대 대기 배제 동역학에서의 트레이드 오프에 의해 지배된다. 처리량을 위해, 보다 높은 스캔 속도가 분명히 바람직하다. 보다 높은 스캔 속도는 또한, 플라즈마 헤드로부터 흘러나오는 열적으로 여기된 가스와의 열 교환으로 인해 기판의 가열을 최소화한다. 그러나, 보다 높은 스캔 속도에서, 실내 공기가 반응 존으로부터 퍼지되는 시간이 줄어들어, 반응 속도가 감소한다. 유사하게, 플라즈마 헤드와 기판 사이의 갭이 너무 크면, 반응 존에 더 많은 실내 공기가 남아있게된다. 그러나, 갭이 너무 작으면, 기판의 추가 가열이 발생할 수 있으며, 이는 스캔이 진행됨에 따라 기판이 배제 존에서 빠져나올 때 기판의 표면을 여전히 따뜻하게 할 것이다. 이는 방금 감소된 표면의 재산화로 이어질 수 있다. 다중 변수 설계 실험은 최적의 결과를 만드는 갭 및 스캔 속도의 범위를 결정했다. 일반적인 스캔 속도는 유기물 및 산화물 제거가 필요한 정도에 따라 1mm/초에서 15mm/초까지 주행한다. 플라즈마 헤드 바닥 표면과 기판 상부 표면 사이의 통상적인 갭 간격은 도금 베이스 재료의 스캔 속도 및 재산화 속도에 따라 0.5mm 내지 1.5mm이다.
포토레지스트 표면이 장기간 동안(예를 들어, 밤새) 고도로 활성화된 상태를 유지해야 한다면, 가치있는 것으로 발견된 추가적인 프로세스 단계는 새롭게 활성화된 표면 상태를 물 분자로 종결시키는 것이다(예를 들어, 웨이퍼를 DI 수에 침지시킨 후 질소로 불어 건조시키는 것이다). 물 분자는 극성으로 활성화된 표면 원자들에 끌어당겨져서 그것들에 결합한다. 이는 활성화된 표면을 안정화시키고 보다 오랜 기간 동안 (산소 및 탄소와 같은) 습윤을 방해하는 대기 오염물의 흡착/화학 흡착을 방지한다. 대기압 플라즈마에 의한 활성화 직후의 이러한 물 분자 종결은 수용액에 대한 표면의 습윤성을 적어도 24 시간까지 연장시킨다는 것이 밝혀졌다. 표면이 화학물질의 환원에 노출된 이후 (예를 들어, 비완벽하거나 불완전한 환원 프로세스로 인해) 일부 산화물이 남아있더라도, 다운스트림 프로세스 가스 흐름이 표면을 쉽게 습윤시킬 정도로 충분히 극성이 되게 만든다는 점에서 표면은 여전히 "활성화"되고, 금속의 습윤은 버블을 방지한다는 점에서 중요하다. 물 분자를 활성화된 표면에 제공하는 대안의 방법들은 그 중에서도 다음을 포함한다.
1. 웨이퍼 위의 "안개(fog)"와 같은 분무된 물,
2. 스팀
3. 대기압 플라즈마 소스를 통과한 수증기.
지원 데이터
본 발명의 5가지 주요 성능 양태들이 존재한다:
1. 포토레지스트 잔류물의 디스커밍(Descumming)
2. 도금 베이스로부터의 산화 제거
3. 작은 포토레지스트 애퍼처로 습윤시키기 위한 포토레지스트의 활성화
4. 다운스트림 활성 화학물질에 포함된 N2에 의한 재산화에 대한 탈산화 도금 베이스의 선택적 패시베이션
5. 처리 후 H2O 분자를 도입하는 것에 의한 표면 활성화의 선택적 보존.
이들 발명의 특이성은 이들 양상들 중 처음 4 개가 단일 프로세스 및 장치로 동시에 달성될 수 있다는 것이다.
포토레지스트 잔류물의 디스컴
현상된 포토레지스트 패턴의 바닥에 포토레지스트 물질("스컴(scum)"이라고 함)의 잔류물이 약간 존재한다는 것은 반도체 프로세싱에서 널리 알려져 있다. 진공 시스템에서의 산소 애싱은 이 스컴을 제거하기 위해 가장 자주 사용된다. 본 발명에서, 환원 화학물질(즉, 수소-기반의 여기된 종)은, 노출된 도금 베이스의 표면 상의 임의의 존재하는 산화물이 (산소 기반의 디스커밍(de-scumming) 프로세스에 의해 발생하는) 더 많은 산화물을 성장시키는 대신에 환원된다는 이점을 갖는 한편, 현상 후 포토레지스트 스컴을 제거하는데 사용된다. 도 6에서, SiO2-코팅된 실리콘 웨이퍼를 아세톤 중 매우 희박한 포토레지스트(AZ4620) 용액으로 오버코팅한 다음, 핫 플레이트 상에서 건조시켰다. 엘립소미터 판독은 대기압 플라즈마의 화학물질의 다운스트림 생성물을 환원시키는 1-2 회 스캔에서 포토레지스트 스컴의 제거를 나타낸다.
도금 베이스로부터의 산화 제거
구리 박층은 "구리 다마신(Copper Damascene)" 프로세스와 같은 반도체 제조에서 도금 베이스로 가장 자주 사용된다. 구리는 대기에 노출되면 산화되어 노출된 표면에 CuO 층을 성장시킨다. 산화물의 존재는 전류가 도금 베이스를 통해 도금액으로 통과하는 것을 방해한다. 이러한 산화는 도금 베이스 상에 도금의 핵생성을 가변시키고, 결과적으로 도금 두께의 바람직하지 않은 불균일성을 초래한다. 산소를 이용한 포토레지스트의 통상적인 제거는 이 산화층의 두께를 증가시키는 역할만을 한다. 본 발명에서, 환원 화학물질(즉, 수소-기반의 여기된 종)은 도금 베이스로부터 산화를 제거하는데 사용된다. 도 7은 도 6의 디스커밍 플롯과 동일한 He/H2/N2 파라미터를 채용하는 산화 구리의 제거를 나타낸다. 엘립소미터 판독은 온토스(Ontos) 대기압 플라즈마의 1-2 회 스캔에서 천연 산화 구리 제거를 나타낸다.
포토레지스트의 활성화
작은 포토레지스트 애퍼처는 고 종횡비 포토레지스트 패턴으로의 수용액의 흐름을 억제하는 것으로 유명하다. 이는 포토레지스트 수지의 일반적인 비습윤 특성으로 인한 것이다. 도 8a-8d의 샘플 실시형태는 수용액 방울로 적셔진 포토레지스트 패턴의 작은 애퍼처를 나타낸다. 도 8a는 매크로 스케일로 포토레지스트 층에 대한 용액의 불충분한 습윤을 나타낸다. 도 8b에서, 더 높은 배율에서, 각각의 애퍼처의 상부에서 버블이 관찰될 수 있는데, 이는 용액이 작은 애퍼처로 흐를 정도로 충분히 포토레지스트를 잘 습윤시키지 않았다는 것을 나타낸다.
반대로, 도 8c 및 도 8d는 매크로 스케일 상의 포토레지스트의 습윤 및 대기압 플라즈마 소스로부터의 다운스트림 환원 화학물질의 도포에 의해 생성된 작은 비아(버블 없음) 내로의 습윤을 나타낸다. 이 효과를 만든 다운스트림 프로세스 파라미터는 이전 2개의 섹션에서 사용된 것과 동일하였다.
N2에 의한 재산화에 대한 탈산화 도금 베이스의 선택적 패시베이션
이들 발명의 상기 3가지 양태는 다운스트림에 질소가 존재하지 않고서도 역시 달성될 수 있다. 그러나, 대기압 플라즈마로부터 다운스트림에 N*(질소 라디칼)을 첨가함으로써, 탈산화된 구리 도금 베이스는 패시베이션되어 공기에 노출된 구리의 재산화를 억제할 수 있다. 도 9의 샘플 플롯은 다음의 3가지 조건에 대해 시간의 함수로서 (엘립소미터 델타로 측정한) 구리의 재산화를 나타낸다; 902, He/H2/N2로 처리한 패시베이션된 구리; 904, He/H2로만 처리된 비패시베이션된 구리; 및 906, 표면 처리가 없는 깨끗한 청결한 구리.
패시베이션된 조건(902)에 있어서, 22 시간에 걸친 1/2 디그리(degree) 미만의 델타 값의 감소는 표면 상의 단 하나의 산화물 단층의 재성장을 의미한다. 제어 조건(906)에 있어서, 비처리된 새롭게 노출된 구리는 실내 주변 조건에서 동일한 22 시간 동안에 걸쳐 이 양의 약 7배를 증가시켰다.
H 2 O에의 노출에 의한 활성화된 표면의 선택적인 패시베이션
질소의 첨가는 재산화에 대해 도금 베이스를 적절하게 패시베이션하지만, 구리 및 포토레지스트의 표면 활성화는 결국 공기 중의 산소 및 탄소에 굴복하여 극성 및 표면 습윤 능력을 잃게 된다. 이것은 미세한 기하학 구조의 바닥에 더 많은 버블이 형성되는 특징이 있을 수 있다. 위에서 설명한 다운스트림 표면 처리후 H2O로 기판을 처리하는 경우, 이용가능한 H2O 분자는 활성화된 표면에 결합하여 표면에 물리 흡착된 단층으로 남아있게 된다. 이러한 물리 흡착된 물 분자는 공기 중에서 안정적이고 며칠 동안 표면에 남아있게 될 것이다. 이들의 존재는 기판 표면에 산소 또는 탄소의 부착을 억제한다. 수일 후에도, 이 물 분자층은 수용액으로 여전히 끌어당겨지며 모든 표면에서 탁월한 습윤을 가능하게 한다. 도 10a-10c의 샘플 실시형태는 3개의 비교 사진을 도시한다. 도 10a는 전술한 바와 같이 다운스트림 처리 직후에 포토레지스트 및 구리 도금 베이스 모두의 습윤 능력을 도시한다. 처리된 필름의 탁월한 습윤 특성으로 인해 어떠한 버블도 존재하지 않는다. 도 10b는 수용액에 재도입된 후 24 시간 후에 동일한 웨이퍼를 도시한 것으로서, 표면의 습윤 특성이 최초의 수분 증발에 의해 보존되었기 때문에 어떠한 버블도 존재하지 않는다. 도 10c의 샘플 실시형태의 웨이퍼는 다운스트림 처리를 받았지만, 24 시간 동안 공기 중에 남아있었다. 버블이 기하학 구조에서 보이며, 이는 표면이 그 습윤 특성의 대부분을 잃었음을 나타낸다.
본 발명의 제 1 의 바람직한 샘플 실시형태는 다음과 같다:
1. 도금될 기판: 구리 도금 베이스 및 포토레지스트 도금 마스크를 갖는 실리콘 웨이퍼.
2. 대기압 플라즈마 소스: 25mm 애퍼처 및 RF 전력 = 100 와트의 SETNA Ontos7 유전체 배리어 방전 원격 플라즈마 헤드.
3. 가스 흐름 파라미터: 헬륨 = 10 분당 표준 리터(Standard Liters Per Minute, SLPM), 수소 = 0.16 SLPM, 질소 = 0.1 SLPM.
4. 스캔 파라미터: 스캔 속도 = 3 mm/초; 플라즈마 헤드와 기판 사이의 갭 = 1mm; 인접한 스캔들 사이의 중첩과 함께 웨이퍼 표면 전체에 걸친 래스터링 = 0mm; 유기 및/또는 산화물 오염 정도에 따라 웨이퍼를 1 내지 4회 통과시킨다.
본 발명의 제 2 의 바람직한 샘플 실시형태는 다음과 같다:
1. 도금될 기판: 구리 도금 베이스 및 포토레지스트 도금 마스크를 갖는 실리콘 웨이퍼.
2. 대기압 플라즈마 소스: 200mm 애퍼처 및 RF 전력 = 800 와트의 SETNA OntosPRO 유전체 배리어 방전 원격 플라즈마 헤드.
3. 가스 흐름 파라미터: 헬륨 = 80 분당 표준 리터(SLPM), 수소 = 1.28 SLPM, 질소 = 0.8 SLPM.
4. 스캔 파라미터: 스캔 속도 = 3 mm/초; 플라즈마 헤드와 기판 사이의 갭 = 1mm; 유기 및/또는 산화물 오염의 정도에 따라 웨이퍼를 1 내지 4회 통과시킨다.
제 3 의 바람직한 샘플 실시형태는 다음과 같다:
1. 도금될 기판: 구리 도금 베이스 및 포토레지스트 도금 마스크를 갖는 실리콘 웨이퍼.
2. 대기압 플라즈마 소스: 300mm 애퍼처 및 RF 전력 = 1200 와트의 SETNA OntosPRO 유전체 배리어 방전 원격 플라즈마 헤드.
3. 가스 흐름 파라미터: 헬륨 = 120 분당 표준 리터(SLPM), 수소 = 1.92 SLPM, 질소 = 1.4 SLPM.
4. 스캔 파라미터: 스캔 속도 = 3 mm/초; 플라즈마 헤드와 기판 사이의 갭 = 1mm; 유기 및/또는 산화물 오염의 정도에 따라 웨이퍼를 1 내지 4회 통과시킨다.
제 4 의 바람직한 샘플 실시형태는 다음과 같다:
1. 질소가 없는 것을 제외하고(도금 베이스의 패시베이션이 문제가 되지 않음), 제 1, 제 2, 및 제 3 의 바람직한 실시형태와 동일한 조건.
제 5 의 바람직한 샘플 실시형태는 다음과 같다:
1. 포토레지스트 임계 치수가 허용되거나(또는 기판이 패터닝되지 않은 경우), 과도한 유기 오염을 제거하기 위해 산소-기반의 대기압 플라즈마를 이용한 사전-스캔을 채택하는 것을 제외하고, 제 1, 제 2 및 제 3 의 바람직한 실시형태와 동일한 조건.
2. 산소 대기압 플라즈마 프로세스 조건: 수소 흐름을 제거하고 질소를 산소로 대체하는 것을 제외하고는 상기 열거된 플라즈마 파라미터를 감소시키는 것과 동일함.
3. 제 1, 제 2 및 제 3 의 바람직한 실시형태에서 설명된 바와 같이 스캔을 감소시키는 것으로 이어지는 산소 스캔(들).
제 6 의 바람직한 샘플 실시형태는 다음과 같다 :
1. 활성화된 표면에 도포된 물 분자 패시베이션을 첨가하여 수용액에 대한 표면 습윤성을 보다 긴 시간프레임으로 연장시키는, 제 1 내지 제 5 의 바람직한 실시형태와 동일한 조건.
2. 물 분자 도입은 기판을 액체 물과 접촉시킨 다음, 기판을 질소로 불어 건조시키거나 회전 건조시킴으로써 달성된다
제 7 의 바람직한 샘플 실시형태는 다음과 같다:
1. 물 분자가 분무된 물 미스트 또는 스킴의 형태로 수증기 소스로부터 도입되는 것을 제외하고 제 6 의 바람직한 실시형태와 동일한 절차.
제 8 의 바람직한 샘플 실시형태는 다음과 같다:
1. 물 분자가 다음과 같이 대기압 플라즈마 소스로부터 후속하여 도입되는 것을 제외하고는 제 6 의 바람직한 실시형태와 동일한 절차:
2. 대기압 플라즈마 소스: 25mm 애퍼처 및 RF 전력 = 100 와트의 SETNA Ontos7 유전체 배리어 방전 원격 플라즈마 헤드. (또는 OntosPRO 200mm = 800 와트, 또는 OntosPRO 300mm = 1200 와트).
3. 가스 흐름 파라미터: 물 버블로부터의 수증기를 포함하여 헬륨 = 10 분당 표준 리터(SLPM). (또는 OntosPRO 200mm = 80 SLPM, 또는 OntosPRO 300mm = 120 SLPM).
4. 스캔 파라미터: 스캔 속도 = 5 mm/초; 플라즈마 헤드와 기판 사이의 갭 = 1mm; 인접한 스캔들 사이의 중첩과 함께 웨이퍼 표면 전체에 걸친 래스터링 = 1mm; 웨이퍼를 1회 통과시킨다.
본 발명은 상술된 실시형태들에 한정되지 않아야 하지만, 본 발명의 범위 내에서 다양한 형태로 실시될 수 있음을 이해해야 한다. 플라즈마 헤드 제조사, RF 전력, 가스 조성, 가스 유량비, 가스 유량, 스캔 속도, 갭 및 통과 횟수와 같은 프로세스 파라미터의 변화는, 본 발명의 범위 내에서 동일한 프로세스 목표를 달성하기 위해 실행 가능할 수 있다 .
본 발명은 간단한 장치로 도금전 표면 준비에 대한 다수의 장점을 제공하기 위해 환원 화학물질 대기압 플라즈마의 다운스트림 활성 잔류물을 이용하는 프로세스 방법을 포함한다. 대기압 플라즈마의 다운스트림 활성 종이 기판 표면에 충돌함에 따라, 3가지 중요한 표면 준비 프로세스가 동시에 수행될 수 있다:
1. 유기 잔류물이 도금 베이스의 표면으로부터 제거된다.
2. 도금 베이스의 표면으로부터 산화가 제거된다.
3. 기판 상의 모든 표면은 다운스트림 활성 잔류물에 의해 고도로 활성화되어, 후속 도금 작업을 위해 고도로 습윤성인 표면을 생성한다.
대기압 플라즈마의 다운스트림 활성 잔류물을 이용하는 표면 처리의 이러한 조합은 전체 도금 프로세스에 다음의 이점을 제공한다:
1. 표면 처리는 빠르고 효율적이며 연속 처리량 기준으로 달성될 수 있다.
2. 진공 챔버, 가스 펌프, 및 프로세스 한정 챔버가 제거된다.
3. 습식 화학적 표면 처리(및 이들의 후속 처분)가 제거된다.
4. 사전-습윤 장비 및 계면활성제가 제거된다.
5. 진공 챔버, 습식 프로세스 및 다중 처리에 의해 도입된 외부 입자가 제거된다.
6. 도금액에 노출된 표면은 고도로 활성화되어, 표면 버블 마스킹 및 스킵 도금을 크게 감소시킨다.
7. 도금 베이스의 표면은 천연 금속을 향해 환원되어, 도금 개시 시간을 감소시키고 증착의 측방향 균일성을 향상시킨다.
이점
개시된 혁신은 다양한 실시형태들에서 적어도 다음의 이점들 중 하나 이상을 제공한다. 그러나, 이들 이점 모두가 개시된 모든 혁신으로부터 기인하는 것은 아니며, 이 이점 목록은 다양한 청구된 발명을 제한하지 않는다.
Figure pct00001
전자도금의 스킵 문제가 해결되었다.
Figure pct00002
수율이 증가한다.
Figure pct00003
전기도금을 위한 작업 시퀀스의 시간 제약이 완화되었다.
Figure pct00004
전기도금은 과도한 수율 저하없이 보다 작은 기하학적 구조로 사용될 수 있다.
모든 실시형태가 그런 것은 아니지만 일부 실시형태에 따르면, 간단한 장치로 도금전 표면 준비에 대한 다수의 이점을 제공하기 위해 환원 화학물질 대기압 플라즈마의 다운스트림 활성 잔류물을 사용하는 방법 및 시스템이 제공된다. 대기압 플라즈마의 다운스트림 활성 종이 기판 표면에 충돌함에 따라, 3가지 중요한 표면 프로세스가 동시에 수행될 수 있다: 1. 유기 잔류물이 도금 베이스의 표면으로부터 제거된다. 2. 산화는 도금 베이스의 표면으로부터 제거된다. 3. 기판상의 모든 표면은 다운스트림 활성 잔류물에 의해 고도로 활성화되어, 후속하는 도금 작업을 위해 고도로 습윤성인 표면을 생성한다.
모든 실시형태가 그런 것은 아니지만 일부 실시형태에 따르면, a) 블랭킷 금속층을 포함하는, 부분적으로 제조된 집적 회로들의 웨이퍼를 제조하는 단계; b) 부분적으로 제조된 집적 회로들의 웨이퍼에 유기 포토레지스트 재료를 도포하고, 그리고 블랭킷 금속층의 미리결정된 위치에 애퍼처를 형성하기 위해 포토레지스트 재료를 패터닝하는 단계; c) 패터닝된 포토레지스트 재료 위로 흐르는 활성화된 가스 스트림을 생성하기 위해 플라즈마 방전을 통해 가스 스트림을 흘리는 단계; 활성화된 가스 스트림은 플라즈마-활성화된 환원 종들을 포함하고, 에너지가 공급된 헬륨 원자들을 포함하고, 플라즈마-활성화된 질소를 포함하고, 그리고 포토레지스트의 표면으로부터 실내 대기를 배제하기 위해 웨이퍼에 근접하여 대략 대기압에서 흘려짐; d) 도금조를 이용하여 미리결정된 위치에서 금속층 상에 도전성 재료를 전기도금하여, 애퍼처들의 위치들에 도금된 금속층을 형성하는 단계의 순차적인 액션을 포함하고; 이로써 단계 c)는 애싱을 필요로 하지 않고도 패터닝된 포토레지스트의 디스커밍을 수행하고, 포토레지스트 재료를 보다 친수화시키고, 금속 영역 상의 산화물들을 환원시키고, 그리고 재산화에 대해 금속 영역들을 패시베이션하며; 이로써 도금조는, 애퍼처들의 측벽들을 포함하여, 노출된 금속층, 및 포토레지스트 재료를 습윤시키고, 그리고 이에 의해 도금조가 애퍼처들에 걸쳐 흐를 때 버블들의 형성을 회피하는, 집적 회로의 제조 방법이 제공된다.
모든 실시형태가 그런 것은 아니지만 일부 실시형태에 따르면, a) 블랭킷 금속층을 포함하는, 부분적으로 제조된 집적 회로들의 웨이퍼를 제조하는 단계; b) 웨이퍼에 유기 포토레지스트 재료를 도포하고, 그리고 미리결정된 위치들 상에 애퍼처들을 형성하기 위해 포토레지스트 재료를 패터닝하는 단계; c) 패터닝된 포토레지스트 재료 위로 흐르는 활성화된 가스 스트림을 생성하기 위해 플라즈마 방전을 통해 가스 스트림을 흘리는 단계; 활성화된 가스 스트림은 플라즈마-활성화된 환원 종들을 포함하고, 에너지가 공급된 희귀 가스 원자들을 포함하고, 그리고 포토레지스트의 표면으로부터 실내 대기를 배제하기 위해 웨이퍼에 근접하여 대략 대기압에서 흘려짐; d) 도금조를 이용하여 애퍼처 위치들에서 금속 영역들 상에 도전성 재료를 전기도금하여, 애퍼처들의 위치들에서 도금된 금속층들을 형성하는 단계의 순차적인 액션들을 포함하고; 이로써 단계 c)는 애싱을 필요로 하지 않고도 디스커밍을 수행하고, 포토레지스트 재료를 보다 친수화시키고, 그리고 금속 영역들 상의 산화물들을 환원시키며; 이로써 도금조는 애퍼처들의 측벽들을 포함하여 포토레지스트 재료를 습윤시키고, 그리고 이에 의해 도금조가 애퍼처들에 걸쳐 흐를 때 버블들의 형성을 회피하는, 집적 회로의 제조 방법이 제공된다.
모든 실시형태가 그런 것은 아니지만 일부 실시형태에 따르면, a) 블랭킷 금속층을 포함하는, 부분적으로 제조된 집적 회로들의 웨이퍼를 제조하는 단계; b) 부분적으로 제조된 집적 회로의 웨이퍼에 유기 포토레지스트 재료를 도포하고, 그리고 블랭킷 금속층의 미리결정된 위치들을 노출시키는 애퍼처를 내부에 형성하기 위해 포토레지스트 재료를 패터닝하는 단계; c) 패터닝된 포토레지스트 재료 위로 플라즈마-활성화된 가스 스트림을 흘려, 그 표면을 보다 친수화시키는 단계; c2) 패터닝된 포토레지스트 재료를 수용액으로 일시적으로 습윤시켜, 극성 분자들과의 활성화된 표면 결합들을 종결시키는 메카니즘에 의해 이들의 활성화를 안정화시키고 보존하는 단계; d) 도금조를 이용하여 미리결정된 패드 위치들에서 금속 영역들 상에 도전성 재료를 도금하여, 애퍼처들의 위치들에서 도금된 금속층들을 형성하는 단계의 순차적인 액션들을 포함하고; 이로써, 연장된 기간들 이후라도, 도금조는, 애퍼처들의 측벽들을 포함하여, 노출된 금속층, 및 포토레지스트 재료를 습윤시키고, 그리고 이에 의해 도금조가 애퍼처들 및 금속층에 걸쳐 흐를 때 버블들의 형성을 제거하는, 집적 회로의 제조 방법이 제공된다.
모든 실시형태가 그런 것은 아니지만 일부 실시형태에 따르면, a) 블랭킷 금속층을 포함하는, 부분적으로 제조된 집적 회로들의 웨이퍼를 제조하는 단계; b) 웨이퍼에 유기 포토레지스트 재료를 도포하고, 그리고 미리결정된 위치들 상에 애퍼처들을 형성하기 위해 포토레지스트 재료를 패터닝하는 단계; c) 패터닝된 포토레지스트 재료 위로 흐르는 활성화된 가스 스트림을 생성하기 위해 플라즈마 방전을 통해 가스 스트림을 흘리는 단계; 활성화된 가스 스트림은 플라즈마-활성화된 환원 종들을 포함하고, 에너지가 공급된 희귀 가스 원자들을 포함하고, 플라즈마-활성화된 질소를 포함하고, 그리고 포토레지스트의 표면으로부터 실내 대기를 배제하기 위해 웨이퍼에 근접하여 대략 대기압에서 흘려짐; d) 도금조를 이용하여 미리결정된 위치에서 금속층 상에 도전성 재료를 전기도금하여, 애퍼처들의 위치들에 도금된 금속층들을 형성하는 단계의 순차적인 액션들을 포함하고; 이로써 단계 c)는 애싱을 필요로 하지 않고도 디스커밍을 수행하고, 포토레지스트 재료를 보다 친수화시키고, 금속 영역들 상의 산화물들을 환원시키고, 그리고 재산화에 대해 금속 영역들을 패시베이션하며; 이로써 도금조는, 애퍼처들의 측벽들을 포함하여, 노출된 금속층, 및 포토레지스트 재료를 습윤시키고, 그리고 이에 의해 도금조가 애퍼처들에 걸쳐 흐를 때 버블들의 형성을 회피하는, 집적 회로의 제조 방법이 제공된다.
수정 및 변형
당업자가 인식할 수 있는 바와 같이, 본 출원에 기술된 혁신적인 개념은 엄청난 범위의 애플리케이션에 걸쳐 수정 및 변형될 수 있고, 이에 따라 특허된 청구물의 범위는 주어진 특정 예시적인 교시 중 임의의 교시에 제한되지 않는다. 첨부된 청구항의 사상 및 넓은 범위 내에 있는 모든 그러한 대안, 수정 및 변형을 포함하는 것으로 의도된다.
본 출원의 어떤 설명도, 임의의 특성 엘리먼트, 단계, 또는 기능이 청구항 범위에 포함되어야 하는 필수적인 엘리먼트라는 것을 의미하는 것으로 읽혀서는 안된다: 특허된 청구물의 범위는 허용된 청구항으로만 정의된다. 더욱이, 이들 청구항 중 어느 것도 정확한 단어 "~하는 수단"에 분사가 뒤따르는지 않는다면 35 USC 섹션 112의 6항을 실행하는 것으로 의도되지 않는다.
출원된 청구항은 가능한 포괄적인 것으로 의도되고, 어떠한 청구물도 고의적으로 버려지거나, 전용되거나, 또는 포기되지는 않는다.
청구하는 것은, 그 중에서도, (배타적이지 않으면서도, 진보적이고 및/또는 놀랍고 및/또는 유리한 것으로 본원에 표시되는 임의의 다른 포인트에 추가하여) 아래와 같다:

Claims (30)

  1. 집적 회로의 제조 방법으로서,
    a) 블랭킷 금속층을 포함하는, 부분적으로 제조된 집적 회로들의 웨이퍼를 제조하는 단계;
    b) 상기 부분적으로 제조된 집적 회로들의 웨이퍼에 유기 포토레지스트 재료를 도포하고, 그리고 상기 블랭킷 금속층의 미리결정된 위치들 상에 애퍼처들을 형성하기 위해 상기 포토레지스트 재료를 패터닝하는 단계;
    c) 패터닝된 상기 포토레지스트 재료 위로 흐르는 활성화된 가스 스트림을 생성하기 위해 플라즈마 방전을 통해 가스 스트림을 흘리는 단계; 상기 활성화된 가스 스트림은 플라즈마-활성화된 환원 종들을 포함하고, 에너지가 공급된 헬륨 원자들을 포함하고, 플라즈마-활성화된 질소를 포함하고, 그리고 포토레지스트의 표면으로부터 실내 대기를 배제하기 위해 상기 웨이퍼에 근접하여 대략 대기압에서 흘려짐;
    d) 도금조를 이용하여 상기 미리결정된 위치들에서 상기 금속층 상에 도전성 재료를 전기도금하여, 상기 애퍼처들의 위치들에 도금된 금속층들을 형성하는 단계
    의 순차적인 액션들을 포함하고,
    이로써 단계 c)는 애싱을 필요로 하지 않고도 패터닝된 상기 포토레지스트의 디스커밍을 수행하고, 상기 포토레지스트 재료를 보다 친수화시키고, 금속 영역들 상의 산화물들을 환원시키고, 그리고 재산화에 대해 상기 금속 영역들을 패시베이션하며;
    이로써 상기 도금조는, 상기 애퍼처들의 측벽들을 포함하여, 노출된 상기 금속층, 및 포토레지스트 재료를 습윤시키고, 그리고 이에 의해 상기 도금조가 상기 애퍼처들에 걸쳐 흐를 때 버블들의 형성을 회피하는, 집적 회로의 제조 방법.
  2. 제 1 항에 있어서,
    상기 애퍼처들은 보다 작은 격리 피쳐들은 물론 연장된 트렌치들을 포함하는, 집적 회로의 제조 방법.
  3. 제 1 항에 있어서,
    상기 애퍼처들은 이들의 최소 폭보다 큰 최대 깊이를 갖는, 집적 회로의 제조 방법.
  4. 제 1 항에 있어서,
    단계 c) 이후 및 단계 d) 이전에, 상기 패터닝된 포토레지스트 재료를 일시적으로 습윤시켜 이들의 상기 활성화를 안정화 및 보존하는 추가 단계를 더 포함하는, 집적 회로의 제조 방법.
  5. 제 1 항에 있어서,
    단계 a)는 상기 포토레지스트 재료를 상기 웨이퍼의 표면의 에지 둘레의 협소한 밴드를 제외한 상기 웨이퍼의 모든 표면에 도포하고, 이 협소한 밴드는 전기도금 장치에서 에지 접촉 연결을 수용하는, 집적 회로의 제조 방법.
  6. 제 1 항에 있어서,
    상기 포토레지스트를 스트립하는 후속 단계를 더 포함하는, 집적 회로의 제조 방법.
  7. 제 1 항에 있어서,
    단계 c) 이후 남아있는 임의의 산화물은 단계 c) 이전보다 극성이고, 상기 단계 d) 동안 용이하게 습윤되는, 집적 회로의 제조 방법.
  8. 제 1 항에 기재된 방법을 구현하는, 시스템.
  9. 집적 회로의 제조 방법으로서,
    a) 블랭킷 금속층을 포함하는, 부분적으로 제조된 집적 회로들의 웨이퍼를 제조하는 단계;
    b) 상기 웨이퍼에 유기 포토레지스트 재료를 도포하고, 그리고 미리결정된 위치들 상에 애퍼처들을 형성하기 위해 상기 포토레지스트 재료를 패터닝하는 단계;
    c) 패터닝된 상기 포토레지스트 재료 위로 흐르는 활성화된 가스 스트림을 생성하기 위해 플라즈마 방전을 통해 가스 스트림을 흘리는 단계; 상기 활성화된 가스 스트림은 플라즈마-활성화된 환원 종들을 포함하고, 에너지가 공급된 희귀 가스 원자들을 포함하고, 그리고 포토레지스트의 표면으로부터 실내 대기를 배제하기 위해 상기 웨이퍼에 근접하여 대략 대기압에서 흘려짐;
    d) 도금조를 이용하여 상기 애퍼처 위치들에서 상기 금속 영역들 상에 도전성 재료를 도금하여, 상기 애퍼처들의 위치들에서 도금된 금속층들을 형성하는 단계의 순차적인 액션들을 포함하고,
    이로써 단계 c)는 애싱을 필요로 하지 않고도 디스커밍을 수행하고, 상기 포토레지스트 재료를 보다 친수화시키고, 그리고 상기 금속 영역들 상의 산화물들을 환원시키며;
    이로써 상기 도금조는 상기 애퍼처들의 측벽들을 포함하여 상기 포토레지스트 재료를 습윤시키고, 그리고 이에 의해 상기 도금조가 상기 애퍼처들에 걸쳐 흐를 때 버블들의 형성을 회피하는, 집적 회로의 제조 방법.
  10. 제 9 항에 있어서,
    상기 애퍼처들은 보다 작은 격리 피쳐들은 물론 연장된 트렌치들을 포함하는, 집적 회로의 제조 방법.
  11. 제 9 항에 있어서,
    상기 애퍼처들은 이들의 최소 폭보다 큰 최대 깊이를 갖는, 집적 회로의 제조 방법.
  12. 제 9 항에 있어서,
    단계 c) 이후 및 단계 d) 이전에, 상기 패터닝된 포토레지스트 재료를 일시적으로 습윤시켜 이들의 상기 활성화를 안정화 및 보존하는 추가 단계를 더 포함하는, 집적 회로의 제조 방법.
  13. 제 9 항에 있어서,
    상기 희귀 가스는 헬륨인, 집적 회로의 제조 방법.
  14. 제 9 항에 있어서,
    질소는 노출된 상기 금속층의 패시베이션을 제공하기 위해 플라즈마-활성화된 가스 스트림에 포함되고, 이로써 도금 이전에 상기 금속의 재산화를 회피하는, 집적 회로의 제조 방법.
  15. 제 9 항에 있어서,
    단계 a)는 상기 포토레지스트 재료를 상기 웨이퍼의 표면의 에지 둘레의 협소한 밴드를 제외한 상기 웨이퍼의 모든 표면에 도포하는, 집적 회로의 제조 방법.
  16. 제 9 항에 있어서,
    상기 포토레지스트를 스트립하는 후속 단계를 더 포함하는, 집적 회로의 제조 방법.
  17. 제 9 항에 기재된 방법을 구현하는, 시스템.
  18. 집적 회로의 제조 방법으로서,
    a) 블랭킷 금속층을 포함하는, 부분적으로 제조된 집적 회로들의 웨이퍼를 제조하는 단계;
    b) 상기 부분적으로 제조된 집적 회로의 웨이퍼에 유기 포토레지스트 재료를 도포하고, 그리고 상기 블랭킷 금속층의 미리결정된 위치들을 노출시키는 애퍼처들을 내부에 형성하기 위해 상기 포토레지스트 재료를 패터닝하는 단계;
    c) 패터닝된 상기 포토레지스트 재료 위로 플라즈마-활성화된 가스 스트림을 흘려, 이들의 표면을 보다 친수화시키는 단계;
    c2) 상기 패터닝된 포토레지스트 재료를 수용액으로 일시적으로 습윤시켜, 극성 분자들과의 활성화된 표면 결합들을 종결시키는 메카니즘에 의해 이들의 상기 활성화를 안정화시키고 보존하는 단계;
    d) 도금조를 이용하여 상기 미리결정된 패드 위치들에서 상기 금속 영역들 상에 도전성 재료를 도금하여, 상기 애퍼처들의 위치들에서 도금된 금속층들을 형성하는 단계
    의 순차적인 액션들을 포함하고,
    이로써, 연장된 기간들 이후에라도, 상기 도금조는, 상기 애퍼처들의 측벽들을 포함하여, 상기 노출된 금속층, 및 포토레지스트 재료를 습윤시키고, 그리고 이에 의해 상기 도금조가 상기 애퍼처들 및 상기 금속층에 걸쳐 흐를 때 버블들의 형성을 제거하는, 집적 회로의 제조 방법.
  19. 제 18 항에 있어서,
    상기 수용액은 순수 물인, 집적 회로의 제조 방법.
  20. 제 18 항에 있어서,
    단계 a)는 상기 포토레지스트 재료를 상기 웨이퍼의 표면의 에지 둘레의 협소한 밴드를 제외한 상기 웨이퍼의 모든 표면에 도포하는, 집적 회로의 제조 방법.
  21. 제 18 항에 있어서,
    상기 포토레지스트를 스트립하는 후속 단계를 더 포함하는, 집적 회로의 제조 방법.
  22. 제 18 항에 기재된 방법을 구현하는, 시스템.
  23. 집적 회로의 제조 방법으로서,
    a) 블랭킷 금속층을 포함하는, 부분적으로 제조된 집적 회로들의 웨이퍼를 제조하는 단계;
    b) 상기 웨이퍼에 유기 포토레지스트 재료를 도포하고, 그리고 미리결정된 위치들 상에 애퍼처들을 형성하기 위해 상기 포토레지스트 재료를 패터닝하는 단계;
    c) 패터닝된 상기 포토레지스트 재료 위로 흐르는 활성화된 가스 스트림을 생성하기 위해 플라즈마 방전을 통해 가스 스트림을 흘리는 단계; 상기 활성화된 가스 스트림은 플라즈마-활성화된 환원 종들을 포함하고, 에너지가 공급된 희귀 가스 원자들을 포함하고, 플라즈마-활성화된 질소를 포함하고, 그리고 상기 포토레지스트의 표면으로부터 실내 대기를 배제하기 위해 상기 웨이퍼에 근접하여 대략 대기압에서 흘려짐;
    d) 도금조를 이용하여 상기 미리결정된 위치에서 상기 금속층 상에 도전성 재료를 전기도금하여, 상기 애퍼처들의 위치들에 도금된 금속층들을 형성하는 단계
    의 순차적인 액션들을 포함하고,
    이로써 단계 c)는 애싱을 필요로 하지 않고도 디스커밍을 수행하고, 상기 포토레지스트 재료를 보다 친수화시키고, 상기 금속 영역들 상의 산화물들을 환원시키고, 그리고 재산화에 대해 상기 금속 영역들을 패시베이션하며;
    이로써 상기 도금조는, 상기 애퍼처들의 측벽들을 포함하여, 노출된 상기 금속층, 및 포토레지스트 재료를 습윤시키고, 그리고 이에 의해 상기 도금조가 상기 애퍼처들에 걸쳐 흐를 때 버블들의 형성을 회피하는, 집적 회로의 제조 방법.
  24. 제 23 항에 있어서,
    상기 애퍼처들은 보다 작은 격리 피쳐들은 물론 연장된 트렌치들을 포함하는, 집적 회로의 제조 방법.
  25. 제 23 항에 있어서,
    상기 애퍼처들은 이들의 최소 폭보다 큰 최대 깊이를 갖는, 집적 회로의 제조 방법.
  26. 제 23 항에 있어서,
    단계 c) 이후 및 단계 d) 이전에, 상기 패터닝된 포토레지스트 재료를 일시적으로 습윤시켜 이들의 상기 활성화를 안정화 및 보존하는 추가 단계를 더 포함하는, 집적 회로의 제조 방법.
  27. 제 23 항에 있어서,
    상기 희귀 가스는 헬륨인, 집적 회로의 제조 방법.
  28. 제 23 항에 있어서,
    단계 a)는 상기 포토레지스트 재료를 상기 웨이퍼의 표면의 에지 둘레의 협소한 밴드를 제외한 상기 웨이퍼의 모든 표면에 도포하는, 집적 회로의 제조 방법.
  29. 제 23 항에 있어서,
    상기 포토레지스트를 스트립하는 후속 단계를 더 포함하는, 집적 회로의 제조 방법.
  30. 제 23 항에 기재된 방법을 구현하는, 시스템.
KR1020177015808A 2014-11-12 2015-11-12 포토레지스트 표면 및 금속 표면을 준비하는 동시 친수화: 방법, 시스템, 및 생성물 KR20170106300A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201462078598P 2014-11-12 2014-11-12
US62/078,598 2014-11-12
PCT/US2015/060477 WO2016077645A1 (en) 2014-11-12 2015-11-12 Simultaneous hydrophilization of photoresist surface and metal surface preparation: methods, systems, and products

Publications (1)

Publication Number Publication Date
KR20170106300A true KR20170106300A (ko) 2017-09-20

Family

ID=55955084

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177015808A KR20170106300A (ko) 2014-11-12 2015-11-12 포토레지스트 표면 및 금속 표면을 준비하는 동시 친수화: 방법, 시스템, 및 생성물

Country Status (7)

Country Link
US (2) US10438804B2 (ko)
EP (1) EP3218923A4 (ko)
JP (1) JP6636534B2 (ko)
KR (1) KR20170106300A (ko)
CN (1) CN107429418A (ko)
SG (1) SG11201704100RA (ko)
WO (1) WO2016077645A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6833557B2 (ja) * 2016-03-04 2021-02-24 株式会社荏原製作所 めっき装置及びめっき方法
CN110760896A (zh) * 2018-07-26 2020-02-07 苏州苏大维格科技集团股份有限公司 一种工作版的防皱电铸工艺
US11569159B2 (en) * 2019-08-30 2023-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and formation method of chip package with through vias

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4367123A (en) * 1980-07-09 1983-01-04 Olin Corporation Precision spot plating process and apparatus
US4865245A (en) 1987-09-24 1989-09-12 Santa Barbara Research Center Oxide removal from metallic contact bumps formed on semiconductor devices to improve hybridization cold-welds
US6471115B1 (en) 1990-02-19 2002-10-29 Hitachi, Ltd. Process for manufacturing electronic circuit devices
FR2697456B1 (fr) 1992-10-30 1994-12-23 Air Liquide Procédé et dispositif de fluxage par voie sèche.
JP3194553B2 (ja) 1993-08-13 2001-07-30 富士通株式会社 半導体装置の製造方法
FR2735053B1 (fr) 1995-06-09 1997-07-25 Air Liquide Procede et dispositif de brasage a la vague integrant une operation de fluxage par voie seche
US5918794A (en) 1995-12-28 1999-07-06 Lucent Technologies Inc. Solder bonding of dense arrays of microminiature contact pads
US5928527A (en) 1996-04-15 1999-07-27 The Boeing Company Surface modification using an atmospheric pressure glow discharge plasma source
EP2270845A3 (en) 1996-10-29 2013-04-03 Invensas Corporation Integrated circuits and methods for their fabrication
US6277725B1 (en) 1999-07-07 2001-08-21 United Microelectronics Corp. Method for fabricating passivation layer on metal pad
US6468833B2 (en) 2000-03-31 2002-10-22 American Air Liquide, Inc. Systems and methods for application of substantially dry atmospheric plasma surface treatment to various electronic component packaging and assembly methods
US6444576B1 (en) 2000-06-16 2002-09-03 Chartered Semiconductor Manufacturing, Ltd. Three dimensional IC package module
US6586323B1 (en) 2000-09-18 2003-07-01 Taiwan Semiconductor Manufacturing Company Method for dual-layer polyimide processing on bumping technology
JP2002368389A (ja) 2001-06-06 2002-12-20 Matsushita Electric Works Ltd プリント配線板の処理方法及びプリント配線板の処理装置
US20030027427A1 (en) * 2001-08-06 2003-02-06 Applied Materials, Inc. Integrated system for oxide etching and metal liner deposition
JP3836375B2 (ja) * 2002-01-11 2006-10-25 シャープ株式会社 半導体装置の製造方法
US6712260B1 (en) 2002-04-18 2004-03-30 Taiwan Semiconductor Manufacturing Company Bump reflow method by inert gas plasma
US20040018715A1 (en) 2002-07-25 2004-01-29 Applied Materials, Inc. Method of cleaning a surface of a material layer
AU2003289959A1 (en) 2002-12-04 2004-06-23 Suss Mircro Tec Lithography Gmbh Method and device for pre-treating surfaces of substrates to be bonded
KR100471454B1 (ko) * 2003-01-17 2005-03-10 엘지전자 주식회사 테이프 서브스트레이트 기판의 제조 방법
US20070048447A1 (en) * 2005-08-31 2007-03-01 Alan Lee System and method for forming patterned copper lines through electroless copper plating
US6962835B2 (en) 2003-02-07 2005-11-08 Ziptronix, Inc. Method for room temperature metal direct bonding
US7079370B2 (en) 2003-04-28 2006-07-18 Air Products And Chemicals, Inc. Apparatus and method for removal of surface oxides via fluxless technique electron attachment and remote ion generation
JP2004353004A (ja) * 2003-05-27 2004-12-16 Ebara Corp めっき装置
JP4846201B2 (ja) * 2004-02-26 2011-12-28 株式会社荏原製作所 めっき装置及びめっき方法
US6927493B2 (en) * 2003-10-03 2005-08-09 Texas Instruments Incorporated Sealing and protecting integrated circuit bonding pads
US8747960B2 (en) * 2005-08-31 2014-06-10 Lam Research Corporation Processes and systems for engineering a silicon-type surface for selective metal deposition to form a metal silicide
TW200711154A (en) 2005-09-08 2007-03-16 Advanced Semiconductor Eng Flip-chip packaging process
TWI387016B (zh) * 2009-03-25 2013-02-21 Univ Nat Chiao Tung 高分子基板之高頻覆晶封裝製程及其結構
US8153510B2 (en) 2009-05-01 2012-04-10 Power Gold LLC Semiconductor bond pad patterns and method of formation
US8567658B2 (en) * 2009-07-20 2013-10-29 Ontos Equipment Systems, Inc. Method of plasma preparation of metallic contacts to enhance mechanical and electrical integrity of subsequent interconnect bonds
US8163094B1 (en) 2009-07-23 2012-04-24 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Method to improve indium bump bonding via indium oxide removal using a multi-step plasma process
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US9613825B2 (en) * 2011-08-26 2017-04-04 Novellus Systems, Inc. Photoresist strip processes for improved device integrity
US8967452B2 (en) 2012-04-17 2015-03-03 Asm Technology Singapore Pte Ltd Thermal compression bonding of semiconductor chips
JP6385198B2 (ja) 2014-08-21 2018-09-05 日東電工株式会社 回路付サスペンション基板の製造方法

Also Published As

Publication number Publication date
EP3218923A4 (en) 2018-07-25
SG11201704100RA (en) 2017-06-29
US10985024B2 (en) 2021-04-20
US20160172198A1 (en) 2016-06-16
US20200234958A1 (en) 2020-07-23
JP6636534B2 (ja) 2020-01-29
WO2016077645A1 (en) 2016-05-19
US10438804B2 (en) 2019-10-08
CN107429418A (zh) 2017-12-01
EP3218923A1 (en) 2017-09-20
JP2018503266A (ja) 2018-02-01

Similar Documents

Publication Publication Date Title
TWI746728B (zh) 半導體處理裝置
US20180025900A1 (en) Alkali metal and alkali earth metal reduction
US10985024B2 (en) Simultaneous hydrophilization of photoresist and metal surface preparation: methods, systems, and products
US6983756B2 (en) Substrate treatment process and apparatus
TWI352402B (en) Method for forming copper on substrate
JP6579953B2 (ja) 純還元性プラズマ中で高アスペクト比のフォトレジストを除去する方法
JP5331888B2 (ja) 化学物質の順次適用を使用した半導体基板の表面処理のための方法及び装置
JP2000311889A (ja) プラズマエッチングを特長とする腐食防止表面のエッチング後の処理方法
KR102215970B1 (ko) 산할로겐화물을 사용한 원자층 에칭
JP2020529513A (ja) シリコンベース誘電体への選択的堆積のための方法
JP6550278B2 (ja) エッチング方法
US6955177B1 (en) Methods for post polysilicon etch photoresist and polymer removal with minimal gate oxide loss
JP6824241B2 (ja) 調節可能な遠隔解離
JP6609535B2 (ja) プラズマ処理方法
KR100981041B1 (ko) 반도체 가공방법
US7985297B2 (en) Method of cleaning a quartz part
JP2008311660A (ja) 半導体ウェハを洗浄、乾燥及び親水化する方法
JP3445765B2 (ja) 半導体素子形成用基板表面処理方法
JP2891578B2 (ja) 基板処理方法
JP2018206976A (ja) ボロン膜の除去方法およびボロン膜によるパターン形成方法
JP4685478B2 (ja) 金属膜パターンの形成方法
JP2008147434A (ja) 半導体装置の製造方法
JP3329199B2 (ja) 半導体装置の製造方法及び製造装置
JP2006278821A (ja) 半導体製造装置、半導体装置の製造方法および半導体製造装置のクリーニング方法
JP2005252186A (ja) エッチング装置及びエッチング方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal