JP7161520B2 - シリコンベース誘電体への選択的堆積のための方法 - Google Patents

シリコンベース誘電体への選択的堆積のための方法 Download PDF

Info

Publication number
JP7161520B2
JP7161520B2 JP2020503730A JP2020503730A JP7161520B2 JP 7161520 B2 JP7161520 B2 JP 7161520B2 JP 2020503730 A JP2020503730 A JP 2020503730A JP 2020503730 A JP2020503730 A JP 2020503730A JP 7161520 B2 JP7161520 B2 JP 7161520B2
Authority
JP
Japan
Prior art keywords
blocking
terminated
substrate
layer
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020503730A
Other languages
English (en)
Other versions
JP2020529513A (ja
Inventor
マーク サリー
バスカー ジョティ ブーヤン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2020529513A publication Critical patent/JP2020529513A/ja
Application granted granted Critical
Publication of JP7161520B2 publication Critical patent/JP7161520B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Optics & Photonics (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本開示の実施形態は、膜を選択的に堆積させるための方法に関する。より詳細には、本開示の実施形態は、膜を、水素終端シリコン表面ではなく、シリコンベース誘電体に選択的に堆積させる方法を対象とする。
半導体業界は、ナノスケール特徴の急速なスケーリングを伴うデバイスの小型化の追求において多くの難題に直面している。そのような問題には、複数のリソグラフィ工程およびエッチングを伴う複雑なデバイス製造プロセスの導入が含まれる。さらに、半導体業界は、複雑なアーキテクチャをパターニングするために高コストのＥＵＶに代わる低コストの代替品を望んでいる。デバイスの小型化の流れを維持し、かつチップ製造コストを低く抑えるために、選択的堆積は、統合スキームを簡略化することによって高価なリソグラフィステップを削除できる可能性があるため、有望であることが示された。
材料の選択的堆積は、様々なやり方で達成することができる。例えば、一部のプロセスは、表面の化学的性質のみに基づいて、表面に対する固有の選択性を有することがある。これらのプロセスは、かなりまれであり、通常、金属や誘電体など、表面エネルギーが大幅に異なる表面を有する必要がある。表面が類似している場合（ＳｉＯ2対Ｓｉ－Ｈ終端またはＳｉＮ）は、一方の表面とは選択的に反応し、もう一方の表面とは反応せずに、ＡＬＤまたはＣＶＤプロセス中のあらゆる表面反応を効果的にブロックする表面処理を用いることによって表面を選択的にブロックする必要がある。
可能にすべき最も困難な選択成長プロセスの１つは、（水素終端）Ｓｉ上に成長させずに、（低Ｋ、ＳｉＯ、ＳｉＯＮなどの）誘電体上に成長させることである。この難題は、ブロッキング分子を比較的強いシリコン水素結合とうまく反応させることができないことから生じる。Ｓｉ（Ｈ終端）をうまくブロックし、その他の誘電体表面をブロックしないプロセスフローが可能になると、多くの統合スキーム（選択的キャップ、選択的拡散バリア、選択的エッチング停止、自己整合）がデバイスメーカに開放され、したがって当分野の発展を大幅に前進させる可能性がある。
したがって、膜を誘導体の表面に選択的に堆積させる方法が当技術分野で継続的に必要である。
本開示の１つまたは複数の実施形態は、水素終端を備えた第１の表面および水酸化物終端を備えた第２の表面を有する基板を窒化剤に曝露して、アミン終端された第１の表面を形成するステップを含む方法を対象とする。アミン終端された第１の表面は、ブロッキング分子に曝露されて、第１の表面にブロッキング層を形成する。
本開示のさらなる実施形態は、水素終端を備えた第１の表面を有する第１の材料と、水酸基終端を備えた第２の表面を有する第２の材料と、を含む基板を用意するステップを含む方法を対象とする。基板は、第１の表面の水素終端と反応してアミン終端された第１の表面を形成する核種を含む窒化剤に曝露される。アミン終端された第１の表面は、ブロッキング分子に曝露されて、第１の表面にブロッキング層を形成する。
本開示のさらなる実施形態は、膜を堆積させる方法を対象とする。水素終端を備えた第１の表面を有するシリコンを含む第１の材料と、水酸基終端を備えた第２の表面を有する酸化ケイ素を含む第２の材料と、を含む基板が用意される。基板は、第１の表面の水素終端と反応してアミン終端された第１の表面を形成するアンモニアを含む窒化剤に曝露される。アミン終端された第１の表面は、ウンデカナールを含むブロッキング分子に曝露されて、第１の表面にブロッキング層を形成する。膜は、第２の表面に選択的に堆積する。
本開示の上記の特徴を詳細に理解することができるように、一部が添付図面に示される実施形態を参照することによって上で要約された本開示のより具体的な説明を行うことができる。しかしながら、添付図面は、本開示の典型的な実施形態のみを示し、したがって、その範囲を限定していると考えられるべきではなく、その理由は本開示が他の等しく効果的な実施形態を受け入れることができるためであることに留意されたい。
本開示の１つまたは複数の実施形態による選択的堆積プロセスである。 本開示の１つまたは複数の実施形態に従って調製されたサンプルに対する水接触角のグラフである。
本開示の実施形態は、有機層またはハイブリッド有機／無機層から構成された分子層を選択的に堆積させる方法を提供する。様々な実施形態のプロセスは、原子層堆積（ＡＬＤ）に類似した分子層堆積技法を使用して基板上に分子層を設ける。
「基板表面」は、本明細書で使用されるように、基板の任意の部分、または膜処理が行われる基板上に形成された材料表面の部分を指す。例えば、処理を行うことができる基板表面には、用途に応じて、シリコン、酸化ケイ素、窒化ケイ素、ドープされたシリコン、ゲルマニウム、ガリウムヒ素、ガラス、サファイアなどの材料、および金属、金属窒化物、金属合金、および他の導電性材料などの任意の他の材料が含まれる。基板は、限定することなく、半導体ウエハを含む。基板は、基板表面を研磨、エッチング、還元、酸化、ヒドロキシル化、アニール、ＵＶ硬化、電子ビーム硬化、および／またはベークするための前処理プロセスにさらされることがある。基板自体の表面での直接的な膜処理に加えて、本発明では、開示されたいずれの膜処理ステップも、以下でより詳細に開示されるように、基板上に形成された下層に対して行うこともでき、「基板表面」という用語は、文脈が示すような下層を含むことが意図されている。したがって、例えば、膜／層または部分的な膜／層を基板表面に堆積させる場合、新しく堆積させた膜／層の露出表面が基板表面になる。基板は、直径が２００ｍｍまたは３００ｍｍのウエハ、ならびに矩形または正方形のペインなどの様々な寸法を有することができる。一部の実施形態では、基板は、剛性の別個の材料を含む。
本明細書で使用されるような「原子層堆積」または「分子層堆積」は、基板表面に材料の層を堆積させるために、２つ以上の堆積ガスの基板への連続的な曝露を指す。本明細書および添付の特許請求の範囲で使用されるように、「反応性化合物」、「反応性ガス」、「反応性核種」、「前駆体」、「プロセスガス」、「堆積ガス」などの用語は、化学反応（例えば、置換、脱離、添加、酸化、還元）で基板表面または基板表面の材料と反応することができる核種を備えた物質を意味するために区別なく使用される。基板または基板の一部は、処理チャンバの反応ゾーンに導入される２つ以上の反応性化合物に連続的に曝露される。時間領域プロセスでは、各反応性化合物への曝露は、各化合物を基板表面と反応させ、次いで、処理チャンバからパージさせることができるように、時間遅延によって分離される。空間プロセスでは、基板表面の異なる部分、または基板表面の材料は、基板上の任意の所与の点が実質的に同時に２つ以上の反応性化合物に曝露されないように、２つ以上の反応性化合物に同時に曝露される。本明細書および添付の特許請求の範囲で使用されるように、この点に関して使用される「実質的に」という用語は、当業者によって理解されるように、基板の小さな部分が拡散により複数の反応性ガスに同時に曝露される可能性があること、および同時の曝露が意図されていないことを意味する。
時間領域プロセスの一態様では、第１の反応性ガス（すなわち、第１の前駆体または化合物Ａ）が反応ゾーンにパルスされ、その後第１の時間遅延が続く。次に、第２の前駆体または化合物Ｂが反応ゾーンにパルスされ、その後第２の遅延が続く。各時間遅延中に、アルゴンなどのパージガスが処理チャンバに導入され、反応ゾーンをパージするか、さもなければ反応ゾーンからあらゆる残留反応性化合物または反応副生成物を除去する。あるいは、パージガスは、反応性化合物のパルス間の時間遅延中にパージガスのみが流れるように、堆積プロセス全体にわたって絶えず流れてもよい。あるいは、望ましい分子層または層厚さが基板表面上に形成されるまで、反応性化合物がパルスされる。いずれのシナリオでも、化合物Ａ、パージガス、化合物Ｂ、そしてパージガスをパルスするプロセスは、サイクルである。サイクルは、化合物Ａまたは化合物Ｂのいずれかで始まり、所定の厚さを有する膜が達成されるまでサイクルのそれぞれの順序を続けることができる。
空間プロセスの一実施形態では、第１の反応性ガスおよび第２の反応性ガスは、同時に反応ゾーンに供給されるが、不活性ガスカーテンおよび／または真空カーテンによって分離される。基板は、基板上の任意の所与の点が、同時にではないが、第１の反応性ガスおよび第２の反応性ガスに曝露されるようにガス供給装置に対して移動する。
本開示の１つまたは複数の実施形態は、様々な膜を、水素終端されたシリコン表面に実質的に堆積させず、（ＳｉＯ2、ＳｉＯＮ、および低Ｋなどの）誘電体に選択的に堆積させる方法を有利に提供する。一部の実施形態では、選択的堆積は、Ｓｉ－ＮＨ2結合と選択的に反応して水素終端されたシリコン表面に安定化処理された表面を形成するブロッキング分子と結合した選択的表面窒化ステップを組み合わせることによって有利に達成される。
本開示の１つまたは複数の実施形態の一般的な表面メカニズムを実行して、Ｓｉ－Ｈ表面をブロックし、その後堆積を停止または最小限に抑えることができる。一部の実施形態では、水素終端されたＳｉ表面は、ＮＨ3熱アニーリングまたはＮＨ3プラズマ処理を介して選択的に窒化される。水素終端されたＳｉ表面は、３５０℃を超える温度でＮＨ3の下でアニールされ、Ｓｉ－Ｈの濃度を下げ、Ｓｉ－ＮＨ2核種の濃度を上げることができる。いかなる特定の動作理論によっても拘束されることなく、（ＳｉＯ2、ＳｉＯＣ、ＳｉＯＮなどの）シリコンベース誘電体のＮＨ3熱アニーリングは、Ｓｉ－Ｏ結合を切断して、Ｓｉ－ＮＨ2結合を形成することが熱力学的に有利ではないため、Ｓｉ－ＮＨ2表面基の形成にはつながらないと考えられる。
選択的窒化が完了すると、Ｓｉ－ＮＨ２基は、Ｓｉ－ＯＨではなくＳｉ－ＮＨ2との反応性を有するブロッキング分子と反応することができる。このカテゴリーに適合する分子には、ケトン、アルデヒド、塩化アシル、無水物、およびアルコールが含まれるが、これらに限定されない。これらの分子は、気相供給により、溶液の形態またはそのままの形態で基板に導入され得る。ウンデカナールは、Ｓｉ－ＯＨとは反応せず、シッフ塩基反応メカニズムを介して、Ｓｉ－ＮＨ2基と選択的に反応して、Ｓｉ－ＮＨ2を選択的に安定化処理することが観察された。選択的表面安定化処理後、ＡＬＤプロセスを用いてシリコンベース誘電体に膜を選択的に成長させることができる。
図１を参照すると、本開示の１つまたは複数の実施形態は、膜を堆積させる方法を対象とする。本方法は、第１の材料２０および第２の材料３０を含む基板１０を用意するステップを含む。このように使用される場合、「基板を用意する」という用語は、基板が処理のための位置（例えば、処理チャンバ内）に配置されることを意味する。第１の材料２０は、水素終端２１を備えた第１の表面を有する。第２の材料３０は、水酸化物終端３１を備えた第２の表面を有する。
第１の材料２０は、シリコンを含むが、これに限定されない任意の適切な材料とすることができる。一部の実施形態では、第１の材料２０は、シリコンから本質的に構成され、第１の表面は、Ｓｉ－Ｈ終端表面である。本明細書および添付の特許請求の範囲で使用されるように、指定された組成物から「本質的に構成される」材料とは、対象材料の表面積の約９５％、９８％、または９９％以上のＲ基が指定された組成物であることを意味する。
第２の材料３０は、シリコン誘電体（例えば、酸化ケイ素）を含むが、これに限定されない任意の適切な材料とすることができる。一部の実施形態では、第２の材料３０は、酸化ケイ素から本質的に構成されている。
基板１０、第１の材料２０および第２の材料３０は、窒化剤５０に曝露される。窒化剤５０は、第１の材料２０の第１の表面上の水素終端２１と反応して、材料２０上にアミン終端２２された第１の表面を形成する。アミン終端２２された表面は、－ＮＨ、－ＮＨ2の任意の組合せ、または窒素と水素原子の非化学量論的な組合せとすることができる。アミン終端された表面は、後続の化学曝露においてシッフ塩基型反応にさらすことができる。
窒化剤５０は、水素終端２１と反応することができる任意の適切な化合物とすることができる。一部の実施形態では、窒化剤は、アンモニア、ヒドラジン、アンモニアプラズマ、またはヒドラジンプラズマのうちの１つまたは複数を含む。一部の実施形態では、窒化剤５０は、熱アンモニアを含む。このように使用される場合、「熱アンモニア」という用語は、約２００℃以上の温度で、プラズマなしで基板表面に曝露されるアンモニアを意味する。一部の実施形態では、窒化剤５０は、アンモニアから本質的に構成されている。この点に関して使用される場合、「本質的に構成される」という用語は、（不活性ガス、希釈剤、または担体核種を含まない）窒化剤の反応性成分が、モルベースで、指定された核種の約９５％、９８％、または９９％以上であることを意味する。一部の実施形態では、窒化剤は、熱アンモニアから本質的に構成されている。
一部の実施形態では、窒化剤は、プラズマを含む。プラズマは、導電結合プラズマ（ＣＣＰ）であっても、誘導結合プラズマ（ＩＣＰ）であってもよい。プラズマは、直接プラズマであっても、遠隔プラズマであってもよい。一部の実施形態では、プラズマは、遠隔プラズマである。一部の実施形態では、プラズマは、ソフトラジカルプラズマであり、これは、約２：１以上のプラズマ核種のイオン：ラジカルを含むプラズマ核種があることを意味する。
窒化剤は、気相成分として、溶液として、またはそのままで基板に曝露され得る。一部の実施形態では、窒化剤は、処理チャンバ（例えば、原子層堆積チャンバ）で供給される気相成分である。処理チャンバ内の圧力は、約１トール～約８００トールの範囲とすることができる。処理チャンバ内の温度は、約室温（２５℃）～約７００℃の範囲とすることができる。一部の実施形態では、窒化剤は、湿式化学プロセスにおいて、溶液またはそのままで基板に曝露される。
窒化後、アミン終端２２された表面は、ブロッキング分子６０に曝露され得る。ブロッキング分子は、水酸化物終端３１された表面ではなく、アミン終端２２された表面と反応することができる任意の適切な化合物とすることができる。ブロッキング分子６０は、アミン終端２２された表面と反応して、第１の材料２０上にブロッキング層２３を形成する。
一部の実施形態のブロッキング分子６０には、カルボン酸、アシルハロゲン化物、ケトン、無水物、アルコール、またはアルデヒドのうちの１つまたは複数が含まれる。一部の実施形態では、ブロッキング分子６０は、アルデヒドを含む。一部の実施形態では、ブロッキング分子６０は、アルデヒドから本質的に構成されている。このように使用される場合、「本質的に構成される」という用語は、（不活性ガス、希釈剤、または担体核種を含まない）ブロッキング分子の反応性成分が、モルベースで、指定された核種の約９５％、９８％、または９９％以上であることを意味する。一部の実施形態では、ブロッキング分子６０は、カルボン酸を含む。一部の実施形態では、ブロッキング分子６０は、カルボン酸から本質的に構成されている。一部の実施形態では、ブロッキング分子６０は、アシルハロゲン化物を含む。一部の実施形態では、ブロッキング分子６０は、アシルハロゲン化物から本質的に構成されている。一部の実施形態では、ブロッキング分子６０は、ケトンを含む。一部の実施形態では、ブロッキング分子６０は、ケトンから本質的に構成されている。一部の実施形態では、ブロッキング分子６０は、無水物を含む。一部の実施形態では、ブロッキング分子６０は、無水物から本質的に構成されている。一部の実施形態では、ブロッキング分子６０は、アルコールを含む。一部の実施形態では、ブロッキング分子６０は、アルコールから本質的に構成されている。
図１に示すブロッキング分子およびブロッキング層２３は、Ｌで示されたヘッド基と、テールと、を有する。一部の実施形態のテールは、置換または非置換されていてもよい分枝あるいは非分枝炭素原子の鎖である。Ｌ基は、アミン終端２２された表面と反応することができる任意のリガンドまたは化学核種を表す。一部の実施形態では、ブロッキング分子は、約１～約２０個の範囲の炭素原子を有する核種を含む。一部の実施形態では、ブロッキング分子は、約２、３、４、５、６、７、８、９、１０、１１、１２、１３、１４、１５、または１６個以上の炭素原子かつ約２０個以下の炭素原子を有する核種を含む。一部の実施形態では、ブロッキング分子は、約６～約２０個の範囲の炭素原子を有する。ある特定の実施形態では、ブロッキング分子は、ウンデカナールを含み、またはウンデカナールから本質的に構成されている。
ブロッキング層２３の形成後、第２の材料３０上の膜４０の選択的堆積７０を行うことができる。膜４０は、当業者に知られている任意の適切な堆積技法によって堆積させることができる。適切な技法には、化学気相堆積、原子層堆積、または物理的気相堆積が含まれるが、これらに限定されない。
膜４０の形成後、ブロッキング層２３は、第１の材料２０上に残されてもよく、除去されてもよい。ブロッキング層２３は、基本的に単層の材料であるため、プロセス条件および堆積させる後続の膜に応じて、さらなる処理を妨げない可能性がある。一部の実施形態では、ブロッキング層２３は、さらなる処理の前に除去される。ブロッキング層２３は、第２の材料３０に堆積させた膜４０を実質的に損傷することなくブロッキング層２３を除去することができる任意の適切な技法によって除去することができる。適切な技法には、酸化またはエッチングが含まれるが、これらに限定されない。酸化は、酸化剤（例えば、酸素プラズマ、オゾン、高温酸素アニール、過酸化物、または水）への曝露によるものであってもよい。
ブロッキング分子としてウンデカナールを使用する水素終端されたシリコンの選択的なブロッキング。
複数の水素終端されたシリコン基板（希釈ＨＦに１分間浸す）およびＳｉＯ2基板を堆積チャンバにロードし、３３０℃で約１５分間、２０～３０トールの圧力のＮＨ3ガスで処理した。ＮＨ3アニール後、基板をロードロックに移動させ、約３０分間冷却した（約２３℃）。基板は、すぐにグローブボックスに配置され、以下のやり方のいずれかで処理された。（１）６５℃で１６時間、２０ｍＭのＤＭＳＯ中のウンデカナール溶液に浸漬し、溶液から取り出し、室温まで冷却し、次いで、ＩＰＡですすいだ後、Ｎ2で乾燥するか、または（２）６５℃で１６時間、ＤＭＳＯに浸漬し、溶液から取り出し、室温まで冷却し、次いで、ＩＰＡですすいだ後、Ｎ2で乾燥した。
乾燥後に表面の水接触角を測定した。上で調製した基板の表面水接触角を測定することに加えて、アニールチャンバに配置する前、およびアニーリング後の基板の接触角も記録した。図２は、１）アニーリング前（処理なし）、２）アニーリング後、３）ＤＭＳＯに浸漬後、および４）ウンデカノール／ＤＭＳＯ溶液に浸漬後の基板の水接触角を示す。棒グラフは、窒化およびウンデカノール処理の後では、水素終端されたシリコン表面（約９５°）と二酸化ケイ素表面（約３１°）との間で水接触角（ＷＣＡ）に顕著な差があったことを示しており、このことにより、水素終端された表面が、表面で安定化処理されたウンデカナール炭素鎖によって疎水性になることが示された。
本明細書の開示は、特定の実施形態を参照して説明されたが、これらの実施形態は、本開示の原理および用途の単なる例示であることを理解されたい。本開示の精神および範囲から逸脱せずに、本開示の方法および装置に様々な変更および変形を行うことができることは当業者には明らかであろう。したがって、本開示は、添付の特許請求の範囲およびそれらの均等物の範囲内にある変更および変形を含むことが意図されている。

Claims (11)

  1. 水素終端を備えた第１の表面と、水酸化物終端を備えた第２の表面と、を有する基板を窒化剤に曝露して、アミン終端された第１の表面を形成するステップと、
    前記アミン終端された第１の表面を、前記水酸化物終端を備えた第２の表面ではなく、前記アミン終端された第１の表面と反応することができるブロッキング分子に曝露して、前記第１の表面に、前記水酸化物終端を備えた第２の表面とは選択的に反応し、前記第１の表面とは反応しないよう、原子層堆積または化学気相成長プロセス中の表面反応をブロックするブロッキング層を形成するステップと、
    を含み、
    前記ブロッキング分子がウンデカナールを含む方法。
  2. 前記第１の表面がシリコンを含み、前記第２の表面がシリコン誘電体を含む、請求項１に記載の方法。
  3. 前記窒化剤がアンモニア、ヒドラジンのうちの１つまたは複数を含む、請求項１に記載の方法。
  4. 前記ブロッキング分子がアルデヒドを含む、請求項１に記載の方法。
  5. 前記ブロッキング分子が約１～約２０個の範囲の炭素原子を有する、請求項４に記載の方法。
  6. 前記ブロッキング分子が約６～約２０個の範囲の炭素原子を有する、請求項５に記載の方法。
  7. 前記第２の表面に膜を選択的に堆積させるステップをさらに含む、請求項１に記載の方法。
  8. 前記第２の表面に層を堆積させた後、前記第１の表面から前記ブロッキング層を除去するステップをさらに含む、請求項７に記載の方法。
  9. 前記ブロッキング層を除去するステップが前記ブロッキング層を酸化剤に曝露するステップを含む、請求項８に記載の方法。
  10. 前記酸化剤が酸素プラズマ、オゾン、高温酸素アニール、過酸化物、または水のうちの１つまたは複数を含む、請求項９に記載の方法。
  11. 前記第２の表面に層を堆積させた後、前記ブロッキング層が前記第１の表面から除去されない、請求項７に記載の方法。
JP2020503730A 2017-07-23 2018-07-17 シリコンベース誘電体への選択的堆積のための方法 Active JP7161520B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762535956P 2017-07-23 2017-07-23
US62/535,956 2017-07-23
PCT/US2018/042472 WO2019023001A1 (en) 2017-07-23 2018-07-17 METHODS FOR SELECTIVE DEPOSITION ON SILICON-BASED DIELECTRICS

Publications (2)

Publication Number Publication Date
JP2020529513A JP2020529513A (ja) 2020-10-08
JP7161520B2 true JP7161520B2 (ja) 2022-10-26

Family

ID=65041279

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020503730A Active JP7161520B2 (ja) 2017-07-23 2018-07-17 シリコンベース誘電体への選択的堆積のための方法

Country Status (4)

Country Link
US (1) US10985014B2 (ja)
JP (1) JP7161520B2 (ja)
KR (1) KR102306680B1 (ja)
WO (1) WO2019023001A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12027375B2 (en) 2019-02-14 2024-07-02 Lam Research Corporation Selective etch using a sacrificial mask
KR20200108242A (ko) * 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
JP7227122B2 (ja) 2019-12-27 2023-02-21 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
KR102406174B1 (ko) * 2020-09-08 2022-06-08 주식회사 이지티엠 선택성 부여제를 이용한 영역 선택적 박막 형성 방법
KR20230038256A (ko) * 2020-09-10 2023-03-17 가부시키가이샤 코쿠사이 엘렉트릭 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR102199999B1 (ko) * 2020-10-08 2021-01-08 주식회사 유진테크 머티리얼즈 표면 보호 물질을 이용한 박막 형성 방법
TW202248443A (zh) * 2021-02-28 2022-12-16 美商應用材料股份有限公司 選擇性沉積的表面處理
JP2023100428A (ja) * 2022-01-06 2023-07-19 東京エレクトロン株式会社 成膜方法及び成膜装置
JPWO2023157619A1 (ja) * 2022-02-18 2023-08-24

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007287915A (ja) 2006-04-17 2007-11-01 Seiko Epson Corp 強誘電体メモリ装置の製造方法
JP2013520028A (ja) 2010-02-17 2013-05-30 エーエスエム アメリカ インコーポレイテッド 蒸着に対する反応部位の不活性化
WO2017048911A1 (en) 2015-09-19 2017-03-23 Applied Materials, Inc. Surface-selective atomic layer deposition using hydrosilylation passivation
JP2017528597A (ja) 2014-08-27 2017-09-28 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ アルコールの選択的還元および保護による選択的堆積
JP2018506186A (ja) 2015-02-09 2018-03-01 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 酸化ケイ素薄膜の選択的横成長

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1307919A4 (en) * 2000-07-12 2009-04-15 California Inst Of Techn ELECTRICAL PASSIVATION OF SILIC-SIZED SURFACES USING ORGANIC LAYERS
US9816180B2 (en) 2015-02-03 2017-11-14 Asm Ip Holding B.V. Selective deposition

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007287915A (ja) 2006-04-17 2007-11-01 Seiko Epson Corp 強誘電体メモリ装置の製造方法
JP2013520028A (ja) 2010-02-17 2013-05-30 エーエスエム アメリカ インコーポレイテッド 蒸着に対する反応部位の不活性化
JP2017528597A (ja) 2014-08-27 2017-09-28 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ アルコールの選択的還元および保護による選択的堆積
JP2018506186A (ja) 2015-02-09 2018-03-01 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 酸化ケイ素薄膜の選択的横成長
WO2017048911A1 (en) 2015-09-19 2017-03-23 Applied Materials, Inc. Surface-selective atomic layer deposition using hydrosilylation passivation

Also Published As

Publication number Publication date
KR20200017006A (ko) 2020-02-17
WO2019023001A1 (en) 2019-01-31
US20200234950A1 (en) 2020-07-23
JP2020529513A (ja) 2020-10-08
KR102306680B1 (ko) 2021-09-28
US10985014B2 (en) 2021-04-20

Similar Documents

Publication Publication Date Title
JP7161520B2 (ja) シリコンベース誘電体への選択的堆積のための方法
JP7423724B2 (ja) 金属表面上にブロッキング層を堆積させるための方法
JP6813983B2 (ja) アルミニウム及び窒素を含む材料の選択的堆積
KR102376831B1 (ko) 산화규소 상의 유전체의 선택적 증착을 위한 방법들
KR102185458B1 (ko) 선택적 퇴적
KR102692947B1 (ko) SiO 및 SiN을 포함하는 유동성 막들을 증착시키는 방법들
JP2023015253A (ja) 半導体処理装置
TWI426547B (zh) 用於批次原子層沈積反應器之處理製程
US6521911B2 (en) High dielectric constant metal silicates formed by controlled metal-surface reactions
JP2014506013A (ja) ＳｉＯ２のインシトゥ気相表面活性化
US10014185B1 (en) Selective etch of metal nitride films
KR102338066B1 (ko) 규소 포함 표면 상에의 선택적 증착
TWI392024B (zh) 將溼蝕刻之底切最小化以及提供超低介電常數（ｋ＜２.５）之介電質封孔之方法
JP2023507326A (ja) 炭素含有量が調整可能な炭窒化ケイ素間隙充填
JP2021536527A (ja) ケイ素含有表面への選択的堆積
US20200234958A1 (en) Simultaneous Hydrophilization of Photoresist and Metal Surface Preparation: Methods, Systems, and Products
JP7556891B2 (ja) 高エネルギー低線量プラズマを用いた窒化ケイ素ベースの誘電体膜の後処理の方法
TW202333223A (zh) 用於氧化鎢移除之氟化鎢浸泡及處理

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200318

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220411

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220708

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220914

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221014

R150 Certificate of patent or registration of utility model

Ref document number: 7161520

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150