KR102306680B1 - 실리콘계 유전체들 상에서의 선택적 증착을 위한 방법들 - Google Patents

실리콘계 유전체들 상에서의 선택적 증착을 위한 방법들 Download PDF

Info

Publication number
KR102306680B1
KR102306680B1 KR1020207003883A KR20207003883A KR102306680B1 KR 102306680 B1 KR102306680 B1 KR 102306680B1 KR 1020207003883 A KR1020207003883 A KR 1020207003883A KR 20207003883 A KR20207003883 A KR 20207003883A KR 102306680 B1 KR102306680 B1 KR 102306680B1
Authority
KR
South Korea
Prior art keywords
way
substrate
blocking
silicon
terminations
Prior art date
Application number
KR1020207003883A
Other languages
English (en)
Other versions
KR20200017006A (ko
Inventor
마크 샐리
바스카 조티 부얀
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20200017006A publication Critical patent/KR20200017006A/ko
Application granted granted Critical
Publication of KR102306680B1 publication Critical patent/KR102306680B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks

Abstract

수소 종결 표면에 비해 하이드록사이드 종결 표면 상에 막을 선택적으로 증착하는 방법들이 설명된다. 수소 종결 표면은 질화제에 노출되어 아민 종결 표면을 형성하고, 아민 종결 표면은 차단 분자에 노출되어 표면 상에 차단 층을 형성한다. 그런 다음, 하이드록사이드 종결 표면 상에 막이 선택적으로 증착될 수 있다.

Description

실리콘계 유전체들 상에서의 선택적 증착을 위한 방법들
[0001] 본 개시내용의 실시예들은 막들을 선택적으로 증착하기 위한 방법들에 관한 것이다. 더 구체적으로, 본 개시내용의 실시예들은 수소 종결 실리콘 표면(hydrogen terminated silicon surface)들 상에서가 아니라 실리콘계 유전체들 상에서 막들을 선택적으로 증착하는 방법들에 관한 것이다.
[0002] 반도체 산업은 나노스케일 피처들의 빠른 스케일링을 수반하는 디바이스 소형화를 추구하는 데 있어서 많은 난제들에 직면한다. 그러한 이슈들은 다수의 리소그래피 단계들 및 에칭을 갖는 복잡한 디바이스 제조 프로세스들의 도입을 포함한다. 게다가, 반도체 산업은 복잡한 아키텍처들을 패터닝하기 위해 고비용 EUV에 대한 저렴한 대안들을 원한다. 디바이스 소형화의 케이던스(cadence)를 유지하고 칩 제조 비용들을 낮추기 위해, 선택적 증착이 유망한데, 왜냐하면 선택적 증착은 통합 방식들을 단순화함으로써 고비용의 리소그래픽 단계들을 제거할 잠재력을 갖기 때문이다.
[0003] 재료들의 선택적인 증착은 다양한 방식들로 달성될 수 있다. 예컨대, 일부 프로세스는, 단지 표면들의 표면 케미스트리에 기반하여 표면들에 대해 고유한 선택성을 가질 수 있다. 이러한 프로세스들은 상당히 드물며, 일반적으로는 금속들 및 유전체들과 같이 철저하게 상이한 표면 에너지들을 갖는 표면들을 가질 필요가 있다. 표면들이 유사한(SiO2 대 Si-H 종결 또는 SiN) 경우들에서, 표면들은, 하나의 표면과는 반응하지 않고 다른 표면과 선택적으로 반응하는 표면 처리들을 이용하여, ALD 또는 CVD 프로세스 동안 임의의 표면 반응들을 효과적으로 차단함으로써, 선택적으로 차단될 필요가 있다.
[0004] 가장 난제인 선택적 성장 프로세스들 중 가능한 하나는, Si(수소 종결) 상에서의 어떤 성장도 없이 유전체들(로우 K, SiO, SiON 등) 상에서의 성장이다. 그 난제는, 차단 분자들을 비교적 강한 실리콘 수소 결합과 성공적으로 반응시킬 수 없음에 기인한다. Si(H 종결)를 성공적으로 차단하고 그리고 다른 유전체 표면들을 차단하지 않도록 프로세스 흐름들을 가능하게 하는 것은, 많은 통합 방식들(선택적 캡들, 선택적 확산 장벽들, 선택적 에칭 스톱들, 자체-정렬)을 디바이스 제조업체들에 개방하여서 당해 기술분야의 발전을 크게 진전시킬 잠재력을 갖는다.
[0005] 따라서, 유전체 표면들 상에 막들을 선택적으로 증착하는 방법들이 당해 기술분야에서 계속 요구되고 있다.
[0006] 본 개시내용의 하나 이상의 실시예들은, 수소 종결들을 갖는 제1 표면 및 하이드록사이드 종결들을 갖는 제2 표면을 갖는 기판을 질화제(nitriding agent)에 노출시켜 아민 종결 제1 표면을 형성하는 단계를 포함하는 방법들에 관한 것이다. 아민 종결 제1 표면이 차단 분자에 노출되어 제1 표면 상에 차단 층이 형성된다.
[0007] 본 개시내용의 추가의 실시예들은, 수소 종결들을 갖는 제1 표면을 갖는 제1 재료 및 하이드록실 종결들을 갖는 제2 표면을 갖는 제2 재료를 포함하는 기판을 제공하는 단계를 포함하는 방법들에 관한 것이다. 기판이, 제1 표면의 수소 종결들과 반응하는 종(species)을 포함하는 질화제에 노출되어 아민 종결 제1 표면이 형성된다. 아민 종결 제1 표면이 차단 분자에 노출되어 제1 표면 상에 차단 층이 형성된다.
[0008] 본 개시내용의 추가의 실시예들은 막을 증착하는 방법들에 관한 것이다. 수소 종결들을 갖는 제1 표면을 갖는 실리콘을 포함하는 제1 재료 및 하이드록실 종결들을 갖는 제2 표면을 갖는 실리콘 옥사이드를 포함하는 제2 재료를 포함하는 기판이 제공된다. 기판이, 제1 표면의 수소 종결들과 반응하는 암모니아를 포함하는 질화제에 노출되어 아민 종결 제1 표면이 형성된다. 운데카날(undecanal)을 포함하는 차단 분자에 아민 종결 제1 표면이 노출되어 제1 표면 상에 차단 층이 형성된다. 막이 제2 표면 상에 선택적으로 증착된다.
[0009] 본 개시내용의 상기 열거된 특징들이 상세히 이해될 수 있는 방식으로, 앞서 간략히 요약된 본 개시내용의 보다 구체적인 설명이 실시예들을 참조로 하여 이루어질 수 있는데, 이러한 실시예들의 일부는 첨부된 도면들에 예시되어 있다. 그러나, 첨부된 도면들은 본 개시내용의 단지 전형적인 실시예들을 예시하는 것이므로 본 개시내용의 범위를 제한하는 것으로 간주되지 않아야 한다는 것이 주목되어야 하는데, 이는 본 개시내용이 다른 균등하게 유효한 실시예들을 허용할 수 있기 때문이다.
[0010] 도 1은 본 개시내용의 하나 이상의 실시예들에 따른 선택적 증착 프로세스를 예시하고; 그리고
[0011] 도 2는 본 개시내용의 하나 이상의 실시예들에 따라 준비된 샘플들에 대한 물 접촉각(water contact angle)의 그래프이다.
[0012] 본 개시내용의 실시예들은 유기 또는 하이브리드 유기/무기 층들로 구성되는 분자 층들을 선택적으로 증착하기 위한 방법들을 제공한다. 다양한 실시예들의 프로세스는 기판 상에 분자 층들을 제공하기 위해 원자 층 증착(ALD; atomic layer deposition)과 유사한 분자 층 증착 기법들을 사용한다.
[0013] 본원에서 사용되는 바와 같이, "기판 표면"은, 상부에서 막 프로세싱이 수행되는, 기판의 임의의 부분 또는 기판 상에 형성된 재료 표면의 부분을 지칭한다. 예컨대, 상부에서 프로세싱이 수행될 수 있는 기판 표면은, 애플리케이션에 따라, 재료들, 이를테면, 실리콘, 실리콘 옥사이드, 실리콘 나이트라이드, 도핑된 실리콘, 게르마늄, 갈륨 비소, 유리, 사파이어, 및 임의의 다른 재료들, 이를테면, 금속들, 금속 나이트라이드들, 금속 합금들, 및 다른 전도성 재료들을 포함한다. 기판들은 반도체 웨이퍼들을 포함한다(그러나 이에 제한되지 않음). 기판들은, 기판 표면을 폴리싱하고, 에칭하고, 환원시키고, 산화시키고, 하이드록실화(hydroxylate)하고, 어닐링하고, UV 경화시키고, e-빔 경화시키고 그리고/또는 베이킹하기 위해 전처리 프로세스에 노출될 수 있다. 본 발명에서, 기판 자체의 표면 상에서 직접적으로 막 프로세싱을 하는 것에 추가하여, 개시되는 막 프로세싱 단계들 중 임의의 막 프로세싱 단계는 또한, 아래에서 더 상세하게 개시되는 바와 같이, 기판 상에 형성된 하부층 상에서 수행될 수 있으며, "기판 표면"이라는 용어는 문맥이 표시하는 바와 같이 그러한 하부층을 포함하도록 의도된다. 따라서, 예컨대, 막/층 또는 부분적인 막/층이 기판 표면 상에 증착된 경우, 새롭게 증착된 막/층의 노출된 표면이 기판 표면이 된다. 기판들은, 직사각형 또는 정사각형 판유리(pane)들뿐만 아니라 200 mm 또는 300 mm 직경의 웨이퍼들과 같이 다양한 치수들을 가질 수 있다. 일부 실시예들에서, 기판은, 강성의 불연속적인 재료(rigid discrete material)를 포함한다.
[0014] 본원에서 사용되는 "원자 층 증착" 또는 "분자 층 증착"은 기판 표면 상에 재료 층을 증착시키기 위한, 2개 이상의 증착 가스들에 대한 기판의 순차적 노출을 지칭한다. 본 명세서 및 첨부된 청구항들에서 사용되는 바와 같이, "반응성 화합물", "반응성 가스", "반응성 종", "전구체", "프로세스 가스", "증착 가스" 등의 용어들은, 화학적 반응(예컨대, 치환, 제거, 첨가, 산화, 환원)에서, 기판 표면 또는 기판 표면 상의 재료와 반응할 수 있는 종을 갖는 물질을 의미하기 위해 상호교환가능하게 사용된다. 기판 또는 기판의 일부는, 프로세싱 챔버의 반응 구역 내로 도입되는 2개 이상의 반응성 화합물들에 순차적으로 노출된다. 시간-도메인 프로세스에서, 각각의 반응성 화합물에 대한 노출은, 각각의 화합물이 기판 표면과 반응하고, 그런 다음, 프로세싱 챔버로부터 퍼징되도록 하기 위해, 일정 시간 지연만큼 분리된다. 공간적 프로세스에서, 기판 표면 또는 기판 표면 상의 재료의 상이한 부분들은, 기판 상의 임의의 정해진 포인트가 실질적으로, 하나보다 많은 반응성 화합물에 동시에 노출되지 않게, 2개 이상의 반응성 화합물들에 동시에 노출된다. 본 명세서 및 첨부된 청구항들에서 사용되는 바와 같이, 이와 관련하여 사용되는 "실질적으로"라는 용어는, 당업자에 의해 이해될 바와 같이, 확산으로 인해 기판의 작은 부분이 다수의 반응성 가스들에 동시에 노출될 수 있는 가능성이 있고, 그 동시 노출은 의도된 것이 아님을 의미한다.
[0015] 시간-도메인 프로세스의 일 양상에서, 제1 반응성 가스(즉, 제1 전구체 또는 화합물 A)가 반응 구역 내로 펄싱된 후에 제1 시간 지연이 뒤따른다. 그 다음으로, 제2 전구체 또는 화합물 B가 반응 구역 내로 펄싱된 후에 제2 지연이 뒤따른다. 각각의 시간 지연 동안, 퍼지 가스, 이를테면, 아르곤이, 반응 구역을 퍼징하거나 또는 다른 방식으로 반응 구역으로부터 임의의 잔여 반응성 화합물 또는 반응 부산물들을 제거하기 위해, 프로세싱 챔버 내로 도입된다. 대안적으로, 퍼지 가스는, 반응성 화합물들의 펄스들 사이의 시간 지연 동안 퍼지 가스만이 유동하도록, 증착 프로세스 전체에 걸쳐 연속적으로 유동할 수 있다. 대안적으로, 반응성 화합물들은, 기판 표면 상에 원하는 분자 층 또는 층 두께가 형성될 때까지 펄싱된다. 어느 시나리오에서든, 화합물 A, 퍼지 가스, 화합물 B 및 퍼지 가스를 펄싱하는 프로세스는 사이클이다. 사이클은 화합물 A 또는 화합물 B로 시작할 수 있고, 미리 결정된 두께를 갖는 막을 달성할 때까지 사이클의 개개의 순서를 계속할 수 있다.
[0016] 공간적 프로세스의 실시예에서, 제1 반응성 가스 및 제2 반응성 가스는 반응 구역으로 동시에 전달되지만, 불활성 가스 커튼 및/또는 진공 커튼에 의해 분리된다. 기판은, 기판 상의 임의의 정해진 포인트가 (동시적이지는 않지만) 제1 반응성 가스 및 제2 반응성 가스에 노출되도록, 가스 전달 장치에 대해 이동된다.
[0017] 본 개시내용의 하나 이상의 실시예들은 유리하게, 수소 종결된 실리콘 표면들 상에 실질적으로 어떤 증착도 없이, 유전체(이를테면, SiO2, SiON, 및 로우 K) 상에 다양한 막들을 선택적으로 증착하는 방법들을 제공한다. 일부 실시예들에서, 선택적 증착은 유리하게, Si-NH2 결합들과 선택적으로 반응하여 수소 종결 실리콘 표면 상에 패시베이팅된 표면을 형성하는 차단 분자와 커플링된 선택적 표면 질화 단계를 조합함으로써 달성된다.
[0018] Si-H 표면들을 차단하고 그리고 후속적으로 증착을 중지시키거나 최소화하기 위해, 본 개시내용의 하나 이상의 실시예들의 일반적인 표면 메커니즘이 수행될 수 있다. 일부 실시예들에서, 수소 종결 Si 표면은 NH3 열 어닐링 또는 NH3 플라즈마 처리를 통해 선택적으로 질화된다. 수소 종결 Si 표면들은, Si-H의 농도를 감소시키고 Si-NH2 종의 농도를 증가시키기 위해, 350℃보다 큰 온도들에서 NH3 하에서 어닐링될 수 있다. 임의의 특정 동작 이론에 얽매임이 없이, Si-NH2 결합들을 형성하기 위해 Si-O 결합들을 파괴하는 것이 열역학적으로 유리하지 않기 때문에, 실리콘계 유전체들(SiO2, SiOC, SiON 등)의 NH3 열 어닐링은 Si-NH2 표면 기(surface group)들의 형성으로 이어지지 않을 것으로 여겨진다.
[0019] 일단 선택적 질화가 완료되면, Si-NH2 기들은 Si-OH가 아닌 Si-NH2와의 반응성을 갖는 차단 분자들과 반응될 수 있다. 이러한 카테고리에 맞는 분자들은, 케톤들, 알데하이드들, 아실 클로라이드들, 무수물들, 및 알코올들을 포함한다(그러나 이에 제한되지 않음). 이러한 분자들은, 용액 형태 또는 무용매(neat) 형태로 증기 상(vapor phase) 전달을 통해 기판들에 도입될 수 있다. 운데카날은, 시프(Schiff) 염기 반응 메커니즘을 통해 Si-NH2 기들과 선택적으로 반응하여 Si-NH2를 선택적으로 패시베이팅하고 Si-OH와 반응하지 않는 것으로 관찰되었다. 선택적 표면 패시베이션 후에, 실리콘계 유전체 상에 막들을 선택적으로 성장시키기 위해 ALD 프로세스들이 이용될 수 있다.
[0020] 도 1을 참조하면, 본 개시내용의 하나 이상의 실시예들은 막을 증착하는 방법에 관한 것이다. 방법은 제1 재료(20) 및 제2 재료(30)를 포함하는 기판(10)을 제공하는 단계를 포함한다. 이러한 방식에서 사용되는 바와 같이, "기판을 제공"이라는 용어는 기판이 프로세싱을 위한 포지션에 (예컨대, 프로세싱 챔버 내에) 배치되는 것을 의미한다. 제1 재료(20)는 수소 종결들(21)을 갖는 제1 표면을 갖는다. 제2 재료(30)는 하이드록사이드 종결들(31)을 갖는 제2 표면을 갖는다.
[0021] 제1 재료(20)는 실리콘을 포함하는(그러나 이에 제한되지 않음) 임의의 적합한 재료일 수 있다. 일부 실시예들에서, 제1 재료(20)는 실리콘을 필수적으로 포함하고(consist essentially of), 제1 표면은 Si-H 종결 표면이다. 본 명세서 및 첨부된 청구항들에서 사용되는 바와 같이, 명시된 조성물을 "필수적으로 포함하는" 재료는, 대상 재료의 표면 영역의 대략 95%, 98% 또는 99% 이상의 R 기(group)들이 명시된 조성물이라는 것을 의미한다.
[0022] 제2 재료(30)는 실리콘 유전체(예컨대, 실리콘 옥사이드)를 포함하는(그러나 이에 제한되지 않음) 임의의 적합한 재료일 수 있다. 일부 실시예들에서, 제2 재료(30)는 실리콘 옥사이드를 필수적으로 포함한다.
[0023] 기판(10), 및 제1 재료(20) 및 제2 재료(30)는 질화제(50)에 노출된다. 질화제(50)는 제1 재료(20)의 제1 표면 상의 수소 종결들(21)과 반응하여 재료(20) 상에 아민 종결(22) 제1 표면을 형성한다. 아민 종결(22) 표면은 -NH, -NH2의 임의의 조합 또는 질소 및 수소 원자들의 비-화학량론적 조합일 수 있다. 아민 종결 표면은 후속적인 화학적 노출에서 시프 염기형 반응을 겪을 수 있다.
[0024] 질화제(50)는 수소 종결들(21)과 반응할 수 있는 임의의 적합한 화합물일 수 있다. 일부 실시예들에서, 질화제는 암모니아, 하이드라진, 암모니아 플라즈마 또는 하이드라진 플라즈마 중 하나 이상을 포함한다. 일부 실시예들에서, 질화제(50)는 열 암모니아(thermal ammonia)를 포함한다. 이러한 방식에서 사용되는 바와 같이, "열 암모니아"라는 용어는 대략 200℃ 이상의 온도에서 그리고 플라즈마 없이, 기판 표면에 노출되는 암모니아를 의미한다. 일부 실시예들에서, 질화제(50)는 암모니아를 필수적으로 포함한다. 이와 관련하여 사용되는 바와 같이, "~을 필수적으로 포함하는"이라는 용어는, (불활성, 희석 또는 캐리어 종을 포함하지 않은) 질화제의 반응성 성분이, 몰(molar) 기준으로, 대략 95%, 98% 또는 99% 이상의 명시된 종이라는 것을 의미한다. 일부 실시예들에서, 질화제는 열 암모니아를 필수적으로 포함한다.
[0025] 일부 실시예들에서, 질화제는 플라즈마를 포함한다. 플라즈마는 CCP(conductively coupled plasma) 또는 ICP(inductively coupled plasma)일 수 있다. 플라즈마는 직접 플라즈마 또는 원격 플라즈마일 수 있다. 일부 실시예들에서, 플라즈마는 원격 플라즈마이다. 일부 실시예들에서, 플라즈마는 소프트 라디칼 플라즈마이며, 이는 플라즈마 종이 대략 2:1 이상의 이온들:라디칼들의 플라즈마 종을 포함한다는 것을 의미한다.
[0026] 질화제는, 증기 상 성분, 용액 또는 무용매(neat)로서 기판에 노출될 수 있다. 일부 실시예들에서, 질화제는 프로세싱 챔버(예컨대, 원자 층 증착 챔버)에 전달되는 증기 상 성분이다. 프로세싱 챔버 내의 압력은 대략 1 Torr 내지 대략 800 Torr의 범위일 수 있다. 프로세싱 챔버 내의 온도는 대략 실온(25℃) 내지 대략 700℃의 범위일 수 있다. 일부 실시예들에서, 질화제는 습식 화학 프로세스에서 용액 또는 무용매(neat)로 기판에 노출된다.
[0027] 질화 후에, 아민 종결(22) 표면은 차단 분자(60)에 노출될 수 있다. 차단 분자는, 하이드록사이드 종결(31) 표면과 반응하지 않고 아민 종결(22) 표면과 반응할 수 있는 임의의 적합한 화합물일 수 있다. 차단 분자(60)는 아민 종결(22) 표면과 반응하여 제1 재료(20) 상에 차단 층(23)을 형성한다.
[0028] 일부 실시예들의 차단 분자(60)는, 카르복실산, 아실 할라이드, 케톤, 무수물, 알코올 또는 알데하이드 중 하나 이상을 포함한다. 일부 실시예들에서, 차단 분자(60)는 알데하이드를 포함한다. 일부 실시예들에서, 차단 분자(60)는 알데하이드를 필수적으로 포함한다. 이러한 방식에서 사용되는 바와 같이, "~을 필수적으로 포함하는"이라는 용어는, (불활성, 희석 또는 캐리어 종을 포함하지 않은) 차단 분자의 반응성 성분이, 몰 기준으로, 대략 95%, 98% 또는 99% 이상의 명시된 종이라는 것을 의미한다. 일부 실시예들에서, 차단 분자(60)는 카르복실산을 포함한다. 일부 실시예들에서, 차단 분자(60)는 카르복실산을 필수적으로 포함한다. 일부 실시예들에서, 차단 분자(60)는 아실 할라이드를 포함한다. 일부 실시예들에서, 차단 분자(60)는 아실 할라이드를 필수적으로 포함한다. 일부 실시예들에서, 차단 분자(60)는 케톤을 포함한다. 일부 실시예들에서, 차단 분자(60)는 케톤을 필수적으로 포함한다. 일부 실시예들에서, 차단 분자(60)는 무수물을 포함한다. 일부 실시예들에서, 차단 분자(60)는 무수물을 필수적으로 포함한다. 일부 실시예들에서, 차단 분자(60)는 알코올을 포함한다. 일부 실시예들에서, 차단 분자(60)는 알코올을 필수적으로 포함한다.
[0029] 도 1에 도시된 차단 분자 및 차단 층(23)은 L로 지정된 헤드 기(head group), 및 테일(tail)을 갖는다. 일부 실시예들의 테일은, 치환되거나 또는 비-치환될 수 있는 분지형 또는 비-분지형 탄소 원자들의 체인이다. L 기는, 아민 종결(22) 표면과 반응할 수 있는 임의의 리간드 또는 화학 종을 나타낸다. 일부 실시예들에서, 차단 분자는 대략 1 내지 대략 20개의 범위의 탄소 원자들을 갖는 종을 포함한다. 일부 실시예들에서, 차단 분자는 대략 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15 또는 16개 이상의 탄소 원자들 내지 대략 20개 이하의 탄소 원자들을 갖는 종을 포함한다. 일부 실시예들에서, 차단 분자는 대략 6 내지 대략 20개의 범위의 탄소 원자들을 갖는다. 특정 실시예들에서, 차단 분자는 운데카날을 포함하거나 또는 운데카날을 필수적으로 포함한다.
[0030] 차단 층(23)의 형성 후에, 제2 재료(30) 상에서의 막(40)의 선택적 증착(70)이 수행될 수 있다. 막(40)은 당업자에게 알려진 임의의 적합한 증착 기법에 의해 증착될 수 있다. 적합한 기법들은 화학 기상 증착, 원자 층 증착 또는 물리 기상 증착을 포함한다(그러나 이에 제한되지 않음).
[0031] 막(40)의 형성 후에, 차단 층(23)은 제1 재료(20) 상에 남겨지거나 또는 제거될 수 있다. 차단 층(23)이 기본적으로 재료의 하나의 단일층이기 때문에, 차단 층(23)은 프로세스 컨디션들 및 증착되는 후속적인 막들에 따라 추가의 프로세싱을 방해하지 않을 수 있다. 일부 실시예들에서, 차단 층(23)은 추가의 프로세싱 전에 제거된다. 차단 층(23)은, 제2 재료(30) 상에 증착된 막(40)을 실질적으로 손상시키지 않으면서 차단 층(23)을 제거할 수 있는 임의의 적합한 기법에 의해 제거될 수 있다. 적합한 기법들은 산화 또는 에칭을 포함한다(그러나 이에 제한되지 않음). 산화는 산화제(예컨대, 산소 플라즈마, 오존, 고온 산소 어닐링, 퍼옥사이드 또는 물)에 대한 노출에 의해 이루어질 수 있다.
[0032] 예
[0033] 차단 분자로서 운데카날을 사용한, 수소 종결 실리콘의 선택적 차단.
[0034] 다수의 수소-종결 실리콘 기판들(희석 HF에 1분 동안 침지됨) 및 SiO2 기판들이 증착 챔버 내로 로딩되었고, 330℃에서 대략 15분 동안 20-30 Torr의 압력들에서 NH3 가스로 처리되었다. NH3 어닐링 후에, 기판들은 로드 록(load lock)으로 이동되고, 대략 30분(~23℃) 동안 냉각되었다. 기판들은 즉각적으로 글로브 박스(glove box)에 배치되고, 여기서 기판들은 다음의 방식들 중 하나로 처리되었다: (1) 65℃에서 16 시간 동안 DMSO에서의 운데카날의 20mM 용액에 담궈지고, 용액으로부터 제거되고 그리고 실온까지 냉각되고, 그런 다음, IPA로 린싱된 후에 N2로 건조됨; 또는 (2) 65℃에서 16 시간 동안 DMSO에 담궈지고, 용액으로부터 제거되고 그리고 실온까지 냉각되고, 그런 다음, IPA로 린싱된 후에 N2로 건조됨.
[0035] 건조 후에, 표면들의 물 접촉각이 측정되었다. 위에서 준비된 기판들의 표면 물 접촉각을 측정하는 것에 추가하여, 어닐링 챔버에 배치되기 전의 그리고 어닐링 후의 기판들의 접촉각이 또한 기록되었다. 도 2는 1) 어닐링 전(처리 없음)의 기판, 2) 어닐링 후의 기판, 3) DMSO에 담궈진 후의 기판, 및 4) 운데카놀(undecanol)/DMSO 용액에 담궈진 후의 기판에 대한 물 접촉각들을 도시한다. 막대 그래프는, 질화 및 운데카놀 처리 후에, 물 접촉각(WCA; water contact angle)에 있어서, 수소 종결 실리콘 표면들(~95°)과 실리콘 디옥사이드 표면들(~31°) 사이에 현저한 차이가 있었음을 도시하며, 이는 수소 종결 표면이 표면 상에 패시베이팅된 운데카날 탄소 체인들로 인해 소수성이 되었음을 표시한다.
[0036] 본원에서의 개시내용이 특정 실시예들을 참조하여 설명되었지만, 이러한 실시예들은 단지 본 개시내용의 원리들 및 애플리케이션들을 예시하는 것임이 이해되어야 한다. 본 개시내용의 사상 및 범위를 벗어나지 않으면서 본 개시내용의 방법 및 장치에 대해 다양한 수정들 및 변형들이 이루어질 수 있음이 당업자들에게 자명할 것이다. 따라서, 본 개시내용은 첨부된 청구항들 및 그 등가물들의 범위 내에 있는 수정들 및 변형들을 포함하는 것으로 의도된다.

Claims (14)

  1. 막을 증착하는 방법으로서,
    수소 종결들을 갖는 제1 표면 및 하이드록사이드 종결들을 갖는 제2 표면을 갖는 기판을 질화제(nitriding agent)에 노출시켜 아민 종결 제1 표면을 형성하는 단계; 및
    상기 아민 종결 제1 표면을 차단 분자에 노출시켜 상기 제1 표면 상에 차단 층을 형성하는 단계를 포함하는,
    방법.
  2. 막을 증착하는 방법으로서,
    수소 종결들을 갖는 제1 표면을 갖는 제1 재료 및 하이드록실 종결들을 갖는 제2 표면을 갖는 제2 재료를 포함하는 기판을 제공하는 단계;
    상기 기판을 상기 제1 표면의 수소 종결들과 반응하는 종을 포함하는 질화제에 노출시켜 아민 종결 제1 표면을 형성하는 단계; 및
    상기 아민 종결 제1 표면을 차단 분자에 노출시켜 상기 제1 표면 상에 차단 층을 형성하는 단계를 포함하는,
    방법.
  3. 제1 항 또는 제2 항에 있어서,
    상기 제1 표면은 실리콘을 포함하고 그리고 상기 제2 표면은 실리콘 유전체를 포함하는,
    방법.
  4. 제1 항 또는 제2 항에 있어서,
    상기 질화제는, 암모니아, 하이드라진, 암모니아의 플라즈마, 또는 하이드라진의 플라즈마 중 하나 이상을 포함하는,
    방법.
  5. 제1 항 또는 제2 항에 있어서,
    상기 차단 분자는, 카르복실산, 아실 할라이드, 케톤, 무수물, 알코올 또는 알데하이드 중 하나 이상을 포함하는,
    방법.
  6. 제5 항에 있어서,
    상기 차단 분자는 1 내지 20개의 범위의 탄소 원자들을 갖는,
    방법.
  7. 제6 항에 있어서,
    상기 차단 분자는 6 내지 20개의 범위의 탄소 원자들을 갖는,
    방법.
  8. 제1 항 또는 제2 항에 있어서,
    상기 차단 분자는 운데카날(undecanal)을 포함하는,
    방법.
  9. 제1 항 또는 제2 항에 있어서,
    상기 제2 표면 상에 막을 선택적으로 증착하는 단계를 더 포함하는,
    방법.
  10. 제9 항에 있어서,
    상기 제2 표면 상에 층을 증착한 후에 상기 제1 표면으로부터 상기 차단 층을 제거하는 단계를 더 포함하는,
    방법.
  11. 제10 항에 있어서,
    상기 차단 층을 제거하는 단계는 상기 차단 층을 산화제에 노출시키는 단계를 포함하는,
    방법.
  12. 제11 항에 있어서,
    상기 산화제는, 산소 플라즈마, 오존, 고온 산소 어닐링, 퍼옥사이드 또는 물 중 하나 이상을 포함하는,
    방법.
  13. 제9 항에 있어서,
    상기 차단 층은, 상기 제2 표면 상에 층을 증착한 후에, 상기 제1 표면으로부터 제거되지 않는,
    방법.
  14. 막을 증착하는 방법으로서,
    수소 종결들을 갖는 제1 표면을 갖는 실리콘을 포함하는 제1 재료 및 하이드록실 종결들을 갖는 제2 표면을 갖는 실리콘 옥사이드를 포함하는 제2 재료를 포함하는 기판을 제공하는 단계;
    상기 기판을 상기 제1 표면의 수소 종결들과 반응하는 암모니아를 포함하는 질화제에 노출시켜 아민 종결 제1 표면을 형성하는 단계; 및
    운데카날을 포함하는 차단 분자에 상기 아민 종결 제1 표면을 노출시켜 상기 제1 표면 상에 차단 층을 형성하는 단계; 및
    상기 제2 표면 상에 막을 선택적으로 증착하는 단계를 포함하는,
    방법.
KR1020207003883A 2017-07-23 2018-07-17 실리콘계 유전체들 상에서의 선택적 증착을 위한 방법들 KR102306680B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762535956P 2017-07-23 2017-07-23
US62/535,956 2017-07-23
PCT/US2018/042472 WO2019023001A1 (en) 2017-07-23 2018-07-17 METHODS FOR SELECTIVE DEPOSITION ON SILICON-BASED DIELECTRICS

Publications (2)

Publication Number Publication Date
KR20200017006A KR20200017006A (ko) 2020-02-17
KR102306680B1 true KR102306680B1 (ko) 2021-09-28

Family

ID=65041279

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207003883A KR102306680B1 (ko) 2017-07-23 2018-07-17 실리콘계 유전체들 상에서의 선택적 증착을 위한 방법들

Country Status (4)

Country Link
US (1) US10985014B2 (ko)
JP (1) JP7161520B2 (ko)
KR (1) KR102306680B1 (ko)
WO (1) WO2019023001A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113454763A (zh) * 2019-02-14 2021-09-28 朗姆研究公司 使用牺牲性掩模的选择性蚀刻
KR20200108242A (ko) * 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
JP7227122B2 (ja) * 2019-12-27 2023-02-21 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
KR102406174B1 (ko) * 2020-09-08 2022-06-08 주식회사 이지티엠 선택성 부여제를 이용한 영역 선택적 박막 형성 방법
WO2022054216A1 (ja) * 2020-09-10 2022-03-17 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置、およびプログラム
KR102199999B1 (ko) * 2020-10-08 2021-01-08 주식회사 유진테크 머티리얼즈 표면 보호 물질을 이용한 박막 형성 방법
TW202248443A (zh) * 2021-02-28 2022-12-16 美商應用材料股份有限公司 選擇性沉積的表面處理
JP2023100428A (ja) * 2022-01-06 2023-07-19 東京エレクトロン株式会社 成膜方法及び成膜装置
WO2023157619A1 (ja) * 2022-02-18 2023-08-24 富士フイルム株式会社 薬液、修飾基板の製造方法、積層体の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013520028A (ja) 2010-02-17 2013-05-30 エーエスエム アメリカ インコーポレイテッド 蒸着に対する反応部位の不活性化
US20160222504A1 (en) 2015-02-03 2016-08-04 Asm Ip Holding B.V. Selective deposition
WO2016130238A1 (en) 2015-02-09 2016-08-18 Applied Materials, Inc. Selectively lateral growth of silicon oxide thin film
WO2017048911A1 (en) 2015-09-19 2017-03-23 Applied Materials, Inc. Surface-selective atomic layer deposition using hydrosilylation passivation
JP2017528597A (ja) 2014-08-27 2017-09-28 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ アルコールの選択的還元および保護による選択的堆積

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002005349A1 (en) * 2000-07-12 2002-01-17 California Institute Of Technology Electrical passivation of silicon-containing surfaces using organic layers
JP4124237B2 (ja) * 2006-04-17 2008-07-23 セイコーエプソン株式会社 強誘電体メモリ装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013520028A (ja) 2010-02-17 2013-05-30 エーエスエム アメリカ インコーポレイテッド 蒸着に対する反応部位の不活性化
JP2017528597A (ja) 2014-08-27 2017-09-28 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ アルコールの選択的還元および保護による選択的堆積
US20160222504A1 (en) 2015-02-03 2016-08-04 Asm Ip Holding B.V. Selective deposition
WO2016130238A1 (en) 2015-02-09 2016-08-18 Applied Materials, Inc. Selectively lateral growth of silicon oxide thin film
JP2018506186A (ja) 2015-02-09 2018-03-01 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 酸化ケイ素薄膜の選択的横成長
WO2017048911A1 (en) 2015-09-19 2017-03-23 Applied Materials, Inc. Surface-selective atomic layer deposition using hydrosilylation passivation

Also Published As

Publication number Publication date
KR20200017006A (ko) 2020-02-17
JP7161520B2 (ja) 2022-10-26
US20200234950A1 (en) 2020-07-23
US10985014B2 (en) 2021-04-20
JP2020529513A (ja) 2020-10-08
WO2019023001A1 (en) 2019-01-31

Similar Documents

Publication Publication Date Title
KR102306680B1 (ko) 실리콘계 유전체들 상에서의 선택적 증착을 위한 방법들
KR102434954B1 (ko) 금속 표면들 상에 블로킹 층들을 증착시키기 위한 방법들
JP6813983B2 (ja) アルミニウム及び窒素を含む材料の選択的堆積
KR102185458B1 (ko) 선택적 퇴적
CN108140555B (zh) 沉积包含SiO及SiN的可流动薄膜的方法
KR102376831B1 (ko) 산화규소 상의 유전체의 선택적 증착을 위한 방법들
US6521911B2 (en) High dielectric constant metal silicates formed by controlled metal-surface reactions
TWI426547B (zh) 用於批次原子層沈積反應器之處理製程
US8778816B2 (en) In situ vapor phase surface activation of SiO2
US10014185B1 (en) Selective etch of metal nitride films
US10790141B2 (en) Surface-selective atomic layer deposition using hydrosilylation passivation
KR20190120425A (ko) 규소 포함 표면 상에의 선택적 증착
KR102431745B1 (ko) 실리콘 함유 표면 상의 선택적 증착
KR20210149901A (ko) 재료 구조들을 향상시키기 위한 처리들
JP2021522685A (ja) 選択的エッチングプロセスの選択性を高める方法
EP4302320A1 (en) Treatments to improve device performance
TW202333223A (zh) 用於氧化鎢移除之氟化鎢浸泡及處理
TW202324579A (zh) 用於閘極堆疊開發的整合濕式清潔

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant