KR20030060737A - 리드프레임 및 그 제조방법, 수지봉입형 반도체장치 및 그제조방법 - Google Patents

리드프레임 및 그 제조방법, 수지봉입형 반도체장치 및 그제조방법 Download PDF

Info

Publication number
KR20030060737A
KR20030060737A KR1020020032120A KR20020032120A KR20030060737A KR 20030060737 A KR20030060737 A KR 20030060737A KR 1020020032120 A KR1020020032120 A KR 1020020032120A KR 20020032120 A KR20020032120 A KR 20020032120A KR 20030060737 A KR20030060737 A KR 20030060737A
Authority
KR
South Korea
Prior art keywords
lead
resin
die pad
semiconductor device
encapsulated semiconductor
Prior art date
Application number
KR1020020032120A
Other languages
English (en)
Other versions
KR100541494B1 (ko
Inventor
가와이후미히코
후쿠다도시유키
미나미오마사노리
다케우치노보루
오가타슈이치
다라가츠시
나카츠카다다요시
Original Assignee
마츠시타 덴끼 산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마츠시타 덴끼 산교 가부시키가이샤 filed Critical 마츠시타 덴끼 산교 가부시키가이샤
Publication of KR20030060737A publication Critical patent/KR20030060737A/ko
Application granted granted Critical
Publication of KR100541494B1 publication Critical patent/KR100541494B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/06179—Corner adaptations, i.e. disposition of the bonding areas at the corners of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/4917—Crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4945—Wire connectors having connecting portions of different types on the semiconductor or solid-state body, e.g. regular and reverse stitches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85191—Translational movements connecting first both on and outside the semiconductor or solid-state body, i.e. regular and reverse stitches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 소형화 박형화 시켜도 전기적 특성이 안정되고 또 우수한 고주파 특성을 갖는 수지봉입형 반도체장치 및 그 제조방법을 제공하는 것이다.
다이패드(106)와, 신호용 리드(102)와, 다이패드(106)에 접속된 접지용 접속리드(103)와, 접지용 전극패드를 구비하는 반도체칩(201)과, 금속세선(202)과, 다이패드(106)와 반도체칩(201)을 봉입함과 동시에 신호용 리드(102) 및 접지용 접속리드(103) 하부를 외부단자로서 노출시키고 봉입하는 봉입수지(203)를 구비한다. 접지용 접속리드(103)는 접지용 전극패드에 접속되므로, 수지봉입형 반도체장치는 전기적으로 안정화된다. 또 다이패드(106)와 접지용 접속리드에 의해 신호용 리드(102)를 통과하는 고주파신호간 간섭이 억제된다.

Description

리드프레임 및 그 제조방법, 수지봉입형 반도체장치 및 그 제조방법{LEAD FRAME, METHOD FOR MANUFACTURING THE SAME, RESIN-ENCAPSULATED SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 리드프레임 및 그 제조방법, 그리고 이 리드프레임 및 반도체칩을 수지봉입으로써 봉입시켜 형성되는 수지봉입형 반도체장치 및 그 제조방법에 관하며, 특히 전기적으로 안정되고 또 고주파 특성이 향상되는 것을 목표로 제작된 수지봉입형 반도체장치 및 그 제조방법, 이 수지봉입형 반도체장치에 이용되는 리드프레임 및 그 제조방법에 관한 것이다.
최근 전자기기의 소형화, 고 밀도화에 대응하기 위해 수지봉입형 반도체장치등의 반도체 부품의 고 밀도, 고 기능화가 요구됨에 따라, 반도체 부품의 소형, 박형화가 진행되고 있다. 이러한 추세에, QFP(Quad Flat Package)라 불리는 외부단자가 봉입수지 밖으로 연장된 형식의 반도체장치가 개량되어, 패키지로부터 노출된 신호용 리드 하부가 외부단자를 겸한 QFN(Quad Flat Non-leaded Package)이나 LGA(Land Grid Array)로 불리는 형식의 수지봉입형 반도체장치가 실용화되고 있다.
이와 같은 소형화, 박형화된 수지봉입형 반도체장치는, 예를 들어 고주파를 이용한 통신시스템으로의 이용을 생각할 수 있다. 특히 휴대전화나 PDA(Personal Digital Assistance) 등의 이동체통신에서는, 대용량 데이터를 송신하기 위해 1GHz 이상의 고주파의 이용이 필요해진다. 예를 들어 휴대전화에 있어서는 WCDMA(Wide Band CDMA)방식에 의한 1.5GHz대의 통신이 앞으로 주류가 될 것으로 생각된다. 이들의 용도에 이용되는 수지봉입형 반도체장치에는, 양호한 고주파 특성을 갖는 GaAs(갈륨비소)나 SiGeC(실리콘게르마늄카본) 등의 화합물 반도체로 된 반도체칩이 적합하게 이용된다. 이에 더불어 패키징에 대해서도 반도체칩의 특성을 저해하지 않는 공법이 필요해진다.
또 이와는 별도로 접지전원으로의 접속을 확보하여 전기적 특성을 안정화시키는 일이, 반도체장치에 일반적으로 요구된다. 수지봉입형 반도체장치의 전기적 특성의 안정화를 도모하기 위하여, 다이패드와, 이 다이패드 상면 상에 설치된 반도체칩과, 다이패드를 지지하는 현수리드와, 다이패드 주위에 등간격으로 배치된 신호용 리드를 구비하는 종래의 QFP에 있어서, 반도체칩 상의 접지용 전극패드와 다이패드의 틈새부분, 또는 전극패드와 현수리드를 각각 금속세선 등으로 접속함으로써, 안정된 전원접지를 얻었다. 그리고 이러한 구성은 다음에 설명하는 바와 같이 QFN이나 LGA에도 적용된다.
도 46의 (a)는 QFN형인 종래의 수지봉입형 반도체장치의 저면 쪽에서 본 평면도, 도 46의 (b)는 도 46 (a)의 XLVIb-XLVIb선에서의 종래 수지봉입형 반도체장치의 단면도, 도 46의 (c)는 도 46 (a)의 XLVIc-XLVIc선에서의 종래 수지봉입형 반도체장치의 단면도이다.
또 도 45의 (a), (b)는 각각 종래 수지봉입형 반도체장치에 이용되는 리드프레임의 일례를 나타내는 도이다.
도 46의 (a)~(c)에 나타내는 바와 같이, QFN형인 종래의 수지봉입형 반도체장치는, 거의 4변형 저면을 가지며, 다이패드(306)와, 다이패드(306) 상에 탑재되고 복수의 전극패드를 갖는 반도체칩(401)과, 다이패드(306) 주위에 배치되고 그 하면이 노출된 복수의 신호용 리드(302)와, 반도체칩(401)의 전극패드와 신호용 리드(302)를 접속하는 금속세선(402)과, 다이패드(306)를 지지하기 위한 현수리드(305)와, 신호용 리드(302) 상면과 다이패드(306)와 금속세선(402) 및 반도체칩(401)을 봉입하는 봉입수지(403)를 구비한다. 도 46의 (a)에서는, 내부에 봉입된 다이패드(306) 및 현수리드(305)를 점선으로 나타낸다. 또 신호용 리드(302)는 장치 저면의 4변을 따라 배치된다. 이와 같은 형식의 수지봉입형 반도체장치는 주변배치 형식(peripheral type)이라 불린다. 여기서 현수리드(305)는 수지봉입형 반도체장치 저면의 4 구석에 노출된다. 이 현수리드(305)는, 다이패드(306)와 접속되며 반도체칩(401)의 접지용 전극패드와 금속세선(402)으로 접속된다. 이로써 상술한 바와 같이 종래의 QFN형 수지봉입형 반도체장치는 전기적으로 안정화된다.
또 도 45의 (a), (b)에 나타낸 바와 같이 QFN형인 종래의 수지봉입형 반도체장치에 이용되는 리드프레임은, 상방을 향해 구부러진 단차부(305a)를 갖는 현수리드(305)를 가지며, 다이패드(306) 상면이 신호용 리드(302) 상면보다 높은 위치에 배치된다. 이로써 다이패드(306)상에 보다 큰 반도체칩의 탑재가 가능해진다. 또한 이 단차부(305a)의 존재로써, 수지봉입을 실시할 때 가해지는 형 조임력을 피할 수 있어 다이패드(306)의 위치 변화나 변형을 막을 수 있다. 또 각 신호용 리드(302)는 선단 홈(302a)과 안쪽 홈(302b)을 가지고 있어, 수지봉입형 반도체장치에 있어서 신호용 리드(302)가 응력을 흡수하여 금속세선이 쉬이 단선되지 않게 한다. 여기서 도면 중의 리드프레임을 둘러싸는 점선은 수지봉입형 반도체장치의 외형라인(307)이다.
다음으로 도 47의 (a)는 영역배열 패키지인 종래의 LGA형 수지봉입형 반도체장치의 외관을 나타내는 사시도이며, 도 47의 (b)는 종래 수지봉입형 반도체장치의 구조를 나타내는 단면도이고, 도 47의 (c)는 종래 수지봉입형 반도체장치의 저면에서 본 평면도이다.
도 47에 나타낸 바와 같이 LGA형인 수지봉입형 반도체장치는 예를 들어 사변형 저면을 가지며, 다이패드(346)와, 다이패드(346) 상면 상에 탑재되고 전극패드를 갖는 반도체칩(441)과, 다이패드(346) 주변에 배치된 신호용 리드(342)와, 전극패드와 신호용 리드(342)를 접속하는 금속세선(442)과, 신호용 리드(342) 상면 쪽과 다이패드(346)와 반도체칩(441) 및 금속세선(442)을 봉입하는 봉입수지(443)를구비한다. 또 수지봉입형 반도체장치 저면에는 신호용 리드(342) 하부가 원형으로 노출되며 이들이 매트릭스형으로 배치된 외부단자(344)가 된다. 다이패드(346) 중 중심부를 제외한 부분은 장치 저면에 노출된다. 또한 외부단자(344) 중 저면의 네 구석에 있는 것은 크기가 크며, 보강랜드 겸 접지용단자(344a)로 이용된다. 또 이 보강랜드 겸 접지용단자(344a)에는 반도체칩의 접지용 전극패드가 접속되므로, 이 수지봉입형 반도체장치는 전기적으로 안정된다.
그밖에, 신호용 리드의 하부가 외부단자로서 기능하는 수지봉입형 반도체장치로는, 사변형 저면을 갖고 저면의 서로 대향하는 변을 따라 외부단자가 배열된 SON(Small Outline Package)등이 있으며, 이들에 대해서도 마찬가지 방법으로써 전기적으로 안정화된다.
그러나 종래의 구조는, 수지봉입형 반도체장치를 더욱 소형화, 고 밀도화할 경우 반도체장치의 골조가 되는 리드프레임의 고도의 가공기술이 필요해져 실시하기가 어려웠다.
다른 한편으로, 종래 수지봉입형 반도체장치의 구성에서는, 고주파통신 등에 사용하는데 필요한 고주파특성을 얻기가 어렵다는 문제가 있다. 이는 주로, 고주파신호가 수지봉입형 반도체장치의 서로 인접하는 외부단자로 입력된 경우, 고주파신호끼리 간섭을 일으켜 노이즈가 발생하기 때문이다.
통신기기를 대표하는 기기 세트에 실장되는 전자부품에는, 새로운 고주파특성을 필요로 하게 되어 상술한 노이즈의 영향은 커지고 있다.
본 발명의 목적은 소형화, 박형화 시켜도 전기적 특성이 안정되며, 또 우수한 고주파특성을 갖는 수지봉입형 반도체장치 및 그 제조방법 그리고 이에 이용되는 리드프레임을 제공하는 데 있다.
도 1의 (a), (b)는 모두 본 발명의 제 1 실시예에 관한 리드프레임의 일례를 나타내는 도.
도 2의 (a), (b)는 모두 제 1 실시예에 관한 리드프레임의 일례를 나타내는 도.
도 3은 제 1 실시예에 관한 리드프레임을 이용한 수지봉입형 반도체장치를 나타내는 평면도.
도 4의 (a), (b)는 각각 제 1 실시예에 관한 리드프레임의 변형예를 나타내는 도, 및 이 리드프레임을 이용하여 제조된 수지봉입형 반도체장치를 나타내는 평면도.
도 5는 제 1 실시예에 관한 리드프레임의 전체 구성을 설명하기 위한 도.
도 6의 (a)는 테이퍼 단차 가공을 실시한 리드프레임을 이용한 수지봉입형 반도체장치를 나타내는 단면도이며, (b), (c)는 모두 이 리드프레임의 가공공정을 나타내는 단면도.
도 7의 (a)는 반 절단가공을 실시한 경우의 제 1 실시예에 관한 리드프레임을 이용한 수지봉입형 반도체장치를 나타내는 단면도이며, (b), (c)는 모두 이 리드프레임의 가공공정을 나타내는 단면도.
도 8의 (a)는 누름가공 또는 에칭으로 단차를 구성시킨 경우의 제 1 실시예에 관한 리드프레임을 이용한 수지봉입형 반도체장치의 단면도이며, (b), (c)는 모두 이 리드프레임의 가공공정을 나타내는 단면도.
도 9의 (a)는 누름가공 또는 에칭으로 단차를 구성시킨 리드프레임을 이용한 제 1 실시예에 관한 수지봉입형 반도체장치의 단면도이며, (b)~(d)는 모두 이 리드프레임의 가공공정을 나타내는 단면도.
도 10의 (a)~(c)는 각각 제 1 실시예에 관한 수지봉입형 반도체장치를 나타내는 평면도, 이 수지봉입형 반도체장치의 Xb-Xb선에서의 단면도, 및 외관을 나타내는 사시도.
도 11의 (a)~(c)는 각각 제 1 실시예에 관한 수지봉입형 반도체장치의 제 1 변형예를 나타내는 평면도, 이 수지봉입형 반도체장치의 XIb-XIb선에서의 단면도, 및 외관을 나타내는 사시도.
도 12의 (a) 및 (b)는 각각 제 1 실시예에 관한 수지봉입형 반도체장치의 제 2 변형예에 있어서 XIIa-XIIa선에서의 단면도, 및 외관을 나타내는 사시도.
도 13의 (a), (b)는 각각 제 1 실시예에 관한 수지봉입형 반도체장치의 제 3 변형예에 있어서 XIIIa-XIIIa선에서의 단면도, 및 외관을 나타내는 사시도.
도 14(a)~(c)는 각각 제 1 실시예에 관한 수지봉입형 반도체장치의 제 4 변형예, 제 5 변형예, 및 제 6 변형예를 나타내는 평면도.
도 15는 제 1 실시예에 관한 수지봉입형 반도체장치의 제 7 변형예를 설명하기 위한 평면도.
도 16은 도 15에 나타낸 제 1 실시예에 관한 수지봉입형 반도체장치의 제 7 변형예에 대응하는 종래의 수지봉입형 반도체장치를 나타내는 도.
도 17은 제 1 실시예에 관한 수지봉입형 반도체장치의 고주파특성을 나타내는 도.
도 18의 (a)는 종래 수지봉입형 반도체장치에 있어서의, 신호용 리드 또는 접지용 접속리드와 반도체칩과의 접속부분을 나타내는 평면도 및 회로도이며, (b)는 제 1 실시예에 관한 수지봉입형 반도체장치의, 신호용 리드 또는 접지용 접속리드와 반도체칩과의 접속부분을 나타내는 평면도 및 회로도.
도 19의 (a), (b)는 각각 제 1 실시예에 관한 수지봉입형 반도체장치의 일례를 나타내는 평면도, 및 이 수지봉입형 반도체장치의 XIXb-XIXb선에서의 단면도.
도 20의 (a), (b)는 각각 접지용 접속리드를 형성한 QFP를 나타내는 평면도, 및 QFP의 XXb-XXb선에서의 단면도.
도 21은 제 1 실시예에 관한 수지봉입형 반도체장치에 있어서, 삽입손실과 금속세선 길이와의 관계를 나타내는 도.
도 22의 (a)~(e)는 제 1 실시예에 관한 수지봉입형 반도체장치의 제조공정을 나타내는 단면도.
도 23의 (a), (b)는 각각 도 22의 (d)에 나타내는 수지봉입공정에 대하여 설명하기 위한 단면도 및 평면도.
도 24는 도 22의 (d)에 나타내는 수지봉입공정 완료 후의 리드프레임 전체구성을 설명하기 위한 도.
도 25의 (a)~(c)는 각각 제품분리공정을 설명하기 위한 평면도, 제품분리공정 전의 수지봉입형 반도체장치의 XXVb-XXVb선에서의 단면도, 및 제품분리 시 수지봉입형 반도체장치의 절단부분을 확대시킨 단면도.
도 26의 (a), (b)는 각각 금속세선을 교차시켜 구성한 본 실시예 수지봉입형 반도체장치의 제 8 변형예의 XVIII-XVIII선과 XVIII'-XVIII'선을 포함하는 단면에서의 단면도, 및 이 수지봉입형 반도체장치의 리드프레임을 나타내는 평면도.
도 27의 (a)~(c)는 각각 본 발명의 제 2 실시예에 관한 수지봉입형 반도체장치를 나타내는 평면도, 이 수지봉입형 반도체장치의 XXVIIb-XXVIIb선에서의 단면도, 및 이 수지봉입형 반도체장치의 XXVIIc-XXVIIc선 단면을 나타내는 단면도.
도 28의 (a)~(c)는 제 2 실시예에 관한 수지봉입형 반도체장치에 있어서, 접지용 접속리드 위치를 설명하기 위한 평면도.
도 29의 (a)는 테이퍼 단차가공을 실시한 리드프레임을 이용한 제 2 실시예에 관한 수지봉입형 반도체장치를 나타내는 단면도이며, (b), (c)는 이 리드프레임의 가공공정을 나타내는 단면도.
도 30의 (a)는 홈 가공과 테이퍼 단차가공을 실시한 리드프레임을 이용한 제 2 실시예에 관한 수지봉입형 반도체장치를 나타내는 단면도이며, (b), (c)는 이 리드프레임의 가공공정을 나타내는 단면도.
도 31의 (a)는 반 절단가공에 의한 단차가공을 실시한 리드프레임을 이용한제 2 실시예에 관한 수지봉입형 반도체장치를 나타내는 단면도이며, (b), (c)는 이 리드프레임의 가공공정을 나타내는 단면도.
도 32의 (a)는 누름가공 또는 에칭에 의한 단차가공을 실시한 리드프레임을 이용한 제 2 실시예에 관한 수지봉입형 반도체장치를 나타내는 단면도이며, (b), (c)는 이 리드프레임의 가공공정을 나타내는 단면도.
도 33의 (a)는 누름가공 또는 에칭과, 테이퍼 단차가공을 조합한 가공을 실시한 리드프레임을 이용한 제 2 실시예에 관한 수지봉입형 반도체장치를 나타내는 단면도이며, (b)~(d)는 이 리드프레임의 가공공정을 나타내는 단면도.
도 34의 (a)는 테이퍼 단차가공과 누름가공을 조합한 가공을 실시한 리드프레임의 일례를 이용한 제 2 실시예에 관한 수지봉입형 반도체장치를 나타내는 단면도이며, (b), (c)는 이 리드프레임의 가공공정을 나타내는 단면도이고, (d)는 이 리드프레임의 플래시부분을 위에서 본 평면도.
도 35의 (a)는 테이퍼 단차가공과 누름가공을 조합한 가공을 실시한 리드프레임을 이용한 제 2 실시예에 관한 수지봉입형 반도체장치를 나타내는 단면도이며, (b), (c)는 이 리드프레임의 가공공정을 나타내는 단면도이고, (d)는 이 리드프레임의 플래시부분을 위에서 본 평면도.
도 36의 (a)는 본 발명의 제 3 실시예에 관한 수지봉입형 반도체장치의 평면도이며, (b)~(d)는 각각 다른 가공을 실시한 리드프레임을 이용한 이 수지봉입형 반도체장치의 XXXVI-XXXVI선에서의 단면도.
도 37의 (a)는 제 3 실시예에 관한 수지봉입형 반도체장치의 제 1 변형예를나타내는 평면도이며, (b)는 단차가공을 실시한 리드프레임을 이용한 경우의 제 1 변형예의 단면도이고, (c)는 단차가공과 테이퍼 단차가공을 실시한 리드프레임을 이용한 경우의 제 1 변형예의 단면도.
도 38의 (a)는 제 3 실시예에 관한 수지봉입형 반도체장치의 제 2 변형예를 나타내는 평면도이며, (b)는 단차가공을 실시한 리드프레임을 이용한 경우의 제 2 변형예의 단면도이고, (c)는 단차가공과 테이퍼 단차가공을 실시한 리드프레임을 이용한 경우의 제 2 변형예의 단면도.
도 39의 (a)는 제 3 실시예에 관한 수지봉입형 반도체장치의 제 2 변형예의 외관을 나타내는 사시도이며, (b)는 제 2 변형예의 내부를 나타내는 평면도, 및 다이패드를 통과하는 선에서의 단면도.
도 40의 (a), (b)는 각각 종래의 LGA용 리드프레임의 왼쪽 절반을 나타내는 단면도 및 종래의 LGA용 리드프레임을 4등분한 것을 나타내는 평면도이며, (c), (d)는 각각 본 발명의 제 4 실시예에 관한 수지봉입형 반도체장치에 이용되는 리드프레임의 왼쪽 절반을 나타내는 단면도 및 제 4 실시예에 관한 수지봉입형 반도체장치에 이용되는 리드프레임을 4등분한 것을 나타내는 평면도.
도 41의 (a)는 제 4 실시예에 관한 수지봉입형 반도체장치를 나타내는 평면도이며, (b)는 이 수지봉입형 반도체장치를 나타내는 투시평면도 및 단면도.
도 42의 (a), (b)는 각각 종래의 LGA용 리드프레임의 왼쪽 절반을 나타내는 단면도 및 이 리드프레임의 변형예를 4등분한 것을 나타내는 평면도이며, (c), (d)는 각각 제 4 실시예에 관한 수지봉입형 반도체장치의 변형예에 이용되는 리드프레임의 왼쪽 절반을 나타내는 단면도 및 이 리드프레임을 4등분한 것을 나타내는 평면도.
도 43은 제 4 실시예에 관한 수지봉입형 반도체장치의 변형예를 나타내는 평면도 및 이 변형예의 단면도.
도 44의 (a), (b)는 각각 제 4 실시예에 관한 수지봉입형 반도체장치의 변형예의 외관을 나타내는 사시도 및 이 변형예를 나타내는 평면도.
도 45의 (a), (b)는 각각 종래의 수지봉입형 반도체장치에 이용되는 리드프레임의 예를 나타내는 도.
도 46의 (a)는 종래의 QFN을 나타내는 평면도이며, (b)는 XLVIb-XLVIb선에서의 종래 QFN 단면도이고, (c)는 XLVIc-XLVIc선에서의 종래 QFN 단면도.
도 47의 (a)는 종래 LGA의 외관을 나타내는 사시도이며, (b)는 종래 LGA의 구조를 나타내는 단면도이고, (c)는 종래 LGA의 평면도.
* 도면의 주요 부분에 대한 부호의 설명 *
101a : 외곽부 101b, 101c : 위치결정 구멍
102, 122, 132, 142 : 신호용 리드
103, 123, 133, 143 : 접지용 접속리드
104, 124, 134, 144 : 외부단자
105, 125, 135, 145 : 현수리드
106, 126, 136, 146 : 다이패드
107 : 외형라인 108 : 몰딩라인
111 : 봉입테이프 112 : 회로
116 : 기판배선 117 : 홈
151 : 장치분리용 날 151a : 장치분리 라인
152 : 장치부착용 테이프
201, 221, 231, 241 : 반도체칩
202, 222, 232, 242 : 금속세선
203, 223, 233, 243 : 봉입수지
204 : 게이트 205 : 러너
206a, 206b : 수지봉입 금형
207 : 플런저 208 : 포트
209 : 에어밴트 210 : 공기방출 홈
본 발명의 리드프레임은, 프레임 틀과, 반도체칩을 상면 상에 탑재하기 위한 다이패드와, 상기 프레임 틀에 접속된 복수의 신호용 리드와, 상기 프레임 틀 및 상기 다이패드에 접속된 적어도 1 개의 접지용 접속 리드를 구비하며, 상기 신호용 리드 및 상기 접지용 접속리드 하부의 적어도 일부는 외부단자가 된다.
이로써 다이패드에 접속된 접지용 접속리드가 형성되므로, 본 발명의 리드프레임을 이용하여 전기적으로 안정되고, 종래보다 고주파특성이 향상된 수지봉입형 반도체장치의 제조가 가능해진다.
적어도 일부의 상기 신호용 리드와 상기 접지용 접속리드는 번갈아 배치됨으로써, 신호용 리드가 접지용 접속리드 및 다이패드로 둘러싸이는 형태가 되므로, 더욱 고주파특성이 향상된 수지봉입형 반도체장치를 제조할 수 있다.
상기 각 접지용 접속리드는 단차부를 가지며, 상기 단차부에서 위로 구부러지는 부분의 하면 쪽에 홈이 형성됨으로써 홈 부분 단면의 각도를 날카롭게 할 수 있으므로, 예를 들어 하면 쪽에 봉함 테이프를 붙인 리드프레임 상면을 수지봉입할 때, 봉함 테이프와 접지용 접속리드 사이에 수지가 스며드는 것을 막을 수 있다. 즉 외부단자 아래에 수지막이 형성되는 것을 막을 수 있다.
상기 다이패드 상면의 적어도 일부는, 상기 신호용 리드의 상면보다 0.03㎜이상 리드프레임 두께의 3/4 이하만큼 높아짐으로써 신호용 리드와 평면적으로 중첩시켜 반도체칩을 탑재할 수 있다. 여기서 업세팅 폭이 0.03㎜보다 작으면, 다이패드 하면 쪽을 확실하게 수지로 봉입시키기가 어려워진다. 또 반 절단가공 및 에칭으로 단차를 형성할 경우, 리드프레임 두께의 3/4을 초과하면 가공이 어려워진다. 때문에 업세팅 폭이 0.03㎜ 이상 리드프레임 두께의 3/4 이하임으로써, 품질이 안정된 본 발명의 수지봉입형 반도체장치를 얻을 수 있다.
또 상기 접지용 접속리드의 단차부는, 프레스가공, 반 절단가공, 누름가공 또는 에칭 중에서 선택되는 1 가지 이상의 가공법에 의해 형성된다.
그리고 상기 다이패드로부터 상기 접지용 접속리드의 단차부에 걸치는 영역의 상면이 거의 평탄하며, 상기 단차부 하부에 단차가 형성되어도 된다.
상기 단차부가 프레스가공 및 누름가공에 의해 형성되며, 상기 단차부의 짧은 방향 크기가 상기 접지용 접속리드의 짧은 방향 크기보다 커짐으로써, 리드프레임 상면을 수지 봉입할 때 봉입수지와 리드프레임의 밀착성이 향상되므로, 단차부 아래 쪽 등의 봉입수지가 얇아지는 부분의 수지 박리나 균열을 방지할 수 있다.
상기 단차부 중 적어도 일부의 짧은 방향 크기가, 상기 접지용 접속리드 중 상기 단차부를 제외한 부분의 짧은 방향 크기보다 작아짐으로써, 수지봉입 시에 접속리드나 다이패드에 가해지는 응력을 효과적으로 흡수 가능해져 다이패드의 변형 등을 억제할 수 있다.
그리고 상기 다이패드를 지지하기 위한 현수리드를 추가로 구비해도 된다.
적어도 1 개의 상기 접지용 접속리드의 짧은 방향 크기가 상기 신호용 리드의 짧은 방향 크기의 2 배 이상인 것으로써, 방열성을 향상시킬 수 있어 접지용 전원을 더욱 안정되게 취할 수 있다.
상기 다이패드를 지지하는 현수리드를 추가로 구비하고, 상기 현수리드의 하부 중 적어도 일부는 외부단자를 보강하는 보강랜드이며, 상기 외부단자가 상기 다이패드 주위로 2 열 이상 배치됨으로써, 이를 이용하여 이른바 LGA인 수지봉입형 반도체장치의 제조가 가능해진다.
본 발명의 수지봉입형 반도체장치는 다이패드와, 상기 다이패드 상면 상에 탑재되고, 접지용 패드와 전극패드를 갖는 반도체칩과, 상기 다이패드 주위에 배치된 신호용 리드와, 상기 다이패드에 접속된 접지용 접속리드와, 접속부재와, 상기 반도체칩, 다이패드 및 접속부재를 봉입함과 동시에, 상기 신호용 리드 및 접지용 접속리드 하부의 적어도 일부를 외부단자로 노출시켜 봉입하는 봉입수지를 구비한다.
이 구조에 의하면, 예를 들어 접지용 패드에 접지용 접속리드가 접속된 경우에, 접지용 접속리드의 하부가 외부단자가 되어 접지용 전원에 접속되므로, 전기적으로 안정된 수지봉입형 반도체장치를 실현할 수 있다. 또 신호용 리드에 고주파신호가 전송될 때, 접지용 접속리드와 다이패드로 신호간 간섭을 저감할 수 있으므로, 고주파신호의 삽입손실이 저감된 수지봉입형 반도체장치를 실현할 수 있다. 그리고 이 구성으로써 현수리드를 형성하지 않아도 접지용 접속리드로 다이패드를 지지할 수 있게 된다.
상기 접속부재는, 상기 신호용 리드-상기 전극패드간 및 적어도 1 개의 상기접지용 접속리드-상기 접지용 패드간을 접속함으로써, 고주파신호의 삽입손실이 저감된 수지봉입형 반도체장치를 실현할 수 있다.
적어도 1 개의 상기 신호용 리드는, 인접하는 상기 접지용 접속리드와 상기 다이패드로 둘러싸이는 것으로써, 신호용 리드를 흐르는 고주파신호간 간섭이 효과적으로 저감되므로, 수지봉입형 반도체장치의 고주파특성을 보다 향상시킬 수 있다.
상기 접속부재가 금속세선이며, 상기 외부단자 길이가 상기 금속세선보다 짧은 것으로써, 예를 들어 금속세선이 외부단자보다 긴 QFP와 같은 수지봉입형 반도체장치에 접지용 접속리드를 구성할 경우에는 실현할 수 없는, 고주파 삽입손실이 현저하게 저감된 수지봉입형 반도체장치를 실현할 수 있다.
또 상기 다이패드에 접속된 현수리드를 추가로 구비해도 된다.
이 경우 상기 현수리드와 상기 접지용 패드는 상기 접속부재로 접속됨으로써, 현수리드에 인접하는 신호용 리드에 고주파신호가 흐를 때 신호간 간섭을 저감할 수 있다.
상기 다이패드의 적어도 일부가 노출되며, 상기 접지용 접속리드 중 상기 다이패드와의 접속부 부근 하면이 위쪽을 향해 구부러져도 된다.
상기 접지용 접속리드 중 상기 다이패드와의 접속부 부근 상면이 위쪽을 향해 구부러짐으로써, 구부러진 부분에서 반도체칩을 지지할 수 있다. 그 결과 구부러진 부분을 형성하지 않은 경우에 비해 큰 반도체칩을 탑재할 수 있다.
상기 접속부재가 금속범프이며, 상기 반도체칩 주면이 다이패드 상면과 대향함으로써, 전기적신호의 통과경로를 더욱 단축시킬 수 있어 본 발명의 수지봉입형 반도체장치의 고주파특성을 보다 향상시킬 수 있다.
또 상기 현수리드는 상기 외부단자의 보강단자로서 기능하며, 상기 외부단자의 형상이 원형, 거의 타원형 및 거의 장방형 중에서 선택된 하나여도 된다.
상기 외부단자는 상기 다이패드 주변에 2 열 이상 배치돼도 된다. 이 경우 반도체칩에서 외부단자까지의 거리가 더욱 단축된 수지봉입형 반도체장치가 된다.
상기 반도체칩에 탑재되는 반도체소자 중 적어도 1 개는, 1.5GHz 이상의 주파수에서 전력을 증폭 또는 감쇠함으로써, 고주파신호를 이용한 휴대전화 등에 본 발명의 수지봉입형 반도체장치 적용이 가능해진다.
본 발명의 리드프레임 제조방법은, 다이패드와, 상기 다이패드에 접속되는 접지용 접속리드를 갖는 리드프레임의 제조방법이며, 상기 접지용 접속리드 중 상기 다이패드와의 접속부 근방 하부에 복수의 홈을 형성하는 공정(a)과, 프레스가공에 의해 상기 복수의 홈 사이를 위쪽으로 구부려 단차부를 형성하는 공정(b)을 포함한다.
이 방법으로써, 외부단자의 다이패드 쪽 단부 각도를 날카롭게 할 수 있으므로, 나중에 수지봉입을 실시할 때 외부단자의 하면 상에 수지막이 발생하는 것을 막을 수 있다.
본 발명의 수지봉입형 반도체장치의 제조방법은, 다이패드와, 상기 다이패드에 접속된 접지용 접속리드와, 접지용 패드를 갖는 반도체칩을 구비하며, 상기 접지용 접속리드의 하부 일부가 외부단자로서 기능하는 수지봉입형 반도체장치의 제조방법이며, 다이패드와의 접속부 근방에 위쪽으로 구부러진 단차부를 갖고, 또 상기 단차부의 위로 구부러지는 부분의 하부에 홈이 형성된 접지용 접속리드를 갖는 리드프레임의 하면 쪽에 봉함 테이프를 붙이는 공정(a)과, 상기 공정(a) 후에, 상기 반도체칩의 접지용 패드와 상기 접지용 접속리드를 접속하는 접속부재를 형성하는 공정(b)과, 상기 공정(b) 후에, 상기 외부단자가 봉입수지에 의해 피복되지 않도록 수지봉입을 실시하는 공정(c)을 포함한다.
이 방법에 의하면, 공정(a)에서 봉함 테이프가 리드프레임 하면에 부착되고, 또 위로 구부러지는 부분의 하부 각도가 날카로우므로, 공정(c)에서 외부단자 하면으로의 봉입수지 침투가 효과적으로 방지된다. 즉 이 방법으로써 외부단자 상에 수지막이 없는 수지봉입형 반도체장치의 제조가 가능해진다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부 도면과 관련한 다음의 상세한 설명을 통해 보다 분명해 질 것이다.
(실시예)
(제 1 실시예)
본 발명의 제 1 실시예로서, 리드프레임과 이 리드프레임을 이용하여 제조되는 QFN형 수지봉입형 반도체장치를 설명하기로 한다.
-리드프레임의 설명-
처음에, 본 발명의 제 1 실시예에 관한 QFN형 수지봉입형 반도체장치에 이용되는 리드프레임(이하 「본 실시예의 리드프레임」이라 칭함)에 대하여 설명한다.
도 1의 (a), (b)는 모두 본 실시예의 리드프레임의 일례를 나타내는 도이다.도 1의 (a)에 나타내는 바와 같이, 본 실시예의 리드프레임은 각 프레임 틀 내에, 반도체칩을 탑재하기 위한 다이패드(106)와, 다이패드(106)를 지지하는 현수리드(105)와, 프레임 틀에 접속되고 다이패드(106) 주위에 배치된 복수의 신호용 리드(102)와, 다이패드(106) 및 프레임 틀에 접속된 접지용 접속리드(103)를 구비한다. 또 신호용 리드(102)는 선단 홈(102b) 및 안쪽 홈(102c)을 갖는다.
이들 홈이 있음으로써, 전자기기의 배선기판 상에 본 실시예의 수지봉입형 반도체장치를 실장한 후에, 모기판에서 가해지는 휨 응력으로부터 보호되어 금속세선의 단선 등이 방지된다. 구체적으로는 모기판이 외력 등에 의해 왜곡될 경우 금속세선의 신호용 리드로부터의 박리가 홈 부분에서 멈추므로 금속세선의 단선이 방지된다.
또 현수리드(105)는 단차부(105a)를 가지며, 절곡가공 등으로써 다이패드(106)를 신호용 리드(102)보다 높은 위치로 지지한다. 그리고 신호용 리드(102)를 둘러싸는 이점 쇄선은 수지봉입형 반도체장치의 외형라인(107)이며 수지봉입되는 영역을 나타낸다.
본 실시예의 리드프레임 특징은, 다이패드(106)에 접속된 접지용 접속리드(103)가 구성되는 점에 있다. 이 접지용 접속리드(103)는 신호용 리드(102)의 선단 홈(102b)과 거의 같은 위치에 홈(103a)을 가지며, 다이패드(106)에 가까운 부분에 접지용 접속리드 단차부(103b)를 갖는다.
다음에 도 2의 (a), (b)는 모두 본 실시예의 리드프레임의 일례를 나타내는 도이다. 도 2의 (a), (b) 및 도 1의 (b)에 나타낸 바와 같이, 접지용접속리드(103)의 위치나 수는 임의로 선택할 수 있다. 즉 도 1의 (a)에 나타낸 바와 같이 접지용 접속리드(103)와 신호용 리드(102)가 번갈아 배치돼도 되고, 2 개 또는 3 개마다 접지용 접속리드(103)가 배치돼도 된다. 나중에 상술하는 바와 같이 수지봉입형 반도체장치의 전기적 특성을 안정화시키기 위해서 접지용 접속리드(103)의 배치가 한정되지는 않지만, 고주파특성을 보다 향상시키기 위해서는, 도 1의 (a)에 나타낸 바와 같이, 가능한 한 접지용 접속리드(103)와 신호용 리드(102)를 번갈아 배치하는 것이 바람직하다.
여기서 접지용 접속리드(103)와 신호용 리드(102) 사이의 간격 또는 신호용 리드끼리의 간격은 반드시 일정하지 않아도 되지만, 일정 간격으로 하여 기존 패키지의 규격에 맞추어 두는 것이 실용적으로 바람직하다.
또 도 1에 나타낸 바와 같이 접지용 접속리드(103) 중 다이패드(106)와의 접속부 부근 폭이 좁아진 것은, 접지용 접속리드(103)를 단차 가공할 때 가해지는 응력을 완화시키기 위함이다.
도 3은 본 실시예의 리드프레임을 이용한 수지봉입형 반도체장치의 저면을 나타낸 평면도이다. 도 3에 나타낸 바와 같이 도 1의 (a), (b) 및 도 2의 (a), (b)에 나타낸 리드프레임을 이용해도, 외관으로는 종래와 다름없는 수지봉입형 반도체장치가 제조 가능하다. 즉 본 실시예의 리드프레임을 이용하면, 패키지 규격변경이나 이에 수반되는 주변장치 변경을 실시할 필요가 없다.
또 도 4의 (a), (b)는 각각 본 실시예의 리드프레임의 변형예를 나타낸 도, 및 이 리드프레임을 이용하여 제조된 수지봉입형 반도체장치의 저면을 나타낸 평면도이다.
도 4의 (a)에 나타낸 바와 같이, 접지용 접속리드(103)의 짧은 쪽 방향의 폭은 2 개의 신호용 리드(102)와 그 신호용 리드(102)간 간격을 합친 폭이라도 된다. 여기서 접지용 접속리드(103)에 있어서, 다이패드(106)를 향하는 방향을 긴쪽 방향으로 하고, 이에 직교하는 방향을 짧은 쪽 방향으로 한다. 도 4의 (b)에 나타낸 바와 같이, 신호용 리드(102)를 넓힘에 따라 수지봉입형 반도체장치의 저면에 노출된 외부단자의 폭도 넓어진다. 이로써 장치의 방열성을 향상시키거나 접지할 전원의 안정성을 향상시킬 수 있다. 또 다른 외부단자의 위치 및 폭은 종래와 다름없기 때문에, 본 실시예의 수지봉입형 반도체장치의 변형예는 종래의 것과 동일 규격을 이용할 수 있다. 그리고 노출되는 외부단자의 면적이나 형상은 종래의 규격에 맞추지 않고 자유롭게 정할 수도 있다.
다음에 리드프레임 전체의 구성에 대하여 설명한다.
도 5는 본 실시예의 리드프레임 전체구성을 설명하기 위한 도이다. 도 중앙에서 오른쪽에 걸친 그림은 평면도이며, 왼쪽의 그림은 평면도에서의 옆쪽에서 본 측면도이다.
도 5에 나타낸 바와 같이, 본 실시예의 리드프레임은 행렬상으로 배치된 다수의 프레임 틀이 형성된 내곽부와, 짧은 쪽 방향을 상하방향으로 했을 때의 윗변을 따라 형성된 원형의 위치결정 구멍(101b) 및 아랫변 쪽에 형성된 타원형의 위치결정 구멍(101c)이 형성된 외곽부(101a)를 갖는다. 여기서 평면도에 나타내는 이중 점선은, 나중에 수지 봉입될 영역을 나타내는 몰딩 라인(108)이며, 측면도에 기재된 점선은 수지봉입형 반도체장치가 형성될 영역을 나타낸다. 인접하는 프레임 틀 내의 신호용 리드끼리는 장치분리선(151a) 내의 연결 바에 의해 지지되며, 동물의 등뼈를 닮은 형상을 한다.
본 실시예의 리드프레임은 이른바 일괄성형용 리드프레임이다. 즉 1 매의 리드프레임 상에 다수의 반도체칩을 탑재하고, 일괄시켜 수지봉입을 한 후 다이싱을 실시하므로, 다수의 수지봉입형 반도체장치를 동시에 제조 가능하게 한 리드프레임이다.
본 실시예의 리드프레임에 있어서, 각 프레임 틀의 크기는 수지봉입형 반도체장치의 크기에 따라 바뀌며, 1 매의 리드프레임을 이용하여 제조되는 수지봉입형 반도체장치의 수도 바뀐다. 또 외부단자 수(신호용 리드 수)나 디자인 등도 수지봉입형 반도체장치의 사양에 맞추어 변경된다.
여기서 본 실시예의 리드프레임 크기는, 짧은 쪽 방향(도 5의 상하방향)이 30~80㎜, 긴 쪽 방향이 50~300㎜이고, 두께는 거의 0.1~0.4㎜ 범위 내이다. 리드프레임의 재료로는, Fe-Ni재나, Cu합금 등이 이용된다. 또 리드프레임 상에 배치되는 수지봉입형 반도체장치의 크기는 3.0㎜×3.0㎜에서 20.0㎜×20.0㎜까지가 주된 것이다.
또한 본 실시예의 리드프레임에는, 통상 반도체칩과의 접합이나 실장에 필요한 도금이 실시된다. 도금 재료로는, Ag, Au 및 NiPdAu 등이 이용된다. 단 은도금의 경우는 신호용 리드의 상면에만 은도금을 실시하고, 외부단자가 될 신호용 리드의 하면에는 Sn-Pb 도금이나 Sn-Bi 도금을 실시할 필요가 있다. 그리고 도금 두께는 금도금, 납도금의 경우 1㎛ 이하, 은도금은 수 ㎛ 이하이다.
또 도 5에는 도시하지 않지만, 반도체장치의 수지봉입을 안정되게 실시하기 위해 리드프레임 하면(반도체칩을 탑재하는 면의 대향면)에 내열성 폴리이미드나 알루미늄박 등의 막을 봉함 테이프로 하여 가부착하는 경우도 있다.
다음으로 본 실시예의 리드프레임의 제조방법을 간단히 설명한다. 여기서 각 부재의 부호는 도 1에 나타낸 것을 이용한다.
우선 한 장의 판인 금속판에 프레스 가공 등을 실시하여 신호용 리드(102), 다이패드(106) 및 현수리드(105)를 형성한다. 이 공정을 임의로 기계가공(프레스가공)공정이라 칭한다.
다음으로 에칭 등으로 신호용 리드(102)의 선단 홈(102b) 및 안쪽 홈(102c)이나 접지용 접속리드(103)의 홈(103a)을 형성한 후, 다이패드(106) 상면이 신호용 리드(102) 상면보다 높은 위치에 오도록 업세팅한다. 이 때의 리드프레임 가공방법에 대하여 다음에 설명한다.
도 6의 (a)는 테이퍼 단차가공(프레스가공)을 실시한 리드프레임을 이용한 수지봉입형 반도체장치의 단면도이며, 도 6의 (b), (c)는 모두 리드프레임의 가공공정을 나타내는 단면도이다. 여기서 도 6의 (a)는 좌우가 접지용 접속리드가 될 단면을 나타낸다. 도 6의 (c)에 나타내는 예에서는, 프레스장치를 이용하여 접지용 접속리드(103) 및 현수리드(105)에 단차가공을 실시함으로써, 다이패드(106)가 업세팅된다. 이 방법에 의하면, 다이패드(106)가 위로 올라가는 폭을 임의의 높이로 설정할 수 있다. 이 때 단차가공을 실시한 부분의 두께는, 원 리드프레임의 두께보다 늘어나 얇아진다.
그리고 나중 공정에서 리드프레임의 상면을 수지봉입할 때, 봉함 테이프를 사용할 경우에는 신호용 리드 하면과 봉함 테이프 사이에 수지가 스며들 가능성이 있다. 이는 단차가공 시에 위로 올리는 부분의 에지가 둥글려져 수지가 스며들기 쉬워지기 때문이다. 그래서 도 6의 (b)에 나타내는 바와 같이, 본 실시예의 리드프레임에서는 단차가공을 실시하기 전에 접지용 접속리드(103)의 올라가는 부분의 하면 쪽에 홈(117)을 형성하여, 위로 올라가는 부분의 에지 각도를 날카롭게 한다. 이로써 외부단자 부분으로의 수지 침입을 방지할 수 있다.
다음에 도 7의 (a)는 반 절단가공을 실시한 리드프레임을 이용한 수지봉입형 반도체장치의 단면도이며, 도 7의 (b), (c)는 모두 리드프레임의 가공공정을 나타내는 단면도이다. 도 7의 (b), (c)에 나타낸 바와 같이, 일특개 2000-294717호 공보에 기재된 바와 같은 반 절단가공을 다이패드(106)에 실시하여 업세팅해도 된다. 이 때에, 올라가는 부분의 에지는 둥글어지지 않기 때문에, 접지용 접속리드(103) 하부에 홈을 형성할 필요는 없다.
도 8의 (a)는 누름가공 또는 에칭으로 단차를 형성한 리드프레임을 이용한 수지봉입형 반도체장치의 단면도이며, 도 8의 (b), (c)는 모두 리드프레임의 가공공정을 나타내는 단면도이다.
도 8의 (b), (c)에 나타낸 바와 같이 다이패드(106)의 하부를 누름가공 또는 에칭으로써, 두께를 얇게 할 수도 있다. 또 접지용 접속리드(103) 상부를 동시에 얇게 해도 된다.
상술한 반 절단가공, 누름가공 및 에칭에 의하면, 리드프레임의 두께 범위 내에서 단차가공을 실시할 수 있으므로, 소형이나 박형의 수지봉입형 반도체장치에 이용되는 리드프레임을 제조할 수 있다.
또 도 9의 (a)는 누름가공 또는 에칭으로 단차를 형성한 리드프레임을 이용한 수지봉입형 반도체장치의 단면도이며, 도 9의 (b)~(d)는 모두 리드프레임의 가공공정을 나타내는 단면도이다. 도 9의 (b)~(d)에 나타낸 바와 같이 누름가공이나 에칭을 실시한 후에 프레스장치를 이용한 업세팅 가공을 해도 된다.
여기서 상술한 가공에 의하여 다이패드(106) 상면을, 신호용 리드(102) 상면보다 0.03㎜ 이상 리드프레임 두께의 3/4 이하 범위에서 높게 함으로써, 수지봉입형 반도체장치의 품질을 안정시킬 수 있다. 즉 다이패드(106)를 올리는 폭을 0.03㎜보다 작게 하면 다이패드(106) 하면 쪽으로 수지가 퍼지기 어려워져 수지봉입이 불완전해질 우려가 있다. 또 반 절단가공이나 에칭의 경우에는, 다이패드(106)의 올리는 폭을 리드프레임의 3/4보다 크게 하는 것은 현재로서, 기술적으로 어렵다.
이상과 같은 가공 후, 리드프레임에 도금을 실시하고 이어서, 필요에 따라 하면 쪽에 봉함 테이프를 붙인다. 이와 같은 방법으로 본 실시예의 리드프레임을 형성할 수 있다.
본 실시예의 리드프레임은, 상술한 바와 같이 신호용 리드(102)에 선단 홈(102b) 및 안쪽 홈(102c)을 형성하는 것, 접지용 접속리드(103) 단차의 올라가는 부분 하면 쪽에 홈을 형성하는 것, 접지용 접속리드(103) 단차부의 적어도 일부를 가늘게 가공함으로써, 소형화된 QFN을 실현 가능하게 한다.
-수지봉입형 반도체장치의 설명-
도 10의 (a)~(c)는 각각 상술한 리드프레임을 이용하여 제조된 본 실시예의 수지봉입형 반도체장치의, 저면에서 본 평면도, Xb-Xb선에서의 단면도 및 외관을 나타내는 사시도이다. 여기서 본 명세서 중에서는 외부단자(104)가 노출된 면을 수지봉입형 반도체장치의 저면 또는 하면으로 하고, 이에 대향하는 면을 상면이라 칭한다.
도 10의 (a)~(c)에 나타낸 바와 같이, 본 실시예의 수지봉입형 반도체장치는 거의 직방체형을 하고 있으며, 다이패드(106)와, 장치 저면의 4 변을 따라 배치된 신호용 리드(102)와, 인접하는 신호용 리드(102)에 대해 평행으로 배치되고 다이패드(106)에 접속된 접지용 접속리드(103)와, 다이패드(106) 상면 상에 은 페이스트 등의 접착제로 고정되며, 전극패드를 갖는 반도체칩(201)과, 신호용 리드(102)와 반도체칩(201)의 전극패드를 접속하는 금속세선(202)과, 다이패드에 접속된 현수리드(도시 생략)와, 다이패드(106)와 반도체칩(201)과 현수리드 및 신호용 리드(102) 그리고 접지용 접속리드(103) 상면을 봉입하는 봉입수지(203)를 구비한다. 또 접지용 접속리드(103) 및 신호용 리드(102)의 하면 및 측단면은 노출되며, 특히 장치 저면에 노출된 신호용 리드(102) 하부는 외부단자(104)로서 기능한다. 그리고 외부단자(104) 길이는 금속세선(202) 길이보다 짧다.
본 실시예의 수지봉입형 반도체장치의 특징은, 다이패드(106)에 접속된 접지용 접속리드(103)를 구비하는 것이다. 도 10의 (b)에 나타낸 바와 같이 접지용 접속리드(103)는 금속세선(202) 등의 접속부재로 반도체칩(201) 상의 접지용 전극패드에 접속된다. 또 접지용 접속리드(103) 하부의 적어도 일부는 접지용 외부단자(104)로서, 모기판 등의 접지용 전원에 접속된다.
때문에 본 실시예의 수지봉입형 반도체장치에서는, 전하 축적 등이 일어나지 않고 전기적으로 안정된다. 또 접지용 접속리드(103)를 접지단자로 이용함으로써, 장치를 더욱 미세화한 경우에도 접지를 취할 수 있게된다.
더불어, 본 실시예의 수지봉입형 반도체장치에 의하면, 종래의 수지봉입형 반도체장치에 비해 고주파특성을 향상시킬 수 있다. 이는 같은 방향으로 흐르는 고주파신호끼리는 서로 간섭하기 쉬운 성질을 가지므로, 1 개의 신호용 리드(102)를 2 개의 접지용 접속리드(103)와 이에 접속된 다이패드(106)로 둘러쌈으로써, 각 신호용 리드(102)로 전송되는 고주파신호가 분리되기 때문이다. 각 신호용 리드(102)로 전해지는 고주파신호가 분리되면, 결과적으로 고주파신호간의 상호 간섭이 억제된다. 때문에 신호용 리드(102)와 접지용 접속리드(103)는 가능한 한 번갈아 배치하는 것이 고주파특성을 향상시키기 위해 바람직하다. 단 신호용 리드(102)와 접지용 접속리드(103)가 번갈아 배치되지 않은 경우에도, 종래의 수지봉입형 반도체장치에 비하면 고주파특성이 개선된다. 여기서 고주파특성에 대해서는 후술하기로 한다.
여기서 고주파특성을 향상시키는 목적을 위해서는, 반드시 접지용 접속리드(103)가 반도체칩(201)의 전극패드에 접속될 필요는 없다. 전기적 특성을 안정화시키기 위해서는, 접지용의 모든 전극패드를 접지용 접속리드(103)에 접속시키는 것이 바람직하므로, 접지용 접속리드(103)가 접지용 전극패드보다 많은 경우에는 접지용 접속리드(103) 중에 반도체칩에 접속되지 않은 것이 있어도 된다.
또 도 10의 (c)에 나타낸 바와 같이 본 실시예의 수지봉입형 반도체장치의 신호용 리드(102)와 접지용 접속리드(103)의 간격은 신호용 리드(102)끼리의 간격과 거의 동일해지도록 배치되므로, 본 실시예의 수지봉입형 반도체장치의 외관은 종래의 수지봉입형 반도체장치와 아무 차이가 없다. 이는, 본 실시예의 수지봉입형 반도체장치에 의하면 전기적으로 안정화되어, 종래보다 우수한 고주파특성을 가지면서 크기나 핀 수 등이 종래와 같은 규격의 수지봉입형 반도체장치를 실현할 수 있다는 것을 의미한다. 때문에 수지봉입형 반도체장치에 접속되는 장치의 규격변경을 할 필요가 없다.
여기서 본 실시예의 수지봉입형 반도체장치 재료로서, 상술한 반 절단가공이나 누름가공 및 에칭에 의해 다이패드(106)를 올리는 폭을 작게 한 리드프레임이 이용된 경우에는, 특히 소형 및 박형의 수지봉입형 반도체장치가 제조된다.
또 본 실시예의 수지봉입형 반도체장치에 있어서는, 신호용 리드(102) 및 접지용 접속리드(103)의 배치나 다이패드(106) 형상 등을 필요에 따라 변경해도 된다.
또한 본 실시예의 수지봉입형 반도체장치에 있어서, 외부단자(104)는 거의 장방형이지만, 이용하는 리드프레임의 형상을 바꿈으로써 거의 타원형 등 다른 형상으로 바꿀 수 있다.
여기서 본 실시예의 수지봉입형 반도체장치에 있어서, 접지용 접속리드(103)만이 아닌 신호용 리드(102)에도 접지용 전극패드가 접속되어도 된다.
도 11의 (a)~(c)는 각각 본 실시예의 수지봉입형 반도체장치의 제 1 변형예를 저면에서 본 평면도, 이 수지봉입형 반도체장치의 XIb-XIb선에서의 단면도, 및 이 수지봉입형 반도체장치의 외관을 나타내는 사시도이다. 도 11에 나타낸 바와 같이 신호용 리드(102)의 측단면이 외부에 노출되지 않은 경우에도, 접지용 접속리드(103)를 구비하면, 상술한 전기적 특성 및 고주파특성을 발휘할 수 있다.
또 도 12의 (a), (b)는, 각각 본 실시예의 수지봉입형 반도체장치의 제 2 변형예에서의 XIIa-XIIa선에서의 단면도, 및 외관을 나타내는 사시도이다. 도 12의 (b)에 나타낸 바와 같이 수지봉입형 반도체장치 저면의 네 구석에 현수리드(105)를 노출시켜도 된다. 여기서 신호용 리드(102)에 형성된 안쪽 홈과 선단 홈이 있음으로써, 수지봉입형 반도체장치는 전자기기의 배선기판에 실장된 후 기판의 휨 응력으로부터 보호되어, 금속세선(202)의 단선 등이 방지된다.
또 도 13의 (a), (b)는 각각 본 실시예의 수지봉입형 반도체장치의 제 2 변형예에서의 XIIa-XIIa선에서의 단면도, 및 외관을 나타내는 사시도이다. 이 변형예는 다이패드(106)의 저면 일부가 패키지 저면으로부터 노출된 파워QFN이다. 본 변형예에서는 본 실시예의 수지봉입형 반도체장치에 비해 방열성이 양호하므로, 고주파신호로 동작하는 파워 반도체장치로부터 나오는 열을 신속하게 방열시킬 수 있다. 본 변형예와 같이 파워QFN에 있어서 접지용 접속리드(103)를 배치하는 것은, 고주파특성 면에서 볼 때 매우 바람직하다. 그리고 본 변형예에서는 반 절단가공으로 형성된 리드프레임이 바람직하게 이용된다.
또한 도 14의 (a)~(c)는 각각 본 실시예의 수지봉입형 반도체장치의 제 4 변형예, 제 5 변형예, 및 제 6 변형예의 저면에서 본 평면도이다. 도 14의 (a)에 나타낸 바와 같이, 본 실시예의 수지봉입형 반도체장치에 있어서, 접지용 접속리드(103)가 다이패드(106)를 지지하므로, 현수리드(105)를 배치하지 않아도 된다. 또는 도 14의 (b)에 나타낸 바와 같이, 다이패드(106)로부터 패키지 코너부분으로 연장되는 현수리드(105)와 반도체칩 상의 접지용 전극패드를 접속하여, 현수리드(105)와 접지용 접속리드(103)를 겸용시킬 수도 있다. 또 도 14의 (c)에 나타낸 바와 같이 접지용 접속리드(103)의 일부를 현수리드(105)와 겸용하고, 나머지 접지용 접속리드(103)를 신호용 리드(102) 사이에 배치할 수도 있다. 이 때 접지용 접속리드(103)의 수는 4 개로 한정되지 않는다.
또한 도 15는 본 실시예의 수지봉입형 반도체장치의 제 7 변형예를 설명하기 위한 평면도이다. 도 15는 리드프레임의 다이패드(106) 상에 2 개의 반도체칩(201)을 탑재하고, 신호용 리드(102) 및 접지용 접속리드(103)와 반도체칩(201)의 전극패드 또는 접속용 패드를 금속세선(202)으로 접속한 상태를 나타낸다. 도 15에 나타낸 바와 같이 다이패드(106) 상면 상에 복수의 반도체칩(201)을 탑재하는 경우에도 본 발명을 적용할 수 있다. 이와 같은, 이른바 멀티칩 구성은 메모리와 시스템LSI, GaAs반도체소자와 Si으로 된 CMOS 등, 다른 프로세스로 제조된 소자를 1 개의 수지봉입형 반도체장치로 할 때 일반적으로 채용된다. 이 경우는, 탑재된 반도체칩(201)의 전극패드끼리를 필요에 따라 금속세선 등으로 접속한다. 여기서 금속세선(202)을 설치하는 전극패드 크기를 더욱 크게 함으로써, 금속세선(202)과 각 패드의 접속을 보다 확실하게 할 수 있다.
그리고 도 16은 본 실시예의 수지봉입형 반도체장치의 제 7 변형예에 대응하는 종래의 수지봉입형 반도체장치를 나타내는 평면도이다. 접지용 접속리드(103)가 형성되지 않은 점을 제외하면, 상기 제 7 변형예와 같은 구성이다.
여기서 이상 설명한 예에서는 전극패드와 신호용 리드(102), 또는 전극패드와 접지용 접속리드(103)는 금속세선(202)으로 접속되지만, 이 대신 금속범프를 이용할 수도 있다. 이 때는 상면에 범프를 형성한 반도체칩(201) 상면을 아래로 향하게 하여 다이패드(106) 상에 탑재하게 된다.
-수지봉입형 반도체장치의 고주파특성-
다음으로 본 실시예의 수지봉입형 반도체장치의 고주파특성에 대하여 조사한 결과에 대하여 설명한다.
도 17은 본 실시예의 수지봉입형 반도체장치 및 종래의 수지봉입형 반도체장치의 고주파특성의 모의실험 결과를 나타내는 도이다. 여기서 본 실시예의 수지봉입형 반도체장치로서 도 15에 나타낸 제 7 변형예를 이용하며, 이와 핀 수나 구성을 맞춘, 도 16에 나타낸 수지봉입형 반도체장치를 종래예로 사용했다. 여기서 특성곡선B(실선)는 본 실시예의 수지봉입형 반도체장치 특성을 나타내며, 특성곡선A(점선)는 종래 수지봉입형 반도체장치의 특성을 나타낸다.
도 17에서, 본 실시예의 수지봉입형 반도체장치는 모의실험한 범위의 모든 주파수에 있어서, 종래의 것보다 삽입손실이 작아진 것을 알 수 있다. 예를 들어 휴대전화 통신에 이용되는 1.5GHz에서는 종래 수지봉입형 반도체장치의 삽입손실이 약 0.5dB인데 반해 본 실시예의 수지봉입형 반도체장치에서는 약 0.4dB로 된다. 또주파수가 커질수록 이 삽입손실의 차는 커지므로, 본 실시예의 수지봉입형 반도체장치는 앞으로 1.5GHz 이상의 고주파신호가 이용되게 된다면 더욱 효과를 발휘할 것으로 생각된다.
다음에, 본 실시예의 수지봉입형 반도체장치에 있어서, 고주파특성이 개선되는 이유를 설명한다.
도 18의 (a)는 종래의 수지봉입형 반도체장치에 있어서, 신호용 리드와 반도체칩의 접속부분을 나타내는 평면도 및 회로도이며, 도 18의 (b)는 본 실시예의 수지봉입형 반도체장치에 있어서, 신호용 리드 또는 접지용 접속리드와 반도체칩의 접속부분을 나타내는 평면도 및 회로도이다. 도 18의 (a) 왼쪽에 나타내는 회로(312)는, 오른쪽에 나타내는 신호용 리드(302)와 반도체칩(401)의 접속부분을 회로도로 나타낸 것이다. 마찬가지로 도 18의 (b) 왼쪽에 나타내는 회로(112)는, 오른쪽에 나타내는 신호용 리드(102)와 반도체칩(201)의 접속부분을 회로도로 나타낸 것이다.
도 18의 (a)에 나타낸 바와 같이 종래의 수지봉입형 반도체장치에서는, 신호용 리드(302)끼리가 서로 인접하므로, 고주파신호가 신호용 리드(302) 및 금속세선(402)을 통과할 때 자기가 발생하여, 출력단자에 노이즈가 생긴다. 이에 반해 본 실시예의 수지봉입형 반도체장치에서는, 1 개의 신호용 리드(102)가 접지용 접속리드(103) 및 다이패드(106) 변으로 둘러싸이므로, 자계 영향을 받지 않아 종래예에 비해 저항이 작아진다. 때문에 고주파특성을 향상시키기 위해서는 접지용 접속리드(103)와 신호용 리드(102)를 번갈아 배치하는 것이 바람직하다.
다음에 본 실시예의 수지봉입형 반도체장치에서, 신호용 리드 하부가 외부단자가 되는 QFN에 접지용 접속리드를 구성한 것의 의의를 설명한다.
도 21은 본 실시예의 수지봉입형 반도체장치에서, 삽입손실과 금속세선(와이어) 길이와의 관계를 나타내는 도이다. 여기서 이용되는 금속세선의 직경은 20~30㎛ 정도이며, 그 인덕턴스는 일반적으로 0.8GHz에서 1㎜ 당 1nH가 된다.
도 21에서 알 수 있는 바와 같이, 동작주파수가 1.5GHz일 때는, 금속세선 길이가 1㎜ 증가하면 플립칩 상태에 0.1dB의 삽입손실이 발생한다. 또 주파수가 커짐에 따라 금속세선 길이가 삽입손실에 미치는 영향은 커져, 2.5GHz에서는 금속세선 길이가 1㎜ 증가하면 약 0.3dB의 삽입손실이 일어난다. 휴대전화의 송수신 안테나 블록에 사용되는 스위치(SW)의 경우, 0.1dB의 삽입손실은, 수신감도 저하나 노이즈 발생을 일으킨다. 또한 노이즈 영향을 고려하여 송신블록(파워앰프)의 파워를 올리면, 기기에 보다 많은 작업을 실행시키게 되어, 정보를 송신하기 위한 시간이 길어져버린다. 여기서 금속세선이 길어지면 삽입손실이 커지는 이유는, 금속세선 길이에 거의 비례하여 인덕턴스(L)가 증가하고, 이에 따라 Z＝j omega L로 표시되는 임피던스(Z)가 커져 삽입손실이 커지기 때문이다. 여기서 j는 허수이며, omega ＝2 pi f(f는 주파수)이다.
이와 같이 신호가 전해지는 경로가 길어짐에 따라 수지봉입형 반도체장치의 전기적 특성은 나빠지고, 특히 고주파신호로 동작할 경우에는 이 현상이 현저해짐을 알 수 있다.
앞의 예에서는 금속세선 길이의 영향에 대하여 설명했지만, 리드에 대해서도금속세선과 마찬가지로, 길어질수록 삽입손실이 커진다. 다음에 QFN인 본 실시예의 수지봉입형 반도체장치와 QFP의 고주파특성 비교에 대하여 설명한다.
도 19의 (a), (b)는 각각 본 실시예의 수지봉입형 반도체장치의 일례를 나타내는 평면도 및 XIXb-XIXb선에서의 단면도이며, 도 20의 (a), (b)는 각각 접지용 접속리드를 배치한 QFP인 수지봉입형 반도체장치를 나타내는 평면도 및 XXb-XXb선에서의 단면도이다. 여기서 본 실시예의 수지봉입형 반도체장치의 외부단자(104)에는 기판배선(116)이 접속되며, QFP의 외부단자(304)에도 기판배선(316)이 접속된다. 또 QFP는, 신호용 리드와 봉입수지(403)의 외부로 연장된 외부리드(317)로 구성되는 리드(318)를 구비하며, 신호용 리드 일부는 다이패드(306)에 접속된 접지용 접속리드(319)가 된다. QFP가 본 실시예의 수지봉입형 반도체장치와 다른 점은, 리드(318)가 외부리드(317)를 가지며 외부리드(317)의 하부가 외부단자(304)로 되는 점이다.
도 20의 (b)에 나타내는 QFP에서는, 반도체칩(401)으로부터의 전기신호의 최단도정은, 반도체칩(401)의 전극패드로부터 금속세선(402), 접지용 접속리드(319), 외부리드(317)를 차례로 경유하여 기판배선(316)에 이르는 경로이다. 이에 반해 본 실시예의 수지봉입형 반도체장치에서는, 신호용 리드(102) 하부가 외부단자로 되므로, 전기신호의 최단도정은 QFP에 비해 외부리드(317) 분만큼 짧아진다. 때문에 본 실시예의 수지봉입형 반도체장치에서는, QFP에 비해 반도체칩에서 기판배선까지의 거리를 약 1/3로 축소할 수 있다. 예를 들어 본 실시예의 수지봉입형 반도체장치에서의 신호 도통거리는, 평면상에서 확인할 경우 금속세선 길이가 0.50㎜, 접지용접속리드에서 기판배선까지의 길이가 0.30㎜로 계 0.80㎜이며, QFP에서의 신호 도통경로는 금속세선 길이가 0.50㎜, 접지용 접속리드에서 외부리드까지가 0.50㎜, 외부리드에서 기판배선까지가 1.4㎜로 계 2.40㎜이다.
이 때 도통경로 1㎜ 당 인덕턴스가 1nH라 하면, 상기 신호의 도통거리에서의 인덕턴스는 본 실시예의 수지봉입형 반도체장치에서 0.80nH인데 반해, QFP에서는 2.40nH가 된다. 이 인덕턴스 차는 도 21에서 검토된 범위를 월등히 초과하는 차이다.
그리고 인덕턴스 차는 신호가 고주파로 될수록 커지기 때문에, QFP에 대해 접지용 접속리드를 배치해도, 본 실시예의 수지봉입형 반도체장치에서 얻어진 바와 같은, 양호한 고주파특성을 얻을 수 없다. 즉 본 발명에서는, QFN과 같이 신호용 리드의 하부가 외부단자로 된 수지봉입형 반도체장치에 접지용 접속리드를 배치함으로써, 종래 얻을 수 없었던 우수한 고주파특성을 갖는 수지봉입형 반도체장치를 실현한다.
여기서 이와 같은 본 실시예의 수지봉입형 반도체장치를 실제로 1.5GHz 이상의 고주파신호로 동작하는 휴대전화에 사용하는 경우는, 1.5GHz 이상의 주파수에서 전력을 증폭 또는 감쇠하는 반도체소자를 적어도 1 개는 갖는 수지봉입형 반도체장치를 이용한다. 이는 QFN에 한정되지 않고 SON이나 LGA에 대해서도 마찬가지이다.
-수지봉입형 반도체장치의 제조방법-
다음으로, 본 실시예의 수지봉입형 반도체장치의 제조방법의 일례에 대하여 설명하기로 한다.
도 22의 (a)~(e)는 본 실시예의 수지봉입형 반도체장치의 제조공정을 나타낸 단면도이다.
우선 도 22의 (a)에 나타내는 공정에서, 하면 쪽에 봉함테이프가 붙여진 리드프레임을 준비한다. 이 리드프레임은, 업세팅 가공 또는 다운세팅 가공 등의 3 차원적인 가공을 이미 실시한 것으로서, 적어도 다이패드(106)와, 상면 쪽에 홈을 갖는 신호용 리드(102)와, 봉함테이프(111)를 구비한다.
다음에 도 22의 (b)에 나타내는 공정에서, 다이패드(106) 상면 상에 은 등의 접착제를 이용하여 반도체칩(201)을 탑재한다.
이어서 도 22의 (c)에 나타내는 공정에서, 반도체칩(201) 상의 전극패드와 신호용 리드(102)의 선단부 및 접지용 접속리드(도시 생략)의 임의의 부분을 금속세선(202)으로 전기적으로 접속한다.
그 후 도 22의 (d)에 나타내는 공정에서, 봉입수지(203)를 이용하여 신호용 리드(102) 및 접지용 접속리드의 상면, 다이패드(106) 및 반도체칩을 봉입한다. 본 공정에 대하여 조금 더 상세하게 설명한다.
도 23의 (a), (b)는 각각 도 22의 (d)에 나타내는 수지봉입공정에 대하여 설명하기 위한 단면도, 및 평면도이다.
도 23의 (a)에 나타내는 바와 같이 수지봉입공정에서는, 도 22의 (c) 공정까지 종료된 수지봉입형 반도체장치를 수지봉입금형(206a, 206b)에 설치하여 사이에 끼운다. 다음에 포트(208)에 투입된 열경화성 에폭시수지를 플런저(207)로 압입한다. 압입된 수지는, 미리 150~200℃로 달군 금형의 열에 의해 액상으로 용융되고,러너(205)를 통해 게이트(204)에서 수지봉입형 반도체장치가 설치된 다이캐비티(봉입금형)로 주입된다. 이 때 다이캐비티에서 볼 때 게이트(204)와 반대쪽에 있는 에어밴트(209)나 리드프레임의 공기방출 홈(210)으로부터 공기가 빠지고, 보이드(경화수지 중의 기포 덩어리)가 없는 수지봉입형 반도체장치가 성형된다. 그 후, 수십 초간 플런저(207) 및 수지봉입 금형(206a, 206b)으로 눌러 수지를 경화시킨다. 수지봉입이 완료된 후, 런너(205)를 제거하고, 다시 봉함테이프(111)를 벗긴다. 여기서 수지봉입공정에 있어서, 프레스에 의한 단차가공을 실시한 리드프레임을 이용하는 경우에는, 접지용 접속리드(103) 또는 현수리드의 올라가는 부분의 하면 쪽에 홈을 형성함으로써, 봉함테이프(111)와 외부단자(104) 사이에 봉입수지가 스며드는 것을 방지할 수 있다.
다음으로 도 22의 (e)에 나타내는 공정에서, 인접하는 반도체장치의 신호용 리드 사이에 있는 장치분리라인(151a)(도 24 참조)의 위치를 절단함으로써, 본 실시예의 수지봉입형 반도체장치가 제조된다. 여기서 이 제품분리공정에 대해서도 상세하게 설명한다.
도 24는 도 22의 (d)에 나타내는 수지봉입 공정 완료 후의 리드프레임의 전체구성을 설명하기 위한 도이며, 도 25의 (a)~(c)는 각각 제품분리공정을 설명하기 위한 평면도, XXVb-XXVb선에서의 단면도, 및 절단부분을 확대한 단면도이다.
도 25의 (a)에 나타낸 바와 같이 제품분리공정에서는, 수지봉입이 완료된 도 24에 나타내는 리드프레임을 유지 링(153)에 유지된 장치부착용 테이프(152)상에 부착시킨다. 여기서 수지봉입된 리드프레임은, 하면(외부단자 쪽)을 위로 한 상태에서 장치부착용 테이프(152)에 부착된다. 이로써 제품을 분리하기 위한 장치분리라인(151a)의 위치조정이 용이해짐과 동시에, 리드프레임 절단 시에 금속막이 쉬이 발생되기 어렵게 할 수 있다. 다음에 도 25의 (c)에 나타내는 바와 같이, 장치분리용 브레드(151)로, 수지봉입된 리드프레임을 장치분리라인(151a)을 따라 절단한다. 이 때 장치부착용 테이프(152)에 10~20㎛정도 들어가도록 한다. 이로써 수지봉입형 반도체장치의 절단면을 깨끗하게 할 수 있다. 다음, 장치부착용 테이프(152)로부터 수지봉입형 반도체장치를 떼어냄으로써, 다수의 수지봉입형 반도체장치가 동시에 얻어진다. 여기서 장치부착용 테이프(152)는, 두께 100㎛~200㎛의 기재 상에 두께 수 ㎛~수십㎛의 아크릴계 접착제가 도포된 것으로, UV조사에 의해 접착력이 저하되므로, 수지봉입형 반도체장치를 상처 없이 픽업할 수 있다.
또 도 22의 (c)에 나타내는 공정에서, 통상은 금속세선(202)을 서로 교차하지 않도록 배선하지만, 교차시켜 배치할 수도 있다.
도 26의 (a), (b)는 각각 금속세선을 교차시켜 배선한 본 실시예의 수지봉입형 반도체장치의 제 8 변형예의 XVIII-XVIII선과 XVIII'-XVIII'선을 포함하는 단면에서의 단면도, 및 이 변형예의 리드프레임을 나타내는 평면도이다. 신호용 리드(102)-전극패드간에 금속세선(202)을 배선할 경우, 통상은 아크(고전압 불꽃)에 의해 금속세선(202) 선단부분을 녹여 볼 모양으로 하고, 이 부분을 먼저 전극패드에 본딩한 후 신호용 리드(102)에 금속세선(202)의 다른 끝을 접속한다. 처음에 접속하는 쪽을 첫째 쪽, 나중에 접속하는 쪽을 둘째 쪽이라 하면, 첫째 쪽은 금속 볼이 형성되기 때문에 접속점의 금속세선(202)이 구부러져 올라가는 각도가 수직에가까워진다. 이에 반해 둘째 쪽은 금속세선을 문질러 붙이듯 하여 접속시키므로, 구부러져 올라가는 각도가 작아진다. 그래서 본 변형예에서는, 첫째 쪽을 신호용 리드(102)로 하고 둘째 쪽을 전극패드로 함으로써, 전극패드 쪽에 접속되는 금속세선(202)의 높이를 낮게 한다. 이로써 도 26의 (a)의 오른쪽 절반에 나타낸 바와 같이, 다음에 첫째 쪽을 전극패드로 하여 금속세선(202)을 배선함으로써, 금속세선(202)을 교차시키는 것이 가능해진다.
본 변형예에서는, 금속세선(202)을 교차시킴으로써 이 금속세선(202)을 통과하는 고주파신호간의 간섭을 억제하여 삽입손실을 저감한다.
(제 2 실시예)
본 발명의 제 2 실시예로서, QFN의 한 변형예인 HQFN(히트싱크 부착 Quad Flat Non-leaded Package)을 설명한다.
도 27의 (a)~(c)는 각각 HQFN인 본 실시예의 수지봉입형 반도체장치를 나타내는 저면에서 본 평면도, 이 수지봉입형 반도체장치의 XXVIIb-XXVIIb선에서의 단면도, 및 이 수지봉입형 반도체장치의 XXVIIc-XXVIIc선에서의 단면도이다. 도 27의 (a)~(c)에 나타낸 바와 같이 본 실시예의 수지봉입형 반도체장치는, 거의 직방체형이며 다이패드(126)와, 장치 저면의 4변을 따라 배치된 복수의 신호용 리드(122)와, 다이패드(126)에 접속된 접지용 접속리드(123)(도시 생략)와, 다이패드(126) 상면 상에 접착제로 고정되고 전극패드를 갖는 반도체칩(221)과, 신호용 리드(122)와 반도체칩(221)의 전극패드를 접속하는 금속세선(222)과, 다이패드에 접속된 현수리드(125)와, 다이패드(126)와 반도체칩(221)과 현수리드(125)와 신호용리드(122) 및 접지용 접속리드(123)의 상면을 봉입하는 봉입수지(223)를 구비한다. 또 다이패드(126) 하면, 접지용 접속리드(123), 신호용 리드(122) 하면 및 측단면은 장치 저면에 노출되며, 특히 장치 저면에 노출된 신호용 리드(122)의 하부는 외부단자(124)로 기능한다.
본 실시예의 수지봉입형 반도체장치에서는, 제 1 실시예에 관한 수지봉입형 반도체장치와 달리 방열성능을 높이기 위해, 반도체칩(221)을 탑재하는 다이패드(126) 하면이 외부로 노출된다. 그리고 다이패드(126)의 노출면을 포함하는 수지봉입형 반도체장치의 저면은 모기판에 직접 납땜된다. 또 도 27의 (c)에 나타낸 바와 같이, 수지봉입형 반도체장치 저면의 4 구석에 노출되는 현수리드(125)는, 다이패드(126)에 접속됨과 동시에 반도체칩(221)의 접지용 전극패드에 전기적으로 접속되어 접지용 접속리드(123)를 겸한다.
본 실시예의 수지봉입형 반도체장치는, 접지용 접속리드(123)가 구성되므로 전기적특성이 안정화된다. 그리고 제 1 실시예와 마찬가지로 신호용 리드(122) 사이에 접지용 접속리드가 구성되므로, 신호용 리드(122)를 통과하는 고주파끼리의 간섭을 억제하여, 종래의 수지봉입형 반도체장치에 비해 삽입손실을 작게 할 수 있다. 특히 신호용 리드(122)와 접지용 접속리드(123)가 번갈아 배치될 때 이 효과는 커진다.
다음에 도 28의 (a)~(c)는, 본 실시예의 수지봉입형 반도체장치에서 접지용 접속리드의 위치를 설명하기 위한 저면에서 본 평면도이다.
도 28의 (a)에 나타낸 바와 같이 본 실시예의 수지봉입형 반도체장치에서,현수리드(125)를 배치하지 않고 접지용 접속리드(123)를 2 개의 신호용 리드(122) 사이에 배치해도 되며, 도 28의 (b)에 나타낸 바와 같이 현수리드(125)를 배치하여 접지용 접속리드와 겸용해도 된다. 또 도 28의 (c)에 나타낸 바와 같이 현수리드(125)와 접지용 접속리드(123)를 따로 배치해도 된다. 물론 현수리드(125)를 접지용 접속리드(123)와 겸용하고, 또 접지용 접속리드(123)를 신호용 리드(122) 사이에 배치할 수도 있다.
다음, 본 실시예의 수지봉입형 반도체장치에 이용되는 리드프레임의 가공방법에 대하여 설명한다. HQFN은 통상 다이패드(126) 하면이 저면에 노출되므로, 반도체칩(221)의 탑재위치를 신호용 리드 상면보다 높이기 위해 접지용 접속리드(123) 중 다이패드(126)와의 접속부 부근을 위로 올리는 가공이 필요해진다.
도 29의 (a)는 테이퍼 단차가공을 실시한 리드프레임을 이용하는 본 실시예의 수지봉입형 반도체장치를 나타내는 단면도, 도 29의 (b), (c)는 모두 리드프레임의 가공공정을 나타내는 단면도이다. 여기서 도 29의 (a)는 도 28의 (a)에 나타내는 XXIX-XXIX선에서의 단면을 나타낸다.
도 29의 (b), (c)에 나타낸 바와 같이, 접지용 접속리드(123) 중 다이패드(126)와의 접속부 부근을, 프레스장치를 이용하여 위로 올릴 수 있다. 이 경우, 올림 폭을 어느 정도 자유롭게 설정할 수 있다.
또 도 30의 (a)는 홈 가공과 테이퍼 단차가공을 실시한 리드프레임을 이용하는 본 실시예의 수지봉입형 반도체장치를 나타내는 단면도, 도 30의 (b), (c)는 모두 리드프레임의 가공공정을 나타내는 단면도이다. 여기서 도 30의 (a)는 도 28의 (a)에 나타내는 XXIX-XXIX선에서의 단면을 나타낸다.
리드프레임이 봉함테이프를 갖는 경우, 단차가공의 구부려 올리는 부분의 하면 쪽에 홈이 형성됨으로써, 수지봉입 시에 봉함테이프와 외부단자(124) 사이에 봉입수지의 침투를 방지할 수 있다. 리드프레임 가공 시에는, 도 30의 (b)에 나타내는 바와 같이 구부려 올리는 부분의 올라가는 부분이 될 장소에 홈을 형성한 후에, 도 30의 (c)에 나타내는 바와 같이 프레스가공에 의해 다이패드(126) 주변부를 위로 올리게 된다.
도 31의 (a)는 반 절단가공에 의한 단차가공을 실시한 리드프레임을 이용하는 본 실시예의 수지봉입형 반도체장치를 나타내는 단면도, 도 31의 (b), (c)는 모두 리드프레임의 가공공정을 나타내는 단면도이다.
도 31의 (b), (c)에 나타내는 바와 같이, 1 매의 리드프레임을 반 절단상태로 가공함으로써, 거의 본래 리드프레임의 두께인 채로 접지용 접속리드(123) 중 다이패드(126)와의 접속부 부근을 위로 올릴 수도 있다. 이 가공은 리드프레임 두께의 범위 내에서 가공할 수 있을뿐더러, 프레스가공과 같은 「가공여유(machining allowance)」가 불필요하므로, 박형 또는 소형의 수지봉입형 반도체장치용의 리드프레임에 바람직하게 이용된다.
도 32의 (a)는 누름가공 또는 에칭에 의한 단차가공을 실시한 리드프레임을 이용하는 본 실시예의 수지봉입형 반도체장치를 나타내는 단면도, 도 32의 (b), (c)는 모두 리드프레임의 가공공정을 나타내는 단면도이다.
도 32에 나타내는 바와 같이 누름가공이나 에칭에 의해 단차가공을 실시해도 된다.
또 도 32의 (c)의 상태에서, 접지용 접속리드(123) 및 신호용 리드 상부 두께를 얇게 해도 된다.
도 33의 (a)는 누름가공 또는 에칭과, 테이퍼 단차가공을 조합시킨 가공을 실시한 리드프레임을 이용하는 본 실시예의 수지봉입형 반도체장치를 나타내는 단면도, 도 33의 (b)~(d)는 모두 리드프레임의 가공공정을 나타내는 단면도이다.
도 33의 (b)~(d)에 나타내는 바와 같이, 리드프레임에 우선 누름가공 또는 에칭을 실시하여 접지용 접속리드(123) 중 다이패드(126)와의 접속부 부근 하부 두께를 얇게 하고, 그 후 프레스가공으로 구부려 올리는 부분을 형성할 수도 있다. 이 방법에 의하면 올리는 부분의 높이를 임의의 높이로 조정할 수 있다.
여기서 반 절단가공이나 에칭을 이용한, 상술한 단차가공에 의하여 다이패드(126) 상면의 적어도 일부를 신호용 리드(122) 상면보다 높일 때는, QFN의 경우와 마찬가지로 업세팅 폭을 0.03㎜ 이상 리드프레임 두께의 3/4 이하의 범위로 하는 것이 바람직하다.
또 도 34의 (a)는 테이퍼 단차가공(프레스가공)과 누름가공을 조합한 가공을 실시한 리드프레임을 이용하는 본 실시예의 수지봉입형 반도체장치를 나타내는 단면도, 도 34의 (b), (c)는 모두 리드프레임의 가공공정을 나타내는 단면도, 및 도 34의 (d)는 리드프레임의 플래시부(밖으로 비어져 나온 부분)를 위에서 본 평면도이다.
도 34의 (b)~(d)에 나타낸 바와 같이 리드프레임에 프레스가공 등으로 단차를 시공한 후, 하면 쪽을 고정시킨 상태에서 위 방향에서 누름가공을 실시함으로써, 리드프레임 상면 쪽에 플래시부(128)가 형성된다. 이 리드프레임을 이용함으로써 반도체칩(221) 위치를 신호용 리드의 상면보다 높게 유지할 수 있다. 또 도 34의 (d)에 나타내는 바와 같이 플래시부(128)의 짧은 쪽 방향 폭은 평면적으로 보아 접지용 접속리드(123) 다른 부분의 짧은 쪽 방향 폭보다 커지므로, 수지봉입 시에 봉입수지(223)와의 맞물림을 견고하게 하여 수지와의 밀착성을 높일 수 있다(이른바 앵커효과). 이로써 단차부 하면 쪽의 수지가 얇은 부분에서의 박리나 균열 발생을 방지할 수 있다. 여기서 접지용 접속리드(123)에서 다이패드(126)를 향하는 방향을 긴 쪽 방향으로 하고 이와 직교하는 방향을 짧은 쪽 방향으로 한다.
또 도 35의 (a)는 테이퍼 단차가공과 누름가공을 조합시킨 가공을 실시한 리드프레임의 일례를 이용하는 본 실시예의 수지봉입형 반도체장치를 나타내는 단면도, 도 35의 (b), (c)는 모두 리드프레임의 가공공정을 나타내는 단면도, 및 도 35의 (d)는 리드프레임의 플래시부를 위에서 본 평면도이다.
도 35의 (b)~(d)에 나타낸 바와 같이, 도 35의 (b)~(d)에 나타낸 리드프레임과 마찬가지로 가공을 테이퍼 단차가공과 누름가공을 조합시킴으로써, 리드프레임 상면을 평탄하게 하여 플래시부의 폭만을 다른 접지용 접속리드(123)보다 크게 할 수 있다. 이로써 수지봉입 시, 상술한 앵커효과가 얻어진다.
(제 3 실시예)
본 발명의 제 3 실시예로서 SON인 수지봉입형 반도체장치를, 도면을 이용하여 설명한다.
도 36의 (a)는 HSON(heat sink 부착 Small Outline Package)인 본 실시예의 수지봉입형 반도체장치의 저면에서 본 평면도이며, 도 36(b)~(d)는 각각 다른 가공을 실시한 리드프레임을 이용한 수지봉입형 반도체장치의 XXXVI-XXXVI선에서의 단면도이다. 본 실시예의 수지봉입형 반도체장치는, 다이패드 하면 전체가 노출되며 SON 중에서도 방열성능을 향상시킨 것이다.
도 36의 (a)~(d)에 나타낸 바와 같이 본 실시예의 수지봉입형 반도체장치는, 사변형의 저면을 가지며, 하면 전체가 노출된 다이패드(136)와, 저면의 긴쪽 방향 양변을 따라 배치된 신호용 리드(도시 생략)와, 저면의 긴 쪽 방향 양변을 따라 신호용 리드와 평행하게 배치되고 다이패드(136)에 접속된 접지용 접속리드(133)와, 다이패드(136) 상면 상에 탑재되고 전극패드를 갖는 반도체칩(231)과, 전극패드와 신호용 리드 또는 접지용 접속리드(133)를 전기적으로 접속하는 금속세선(232)과, 신호용 리드와 접지용 접속리드(133) 및 다이패드 상면 그리고 반도체칩(231)을 봉입하는 봉입수지(233)를 구비한다. 또 일렬로 늘어선 신호용 리드와 접지용 접속리드(133)는 번갈아 배치된다. 그리고 신호용 리드와 접지용 접속리드(133) 하부는 모두 외부단자(134)가 된다. 또 접지용 접속리드(133) 중 다이패드(136) 근방영역에는 단차가 형성된다.
본 실시예의 수비봉입형 반도체장치가 QFN인 제 1 및 제 2 실시예의 수지봉입형 반도체장치와 다른 점은, 외부단자(134)가 저면 긴 쪽 방향의 2 변에밖에 없다는 점이며, 이에 부수적으로 다이패드(136)의 양단부를 접지단자 겸 보강단자로서 활용할 수 있는 공간을 확보할 수 있다는 것이다. 때문에 본 실시예의 수지봉입형 반도체장치에서는 설계의 자유도가 커진다.
이와 같은 HSON이라도, 적어도 1 개의 접지용 접속리드(133)를 배치함으로써 전기적인 안정을 도모할 수 있다. 또 신호용 리드를 접지용 접속리드(133)와 다이패드(136)로 둘러쌈으로써, 고주파신호로 동작할 때의 삽입손실을 효과적으로 작게 하는 것이 가능해진다. 본 실시예에 있어서도 신호용 리드와 접지용 접속리드(133)는 번갈아 배치하는 것이 고주파특성상 특히 바람직하다. SON은 QFN에 비해 외부단자 수가 제한되는 반면, 설계 자유도가 크므로 고주파특성을 향상시키는 데 최적의 설계를 용이하게 실현할 수 있다.
또 제 1 및 제 2 실시예와 마찬가지로 본 실시예의 수지봉입형 반도체장치에 있어서도 접지용 접속리드(133) 및 다이패드(136)의 단차가공을 반 절단가공(도 36의 (b) 참조)이나, 누름가공 또는 에칭(도 36의 (c) 참조), 및 누름가공과 테이퍼 단차가공(도 36의 (d)) 등으로 실시할 수 있다.
다음에 SON이며 다이패드(136) 하면의 일부가 노출되지 않는 본 실시예의 수지봉입형 반도체장치의 변형예에 대하여 설명한다.
-제 3 실시예의 변형예-
도 37의 (a)는 본 실시예에 관한 수지봉입형 반도체장치의 제 1 변형예를 저면에서 본 평면도이며, 도 37의 (b)는 단차가공을 실시한 리드프레임을 이용한 경우의 제 1 변형예 단면도이고, 도 37의 (c)는 단차가공과 테이퍼 단차가공을 실시한 경우의 제 1 변형예 단면도이다. 여기서 도 37의 (b), (c)는 다이패드(136)를지나 긴 쪽 방향으로 자른 단면을 나타낸다.
도 37의 (a)에 나타낸 바와 같이 SON인 본 변형예는 HQFN과 거의 마찬가지 구성을 갖지만, 다이패드(136) 중앙부와 양단부 사이가 노출되지 않는 점이 HQFN과 다르다. 이와 같은 형태라도 접지용 접속리드(133)를 배치함으로써, 전기적으로 안정화된다. 또 신호용 리드를 다이패드(136)와 접지용 접속리드로 둘러쌈으로써 고주파 특성을 효과적으로 향상시킬 수 있다.
여기서 도 37의 (b)에 나타낸 바와 같이 누름가공 또는 에칭에 의해 단차가공이 실시된 리드프레임이나, 도 37의 (c)에 나타낸 바와 같이 누름가공 또는 에칭 후에 테이퍼 단차가공이 실시된 리드프레임 등이 본 변형예에 이용된다.
다음으로 도 38의 (a)는 본 실시예에 관한 수지봉입형 반도체장치의 제 2 변형예를 저면에서 본 평면도이며, 도 38의 (b)는 단차가공을 실시한 리드프레임을 이용한 경우의 제 2 변형예 단면도이고, 도 38의 (c)는 단차가공과 테이퍼 단차가공을 실시한 경우의 제 2 변형예 단면도이다. 또 도 39의 (a)는 본 실시예에 관한 수지봉입형 반도체장치의 제 2 변형예의 외관을 나타내는 사시도이며, 도 39의 (b)는 제 2 변형예의 내부를 나타내는 평면도 및 다이패드를 지나는 선에서의 단면도이다.
도 38의 (a)에 나타낸 바와 같이 저면에 다이패드(136) 양단부만이 노출된 SON이라도, 접지용 접속리드(133)를 배치함으로써 전기적 특성의 안정과 고주파 특성의 향상을 도모할 수 있다.
또 도 38의 (b)에 나타낸 바와 같이 누름가공 또는 에칭으로 단차가공을 실시한 리드프레임이나, 도 38의 (c)에 나타낸 바와 같이 누름가공이나 에칭에 추가로 테이퍼 단차가공을 실시한 리드프레임이 본 변형예에 이용된다.
여기서 도 39의 (b)에는 다이패드(136)를 지지하기 위한 현수리드(135)를 나타내지만, 다이패드(136)의 양단부 및 접지용 접속리드(133)가 다이패드(136)를 지지하므로, 현수리드(135)를 반드시 배치할 필요는 없다.
(제 4 실시예)
본 발명의 제 4 실시예로서, LGA인 수지봉입형 반도체장치의 설명을 하기로 한다.
도 40의 (a), (b)는 각각 종래 LGA용 리드프레임의 왼쪽 절반을 나타내는 단면도 및 종래 LGA용 리드프레임을 4 등분한 것을 나타내는 평면도이고, 도 40의 (c), (d)는 각각 본 실시예의 수지봉입형 반도체장치에 이용되는 리드프레임의 왼쪽 절반을 나타내는 단면도 및 본 실시예의 수지봉입형 반도체장치에 이용되는 리드프레임을 4 등분한 것을 나타내는 평면도이다. 도 40의 (a), (c)는 모두 신호용 리드 또는 접지용 접속리드와 다이패드를 지나는 단면을 나타낸다. 또 이 리드프레임을 이용한 수지봉입형 반도체장치의 구조를 이해하기 쉽도록, 리드프레임 이외의 부재를 점선으로 나타낸다.
도 40의 (c), (d)에 나타낸 바와 같이 본 실시예의 리드프레임은, 거의 4 변형의 다이패드(146)와, 프레임 틀(도시 생략)에 접속된 복수의 신호용 리드(142)와, 프레임 틀 및 다이패드(146)에 접속된 복수의 접지용 접속리드(143)와, 다이패드(146)를 지지하고 수지봉입형 반도체장치에서는 보강랜드로 기능하는현수리드(145)를 구비한다. 신호용 리드(142) 선단부(다이패드 쪽) 및 접지용 접속리드(143)의 다이패드(146) 부근 상면은, 각각의 안쪽 부분(프레임 틀 쪽)보다 면적이 커짐과 동시에 두께도 늘어난다.
도 40의 (a), (b)와 도 40의 (c), (d)의 비교에서 알 수 있는 바와 같이, 본 실시예의 리드프레임은 접지용 접속리드(143)가 배치되는 것이 종래의 것과 다르다. 여기서는 다이패드(146) 하면이 평탄한 예를 나타내지만 하면 중앙부가 위쪽으로 패여도 된다.
또 본 실시예의 리드프레임 가공은 에칭으로 실시된다.
다음에 도 41의 (a)는 본 실시예의 수지봉입형 반도체장치를 저면에서 본 평면도이며, 도 41의 (b)는 본 실시예의 수지봉입형 반도체장치를 나타내는 투시평면도 및 단면도이다. 여기서 도 41의 (b)의 평면도에서는 이해하기 쉽도록 신호용 리드(142), 접지용 접속리드(143) 및 반도체칩(241)을 나타낸다.
도 41의 (a), (b)에 나타내는 바와 같이 본 실시예의 수지봉입형 반도체장치는, 예를 들어 4 변형의 저변을 가지며 다이패드(146)와, 다이패드(146) 상면 상에 탑재되고 전극패드(241a)를 갖는 반도체칩(241)과, 다이패드(146) 주위에 배치된 신호용 리드(142)와, 다이패드(146) 주위에 배치되고 다이패드(146)에 접속된 접지용 접속리드(143)와, 전극패드(241a)-신호용 리드(142)간, 및 접지용 전극패드(241a)-접지용 접속리드(143)간을 접속하는 금속세선(242)과, 다이패드(146)를 지지하는 현수리드(145)와, 다이패드(146)와 반도체칩(241)과 금속세선(242) 및 현수리드(145)를 봉입함과 동시에 신호용 리드(142) 및 접지용 접속리드(143) 하부의 적어도 일부를 외부단자(144)로서 노출시켜 봉입하는 봉입수지(243)를 구비한다. 본 실시예의 수지봉입형 반도체장치 저면에는, 다이패드(146)를 둘러싸고 2 열의 외부단자가 노출되어 종래의 LGA와 마찬가지의 외관이 된다. 또 현수리드(145) 하부의 적어도 일부는 장치 저면에 노출되며, 외부단자(144)보다도 면적이 큰 보강랜드(144a)가 된다. 보강랜드(144a)는 모기판 단자에 본 실시예의 외부단자(144)가 접속될 때 박리 등이 발생하지 않도록 보강하기 위한 것이다. 그리고 본 실시예에서는 접지용 전극패드(241a)와 현수리드(145)가 금속세선(242)으로 접속되며, 현수리드(145)가 접지용 접속리드도 겸한다. 또 신호용 리드(142)와 접지용 접속리드(143)는 번갈아 배치된다. 또한 본 실시예에서, 금속세선(242)을 배선하기 위한 공간을 확보할 필요가 있으므로, 다이패드는 평면적으로 보아 2 열째(안쪽)의 외부단자에 중첩되지 않도록 배치할 필요가 있다.
본 실시예의 수지봉입형 반도체장치에서는, 접지를 취하기 위한 접지용 접속리드를 배치함으로써 전기적 특성의 안정화가 도모된다.
또 본 실시예의 수지봉입형 반도체장치에 있어서 LGA는 QFN이나 SON과 마찬가지로, 기본적으로는 외부단자(144) 길이(긴 쪽 방향 길이)가 금속세선(242)보다 짧아지므로, 접지용 접속리드(143)를 배치함으로써 고주파 특성이 향상된다. 특히 본 실시예에 있어서는, 신호용 리드(142)를 접지용 접속리드(143), 현수리드(145) 및 다이패드(146)로 둘러싸므로, 동작 시 고주파신호끼리의 간섭을 효과적으로 저감할 수 있다. 그 결과 종래의 수지봉입형 반도체장치보다 현저하게 고주파 특성이 향상된다.
이상과 같이 본 실시예의 수지봉입형 반도체장치는, 전기적 특성이 안정되며 또 고주파 특성이 향상되므로, 예를 들어 고주파를 이용한 통신시스템용 기기 등에 바람직하게 이용된다.
또 본 실시예에서는, 전극패드(241a)와 접지용 접속리드(143) 및 신호용 리드(142)를 접속하는 부재로서 금속세선(242)을 이용하지만, 이 대신 금속범프를 이용해도 된다. 이 경우에는 반도체칩(241) 상면이 다이패드(146) 상면과 대향하도록 반도체칩(241)을 탑재한다.
그리고 본 실시예의 수지봉입형 반도체장치에 있어서, 다이패드(146) 중심부를 제외한 부분의 하면은 장치 저면에 노출시키지만, 다이패드 하면 전체가 노출돼도 되고, 다이패드 전체가 노출되지 않아도 된다.
또 본 실시예의 수지봉입형 반도체장치에 있어서, 모든 접지용 접속리드(143)는 접지용 전극패드(241a)에 접속되지만, 접지용 전극패드(241a)의 수보다 접지용 접속리드(143) 수가 많은 경우, 남은 접지용 접속리드(143)는 접지용 전극패드(241a)에 접속되지 않아도 전기적 특성에는 영향이 없다.
또한 본 실시예의 수지봉입형 반도체장치에 있어서, 접지용 접속리드(143)와 신호용 리드(142)가 번갈아 배치되지만, 부분적으로 접지용 접속리드(143)끼리 인접하는 식의 구조라도 된다. 적어도 1 개의 신호용 리드(142)가 접지용 접속리드(143)와 다이패드(146)로 둘러싸여 있으면, 종래의 LGA보다 고주파 특성을 향상시킬 수 있다.
또 본 실시예에 있어서 현수리드(145)가 접지용 접속리드(143)를 겸하지만,현수리드(145)와 접지용 전극패드(241a)가 접속되지 않아도 된다.
또한 본 실시예의 수지봉입형 반도체장치에 있어서, 저면은 거의 4 변형이지만 그 이외의 형상이라도 된다.
또 본 실시예의 수지봉입형 반도체장치에 있어서, 외부단자(144)는 거의 타원형이지만 사용하는 리드프레임의 형상을 바꿈으로써, 거의 장방형 등 다른 형상으로 바꿀 수 있다.
또한 본 실시예의 수지봉입형 반도체장치에서도, 도 26에 나타낸 바와 같이 금속세선(242)을 교차시켜 고주파 특성의 향상을 도모할 수 있다.
-본 실시예의 수지봉입형 반도체장치의 변형예-
다음으로 외부단자가 3 열로 된 본 실시예의 수지봉입형 반도체장치의 변형예에 대하여 설명한다.
도 42의 (a), (b)는, 각각 종래 LGA용 리드프레임 변형예의 왼쪽 절반을 나타내는 단면도 및 종래 LGA용 리드프레임 변형예를 4 등분한 것을 나타내는 평면도이고, 도 42의 (c), (d)는, 각각 본 실시예에 관한 수지봉입형 반도체장치의 변형예에 이용되는 리드프레임의 왼쪽 절반을 나타내는 단면도 및 본 실시예의 수지봉입형 반도체장치 변형예에 이용되는 리드프레임을 4 등분한 것을 나타내는 평면도이다. 도 42의 (a), (c)는 모두 신호용 리드 또는 접지용 접속리드와 다이패드를 지나는 단면을 나타낸다. 또 이 리드프레임을 이용한 수지봉입형 반도체장치의 구조를 이해하기 쉽도록, 리드프레임 이외의 부재를 점선으로 나타낸다.
본 변형예의 리드프레임은, 본 실시예의 리드프레임과 거의 마찬가지 구성을갖지만, 신호용 리드(142) 및 접지용 접속리드(143) 저면 중 수지봉입형 반도체장치의 외부단자(144)가 될 부분이 3 열로 배치된 점이 다르다. 그리고 3 열째(가장 다이패드에 가까운 쪽)의 외부단자는 접지용 단자가 된다.
다음으로 도 43은 본 실시예에 관한 수지봉입형 반도체장치의 변형예를 저면에서 본 평면도 및 이 변형예의 단면도이다. 또 도 44의 (a), (b)는 각각 본 실시예에 관한 수지봉입형 반도체장치의 변형예의 외관을 나타내는 사시도 및 이 변형예를 저면에서 본 평면도이다. 그리고 도 43의 평면도에서는 이해하기 쉽도록 신호용 리드(142), 접지용 접속리드(143), 현수리드 및 반도체칩(241)을 투시한 도를 나타낸다.
본 변형예는, 다이패드 주위에 배치된 외부단자(144)가 3 열로 된 점이 본 실시예의 수지봉입형 반도체장치와 다르다. 때문에 동일 사이즈의 수지봉입형 반도체장치와 비교하면, 본 변형예 쪽이 외부단자를 더 많이 배치할 수 있다. 외부단자 이외의 구성은 도 41에 나타내는 본 실시예의 수지봉입형 반도체장치와 마찬가지이므로 설명을 생략한다.
그리고 본 실시예의 변형예에 있어서도, 반도체칩(241)은 평면적으로 보아 2 열째의 외부단자(144)와 중첩되지 않는 크기인 점이 필요하지만, 3 열째의 외부단자와는 중첩돼도 된다.
이와 같이 본 변형예에 의하면 전기적 특성이 안정되어, 고주파 특성을 향상시킴과 동시에 외부단자 수를 많게 한 수지봉입형 반도체장치를 실현할 수 있다.
또 본 변형예에서는 장치 저면에 노출되는 외부단자는 3 열이지만, 사용하는리드프레임의 형상을 바꿈으로써 외부단자를 4 열 이상으로 할 수도 있다.
그리고 본 변형예에 있어서도 금속세선(242) 대신 금속범프를 사용해도 된다.
본 발명의 수지봉입형 반도체장치는 QFN, SON 또는 LGA이며, 다이패드에 접속됨과 동시에 반도체칩의 접지용 전극패드에 전기적으로 접속된 접지용 접속리드를 구비하므로, 전기적으로 안정화되며 또 접지용 접속리드에 인접하는 신호용 리드에 고주파신호가 흐를 경우, 고주파신호끼리의 간섭이 저감된다. 또 본 발명의 리드프레임을 이용함으로써 상술한 수지봉입형 반도체장치를 제조할 수 있다.

Claims (25)

  1. 프레임 틀과,
    반도체칩을 상면 상에 탑재하기 위한 다이패드와,
    상기 프레임 틀에 접속된 복수의 신호용 리드와,
    상기 프레임 틀 및 상기 다이패드에 접속된 적어도 1 개의 접지용 접속 리드를 구비하며,
    상기 신호용 리드 및 상기 접지용 접속리드 하부의 적어도 일부는 외부단자가 되는 리드프레임.
  2. 제 1 항에 있어서,
    적어도 일부의 상기 신호용 리드와 상기 접지용 접속리드는 번갈아 배치되는 것을 특징으로 하는 리드프레임.
  3. 제 1 항에 있어서,
    상기 각 접지용 접속리드는 단차부를 가지며,
    상기 단차부에서 위로 구부러지는 부분의 하면 쪽에 홈이 형성되는 것을 특징으로 하는 리드프레임.
  4. 제 1 항에 있어서,
    상기 다이패드 상면의 적어도 일부는, 상기 신호용 리드의 상면보다 0.03㎜ 이상 리드프레임 두께의 3/4 이하만큼 높아지는 것을 특징으로 하는 리드프레임.
  5. 제 4 항에 있어서,
    상기 접지용 접속리드의 단차부는, 프레스가공, 반 절단가공, 누름가공 또는 에칭 중에서 선택되는 1 가지 이상의 가공법에 의해 형성되는 것을 특징으로 하는 리드프레임.
  6. 제 1 항에 있어서,
    상기 다이패드로부터 상기 접지용 접속리드의 단차부에 걸치는 영역의 상면이 거의 평탄하며,
    상기 단차부 하부에 단차가 형성되는 것을 특징으로 하는 리드프레임.
  7. 제 6 항에 있어서,
    상기 단차부가 프레스가공 및 누름가공에 의해 형성되며,
    상기 단차부의 짧은 방향 크기가 상기 접지용 접속리드의 짧은 방향 크기보다 커지는 것을 특징으로 하는 리드프레임.
  8. 제 1 항에 있어서,
    상기 단차부 중 적어도 일부의 짧은 방향 크기가, 상기 접지용 접속리드 중상기 단차부를 제외한 부분의 짧은 방향 크기보다 작아지는 것을 특징으로 하는 리드프레임.
  9. 제 1 항에 있어서,
    상기 다이패드를 지지하기 위한 현수리드를 추가로 구비하는 것을 특징으로 하는 리드프레임.
  10. 제 1 항 내지 제 9 항에 있어서,
    적어도 1 개의 상기 접지용 접속리드의 짧은 방향 크기가 상기 신호용 리드의 짧은 방향 크기의 2 배 이상인 것을 특징으로 하는 리드프레임.
  11. 제 1 항 또는 제 2 항에 있어서,
    상기 다이패드를 지지하는 현수리드를 추가로 구비하고,
    상기 현수리드의 하부 중 적어도 일부는 외부단자를 보강하는 보강랜드이며,
    상기 외부단자가 상기 다이패드 주위로 2 열 이상 배치되는 것을 특징으로 하는 리드프레임.
  12. 다이패드와,
    상기 다이패드 상면 상에 탑재되고, 접지용 패드와 전극패드를 갖는 반도체칩과,
    상기 다이패드 주위에 배치된 신호용 리드와,
    상기 다이패드에 접속된 접지용 접속리드와,
    접속부재와,
    상기 반도체칩, 다이패드 및 접속부재를 봉입함과 동시에, 상기 신호용 리드 및 접지용 접속리드 하부의 적어도 일부를 외부단자로 노출시켜 봉입하는 봉입수지를 구비하는 수지봉입형 반도체장치.
  13. 제 12 항에 있어서,
    상기 접속부재는, 상기 신호용 리드-상기 전극패드간 및 적어도 1 개의 상기 접지용 접속리드-상기 접지용 패드간을 접속하는 것을 특징으로 하는 수지봉입형 반도체장치.
  14. 제 12 항에 있어서,
    적어도 1 개의 상기 신호용 리드는, 인접하는 상기 접지용 접속리드와 상기 다이패드로 둘러싸이는 것을 특징으로 하는 수지봉입형 반도체장치.
  15. 제 12 항에 있어서,
    상기 접속부재가 금속세선이며,
    상기 외부단자 길이가 상기 금속세선보다 짧은 것을 특징으로 하는 수지봉입형 반도체장치.
  16. 제 12 항에 있어서,
    상기 다이패드에 접속된 현수리드를 추가로 구비하는 것을 특징으로 하는 수지봉입형 반도체장치.
  17. 제 16 항에 있어서,
    상기 현수리드와 상기 접지용 패드는 상기 접속부재로 접속되는 것을 특징으로 하는 수지봉입형 반도체장치.
  18. 제 12 항에 있어서,
    상기 다이패드의 적어도 일부가 노출되며,
    상기 접지용 접속리드 중 상기 다이패드와의 접속부 부근 하면이 위를 향해 구부러지는 것을 특징으로 하는 수지봉입형 반도체장치.
  19. 제 18 항에 있어서,
    상기 접지용 접속리드 중 상기 다이패드와의 접속부 부근 상면이 위를 향해 구부러지는 것을 특징으로 하는 수지봉입형 반도체장치.
  20. 제 12 항에 있어서,
    상기 접속부재가 금속범프이며,
    상기 반도체칩 주면이 다이패드 상면과 대향하는 것을 특징으로 하는 수지봉입형 반도체장치.
  21. 제 16 항에 있어서,
    상기 현수리드는 상기 외부단자의 보강단자로서 기능하며,
    상기 외부단자의 형상이 원형, 거의 타원형 및 거의 장방형 중에서 선택된 하나인 것을 특징으로 하는 수지봉입형 반도체장치.
  22. 제 21 항에 있어서,
    상기 외부단자는 상기 다이패드 주위로 2 열 이상 배치되는 것을 특징으로 하는 수지봉입형 반도체장치.
  23. 제 12 항 내지 제 22 항 중 어느 한 항에 있어서,
    상기 반도체칩에 탑재되는 반도체소자 중 적어도 1 개는, 1.5GHz 이상의 주파수에서 전력을 증폭 또는 감쇠하는 것을 특징으로 하는 수지봉입형 반도체장치.
  24. 다이패드와, 상기 다이패드에 접속되는 접지용 접속리드를 갖는 리드프레임의 제조방법이며,
    상기 접지용 접속리드 중 상기 다이패드와의 접속부 근방 하부에 복수의 홈을 형성하는 공정(a)과,
    프레스가공에 의해 상기 복수의 홈 사이를 위쪽으로 구부려 단차부를 형성하는 공정(b)을 포함하는 리드프레임의 제조방법.
  25. 다이패드와, 상기 다이패드에 접속된 접지용 접속리드와, 접지용 패드를 갖는 반도체칩을 구비하며, 상기 접지용 접속리드의 하부 일부가 외부단자로서 기능하는 수지봉입형 반도체장치의 제조방법이며,
    다이패드와의 접속부 근방에 위쪽으로 구부러진 단차부를 갖고, 또 상기 단차부의 위로 구부러지는 부분의 하면 쪽에 홈이 형성된 접지용 접속리드를 갖는 리드프레임의 하면 쪽에 봉함 테이프를 붙이는 공정(a)과,
    상기 공정(a) 후에, 상기 반도체칩의 접지용 패드와 상기 접지용 접속리드를 접속하는 접속부재를 형성하는 공정(b)과,
    상기 공정(b) 후에, 상기 외부단자가 봉입수지에 의해 피복되지 않도록 수지봉입을 실시하는 공정(c)을 포함하는 수지봉입형 반도체장치의 제조방법.
KR20020032120A 2002-01-09 2002-06-08 리드프레임 및 그 제조방법, 수지봉입형 반도체장치 및 그제조방법 KR100541494B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002002771A JP2003204027A (ja) 2002-01-09 2002-01-09 リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法
JPJP-P-2002-00002771 2002-01-09

Publications (2)

Publication Number Publication Date
KR20030060737A true KR20030060737A (ko) 2003-07-16
KR100541494B1 KR100541494B1 (ko) 2006-01-16

Family

ID=19190787

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20020032120A KR100541494B1 (ko) 2002-01-09 2002-06-08 리드프레임 및 그 제조방법, 수지봉입형 반도체장치 및 그제조방법

Country Status (5)

Country Link
US (1) US8193091B2 (ko)
EP (1) EP1328023B1 (ko)
JP (1) JP2003204027A (ko)
KR (1) KR100541494B1 (ko)
TW (1) TW560032B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050004059A (ko) * 2003-07-02 2005-01-12 가부시끼가이샤 르네사스 테크놀로지 반도체 장치 및 리드 프레임

Families Citing this family (86)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MY133357A (en) 1999-06-30 2007-11-30 Hitachi Ltd A semiconductor device and a method of manufacturing the same
JP3879452B2 (ja) * 2001-07-23 2007-02-14 松下電器産業株式会社 樹脂封止型半導体装置およびその製造方法
JP3913574B2 (ja) * 2002-02-27 2007-05-09 三洋電機株式会社 半導体装置
US8236612B2 (en) * 2002-04-29 2012-08-07 Unisem (Mauritius) Holdings Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US7799611B2 (en) * 2002-04-29 2010-09-21 Unisem (Mauritius) Holdings Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US6812552B2 (en) * 2002-04-29 2004-11-02 Advanced Interconnect Technologies Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US20040058478A1 (en) * 2002-09-25 2004-03-25 Shafidul Islam Taped lead frames and methods of making and using the same in semiconductor packaging
US20040113240A1 (en) * 2002-10-11 2004-06-17 Wolfgang Hauser An electronic component with a leadframe
US8129222B2 (en) * 2002-11-27 2012-03-06 United Test And Assembly Test Center Ltd. High density chip scale leadframe package and method of manufacturing the package
SG157957A1 (en) * 2003-01-29 2010-01-29 Interplex Qlp Inc Package for integrated circuit die
JP3805338B2 (ja) * 2003-11-07 2006-08-02 沖電気工業株式会社 半導体装置及びその製造方法
JP2005159137A (ja) * 2003-11-27 2005-06-16 Sharp Corp 光半導体素子およびこの光半導体素子を用いた電子機器
WO2005055320A1 (en) * 2003-12-03 2005-06-16 Koninklijke Philips Electronics N.V. Integrated circuit package and leadframe
JP2005191240A (ja) * 2003-12-25 2005-07-14 Renesas Technology Corp 半導体装置及びその製造方法
JP4255842B2 (ja) * 2004-01-09 2009-04-15 パナソニック株式会社 半導体装置
JP2005209770A (ja) * 2004-01-21 2005-08-04 Renesas Technology Corp 半導体装置
JP4241408B2 (ja) * 2004-01-28 2009-03-18 株式会社デンソー 半導体装置およびその製造方法
JP2005303107A (ja) * 2004-04-14 2005-10-27 New Japan Radio Co Ltd リードフレームおよび半導体装置並びにそれらの製造方法
US20080003722A1 (en) * 2004-04-15 2008-01-03 Chun David D Transfer mold solution for molded multi-media card
JP4635471B2 (ja) * 2004-04-22 2011-02-23 ソニー株式会社 半導体装置及びその製造方法、半導体装置の実装構造並びにリードフレーム
JP4545537B2 (ja) * 2004-09-17 2010-09-15 富士通セミコンダクター株式会社 半導体装置及び半導体装置ユニット
JP4408082B2 (ja) * 2005-01-14 2010-02-03 シャープ株式会社 集積回路パッケージの設計方法および製造方法
TWI267972B (en) * 2005-02-05 2006-12-01 Himax Tech Ltd Substrate with slot
CN101142675B (zh) * 2005-02-23 2013-01-02 泰萨拉知识产权公司 集成电路封装器件、引线框和电子装置
WO2006090305A1 (en) 2005-02-23 2006-08-31 Nxp B.V. An integrated circuit device package with an additional contact pad, a lead frame and an electronic device
CN100393184C (zh) * 2005-03-09 2008-06-04 奇景光电股份有限公司 具有导槽的基板
JP4111199B2 (ja) * 2005-03-10 2008-07-02 ヤマハ株式会社 半導体パッケージ、及びこれを回路基板に実装する方法
US8138586B2 (en) * 2005-05-06 2012-03-20 Stats Chippac Ltd. Integrated circuit package system with multi-planar paddle
JP2006318996A (ja) * 2005-05-10 2006-11-24 Matsushita Electric Ind Co Ltd リードフレームおよび樹脂封止型半導体装置
JP2007035844A (ja) * 2005-07-26 2007-02-08 Mitsui Chemicals Inc 樹脂製中空パッケージ及び半導体装置
US8399968B2 (en) * 2005-11-18 2013-03-19 Stats Chippac Ltd. Non-leaded integrated circuit package system
JP4890872B2 (ja) * 2006-01-30 2012-03-07 ルネサスエレクトロニクス株式会社 光半導体封止用透明エポキシ樹脂組成物及びそれを用いた光半導体集積回路装置
US8003443B2 (en) * 2006-03-10 2011-08-23 Stats Chippac Ltd. Non-leaded integrated circuit package system with multiple ground sites
JP4705881B2 (ja) * 2006-05-09 2011-06-22 パナソニック株式会社 リードフレーム及びそれを用いた半導体装置
DE102006024943A1 (de) * 2006-05-29 2007-12-06 Texas Instruments Deutschland Gmbh Entwurf und Verfahren für die Befestigung eines Dies auf einem Leiterrahmen in einem Halbleiterbauelement
US8062934B2 (en) * 2006-06-22 2011-11-22 Stats Chippac Ltd. Integrated circuit package system with ground bonds
DE102006033701B4 (de) * 2006-07-20 2012-02-23 Infineon Technologies Ag Herstellungsverfahren für ein elektronisches Bauelement in VQFN-Bauweise
JP2008078323A (ja) * 2006-09-20 2008-04-03 Yamaha Corp 表面実装型半導体パッケージ
WO2008057770A2 (en) * 2006-10-27 2008-05-15 Unisem (Mauritius) Holdings Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
JP5214911B2 (ja) * 2006-12-27 2013-06-19 株式会社デンソー モールドパッケージの製造方法
US20080157307A1 (en) * 2006-12-28 2008-07-03 Semiconductor Manufacturing International (Shanghai) Corporation Lead frame
JP4500819B2 (ja) * 2007-01-11 2010-07-14 ローム株式会社 面実装型電子部品の製造方法
US9367712B1 (en) 2007-03-01 2016-06-14 Amkor Technology, Inc. High density memory card using folded flex
JP4878580B2 (ja) * 2007-05-30 2012-02-15 ルネサスエレクトロニクス株式会社 リードフレームおよびその製造方法、半導体装置およびその製造方法
WO2009013665A2 (en) 2007-07-23 2009-01-29 Nxp B.V. A leadframe structure for electronic packages
DE102007041921A1 (de) * 2007-09-04 2009-03-05 Siemens Ag Verfahren zur Herstellung und Kontaktierung von elektronischen Bauelementen mittels einer Substratplatte, insbesondere DCB-Keramik-Substratplatte
JP5353153B2 (ja) * 2007-11-09 2013-11-27 パナソニック株式会社 実装構造体
US8115285B2 (en) * 2008-03-14 2012-02-14 Advanced Semiconductor Engineering, Inc. Advanced quad flat no lead chip package having a protective layer to enhance surface mounting and manufacturing methods thereof
JP4767277B2 (ja) * 2008-04-08 2011-09-07 パナソニック株式会社 リードフレームおよび樹脂封止型半導体装置
US8754513B1 (en) * 2008-07-10 2014-06-17 Marvell International Ltd. Lead frame apparatus and method for improved wire bonding
US8362601B2 (en) * 2008-12-04 2013-01-29 Stats Chippac Ltd Wire-on-lead package system having leadfingers positioned between paddle extensions and method of manufacture thereof
CN101834162A (zh) * 2009-03-12 2010-09-15 国碁电子(中山)有限公司 芯片封装结构及方法
US8124447B2 (en) 2009-04-10 2012-02-28 Advanced Semiconductor Engineering, Inc. Manufacturing method of advanced quad flat non-leaded package
US8133759B2 (en) * 2009-04-28 2012-03-13 Macronix International Co., Ltd. Leadframe
JP4987041B2 (ja) * 2009-07-27 2012-07-25 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8482114B2 (en) * 2009-09-10 2013-07-09 Nxp B.V. Impedance optimized chip system
US20110163430A1 (en) * 2010-01-06 2011-07-07 Advanced Semiconductor Engineering, Inc. Leadframe Structure, Advanced Quad Flat No Lead Package Structure Using the Same, and Manufacturing Methods Thereof
JP2012028699A (ja) * 2010-07-27 2012-02-09 Panasonic Corp 半導体装置、リードフレーム集合体及びその製造方法
US9029991B2 (en) * 2010-11-16 2015-05-12 Conexant Systems, Inc. Semiconductor packages with reduced solder voiding
KR20120093679A (ko) * 2011-02-15 2012-08-23 삼성전자주식회사 발광소자 패키지 및 그 제조방법
US8502363B2 (en) * 2011-07-06 2013-08-06 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with solder joint enhancement element and related methods
CN102263079B (zh) * 2011-07-18 2017-06-09 日月光半导体制造股份有限公司 半导体封装结构
JP5953703B2 (ja) * 2011-10-31 2016-07-20 ソニー株式会社 リードフレームおよび半導体装置
JP6253531B2 (ja) * 2014-06-30 2017-12-27 ルネサスエレクトロニクス株式会社 半導体装置
US9437558B2 (en) * 2014-12-30 2016-09-06 Analog Devices, Inc. High frequency integrated circuit and packaging for same
US9978675B2 (en) * 2015-11-20 2018-05-22 Canon Kabushiki Kaisha Package, electronic component, and electronic apparatus
JP6695156B2 (ja) * 2016-02-02 2020-05-20 エイブリック株式会社 樹脂封止型半導体装置
JP6673012B2 (ja) * 2016-05-26 2020-03-25 三菱電機株式会社 半導体装置およびその製造方法
JP6677080B2 (ja) * 2016-05-30 2020-04-08 株式会社デンソー 半導体装置の製造方法
JP6748303B2 (ja) * 2016-11-11 2020-08-26 ルミレッズ ホールディング ベーフェー リードフレーム製造方法
JP2018117049A (ja) * 2017-01-18 2018-07-26 株式会社ディスコ パッケージデバイスの製造方法
EP3432354B1 (en) * 2017-07-19 2022-01-19 Ampleon Netherlands B.V. Electrical component, device and package
US10679929B2 (en) * 2017-07-28 2020-06-09 Advanced Semiconductor Engineering Korea, Inc. Semiconductor package device and method of manufacturing the same
JP6966558B2 (ja) 2017-08-30 2021-11-17 日立Astemo株式会社 パワー半導体装置及びその製造方法
JP6449523B1 (ja) * 2017-09-05 2019-01-09 新電元工業株式会社 半導体装置
JP6652117B2 (ja) 2017-11-29 2020-02-19 日亜化学工業株式会社 樹脂パッケージおよび発光装置
JP6594556B1 (ja) * 2018-01-17 2019-10-23 新電元工業株式会社 電子モジュール
EP3575262B1 (en) * 2018-05-22 2021-04-14 Murata Manufacturing Co., Ltd. Reducing crosstalk in a mixed-signal multi-chip mems device package
JP7057727B2 (ja) * 2018-07-12 2022-04-20 株式会社三井ハイテック リードフレームおよび半導体装置
US10867894B2 (en) * 2018-10-11 2020-12-15 Asahi Kasei Microdevices Corporation Semiconductor element including encapsulated lead frames
US10833036B2 (en) 2018-12-27 2020-11-10 Texas Instruments Incorporated Interconnect for electronic device
CN110752197B (zh) * 2019-09-30 2022-09-16 华为技术有限公司 引线框架、封装集成电路板、电源芯片及电路板的封装方法
JP7504008B2 (ja) 2020-11-27 2024-06-21 三菱電機株式会社 半導体モジュールおよび半導体モジュールの製造方法
CN113410141B (zh) * 2021-06-03 2022-03-22 上海丸旭电子科技有限公司 一种降低qfp封装集成电路芯片三防漆涂覆气泡率的方法
WO2024101190A1 (ja) * 2022-11-08 2024-05-16 ローム株式会社 半導体装置
DE102023109583A1 (de) 2023-04-17 2024-10-17 Infineon Technologies Ag Ein leiterrahmen mit einem leiter mit einer erhebung zur erhöhung der mechanischen robustheit und ein halbleiterpackage

Family Cites Families (79)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB503769A (en) * 1937-10-09 1939-04-11 Siemens Electric Lamps & Suppl Improvements relating to the manufacture of luminescent powders
JPS58124256A (ja) * 1982-01-21 1983-07-23 Toshiba Corp 半導体装置の製造方法
JPS618960A (ja) * 1984-06-25 1986-01-16 Hitachi Hokkai Semiconductor Kk リ−ドフレ−ム
US4862246A (en) * 1984-09-26 1989-08-29 Hitachi, Ltd. Semiconductor device lead frame with etched through holes
JPS6185847A (ja) * 1984-10-04 1986-05-01 Toshiba Corp 樹脂封止型半導体装置
JPH06105721B2 (ja) * 1985-03-25 1994-12-21 日立超エル・エス・アイエンジニアリング株式会社 半導体装置
JPH01220466A (ja) * 1988-02-26 1989-09-04 Mitsui High Tec Inc リードフレーム及び該リードフレームを使った半導体装置の製造方法
JPH0494565A (ja) * 1990-08-10 1992-03-26 Toshiba Corp 半導体装置
JPH04369859A (ja) * 1991-06-19 1992-12-22 Mitsubishi Electric Corp 半導体装置用金型フレーム
KR940006083B1 (ko) * 1991-09-11 1994-07-06 금성일렉트론 주식회사 Loc 패키지 및 그 제조방법
JPH05243474A (ja) 1992-02-28 1993-09-21 Toshiba Corp 半導体装置
US5289344A (en) * 1992-10-08 1994-02-22 Allegro Microsystems Inc. Integrated-circuit lead-frame package with failure-resistant ground-lead and heat-sink means
US5294827A (en) * 1992-12-14 1994-03-15 Motorola, Inc. Semiconductor device having thin package body and method for making the same
US5389739A (en) * 1992-12-15 1995-02-14 Hewlett-Packard Company Electronic device packaging assembly
US5557144A (en) * 1993-01-29 1996-09-17 Anadigics, Inc. Plastic packages for microwave frequency applications
US5338974A (en) * 1993-03-17 1994-08-16 Spectrian, Inc. RF power transistor package
JP3329073B2 (ja) * 1993-06-04 2002-09-30 セイコーエプソン株式会社 半導体装置およびその製造方法
JPH0786460A (ja) * 1993-09-17 1995-03-31 Toshiba Corp 半導体装置
JP2947050B2 (ja) * 1994-03-01 1999-09-13 松下電器産業株式会社 半導体パッケージ用リードフレーム
US5559366A (en) * 1994-08-04 1996-09-24 Micron Technology, Inc. Lead finger tread for a semiconductor lead package system
US5543657A (en) * 1994-10-07 1996-08-06 International Business Machines Corporation Single layer leadframe design with groundplane capability
US5808354A (en) * 1994-11-21 1998-09-15 Samsung Electronics Co., Ltd. Lead frame for a semiconductor device comprising inner leads having a locking means for preventing the movement of molding compound against the inner lead surface
JP3613838B2 (ja) * 1995-05-18 2005-01-26 株式会社デンソー 半導体装置の製造方法
FR2741191B1 (fr) * 1995-11-14 1998-01-09 Sgs Thomson Microelectronics Procede de fabrication d'un micromodule, notamment pour cartes a puces
JPH09153577A (ja) 1995-11-30 1997-06-10 Toshiba Corp 半導体装置のフレーム構造体
JPH09213868A (ja) 1996-01-30 1997-08-15 Nec Corp マイクロ波半導体集積回路用リ−ドフレ−ム
JP3171093B2 (ja) * 1996-01-31 2001-05-28 ソニー株式会社 リードフレームの製造方法と半導体装置の製造方法
JPH09246457A (ja) * 1996-03-06 1997-09-19 Mitsubishi Electric Corp リードフレーム
JPH09283690A (ja) 1996-04-08 1997-10-31 Murata Mfg Co Ltd 半導体集積回路用リードフレーム
JP3012816B2 (ja) * 1996-10-22 2000-02-28 松下電子工業株式会社 樹脂封止型半導体装置およびその製造方法
US5859387A (en) * 1996-11-29 1999-01-12 Allegro Microsystems, Inc. Semiconductor device leadframe die attach pad having a raised bond pad
CN1122304C (zh) * 1997-02-10 2003-09-24 松下电器产业株式会社 树脂封装型半导体装置的制造方法
KR100221562B1 (ko) 1997-02-17 1999-09-15 마이클 디. 오브라이언 볼 그리드 어레이 반도체 패키지의 구조 및 그 제조 방법
KR100230515B1 (ko) * 1997-04-04 1999-11-15 윤종용 요철이 형성된 리드 프레임의 제조방법
JP2915892B2 (ja) 1997-06-27 1999-07-05 松下電子工業株式会社 樹脂封止型半導体装置およびその製造方法
US6025640A (en) * 1997-07-16 2000-02-15 Dai Nippon Insatsu Kabushiki Kaisha Resin-sealed semiconductor device, circuit member for use therein and method of manufacturing resin-sealed semiconductor device
EP0895287A3 (en) * 1997-07-31 2006-04-05 Matsushita Electric Industrial Co., Ltd. Semiconductor device and lead frame for the same
JPH1174404A (ja) * 1997-08-28 1999-03-16 Nec Corp ボールグリッドアレイ型半導体装置
JP3123482B2 (ja) * 1997-10-08 2001-01-09 日本電気株式会社 低熱抵抗型半導体パッケージ、および低熱抵抗型半導体パッケージの製造方法
JP3285815B2 (ja) * 1998-03-12 2002-05-27 松下電器産業株式会社 リードフレーム，樹脂封止型半導体装置及びその製造方法
JPH11307707A (ja) 1998-04-21 1999-11-05 Matsushita Electron Corp リードフレームの製造方法及び樹脂封止型半導体装置
JP3420057B2 (ja) * 1998-04-28 2003-06-23 株式会社東芝 樹脂封止型半導体装置
JP3562311B2 (ja) 1998-05-27 2004-09-08 松下電器産業株式会社 リードフレームおよび樹脂封止型半導体装置の製造方法
JP2000031364A (ja) 1998-07-15 2000-01-28 Toppan Printing Co Ltd インナーリードおよびその曲げ加工方法
JP3334864B2 (ja) 1998-11-19 2002-10-15 松下電器産業株式会社 電子装置
US6448633B1 (en) * 1998-11-20 2002-09-10 Amkor Technology, Inc. Semiconductor package and method of making using leadframe having lead locks to secure leads to encapsulant
JP3153197B2 (ja) 1998-12-24 2001-04-03 日本電気株式会社 半導体装置
US6208020B1 (en) 1999-02-24 2001-03-27 Matsushita Electronics Corporation Leadframe for use in manufacturing a resin-molded semiconductor device
JP2000260908A (ja) 1999-03-08 2000-09-22 Toshiba Corp 表面実装型半導体装置およびその製造方法
JP2000299423A (ja) * 1999-04-16 2000-10-24 Hitachi Ltd リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP3046024B1 (ja) 1999-04-23 2000-05-29 松下電子工業株式会社 リ―ドフレ―ムおよびそれを用いた樹脂封止型半導体装置の製造方法
JP2001024140A (ja) 1999-07-09 2001-01-26 Shinko Electric Ind Co Ltd リードフレーム及びその製造方法並びに半導体装置及びその製造方法
JP3062192B1 (ja) * 1999-09-01 2000-07-10 松下電子工業株式会社 リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置の製造方法
JP2001170721A (ja) * 1999-10-08 2001-06-26 Shinko Electric Ind Co Ltd 凹部を具備する板状体及びその製造方法ならびに凹部形成用プレス金型
KR100403142B1 (ko) * 1999-10-15 2003-10-30 앰코 테크놀로지 코리아 주식회사 반도체패키지
US6483030B1 (en) * 1999-12-08 2002-11-19 Amkor Technology, Inc. Snap lid image sensor package
JP3602997B2 (ja) * 1999-12-15 2004-12-15 松下電器産業株式会社 半導体装置及び半導体装置の製造方法
JP2001313363A (ja) * 2000-05-01 2001-11-09 Rohm Co Ltd 樹脂封止型半導体装置
JP4840893B2 (ja) * 2000-05-12 2011-12-21 大日本印刷株式会社 樹脂封止型半導体装置用フレーム
JP2001345411A (ja) 2000-05-31 2001-12-14 Matsushita Electric Ind Co Ltd リードフレームとそれを用いた半導体装置及びその生産方法
JP2001358279A (ja) * 2000-06-13 2001-12-26 Sony Corp 半導体装置及びリードフレーム
JP3916854B2 (ja) * 2000-06-28 2007-05-23 シャープ株式会社 配線基板、半導体装置およびパッケージスタック半導体装置
JP2002033345A (ja) * 2000-07-14 2002-01-31 Dainippon Printing Co Ltd 樹脂封止型半導体装置の製造方法
US6465274B2 (en) * 2000-08-22 2002-10-15 Texas Instruments Incorporated Lead frame tooling design for bleed barrier groove
KR100359304B1 (ko) * 2000-08-25 2002-10-31 삼성전자 주식회사 주변 링 패드를 갖는 리드 프레임 및 이를 포함하는반도체 칩 패키지
JP4669166B2 (ja) * 2000-08-31 2011-04-13 エルピーダメモリ株式会社 半導体装置
JP3602453B2 (ja) * 2000-08-31 2004-12-15 Ｎｅｃエレクトロニクス株式会社 半導体装置
JP2002076228A (ja) * 2000-09-04 2002-03-15 Dainippon Printing Co Ltd 樹脂封止型半導体装置
US6696749B1 (en) * 2000-09-25 2004-02-24 Siliconware Precision Industries Co., Ltd. Package structure having tapering support bars and leads
JP4523138B2 (ja) * 2000-10-06 2010-08-11 ローム株式会社 半導体装置およびそれに用いるリードフレーム
JP2002118222A (ja) * 2000-10-10 2002-04-19 Rohm Co Ltd 半導体装置
JP3895570B2 (ja) * 2000-12-28 2007-03-22 株式会社ルネサステクノロジ 半導体装置
US6524886B2 (en) * 2001-05-24 2003-02-25 Advanced Semiconductor Engineering Inc. Method of making leadless semiconductor package
TW498443B (en) * 2001-06-21 2002-08-11 Advanced Semiconductor Eng Singulation method for manufacturing multiple lead-free semiconductor packages
US6380048B1 (en) * 2001-08-02 2002-04-30 St Assembly Test Services Pte Ltd Die paddle enhancement for exposed pad in semiconductor packaging
SG120858A1 (en) * 2001-08-06 2006-04-26 Micron Technology Inc Quad flat no-lead (qfn) grid array package, methodof making and memory module and computer system including same
US20030038358A1 (en) * 2001-08-22 2003-02-27 Walton Advanced Electronics Ltd Semiconductor package without outer leads
US7215012B2 (en) * 2003-01-03 2007-05-08 Gem Services, Inc. Space-efficient package for laterally conducting device
GB0417337D0 (en) * 2004-08-04 2004-09-08 Chu Andrew C Low cost air bubble detector and alarm system for fluid administrative applications

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050004059A (ko) * 2003-07-02 2005-01-12 가부시끼가이샤 르네사스 테크놀로지 반도체 장치 및 리드 프레임

Also Published As

Publication number Publication date
TW560032B (en) 2003-11-01
US8193091B2 (en) 2012-06-05
KR100541494B1 (ko) 2006-01-16
EP1328023A3 (en) 2004-12-22
US20030127711A1 (en) 2003-07-10
JP2003204027A (ja) 2003-07-18
EP1328023A2 (en) 2003-07-16
EP1328023B1 (en) 2012-02-01

Similar Documents

Publication Publication Date Title
KR100541494B1 (ko) 리드프레임 및 그 제조방법, 수지봉입형 반도체장치 및 그제조방법
KR100462105B1 (ko) 수지밀봉형 반도체장치의 제조방법
JP5001872B2 (ja) 半導体装置
KR101286874B1 (ko) 반도체 장치 및 그 제조 방법
KR101022638B1 (ko) 멀티-다이 반도체 패키지
TWI556370B (zh) 半導體封裝及用於其之方法
US8975734B2 (en) Semiconductor package without chip carrier and fabrication method thereof
US8981575B2 (en) Semiconductor package structure
US10658277B2 (en) Semiconductor package with a heat spreader and method of manufacturing thereof
CN212182312U (zh) 半导体封装件
JP4652281B2 (ja) 樹脂封止型半導体装置
JP2006222471A5 (ko)
JP2010166100A (ja) 樹脂封止型半導体装置
JP2009099905A (ja) 半導体装置
JP3913228B2 (ja) 樹脂封止型半導体装置及びその製造方法
US20100038759A1 (en) Leadless Package with Internally Extended Package Leads
JP2970626B2 (ja) 半導体集積回路装置用リードフレーム、および半導体集積回路装置
US20220181290A1 (en) Clip interconnect with micro contact heads
US11869837B2 (en) Semiconductor device packaging extendable lead and method therefor
KR100384335B1 (ko) 반도체패키지와 그 제조방법
JP2001284370A (ja) 半導体装置の製造方法
CN118507454A (zh) 半导体封装及其制造方法
JP3468447B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP2001168260A (ja) 半導体装置およびその製造方法
JP2007194379A (ja) リードフレームおよび半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121203

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131202

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141203

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20151001

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171213

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20181211

Year of fee payment: 14