KR101825232B1 - 반도체 메모리 디바이스에서 어레이 교란의 영향을 감소시키는 기술 - Google Patents
반도체 메모리 디바이스에서 어레이 교란의 영향을 감소시키는 기술 Download PDFInfo
- Publication number
- KR101825232B1 KR101825232B1 KR1020127017995A KR20127017995A KR101825232B1 KR 101825232 B1 KR101825232 B1 KR 101825232B1 KR 1020127017995 A KR1020127017995 A KR 1020127017995A KR 20127017995 A KR20127017995 A KR 20127017995A KR 101825232 B1 KR101825232 B1 KR 101825232B1
- Authority
- KR
- South Korea
- Prior art keywords
- refresh
- sub
- array
- simultaneous
- address
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40618—Refresh operations over multiple banks or interleaving
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
- G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C2211/4016—Memory devices with silicon-on-insulator cells
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
반도체 메모리 디바이스에서 어레이 교란의 영향을 감소시키는 기술이 개시된다. 하나의 특정 예시적인 실시예에서, 본 기술은 적어도 부분적으로 활성 동작의 빈도(frequency)에 기초하여 반도체 메모리 디바이스에 대한 리프레시 속도를 증가시킴으로써 반도체 메모리 디바이스에서 어레이 교란의 영향을 감소시키는 방법으로 실현될 수 있다. 본 방법은 제 1 서브어레이 어드레스와 연관된 메모리 셀의 제 1 논리 서브어레이에 제 1 리프레시 동작을 수행하기 위해 제 1 서브어레이 어드레스를 포함하는 제 1 리프레시 명령을 수신하는 단계를 포함할 수 있다. 본 방법은 또한 제 2 서브어레이 어드레스와 연관된 메모리 셀의 제 2 논리 서브어레이에 제 2 리프레시 동작을 수행하기 위해 제 2 서브어레이 어드레스를 포함하는 제 2 리프레시 명령을 수신하는 단계를 더 포함할 수 있고, 여기서 제 2 리프레시 명령은 제 1 리프레시 명령의 수신으로부터 일정 시간 기간 후에 수신된다. 본 방법은 이 시간 기간 동안 다수의 동시 리프레시 동작을 수행하는 단계를 더 포함할 수 있다.
Description
본 발명은 일반적으로 반도체 메모리 디바이스에 관한 것으로, 보다 상세하게는 반도체 메모리 디바이스에서 어레이 교란의 영향을 감소시키는 기술에 관한 것이다.
성능을 개선시키고, 누설 전류를 감소시키며 전체 스케일을 향상시키는 기술, 물질 및 디바이스를 사용하여 개선된 집적 회로를 사용 및/또는 제조하려는 경향이 지속되고 있다. 절연체 상의 반도체(SOI: semiconductor-on-insulator)는 이러한 집적 회로를 제조하는데 사용될 수 있는 물질이다. 이러한 집적 회로는 SOI 디바이스라고 알려져 있고 예를 들어 부분적으로 결핍된(PD: partially depleted) 디바이스, 완전히 결핍된(FD: fully depleted) 디바이스, 복수의 게이트 디바이스(예를 들어, 더블 또는 트리플 게이트) 및 Fin-FET 디바이스를 포함할 수 있다.
반도체 메모리 디바이스는 전기 전하들을 저장할 수 있는 전기적으로 플로우팅 바디(floating body)를 포함할 수 있다. 또한 반도체 메모리 디바이스는 이산 커패시터에 전하를 저장할 수 있다. 전기적으로 플로우팅 바디 또는 이산 커패시터에 저장된 전기 전하는 논리 하이 또는 이진(binary) "1" 데이터 상태 또는 논리 로우 또는 이진 "0" 데이터 상태를 나타낼 수 있다. 또한 반도체 메모리 디바이스는 절연체 상의 반도체(SOI) 기판, 벌크 기판(예를 들어, 바디 절연을 가능하게 하는), 국부 절연체 상의 반도체(SOI) 및/또는 3-D 디바이스로 제조될 수 있다. 예를 들어, 반도체 메모리 디바이스는 3-D 디바이스(예를 들어, 복수의 게이트 디바이스, Fin-FET, 리세스(recessed)된 게이트 및 필라(pillar))로 제조될 수 있다.
하나의 종래의 기술에서, 하나 이상의 메모리 트랜지스터를 구비하는 반도체 메모리 디바이스의 메모리 셀은 메모리 트랜지스터의 임계 전압 이상의 바이어스(bias)를 메모리 트랜지스터의 게이트로 인가하고 메모리 트랜지스터의 드레인 영역으로 바이어스를 인가하는 것에 의해 판독될 수 있다. 그리하여, 종래의 판독 기술은 메모리 셀의 상태를 결정하기 위해 메모리 트랜지스터의 게이트에 바이어스를 인가하는 것에 응답하여 제공/생성된 채널 전류의 양을 감지한다. 예를 들어, 메모리 셀의 전기적으로 플로우팅 바디 영역은 2개 이상의 상이한 논리 상태에 대응하는 2개 이상의 상이한 전류 상태(예를 들어, 2개의 상이한 전류 조건/상태는 2개의 상이한 논리 상태, 즉 이진 "0" 데이터 상태와 이진 "1" 데이터 상태에 대응한다)를 가질 수 있다.
또한, N 채널 유형의 메모리 트랜지스터를 구비하는 메모리 셀에 대한 종래의 기록 기술은 일반적으로 채널 충돌 이온화에 의하여, 밴드 대 밴드 터널링(게이트 유도된 드레인 누설 "GIDL) 또는 직접 주입에 의하여, 다수 전하 캐리어(majority charge carrier)를 초과 생성한다. 다수 전하 캐리어는 예를 들어 백 게이트 펄싱(back gate pulsing)을 사용하여 드레인측 홀 제거, 소스측 홀 제거, 또는 드레인 및 소스 홀 제거를 통해 제거될 수 있다.
종종, 종래의 판독 및/또는 기록 기술은 메모리 디바이스에서 선택되지 않은 행에 있는 메모리 셀에 교란을 야기할 수 있는 상대적으로 큰 전력 소비와 큰 전압 스윙(swing)을 야기할 수 있다. 또한, 판독 및 기록 동작 동안 양 및 음의 게이트 바이어스 사이의 펄싱이 메모리 디바이스에서 메모리 셀의 바디 영역에 전하 캐리어의 순 양(net quantity)을 감소시켜 이에 의해 메모리 셀에 저장된 데이터를 점차적으로 제거할 수 있다. 메모리 셀 트랜지스터의 게이트에 음의 전압이 인가되어 음의 게이트 바이어스를 야기하는 경우에, 게이트 아래 소수 전하 캐리어(minority charge carrier)의 채널이 제거될 수 있다. 그러나, 소수 전하 캐리어 중 일부는 경계면 결함에 "트랩(trapped)"되어 유지될 수 있다. 트랩된 소수 전하 캐리어의 일부는 게이트로 끌려올 수 있는 다수 전하 캐리어와 재결합할 수 있고, 플로우팅 바디 영역에 위치된 다수 전하 캐리어의 순 전하(net charge)는 시간에 따라 감소할 수 있다. 이 현상은 전하 펌핑을 특징으로 할 수 있고 이는 전하 캐리어의 순 양이 메모리 셀에서 감소될 수 있어 이에 의해 메모리 셀에 저장된 데이터를 점차적으로 제거할 수 있어서 문제시 된다.
추가적으로, 종래의 판독 및/또는 기록 기술은 하나 이상의 선택되지 않은 메모리 셀에서 교란을 야기할 수 있다(예를 들어, 메모리 셀에 저장된 데이터의 상태에 영향을 미칠 수 있다). 예를 들어, 복수의 메모리 셀이 공통 소스 라인(SL: source line)에 연결될 수 있다. 단일 메모리 셀이 판독 및/또는 기록 동작을 위해 선택될 수 있으나, 소스 라인(SL)에 연결된 모든 메모리 셀이 소스 라인(SL)에 인가된 전압을 수신할 수 있다. 그러므로, 소스 라인(SL)에 연결된 하나 이상의 선택되지 않은 메모리 셀이 소스 라인(SL)에 인가된 전압에 의해 교란될 수 있다(예를 들어, 메모리 셀에 저장된 전하의 양에 영향을 미칠 수 있다).
다른 종래의 판독 및 기록 기술에서, 복수의 데이터 저장 커패시터는 워드 라인(WL: word line)에 의해 제어되는 하나 이상의 대응하는 액세스 트랜지스터에 의해 공통 비트 라인(BL: bit line)으로부터 분리될 수 있다. 종래의 판독 및 기록 동작에서는 비트 라인 전압에 있어서 워드 라인(WL) 대 워드 라인(WL)의 결합과 파동이 선택되지 않은 데이터 저장 커패시터의 전하 손실율을 증가시킬 수 있다.
전술된 바에 따라 반도체 메모리 디바이스로부터 판독하거나 및/또는 이에 기록하는 종래의 기술과 연관된 중요한 문제와 단점이 있을 수 있다는 것을 이해할 수 있을 것이다.
반도체 메모리 디바이스에서 어레이 교란의 영향을 감소시키는 기술이 개시된다. 하나의 특정 예시적인 실시예에서, 본 기술은 적어도 부분적으로 활성 동작(active operation)의 빈도(frequency)에 기초하여 반도체 메모리 디바이스에 대한 리프레시 속도(refresh rate)를 증가시킴으로써 반도체 메모리 디바이스에서 어레이 교란의 영향을 감소시키는 방법으로 실현될 수 있다. 본 방법은 제 1 서브어레이 어드레스와 연관된 메모리 셀의 제 1 논리 서브어레이(logical subarray)에 제 1 리프레시 동작을 수행하기 위해 제 1 서브어레이 어드레스를 포함하는 제 1 리프레시 명령을 수신하는 단계를 포함할 수 있다. 본 방법은 또한 제 2 서브어레이 어드레스와 연관된 메모리 셀의 제 2 논리 서브어레이에 제 2 리프레시 동작을 수행하기 위해 제 2 서브어레이 어드레스를 포함하는 제 2 리프레시 명령을 수신하는 단계를 더 포함할 수 있으며, 여기서 제 2 리프레시 명령은 제 1 리프레시 명령의 수신으로부터 일정 시간 기간 후에 수신된다. 본 방법은 이 시간 시간 동안 다수의 동시 리프레시 동작(concurrent refresh operation)을 수행하는 단계를 더 포함할 수 있다.
이 특정 예시적인 실시예의 다른 측면에 따르면, 동시 리프레시 동작의 수는 적어도 부분적으로 이 시간 기간 동안 수행되는 활성 서브어레이 어드레스를 포함하는 활성 동작의 수에 기초할 수 있으며, 여기서 활성 동작은 하나 이상의 서브어레이 어드레스에 액세스할 수 있다.
이 특정 예시적인 실시예의 추가 측면에 따르면, 수행되는 동시 리프레시 동작의 수는 적어도 부분적으로 메모리 셀의 복수의 뱅크 내 복수의 서브 어레이의 수에 기초할 수 있다.
이 특정 예시적인 실시예의 추가적인 측면에 따르면, 활성 동작의 활성 서브어레이 어드레스가 제 1 동시 리프레시 동작의 리프레시 서브어레이 어드레스와 동일한 경우에, 리프레시 서브어레이 어드레스가 충돌 버퍼(clash buffer)에 저장될 수 있다.
이 특정 예시적인 실시예의 다른 측면에 따르면, 충돌 버퍼에 저장된 리프레시 서브어레이 어드레스는 제 2 동시 리프레시 동작에 사용될 수 있고, 제 1 동시 리프레시 동작은 제 2 동시 리프레시 동작보다 다른 서브어레이 어드레스에 수행될 수 있다.
이 특정 예시적인 실시예의 추가 측면에 따르면, 본 방법은 제 2 동시 리프레시 동작이 충돌 버퍼에 저장된 리프레시 서브어레이 어드레스에 수행될 수 있을 때 충돌 버퍼를 소거(clearing)하는 단계를 더 포함할 수 있다.
이 특정 예시적인 실시예의 추가적인 측면에 따르면, 본 방법은 충돌 버퍼에 저장된 서브어레이 어드레스에 대한 제 1 리프레시 동작과 제 2 리프레시 동작 중 적어도 하나의 동작을 완료한 때에 충돌 버퍼를 소거하는 단계를 더 포함할 수 있다.
이 특정 예시적인 실시예의 또 다른 측면에 따르면, 충돌 버퍼에 저장된 리프레시 서브어레이 어드레스는 제 2 리프레시 동작을 위한 제 2 서브어레이 어드레스에 사용될 수 있다.
이 특정 예시적인 실시예의 다른 측면에 따르면, 동시 리프레시 동작은 동시 리프레시 서브어레이 카운터와 래치에 저장된 서브어레이 어드레스에 수행될 수 있다.
다른 특정 예시적인 실시예에서, 본 기술은 하나 이상의 활성 동작과 병행하여 동시 리프레시 동작을 수행함으로써 하나 이상의 리프레시 명령을 수신하는 반도체 메모리 디바이스에 대한 리프레시 속도를 증가시키는 방법으로 실현될 수 있다. 본 방법은 제 1 서브어레이 어드레스와 연관된 메모리 셀의 제 1 논리 서브어레이에 제 1 리프레시 동작을 수행하기 위해 제 1 서브어레이 어드레스를 포함하는 제 1 리프레시 명령을 수신하는 단계를 포함할 수 있다. 본 방법은 또한 제 2 서브어레이 어드레스와 연관된 메모리 셀의 제 2 논리적 서브어레이에 제 2 리프레시 동작을 수행하기 위해 제 2 서브어레이 어드레스를 포함하는 제 2 리프레시 명령을 수신하는 단계를 더 포함할 수 있으며, 여기서 제 2 리프레시 명령은 제 1 리프레시 명령의 수신으로부터 일정 시간 기간 후에 수신된다. 본 방법은 이 시간 기간 동안 다수의 동시 리프레시 동작을 수행하는 단계를 더 포함할 수 있다.
이 특정 예시적인 실시예의 다른 측면에 따르면, 동시 리프레시 동작의 수는 적어도 부분적으로 이 시간 기간 동안 수행되는 활성 서브어레이 어드레스를 포함하는 활성 동작의 수에 기초할 수 있으며, 이 활성 동작은 하나 이상의 서브어레이 어드레스에 액세스할 수 있다.
이 특정 예시적인 실시예의 추가 측면에 따르면, 수행되는 동시 리프레시 동작의 수는 메모리 셀의 복수의 뱅크 내 복수의 서브어레이의 수에 적어도 부분적으로 기초할 수 있다.
이 특정 예시적인 실시예의 추가적인 측면에 따르면, 활성 동작의 활성 서브어레이 어드레스가 제 1 동시 리프레시 동작의 리프레시 서브어레이 어드레스와 동일한 경우에, 리프레시 서브어레이 어드레스가 충돌 버퍼에 저장될 수 있다.
이 특정 예시적인 실시예의 또 다른 측면에 따르면, 충돌 버퍼에 저장된 리프레시 서브어레이 어드레스는 제 2 동시 리프레시 동작에 사용될 수 있으며, 여기서 제 1 동시 리프레시 동작은 제 2 동시 리프레시 동작보다 다른 서브어레이 어드레스에 수행될 수 있다.
이 특정 예시적인 실시예의 다른 측면에 따르면, 본 방법은 제 2 동시 리프레시 동작이 충돌 버퍼에 저장된 리프레시 서브어레이 어드레스에 수행될 수 있을 때 충돌 버퍼를 소거하는 단계를 더 포함할 수 있다.
이 특정 예시적인 실시예의 추가 측면에 따르면, 본 방법은 제 1 리프레시 동작과 제 2 리프레시 동작 중 적어도 하나를 완료한 때 충돌 버퍼를 소거하는 단계를 더 포함할 수 있다.
이 특정 예시적인 실시예의 추가적인 측면에 따르면, 충돌 버퍼에 저장된 리프레시 서브어레이 어드레스는 제 2 리프레시 동작을 위한 제 2 서브어레이 어드레스에 사용될 수 있다.
이 특정 예시적인 실시예의 또 다른 측면에 따르면, 동시 리프레시 동작은 동시 리프레시 서브어레이 카운터와 래치에 저장된 서브어레이 어드레스에 수행될 수 있다.
다른 특정 예시적인 실시예에서, 본 기술은 반도체 메모리 디바이스에서 어레이 교란의 영향을 감소시키는 시스템으로 실현될 수 있다. 본 반도체 메모리 디바이스는 활성 서브어레이 어드레스에 다수의 활성 동작을 수행하기 위해 활성 서브어레이 어드레스와 관련된 제 1 활성 명령을 수신하는 수단을 포함할 수 있다. 반도체 메모리 디바이스는 또한 하나 이상의 비활성 서브어레이 어드레스에 2개의 동시 리프레시 동작들 사이에 다수의 동시 리프레시 동작을 수행하는 수단을 더 포함할 수 있고, 여기서 동시 리프레시 동작의 수는 2개의 연속하는 리프레시 동작들 사이에 수행되는 활성 동작의 수에 적어도 부분적으로 기초할 수 있다.
다른 특정 예시적인 실시예에서, 본 기술은 어레이 교란의 영향을 감소시키는 반도체 메모리 디바이스로서 실현될 수 있다. 반도체 메모리 디바이스는 행과 열의 어레이로 배열된 메모리 셀의 하나 이상의 뱅크를 구비하는 메모리 셀 어레이를 포함할 수 있으며, 여기서 메모리 셀의 하나 이상의 뱅크의 각각은 메모리 셀의 복수의 서브어레이를 포함할 수 있다. 반도체 메모리 디바이스는 또한 하나 이상의 동시 리프레시 동작을 수행하기 위하여 메모리 셀의 하나 이상의 뱅크에 하나 이상의 동시 리프레시 제어 신호를 제공하도록 구성된 메모리 셀의 하나 이상의 뱅크에 연결된 복수의 동시 리프레시 제어기를 더 포함할 수 있다.
이 특정 예시적인 실시예의 다른 측면에 따르면, 반도체 메모리 디바이스는 복수의 동시 리프레시 제어기로부터 메로리 셀의 하나 이상의 뱅크로 하나 이상의 동시 리프레시 제어 신호를 제공하도록 구성된 하나 이상의 행 어드레스 래치 및 디코더를 더 포함할 수 있다.
이 특정 예시적인 실시예의 추가 측면에 따르면, 복수의 동시 리프레시 제어기들 각각은 대응하는 행 어드레스 래치 및 디코더를 인에이블(enable)하거나 디스에이블(disable)할 수 있는 멀티플렉서 제어 신호를 생성하도록 구성될 수 있다.
이 특정 예시적인 실시예의 추가적인 측면에 따르면, 복수의 동시 리프레시 제어기들 각각은 리프레시 행 카운터를 포함할 수 있다.
이 특정 예시적인 실시예의 또 다른 측면에 따르면, 리프레시 행 카운터는 메모리 셀의 하나 이상의 뱅크 중 대응하는 것의 복수의 서브어레이와 연관된 행 어드레스 정보를 저장할 수 있다.
이 특정 예시적인 실시예의 다른 측면에 따르면, 복수의 동시 리프레시 제어기들 각각은 동시 리프레시 서브어레이 카운터 및 래치를 더 포함할 수 있다.
이 특정 예시적인 실시예의 추가 측면에 따르면, 동시 리프레시 서브어레이 카운터 및 래치는 메모리 셀의 하나 이상의 뱅크 중 대응하는 것과 연관된 서브어레이 어드레스 정보를 저장할 수 있다.
이 특정 예시적인 실시예의 추가적인 측면에 따르면, 각 동시 리프레시 서브어레이 카운터 및 래치는 활성 명령의 각각 실행으로 그 다음 서브어레이 어드레스로 증분(increment)되거나 토글(toggle)될 수 있다.
이 특정 예시적인 실시예의 또 다른 측면에 따르면, 각 동시 리프레시 서브어레이 카운터 및 래치가 메모리 셀의 하나 이상의 뱅크 중 대응하는 것의 복수의 서브어레이 전부를 통해 증분되거나 토글될 수 있는 후에, 대응하는 리프레시 행 카운터가 그 다음 행 어드레스로 증분되거나 토글될 수 있다.
이 특정 예시적인 실시예의 다른 측면에 따르면, 복수의 동시 리프레시 제어기 각각은 충돌 버퍼를 더 포함할 수 있다.
이 특정 예시적인 실시예의 추가 측면에 따르면, 충돌 버퍼는 충돌 상태인 경우 서브어레이 어드레스 정보를 저장할 수 있다.
이 특정 예시적인 실시예의 추가적인 측면에 따르면, 충돌 상태는 하나 이상의 활성 명령의 서브어레이 어드레스 정보가 대응하는 동시 리프레시 서브어레이 카운터와 래치에 저장된 서브어레이 어드레스 정보와 동일하거나 또는 하나 이상의 활성 명령의 서브어레이 어드레스 정보가 대응하는 충돌 버퍼에 저장된 서브어레이 어드레스 정보와 동일할 수 있는 경우에 발생할 수 있다.
이 특정 예시적인 실시예의 또 다른 측면에 따르면, 충돌 상태인 경우, 충돌 버퍼는 대응하는 동시 리프레시 서브어레이 카운터 및 래치에 저장된 서브어레이 어드레스로 설정될 수 있다.
이 특정 예시적인 실시예의 다른 측면에 따르면, 반도체 메모리 디바이스는 명령 디코더를 더 포함할 수 있다.
이 특정 예시적인 실시예의 추가 측면에 따르면, 명령 디코더는 하나 이상의 동작을 수행하기 위하여 메모리 셀의 하나 이상의 뱅크에 하나 이상의 활성 명령을 제공하도록 구성될 수 있다.
이 특정 예시적인 실시예의 추가적인 측면에 따르면, 하나 이상의 동작은 판독 동작, 기록 동작, 예비 충전(precharge) 동작 및 리프레시 명령 중 적어도 하나를 포함할 수 있다.
이 특정 예시적인 실시예의 또 다른 측면에 따르면, 반도체 메모리 디바이스는 통상의 리프레시 제어기를 더 포함할 수 있다.
이 특정 예시적인 실시예의 다른 측면에 따르면, 통상의 리프레시 제어기는 복수의 동시 리프레시 제어기에 하나 이상의 리프레시 제어 신호를 제공하도록 구성될 수 있다.
본 발명은 이제 첨부 도면에 도시된 바와 같이 예시적인 실시예를 참조하여 보다 상세하게 설명된다. 본 발명이 예시적인 실시예를 참조하여 아래에 설명되지만, 본 발명은 이로만 제한되지 않는다는 것을 이해할 수 있을 것이다. 본 명세서의 개시 내용에 접근한 이 기술 분야에 통상의 지식을 가진 자라면 본 명세서에 기술된 본 발명의 범위 내에 있고 본 발명이 중요하게 사용될 수 있는 추가적인 구현예, 변형예 및 실시예는 물론 다른 사용 분야를 인식할 수 있을 것이다.
본 발명을 보다 완전히 이해하기 위하여, 동일한 요소가 동일한 부호로 나타나 있는 첨부 도면을 이제 참조한다. 이들 도면은 본 발명을 제한하는 것으로 해석되어서는 아니되며 단지 예시적인 것으로 의도된 것이다.
도 1은 본 발명의 일 실시예에 따라 메모리 셀 어레이, 데이터 기록 및 감지 회로 및 메모리 셀 선택 및 제어 회로를 구비하는 반도체 메모리 디바이스의 개략 블록도;
도 2는 본 발명의 일 실시예에 따라 메모리 셀 어레이, 데이터 기록 및 감지 회로 및 메모리 셀 선택 및 제어 회로를 구비하는 반도체 메모리 디바이스의 상세 개략 블록도;
도 3은 본 발명의 일 실시예에 따라 반도체 메모리 디바이스를 위한 데이터 기록 및 감지 회로 및 관련된 회로의 동시 리프레시 제어기의 개략 블록도;
도 4는 본 발명의 일 실시예에 따라 반도체 메모리 디바이스를 위한 동시 리프레시 제어기의 상세 블록도;
도 5는 본 발명의 일 실시예에 따라 반도체 메모리 디바이스를 위한 동시 리프레시 제어기의 동작 흐름도.
도 1은 본 발명의 일 실시예에 따라 메모리 셀 어레이, 데이터 기록 및 감지 회로 및 메모리 셀 선택 및 제어 회로를 구비하는 반도체 메모리 디바이스의 개략 블록도;
도 2는 본 발명의 일 실시예에 따라 메모리 셀 어레이, 데이터 기록 및 감지 회로 및 메모리 셀 선택 및 제어 회로를 구비하는 반도체 메모리 디바이스의 상세 개략 블록도;
도 3은 본 발명의 일 실시예에 따라 반도체 메모리 디바이스를 위한 데이터 기록 및 감지 회로 및 관련된 회로의 동시 리프레시 제어기의 개략 블록도;
도 4는 본 발명의 일 실시예에 따라 반도체 메모리 디바이스를 위한 동시 리프레시 제어기의 상세 블록도;
도 5는 본 발명의 일 실시예에 따라 반도체 메모리 디바이스를 위한 동시 리프레시 제어기의 동작 흐름도.
많은 실시예들이 본 명세서에 기술되고 예시된다. 하나의 측면에서, 본 발명은 반도체 메모리 디바이스의 메모리 셀에 저장된 데이터의 상태를 리프레시(refresh) 및/또는 복구(recovery)시켜 주변 메모리 셀에의 교란을 감소시킬 수 있는 교란 완화 구조의 조합에 관한 것이다. 예를 들어, 본 발명은 활성 메모리 셀 어레이의 리프레시 속도를 증가시킴으로써 활성 메모리 셀 어레이에서 하나 이상의 선택되지 않은 메모리 셀과 연관된 손실을 감소시킬 수 있는 구조와 관련된 것이다. 나아가, 본 발명은 전력 소비의 증가 없이 어레이의 동작에 기초하여 리프레시 속도를 증가시킬 수 있는 구조에 관련된 것이다.
도 1을 참조하면, 본 발명의 일 실시예에 따라 메모리 셀 어레이(20), 데이터 기록 및 감지 회로(36) 및 메모리 셀 선택 및 제어 회로(38)를 구비하는 반도체 메모리 디바이스(10)의 개략 블록도가 도시되어 있다. 메모리 셀 어레이(20)는 소스 라인(SL)(30)과 워드 라인(WL)(28)을 통해 메모리 셀 선택 및 제어 회로(38)에 연결되고 비트 라인(BL)(32)을 통해 데이터 기록 및 감지 회로(36)에 각각 연결된 복수의 메모리 셀(12)을 포함할 수 있다. 데이터 기록 및 감지 회로(36)는 선택된 메모리 셀(12)로부터 데이터를 판독하고 이에 데이터를 기록할 수 있다. 예시적인 실시예에서, 데이터 기록 및 감지 회로(36)는 복수의 데이터 감지 증폭기를 포함할 수 있다. 각 데이터 감지 증폭기는 적어도 하나의 비트 라인(BL)(32)과 전류 또는 전압 기준 전압을 수신할 수 있다. 예를 들어, 각 데이터 감지 증폭기는 메모리 셀(12)에 저장된 데이터 상태를 감지하기 위하여 교차 연결된 유형(cross-coupled type)의 감지 증폭기일 수 있다.
각 데이터 감지 증폭기는 전압 및/또는 전류 감지 회로 및/또는 기술을 사용할 수 있다. 예시적인 실시예에서, 각 데이터 감지 증폭기는 전류 감지 회로 및/또는 기술을 사용할 수 있다. 예를 들어, 전류 감지 증폭기는 선택된 메모리 셀(12)로부터 전류를 기준 전류(예를 들어, 하나 이상의 기준 셀의 전류)와 비교할 수 있다. 이 비교로부터 선택된 메모리 셀(12)이 논리 하이(이진 "1" 데이터 상태)를 포함하는지 또는 논리 로우 (이진 "0" 데이터 상태)를 포함하는지 결정될 수 있다. 이 기술 분야에 통상의 지식을 가진 자라면 메모리 셀(12)에 저장된 데이터를 판독하고 및/또는 메모리 셀(12)에 데이터를 기록하기 위해 임의의 유형이나 형태의 데이터 기록 및 감지 회로(36){메모리 셀(12)에 저장된 데이터 상태를 감지하기 위해 전압 또는 전류 감지 기술을 사용하여 하나 이상의 감지 증폭기를 포함하는}가 사용될 수 있다는 것을 이해할 수 있을 것이다.
또한 메모리 셀 선택 및 제어 회로(38)는 하나 이상의 워드 라인(WL)(28) 및/또는 소스 라인(SL)(30)에 제어 신호를 인가하는 것에 의해 데이터를 판독하고 및/또는 데이터를 기록하기 위하여 하나 이상의 미리 결정된 메모리 셀(12)을 선택하고 및/또는 인에이블할 수 있다. 메모리 셀 선택 및 제어 회로(38)는 어드레스 데이터, 예를 들어 행 어드레스 데이터를 사용하여 제어 신호를 생성할 수 있다. 나아가, 메모리 셀 선택 및 제어 회로(38)는 워드 라인 디코더 및/또는 드라이버를 포함할 수 있다. 예를 들어, 메모리 셀 선택 및 제어 회로(38)는 하나 이상의 미리 결정된 메모리 셀(12)을 선택 및/또는 인에이블하기 위해 하나 이상의 상이한 제어/선택 기술( 및 이를 위한 회로)을 포함할 수 있다. 이러한 기술과 이를 위한 회로는 이 기술 분야의 통상의 지식을 가진 자에게 잘 알려져 있는 것이다. 특히, 모든 이러한 제어/선택 기술과 이를 위한 회로는 현재 알려져 있지 않은 것이든 차후에 개발된 것이든 본 발명의 범위 내에 있는 것으로 의도된다.
예시적인 실시예에서, 반도체 메모리 디바이스(10)는 메모리 셀(12)의 행에 있는 모든 메모리 셀(12)이 "소거" 동작을 먼저 실행하는 것에 의해 미리 결정된 데이터 상태로 먼저 기록된 다음, 메모리 셀(12)의 행에 있는 모든 메모리 셀(12)이 논리 로우(이진 "0" 데이터 상태)로 기록되는 2단계 기록 동작을 구현할 수 있다. 이후, 메모리 셀(12)의 행에 있는 선택된 메모리 셀(12)이 미리 결정된 데이터 상태{예를 들어, 논리 하이(이진 "1" 데이터 상태)}로 선택적으로 기록된다. 반도체 메모리 디바이스(10)는 또한 "소거" 동작을 먼저 구현함이 없이 메모리 셀(12)의 행에 있는 선택적인 메모리 셀(12)이 논리 하이(이진 "1" 데이터 상태)로 또는 논리 로우(이진 "0" 데이터 상태)로 선택적으로 선택되는 1스텝 기록 동작을 구현할 수 있다. 반도체 메모리 디바이스(10)는 본 명세서에 기술된 예시적인 기록, 유지 및/또는 판독 기술 중 임의의 것을 사용할 수 있다.
메모리 셀(12)은 N 채널, P 채널 및/또는 두 유형의 트랜지스터를 포함할 수 있다. 사실, 메모리 어레이(20) 주변에 있는 회로}예를 들어, 감지 증폭기나 비교기, 행 및 열 어드레스 디코더 및 라인 드라이버(미도시)}는 P 채널 및/또는 N 채널 유형의 트랜지스터를 포함할 수 있다. P 채널 유형의 트랜지스터가 메모리 어레이(20) 내 메모리 셀(12)에 사용되는 경우, 적절한 기록 및 판독 전압(예를 들어, N 채널 디바이스에 사용되는 전압에 반대되는 전압, 즉 음의 전압)이 본 발명의 관점에서 이 기술 분야에 통상의 지식을 가진 자에게는 잘 알려져 있다. 따라서, 간결함을 위하여 이러한 적절한 전압에 대한 설명은 본 명세서에서는 기술되지 않는다.
도 2를 참조하면, 본 발명의 일 실시예에 따라 메모리 셀 어레이(20), 데이터 기록 및 감지 회로(36) 및 메모리 셀 선택 및 제어 회로(38)를 구비하는 반도체 메모리 디바이스(10)의 상세 개략 블록도가 도시되어 있다. 도 1에서 전술된 바와 같이 반도체 메모리 디바이스(10)는 소스 라인(SL)(30)과 워드 라인(WL)(28)을 통해 하나 이상의 메모리 셀 선택 및 제어 회로(38)(a-x)에 연결되고 비트 라인(BL)(32)을 통해 데이터 기록 및 감지 회로(36)에 각각 연결된 복수의 메모리 셀(12)을 구비하는 메모리 셀 어레이(20)를 포함할 수 있다. 데이터 기록 및 감지 회로(36)는 선택된 메모리 셀(12)로부터 데이터를 판독하고 이에 데이터를 기록할 수 있다. 메모리 셀 선택 및 제어 회로(38)는 하나 이상의 워드 라인(WL)(28) 및/또는 소스 라인(SL)(30)에 제어 신호를 생성할 수 있다. 명령 디코더(44), 통상의 리프레시 제어기(46) 및/또는 어드레스 레지스터(48)는 메모리 셀 어레이(20) 및/또는 메모리 셀 선택 및 제어 회로(38)에 하나 이상의 제어 신호를 인가할 수 있다.
메모리 셀 어레이(20)의 메모리 셀(12)은 메모리 셀(12)의 하나 이상의 개별 뱅크에 배열될 수 있다. 메모리 셀(12)의 각 개별 뱅크는 대응하는 메모리 셀 선택 및 제어 회로(38)(a-x)를 통해 독립적으로 활성화될 수 있다. 메모리 셀(12)의 뱅크의 수는 메모리 셀 어레이(20)의 사이즈에 따라 변할 수 있다. 또한 메모리 셀 선택 및 제어 회로(38)(a-x)의 수는 메모리 셀 어레이(20) 내 메모리 셀(12)의 뱅크의 수에 대응할 수 있다. 예를 들어, 더 작은 메모리 셀 어레이(20)가 더 큰 메모리 셀 어레이(20)보다 메모리 셀(12)의 더 적은 수의 뱅크를 가질 수 있다. 예시적인 실시예에서, 메모리 셀 어레이(20)는 메모리 셀(12)의 8개의 뱅크(예를 들어, 뱅크 0 내지 뱅크 7)로 배열될 수 있다. 또한, 메모리 셀(12)의 8개의 뱅크들 각각은 대응하는 메모리 셀 선택 및 제어 회로(38)(a-h)를 통해 독립적으로 활성화될 수 있다. 메모리 셀(12)의 각 뱅크는 메모리 셀(12)의 하나 이상의 논리 서브어레이를 포함할 수 있다. 예를 들어, 메모리 셀(12)의 각 논리 서브어레이는 동일한 행 어드레스를 공유할 수 있는 메모리 셀(12)의 하나 이상의 개별 물리적 서브어레이를 포함할 수 있다. 뱅크에서 메모리 셀(12)의 논리적 서브어레이의 수는 메모리 셀 어레이(20)의 구조 및/또는 메모리 셀(12)의 논리적 서브어레이의 물리적 사이즈에 따라 변할 수 있다. 예시적인 실시예에서, 메모리 셀(12)의 각 개별 뱅크는 16개의 논리적 서브어레이(예를 들어 서브 어레이 0 내지 서브어레이 15)를 포함할 수 있다.
메모리 셀 선택 및 제어 회로(38)는 하나 이상의 행 어드레스 래치 및 디코더(40)와 하나 이상의 동시 리프레시 제어기(42)를 포함할 수 있다. 각 행 어드레스 래치 및 디코더(40)는 메모리 셀 어레이(20) 내 뱅크의 서브어레이의 행에 액세스하기 위해 신호를 수신할 수 있다. 예시적인 실시예에서, 각 행 어드레스 래치 및 디코더(40)는 메모리 셀 어레이(20) 내 복수의 뱅크의 서브어레이의 행에 액세스하기 위해 다른 행 어드레스 래치 및 디코더(40)와 동시에 신호를 수신할 수 있다. 각 행 어드레스 래치 및 디코더(40)는 하나 이상의 워드 라인(WL)(28) 및/또는 소스 라인(SL)(30)을 통해 메모리 셀 어레이(20)에 연결될 수 있다. 예시적인 실시예에서, 행 어드레스 래치 및 디코더(40)는 메모리 셀 어레이(20)의 각 뱅크를 독립적으로 액세스 및/또는 제어하기 위하여 메모리 셀 어레이(20)의 각 뱅크에 제공될 수 있다.
각 동시 리프레시 제어기(42)는 명령 디코더(44) 및/또는 통상의 리프레시 제어기(46)로부터 하나 이상의 제어 신호를 수신할 수 있다. 각 동시 리프레시 제어기(42)는 명령 디코더(44) 및/또는 통상의 리프레시 제어기(46)로부터 제어 신호를 수신하고 이 제어 신호를 대응하는 행 어드레스 래치 및 디코더(40), 워드 라인(WL)(28) 및 소스 라인(SL)(30)을 통해 메모리 셀 어레이(20)에 제공할 수 있다. 각 동시 리프레시 제어기(42)는 대응하는 행 어드레스 래치 및 디코더(40)를 인에이블하거나 디스에이블할 수 있다.
예시적인 실시예에서, 각 행 어드레스 래치 및 디코더(40)는 메모리 셀 어레이(20)에 행 어드레스 제어 신호를 제공할 수 있다. 각 동시 리프레시 제어기(42)는 대응하는 행 어드레스 래치 및 디코더(40)에 의해 메모리 셀 어레이(20)에 제공되는 행 어드레스 제어 신호를 인에이블하거나 디스에이블할 수 있는 멀티플렉서 제어 신호를 생성할 수 있다. 메모리 셀 선택 및 제어 회로(38) 내 동시 리프레시 제어기(42)의 수는 메모리 셀 어레이(20) 내 뱅크의 수에 따라 좌우될 수 있다. 예시적인 실시예에서, 동시 리프레시 제어기(42)는 메모리 셀 어레이(20) 내 단일 뱅크와 연관될 수 있다. 따라서, 메모리 셀 선택 및 제어 회로(38) 내 동시 리프레시 제어기(42)의 수는 메모리 셀 어레이(20) 내 뱅크의 수와 동일할 수 있다. 메모리 셀 어레이(20) 내 각 뱅크는 대응하는 동시 리프레시 제어기(42)의 제어 하에 독립적으로 및/또는 동시에 액세스 및/또는 리프레시될 수 있다.
다른 예시적인 실시예에서, 각 동시 리프레시 제어기(42)는 명령 디코더(44) 및/또는 통상의 리프레시 제어기(46)로부터 하나 이상의 리프레시 제어 신호를 수신할 수 있다. 명령 디코더(44) 및/또는 통상의 리프레시 제어기(46)로부터 하나 이상의 리프레시 제어 신호는 하나 이상의 리프레시 동작과 연관된 리프레시 타이머 신호, 디코딩된 명령, 및/또는 타이밍 제어를 포함할 수 있다. 각 동시 리프레시 제어기(42)는 상세히 후술되는 바와 같이 하나 이상의 리프레시 제어 신호를 수신하고 하나 이상의 리프레시 동작을 수행할지 여부를 결정할 수 있다.
명령 디코더(44)는 하나 이상의 뱅크 활성 명령을 제공하기 위하여 하나 이상의 클록 및/또는 제어 신호를 수신할 수 있다. 예를 들어, 명령 디코더(44)는 하나 이상의 뱅크 활성 명령을 생성하기 위하여 복수의 클록 및/또는 제어 신호를 수신할 수 있다. 명령 디코더(44)는 메모리 셀 어레이(20)의 뱅크에서 수행될 판독 명령, 기록 명령, 예비 충전 명령, 리프레시 명령 및/또는 다른 명령을 생성하기 위하여 복수의 클록 및/또는 제어 신호를 수신할 수 있다. 예를 들어, 리프레시 명령은 메모리 셀(12)의 논리 서브어레이의 세트에 저장된 데이터의 상태{예를 들어, 논리 하이(이진 "1" 데이터 상태) 또는 논리 로우 (이진 "0" 데이터 상태)}를 리프레시하기 위해 미리 결정된 시간 기간을 가지는 동작일 수 있다. 다른 예시적인 실시예에서, 명령 디코더(44)는 하나 이상의 리프레시 제어 신호를 생성할 수 있다. 다른 예시적인 실시예에서, 명령 디코더(44)는 하나 이상의 리프레시 제어 신호를 수신하고 하나 이상의 리프레시 동작을 촉진하게 하기 위해 하나 이상의 리프레시 제어 신호를 통상의 리프레시 제어기(46)로 제공할 수 있다.
통상의 리프레시 제어기(46)는 행 어드레스 래치 및 디코더(40) 및/또는 동시 리프레시 제어기(42)를 통해 메모리 셀 어레이(20)에 하나 이상의 리프레시 제어 신호를 공급할 수 있다. 통상의 리프레시 제어기(46)는 하나 이상의 리프레시 제어 신호를 생성하거나 명령 디코더(44)로부터 하나 이상의 리프레시 제어 신호를 수신할 수 있다. 예시적인 실시예에서, 통상의 리프레시 제어기(46)는 메모리 셀 어레이(20)의 하나의 행을 리프레시하기 위하여 하나 이상의 리프레시 제어 신호를 제공할 수 있다. 예를 들어, 리프레시 명령 동안 통상의 리프레시 제어기(46)는 행 어드레스 래치 및 디코더(40)에 행 어드레스를 가지는 하나 이상의 리프레시 제어 신호를 제공할 수 있고, 메모리 셀 어레이(20)에서 행 어드레스를 가지는 하나 이상의 메모리 셀(12)이 적절히 리프레시될 수 있다.
통상의 리프레시 제어기(46)는 리프레시 명령들 사이의 간격을 결정할 수 있다. 예를 들어, 통상의 리프레시 제어기(46)와 연관된 리프레시 명령들 사이의 간격(예를 들어, 리프레시 사이클)은 변할 수 있다. 그러나, 예시적인 실시예에서, 통상의 리프레시 제어기(46)와 연관된 리프레시 명령들 사이의 간격은 약 7.8마이크로초일 수 있다. 예를 들어, 리프레시 명령들 사이의 간격은 메모리 제어기(미도시)에 의해 외부에서 생성되거나 또는 통상의 리프레시 제어기(46)에 의해 내부에서 생성될 수 있다.
어드레스 레지스터(48)는 행 어드레스 래치 및 디코더(40) 및/또는 동시 리프레시 제어기(42)에 연결될 수 있다. 어드레스 레지스터(48)는 행 어드레스 및/또는 서브어레이 어드레스를 가지는 하나 이상의 동작 제어 신호를 수신하고, 하나 이상의 동작을 촉진하기 위하여 메모리 셀 어레이(20)의 뱅크에 행 어드레스 및/또는 서브어레이 어드레스를 제공하기 위해 하나 이상의 동작 제어 신호를 디코딩할 수 있다. 또한 어드레스 레지스터(48)는 하나 이상의 동작을 촉진하기 위하여 메모리 셀 어레이(20) 내 뱅크의 행 어드레스 및/또는 서브어레이 어드레스를 행 어드레스 래치 및 디코더(40) 및/또는 동시 리프레시 제어기(42)에 제공할 수 있다.
도 3을 참조하면, 본 발명의 일 실시예에 따라 반도체 메모리 디바이스(10)를 위한 메모리 셀 선택 및 제어 회로(38)의 동시 리프레시 제어기(42)의 상세 개략 블록도가 도시된다. 도 3에 도시된 바와 같이, 동시 리프레시 제어기(42)는 명령 디코더(44), 통상의 리프레시 제어기(46) 및/또는 어드레스 레지스터(48)에 연결될 수 있다. 동시 리프레시 제어기(42)는 리프레시 행 카운터(50), 동시 리프레시 서브어레이 카운터 및 래치(52) 및/또는 충돌 버퍼(54)를 포함할 수 있다. 동시 리프레시 제어기(42)는 메모리 셀 어레이(20)의 리프레시 동작을 제어할 수 있다. 동시 리프레시 제어기(42)는 하나 이상의 리프레시 제어 신호가 통상의 리프레시 제어기(46)로부터 수신될 때 또는 하나 이상의 활성 명령이 명령 디코더(44)로 수신되어 동시 리프레시 제어기(42)로 송신될 때 하나 이상의 리프레시 동작을 제어할 수 있다. 예시적인 실시예에서, 동시 리프레시 서브어레이 카운터 및 래치(52)는 동시 리프레시 동작을 위한 서브어레이 어드레스를 포함할 수 있다. 동시 리프레시 동작은 명령 디코더(44)로부터 수신된 활성 명령에 의해 트리거링될 수 있다. 충돌 버퍼(54)는 동시 리프레시 서브어레이 카운터 및 래치(52)와 어드레스 레지스터(48) 사이에 충돌이 있어서 이전에 차단되었을 수 있었던 동시 리프레시 동작의 서브어레이 어드레스를 포함할 수 있다}예를 들어, 동시 리프레시 서브어레이 카운터 및 래치(52)에 저장된 서브어레이 어드레스는 어드레스 레지스터(48)에 있는 서브어레이 어드레스와 동일할 수 있다}. 활성 명령을 수신할 때, 리프레시 동작은 충돌 버퍼(54)에 저장된 서브어레이 어드레스가 활성 명령과 연관된 서브어레이 어드레스와 동일하지 않는 경우에 충돌 버퍼(54)에 저장된 서브어레이 어드레스에 동시에 수행될 수 있다. 동시 리프레시 동작이 충돌 버퍼(54)에 저장된 서브어레이 어드레스에 수행되는 경우에, 충돌 버퍼(54)는 내부에 저장된 서브어레이 어드레스를 소거하거나 리셋할 수 있다. 예를 들어, 어드레스 레지스터(48)는 메모리 셀 어레이(20) 내 뱅크의 서브어레이 어드레스 및/또는 행 어드레스를 동시 리프레시 제어기(42)에 제공할 수 있다. 충돌 버퍼(54)가 디폴트이거나 소거된 상태에 있고 활성 명령과 연관된 서브어레이 어드레스가 동시 리프레시 서브어레이 카운터 및 래치(52)에 저장된 서브어레이 어드레스와 같지 않는 경우, 리프레시 동작은 동시 리프레시 서브어레이 카운터 및 래치(52)에 저장된 서브어레이 어드레스에 동시에 수행될 수 있다. 동시 리프레시 동작이 동시 리프레시 서브 어레이 카운터 및 래치(52)에 저장된 서브어레이 어드레스에 수행되는 경우에, 동시 리프레시 서브어레이 카운터 및 래치(52)가 내부에 저장된 서브어레이 어드레스를 증분시킬 수 있다.
다른 예시적인 실시예에서, 충돌 상태{예를 들어, 충돌 버퍼(54)에 있는 서브어레이 어드레스가 하나 이상의 활성 명령에 있는 서브어레이 어드레스와 같은 상태}인 경우, 동시 리프레시 제어기(42)는 동시 리프레시 서브어레이 카운터 및 래치(52)에 있는 서브어레이 어드레스에 동시 리프레시 동작을 수행할 수 있다. 또한 충돌 상태는 충돌 버퍼(54)가 비어 있고 동시 리프레시 서브어레이 카운터 및 래치(52)에 있는 서브어레이 어드레스가 하나 이상의 활성 명령에 있는 서브어레이 어드레스와 같은 경우에 일어날 수 있으며, 동시 리프레시 서브어레이 카운터 및 래치(52)에 있는 서브어레이 어드레스는 충돌 버퍼(54)에 저장될 수 있다. 동시에 또는 후속적으로 동시 리프레시 서브어레이 카운터 및 래치(52)는 그 다음 서브어레이 어드레스로 증분될 수 있고 동시 리프레시 동작이 동시 리프레시 서브어레이 카운터 및 래치(52)에 있는 그 다음 서브어레이 어드레스에 수행될 수 있다. 예시적인 실시예에서, 동시 리프레시 서브어레이 카운터 및 래치(52)는 동시 리프레시 동작이 메모리 셀(12)의 뱅크 내 모든 서브어레이에 수행되는 경우 리셋되거나 소거될 수 있다. 동시 리프레시 서브어레이 카운터 및 래치(52)가 소거되거나 리셋되는 경우에 동시 리프레시 동작이 통상의 리프레시 명령이 수신될 때까지 수행되지 않을 수 있다.
예시적인 실시예에서, 동시 리프레시 제어기(42)는 하나 이상의 동작(예를 들어, 판독 동작, 기록 동작, 예비 충전 동작 및/또는 리프레시 동작)이 메모리 셀 어레이(20)의 하나 이상의 뱅크에 수행될 수 있는 경우에 리프레시 속도를 증가시킬 수 있다. 동시 리프레시 제어기(42)는 메모리 셀 어레이(20)의 하나 이상의 뱅크에 수행되는 하나 이상의 동작에 대해 8배, 16배, 32배, 64배 등 만큼 리프레시 속도를 증가시킬 수 있다. 예를 들어, 동시 리프레시 제어기(42)는 하나 이상의 동작이 메모리 셀 어레이(20)의 뱅크에 수행될 수 있는 경우에 16배만큼 리프레시 속도를 증가시킬 수 있다. 동시 리프레시 제어기(42)는 연속하는 리프레시 명령들 사이에 동시 리프레시 동작을 도입하는 것에 의해 리프레시 속도를 증가시킬 수 있다. 예를 들어, 동시 리프레시 제어기(42)는 매 64밀리초마다 대신에 매 4밀리초마다 메모리 셀 어레이(20)의 뱅크를 리프레시할 수 있다.
예시적인 실시예에서, 동시 리프레시 제어기(42)는 통상의 리프레시 제어기(46)에 의해 개시되는 리프레시 명령들 사이에 메모리 셀 어레이(20)의 뱅크에 수행되는 동작의 수에 적어도 부분적으로 기초하여 리프레시 속도를 증가시킬 수 있다. 예를 들어, 메모리 셀 어레이(20)의 뱅크가 16개의 서브어레이를 포함할 수 있는 경우에, 동시 리프레시 제어기(42)는 동시 리프레시 서브어레이 카운터 및 래치(52)가 16개의 동시 리프레시 명령들 후에 리셋되거나 소거될 수 있는 구현예에서 통상의 리프레시 제어기(46)에 의해 개시되는 리프레시 속도에 비해 16배 만큼 리프레시 속도를 증가시킬 수 있다. 또한, 리프레시 속도는 메모리 셀 어레이(20) 내 뱅크에 있는 서브어레이의 수의 증가 또는 감소에 기초하여 증가 또는 감소될 수 있다. 예를 들어, 메모리 셀 어레이(20) 내 뱅크는 8개의 서브어레이를 포함할 수 있고, 동시 리프레시 제어기(42)는 동시 리프레시 서브어레이 카운터 및 래치(52)가 8개의 동시 리프레시 동작 후에 리셋되거나 소거될 수 있는 구현예에서 8배 만큼 리프레시 속도를 증가시킬 수 있다. 다른 예시적인 실시예에서, 동시 리프레시 서브어레이 카운터 및 래치(52)는 각 서브어레이가 통상의 리프레시 동작들 사이에 동시에 리프레시될 수 있는 후에는 리셋되지 않을 수 있다. 동시 리프레시 서브어레이 카운터 및 래치(52)를 리셋하지 않는 것에 의해 리프레시 속도는 명령 디코더(44)로부터 수신된 하나 이상의 활성 명령(예를 들어, 예비 충전 명령)과 연관될 수 있다. 또한 메모리 셀 어레이(20) 내 뱅크는 32개의 서브어레이를 포함할 수 있고 동시 리프레시 제어기(42)는 동시 리프레시 서브어레이 카운터 및 래치(52)가 32개의 동시 리프레시 명령을 완료할 수 있을 때마다 리프레시 사이클 동안 최대 32배만큼 리프레시 속도를 증가시킬 수 있다. 예를 들어, 리프레시 사이클은 2개의 연속하는 리프레시 명령들 사이에 일정한 시간 기간일 수 있으며, 이 시간 기간 동안 하나 이상의 동시 리프레시 동작 및/또는 활성 동작(예를 들어, 판독 동작, 기록 동작 및/또는 예비 충전 동작)이 일어난다.
예를 들어, 2개의 동작이 리프레시 명령 동안 수행될 수 있는 경우에, 동시 리프레시 제어기(42)는 2배만큼 리프레시 속도를 증가시킬 수 있고 이 리프레시 명령에서 2개의 리프레시 동작을 수행할 수 있다. 또한 4개의 동작이 리프레시 명령 동안 수행될 수 있는 경우에, 동시 리프레시 제어기(42)는 4배 만큼 리프레시 속도를 증가시킬 수 있고 이 리프레시 명령에서 4개의 리프레시 동작을 수행할 수 있다. 또한 2개의 리프레시 동작이 활성 명령 동안 수행되는 경우에, 동시 리프레시 속도는 2배 증가할 수 있다.
동시 리프레시 제어기(42)의 리프레시 행 카운터(50)는 메모리 셀 어레이(20) 내 뱅크와 연관된 행 어드레스 정보를 저장할 수 있다. 리프레시 행 카운터(50)는 메모리 셀 어레이(20)의 뱅크 내 모든 서브어레이에 대한 행 어드레스 정보를 저장할 수 있다. 예를 들어, 리프레시 행 카운터(50)는 메모리 셀 어레이(20)의 뱅크 0과 연관된 행 어드레스 정보를 저장할 수 있다. 예시적인 실시예에서, 행 어드레스 정보는 메모리 셀 어레이(20) 내 뱅크의 서브어레이 내 리프레시 행 어드레스를 포함할 수 있다. 동작 동안, 리프레시 행 카운터(50)는 (예를 들어, 도 4에서 상세히 도시된 바와 같이) 뱅크의 모든 서브어레이가 리프레시되었다면 그 다음 행 어드레스로 증분되거나 토글될 수 있다.
동시 리프레시 서브어레이 카운터 및 래치(52)는 메모리 셀 어레이(20) 내 뱅크와 연관된 서브어레이 어드레스 정보를 저장할 수 있다. 예를 들어, 동시 리프레시 서브어레이 카운터 및 래치(52)는 리프레시 동작의 서브어레이 어드레스를 저장할 수 있다. 동시 리프레시 서브어레이 카운터 및 래치(52)는 제 1 서브어레이 어드레스(예를 들어, 서브어레이 어드레스 "0")에 대한 리프레시 동작의 완료시에 그 다음 서브어레이 어드레스(예를 들어, 서브어레이 어드레스 "1")로 증분되거나 토글될 수 있다.
또한 동시 리프레시 서브어레이 카운터 및 래치(52)는 미리 결정된 상태로 설정될 수 있다. 예를 들어, 동시 리프레시 서브어레이 카운터 및 래치(52)는 초기 설정 동안 서브어레이 어드레스 "0"으로 설정될 수 있다. 또한 동시 리프레시 서브어레이 카운터 및 래치(52)는 초기 설정 동안 서브어레이 어드레스 "10"으로 설정될 수 있다. 동시 리프레시 서브어레이 카운터 및 래치(52)는 동시 리프레시 서브어레이 카운터 및 래치(52)가 메모리 셀 어레이(20)의 뱅크에 있는 모든 서브어레이를 통해 증분되거나 토글된 후에 리셋되거나 소거될 수 있다. 다른 예시적인 실시에에서, 동시 리프레시 서브어레이 카운터 및 래치(52)는 동시 리프레시 서브어레이 카운터 및 래치(52)가 복수회 메모리 셀 어레이(20)의 뱅크에 있는 모든 서브어레이를 통해 증분되거나 토글된 후에 리셋되거나 소거될 수 있다. 다른 예시적인 실시예에서, 동시 리프레시 서브어레이 카운터 및 래치(52)는 리셋되거나 소거되지 않을 수 있고 계속 증분되거나 토글될 수 있다.
충돌 버퍼(clash buffer)(54)는 하나 이상의 충돌 서브어레이 어드레스를 저장할 수 있다. 예시적인 실시예에서, 동시 리프레시 제어기(42)는 활성 명령의 서브어레이 어드레스, 동시 리프레시 서브어레이 카운터 및 래치(52)에 저장된 서브어레이 어드레스 및/또는 충돌 버퍼(54)에 저장된 서브어레이 어드레스에 기초하여 충돌 상태를 결정할 수 있다. 예를 들어, 충돌 상태는 동시 리프레시 서브어레이 카운터 및 래치(52)에 저장된 서브어레이 어드레스가 활성 명령의 서브어레이 어드레스와 동일할 수 있는 경우에 발생할 수 있다. 동시 리프레시 서브어레이 카운터 및 래치(52)에 저장된 서브어레이 어드레스가 활성 명령의 서브어레이 어드레스와 동일할 때 충돌 버퍼(54)가 비어있다면, 서브어레이 어드레스에 대한 리프레시 동작이 이 서브어레이 어드레스에 활성 명령 동안 수행되지 않을 수 있으므로, 충돌 버퍼(54)는 동시 리프레시 서브어레이 카운터 및 래치(52)에 있는 서브어레이 어드레스로 설정될 수 있다. 또한, 충돌 상태는 충돌 버퍼(54)에 저장된 서브어레이 어드레스가 활성 명령의 서브어레이 어드레스와 동일한 경우에 발생할 수 있다. 동시 리프레시 서브어레이 카운터 및 래치(52)에서, 동시 리프레시 서브어레이 카운터 및 래치(52)가 리셋되거나 소거되지 않을 수 있는 경우에 동시 리프레시 제어기(42)는 동시 리프레시 서브어레이 카운터 및 래치(52)에 저장된 서브어레이 어드레스에 대한 리프레시 동작을 제어할 수 있다. 또한, 동시 리프레시 서브어레이 카운터 및 래치(52)가 리셋되거나 소거될 수 있는 경우에, 동시 리프레시 제어기(42)는 충돌 버퍼(54)에 다른 리프레시 명령에서 리프레시 동작을 위해 행 어드레스를 제공하게 지시할 수 있다.
도 4를 참조하면, 본 발명의 일 실시예에 따라, 동시 리프레시 제어기(42)의 리프레시 행 카운터(50), 동시 리프레시 서브어레이 카운터 및 래치(52) 및 충돌 버퍼(54)의 상세 블록도가 도시되어 있다. 전술된 바와 같이, 리프레시 행 카운터(50)는 동시 리프레시 서브어레이 카운터 및 래치(52)가 메모리 셀 어레이(20) 내 뱅크의 모든 서브어레이를 통해 증분되거나 토글되면 그 다음 행 어드레스로 증분되거나 토글될 수 있다. 예시적인 실시예에서, 동시 리프레시 제어기(42)는 뱅크 0과 연관될 수 있다. 뱅크 0과 연관된 동시 리프레시 제어기(42)의 리프레시 행 카운터(50)는 행 0으로 설정될 수 있다. 또한, 동시 리프레시 서브어레이 카운터 및 래치(52)는 서브어레이 어드레스 0으로 설정될 수 있다. 도 4에 도시된 바와 같이, 동시 리프레시 서브어레이 카운터 및 래치(52)는 각 활성 명령으로 그 다음 서브어레이 어드레스로 증분되거나 토글될 수 있다. 동시 리프레시 서브어레이 카운터 및 래치(52)는 뱅크 0의 마지막 서브어레이 어드레스(예를 들어, 서브어레이 어드레스 15)로 계속 증분되거나 토글될 수 있다. 동시 리프레시 서브어레이 카운터 및 래치(52)가 뱅크 0의 마지막 서브어레이 어드레스로 증분되거나 토글된 경우, 동시 리프레시 서브어레이 카운터 및 래치(52)는 리셋되고 소거될 수 있다. 또한, 동시 리프레시 서브어레이 카운터 및 래치(52)가 뱅크 0의 마지막 서브어레이 어드레스로 증분되거나 토글되면, 리프레시 행 카운터(50)는 그 다음 행 어드레스(예를 들어, 행 어드레스 1)로 증분되거나 토글될 수 있다. 충돌 버퍼(54)가 비어있지 않은 경우에 리프레시 행 카운터(50)는 충돌 버퍼(54)가 비어있을 때까지 그 다음 행 어드레스로 증분되지 않을 수 있다.
전술된 바와 같이, 동시 리프레시 서브어레이 카운터 및 래치(52)는 매 활성 명령으로 증분되거나 토글될 수 있으며, 동시 리프레시 서브어레이 카운터 및 래치(52)는 그 다음 서브어레이 어드레스로 순차적으로 증분되거나 토글될 수 있다. 예를 들어, 뱅크 0과 연관된 동시 리프레시 제어기(42)는 뱅크 0의 서브어레이 7에 대한 리프레시 동작을 제어할 수 있다. 또한, 활성 명령은 메모리 셀 어레이(20) 내 뱅크 0의 서브어레이 7에 대해 하나 이상의 동작을 제어할 수 있다. 활성 명령과 동시 리프레시 제어기(42)가 뱅크 0의 동일한 서브어레이(예를 들어, 서브어레이 7)에 대한 하나 이상의 동작을 제어할 수 있는 경우에, 리프레시 동작은 동일한 서브어레이에 수행되지 않을 수 있다. 또한, 충돌 버퍼(54)는 동일한 서브어레이(7)로 설정될 수 있고, 동시 리프레시 제어기(42)는 메모리 셀 어레이(20) 내 뱅크 0의 그 다음 서브어레이(예를 들어, 서브어레이 8)에 대한 리프레시 동작을 제어할 수 있다. 동시 리프레시 제어기(42)는 그 다음 활성 사이클 동안 충돌 버퍼(54)에 저장된 서브어레이 어드레스에 대한 리프레시 동작을 제어할 수 있다.
예시적인 실시예에서, 메모리 셀 어레이(20) 내 뱅크 0과 연관된 동시 리프레시 제어기(42)는 메모리 셀 어레이(20) 내 다른 뱅크와 연관된 다른 동시 리프레시 제어기(42)와는 독립적으로 동작될 수 있다. 예를 들어, 뱅크 0과 연관된 동시 리프레시 제어기(42)는 메모리 셀 어레이(20) 내 뱅크 0에 대한 하나 이상의 리프레시 동작을 제어할 수 있는 반면, 뱅크 1과 연관된 동시 리프레시 제어기(42)는 비활성으로 유지될 수 있다. 또한 뱅크 1과 연관된 동시 리프레시 제어기(42)는 뱅크 1의 서브어레이 어드레스(4)에 대한 리프레시 동작을 제어할 수 있으며, 뱅크 7과 연관된 동시 리프레시 제어기(42)는 뱅크 7의 서브어레이 어드레스 15에 대한 리프레시 동작을 제어할 수 있고 및/또는 뱅크 3과 연관된 동시 리프레시 제어기(42)는 비활성으로 유지될 수 있다. 또한, 동시 리프레시 제어기(42)의 리프레시 행 카운터(50)는 다른 동시 리프레시 제어기(42)의 다른 리프레시 행 카운터(50)와는 독립적일 수 있다. 예를 들어, 각 동시 리프레시 제어기(42)의 리프레시 행 카운터(50)는 메모리 셀 어레이(20) 내 각 뱅크에 대한 행 어드레스를 유지할 수 있다. 예시적인 실시예에서, 동시 리프레시 제어기(42)의 리프레시 행 카운터(50)에서 유지되는 행 어드레스는 메모리 셀 어레이(20) 내 각 뱅크에 수행되는 하나 이상의 동작에 적어도 부분적으로 기초할 수 있다.
도 5를 참조하면, 본 발명의 일 실시예에 따라 반도체 메모리 디바이스를 동시에 리프레시하는 방법(500)의 흐름도가 도시되어 있다. 이 예시적인 방법(500)은 본 방법을 수행하는 것에는 여러 가지 방법이 있을 수 있으므로 단지 예시를 위하여 제공된 것일 수 있다. 도 5에 도시된 방법(500)은 여러 반도체 메모리 디바이스들 중 하나 또는 그 조합에 의해 수행될 수 있다. 이하 설명되는 본 방법(500)은 단지 예시를 위하여 도 1 내지 도 4에 도시된 반도체 메모리 디바이스(10)에 의하여 수행될 수 있고, 반도체 메모리 디바이스(10)의 여러 요소들은 도 5의 예시적인 방법(500)을 설명할 때 언급된다. 도 5에 도시된 각 블록은 예시적인 방법(500)을 수행하는 하나 이상의 공정, 방법 또는 서브루틴을 나타낸다. 도 5를 참조하면, 예시적인 방법(500)은 블록(502)에서 시작할 수 있다.
블록(502)에서, 하나 이상의 활성 명령(예를 들어, 하나 이상의 뱅크 활성화, 판독 동작, 기록 동작, 예비 충전 동작 및/또는 리프레시 동작)이 메모리 셀 어레이(20) 내 뱅크와 연관된 동시 리프레시 제어기(42)에 의해 수신될 수 있다. 예를 들어, 메모리 셀 어레이(20) 내 다른 뱅크와 연관된 하나 이상의 동시 리프레시 제어기(42)가 다른 활성 명령을 수신할 수 있다. 또한, 하나 이상의 뱅크와 연관된 하나 이상의 동시 리프레시 제어기(42)는 하나 이상의 활성 명령을 수신할 수 있는 반면, 나머지 동시 리프레시 제어기(42)는 비활성으로 유지될 수 있다. 예시적인 실시예에서, 활성 명령은 원하는 메모리 셀(12)에 대한 하나 이상의 동작을 적절하고 정확하게 제어하기 위하여 뱅크 행 어드레스 정보 및/또는 뱅크 서브어레이 어드레스 정보(BAAC)를 포함할 수 있다.
블록(504)에서, 동시 리프레시 제어기(42)는 활성 명령으로부터 뱅크 행 어드레스 정보 및/또는 뱅크 서브어레이 어드레스 정보(BAAC)를 결정할 수 있다. 또한 동시 리프레시 제어기(42)는 하나 이상의 활성 명령을 처리할 수 있다. 동시 리프레시 제어기(42)는 행 어드레스 정보 및/또는 서브어레이 어드레스 정보에 기초하여 메모리 셀 어레이(20) 내 뱅크에 대한 하나 이상의 동작을 제어할 수 있다.
블록(506)에서 동시 리프레시 제어기(42)는 선택된 뱅크 서브어레이 어드레스(BAAC)와 연관된 하나 이상의 활성 명령을 수신할 수 있다. 하나 이상의 동작의 성능은 명령 디코더(44) 및/또는 동시 리프레시 제어기(42)에 의하여 또는 동시 리프레시 제어기(42) 외부에 있는 제어 회로(미도시)에 의해 제어될 수 있다. 예시적인 실시예에서, 동시 리프레시 제어기(42)는 하나 이상의 활성 명령을 수신할 수 있고 동시 리프레시 제어기(42)는 동시 리프레시 제어기(42)의 외부에 있는 제어 회로(미도시)를 통해 하나 이상의 동작을 수행할 수 있다. 다른 예시적인 실시예에서, 동시 리프레시 제어기(42)는 동시 리프레시 동작을 위해 하나 이상의 타이밍 파라미터(예를 들어, 시작 시간, 종료 시간, 실행 지속시간)를 제공할 수 있다. 다른 예시적인 실시예에서, 동시 리프레시 제어기(42)는 하나 이상의 동작을 수행하기 위해 하나 이상의 명령을 행 어드레스 래치 및 디코더(40)에 직접 전달할 수 있다.
블록(508)에서, 동시 리프레시 제어기(42)는 매 활성 명령으로 동시 리프레시 서브어레이 카운터 및 래치(52)를 증분시키거나 토글시킬 수 있다. 도 4에서 전술된 바와 같이, 동시 리프레시 제어기(42)는 각 활성 명령으로 동시 리프레시 서브어레이 카운터 및 래치(52)에 저장된 서브어레이 어드레스를 증분시키거나 토글시킬 수 있다. 또한 동시 리프레시 제어기(42)는 수신된 활성 명령의 수에 기초하여 동시 리프레시 서브어레이 카운터 및 래치(52)를 리셋할지 또는 소거할지 여부를 결정할 수 있다. 예를 들어, 활성 명령의 수가 뱅크 내 서브어레이의 수보다 더 크거나 이와 같을 수 있는 경우에, 동시 리프레시 제어기(42)는 뱅크 내 모든 서브어레이들이 동시에 리프레시될 수 있으므로 동시 리프레시 서브어레이 카운터 및 래치(52)를 리셋하거나 소거할 수 있다. 다른 예시적인 실시예에서, 동시 리프레시 서브어레이 카운터 및 래치(52) 및/또는 충돌 버퍼(54)는 리프레시되는 서브어레이 어드레스를 저장할 수 있다. 활성 명령의 수가 뱅크 내 서브어레이의 수보다 더 크거나 같을 수 있는 경우에, 동시 리프레시 서브어레이 카운터 및 래치(52) 및/또는 충돌 버퍼(54)에 저장된 서브어레이 어드레스는 그 다음 통상의 리프레시 명령 동안 리프레시될 수 있다.
블록(510)에서, 동시 리프레시 제어기(42)는 충돌 버퍼(54)가 하나 이상의 활성 명령과 동일한 뱅크 서브어레이 어드레스(BAAC)를 가지는지 여부를 결정하기 위해 하나 이상의 알고리즘을 개시할 수 있다. 하나 이상의 활성 명령의 뱅크 서브어레이 어드레스(BAAC)가 충돌 버퍼(54)에 있는 서브어레이 어드레스와 동일한 경우, 동시 리프레시 제어기(42)는 리프레시 동작과 활성 명령이 뱅크의 동일한 서브어레이에 동시에 수행되지 않을 수 있으므로 리프레시 동작이 차단될 수 있는 것을 결정할 수 있다. 충돌 버퍼(54)가 활성 명령과 동일한 뱅크 서브어레이 어드레스(BAAC)를 가지지 않는 경우에, 충돌 버퍼(54)의 상태가 결정될 수 있다.
블록(512)에서, 충돌 버퍼(54)에 저장된 서브어레이 어드레스가 하나 이상의 활성 명령의 뱅크 서브어레이 어드레스(BAAC)와 동일한 경우에, 동시 리프레시 제어기(42)는 동시 리프레시 서브어레이 카운터 및 래치(52)가 리셋되거나 소거되었는지 여부를 결정할 수 있다.
블록(514)에서, 동시 리프레시 서브어레이 카운터 및 래치(520가 리셋되거나 소거되지 않은 경우에 동시 리프레시 제어기(42)는 하나 이상의 활성 명령 동안 동시 리프레시 서브어레이 카운터 및 래치(52)에 있는 뱅크 서브어레이 어드레스(BACC)에 대한 동시 리프레시 동작을 제어할 수 있다. 동시 리프레시 제어기(42)에 의해 제어되는 동시 리프레시 동작은 활성 명령 및/또는 동시 리프레시 서브어레이 카운터 및 래치(52)가 동일한 서브어레이 어드레스를 가질 수 있는 경우에 하나 이상의 활성 명령 및/또는 충돌 버퍼(54)를 만족시킬 수 있다. 후속적으로, 동시 리프레시 제어기(42)는 충돌 버퍼(54)를 리셋하거나 소거할 수 있다.
블록(516)에서, 동시 리프레시 제어기(42)는 동시 리프레시 서브어레이 카운터 및 래치(52)에 저장된 뱅크 서브어레이 어드레스(BACC)를 증분시키거나 토글시킬 수 있다.
블록(518)에서, 동시 리프레시 서브어레이 카운터 및 래치(52)가 이전에 리셋되거나 소거된 경우에, 동시 리프레시 제어기(42)는 후속하는 리프레시 명령에서 리프레시 동작을 위해 충돌 버퍼(54)에 저장된 서브어레이 어드레스를 유지할 수 있다. 동시 리프레시 제어기(42)는 충돌 버퍼(54)에 저장된 서브어레이 어드레스에 대한 리프레시 동작을 제어하기 위해 후속하는 리프레시 명령 때까지 대기할 수 있다.
블록(520)에서, 충돌 버퍼(54)가 하나 이상의 활성 명령과 동일한 뱅크 서브어레이 어드레스(BAAC)를 가지지 않는 경우에(예를 들어, 블록 510에서), 동시 리프레시 제어기(42)는 충돌 버퍼(54)가 비어있는지 여부를 결정할 수 있다.
블록(522)에서, 충돌 버퍼(54)가 비어있지 않은 경우에, 동시 리프레시 제어기(42)는 충돌 버퍼(54)에 저장된 서브어레이 어드레스 정보에 기초하여 리프레시 동작을 제어할 수 있다. 예시적인 실시예에서, 동시 리프레시 제어기(42)는 충돌 버퍼(54)에 저장된 어드레스에 대한 리프레시 동작을 제어할 수 있다. 후속적으로, 동시 리프레시 제어기(42)는 또한 블록(522)에서 충돌 버퍼(54)를 리셋하거나 및/또는 비울 수 있다. 충돌 버퍼(54)에 저장된 서브어레이 어드레스 정보는 동시 리프레시 서브어레이 카운터 및 래치(52)에 저장된 서브어레이 어드레스 정보보다 우선권을 가질 수 있고, 리프레시 동작은 충돌 버퍼(54)에 저장된 서브어레이 어드레스 정보에 먼저 수행될 수 있다.
블록(524)에서, 충돌 버퍼(54)가 비어있는 경우에, 동시 리프레시 제어기(42)는 동시 리프레시 서브어레이 카운터 및 래치(52의 상태(예를 들어, 리셋 또는 소거)를 결정할 수 있다.
블록(526)에서, 동시 리프레시 서브 어레이 카운터 및 래치(52)가 리셋되거나 소거된 경우에, 동시 리프레시 서브어레이 카운터 및 래치(52)는 그 다음 리프레시 명령 때까지 리프레시 명령을 수행하는데 사용되지 않을 수 있다. 예를 들어, 동시 리프레시 서브어레이 카운터 및 래치(52)는 동시 리프레시 서브어레이 카운터 및 래치(52)가 메모리 셀 어레이(20) 내 뱅크의 모든 서브어레이를 리프레시하는데 사용되었을 때 리셋되거나 소거될 수 있다. 그러므로, 동시 리프레시 서브어레이 카운터 및 래치(52)는 그 다음 리프레시 사이클 때까지 메모리 셀 어레이(20) 내 뱅크의 서브어레이에 리프레시 동작을 수행하는데 사용되지 않을 수 있다.
블록(528)에서, 동시 리프레시 서브어레이 카운터 및 래치(52)가 리셋되거나 소거되지 않을 수 있는 경우, 동시 리프레시 제어기(42)는 동시 리프레시 서브어레이 카운터 및 래치(52)에 저장된 뱅크 서브어레이 어드레스(BACC)가 하나 이상의 활성 명령의 뱅크 서브어레이 어드레스(BAAC)와 동일할 수 있는지를 결정할 수 있다. 동시 리프레시 서브어레이 카운터 및 래치(52)에 저장된 뱅크 서브어레이 어드레스(BACC)가 하나 이상의 활성 명령의 뱅크 서브어레이 어드레스(BAAC)와 동일하지 않은 경우에, 동시 리프레시 제어기(42)는 블록(514)에서 지시된 바와 같이 동시 리프레시 서브어레이 카운터 및 래치(52)에 저장된 뱅크 서브어레이 어드레스(BACC)에 대한 리프레시 동작을 제어할 수 있다.
블록(530)에서, 동시 리프레시 서브어레이 카운터 및 래치(52)에 저장된 뱅크 서브어레이 어드레스(BACC)가 하나 이상의 활성 명령의 뱅크 서브어레이 어드레스(BAAC)와 동일한 경우에, 동시 리프레시 제어기(42)는 동시 리프레시 서브어레이 카운터 및 래치(52)에 저장된 것과 동일한 뱅크 서브어레이 어드레스(BACC)를 가지도록 충돌 버퍼(54)를 설정할 수 있다. 예를 들어, 하나 이상의 활성 명령과 동시 리프레시 서브어레이 카운터 및 래치(52)는 동일한 뱅크 서브어레이 어드레스를 가질 수 있고, 하나 이상의 활성 명령은 동시 리프레시 제어기(42)에 의해 제어되는 리프레시 동작 전에 뱅크 서브어레이 어드레스에 대해 수행될 수 있다. 리프레시 동작은 그 다음 리프레시 명령에서 충돌 버퍼(54)에 저장된 서브어레이에 대해 수행될 수 있다.
블록(532)에서, 하나 이상의 활성 명령의 뱅크 서브어레이 어드레스(BAAC)는 동시 리프레시 서브어레이 카운터 및 래치(52)에 저장된 뱅크 서브어레이 어드레스(BACC)와 동일하므로, 동시 리프레시 서브어레이 카운터 및 래치(52)에 저장된 뱅크 서브어레이 어드레스(BACC)는 메모리 셀 어레이(20) 내 뱅크의 그 다음 서브어레이의 어드레스로 증분되거나 토글될 수 있다. 동시 리프레시 제어기(42)는 블록(514)에서 지시된 바와 같이 메모리 셀 어레이(20) 내 뱅크의 그 다음 서브어레이에 대한 리프레시 동작을 제어할 수 있다. 후속적으로, 동시 리프레시 서브어레이 카운터 및 래치(52)에 저장된 뱅크 서브어레이 어드레스(BACC)는 블록(516)에서 지시된 바와 같이 그 다음 서브어레이 어드레스로 증분되거나 토글될 수 있다.
이런 점에서, 전술된 바와 같이 본 발명에 따라 반도체 메모리 디바이스에서 어레이 교란의 영향을 감소시키는 것은 일반적으로 입력 데이터의 치리와 출력 데이터의 생성을 어느 정도 수반한다는 것을 이해하여야 한다. 이 입력 데이터의 처리 및 출력 데이터의 생성은 하드웨어나 소프트웨어로 구현될 수 있다. 예를 들어, 특정 전자 성분들이 전술된 바와 같이 본 발명에 따른 반도체 메모리 디바이스에서 어레이 교란의 영향을 감소시키는 것과 연관된 기능을 구현하기 위해 반도체 메모리 디바이스나 이와 유사하거나 관련된 회로에 사용될 수 있다. 대안적으로, 명령에 따라서 동작하는 하나 이상의 프로세서들이 전술된 바와 같이 본 발명에 따라 반도체 메모리 디바이스에서 어레이 교란의 영향을 감소시키는 것과 연관된 기능을 구현할 수 있다. 그러한 경우, 이러한 명령이 하나 이상의 프로세서로 판독가능한 매체(예를 들어, 자기 디스크나 다른 저장 매체)에 저장되거나 또는 하나 이상의 반송파로 구현된 하나 이상의 신호를 통해 하나 이상의 프로세서로 전달될 수 있는 것은 본 발명의 범위 내에 있는 것이다.
본 발명은 전술된 특정 실시예에 의해 그 범위가 제한되는 것으로 해석되어서는 아니된다. 사실, 본 명세서에 설명된 것에 더하여 본 발명의 다른 여러 실시예나 본 발명에 대한 변형예는 전술된 상세한 설명과 첨부 도면으로부터 이 기술분야에 통상의 지식을 가진 자에게는 자명한 것일 것이다. 그러므로, 이러한 다른 실시예와 변형예는 본 발명의 범위 내에 있는 것으로 의도된다. 나아가, 본 발명이 특정 목적을 위하여 특정 환경에서 특정 구현예의 문맥으로 여기서 설명되어 있으나, 이 기술 분야에 통상의 지식을 가진 자라면 본 발명의 사용이 이로만 제한되지 않고 본 발명이 임의의 목적을 위하여 임의의 환경에서도 유리하게 구현될 수 있다는 것을 이해할 수 있을 것이다. 따라서, 하기 개시된 청구범위는 본 명세서에 기술된 본 발명의 전체 범위와 사상을 고려하여 해석되어야 한다.
Claims (37)
- 반도체 메모리 디바이스에서 어레이 교란의 영향을 감소시키는 방법으로서,
제 1 서브어레이 어드레스와 연관된 메모리 셀의 제 1 논리 서브어레이에 제 1 리프레시 동작을 수행하기 위해 제 1 서브어레이 어드레스를 포함하는 제 1 리프레시 명령을 수신하는 단계;
제 2 서브어레이 어드레스와 연관된 메모리 셀의 제 2 논리 서브어레이에 제 2 리프레시 동작을 수행하기 위해 제 2 서브어레이 어드레스를 포함하는 제 2 리프레시 명령을 수신하는 단계 - 상기 제 2 리프레시 명령은 상기 제 1 리프레시 명령의 수신으로부터 일정 시간 기간 후에 수신됨 - ; 및
상기 시간 기간 동안 다수의 동시 리프레시 동작을 수행하는 단계
를 포함하고,
활성 동작의 활성 서브어레이 어드레스가 제 1 동시 리프레시 동작의 리프레시 서브어레이 어드레스와 동일한 경우, 상기 리프레시 서브어레이 어드레스가 충돌 버퍼에 저장되는, 반도체 메모리 디바이스에서의 어레이 교란 영향의 감소방법. - 제 1 항에 있어서, 상기 동시 리프레시 동작의 수는 상기 시간 기간 동안 수행되는 활성 서브어레이 어드레스를 포함하는 활성 동작의 수에 적어도 부분적으로 기초하고, 상기 활성 동작은 하나 이상의 서브어레이 어드레스에 액세스하는 것인, 반도체 메모리 디바이스에서의 어레이 교란 영향의 감소방법.
- 제 1 항에 있어서, 수행되는 동시 리프레시 동작의 수는 메모리 셀의 복수의 뱅크 내에 있는 복수의 서브어레이의 수에 적어도 부분적으로 기초하는 것인, 반도체 메모리 디바이스에서의 어레이 교란 영향의 감소방법.
- 삭제
- 제 1 항에 있어서, 상기 충돌 버퍼에 저장된 리프레시 서브어레이 어드레스는 제 2 동시 리프레시 동작에 사용되고, 상기 제 1 동시 리프레시 동작은 상기 제 2 동시 리프레시 동작과 다른 서브어레이 어드레스에 수행되는 것인, 반도체 메모리 디바이스에서의 어레이 교란 영향의 감소방법.
- 제 5 항에 있어서, 상기 제 2 동시 리프레시 동작이 상기 충돌 버퍼에 저장된 리프레시 서브어레이 어드레스에 수행될 때 상기 충돌 버퍼를 소거하는 단계를 더 포함하는, 반도체 메모리 디바이스에서의 어레이 교란 영향의 감소방법.
- 제 1 항에 있어서, 상기 충돌 버퍼에 저장된 서브어레이 어드레스에 대한 제 1 리프레시 동작과 제 2 리프레시 동작 중 적어도 하나를 완료한 때 상기 충돌 버퍼를 소거하는 단계를 더 포함하는, 반도체 메모리 디바이스에서의 어레이 교란 영향의 감소방법.
- 제 1 항에 있어서, 상기 충돌 버퍼에 저장되는 리프레시 서브어레이 어드레스는 제 2 리프레시 동작을 위한 제 2 서브어레이 어드레스에 사용되는 것인, 반도체 메모리 디바이스에서의 어레이 교란 영향의 감소방법.
- 제 1 항에 있어서, 상기 동시 리프레시 동작은 동시 리프레시 서브어레이 카운터 및 래치에 저장된 서브어레이 어드레스에 수행되는 것인, 반도체 메모리 디바이스에서의 어레이 교란 영향의 감소방법.
- 하나 이상의 리프레시 명령을 수신하는 반도체 메모리 디바이스에 대한 리프레시 속도를 증가시키는 방법으로서,
제 1 서브어레이 어드레스와 연관된 메모리 셀의 제 1 논리 서브어레이에 제 1 리프레시 동작을 수행하기 위해 제 1 서브어레이 어드레스를 포함하는 제 1 리프레시 명령을 수신하는 단계;
제 2 서브어레이 어드레스와 연관된 메모리 셀의 제 2 논리 서브어레이에 제 2 리프레시 동작을 수행하기 위해 제 2 서브어레이 어드레스를 포함하는 제 2 리프레시 명령을 수신하는 단계 - 상기 제 2 리프레시 명령은 상기 제 1 리프레시 명령의 수신으로부터 일정 시간 기간 후에 수신됨 - ; 및
상기 시간 기간 동안 다수의 동시 리프레시 동작을 수행하는 단계
를 포함하고,
활성 동작의 활성 서브어레이 어드레스가 제 1 동시 리프레시 동작의 리프레시 서브어레이 어드레스와 동일한 경우, 상기 리프레시 서브어레이 어드레스는 충돌 버퍼에 저장되는, 반도체 메모리 디바이스에 대한 리프레시 속도의 증가방법. - 제 10 항에 있어서, 동시 리프레시 동작의 수는 상기 시간 기간 동안 수행되는 활성 서브어레이 어드레스를 포함하는 활성 동작의 수에 적어도 부분적으로 기초하며, 상기 활성 동작은 하나 이상의 서브어레이 어드레스에 액세스하는 것인, 반도체 메모리 디바이스에 대한 리프레시 속도의 증가방법.
- 제 10 항에 있어서, 수행되는 상기 동시 리프레시 동작의 수는 메모리 셀의 복수의 뱅크 내에 있는 복수의 서브 어레이의 수에 적어도 부분적으로 기초하는 것인, 반도체 메모리 디바이스에 대한 리프레시 속도의 증가방법.
- 삭제
- 제 10 항에 있어서, 상기 충돌 버퍼에 저장되는 상기 리프레시 서브어레이 어드레스는 제 2 동시 리프레시 동작에 사용되고, 상기 제 1 동시 리프레시 동작은 제 2 동시 리프레시 동작과 다른 서브어레이 어드레스에 수행되는 것인, 반도체 메모리 디바이스에 대한 리프레시 속도의 증가방법.
- 제 14 항에 있어서, 상기 제 2 동시 리프레시 동작이 상기 충돌 버퍼에 저장된 리프레시 서브어레이 어드레스에 수행될 때 상기 충돌 버퍼를 소거하는 단계를 더 포함하는, 반도체 메모리 디바이스에 대한 리프레시 속도의 증가방법.
- 제 10 항에 있어서, 상기 제 1 리프레시 동작과 제 2 리프레시 동작 중 적어도 하나를 완료한 때 상기 충돌 버퍼를 소거하는 단계를 더 포함하는, 반도체 메모리 디바이스에 대한 리프레시 속도의 증가방법.
- 제 10 항에 있어서, 상기 충돌 버퍼에 저장된 리프레시 서브어레이 어드레스는 제 2 리프레시 동작을 위해 제 2 서브어레이 어드레스에 사용되는 것인, 반도체 메모리 디바이스에 대한 리프레시 속도의 증가방법.
- 제 10 항에 있어서, 상기 동시 리프레시 동작은 동시 리프레시 서브어레이 카운터 및 래치에 저장된 서브어레이 어드레스에 수행되는 것인, 반도체 메모리 디바이스에 대한 리프레시 속도의 증가방법.
- 반도체 메모리 디바이스에서 어레이 교란의 영향을 감소시키는 시스템으로서,
활성 서브어레이 어드레스에 다수의 활성 동작을 수행하도록 활성 서브어레이 어드레스에 관련된 제 1 활성 명령을 수신하는 수단; 및
하나 이상의 비활성 서브어레이 어드레스에 대해 2개의 연속적인 리프레시 동작들 사이에 다수의 동시 리프레시 동작을 수행하는 수단
을 포함하고,
상기 동시 리프레시 동작의 수는 상기 2개의 연속적인 리프레시 동작들 사이에 수행되는 활성 동작의 수에 적어도 부분적으로 기초하고,
상기 활성 동작의 활성 서브어레이 어드레스가 동시 리프레시 동작의 비활성 서브어레이 어드레스와 동일한 경우, 상기 비활성 서브어레이 어드레스는 충돌 버퍼에 저장되는, 반도체 메모리 디바이스에서의 어레이 교란 영향의 감소 시스템. - 반도체 메모리 디바이스로서,
행과 열의 어레이로 배열된 메모리 셀의 하나 이상의 뱅크를 구비하는 메모리 셀 어레이로서, 상기 메모리 셀의 하나 이상의 뱅크들 각각은 메모리 셀의 복수의 서브어레이를 구비하는, 메모리 셀 어레이;
하나 이상의 동시 리프레시 동작을 수행하기 위하여 메모리 셀의 하나 이상의 뱅크에 하나 이상의 동시 리프레시 제어 신호를 제공하도록 구성된 메모리 셀의 하나 이상의 뱅크에 연결된 복수의 동시 리프레시 제어기; 및
상기 복수의 동시 리프레시 제어기에 연결된 통상의 리프레시 제어기
를 포함하는 반도체 메모리 디바이스. - 제 20 항에 있어서, 복수의 동시 리프레시 제어기로부터 오는 하나 이상의 동시 리프레시 제어 신호를 메모리 셀의 하나 이상의 뱅크에 제공하도록 구성된 하나 이상의 행 어드레스 래치 및 디코더를 더 포함하는 반도체 메모리 디바이스.
- 제 21 항에 있어서, 상기 복수의 동시 리프레시 제어기 각각은 대응하는 행 어드레스 래치 및 디코더를 인에이블하거나 디스에이블하는 멀티플렉서 제어 신호를 생성하도록 구성된 것인 반도체 메모리 디바이스.
- 제 20 항에 있어서, 상기 복수의 동시 리프레시 제어기들 각각은 리프레시 행 카운터를 포함하는 것인 반도체 메모리 디바이스.
- 제 23 항에 있어서, 상기 리프레시 행 카운터는 메모리 셀의 하나 이상의 뱅크 중 대응하는 것의 복수의 서브어레이와 연관된 행 어드레스 정보를 저장하는 것인 반도체 메모리 디바이스.
- 제 23 항에 있어서, 상기 복수의 동시 리프레시 제어기들 각각은 동시 리프레시 서브어레이 카운터 및 래치를 더 포함하는 것인 반도체 메모리 디바이스.
- 제 25 항에 있어서, 상기 동시 리프레시 서브어레이 카운터 및 래치는 메모리 셀의 하나 이상의 뱅크 중 대응하는 것과 연관된 서브어레이 어드레스 정보를 저장하는 것인 반도체 메모리 디바이스.
- 제 25 항에 있어서, 각 동시 리프레시 서브어레이 카운터 및 래치는 활성 명령의 각 실행으로 그 다음 서브어레이 어드레스로 증분되거나 토글되는 것인 반도체 메모리 디바이스.
- 제 25 항에 있어서, 각 동시 리프레시 서브어레이 카운터 및 래치가 메모리 셀의 하나 이상의 뱅크 중 대응하는 것의 복수의 서브어레이 전부를 통해 증분되거나 토글된 후, 대응하는 리프레시 행 카운터는 그 다음 행 어드레스로 증분되거나 토글되는 것인 반도체 메모리 디바이스.
- 제 25 항에 있어서, 상기 복수의 동시 리프레시 제어기 각각은 충돌 버퍼를 더 포함하는 것인 반도체 메모리 디바이스.
- 제 29 항에 있어서, 상기 충돌 버퍼는 충돌 상태인 경우 서브어레이 어드레스 정보를 저장하는 것인 반도체 메모리 디바이스.
- 제 30 항에 있어서, 상기 충돌 상태는 하나 이상의 활성 명령의 서브어레이 어드레스 정보가 대응하는 동시 리프레시 서브어레이 카운터 및 래치에 저장된 서브어레이 어드레스 정보와 동일하거나 또는 하나 이상의 활성 명령의 서브어레이 어드레스 정보가 대응하는 충돌 버퍼에 저장된 서브어레이 어드레스 정보와 동일한 경우에 일어나는 것인 반도체 메모리 디바이스.
- 제 30 항에 있어서, 충돌 상태인 경우, 충돌 버퍼는 대응하는 동시 리프레시 서브어레이 카운터 및 래치에 저장된 서브어레이 어드레스로 설정되는 것인 반도체 메모리 디바이스.
- 제 20 항에 있어서, 명령 디코더를 더 포함하는 반도체 메모리 디바이스.
- 제 33 항에 있어서, 상기 명령 디코더는 하나 이상의 동작을 수행하기 위해 메모리 셀의 하나 이상의 뱅크에 하나 이상의 활성 명령을 제공하도록 구성되는 것인 반도체 메모리 디바이스.
- 제 34 항에 있어서, 상기 하나 이상의 동작은 판독 동작, 기록 동작, 예비 충전(precharge) 동작 및 리프레시 명령 중 적어도 하나를 포함하는 것인 반도체 메모리 디바이스.
- 삭제
- 제 20 항에 있어서, 상기 통상의 리프레시 제어기는 복수의 동시 리프레시 제어기에 하나 이상의 리프레시 제어 신호를 제공하도록 구성된 것인 반도체 메모리 디바이스.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/639,547 | 2009-12-16 | ||
US12/639,547 US8310893B2 (en) | 2009-12-16 | 2009-12-16 | Techniques for reducing impact of array disturbs in a semiconductor memory device |
PCT/US2010/060543 WO2011084499A2 (en) | 2009-12-16 | 2010-12-15 | Techniques for reducing impact of array disturbs in a semiconductor memory device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20120120211A KR20120120211A (ko) | 2012-11-01 |
KR101825232B1 true KR101825232B1 (ko) | 2018-02-02 |
Family
ID=44142747
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020127017995A KR101825232B1 (ko) | 2009-12-16 | 2010-12-15 | 반도체 메모리 디바이스에서 어레이 교란의 영향을 감소시키는 기술 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8310893B2 (ko) |
KR (1) | KR101825232B1 (ko) |
CN (1) | CN102656638B (ko) |
WO (1) | WO2011084499A2 (ko) |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8004926B2 (en) | 2008-02-05 | 2011-08-23 | Marvell World Trade Ltd. | System and method for memory array decoding |
US9286965B2 (en) * | 2010-12-03 | 2016-03-15 | Rambus Inc. | Memory refresh method and devices |
KR20140139849A (ko) * | 2013-05-28 | 2014-12-08 | 에스케이하이닉스 주식회사 | 메모리 및 이를 포함 하는 메모리 시스템 |
KR20140139848A (ko) * | 2013-05-28 | 2014-12-08 | 에스케이하이닉스 주식회사 | 어드레스 검출회로, 이를 포함하는 메모리 시스템 및 어드레스 검출방법 |
KR102103873B1 (ko) * | 2013-06-28 | 2020-04-24 | 에스케이하이닉스 주식회사 | 메모리 및 이를 포함하는 메모리 시스템 |
US8982654B2 (en) | 2013-07-05 | 2015-03-17 | Qualcomm Incorporated | DRAM sub-array level refresh |
US9524771B2 (en) * | 2013-07-12 | 2016-12-20 | Qualcomm Incorporated | DRAM sub-array level autonomic refresh memory controller optimization |
KR102133380B1 (ko) | 2013-08-09 | 2020-07-14 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그의 동작방법 |
US9396786B2 (en) | 2013-09-25 | 2016-07-19 | SK Hynix Inc. | Memory and memory system including the same |
KR102157769B1 (ko) | 2013-10-28 | 2020-09-18 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 이의 동작 방법 |
US9734888B2 (en) | 2013-12-11 | 2017-08-15 | SK Hynix Inc. | Address storage circuit and memory and memory system including the same |
KR102182381B1 (ko) | 2013-12-11 | 2020-11-24 | 에스케이하이닉스 주식회사 | 어드레스 저장회로, 메모리 및 이를 포함하는 메모리 시스템 |
KR20160069213A (ko) * | 2014-12-08 | 2016-06-16 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 |
US9959912B2 (en) | 2016-02-02 | 2018-05-01 | Qualcomm Incorporated | Timed sense amplifier circuits and methods in a semiconductor memory |
US9514800B1 (en) | 2016-03-26 | 2016-12-06 | Bo Liu | DRAM and self-refresh method |
US10082964B2 (en) | 2016-04-27 | 2018-09-25 | Micron Technology, Inc | Data caching for ferroelectric memory |
US10528099B2 (en) * | 2016-10-10 | 2020-01-07 | Micron Technology, Inc. | Configuration update for a memory device based on a temperature of the memory device |
US20190056874A1 (en) * | 2017-08-16 | 2019-02-21 | Nanya Technology Corporation | System and method for preserving data in volatile memory |
US10297307B1 (en) | 2017-12-29 | 2019-05-21 | Micron Technology, Inc. | Methods for independent memory bank maintenance and memory devices and systems employing the same |
KR102544184B1 (ko) * | 2018-08-09 | 2023-06-16 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 이의 리프레쉬 방법 |
US10910033B2 (en) * | 2018-12-14 | 2021-02-02 | Micron Technology, Inc. | Refresh-related activation in memory |
US10762946B2 (en) | 2018-12-31 | 2020-09-01 | Micron Technology, Inc. | Memory with partial array refresh |
US11100972B2 (en) * | 2019-02-12 | 2021-08-24 | Micron Technology, Inc. | Refresh rate control for a memory device |
US11074949B2 (en) | 2019-07-18 | 2021-07-27 | Micron Technology, Inc. | Parallel access for memory subarrays |
CN112489706B (zh) * | 2019-09-11 | 2022-03-25 | 美光科技公司 | 用于基于存储器装置温度来调节存储器装置刷新操作的方法以及相关存储器装置和系统 |
KR102453523B1 (ko) * | 2021-03-10 | 2022-10-11 | 윈본드 일렉트로닉스 코포레이션 | 반도체 기억장치 |
US11798609B2 (en) | 2021-08-06 | 2023-10-24 | Winbond Electronics Corp. | Semiconductor memory device including control unit controlling time interval of refresh operation on memory to shorten interval between memory refresh operations corresponding to read/write access requirement |
US11887688B2 (en) * | 2021-10-26 | 2024-01-30 | Micron Technology, Inc. | Techniques for indicating row activation |
US20230162767A1 (en) * | 2021-11-24 | 2023-05-25 | Micron Technology, Inc. | Modification of a command timing pattern |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030067825A1 (en) | 2001-10-05 | 2003-04-10 | Hiroki Shimano | Semiconductor memory device |
US6967885B2 (en) | 2004-01-15 | 2005-11-22 | International Business Machines Corporation | Concurrent refresh mode with distributed row address counters in an embedded DRAM |
Family Cites Families (325)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA272437A (en) | 1925-10-22 | 1927-07-19 | Edgar Lilienfeld Julius | Electric current control mechanism |
US3439214A (en) | 1968-03-04 | 1969-04-15 | Fairchild Camera Instr Co | Beam-junction scan converter |
US4032947A (en) | 1971-10-20 | 1977-06-28 | Siemens Aktiengesellschaft | Controllable charge-coupled semiconductor device |
IT979035B (it) | 1972-04-25 | 1974-09-30 | Ibm | Dispositivo a circuito integrato per la memorizzazione di informa zioni binarie ad emissione elettro luminescente |
FR2197494A5 (ko) | 1972-08-25 | 1974-03-22 | Radiotechnique Compelec | |
US3997799A (en) | 1975-09-15 | 1976-12-14 | Baker Roger T | Semiconductor-device for the storage of binary data |
JPS5567993A (en) * | 1978-11-14 | 1980-05-22 | Fujitsu Ltd | Semiconductor memory unit |
US4250569A (en) * | 1978-11-15 | 1981-02-10 | Fujitsu Limited | Semiconductor memory device |
EP0014388B1 (en) | 1979-01-25 | 1983-12-21 | Nec Corporation | Semiconductor memory device |
US4222112A (en) * | 1979-02-09 | 1980-09-09 | Bell Telephone Laboratories, Incorporated | Dynamic RAM organization for reducing peak current |
JPS55113359A (en) * | 1979-02-22 | 1980-09-01 | Fujitsu Ltd | Semiconductor integrated circuit device |
DE3067215D1 (en) | 1979-12-13 | 1984-04-26 | Fujitsu Ltd | Charge-pumping semiconductor memory cell comprising a charge-storage region and memory device using such a cell |
JPS5742161A (en) | 1980-08-28 | 1982-03-09 | Fujitsu Ltd | Semiconductor and production thereof |
JPS5982761A (ja) | 1982-11-04 | 1984-05-12 | Hitachi Ltd | 半導体メモリ |
JPS6070760A (ja) | 1983-09-27 | 1985-04-22 | Fujitsu Ltd | 半導体記憶装置 |
US4658377A (en) * | 1984-07-26 | 1987-04-14 | Texas Instruments Incorporated | Dynamic memory array with segmented bit lines |
JPS6177359A (ja) | 1984-09-21 | 1986-04-19 | Fujitsu Ltd | 半導体記憶装置 |
JPS61280651A (ja) | 1985-05-24 | 1986-12-11 | Fujitsu Ltd | 半導体記憶装置 |
JPH0671067B2 (ja) | 1985-11-20 | 1994-09-07 | 株式会社日立製作所 | 半導体装置 |
JPS62272561A (ja) | 1986-05-20 | 1987-11-26 | Seiko Epson Corp | 1トランジスタ型メモリセル |
JPS6319847A (ja) | 1986-07-14 | 1988-01-27 | Oki Electric Ind Co Ltd | 半導体記憶装置 |
US4807195A (en) * | 1987-05-18 | 1989-02-21 | International Business Machines Corporation | Apparatus and method for providing a dual sense amplifier with divided bit line isolation |
US4816884A (en) | 1987-07-20 | 1989-03-28 | International Business Machines Corporation | High density vertical trench transistor and capacitor memory cell structure and fabrication method therefor |
JP2582794B2 (ja) | 1987-08-10 | 1997-02-19 | 株式会社東芝 | 半導体装置及びその製造方法 |
US5677867A (en) | 1991-06-12 | 1997-10-14 | Hazani; Emanuel | Memory with isolatable expandable bit lines |
DE68926793T2 (de) | 1988-03-15 | 1997-01-09 | Toshiba Kawasaki Kk | Dynamischer RAM |
FR2629941B1 (fr) | 1988-04-12 | 1991-01-18 | Commissariat Energie Atomique | Memoire et cellule memoire statiques du type mis, procede de memorisation |
JPH0666443B2 (ja) | 1988-07-07 | 1994-08-24 | 株式会社東芝 | 半導体メモリセルおよび半導体メモリ |
US4910709A (en) | 1988-08-10 | 1990-03-20 | International Business Machines Corporation | Complementary metal-oxide-semiconductor transistor and one-capacitor dynamic-random-access memory cell |
US5164805A (en) | 1988-08-22 | 1992-11-17 | Massachusetts Institute Of Technology | Near-intrinsic thin-film SOI FETS |
US5144390A (en) | 1988-09-02 | 1992-09-01 | Texas Instruments Incorporated | Silicon-on insulator transistor with internal body node to source node connection |
US5258635A (en) | 1988-09-06 | 1993-11-02 | Kabushiki Kaisha Toshiba | MOS-type semiconductor integrated circuit device |
JPH02168496A (ja) | 1988-09-14 | 1990-06-28 | Kawasaki Steel Corp | 半導体メモリ回路 |
NL8802423A (nl) | 1988-10-03 | 1990-05-01 | Imec Inter Uni Micro Electr | Werkwijze voor het bedrijven van een mos-structuur en daarvoor geschikte mos-structuur. |
US4894697A (en) | 1988-10-31 | 1990-01-16 | International Business Machines Corporation | Ultra dense dram cell and its method of fabrication |
US4989180A (en) * | 1989-03-10 | 1991-01-29 | Board Of Regents, The University Of Texas System | Dynamic memory with logic-in-refresh |
US5010524A (en) * | 1989-04-20 | 1991-04-23 | International Business Machines Corporation | Crosstalk-shielded-bit-line dram |
US5366917A (en) | 1990-03-20 | 1994-11-22 | Nec Corporation | Method for fabricating polycrystalline silicon having micro roughness on the surface |
US5024993A (en) * | 1990-05-02 | 1991-06-18 | Microelectronics & Computer Technology Corporation | Superconducting-semiconducting circuits, devices and systems |
US5313432A (en) | 1990-05-23 | 1994-05-17 | Texas Instruments Incorporated | Segmented, multiple-decoder memory array and method for programming a memory array |
JPH07123145B2 (ja) | 1990-06-27 | 1995-12-25 | 株式会社東芝 | 半導体集積回路 |
DE69111929T2 (de) | 1990-07-09 | 1996-03-28 | Sony Corp | Halbleiteranordnung auf einem dielektrischen isolierten Substrat. |
JPH04176163A (ja) | 1990-11-08 | 1992-06-23 | Fujitsu Ltd | 半導体装置及びその製造方法 |
US5331197A (en) | 1991-04-23 | 1994-07-19 | Canon Kabushiki Kaisha | Semiconductor memory device including gate electrode sandwiching a channel region |
US5424567A (en) | 1991-05-15 | 1995-06-13 | North American Philips Corporation | Protected programmable transistor with reduced parasitic capacitances and method of fabrication |
US5515383A (en) | 1991-05-28 | 1996-05-07 | The Boeing Company | Built-in self-test system and method for self test of an integrated circuit |
US5355330A (en) | 1991-08-29 | 1994-10-11 | Hitachi, Ltd. | Capacitive memory having a PN junction writing and tunneling through an insulator of a charge holding electrode |
EP0537677B1 (en) | 1991-10-16 | 1998-08-19 | Sony Corporation | Method of forming an SOI structure with a DRAM |
US5526307A (en) | 1992-01-22 | 1996-06-11 | Macronix International Co., Ltd. | Flash EPROM integrated circuit architecture |
US5397726A (en) * | 1992-02-04 | 1995-03-14 | National Semiconductor Corporation | Segment-erasable flash EPROM |
EP0564204A3 (en) | 1992-03-30 | 1994-09-28 | Mitsubishi Electric Corp | Semiconductor device |
US5528062A (en) | 1992-06-17 | 1996-06-18 | International Business Machines Corporation | High-density DRAM structure on soi |
US5315541A (en) | 1992-07-24 | 1994-05-24 | Sundisk Corporation | Segmented column memory array |
EP0599388B1 (en) | 1992-11-20 | 2000-08-02 | Koninklijke Philips Electronics N.V. | Semiconductor device provided with a programmable element |
JPH06216338A (ja) | 1992-11-27 | 1994-08-05 | Internatl Business Mach Corp <Ibm> | 半導体メモリセル及びその製造方法 |
JPH0799251A (ja) | 1992-12-10 | 1995-04-11 | Sony Corp | 半導体メモリセル |
DE69329376T2 (de) | 1992-12-30 | 2001-01-04 | Samsung Electronics Co Ltd | Verfahren zur Herstellung einer SOI-Transistor-DRAM |
US5986914A (en) | 1993-03-31 | 1999-11-16 | Stmicroelectronics, Inc. | Active hierarchical bitline memory architecture |
JP3613594B2 (ja) | 1993-08-19 | 2005-01-26 | 株式会社ルネサステクノロジ | 半導体素子およびこれを用いた半導体記憶装置 |
DE69316628T2 (de) * | 1993-11-29 | 1998-05-07 | Sgs Thomson Microelectronics | Flüchtige Speicherzelle |
US5448513A (en) | 1993-12-02 | 1995-09-05 | Regents Of The University Of California | Capacitorless DRAM device on silicon-on-insulator substrate |
US5432730A (en) | 1993-12-20 | 1995-07-11 | Waferscale Integration, Inc. | Electrically programmable read only memory array |
US5489792A (en) | 1994-04-07 | 1996-02-06 | Regents Of The University Of California | Silicon-on-insulator transistors having improved current characteristics and reduced electrostatic discharge susceptibility |
US5446299A (en) | 1994-04-29 | 1995-08-29 | International Business Machines Corporation | Semiconductor random access memory cell on silicon-on-insulator with dual control gates |
JP3273582B2 (ja) | 1994-05-13 | 2002-04-08 | キヤノン株式会社 | 記憶装置 |
JPH0832040A (ja) | 1994-07-14 | 1996-02-02 | Nec Corp | 半導体装置 |
US5583808A (en) | 1994-09-16 | 1996-12-10 | National Semiconductor Corporation | EPROM array segmented for high performance and method for controlling same |
US5627092A (en) | 1994-09-26 | 1997-05-06 | Siemens Aktiengesellschaft | Deep trench dram process on SOI for low leakage DRAM cell |
JP3304635B2 (ja) | 1994-09-26 | 2002-07-22 | 三菱電機株式会社 | 半導体記憶装置 |
US5593912A (en) * | 1994-10-06 | 1997-01-14 | International Business Machines Corporation | SOI trench DRAM cell for 256 MB DRAM and beyond |
FR2726935B1 (fr) | 1994-11-10 | 1996-12-13 | Commissariat Energie Atomique | Dispositif a memoire non-volatile electriquement effacable et procede de realisation d'un tel dispositif |
JP3315293B2 (ja) | 1995-01-05 | 2002-08-19 | 株式会社東芝 | 半導体記憶装置 |
JP3274306B2 (ja) * | 1995-01-20 | 2002-04-15 | 株式会社東芝 | 半導体集積回路装置 |
US6292424B1 (en) | 1995-01-20 | 2001-09-18 | Kabushiki Kaisha Toshiba | DRAM having a power supply voltage lowering circuit |
JP2806286B2 (ja) | 1995-02-07 | 1998-09-30 | 日本電気株式会社 | 半導体装置 |
JP3407232B2 (ja) | 1995-02-08 | 2003-05-19 | 富士通株式会社 | 半導体記憶装置及びその動作方法 |
JPH08222648A (ja) | 1995-02-14 | 1996-08-30 | Canon Inc | 記憶装置 |
EP1209747A3 (en) | 1995-02-17 | 2002-07-24 | Hitachi, Ltd. | Semiconductor memory element |
JP3600335B2 (ja) | 1995-03-27 | 2004-12-15 | 株式会社東芝 | 半導体装置 |
US5568356A (en) | 1995-04-18 | 1996-10-22 | Hughes Aircraft Company | Stacked module assembly including electrically interconnected switching module and plural electronic modules |
EP0739097B1 (en) | 1995-04-21 | 2004-04-07 | Nippon Telegraph And Telephone Corporation | MOSFET circuit and CMOS logic circuit using the same |
US5606188A (en) * | 1995-04-26 | 1997-02-25 | International Business Machines Corporation | Fabrication process and structure for a contacted-body silicon-on-insulator dynamic random access memory |
JP2848272B2 (ja) | 1995-05-12 | 1999-01-20 | 日本電気株式会社 | 半導体記憶装置 |
DE19519159C2 (de) | 1995-05-24 | 1998-07-09 | Siemens Ag | DRAM-Zellenanordnung und Verfahren zu deren Herstellung |
US5724295A (en) * | 1995-06-07 | 1998-03-03 | International Business Machines Corporation | Partitioned dynamic memory allowing substitution of a redundant circuit in any partition and using partial address disablement and disablement override |
US5629546A (en) | 1995-06-21 | 1997-05-13 | Micron Technology, Inc. | Static memory cell and method of manufacturing a static memory cell |
US6480407B1 (en) | 1995-08-25 | 2002-11-12 | Micron Technology, Inc. | Reduced area sense amplifier isolation layout in a dynamic RAM architecture |
JP3853406B2 (ja) | 1995-10-27 | 2006-12-06 | エルピーダメモリ株式会社 | 半導体集積回路装置及び当該装置の製造方法 |
US5585285A (en) | 1995-12-06 | 1996-12-17 | Micron Technology, Inc. | Method of forming dynamic random access memory circuitry using SOI and isolation trenches |
DE19603810C1 (de) | 1996-02-02 | 1997-08-28 | Siemens Ag | Speicherzellenanordnung und Verfahren zu deren Herstellung |
JP3759648B2 (ja) * | 1996-03-04 | 2006-03-29 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
US5936265A (en) | 1996-03-25 | 1999-08-10 | Kabushiki Kaisha Toshiba | Semiconductor device including a tunnel effect element |
DE69739692D1 (de) | 1996-04-08 | 2010-01-21 | Hitachi Ltd | Integrierte halbleiterschaltungsvorrichtung |
EP0801427A3 (en) | 1996-04-11 | 1999-05-06 | Matsushita Electric Industrial Co., Ltd. | Field effect transistor, semiconductor storage device, method of manufacturing the same and method of driving semiconductor storage device |
US6424016B1 (en) | 1996-05-24 | 2002-07-23 | Texas Instruments Incorporated | SOI DRAM having P-doped polysilicon gate for a memory pass transistor |
US5754469A (en) | 1996-06-14 | 1998-05-19 | Macronix International Co., Ltd. | Page mode floating gate memory device storing multiple bits per cell |
US5886376A (en) | 1996-07-01 | 1999-03-23 | International Business Machines Corporation | EEPROM having coplanar on-insulator FET and control gate |
US5778243A (en) | 1996-07-03 | 1998-07-07 | International Business Machines Corporation | Multi-threaded cell for a memory |
US5811283A (en) | 1996-08-13 | 1998-09-22 | United Microelectronics Corporation | Silicon on insulator (SOI) dram cell structure and process |
JP3260660B2 (ja) * | 1996-08-22 | 2002-02-25 | 株式会社東芝 | 半導体装置およびその製造方法 |
US5774411A (en) | 1996-09-12 | 1998-06-30 | International Business Machines Corporation | Methods to enhance SOI SRAM cell stability |
US5798968A (en) | 1996-09-24 | 1998-08-25 | Sandisk Corporation | Plane decode/virtual sector architecture |
JP2877103B2 (ja) | 1996-10-21 | 1999-03-31 | 日本電気株式会社 | 不揮発性半導体記憶装置およびその製造方法 |
US6097624A (en) | 1997-09-17 | 2000-08-01 | Samsung Electronics Co., Ltd. | Methods of operating ferroelectric memory devices having reconfigurable bit lines |
KR19980057003A (ko) | 1996-12-30 | 1998-09-25 | 김영환 | 반도체 메모리 디바이스 및 그 제조방법 |
JP3161354B2 (ja) | 1997-02-07 | 2001-04-25 | 日本電気株式会社 | 半導体装置及びその製造方法 |
US5732014A (en) * | 1997-02-20 | 1998-03-24 | Micron Technology, Inc. | Merged transistor structure for gain memory cell |
EP0860878A2 (en) | 1997-02-20 | 1998-08-26 | Texas Instruments Incorporated | An integrated circuit with programmable elements |
JP3441330B2 (ja) | 1997-02-28 | 2003-09-02 | 株式会社東芝 | 半導体装置及びその製造方法 |
JPH11191596A (ja) | 1997-04-02 | 1999-07-13 | Sony Corp | 半導体メモリセル及びその製造方法 |
US6424011B1 (en) | 1997-04-14 | 2002-07-23 | International Business Machines Corporation | Mixed memory integration with NVRAM, dram and sram cell structures on same substrate |
US5881010A (en) | 1997-05-15 | 1999-03-09 | Stmicroelectronics, Inc. | Multiple transistor dynamic random access memory array architecture with simultaneous refresh of multiple memory cells during a read operation |
WO1998054727A2 (en) * | 1997-05-30 | 1998-12-03 | Micron Technology, Inc. | 256 Meg DYNAMIC RANDOM ACCESS MEMORY |
US5784311A (en) | 1997-06-13 | 1998-07-21 | International Business Machines Corporation | Two-device memory cell on SOI for merged logic and memory applications |
US6133597A (en) | 1997-07-25 | 2000-10-17 | Mosel Vitelic Corporation | Biasing an integrated circuit well with a transistor electrode |
KR100246602B1 (ko) * | 1997-07-31 | 2000-03-15 | 정선종 | 모스트랜지스터및그제조방법 |
US5907170A (en) * | 1997-10-06 | 1999-05-25 | Micron Technology, Inc. | Circuit and method for an open bit line memory cell with a vertical transistor and trench plate trench capacitor |
US5943581A (en) | 1997-11-05 | 1999-08-24 | Vanguard International Semiconductor Corporation | Method of fabricating a buried reservoir capacitor structure for high-density dynamic random access memory (DRAM) circuits |
US5976945A (en) * | 1997-11-20 | 1999-11-02 | Vanguard International Semiconductor Corporation | Method for fabricating a DRAM cell structure on an SOI wafer incorporating a two dimensional trench capacitor |
JPH11163329A (ja) * | 1997-11-27 | 1999-06-18 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
DE19752968C1 (de) | 1997-11-28 | 1999-06-24 | Siemens Ag | Speicherzellenanordnung und Verfahren zu deren Herstellung |
EP0924766B1 (de) | 1997-12-17 | 2008-02-20 | Qimonda AG | Speicherzellenanordnung und Verfahren zu deren Herstellung |
US5943258A (en) * | 1997-12-24 | 1999-08-24 | Texas Instruments Incorporated | Memory with storage cells having SOI drive and access transistors with tied floating body connections |
JP4199338B2 (ja) * | 1998-10-02 | 2008-12-17 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
WO1999046775A2 (en) * | 1998-03-10 | 1999-09-16 | Rambus, Inc. | Performing concurrent refresh and current control operations in a memory subsystem |
US6097056A (en) | 1998-04-28 | 2000-08-01 | International Business Machines Corporation | Field effect transistor having a floating gate |
US5963497A (en) * | 1998-05-18 | 1999-10-05 | Silicon Aquarius, Inc. | Dynamic random access memory system with simultaneous access and refresh operations and methods for using the same |
US6225158B1 (en) | 1998-05-28 | 2001-05-01 | International Business Machines Corporation | Trench storage dynamic random access memory cell with vertical transfer device |
JP2000030441A (ja) * | 1998-07-15 | 2000-01-28 | Mitsubishi Electric Corp | 半導体記憶装置及び半導体記憶装置のリフレッシュ方法 |
TW432545B (en) * | 1998-08-07 | 2001-05-01 | Ibm | Method and improved SOI body contact structure for transistors |
JP4030198B2 (ja) | 1998-08-11 | 2008-01-09 | 株式会社ルネサステクノロジ | 半導体集積回路装置の製造方法 |
KR100268419B1 (ko) | 1998-08-14 | 2000-10-16 | 윤종용 | 고집적 반도체 메모리 장치 및 그의 제조 방법 |
US6333866B1 (en) | 1998-09-28 | 2001-12-25 | Texas Instruments Incorporated | Semiconductor device array having dense memory cell array and heirarchical bit line scheme |
US6423596B1 (en) | 1998-09-29 | 2002-07-23 | Texas Instruments Incorporated | Method for two-sided fabrication of a memory array |
US6096598A (en) | 1998-10-29 | 2000-08-01 | International Business Machines Corporation | Method for forming pillar memory cells and device formed thereby |
US6214694B1 (en) * | 1998-11-17 | 2001-04-10 | International Business Machines Corporation | Process of making densely patterned silicon-on-insulator (SOI) region on a wafer |
KR100290787B1 (ko) | 1998-12-26 | 2001-07-12 | 박종섭 | 반도체 메모리 소자의 제조방법 |
US6184091B1 (en) * | 1999-02-01 | 2001-02-06 | Infineon Technologies North America Corp. | Formation of controlled trench top isolation layers for vertical transistors |
US6356485B1 (en) * | 1999-02-13 | 2002-03-12 | Integrated Device Technology, Inc. | Merging write cycles by comparing at least a portion of the respective write cycle addresses |
JP3384350B2 (ja) | 1999-03-01 | 2003-03-10 | 株式会社村田製作所 | 低温焼結セラミック組成物の製造方法 |
US6157216A (en) | 1999-04-22 | 2000-12-05 | International Business Machines Corporation | Circuit driver on SOI for merged logic and memory circuits |
US6111778A (en) | 1999-05-10 | 2000-08-29 | International Business Machines Corporation | Body contacted dynamic memory |
US6333532B1 (en) | 1999-07-16 | 2001-12-25 | International Business Machines Corporation | Patterned SOI regions in semiconductor chips |
JP2001036092A (ja) * | 1999-07-23 | 2001-02-09 | Mitsubishi Electric Corp | 半導体装置 |
JP2001044391A (ja) | 1999-07-29 | 2001-02-16 | Fujitsu Ltd | 半導体記憶装置とその製造方法 |
US6195303B1 (en) * | 1999-10-25 | 2001-02-27 | Winbond Electronics Corporation | Clock-based transparent refresh mechanisms for DRAMS |
US6566177B1 (en) | 1999-10-25 | 2003-05-20 | International Business Machines Corporation | Silicon-on-insulator vertical array device trench capacitor DRAM |
US6391658B1 (en) | 1999-10-26 | 2002-05-21 | International Business Machines Corporation | Formation of arrays of microelectronic elements |
US6633066B1 (en) * | 2000-01-07 | 2003-10-14 | Samsung Electronics Co., Ltd. | CMOS integrated circuit devices and substrates having unstrained silicon active layers |
US6544837B1 (en) * | 2000-03-17 | 2003-04-08 | International Business Machines Corporation | SOI stacked DRAM logic |
US6359802B1 (en) * | 2000-03-28 | 2002-03-19 | Intel Corporation | One-transistor and one-capacitor DRAM cell for logic process technology |
US6524897B1 (en) * | 2000-03-31 | 2003-02-25 | Intel Corporation | Semiconductor-on-insulator resistor-capacitor circuit |
US20020031909A1 (en) * | 2000-05-11 | 2002-03-14 | Cyril Cabral | Self-aligned silicone process for low resistivity contacts to thin film silicon-on-insulator mosfets |
JP2002064150A (ja) | 2000-06-05 | 2002-02-28 | Mitsubishi Electric Corp | 半導体装置 |
DE10028424C2 (de) | 2000-06-06 | 2002-09-19 | Infineon Technologies Ag | Herstellungsverfahren für DRAM-Speicherzellen |
US6262935B1 (en) | 2000-06-17 | 2001-07-17 | United Memories, Inc. | Shift redundancy scheme for wordlines in memory circuits |
US6479862B1 (en) | 2000-06-22 | 2002-11-12 | Progressant Technologies, Inc. | Charge trapping device and method for implementing a transistor having a negative differential resistance mode |
JP2002009081A (ja) | 2000-06-26 | 2002-01-11 | Toshiba Corp | 半導体装置及びその製造方法 |
JP4011833B2 (ja) | 2000-06-30 | 2007-11-21 | 株式会社東芝 | 半導体メモリ |
KR100339425B1 (ko) | 2000-07-21 | 2002-06-03 | 박종섭 | 리세스된 소이 구조를 갖는 반도체 소자 및 그의 제조 방법 |
JP4226205B2 (ja) | 2000-08-11 | 2009-02-18 | 富士雄 舛岡 | 半導体記憶装置の製造方法 |
US6621725B2 (en) | 2000-08-17 | 2003-09-16 | Kabushiki Kaisha Toshiba | Semiconductor memory device with floating storage bulk region and method of manufacturing the same |
US6492211B1 (en) | 2000-09-07 | 2002-12-10 | International Business Machines Corporation | Method for novel SOI DRAM BICMOS NPN |
US20020070411A1 (en) | 2000-09-08 | 2002-06-13 | Alcatel | Method of processing a high voltage p++/n-well junction and a device manufactured by the method |
JP4064607B2 (ja) | 2000-09-08 | 2008-03-19 | 株式会社東芝 | 半導体メモリ装置 |
JP2002094027A (ja) * | 2000-09-11 | 2002-03-29 | Toshiba Corp | 半導体記憶装置とその製造方法 |
US6350653B1 (en) * | 2000-10-12 | 2002-02-26 | International Business Machines Corporation | Embedded DRAM on silicon-on-insulator substrate |
US6421269B1 (en) | 2000-10-17 | 2002-07-16 | Intel Corporation | Low-leakage MOS planar capacitors for use within DRAM storage cells |
US6496402B1 (en) * | 2000-10-17 | 2002-12-17 | Intel Corporation | Noise suppression for open bit line DRAM architectures |
US6849871B2 (en) | 2000-10-20 | 2005-02-01 | International Business Machines Corporation | Fully-depleted-collector silicon-on-insulator (SOI) bipolar transistor useful alone or in SOI BiCMOS |
US6429477B1 (en) | 2000-10-31 | 2002-08-06 | International Business Machines Corporation | Shared body and diffusion contact structure and method for fabricating same |
US6440872B1 (en) | 2000-11-03 | 2002-08-27 | International Business Machines Corporation | Method for hybrid DRAM cell utilizing confined strap isolation |
US6549450B1 (en) * | 2000-11-08 | 2003-04-15 | Ibm Corporation | Method and system for improving the performance on SOI memory arrays in an SRAM architecture system |
US6441436B1 (en) | 2000-11-29 | 2002-08-27 | United Microelectronics Corp. | SOI device and method of fabrication |
JP3808700B2 (ja) | 2000-12-06 | 2006-08-16 | 株式会社東芝 | 半導体装置及びその製造方法 |
US20020072155A1 (en) | 2000-12-08 | 2002-06-13 | Chih-Cheng Liu | Method of fabricating a DRAM unit |
US7101772B2 (en) | 2000-12-30 | 2006-09-05 | Texas Instruments Incorporated | Means for forming SOI |
US6552398B2 (en) * | 2001-01-16 | 2003-04-22 | Ibm Corporation | T-Ram array having a planar cell structure and method for fabricating the same |
JP2002216473A (ja) * | 2001-01-16 | 2002-08-02 | Matsushita Electric Ind Co Ltd | 半導体メモリ装置 |
US6441435B1 (en) | 2001-01-31 | 2002-08-27 | Advanced Micro Devices, Inc. | SOI device with wrap-around contact to underside of body, and method of making |
JP4216483B2 (ja) | 2001-02-15 | 2009-01-28 | 株式会社東芝 | 半導体メモリ装置 |
JP3884266B2 (ja) | 2001-02-19 | 2007-02-21 | 株式会社東芝 | 半導体メモリ装置及びその製造方法 |
US6620682B1 (en) * | 2001-02-27 | 2003-09-16 | Aplus Flash Technology, Inc. | Set of three level concurrent word line bias conditions for a nor type flash memory array |
US6548848B2 (en) * | 2001-03-15 | 2003-04-15 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
JP4354663B2 (ja) | 2001-03-15 | 2009-10-28 | 株式会社東芝 | 半導体メモリ装置 |
JP4071476B2 (ja) | 2001-03-21 | 2008-04-02 | 株式会社東芝 | 半導体ウェーハ及び半導体ウェーハの製造方法 |
US6462359B1 (en) | 2001-03-22 | 2002-10-08 | T-Ram, Inc. | Stability in thyristor-based memory device |
US7456439B1 (en) | 2001-03-22 | 2008-11-25 | T-Ram Semiconductor, Inc. | Vertical thyristor-based memory with trench isolation and its method of fabrication |
US6529433B2 (en) * | 2001-04-03 | 2003-03-04 | Hynix Semiconductor, Inc. | Refresh mechanism in dynamic memories |
KR100525331B1 (ko) | 2001-04-26 | 2005-11-02 | 가부시끼가이샤 도시바 | 반도체 장치 |
JP4053738B2 (ja) | 2001-04-26 | 2008-02-27 | 株式会社東芝 | 半導体メモリ装置 |
US6556477B2 (en) * | 2001-05-21 | 2003-04-29 | Ibm Corporation | Integrated chip having SRAM, DRAM and flash memory and method for fabricating the same |
US6563733B2 (en) | 2001-05-24 | 2003-05-13 | Winbond Electronics Corporation | Memory array architectures based on a triple-polysilicon source-side injection non-volatile memory cell |
TWI230392B (en) * | 2001-06-18 | 2005-04-01 | Innovative Silicon Sa | Semiconductor device |
US6573566B2 (en) | 2001-07-09 | 2003-06-03 | United Microelectronics Corp. | Low-voltage-triggered SOI-SCR device and associated ESD protection circuit |
JP2003031684A (ja) | 2001-07-11 | 2003-01-31 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
JP2003031693A (ja) | 2001-07-19 | 2003-01-31 | Toshiba Corp | 半導体メモリ装置 |
US6567330B2 (en) * | 2001-08-17 | 2003-05-20 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
JP2003132682A (ja) | 2001-08-17 | 2003-05-09 | Toshiba Corp | 半導体メモリ装置 |
US6664589B2 (en) * | 2001-08-30 | 2003-12-16 | Micron Technology, Inc. | Technique to control tunneling currents in DRAM capacitors, cells, and devices |
EP1425435A2 (en) * | 2001-09-14 | 2004-06-09 | Asm International N.V. | Metal nitride deposition by ald using gettering reactant |
US6552932B1 (en) * | 2001-09-21 | 2003-04-22 | Sandisk Corporation | Segmented metal bitlines |
JP3984014B2 (ja) | 2001-09-26 | 2007-09-26 | 株式会社東芝 | 半導体装置用基板を製造する方法および半導体装置用基板 |
JP4322453B2 (ja) | 2001-09-27 | 2009-09-02 | 株式会社東芝 | 半導体装置およびその製造方法 |
US6870225B2 (en) * | 2001-11-02 | 2005-03-22 | International Business Machines Corporation | Transistor structure with thick recessed source/drain structures and fabrication process of same |
US6657259B2 (en) | 2001-12-04 | 2003-12-02 | International Business Machines Corporation | Multiple-plane FinFET CMOS |
US6518105B1 (en) * | 2001-12-10 | 2003-02-11 | Taiwan Semiconductor Manufacturing Company | High performance PD SOI tunneling-biased MOSFET |
JP3998467B2 (ja) | 2001-12-17 | 2007-10-24 | シャープ株式会社 | 不揮発性半導体メモリ装置及びその動作方法 |
JP2003203967A (ja) | 2001-12-28 | 2003-07-18 | Toshiba Corp | 部分soiウェーハの製造方法、半導体装置及びその製造方法 |
US20030123279A1 (en) | 2002-01-03 | 2003-07-03 | International Business Machines Corporation | Silicon-on-insulator SRAM cells with increased stability and yield |
US20030230778A1 (en) | 2002-01-30 | 2003-12-18 | Sumitomo Mitsubishi Silicon Corporation | SOI structure having a SiGe Layer interposed between the silicon and the insulator |
US6975536B2 (en) | 2002-01-31 | 2005-12-13 | Saifun Semiconductors Ltd. | Mass storage array and methods for operation thereof |
US6750515B2 (en) | 2002-02-05 | 2004-06-15 | Industrial Technology Research Institute | SCR devices in silicon-on-insulator CMOS process for on-chip ESD protection |
DE10204871A1 (de) * | 2002-02-06 | 2003-08-21 | Infineon Technologies Ag | Kondensatorlose 1-Transistor-DRAM-Zelle und Herstellungsverfahren |
JP2003243528A (ja) | 2002-02-13 | 2003-08-29 | Toshiba Corp | 半導体装置 |
US6661042B2 (en) | 2002-03-11 | 2003-12-09 | Monolithic System Technology, Inc. | One-transistor floating-body DRAM cell in bulk CMOS process with electrically isolated charge storage region |
US6686624B2 (en) * | 2002-03-11 | 2004-02-03 | Monolithic System Technology, Inc. | Vertical one-transistor floating-body DRAM cell in bulk CMOS process with electrically isolated charge storage region |
US6560142B1 (en) | 2002-03-22 | 2003-05-06 | Yoshiyuki Ando | Capacitorless DRAM gain cell |
US6677646B2 (en) | 2002-04-05 | 2004-01-13 | International Business Machines Corporation | Method and structure of a disposable reversed spacer process for high performance recessed channel CMOS |
JP4880867B2 (ja) * | 2002-04-10 | 2012-02-22 | セイコーインスツル株式会社 | 薄膜メモリ、アレイとその動作方法および製造方法 |
EP1355316B1 (en) * | 2002-04-18 | 2007-02-21 | Innovative Silicon SA | Data storage device and refreshing method for use with such device |
US6574135B1 (en) | 2002-04-19 | 2003-06-03 | Texas Instruments Incorporated | Shared sense amplifier for ferro-electric memory cell |
US6940748B2 (en) * | 2002-05-16 | 2005-09-06 | Micron Technology, Inc. | Stacked 1T-nMTJ MRAM structure |
JP3962638B2 (ja) * | 2002-06-18 | 2007-08-22 | 株式会社東芝 | 半導体記憶装置、及び、半導体装置 |
KR100437856B1 (ko) * | 2002-08-05 | 2004-06-30 | 삼성전자주식회사 | 모스 트랜지스터 및 이를 포함하는 반도체 장치의 형성방법. |
JP4044401B2 (ja) | 2002-09-11 | 2008-02-06 | 株式会社東芝 | 半導体記憶装置 |
US6861689B2 (en) * | 2002-11-08 | 2005-03-01 | Freescale Semiconductor, Inc. | One transistor DRAM cell structure and method for forming |
US7030436B2 (en) * | 2002-12-04 | 2006-04-18 | Micron Technology, Inc. | Embedded DRAM gain memory cell having MOS transistor body provided with a bi-polar transistor charge injecting means |
DE10362018B4 (de) * | 2003-02-14 | 2007-03-08 | Infineon Technologies Ag | Anordnung und Verfahren zur Herstellung von vertikalen Transistorzellen und transistorgesteuerten Speicherzellen |
JP4381013B2 (ja) * | 2003-03-17 | 2009-12-09 | 富士通マイクロエレクトロニクス株式会社 | 半導体記憶装置 |
US6714436B1 (en) * | 2003-03-20 | 2004-03-30 | Motorola, Inc. | Write operation for capacitorless RAM |
US7233024B2 (en) | 2003-03-31 | 2007-06-19 | Sandisk 3D Llc | Three-dimensional memory device incorporating segmented bit line memory array |
JP2004335553A (ja) | 2003-04-30 | 2004-11-25 | Toshiba Corp | 半導体装置およびその製造方法 |
US6867433B2 (en) | 2003-04-30 | 2005-03-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor-on-insulator chip incorporating strained-channel partially-depleted, fully-depleted, and multiple-gate transistors |
JP3913709B2 (ja) * | 2003-05-09 | 2007-05-09 | 株式会社東芝 | 半導体記憶装置 |
JP2004335031A (ja) | 2003-05-09 | 2004-11-25 | Toshiba Corp | 半導体記憶装置 |
US20040228168A1 (en) * | 2003-05-13 | 2004-11-18 | Richard Ferrant | Semiconductor memory device and method of operating same |
US7085153B2 (en) | 2003-05-13 | 2006-08-01 | Innovative Silicon S.A. | Semiconductor memory cell, array, architecture and device, and method of operating same |
US6912150B2 (en) | 2003-05-13 | 2005-06-28 | Lionel Portman | Reference current generator, and method of programming, adjusting and/or operating same |
US6909151B2 (en) | 2003-06-27 | 2005-06-21 | Intel Corporation | Nonplanar device with stress incorporation layer and method of fabrication |
US7335934B2 (en) * | 2003-07-22 | 2008-02-26 | Innovative Silicon S.A. | Integrated circuit device, and method of fabricating same |
US6897098B2 (en) | 2003-07-28 | 2005-05-24 | Intel Corporation | Method of fabricating an ultra-narrow channel semiconductor device |
KR100532456B1 (ko) * | 2003-07-30 | 2005-11-30 | 삼성전자주식회사 | 메모리 컨트롤러 및 상기 메모리 컨트롤러를 구비하는반도체 장치 |
JP4077381B2 (ja) | 2003-08-29 | 2008-04-16 | 株式会社東芝 | 半導体集積回路装置 |
US6936508B2 (en) | 2003-09-12 | 2005-08-30 | Texas Instruments Incorporated | Metal gate MOS transistors and methods for making the same |
US20050062088A1 (en) * | 2003-09-22 | 2005-03-24 | Texas Instruments Incorporated | Multi-gate one-transistor dynamic random access memory |
US7184298B2 (en) * | 2003-09-24 | 2007-02-27 | Innovative Silicon S.A. | Low power programming technique for a floating body memory transistor, memory cell, and memory array |
US6982902B2 (en) * | 2003-10-03 | 2006-01-03 | Infineon Technologies Ag | MRAM array having a segmented bit line |
US7072205B2 (en) | 2003-11-19 | 2006-07-04 | Intel Corporation | Floating-body DRAM with two-phase write |
US7002842B2 (en) | 2003-11-26 | 2006-02-21 | Intel Corporation | Floating-body dynamic random access memory with purge line |
JP2005175090A (ja) | 2003-12-09 | 2005-06-30 | Toshiba Corp | 半導体メモリ装置及びその製造方法 |
US6952376B2 (en) | 2003-12-22 | 2005-10-04 | Intel Corporation | Method and apparatus to generate a reference value in a memory array |
JP4559728B2 (ja) | 2003-12-26 | 2010-10-13 | 株式会社東芝 | 半導体記憶装置 |
US6992339B2 (en) | 2003-12-31 | 2006-01-31 | Intel Corporation | Asymmetric memory cell |
US6903984B1 (en) | 2003-12-31 | 2005-06-07 | Intel Corporation | Floating-body DRAM using write word line for increased retention time |
US7001811B2 (en) | 2003-12-31 | 2006-02-21 | Intel Corporation | Method for making memory cell without halo implant |
US6859407B1 (en) * | 2004-01-14 | 2005-02-22 | Infineon Technologies Ag | Memory with auto refresh to designated banks |
US6914841B1 (en) * | 2004-01-30 | 2005-07-05 | Infineon Technologies Ag | System and method for refreshing a dynamic memory device |
JP4342970B2 (ja) | 2004-02-02 | 2009-10-14 | 株式会社東芝 | 半導体メモリ装置及びその製造方法 |
JP4028499B2 (ja) | 2004-03-01 | 2007-12-26 | 株式会社東芝 | 半導体記憶装置 |
JP4032039B2 (ja) | 2004-04-06 | 2008-01-16 | 株式会社東芝 | 半導体記憶装置 |
JP4110115B2 (ja) | 2004-04-15 | 2008-07-02 | 株式会社東芝 | 半導体記憶装置 |
JP4664622B2 (ja) | 2004-05-20 | 2011-04-06 | 株式会社東芝 | 半導体集積回路装置 |
US7088633B2 (en) * | 2004-05-27 | 2006-08-08 | Qualcomm Incorporated | Method and system for providing seamless self-refresh for directed bank refresh in volatile memories |
US7184350B2 (en) * | 2004-05-27 | 2007-02-27 | Qualcomm Incorporated | Method and system for providing independent bank refresh for volatile memories |
JP2005346755A (ja) | 2004-05-31 | 2005-12-15 | Sharp Corp | 半導体記憶装置 |
US7042765B2 (en) | 2004-08-06 | 2006-05-09 | Freescale Semiconductor, Inc. | Memory bit line segment isolation |
JP3898715B2 (ja) | 2004-09-09 | 2007-03-28 | 株式会社東芝 | 半導体装置およびその製造方法 |
US7422946B2 (en) | 2004-09-29 | 2008-09-09 | Intel Corporation | Independently accessed double-gate and tri-gate transistors in same process flow |
US7061806B2 (en) | 2004-09-30 | 2006-06-13 | Intel Corporation | Floating-body memory cell write |
US7476939B2 (en) | 2004-11-04 | 2009-01-13 | Innovative Silicon Isi Sa | Memory cell having an electrically floating body transistor and programming technique therefor |
US7251164B2 (en) | 2004-11-10 | 2007-07-31 | Innovative Silicon S.A. | Circuitry for and method of improving statistical distribution of integrated circuits |
US7301838B2 (en) | 2004-12-13 | 2007-11-27 | Innovative Silicon S.A. | Sense amplifier circuitry and architecture to write data into and/or read from memory cells |
US7301803B2 (en) | 2004-12-22 | 2007-11-27 | Innovative Silicon S.A. | Bipolar reading technique for a memory cell having an electrically floating body transistor |
WO2006087798A1 (ja) | 2005-02-18 | 2006-08-24 | Fujitsu Limited | 記憶素子マトリックス、その記憶素子マトリックスの製造方法、及び、その記憶素子マトリックスを用いた半導体回路装置 |
US7563701B2 (en) | 2005-03-31 | 2009-07-21 | Intel Corporation | Self-aligned contacts for transistors |
KR100665901B1 (ko) * | 2005-03-31 | 2007-01-11 | 주식회사 하이닉스반도체 | 반도체 기억 소자의 개별 뱅크 리프레쉬 회로 및 방법 |
US7538389B2 (en) | 2005-06-08 | 2009-05-26 | Micron Technology, Inc. | Capacitorless DRAM on bulk silicon |
US7230846B2 (en) | 2005-06-14 | 2007-06-12 | Intel Corporation | Purge-based floating body memory |
US7317641B2 (en) * | 2005-06-20 | 2008-01-08 | Sandisk Corporation | Volatile memory cell two-pass writing method |
JP2007035151A (ja) | 2005-07-26 | 2007-02-08 | Elpida Memory Inc | 半導体メモリ装置およびメモリシステムのリフレッシュ制御方法 |
US20070023833A1 (en) * | 2005-07-28 | 2007-02-01 | Serguei Okhonin | Method for reading a memory cell having an electrically floating body transistor, and memory cell and array implementing same |
US7444577B2 (en) * | 2005-08-04 | 2008-10-28 | Rambus Inc. | Memory device testing to support address-differentiated refresh rates |
US7734866B2 (en) * | 2005-08-04 | 2010-06-08 | Rambus Inc. | Memory with address-differentiated refresh rate to accommodate low-retention storage rows |
US7511332B2 (en) * | 2005-08-29 | 2009-03-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | Vertical flash memory |
JP4428319B2 (ja) * | 2005-08-30 | 2010-03-10 | エルピーダメモリ株式会社 | 半導体記憶装置およびバンク・リフレッシュ方法 |
US7416943B2 (en) | 2005-09-01 | 2008-08-26 | Micron Technology, Inc. | Peripheral gate stacks and recessed array gates |
US7606066B2 (en) * | 2005-09-07 | 2009-10-20 | Innovative Silicon Isi Sa | Memory cell and memory cell array having an electrically floating body transistor, and methods of operating same |
US7355916B2 (en) * | 2005-09-19 | 2008-04-08 | Innovative Silicon S.A. | Method and circuitry to generate a reference current for reading a memory cell, and device implementing same |
US7330391B2 (en) * | 2005-10-17 | 2008-02-12 | Infineon Technologies Ag | Memory having directed auto-refresh |
US20070085140A1 (en) * | 2005-10-19 | 2007-04-19 | Cedric Bassin | One transistor memory cell having strained electrically floating body region, and method of operating same |
CN101238522B (zh) | 2005-10-31 | 2012-06-06 | 微米技术有限公司 | 用于改变电浮动体晶体管的编程持续时间和/或电压的设备 |
KR100724560B1 (ko) | 2005-11-18 | 2007-06-04 | 삼성전자주식회사 | 결정질 반도체층을 갖는 반도체소자, 그의 제조방법 및그의 구동방법 |
US7687851B2 (en) | 2005-11-23 | 2010-03-30 | M-Mos Semiconductor Sdn. Bhd. | High density trench MOSFET with reduced on-resistance |
JP2007157296A (ja) | 2005-12-08 | 2007-06-21 | Toshiba Corp | 半導体記憶装置 |
KR100675297B1 (ko) | 2005-12-19 | 2007-01-29 | 삼성전자주식회사 | 캐패시터가 없는 동적 메모리 셀을 구비한 반도체 메모리장치 및 이 장치의 배치 방법 |
US7683430B2 (en) | 2005-12-19 | 2010-03-23 | Innovative Silicon Isi Sa | Electrically floating body memory cell and array, and method of operating or controlling same |
US8022482B2 (en) | 2006-02-14 | 2011-09-20 | Alpha & Omega Semiconductor, Ltd | Device configuration of asymmetrical DMOSFET with schottky barrier source |
US7542345B2 (en) | 2006-02-16 | 2009-06-02 | Innovative Silicon Isi Sa | Multi-bit memory cell having electrically floating body transistor, and method of programming and reading same |
US7313047B2 (en) | 2006-02-23 | 2007-12-25 | Hynix Semiconductor Inc. | Dynamic semiconductor memory with improved refresh mechanism |
DE102006009225B4 (de) | 2006-02-28 | 2009-07-16 | Advanced Micro Devices, Inc., Sunnyvale | Herstellung von Silizidoberflächen für Silizium/Kohlenstoff-Source/Drain-Gebiete |
JP4894306B2 (ja) * | 2006-03-09 | 2012-03-14 | 富士通セミコンダクター株式会社 | 半導体メモリ、メモリシステムおよび半導体メモリの動作方法 |
JP4912718B2 (ja) * | 2006-03-30 | 2012-04-11 | 富士通セミコンダクター株式会社 | ダイナミック型半導体メモリ |
US7492632B2 (en) * | 2006-04-07 | 2009-02-17 | Innovative Silicon Isi Sa | Memory array having a programmable word length, and method of operating same |
US7324387B1 (en) * | 2006-04-18 | 2008-01-29 | Maxim Integrated Products, Inc. | Low power high density random access memory flash cells and arrays |
DE102006019935B4 (de) | 2006-04-28 | 2011-01-13 | Advanced Micro Devices, Inc., Sunnyvale | SOI-Transistor mit reduziertem Körperpotential und ein Verfahren zur Herstellung |
JP5068035B2 (ja) | 2006-05-11 | 2012-11-07 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
US7542340B2 (en) | 2006-07-11 | 2009-06-02 | Innovative Silicon Isi Sa | Integrated circuit including memory array having a segmented bit line architecture and method of controlling and/or operating same |
US7545694B2 (en) | 2006-08-16 | 2009-06-09 | Cypress Semiconductor Corporation | Sense amplifier with leakage testing and read debug capability |
US7359226B2 (en) * | 2006-08-28 | 2008-04-15 | Qimonda Ag | Transistor, memory cell array and method for forming and operating a memory device |
US7553709B2 (en) * | 2006-10-04 | 2009-06-30 | International Business Machines Corporation | MOSFET with body contacts |
KR100819552B1 (ko) | 2006-10-30 | 2008-04-07 | 삼성전자주식회사 | 반도체 메모리 장치 및 이 장치의 동작 방법 |
US7608898B2 (en) | 2006-10-31 | 2009-10-27 | Freescale Semiconductor, Inc. | One transistor DRAM cell structure |
JP2008117489A (ja) | 2006-11-07 | 2008-05-22 | Toshiba Corp | 半導体記憶装置 |
US7675781B2 (en) | 2006-12-01 | 2010-03-09 | Infineon Technologies Ag | Memory device, method for operating a memory device, and apparatus for use with a memory device |
US7688660B2 (en) | 2007-04-12 | 2010-03-30 | Qimonda Ag | Semiconductor device, an electronic device and a method for operating the same |
US20080258206A1 (en) | 2007-04-17 | 2008-10-23 | Qimonda Ag | Self-Aligned Gate Structure, Memory Cell Array, and Methods of Making the Same |
EP2015362A1 (en) | 2007-06-04 | 2009-01-14 | STMicroelectronics (Crolles 2) SAS | Semiconductor array and manufacturing method thereof |
JP2009032384A (ja) | 2007-06-29 | 2009-02-12 | Toshiba Corp | 半導体記憶装置の駆動方法および半導体記憶装置 |
FR2919112A1 (fr) | 2007-07-16 | 2009-01-23 | St Microelectronics Crolles 2 | Circuit integre comprenant un transistor et un condensateur et procede de fabrication |
US7927938B2 (en) | 2007-11-19 | 2011-04-19 | Micron Technology, Inc. | Fin-JFET |
US8014195B2 (en) | 2008-02-06 | 2011-09-06 | Micron Technology, Inc. | Single transistor memory cell |
US7755967B2 (en) * | 2008-09-29 | 2010-07-13 | Qimonda North America Corp. | Memory device refresh method and apparatus |
US7924630B2 (en) | 2008-10-15 | 2011-04-12 | Micron Technology, Inc. | Techniques for simultaneously driving a plurality of source lines |
US8223574B2 (en) | 2008-11-05 | 2012-07-17 | Micron Technology, Inc. | Techniques for block refreshing a semiconductor memory device |
-
2009
- 2009-12-16 US US12/639,547 patent/US8310893B2/en active Active
-
2010
- 2010-12-15 CN CN201080057104.6A patent/CN102656638B/zh active Active
- 2010-12-15 WO PCT/US2010/060543 patent/WO2011084499A2/en active Application Filing
- 2010-12-15 KR KR1020127017995A patent/KR101825232B1/ko active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030067825A1 (en) | 2001-10-05 | 2003-04-10 | Hiroki Shimano | Semiconductor memory device |
US6967885B2 (en) | 2004-01-15 | 2005-11-22 | International Business Machines Corporation | Concurrent refresh mode with distributed row address counters in an embedded DRAM |
Also Published As
Publication number | Publication date |
---|---|
US8310893B2 (en) | 2012-11-13 |
WO2011084499A3 (en) | 2011-10-13 |
KR20120120211A (ko) | 2012-11-01 |
CN102656638A (zh) | 2012-09-05 |
WO2011084499A2 (en) | 2011-07-14 |
CN102656638B (zh) | 2015-08-19 |
US20110141836A1 (en) | 2011-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101825232B1 (ko) | 반도체 메모리 디바이스에서 어레이 교란의 영향을 감소시키는 기술 | |
US8760906B2 (en) | Techniques for reducing disturbance in a semiconductor memory device | |
CN107025927B (zh) | 执行锤刷新操作的存储器设备和包括其的存储器系统 | |
ES2516791T3 (es) | Arquitectura de DRAM de alta velocidad con una latencia de acceso uniforme | |
JP4843655B2 (ja) | 半導体記憶装置 | |
TWI436374B (zh) | 交錯式記憶體電路及交錯存取記憶體電路之方法 | |
JP4225749B2 (ja) | 半導体記憶装置 | |
US6967885B2 (en) | Concurrent refresh mode with distributed row address counters in an embedded DRAM | |
EP2056301A2 (en) | A high speed dram architecture with uniform access latency | |
US8369177B2 (en) | Techniques for reading from and/or writing to a semiconductor memory device | |
US8416636B2 (en) | Techniques for controlling a semiconductor memory device | |
KR20190084498A (ko) | 반도체 장치 | |
US20120140581A1 (en) | Multiple Cycle Memory Write Completion | |
US20040017691A1 (en) | Multiple subarray DRAM having a single shared sense amplifier | |
US8730742B2 (en) | Device | |
KR20160012888A (ko) | 비휘발성 메모리 장치, 그것의 프로그램 방법, 및 그것을 포함하는 저장 장치 | |
US9779801B2 (en) | Method and control circuit for memory macro | |
KR100442225B1 (ko) | 고속 판독이 가능한 반도체 기억 장치 | |
US20240071469A1 (en) | Memory with single transistor sub-word line drivers, and associated systems, devices, and methods | |
US20230221871A1 (en) | Memory device and operating method thereof | |
KR100934857B1 (ko) | 워드라인 구동 장치 | |
US6360294B1 (en) | Device and method for simultaneously reading/rewriting a dynamic random-access memory cell using a plurality of amplifiers and isolation circuitry | |
JP2008293648A (ja) | 半導体記憶装置 | |
CN115831183A (zh) | 包含具有减小的栅极诱发漏极泄漏的存储器子字驱动器电路的设备及用于所述电路的方法 | |
JP2011175696A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |