JP4199338B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP4199338B2
JP4199338B2 JP28169998A JP28169998A JP4199338B2 JP 4199338 B2 JP4199338 B2 JP 4199338B2 JP 28169998 A JP28169998 A JP 28169998A JP 28169998 A JP28169998 A JP 28169998A JP 4199338 B2 JP4199338 B2 JP 4199338B2
Authority
JP
Japan
Prior art keywords
film
logic circuit
region
gate electrode
misfet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP28169998A
Other languages
English (en)
Other versions
JP2000114471A (ja
Inventor
成実 大川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP28169998A priority Critical patent/JP4199338B2/ja
Priority to TW088105118A priority patent/TW410464B/zh
Priority to US09/288,302 priority patent/US6326657B1/en
Priority to KR1019990015044A priority patent/KR100320332B1/ko
Publication of JP2000114471A publication Critical patent/JP2000114471A/ja
Priority to US09/961,264 priority patent/US6987041B2/en
Priority to US11/186,810 priority patent/US7429507B2/en
Application granted granted Critical
Publication of JP4199338B2 publication Critical patent/JP4199338B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/82345—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31625—Deposition of boron or phosphorus doped silicon oxide, e.g. BSG, PSG, BPSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/905—Plural dram cells share common contact or common trench
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/906—Dram with capacitor electrodes used for accessing, e.g. bit line is capacitor plate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/907—Folded bit line dram configuration
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/908—Dram configuration with transistors and capacitors of pairs of cells along a straight line between adjacent bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Semiconductor Memories (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、特に１枚の基板上にメモリセルとロジック回路とを混載した半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
ダイナミックランダムアクセスメモリ（ＤＲＡＭ）とロジック回路とを混載した半導体装置では、ロジック回路の性能向上のために、ロジック回路部のＭＩＳＦＥＴのソース／ドレイン領域及びゲート電極上に金属シリサイド膜を形成する。
【０００３】
ＤＲＡＭ等の半導体装置では、メモリセルのデータ保持特性を向上させるために、ソース／ドレイン領域の接合リーク電流を低減させることが好ましい。ところが、ソース／ドレイン領域の表面上に金属シリサイド膜を形成すると、接合リーク電流が増加してしまう（第１７８回ミーティング・ザ・エレクトロケミカル・ソサエティ（Meeting the Electro-chemical Society）Ｐ２１８〜２２０）。このため、ＤＲＡＭの製造においては、通常、金属シリサイド膜が形成されない。
【０００４】
ＤＲＡＭとロジック回路とを混載した半導体装置においては、ＤＲＡＭ部に金属シリサイドを形成せず、ロジック回路部にのみ金属シリサイドを形成することが望まれる。
【０００５】
ＤＲＡＭ部においては、通常、各メモリセルを構成するＭＩＳＦＥＴのゲート電極が、ワード線と一体に形成される。ワード線は、ポリシリコン等で形成され、その抵抗を下げるために、ワード線を構成するポリシリコンに不純物を高濃度にドープすることが好ましい。一方、ロジック回路部では、ＭＩＳＦＥＴのしきい値等から好ましい不純物濃度が決定される。メモリセル部のゲート電極とロジック回路部のゲート電極との好適な不純物濃度は、必ずしも一致しない。
【０００８】
【発明が解決しようとする課題】
本発明の目的は、メモリセルのデータ保持特性を良好に維持しつつ、ロジック回路部の電気的特性を向上させることが可能な半導体装置の製造方法及び半導体装置を提供することである。
【００１１】
【課題を解決するための手段】
本発明の一観点によると、
主表面内にメモリセル部とロジック回路部とが画定された半導体基板を準備する工程と、
前記半導体基板の主表面上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に、シリコン膜を形成する工程と、
前記シリコン膜にｎ型不純物を添加する工程であって、前記シリコン膜のうち前記メモリセル部上の領域に第１の不純物濃度になるようにｎ型不純物を添加し、前記ロジック回路部上の領域に、前記第１の不純物濃度よりも低濃度の第２の不純物濃度になるようにｎ型不純物を添加する工程と、
前記シリコン膜をパターニングする工程であって、前記メモリセル部においては、ゲート電極を兼ね、かつ前記第１の不純物濃度とされたワード線を残し、前記ロジック回路部においては、前記第２の不純物濃度とされたゲート電極を残す工程と、
前記半導体基板の表面層のうち、前記メモリセル部の前記ワード線をマスクとして、その両側の領域にリンをイオン注入することにより、ソース及びドレイン領域を形成し、前記ロジック回路部の前記ゲート電極をマスクとして、その両側の領域に少なくとも砒素をイオン注入することにより、低濃度ドレイン構造を有するソース及びドレイン領域の低濃度領域を形成する第１イオン注入工程と、
前記半導体基板全面上に、第１の絶縁膜を堆積する工程と、
前記第１の絶縁膜のうち前記メモリセル部の領域をレジストパターンで覆い、前記ロジック回路部の前記第１の絶縁膜を異方性エッチングすることにより、前記ロジック回路部の前記ゲート電極の側壁上に第１のサイドウォール絶縁膜を残す工程と、
前記ロジック回路部の前記ゲート電極と前記第１のサイドウォール絶縁膜とをマスクとして、それらの両側の半導体基板表面層に砒素をイオン注入し、低濃度ドレイン構造を有するソース及びドレイン領域の高濃度領域を形成する第２イオン注入工程とを含み、
前記一連の工程の結果、前記ロジック回路部の前記ゲート電極の不純物濃度は、前記メモリセル部の前記ワード線の不純物濃度よりも低濃度である半導体装置の製造方法が提供される。
【００１２】
メモリセル部のワード線の不純物濃度が比較的高いため、ワード線の抵抗を下げることができる。ロジック回路部のＭＩＳＦＥＴのゲート電極の不純物濃度が比較的低いため、ＭＩＳＦＥＴの電気的特性が高くなる。
【００１３】
本発明の他の観点によると、
主表面にロジック回路部とメモリセル部とが画定された半導体基板と、
前記半導体基板のメモリセル部上に配置され、ｎチャネルの第１のＭＩＳＦＥＴとキャパシタとを含み、該第１のＭＩＳＦＥＴのゲート電極を兼ねるワード線が、ｎ型の第１の不純物濃度であるシリコン膜からなる複数のメモリセルと、
前記半導体基板のロジック回路部上に配置され、前記第１のＭＩＳＦＥＴと同一の導電型の複数の第２のＭＩＳＦＥＴであって、該第２のＭＩＳＦＥＴのゲート電極が前記第１の不純物濃度よりも低いｎ型の第２の不純物濃度であるシリコン膜からなる前記第２のＭＩＳＦＥＴとを有し、
前記第１のＭＩＳＦＥＴのソース及びドレイン領域にはリンが添加されており、前記第２のＭＩＳＦＥＴの低濃度領域及び高濃度領域からなる低濃度ドレイン構造を有するソース及びドレイン領域には少なくとも砒素が添加されている半導体装置が提供される。
【００１４】
メモリセル部のＭＩＳＦＥＴのゲート電極の不純物濃度が比較的高いため、ゲート電極を兼ねるワード線の抵抗を下げることができる。ロジック回路部のＭＩＳＦＥＴのゲート電極の不純物濃度が比較的低いため、ＭＩＳＦＥＴの電気的特性が高くなる。
【００２４】
【発明の実施の形態】
図１〜図５を参照して、本発明の第１の実施例について説明する。図１〜図４は、第１の実施例による半導体装置の製造方法を説明するための基板断面図を示す。各図の切断部よりも左側の図がメモリセル部を示し、右側の図がロジック回路部のｎチャネルＭＩＳＦＥＴ形成領域を示す。
【００２５】
図１（Ａ）までの工程を説明する。ｐ型シリコン基板１の表面に、シャロートレンチ型の素子分離構造体２を周知の方法で形成する。素子分離構造体２により、メモリセルアレイ部に活性領域３が画定され、ロジック回路部に活性領域４が画定される。活性領域３及び４の表面上に、熱酸化によりＳｉＯ2 からなる厚さ５〜１０ｎｍのゲート酸化膜７を形成する。ゲート酸化膜７の上に、厚さ１００〜２５０ｎｍのポリシリコン膜８を堆積する。ポリシリコン膜８の堆積は、例えばＳｉＨ4 を用いた化学気相成長（ＣＶＤ）により行う。
【００２６】
加速エネルギ１０〜３０ｋｅＶ、ドーズ量３〜６×１０15ｃｍ-2の条件で、ポリシリコン膜８に第１回目のリン（Ｐ）のイオン注入を行う。このとき、ロジック回路部のｐチャネルＭＩＳＦＥＴ形成領域（図示せず）は、レジストパターンで覆っておく。
【００２７】
図１（Ｂ）に示すように、ロジック回路部のポリシリコン膜８の表面をレジストパターン５で覆う。加速エネルギ１０〜３０ｋｅＶ、ドーズ量５〜８×１０15ｃｍ-2の条件で、メモリセル部のポリシリコン膜８に第２回目のＰのイオン注入を行う。イオン注入後、レジストパターン５を除去する。
【００２８】
図１（Ｃ）に示すように、ポリシリコン膜８をパターニングし、メモリセル部に複数のワード線８ａを残し、ロジック回路部にゲート電極８ｂを残す。ポリシリコン膜８のエッチングは、例えばＣｌ2 とＯ2 の混合ガスを用いた反応性イオンエッチング（ＲＩＥ）により行うことができる。ワード線８ａは、図１（Ａ）の紙面に垂直な方向に延在する。２本のワード線８ａが、１つの活性領域３の上を通過する。活性領域３の両側の素子分離構造体２の上にもワード線８ａが形成される。活性領域３の上のワード線８ａは、活性領域３内に形成されるＭＩＳＦＥＴのゲート電極を兼ねる。
【００２９】
ワード線８ａ及びゲート電極８ｂをマスクとして、不純物をイオン注入する。メモリセル部のＭＩＳＦＥＴ形成領域には、Ｐを加速エネルギ１０〜３０ｋｅＶ、ドーズ量１〜５×１０13ｃｍ-2の条件でイオン注入する。ロジック回路部のｎチャネルＭＩＳＦＥＴ形成領域には、Ｐを加速エネルギ５〜３０ｋｅＶ、ドーズ量１〜５×１０13ｃｍ-2の条件でイオン注入し、さらにＡｓを加速エネルギ５〜３０ｋｅＶ、ドーズ量１〜５０×１０13ｃｍ-2の条件でイオン注入する。このイオン注入により、メモリセル部ではＭＩＳＦＥＴのソース／ドレイン領域９ａが形成され、ロジック回路部では低濃度ドレイン（ＬＤＤ）構造を有するソース／ドレイン領域の低濃度領域９ｂが形成される。
【００３０】
ロジック回路部のＭＩＳＦＥＴの低濃度領域９ｂにＡｓを添加することにより、高性能のＭＩＳＦＥＴを得ることができる。メモリセル部のＭＩＳＦＥＴのソース／ドレイン領域９ａにはＡｓを添加せずＰのみを添加することにより、リーク電流を低減させ、リフレッシュ特性の良いＤＲＡＭを得ることができる。
【００３１】
図２（Ａ）までの工程を説明する。基板全面上に、厚さ８０〜１２０ｎｍのＳｉＯ2 膜を堆積する。このＳｉＯ2 膜の堆積は、例えばＳｉＨ4 とＯ2 を用いたＣＶＤにより行う。メモリセル部をレジストパターン１１で覆い、ロジック回路部のＳｉＯ2 膜を異方性エッチングする。ロジック回路部のゲート電極８ｂの側壁上にサイドウォール絶縁膜１０ｂが残ると共に、メモリセル部には、ＳｉＯ2 膜１０ａが残る。レジストパターン１１を除去する。
【００３２】
次に、ロジック回路部に、ソース／ドレイン領域形成のためのイオン注入を行う。ｎチャネルＭＩＳＦＥＴ形成領域には、Ａｓを加速エネルギ３０〜４０ｋｅＶ、ドーズ量２〜４×１０15ｃｍ-2の条件でイオン注入し、ｐチャネルＭＩＳＦＥＴ形成領域には、硼素（Ｂ）を加速エネルギ５〜１５ｋｅＶ、ドーズ量２〜４×１０15ｃｍ-2の条件でイオン注入する。なお、いずれのイオン注入の時も、メモリセル部はレジストパターンで覆われている。このイオン注入により、ＬＤＤ構造のソース／ドレイン領域の高濃度領域１２ｂが形成される。イオン注入後、弗酸を用い、シリコン表面上の自然酸化膜を除去する。
【００３３】
図２（Ｂ）に示すように、ゲート電極８ｂ、及び高濃度領域１２ｂの表面上にコバルトシリサイド（ＣｏＳｉ2 ）膜１５を形成する。以下、ＣｏＳｉ2 膜１５の形成方法を説明する。まず、基板の全表面を覆うようにスパッタリング等によりＣｏ膜を堆積する。基板温度４５０〜５５０℃で１回目の熱処理を行い、その後、基板温度８００〜９００℃で２回目の熱処理を行う。シリコン表面とＣｏ膜がシリサイド反応し、ＣｏＳｉ2 膜１５が形成される。弗酸を用いて、シリサイド反応しなかった余分のＣｏ膜を除去する。このようにして、Ｓｉが露出した表面上にのみ自己整合的にＣｏＳｉ2 膜１５を形成することができる。
【００３４】
メモリセル部内のソース／ドレイン領域９ａ及びワード線８ａの表面は、ＳｉＯ2 膜１０ａで覆われているため、この部分ではシリサイド反応を起こさない。ロジック回路部のソース／ドレイン領域の高濃度領域１２ｂはＣｏ膜に接するため、この界面でシリサイド反応が起こる。なお、Ｃｏの他に、Ｓｉとシリサイド反応を起こして金属シリサイドを形成する他の金属、例えばＴｉ等を用いてもよい。
【００３５】
図２（Ｃ）に示すように、基板の全表面を覆う厚さ８００〜１２００ｎｍのボロフォスフォシリケートガラス（ＢＰＳＧ）膜１８を堆積する。ＢＰＳＧ膜１８の堆積は、原料ガスとしてＳｉＨ4 、Ｂ2 Ｈ6 、Ｏ2 及びＰＨ3 の混合ガスを用いたＣＶＤにより行う。基板温度７００〜８５０℃で熱処理した後、化学機械研磨（ＣＭＰ）により表面を平坦化する。
【００３６】
活性領域３内の中央のソース／ドレイン領域９ａの表面を露出させるコンタクトホール１９を開口する。ＢＰＳＧ膜１８のエッチングは、ＣＦ4 とＣＨＦ3 とＡｒとの混合ガスを用いたＲＩＥにより行う。コンタクトホール１９を介して中央のソース／ドレイン領域９ａに接続されたビット線２０を形成する。ビット線２０は、図２（Ｃ）に示す断面以外の部分においてワード線８ａに直交する方向に延在する。
【００３７】
以下、ビット線２０の形成方法を説明する。基板の全表面を覆うように、Ｐを添加した厚さ５０ｎｍのポリシリコン膜と厚さ１００ｎｍのタングステンシリサイド（ＷＳｉ）膜を堆積する。ポリシリコン膜の堆積は、原料ガスとしてＳｉＨ4 を用いたＣＶＤにより行い、ＷＳｉ膜の堆積は、原料ガスとしてＷＦ6 とＳｉＨ4 を用いたＣＶＤにより行う。なお、ポリシリコン膜の堆積前に、弗酸を用い、コンタクトホール１９の底面に形成された自然酸化膜を除去してもよい。
【００３８】
このポリシリコン膜とＷＳｉ膜をパターニングし、ビット線２０を形成する。ポリシリコン膜とＷＳｉ膜のエッチングは、Ｃｌ2 とＯ2 を用いたＲＩＥにより行う。
【００３９】
図２（Ｄ）に示すように、基板の全表面を覆う厚さ８００〜１２００ｎｍのＢＰＳＧ膜２３を堆積する。基板温度７００〜８５０℃で熱処理した後、ＣＭＰにより表面を平坦化する。
【００４０】
活性領域３の両端のソース／ドレイン領域９ａの表面を露出させるコンタクトホール２４を開口する。各コンタクトホール２４毎に、コンタクトホール２４を介してソース／ドレイン領域９ａに接続された蓄積電極２５を形成する。蓄積電極２５は、Ｐを添加した厚さ３００〜８００ｎｍのポリシリコン膜を堆積した後、このポリシリコン膜をパターニングすることにより形成する。
【００４１】
図３に示すように、基板の全表面を覆う厚さ３〜５ｎｍの窒化シリコン（ＳｉＮ）膜を堆積する。このＳｉＮ膜を、温度７００〜８００℃で熱酸化してＳｉＯＮからなる容量絶縁膜２８を形成する。容量絶縁膜２８を覆うように、Ｐを添加したポリシリコンからなる厚さ１００ｎｍの対向電極２９を形成する。メモリセルアレイ部以外の容量絶縁膜２８と対向電極２９を除去する。この２層のエッチングは、Ｃｌ2 とＯ2 を用いたＲＩＥにより行う。
【００４２】
図４に示すように、基板の全表面を覆う厚さ１０００〜１５００ｎｍのＢＰＳＧ膜３０を堆積する。対向電極２９の表面の一部、ロジック回路部のＣｏＳｉ2 膜１５の表面の一部を露出させるコンタクトホール３２を形成する。なお、図４には現れていないが、ビット線２０の表面の一部を露出させるコンタクトホールも同時に形成する。
【００４３】
コンタクトホール３２内をＷプラグ３５で埋め込む。以下、Ｗプラグ３５の形成方法を説明する。まず、スパッタリングによりバリアメタル層を堆積する。バリアメタル層は、例えばＴｉ膜とＴｉＮ膜との２層構造を有する。バリアメタル層の上にＣＶＤにより厚さ３００〜５００ｎｍのＷ膜を堆積し、コンタクトホール３２内を埋め込む。ＣＭＰにより、余分なＷ膜とバリアメタル層を除去し、コンタクトホール３２内にのみＷプラグ３５を残す。
【００４４】
ＢＰＳＧ膜３０の上に、配線４０を形成する。配線４０は、バリアメタル層、アルミニウム（Ａｌ）膜、及び反射防止膜からなる積層構造を有する。反射防止膜は、例えばＴｉＮで形成される。
【００４５】
配線４０を覆うように、ＢＰＳＧ膜３０の上にＳｉＯ2 膜４１を堆積する。ＳｉＯ2 膜４１は、例えば高密度プラズマを用いたＣＶＤにより堆積される。ＳｉＯ2 膜４１にコンタクトホールを開口し、その内部をＷプラグ４２で埋め込む。ＳｉＯ2 膜４１の表面上に、配線４３を形成し、配線４３を覆うＳｉＯ2 膜４４を堆積する。
【００４６】
ＳｉＯ2 膜４４を覆うカバー膜４５を堆積する。カバー膜４５は、プラズマＣＶＤによるＳｉＯ2 膜とプラズマＣＶＤによるＳｉＮ膜との２層構造を有する。
【００４７】
上記第１の実施例では、メモリセル部のＭＩＳＦＥＴのゲート電極、すなわちワード線８ａに、図１（Ａ）に示す第１回目のイオン注入と図１（Ｂ）に示す第２回目のイオン中が行われる。一方、ロジック回路部のｎチャネルＭＩＳＦＥＴのゲート電極８ｂには、図１（Ａ）に示す第１回目のイオン注入のみが行われる。
【００４８】
図１（Ｃ）及び図２（Ａ）で説明したソース／ドレイン領域形成のためのイオン注入工程で、ゲート電極及びワード線がマスクとして使用される。この時、ワード線８ａ及びゲート電極８ｂに不純物が追加注入される。追加注入される不純物量を考慮して、第１回目及び第２回目のイオン注入のドーズ量を適当に選択することにより、メモリセル部とロジック回路部とのＭＩＳＦＥＴのゲート電極の不純物濃度を、それぞれ好適な範囲に設定することができる。
【００４９】
図５（Ａ）は、ゲート電極への不純物注入量と、ゲート電極に電圧２．５Ｖを印加したときのドレイン電流との関係を示すグラフである。横軸はゲート電極への不純物注入量を単位「×１０15ｃｍ-2」で表し、縦軸はドレイン電流を、最大のドレイン電流を示したサンプルのものを１００とした相対値で表す。なお、ゲート電極の厚さを１８０ｎｍ、注入不純物をＰ、イオン注入の加速エネルギを２０ｋｅＶとした。また、しきい値電圧が０．４５Ｖになるようにチャネル領域への不純物注入量を調整した。
【００５０】
不純物の注入量が４×１０15ｃｍ-2程度の時に、最大のドレイン電流が得られている。これよりも注入量が多くなると、ドレイン電流が減少する。これは、しきい値の低下を防止するために、ゲート電極の不純物濃度の増加に従って、チャネル領域の不純物濃度も高くする必要があるためである。また、ゲート電極の不純物濃度が低すぎると、ゲート電極が空乏化してしまい、ＭＩＳＦＥＴの特性が劣化してしまう。従って、ゲート電極への不純物注入量を４×１０15ｃｍ-2程度とすることが好ましい。
【００５１】
図５（Ｂ）は、ゲート電極への不純物注入量とゲート電極のシート抵抗との関係を示すグラフである。横軸は、ゲート電極への不純物注入量を単位「×１０15ｃｍ-2」で表し、縦軸はシート抵抗を単位「Ω／□」で表す。なお、ゲート電極の厚さ、注入不純物、及び加速エネルギは、図５（Ａ）の場合と同様である。ＤＲＡＭのワード線に要求されるシート抵抗は、通常８０Ω／□以下である。この要求を満たすためには、ゲート電極への不純物注入量を１×１０16ｃｍ-2程度にすればよい。
【００５２】
図５（Ａ）と図５（Ｂ）とを比較すると、ロジック回路部のゲート電極に要求される不純物注入量と、メモリセル部のワード線に要求される不純物注入量とは異なることがわかる。第１の実施例のように、第１回目のイオン注入をポリシリコン膜８全体に行い、第２回目のイオン注入をメモリセル部のポリシリコン膜８にのみ行うことにより、ロジック回路部のゲート電極とメモリセル部のワード線の双方に好適な量の不純物を注入することが可能になる。
【００５３】
また、第１の実施例では、図２（Ｂ）に示すシリサイド反応工程の時に、メモリセル部がＳｉＯ2 膜１０ａで覆われている。このため、メモリセル部のソース／ドレイン領域の表面に金属シリサイドが形成されることを防止することができる。これにより、良好なデータ保持特性を確保することができる。
【００５４】
次に、図６及び図７を参照して、第２の実施例について説明する。第２の実施例では、ロジック回路部にキャパシタを形成する。図６及び図７の各図の切断部より右側の図はメモリセル部を示し、左側の図はロジック回路部を示す。
【００５５】
図６（Ａ）に示す状態までの工程を説明する。ｐ型シリコン基板５０の表面上に、素子分離構造体５１を形成し、メモリセル部及びロジック回路部に活性領域を画定する。活性領域の表面上に、熱酸化により厚さ５〜１０ｎｍのゲート酸化膜５２を形成する。基板全面上に、ポリシリコンからなる厚さ１００〜２５０ｎｍの第１の導電膜５３をＣＶＤにより堆積する。なお、第１の導電膜５３を、ポリシリコンの代わりにアモルファスシリコンで形成してもよい。
【００５６】
第１の導電膜５３のうち、ロジック回路部のｎチャネルＭＩＳＦＥＴ形成領域及びキャパシタ形成領域に、Ｐをイオン注入する。注入条件は、例えば加速エネルギ２０ｋｅＶ、ドーズ量３〜６×１０15ｃｍ-2である。なお、ＰとＡｓとを、合計のドーズ量が３〜６×１０15ｃｍ-2になるように注入してもよい。ロジック回路部のｐチャネルＭＩＳＦＥＴ形成領域には、硼素（Ｂ）をイオン注入する。なお、ｐチャネルＭＩＳＦＥＴ形成領域には、必ずしも不純物を注入する必要はない。ｐチャネルＭＩＳＦＥＴのゲート電極には、ソース／ドレイン領域形成のためのイオン注入と同時にｐ型不純物が注入される。イオン注入後、活性化アニールを行う。
【００５７】
活性化アニール後、メモリセル部の第１の導電膜５３を除去する。第１の導電膜５３の除去は、Ｃｌ2 とＯ2 との混合ガスを用いたＲＩＥにより行う。第１の導電膜５３のパターニング後、メモリセル部の表面に残っているゲート酸化膜５２及び第１の導電膜５３の表面に形成されている自然酸化膜を弗酸により除去する。
【００５８】
図６（Ｂ）に示すように、メモリセル部の活性領域の表面を熱酸化し、厚さ５〜１０ｎｍの第２のゲート酸化膜５５を形成する。同時に、第１の導電層５３の表面層も酸化され厚さ１０〜３０ｎｍの容量絶縁膜５６が形成される。
【００５９】
図６（Ｃ）に示すように、基板全面上に、ポリシリコン膜６０、タングステンシリサイド（ＷＳｉ）膜６１、及び第１のＳｉＮ膜６２を、この順番にＣＶＤにより堆積する。ポリシリコン膜６０は、厚さ５０〜１００ｎｍであり、Ｐをドープされてｎ型導電性が付与されている。ＷＳｉ膜６１及び第１のＳｉＮ膜６２の厚さは、共に１００〜２００ｎｍである。
【００６０】
図７（Ａ）に示すように、第１のＳｉＮ膜６２からポリシリコン膜６０までの３層をパターニングし、メモリセル部にワード線６５を残すとともに、ロジック回路部のキャパシタ形成領域に、キャパシタ上部電極６６を残す。ワード線６５及びキャパシタ上部電極６６は、共にポリシリコン膜６０とＷＳｉ膜６１と第１のＳｉＮ膜６２からなる３層構造を有する。第１のＳｉＮ膜６２のエッチングは、ＣＦ4 とＣＨＦ3 とＡｒとの混合ガスを用いたＲＩＥにより行い、ＷＳｉ膜６１のエッチングは、Ｃｌ2 とＯ2 との混合ガスを用いたＲＩＥにより行い、ポリシリコン膜６０のエッチングは、Ｃｌ2 とＯ2 との混合ガスを用いたＲＩＥにより行う。
【００６１】
メモリセル部に、ワード線６５をマスクとして、Ｐを加速エネルギ１０〜３０ｋｅＶ、ドーズ量２〜５×１０13ｃｍ-2の条件でイオン注入する。メモリセル部のワード線６５の両側に、ソース／ドレイン領域６７が形成される。
【００６２】
ワード線６５及びキャパシタ上部電極６６の側壁上に、ＳｉＮからなるサイドウォール絶縁膜６８を形成する。サイドウォール絶縁膜６８は、基板全面上にＳｉＮ膜を堆積し、このＳｉＮ膜を異方性エッチングすることにより形成される。この異方性エッチングは、ＣＦ4 とＣＨＦ3 とＡｒとの混合ガスを用いたＲＩＥにより行う。このとき、第１の導電膜５３の上面のうちキャパシタ上部電極６６の形成されていない領域の容量絶縁膜５６も除去され、第１の導電膜５３の上面が露出する。
【００６３】
図７（Ｂ）に示すように、第１の導電膜５３をパターニングし、基板法線方向から見てキャパシタ上部電極６６を内包する領域に、キャパシタ下部電極５３ａを残し、ロジック回路部のｎチャネルＭＩＳＦＥＴ形成領域に、ゲート電極５３ｂを残す。なお、図には示さないが、ｐチャネルＭＩＳＦＥＴ形成領域にもゲート電極を残す。第１の導電膜５３のエッチングは、Ｃｌ2 とＯ2 との混合ガスを用いたＲＩＥにより行う。第１の導電膜５３の側壁上に残っているサイドウォール絶縁膜６８は除去されずに残ってしまう場合もある。このような場合には、第１の導電膜５３のエッチング時に、その縁の近傍をマスクパターンで覆い、その部分に第１の導電膜５３を積極的に残すようにするとよい。
【００６４】
ロジック回路部のｎチャネルＭＩＳＦＥＴ形成領域に、ゲート電極５３ｂをマスクとして、ＬＤＤ構造の低濃度領域形成のためのＡｓのイオン注入を行う。イオン注入条件は、加速エネルギ５〜１５ｋｅＶ、ドーズ量１〜１０×１０13ｃｍ-2である。同様に、ｐチャネルＭＩＳＦＥＴ形成領域に、Ｂのイオン注入を行う。イオン注入条件は、加速エネルギ５〜１５ｋｅＶ、ドーズ量１〜１０×１０13ｃｍ-2である。
【００６５】
基板全面上にＳｉＯ2 膜を堆積し、異方性エッチングを行うことにより、ゲート電極５３ｂの側壁上にサイドウォール絶縁膜７０ｂを残す。このとき、キャパシタ下部電極５３ａの側壁上にサイドウォール絶縁膜７０ａが残り、サイドウォール絶縁膜６８の斜面上にサイドウォール絶縁膜７０ｄが残る。また、メモリセル部においては、ワード線６５の間の領域がＳｉＯ2 からなる埋込絶縁部材７０ｃで埋め込まれる。
【００６６】
ロジック回路部のｎチャネルＭＩＳＦＥＴ形成領域に、ゲート電極５３ｂ及びサイドウォール絶縁膜７０ｂをマスクとして、ＬＤＤ構造の高濃度領域形成のためのＡｓのイオン注入を行う。イオン注入条件は、加速エネルギ３０〜４０ｋｅＶ、ドーズ量２〜４×１０15ｃｍ-2である。同様に、ｐチャネルＭＩＳＦＥＴ形成領域（図示せず）に、Ｂのイオン注入を行う。イオン注入条件は、加速エネルギ５〜１５ｋｅＶ、ドーズ量２〜４×１０15ｃｍ-2である。イオン注入後、活性化アニールを行うことにより、ＬＤＤ構造のソース／ドレイン領域７１が形成される。
【００６７】
図７（Ｃ）に示すように、ロジック回路部のＭＩＳＦＥＴのソース／ドレイン領域７１及びゲート電極５３ｂの上面上に、ＣｏＳｉ2 膜７２を形成する。ＣｏＳｉ2 膜７２の形成は、第１の実施例の図２（Ｂ）で説明したＣｏＳｉ2 膜１５の形成と同様の方法で行う。このとき、メモリセル部のソース／ドレイン領域６７の表面は、埋込絶縁部材７０ｃで覆われているため、ソース／ドレイン領域６７の表面上にはＣｏＳｉ2 膜は形成されない。
【００６８】
第１の実施例の図２（Ｃ）以降の工程と同様の工程を経て、キャパシタ下部電極５３ａ、容量絶縁膜５６、及びキャパシタ上部電極６６からなるキャパシタを含むロジック回路混載ＤＲＡＭが形成される。
【００６９】
第２の実施例の場合も、第１の実施例と同様に、メモリセル部に金属シリサイド膜を形成することなく、ロジック回路部にのみ金属シリサイド膜を形成することができる。さらに、第２の実施例では、キャパシタの上部電極６６をメモリセル部のワード線６５と同一工程で形成し、下部電極５３ａをロジック回路部のゲート電極５３ｂと同一工程で形成している。このため、工程数の増加を極力抑制しつつ、ポリシリコン膜／ＳｉＯ2 膜／ポリシリコン膜構造のキャパシタを形成することができる。
【００７０】
また、図７（Ｃ）に示すように、ワード線６５の側方と上方とが、ＳｉＮからなるサイドウォール絶縁膜６８及び第１のＳｉＮ膜６２で覆われている。図２（Ｃ）に示すコンタクトホール１９の形成、及び図２（Ｄ）に示すコンタクトホール２４の形成を、ＳｉＮを実質的にエッチングしない条件で行うと、サイドウォール絶縁膜６８及び第１のＳｉＮ膜６２がＷＳｉ膜６１及びポリシリコン膜６０の保護膜として働く。このため、コンタクトホール１９及び２４を自己整合的に形成することができる。
【００７１】
また、ロジック回路部のゲート電極５３ｂの側壁上のサイドウォール絶縁膜７０ｂは、ＳｉＯ2 で形成されている。このため、サイドウォール絶縁膜をＳｉＮで形成する場合に比べて、ＭＩＳＦＥＴのホットキャリア耐性を高くし、かつ寄生容量を少なくすることができる。また、サイドウォール絶縁膜７０ｂを、メモリセル部のサイドウォール絶縁膜６８とは異なる工程で形成するため、サイドウォール絶縁膜７０ｂの厚さを、ショートチャネル効果抑制のための最適な値に設定することが可能になる。
【００７２】
次に、図８及び図９を参照して、第３の実施例について説明する。図８及び図９の各図の切断部より右側の図がメモリセル部を表し、左側の図がロジック回路部を表す。
【００７３】
図８（Ａ）は、第１の実施例の図１（Ｃ）に対応する状態を示す。第１の実施例と異なるのは、ワード線８ａの上に厚さ１００ｎｍ程度の上部ＳｉＯ2 膜８０が配置されている点である。以下、図８（Ａ）までの工程を、第１の実施例の図１（Ｃ）までの工程との相違点に着目して説明する。
【００７４】
素子分離構造体２を形成した基板上に、ポリシリコン膜とＳｉＯ2 膜とを堆積し、ロジック回路部のＳｉＯ2 膜を除去する。なお、ポリシリコン膜には、第１の実施例の場合と同様のイオン注入を行っておく。ロジック回路部のＳｉＯ2 膜を除去した後、第１の実施例の場合と同様の工程を経て、図８（Ａ）に示す状態に至る。
【００７５】
なお、第３の実施例では、ロジック回路部のＭＩＳＦＥＴの低濃度領域９ｂ形成のためのイオン注入を行った後、メモリセル部のソース／ドレイン領域９ａ形成のためのイオン注入を行う。
【００７６】
第１の実施例の図２（Ｂ）に示すＣｏＳｉ2 膜１５の形成工程までと同様の工程を実施する。
【００７７】
図８（Ｂ）に示すように、ロジック回路部のゲート電極８ｂの上面上、及びソース／ドレイン領域の高濃度領域１２ｂの上面上に、ＣｏＳｉ2 膜１５が形成される。メモリセル部は、ＳｉＯ2 膜１０ａで覆われている。ＳｉＯ2 膜１０ａの厚さは、５０〜１２０ｎｍとする。
【００７８】
図８（Ｃ）に示すように、基板全面上に、厚さ２０〜５０ｎｍの低温形成ＳｉＯ2 膜８１を堆積する。低温形成ＳｉＯ2 膜８１の堆積は、成長温度を７００℃以下としたＣＶＤにより行う。例えば、基板温度を４００℃程度としたプラズマＣＶＤにより、ＳｉＯ2 膜８１を堆積する。低温で堆積することにより、ＣｏＳｉ2 膜１５の熱による劣化を防止することができる。
【００７９】
図９（Ａ）に示すように、ＳｉＯ2 膜１０ａと低温形成ＳｉＯ2 膜８１とを異方性エッチングし、メモリセル部のワード線８ａと上部ＳｉＯ2 膜８０からなる積層構造の側壁上にサイドウォール絶縁膜８２を残す。このとき、ロジック回路部はレジストパターンで覆っておく。ロジック回路部には、低温形成ＳｉＯ2 膜８１が残る。
【００８０】
基板全面上に、Ｐドープの厚さ１００〜２００ｎｍのアモルファスシリコン膜をＣＶＤにより堆積する。このアモルファスシリコン膜をパターニングし、メモリセル部のソース／ドレイン領域９ａに対応したパッド８３を残す。パッド８３は、ソース／ドレイン領域９ａの表面から、その両側のサイドウォール絶縁膜８２の側面を経由し、上部ＳｉＯ2 膜８０の上面の一部までを覆う。
【００８１】
図９（Ｂ）に示すように、基板全面上にＢＰＳＧ膜１８を堆積し、コンタクトホール１９を開口してビット線２０を形成する。ここまでの工程は、第１の実施例の図２（Ｃ）で説明した工程と同様である。
【００８２】
図９（Ｃ）に示すように、基板全面上にＢＰＳＧ膜２３を堆積し、コンタクトホール２４を開口して蓄積電極２５を形成する。ここまでの工程は、第１の実施例の図２（Ｄ）で説明した工程と同様である。
【００８３】
第３の実施例の場合には、図９（Ｂ）及び図９（Ｃ）のコンタクトホール１９及び２４を開口する際に、これらの底面にパッド８３が露出する。ソース／ドレイン領域９ａが直接エッチング雰囲気に晒されることがないため、ソース／ドレイン領域９ａ内に欠陥が発生することを防止できる。このため、ソース／ドレイン領域９ａ内の欠陥に起因するＤＲＡＭのデータ保持特性の劣化を防止することができる。
【００８４】
上記第１〜第３の実施例では、メモリセル部のＭＩＳＦＥＴとロジック回路部のＭＩＳＦＥＴとを、ほぼ並行して形成する場合を説明した。ロジック回路を混載したＤＲＡＭの製造方法として、メモリセル部の対向電極（例えば図３の対向電極２９）までのすべての部分を形成した後、ロジック回路部のＭＩＳＦＥＴのソース／ドレイン領域を形成する方法が知られている。この方法の場合、メモリセル部のビット線とロジック回路部の配線とを如何に接続するかが問題になる。以下に説明する第４及び第５の実施例は、この接続構成に特徴を有する。
【００８５】
図１０を参照して、第４の実施例について説明する。図１０（Ａ）及び図１０（Ｂ）は、メモリセル部とロジック回路部との境界領域の断面図を示す。
【００８６】
図１０（Ａ）に示すように、シリコン基板９０のメモリセル部内（図１０（Ａ）のほぼ右半分の領域）に、ＭＩＳＦＥＴ９１、ワード線９２、層間絶縁膜９８、ビット線９３、層間絶縁膜９９、蓄積電極９４、容量絶縁膜９５、及び対向電極９６が形成されている。ここまでの構成は、第１の実施例の図１（Ａ）から図３までの工程と同様の方法で形成される。ただし、ロジック回路部においては、ゲート電極のみが形成され、図２（Ａ）に示すソース／ドレイン領域の高濃度領域１２ｂ形成のためのイオン注入、及び図２（Ｂ）に示すＣｏＳｉ2 膜１５の形成は行われない。ロジック回路部には、ゲート電極１００、及びその側壁上に配置されたサイドウォール絶縁膜１０１が形成されている。層間絶縁膜９８、９９、及び対向電極９６は、ロジック回路部上にも形成されている。
【００８７】
メモリセル部の対向電極９６の表面を覆うレジストパターン９７を形成する。レジストパターン９７の縁は、ビット線９３の先端よりも約０．２μｍ程度ロジック回路部寄りに配置される。レジストパターン９７をマスクとして、ロジック回路部に堆積している対向電極９６を除去する。対向電極９６の除去は、塩素系ガスを用いた等方性エッチングにより行う。
【００８８】
対向電極９６がサイドエッチングされ、対向電極９６の縁が、レジストパターン９７の縁よりも後退する。サイドエッチングの深さは、１〜１．５μｍ程度とする。すなわち、対向電極９６の縁は、ビット線９３の先端よりも０．８〜１．３μｍ程度後退する。
【００８９】
対向電極９６を除去した後、レジストパターン９７をマスクとして、ロジック回路部の層間絶縁膜９９及び９８を除去する。層間絶縁膜９９及び９８の除去は、異方性のＲＩＥにより行う。なお、この異方性のＲＩＥのエッチングを再現性よく停止させるために、ゲート電極１００、サイドウォール絶縁膜１０１、シリコン基板９０の表面を薄いＳｉＮ膜で覆っておいてもよい。ＳｉＮ膜で覆っておく場合、層間絶縁膜９９及び９８を除去した後に、このＳｉＮ膜を除去する。
【００９０】
ロジック回路部に、ゲート電極１００及びサイドウォール絶縁膜１０１をマスクとしてＰをイオン注入する。イオン注入条件は、第１の実施例の図２（Ａ）に示す高濃度領域１２ｂを形成するためのイオン注入の条件と同様である。イオン注入後、レジストパターン９７を除去する。
【００９１】
図１０（Ｂ）に示すように、基板全面上に、ＢＰＳＧからなる層間絶縁膜１０５を堆積し、ＣＭＰにより表面を平坦化する。層間絶縁膜１０５に、ビット線９３の上面を露出させるコンタクトホール１０６を形成する。コンタクトホール１０６は、対向電極９６の縁よりもロジック回路部寄りに配置される。対向電極９６の縁がビット線９３の先端よりも０．８〜１．３μｍ程度後退しているため、対向電極９３に接触することなく、コンタクトホール１０６を形成することができる。
【００９２】
ロジック回路部においては、層間絶縁膜１０５の上に配線１０７が形成される。この配線１０７は、コンタクトホール１０６を介してビット線９３に接続される。
【００９３】
上記第４の実施例では、対向電極９６の縁が、サイドエッチングにより画定され、対向電極９６の縁を画定するための専用のフォトマスクを用いない。すなわち、メモリセル部とロジック回路部との境界線を画定するためのレジストパターン９７のみを用いることにより、対向電極９６の縁を画定することができる。
【００９４】
次に、図１１を参照して、第５の実施例について説明する。図１１（Ａ）に示すように、シリコン基板９０のメモリセル部に、ＤＲＡＭ回路が形成されている。その構成は、第４の実施例の図１０（Ａ）に示すＤＲＡＭ回路と同様である。
【００９５】
素子分離構造体１１０が、メモリセル部とロジック回路部との境界を画定する。素子分離構造体１１０の表面上に、ビット線９３に対応して連結配線１１１が形成されている。連結配線１１１は、ワード線９２の形成と同一の工程で形成される。各ビット線９３は、その先端近傍において、層間絶縁膜９８に形成されたコンタクトホールを介して、対応する連結配線１１０に接続されている。
【００９６】
メモリセル部の対向電極９６の表面をレジストパターン９７で覆う。レジストパターン９７をマスクとして、ロジック回路部の対向電極９６、層間絶縁膜９９及び９８を除去する。ロジック回路部に、連結配線１１１の一部が露出する。なお、ゲート電極１００、サイドウォール絶縁膜１０１、連結配線１１１の表面をＳｉＮ膜で覆っておき、このＳｉＮ膜をエッチング停止層として用いてもよい。第４の実施例の図１０（Ａ）の工程と同様に、ロジック回路部にＰのイオン注入を行う。
【００９７】
図１１（Ｂ）に示すように、基板全面上に、ＢＰＳＧからなる層間絶縁膜１０５を堆積し、ＣＭＰにより表面を平坦化する。層間絶縁膜１０５に、連結配線１１１の上面を露出させるコンタクトホール１０６を形成する。コンタクトホール１０６は、対向電極９６の縁よりもロジック回路部寄りに配置される。連結配線１１１がロジック回路部まで延在しているため、対向電極９３に接触することなく、コンタクトホール１０６を形成することができる。
【００９８】
ロジック回路部においては、層間絶縁膜１０５の上に配線１０７が形成される。この配線１０７は、コンタクトホール１０６及び連結配線１１１を介してビット線９３に接続される。
【００９９】
第５の実施例の場合には、連結配線１１１を介して配線１０７とビット線９３とを接続している。このため、第４の実施例の場合と同様に、ロジック回路部とメモリセル部との境界を画定するレジストパターン９７を用いるのみで、配線１０７とビット線９３とを再現性よく接続することができる。
【０１００】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【０１０１】
【発明の効果】
以上説明したように、本発明によれば、ロジック回路混載のＤＲＡＭにおいて、メモリセル部のＭＩＳＦＥＴとロジック回路部のＭＩＳＦＥＴとのゲート電極の不純物濃度を、それぞれ好適な濃度とすることにより、ＤＲＡＭのデータ保持特性とロジック回路部の電気的特性との双方を良好に保つことができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例による半導体装置の製造方法を説明するための基板の断面図（その１）である。
【図２】本発明の第１の実施例による半導体装置の製造方法を説明するための基板の断面図（その２）である。
【図３】本発明の第１の実施例による半導体装置の製造方法を説明するための基板の断面図（その３）である。
【図４】本発明の第１の実施例による半導体装置の製造方法を説明するための基板の断面図（その４）である。
【図５】図５（Ａ）は、ＭＩＳＦＥＴのゲート電極への不純物注入量とドレイン電流との関係を示すグラフであり、図５（Ｂ）は、ゲート電極への不純物注入量とシート抵抗との関係を示すグラフである。
【図６】本発明の第２の実施例による半導体装置の製造方法を説明するための基板の断面図（その１）である。
【図７】本発明の第２の実施例による半導体装置の製造方法を説明するための基板の断面図（その２）である。
【図８】本発明の第３の実施例による半導体装置の製造方法を説明するための基板の断面図（その１）である。
【図９】本発明の第３の実施例による半導体装置の製造方法を説明するための基板の断面図（その２）である。
【図１０】本発明の第４の実施例による半導体装置の製造方法を説明するための基板の断面図である。
【図１１】本発明の第５の実施例による半導体装置の製造方法を説明するための基板の断面図である。
【符号の説明】
１ シリコン基板
２ 素子分離構造体
３、４ 活性領域
７ ゲート酸化膜
８ ポリシリコン膜
８ａ ワード線
８ｂ ゲート電極
９ａ ソース／ドレイン領域
９ｂ 低濃度領域
１０ａ ＳｉＯ2 膜
１０ｂ サイドウォール絶縁膜
１１ レジストパターン
１２ｂ 高濃度領域
１５ ＣｏＳｉ2 膜
１８ ＢＰＳＧ膜
１９ コンタクトホール
２０ ビット線
２４ コンタクトホール
２５ 蓄積電極
２８ 誘電体膜
２９ 対向電極
３５、４２ Ｗプラグ
４０、４３ 配線
４１、４４ ＳｉＯ2 膜
４５ カバー膜
５０ シリコン基板
５１ 素子分離構造体
５２ ゲート酸化膜
５３ 第１の導電膜
５５ 第２のゲート酸化膜
５６ 容量絶縁膜
６０ ポリシリコン膜
６１ ＷＳｉ膜
６２ 第１のＳｉＮ膜
６５ ワード線
６６ キャパシタ上部電極
６７ ソース／ドレイン領域
６８ サイドウォール絶縁膜
７０ａ、７０ｂ、７０ｄ サイドウォール絶縁膜
７０ｃ 埋込絶縁部材
７１ ソース／ドレイン領域
７２ ＣｏＳｉ2 膜
８０ 上部ＳｉＯ2 膜
８１ 低温形成ＳｉＯ2 膜
８２ サイドウォール絶縁膜
８３ パッド
９０ シリコン基板
９１ ＭＩＳＦＥＴ
９２ ワード線
９３ ビット線
９４ 蓄積電極
９５ 容量絶縁膜
９６ 対向電極
９７ レジストパターン
９８、９９ 層間絶縁膜
１００ ゲート電極
１０１ サイドウォール絶縁膜
１０５ 層間絶縁膜
１０６ コンタクトホール
１０７ 配線
１１１ 連結配線

Claims (4)

  1. 主表面内にメモリセル部とロジック回路部とが画定された半導体基板を準備する工程と、
    前記半導体基板の主表面上にゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上に、シリコン膜を形成する工程と、
    前記シリコン膜にｎ型不純物を添加する工程であって、前記シリコン膜のうち前記メモリセル部上の領域に第１の不純物濃度になるようにｎ型不純物を添加し、前記ロジック回路部上の領域に、前記第１の不純物濃度よりも低濃度の第２の不純物濃度になるようにｎ型不純物を添加する工程と、
    前記シリコン膜をパターニングする工程であって、前記メモリセル部においては、ゲート電極を兼ね、かつ前記第１の不純物濃度とされたワード線を残し、前記ロジック回路部においては、前記第２の不純物濃度とされたゲート電極を残す工程と、
    前記半導体基板の表面層のうち、前記メモリセル部の前記ワード線をマスクとして、その両側の領域にリンをイオン注入することにより、ソース及びドレイン領域を形成し、前記ロジック回路部の前記ゲート電極をマスクとして、その両側の領域に少なくとも砒素をイオン注入することにより、低濃度ドレイン構造を有するソース及びドレイン領域の低濃度領域を形成する第１イオン注入工程と、
    前記半導体基板全面上に、第１の絶縁膜を堆積する工程と、
    前記第１の絶縁膜のうち前記メモリセル部の領域をレジストパターンで覆い、前記ロジック回路部の前記第１の絶縁膜を異方性エッチングすることにより、前記ロジック回路部の前記ゲート電極の側壁上に第１のサイドウォール絶縁膜を残す工程と、
    前記ロジック回路部の前記ゲート電極と前記第１のサイドウォール絶縁膜とをマスクとして、それらの両側の半導体基板表面層に砒素をイオン注入し、低濃度ドレイン構造を有するソース及びドレイン領域の高濃度領域を形成する第２イオン注入工程とを含み、
    前記一連の工程の結果、前記ロジック回路部の前記ゲート電極の不純物濃度は、前記メモリセル部の前記ワード線の不純物濃度よりも低濃度である半導体装置の製造方法。
  2. 前記半導体基板のロジック回路部に、ｎチャネルＭＩＳＦＥＴ用の領域と、ｐチャネルＭＩＳＦＥＴ用の領域が画定されており、
    前記第２の不純物濃度になるように不純物を添加する領域が、前記ｎチャネルＭＩＳＦＥＴ用の領域であり、
    前記シリコン膜をパターニングする工程において、前記ロジック回路部のｎチャネルＭＩＳＦＥＴ用の領域に、前記第２の不純物濃度とされたゲート電極を残すとともに、前記ｐチャネルＭＩＳＦＥＴ用の領域に、前記シリコン膜からなる他のゲート電極を残し、
    前記低濃度ドレイン構造を有するソース及びドレイン領域の前記高濃度領域を形成する工程において砒素がイオン注入されるＭＩＳＦＥＴは、ｎチャネルＭＩＳＦＥＴ用の領域内に配置されており、
    さらに、前記ｐチャネルＭＩＳＦＥＴ用の領域に残された前記他のゲート電極、及びその両側の基板表面層にｐ型不純物を注入する工程を含む請求項１に記載の半導体装置の製造方法。
  3. 主表面にロジック回路部とメモリセル部とが画定された半導体基板と、
    前記半導体基板のメモリセル部上に配置され、ｎチャネルの第１のＭＩＳＦＥＴとキャパシタとを含み、該第１のＭＩＳＦＥＴのゲート電極を兼ねるワード線が、ｎ型の第１の不純物濃度であるシリコン膜からなる複数のメモリセルと、
    前記半導体基板のロジック回路部上に配置され、前記第１のＭＩＳＦＥＴと同一の導電型の複数の第２のＭＩＳＦＥＴであって、該第２のＭＩＳＦＥＴのゲート電極が前記第１の不純物濃度よりも低いｎ型の第２の不純物濃度であるシリコン膜からなる前記第２のＭＩＳＦＥＴとを有し、
    前記第１のＭＩＳＦＥＴのソース及びドレイン領域にはリンが添加されており、前記第２のＭＩＳＦＥＴの低濃度領域及び高濃度領域からなる低濃度ドレイン構造を有するソース及びドレイン領域には少なくとも砒素が添加されている半導体装置。
  4. 前記第２のＭＩＳＦＥＴのゲート電極の上面上及びソース及びドレイン領域の上面上に金属シリサイド膜が配置されており、前記第１のＭＩＳＦＥＴのゲート電極の上面上及びソース及びドレイン領域の上面上には、金属シリサイド膜が配置されていない請求項３に記載の半導体装置。
JP28169998A 1998-02-10 1998-10-02 半導体装置及びその製造方法 Expired - Lifetime JP4199338B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP28169998A JP4199338B2 (ja) 1998-10-02 1998-10-02 半導体装置及びその製造方法
TW088105118A TW410464B (en) 1998-10-02 1999-03-31 Semiconductor device having both memory and logic circuit and its manufacture
US09/288,302 US6326657B1 (en) 1998-02-10 1999-04-08 Semiconductor device having both memory and logic circuit and its manufacture
KR1019990015044A KR100320332B1 (ko) 1998-10-02 1999-04-27 반도체 장치 및 그 제조 방법
US09/961,264 US6987041B2 (en) 1998-10-02 2001-09-25 Semiconductor device having both memory and logic circuit and its manufacture
US11/186,810 US7429507B2 (en) 1998-10-02 2005-07-22 Semiconductor device having both memory and logic circuit and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28169998A JP4199338B2 (ja) 1998-10-02 1998-10-02 半導体装置及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2004323572A Division JP4249691B2 (ja) 2004-11-08 2004-11-08 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2000114471A JP2000114471A (ja) 2000-04-21
JP4199338B2 true JP4199338B2 (ja) 2008-12-17

Family

ID=17642757

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28169998A Expired - Lifetime JP4199338B2 (ja) 1998-02-10 1998-10-02 半導体装置及びその製造方法

Country Status (4)

Country Link
US (3) US6326657B1 (ja)
JP (1) JP4199338B2 (ja)
KR (1) KR100320332B1 (ja)
TW (1) TW410464B (ja)

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6838320B2 (en) * 2000-08-02 2005-01-04 Renesas Technology Corp. Method for manufacturing a semiconductor integrated circuit device
KR100317434B1 (ko) * 1998-03-12 2001-12-22 아끼구사 나오유끼 반도체 장치와 그 제조 방법
US6632292B1 (en) * 1998-03-13 2003-10-14 Semitool, Inc. Selective treatment of microelectronic workpiece surfaces
KR100640574B1 (ko) * 2000-11-30 2006-10-31 삼성전자주식회사 반도체 메모리 소자의 제조방법
KR100390901B1 (ko) * 2000-12-28 2003-07-10 주식회사 하이닉스반도체 에스램 소자의 트랜지스터 제조방법
JP4759819B2 (ja) * 2001-03-05 2011-08-31 ソニー株式会社 半導体装置の製造方法
JP2003031684A (ja) * 2001-07-11 2003-01-31 Hitachi Ltd 半導体集積回路装置およびその製造方法
US20030181922A1 (en) * 2002-03-20 2003-09-25 Spiration, Inc. Removable anchored lung volume reduction devices and methods
US6709926B2 (en) * 2002-05-31 2004-03-23 International Business Machines Corporation High performance logic and high density embedded dram with borderless contact and antispacer
DE10314595B4 (de) * 2003-03-31 2006-05-04 Infineon Technologies Ag Verfahren zur Herstellung von Transistoren unterschiedlichen Leitungstyps und unterschiedlicher Packungsdichte in einem Halbleitersubstrat
US7606066B2 (en) 2005-09-07 2009-10-20 Innovative Silicon Isi Sa Memory cell and memory cell array having an electrically floating body transistor, and methods of operating same
DE102005046734B4 (de) * 2005-09-29 2011-06-16 Infineon Technologies Ag Halbleiterbauelement mit integrierter Kapazitätsstruktur
TWI297931B (en) * 2006-01-11 2008-06-11 Ind Tech Res Inst Cylindrical capacitor and method of manufacturing the same
US7964514B2 (en) * 2006-03-02 2011-06-21 Applied Materials, Inc. Multiple nitrogen plasma treatments for thin SiON dielectrics
US7492632B2 (en) 2006-04-07 2009-02-17 Innovative Silicon Isi Sa Memory array having a programmable word length, and method of operating same
US7419871B2 (en) * 2006-04-25 2008-09-02 Micron Technology, Inc. Methods of forming semiconductor constructions
WO2007128738A1 (en) * 2006-05-02 2007-11-15 Innovative Silicon Sa Semiconductor memory cell and array using punch-through to program and read same
US8069377B2 (en) * 2006-06-26 2011-11-29 Micron Technology, Inc. Integrated circuit having memory array including ECC and column redundancy and method of operating the same
US7542340B2 (en) * 2006-07-11 2009-06-02 Innovative Silicon Isi Sa Integrated circuit including memory array having a segmented bit line architecture and method of controlling and/or operating same
KR100840651B1 (ko) * 2006-12-29 2008-06-24 동부일렉트로닉스 주식회사 고전압 소자의 이온주입 방법
KR101277402B1 (ko) 2007-01-26 2013-06-20 마이크론 테크놀로지, 인코포레이티드 게이트형 바디 영역으로부터 격리되는 소스/드레인 영역을 포함하는 플로팅-바디 ｄｒａｍ 트랜지스터
WO2009031052A2 (en) 2007-03-29 2009-03-12 Innovative Silicon S.A. Zero-capacitor (floating body) random access memory circuits with polycide word lines and manufacturing methods therefor
US8064274B2 (en) 2007-05-30 2011-11-22 Micron Technology, Inc. Integrated circuit having voltage generation circuitry for memory cell array, and method of operating and/or controlling same
US8085594B2 (en) 2007-06-01 2011-12-27 Micron Technology, Inc. Reading technique for memory cell with electrically floating body transistor
US8194487B2 (en) * 2007-09-17 2012-06-05 Micron Technology, Inc. Refreshing data of memory cells with electrically floating body transistors
DE102008047591B4 (de) 2007-09-18 2019-08-14 Samsung Electronics Co., Ltd. Verfahren zum Herstellen einer Halbleitervorrichtung mit reduzierter Dicke
US8536628B2 (en) 2007-11-29 2013-09-17 Micron Technology, Inc. Integrated circuit having memory cell array including barriers, and method of manufacturing same
US8349662B2 (en) * 2007-12-11 2013-01-08 Micron Technology, Inc. Integrated circuit having memory cell array, and method of manufacturing same
US8773933B2 (en) 2012-03-16 2014-07-08 Micron Technology, Inc. Techniques for accessing memory cells
US8014195B2 (en) 2008-02-06 2011-09-06 Micron Technology, Inc. Single transistor memory cell
US8189376B2 (en) * 2008-02-08 2012-05-29 Micron Technology, Inc. Integrated circuit having memory cells including gate material having high work function, and method of manufacturing same
US7957206B2 (en) * 2008-04-04 2011-06-07 Micron Technology, Inc. Read circuitry for an integrated circuit having memory cells and/or a memory cell array, and method of operating same
US7947543B2 (en) 2008-09-25 2011-05-24 Micron Technology, Inc. Recessed gate silicon-on-insulator floating body device with self-aligned lateral isolation
US7933140B2 (en) 2008-10-02 2011-04-26 Micron Technology, Inc. Techniques for reducing a voltage swing
US7924630B2 (en) * 2008-10-15 2011-04-12 Micron Technology, Inc. Techniques for simultaneously driving a plurality of source lines
US8223574B2 (en) * 2008-11-05 2012-07-17 Micron Technology, Inc. Techniques for block refreshing a semiconductor memory device
US8213226B2 (en) 2008-12-05 2012-07-03 Micron Technology, Inc. Vertical transistor memory cell and array
US8319294B2 (en) * 2009-02-18 2012-11-27 Micron Technology, Inc. Techniques for providing a source line plane
WO2010102106A2 (en) * 2009-03-04 2010-09-10 Innovative Silicon Isi Sa Techniques for forming a contact to a buried diffusion layer in a semiconductor memory device
WO2010114890A1 (en) * 2009-03-31 2010-10-07 Innovative Silicon Isi Sa Techniques for providing a semiconductor memory device
US8139418B2 (en) 2009-04-27 2012-03-20 Micron Technology, Inc. Techniques for controlling a direct injection semiconductor memory device
US8508994B2 (en) * 2009-04-30 2013-08-13 Micron Technology, Inc. Semiconductor device with floating gate and electrically floating body
US8498157B2 (en) 2009-05-22 2013-07-30 Micron Technology, Inc. Techniques for providing a direct injection semiconductor memory device
KR101096033B1 (ko) * 2009-06-26 2011-12-19 주식회사 하이닉스반도체 반도체 소자의 제조방법
US8537610B2 (en) 2009-07-10 2013-09-17 Micron Technology, Inc. Techniques for providing a semiconductor memory device
US9076543B2 (en) * 2009-07-27 2015-07-07 Micron Technology, Inc. Techniques for providing a direct injection semiconductor memory device
US8199595B2 (en) * 2009-09-04 2012-06-12 Micron Technology, Inc. Techniques for sensing a semiconductor memory device
US8174881B2 (en) 2009-11-24 2012-05-08 Micron Technology, Inc. Techniques for reducing disturbance in a semiconductor device
US8310893B2 (en) * 2009-12-16 2012-11-13 Micron Technology, Inc. Techniques for reducing impact of array disturbs in a semiconductor memory device
US8416636B2 (en) * 2010-02-12 2013-04-09 Micron Technology, Inc. Techniques for controlling a semiconductor memory device
US8411513B2 (en) * 2010-03-04 2013-04-02 Micron Technology, Inc. Techniques for providing a semiconductor memory device having hierarchical bit lines
US8576631B2 (en) 2010-03-04 2013-11-05 Micron Technology, Inc. Techniques for sensing a semiconductor memory device
US8369177B2 (en) * 2010-03-05 2013-02-05 Micron Technology, Inc. Techniques for reading from and/or writing to a semiconductor memory device
CN102812552B (zh) 2010-03-15 2015-11-25 美光科技公司 半导体存储器装置及用于对半导体存储器装置进行偏置的方法
US8411524B2 (en) 2010-05-06 2013-04-02 Micron Technology, Inc. Techniques for refreshing a semiconductor memory device
KR101800441B1 (ko) * 2010-10-22 2017-11-22 삼성전자주식회사 반도체 소자의 형성 방법
US8531878B2 (en) 2011-05-17 2013-09-10 Micron Technology, Inc. Techniques for providing a semiconductor memory device
US9559216B2 (en) 2011-06-06 2017-01-31 Micron Technology, Inc. Semiconductor memory device and method for biasing same

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5194924A (en) * 1984-05-23 1993-03-16 Hitachi, Ltd. Semiconductor device of an LDD structure having a floating gate
US5917211A (en) * 1988-09-19 1999-06-29 Hitachi, Ltd. Semiconductor integrated circuit, method of fabricating the same and apparatus for fabricating the same
US5237187A (en) * 1990-11-30 1993-08-17 Hitachi, Ltd. Semiconductor memory circuit device and method for fabricating same
US5324680A (en) * 1991-05-22 1994-06-28 Samsung Electronics, Co. Ltd. Semiconductor memory device and the fabrication method thereof
JPH04352467A (ja) * 1991-05-30 1992-12-07 Toshiba Corp Ｍｏｓ型半導体集積回路装置
JPH05102428A (ja) * 1991-10-07 1993-04-23 Sony Corp 半導体メモリ装置及びその製造方法
JPH05226593A (ja) 1992-02-12 1993-09-03 Toshiba Corp 半導体装置の製造方法
JP3172321B2 (ja) * 1993-04-26 2001-06-04 三洋電機株式会社 半導体記憶装置の製造方法
JP3279000B2 (ja) 1993-09-27 2002-04-30 ソニー株式会社 半導体装置の製法
US5500387A (en) * 1994-02-16 1996-03-19 Texas Instruments Incorporated Method of making high performance capacitors and/or resistors for integrated circuits
JPH07297393A (ja) 1994-04-25 1995-11-10 Seiko Instr Inc 半導体装置およびその製造方法
JP2765544B2 (ja) * 1995-12-26 1998-06-18 日本電気株式会社 半導体装置の製造方法
JPH09270466A (ja) * 1996-04-01 1997-10-14 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH10247725A (ja) 1997-03-05 1998-09-14 Mitsubishi Electric Corp 半導体装置およびその製造方法
KR100226740B1 (ko) 1997-03-12 1999-10-15 구본준 반도체 소자의 제조방법
KR100215845B1 (ko) * 1997-03-17 1999-08-16 구본준 반도체소자 제조방법
US6063656A (en) * 1997-04-18 2000-05-16 Micron Technology, Inc. Cell capacitors, memory cells, memory arrays, and method of fabrication
US6815295B1 (en) * 1997-05-14 2004-11-09 Renesas Technology Corp. Method of manufacturing field effect transistors
US5953599A (en) * 1997-06-12 1999-09-14 National Semiconductor Corporation Method for forming low-voltage CMOS transistors with a thin layer of gate oxide and high-voltage CMOS transistors with a thick layer of gate oxide
JP4931267B2 (ja) * 1998-01-29 2012-05-16 ルネサスエレクトロニクス株式会社 半導体装置
JPH11260924A (ja) * 1998-03-10 1999-09-24 Mitsubishi Electric Corp 半導体集積回路装置のテスト方法
US6133599A (en) * 1998-04-01 2000-10-17 Vanguard International Semiconductor Corporation Design and a novel process for formation of DRAM bit line and capacitor node contacts
KR100286100B1 (ko) * 1998-06-05 2001-05-02 윤종용 반도체 소자 및 그 제조방법
JP3499752B2 (ja) * 1998-08-20 2004-02-23 富士通株式会社 半導体装置及びその製造方法
US7538384B2 (en) * 2005-12-05 2009-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Non-volatile memory array structure

Also Published As

Publication number Publication date
JP2000114471A (ja) 2000-04-21
US7429507B2 (en) 2008-09-30
US20050255644A1 (en) 2005-11-17
KR100320332B1 (ko) 2002-01-10
US6987041B2 (en) 2006-01-17
US20020011619A1 (en) 2002-01-31
TW410464B (en) 2000-11-01
US6326657B1 (en) 2001-12-04
KR20000028563A (ko) 2000-05-25

Similar Documents

Publication Publication Date Title
JP4199338B2 (ja) 半導体装置及びその製造方法
US5874359A (en) Small contacts for ultra large scale integration semiconductor devices without separation ground rule
JP2825245B2 (ja) スタックトキャパシタｄｒａｍセル及びその製造方法
US6146994A (en) Method for forming self-aligned selective silicide layer using chemical mechanical polishing in merged DRAM logic
KR20040027269A (ko) 반도체 장치 및 그 제조 방법
KR100325472B1 (ko) 디램 메모리 셀의 제조 방법
JPH08250677A (ja) 半導体記憶装置及びその製造方法
JP3146316B2 (ja) 半導体装置及びその製造方法
JP3782119B2 (ja) 半導体記憶装置
US8012849B2 (en) Semiconductor device and manufacturing method thereof
US6414375B1 (en) Semiconductor device with metal silicide film on partial area of substrate surface and its manufacture method
KR920010695B1 (ko) 디램셀 및 그 제조방법
US6187659B1 (en) Node process integration technology to improve data retention for logic based embedded dram
US5491104A (en) Method for fabricating DRAM cells having fin-type stacked storage capacitors
US5926707A (en) Methods for forming integrated circuit memory devices having deep storage electrode contact regions therein for improving refresh characteristics
US6245629B1 (en) Semiconductor structures and manufacturing methods
JP4715065B2 (ja) 半導体装置およびその製造方法
JP4249691B2 (ja) 半導体装置の製造方法
JP3954606B2 (ja) 半導体記憶装置
KR100642392B1 (ko) 반도체 소자 및 그 제조 방법
US20030032236A1 (en) Semiconductor device manufacturing method and semiconductor device
KR100215896B1 (ko) 디램 셀의 구조 및 그 제조방법
JPH11177052A (ja) 半導体装置とその製造方法
JP2891192B2 (ja) 半導体装置の製造方法
JPH0870108A (ja) 半導体記憶装置及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041108

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060120

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060201

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20060331

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080729

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080904

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081003

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111010

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111010

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111010

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111010

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121010

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121010

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131010

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term