JP4028499B2 - 半導体記憶装置 - Google Patents

半導体記憶装置 Download PDF

Info

Publication number
JP4028499B2
JP4028499B2 JP2004056298A JP2004056298A JP4028499B2 JP 4028499 B2 JP4028499 B2 JP 4028499B2 JP 2004056298 A JP2004056298 A JP 2004056298A JP 2004056298 A JP2004056298 A JP 2004056298A JP 4028499 B2 JP4028499 B2 JP 4028499B2
Authority
JP
Japan
Prior art keywords
memory cell
memory
semiconductor
region
memory cells
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004056298A
Other languages
English (en)
Other versions
JP2005251791A (ja
Inventor
澤 隆 大
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004056298A priority Critical patent/JP4028499B2/ja
Priority to US10/844,385 priority patent/US7075152B2/en
Publication of JP2005251791A publication Critical patent/JP2005251791A/ja
Priority to US11/390,061 priority patent/US7208780B2/en
Application granted granted Critical
Publication of JP4028499B2 publication Critical patent/JP4028499B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/711—Insulated-gate field-effect transistors [IGFET] having floating bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells

Landscapes

  • Dram (AREA)
  • Semiconductor Memories (AREA)
  • Element Separation (AREA)

Description

本発明は半導体記憶装置に関する。
従来の１Ｔ−１Ｃ（one transistor - one capacitor）型ＤＲＡＭセルは微細化に伴ってその作製が困難になってきている。これに替わるメモリセルとして、ＦＢＣメモリセルが提案されている。ＦＢＣメモリセルは、１ビットの情報を記憶する素子単位が1個のＭＩＳ(Metal Insulator Semiconductor)ＦＥＴから構成されているため１セルの占有面積が小さい。よって、ＦＢＣメモリセルによれば、単位面積内に大容量の記憶素子を形成することができる（特許文献１から特許文献３参照）。
しかし、従来のＦＢＣメモリセルにおいては、ワード線とビット線の交点に各メモリセルが配置されているので、1本のワード線が活性化されると全てのビット線にメモリセル内のデータが読み出される。従って、従来のＦＢＣメモリセルは、オープンビット線構成を採用せざるを得なかった。
オープンビット線構成では、ビット線と同一間隔でセンスアンプを配置する必要がある。ビット線の間隔が狭くなると、センスアンプを配置することがレイアウト的に困難になるという問題がある。また、オープンビット線構成では、センスアンプ領域（即ち、メモリセルアレイ間の間隔）が大きくなるため、メモリセルの占有率を低減させるという問題がある。
オープンビット線構成のうち、ダブルエンド型にビット線を構成する手法がある（図７参照）。ダブルエンド型の構成では、センスアンプは、或るメモリセルアレイ内の２本のビット線ごとに１個配置すれば足りる。よって、ある程度メモリセルの占有率を改善できるが、それでもメモリセルの占有率の問題を根本的に解決するに至っていない。また、ダブルエンド型の構成では、複数のメモリセルアレイからなるアレイ群の両端のメモリセルアレイにおいてビット線数がそれ以外のメモリセルアレイのビット線数の半分になってしまうという問題がある（図７参照）。これは、メモリセルの密度を低下させる。
特開２００３−６８８７７号公報 特開２００２−２４６５７１号公報 特開２００３−３１６９３号公報
そこで、本発明は、メモリセルの密度を大きくし、かつ、センスアンプの占有面積を小さくすることによって、メモリセルの占有率を向上させた半導体記憶装置を提供する。
本発明に係る実施形態に従った半導体記憶装置は、半導体基板と、前記半導体基板上に設けられた絶縁層と、前記絶縁層上に設けられ、前記半導体基板から絶縁された第１の半導体層と、前記第１の半導体層に形成されソース線に接続された第１導電型のソース領域、前記第１の半導体層に形成されビット線に接続された第１導電型のドレイン領域、該ソース領域と該ドレイン領域との間の前記第１の半導体層に設けられた第２導電型のボディ領域、および、前記ボディ領域上方に設けられたワード線を形成するゲートを含み、該ボディ領域に電荷を蓄積または放出することによってデータを記憶することができるメモリセルと、複数の前記メモリセルが該メモリセルのチャネル長方向に配列して形成されたメモリセルラインと、複数の前記メモリセルラインが前記メモリセルのチャネル幅方向に配列して形成されたメモリセルアレイとを備え、同一メモリセルラインにおいては前記メモリセルはソース領域からドレイン領域への方向が同一方向になるように配列され、隣り合うメモリセルラインにおいては前記メモリセルはソース領域からドレイン領域への方向が反対方向になるように配列されていることを特徴とする。
本発明に係る他の実施形態に従った半導体記憶装置は、半導体基板と、前記半導体基板上に設けられた絶縁層と、前記絶縁層上に設けられ、前記半導体基板から絶縁された第１の半導体層と、ソース線に接続された第１導電型のソース領域、前記第１の半導体層に形成されビット線に接続された第１導電型のドレイン領域、該ソース領域と該ドレイン領域との間の前記第１の半導体層に設けられた第２導電型のボディ領域、および、前記ボディ領域上方に設けられたワード線を形成するゲートを含み、該ボディ領域に電荷を蓄積または放出することによってデータを記憶することができるメモリセルと、複数の前記メモリセルが該メモリセルのチャネル長方向に配列して形成されたメモリセルラインと、複数の前記メモリセルラインが前記メモリセルのチャネル幅方向に配列して形成されたメモリセルアレイと、前記複数のメモリセルの各々の周囲を取り囲む素子分離領域とを備えている。
本発明による半導体記憶装置は、メモリセルの密度を大きくし、かつ、周辺回路やロジック回路の占有面積を小さくすることによって、メモリセルの占有率を向上させることができる。
以下、図面を参照して、本発明に係る実施形態を説明する。これらの実施形態は、本発明を限定するものではない。
（第１の実施形態）
図１は、本発明に係る第１の実施形態に従ったＦＢＣメモリ装置１００の平面図である。図１には、４つのＦＢＣメモリセルアレイＭＣＡからなる１つのメモリアレイ群ＭＣＧが示されている。メモリセルアレイＭＣＡは、複数のメモリセルＭＣを備えている。隣り合うメモリセルアレイＭＣＡ間、並びに、メモリアレイ群ＭＣＧの両端には、センスアンプＳ／Ａが配置されている。センスアンプＳ／Ａは、同一メモリセルアレイ内の隣り合う２本のビット線ＢＬからなるビット線対ＢＬＰに接続されている。さらに、隣り合うメモリセルアレイＭＣＡ間に配置されたセンスアンプＳ／Ａは、両側のメモリセルアレイＭＣＡのビット線対ＢＬＰに接続されている。即ち、各センスアンプＳ／Ａには、４本のビット線ＢＬ（２つのビット線対ＢＬＰ）が接続されている。センスアンプＳ／Ａは、互いに異なるタイミングで２つのビット線対ＢＬＰの一方と接続することができるようにトランスファゲートを有する。
本実施形態では、１本のワード線ＷＬは、ビット線対ＢＬＰのうち一方のビット線ＢＬに接続されたメモリセルＭＣのみを駆動し、このメモリセルＭＣのみに格納されたデータを読み出し、あるいは、このメモリセルＭＣのみにデータを書き込むことができる。
その結果、ＦＢＣメモリセル装置１００をフォールデッド（folded）型のビット線構成にすることができる。フォールデッド型のビット線構成とは、センスアンプがその片側に配置されたメモリセルアレイ内の隣り合うカラムにあるビット線対ＢＬＰに接続された構成をいう。フォールデッド型のビット線構成における読出し動作では、センスアンプは、ビット線対ＢＬＰのうち一方のビット線ＢＬからデータを読み出し、他方のビット線ＢＬからのデータを基準信号（リファレンス）として用いて一方のビット線ＢＬからのデータの “０”または“１”を判別する。
図２は、図１に示す破線枠Ｃの部分の拡大図である。メモリセルアレイＭＣＡは、複数のメモリセルＭＣを備えている。各メモリセルＭＣは、ソース領域およびドレイン領域のそれぞれに接続されるソースコンタクトＳＣおよびドレインコンタクトＤＣを有する。メモリセルＭＣは、ソース−ドレイン方向、即ち、チャネル長方向（Ｘ方向）に配列されており、一列のメモリセルラインＭＣＬを構成する。さらに、メモリセルラインＭＣＬはチャネル幅方向（Ｙ方向）に複数配列されており、１つのメモリセルアレイＭＣＡを構成する。
本実施形態では、隣り合うメモリセルラインＭＣＬにおいて、メモリセルＭＣは１／２ピッチずれている。このセル配置を便宜的に“ピッチずれ配置”という。また、同一のメモリセルラインＭＣＬでは各メモリセルＭＣは、ソース領域からドレイン領域へ向かう方向が同一方向（例えば、Ｘ方向）になるように配列されており、尚且つ、隣り合うメモリセルラインＭＣＬではメモリセルＭＣは、ソース領域からドレイン領域への方向が互いに反対方向になるように配列されている。このセル配置を便宜的に“対向配置”という。さらに、各メモリセルＭＣは、ＳＴＩ（Shallow Trench Isolation）等の素子分離領域ＩＲでその周囲を囲まれており、互いに分離されている。この構成を便宜的に“個別分離構成”という。
ビット線ＢＬは、メモリセルラインＭＣＬごとにメモリセルラインＭＣＬに沿ってＸ方向に延在し、同一のメモリセルラインＭＣＬ内にあるメモリセルＭＣのドレイン領域と電気的に接続されている。ワード線ＷＬは、ソース−ドレイン間を通過するように設けられ、メモリセルラインＭＣＬおよびビット線ＢＬと交差するＹ方向に延在している。また、メモリセルＭＣは“ピッチずれ配置”で配置されているので、ワード線ＷＬは、メモリセルＭＣのチャネル上と素子分離領域上とを交互に通過するようにメモリセルラインＭＣＬと交差している。ソース線ＳＬは、ソース領域上にワード線ＷＬと平行して延在しており、メモリセルＭＣのソース領域に電気的に接続されている。
メモリセルＭＣは“ピッチずれ配置”および“対向配置”で配置されているので、同一のソース線ＳＬがソース領域に接続され尚且つ同一のワード線ＷＬがチャネルを通過するメモリセルＭＣは、隣り合う２本のメモリセルラインＭＣＬのうち一方のみに存在するだけである。即ち、１本のワード線ＷＬの駆動によって、隣り合うメモリセルラインＭＣＬ内の２つのメモリセルＭＣの両方が同時にオン状態になることはなく、一方のセルがオン状態となり、他方のセルはオフ状態を維持する。これは、１本のワード線ＷＬを駆動した場合に、隣り合う２本のビット線ＢＬからなるビット線対ＢＬＰごとに１つのデータが読み出されることを意味する。これにより、ＦＢＣメモリセル装置１００を図１に示すようにフォールデッド型のビット線構成にすることができる。つまり、メモリセルＭＣが“ピッチずれ配置”および“対向配置”で構成されていることによって、ＦＢＣメモリセル装置１００をフォールデッド型のビット線構成にすることができる。尚、“個別分離構成”は、 “対向配置” および“ピッチずれ配置”の実現するために必要な構成である。
図３は、図２に示すＡ−Ａ線に沿ったメモリセルアレイＭＣＡの断面図である。メモリセルアレイＭＣＡは、ｐ型の半導体基板１０と、半導体基板１０上に設けられた絶縁膜２０と、絶縁膜２０上に設けられ、半導体基板１０から電気的に絶縁された半導体層３０を備えている。半導体基板１０および半導体層３０は、例えば、シリコン単結晶からなり、絶縁膜２０は、例えば、シリコン酸化膜からなる。半導体基板１０、絶縁膜２０および半導体層３０は、以下それぞれバルク（Bulk）１０、ＢＯＸ（Buried Oxide）層２０およびＳＯＩ層３０とも呼ぶ。
ＳＯＩ層３０には、ｎ＋型のソース領域３１、ｎ＋型のドレイン領域３３およびｐ型のフローティングボディ領域３５（以下、単に、ボディ領域３５という）が形成されている。ボディ領域３５は、電気的にフローティング状態である。メモリセルＭＣは、各々、ソース領域３１、ドレイン領域３３およびフローティングボディ領域３５を含む。隣り合うメモリセルＭＣ間のＳＯＩ部分にはＢＯＸ層２０に達するように素子分離領域４０が形成されている。これにより、各メモリセルＭＣは、電気的に絶縁されている。
ボディ領域３５上には、ゲート絶縁膜５０が設けられており、ゲート絶縁膜５０上にワード線ＷＬが設けられている。ソース領域３１上には、ソースコンタクトＳＣが設けられ、ソースコンタクトＳＣ上にソース線ＳＬが延在している。ワード線ＷＬおよびソース線ＳＬ上には、層間絶縁膜６０が堆積されている。平坦化された層間絶縁膜６０上にはビット線ＢＬが設けられている。ビット線ＢＬは、ドレインコンタクトＤＣを介してドレイン領域３３に電気的に接続されている。
また、バルク１０の表面には、ｎ型のプレート層７０が形成されている。プレート層７０は、図示していないプレート線ＰＬと接続されており、バルク１０の電位を決定する。
次に、ＦＢＣメモリセルの動作原理を説明する。例えば、図３に示すようにＮ型のＭＩＳＦＥＴからなるメモリセルの書込み／読出しの原理を説明する。ボディ領域３５に正孔が多い状態をデータ”１”とし、逆にボディ領域３５に正孔が少ない状態をデータ”０”と定義する。
データ“１”を書き込むときには、ワード線ＷＬをゲートとするトランジスタ（メモリセルＭＣ）を飽和状態で動作させる。例えば、ワード線ＷＬを約１．５Ｖにし、ビット線ＢＬを約１．５Ｖにする。これにより、ドレイン領域３３とボディ領域３５との境界近傍においてインパクトイオン化が生じ、電子−正孔対が大量に発生する。これらのうち、電子はドレイン領域３３に吸い込まれて行くが、正孔はポテンシャルの低いボディ領域３５に蓄積される。インパクトイオン化によってホールが発生するときの電流とボディ領域３５とソース領域３１との間のｐｎ接合におけるフォワード電流とが等しくなったときにボディ電圧は平衡状態になる。このとき、ボディ電圧は約０．７Ｖである。
データ”０”を書き込むときには、ビット線ＢＬを負の電圧（例えば、約−１．５Ｖ）に引き下げる。これにより、ｐ型のボディ領域３５とｎ型のドレイン領域３３との間のｐｎ接合が順バイアスされるので、ボディ領域３５に蓄えられていた正孔はドレイン領域３３に排出される。これにより、メモリセルＭＣは、データ”０”の状態になる。
データを読み出すときには、ワード線ＷＬを、例えば、約１．５Ｖに設定し、ビット線ＢＬを、例えば、約０．２Ｖに設定する。これにより、トランジスタ（メモリセルＭＣ）を線形領域で動作させ、ボディ効果を利用して電流差を検知する。この電流差によって、メモリセルＭＣに格納されていたデータが“１”であるか”０”であるかを識別することができる。ボディ効果は、ボディ領域３５に蓄えられている正孔数の相違によってトランジスタの閾値電圧(Ｖｔｈ)を変化させる効果である。
本実施形態は、フォールデッド型のビット線構成を有する。よって、読出し動作においては、まず、或る１本のワード線ＷＬを駆動することによって、図１に示すセンスアンプＳ／Ａはビット線対ＢＬＰのうち一方のビット線ＢＬからデータを読み出すことができる。次に、他のワード線ＷＬを駆動することによって、センスアンプＳ／Ａは他方のビット線ＢＬからのデータを基準信号（リファレンス）として読み出すことができる。一方のビット線ＢＬからのデータが基準信号よりも大きいときにデータは“０”であると判断し、このデータが基準信号よりも小さいときにデータ“１”であると判断する。
書込み動作においては、１本のワード線ＷＬを駆動することによって、センスアンプＳ／Ａはビット線対ＢＬＰのうち書込み対象であるビット線ＢＬに接続されたメモリセルＭＣにのみデータを書き込むことができる。
本実施形態によるＦＢＣメモリセル装置１００は、フォールデッド型のビット線構成を有する。これにより、センスアンプＳ／Ａは４本のビット線ＢＬ毎に１個配置すれば足りるので、センスアンプＳ／Ａを含む周辺回路またはロジック回路の占有面積が低減し、ＦＢＣメモリセルのレイアウトの設計が容易になる。また、周辺回路またはロジック回路の占有面積が低減するので、チップ面積全体に対するメモリセルの占有率が上昇する。
図７に示すオープンビット線方式のダブルエンド型ＦＢＣメモリセルにおいては、両端のメモリセルアレイＭＣＡのセル密度が低かったが、本実施形態では、総てのメモリセルアレイＭＣＡのセル密度を等しくするようにメモリセルＭＣを配置することができる。
本実施形態では、隣り合うメモリセルＭＣのソースが共通化されていないものの、センスアンプＳ／Ａは４本のビット線ＢＬ毎に１個配置すれば足り、さらに、両端のメモリセルアレイＭＣＡのセル密度が半減することもないので、センスアンプＳ／Ａが２本のビット線ＢＬ毎に必要なオープンビット線方式のダブルエンド型ＦＢＣメモリセルに比べ、セル占有率が高い。
尚、ＤＲＡＭでは、フォールデッド型のビット線構造は一般に用いられている。しかし、ＦＣＢメモリセルは、ＤＲＡＭのメモリセルとは構成において大きく異なるため、従来、フォールデッド型に構成することができず、オープンビット線構成を採用せざるを得なかった。
オープンビット線構成とは、センスアンプがその両側に配置されたメモリセルアレイ内の同一カラムにあるビット線対に接続された構成をいう。オープンビット線構成における読出し動作では、センスアンプは、両側のメモリセルアレイの各ビット線からデータを読み出し、一方のデータを基準信号（リファレンス）として用いて他方データの “０”または“１”を判別する。
本発明の発明者は、ＦＢＣの各メモリセルＭＣを“個別分離構成”にし、さらに、メモリセルＭＣの配置を“ピッチずれ配置”かつ“対向配置”にすることによって、ＦＣＢメモリセルにフォールデッド型のビット線構造を導入可能であることを見出した。
（第２の実施形態）
図４は、本発明に係る第２の実施形態に従ったＦＢＣメモリ装置２００の断面図である。ＦＢＣメモリ装置２００の平面図は、図１および図２と同様であるので省略する。第２の実施形態は、ワード線が２層に亘って設けられている点で第１の実施形態と異なる。ＦＢＣメモリ装置２００は、第１層目のワード線ＷＬ１および第２層目のワード線ＷＬ２を備えている。ワード線ＷＬ１は、ボディ領域３５上に形成され、ワード線ＷＬ２は、ビット線ＢＬ上にワード線ＷＬ１と平行して設けられている。ワード線ＷＬ２は、ワード線ＷＬ１と所定の距離ごとに電気的に接続されている。
ワード線ＷＬ１とＳＯＩ層３０との仕事関数差を小さくするために、ワード線ＷＬ１はＳＯＩ層３０と同質の材料からなることが好ましい。例えば、ＳＯＩ層３０がシリコン単結晶である場合には、ワード線ＷＬ１はドープトポリシリコンであることが好ましい。
しかし、ドープトポリシリコンは金属よりも高抵抗であるため、ワード線ＷＬ１の時定数が大きくなってしまう。これは、メモリセルＭＣの読出し／書込みなどの動作を遅延させる原因となる。
そこで、本実施形態では、金属から成るワード線ＷＬ２をワード線ＷＬ１とは別層に設けることによって、ワード線全体の時定数を低下させている。これにより、メモリセルＭＣの読出し／書込みなどの動作を高速化させることができる。
（第３の実施形態）
図５は、本発明に係る第３の実施形態に従ったＦＢＣメモリ装置３００の断面図である。第３の実施形態は、ＦＢＣメモリセル部がＳＯＩに形成され、その周辺回路またはロジック部がバルクに設けられている。第３の実施形態において、ＦＢＣメモリセル部は第１または第２の実施形態に従った構成を有してよい。
ＦＢＣメモリセル部では、バルク１０上にＢＯＸ層２０が設けられ、ＢＯＸ層２０上にＳＯＩ層３０が設けられている。ＳＯＩ層３０にメモリセルＭＣが形成されるので、メモリセルＭＣはバルク１０から電気的に絶縁されている。これにより、ボディ領域３５が電気的にフローティング状態となり得る。
一方で、周辺回路またはロジック部では、ＢＯＸ層２０が形成されておらず、ｐ型ＦＥＴおよびｎ型ＦＥＴは、バルク１０に設けられたウェル拡散層内に形成されている。尚、図５では、ｐ型ＦＥＴおよびｎ型ＦＥＴを各１つずつだけ示しているが、これらを多数組み合せることによって、周辺回路またはロジック部に必要な論理回路が形成され得る。
部分的にＳＯＩ層を有する半導体基板（以下、部分ＳＯＩ基板という）を製造する方法は、例えば、ＳＩＭＯＸ（Separation by IMplanted OXygen）法でよい（方法１）。あるいは、貼り合せ法によりＳＯＩ基板を形成した後、周辺回路またはロジック部の形成領域のみＢＯＸ層を取り除き、その部分にエピタキシャル成長によってシリコン単結晶を成長させてもよい（方法２）。
通常、周辺回路またはロジック部におけるシリコンの結晶性の品質のスペックはメモリセル部のそれよりも緩い。よって、周辺回路またはロジック部にシリコンをエピタキシャル成長させる方法２は、比較的採用し易いと考えられる。
次に、第３の実施形態の効果を説明する。ＦＢＣメモリは、通常、ＳＯＩ基板上に形成されているので、ＦＢＣメモリを制御するロジック回路やＦＢＣメモリの周辺回路も同一のＳＯＩ基板上に形成することが好ましい。しかし、メモリセルを制御するロジック回路あるいはその周辺回路の多くは、通常、バルクシリコン上に形成することを前提に設計されている。これらのレイアウトの設計情報は、ライブラリ化され、製品の仕様に適合した動作を実現するように選択される。
バルクシリコン用の設計情報をＳＯＩ基板に適用すると、ロジック回路あるいは周辺回路にフローティングボディが形成され、このフローティングボディに電荷が貯まることによって特性が不安定になる。即ち、ロジック回路あるいは周辺回路の特性に履歴現象(Hysteresis)が生じる。例えば、トランジスタの３端子(ドレイン、ソース、ゲート)にある電圧を印加したときのこのトランジスタの応答は、この電圧を印加する前に３端子に印加された電圧に依存する。
従って、ＳＯＩ基板上に周辺回路やロジック回路を形成する場合には、回路設計者は、このような履歴現象をも考慮して、正しく回路が動作するように設計しなければならない。あるいは、ボディ領域３０を一定の電圧に固定するようにボディコンタクトを設ける必要が生じる。その結果、回路設計の際に、従来のレイアウトライブラリは使用不可能となり、ロジック回路や周辺回路をＳＯＩ基板上に形成するためにレイアウトライブラリの設計情報を変更しなければならない。
本実施形態によれば、周辺回路またはロジック部がバルク１０に形成されているので、回路設計者は、履歴現象を考慮する必要がなく、既存のレイアウトライブラリを用いて回路を設計することができる。これにより、例えば、ＳｏＣ(System On Chip)のレイアウトを比較的容易に設計することができる。
（第４の実施形態）
図６は、本発明に係る第４の実施形態に従ったＦＢＣメモリ装置４００の断面図である。第４の実施形態は、周辺回路またはロジック部の一部がＳＯＩ層３０上に設けられている点で第３の実施形態と異なる。第４の実施形態において、ＦＢＣメモリセル部は第１または第２の実施形態に従った構成を有してよい。
周辺回路またはロジック部の一部がＳＯＩ層３０に形成されているので、この一部の周辺回路またはロジック部の設計は既存のレイアウトライブラリとは異なる設計情報に変更する必要がある。しかし、ＳＯＩ層３０上に形成された周辺回路またはロジック部は非常に高速に動作することが可能となる。また、周辺回路またはロジック部の他の部分については、バルク１０に形成されるので、回路設計の際に既存のレイアウトライブラリを用いることができる。
このように、第４の実施形態では、例えば、ＳｏＣ(System On Chip)の周辺回路またはロジック部の一部を選択的にＳＯＩ層３０またはバルク１０に形成することができる。
本発明に係る第１の実施形態に従ったＦＢＣメモリ装置１００の平面図。 図１に示す破線枠Ｃの部分の拡大図。 図２に示すＡ−Ａ線に沿ったメモリセルアレイＭＣＡの断面図。 本発明に係る第２の実施形態に従ったＦＢＣメモリ装置２００の断面図。 本発明に係る第３の実施形態に従ったＦＢＣメモリ装置３００の断面図。 本発明に係る第４の実施形態に従ったＦＢＣメモリ装置４００の断面図。 オープンビット線構成を有し、かつ、ダブルエンド型のＦＢＣメモリ装置の平面図。
符号の説明
１００ ＦＢＣメモリ装置
ＭＣＧ メモリアレイ群
ＭＣＡ メモリセルアレイ
ＭＣＬ メモリセルライン
ＭＣ メモリセル
ＢＬ ビット線
ＷＬ ワード線
ＳＬ ソース線
１０ バルク
２０ ＢＯＸ層
３０ ＳＯＩ層
３１ ソース領域
３３ ドレイン領域
３５ ボディ領域

Claims (6)

  1. 半導体基板と、
    前記半導体基板上に設けられた絶縁層と、
    前記絶縁層上に設けられ、前記半導体基板から絶縁された第１の半導体層と、
    前記第１の半導体層に形成されソース線に接続された第１導電型のソース領域、前記第１の半導体層に形成されビット線に接続された第１導電型のドレイン領域、該ソース領域と該ドレイン領域との間の前記第１の半導体層に設けられた第２導電型のボディ領域、および、前記ボディ領域上方に設けられたワード線を形成するゲートを含み、該ボディ領域に電荷を蓄積または放出することによってデータを記憶することができるメモリセルと、
    複数の前記メモリセルが該メモリセルのチャネル長方向に配列して形成されたメモリセルラインと、
    複数の前記メモリセルラインが前記メモリセルのチャネル幅方向に配列して形成されたメモリセルアレイとを備え、
    同一メモリセルラインにおいては前記メモリセルはソース領域からドレイン領域への方向が同一方向になるように配列され、隣り合うメモリセルラインにおいては前記メモリセルはソース領域からドレイン領域への方向が反対方向になるように配列されていることを特徴とする半導体記憶装置。
  2. 半導体基板と、
    前記半導体基板上に設けられた絶縁層と、
    前記絶縁層上に設けられ、前記半導体基板から絶縁された第１の半導体層と、
    前記第１の半導体層に形成されソース線に接続された第１導電型のソース領域、前記第１の半導体層に形成されビット線に接続された第１導電型のドレイン領域、該ソース領域と該ドレイン領域との間の前記第１の半導体層に設けられた第２導電型のボディ領域、および、前記ボディ領域上方に設けられたワード線を形成するゲートを含み、該ボディ領域に電荷を蓄積または放出することによってデータを記憶することができるメモリセルと、
    複数の前記メモリセルが該メモリセルのチャネル長方向に配列して形成されたメモリセルラインと、
    複数の前記メモリセルラインが前記メモリセルのチャネル幅方向に配列して形成されたメモリセルアレイと、
    前記複数のメモリセルの各々の周囲を取り囲む素子分離領域とを備えた半導体記憶装置。
  3. 前記メモリセルアレイ内で隣り合う前記メモリセルラインにおいて前記メモリセルは１／２ピッチずれていることを特徴とする請求項１に記載の半導体記憶装置。
  4. 前記複数のメモリセルの各々の周囲を取り囲む素子分離領域とを備えたことを特徴とする請求項１または請求項３に記載の半導体記憶装置。
  5. センスアンプを含み、前記メモリセルを制御するロジック回路であって、前記半導体基板に形成されたロジック回路をさらに備えたことを特徴とする請求項１から請求項４のいずれかに記載の半導体記憶装置。
  6. 前記第１の半導体層に形成されているロジック回路を含むことを特徴とする請求項５に記載の半導体記憶装置。
JP2004056298A 2004-03-01 2004-03-01 半導体記憶装置 Expired - Fee Related JP4028499B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004056298A JP4028499B2 (ja) 2004-03-01 2004-03-01 半導体記憶装置
US10/844,385 US7075152B2 (en) 2004-03-01 2004-05-13 Semiconductor storage device
US11/390,061 US7208780B2 (en) 2004-03-01 2006-03-28 Semiconductor storage device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004056298A JP4028499B2 (ja) 2004-03-01 2004-03-01 半導体記憶装置

Publications (2)

Publication Number Publication Date
JP2005251791A JP2005251791A (ja) 2005-09-15
JP4028499B2 true JP4028499B2 (ja) 2007-12-26

Family

ID=34879811

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004056298A Expired - Fee Related JP4028499B2 (ja) 2004-03-01 2004-03-01 半導体記憶装置

Country Status (2)

Country Link
US (2) US7075152B2 (ja)
JP (1) JP4028499B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2236497A1 (en) 2009-03-31 2010-10-06 FUJIFILM Corporation Colored curable composition, method for producing color filter, color filter, solid-state image pickup device, and liquid crystal display device

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040228168A1 (en) 2003-05-13 2004-11-18 Richard Ferrant Semiconductor memory device and method of operating same
US7085153B2 (en) 2003-05-13 2006-08-01 Innovative Silicon S.A. Semiconductor memory cell, array, architecture and device, and method of operating same
US7335934B2 (en) 2003-07-22 2008-02-26 Innovative Silicon S.A. Integrated circuit device, and method of fabricating same
US7184298B2 (en) 2003-09-24 2007-02-27 Innovative Silicon S.A. Low power programming technique for a floating body memory transistor, memory cell, and memory array
US20060092739A1 (en) * 2004-10-28 2006-05-04 Kabushiki Kaisha Toshiba Semiconductor memory device
US7301803B2 (en) 2004-12-22 2007-11-27 Innovative Silicon S.A. Bipolar reading technique for a memory cell having an electrically floating body transistor
US7606066B2 (en) 2005-09-07 2009-10-20 Innovative Silicon Isi Sa Memory cell and memory cell array having an electrically floating body transistor, and methods of operating same
US7683430B2 (en) 2005-12-19 2010-03-23 Innovative Silicon Isi Sa Electrically floating body memory cell and array, and method of operating or controlling same
JP4989900B2 (ja) * 2006-01-31 2012-08-01 ルネサスエレクトロニクス株式会社 並列演算処理装置
US7542345B2 (en) 2006-02-16 2009-06-02 Innovative Silicon Isi Sa Multi-bit memory cell having electrically floating body transistor, and method of programming and reading same
JP2007266569A (ja) * 2006-02-28 2007-10-11 Toshiba Corp 半導体記憶装置およびその製造方法
US8008137B2 (en) * 2006-03-15 2011-08-30 Marvell World Trade Ltd. Method for fabricating 1T-DRAM on bulk silicon
US7492632B2 (en) 2006-04-07 2009-02-17 Innovative Silicon Isi Sa Memory array having a programmable word length, and method of operating same
US7606098B2 (en) 2006-04-18 2009-10-20 Innovative Silicon Isi Sa Semiconductor memory array architecture with grouped memory cells, and method of controlling same
WO2007128738A1 (en) 2006-05-02 2007-11-15 Innovative Silicon Sa Semiconductor memory cell and array using punch-through to program and read same
US8069377B2 (en) 2006-06-26 2011-11-29 Micron Technology, Inc. Integrated circuit having memory array including ECC and column redundancy and method of operating the same
US7542340B2 (en) 2006-07-11 2009-06-02 Innovative Silicon Isi Sa Integrated circuit including memory array having a segmented bit line architecture and method of controlling and/or operating same
JP4755946B2 (ja) * 2006-07-11 2011-08-24 株式会社東芝 半導体記憶装置およびその製造方法
US7851859B2 (en) 2006-11-01 2010-12-14 Samsung Electronics Co., Ltd. Single transistor memory device having source and drain insulating regions and method of fabricating the same
KR100801707B1 (ko) 2006-12-13 2008-02-11 삼성전자주식회사 플로팅 바디 메모리 및 그 제조방법
KR101277402B1 (ko) 2007-01-26 2013-06-20 마이크론 테크놀로지, 인코포레이티드 게이트형 바디 영역으로부터 격리되는 소스/드레인 영역을 포함하는 플로팅-바디 ｄｒａｍ 트랜지스터
US8518774B2 (en) 2007-03-29 2013-08-27 Micron Technology, Inc. Manufacturing process for zero-capacitor random access memory circuits
US8064274B2 (en) 2007-05-30 2011-11-22 Micron Technology, Inc. Integrated circuit having voltage generation circuitry for memory cell array, and method of operating and/or controlling same
US8085594B2 (en) 2007-06-01 2011-12-27 Micron Technology, Inc. Reading technique for memory cell with electrically floating body transistor
US8194487B2 (en) 2007-09-17 2012-06-05 Micron Technology, Inc. Refreshing data of memory cells with electrically floating body transistors
KR100944352B1 (ko) * 2007-09-18 2010-03-02 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
US8536628B2 (en) 2007-11-29 2013-09-17 Micron Technology, Inc. Integrated circuit having memory cell array including barriers, and method of manufacturing same
US8349662B2 (en) 2007-12-11 2013-01-08 Micron Technology, Inc. Integrated circuit having memory cell array, and method of manufacturing same
KR20090075062A (ko) 2008-01-03 2009-07-08 삼성전자주식회사 플로팅 바디 트랜지스터를 이용한 동적 메모리 셀을구비하는 메모리 셀 어레이를 구비하는 반도체 메모리 장치
US8773933B2 (en) 2012-03-16 2014-07-08 Micron Technology, Inc. Techniques for accessing memory cells
US8014195B2 (en) 2008-02-06 2011-09-06 Micron Technology, Inc. Single transistor memory cell
US8189376B2 (en) 2008-02-08 2012-05-29 Micron Technology, Inc. Integrated circuit having memory cells including gate material having high work function, and method of manufacturing same
US7957206B2 (en) 2008-04-04 2011-06-07 Micron Technology, Inc. Read circuitry for an integrated circuit having memory cells and/or a memory cell array, and method of operating same
KR101159879B1 (ko) * 2008-07-14 2012-06-25 에스케이하이닉스 주식회사 고집적 반도체 기억 장치
US7947543B2 (en) 2008-09-25 2011-05-24 Micron Technology, Inc. Recessed gate silicon-on-insulator floating body device with self-aligned lateral isolation
US7933140B2 (en) 2008-10-02 2011-04-26 Micron Technology, Inc. Techniques for reducing a voltage swing
US7924630B2 (en) 2008-10-15 2011-04-12 Micron Technology, Inc. Techniques for simultaneously driving a plurality of source lines
US8223574B2 (en) 2008-11-05 2012-07-17 Micron Technology, Inc. Techniques for block refreshing a semiconductor memory device
US8213226B2 (en) 2008-12-05 2012-07-03 Micron Technology, Inc. Vertical transistor memory cell and array
US8319294B2 (en) 2009-02-18 2012-11-27 Micron Technology, Inc. Techniques for providing a source line plane
US8710566B2 (en) 2009-03-04 2014-04-29 Micron Technology, Inc. Techniques for forming a contact to a buried diffusion layer in a semiconductor memory device
CN102365628B (zh) 2009-03-31 2015-05-20 美光科技公司 用于提供半导体存储器装置的技术
US8139418B2 (en) 2009-04-27 2012-03-20 Micron Technology, Inc. Techniques for controlling a direct injection semiconductor memory device
US8508994B2 (en) 2009-04-30 2013-08-13 Micron Technology, Inc. Semiconductor device with floating gate and electrically floating body
US8498157B2 (en) 2009-05-22 2013-07-30 Micron Technology, Inc. Techniques for providing a direct injection semiconductor memory device
US8537610B2 (en) 2009-07-10 2013-09-17 Micron Technology, Inc. Techniques for providing a semiconductor memory device
US9076543B2 (en) 2009-07-27 2015-07-07 Micron Technology, Inc. Techniques for providing a direct injection semiconductor memory device
US8199595B2 (en) 2009-09-04 2012-06-12 Micron Technology, Inc. Techniques for sensing a semiconductor memory device
US8174881B2 (en) 2009-11-24 2012-05-08 Micron Technology, Inc. Techniques for reducing disturbance in a semiconductor device
US8310893B2 (en) 2009-12-16 2012-11-13 Micron Technology, Inc. Techniques for reducing impact of array disturbs in a semiconductor memory device
US8416636B2 (en) 2010-02-12 2013-04-09 Micron Technology, Inc. Techniques for controlling a semiconductor memory device
US8576631B2 (en) 2010-03-04 2013-11-05 Micron Technology, Inc. Techniques for sensing a semiconductor memory device
US8411513B2 (en) 2010-03-04 2013-04-02 Micron Technology, Inc. Techniques for providing a semiconductor memory device having hierarchical bit lines
US8369177B2 (en) 2010-03-05 2013-02-05 Micron Technology, Inc. Techniques for reading from and/or writing to a semiconductor memory device
WO2011115893A2 (en) 2010-03-15 2011-09-22 Micron Technology, Inc. Techniques for providing a semiconductor memory device
US8411524B2 (en) 2010-05-06 2013-04-02 Micron Technology, Inc. Techniques for refreshing a semiconductor memory device
US8531878B2 (en) 2011-05-17 2013-09-10 Micron Technology, Inc. Techniques for providing a semiconductor memory device
US9559216B2 (en) 2011-06-06 2017-01-31 Micron Technology, Inc. Semiconductor memory device and method for biasing same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5656845A (en) * 1995-03-08 1997-08-12 Atmel Corporation EEPROM on insulator
US6624459B1 (en) * 2000-04-12 2003-09-23 International Business Machines Corp. Silicon on insulator field effect transistors having shared body contact
JP4713783B2 (ja) 2000-08-17 2011-06-29 株式会社東芝 半導体メモリ装置
US6621725B2 (en) 2000-08-17 2003-09-16 Kabushiki Kaisha Toshiba Semiconductor memory device with floating storage bulk region and method of manufacturing the same
JP4216483B2 (ja) 2001-02-15 2009-01-28 株式会社東芝 半導体メモリ装置
JP3884266B2 (ja) * 2001-02-19 2007-02-21 株式会社東芝 半導体メモリ装置及びその製造方法
TWI230392B (en) * 2001-06-18 2005-04-01 Innovative Silicon Sa Semiconductor device
JP2003031693A (ja) 2001-07-19 2003-01-31 Toshiba Corp 半導体メモリ装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2236497A1 (en) 2009-03-31 2010-10-06 FUJIFILM Corporation Colored curable composition, method for producing color filter, color filter, solid-state image pickup device, and liquid crystal display device

Also Published As

Publication number Publication date
US7075152B2 (en) 2006-07-11
US20060163634A1 (en) 2006-07-27
US7208780B2 (en) 2007-04-24
US20050189576A1 (en) 2005-09-01
JP2005251791A (ja) 2005-09-15

Similar Documents

Publication Publication Date Title
JP4028499B2 (ja) 半導体記憶装置
US12171093B2 (en) NAND string utilizing floating body memory cell
US11769832B2 (en) Memory device comprising an electrically floating body transistor and methods of using
JP4791986B2 (ja) 半導体記憶装置
US7317641B2 (en) Volatile memory cell two-pass writing method
US7893478B2 (en) Semiconductor storage device and driving method thereof
US8143656B2 (en) High performance one-transistor DRAM cell device and manufacturing method thereof
JP2005136191A (ja) 半導体集積回路装置
US9111800B2 (en) Floating body memory cell system and method of manufacture
US20240127885A1 (en) Memory device including semiconductor element
US20250107064A1 (en) A Memory Device Comprising an Electrically Floating Body Transistor
EP1420413B1 (en) Improved memory device
JP2010157580A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070612

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070828

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070906

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071002

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071011

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101019

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101019

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111019

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111019

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121019

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131019

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees