KR20220107336A - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20220107336A
KR20220107336A KR1020227025831A KR20227025831A KR20220107336A KR 20220107336 A KR20220107336 A KR 20220107336A KR 1020227025831 A KR1020227025831 A KR 1020227025831A KR 20227025831 A KR20227025831 A KR 20227025831A KR 20220107336 A KR20220107336 A KR 20220107336A
Authority
KR
South Korea
Prior art keywords
oxide semiconductor
layer
semiconductor layer
transistor
insulating layer
Prior art date
Application number
KR1020227025831A
Other languages
English (en)
Inventor
슌뻬이 야마자끼
šœ뻬이 야마자끼
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20220107336A publication Critical patent/KR20220107336A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H01L29/2206—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H01L29/221—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds including two or more compounds, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/263—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Abstract

일 실시 형태는, 절연면을 갖는 기판 위에 있고 제1 산화물 반도체층의 표면으로부터 내부를 향해 성장에 의해 형성된 결정 영역을 포함하는 제1 산화물 반도체층; 제1 산화물 반도체층 위의 제2 산화물 반도체층; 제2 산화물 반도체층과 접하는 소스 전극층 및 드레인 전극층; 제2 산화물 반도체층, 소스 전극층 및 드레인 전극층을 피복하는 게이트 절연층; 및 게이트 절연층 위에 있고 제2 산화물 반도체층과 중첩하는 영역에 있는 게이트 전극층을 포함하는 반도체 장치이다. 제2 산화물 반도체층은 결정 영역으로부터의 성장에 의해 형성된 결정을 포함하는 층이다.

Description

반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF}
본 발명의 기술 분야는 산화물 반도체를 포함하는 반도체 장치 및 그 제조 방법에 관한 것이다. 여기서, 반도체 장치란 반도체 특성을 이용하여 기능하는 모든 소자 및 장치를 말한다. 예를 들면, 파워 장치, 사이리스터, 컨버터, 이미지 센서, 메모리 등; 이러한 장치를 포함하는 반도체 집적 회로; 액정 표시 패널로 대표되는 전기 광학 장치; 유기 발광 소자를 포함하는 발광 표시 장치; 등이 넓게는 반도체 장치의 범주에 포함된다.
전계 효과 트랜지스터는 가장 널리 이용되는 반도체 소자 중 하나이다. 전계 효과 트랜지스터에 대하여는 그 용도에 따라 다양한 재료가 이용된다. 특히, 실리콘을 포함하는 반도체 재료가 많이 이용되고 있다.
실리콘을 포함하는 전계 효과 트랜지스터는 다양한 용도에 대한 필요성을 만족하는 특성을 갖는다. 예를 들면, 고속 동작이 필요한 집적 회로 등의 용도에는 단결정 실리콘이 이용됨으로써, 고속 동작에 대한 필요성이 만족된다. 또한, 표시 장치와 같이 대면적을 필요로 하는 장치 용도에는 비정질(amorphous) 실리콘이 이용됨으로써, 대면적에 대한 필요성이 만족될 수 있다.
전술한 바와 같이, 실리콘은 범용성이 높고, 여러 가지 목적으로 이용될 수 있다. 그러나, 최근에, 반도체 재료가 범용성뿐만 아니라 더 높은 성능을 가질 것이 기대되고 있다. 예를 들면, 대면적 표시 장치의 성능을 향상시키는 관점에서, 스위칭 소자의 고속 동작을 실현하기 위해, 표시 장치의 면적 증가를 용이하게 하고 비정질 실리콘보다 높은 성능을 나타내는 반도체 재료가 요구되고 있다.
일부 금속 산화물은 반도체 특성을 갖고 있으며, 예를 들면, 산화 텅스텐, 산화 주석, 산화 인듐, 산화 아연 등이 알려져 있다. 반도체 특성을 갖는 이러한 금속 산화물을 이용하여 채널 형성 영역을 형성하는 박막 트랜지스터가 이미 알려져 있다(특허 문헌 1 내지 4, 비특허 문헌 1).
금속 산화물로서는 단일 성분 산화물뿐만 아니라 다성분 산화물도 알려져 있다. 예를 들면, 호모로거스(homologous) 상을 갖는 InGaO3(ZnO)m(m: 자연수)는, In, Ga 및 Zn을 포함하는 다성분 산화물 반도체로서 알려져 있다(비특허 문헌 2 내지 4).
이러한 상황 하에서, 산화물 반도체를 이용한 전계 효과 트랜지스터(FET라고도 함)에 관한 기술이 주목받고 있다. 또한, 이러한 In-Ga-Zn-O계 산화물을 포함하는 산화물 반도체가 박막 트랜지스터의 채널층에 적용 가능하다는 것이 확인되었다(비특허 문헌 5 및 6).
예를 들면, 특허 문헌 5에는, 호모로거스 화합물 InMO3(ZnO)m(M은 In, Fe, Ga 또는 Al이고, m은 1 이상 50 미만의 정수임)을 이용한 투명 박막 전계 효과 트랜지스터가 개시되어 있다.
또한, 특허 문헌 6에는, In, Ga 및 Zn를 함유하며 전자 캐리어 농도가 1018/cm3 미만인 비정질 산화물 반도체를 이용하는 전계 효과 트랜지스터가 개시되어 있다. 이 특허 문헌에서는, 비정질 산화물 반도체에서의 In 원자 대 Ga 원자와 Zn 원자의 비율이 In：Ga：Zn=1：1：m(m<6)로서 표현된다는 점에 주목한다.
또한, 특허 문헌 7에는, 미결정(microcrystal)을 포함하는 비정질 산화물 반도체를 활성층으로서 이용하는 전계 효과 트랜지스터가 개시되어 있다.
(특허 문헌 1) 일본 특허공개소 제60-198861호 (특허 문헌 2) 일본 특허공개평 제8-264794호 (특허 문헌 3) 일본 특허공표평 제11-505377호 (특허 문헌 4) 일본 특허공개 제2000-150900호 (특허 문헌 5) 일본 특허공개 제2004-103957호 (특허 문헌 6) PCT 국제 공개 제05/088726호 (특허 문헌 7) 일본 특허공개 제2006-165529호
Figure pat00001
특허 문헌 3에는, 결정 상태에 있어서의 조성이 InGaO3(ZnO)m(m은 6 미만의 정수임)인 것이 개시되어 있다. 또한, 특허 문헌 3의 실시 형태 1에는, InGaO3(ZnO)4의 경우가 개시되어 있다. 하지만, 이러한 산화물 반도체를 이용하여도 충분한 특성을 얻지 못하고 있는 실정이었다.
상기 서술된 문제점을 고려하여, 본 발명은 새로운 구조의 산화물 반도체층을 이용하는 새로운 구조의 반도체 장치를 제공하는 것을 목적으로 한다.
본 발명에서는, 결정 영역을 포함하는 순도화된(purified) 산화물 반도체층을 이용하여 반도체 장치가 형성된다. 결정 영역은, 예를 들면, 전기적인 이방성을 갖는 영역 또는 불순물의 침입을 억제하는 영역이다.
본 발명의 일 실시 형태는, 절연면을 갖는 기판 위의, 제1 산화물 반도체층의 표면으로부터 내부를 향해 성장에 의해 형성된 결정 영역을 포함하는 제1 산화물 반도체층; 제1 산화물 반도체층 위의 제2 산화물 반도체층; 제2 산화물 반도체층의 상부 표면과 접하는 소스 전극층 및 드레인 전극층; 제2 산화물 반도체층, 소스 전극층 및 드레인 전극층을 피복하는 게이트 절연층; 및 게이트 절연층 위에 있고 제2 산화물 반도체층과 중첩하는 영역에 있는 게이트 전극층을 포함하는 반도체 장치이다. 제2 산화물 반도체층은 결정 영역으로부터의 성장에 의해 형성된 결정을 포함하는 층이다.
본 발명의 다른 실시 형태는, 절연면을 갖는 기판 위의 제1 게이트 전극층; 제1 게이트 전극층을 피복하는 제1 게이트 절연층; 제1 게이트 절연층 위의, 제1 산화물 반도체층의 표면으로부터 내부를 향해 성장에 의해 형성된 결정 영역을 포함하는 제1 산화물 반도체층; 제1 산화물 반도체층 위의 제2 산화물 반도체층; 제2 산화물 반도체층과 접하는 소스 전극층 및 드레인 전극층; 제2 산화물 반도체층, 소스 전극층 및 드레인 전극층을 피복하는 제2 게이트 절연층; 및 제2 게이트 절연층 위에 있고 제2 산화물 반도체층과 중첩하는 영역에 있는 게이트 전극층을 포함하는 반도체 장치이다. 제2 산화물 반도체층은 결정 영역으로부터의 성장에 의해 형성된 결정을 포함하는 층이다.
반도체 장치의 상기 구조에 있어서, 제2 산화물 반도체층의 표면의 높이 변동은, 게이트 전극층과 중첩하는 영역(채널 형성 영역)에 있어서 1 nm 이하(바람직하게는 0.2 nm 이하)이다.
제1 산화물 반도체층의 결정 영역은 제1 산화물 반도체층의 표면에 수직인 방향으로 배향된 c축을 가짐에 유의한다. 또한, 결정의 c축 방향은 막 두께 방향에 대응한다.
반도체 장치의 상기 구조에 있어서, 절연면을 갖는 기판은 산화물 또는 질화물을 포함한다.
반도체 장치의 상기 구조에 있어서, 제1 산화물 반도체층에 포함된 결정 영역은 2 nm 이상 10 nm 이하의 평균 두께를 갖는다.
반도체 장치의 상기 구조에 있어서, 제1 산화물 반도체층 또는 제2 산화물 반도체층은, In-Sn-Ga-Zn-O, In-Ga-Zn-O, In-Sn-Zn-O, In-Al-Zn-O, Sn-Ga-Zn-O, Al-Ga-Zn-O, Sn-Al-Zn-O, In-Zn-O, Sn-Zn-O, Al-Zn-O, Zn-Mg-O, Sn-Mg-O, In-Mg-O, In-O, Sn-O, 및 Zn-O로부터 선택되는 금속 산화물을 포함한다.
반도체 장치의 상기 구조에 있어서, 제1 산화물 반도체층 또는 제2 산화물 반도체층은 순도화된 산화물 반도체층이다.
반도체 장치의 상기 구조에 있어서, 제1 산화물 반도체층 및 제2 산화물 반도체층은 동일한 주성분을 갖는 재료를 포함한다.
반도체 장치의 상기 구조에 있어서, 제1 산화물 반도체층 및 제2 산화물 반도체층은 상이한 재료를 포함한다.
반도체 장치의 상기 구조에 있어서, 제1 산화물 반도체층의 결정 영역은 제2 산화물 반도체층의 결정과 동일한 전자 친화력을 갖는다.
반도체 장치의 상기 구조에 있어서, 제2 산화물 반도체층은 함몰부(depression portion)를 갖는다.
반도체 장치의 상기 구조에 있어서, 제2 산화물 반도체층은 고순도 결정 영역을 포함한다.
반도체 장치의 상기 구조에 있어서, 제1 산화물 반도체층 또는 제2 산화물 반도체층은 1.0×1012cm-3 미만의 캐리어 밀도, 바람직하게는 1.45×1010cm-3 미만의 캐리어 밀도를 갖는다.
반도체 장치의 상기 구조에 있어서, 제1 산화물 반도체층의 결정 영역은 다결정 산화물 반도체 재료를 포함한다. 또한, 제2 산화물 반도체층도 다결정 산화물 반도체 재료를 포함한다.
반도체 장치의 상기 구조에 있어서, 제1 산화물 반도체층 및 제2 산화물 반도체층은 다결정 산화물 반도체 재료를 포함한다. 반도체 장치의 상기 구조에 있어서, 제1 산화물 반도체층 및 제2 산화물 반도체층의 두께의 합은 3 nm 이상 50 nm 이하이다.
반도체 장치의 상기 구조에 있어서, 소스 전극층 및 드레인 전극층 위에, 소스 전극층 및 드레인 전극층과 실질적으로 동일한 형상을 갖는 절연층들이 포함되어 있다.
반도체 장치의 상기 구조에 있어서, 제2 산화물 반도체층과 접하는 소스 전극층 및 드레인 전극층의 부분들은 낮은 산소 친화력을 갖는 재료를 포함한다.
본 발명의 또 다른 실시 형태는, 절연면을 갖는 기판 위에 제1 산화물 반도체층을 형성하는 단계; 제1 산화물 반도체층의 표면에 실질적으로 수직인 방향으로 배향된 c축을 갖는 결정 영역을 제1 산화물 반도체층에 형성하기 위해, 제1 열처리를 수행하여 제1 산화물 반도체층의 표면으로부터 내부를 향해 결정 성장시키는 단계; 제1 산화물 반도체층 위에 제2 산화물 반도체층을 형성하는 단계; 제2 열처리를 수행하여 결정 영역으로부터 결정 성장시키고 제2 산화물 반도체층을 결정화하는 단계; 제2 산화물 반도체층 위에 도전층을 형성하는 단계; 도전층을 에칭하여 소스 전극층 및 드레인 전극층을 형성하는 단계; 제2 산화물 반도체층, 소스 전극층 및 드레인 전극층을 피복하는 게이트 절연층을 형성하는 단계; 및 게이트 절연층 위에 있고 제2 산화물 반도체층과 중첩하는 영역에 있는 게이트 전극층을 형성하는 단계를 포함하는, 반도체 장치의 제조 방법이다.
본 발명의 또 다른 실시 형태는, 절연면을 갖는 기판 위에 제1 게이트 전극층을 형성하는 단계; 제1 게이트 전극층을 피복하는 제1 게이트 절연층을 형성하는 단계; 제1 게이트 절연층 위에 제1 산화물 반도체층을 형성하는 단계; 제1 산화물 반도체층의 표면에 실질적으로 수직인 방향으로 배향된 c축을 갖는 결정 영역이 제1 산화물 반도체층에 형성되도록, 제1 열처리를 수행하여 제1 산화물 반도체층의 표면으로부터 내부를 향해 결정 성장시키는 단계; 제1 산화물 반도체층 위에 제2 산화물 반도체층을 형성하는 단계; 제2 열처리를 수행하여 결정 영역으로부터 결정 성장시키고 제2 산화물 반도체층을 결정화하는 단계; 제2 산화물 반도체층 위에 도전층을 형성하는 단계; 도전층을 에칭하여 소스 전극층 및 드레인 전극층을 형성하는 단계; 제2 산화물 반도체층, 소스 전극층 및 드레인 전극층을 피복하는 제2 게이트 절연층을 형성하는 단계; 및 제2 게이트 절연층 위에 있고 제2 산화물 반도체층과 중첩하는 영역에 있는 제2 게이트 전극층을 형성하는 단계를 포함하는, 반도체 장치의 제조 방법이다.
반도체 장치의 제조 방법의 상기 구조에 있어서, 제1 산화물 반도체층은 3 nm 이상 15 nm 이하의 두께를 갖는다.
반도체 장치의 제조 방법의 상기 구조에 있어서, 제1 산화물 반도체층의 결정 영역으로서 다결정 영역을 형성한다.
반도체 장치의 제조 방법의 상기 구조에 있어서, 제2 열처리는 제2 산화물 반도체층이 다결정 산화물 반도체층으로 되게 한다.
반도체 장치의 제조 방법의 상기 구조에 있어서, 제1 열처리 및 제2 열처리는, 제1 산화물 반도체층 및 제2 산화물 반도체층이 다결정 산화물 반도체층들이 되게 한다.
반도체 장치의 제조 방법의 상기 구조에 있어서, 제2 열처리에서는 c축이 제2 산화물 반도체층의 표면에 실질적으로 수직인 방향으로 배향되도록 결정 성장시킨다.
반도체 장치의 제조 방법의 상기 구조에 있어서, 제2 산화물 반도체층은, 조성비 In：Ga：Zn = 1：x：y(x는 0 이상 2 이하이고, y는 1 이상 5 이하임)를 갖는 금속 산화물 타겟을 이용하여 스퍼터링법에 의해 형성된다.
반도체 장치의 제조 방법의 상기 구조에 있어서, 금속 산화물 타겟은 조성비 In：Ga：Zn = 1：x：y(x = 1, y = 1)를 갖는다.
반도체 장치의 제조 방법의 상기 구조에 있어서, 금속 산화물 타겟은 조성비 In：Ga：Zn = 1：x：y(x = 0, y = 1)를 갖는다.
반도체 장치의 제조 방법의 상기 구조에 있어서, 소스 전극층 및 드레인 전극층 위에, 소스 전극층 및 드레인 전극층과 실질적으로 동일한 형상을 갖는 절연층들을 형성한다.
반도체 장치의 제조 방법의 상기 구조에 있어서, 제2 산화물 반도체층과 접하는 소스 전극층 및 드레인 전극층에 있어서의 부분들은 낮은 산소 친화력을 갖는 재료를 이용하여 형성된다.
상기 제조 방법에 있어서, 제1 산화물 반도체층의 형성 이후에 어닐링이 수행되고, 제1 산화물 반도체층 위에 제2 산화물 반도체층이 형성된다. 그 후, 제1 산화물 반도체층의 표면으로부터 제2 산화물 반도체층의 표면으로 향해 결정 성장이 야기된다. 제1 산화물 반도체층은 제2 산화물 반도체층의 종 결정(seed crystal)에 상당한다. 제1 산화물 반도체층 위에 결정성(예를 들면, 다결정성)의 제2 산화물 반도체층이 형성되는 것이 중요하다.
산화물 반도체층의 결정성이 증가됨에 따라, BT 시험에서의 트랜지스터의 임계 전압의 변화량이 감소될 수 있으므로, 높은 신뢰성이 실현될 수 있다. c축-배향 다결정층을 포함하는 산화물 반도체층을 이용하여 형성된 트랜지스터에 있어서, 트랜지스터에 연속적으로 광을 조사하는 BT 시험에서 트랜지스터의 임계 전압의 변화량이 감소될 수 있다. 따라서, 안정한 전기 특성을 갖는 트랜지스터가 제조될 수 있다.
또한, 산화물 반도체층의 결정성이 증가됨에 따라, 트랜지스터의 전기 특성의 온도 의존성, 예를 들면 온도 범위 -30℃ 내지 120℃에서의 온 전류 또는 오프 전류의 변화량이 억제될 수 있다. 일반적인 표시 패널의 동작 온도 범위는 0℃이상 40℃ 이하이지만, 예를 들면, 차재용의 표시 패널은, -30℃ 이상 85℃ 이하의 온도, 또는 나아가서는 105℃까지의 내열성을 필요로 한다. 표시 패널에 한정하지 않고, 스위칭 소자 또는 구동 회로에 높은 결정성을 갖는 산화물 반도체층이 이용될 수 있고; 이러한 경우에, 여러 가지 가혹한 환경에서도 견딜 수 있는 장치가 획득될 수 있어, 용도 또는 사용 분야를 확장시키는 데 유리하다.
또한, 산화물 반도체층의 보다 높은 결정성은, 보다 높은 전계 효과 이동도를 갖는 트랜지스터를 실현할 수 있다.
상기 서술된 산화물 반도체층들은 모두 금속 산화물을 포함하며, 4-성분 금속 산화물인 In-Sn-Ga-Zn-O계 막; 3-성분 금속 산화물인 In-Ga-Zn-O계 막, In-Sn-Zn-O계 막, In-Al-Zn-O계 막, Sn-Ga-Zn-O계 막, Al-Ga-Zn-O계 막, 또는 Sn-Al-Zn-O계 막; 2-성분 금속 산화물인 In-Zn-O계 막, Sn-Zn-O계 막, Al-Zn-O계 막, Zn-Mg-O계 막, Sn-Mg-O계 막, 또는 In-Mg-O계 막; 또는 In-O계 막, Sn-O계 막, Zn-O계 막 등을 이용하여 형성될 수 있다.
상기 산화물 반도체층에 있어서, InMO3(ZnO)m(m>0, m은 자연수가 아님)으로 나타내는 박막이 이용될 수 있다. 여기서, M은 Ga, Al, Mn 및 Co로부터 선택된 하나 이상의 금속 원소를 나타낸다. 예를 들면, M은 Ga, Ga와 Al, Ga와 Mn, Ga와 Co 등일 수도 있다. InGaxZnyOz로 나타내는 재료가 이용될 수 있다. 여기서, x, y 및 z는 임의의 수이다. 또한, x, y 및 z는 정수일 필요는 없으며, 비정수일 수도 있다. 게다가, x는 0일 수도 있지만, y는 0이 아닌 것이 바람직하다. 예를 들면, x가 0인 경우의 In-Zn-O가 이용될 수도 있다. 또한, 이 명세서에서 In-Ga-Zn-O로 표현되는 산화물 반도체 재료는 InGaO3(ZnO)m(m>0, m은 자연수가 아님)이고, m이 자연수가 아닌 ICP-MS 또는 RBS를 이용한 분석에 의해 확인될 수 있다. 또한, x는 1이고 y는 1인 경우, x는 1이고 y는 0.5인 경우 등이 채용될 수도 있다. 캐리어 밀도가 1×1012cm-3 미만, 바람직하게는 1.45×1010cm-3 미만인 순도화된 산화물 반도체를 이용하는 것이 바람직하다.
지금까지 보고된 금속 산화물은 비정질 상태의 금속 산화물, 또는 다결정 상태의 금속 산화물, 또는 대략 1400℃의 고온에서의 처리를 통해 획득되는 단결정 상태의 금속 산화물뿐이다. 그러나, 전술한 바와 같이, 금속 산화물의 판 형상의 다결정을 형성한 후 금속 산화물의 판 형상의 다결정을 종으로서 이용하여 결정 성장시키는 방법에 의해 비교적 저온에서 박막 다결정이 형성될 수 있다. 보다 후막의 다결정의 형성이 가능해지면, 공업 응용이 더욱 넓어진다. 미세한 후막 다결정을 획득하기 위해, 기판의 평탄성 및 평활성이 높은 것이 바람직함에 유의한다. 이것은, 기판의 작은 요철이 c축의 국부적인 어긋남을 유도하고, 결정 성장이 진행함에 따라, 인접 결정들 간의 c축 방향의 차이가 결정 전이와 같은 결함을 생성하기 때문이다. 산화물 반도체층에 있어서의 판 형상의 결정은 InGaZnO4(In：Ga：Zn：O=1：1：1：4)의 결정인 것이 바람직함에 유의한다. 또는, In2Ga2ZnO7(In：Ga：Zn：O=2：2：1：7)의 결정이 바람직하다. 또한, 산화물 반도체층의 표면에 수직인 방향으로 c축이 배향된 결정, 예를 들면 다결정이 이용될 수 있다.
본 명세서 등에 있어서, "위" 또는 "아래"라는 용어는, 어떤 구성요소가 다른 구성요소의 "바로 위" 또는 "바로 아래" 배치되는 것을 반드시 의미하지는 않는다는 점에 유의한다. 예를 들면, "게이트 절연층 위의 게이트 전극층"이라는 표현은, 게이트 절연층과 게이트 전극층 사이에 어떤 구성요소가 배치되는 경우를 배제하지 않는다. 또한, "위" 및 "아래"와 같은 용어는 설명의 편의를 위해서만 사용되며, 다르게 특정되지 않는 한 구성요소들의 위치들이 뒤집힌 경우를 포함할 수 있다.
또한, 본 명세서 등에 있어서, "전극" 또는 "배선"과 같은 용어는 구성요소의 기능을 제한하지 않는다. 예를 들면, "전극"은 "배선"의 일부로서 이용될 수 있고, "배선"은 "전극"의 일부로서 이용될 수 있다. 또한, "전극" 또는 "배선"이라는 용어는 또한 복수의 "전극들" 및 "배선들"의 조합을 의미할 수 있다.
"소스" 및 "드레인"의 기능은, 예를 들면 반대 극성의 트랜지스터가 이용되는 경우 또는 회로 동작에 있어 전류 흐름의 방향이 변화되는 경우에는 때때로 대체된다. 따라서, 본 명세서에 있어서, "소스" 및 "드레인"이라는 용어는 각각 드레인 및 소스를 의미하도록 이용될 수 있다.
본 명세서 등에 있어서, 용어 "전기적으로 접속된"은 구성요소들이 "어떠한 전기적 작용을 갖는 대상물"을 통해서 접속되는 경우를 포함함에 유의한다. "어떠한 전기적 작용을 갖는 대상물"이란, 그 대상물을 통해서 접속된 구성요소들 간에 전기 신호가 송수신될 수 있는 한 특별히 제한되지 않는다.
"어떠한 전기적 작용을 갖는 대상물"의 예는, 전극 및 배선뿐만 아니라 트랜지스터와 같은 스위칭 소자, 저항기, 인덕터, 용량 소자, 및 여러 가지 기능을 갖는 소자이다.
본 발명에 있어서, 순도화된 산화물 반도체층이 반도체 장치에 이용된다. 순도화(purification)란, 산화물 반도체가 n-형 산화물 반도체로 변화하도록 하는 수소를 산화물 반도체층으로부터 가능한 한 제거하는 것 및 산화물 반도체층에 부족한 산소를 공급함으로써 산화물 반도체층에서의 산소 결핍에 의해 야기되는 결함을 저감시키는 것 중 적어도 하나를 의미한다.
순도화는, 산화물 반도체층이 i-형 산화물 반도체층으로 되도록 실시된다. 산화물 반도체는 일반적으로 n-형 도전성을 가지기 때문에, 오프 전류가 높다. 오프 전류가 높은 경우, 스위칭 특성이 불충분하여, 반도체 장치에 적당하지 않다. 따라서, 본 발명의 실시 형태에서는, 산화물 반도체층을 순도화하여 i-형 또는 실질적으로 i-형 산화물 반도체층으로 변화시킨다.
본 발명에 있어서, 결정 영역을 포함하는 산화물 반도체층이 반도체 장치에 이용된다.
결정 영역을 포함하는 산화물 반도체층과 결정 영역을 갖지 않는 산화물 반도체층 간에는 전기적 특성이 상이하다. 예를 들면, 표면에 실질적으로 수직인 방향으로 c축이 배향된 결정 영역을 포함하는 산화물 반도체층에서는, 산화물 반도체층의 표면에 평행한 방향의 도전성이 증가되고, 산화물 반도체층의 표면에 수직인 방향의 절연 특성이 증가된다.
이와 같이, 결정 영역을 포함하는 산화물 반도체층이 반도체 장치에 이용되는 경우, 반도체 장치는 우수한 전기 특성을 가질 수 있다.
결정 영역을 포함하는 산화물 반도체층에서는, 결정 영역을 갖지 않는 산화물 반도체층을 이용하는 경우와 비교해서, 산화물 반도체층 내로의 불순물의 침입이 저감된다. 예를 들면, 결정 영역을 포함하는 산화물 반도체층에서는, 산화물 반도체층에 대해 악영향을 주는 물, 수소 등의 침입이 저감된다.
따라서, 산화물 반도체층은 성막 이후에 n-형 산화물 반도체층으로 변화되는 것이 억제될 수 있다. 즉, 반도체 장치의 신뢰성이 향상될 수 있다.
따라서, 본 발명의 실시 형태에 있어서, 높은 신뢰성 및 우수한 특성을 갖는 반도체 장치가 제공된다.
전술한 바와 같이, 산화물 반도체, 특히, 순도화된 진성 산화물 반도체를 이용할 경우 여러 가지 유리한 효과를 얻을 수 있는 것으로 이해된다. 또한, 본 발명에 기재된 바와 같이 결정 구조를 갖는 진성 산화물 반도체층이 실현되는 경우, 우수한 특성을 갖는 새로운 반도체 장치가 실현된다.
도 1a 및 도 1b는 반도체 장치를 도시하는 단면도이다.
도 2a 내지 도 2e는 반도체 장치의 제조 공정을 도시하는 단면도이다.
도 3a 내지 도 3d는 반도체 장치의 제조 공정을 도시하는 단면도이다.
도 4a 내지 도 4c는 반도체 장치를 각각 도시하는 단면도이다.
도 5a 내지 도 5c는 반도체 장치를 각각 도시하는 단면도이다.
도 6a 및 도 6b는 반도체 장치를 각각 도시하는 단면도이다.
도 7a 및 도 7b는 반도체 장치를 각각 도시하는 단면도이다.
도 8a 내지 도 8d는 반도체 장치의 제조 공정을 도시하는 단면도이다.
도 9a 내지 도 9c는 반도체 장치의 제조 공정을 도시하는 단면도이다.
도 10a 내지 도 10c는 반도체 장치의 제조 공정을 도시하는 단면도이다.
도 11a 내지 도 11c는 반도체 장치를 각각 도시하는 단면도이다.
도 12a 내지 도 12c는 반도체 장치를 각각 도시하는 단면도이다.
도 13은 반도체 장치를 도시하는 단면도이다.
도 14a 내지 도 14c는 본 발명의 실시 형태를 도시하는 단면도이다.
도 15의 (a)는 단면 TEM 사진이고, 도 15의 (b)는 그 개략도이다.
도 16의 (a)는 제2 열처리 이후의 단면 TEM 사진이고, 도 16의 (b)는 그 개략도이다.
도 17의 (a)는 비교예의 단면 TEM 사진이고, 도 17의 (b)는 그 개략도이다.
도 18은 산화물 반도체를 포함하는 트랜지스터의 단면도이다.
도 19는 도 18의 선 A-A'를 따른 에너지 밴드도(개략도)이다.
도 20a는 게이트(GE)에 양의 전위(+VG)가 인가되는 상태를 나타내고, 도 20b는 게이트(GE)에 음의 전위(-VG)가 인가되는 상태를 나타낸다.
도 21은 진공 준위와 금속의 일함수(φM) 간의 관계 및 진공 준위와 산화물 반도체의 전자 친화력(χ) 간의 관계를 나타낸다.
도 22는 실리콘(Si)에 있어서 핫 캐리어의 주입을 유도하는 에너지의 양을 나타내는 도면이다.
도 23은 In-Ga-Zn-O계 산화물 반도체(IGZO)에 있어서 핫 캐리어의 주입을 유도하는 에너지의 양을 나타내는 도면이다.
도 24는 단채널 효과에 관한 장치 시뮬레이션의 결과를 나타낸다.
도 25는 단채널 효과에 관한 장치 시뮬레이션의 결과를 나타낸다.
도 26은 C-V(용량-전압) 특성을 나타낸다.
도 27은 Vg와 (1/C)2 간의 관계를 나타낸다.
도 28a 및 도 28b는 반도체 장치를 도시하는 단면도이다.
도 29는 반도체 장치를 도시하는 단면도이다.
도 30a 내지 도 30f는 전자 장치를 도시한다.
이하, 본 발명의 실시 형태에 대해 도면을 참조하여 설명한다. 본 발명은 하기 설명에 한정되지 않으며, 본 발명의 취지 및 범위로부터 일탈하는 일 없이 그 모드 및 상세를 여러 가지로 변경할 수 있다는 것이 당업자라면 용이하게 이해될 것이라는 점에 유의한다. 따라서, 본 발명은 하기의 실시 형태의 설명에 한정되는 것으로 해석되지 않아야 한다.
도면 등에서 도시되는 각 구조의 위치, 크기, 범위 등은 이해를 용이하게 하기 위해 몇몇 경우에는 정확하게 나타나 있지 않음에 유의한다. 따라서, 본 발명은 도면 등에 개시된 그러한 위치, 크기, 범위 등에 한정될 필요는 없다.
본 명세서 등에 있어서, "제1", "제2" 및 "제3"과 같은 서수는 구성요소들 간의 혼동을 피하기 위해 이용되며, 그 용어는 구성요소들을 수적으로 한정하지 않는다.
(실시 형태 1)
본 실시 형태에 있어서, 본 발명의 실시 형태에 따른 반도체 장치의 구조 및 제조 방법에 대해 도 1a 및 도 1b, 도 2a 내지 도 2e, 도 3a 내지 도 3d, 그리고 도 4a 내지 도 4c를 참조하여 설명한다.
<반도체 장치의 구조>
도 1a 및 도 1b는 반도체 장치의 구조의 일례인 트랜지스터(150)를 도시하는 단면도이다. 여기에 기재된 트랜지스터(150)는 캐리어가 전자인 n-채널 IGFET(insulated gate field-effect transistor)이지만, 트랜지스터(150)는 p-채널 IGFET일 수도 있다는 점에 유의한다.
트랜지스터(150)는, 기판(100) 위에 절연층(102)을 개재하여 제공된 제1 산화물 반도체층(104a), 제1 산화물 반도체층(104a) 위에 제공된 제2 산화물 반도체층(106a), 제2 산화물 반도체층(106a)에 전기적으로 접속된 소스 또는 드레인 전극층(108a) 및 소스 또는 드레인 전극층(108b), 제2 산화물 반도체층(106a), 소스 또는 드레인 전극층(108a) 및 소스 또는 드레인 전극층(108b)을 피복하는 게이트 절연층(112), 그리고 게이트 절연층(112) 위의 게이트 전극층(114)을 포함한다(도 1a 및 도 1b 참조).
또한, 트랜지스터(150) 위에 층간 절연층(116) 및 층간 절연층(118)이 제공되어 있다. 층간 절연층(116) 및 층간 절연층(118)은 필수 구성요소는 아니며 적당히 생략될 수도 있음에 유의한다.
제1 산화물 반도체층(104a) 및 제2 산화물 반도체층(106a)에 있어서, 4-성분 금속 산화물인 In-Sn-Ga-Zn-O계 재료; 3-성분 금속 산화물인 In-Ga-Zn-O계 재료, In-Sn-Zn-O계 재료, In-Al-Zn-O계 재료, Sn-Ga-Zn-O계 재료, Al-Ga-Zn-O계 재료, 또는 Sn-Al-Zn-O계 재료; 2-성분 금속 산화물인 In-Zn-O계 재료, Sn-Zn-O계 재료, Al-Zn-O계 재료, Zn-Mg-O계 재료, Sn-Mg-O계 재료, 또는 In-Mg-O계 재료; 1-성분 금속 산화물인 In-O계 재료, Sn-O계 재료, 또는 Zn-O계 재료 등이 이용될 수 있다.
또한, In-A-B-O로 표현되는 산화물 반도체 재료가 이용될 수도 있다. 여기서, A는 갈륨(Ga) 또는 알루미늄(Al)과 같은 13족에 속하는 원소, 실리콘(Si) 또는 게르마늄(Ge)으로 대표되는 14족에 속하는 원소 등으로부터 선택되는 하나 또는 복수 종류의 원소를 나타낸다. 또한, B는 아연(Zn)으로 대표되는 12족에 속하는 원소로부터 선택되는 하나 또는 복수 종류의 원소를 나타낸다. In 함유량, A 함유량 및 B 함유량은 자유롭게 설정되며, A 함유량이 제로인 경우를 포함함에 유의한다. 한편, In 함유량 및 B 함유량은 제로가 아니다. 즉, 상기 표현은 In-Ga-Zn-O, In-Zn-O 등을 포함한다.
특히, In-Ga-Zn-O계 산화물 반도체 재료는 전계가 없을 때에 충분히 높은 저항을 가지므로 오프 전류가 충분히 감소될 수 있다. 또한, 전계 효과 이동도가 높기 때문에, In-Ga-Zn-O계 산화물 반도체 재료는 반도체 장치에 이용되는 반도체 재료로서 적합하다.
In-Ga-Zn-O계 산화물 반도체 재료의 대표예로서, InGaO3(ZnO)m(m>0)로 표기되는 것이 주어진다. Ga 대신에 M을 이용하여, InMO3(ZnO)m(m>0)로 표현되는 산화물 반도체 재료가 있다. 여기서, M은 갈륨(Ga), 알루미늄(Al), 철(Fe), 니켈(Ni), 망간(Mn), 코발트(Co) 등으로부터 선택된 하나 이상의 금속 원소를 나타낸다. 예를 들면, M은 Ga, Ga 및 Al, Ga 및 Fe, Ga 및 Ni, Ga 및 Mn, Ga 및 Co 등일 수도 있다. 상기 서술된 조성은 산화물 반도체 재료가 가질 수 있는 오직 예시인 결정 구조로부터 도출된 것임에 유의한다.
제1 산화물 반도체층(104a) 및 제2 산화물 반도체층(106a)은, 제1 산화물 반도체층(104a) 및 제2 산화물 반도체층(106a)으로부터 수소와 같은 불순물이 충분히 제거되고 거기에 산소가 공급되는 방식으로 순도화되는 것이 바람직하다. 구체적으로, 제1 산화물 반도체층(104a) 및 제2 산화물 반도체층(106a)의 수소 농도는 5×1019/cm3 이하, 바람직하게는 5×1018/cm3 이하, 보다 바람직하게는 5×1017/cm3 이하이다. 수소 농도를 충분히 감소시키고 산소를 공급함으로써 순도화된 제1 산화물 반도체층(104a) 및 제2 산화물 반도체층(106a)은, 대략 1×1014/cm3 의 캐리어 밀도를 갖는 일반적인 실리콘 웨이퍼(인 또는 붕소와 같은 불순물 원소가 미량 첨가된 실리콘 웨이퍼)와 비교해서, 충분히 낮은 캐리어 밀도(예컨대, 1×1012/cm3 미만, 바람직하게는 1.45×1010/cm3 미만)를 갖는다. i-형 또는 실질적으로 i-형 산화물 반도체를 이용하는 것에 의해 매우 우수한 오프 전류 특성을 갖는 트랜지스터(150)가 획득될 수 있다. 예를 들면, 드레인 전압 Vd가 +1 V 또는 +10 V 이고 게이트 전압 Vg가 -20 V 내지 -5 V 의 범위인 경우에, 오프 전류는 1×10-13 A 이하이다. 제1 산화물 반도체층(104a) 및 제2 산화물 반도체층(106a)의 수소 농도는 2차 이온 질량 분석법(SIMS：secondary ion mass spectroscopy)으로 측정되었음에 유의한다.
여기서, 제1 산화물 반도체층(104a)은 결정 영역을 포함하는 것이 바람직하다. 결정 영역은 제1 산화물 반도체층(104a)의 표면을 포함하는 영역, 즉, 제1 산화물 반도체층(104a)과 제2 산화물 반도체층(106a) 사이의 계면을 포함하는 영역인 것이 바람직하고, 제1 산화물 반도체층(104a)의 표면에 실질적으로 수직인 방향으로 c축이 배향된 결정을 포함하는 영역인 것이 바람직하다. 예를 들면, 결정 영역은, c축이 제1 산화물 반도체층(104a)의 표면에 실질적으로 수직인 방향으로 배향되는 결정립을 포함할 수 있다. 여기서, "실질적으로 수직인 방향"이란, 수직 방향으로부터 ±10°이내의 방향을 의미한다. 결정 영역은, 제1 산화물 반도체층(104a)의 표면 근방(예를 들면, 표면으로부터 거리(깊이) 2 nm 이상 10 nm 이하까지의 영역)에만 형성될 수도 있고, 또는 제1 산화물 반도체층(104a)의 저부 표면에 도달하도록 형성될 수도 있음에 유의한다.
또한, 결정 영역은 판 형상의 결정을 포함하는 것이 바람직하다. 여기서, 판 형상의 결정이란 평면적으로 성장된 결정을 의미하며, 박판과 같은 형상을 갖는다. 결정 영역은 다결정을 포함하는 것이 바람직하다.
제2 산화물 반도체층(106a)은 제1 산화물 반도체층(104a)의 결정 영역으로부터의 결정 성장에 의해 형성된 결정을 포함한다.
여기서, 제2 산화물 반도체층(106a)은 제1 산화물 반도체층(104a)의 결정 영역으로부터의 결정 성장에 의해 형성된 결정을 포함하기 때문에, 제2 산화물 반도체층(106a)은, 제1 산화물 반도체층(104a)의 결정 영역과 마찬가지로, 제1 산화물 반도체층(104a)과 제2 산화물 반도체층(106a) 사이의 계면에 실질적으로 수직인 방향으로 c축이 배향된 결정을 포함한다. 여기서, "실질적으로 수직인 방향"이란 수직 방향으로부터 ±10°이내의 방향을 의미한다.
또한, 제2 산화물 반도체층(106a)은 제1 산화물 반도체층(104a)의 결정 영역과 마찬가지로, 판 형상의 결정을 포함하는 것이 바람직하다. 제2 산화물 반도체층(106a)은 다결정을 포함하는 것이 바람직하다.
제2 산화물 반도체층(106a)은 제1 산화물 반도체층(104a)의 결정 영역으로부터의 결정 성장에 의해 형성된 결정뿐만 아니라, 제2 산화물 반도체층(106a)의 표면으로부터의 결정 성장에 의해 형성된 결정도 포함할 수도 있다.
제1 산화물 반도체층(104a) 및 제2 산화물 반도체층(106a)이 동일한 재료를 사용하여 형성되는 경우에(즉, 호모에피택시의 경우에), 제1 산화물 반도체층(104a)과 제2 산화물 반도체층(106a) 사이의 경계를 식별하지 못할 수도 있다. 도 1a에서는 경계가 점선으로 나타나 있지만, 제1 산화물 반도체층(104a) 및 제2 산화물 반도체층(106a)은 하나의 층으로서 간주될 수 있다(도 1a 참조). 제1 산화물 반도체층(104a) 및 제2 산화물 반도체층(106a) 모두가 다결정을 포함한다.
대안으로서, 제1 산화물 반도체층(104a) 및 제2 산화물 반도체층(106a)은 상이한 재료를 사용하여 형성될 수도 있다(도 1b 참조). 제1 산화물 반도체층(104a) 및 제2 산화물 반도체층(106a)이 상이한 재료를 사용하여 형성되는 경우에(즉, 헤테로에피택시의 경우에), 예를 들면, 제1 산화물 반도체층(104a)이 2-성분 금속 산화물인 In-Zn-O계 재료를 사용하여 형성될 수 있고, 제2 산화물 반도체층(106a)이 3-성분 금속 산화물인 In-Ga-Zn-O계 재료를 사용하여 형성될 수 있다.
제2 산화물 반도체층(106a)이 제1 산화물 반도체층(104a)의 결정 영역으로부터의 결정 성장에 의해 형성되기 때문에, 제2 산화물 반도체층(106a)은 전기적인 이방성을 갖는다. 예를 들면, c축이 제1 산화물 반도체층(104a)과 제2 산화물 반도체층(106a) 사이의 계면에 실질적으로 수직인 방향으로 배향되기 때문에, 제2 산화물 반도체층(106a)의 표면에 평행한 방향의 도전성이 증가된다. 대조적으로, 제2 산화물 반도체층(106a)의 표면에 수직인 방향에 있어서는, 절연 특성이 증가된다.
산화물 반도체층에 있어서 채널 형성 영역으로서 작용하는 영역은, 적어도 평탄면을 가지고 있는 것이 바람직하다. 제1 산화물 반도체층 및 제2 산화물 반도체층은 다결정이며, 제1 산화물 반도체층 및 제2 산화물 반도체층에 포함된 다결정의 c축은 동일한 방향으로 배향되어 있다. 제2 산화물 반도체층의 표면의 높이 변동은, 게이트 전극층과 중첩하는 영역(채널 형성 영역)에 있어서 1 nm 이하(더욱 바람직하게는 0.2 nm 이하)인 것이 바람직하다.
전술한 바와 같이, 순도화된 제1 산화물 반도체층(104a)의 결정 영역으로부터의 결정 성장에 의해 형성된 제2 산화물 반도체층(106a)을 이용하는 것에 의해, 양호한 전기 특성을 갖는 반도체 장치가 실현될 수 있다.
제2 산화물 반도체층(106a)은 비교적 안정하기 때문에, 거기에 불순물(예를 들면, 물)이 침입하는 것을 억제할 수 있다. 따라서, 제2 산화물 반도체층(106a)의 신뢰성을 향상시킬 수 있다.
산화물 반도체가 진성(i-형) 산화물 반도체로 되게 하는 산화물 반도체의 순도화의 의미, 이러한 산화물 반도체를 반도체 장치에 이용하는 것의 이점 등이 설명된다.
<진성 산화물 반도체의 형성>
DOS(Density Of State)와 같은 산화물 반도체의 물성에 대한 많은 연구가 실시되고 있지만, 그들은 결함 준위 자체를 충분히 감소시키는 사상을 포함하지 않는다. 본 발명의 실시 형태에 따르면, DOS 증대를 야기할 수도 있는 물 또는 수소를 산화물 반도체로부터 제거함으로써 순도화된 진성(i-형) 산화물 반도체가 형성된다. 이는 DOS 자체를 충분히 감소시키는 사상에 기초한다. 따라서, 우수한 공업 제품이 제조될 수 있다.
수소, 물 등이 제거될 때에, 몇몇 경우에는 산소가 또한 제거되는 것에 유의한다. 따라서, 산소 결핍에 의해 발생되는 금속의 댕글링 본드(dangling bond)에 산소를 공급하고 이에 따라 산소 결핍에 기인하는 DOS를 감소시킴으로써 산화물 반도체가 진성(i-형) 산화물 반도체로 되도록 더욱 순도화하는 것이 바람직하다. 예를 들어, 채널 형성 영역에 밀접하게 산소 과잉의 산화물 막을 형성하고; 200℃ 이상 400℃ 이하, 통상적으로는 대략 250℃에서 열처리를 수행하여 산화물 막으로부터 산화물 반도체에 산소를 공급하도록 하는 방식으로, 산소 결핍으로부터 야기되는 DOS를 감소시킬 수 있다. 열처리 동안 불활성 가스로부터 산소 함유 가스로 가스가 전환될 수도 있다. 게다가, 열처리 후에 이어서, 산소 분위기 또는 수소, 물 등이 충분히 제거된 분위기에서 온도 하강 단계를 수행함으로써 산화물 반도체에 산소를 공급할 수 있다.
산화물 반도체 특성을 악화시키는 요인은, 전도대 아래의 0.1 eV 내지 0.2 eV 에서 과잉 수소로 인해 형성된 얕은 레벨, 산소 결핍에 기인하는 깊은 레벨 등이라고 고려될 수 있다. 이러한 결함을 없애기 위해, 수소를 철저하게 제거하고 산소를 충분히 공급한다고 하는 기술 사상은 합리적일 것이다.
산화물 반도체는 일반적으로 n-형 도전성을 가지고 있지만, 본 발명의 일 실시 형태에서는, 물 또는 수소와 같은 불순물을 제거하고 산화물 반도체의 구성요소인 산소를 공급함으로써 i-형 산화물 반도체가 획득되는 것에 유의한다. 이러한 견지에서, 본 명세서에 본 발명의 일 실시 형태는, 불순물 원소를 첨가한 실리콘과 같은 i-형 반도체와는 다르기 때문에 새로운 기술적 사상을 포함한다고 말할 수 있다.
i-형 산화물 반도체가 이용되는 경우, 트랜지스터의 양호한 온도 특성이 획득될 수 있다. 통상적으로, -25℃ 내지 150℃ 온도 범위에서의 트랜지스터의 전류-전압 특성에 대해, 온 전류, 오프 전류, 전계 효과 이동도, S 값, 및 임계 전압이 거의 변동하지 않으므로, 온도에 의해 전류-전압 특성이 거의 열화되지 않는다.
이 실시 형태에 기재된 산화물 반도체를 이용한 트랜지스터는, 실리콘 카바이드를 이용한 트랜지스터의 이동도보다 2자리수 정도 낮은 이동도를 갖는다. 그러나, 산화물 반도체를 이용한 트랜지스터의 전류 값은, 드레인 전압 또는 채널 폭(W)을 증가시킴으로써 증가될 수 있으며; 따라서, 장치 특성이 향상될 수 있다.
이 실시 형태의 기술 사상은, 산화물 반도체에 불순물을 첨가하지 않고서, 산화물 반도체에 불필요하게 존재하는 물 또는 수소 등의 불순물을 의도적으로 제거함으로써 산화물 반도체 자체를 순도화하기 위한 것이다. 즉, 이 실시 형태의 기술 사상은, 도너 준위를 형성하는 물 또는 수소를 제거하고, 산소 결핍을 저감시키기 위해 산화물 반도체의 주성분인 산소를 충분히 공급함으로써 산화물 반도체를 순도화하기 위한 것이다.
SIMS(2차 이온 질량 분석)에 의한 측정에 따르면, 산화물 반도체의 성막 직후 시점에 대략 1×1020cm-3로 수소가 산화물 반도체에 존재한다. 도너 준위를 야기하는 물 또는 수소를 의도적으로 제거하고, 물 또는 수소의 제거에 따라 감소되는 산소(산화물 반도체의 성분 중 하나)를 산화물 반도체에 부가함으로써, 산화물 반도체는 전기적으로 진성(i-형) 반도체로 되도록 순도화된다.
또한, 실시 형태에 있어서, 산화물 반도체 중의 물 및 수소의 양은 적으면 적을수록 바람직하고, 캐리어의 수도 적으면 적을수록 바람직하다. 즉, 캐리어 밀도는 1×1012cm-3 미만, 바람직하게는 측정 한계 이하인 1.4×1010cm-3 미만이 요구된다. 게다가, 이 실시 형태의 기술 사상에서 이상적인 캐리어 밀도는 0 cm-3 또는 대략 0 cm-3 이다. 특히, 산화물 반도체를, 산소 분위기, 질소 분위기, 또는 초건조공기(물 함유량이 20 ppm 이하, 바람직하게는 1 ppm 이하, 보다 바람직하게는 10 ppb 이하인 공기) 분위기로, 450℃ 이상 850℃ 이하, 바람직하게는 550℃ 이상 750℃ 이하의 온도에서 열처리를 실시하는 경우, n-형 불순물로서 작용하는 물 또는 수소가 제거될 수 있고, 산화물 반도체가 순도화될 수 있다. 또한, 물 또는 수소와 같은 불순물을 제거함으로써 산화물 반도체가 순도화되는 경우, 그 캐리어 밀도는 1×1012cm-3 미만, 바람직하게는 측정 한계 이하인 1.4×1010cm-3 미만일 수 있다.
게다가, 열처리를 450℃ 이상 850℃ 이하, 바람직하게는 600℃ 이상 700℃ 이하의 고온에서 수행하면, 산화물 반도체를 순도화할 수 있고 또한 결정화할 수 있으며, 산화물 반도체의 표면으로부터 그 내부를 향해 결정 성장이 진행하여, 산화물 반도체는 c축이 배향된 다결정층이 된다.
본 발명의 실시 형태에 따르면, c축이 배향된 다결정층을 종 결정으로서 이용하여, 그 위에 제2 산화물 반도체를 형성하고, 450℃ 이상 850℃ 이하, 바람직하게는 550℃ 이상 750℃ 이하의 온도에서 열처리를 수행하며, 따라서 제2 산화물 반도체는 종 결정과 유사한 방식으로 c축이 배향된 다결정층이 될 수 있다. 즉, 종 결정의 c축과 제2 산화물 반도체의 c축이 동일 방향으로 배향된 이상적인 축 성장 또는 에피택셜 성장이 수행될 수 있다.
종 결정과 동일한 방향으로 c축이 배향된 제2 산화물 반도체는, 성막 후의 열처리에 의한 고상 성장에 의해 획득될 수 있을 뿐만 아니라, 200℃ 이상 600℃ 이하의 온도로 가열된 상태에서 제2 산화물 반도체가 통상적으로 스퍼터링에 의해 성막되는 성막 동안의 결정 성장에 의해서도 획득될 수 있다.
또한, 산화물 반도체 내의 캐리어를 저감시키고, 바람직하게는 모든 캐리어를 제거하여, 트랜지스터에 있어서 산화물 반도체는 캐리어가 통과하는 통로로서 기능하게 된다. 그 결과, 산화물 반도체는 캐리어를 갖지 않거나 또는 매우 적게 갖는 순도화된 i-형(진성) 반도체이며, 따라서 오프 상태에서의 트랜지스터의 오프 전류가 지극히 낮아질 수 있다는 것이 이 실시 형태의 기술 사상이다.
또한, 산화물 반도체가 통로로서 기능하고, 산화물 반도체 자체가 캐리어를 갖지 않거나 또는 매우 적게 갖는 순도화된 i-형(진성) 반도체가 되면, 캐리어는 소스 전극 및 드레인 전극에 의해 공급된다. 산화물 반도체에 있어서의 전자 친화력 χ 및 페르미 준위, 바람직하게는 진성 페르미 준위에 대응하는 페르미 준위와, 소스 전극 및 드레인 전극의 일 함수를 적절히 선택하면, 소스 전극 및 드레인 전극으로부터 캐리어를 주입할 수 있다. 따라서, n-채널 트랜지스터 및 p-채널 트랜지스터를 적절히 제조할 수 있다.
채널이 기판과 실질적으로 평행하게 형성되는 가로형 트랜지스터에 있어서는, 채널뿐만 아니라 소스 및 드레인이 제공될 필요가 있고, 따라서 기판에 있어서의 트랜지스터에 의해 점유되는 면적이 증가되어, 미세화를 방해하게 된다. 하지만, 세로형 트랜지스터에 있어서는, 소스, 채널 및 드레인을 적층하고, 이에 따라 기판 표면에 있어서 트랜지스터에 의해 점유되는 면적이 저감될 수 있다. 이 결과, 박막 트랜지스터를 소형화하는 것이 가능하다.
전술한 바와 같이, 산화물 반도체막은 산화물 반도체막의 주성분이 아닌 불순물, 통상적으로는 수소, 물, 수산기 또는 수소화물을 가능한 한 적게 함유하도록 순도화되고, 다결정 영역을 포함하도록 이루어져, 트랜지스터의 양호한 동작을 획득할 수 있다. 구체적으로, 내압성을 증대시킬 수 있고, 단채널 효과를 저감시킬 수 있고, 온/오프비를 증대시킬 수 있다. 또한, BT 시험에 있어서의 트랜지스터의 임계 전압의 변화량을 감소시킬 수 있어, 높은 신뢰성을 실현할 수 있다. 게다가, 전기 특성의 온도 의존성을 저감시킬 수 있다. c축-배향된 다결정층을 포함하는 산화물 반도체층을 이용하여 형성된 트랜지스터에 있어서, 트랜지스터에 광을 연속적으로 조사하는 BT 시험에 있어서의 트랜지스터의 임계 전압의 변화량을 감소시킬 수 있다. 따라서, 안정한 전기 특성을 갖는 트랜지스터를 제조할 수 있다.
<다른 반도체 재료에 비해 이 공정의 이점>
산화물 반도체와 비교될 수 있는 반도체 재료로서, 실리콘 카바이드(예를 들면, 4H-SiC) 등이 주어질 수 있다. 산화물 반도체와 4H-SiC 간에는 몇 개의 공통점이 있다. 캐리어 농도는 산화물 반도체와 4H-SiC 간의 공통점의 일례이다. 페르미-디랙 분포에 따르면, 산화물 반도체의 소수 캐리어 밀도는 10-7/cm3 정도라고 추정된다. 소수 캐리어 밀도의 이 값은, 4H-SiC의 소수 캐리어 밀도 6.7×10-11/cm3 와 유사하게 매우 작다. 산화물 반도체의 소수 캐리어 밀도를 실리콘의 진성 캐리어 밀도(1.4×1010/cm3 정도)와 비교하면, 산화물 반도체의 소수 캐리어 밀도가 상당히 낮은 것임을 잘 이해할 수 있다.
또한, 산화물 반도체의 에너지 밴드갭은 3.0 eV 이상 3.5 eV 이하이며, 4H-SiC의 에너지 밴드갭은 3.26 eV이다. 따라서, 산화물 반도체는 와이드 갭 반도체라는 점에서 실리콘 카바이드와 유사하다.
한편, 산화물 반도체와 실리콘 카바이드 간에는 중대한 차이점이 있는데, 그것은 공정 온도이다. 일반적으로, 실리콘 카바이드를 이용할 경우에 1500℃ 이상 2000℃ 이하에서의 열처리가 요구된다. 이러한 높은 온도에서는, 실리콘 카바이드 이외의 재료를 이용하는 반도체 기판, 반도체 소자 등이 파괴되므로, 실리콘 카바이드 이외의 반도체 재료를 이용하는 반도체 소자 위에 실리콘 카바이드를 이용하는 반도체 소자를 형성하는 것이 곤란하다. 한편, 산화물 반도체는 300℃ 이상 800℃ 이하에서의 열처리를 통해 획득될 수 있다. 따라서, 다른 반도체 재료를 이용하여 집적 회로를 형성한 후에 산화물 반도체를 이용하여 반도체 소자를 형성하는 것이 가능하다.
산화물 반도체를 사용하는 경우에는, 실리콘 카바이드가 사용되는 경우와 달리, 유리 기판과 같은 낮은 내열성을 갖는 기판을 사용하는 것이 가능하다는 이점이 있다. 게다가, 산화물 반도체는 고온 열처리 없이 획득될 수 있으므로, 실리콘 카바이드를 사용하는 경우와 비교해서 에너지 비용이 충분히 저감될 수 있다. 또한, 실리콘 카바이드에 있어서, 결정 결함 또는 의도하지 않게 실리콘 카바이드에 도입되는 미량의 불순물이 캐리어를 발생시키는 요인이 된다. 이론적으로는, 실리콘 카바이드의 경우에 본 발명의 산화물 반도체의 캐리어 밀도와 동등한 낮은 캐리어 밀도가 획득될 수 있지만; 상기 서술된 이유 때문에 1012/cm3 이하의 캐리어 밀도를 획득하는 것은 실제로 어렵다. 와이드 밴드갭 반도체로서 또한 알려져 있는 질화 갈륨과 산화물 반도체가 비교될 때에도 마찬가지이다.
<산화물 반도체를 포함하는 트랜지스터의 전도 메커니즘>
산화물 반도체를 포함하는 트랜지스터의 전도 메커니즘에 대해 도 18, 도 19a 및 도 19b, 도 20a 및 도 20b, 그리고 도 21을 참조하여 설명한다. 하기 설명은 이해를 용이하게 하기 위해 이상적인 상황을 가정하고 있으며 실제 상황을 전적으로 반영하고 있지 않음에 유의한다. 부가적으로, 하기 설명은 하나의 고찰에 지나지 않는다.
도 18은 산화물 반도체를 포함하는 트랜지스터(박막 트랜지스터)의 단면도이다. 산화물 반도체층(OS)은 게이트 전극(GE) 위에 게이트 절연층(GI)을 개재시켜 제공되고, 산화물 반도체층 위에 소스 전극(S) 및 드레인 전극(D)이 제공된다.
도 19 는 도 18에서의 선 A-A＇를 따라 취해진 단면의 에너지 밴드도(개략도)이다. 도 19에서, 검은 원(●) 및 하얀 원(○)은 각각 전자 및 정공을 나타내고 전하(-q, +q)를 갖는다. 드레인 전극에 양 전압(VD>0)이 인가될 때, 점선은 게이트 전극에 전압이 인가되지 않은 경우를 나타내고(VG=0), 실선은 게이트 전극에 양 전압이 인가되는 경우를 나타낸다(VG>0). 게이트 전극에 전압이 인가되지 않은 경우, 높은 전위 장벽 때문에 전극으로부터 산화물 반도체측으로 캐리어(전자)가 주입되지 않고, 따라서 전류가 흐르지 않으며, 이는 오프 상태를 의미한다. 한편, 게이트 전극에 양 전압이 인가될 경우, 전위 장벽이 낮아지므로, 전류가 흐르고, 이는 온 상태를 의미한다.
도 20a 및 도 20b는 도 18에서의 선 B-B＇를 따라 취해진 단면의 에너지 밴드도(개략도)이다. 도 20a는 게이트 전극(GE)에 양 전위(VG>0)가 인가된 상태 그리고 소스 전극과 드레인 전극 사이에 캐리어(전자)가 흐르는 온 상태를 도시한다. 도 20b는 게이트 전극(GE)에 음 전위(VG<0)가 인가된 상태 그리고 오프 상태(소수 캐리어가 흐르지 않음)를 도시한다.
도 21은 진공 준위와 금속의 일 함수(φM) 간의 관계 및 산화물 반도체의 진공 준위와 전자 친화력(χ) 간의 관계를 나타낸다.
금속에서의 전자는 실온에서 축퇴되기 때문에, 전도대에 페르미 준위가 위치된다. 한편, 종래의 산화물 반도체는 n-형 반도체이며, 그 경우 페르미 준위(EF)는 밴드갭의 중앙에 위치된 진성 페르미 준위(Ei)로부터 멀어져 있고, 전도대에 보다 가깝게 위치된다. 산화물 반도체에 있어서 수소의 일부는 도너이며 산화물 반도체가 n-형 반도체가 되도록 하는 하나의 요인이라는 것이 알려져 있음에 유의한다. 또한, 산소 결핍은 n-형 산화물 반도체를 생성하도록 하는 원인의 하나로서 알려져 있다.
대조적으로, 본 발명의 실시 형태에 따른 산화물 반도체는, n-형 산화물 반도체가 되게 하는 요인인 수소를 산화물 반도체로부터 제거하여, 산화물 반도체가 산화물 반도체의 주성분 이외의 원소(불순물 원소)를 가능한 한 적게 포함하도록 순도화하고, 또한 산소 결핍을 제거하는 방식으로 진성(i-형)이 되거나 또는 진성에 가깝게 되는 산화물 반도체이다. 즉, 본 발명의 실시 형태의 특징은, 산화물 반도체가 불순물 원소의 첨가에 의해서가 아닌 수소 및 물과 같은 불순물과 산소 결핍을 가능한 한 많이 제거하는 것에 의해서 순도화된 i-형(진성) 반도체가 되거나 또는 순도화된 i-형(진성) 반도체에 가깝게 된다는 것이다. 따라서, 페르미 준위(EF)는 진성 페르미 준위(Ei)와 비교가능하게 될 수 있다.
산화물 반도체의 밴드갭(Eg)이 3.15 eV 이고 전자 친화력(χ)이 4.3 V 라고 여겨진다. 소스 및 드레인 전극을 형성하는 데 사용된 티탄(Ti)의 일 함수는, 산화물 반도체의 전자 친화력(χ)과 대략 동일하다. 그 경우, 금속과 산화물 반도체 사이의 계면에는 전자에 대한 쇼트키 장벽이 형성되지 않는다.
그때, 도 20a에 도시된 바와 같이, 게이트 절연층과 순도화된 산화물 반도체(에너지적으로 안정한 산화물 반도체의 저부) 사이의 계면 근방에서 전자가 이동된다.
도 20b에 도시된 바와 같이, 게이트 전극(GE)에 음 전위가 공급되는 경우, 소수 캐리어인 정공은 실질적으로 존재하지 않는다. 따라서, 전류 값은 거의 0에 가깝다.
이러한 방식으로, 산화물 반도체는 그 주성분 이외의 원소(불순물 원소)를 가능한 한 적게 함유하도록 순도화됨으로써 진성(i-형) 또는 실질적으로 진성이 된다. 따라서, 산화물 반도체와 게이트 절연층 사이의 계면의 특징이 명백해진다. 그 때문에, 게이트 절연층은 산화물 반도체와의 양호한 계면을 형성할 필요가 있다. 구체적으로, 다음의 절연층, 예를 들면 VHF 밴드 내지 마이크로파 밴드의 범위의 전원 주파수에서 발생된 고밀도 플라즈마를 이용하는 CVD법에 의해 형성된 절연층 또는 스퍼터링법에 의해 형성된 절연층을 이용하는 것이 바람직하다.
산화물 반도체를 순도화하고 산화물 반도체와 게이트 절연층 사이의 양호한 계면을 형성함으로써, 예를 들면, 트랜지스터의 채널폭(W)이 1×104㎛, 그 채널 길이(L)가 3㎛인 경우, 1×10-13 A 이하의 오프 전류 및 0.1V/dec.의 부임계(subthreshold) 스윙 값(S 값)(게이트 절연층의 두께：100 nm)과 같은 특성이 실현될 수 있다.
산화물 반도체가 전술한 바와 같이 그 주성분 이외의 원소(불순물 원소)를 가능한 한 적게 함유하도록 순도화되는 경우, 트랜지스터가 양호한 방식으로 동작할 수 있다.
<산화물 반도체를 이용한 트랜지스터의 핫 캐리어 열화에 대한 내성>
다음에, 산화물 반도체를 이용한 트랜지스터의 핫 캐리어 열화에 대한 내성에 대해 도 22 및 도 23을 참조하여 설명한다. 하기 설명은 이해를 용이하게 하기 위해 이상적인 상황을 가정하고 있으며 실제 상황을 전적으로 반영하고 있지 않음에 유의한다. 또한, 하기 설명은 하나의 고찰에 지나지 않는다.
핫 캐리어 열화의 주 요인은 채널 핫 전자 주입(CHE 주입) 및 드레인 애벌랜치 핫 캐리어 주입(DAHC 주입)이다. 간편함을 위해 전자만이 고려되는 것에 유의한다.
CHE 주입이란, 게이트 절연층의 장벽의 에너지보다 높은 에너지를 가지게 된 반도체층 내의 전자가 게이트 절연층 등에 주입되는 현상을 말한다. 전자는 낮은 전계에 의해 가속되는 에너지를 얻는다.
DAHC 주입이란, 높은 전계에 의해 가속되는 전자의 충돌에 의해 발생된 전자가 게이트 절연층 등에 주입되는 현상을 말한다. DAHC 주입과 CHE 주입 사이의 차이점은, 충돌 이온화에 의한 애벌랜치 항복을 수반하는지 아닌지에 있다. DAHC 주입은, 반도체의 밴드갭보다 높은 운동 에너지를 갖는 전자를 필요로 한다는 점에 유의한다.
도 22는 실리콘(Si)의 밴드 구조로부터 추정되는 핫 캐리어의 주입을 유발하는 에너지의 양을 나타낸다. 도 23은 In-Ga-Zn-O계 산화물 반도체(IGZO)의 밴드 구조로부터 추정되는 핫 캐리어의 주입을 유발하는 에너지의 양을 나타낸다. 도 22 및 도 23에서, 좌측 도면은 CHE 주입을 나타내고, 우측 도면은 DAHC 주입을 나타낸다.
실리콘과 관련하여, DAHC 주입에 의한 열화가 CHE 주입에 의한 열화보다 더욱 심각하다. 이는 실리콘이 좁은 밴드갭을 가지며 애벌랜치 항복이 생기기 쉽다는 사실에 기인하고 있다. 실리콘에 있어서 충돌하지 않고 가속되는 캐리어(예를 들면, 전자)가 매우 적기 때문에, CHE 주입의 확률이 낮다. 한편, 애벌랜치 항복은 게이트 절연층의 장벽을 넘어 이동할 수 있는 전자의 수를 증가시키므로, DAHC 주입의 확률이 CHE 주입의 확률보다 높아지기 쉽다.
In-Ga-Zn-O계 산화물 반도체와 관련하여, CHE 주입을 유발하는 에너지의 양은 실리콘의 경우와 크게 다르지 않지만, DAHC 주입을 유발하는 에너지의 양은, 넓은 밴드갭으로 인해 CHE 주입을 유발하는 에너지의 양과 실질적으로 동일하다. 즉, DAHC 주입의 확률이 낮다.
실리콘과 유사하게, 충돌하지 않고 가속되는 캐리어(예를 들면, 전자)가 매우 적으며; 따라서, CHE 주입의 확률도 또한 낮다. 즉, In-Ga-Zn-O계 산화물 반도체는 실리콘과 비교해서 핫 캐리어 열화에 대한 높은 내성을 갖는다.
<산화물 반도체를 이용한 트랜지스터에 있어서의 단채널 효과>
다음으로, 산화물 반도체를 이용한 트랜지스터에 있어서의 단채널 효과에 대해 도 24를 참조하여 설명한다. 하기 설명은 이해를 용이하게 하기 위해 이상적인 상황을 가정하고 있으며 실제 상황을 전적으로 반영하고 있지는 않다. 또한, 하기 설명은 하나의 고찰에 지나지 않는다.
단채널 효과란, 트랜지스터의 소형화(채널 길이(L)의 축소)에 따라 명백해지는 전기 특성의 열화를 말한다. 단채널 효과는, 소스 위에서의 드레인의 효과에 기인한다. 단채널 효과의 구체적인 예는 임계 전압의 감소, 부임계 스윙(S 값)의 증대, 리크 전류의 증대 등이 있다.
여기서, 장치 시뮬레이션을 이용하여 단채널 효과를 억제할 수가 있는 구조에 대해 검증하였다. 구체적으로, 상이한 캐리어 밀도 및 산화물 반도체층의 상이한 두께를 각각 갖는 4 종류의 모델을 준비하고, 채널 길이(L)와 임계 전압(Vth) 간의 관계를 확인하였다. 모델로서, 보텀 게이트 트랜지스터를 채용하였고, 각각이 캐리어 밀도 1.7×10-8/cm3 또는 1.0×1015/cm3 및 산화물 반도체층의 두께 1㎛ 또는 30 nm를 가지고 있었다. 산화물 반도체로서 In-Ga-Zn-O계 산화물 반도체를 이용하고 게이트 절연층으로서 두께 100 nm를 갖는 산화 질화 실리콘막을 이용하였다.
톱 게이트 트랜지스터와 보텀 게이트 트랜지스터 간에 계산 결과의 큰 차이는 없음에 유의한다.
도 24 및 도 25는 계산 결과를 나타낸다. 도 24는 캐리어 밀도가 1.7×10-8/cm3인 경우를 나타내고, 도 25는 캐리어 밀도가 1.0×1015/cm3인 경우를 나타낸다. 이 결과는, 산화물 반도체를 포함하는 트랜지스터에 있어서 산화물 반도체층의 두께를 감소시킴으로써 단채널 효과를 억제할 수 있다는 것을 나타낸다. 예를 들면, 채널 길이가 대략 1㎛인 경우, 산화물 반도체층이 충분히 낮은 캐리어 밀도를 가지더라도, 산화물 반도체층의 두께가 약 3 nm 내지 50 nm, 바람직하게는 약 3 nm 내지 20 nm, 통상적으로는 약 20 nm로 설정될 때에 단채널 효과를 충분히 억제할 수 있다는 것을 이해할 수 있다.
<산화물 반도체의 캐리어 밀도>
본 명세서에 본 발명에 따른 기술 사상의 하나는, 산화물 반도체층의 캐리어 밀도를 충분히 감소시킴으로써 산화물 반도체층이 진성(i-형) 산화물 반도체층에 가능한 한 가깝게 된다는 것이다. 캐리어 밀도를 획득하는 방법 및 산화물 반도체층에서 측정된 캐리어 밀도에 대해 도 26 및 도 27을 참조하여 설명한다.
산화물 반도체층에서의 캐리어 밀도는, 산화물 반도체층을 포함하는 MOS 용량 소자를 형성하고 MOS 용량 소자의 C-V 측정의 결과(C-V 특성)를 평가하는 방식으로 획득될 수 있다.
캐리어 밀도는 다음의 3개의 단계로 측정된다: MOS 용량 소자의 게이트 전압 Vg와 용량 C 사이의 관계를 플롯함으로써 C-V 특성을 획득하기 위한 단계 1; C-V 특성으로부터 게이트 전압 Vg와 (1/C)2 사이의 관계를 나타내는 그래프를 획득하고, 이 그래프에서 약한 반전 영역에서의 (1/C)2의 미분값을 획득하기 위한 단계 2; 및 획득된 미분값을 캐리어 밀도 Nd를 나타내는 하기 식 1 에 대입하기 위한 단계 3. 식 1 에서, e 는 전기소량을 나타내고, ε0 는 진공의 유전율, ε 는 산화물 반도체의 비유전율을 나타냄에 유의한다.
Figure pat00002
측정을 위한 샘플로서, 다음의 구조를 갖는 MOS 용량 소자를 이용하였다. MOS 용량 소자는, 유리 기판 위의 300 nm 두께의 티탄층, 티탄층 위의 100 nm 두께의 질화 티탄층, 질화 티탄층 위의 In-Ga-Zn-O계 산화물 반도체(a-IGZO)를 이용한 2 ㎛ 두께의 산화물 반도체층, 산화물 반도체층 위의 300 nm 두께의 실리콘 산화 질화물층, 실리콘 산화 질화물층 위의 300 nm 두께의 은층을 포함한다.
산화물 반도체층은, In, Ga 및 Zn 을 포함하는 산화물 반도체를 성막하기 위한 타겟(In：Ga：Zn=1：1：0.5[atom%])을 이용하여 스퍼터링법에 의해 형성되었다. 산화물 반도체층이 형성되는 분위기는, 아르곤과 산소의 혼합 분위기(Ar 및 O2의 유량이 각각 30(sccm) 및 15(sccm) 임)이었다.
도 26은 C-V 특성을 나타낸다. 도 27은 Vg와 (1/C)2 간의 관계를 나타낸다. 도 27의 약한 반전 영역에서의 (1/C)2의 미분값을 이용하여 식 1로부터 획득되는 캐리어 밀도는 6.0×1010/cm3이었다.
진성 또는 실질적으로 진성이 되는 산화물 반도체(예를 들면, 캐리어 밀도가 1×1012/cm3 미만, 바람직하게는, 1.45×1010/cm3 미만)를 이용함으로써, 우수한 오프 전류 특성을 갖는 트랜지스터를 획득할 수 있다.
전술한 바와 같이, 산화물 반도체, 특히 순도화된 진성 산화물 반도체를 이용할 경우 여러 가지 유리한 효과를 획득할 수 있음이 이해된다. 또한, 본 발명에 기재된 바와 같이 결정 구조를 갖는 진성 산화물 반도체층이 실현될 경우, 우수한 특성을 갖는 새로운 반도체 장치가 실현된다.
<반도체 장치의 제조 방법>
다음으로, 트랜지스터(150)의 제조 방법에 대해 도 2a 내지 도 2e 및 도 3a 내지 도 3d를 참조하여 설명한다.
기판(100) 위에 절연층(102)을 형성한다. 그 후, 절연층(102) 위에 제1 산화물 반도체층을 형성하고, 제1 열처리를 수행하여 적어도 제1 산화물 반도체층의 표면을 포함하는 영역을 결정화함으로써, 제1 산화물 반도체층(104)을 형성한다(도 2a 참조).
기판(100)은 절연면을 갖는 임의의 기판일 수도 있고, 예를 들면, 유리 기판일 수도 있다. 유리 기판을 사용하는 것은, 본 발명의 실시 형태에 따른 반도체 장치의 대량 생산을 가능하게 하기 때문에 바람직하다. 유리 기판은 무알칼리 유리 기판인 것이 바람직하다. 무알칼리 유리 기판의 재료로는, 예를 들면, 알루미노실리케이트 유리, 알루미노보로실리케이트 유리, 바륨 보로실리케이트 유리 등과 같은 유리 재료가 사용된다. 대안으로서, 기판(100)으로서, 세라믹 기판, 석영 기판, 또는 사파이어 기판과 같이 절연체를 이용하여 형성된 절연 기판, 실리콘과 같은 반도체 재료를 이용하여 형성된 반도체 기판의 표면을 절연 재료로 피복한 반도체 기판, 또는 금속 또는 스테인리스 스틸과 같은 도전체를 이용하여 형성된 도전성 기판의 표면을 절연 재료로 피복한 도전성 기판을 이용할 수 있다. 제조 공정의 열처리에 견딜 수 있는 것이라면, 플라스틱 기판을 이용할 수도 있다.
절연층(102)은 하지(base)로서 기능하며, CVD법, 스퍼터링법 등에 의해 형성될 수 있다. 절연층(102)은 산화 실리콘, 질화 실리콘, 산화 질화 실리콘, 질화 산화 실리콘, 산화 알루미늄, 산화 하프늄, 산화 탄탈 등을 포함하도록 형성되는 것이 바람직하다. 절연층(102)은 단층 구조를 가질 수도 있고 또는 적층 구조를 가질 수도 있음에 유의한다. 절연층(102)의 두께는 특별히 제한되지 않지만; 절연층(102)은, 예를 들면, 10 nm 이상 500 nm 이하의 두께를 가질 수 있다. 여기서 절연층(102)은 필수 구성요소는 아니므로; 절연층(102)이 제공되지 않은 구조가 또한 가능하다.
절연층(102)에 수소, 물 등이 함유되는 경우, 수소가 산화물 반도체층에 침입하거나 또는 산화물 반도체층으로부터 산소를 추출할 수도 있고, 그에 따라 트랜지스터의 특성이 악화될 수도 있다. 따라서, 절연층(102)이 가능한 한 수소 또는 물을 포함하지 않도록 형성하는 것이 바람직하다.
예를 들면, 스퍼터링법 등을 이용하는 경우, 처리 챔버 내의 잔류 수분을 제거한 상태로 절연층(102)을 형성하는 것이 바람직하다. 처리 챔버 내의 잔류 수분을 제거하기 위해서는, 크라이오펌프, 이온 펌프, 또는 티탄 승화 펌프와 같은 흡착형 진공 펌프를 이용하는 것이 바람직하다. 콜드 트랩을 구비한 터보 펌프를 이용할 수도 있다. 크라이오펌프 등으로 배기한 처리 챔버로부터, 수소, 물 등이 충분히 제거되고; 따라서, 절연층(102) 내의 불순물의 농도를 저감시킬 수 있다.
절연층(102)을 형성할 경우, 수소 또는 물과 같은 불순물이, 그 농도가 단위 "ppm"(바람직하게는, "ppb")으로 표현된 값 정도로 감소되도록 저감된 고순도 가스를 이용하는 것이 바람직하다.
제1 산화물 반도체층은, 4-성분 금속 산화물인 In-Sn-Ga-Zn-O계 재료; 3-성분 금속 산화물인 In-Ga-Zn-O계 재료, In-Sn-Zn-O계 재료, In-Al-Zn-O계 재료, Sn-Ga-Zn-O계 재료, Al-Ga-Zn-O계 재료, 또는 Sn-Al-Zn-O계 재료; 2-성분 금속 산화물인 In-Zn-O계 재료, Sn-Zn-O계 재료, Al-Zn-O계 재료, Zn-Mg-O계 재료, Sn-Mg-O계 재료, 또는 In-Mg-O계 재료; 또는 In-O계 재료, Sn-O계 재료, Zn-O계 재료 등을 이용하여 형성될 수 있다.
또한, In-A-B-O로 표현되는 산화물 반도체 재료를 이용할 수도 있다. 여기서, A는 갈륨(Ga) 또는 알루미늄(Al)과 같은 13족에 속하는 원소, 실리콘(Si) 또는 게르마늄(Ge)으로 대표되는 14족에 속하는 원소 등으로부터 선택되는 하나 또는 복수 종류의 원소를 나타낸다. 또한, B는 아연(Zn)으로 대표되는 12족에 속하는 원소로부터 선택되는 하나 또는 복수 종류의 원소를 나타낸다. In 함유량, A 함유량, 및 B 함유량은 자유롭게 설정되며, A 함유량이 제로인 경우를 포함함에 유의한다. 한편, In 함유량 및 B 함유량은 제로가 아니다. 즉, 상기 표현은 In-Ga-Zn-O, In-Zn-O 등을 포함한다.
특히, In-Ga-Zn-O계 산화물 반도체 재료는, 무전계시에 충분히 높은 저항을 가지므로, 오프 전류가 충분히 감소될 수 있다. 또한, 높은 전계 효과 이동도를 가지므로, In-Ga-Zn-O계 산화물 반도체 재료는 반도체 장치에 이용되는 반도체 재료로서 적합하다.
In-Ga-Zn-O계 산화물 반도체 재료의 대표예로서, InGaO3(ZnO)m(m>0)으로 나타내는 것이 주어진다. Ga 대신에 M을 이용하면, InMO3(ZnO)m(m>0)으로 표현되는 산화물 반도체 재료가 있다. 여기서, M은 갈륨(Ga), 알루미늄(Al), 철(Fe), 니켈(Ni), 망간(Mn), 코발트(Co) 등으로부터 선택된 하나 이상의 금속 원소를 나타낸다. 예를 들면, M 은 Ga, Ga 및 Al, Ga 및 Fe, Ga 및 Ni, Ga 및 Mn, Ga 및 Co 등일 수도 있다. 상기 서술된 조성은 산화물 반도체 재료가 가질 수 있는 결정 구조로부터 도출되는 것이며 오직 예시임에 유의한다.
이 실시 형태에서, 제1 산화물 반도체층은 In-Ga-Zn-O계 산화물 반도체를 성막하기 위한 타겟을 이용하여 스퍼터링법에 의해 형성된다.
제1 산화물 반도체층을 스퍼터링법에 의해 제조하기 위한 타겟으로서는, 예를 들면, 산화 아연을 그 주성분으로서 함유하는 금속 산화물 타겟을 이용할 수 있다. In, Ga, 및 Zn을 포함하는 산화물 반도체를 성막하기 위한 타겟의 조성비는, In：Ga：Zn=1：x：y(x는 O 이상 2 이하, y 는 1 이상 5 이하)로 한다. 예를 들면, In：Ga：Zn=1：1：1[원자비](x=1, y=1)(즉, In2O3：Ga2O3：ZnO=1：1：2[몰비])의 조성비를 갖는 타겟을 이용할 수도 있다. 산화물 반도체를 성막하기 위한 타겟으로서는, In：Ga：Zn=1：1：0.5[원자비]의 조성비를 갖는 타겟, In：Ga：Zn=1：1：2[원자비]의 조성비를 갖는 타겟, 또는 In：Ga：Zn=1：0：1[원자비](x=0, y=1)의 조성비를 갖는 타겟을 이용할 수 있다. 이 실시 형태에서, 이후에 열처리에 의해 실시되는 의도적인 결정화를 위해, 결정화를 쉽게 유발할 수 있는 산화물 반도체를 성막하기 위한 타겟을 이용하는 것이 바람직하다.
또한, 산화물 반도체를 성막하기 위한 타겟에 함유된 산화물 반도체의 상대 밀도는 80% 이상, 바람직하게는 95% 이상, 더욱 바람직하게는 99.9% 이상인 것이 바람직하다. 높은 상대 밀도를 갖는 산화물 반도체를 성막하기 위한 타겟에 의하면, 제1 산화물 반도체층이 치밀하게 형성된다. 이 실시 형태에서, 이후에 열처리에 의해 실시되는 제1 산화물 반도체층의 의도적인 결정화를 위해, 결정화를 쉽게 유발할 수 있는 산화물 반도체를 성막하기 위한 타겟을 이용하는 것이 바람직하다.
제1 산화물 반도체층이 형성되는 분위기는, 희가스(통상적으로는 아르곤) 분위기, 산소 분위기, 또는 희가스(통상적으로는 아르곤)와 산소의 혼합 분위기로 하는 것이 바람직하다. 구체적으로, 예를 들면, 수소, 물, 수산기, 또는 수소화물과 같은 불순물이, 그 농도가 단위 "ppm"(바람직하게는 "ppb")으로 표현되는 값 정도로 감소되도록 제거된, 고순도 가스 분위기를 이용하는 것이 바람직하다.
제1 산화물 반도체층을 형성할 때에, 예를 들면, 감압으로 유지된 처리 챔버 내에 기판을 보관하고, 기판 온도를 100℃ 이상 600℃ 이하, 바람직하게는 200℃ 이상 400℃ 이하의 온도로 설정한다. 그후, 잔류 수분이 제거된 처리 챔버 내로 수소 및 물이 제거된 스퍼터링 가스를 도입하고, 금속 산화물을 타겟으로서 이용하고; 따라서, 제1 산화물 반도체층을 형성한다. 기판을 가열하면서 산화물 반도체층을 형성하는 경우, 제1 산화물 반도체층에 함유되는 불순물을 저감할 수 있다. 또한, 스퍼터링에 의한 손상이 경감될 수 있다. 제1 산화물 반도체층을 형성하기 이전에, 형성하는 도중에, 또는 형성한 후에, 스퍼터링 장치에 잔류하는 수분 등을 제거하는 것이 바람직하다. 처리 챔버 내의 잔류 수분을 제거하기 위해서, 흡착형 진공 펌프를 이용하는 것이 바람직하다. 예를 들면, 크라이오펌프, 이온 펌프, 티탄 승화 펌프 등을 이용할 수 있다. 대안으로서, 콜드 트랩을 구비한 터보 펌프를 이용할 수도 있다. 크라이오펌프로 배기한 처리 챔버로부터 수소, 물 등이 제거되기 때문에, 제1 산화물 반도체층의 불순물 농도를 저감할 수 있다.
예를 들면, 제1 산화물 반도체층의 성막 조건은 다음과 같다: 기판과 타겟 간의 거리가 170 mm 이고, 압력이 0.4 Pa 이고, 직류(DC) 전력이 0.5 kW 이고, 분위기가 산소 분위기(산소 흐름에서의 산소 비율이 100%임)이다. 펄스 직류(DC) 전원을 이용하는 것이, 더스트(성막시에 생성되는 분말 또는 플레이크 형상의 물질)를 경감하고 막 두께를 균일하게 하기 때문에 바람직함에 유의한다. 제1 산화물 반도체층의 두께는, 3 nm 이상 15 nm 이하로 하는 것이 바람직하고, 이 실시 형태에서는 5 nm 이다. 산화물 반도체의 재료, 용도 등에 따라 적절한 두께가 다르기 때문에, 그 두께는 재료, 용도 등에 따라 적절히 선택됨에 유의한다.
제1 산화물 반도체층을 스퍼터링법에 의해 형성하기 전에, 아르곤 가스를 도입하여 플라즈마를 발생시키는 역 스퍼터링을 수행하여, 절연층(102)의 표면에 부착된 재료를 제거하는 것이 바람직함에 유의한다. 여기서, 역 스퍼터링은, 스퍼터링 타겟에 이온을 충돌시키는 통상의 스퍼터링과는 대조적으로, 처리될 표면에 이온을 충돌시켜서 그 표면을 개질시키는 방법이다. 처리될 표면에 이온을 충돌시키는 방법의 예로는, 아르곤 분위기에서 그 표면에 고주파 전압을 인가하여 기판 근방에 플라즈마를 발생시키는 방법이 있다. 아르곤 분위기 대신에 질소, 헬륨, 산소 등의 분위기를 이용할 수도 있음에 유의한다.
게다가, 제1 산화물 반도체층의 성막 이전에, 스퍼터링 장치의 내벽, 타겟의 표면, 또는 타겟 재료 내부에 잔류하고 있는 수분 또는 수소를 제거하기 위해 예열 처리를 수행하는 것이 바람직하다. 예열 처리로서, 성막 챔버의 내부를 감압하에서 200℃ 이상 600℃ 이하로 가열하는 방법, 성막 챔버의 내부를 가열하면서 질소 또는 불활성 가스의 도입과 배기를 반복하는 방법 등이 주어질 수 있다. 예열 처리 후에, 기판 또는 스퍼터링 장치를 냉각한다. 그후, 공기에 노출시키지 않고서 산화물 반도체층을 형성한다. 이 경우, 타겟에 대한 냉각액으로서는 물이 아닌 오일 등을 이용하는 것이 바람직하다. 가열하지 않고서 질소의 도입과 배기를 반복할 때에 일정 수준의 효과를 획득할 수 있지만, 성막 챔버의 내부를 가열하면서 처리를 수행하는 것이 더욱 바람직하다.
다음으로, 제1 산화물 반도체층에 제1 열처리를 수행하여, 적어도 제1 산화물 반도체층의 표면을 포함하는 영역을 결정화함으로써, 제1 산화물 반도체층(104)을 형성한다. 이 제1 열처리에 의해, 제1 산화물 반도체층 내의 물(수산기를 포함함), 수소 등을 제거할 수 있다. 제1 열처리의 온도는, 450℃ 이상 850℃ 이하, 바람직하게는 550℃ 이상 750℃ 이하로 한다. 가열 기간은 1분 이상 24시간 이하이다. 이 실시 형태에서, 제1 열처리는 건조 공기 분위기에서 700℃, 1시간 동안 수행된다.
제1 열처리에 있어서, 질소, 산소, 또는 헬륨, 네온 또는 아르곤과 같은 희가스에, 물, 수소 등이 함유되지 않는 것이 바람직함에 유의한다. 가열 처리 장치에 도입된 질소, 산소, 또는 헬륨, 네온 또는 아르곤과 같은 희가스의 순도는 6 N(99.9999%)이상, 바람직하게는 7N(99.99999%)이상(즉, 불순물 농도가 1 ppm 이하, 바람직하게는 0.1 ppm 이하)인 것이 바람직하다. 제1 열처리는, H2O 농도 20 ppm 이하의 초건조 공기중에서, 더욱 바람직하게는 H2O 농도 1 ppm 이하의 초건조 공기중에서 수행될 수도 있다. 이러한 제1 열처리에 의하면, 제1 산화물 반도체층(104) 중의 물(수산기를 포함함), 수소 등을 제거할 수 있다. 따라서, 불순물이 감소된 i-형 또는 실질적으로 i-형 제1 산화물 반도체층(104)을 형성할 수 있고, 이는 트랜지스터(150)가 매우 우수한 특성을 갖는 것을 가능하게 한다.
또한, 제1 열처리에서 온도가 증가될 때에, 노(furnace)의 내부를 질소 분위기로 설정할 수도 있고, 냉각을 수행할 때에, 노의 내부를 산소 분위기로 전환할 수도 있다. 질소 분위기에서 탈수화 또는 탈수소화를 수행하고, 분위기를 산소 분위기로 전환함으로써, 제1 산화물 반도체층 내에 산소를 공급할 수 있고, 따라서 i-형 산화물 반도체층을 획득할 수 있다.
제1 열처리에 의해, 적어도 제1 산화물 반도체층(104)의 표면을 포함하는 영역에 결정 영역을 포함하는 제1 산화물 반도체층(104)을 형성한다. 표면을 포함하는 영역에 형성되는 결정 영역은, 표면으로부터 내부를 향해 결정 성장하는 것에 의해 형성된다. 결정 영역은, 평균 두께 2 nm 이상 10 nm 이하의 판 형상 결정을 포함한다. 결정 영역은, 표면에 실질적으로 수직인 방향으로 c축이 배향된 결정을 포함한다. 여기서, "실질적으로 수직인 방향"은, 수직 방향으로부터 ±10°이내의 방향을 의미한다.
이 실시 형태에서는, 제1 열처리에 의해 제1 산화물 반도체층의 전체 영역이 결정화되는 예를 서술하고 있지만, 이 실시 형태는 이것에 한정되지 않으며 제1 산화물 반도체층(104)의 적어도 표면을 포함하는 영역에 결정 영역이 형성되어 있으면 된다. 예를 들면, 제1 산화물 반도체층(104)은, 제1 산화물 반도체층(104)의 저부 표면 근방에, 즉, 제1 산화물 반도체층(104)과 절연층(102) 사이의 계면에 비정질 영역을 포함할 수도 있다. 제1 산화물 반도체층(104)과 절연층(102) 사이의 계면에 비정질 영역이 존재하는 것은, 결정 영역에 흐르는 캐리어가 절연층(102)과의 계면에 의해 직접적으로 영향을 받지 않도록 방지되기 때문에 바람직하다.
제1 열처리에 이용되는 장치는 특별한 장치로 한정되지 않고, 저항 발열체 등과 같은 발열체로부터의 열전도 또는 열복사를 이용하여 피처리물을 가열하는 장치 등을 이용할 수 있다. 예를 들면, 전기로, 또는 GRTA(gas rapid thermal annealing) 장치 또는 LRTA(lamp rapid thermal annealing) 장치와 같은 RTA(rapid thermal annealing) 장치를 이용할 수 있다. LRTA 장치는, 할로겐 램프, 메탈 핼라이드 램프, 크세논 아크 램프, 카본 아크 램프, 고압 나트륨 램프, 또는 고압 수은 램프와 같은 램프로부터 방출되는 광(전자파)의 복사에 의해 피처리물을 가열하는 장치이다. GRTA 장치는 고온 가스를 이용하여 열처리하기 위한 장치이다.
다음으로, 적어도 표면을 포함하는 영역에 결정 영역을 포함하는 제1 산화물 반도체층(104) 위에 제2 산화물 반도체층(105)을 형성한다(도 2b 참조).
제2 산화물 반도체층(105)은, 제1 산화물 반도체층과 유사한 방식으로, 4-성분 금속 산화물인 In-Sn-Ga-Zn-O계 재료; 3-성분 금속 산화물인 In-Ga-Zn-O계 재료, In-Sn-Zn-O계 재료, In-Al-Zn-O계 재료, Sn-Ga-Zn-O계 재료, Al-Ga-Zn-O계 재료, 또는 Sn-Al-Zn-O계 재료; 2-성분 금속 산화물인 In-Zn-O계 재료, Sn-Zn-O계 재료, Al-Zn-O계 재료, Zn-Mg-O계 재료, Sn-Mg-O계 재료, 또는 In-Mg-O계 재료; 1-성분 금속 산화물인 In-O계 재료, Sn-O계 재료, Zn-O계 재료 등을 이용하여 형성될 수 있다.
특히, In-Ga-Zn-O계 산화물 반도체 재료는, 무전계시에 충분히 높은 저항을 가지므로, 오프 전류가 충분히 감소될 수 있다. 또한, 높은 전계 효과 이동도를 가지기 때문에, In-Ga-Zn-O계 산화물 반도체 재료는 반도체 장치에 이용되는 반도체 재료로서 적합하다.
In-Ga-Zn-O계 산화물 반도체 재료의 대표예로서는, InGaO3(ZnO)m(m>0)로 나타내는 것이 주어진다. 상기 구조에서 Ga 대신에 M 을 이용하면, InMO3(ZnO)m(m>0)로 표현되는 산화물 반도체 재료가 된다. 여기서, M 은 갈륨(Ga), 알루미늄(Al), 철(Fe), 니켈(Ni), 망간(Mn), 코발트(Co) 등으로부터 선택된 하나 이상의 금속 원소를 나타낸다. 예를 들면, M 은 Ga, Ga 및 Al, Ga 및 Fe, Ga 및 Ni, Ga 및 Mn, Ga 및 Co 등일 수도 있다. 상기 서술된 조성은 산화물 반도체 재료가 가질 수 있고 오직 예시인 결정 구조로부터 도출되는 것임에 유의한다.
제2 산화물 반도체층(105)이 제1 산화물 반도체층(104)의 재료의 주성분과 동일한 주성분을 갖는 재료를 이용하여 형성되거나 또는 제2 산화물 반도체층(105)이 제1 산화물 반도체층(104)과 동일한 결정 구조를 가지고 제1 산화물 반도체층(104)의 격자 상수와 유사한 격자 상수(1% 이하의 미스매치)를 갖는 것이 바람직하다. 대안으로서, 제1 산화물 반도체층(104) 및 제2 산화물 반도체층(105)은 상이한 주성분을 갖는 재료를 이용하여 형성될 수도 있다.
동일한 주성분을 포함하는 재료를 이용하는 경우에, 제1 산화물 반도체층(104)의 결정 영역이 종으로서 작용하기 때문에 제2 산화물 반도체층(105)의 후 결정화에 있어서 결정 성장이 쉽게 야기된다. 또한, 두께가 실질적으로 증가될 수 있기 때문에, 동일한 주성분을 포함하는 재료를 이용하는 것은 전력 장치 등의 용도에 적합하다. 게다가, 동일한 주성분을 포함하는 재료를 이용하는 경우에, 밀착성과 같은 양호한 계면 특성 또는 양호한 전기 특성이 획득될 수 있다.
상이한 주성분을 갖는 재료를 이용하는 경우, 층들은 상이한 전기 특성을 가질 수 있다. 예를 들면, 제2 산화물 반도체층에 높은 전기 전도도를 갖는 재료를 이용하고 제1 산화물 반도체층에 낮은 전기 전도도를 갖는 재료를 이용할 때에, 기초 계면의 영향이 저감된 반도체 장치를 실현할 수 있다. 제1 산화물 반도체층에 결정화가 용이한 재료를 이용하여 양호한 종 결정을 형성한 후, 제2 산화물 반도체층을 형성하고 결정화하는 경우, 제2 산화물 반도체층의 결정화 용이성에 관계없이, 제2 산화물 반도체층은 양호한 결정성을 가질 수 있다.
본 실시 형태에 있어서, 제2 산화물 반도체층(105)은, In-Ga-Zn-O계 산화물 반도체를 성막하기 위한 타겟을 이용하여 스퍼터링법에 의해 형성된다. 제2 산화물 반도체층(105)의 스퍼터링법에 의한 성막은, 상기 서술된 제1 산화물 반도체층의 스퍼터링법에 의한 성막과 유사한 방식으로 실시될 수도 있다. 제2 산화물 반도체층(105)의 두께는 제1 산화물 반도체층(104)의 두께보다 큰 것이 바람직함에 유의한다. 제1 산화물 반도체층(104)과 제2 산화물 반도체층(105)의 두께의 합이 3 nm 이상 50 nm 이하가 되도록 제2 산화물 반도체층(105)을 형성하는 것이 바람직하다. 산화물 반도체의 재료, 용도 등에 따라 적절한 두께가 다르기 때문에, 그 두께는 재료, 용도 등에 따라 적절히 선택됨에 유의한다.
다음으로, 제2 산화물 반도체층(105)에 제2 열처리를 수행하여, 제1 산화물 반도체층(104)의 결정 영역을 종으로서 이용하여 결정 성장시킨다. 따라서, 제2 산화물 반도체층(106)을 형성한다(도 2c 참조).
제2 열처리의 온도는 450℃ 이상 850℃ 이하, 바람직하게는 600℃ 이상 700℃ 이하이다. 제2 열처리의 가열 기간은 1시간 이상 100시간 이하, 바람직하게는 5시간 이상 20시간 이하, 통상적으로는 10시간이다.
제2 열처리에 있어서도, 질소, 산소, 또는 헬륨, 네온 또는 아르곤과 같은 희가스에, 물, 수소 등이 함유되지 않는 것이 바람직함에 유의한다. 가열 처리 장치에 도입된 질소, 산소, 또는 헬륨, 네온 또는 아르곤과 같은 희가스의 순도는 6 N(99.9999%)이상, 바람직하게는 7N(99.99999%)이상(즉, 불순물 농도가 1 ppm 이하, 바람직하게는 0.1 ppm 이하)인 것이 바람직하다. 제2 열처리는, H2O 농도 20 ppm 이하의 초건조 공기중에서, 더욱 바람직하게는 H2O 농도 1 ppm 이하의 초건조 공기중에서 수행될 수도 있다. 이러한 제2 열처리에 의하면, 제2 산화물 반도체층(106) 중의 물(수산기를 포함함), 수소 등을 제거할 수 있다. 따라서, 불순물이 감소된 i-형 또는 실질적으로 i-형 제2 산화물 반도체층(106)을 형성할 수 있고, 이는 트랜지스터(150)가 매우 우수한 특성을 갖는 것을 가능하게 한다.
또한, 제2 열처리에서 온도가 증가될 때에, 노의 내부를 질소 분위기로 설정할 수도 있고, 냉각을 수행할 때에, 노의 내부를 산소 분위기로 전환할 수도 있다. 질소 분위기에서 탈수화 또는 탈수소화를 수행하고, 분위기를 산소 분위기로 전환함으로써, 제2 산화물 반도체층(106) 내에 산소를 공급할 수 있고, 따라서 i-형 산화물 반도체층을 획득할 수 있다.
이러한 방식으로, 제2 열처리를 장기간 수행함으로써, 제2 산화물 반도체층(105)과 제1 산화물 반도체층(104) 사이의 계면 근방에 형성된 결정 영역으로부터 제2 산화물 반도체층(105)의 전체 영역이 결정화되고; 따라서, 제2 산화물 반도체층(106)을 형성할 수 있다. 또한, 제2 열처리에 의해, 제1 산화물 반도체층(104)의 결정층이 보다 높은 배향성을 가질 수 있다.
제2 산화물 반도체층(106)은, 제1 산화물 반도체층(104)의 결정 영역과 유사한 방식으로, 제1 산화물 반도체층(104)과 제2 산화물 반도체층(106) 사이의 계면에 실질적으로 수직인 방향으로 c축이 배향된 결정을 포함한다. 여기서, "실질적으로 수직인 방향"은, 수직 방향으로부터 ±10°이내의 방향을 의미한다.
예를 들면, In-Ga-Zn-O계 산화물 반도체 재료를 제2 산화물 반도체층(106)에 이용하는 경우, InGaO3(ZnO)m(m>0, m은 자연수가 아님)으로 나타내는 결정, In2Ga2ZnO7(In：Ga：Zn：O=2：2：1：7)로 나타내는 결정 등을 포함할 수 있다. 제2 열처리에 의해서, 이러한 결정의 c축은 산화물 반도체층(106)의 표면과 실질적으로 수직인 방향으로 배향된다.
여기서, 상기 서술된 결정은, In, Ga 및 Zn 중 어느 것을 포함하고, a축 및 b축에 평행한 층의 적층 구조를 갖는 것으로 고려될 수 있다. 구체적으로, 상기 서술된 결정은, In을 포함하는 층과 In을 포함하지 않는 층(Ga 또는 Zn을 포함하는 층)이 c축 방향으로 적층된 구조를 갖는다.
In-Ga-Zn-O계 산화물 반도체 결정에서, In 을 포함하는 층의, a축 및 b축과 평행한 방향에서의 도전성은 양호하다. 이것은 In-Ga-Zn-O계 산화물 반도체 결정에서 전기 전도가 주로 In 에 의해 제어된다는 사실, 및 하나의 In 원자의 5s 궤도가 인접하는 In 원자의 5s 궤도와 중첩되어 캐리어 통로가 형성된다는 사실 때문이다. 상기 서술된 층에 수직인 방향(즉, c축 방향)에 있어서는 절연 특성이 증대된다.
제1 산화물 반도체층(104)이 제1 산화물 반도체층(104)과 절연층(102) 사이의 계면 근방에 비정질 영역을 포함하는 경우, 제2 열처리는 제1 산화물 반도체층(104)의 표면에 형성된 결정 영역으로부터 제1 산화물 반도체층의 저부 표면으로 향해 결정 성장을 야기할 수도 있고 몇몇 경우에는 비정질 영역을 결정화할 수도 있다. 절연층(102)을 형성하는 재료 또는 열처리 조건에 의존하여, 비정질 영역이 잔류할 수도 있음에 유의한다.
제1 산화물 반도체층(104) 및 제2 산화물 반도체층(105)이 동일한 주성분을 포함하는 산화물 반도체 재료를 이용하여 형성되는 경우, 도 2c에 도시된 바와 같이, 제1 산화물 반도체층(104)이 결정 성장의 종 결정으로서 작용하여, 제2 산화물 반도체층(105)의 표면에 대해 상방으로 결정 성장이 발생하여, 제2 산화물 반도체층(106)이 형성된다. 제1 산화물 반도체층(104) 및 제2 산화물 반도체층(105)이 동일한 결정 구조를 갖는다. 따라서, 제1 산화물 반도체층(104)과 제2 산화물 반도체층(106) 사이의 경계는 도 2c에서 점선으로 나타나 있지만, 그것은 때때로 식별될 수 없으며, 제1 산화물 반도체층(104) 및 제2 산화물 반도체층(106)은 때때로 하나의 층으로서 간주될 수 있다.
제1 산화물 반도체층(104)의 결정 영역으로부터의 결정 성장에 의해 제2 산화물 반도체층(106)이 형성되기 때문에, 제2 산화물 반도체층(106)은 전기적인 이방성을 갖는다. 상기 서술된 예에서, 제2 산화물 반도체층(106)의 표면에 평행한 방향으로 도전성이 증대되는 한편, 제2 산화물 반도체층(106)의 표면에 수직인 방향으로 절연 특성이 증대된다. 따라서, 순도화된 제1 산화물 반도체층(104)의 결정 영역으로부터의 결정 성장에 의해 형성된 제2 산화물 반도체층(106)을 이용하는 것은, 양호한 전기 특성을 갖는 반도체 장치를 실현할 수 있다.
제2 열처리를 위한 장치도 또한 특정 장치에 한정되지 않으며, 그 장치는 저항 발열체와 같은 발열체로부터의 열전도 또는 열복사를 이용하여 피처리물을 가열하는 장치를 구비할 수도 있음에 유의한다. 예를 들면, 전기로, 또는 GRTA 장치 또는 LRTA 장치와 같은 RTA 장치를 이용할 수 있다.
다음으로, 마스크를 이용한 에칭과 같은 방법에 의해 제1 산화물 반도체층(104) 및 제2 산화물 반도체층(106)을 처리하고; 따라서, 섬 형상의 제1 산화물 반도체층(104a) 및 섬 형상의 제2 산화물 반도체층(106a)을 형성한다(도 2d 참조).
산화물 반도체층의 에칭을 위한 방법으로는, 드라이 에칭 또는 웨트 에칭 중 어느 하나가 채용될 수도 있다. 드라이 에칭과 웨트 에칭을 조합하여 이용할 수 있음은 말할 필요도 없다. 산화물 반도체층을 원하는 형상으로 에칭할 수 있도록 재료에 의존하여 에칭 조건(예를 들면, 에칭 가스 또는 에칭액, 에칭 시간, 및 온도)이 적절히 설정된다.
드라이 에칭법으로서는, 평행판 반응성 이온 에칭(RIE: reactive ion etching)법, 유도 결합형 플라즈마(ICP: inductively coupled plasma) 에칭법 등을 이용할 수 있다. 이 경우에도, 에칭 조건(코일형 전극에 인가되는 전력량, 기판측의 전극에 인가되는 전력량, 및 기판측의 전극 온도)은 적절히 설정될 필요가 있다.
드라이 에칭에 이용될 수 있는 에칭 가스의 예는, 염소를 함유하는 가스(염소(Cl2), 삼염화 붕소(BCl3), 사염화 실리콘(SiCl4), 또는 사염화 탄소(CCl4)와 같은 염소계 가스)이다. 또한, 불소를 함유하는 가스(사불화 탄소(CF4), 육불화황(SF6), 삼불화질소(NF3), 또는 트리플루오로메탄(CHF3)과 같은 불소계 가스), 브롬화수소(HBr), 산소(O2), 이들 가스 중 임의의 가스에 헬륨(He) 또는 아르곤(Ar)과 같은 희가스를 첨가한 가스 등을 이용할 수도 있다.
웨트 에칭에 이용될 수 있는 에칭액의 예는, 인산, 아세트산 및 질산을 혼합한 용액, 암모니아 과산화수소 혼합물(과산화수소 용액 31wt%：암모니아 용액 28wt%：물=5：2：2) 등을 포함한다. ITO-07N(KANTO CHEMICAL CO., INC. 제조)와 같은 에칭액이 또한 이용될 수도 있다.
다음으로, 제2 산화물 반도체층(106a)에 접하도록 도전층(108)을 형성한다(도 2e 참조).
도전층(108)은 스퍼터링법과 같은 PVD법 또는 플라즈마 CVD법과 같은 CVD법에 의해 형성될 수 있다. 도전층(108)은, 알루미늄, 크롬, 구리, 탄탈, 티탄, 몰리브덴, 및 텅스텐으로부터 선택된 원소, 이들 원소 중 어느 원소를 성분으로서 포함하는 합금 등을 이용하여 형성될 수 있다. 망간, 마그네슘, 지르코늄, 및 베릴륨 중 하나 이상을 포함하는 재료를 이용할 수도 있다. 알루미늄과, 티탄, 탄탈, 텅스텐, 몰리브덴, 크롬, 네오디뮴, 및 스칸듐으로부터 선택된 하나 이상의 원소를 포함하는 재료를 이용할 수도 있다.
도전층(108)은 또한 도전성 금속 산화물을 이용하여 형성될 수도 있다. 도전성 금속 산화물로서는, 산화 인듐(In2O3), 산화 주석(SnO2), 산화 아연(ZnO), 산화 인듐-산화 주석 합금(In2O3-SnO2, 몇몇 경우에는 ITO로 약기됨), 산화 인듐-산화 아연 합금(In2O3-ZnO), 또는 이들 금속 산화물 재료 중 어느 재료에 실리콘 또는 산화 실리콘을 포함시킨 것을 이용할 수 있다.
도전층(108)으로서는, 티탄층 위에 알루미늄층이 적층되고 그 알루미늄층 위에 티탄층이 적층된 3층 구조, 또는 몰리브덴층 위에 알루미늄층이 적층되고 그 알루미늄층 위에 몰리브덴층이 적층된 3층 구조가 바람직하다. 대안으로서, 알루미늄층과 텅스텐층이 적층된 2층 구조, 구리층과 텅스텐층이 적층된 2층 구조, 또는 알루미늄층과 몰리브덴층이 적층된 2층 구조를 갖는 금속 도전막을 이용할 수 있다. 물론, 금속 도전막은 단층 구조 또는 4층 이상의 적층 구조를 가질 수도 있다. 단층 구조의 경우, 예를 들면, 티탄층의 단층 구조가 양호하게 이용된다. 단층 구조를 갖는 티탄층을 이용하는 경우, 후에 수행될 에칭에 의해 양호한 테이퍼링된 형상이 획득될 수 있다. 여기서, 티탄막, 알루미늄막 및 티탄막을 포함하는 3층 구조가 채용된다.
티탄과 같이 제2 산화물 반도체층(106a)으로부터 산소를 추출하는 능력을 갖는 재료(높은 산소 친화력을 갖는 재료)를, 제2 산화물 반도체층(106a)과 접하는 도전층(108)의 부분에 이용하는 경우, 도전층(108)과 접하는 제2 산화물 반도체층(106a)의 영역이 산소 결핍으로 인해 n-형 도전성을 가지도록 변화된다. 이것을 이용하여, 소스 영역 및 드레인 영역의 저항을 감소시킬 수 있다.
대안으로서, 제2 산화물 반도체층(106a)으로부터 산소를 추출하는 능력을 갖는 재료를 이용하지 않고, 제2 산화물 반도체층(106a)과 도전층(108) 사이에 산화물 도전체층을 형성할 수도 있다. 이러한 산화물 도전체층을 제공하는 경우, 소스 영역 및 드레인 영역의 저항 역시 감소시킬 수 있다.
또한, 도전층(108)과 접하는 제2 산화물 반도체층(106a)의 영역이 n-형 도전성을 가지도록 변화될 필요가 없는 경우, 제2 산화물 반도체층(106a)과 접하는 도전층(108)의 부분에, 산소를 추출하는 능력이 낮은 재료(낮은 산소 친화력을 갖는 재료)를 이용하는 것이 바람직하다. 이러한 재료로서는, 예를 들면, 질화 티탄이 주어질 수 있다. 상기와 유사한 방식으로, 도전층(108)은 단층 구조 또는 적층 구조 중 어느 구조를 가질 수도 있다. 도전층(108)이 적층 구조를 갖는 경우, 예를 들면, 질화 티탄막과 티탄막의 2층 구조, 질화 티탄막과 텅스텐막의 2층 구조, 질화 티탄막과 구리-몰리브덴 합금막의 2층 구조, 질화 탄탈막과 텅스텐막의 2층 구조, 질화 탄탈막과 구리막의 2층 구조, 질화 티탄막과 텅스텐막과 티탄막의 3층 구조 등이 채용될 수 있다.
상기 서술된 산소를 추출하는 능력이 낮은 재료를 도전층(108)에 이용하는 경우, 산소 추출에 의한 산화물 반도체층에서의 n-형으로의 변화를 방지할 수 있고; 따라서, n-형으로의 불균일한 변화 등에 기인하는 트랜지스터 특성에 대한 악영향을 억제할 수 있다.
전술한 바와 같이 질화 티탄막 또는 질화 탄탈막과 같이 높은 장벽 특성을 갖는 재료를, 제2 산화물 반도체층(106a)과 접하는 도전층(108)의 부분에 이용하는 경우, 제2 산화물 반도체층(106a) 내로의 불순물의 침입을 억제할 수 있고, 트랜지스터 특성에 대한 악영향을 억제할 수 있다.
다음으로, 도전층(108)을 선택적으로 에칭하여, 소스 또는 드레인 전극층(108a), 및 소스 또는 드레인 전극층(108b)을 형성한다(도 3a 참조). 또한, 도전층(108) 위에 절연층을 형성하고, 절연층을 에칭하여, 소스 및 드레인 전극층 위에, 소스 및 드레인 전극층과 실질적으로 동일한 형상을 갖는 절연층을 형성할 수도 있다. 이 경우, 소스 및 드레인 전극층과 게이트 전극 간의 용량(소위 게이트 용량)을 저감할 수 있다. 이 명세서에 있어서, "실질적으로 동일"이라는 표현은 엄밀한 의미에서의 "정확하게 동일"을 반드시 의미할 필요는 없으며, 동일하다고 고려되는 의미를 포함함에 유의한다. 예를 들면, 단일 에칭 공정에 의해 이루어진 차이는 허용가능하다. 또한, 두께는 동일할 필요가 없다.
에칭에 이용되는 마스크 형성시의 노광에 대해, 자외선, KrF 레이저 광, 또는 ArF 레이저 광을 이용하는 것이 바람직하다. 특히 채널 길이(L)가 25 nm 미만인 경우의 노광에 대해, 마스크 형성을 위한 노광은 수 nm 내지 수십 nm 의 극도로 짧은 파장을 갖는 극자외선 광을 이용하여 수행되는 것이 바람직하다. 극자외선 광을 이용한 노광에 있어서, 해상도는 높고 초점 심도는 크다. 따라서, 후에 완성되는 트랜지스터의 채널 길이(L)는 10 nm 내지 1000 nm(1㎛)일 수 있다. 이러한 방법을 이용하여 채널 길이를 감소시키는 것에 의하면, 동작 속도가 향상될 수 있다. 또한, 상기 서술된 산화물 반도체를 포함하는 트랜지스터의 오프 전류는 작고; 따라서, 미세화에 의한 소비 전력의 증대를 억제할 수 있다.
도전층(108)의 에칭시에 제2 산화물 반도체층(106a)이 제거되지 않도록, 도전층(108) 및 제2 산화물 반도체층(106a)의 재료 및 에칭 조건은 적절히 조절된다. 몇몇 경우에는, 재료 및 에칭 조건에 의존하여 에칭 단계에 있어서 제2 산화물 반도체층(106a)이 부분적으로 에칭되고 따라서 홈부(함몰부)를 갖는 것에 유의한다.
제1 산화물 반도체층(104a) 및 제2 산화물 반도체층(106a)의 측면 근방에서, 소스 또는 드레인 전극층(108a) 및 소스 또는 드레인 전극층(108b)과 접하는 결정층이 비정질 상태로 변화되는 경우가 있다.
마스크의 사용 수를 삭감하고 단계 수를 삭감하기 위해서, 투과한 광이 복수의 강도를 갖게 되는 노광 마스크인 멀티-톤 마스크를 이용하여 형성된 레지스트 마스크를 사용하여 에칭 단계가 수행될 수도 있다. 멀티-톤 마스크를 이용하여 형성된 레지스트 마스크는 복수의 두께를 가지며(계단 형상을 가지며), 애싱(ashing)에 의해 형상이 더욱 변화될 수 있고; 따라서, 레지스트 마스크는 복수의 에칭 단계에서 이용될 수 있다. 즉, 하나의 멀티-톤 마스크를 이용하여 적어도 2 종류의 상이한 패턴에 대응하는 레지스트 마스크가 형성될 수 있다. 따라서, 노광 마스크의 수를 삭감할 수 있고, 대응하는 포토리소그래피 단계의 수도 삭감될 수 있기 때문에, 공정을 간략화할 수 있다.
여기서, 제2 산화물 반도체층(106a)에 대해 열처리(제3 열처리)를 수행할 수도 있다. 제3 열처리에 의해, 소스 또는 드레인 전극층(108a) 및 소스 또는 드레인 전극층(108b)의 어느 것과도 중첩하지 않고 제2 산화물 반도체층(106a)의 노출 표면을 포함하는, 제2 산화물 반도체층(106a)의 영역에 고순도 결정 영역이 형성된다. 여기서, 고순도 결정 영역은, 제2 산화물 반도체층(106a)의 다른 영역보다 높은 결정성을 갖는 영역이다. 고순도 결정 영역의 범위는, 제2 산화물 반도체층(106a)의 재료, 열처리의 조건 등에 의존하여 변화한다. 예를 들면, 고순도 결정 영역은 제2 산화물 반도체층(106a)의 하부 계면까지 확장될 수 있다.
제3 열처리에 대해, 제1 열처리와 유사한 열처리를 채용할 수 있다. 즉, 전기로를 이용한 열처리, 가열된 가스와 같은 매체로부터의 열전도를 이용한 열처리, 열복사를 이용한 열처리 등을 채용할 수 있다.
예를 들면, 고온의 불활성 가스(예를 들면, 질소 또는 희가스)를 이용하는, 400℃ 이상 900℃ 이하의 온도에서의 GRTA 처리를 채용할 수 있다. 발명의 본질적인 부분은 열처리 온도의 특정한 상한을 요구하지 않지만, 기판(100)이 낮은 내열성을 갖는 경우, 열처리 온도의 상한은 기판(100)의 허용가능한 온도 한계보다 낮게 할 필요가 있음에 유의한다.
GRTA 처리를 채용하는 경우, 열처리 기간은 1분 이상 100분 이하인 것이 바람직하다. 예를 들면, GRTA 처리는 650℃에서 대략 3분 내지 6분 동안 수행되는 것이 바람직하다. 상기 서술된 GRTA 처리를 채용함으로써, 열처리는 단시간에 수행될 수 있고; 따라서, 기판(100)에 대한 열의 악영향을 감소시킬 수 있다. 즉, 열처리를 장시간 수행하는 경우와 비교해서, 이 경우에 열처리 온도의 상한을 높일 수 있다. 또한, 고순도 결정 영역은 제2 산화물 반도체층(106a)의 표면을 포함하는 영역에 용이하게 형성된다.
제3 열처리에 있어서, 처리 분위기에 수소(물을 포함함) 등이 함유되지 않는 것이 바람직하다. 예를 들면, 열처리 장치에 도입되는 불활성 가스의 순도는, 6N(99.9999%, 즉, 불순물 농도가 1 ppm 이하)이상, 바람직하게는 7N(99.99999%, 즉 불순물 농도가 0.1 ppm 이하)이상이다. 불활성 가스 대신에, 수소(물을 포함함) 등이 충분히 저감된 산소 가스, N2O 가스, 초건조 공기(이슬점이 -40℃ 이하, 바람직하게는 -60℃ 이하) 등을 이용할 수도 있다.
본 실시 형태에 있어서 GRTA 처리가 제3 열처리로서 채용되고 있지만, 제3 열처리는 GRTA 처리에 한정되지 않는다. 예를 들면, 전기로를 이용한 열처리, LRTA 처리 등을 또한 채용할 수 있다.
상기 서술된 방식으로 수행되는 제3 열처리에 의해, 결정을 포함하는 제2 산화물 반도체층(106a)에 보다 높은 순도를 갖는 결정 영역인 고순도 결정 영역을 형성하기 위해 재결정화가 야기될 수 있다. 또한, 소스 또는 드레인 전극층(108a) 및 소스 또는 드레인 전극층(108b)의 형성시에 제2 산화물 반도체층(106a)의 표면이 손상될 경우, 손상된 부분이 제3 열처리에 의해 회복될 수 있다.
상기 서술된 결정과 유사한 방식으로, 이러한 방식으로 형성된 고순도 결정 영역에서의 산화물 반도체의 결정에서는, 그 c축이 산화물 반도체층의 표면에 대해 실질적으로 수직인 방향으로 배향된다. 여기서, "실질적으로 수직인 방향"은, 수직 방향으로부터 ±10°이내의 방향을 의미한다.
이러한 고순도 결정 영역을 포함하는 것에 의해, 제2 산화물 반도체층(106a)은 보다 높은 전기적인 이방성을 가질 수 있다.
이러한 고순도 결정 영역을 제2 산화물 반도체층(106a)에 제공하는 것에 의해, 반도체 장치의 전기 특성이 향상될 수 있다.
다음으로, 공기에 노출시키지 않고, 제2 산화물 반도체층(106a)의 일부에 접하는 게이트 절연층(112)을 형성한다(도 3b 참조). 게이트 절연층(112)은 CVD법, 스퍼터링법 등에 의해 형성될 수 있다. 게이트 절연층(112)은, 산화 실리콘, 질화 실리콘, 산화 질화 실리콘, 질화 산화 실리콘, 산화 알루미늄, 산화 하프늄, 산화 탄탈 등을 포함하도록 형성되는 것이 바람직하다. 게이트 절연층(112)은 단층 구조 또는 적층 구조를 가질 수도 있음에 유의한다. 게이트 절연층(112)의 두께에 특별한 제한은 없으며; 예를 들면, 게이트 절연층(112)은 10 nm 이상 500 nm 이하, 바람직하게는 50 nm 이상 200 nm 이하의 두께를 가질 수 있다.
불순물을 제거함으로써 획득된 i-형 또는 실질적으로 i-형 산화물 반도체(순도화된 산화물 반도체)는 계면 상태 또는 계면 전하에 대해 매우 민감하며; 따라서, 게이트 절연층(112)은 높은 품질을 가질 필요가 있음에 유의한다.
본 실시 형태에 있어서, 게이트 절연층(112)은 고밀도 플라즈마 장치를 이용하여 형성된다. 여기서, 고밀도 플라즈마 장치란, 1×1011/cm3 이상의 플라즈마 밀도를 실현할 수 있는 장치를 지칭한다. 예를 들면, 3 kW 이상 6 kW 이하의 마이크로파 전력을 인가하여 플라즈마를 발생시켜, 절연막을 형성한다.
예를 들면, 마이크로파(예를 들면, 2.45 GHz)를 이용한 고밀도 플라즈마 CVD법은, 게이트 절연층(112)이 높은 내전압 및 고품질을 가지도록 치밀하게 형성될 수 있기 때문에 바람직하다. 이는 순도화된 산화물 반도체층과 고품질의 게이트 절연층 간의 기밀한 접촉이 계면 상태를 저감시키고 원하는 계면 특성을 생성하기 때문이다.
모노실란 가스(SiH4), 아산화질소(N2O) 및 희가스를 챔버에 소스 가스로서 도입하여, 10 Pa 이상 30 Pa 이하의 압력에서 고밀도 플라즈마를 발생시켜 게이트 절연층(112)을 형성한다. 그 후, 모노실란 가스의 공급을 중지할 수도 있고, 공기에 노출시키지 않고 아산화질소(N2O) 및 희가스를 도입하여 절연막의 표면에 플라즈마 처리를 수행할 수도 있다. 아산화질소(N2O) 및 희가스의 도입에 의해 절연막의 표면에 수행되는 플라즈마 처리는, 적어도 절연막의 형성 이후에 수행된다. 상기 서술된 공정 순서를 거쳐 형성된 절연막은, 작은 두께를 가지며, 예를 들면, 100 nm 미만의 두께를 가지더라도 신뢰성이 확보될 수 있는 절연막이다.
게이트 절연층(112)의 형성시에, 챔버에 도입되는 모노실란 가스(SiH4) 및 아산화질소(N2O)의 유량비는 1：10 내지 1：200의 범위 내에 있다. 또한, 챔버에 도입되는 희가스로서는, 헬륨, 아르곤, 크립톤, 크세논 등을 이용할 수 있다. 특히, 저렴한 아르곤을 이용하는 것이 바람직하다.
또한, 고밀도 플라즈마 장치를 이용하여 형성된 절연막이 균일한 두께를 가질 수 있기 때문에, 절연막은 우수한 단차 피복성을 갖는다. 게다가, 고밀도 플라즈마 장치에 의해, 절연 박막의 두께가 정밀하게 제어될 수 있다.
상기 공정 순서를 거쳐 형성된 절연막은, 종래의 평행판 PCVD 장치를 이용하여 형성된 절연막과는 상당히 다르다. 동일한 에칭액을 이용하여 에칭 레이트를 서로 비교할 경우에, 상기 공정 순서를 거쳐 형성된 절연막의 에칭 레이트는, 종래의 평행판 PCVD 장치를 이용하여 형성된 절연막의 에칭 레이트보다 10% 이상 또는 20% 이상 낮다. 따라서, 고밀도 플라즈마 장치를 이용하여 형성된 절연막은 치밀한 막이라고 말할 수 있다.
본 실시 형태에 있어서, 게이트 절연층(112)으로서, 고밀도 플라즈마 장치를 이용하여 형성된 두께 100 nm를 갖는 산화 질화 실리콘막(SiOxNy 라고도 함, 여기서 x>y>0)을 이용한다.
게이트 절연층(112)으로서 고품질 절연층이 형성될 수 있다면, 스퍼터링법 또는 플라즈마 CVD법과 같은 다른 방법이 또한 채용될 수 있음은 말할 필요도 없다. 게다가, 절연층의 형성 이후에 수행되는 열처리에 의해 그 품질, 계면 특성 등이 개선되는 절연층을 이용하는 것이 가능하다. 어떤 경우에도, 게이트 절연층(112)으로서 양호한 막 품질을 가질 뿐만 아니라, 산화물 반도체층과의 감소된 계면 상태 밀도를 가지며 양호한 계면을 형성할 수 있는 절연층이 형성된다.
이와 같이 게이트 절연층(112)과의 계면 특성을 향상시키고 산화물 반도체로부터 불순물, 특히 수소, 물 등을 제거함으로써, 게이트 바이어스-온도 스트레스 시험(BT 시험：예를 들면, 12 시간 동안 85℃ 및 2×106V/cm)에서 그 임계 전압(Vth)이 변화하지 않는 안정한 트랜지스터를 획득하는 것이 가능하다.
그 후, 불활성 가스 분위기 또는 산소 분위기에서 제4 열처리를 수행하는 것이 바람직하다. 열처리의 온도는, 200℃ 내지 400℃, 바람직하게는 250℃ 내지 350℃의 범위에 설정된다. 예를 들면, 질소 분위기에서 250℃에서 1 시간 동안 열처리를 수행할 수도 있다. 제4 열처리는 트랜지스터의 전기 특성의 변동을 저감시킬 수 있다. 또한, 제4 열처리에 의해 산화물 반도체층(106a)에 산소를 공급하는 것이 또한 가능하다.
이 실시 형태에서 제4 열처리는 게이트 절연층(112)의 형성 이후에 수행되고; 제4 열처리의 타이밍은 제3 열처리 이후에 수행된다면 특별히 제한되지 않는다는 점에 유의한다. 또한, 제4 열처리는 반드시 필수 단계는 아니다.
다음으로, 게이트 절연층(112) 위에서 제1 산화물 반도체층(104a) 및 제2 산화물 반도체층(106a)과 중첩하는 영역에 게이트 전극층(114)을 형성한다(도 3c 참조). 게이트 전극층(114)은, 게이트 절연층(112) 위에 도전층을 형성한 후에 도전층을 선택적으로 패터닝함으로써 형성될 수 있다.
상기 서술된 도전층은 스퍼터링법과 같은 PVD법 또는 플라즈마 CVD법과 같은 CVD법에 의해 형성될 수 있다. 도전층은, 알루미늄, 크롬, 구리, 탄탈, 티탄, 몰리브덴 및 텅스텐으로부터 선택된 원소, 이들 원소 중 어느 원소를 성분으로서 포함하는 합금 등을 이용하여 형성될 수 있다. 대안으로서, 상기 서술된 원소의 질화물인 질화 티탄, 질화 탄탈 등을 이용할 수도 있다. 망간, 마그네슘, 지르코늄 및 베릴륨 중 하나 이상을 포함하는 재료를 이용할 수도 있다. 알루미늄과, 티탄, 탄탈, 텅스텐, 몰리브덴, 크롬, 네오디뮴 및 스칸듐으로부터 선택된 하나 이상의 원소를 포함하는 재료를 이용할 수도 있다.
도전층은 또한 도전성 금속 산화물을 이용하여 형성될 수도 있다. 도전성 금속 산화물로서는, 산화 인듐(In2O3), 산화 주석(SnO2), 산화 아연(ZnO), 산화 인듐-산화 주석 합금(In2O3-SnO2, 몇몇 경우에는 ITO 로 약기됨), 산화 인듐-산화 아연 합금(In2O3-ZnO), 또는 이들 금속 산화물 재료 중 어느 재료에 실리콘 또는 산화 실리콘을 포함시킨 것을 이용할 수 있다.
도전층은 단층 구조 또는 2층 이상의 적층 구조를 가질 수 있다. 예를 들면, 실리콘을 포함한 알루미늄막의 단층 구조, 알루미늄막 위에 티탄막이 적층된 2층 구조, 질화 티탄막 위에 티탄막이 적층된 2층 구조, 질화 티탄막 위에 텅스텐막이 적층된 2층 구조, 탄탈과 실리콘을 포함한 질화막 위에 텅스텐막이 적층된 2층 구조, 티탄막, 알루미늄막 및 티탄막이 적층된 3층 구조 등이 주어질 수 있다. 여기서, 티탄을 포함한 재료를 이용하여 도전층을 형성한 후, 게이트 전극층(114)으로 처리한다.
다음으로, 게이트 절연층(112) 및 게이트 전극층(114) 위에 층간 절연층(116) 및 층간 절연층(118)을 형성한다(도 3d 참조). 층간 절연층(116 및 118)은 PVD법, CVD법 등에 의해 형성될 수 있다. 층간 절연층(116 및 118)은 산화 실리콘, 질화 산화 실리콘, 질화 실리콘, 산화 하프늄, 산화 알루미늄 또는 산화 탄탈과 같은 무기 절연 재료를 포함하는 재료를 이용하여 형성될 수 있다. 이 실시 형태에서는 층간 절연층(116 및 118)이 적층되어 있지만, 본 발명의 실시 형태는 이 실시 형태에 한정되지 않음에 유의한다. 단층 구조 또는 3층 이상의 적층 구조를 또한 이용할 수 있다.
예를 들면, 층간 절연층(118)은, 적절하게, 스퍼터링법과 같이, 층간 절연층(118)에 물 또는 수소와 같은 불순물을 혼입시키지 않는 방법에 의해 적어도 1 nm 의 두께로 형성될 수 있다. 본 실시 형태에 있어서, 층간 절연층(118)으로서 산화 실리콘막을 두께 300 nm로 스퍼터링법에 의해 형성한다. 성막시의 기판 온도는 실온 이상 300℃ 이하일 수도 있고, 이 실시 형태에서는 100℃이다. 스퍼터링법에 의한 산화 실리콘막의 형성은, 희가스(통상적으로는 아르곤) 분위기, 산소 분위기, 또는 희가스(통상적으로는 아르곤)와 산소의 혼합 분위기에서 수행될 수 있다. 타겟으로서, 산화 실리콘 타겟 또는 실리콘 타겟을 이용할 수도 있다. 예를 들면, 실리콘 타겟을 이용하여, 산소 및 질소 분위기 하에서 스퍼터링법에 의해 산화 실리콘을 성막할 수 있다. 감소된 저항을 갖는 산화물 반도체층 위에 제공된 층간 절연층(118)으로서는, 수분, 수소 이온, 또는 OH- 와 같은 불순물을 포함하지 않고 이들 불순물이 외부로부터 침입하는 것을 차단하는 무기 절연막이 이용된다. 통상적으로는, 산화 실리콘막, 질화 산화 실리콘막, 산화 알루미늄막, 산화 질화 알루미늄막 등을 이용한다. 게다가, 층간 절연층(118) 위에 질화 실리콘막 또는 질화 알루미늄막과 같은 보호 절연층을 형성할 수도 있다.
또한, 층간 절연층(118)의 형성 이전에, 스퍼터링 장치의 내벽, 타겟의 표면, 또는 타겟 재료 내부에 잔류하고 있는 물 또는 수소를 제거하기 위해서, 예열 처리를 수행하는 것이 바람직하다. 예열 처리 이후에, 기판 또는 스퍼터링 장치를 냉각한다. 그후, 공기에 노출시키지 않고 층간 절연층(118)을 형성한다. 이 경우, 타겟에 대한 냉각액으로서 물이 아니라 오일 등을 이용하는 것이 바람직하다. 가열하지 않고 질소의 도입 및 배기를 반복하여도 일정한 수준의 효과를 획득할 수 있지만, 성막 챔버의 내부를 가열하면서 처리를 수행하는 것이 보다 바람직하다.
또한, 층간 절연층(118)의 성막 이후에, 공기에 노출시키지 않고 스퍼터링법에 의해 질화 실리콘막을 적층할 수도 있다.
또한, 층간 절연층(118) 및 층간 절연층(116) 내에 게이트 전극층(114)에 이르는 콘택트 홀을 형성하고, 게이트 전극층(114)에 전기적으로 접속되고 게이트 전극층(114)에 게이트 전위를 공급하는 접속 전극을 층간 절연층(118) 위에 형성할 수도 있다. 대안으로서, 다음을 채용할 수도 있다: 층간 절연층(116)의 형성 이후에 게이트 전극층(114)에 이르는 콘택트 홀을 형성하고; 그 위에 소스 전극층 및 드레인 전극층의 재료와 동일한 재료를 이용하여 접속 전극을 형성하고; 접속 전극 위에 층간 절연층(118)을 형성하고; 층간 절연층(118) 내에 접속 전극에 이르는 컨택트 홀을 형성하고; 그후 접속 전극에 전기적으로 접속되며 접속 전극에 게이트 전위를 공급하는 전극을 층간 절연층(118) 위에 형성한다.
층간 절연층(118)은 평탄한 표면을 가지도록 형성되는 것이 바람직함에 유의한다. 이것은, 층간 절연층(118)이 평탄한 표면을 가지도록 형성될 때에 층간 절연층(118) 위에 전극, 배선 등이 양호하게 형성될 수 있기 때문이다.
상기 서술된 공정을 통해서, 제1 산화물 반도체층(104a)의 결정 영역으로부터의 결정 성장에 의해 형성된 제2 산화물 반도체층(106a)을 포함하는 트랜지스터(150)가 완성된다.
상기 서술된 방법에 의해 제조된 트랜지스터(150)는, 제2 산화물 반도체층(106a)에 포함된 결정으로 인해 양호한 전기 특성을 가질 수 있다.
제1 열처리 및 제2 열처리에 의해, 결정화를 수행하고; n-형 불순물인 수소를 산화물 반도체로부터 제거하여, 산화물 반도체의 주성분 이외의 불순물이 가능한 한 함유되지 않게 억제함으로써 산화물 반도체를 순도화한다. 이러한 방식으로, 진성(i-형) 또는 실질적으로 진성 산화물 반도체를 형성한다. 즉, 불순물을 첨가하지 않고 수소 또는 물과 같은 불순물을 가능한 한 제거함으로써, 순도화된 i-형(진성) 반도체, 또는 거기에 근접한 반도체를 획득한다. 산화물 반도체층의 순도화에 의해, 트랜지스터의 임계 전압이 양이 되고, 따라서 소위 노멀리-오프의 트랜지스터(150)를 획득할 수 있다.
상기 서술된 방법에 의해 트랜지스터(150)를 제조하는 경우, 제1 산화물 반도체층(104a) 및 제2 산화물 반도체층(106a)의 수소 농도는 5×1018/cm3 이하이고, 트랜지스터(150)의 오프 전류는 측정 한계인 1×10-13 A 이하이다. 수소 농도의 충분한 저감 및 산소의 공급에 의해 순도화되는 제1 산화물 반도체층(104a) 및 제2 산화물 반도체층(106a)을 채용함으로써, 트랜지스터(150)가 우수한 특성을 가질 수 있다.
종래의 산화물 반도체는 일반적으로 n-형이며, 게이트 전압이 0V 이더라도 소스 전극과 드레인 전극 사이에 전류가 흐르는 경향이 있으며, 즉, 트랜지스터가 노멀리 온이 되는 경향이 있다. 전계 효과 이동도가 높더라도, 트랜지스터가 노멀리 온인 경우, 회로를 제어하기 어렵다. 산화물 반도체가 n-형인 경우, 페르미 준위(Ef)는 전도대에 보다 가깝게 위치하고 밴드갭 중앙에 위치하는 진성 페르미 준위(Ei)로부터 멀어져 있다. 산화물 반도체에 함유된 수소의 일부가 도너를 형성하고, 산화물 반도체가 n-형 산화물 반도체로 되게 하는 것이 알려져 있다.
이러한 점을 감안하여, 산화물 반도체로부터 n-형 불순물인 수소를 제거하여 산화물 반도체의 주성분 이외의 불순물이 가능한 한 산화물 반도체에 함유되지 않게 방지함으로써 산화물 반도체를 순도화하는 방식으로 진성(i-형) 또는 실질적으로 진성 산화물 반도체층을 형성한다. 즉, 불순물을 첨가하지 않고 수소 또는 물과 같은 불순물을 가능한 한 제거함으로써 순도화된 i-형(진성) 반도체 또는 거기에 근접한 반도체를 형성하는 것을 특징으로 하고 있다. 이것은, 페르미 준위(Ef)가 진성 페르미 준위(Ei)와 동일한 수준이 되게 할 수 있다.
산화물 반도체층의 순도화에 의해, 트랜지스터의 임계 전압이 양이 될 수 있고, 이에 따라 소위 노멀리-오프 스위칭 소자를 실현할 수 있다.
순도화를 위한 공정으로서, 산화물 반도체층의 형성 이전에, 산화물 반도체층의 형성 도중에, 또는 산화물 반도체층의 형성 이후에 스퍼터링 장치에 잔류하고 있는 수분 등을 제거하는 것이 바람직하다. 스퍼터링 챔버에 잔류하는 수분을 제거하기 위해서는, 흡착형의 진공 펌프를 이용하는 것이 바람직하다. 예를 들면, 크라이오펌프, 이온 펌프, 티탄 승화 펌프 등을 이용하는 것이 바람직하다. 배기 수단으로서는, 콜드 트랩을 구비한 터보 펌프를 이용할 수도 있다. 크라이오펌프를 이용하여 배기된 스퍼터링 장치의 성막 챔버로부터, 수소 원자, 물(H2O) 등과 같이 수소 원자를 함유하는 화합물 등이 제거되기 때문에, 성막 챔버에서 형성된 산화물 반도체막 내의 불순물의 농도를 저감할 수 있다. 게다가, 성막용 산화물 반도체 타겟에 함유된 산화물 반도체의 상대 밀도는 80% 이상, 바람직하게는 95% 이상, 더욱 바람직하게는 99.9% 이상인 것이 바람직하다. 상대 밀도가 높은 타겟을 이용하는 경우, 산화물 반도체막 내의 불순물의 농도를 저감할 수 있다.
산화물 반도체막에 불순물이 혼입되면, 이후에 실시되는 결정화를 위한 열처리시에, 일 방향의 결정 성장, 즉, 표면으로부터 하방으로 진행되는 결정 성장이 저해될 수도 있다. 따라서, 산화물 반도체막이 불순물을 함유하지 않는 것이 이상적이다. 따라서, 순도화가 매우 중요하다.
또한, 산화물 반도체막의 형성 이전에, 스퍼터링 장치의 내벽, 타겟의 표면, 또는 타겟 재료의 내부에 잔류하고 있는 수분 또는 수소를 제거하기 위해서 예열 처리를 수행할 수도 있다. 예열 처리로서는, 성막 챔버의 내부를 감압하에서 200℃ 내지 600℃의 온도로 가열하는 방법, 성막 챔버의 내부를 가열하면서 질소 또는 불활성 가스의 도입과 배기를 반복하는 방법 등이 주어질 수 있다. 이 경우, 타겟에 대한 냉각액으로서는 물이 아니라 오일 등을 이용하는 것이 바람직하다. 가열하지 않고 질소의 도입과 배기를 반복하여도 일정한 수준의 효과를 획득할 수 있지만, 성막 챔버의 내부를 가열하면서 처리를 수행하는 것이 보다 바람직하다. 예열 처리 이후에, 기판 또는 스퍼터링 장치를 냉각한 후, 산화물 반도체막을 성막한다.
또한, 산화물 반도체막, 또는 산화물 반도체 위에 접해서 형성되는 재료막을 성막하는 데 사용되는 스퍼터링 가스로서도, 수소, 물, 수산기 또는 수소화물과 같은 불순물이, 그 농도가 단위 "ppm"(바람직하게는 "ppb")으로 표현되는 값 정도로 저감되도록 감소된 고순도 가스를 이용하는 것이 바람직하다.
스퍼터링법에 의한 산화물 반도체막의 형성 동안, 기판은 실온 이상 기판의 변형점(strain point) 이하의 온도로 가열될 수도 있다.
또한, 순도화를 위한 하나의 단계로서, 수소 및 수분을 거의 함유하지 않는 분위기(예컨대, 질소 분위기, 산소 분위기 또는 건조-공기 분위기(예를 들면, 수분에 대해서, 이슬점이 -40℃ 이하, 바람직하게는 -50℃ 이하))에서 제1 열처리가 수행된다. 제1 열처리는, 산화물 반도체층으로부터 H, OH 등을 제거하는 탈수화 또는 탈수소화라고 불릴 수 있다. 불활성 분위기에서 온도가 상승하고 그 분위기가 열처리 동안 산소를 함유하는 분위기로 전환되는 경우에, 또는 산소 분위기가 채용되는 경우에, 제1 열처리는 또한 산소를 공급하기 위한 처리라고 불릴 수 있다.
제1 열처리에 있어서, 전기로를 이용하는 가열 방법, 가열된 기체를 이용하는 GRTA법 또는 램프 광을 이용하는 LRTA법과 같은 급속 가열 방법 등을 이용할 수 있다. 또한, 제1 열처리로서는, 450nm 이하의 파장을 갖는 광의 조사를 이용하는 가열을 동시에 수행할 수도 있다. 제1 열처리 이후의 산화물 반도체층에 대해 TDS(thermal desorption spectroscopy)로 온도 450℃까지 측정할 때에, 물의 2개의 피크 중 적어도 300℃ 부근에서의 피크가 검출되지 않는 조건하에서 산화물 반도체층에 순도화를 위한 제1 열처리를 실시한다. 따라서, 순도화를 위한 열처리를 실시한 산화물 반도체층을 포함하는 트랜지스터에 대해 TDS를 온도 450℃까지 수행하더라도, 적어도 300℃ 부근에서의 물의 피크는 검출되지 않는다.
결정 성장의 종으로서 기능하는 다결정층이 없는 상태로 결정 성장을 수행하기 때문에, 제1 열처리는 표면으로부터의 결정 성장만을 야기하기 위해 고온으로 단시간에 수행되는 것이 바람직하다. 또한, 산화물 반도체층의 표면이 평탄할 경우, 양호한 판 형상의 다결정층을 획득할 수 있다. 따라서, 절연층 또는 기판과 같은 하지 구성요소의 평탄성이 가능한 한 높은 것이 바람직하다. 평탄성의 증대는, 하지 구성요소의 전체 표면과 접하는 다결정층이 용이하게 형성될 수 있기 때문에 효과적이다. 예를 들면, 산화물 반도체층의 평탄성은 시판되는 실리콘 웨이퍼의 평탄성과 대략 동등하고; 예를 들면, 1㎛×1㎛의 영역에 있어서의 높이 변동(표면 조도)이 AFM 측정에 의해 1 nm 이하, 바람직하게는 0.2 nm 이다.
다결정층에 있어서, 산화물 반도체에 포함된 In의 전자 구름이 서로 중첩하고 서로 연결되는 경우, 전기 전도율 σ 가 증가된다. 따라서, 다결정층을 포함하는 트랜지스터는 높은 전계 효과 이동도를 가질 수 있다.
제1 열처리를 통해 형성된 판 형상의 다결정층을 종 결정으로서 이용하여 결정 성장을 야기하는 하나의 방법에 대해 도 14a 내지 도 14c를 참조하여 설명한다.
단계의 순서의 개략은 다음과 같다: 하지 구성요소 위에 제1 산화물 반도체층을 형성하고; 순도화하기 위한 제1 열처리를 수행하고; 순도화를 위한 제1 열처리와 동일한 단계에서 제1 산화물 반도체층의 표면 위에, 결정 방향이 배향될 다결정층을 형성하고; 그 위에 제2 산화물 반도체층을 적층하고; 그리고 추가로, 결정화를 위한 제2 열처리를 수행하여, 제1 산화물 반도체층의 표면 위의 다결정층을 종으로서 이용하여 제2 산화물 반도체층을 결정화한다.
제1 열처리에 있어서는, 결정 성장의 종으로서 기능하는 결정층이 존재하지 않는 상태로 표면으로부터 결정 성장을 수행하는 반면, 제2 열처리에 있어서는, 판 형상의 다결정층이 종으로서 기능한다. 따라서, 제2 열처리는 결정 성장을 야기할 수 있는 최저 온도에서 장시간 동안 수행되는 것이 양호한 결정성을 획득할 수 있기 때문에 바람직하다. 제2 열처리에 의한 결정 성장 방향은 하부 부분으로부터의 상방 방향, 즉, 기판측으로부터 표면측으로의 방향(재결정화 방향이라고도 함)에 대응하고, 제1 열처리에 의한 결정 성장 방향과는 상이하다. 또한, 제1 열처리에 의해 획득되는 다결정층은 제2 열처리에 의해 다시 가열되기 때문에, 다결정층의 결정성은 더욱 증대된다.
도 14a 는 하지 구성요소(500) 위에 형성된 제1 산화물 반도체층에 대해 결정화를 위한 제1 열처리가 수행된 후의 상태를 도시한다.
도 14b는 제2 산화물 반도체층(502)의 형성 직후의 단면도를 도시한다. 제2 산화물 반도체층(502)은 스퍼터링법에 의해 형성되고, 이러한 형성을 위한 금속 산화물 타겟으로서, In：Ga：Zn=1：1：1[원자비]의 금속 산화물 타겟, 또는 In：Ga：Zn=1：1：2의 금속 산화물 타겟을 이용할 수도 있다.
도 14c는, 제2 열처리 후의 단면도를 도시한다. 제2 열처리에 의해, 제1 산화물 결정층의 다결정층(제1 산화물 결정층(501))을 종으로서 이용하여 제2 산화물 반도체층(502)의 표면으로 향해 상방으로 결정 성장이 진행한다. 그 결과, 제2 산화물 결정층(503b)이 형성된다. 결정 구성요소들은 동일한 결정 구조를 갖는다.
도 14b에 대응하는 구조를 실제로 제조하였다. 그 구조의 단면의 TEM 사진을 도 15의 (a)에 나타낸다. 그 개략도를 도 15의 (b)에 나타냄에 유의한다. TEM 사진은 가속 전압 300 kV 및 고배율(8백만배 배율)에서 고분해능 투과 전자 현미경(Hitachi, Ltd. 제조의 "H9000-NAR"：TEM)으로 촬영한 것임에 유의한다. 도 15의 (a)의 샘플은, 유리 기판 위에 절연층을 형성하고, 그 위에 두께 5 nm의 제1 In-Ga-Zn-O 막을 형성하고, 거기에 건조 공기 분위기에서 700℃, 1시간 동안 열처리를 수행하는 방식으로 형성되었다. 도 15의 (a)로부터, 제1 In-Ga-Zn-O막의 c축이 제1 In-Ga-Zn-O막의 표면에 대해 수직인 방향으로 배향되고, 절연층과 제1 In-Ga-Zn-O막 사이의 계면 근방이 또한 결정화되어 표면에 대해 수직인 방향으로 배향된 c축을 가지고 있음을 알 수 있다. 도 14a에 도시된 바와 같이, 판 형상의 다결정을 포함하는 제1 산화물 결정층(501)이 하지 구성요소 위에 형성된다. 판 형상의 다결정은 InGaZnO4(In：Ga：Zn：O=1：1：1：4)의 결정인 것이 바람직하다. 또한, 결정의 c축 방향은 막 두께 방향에 대응한다.
도 15의 (a)의 샘플에서의 제1 In-Ga-Zn-O막은, 스퍼터링 장치에 의해, 산화물 반도체를 성막하기 위한 타겟(In-Ga-Zn-O계 산화물 반도체를 성막하기 위한 타겟(In2O3：Ga2O3：ZnO=1：1：2[몰비], In：Ga：Zn=1：1：1[원자비]))을 이용하여 기판 온도 200℃ 및 성막 속도 4nm/min의 조건하에서 성막되었다. 타겟의 재료 및 성분을 한정하지 않고, 예를 들면, In2O3, Ga2O3 및 ZnO를 1：1：1[몰비]로 함유하는 타겟을 이용할 경우, In2Ga2ZnO7 의 다결정을 용이하게 획득할 수 있다.
In2Ga2ZnO7의 결정 구조는 In, Ga 및 Zn의 임의의 것을 포함하고, a축 및 b축에 평행한 층의 적층 구조를 갖는 것으로 고려될 수 있다. In2Ga2ZnO7의 결정의 전도성이 주로 In에 의해 제어되기 때문에, a축 및 b축에 평행한 방향으로 In을 함유하는 층의 전기 특성이 양호하다. In2Ga2ZnO7의 결정에 있어서, In의 전자 구름은 서로 중첩하고 서로 연결되어, 캐리어 통로가 형성된다.
상기 타겟 대신에, In2O3, Ga2O3 및 ZnO를 2:1:8[몰비]로 함유하는 금속 산화물 타겟을 이용할 수도 있다.
또한, Ga를 포함하지 않고 In2O3 및 ZnO를 1:2[몰비]로 함유하는 금속 산화물 타겟을 이용할 수도 있다. 보텀-게이트 트랜지스터를 형성하는 경우, Ga의 산화물이 절연체이기 때문에, 제1 In-Ga-Zn-O막을 이용하는 경우에 비교해서 In-Zn-O막을 이용할 때 보다 높은 전계 효과 이동도를 획득할 수 있다.
또한, 제1 열처리에 의해 획득된 다결정층은 제2 열처리에 의해 다시 가열되어 향상된 결정성을 갖는 제3 산화물 결정층(503a)으로 된다.
또한, 도 14c에 도시된 구조는, 하지 구성요소(500) 위에 접해서 제3 산화물 결정층(503a)이 제공되고 그 위에 제2 산화물 결정층(503b)이 적층된 2층 구조라고 말할 수 있다. 제1 산화물 결정층(501) 및 제2 산화물 반도체층(502)의 재료는, 표면에 수직인 방향으로 c축이 배향된 다결정을 획득할 수 있다면 특별히 제한되지 않는다. 제1 산화물 결정층(501) 및 제2 산화물 반도체층(502)의 재료는 상이할 수도 있고 또는 동일한 주성분을 함유할 수도 있다.
동일한 주성분을 함유하는 산화물 반도체 재료를 이용하는 경우, 도 14c에서 점선으로 도시된 바와 같이, 제3 산화물 결정층(503a)과 제2 산화물 결정층(503b) 간의 경계는 불명료하므로, 제3 산화물 결정층(503a)과 제2 산화물 결정층(503b)은 하나의 층으로서 간주될 수 있음에 유의한다.
이러한 방식으로, 제3 산화물 결정층(503a)과 제2 산화물 결정층(503b)의 적층으로 형성되는 다결정층은, 2회의 열처리로 야기되는 결정 성장에 의해 획득될 수 있다.
도 14a에 있어서, 결정 방향이 비교적 배향되고 제1 산화물 반도체층의 표면 부분에 형성되는 다결정층의 결정 성장은 표면으로부터의 막 두께 방향으로 진행하고; 따라서, 하지 구성요소에 의해 영향받지 않고 다결정층이 형성될 수 있음에 유의한다.
제2 In-Ga-Zn-O막의 성막 이후에, 질소 분위기에서 650℃, 6분간 열처리를 수행하고, 단면을 촬영하였다. 도 16의 (a)는 단면의 실제 TEM 사진이다. 그 개략도를 도 16의 (b)에 도시한다. 도 16의 (a)에서, 제2 In-Ga-Zn-O막 전체가 결정화된 상태를 확인할 수 있다. 또한, 제2 In-Ga-Zn-O막의 결정은 제2 In-Ga-Zn-O막의 표면에 수직인 방향으로 배향된 c축을 가지고 있음을 관찰할 수 있다. 게다가, 제2 열처리 후에도 절연층과 제1 In-Ga-Zn-O막 사이의 계면 근방이 결정화되지 않음을 또한 확인할 수 있다.
제1 산화물 반도체층, 예를 들면, In-Ga-Zn-O막의 표면 부분에, 결정 방향이 비교적 배향된 결정층이 형성되는 메커니즘에 대해 설명한다. 열처리에 의해, In-Ga-Zn-O막에 포함되는 아연이 확산되고, 표면 근방에 모이고, 결정 성장의 종이 된다. 결정 성장시에, 결정은 가로 방향(표면에 평행한 방향)보다 깊이 방향(표면에 수직인 방향)에 있어서 더욱 성장하며; 따라서, 판 형상의 다결정층이 형성된다. 이들은, TDS 측정이 온도 450℃까지 수행될 경우, In 및 Ga의 피크가 검출되지 않고 아연의 피크가 진공 가열 조건에서, 특히 300℃ 정도에서 검출된다는 사실로부터 추측된다. TDS 측정은 진공에서 수행되고 아연은 200℃ 정도의 온도에서 검출되는 것을 확인할 수 있음에 유의한다.
비교예로서, 샘플을 형성한다. 샘플은, 두께 50 nm인 In-Ga-Zn-O막을 형성하고 700℃에서 1시간 동안 가열을 실시하는 방식으로 형성된다. 샘플의 단면의 TEM 사진을 도 17의 (a)에 나타낸다. 그 개략도를 도 17의 (b)에 나타낸다. 도 17의 (a)의 TEM 사진은, 가속 전압 300 kV 및 고배율(200만배 배율)에서 고분해능 투과 전자 현미경(Hitachi, Ltd. 제조의 "H9000-NAR"：TEM)으로 촬영한 것임에 유의한다. 도 17의 (a)로부터, In-Ga-Zn-O막의 표면으로부터 깊이 약 5 nm까지의 영역이 결정화되고, In-Ga-Zn-O막 내에서 결정 방향이 배향되지 않은 복수의 결정 및 다수의 비정질 부분이 랜덤하게 존재하는 것을 확인할 수 있다. 따라서, In-Ga-Zn-O막을 50 nm로 큰 두께로 성막한 후에 650℃보다 높은 700℃에서 6분보다 긴 1시간 동안 열처리를 1회 실시하더라도, 전체적으로 결정 방향이 고도로 배향된 결정층을 획득하는 것은 어렵다.
이러한 결과로부터, 2회 성막을 수행하는 방식, 즉, 결정 성장의 종으로서 기능하는 다결정층을 형성하고, 그후 성막을 행하고, 그후 결정 성장을 수행하는 방식으로, 큰 두께를 갖는 다결정층을 형성할 수 있다고 말할 수 있다. 따라서, 이 명세서에 개시된 방법은 매우 유용하다는 것을 알 수 있다. 성막을 2회 수행하고 열처리를 2회 수행함으로써, 결정 방향이 고도로 배향된 결정층, 즉, 산화물 반도체층의 표면에 수직인 방향으로 c축이 배향된 두꺼운 다결정층을 획득할 수 있다.
금속 산화물, 통상적으로는 In-Ga-Zn-O막을 이용하여 형성된 장치는, 단결정 Si를 이용하여 형성된 장치, SiC를 이용하여 형성된 장치, 및 GaN을 이용하여 형성된 장치와는 전혀 다르다.
와이드 갭 반도체로서, SiC(3.26 eV), GaN(3.39 eV)가 알려져 있다. 하지만, SiC 및 GaN은 고가의 재료이다. 또한, SiC를 이용할 경우, 저저항 영역을 선택적으로 형성하기 위해 인 또는 알루미늄으로 도핑한 후에 활성화하기 위해 1700℃ 이상의 온도가 필요하게 된다. 또한, GaN의 에피택셜 성장을 수행하기 위해, 1200℃ 이상의 온도에서의 가열을 장시간 수행하는 에피택셜 성장 공정이 수행된다. 즉, SiC 또는 GaN을 이용할 경우, 1000℃ 이상의 공정 온도가 필요로 되고; 따라서, 유리 기판 위에 SiC 또는 GaN을 얇게 형성하는 것이 실질적으로 불가능하게 된다.
게다가, SiC 또는 GaN은 단결정뿐이다. 따라서, PN 접합에서의 제어가 요구되어 더욱 완벽한 단결정화가 필요로 된다. 따라서, 제조 공정에서 의도하지 않게 혼합된 소량의 불순물은 도너 또는 억셉터로서 기능하고; 따라서, 캐리어 밀도가 하한을 갖는다. 한편, 금속 산화물은 비정질 구조, 다결정 구조, 및 단결정 구조 중 임의의 구조를 가질 수 있다. 이것은, PN 접합에서의 제어를 이용하지 않고,
Figure pat00003
대
Figure pat00004
및
Figure pat00005
대
Figure pat00006
로 각각 나타내지는 특성, 즉, 소스 및 드레인의 일함수(
Figure pat00007
및
Figure pat00008
), 금속 산화물의 전자 친화력(
Figure pat00009
), 및 에너지 밴드 폭(
Figure pat00010
)의 특성을 활용함으로써 PN 접합의 제어와 동등한 밴드 제어가 수행되기 때문이다. 이것은 금속 산화물의 하나의 특징이다.
금속 산화물, 통상적으로는 In-Ga-Zn-O막은 단결정 실리콘의 밴드갭의 3배인 밴드갭을 가지며, SiC에 비교해서 낮은 제조 비용 때문에 저렴한 재료이다.
In-Ga-Zn-O의 밴드갭은 3.05 eV이며, 이 값에 기초하여 진성 캐리어 밀도를 계산한다. 고체에서의 전자의 에너지 분포 f(E)는 다음 식으로 나타내지는 페르미-디랙 통계에 의존한다.
Figure pat00011
캐리어 밀도가 매우 높지 않은 (축퇴하지 않은) 통상의 반도체의 경우에, 다음의 관계식이 만족된다.
Figure pat00012
따라서, 식 1의 페르미-디랙 분포는 다음의 식으로 표현되는 볼츠만 분포의 식으로 근사된다.
Figure pat00013
식 3을 이용하여 진성 캐리어 밀도(ni)를 계산하면, 다음의 식을 획득할 수 있다.
Figure pat00014
그후, Si 및 In-Ga-Zn-O의 실효 상태 밀도(Nc 및 Nv) 및 밴드갭(Eg)의 값을 식 4에 대입하여, 진성 캐리어 밀도를 계산하였다. 그 결과를 표 1에 나타낸다.
Figure pat00015
In-Ga-Zn-O는 Si에 비해 매우 낮은 진성 캐리어 밀도를 갖는 것이 밝혀졌다. IGZO의 밴드갭으로서 3.05 eV의 값이 선택되는 경우, 진성 캐리어 밀도에 페르미-디랙 분포 법칙을 적용가능하다고 가정하면, Si의 캐리어 밀도가 In-Ga-Zn-O의 캐리어 밀도의 대략 1017 배이라고 말할 수 있다.
산화물 반도체의 경우에, 실온으로부터 400℃까지의 가열 온도에서의 스퍼터링법에 의해 산화물 반도체 박막이 형성될 수 있고, 최대 공정 온도는 850℃ 이상, 통상적으로는 450℃ 이상 700℃ 이하의 온도로 설정될 수 있다. 최대 공정 온도가 유리의 변형점 이하의 온도로 설정되는 경우에, 대면적의 유리 기판 위에 산화물 반도체 박막을 형성할 수 있다. 따라서, 공업화를 위해 최대 공정 온도가 850℃ 미만, 통상적으로는 450℃ 이상 700℃ 이하이고 밴드갭이 넓은 금속 산화물을 이용하는 것이 중요하다.
또한, 3차원의 실리콘 집적 회로를 형성하는 경우에, 산화물 반도체의 공정 온도가 저부측(실리콘측)에서의 접속이 파괴되는 온도(1050℃) 미만이기 때문에, 실리콘 집적 회로 및 그 위의 산화물 반도체 회로를 포함하는 3차원 집적 회로를 달성할 수 있다.
전술한 바와 같이, 본 발명을 이용하여, 우수한 특성을 가지며 새로운 구조를 갖는 반도체 장치를 실현할 수 있다.
<변형예>
다음으로, 도 1a 및 도 1b, 도 2a 내지 도 2e, 그리고 도 3a 내지 도 3d에 도시된 반도체 장치의 변형예에 대해 도 4a 내지 도 4c, 도 5a 내지 도 5c, 그리고 도 6a 및 도 6b를 참조하여 설명한다. 도 4a 내지 도 4c, 도 5a 내지 도 5c, 그리고 도 6a 및 도 6b에 도시된 반도체 장치의 여러 구성요소는, 도 1a 및 도 1b, 도 2a 내지 도 2e, 그리고 도 3a 내지 도 3d에 도시된 반도체 장치의 구성요소와 공통이기 때문에; 차이점에 대해서만 설명하는 것에 유의한다.
도 4a에 도시된 트랜지스터(150)는 함몰부(홈부)를 갖는 산화물 반도체층(106a)을 포함한다. 함몰부는, 소스 또는 드레인 전극층(108a) 및 소스 또는 드레인 전극층(108b)을 형성할 때에 에칭에 의해 형성된다. 따라서, 함몰부는, 게이트 전극층(114)과 중첩하는 영역에 형성된다. 함몰부, 채널 형성 영역에서의 반도체층의 두께를 감소시킬 수 있고, 이에 따라 단채널 효과의 억제에 기여한다.
도 4b에 도시된 트랜지스터(150)는, 고순도 결정 영역(110)을 포함하는 산화물 반도체층(106a)을 포함한다. 고순도 결정 영역(110)은 소스 또는 드레인 전극층(108a) 및 소스 또는 드레인 전극층(108b)을 형성한 후에 제3 열처리에 의해 형성됨에 유의한다. 따라서, 고순도 결정 영역(110)은, 소스 또는 드레인 전극층(108a) 및 소스 또는 드레인 전극(108b)의 어느 것과도 중첩하지 않고, 제2 산화물 반도체층(106a)의 노출 표면을 포함하는, 제2 산화물 반도체층(106a)의 영역에 형성된다. 여기서, 고순도 결정 영역(110)은 제2 산화물 반도체층(106a)의 다른 영역보다 높은 결정성을 갖는 영역이다. 고순도 결정 영역(110)을 포함함으로써, 제2 산화물 반도체층(106a)은 보다 높은 전기적인 이방성을 가질 수 있고, 반도체 장치의 전기 특성을 향상시킬 수 있다.
도 4c에 도시된 트랜지스터(150)는 함몰부(홈부)를 갖는 산화물 반도체층(106a)을 포함하고, 또한 소스 또는 드레인 전극층(108a) 및 소스 또는 드레인 전극층(108b)의 어느 것과도 중첩하지 않고 제2 산화물 반도체층(106a)의 노출 표면을 포함하는, 제2 산화물 반도체층(106a)의 영역에 고순도 결정 영역(110)을 포함한다. 즉, 도 4c에 도시된 트랜지스터는 도 4a의 트랜지스터(150)의 특징과 도 4b의 트랜지스터(150)의 특징을 겸비하고 있다. 이 구조로부터 야기되는 효과는 도 4a 및 도 4b의 경우에 야기되는 효과와 유사하다.
도 5a에 도시된 트랜지스터(150)는, 소스 또는 드레인 전극층(108a) 및 소스 또는 드레인 전극층(108b) 위에, 소스 또는 드레인 전극층(108a) 및 소스 또는 드레인 전극층(108b)과 실질적으로 동일한 형상을 갖는 절연층(109a) 및 절연층(109b)을 포함한다. 이 경우에, 소스 및 드레인 전극층과 게이트 전극층 간의 용량(소위 게이트 용량)을 저감할 수 있는 이점이 있다. 이 명세서에 있어서, 표현 "실질적으로 동일"은 엄밀한 의미에서의 "정확하게 동일"을 반드시 의미할 필요가 없으며, 동일하다고 고려된다는 의미를 포함함에 유의한다. 예를 들면, 단일의 에칭 처리에 의해 이루어지는 차이는 허용가능하다. 또한, 두께는 동일할 필요가 없다.
도 5b에 도시된 트랜지스터(150)는, 함몰부(홈부)를 갖는 산화물 반도체층(106a)을 포함하고, 또한 소스 또는 드레인 전극층(108a) 및 소스 또는 드레인 전극층(108b) 위에, 소스 또는 드레인 전극층(108a) 및 소스 또는 드레인 전극층(108b)과 실질적으로 동일한 형상을 갖는 절연층(109a) 및 절연층(109b)을 포함한다. 즉, 도 5a에 도시된 트랜지스터는 도 4a의 트랜지스터(150)의 특징과 도 5a의 트랜지스터(150)의 특징을 겸비하고 있다. 이 구조로부터 야기되는 효과는 도 4a 및 도 5a의 경우에 야기되는 효과와 유사하다.
도 5c에 도시된 트랜지스터(150)는, 소스 또는 드레인 전극층(108a) 및 소스 또는 드레인 전극(108b)의 어느 것과도 중첩하지 않고, 제2 산화물 반도체층(106a)의 노출 표면을 포함하는, 제2 산화물 반도체층(106a)의 영역에, 고순도 결정 영역(110)을 형성하고, 도 5c에 도시된 트랜지스터(150)는, 또한 소스 또는 드레인 전극층(108a) 및 소스 또는 드레인 전극층(108b) 위에, 소스 또는 드레인 전극층(108a) 및 소스 또는 드레인 전극층(108b)과 실질적으로 동일한 형상을 갖는 절연층(109a) 및 절연층(109b)을 포함한다. 즉, 도 5c에 도시된 트랜지스터(150)는 도 4b의 트랜지스터(150)의 특징과 도 5a의 트랜지스터(150)의 특징을 겸비하고 있다. 이 구조로부터 야기되는 효과는 도 4b 및 도 5a의 경우에 야기되는 효과와 유사하다.
도 6a에 도시된 트랜지스터(150)는, 단층 구조를 각각 갖는 소스 또는 드레인 전극층(108a) 및 소스 또는 드레인 전극층(108b)을 포함한다. 구체적으로, 예를 들면, 티탄층의 단층 구조를 채용할 수 있다. 소스 및 드레인 전극층이 단층 구조를 갖는 경우에, 적층 구조를 채용하는 경우와 비교해서, 에칭에 의해 양호한 테이퍼링된 형상을 획득할 수 있다.
도 6b에 도시된 트랜지스터(150)는, 소스 또는 드레인 전극층(108a)이 산화물 반도체층(106a)과 접하는 영역에 산소를 추출하는 능력이 낮은 재료(낮은 산소 친화력을 갖는 재료)로 형성된 도전층(107a)을 포함하고, 또한 소스 또는 드레인 전극층(108b)이 산화물 반도체층(106a)과 접하는 영역에 산소를 추출하는 능력이 낮은 재료로 형성된 도전층(107b)을 포함한다. 산소를 추출하는 능력이 낮은 재료를 갖는 도전층에 의하면, 산소의 추출에 의한 산화물 반도체층에서의 n-형으로의 변화가 방지될 수 있고; 따라서, 산화물 반도체층의 n-형으로의 불균일한 변화 등에 의해 야기되는 트랜지스터 특성에 대한 악영향을 억제할 수 있다.
도 6b에서는 2층 구조를 갖는 소스 또는 드레인 전극층(108a) 및 소스 또는 드레인 전극층(108b)을 채용하고 있지만; 본 발명의 실시 형태는 이러한 구조에 한정되지 않는다는 점에 유의한다. 이러한 전극층들은, 산소를 뽑아 추출하는 능력이 낮은 재료로 형성된 도전층의 단층 구조, 또는 3층 이상의 적층 구조를 가질 수도 있다. 단층 구조의 경우에, 예를 들면, 질화 티탄막의 단층 구조를 채용할 수 있다. 적층 구조의 경우에, 예를 들면, 질화 티탄막과 티탄막의 2층 구조를 채용할 수 있다.
도 28a에 도시된 트랜지스터(150)는, 하부에 비정질이 잔류하는 제1 산화물 반도체층(104a)을 포함한다. 여기서, 도 28a의 제1 산화물 반도체층(104a)을 포함하는 영역의 확대도를 도 28b에 도시한다. 도 28b에 도시된 바와 같이, 제1 산화물 반도체층(104a)은, 하부의 비정질 영역(104aa) 및 상부의 결정 영역(104ab)을 포함하는 특징을 갖는다. 트랜지스터(150)의 채널 형성 영역으로서 기능하는 결정 영역의 아래에 비정질 영역이 잔류하여, 결정 영역에 흐르는 캐리어가 절연층(102)과 제1 산화물 반도체층(104a) 사이의 계면에 직접 영향을 받지 않도록 되기 때문에 바람직하다.
도 29는 반도체 장치의 구성의 일례를 도시하는 단면도이다. 도 29에 도시된 반도체 장치는, 하부에 산화물 반도체 이외의 재료(예를 들면, 실리콘)를 포함하는 트랜지스터(250)와, 상부에 산화물 반도체를 포함하는 트랜지스터(150)를 포함한다. 산화물 반도체를 포함하는 트랜지스터(150)는 도 1a에 도시된 트랜지스터(150)이다. 트랜지스터(250 및 150)는 여기서 n-채널 트랜지스터이지만, p-채널 트랜지스터를 채용할 수도 있음에 유의한다. 특히, 트랜지스터(250)로서 p-채널 트랜지스터를 이용하는 것이 용이하다.
트랜지스터(250)는 반도체 재료를 함유하는 기판(200)에 제공된 채널 형성 영역(216), 채널 형성 영역(216)을 사이에 두고 형성된 불순물 영역(214)과 고농도 불순물 영역(220)(단순히 불순물 영역이라 통칭함), 채널 형성 영역(216) 위의 게이트 절연층(208a), 게이트 절연층(208a) 위의 게이트 전극층(210a), 및 불순물 영역(214)에 전기적으로 접속된 소스 또는 드레인 전극층(230a 및 230b)을 포함한다(도 29 참조).
여기서, 게이트 전극층(210a)의 측면에 측벽 절연층(218)이 형성된다. 위에서 볼 때 측벽 절연층(218)과 중첩하지 않는 기판(200)의 영역에 고농도 불순물 영역(220)이 제공된다. 고농도 불순물 영역(220)과 접하는 금속 화합물 영역(224)이 제공된다. 기판(200) 위에 트랜지스터(250)를 둘러싸도록 소자 분리 절연층(206)이 형성된다. 트랜지스터(250)를 피복하도록 층간 절연층(226) 및 층간 절연층(228)이 제공된다. 소스 또는 드레인 전극층(230a) 및 소스 또는 드레인 전극층(230b)은, 층간 절연층(226), 층간 절연층(228) 및 절연층(234)에 형성된 개구를 통해서 금속 화합물 영역(224)에 전기적으로 접속된다. 즉, 소스 또는 드레인 전극층(230a) 및 소스 또는 드레인 전극층(230b)은, 금속 화합물 영역(224)을 통해서 고농도 불순물 영역(220) 및 불순물 영역(214)에 전기적으로 접속된다.
트랜지스터(150)는, 절연층(102) 위에 제공된 산화물 반도체층(106a), 산화물 반도체층(106a) 위에 제공되고 산화물 반도체층(106a)에 전기적으로 접속된 소스 또는 드레인 전극층(108a) 및 소스 또는 드레인 전극층(108b), 산화물 반도체층(106a), 소스 또는 드레인 전극층(108a) 및 소스 또는 드레인 전극층(108b)을 피복하도록 제공된 게이트 절연층(112), 그리고 게이트 절연층(112) 위에서 산화물 반도체층(106a)과 중첩하는 영역에 형성된 게이트 전극층(114)을 포함한다(도 29 참조).
또한, 트랜지스터(150) 위에는 층간 절연층(116) 및 층간 절연층(118)이 제공되어 있다. 게이트 절연층(112), 층간 절연층(116) 및 층간 절연층(118)에는 소스 또는 드레인 전극층(108a) 및 소스 또는 드레인 전극층(108b)에 도달하는 개구가 형성되어 있다. 각각의 개구를 통해서, 전극(254d) 및 전극(254e)이, 각각, 소스 또는 드레인 전극층(108a) 및 소스 또는 드레인 전극층(108b)에 접해서 형성되어 있다. 전극(254d 및 254e)과 유사한 방식으로, 게이트 절연층(112), 층간 절연층(116) 및 층간 절연층(118)에 제공된 개구를 통해서, 전극(236a), 전극(236b) 및 전극(236c)에 접하는 전극(254a), 전극(254b) 및 전극(254c)이 형성되어 있다.
여기서, 산화물 반도체층(106a)은 수소와 같은 불순물을 충분히 제거하고 산소를 공급함으로써 순도화된 산화물 반도체층인 것이 바람직하다. 구체적으로, 산화물 반도체층(106a)의 수소 농도는 5×1019/cm3 이하, 바람직하게는 5×1018/cm3 이하, 더욱 바람직하게는 5×1017/cm3 이하이다. 수소 농도를 충분히 감소시키고 산소를 공급함으로써 순도화된 산화물 반도체층(106a)은, 일반적인 실리콘 웨이퍼(인 또는 붕소와 같은 불순물 원소가 약간 첨가된 실리콘 웨이퍼)의 캐리어 밀도(대략 1×1014/cm3 정도)보다 충분히 낮은 캐리어 밀도(예를 들면, 1×1012/cm3 미만, 바람직하게는 1.45×1010/cm3 이하)를 가짐에 유의한다. 이러한 i-형 또는 실질적으로 i-형 산화물 반도체를 이용하여 매우 우수한 오프 전류 특성을 갖는 트랜지스터(150)를 획득할 수 있다. 예를 들면, 드레인 전압 Vd가 +1 V 또는 +10 V 이며 게이트 전압 Vg가 -20 V 내지 -5 V의 범위로 설정되는 경우, 오프 전류는 1×10-13 A 이하이다. 전술한 바와 같이 수소 농도가 충분히 저감되어 순도화된 산화물 반도체층(106a)을 이용하여, 트랜지스터(150)의 오프 전류를 저감하고, 이에 따라 새로운 구조를 갖는 반도체 장치를 실현할 수 있다. 상기 산화물 반도체층(106a)의 수소 농도는 2차 이온 질량 분석법(SIMS)으로 측정된 것임에 유의한다.
산화물 반도체층에 포함된 산화물 반도체는, 비-단결정 구조를 갖는다면 특별히 한정되지 않음에 유의한다. 예를 들면, 비정질 구조, 미결정 구조(나노결정 구조 등을 또한 포함함), 다결정 구조, 비정질 구조에 미결정 또는 다결정이 포함된 구조, 또는 비정질 구조의 표면에 미결정 또는 다결정이 형성된 구조와 같은 다양한 구조를 채용할 수 있다.
층간 절연층(118) 위에는 절연층(256)이 제공된다. 절연층(256)에 임베딩되도록, 전극(258a), 전극(258b), 전극(258c) 및 전극(258d)이 제공된다. 전극(258a)은 전극(254a)과 접하고 있다. 전극(258b)은 전극(254b)과 접하고 있다. 전극(258c)은 전극(254c) 및 전극(254d)과 접하고 있다. 전극(258d)은 전극(254e)과 접하고 있다. 전극(258a), 전극(258b), 전극(258c) 및 전극(258d)의 일부에 구리를 함유하는 재료를 이용하는 것이 바람직하다. 전극(258a), 전극(258b), 전극(258c) 및 전극(258d)의 일부에 구리를 함유하는 재료를 이용하는 경우에, 도전성이 증대될 수 있다.
즉, 트랜지스터(150)의 소스 또는 드레인 전극층(108a)은 전극(230c), 전극(236c), 전극(254c), 전극(258c), 및 전극(254d)을 통해서 다른 요소(산화물 반도체 이외의 재료를 포함하는 트랜지스터와 같은 것)에 전기적으로 접속되어 있다(도 29 참조). 또한, 트랜지스터(150)의 소스 또는 드레인 전극층(108b)은 전극(254e) 및 전극(258d)을 통해서 다른 요소에 전기적으로 접속되어 있다. 접속 전극(전극(230c), 전극(236c), 전극(254c), 전극(258c) 및 전극(254d)과 같은 것)의 구조는 상기 구조에 한정되지 않고, 적절한 추가, 생략 등이 가능함에 유의한다.
상기에서 통상적인 접속 관계의 예가 주어져 있지만, 본 발명의 실시 형태는 그 예에 한정되지 않는다. 예를 들면, 트랜지스터(250)의 게이트 전극층(210a) 및 트랜지스터(150)의 소스 또는 드레인 전극층(108a)이 서로 전기적으로 접속될 수도 있다.
전술한 바와 같이, 본 발명의 실시 형태는 다양한 방식으로 변형될 수 있다. 또한, 변형예는 상기 서술된 변형예에 한정되지 않는다. 예를 들면, 도 4a, 도 4b, 도 4c, 도 5a, 도 5b, 도 5c, 도 6a, 도 6b, 도 28a 및 도 28b, 그리고 도 29의 구조는 다른 변형예로서 적절히 조합될 수도 있다. 이 명세서 등에서의 기재의 범위 내에서 추가, 생략 등이 가능하다는 것은 말할 필요도 없다.
이 실시 형태에 기재된 구조, 방법 등은, 다른 실시 형태들에 기재된 임의의 구조, 방법 등과 적절히 조합될 수 있다.
(실시 형태 2)
본 실시 형태에 있어서, 상기 실시 형태의 반도체 장치와는 상이한 구조를 갖는 반도체 장치 및 그 제조 방법에 대해, 도 7a 및 도 7b, 도 8a 내지 도 8d, 도 9a 내지 도 9c, 도 10a 내지 도 10c, 도 11a 내지 도 11c, 그리고 도 12a 내지 도 12c를 참조하여 설명한다. 이 실시 형태에 기재된 구조는 상기 실시 형태에 기재된 구조와 많은 점에서 공통되기 때문에; 이하에서는 주로 차이점에 대해서만 설명함에 유의한다.
<반도체 장치의 구조>
도 7a 및 도 7b는 반도체 장치의 구조의 일례인 트랜지스터(150)를 도시하는 단면도이다.
도 1a 및 도 1b의 구조와의 차이점은, 제1 산화물 반도체층(104a)의 아래에 게이트 전극층(101a)이 존재한다는 점이다. 즉, 도 7a 및 도 7b에 도시된 트랜지스터(150)는, 기판(100) 위의 게이트 전극층(101a), 게이트 전극층(101a)을 피복하는 절연층(102), 절연층(102) 위에 제공된 제1 산화물 반도체층(104a), 제1 산화물 반도체층(104a) 위에 제공된 제2 산화물 반도체층(106a), 제2 산화물 반도체층(106a)에 전기적으로 접속되는 소스 또는 드레인 전극층(108a) 및 소스 또는 드레인 전극층(108b), 제2 산화물 반도체층(106a), 소스 또는 드레인 전극층(108a) 및 소스 또는 드레인 전극층(108b)을 피복하는 게이트 절연층(112), 그리고 게이트 절연층(112) 위의 게이트 전극층(114)을 포함한다(도 7a 및 도 7b 참조). 여기서, 절연층(102)은 또한 게이트 절연층으로서 기능한다.
또한, 트랜지스터(150) 위에는 층간 절연층(116) 및 층간 절연층(118)이 제공된다. 층간 절연층(116) 및 층간 절연층(118)은 필수 구성요소는 아니며 적절히 생략될 수도 있음에 유의한다.
실시 형태 1에 기재된 바와 같이, 제1 산화물 반도체층(104a)은, 표면을 포함하는 영역에 결정 영역을 포함하고, 제2 산화물 반도체층(106a)은, 제1 산화물 반도체층(104a)의 결정 영역으로부터의 결정 성장에 의해 형성된다.
도 7a 및 도 7b에 도시된 게이트 전극층(101a)은 소위 백 게이트로서 기능할 수 있다. 백 게이트의 전위는, 고정 전위, 예를 들면 0V 또는 접지 전위일 수 있고, 적절히 결정될 수도 있다. 또한, 산화물 반도체층의 위 및 아래에 게이트 전극을 제공하는 것에 의해, 박막 트랜지스터의 신뢰성을 검사하기 위한 바이어스-온도 스트레스 시험(이하, BT 시험이라고 함)에 있어서, BT 시험에 있어서의 박막 트랜지스터의 임계 전압의 변화량을 저감할 수 있다. 즉, 산화물 반도체층의 위 및 아래에 게이트 전극을 제공하는 것은 신뢰성을 향상할 수 있다. 게다가, 백 게이트에 인가되는 게이트 전압을 제어함으로써, 임계 전압을 제어할 수 있다. 임계 전압이 양이 되도록 설정함으로써, 트랜지스터는 인핸스먼트형 트랜지스터로서 기능할 수 있다. 대안으로서, 임계 전압을 음이 되도록 설정함으로써, 트랜지스터는 디플리션형 트랜지스터로서 기능할 수 있다. 예를 들면, 인핸스먼트형 트랜지스터와 디플리션형 트랜지스터의 조합을 포함하는 인버터 회로(이하, 이 회로를 EDMOS 회로라고 함)가 형성되어 구동 회로에 이용될 수 있다. 구동 회로는, 적어도 논리 회로부, 및 스위치부 또는 버퍼부를 포함한다. 논리 회로부는 상기 서술된 EDMOS 회로를 포함하는 회로 구조를 갖는다.
산화물 반도체층에 있어서, 절연층(102)의 단차와 중첩하는 영역은 결정립계를 포함하고 다결정이다. 산화물 반도체층에서 채널 형성 영역으로서 기능하는 영역은 적어도 평탄면을 갖는다. 제1 산화물 반도체층과 제2 산화물 반도체층은 다결정이고, 제1 산화물 반도체층의 c축과 제2 산화물 반도체층의 c축은 동일한 방향으로 배향되어 있다. 제2 산화물 반도체층의 표면의 높이 변동은, 게이트 전극층과 중첩하는 영역(채널 형성 영역)에 있어서 1 nm 이하(바람직하게는 0.2 nm 이하)인 것이 바람직하다.
구조적 요소들의 상세에 대해서는, 상기 실시 형태를 참조할 수 있으며 그 설명을 생략한다.
도 7a 및 도 7b에 도시된 구조와 같이, 순도화된 제1 산화물 반도체층(104a)의 결정 영역으로부터의 결정 성장에 의해 형성된 제2 산화물 반도체층(106a)을 이용함으로써, 양호한 전기 특성을 갖는 반도체 장치를 실현할 수 있다.
제1 산화물 반도체층(104a)과 제2 산화물 반도체층(106a)이 동일한 재료를 이용하여 형성되는 경우(즉, 호모에피택시의 경우), 제1 산화물 반도체층(104a)과 제2 산화물 반도체층(106a) 간의 경계를 식별할 수 없게 될 수도 있다. 제1 산화물 반도체층(104a)과 제2 산화물 반도체층(106a)이 하나의 층이라고 간주될 수 있는 경우가 있다(도 7a 참조).
대안으로서, 제1 산화물 반도체층(104a)과 제2 산화물 반도체층(106a)이 상이한 재료를 이용하여 형성될 수도 있다(도 7b 참조). 제1 산화물 반도체층(104a)과 제2 산화물 반도체층(106a)이 상이한 재료를 이용하여 형성되는 경우(즉, 헤테로에피택시의 경우), 예를 들면, 제1 산화물 반도체층(104a)이 2-성분 금속 산화물인 In-Zn-O계 재료를 이용하여 형성될 수 있고, 제2 산화물 반도체층(106a)이 3-성분 금속 산화물인 In-Ga-Zn-O계 재료를 이용하여 형성될 수 있다.
제2 산화물 반도체층(106a)은 비교적 안정하므로, 제2 산화물 반도체층으로의 불순물(예를 들면, 수분)의 침입을 억제할 수 있다. 따라서, 제2 산화물 반도체층(106a)의 신뢰성을 향상시킬 수 있다.
게다가, 소위 백 게이트인 게이트 전극층(101a)을 포함하는 것에 의해, 트랜지스터(150)의 전기 특성을 용이하게 제어할 수 있다. 게이트 전극층(114)에 인가되는 전위와 동일한 전위 또는 상이한 전위를 게이트 전극층(101a)에 인가할 수도 있음에 유의한다. 대안으로서, 게이트 전극층(101a)은 플로팅 상태에 있을 수도 있다.
<반도체 장치의 제조 방법>
다음으로, 반도체 장치의 구조의 일례인 트랜지스터(150)의 제조 방법에 대해 도 8a 내지 도 8d, 도 9a 내지 도 9c, 및 도 10a 내지 도 10c를 참조하여 설명한다.
먼저, 기판(100) 위에 도전층(101)을 형성한다(도 8a 참조). 기판(100)의 상세에 대해서는, 상기 실시 형태를 참조할 수 있으며 그 설명을 생략한다.
도전층(101)은 스퍼터링법과 같은 PVD법 또는 플라즈마 CVD법과 같은 CVD법에 의해 형성될 수 있다. 도전층(101)은, 알루미늄, 크롬, 구리, 탄탈, 티탄, 몰리브덴 및 텅스텐으로부터 선택된 원소, 이들 원소 중 어느 원소를 성분으로서 포함하는 합금 등을 이용하여 형성될 수 있다. 망간, 마그네슘, 지르코늄, 베릴륨 및 토륨 중 하나 이상을 포함하는 재료를 이용할 수도 있다. 알루미늄과, 티탄, 탄탈, 텅스텐, 몰리브덴, 크롬, 네오디뮴 및 스칸듐으로부터 선택된 하나 이상의 원소를 포함하는 재료를 이용할 수도 있다.
도전층(101)은 또한 도전성 금속 산화물을 이용하여 형성될 수도 있다. 도전성 금속 산화물로서는, 산화 인듐(In2O3), 산화 주석(SnO2), 산화 아연(ZnO), 산화 인듐-산화 주석 합금(In2O3-SnO2, 몇몇 경우에는 ITO로 약기함), 산화 인듐-산화 아연 합금(In2O3-ZnO), 또는 이들 금속 산화물 재료에 실리콘 또는 산화 실리콘을 포함시킨 어느 재료를 이용할 수 있다.
도전층(101)은 단층 구조 또는 2층 이상의 적층 구조를 가질 수 있다. 본 발명의 실시 형태에 있어서, 도전층(101)의 형성 이후에 비교적 고온에서의 열처리가 수행되기 때문에, 도전층(101)은 내열성이 높은 재료를 이용하여 형성되는 것이 바람직하다. 내열성이 높은 재료로서는, 예를 들면, 티탄, 탄탈, 텅스텐, 몰리브덴 등이 주어질 수 있다. 불순물 원소의 첨가에 의해 도전성이 증가된 폴리실리콘 등을 또한 이용할 수 있다.
다음으로, 도전층(101)을 선택적으로 에칭하여 게이트 전극층(101a)을 형성하고, 게이트 전극층(101a)을 피복하는 절연층(102)을 형성한다(도 8b 참조).
에칭에 이용되는 마스크 형성시의 노광에 대해, 자외선, KrF 레이저 광 또는 ArF 레이저 광을 이용하는 것이 바람직하다. 특히, 채널 길이(L)가 25 nm 미만인 경우의 노광에 대해, 마스크 형성을 위한 노광은, 파장이 수 nm 내지 수십 nm로 파장이 매우 짧은 극자외선 광으로 수행되는 것이 바람직하다. 극자외선 광을 이용한 노광은 고 해상도 및 큰 초점 심도의 특징을 가지므로, 미세화에 적합하다.
게이트 전극층(101a)은 소위 백 게이트이다. 게이트 전극층(101a)의 존재로 인해, 산화물 반도체층(106a)에서의 전계를 제어할 수 있고, 이에 따라 트랜지스터(150)의 전기 특성을 제어할 수 있다. 게이트 전극층(101a)은 다른 배선, 전극 등에 전기적으로 접속되어 게이트 전극층(101a)에 전위가 인가되도록 할 수도 있고, 또는 절연되어 플로팅 상태에 있도록 할 수도 있다는 점에 유의한다.
"게이트 전극"은 통상 전위를 의도적으로 제어할 수 있는 게이트 전극을 의미하지만; 이 명세서에서의 "게이트 전극"은 또한 전위를 의도적으로 제어하지 않는 게이트 전극도 의미한다. 예를 들면, 전술한 바와 같이 절연되어 플로팅 상태에 있는 도전층은, 몇몇 경우에 "게이트 전극층"이라고 불린다.
절연층(102)은 하지로서 기능할 뿐만 아니라 게이트 절연층으로서 기능한다. 절연층(102)은 CVD법, 스퍼터링법 등에 의해 형성될 수 있다. 절연층(102)은, 산화 실리콘, 질화 실리콘, 산화 질화 실리콘, 질화 산화 실리콘, 산화 알루미늄, 산화 하프늄, 산화 탄탈 등을 포함하도록 형성되는 것이 바람직하다. 절연층(102)은 단층 구조 또는 적층 구조를 가질 수도 있음에 유의한다. 절연층(102)의 두께는 특별히 제한되지 않고; 예를 들면, 절연층(102)은 10 nm 이상 500 nm 이하의 두께를 가질 수 있다.
절연층(102)에 수소, 물 등이 함유되면, 수소가 산화물 반도체층에 침입하거나 또는 산화물 반도체층으로부터 산소를 추출할 수도 있고, 이에 따라 트랜지스터의 특성이 악화될 수도 있다. 따라서, 절연층(102)이 가능한 한 수소 또는 물을 포함하지 않게 형성하는 것이 바람직하다.
예를 들면, 스퍼터링법 등을 이용하는 경우에, 처리 챔버 내에 잔류하는 수분을 제거한 상태로 절연층(102)을 형성하는 것이 바람직하다. 처리 챔버 내에 잔류하는 수분을 제거하기 위해서는, 크라이오펌프, 이온 펌프 또는 티탄 승화 펌프와 같은 흡착형 진공 펌프를 이용하는 것이 바람직하다. 콜드 트랩을 구비한 터보 펌프를 이용할 수도 있다. 크라이오펌프 등을 이용하여 배기된 처리 챔버로부터, 수소, 물 등이 충분히 제거되고; 따라서, 절연층(102) 내의 불순물의 농도를 저감할 수 있다.
절연층(102)이 형성되는 경우, 수소 또는 물과 같은 불순물이, 그 농도가 단위 "ppm"(바람직하게는, "ppb")으로 표현되는 값 정도까지 저감되도록 감소된 고순도 가스를 이용하는 것이 바람직하다.
절연층(102)은 게이트 절연층(112)과 유사하게 높은 품질이 요구된다. 따라서, 절연층(102)은 게이트 절연층(112)에 채용될 수 있는 방법으로 형성되는 것이 바람직하다. 그 상세에 대해서는, 상기 실시 형태를 참조할 수 있으며 그 설명을 생략한다.
다음으로, 절연층(102) 위에 제1 산화물 반도체층(104)을 형성하고, 제1 열처리를 수행하여 적어도 제1 산화물 반도체층의 표면을 포함하는 영역을 결정화하고, 이에 따라 제1 산화물 반도체층(104)을 형성한다(도 8c 참조). 제1 산화물 반도체층의 형성 방법, 제1 열처리의 조건 및 제1 산화물 반도체층(104)의 상세에 대해서는, 상기 실시 형태를 참조할 수 있으며 그 설명을 생략한다.
제1 산화물 반도체층(104)에 있어서, 게이트 절연층의 단차와 중첩하는 영역은 결정립계를 포함하고 다결정이다. 제1 산화물 반도체층(104)에서 채널 형성 영역으로서 기능하는 영역은 적어도 평탄면을 갖는다. 제1 산화물 반도체층 및 제2 산화물 반도체층은 다결정이고, 제1 산화물 반도체층의 c축 및 제2 산화물 반도체층의 c축은 동일한 방향으로 배향된다.
다음으로, 적어도 표면을 포함하는 영역에 결정 영역을 포함하는 제1 산화물 반도체층(104) 위에 제2 산화물 반도체층을 형성하고, 제2 열처리를 수행하여 제1 산화물 반도체층(104)의 결정 영역을 종으로서 이용하여 결정 성장시킨다. 따라서, 제2 산화물 반도체층(106)을 형성한다(도 8d 참조). 제2 산화물 반도체층의 형성 방법, 제2 열처리의 조건 및 제2 산화물 반도체층(106)의 상세에 대해서는, 상기 실시 형태를 참조할 수 있으며 그 설명을 생략한다.
다음으로, 마스크를 이용한 에칭과 같은 방법에 의해 제1 산화물 반도체층(104) 및 제2 산화물 반도체층(106)을 처리하고; 따라서, 섬 형상의 제1 산화물 반도체층(104a) 및 섬 형상의 제2 산화물 반도체층(106a)을 형성한다(도 9a 참조). 여기서, 제1 산화물 반도체층(104a) 및 제2 산화물 반도체층(106a)은 게이트 전극층(101a)과 중첩하는 영역에 형성된다는 점에 유의할 필요가 있다. 상세에 대해서는, 상기 실시 형태를 참조할 수 있다.
다음으로, 제2 산화물 반도체층(106a)에 접하도록 도전층(108)을 형성한다(도 9b 참조). 도전층(108)을 선택적으로 에칭하여 소스 또는 드레인 전극층(108a) 및 소스 또는 드레인 전극층(108b)을 형성한다(도 9c 참조). 도전층(108), 소스 또는 드레인 전극층(108a), 소스 또는 드레인 전극층(108b), 에칭 단계, 및 그 외의 상세에 대해서는, 상기 실시 형태를 참조할 수 있다.
하나의 특징은, 도 9c에 도시된 바와 같이 게이트 전극층(101a)이 소스 또는 드레인 전극층(108a)(또는 소스 또는 드레인 전극층(108b))과 중첩하는 영역을 포함한다는 점이다. 게이트 전극층(101a)은 소스 또는 드레인 전극층(108a)의 에지부와 절연층(102)의 단차 사이의 영역, 즉, 소스 또는 드레인 전극층(108a)의 에지부와 단면도에 있어서 게이트 절연층의 평탄면이 테이퍼링된 부분의 표면으로 변화되는 지점 사이의 영역(여기서, 도 9c에서 LOV 영역)을 포함한다. LOV 영역은, 게이트 전극층의 에지부의 단차로 인해 발생되는 결정립계에 캐리어가 흐르는 것을 방지하는 관점에서 중요하다.
다음으로, 상기 실시 형태와 유사한 방식으로, 제2 산화물 반도체층(106a)에 열처리(제3 열처리)를 수행할 수도 있다. 제3 열처리에 의해, 소스 또는 드레인 전극층(108a) 및 소스 또는 드레인 전극층(108b)의 어느 것과도 중첩하지 않고 제2 산화물 반도체층(106a)의 노출 표면을 포함하는, 제2 산화물 반도체층(106a)의 영역에 고순도 결정 영역이 형성된다. 고순도 결정 영역의 에어리어는, 제2 산화물 반도체층(106a)의 재료, 열처리의 조건 등에 의존하여 변동된다. 예를 들면, 고순도 결정 영역은 제2 산화물 반도체층(106a)의 하부 계면까지 확장될 수 있다. 제3 열처리 및 그 외의 상세에 대해서는, 상기 실시 형태를 참조할 수 있다.
다음으로, 공기에 노출시키지 않고 제2 산화물 반도체층(106a)의 일부에 접하는 게이트 절연층(112)을 형성한다(도 10a 참조). 그후, 게이트 절연층(112) 위의 제1 산화물 반도체층(104a) 및 제2 산화물 반도체층(106a)과 중첩하는 영역에 게이트 전극층(114)을 형성한다(도 10b 참조). 그후, 게이트 절연층(112) 및 게이트 전극층(114) 위에 층간 절연층(116) 및 층간 절연층(118)을 형성한다(도 10c 참조). 상기 서술된 단계의 상세에 대해서는, 상기 실시 형태를 참조할 수 있다.
이 실시 형태에 기재된 방법을 이용하여, 제1 산화물 반도체층(104a)의 결정 영역으로부터의 결정 성장에 의해 형성된 제2 산화물 반도체층(106a)을 형성할 수가 있고; 따라서, 양호한 전기 특성을 갖는 반도체 장치를 실현할 수 있다.
이 실시 형태에 기재된 방법을 이용하여, 제1 산화물 반도체층(104a) 및 제2 산화물 반도체층(106a)에서의 수소 농도는 5×1019/cm3 이하이고, 트랜지스터의 오프 전류는 1×10-13 A 이하이다. 수소 농도의 충분한 저감 및 산소의 공급에 의해 순도화된 제1 산화물 반도체층(104a) 및 제2 산화물 반도체층(106a)을 이용하기 때문에, 우수한 특성을 갖는 반도체 장치를 실현할 수 있다.
게다가, 소위 백 게이트로서 기능하는 게이트 전극층을 갖는 것에 의해, 반도체 장치의 전기적 특성을 용이하게 제어할 수 있다.
전술한 바와 같이, 본 발명을 이용하여, 우수한 특성을 갖는 새로운 구조의 반도체 장치를 실현할 수 있다.
<변형예>
다음으로, 도 7a 및 도 7b, 도 8a 내지 도 8d, 도 9a 내지 도 9c, 그리고 도 10a 내지 도 10c에 도시된 반도체 장치의 변형예에 대해 도 11a 내지 도 11c, 도 12a 내지 도 12c, 그리고 도 13을 참조하여 설명한다. 도 11a 내지 도 11c, 도 12a 내지 도 12c, 그리고 도 13에 도시된 반도체 장치의 여러 구성요소는 도 7a 및 도 7b, 도 8a 내지 도 8d, 도 9a 내지 도 9c, 그리고 도 10a 내지 도 10c에 도시된 반도체 장치와 공통이기 때문에, 차이점에 대해서만 설명한다.
도 11a에 도시된 트랜지스터(150)는 함몰부(홈부)를 갖는 산화물 반도체층(106a)을 포함한다. 함몰부는 소스 또는 드레인 전극층(108a) 및 소스 또는 드레인 전극층(108b)을 형성할 때에 에칭에 의해 형성된다. 따라서, 함몰부는 게이트 전극층(114)과 중첩하는 영역에 형성된다. 함몰부는 채널 형성 영역에서의 반도체층의 두께를 감소시킬 수 있고, 이에 따라 단채널 효과의 억제에 기여한다.
도 11b에 도시된 트랜지스터(150)는 고순도 결정 영역(110)을 포함하는 산화물 반도체층(106a)을 포함한다. 고순도 결정 영역(110)은 소스 또는 드레인 전극층(108a) 및 소스 또는 드레인 전극층(108b)을 형성한 후에 제3 열처리에 의해 형성됨에 유의한다. 따라서, 고순도 결정 영역(110)은, 소스 또는 드레인 전극층(108a) 및 소스 또는 드레인 전극층(108b)의 어느 것과도 중첩하지 않고 제2 산화물 반도체층(106a)의 노출 표면을 포함하는, 제2 산화물 반도체층(106a)의 영역에 형성된다. 여기서, 고순도 결정 영역(110)은, 제2 산화물 반도체층(106a)의 다른 영역보다 높은 결정성을 갖는 영역이다. 고순도 결정 영역(110)을 포함함으로써, 제2 산화물 반도체층(106a)은 보다 높은 전기적인 이방성을 가질 수 있고, 반도체 장치의 전기 특성을 증대시킬 수 있다.
도 11c에 도시된 트랜지스터(150)는 함몰부(홈부)를 갖는 산화물 반도체층(106a)을 포함하고, 또한 소스 또는 드레인 전극층(108a) 및 소스 또는 드레인 전극층(108b)의 어느 것과도 중첩하지 않고 제2 산화물 반도체층(106a)의 노출 표면을 포함하는, 제2 산화물 반도체층(106a)의 영역에 고순도 결정 영역(110)을 포함한다. 즉, 도 11c에 도시된 트랜지스터는 도 11a의 트랜지스터(150)의 특징과 도 11b의 트랜지스터(150)의 특징을 겸비하고 있다. 이 구조로부터 야기되는 효과는 도 11a 및 도 11b의 경우에 야기되는 효과와 유사하다.
도 12a에 도시된 트랜지스터(150)는 소스 또는 드레인 전극층(108a) 및 소스 또는 드레인 전극층(108b) 위에, 소스 또는 드레인 전극층(108a) 및 소스 또는 드레인 전극층(108b)과 실질적으로 동일한 형상을 갖는 절연층(109a) 및 절연층(109b)을 포함한다. 이 경우에, 소스 및 드레인 전극층과 게이트 전극층 간의 용량(소위 게이트 용량)을 저감할 수 있는 이점이 있다. 이 명세서에 있어서, "실질적으로 동일"이라는 표현은, 엄밀한 의미에서의 "정확하게 동일"을 반드시 의미할 필요는 없으며, 동일하다고 고려되는 의미를 포함함에 유의한다. 예를 들면, 단일 에칭 공정에 의해 이루어진 차이는 허용가능하다. 또한, 두께는 동일할 필요가 없다.
도 12b에 도시된 트랜지스터(150)는 함몰부(홈부)를 갖는 산화물 반도체층(106a)을 포함하고, 또한 소스 또는 드레인 전극층(108a) 및 소스 또는 드레인 전극층(108b) 위에, 소스 또는 드레인 전극층(108a) 및 소스 또는 드레인 전극층(108b)과 실질적으로 동일한 형상을 갖는 절연층(109a) 및 절연층(109b)을 포함한다. 즉, 도 12b에 도시된 트랜지스터는 도 11a의 트랜지스터(150)의 특징과 도 12a의 트랜지스터(150)의 특징을 겸비하고 있다. 이 구조로부터 야기되는 효과는 도 11a 및 도 12a의 경우에 야기되는 효과와 유사하다.
도 12c에 도시된 트랜지스터(150)는, 소스 또는 드레인 전극층(108a) 및 소스 또는 드레인 전극층(108b)의 어느 것과도 중첩하지 않고 제2 산화물 반도체층(106a)의 노출 표면을 포함하는, 제2 산화물 반도체층(106a)의 영역에 고순도 결정 영역(110)을 포함하고, 도 12c에 도시된 트랜지스터(150)는 또한, 소스 또는 드레인 전극층(108a) 및 소스 또는 드레인 전극층(108b) 위에, 소스 또는 드레인 전극층(108a) 및 소스 또는 드레인 전극층(108b)과 실질적으로 동일한 형상을 갖는 절연층(109a) 및 절연층(109b)을 포함한다. 즉, 도 12c에 도시된 트랜지스터는 도 11b의 트랜지스터(150)의 특징과 도 12a의 트랜지스터(150)의 특징을 겸비하고 있다. 이 구조로부터 야기되는 효과는 도 11b 및 도 12a의 경우에 야기되는 효과와 유사하다.
도 13에 도시된 트랜지스터(150)는, 소스 또는 드레인 전극층(108a)이 산화물 반도체층(106a)과 접하는 영역에, 산소를 추출하는 능력이 낮은 재료(산소 친화력이 낮은 재료)로 형성된 도전층(107a)을 포함하고, 또한 소스 또는 드레인 전극층(108b)이 산화물 반도체층(106a)과 접하는 영역에, 산소를 추출하는 능력이 낮은 재료로 형성된 도전층(107b)을 포함한다. 전술한 바와 같이 산소를 추출하는 능력이 낮은 도전층에 의하면, 산소의 추출에 의한 산화물 반도체층에서의 n-형으로의 변화를 방지할 수 있고; 따라서, 산화물 반도체층의 n-형으로의 불균일한 변화 등에 의해 야기되는 트랜지스터 특성에 대한 악영향을 억제할 수 있다.
도 13에서는 2층 구조를 갖는 소스 또는 드레인 전극층(108a) 및 소스 또는 드레인 전극층(108b)을 채용하고 있지만; 본 발명의 실시 형태는 이 구조에 한정되지 않는다는 점에 유의한다. 이러한 전극층들은 산소를 추출하는 능력이 낮은 재료로 형성된 도전층의 단층 구조 또는 3층 이상의 적층 구조를 가질 수도 있다. 단층 구조의 경우에, 예를 들면, 질화 티탄막의 단층 구조를 채용할 수 있다. 적층 구조의 경우에, 예를 들면, 질화 티탄막과 티탄막의 2층 구조를 채용할 수 있다.
전술한 바와 같이, 본 발명의 실시 형태는 다양한 방식으로 변형될 수 있다. 또한, 변형예는 상기 서술된 변형예에 한정되지 않는다. 예를 들면, 도 11a, 도 11b, 도 11c, 도 12a, 도 12b, 도 12c, 및 도 13은 다른 변형예로서 적당히 조합될 수도 있다. 이 명세서 등의 기재 범위 내에서 추가, 생략 등이 가능하다는 것은 말할 필요도 없다.
이 실시 형태에 기재된 구조, 방법 등은, 다른 실시 형태에 기재된 구조, 방법 등 중 임의의 것과 적당히 조합될 수도 있다.
(실시 형태 3)
본 실시 형태에 있어서, 상기 서술된 실시 형태에 따른 반도체 장치를 포함하는 전자 장치의 예에 대해 도 30a 내지 도 30f를 참조하여 설명한다. 상기 실시 형태에 따른 반도체 장치는 전례 없는 우수한 특성을 갖는다. 따라서, 이 반도체 장치를 이용함으로써 새로운 구조를 갖는 전자 장치를 제공할 수 있다.
도 30a는 상기 실시 형태들 중 임의의 실시 형태에 따른 반도체 장치를 포함하는 노트북 퍼스널 컴퓨터를 도시하며, 본체(301), 하우징(302), 표시부(303), 키보드(304) 등을 포함한다. 본 발명에 따른 반도체 장치는 집적화되고, 회로 보드 등에 실장되고, 하우징(302) 내에 통합된다. 또한, 본 발명에 따른 반도체 장치는 표시부(303)에 적용될 수 있다. 본 발명에 따른 반도체 장치를 집적 회로 보드 등에 적용함으로써, 고속 회로 동작을 실현할 수 있다. 게다가, 본 발명에 따른 반도체 장치를 표시부(303)에 적용함으로써, 고품질 화상을 표시할 수 있다. 전술한 바와 같이 본 발명에 따른 반도체 장치를 퍼스널 컴퓨터에 적용함으로써, 고성능 퍼스널 컴퓨터를 제공할 수 있다.
도 30b는 상기 실시 형태들 중 임의의 실시 형태에 따른 반도체 장치를 포함하는 휴대 정보 단말(PDA)을 도시한다. 본체(311)는 표시부(313), 외부 인터페이스(315), 조작 버튼(314) 등을 구비한다. 게다가, 조작을 위한 부속품으로서 스타일러스(312)가 제공된다. 본 발명에 따른 반도체 장치는 집적화되고, 회로 보드 등에 실장되고, 본체(311) 내에 통합된다. 또한, 본 발명에 따른 반도체 장치를 표시부(313)에 적용할 수 있다. 본 발명에 따른 반도체 장치를 집적 회로 보드 등에 적용함으로써, 고속 회로 동작을 실현할 수 있다. 게다가, 본 발명에 따른 반도체 장치를 표시부(313)에 적용함으로써, 고품질 화상을 표시할 수 있다. 전술한 바와 같이 본 발명에 따른 반도체 장치를 휴대 정보 단말(PDA)에 적용함으로써, 고성능 휴대 정보 단말(PDA)을 제공할 수 있다.
도 30c는 상기 실시 형태에 따른 반도체 장치를 포함하는 전자 페이퍼의 일례로서 전자 서적(320)을 도시된다. 전자 서적(320)은 2개의 하우징, 즉 하우징(321) 및 하우징(323)을 포함한다. 하우징(321)은 힌지(337)에 의해 하우징(323)과 결합되어, 전자 서적(320)이 힌지(337)를 축으로서 이용하여 개방 및 폐쇄될 수 있다. 이러한 구조에 의해, 전자 서적(320)은 종이 서적과 동일하게 이용될 수 있다.
하우징(321)은 표시부(325)를 포함하고, 하우징(323)은 표시부(327)를 포함한다. 본 발명에 따른 반도체 장치는 집적화되고, 회로 보드 등에 실장되고, 하우징(323) 또는 하우징(321) 내에 통합된다. 본 발명에 따른 반도체 장치를 표시부(327)에 적용할 수 있다. 표시부(325) 및 표시부(327)는 연속 화상 또는 다른 화상을 표시할 수 있다. 다른 화상을 표시하기 위한 구조는, 우측의 표시부(도 30c에서의 표시부(325))에 텍스트를 표시하고 좌측의 표시부(도 30c에서는 표시부(327))에 화상을 표시하는 것을 가능하게 한다. 본 발명에 따른 반도체 장치를 집적 회로 보드 등에 적용함으로써, 고속 회로 동작을 실현할 수 있다. 본 발명에 따른 반도체 장치를 표시부(327)에 적용함으로써, 고품질 화상을 표시할 수 있다.
도 30c는 하우징(321)이 조작부 등을 구비한 예를 도시한다. 예를 들면, 하우징(321)은 전원 스위치(331), 조작 키(333), 스피커(335) 등을 구비한다. 조작 키(333)는 페이지를 넘길 수 있다. 하우징의 표시부와 동일한 측에 키보드, 포인팅 장치 등이 또한 제공될 수도 있음에 유의한다. 또한, 하우징의 이면 또는 측면에 외부 접속 단자(이어폰 단자, USB 단자, AC 어댑터 또는 USB 케이블과 같은 각종 케이블에 접속될 수 있는 단자 등), 기록 매체 삽입부 등이 제공될 수도 있다. 전자 서적(320)은 또한 전자 사전으로서 기능할 수 있다.
또한, 전자 서적(320)은 무선으로 정보를 송수신할 수 있다. 무선 통신을 통해, 전자 서적 서버로부터 원하는 서적 데이터 등을 구입하고 다운로드할 수 있다.
전자 페이퍼는 데이터를 표시할 수 있는 한 모든 분야의 장치에 이용될 수 있음에 유의한다. 예를 들면, 데이터를 표시하기 위해, 전자 페이퍼는 전자 서적뿐만 아니라 포스터, 열차와 같은 차량 내 광고, 크레디트 카드와 같은 각종 카드 등에 적용될 수 있다. 전술한 바와 같이 본 발명에 따른 반도체 장치를 전자 페이퍼에 적용함으로써, 고성능 페이퍼를 제공할 수 있다.
도 30d는 상기 실시 형태들 중 임의의 실시 형태에 따른 반도체 장치를 포함하는 셀룰러 전화기를 도시한다. 셀룰러 전화기는 2개의 하우징, 즉 하우징(340) 및 하우징(341)을 포함한다. 하우징(341)은 표시 패널(342), 스피커(343), 마이크로폰(344), 포인팅 장치(346), 카메라 렌즈(347), 외부 접속 단자(348) 등을 포함한다. 하우징(340)은 셀룰러 전화기를 충전하기 위한 태양 전지(349), 외부 메모리 슬롯(350) 등을 포함한다. 안테나가 하우징(341) 내에 통합되어 있다. 본 발명에 따른 반도체 장치는 집적화되고, 회로 보드 등에 실장되고, 하우징(340) 또는 하우징(341) 내에 통합된다.
표시 패널(342)은 터치 패널 기능을 가지고 있다. 화상으로서 표시된 복수의 조작 키(345)가 도 30d에서 점선으로 나타나 있다. 본 발명에 따른 반도체 장치는 표시 패널(342)에 적용될 수 있다. 본 발명에 따른 반도체 장치를 표시 패널(342)에 적용함으로써, 고품질 화상을 표시할 수 있다. 셀룰러 전화기는, 태양 전지(349)로부터 출력되는 전압을 각 회로에 필요한 전압까지 증가시키기 위한 승압 회로를 포함함에 유의한다. 셀룰러 전화기는 상기 구조에 더하여, 비접촉 IC 칩, 소형 기록 장치 등이 형성된 구조를 갖는 것이 가능하다.
표시 패널(342)은 사용 모드에 따라 적절히 표시의 배향을 변화시킨다. 또한, 표시 패널(342)과 동일측에 카메라 렌즈(347)가 제공되어, 셀룰러 전화기가 비디오 셀룰러 전화기로서 이용될 수 있다. 스피커(343) 및 마이크로폰(344)은 음성 통화뿐만 아니라 화상 통화, 녹음, 및 재생 등에 이용될 수 있다. 또한, 도 30d에 도시된 바와 같이 전개되어 있는 상태의 하우징(340 및 341)은, 서로 겹쳐지도록 슬라이딩될 수 있다. 따라서, 셀룰러 전화기의 크기를 감소시킬 수 있어서, 셀룰러 전화기를 휴대하기에 적합하도록 한다.
외부 접속 단자(348)는 AC 어댑터 또는 USB 케이블과 같은 각종 케이블에 접속될 수 있어, 셀룰러 전화기는 충전될 수 있고 또는 데이터 통신을 수행할 수 있다. 게다가, 셀룰러 전화기는, 외부 메모리 슬롯(350)에 기록 매체를 삽입함으로써 보다 대량의 데이터를 저장 및 전송할 수 있다. 또한, 상기 기능에 더하여, 적외선 통신 기능, 텔레비전 수신 기능 등을 제공할 수 있다. 본 발명에 따른 반도체 장치를 셀룰러 전화기에 적용함으로써, 고성능 셀룰러 전화기를 제공할 수 있다.
도 30e는 상기 실시 형태들 중 임의의 실시 형태에 따른 반도체 장치를 포함하는 디지털 카메라를 도시한다. 디지털 카메라는 본체(361), 표시부A(367), 접안부(363), 조작 스위치(364), 표시부B(365), 배터리(366) 등을 포함한다. 본 발명에 따른 반도체 장치는 표시부A(367) 또는 표시부B(365)에 적용될 수 있다. 본 발명에 따른 반도체 장치를 표시부A(367) 또는 표시부B(365)에 적용함으로써, 고품질 화상을 표시할 수 있다. 전술한 바와 같이 본 발명에 따른 반도체 장치 디지털 카메라에 적용함으로써, 고성능 디지털 카메라를 제공할 수 있다.
도 30f는 상기 실시 형태들 중 임의의 실시 형태에 따른 반도체 장치를 포함하는 텔레비전 세트를 도시한다. 텔레비전 세트(370)에서는, 하우징(371)에 표시부(373)가 통합되어 있다. 화상이 표시부(373)에 표시될 수 있다. 여기서, 하우징(371)은 스탠드(375)에 의해 지지되어 있다. 본 발명에 따른 반도체 장치를 표시부(373)에 적용함으로써, 스위칭 소자의 고속 동작을 달성할 수 있고 표시부(373)의 대면적화를 실현할 수 있다.
텔레비전 세트(370)는 하우징(371)에 포함된 조작 스위치를 이용하거나 또는 원격 제어기(380)에 의해 조작될 수 있다. 원격 제어기(380)에 포함된 제어 키(379)에 의해 채널 및 음량을 제어할 수 있고, 따라서 표시부(373)에 표시되는 화상을 제어할 수 있다. 또한, 원격 제어기(380)는 원격 제어기(380)로부터 출력되는 데이터를 표시하기 위한 표시부(377)를 구비할 수 있다.
텔레비전 세트(370)는 수신기, 모뎀 등을 포함하는 것이 바람직하다. 수신기는 텔레비전 세트(370)가 일반적인 텔레비전 방송을 수신할 수 있게 한다. 또한, 텔레비전 세트(370)는, 모뎀을 통한 유선 또는 무선 접속에 의해 통신 네트워크에 접속될 때에 일방향(송신자로부터 수신자로) 또는 양방향(송신자와 수신자 끼리, 수신자들끼리 등)의 데이터 통신을 실시할 수 있다. 전술한 바와 같이 본 발명에 따른 반도체 장치를 텔레비전 세트에 적용함으로써, 고성능 텔레비전 세트를 제공할 수 있다.
이 실시 형태에 기재된 구조, 방법 등은, 다른 실시 형태들 중 임의의 실시 형태에 기재된 구조, 방법 등과 적절히 조합될 수 있다.
이 출원은 2009년 11월 28일자로 출원된 일본 특허 출원 제2009-270857호에 기초한 것이며, 그 전체 개시내용이 본 명세서에 참조로서 원용된다.
100: 기판
101: 도전층
101a: 게이트 전극층
102: 절연층
104: 산화물 반도체층
104a: 산화물 반도체층
104aa: 비정질 영역
104ab: 결정 영역
105: 산화물 반도체층
106: 산화물 반도체층
106a: 산화물 반도체층
107a: 도전층
107b: 도전층
108: 도전층
108a: 소스 또는 드레인 전극층
108b: 소스 또는 드레인 전극층
109a: 절연층
109b: 절연층
110: 고순도 결정 영역
112: 게이트 절연층
114: 게이트 전극층
116: 층간 절연층
118: 층간 절연층
150: 트랜지스터
200: 기판
206: 소자 분리 절연층
208a: 게이트 절연층
210a: 게이트 전극층
214: 불순물 영역
216: 채널 형성 영역
218: 측벽 절연층들
220: 고농도 불순물 영역들
224: 금속 화합물 영역들
226: 층간 절연층
228: 층간 절연층
230a: 소스 또는 드레인 전극층
230b: 소스 또는 드레인 전극층
230c: 전극
234: 절연층
236a: 전극
236b: 전극
236c: 전극
250: 트랜지스터
254a: 전극
254b: 전극
254c: 전극
254d: 전극
254e: 전극
256: 절연층
258a: 전극
258b: 전극
258c: 전극
258d: 전극
301: 본체
302: 하우징
303: 표시부
304: 키보드
311: 본체
312: 스타일러스
313: 표시부
314: 조작 버튼들
315: 외부 인터페이스
320: 전자 서적
321: 하우징
323: 하우징
325: 표시부
327: 표시부
331: 전원 스위치
333: 조작 키들
335: 스피커
337: 힌지
340: 하우징
341: 하우징
342: 표시 패널
343: 스피커
344: 마이크로폰
345: 조작 키들
346: 포인팅 장치
347: 카메라 렌즈
348: 외부 접속 단자
349: 태양 전지
350: 외부 메모리 슬롯
361: 본체
363: 접안부
364: 조작 스위치
365: 표시부B
366: 배터리
367: 표시부A
370: 텔레비전 세트
371: 하우징
373: 표시부
375: 스탠드
377: 표시부
379: 제어 키
380: 원격 제어기
500: 하지 구성요소
501: 산화물 결정층
502: 산화물 반도체층
503a: 산화물 결정층
503b: 산화물 결정층

Claims (4)

  1. 반도체 장치로서,
    실리콘을 포함하는 채널 형성 영역을 포함하는 제1 트랜지스터; 및
    산화물 반도체를 포함하는 채널 형성 영역을 포함하는 제2 트랜지스터
    를 포함하고,
    제1 절연층이 상기 제1 트랜지스터의 상기 채널 형성 영역 상에 제공되고,
    상기 제1 트랜지스터의 제1 게이트 전극이 상기 제1 절연층 상에 제공되고,
    제2 절연층이 상기 제1 트랜지스터의 상기 제1 게이트 전극 상에 제공되고,
    상기 제2 트랜지스터의 상기 채널 형성 영역을 포함하는 층이 상기 제2 절연층 상에 제공되고,
    제3 절연층이 상기 제2 트랜지스터의 상기 채널 형성 영역을 포함하는 상기 층 상에 제공되고,
    상기 제2 트랜지스터의 제2 게이트 전극이 상기 제3 절연층 상에 제공되고,
    제4 절연층이 상기 제2 트랜지스터의 상기 제2 게이트 전극 상에 제공되고,
    제5 절연층이 상기 제4 절연층 상에 제공되고,
    상기 제1 트랜지스터의 소스 전극 및 드레인 전극 중 하나는 상기 제2 절연층에 제공되는 개구, 상기 제3 절연층에 제공되는 개구, 상기 제4 절연층에 제공되는 개구 및 상기 제5 절연층에 제공되는 개구를 통해 상기 제2 트랜지스터의 소스 전극 및 드레인 전극 중 하나에 전기적으로 접속되는, 반도체 장치.
  2. 반도체 장치로서,
    실리콘을 포함하는 채널 형성 영역을 포함하는 제1 트랜지스터; 및
    산화물 반도체를 포함하는 채널 형성 영역을 포함하는 제2 트랜지스터로서, 상기 산화물 반도체는 인듐, 갈륨 및 아연을 포함하는, 상기 제2 트랜지스터
    를 포함하고,
    제1 절연층이 상기 제1 트랜지스터의 상기 채널 형성 영역 상에 제공되고,
    상기 제1 트랜지스터의 제1 게이트 전극이 상기 제1 절연층 상에 제공되고,
    제2 절연층이 상기 제1 트랜지스터의 상기 제1 게이트 전극 상에 제공되고,
    상기 제2 트랜지스터의 상기 채널 형성 영역을 포함하는 층이 상기 제2 절연층 상에 제공되고,
    제3 절연층이 상기 제2 트랜지스터의 상기 채널 형성 영역을 포함하는 상기 층 상에 제공되고,
    상기 제2 트랜지스터의 제2 게이트 전극이 상기 제3 절연층 상에 제공되고,
    제4 절연층이 상기 제2 트랜지스터의 상기 제2 게이트 전극 상에 제공되고,
    제5 절연층이 상기 제4 절연층 상에 제공되고,
    상기 제1 트랜지스터의 소스 전극 및 드레인 전극 중 하나는 상기 제2 절연층에 제공되는 개구, 상기 제3 절연층에 제공되는 개구, 상기 제4 절연층에 제공되는 개구 및 상기 제5 절연층에 제공되는 개구를 통해 상기 제2 트랜지스터의 소스 전극 및 드레인 전극 중 하나에 전기적으로 접속되는, 반도체 장치.
  3. 반도체 장치로서,
    실리콘을 포함하는 채널 형성 영역을 포함하는 제1 트랜지스터; 및
    산화물 반도체를 포함하는 채널 형성 영역을 포함하는 제2 트랜지스터로서, 상기 산화물 반도체는 인듐, 갈륨 및 아연을 포함하는, 상기 제2 트랜지스터
    를 포함하고,
    제1 절연층이 상기 제1 트랜지스터의 상기 채널 형성 영역 상에 제공되고,
    상기 제1 트랜지스터의 제1 게이트 전극이 상기 제1 절연층 상에 제공되고,
    제2 절연층이 상기 제1 트랜지스터의 상기 제1 게이트 전극 상에 제공되고,
    상기 제2 트랜지스터의 상기 채널 형성 영역을 포함하는 층이 상기 제2 절연층 상에 제공되고,
    제3 절연층이 상기 제2 트랜지스터의 상기 채널 형성 영역을 포함하는 상기 층 상에 제공되고,
    상기 제2 트랜지스터의 제2 게이트 전극이 상기 제3 절연층 상에 제공되고,
    제4 절연층이 상기 제2 트랜지스터의 상기 제2 게이트 전극 상에 제공되고,
    제5 절연층이 상기 제4 절연층 상에 제공되고,
    상기 제1 트랜지스터의 소스 전극 및 드레인 전극 중 하나는 상기 제2 절연층에 제공되는 개구, 상기 제3 절연층에 제공되는 개구, 상기 제4 절연층에 제공되는 개구 및 상기 제5 절연층에 제공되는 개구를 통해 상기 제2 트랜지스터의 소스 전극 및 드레인 전극 중 하나에 전기적으로 접속되고,
    상기 제1 트랜지스터의 상기 채널 형성 영역은 상기 제2 트랜지스터의 상기 채널 형성 영역과 중첩하지 않고,
    제1 도전층은 상기 제2 트랜지스터의 상기 채널 형성 영역을 포함하는 상기 층의 상면과 접하고,
    상기 제3 절연층 및 상기 제4 절연층은 상기 제1 트랜지스터의 상기 제1 게이트 전극과 중첩하는 영역을 포함하는, 반도체 장치.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 산화물 반도체는 결정 영역을 포함하고,
    상기 제2 트랜지스터의 제3 게이트 전극은 상기 제2 트랜지스터의 상기 채널 형성 영역 및 상기 제2 트랜지스터의 상기 제2 게이트 전극과 중첩하는, 반도체 장치.
KR1020227025831A 2009-11-28 2010-11-08 반도체 장치 및 그 제조 방법 KR20220107336A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009270857 2009-11-28
JPJP-P-2009-270857 2009-11-28
PCT/JP2010/070246 WO2011065243A1 (en) 2009-11-28 2010-11-08 Semiconductor device and manufacturing method thereof
KR1020217029579A KR102426613B1 (ko) 2009-11-28 2010-11-08 반도체 장치 및 그 제조 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020217029579A Division KR102426613B1 (ko) 2009-11-28 2010-11-08 반도체 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20220107336A true KR20220107336A (ko) 2022-08-02

Family

ID=44066348

Family Applications (9)

Application Number Title Priority Date Filing Date
KR1020207030847A KR102304078B1 (ko) 2009-11-28 2010-11-08 반도체 장치 및 그 제조 방법
KR1020227025831A KR20220107336A (ko) 2009-11-28 2010-11-08 반도체 장치 및 그 제조 방법
KR1020127022039A KR101396015B1 (ko) 2009-11-28 2010-11-08 반도체 장치
KR1020197024456A KR20190100462A (ko) 2009-11-28 2010-11-08 반도체 장치 및 그 제조 방법
KR1020137031370A KR101714831B1 (ko) 2009-11-28 2010-11-08 반도체 장치
KR1020127014554A KR101895080B1 (ko) 2009-11-28 2010-11-08 반도체 장치 및 그 제조 방법
KR1020217029579A KR102426613B1 (ko) 2009-11-28 2010-11-08 반도체 장치 및 그 제조 방법
KR1020187024790A KR102089200B1 (ko) 2009-11-28 2010-11-08 반도체 장치 및 그 제조 방법
KR1020137010527A KR101329849B1 (ko) 2009-11-28 2010-11-08 반도체 장치 및 그 제조 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020207030847A KR102304078B1 (ko) 2009-11-28 2010-11-08 반도체 장치 및 그 제조 방법

Family Applications After (7)

Application Number Title Priority Date Filing Date
KR1020127022039A KR101396015B1 (ko) 2009-11-28 2010-11-08 반도체 장치
KR1020197024456A KR20190100462A (ko) 2009-11-28 2010-11-08 반도체 장치 및 그 제조 방법
KR1020137031370A KR101714831B1 (ko) 2009-11-28 2010-11-08 반도체 장치
KR1020127014554A KR101895080B1 (ko) 2009-11-28 2010-11-08 반도체 장치 및 그 제조 방법
KR1020217029579A KR102426613B1 (ko) 2009-11-28 2010-11-08 반도체 장치 및 그 제조 방법
KR1020187024790A KR102089200B1 (ko) 2009-11-28 2010-11-08 반도체 장치 및 그 제조 방법
KR1020137010527A KR101329849B1 (ko) 2009-11-28 2010-11-08 반도체 장치 및 그 제조 방법

Country Status (5)

Country Link
US (9) US8748881B2 (ko)
JP (11) JP5116830B2 (ko)
KR (9) KR102304078B1 (ko)
TW (10) TWI830500B (ko)
WO (1) WO2011065243A1 (ko)

Families Citing this family (148)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100043117A1 (en) * 2008-08-19 2010-02-25 Mary Elizabeth Hildebrandt Convertible Head And Neck Supporting Apparel
KR101671210B1 (ko) 2009-03-06 2016-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR101291395B1 (ko) 2009-06-30 2013-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
EP2486593B1 (en) 2009-10-09 2017-02-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101499494B1 (ko) 2009-10-30 2015-03-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리 회로 및 반도체 장치
WO2011055631A1 (en) * 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN103426935A (zh) 2009-11-27 2013-12-04 株式会社半导体能源研究所 半导体装置和及其制造方法
WO2011065244A1 (en) * 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011065210A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
KR101825345B1 (ko) 2009-11-28 2018-02-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 적층 산화물 재료, 반도체 장치 및 반도체 장치의 제작 방법
KR102304078B1 (ko) * 2009-11-28 2021-09-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
CN105609509A (zh) 2009-12-04 2016-05-25 株式会社半导体能源研究所 显示装置
WO2011068066A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN104658598B (zh) * 2009-12-11 2017-08-11 株式会社半导体能源研究所 半导体器件、逻辑电路和cpu
US9057758B2 (en) * 2009-12-18 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Method for measuring current, method for inspecting semiconductor device, semiconductor device, and test element group
WO2011074407A1 (en) * 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN109390215B (zh) * 2009-12-28 2023-08-15 株式会社半导体能源研究所 制造半导体装置的方法
KR101878206B1 (ko) * 2010-03-05 2018-07-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막의 제작 방법 및 트랜지스터의 제작 방법
US8629438B2 (en) 2010-05-21 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8685787B2 (en) 2010-08-25 2014-04-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
TWI525818B (zh) 2010-11-30 2016-03-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置之製造方法
US8809852B2 (en) 2010-11-30 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor element, semiconductor device, and method for manufacturing the same
US8823092B2 (en) 2010-11-30 2014-09-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8629496B2 (en) 2010-11-30 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN103262250B (zh) * 2010-12-08 2014-12-17 夏普株式会社 半导体装置和显示装置
JP5982125B2 (ja) 2011-01-12 2016-08-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9082860B2 (en) * 2011-03-31 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9478668B2 (en) 2011-04-13 2016-10-25 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
US8809854B2 (en) 2011-04-22 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8878288B2 (en) 2011-04-22 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8916868B2 (en) 2011-04-22 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8932913B2 (en) 2011-04-22 2015-01-13 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8847233B2 (en) 2011-05-12 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a trenched insulating layer coated with an oxide semiconductor film
US9412623B2 (en) * 2011-06-08 2016-08-09 Cbrite Inc. Metal oxide TFT with improved source/drain contacts and reliability
US8679905B2 (en) * 2011-06-08 2014-03-25 Cbrite Inc. Metal oxide TFT with improved source/drain contacts
TWI686871B (zh) * 2011-06-17 2020-03-01 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9166055B2 (en) 2011-06-17 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8952377B2 (en) * 2011-07-08 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8748886B2 (en) * 2011-07-08 2014-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US9385238B2 (en) * 2011-07-08 2016-07-05 Semiconductor Energy Laboratory Co., Ltd. Transistor using oxide semiconductor
US9214474B2 (en) * 2011-07-08 2015-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR101962261B1 (ko) 2011-07-15 2019-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 구동 방법
US8802493B2 (en) * 2011-09-13 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of oxide semiconductor device
KR102447866B1 (ko) 2011-09-29 2022-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20140056392A (ko) * 2011-09-29 2014-05-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20130046357A (ko) * 2011-10-27 2013-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US10026847B2 (en) 2011-11-18 2018-07-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, method for manufacturing semiconductor element, and semiconductor device including semiconductor element
US8962386B2 (en) * 2011-11-25 2015-02-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102072244B1 (ko) * 2011-11-30 2020-01-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US8796683B2 (en) * 2011-12-23 2014-08-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5917385B2 (ja) * 2011-12-27 2016-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102097171B1 (ko) * 2012-01-20 2020-04-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9419146B2 (en) * 2012-01-26 2016-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TW201901972A (zh) * 2012-01-26 2019-01-01 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US9859114B2 (en) * 2012-02-08 2018-01-02 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor device with an oxygen-controlling insulating layer
JP6151530B2 (ja) * 2012-02-29 2017-06-21 株式会社半導体エネルギー研究所 イメージセンサ、カメラ、及び監視システム
US9553201B2 (en) * 2012-04-02 2017-01-24 Samsung Display Co., Ltd. Thin film transistor, thin film transistor array panel, and manufacturing method of thin film transistor
US8999773B2 (en) * 2012-04-05 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Processing method of stacked-layer film and manufacturing method of semiconductor device
KR102479944B1 (ko) 2012-04-13 2022-12-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6059566B2 (ja) * 2012-04-13 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9048323B2 (en) 2012-04-30 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6016455B2 (ja) * 2012-05-23 2016-10-26 株式会社半導体エネルギー研究所 半導体装置
WO2013180040A1 (en) * 2012-05-31 2013-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9153699B2 (en) * 2012-06-15 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with multiple oxide semiconductor layers
JP2014042004A (ja) * 2012-07-26 2014-03-06 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US20140027762A1 (en) * 2012-07-27 2014-01-30 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
KR102171650B1 (ko) * 2012-08-10 2020-10-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9245958B2 (en) 2012-08-10 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6220597B2 (ja) * 2012-08-10 2017-10-25 株式会社半導体エネルギー研究所 半導体装置
WO2014046222A1 (en) 2012-09-24 2014-03-27 Semiconductor Energy Laboratory Co., Ltd. Display device
TWI746200B (zh) * 2012-09-24 2021-11-11 日商半導體能源研究所股份有限公司 半導體裝置
CN102856392B (zh) * 2012-10-09 2015-12-02 深圳市华星光电技术有限公司 薄膜晶体管主动装置及其制作方法
JP6246549B2 (ja) * 2012-10-17 2017-12-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102094568B1 (ko) 2012-10-17 2020-03-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그의 제작 방법
JP6283191B2 (ja) 2012-10-17 2018-02-21 株式会社半導体エネルギー研究所 半導体装置
JP6293229B2 (ja) * 2012-10-17 2018-03-14 株式会社半導体エネルギー研究所 半導体装置
JP6021586B2 (ja) 2012-10-17 2016-11-09 株式会社半導体エネルギー研究所 半導体装置
JP6059501B2 (ja) 2012-10-17 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2014065389A1 (en) 2012-10-25 2014-05-01 Semiconductor Energy Laboratory Co., Ltd. Central control system
JP6220641B2 (ja) * 2012-11-15 2017-10-25 株式会社半導体エネルギー研究所 半導体装置
TWI605593B (zh) * 2012-11-15 2017-11-11 半導體能源研究所股份有限公司 半導體裝置
TWI600157B (zh) * 2012-11-16 2017-09-21 半導體能源研究所股份有限公司 半導體裝置
TWI624949B (zh) 2012-11-30 2018-05-21 半導體能源研究所股份有限公司 半導體裝置
JP6320009B2 (ja) * 2012-12-03 2018-05-09 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
WO2014103901A1 (en) * 2012-12-25 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2014104267A1 (en) 2012-12-28 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6329762B2 (ja) * 2012-12-28 2018-05-23 株式会社半導体エネルギー研究所 半導体装置
US9076825B2 (en) * 2013-01-30 2015-07-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
TWI473164B (zh) * 2013-02-22 2015-02-11 Ritedia Corp 介電材料及使用其之電晶體裝置
JP6141777B2 (ja) * 2013-02-28 2017-06-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9368636B2 (en) 2013-04-01 2016-06-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device comprising a plurality of oxide semiconductor layers
US20140306219A1 (en) * 2013-04-10 2014-10-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10304859B2 (en) * 2013-04-12 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide film on an oxide semiconductor film
US9882058B2 (en) * 2013-05-03 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
DE102014208859B4 (de) 2013-05-20 2021-03-11 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
TWI664731B (zh) 2013-05-20 2019-07-01 半導體能源研究所股份有限公司 半導體裝置
WO2014188982A1 (en) 2013-05-20 2014-11-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6400336B2 (ja) 2013-06-05 2018-10-03 株式会社半導体エネルギー研究所 半導体装置
US20150008428A1 (en) 2013-07-08 2015-01-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP6322503B2 (ja) 2013-07-16 2018-05-09 株式会社半導体エネルギー研究所 半導体装置
JP2015053477A (ja) 2013-08-05 2015-03-19 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
US9299855B2 (en) 2013-08-09 2016-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having dual gate insulating layers
KR102294507B1 (ko) * 2013-09-06 2021-08-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9716003B2 (en) * 2013-09-13 2017-07-25 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
KR102386362B1 (ko) * 2013-12-02 2022-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US20150177311A1 (en) * 2013-12-19 2015-06-25 Intermolecular, Inc. Methods and Systems for Evaluating IGZO with Respect to NBIS
US9722049B2 (en) 2013-12-23 2017-08-01 Intermolecular, Inc. Methods for forming crystalline IGZO with a seed layer
JP6488124B2 (ja) 2013-12-27 2019-03-20 株式会社半導体エネルギー研究所 半導体装置
TWI658597B (zh) 2014-02-07 2019-05-01 日商半導體能源研究所股份有限公司 半導體裝置
WO2015142322A1 (en) * 2014-03-18 2015-09-24 Intel Corporation Semiconductor assemblies with flexible substrates
KR102332469B1 (ko) * 2014-03-28 2021-11-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터 및 반도체 장치
US9780226B2 (en) * 2014-04-25 2017-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI672804B (zh) * 2014-05-23 2019-09-21 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
US20160005871A1 (en) * 2014-07-04 2016-01-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9705004B2 (en) 2014-08-01 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10032888B2 (en) * 2014-08-22 2018-07-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing semiconductor device, and electronic appliance having semiconductor device
TWI669819B (zh) 2014-11-28 2019-08-21 日商半導體能源研究所股份有限公司 半導體裝置、模組以及電子裝置
US20160155803A1 (en) * 2014-11-28 2016-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device, Method for Manufacturing the Semiconductor Device, and Display Device Including the Semiconductor Device
JP2016119465A (ja) * 2014-12-18 2016-06-30 株式会社半導体エネルギー研究所 結晶性半導体膜の作成方法、および半導体装置
US9818880B2 (en) * 2015-02-12 2017-11-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
WO2016139560A1 (en) 2015-03-03 2016-09-09 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film, semiconductor device including the oxide semiconductor film, and display device including the semiconductor device
CN113223967A (zh) * 2015-03-03 2021-08-06 株式会社半导体能源研究所 半导体装置、该半导体装置的制造方法或包括该半导体装置的显示装置
JP6705663B2 (ja) * 2015-03-06 2020-06-03 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US10008609B2 (en) * 2015-03-17 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, or display device including the same
KR102546189B1 (ko) * 2015-04-13 2023-06-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9837547B2 (en) * 2015-05-22 2017-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide conductor and display device including the semiconductor device
US11024725B2 (en) 2015-07-24 2021-06-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including metal oxide film
CN105185695A (zh) * 2015-08-21 2015-12-23 京东方科技集团股份有限公司 氧化物半导体薄膜的制备方法和薄膜晶体管的制备方法
JP6887243B2 (ja) * 2015-12-11 2021-06-16 株式会社半導体エネルギー研究所 トランジスタ、半導体装置、電子機器及び半導ウエハ
US10714633B2 (en) 2015-12-15 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
US9576984B1 (en) * 2016-01-14 2017-02-21 Hon Hai Precision Industry Co., Ltd. Thin film transistor array panel and conducting structure
JP6985812B2 (ja) * 2016-05-04 2021-12-22 株式会社半導体エネルギー研究所 トランジスタの作製方法
JP7078354B2 (ja) * 2016-05-04 2022-05-31 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
TWI718208B (zh) 2016-06-30 2021-02-11 日商半導體能源研究所股份有限公司 顯示裝置及其工作方法以及電子裝置
TW201804613A (zh) * 2016-07-26 2018-02-01 聯華電子股份有限公司 氧化物半導體裝置
JP6188900B2 (ja) * 2016-09-27 2017-08-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6302037B2 (ja) * 2016-12-09 2018-03-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6345842B2 (ja) * 2017-05-02 2018-06-20 株式会社半導体エネルギー研究所 半導体装置
US11257722B2 (en) 2017-07-31 2022-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide containing gallium indium and zinc
KR102446301B1 (ko) * 2017-12-11 2022-09-23 엘지디스플레이 주식회사 지지층을 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
TWI658587B (zh) * 2018-01-25 2019-05-01 友達光電股份有限公司 顯示裝置之薄膜電晶體及其形成方法
JP7142081B2 (ja) * 2018-03-06 2022-09-26 株式会社半導体エネルギー研究所 積層体、及び半導体装置
US11430897B2 (en) * 2018-03-23 2022-08-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
GB201819570D0 (en) * 2018-11-30 2019-01-16 Univ Surrey Multiple-gate transistor
JP7124727B2 (ja) 2019-01-23 2022-08-24 いすゞ自動車株式会社 内燃機関の排気浄化装置、及び車両
KR20200138522A (ko) * 2019-05-30 2020-12-10 삼성전자주식회사 이미지 센서 및 이의 제조 방법
CN113506831A (zh) * 2021-06-21 2021-10-15 武汉大学 一种短沟道ZnO薄膜晶体管及其制备方法
KR102481855B1 (ko) * 2021-07-07 2022-12-27 고려대학교 산학협력단 피드백 전계효과 전자소자를 이용한 로직 인 메모리 인버터

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH08264794A (ja) 1995-03-27 1996-10-11 Res Dev Corp Of Japan 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP2000150900A (ja) 1998-11-17 2000-05-30 Japan Science & Technology Corp トランジスタ及び半導体装置
KR20040103957A (ko) 2002-04-19 2004-12-09 마크스 가부시기가이샤 전동스테이플러
WO2005088726A1 (ja) 2004-03-12 2005-09-22 Japan Science And Technology Agency アモルファス酸化物及び薄膜トランジスタ
JP2006165529A (ja) 2004-11-10 2006-06-22 Canon Inc 非晶質酸化物、及び電界効果型トランジスタ

Family Cites Families (232)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2009102A (en) 1932-04-21 1935-07-23 Harry A Bern Pressure balancer
US2008102A (en) 1934-05-14 1935-07-16 Velsicol Corp Rubber plasticizer
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH04300292A (ja) * 1991-03-26 1992-10-23 Sumitomo Electric Ind Ltd 複合酸化物超電導薄膜の成膜方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3181692B2 (ja) 1992-06-26 2001-07-03 富士通株式会社 薄膜トランジスタ及びその製造方法
JP3128364B2 (ja) * 1992-11-13 2001-01-29 新日本製鐵株式会社 半導体装置及びその製造方法
IT1264381B1 (it) 1993-05-07 1996-09-23 M & G Ricerche Spa Articoli formati da resine poliestere
TW367564B (en) * 1995-09-25 1999-08-21 Toshiba Corp Forming method for polycrystalline silicon, thin film transistor containing the polycrystalline silicon and manufacturing method thereof, and the liquid crystal display containing the thin film transistor
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US6238808B1 (en) * 1998-01-23 2001-05-29 Canon Kabushiki Kaisha Substrate with zinc oxide layer, method for producing zinc oxide layer, photovoltaic device, and method for producing photovoltaic device
JP3436487B2 (ja) 1998-05-18 2003-08-11 シャープ株式会社 アクティブマトリクス基板の製造方法
JP2000026119A (ja) 1998-07-09 2000-01-25 Hoya Corp 透明導電性酸化物薄膜を有する物品及びその製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP2000174282A (ja) * 1998-12-03 2000-06-23 Semiconductor Energy Lab Co Ltd 半導体装置
JP2000294880A (ja) * 1999-04-07 2000-10-20 Fuji Electric Co Ltd Ｉｉｉ族窒化物半導体薄膜およびその製造方法
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4592209B2 (ja) * 2000-04-28 2010-12-01 株式会社豊田中央研究所 結晶配向バルクＺｎＯ系焼結体材料の製造方法およびそれにより製造された熱電変換デバイス
WO2002016679A1 (fr) 2000-08-18 2002-02-28 Tohoku Techno Arch Co., Ltd. Matiere semi-conductrice polycristalline
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3992922B2 (ja) 2000-11-27 2007-10-17 シャープ株式会社 液晶表示装置用基板及びその製造方法及びそれを備えた液晶表示装置
JP2002252353A (ja) * 2001-02-26 2002-09-06 Hitachi Ltd 薄膜トランジスタおよびアクティブマトリクス型液晶表示装置
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
KR100532080B1 (ko) * 2001-05-07 2005-11-30 엘지.필립스 엘시디 주식회사 비정질 인듐 틴 옥사이드 식각용액 및 이를 이용한 액정표시소자의 제조방법
JP3694737B2 (ja) 2001-07-27 2005-09-14 独立行政法人物質・材料研究機構 酸化亜鉛基ホモロガス化合物薄膜の製造法
JP4920836B2 (ja) 2001-07-30 2012-04-18 シャープ株式会社 半導体素子
AU2002322721B2 (en) * 2001-08-03 2009-01-08 The Government Of The United States Of America As Represented By The Secretary Of The Department Of Health And Human Services Acylthiols and component thiol compositions as anti-HIV and anti-retroviral agents
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP2003085000A (ja) 2001-09-10 2003-03-20 Mitsubishi Electric Corp トレース情報生成装置およびその方法
JP4090716B2 (ja) * 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) * 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
KR100415617B1 (ko) 2001-12-06 2004-01-24 엘지.필립스 엘시디 주식회사 에천트와 이를 이용한 금속배선 제조방법 및박막트랜지스터의 제조방법
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) * 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP2003298062A (ja) * 2002-03-29 2003-10-17 Sharp Corp 薄膜トランジスタ及びその製造方法
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4519423B2 (ja) * 2003-05-30 2010-08-04 創世理工株式会社 半導体を用いた光デバイス
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7727366B2 (en) * 2003-10-22 2010-06-01 Nexx Systems, Inc. Balancing pressure to improve a fluid seal
JP2005217385A (ja) 2004-01-31 2005-08-11 National Institute For Materials Science 亜鉛含有金属酸化物半導体およびその製造方法
CN1918672B (zh) * 2004-03-09 2012-10-03 出光兴产株式会社 薄膜晶体管、薄膜晶体管基板、液晶显示装置、溅射靶、透明导电膜、透明电极及它们的制造方法
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
GB0409439D0 (en) 2004-04-28 2004-06-02 Koninkl Philips Electronics Nv Thin film transistor
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
BRPI0517568B8 (pt) * 2004-11-10 2022-03-03 Canon Kk Transistor de efeito de campo
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CN101057333B (zh) * 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
KR100889796B1 (ko) * 2004-11-10 2009-03-20 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) * 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI569441B (zh) * 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US8330202B2 (en) * 2005-02-23 2012-12-11 Micron Technology, Inc. Germanium-silicon-carbide floating gates in memories
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006313776A (ja) * 2005-05-06 2006-11-16 Seiko Epson Corp 薄膜半導体装置、電子機器、および薄膜半導体装置の製造方法
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
US8282708B2 (en) * 2005-09-13 2012-10-09 Rasirc Method of producing high purity steam
JP5006598B2 (ja) * 2005-09-16 2012-08-22 キヤノン株式会社 電界効果型トランジスタ
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101397571B1 (ko) * 2005-11-15 2014-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제조방법
WO2007063966A1 (ja) * 2005-12-02 2007-06-07 Idemitsu Kosan Co., Ltd. Ｔｆｔ基板及びｔｆｔ基板の製造方法
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5015473B2 (ja) * 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタアレイ及びその製法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
IL175107A (en) 2006-04-23 2010-12-30 Eliezer Krausz Seal profile for pipe coupling
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
CN101356652B (zh) 2006-06-02 2012-04-18 日本财团法人高知县产业振兴中心 包括由氧化锌构成的氧化物半导体薄膜层的半导体器件及其制造方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
KR101257811B1 (ko) * 2006-06-30 2013-04-29 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법
US7906415B2 (en) * 2006-07-28 2011-03-15 Xerox Corporation Device having zinc oxide semiconductor and indium/zinc electrode
US7491575B2 (en) * 2006-08-02 2009-02-17 Xerox Corporation Fabricating zinc oxide semiconductor using hydrolysis
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
TWM307806U (en) * 2006-08-09 2007-03-11 Chuan-Chao Tseng Multi-media projector
JP4404881B2 (ja) 2006-08-09 2010-01-27 日本電気株式会社 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
JP5145676B2 (ja) 2006-09-15 2013-02-20 凸版印刷株式会社 薄膜トランジスタおよびその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7511343B2 (en) 2006-10-12 2009-03-31 Xerox Corporation Thin film transistor
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
KR101425635B1 (ko) * 2006-11-29 2014-08-06 삼성디스플레이 주식회사 산화물 박막 트랜지스터 기판의 제조 방법 및 산화물 박막트랜지스터 기판
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5105842B2 (ja) * 2006-12-05 2012-12-26 キヤノン株式会社 酸化物半導体を用いた表示装置及びその製造方法
KR20080052107A (ko) * 2006-12-07 2008-06-11 엘지전자 주식회사 산화물 반도체층을 구비한 박막 트랜지스터
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101312259B1 (ko) 2007-02-09 2013-09-25 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
TWI478347B (zh) * 2007-02-09 2015-03-21 Idemitsu Kosan Co A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
WO2008117739A1 (ja) 2007-03-23 2008-10-02 Idemitsu Kosan Co., Ltd. 半導体デバイス、多結晶半導体薄膜、多結晶半導体薄膜の製造方法、電界効果型トランジスタ、及び、電界効果型トランジスタの製造方法
JP2008241978A (ja) 2007-03-27 2008-10-09 Seiko Epson Corp 電気光学装置及びその製造方法並びに電子機器
JP5320746B2 (ja) * 2007-03-28 2013-10-23 凸版印刷株式会社 薄膜トランジスタ
WO2008126492A1 (ja) * 2007-04-05 2008-10-23 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ及び電界効果型トランジスタの製造方法
WO2008126729A1 (ja) * 2007-04-06 2008-10-23 Sharp Kabushiki Kaisha 半導体素子およびその製造方法、並びに該半導体素子を備える電子デバイス
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
JP2008293957A (ja) * 2007-04-27 2008-12-04 Canon Inc 有機発光装置の製造方法
US20080268136A1 (en) * 2007-04-27 2008-10-30 Canon Kabushiki Kaisha Method of producing organic light emitting apparatus
JP5043499B2 (ja) 2007-05-02 2012-10-10 財団法人高知県産業振興センター 電子素子及び電子素子の製造方法
KR101334182B1 (ko) * 2007-05-28 2013-11-28 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터의 제조방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101092483B1 (ko) * 2007-05-31 2011-12-13 캐논 가부시끼가이샤 산화물 반도체를 사용한 박막트랜지스터의 제조 방법
JP5303119B2 (ja) * 2007-06-05 2013-10-02 株式会社ジャパンディスプレイ 半導体装置
US7935964B2 (en) * 2007-06-19 2011-05-03 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
KR20090002841A (ko) 2007-07-04 2009-01-09 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법
JP4836085B2 (ja) 2007-07-27 2011-12-14 独立行政法人産業技術総合研究所 スタンプ式製膜法
WO2009018509A1 (en) 2007-08-02 2009-02-05 Applied Materials, Inc. Thin film transistors using thin film semiconductor materials
KR100907400B1 (ko) * 2007-08-28 2009-07-10 삼성모바일디스플레이주식회사 박막 트랜지스터 및 이를 이용한 발광표시장치
JP4537434B2 (ja) * 2007-08-31 2010-09-01 株式会社日立製作所 酸化亜鉛薄膜、及びそれを用いた透明導電膜、及び表示素子
TWI453915B (zh) * 2007-09-10 2014-09-21 Idemitsu Kosan Co Thin film transistor
US8232598B2 (en) * 2007-09-20 2012-07-31 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US8044464B2 (en) 2007-09-21 2011-10-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8008627B2 (en) * 2007-09-21 2011-08-30 Fujifilm Corporation Radiation imaging element
US20090090915A1 (en) * 2007-10-05 2009-04-09 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device having thin film transistor, and method for manufacturing the same
US8501585B2 (en) * 2007-10-10 2013-08-06 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP5377940B2 (ja) * 2007-12-03 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
KR20090069806A (ko) * 2007-12-26 2009-07-01 삼성전자주식회사 표시 기판, 이를 포함하는 표시 장치 및 표시 기판의 제조방법
JP5292805B2 (ja) 2007-12-26 2013-09-18 凸版印刷株式会社 薄膜トランジスタアレイ及びその製造方法
JP5213458B2 (ja) 2008-01-08 2013-06-19 キヤノン株式会社 アモルファス酸化物及び電界効果型トランジスタ
KR101425131B1 (ko) 2008-01-15 2014-07-31 삼성디스플레이 주식회사 표시 기판 및 이를 포함하는 표시 장치
JP5264197B2 (ja) 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
US8586979B2 (en) 2008-02-01 2013-11-19 Samsung Electronics Co., Ltd. Oxide semiconductor transistor and method of manufacturing the same
EP2086013B1 (en) 2008-02-01 2018-05-23 Samsung Electronics Co., Ltd. Oxide semiconductor transistor
KR101512818B1 (ko) 2008-02-01 2015-05-20 삼성전자주식회사 산화물 반도체 트랜지스터 및 그 제조방법
KR101513601B1 (ko) 2008-03-07 2015-04-21 삼성전자주식회사 트랜지스터
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
JP5017161B2 (ja) 2008-03-27 2012-09-05 株式会社東芝 酸化物超電導体
KR101490112B1 (ko) 2008-03-28 2015-02-05 삼성전자주식회사 인버터 및 그를 포함하는 논리회로
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5416460B2 (ja) * 2008-04-18 2014-02-12 株式会社半導体エネルギー研究所 薄膜トランジスタおよび薄膜トランジスタの作製方法
JP5704790B2 (ja) 2008-05-07 2015-04-22 キヤノン株式会社 薄膜トランジスタ、および、表示装置
KR101496148B1 (ko) * 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
US9041202B2 (en) * 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963027B1 (ko) * 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100975204B1 (ko) * 2008-08-04 2010-08-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5345456B2 (ja) * 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
KR101497425B1 (ko) 2008-08-28 2015-03-03 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR101489652B1 (ko) * 2008-09-02 2015-02-06 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
JP5258467B2 (ja) * 2008-09-11 2013-08-07 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5430113B2 (ja) * 2008-10-08 2014-02-26 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US8106400B2 (en) * 2008-10-24 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI633605B (zh) * 2008-10-31 2018-08-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR20100062544A (ko) * 2008-12-02 2010-06-10 삼성전자주식회사 박막 트랜지스터 기판의 제조 방법
JP5538797B2 (ja) * 2008-12-12 2014-07-02 キヤノン株式会社 電界効果型トランジスタ及び表示装置
KR101609727B1 (ko) * 2008-12-17 2016-04-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
TWI474408B (zh) * 2008-12-26 2015-02-21 Semiconductor Energy Lab 半導體裝置及其製造方法
KR101627728B1 (ko) * 2008-12-30 2016-06-08 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
JP5185838B2 (ja) * 2009-01-05 2013-04-17 カシオ計算機株式会社 薄膜トランジスタの製造方法
KR101034686B1 (ko) * 2009-01-12 2011-05-16 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
KR101048965B1 (ko) * 2009-01-22 2011-07-12 삼성모바일디스플레이주식회사 유기 전계발광 표시장치
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
JP4752927B2 (ja) * 2009-02-09 2011-08-17 ソニー株式会社 薄膜トランジスタおよび表示装置
US8378342B2 (en) * 2009-03-23 2013-02-19 Samsung Electronics Co., Ltd. Oxide semiconductor and thin film transistor including the same
JP5322787B2 (ja) * 2009-06-11 2013-10-23 富士フイルム株式会社 薄膜トランジスタ及びその製造方法、電気光学装置、並びにセンサー
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP2011071476A (ja) * 2009-08-25 2011-04-07 Canon Inc 薄膜トランジスタ、薄膜トランジスタを用いた表示装置及び薄膜トランジスタの製造方法
EP3217435A1 (en) * 2009-09-16 2017-09-13 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
WO2011039853A1 (ja) * 2009-09-30 2011-04-07 キヤノン株式会社 薄膜トランジスタ
KR101652790B1 (ko) * 2009-11-09 2016-08-31 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
WO2011058885A1 (en) * 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device including the same
KR101638977B1 (ko) 2009-11-13 2016-07-12 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
WO2011065244A1 (en) * 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101825345B1 (ko) * 2009-11-28 2018-02-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 적층 산화물 재료, 반도체 장치 및 반도체 장치의 제작 방법
KR102304078B1 (ko) * 2009-11-28 2021-09-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011065210A1 (en) * 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
JP2011138934A (ja) * 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
KR101623956B1 (ko) * 2010-01-15 2016-05-24 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
KR101636998B1 (ko) * 2010-02-12 2016-07-08 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법
JP2011187506A (ja) 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
KR101104210B1 (ko) 2010-03-05 2012-01-10 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조방법
TWI562285B (en) * 2010-08-06 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing the same
JP2012160679A (ja) 2011-02-03 2012-08-23 Sony Corp 薄膜トランジスタ、表示装置および電子機器
KR101874992B1 (ko) 2011-12-30 2018-07-06 삼성전기주식회사 부품 내장형 인쇄회로기판 및 이의 제조방법
KR102186148B1 (ko) 2014-02-28 2020-12-03 삼성전기주식회사 임베디드 기판 및 임베디드 기판의 제조 방법
NL2019471B1 (nl) * 2017-08-31 2019-03-11 Mci Mirror Controls Int Netherlands B V Verstelinrichting voor een luchtbeïnvloedingselement, werkwijze voor het verstellen van een luchtbeïnvloedingselement met een verstelinrichting, motorvoertuig voorzien van een luchtbeïnvloedingselement met een verstelinrichting

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH08264794A (ja) 1995-03-27 1996-10-11 Res Dev Corp Of Japan 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP2000150900A (ja) 1998-11-17 2000-05-30 Japan Science & Technology Corp トランジスタ及び半導体装置
KR20040103957A (ko) 2002-04-19 2004-12-09 마크스 가부시기가이샤 전동스테이플러
WO2005088726A1 (ja) 2004-03-12 2005-09-22 Japan Science And Technology Agency アモルファス酸化物及び薄膜トランジスタ
JP2006165529A (ja) 2004-11-10 2006-06-22 Canon Inc 非晶質酸化物、及び電界効果型トランジスタ

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPEGpat00001.jpg194160

Also Published As

Publication number Publication date
KR101396015B1 (ko) 2014-05-16
TW201601321A (zh) 2016-01-01
WO2011065243A1 (en) 2011-06-03
TW202042401A (zh) 2020-11-16
TW202312500A (zh) 2023-03-16
TWI698023B (zh) 2020-07-01
JP6419933B2 (ja) 2018-11-07
JP6246852B2 (ja) 2017-12-13
JP2017123491A (ja) 2017-07-13
JP2020115576A (ja) 2020-07-30
KR102304078B1 (ko) 2021-09-23
KR20200124774A (ko) 2020-11-03
US20200212222A1 (en) 2020-07-02
KR20210116711A (ko) 2021-09-27
KR20180099934A (ko) 2018-09-05
US9887298B2 (en) 2018-02-06
KR20130137053A (ko) 2013-12-13
US20230299207A1 (en) 2023-09-21
KR20130051020A (ko) 2013-05-16
US10263120B2 (en) 2019-04-16
TWI557912B (zh) 2016-11-11
US11133419B2 (en) 2021-09-28
JP5926781B2 (ja) 2016-05-25
US20180166580A1 (en) 2018-06-14
JP2022111377A (ja) 2022-07-29
TW201921690A (zh) 2019-06-01
KR20190100462A (ko) 2019-08-28
JP2015005773A (ja) 2015-01-08
US20210202746A1 (en) 2021-07-01
US8748881B2 (en) 2014-06-10
TWI587522B (zh) 2017-06-11
KR20120103754A (ko) 2012-09-19
JP2012248868A (ja) 2012-12-13
TWI830500B (zh) 2024-01-21
JP2018032878A (ja) 2018-03-01
US20110127523A1 (en) 2011-06-02
TWI785839B (zh) 2022-12-01
US20130082256A1 (en) 2013-04-04
KR20120103616A (ko) 2012-09-19
TW201306265A (zh) 2013-02-01
TW201138111A (en) 2011-11-01
JP6689343B2 (ja) 2020-04-28
TWI640096B (zh) 2018-11-01
KR101895080B1 (ko) 2018-10-04
TW201944603A (zh) 2019-11-16
TW201639171A (zh) 2016-11-01
JP7090117B2 (ja) 2022-06-23
JP6281005B2 (ja) 2018-02-14
US10608118B2 (en) 2020-03-31
TWI527221B (zh) 2016-03-21
JP2019071493A (ja) 2019-05-09
US20140346501A1 (en) 2014-11-27
US9214520B2 (en) 2015-12-15
JP5612032B2 (ja) 2014-10-22
US20190172952A1 (en) 2019-06-06
TWI555211B (zh) 2016-10-21
JP2017126772A (ja) 2017-07-20
JP2019009471A (ja) 2019-01-17
US20160163871A1 (en) 2016-06-09
US11710795B2 (en) 2023-07-25
KR101714831B1 (ko) 2017-03-09
US8779420B2 (en) 2014-07-15
TWI744959B (zh) 2021-11-01
TW201735367A (zh) 2017-10-01
KR101329849B1 (ko) 2013-11-14
TWI677102B (zh) 2019-11-11
JP2011135063A (ja) 2011-07-07
KR102426613B1 (ko) 2022-07-29
TW202207477A (zh) 2022-02-16
KR102089200B1 (ko) 2020-03-13
JP5116830B2 (ja) 2013-01-09
JP2016154257A (ja) 2016-08-25

Similar Documents

Publication Publication Date Title
JP6689343B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right