JPH1093100A - 半導体装置およびその作製方法 - Google Patents

半導体装置およびその作製方法

Info

Publication number
JPH1093100A
JPH1093100A JP8269215A JP26921596A JPH1093100A JP H1093100 A JPH1093100 A JP H1093100A JP 8269215 A JP8269215 A JP 8269215A JP 26921596 A JP26921596 A JP 26921596A JP H1093100 A JPH1093100 A JP H1093100A
Authority
JP
Japan
Prior art keywords
region
impurity
semiconductor device
channel
channel formation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8269215A
Other languages
English (en)
Other versions
JP4103968B2 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Hisashi Otani
久 大谷
Jun Koyama
潤 小山
Kenji Fukunaga
健司 福永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP26921596A priority Critical patent/JP4103968B2/ja
Priority to TW086113392A priority patent/TW353773B/zh
Priority to US08/931,697 priority patent/US6127702A/en
Priority to KR1019970047503A priority patent/KR100444654B1/ko
Publication of JPH1093100A publication Critical patent/JPH1093100A/ja
Priority to US09/635,832 priority patent/US7339235B1/en
Application granted granted Critical
Publication of JP4103968B2 publication Critical patent/JP4103968B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 短チャネル効果を抑制しつつチャネル長の短
い微細な半導体装置を実現する。 【解決手段】 チャネル形成領域１０３に対してチャネ
ル方向と概略平行に線状パターン形状またはドットパタ
ーン形状を有する不純物領域１０４を形成する。この不
純物領域１０４がドレイン側空乏層の広がりを抑えてパ
ンチスルー現象を防止し、かつ、狭チャネル効果を起こ
して短チャネル効果によるしきい値電圧の低下を緩和す
ることが可能となる。

Description

【発明の詳細な説明】
【０００１】
【発明が属する技術分野】本明細書で開示する発明は、
ＳＯＩ（Silicon-On-Insulator）構造を有する絶縁ゲイ
ト型半導体装置、特に絶縁ゲイト型電界効果トランジス
タ（以後、単にＩＧ−ＦＥＴと略記する）の構成および
その作製方法に関する。ＳＯＩ構造を有する絶縁ゲイト
型半導体装置としてはＳＯＳ（Silicon-On-Sapphire ）
基板やＳＩＭＯＸ（Separation-by-Implanted Oxygen）
基板などの上に形成された半導体装置を挙げることがで
きる。
【０００２】特に、チャネル長が0.35μｍ以下（特に、
0.1 μｍ以下）の微細素子を作製する場合において効果
を発揮する技術である。従って、本発明はＩＧ−ＦＥＴ
を集積化して構成されたＩＣ、ＶＬＳＩ、ＵＬＳＩなど
の様々な半導体集積化回路に応用することが可能であ
る。
【０００３】なお、本明細書中における「半導体装置」
という言葉は「半導体を利用して活用される装置」を意
味しており、ＩＧ−ＦＥＴの様な半導体素子は言うに及
ばず、半導体素子を集積化した集積化回路、さらにはそ
の集積化回路を組み込んだ電子機器までを「半導体装
置」の範疇に含めるものとする。なお、本明細書中では
説明の便宜上、必要に応じて半導体素子、集積化回路、
電子機器等の言葉を使い分けることとする。
【０００４】
【従来の技術】近年、ＶＬＳＩなどの集積化回路は益々
微細化の一途を辿る傾向にあり、配線の幅も0.35〜0.1
μｍ以下、さらには 0.01 μｍ以下といったディープサ
ブミクロン領域の加工寸法が要求される様になってきて
いる。
【０００５】それと同時に低消費電力化が要求される様
になり、ＣＭＯＳ形ＩＣの低消費電力特性が必要不可欠
な構成となりつつある。この様なＣＭＯＳ形ＩＣを微細
化するとＮ型ＦＥＴとＰ型ＦＥＴとの間で発生するラッ
チアップ現象が問題となるが、それを解決したのがＳＯ
Ｉ構造のＩＧ−ＦＥＴである。
【０００６】また、基板と素子とが完全に絶縁されるた
め、そこに生じる寄生容量を大幅の低減することが可能
となり、高速動作性も追及することができる。
【０００７】以上の様に、ＳＯＩ構造を有する半導体装
置は次世代の高速素子として極めて注目されており、今
後、益々需要が高まると予想される。
【０００８】この様な半導体素子の微細化はスケーリン
グ則に従って進められてきており、微細化が集積化回路
の特性向上をもたらすことは一般的に知られていた。し
かしながら、サブミクロン領域の微細加工となると単純
にはスケーリング則に従わない問題が生じる様になる。
【０００９】その様な問題として短チャネル効果という
現象が代表的に知られている。短チャネル効果とは、ゲ
イト電極の線幅が短くなる、即ちチャネル形成領域が短
くなるにつれて、チャネル形成領域の電荷がゲイト電圧
だけでなく、ソース／ドレイン領域の空乏層電荷や電界
および電位分布の影響を大きく受ける様になるために引
き起こされる現象である。
【００１０】この様子を簡略化して図３に示す。図３は
ＳＩＭＯＸ基板上に形成された従来の半導体装置であ
り、３０１はシリコン基板、３０２は酸素注入により形
成した埋め込み酸化膜層である。埋め込み酸化膜層３０
２の上には結晶半導体（単結晶シリコン層）が配置され
ており、それを利用してソース領域３０３、ドレイン領
域３０４、チャネル領域３０５、ゲイト電極３０６であ
る。また、３０７で示される点線はドレイン電圧Ｖｄが
小さい時に形成される空乏層を表している。
【００１１】通常、チャネル領域３０５を流れる電流は
ゲイト電圧Ｖｇのみで制御される。この場合、３０７で
示される様に、チャネル領域３０５近傍の空乏層はチャ
ネルに概略平行となり、均一な電界が形成される。
【００１２】しかし、ドレイン電圧Ｖｄが高くなると、
ドレイン領域３０４近傍の空乏層がチャネル領域３０
５、ソース領域３０３の方へと広がり、３０８で示され
る実線で表される様に、ドレイン空乏層の電荷や電界が
ソース領域３０３、チャネル領域３０５近傍の空乏層へ
と影響を及ぼす様になる。即ち、オン電流が複雑な電界
分布により変化し、ゲイト電圧Ｖｇのみで制御すること
が困難な状況となるのである。
【００１３】ここで、短チャネル効果が生じる場合にお
けるチャネル形成領域周辺のエネルギー状態を図４を用
いて説明する。図４において実線で示す状態図はドレイ
ン電圧が０Ｖの時のソース領域４０１、チャネル形成領
域４０２、ドレイン領域４０３のエネルギーバンド図で
ある。
【００１４】この状態において十分大きいドレイン電圧
Ｖｄが印加されると、図４において点線で示す様な状態
へと変化する。即ち、ドレイン電圧Ｖｄにより形成され
たドレイン領域４０３の空乏層電荷や電界が、ソースお
よびチャネル領域４０１、４０２の空乏層電荷に影響を
与え、エネルギー（電位）状態はソース領域４０１から
ドレイン領域４０３にかけて連続的に変化する様にな
る。
【００１５】そして、このような短チャネル効果が半導
体素子、例えばＩＧ−ＦＥＴに与える影響としてはしき
い値電圧（Ｖth）の低下やパンチスルーによる素子耐圧
の低下等の現象がよく知られている。また、パンチスル
ー現象によってドレイン電流に対するゲイト電圧の影響
が低下するとサブスレッショルド特性が悪くなることも
知られている。
【００１６】まず、しきい値電圧の低下はＮチャネル型
ＦＥＴに対してもＰチャネル型ＦＥＴに対しても同様に
見られる現象である。また、この低下の度合いはドレイ
ン電圧に依存するばかりでなく、基板不純物濃度、ソー
ス／ドレイン拡散層深さ、ゲイト酸化膜厚、基板バイア
ス等の様々なパラメータに依存する。
【００１７】しきい値電圧の低下は消費電力を小さくす
るといった意味では望ましいことであるが、一般的には
集積回路の駆動電圧が小さくなることで周波数特性が高
くならないといったデメリットが問題となってしまう。
【００１８】また、チャネル長が短くなるとドレイン側
の空乏層がソース側の空乏層と繋がる状態を形成してソ
ース近傍の拡散電位を下げるためチャネルが形成されて
いなくてもソース／ドレイン間に電流が流れる様にな
る。これがパンチスルーと呼ばれる現象である。
【００１９】パンチスルー現象が生じると飽和領域でも
ドレイン電流が飽和しなくなるためドレイン電圧の増加
に伴って大電流が流れる様になり、ソース／ドレイン間
の素子耐圧が大幅に低下することが問題となっていた。
【００２０】また、パンチスルー現象に伴うサブスレッ
ショルド特性の劣化とはサブスレッショルド係数（Ｓ
値）が大きくなる、即ちＦＥＴのスイッチング特性が劣
化することを意味している。ここでサブスレッショルド
特性に及ぼす短チャネル効果の影響を図５に示す。
【００２１】図５は横軸にゲイト電圧Ｖｇ、縦軸にドレ
イン電流Ｉｄの対数をとったグラフであり、２０１の領
域における傾き（サブスレッショルド特性）の逆数がＳ
値である。この図５ではチャネル長を徐々に短くした時
の特性の変化を比較しており、矢印の方向に向かってチ
ャネル長は短くなっている。
【００２２】その結果、チャネル長が短くなるに従って
特性の傾きが小さくなる、即ちＳ値が大きくなる傾向に
あることが確認できる。このことは、チャネル長が短く
なるに従ってＦＥＴのスイッチング特性が劣化すること
を意味する。
【００２３】以上説明した様な短チャネル効果を抑制す
る手段として様々な技術が提案されてきている。例え
ば、埋め込み酸化膜で基板と素子とを絶縁するタイプの
ＳＯＩ構造（貼り合わせ技術やイオン注入技術を利用し
たもの等）では、埋め込み酸化膜の膜厚を薄くすること
が短チャネル効果の抑制に効果的であることが報告され
ている。しかし、これだけでは十分な解決までには至ら
なかった。
【００２４】また、チャネル長が0.1 μｍ程度と極めて
短いＳＯＩ構造の半導体装置は、チャネル領域における
不純物元素の存在確率が極めて小さい（１個乃至数個）
という特徴を有しており、室温でも電子の移動速度が通
常よりも速くなる現象（速度オーバーシュート効果）が
確認されている。（K.Ohuchi et al.,Jpn.J.Appl.Phys.
35, 960（1996）. ）。
【００２５】さらに、その効果を利用して高速動作性を
向上させた高速半導体装置も発表されている。しかしな
がら、その様な高速半導体装置においては、前述の様な
短チャネル効果によるパンチスルー現象とそれに伴う耐
圧の劣化といった諸問題は解決されていないのが現状で
ある。
【００２６】また、短チャネル効果によるしきい値電圧
の低下を抑制するための手段としては、チャネル形成領
域全体に均一に一導電性を付与する不純物元素を添加し
て、その添加量でもってしきい値電圧を制御する方法が
採られてきた。しかし、この方法では添加した不純物が
キャリアを散乱させる原因となるのでキャリアの移動度
を低下させてしまうことが問題となっていた。
【００２７】また、ＳＯＩ基板のマザーサブストレート
となる単結晶シリコン基板の作製方法には、極めて酸素
含有量の低いＦＺ法と、応力緩和および反り防止のため
にある程度の酸素を含有させたＣＺ法で形成されたもの
がある。通常、メモリＩＣやロジックＩＣ用にはＣＺ法
による単結晶シリコン基板が用いられる。
【００２８】しかし、ＣＺ法で形成された単結晶シリコ
ン基板は酸素含有量が減少するに従って熱履歴などによ
る反り量が増加する特徴があり、逆に反り量を十分低減
しうるレベルまで酸素含有量を上げる（通常、 1〜2 ×
1018atoms/cm3 程度）と、酸素原子がキャリアの移動を
妨げてしまう様なことが起こりうる。
【００２９】
【発明が解決しようとする課題】現状の半導体産業にお
いては、極限まで集積化された半導体集積回路が求めら
れており、個々の半導体素子の微細化をどこまで追求で
きるかが鍵となっている。しかし、ディープサブミクロ
ン領域のファインパターンを形成する技術が開発された
としても、前述の様な短チャネル効果の問題が素子の微
細化を阻む致命的な障害となっていた。
【００３０】本発明は上記問題点を鑑みてなされたもの
であり、半導体素子の微細化に伴う短チャネル効果を効
果的に抑制するための技術を開示するものである。そし
て、短チャネル効果によって実現が困難であったディー
プサブミクロン領域の微細素子を形成可能とすることを
課題とする。
【００３１】
【課題を解決するための手段】本明細書で開示する発明
の構成は、絶縁性基板または絶縁層上に形成された結晶
半導体を利用して形成されたソース領域、ドレイン領域
およびチャネル形成領域と、前記チャネル形成領域上に
形成されたゲイト絶縁膜およびゲイト電極と、を少なく
とも有するＳＯＩ構造で構成される絶縁ゲイト型半導体
装置であって、前記チャネル形成領域はキャリアが移動
する領域と、前記ドレイン領域より前記チャネル形成領
域およびソース領域に向かって広がる空乏層をピニング
するために人為的かつ局部的に形成された不純物領域
と、を有し、前記不純物領域には電子の移動を妨げる方
向にエネルギーバンドをシフトさせる不純物元素が添加
されていることを特徴とする。
【００３２】また、他の発明の構成は、絶縁性基板また
は絶縁層上に形成された結晶半導体を利用して形成され
たソース領域、ドレイン領域およびチャネル形成領域
と、前記チャネル形成領域上に形成されたゲイト絶縁膜
およびゲイト電極と、を少なくとも有するＳＯＩ構造で
構成される絶縁ゲイト型半導体装置であって、前記チャ
ネル形成領域はキャリアが移動する領域と、前記ドレイ
ン領域より前記チャネル形成領域およびソース領域に向
かって広がる空乏層をピニングするために人為的かつ局
部的に形成された不純物領域と、を有し、前記不純物領
域には正孔の移動を妨げる方向にエネルギーバンドをシ
フトさせる不純物元素が添加されていることを特徴とす
る。
【００３３】また、他の発明の構成は、絶縁性基板また
は絶縁層上に形成された結晶半導体を利用して形成され
たソース領域、ドレイン領域およびチャネル形成領域
と、前記チャネル形成領域上に形成されたゲイト絶縁膜
およびゲイト電極と、を少なくとも有するＳＯＩ構造で
構成される絶縁ゲイト型半導体装置であって、前記チャ
ネル形成領域はキャリアが移動する領域と、不純物元素
の添加により所定のしきい値電圧に制御するために人為
的かつ局部的に形成された不純物領域と、を有し、前記
不純物領域には電子の移動を妨げる方向にエネルギーバ
ンドをシフトさせる不純物元素が添加されていることを
特徴とする。
【００３４】また、他の発明の構成は、絶縁性基板また
は絶縁層上に形成された結晶半導体を利用して形成され
たソース領域、ドレイン領域およびチャネル形成領域
と、前記チャネル形成領域上に形成されたゲイト絶縁膜
およびゲイト電極と、を少なくとも有するＳＯＩ構造で
構成される絶縁ゲイト型半導体装置であって、前記チャ
ネル形成領域はキャリアが移動する領域と、不純物元素
の添加により所定のしきい値電圧に制御するために人為
的かつ局部的に形成された不純物領域と、を有し、前記
不純物領域には正孔の移動を妨げる方向にエネルギーバ
ンドをシフトさせる不純物元素が添加されていることを
特徴とする。
【００３５】また、他の発明の構成は、絶縁性基板また
は絶縁層上に結晶半導体を形成する工程と、前記結晶半
導体を利用してソース領域、ドレイン領域およびチャネ
ル形成領域とを形成する工程と、前記チャネル形成領域
において人為的かつ局部的に不純物領域を形成する工程
と、前記チャネル形成領域上にゲイト絶縁膜およびゲイ
ト電極とを形成する工程と、を少なくとも有するＳＯＩ
構造で構成される絶縁ゲイト型半導体装置の作製方法に
おいて、前記チャネル形成領域はキャリアが移動する領
域と前記不純物領域とで構成され、前記不純物領域には
電子の移動を妨げる方向にエネルギーバンドをシフトさ
せる不純物元素が人為的かつ局部的に添加されているこ
とを特徴とする。
【００３６】また、他の発明の構成は、絶縁性基板また
は絶縁層上に結晶半導体を形成する工程と、前記結晶半
導体を利用してソース領域、ドレイン領域およびチャネ
ル形成領域とを形成する工程と、前記チャネル形成領域
において人為的かつ局部的に不純物領域を形成する工程
と、前記チャネル形成領域上にゲイト絶縁膜およびゲイ
ト電極とを形成する工程と、を少なくとも有するＳＯＩ
構造で構成される絶縁ゲイト型半導体装置の作製方法に
おいて、前記チャネル形成領域はキャリアが移動する領
域と前記不純物領域とで構成され、前記不純物領域には
正孔の移動を妨げる方向にエネルギーバンドをシフトさ
せる不純物元素が人為的かつ局部的に添加されているこ
とを特徴とする。
【００３７】本発明の主旨は、チャネル形成領域に対し
て人為的かつ局部的に形成した不純物領域により、ドレ
イン領域からチャネル形成領域に向かって広がる空乏層
を効果的に抑制し、短チャネル効果によって引き起こさ
れるパンチスルー現象、サブスレッショルド特性の劣
化、耐圧の劣化などの諸問題を防止することにある。
【００３８】なお、本出願人はあたかもチャネル形成領
域に不純物領域のピンを形成することに似ていることか
ら、本発明によるデバイスをピニング型半導体装置と呼
んでいる。なお、本明細書中において「ピニング」とは
「抑止」を意味しており、「ピニングする」とは「抑止
する」という意味で用いている。
【００３９】即ち、チャネル形成領域に対して局部的に
不純物領域を形成し、その領域をエネルギー的な障壁と
して利用するものである。そして、不純物領域をエネル
ギー的な障壁として利用することでドレイン領域側の空
乏層がチャネル形成領域側へ広がるのをエネルギー的に
抑止し、それによってチャネル形成領域に形成される電
界がゲイト電圧のみによって制御される様にする。
【００４０】本発明は上記構成をなすために不純物領域
を形成する不純物元素としてキャリアとなる電子または
正孔の移動を妨げる方向にエネルギーバンドをシフトさ
せる不純物元素を用いている。Ｎチャネル型ＦＥＴにお
いて電子の移動を妨げる方向にエネルギーバンドをシフ
トさせる不純物元素としては１３族の元素（代表的には
ボロン）を用い、Ｐチャネル型ＦＥＴにおいて正孔の移
動を妨げる方向にエネルギーバンドをシフトさせる不純
物元素としては１５族の元素（代表的にはリンまたは砒
素）を用いれば良い。
【００４１】この場合、添加された不純物元素は高いエ
ネルギー障壁を形成する。例えば、Ｎチャネル型ＦＥＴ
に対してＰ型を付与する不純物元素であるボロン（Ｂ）
を添加した場合には、図６（Ａ）で示す状態であったチ
ャネル形成領域のエネルギーバンドを図６（Ｂ）に示す
状態とし、フェルミレベル（Ｅｆ）をシフトさせること
で障壁ΔＥ（拡散電位差またはビルトイン電位差と呼ば
れる）を形成する。図６（Ｂ）の状態におけるビルトイ
ン電位差は、Ｎチャネル型ＦＥＴの多数キャリアである
電子の移動を妨げるエネルギー障壁として機能する。
【００４２】勿論この場合、フェルミレベルをシフトさ
せることは結果的にチャネル形成領域のエネルギーバン
ドをシフトさせることに他ならない。また、本発明の特
徴である不純物領域は逆導電性を有し、抵抗値は低いも
ののエネルギー的には十分障壁となる。
【００４３】同様に、Ｐチャネル型ＦＥＴに対してＮ型
を付与する不純物元素であるリン（Ｐ）または砒素（Ａ
ｓ）を添加した場合には、図６（Ｃ）に示す状態であっ
たチャネル形成領域のエネルギーバンドが図６（Ｄ）に
示す状態となる。図６（Ｄ）の状態におけるビルトイン
電位差は、Ｐチャネル型ＦＥＴの多数キャリアである正
孔の移動を妨げるエネルギー障壁として機能する。
【００４４】また、本発明において「キャリアが移動す
る領域」が真性または実質的に真性であることはＳＯＩ
構造の半導体装置に特有の注目すべき特徴である。な
お、本明細書において真性な領域とは、例えばサファイ
ア基板上にエピタキシャル成長させた単結晶シリコン層
の様な不純物元素を含有しない領域、またはＮ型やＰ型
を付与する不純物元素および炭素、窒素、酸素といった
不純物元素を意図的に添加しない領域を指している。
【００４５】また、実質的に真性とは、結晶半導体（本
明細書では単結晶シリコンを代表例とする）中におい
て、意図的にＮ型やＰ型を付与する不純物元素を添加し
なくても生ずる導電型を相殺した領域、又はしきい値制
御が可能な範囲においてソースおよびドレイン領域と同
一導電型を呈する領域を指している。
【００４６】また、実質的に真性な領域において、結晶
半導体（結晶シリコン）表面近傍における一導電性を付
与する不純物元素（リンまたはボロン）の濃度は 5×10
15atoms/cm3 以下（好ましくは 5×1014atoms/cm3 以
下）であり、酸素濃度は 2×1018atoms/cm3 以下（好ま
しくは 1×1017atoms/cm3 以下）である。
【００４７】なお、ここで言う結晶半導体表面近傍とは
デバイス素子として機能しうる領域を指しており、ＳＯ
Ｉ基板の単結晶シリコン層、もしくは、少なくともキャ
リアが移動する領域（反転層）を含む領域を指す。ま
た、本発明の特徴である不純物領域には不純物元素が大
量に含まれていて当然であるので、上記不純物濃度の範
囲に当てはまらないことは言うまでもない。
【００４８】また、本明細書中においては結晶半導体と
して単結晶シリコンを代表例とするが、この単結晶シリ
コンとは現在のＩＣ、ＬＳＩレベルで一般的に用いられ
ている水準の単結晶シリコンは勿論のこと、さらに高水
準の単結晶シリコン（究極的には宇宙空間で作製された
様な理想状態の単結晶シリコン）もその範疇に含まれる
ものとする。
【００４９】また、ＳＯＩ構造は大別して２種類があ
り、一つはＳＯＳ基板に代表される様に絶縁性基板上に
単結晶シリコン層を成長させた構造である。もう一つは
ＳＩＭＯＸ基板やウェーハ接合ＳＯＩに代表される様に
単結晶シリコン基板中に絶縁層を形成させた構造であ
る。特にＳＩＭＯＸ基板は1986年以降ＳＯＩ構造の主要
な形成技術となっている。
【００５０】本発明はＳＯＩ構造の作製方法に関係な
く、ＳＯＩ基板全般に活用することができる。即ち、半
導体装置を作製する際に、どの様な方法でＳＯＩ基板を
作製するか、もしくはどの様な方法で単結晶シリコン層
を得るかは、作製者が適宜決定することができる。
【００５１】
【発明の実施の形態】ここでＳＩＭＯＸ基板上に形成さ
れたＮチャネル型の半導体装置に対して本発明を適用し
た場合について図１を用いて説明する。
【００５２】図１（Ａ）に示すのは本発明のＩＧ−ＦＥ
Ｔのソース領域、ドレイン領域およびチャネル形成領域
を上面から見た時の状態の模式図である。なお、１０１
がソース領域、１０２がドレイン領域、１０３がチャネ
ル形成領域である。
【００５３】そして、本発明の特徴はチャネル形成領域
１０３内に人為的かつ局部的に不純物領域１０４が形成
されている点である。ここでは不純物領域１０４を線状
パターン形状に形成した場合を例とするが、不純物領域
はドットパターン状に設けることも可能である。
【００５４】なお、不純物領域１０４をチャネル方向
（ソース−ドレイン間を結ぶ方向またはキャリアが移動
する方向）と概略平行な線状パターン形状に設けた場
合、不純物領域が側壁となってキャリアの移動を規定す
るエネルギー的なレールを構成するため、キャリア同士
の衝突による散乱の発生確率が低減されて移動度が向上
するといった利点が生まれるので望ましい。
【００５５】また、本出願人はキャリアの移動するパ
ス、即ち不純物領域と不純物領域との間の領域をポテン
シャルスリット領域又はレーン領域と呼んでいる。
【００５６】ここではチャネル形成領域１０３内の一端
から他端に向かって（例えば、ソース領域１０１からド
レイン領域１０２に向かって）チャネル方向と概略平行
に線状パターン形状を有する不純物領域１０４を形成し
た場合についての説明を行う。また、添加する不純物と
してボロンを用いた場合を例とする。
【００５７】前述の様に、ボロンを添加することで多数
キャリアである電子の移動を妨げる方向にエネルギーバ
ンドをシフトさせられた不純物領域１０４は、電子の移
動に対してエネルギー的に十分大きな障壁となるビルト
イン電位差を形成する。従って、不純物領域１０４をキ
ャリア（ここでは電子）が移動することはない。
【００５８】特に、図１（Ａ）に示す様にドレイン領域
１０２とチャネル形成領域１０３との接合部は最も電界
の変化の激しい領域であるので、この位置に不純物領域
１０４を配置しておくことが望ましい。また、ゲイト電
極による電界がドレイン領域１０２内にもおよぶ場合は
ドレイン領域１０２内部に渡って不純物領域１０４がか
かる様にすると良い。逆にソース領域１０１内部には不
純物領域１０４が入り込まない様にするのが好ましい。
【００５９】また、本発明は 0.35 μｍ以下（特に、0.
1 μｍ以下）、さらには0.01μｍ以下といったディープ
サブミクロン領域の微細加工を必要とする微細素子を形
成する際に極めて効果的である。従って、チャネル形成
領域の長さ（チャネル長またはソース／ドレイン間距
離）も0.01〜0.35μｍといった短いものとなるため、不
純物領域はさらに細かいパターンを切らなければならな
い。
【００６０】例えば、線状パターン状の不純物領域を形
成する際にレジストマスクを利用する場合にはレジスト
マスクに開孔を設けるパターニングは解像度の問題から
通常の露光法を用いることができない。その様な場合に
おいては、ＫｒＦやＡｒＦ等のエキシマレーザーを用い
た露光法、電子（ビーム）描画法、 FIB（Focussed Ion
Beam ）法等の技術を用いて行うことでディープサブミ
クロン領域の微細パターンを実現すれば良い。
【００６１】また、不純物領域はパターニングにより人
為的に配列して形成されるので、図１（Ａ）の様な配置
だけでなく、任意の様々な配置とすることが可能であ
る。
【００６２】次に、図１（Ａ）に示すソース領域／チャ
ネル形成領域／ドレイン領域の構成を有する絶縁ゲイト
型半導体装置（ＩＧ−ＦＥＴ）を駆動させた際に、どの
様にして短チャネル効果が抑制されるかを以下に説明す
る。
【００６３】まず、図１（Ａ）をＡ−Ａ’で切った断面
図を図１（Ｂ）に示す。１０５はシリコン基板、１０６
は埋め込み酸化膜である。不純物領域１０４はソース領
域１０１とドレイン領域１０２とを繋ぐ様にして形成さ
れているので、Ａ−Ａ’で切った断面では図１（Ｂ）の
様に不純物領域１０４が現れる。
【００６４】また、図１（Ａ）をＢ−Ｂ’で切った断面
図を図１（Ｃ）に示す。図１（Ｃ）はチャネル方向と垂
直にチャネル形成領域１０３を切断した断面を表してい
ることになる。
【００６５】この時、ある不純物領域１０４の幅はｗp
i,nで表され、その不純物領域間の間隔（ポテンシャル
スリット領域の幅）はｗpa,mで表される。ここでｎ、ｍ
はチャネル形成領域１０３内において、ｗpi,nがｎ番目
の不純物領域の幅であり、ｗpa,mがｍ番目のポテンシャ
ルスリット領域（キャリアの移動するパス）であること
を意味している。
【００６６】ここまでの説明は単に構造についての説明
であったが、次にその効果についての説明を行う。ここ
で図２（Ａ）に示すのは、本発明のＩＧ−ＦＥＴのチャ
ネル形成領域のみに着目した模式図である。
【００６７】まず、図１（Ｂ）に示す様な構造を有する
半導体装置に対してゲイト電圧、ドレイン電圧を印加し
た場合には、図２（Ａ）に示す様な状態でソース側空乏
層２０１、チャネル側空乏層２０２、ドレイン側空乏層
２０３が形成される。即ち、ドレイン側空乏層２０３は
不純物領域２０４が障壁となってソース側への広がりを
防止された形となる。なお、２０５は埋め込み酸化膜の
一部である。
【００６８】図１（Ｂ）では判りにくいが不純物領域２
０４は図１（Ａ）に示す様に配置されており、チャネル
方向から見ると図１（Ｃ）の様な状態で配置されてい
る。従って、チャネル形成領域１０３を塞ぐ格子状のフ
ィルターでドレイン側空乏層の広がりを抑えているとい
うモデルで考えれば理解しやすい。
【００６９】従って、本発明による構造の半導体装置に
おいては、図２（Ａ）に示す様に空乏層が実質的に相互
に干渉することなく分断される。即ち、ソース側空乏層
２０１、チャネル側空乏層２０２が、ドレイン側空乏層
２０３の影響を受けないで分布することになるので、エ
ネルギー状態は図２（Ｂ）に示す状態となる。
【００７０】即ち、図４に示した従来のエネルギー状態
図と異なり、チャネル領域のエネルギー状態は殆どゲイ
ト電圧による電界のみに制御されるので、チャネル領域
に対して概略平行な形状を有する。従って、短チャネル
効果特有のパンチスルー現象の様な問題がなく、ドレイ
ン耐圧の高い半導体装置を作製することができる。
【００７１】さらに、図２（Ａ）に示す様に、本発明に
おいてはドレイン電圧が高くなった状態においても空乏
層の占める体積が図３に示した様な従来のものと比べて
減少しているため、従来よりも空乏層電荷が小さく、空
乏層容量が小さい特徴がある。ここで、Ｓ値を導出する
式は次式で表される。
【００７２】
【数３】
【００７３】即ち、前述の様に、図５に示すグラフにお
いて５０１で示される領域における傾きの逆数を表して
いることが判る。また、数３の式は近似的に次式の様に
表すことができる。
【００７４】
【数４】
【００７５】数４において、ｋはボルツマン定数、Ｔは
絶対温度、ｑは電荷量、Ｃd は空乏層容量、Ｃitは界面
準位の等価容量、Ｃoxはゲイト酸化膜容量である。従っ
て、本発明によれば空乏層容量Ｃd が従来よりも十分小
さくなるので、Ｓ値を85mV/decade 以下（好ましくは70
mV/decade 以下）の小さな値とすることができる、即ち
優れたサブスレッショルド特性を得ることができるので
ある。
【００７６】また、本発明が目指すところは、空乏層容
量Ｃd および界面準位の等価容量Ｃitを０に可能な限り
近づけることである。即ち、Ｃd ＝Ｃit＝０となる理想
状態におけるＳ値（60mV/decade ）に近づけることにあ
る。
【００７７】また、チャネル形成領域が図１（Ｃ）に示
す構造となっていることは短チャネル効果によるしきい
値電圧の低下を緩和する上で非常に重要である。なぜな
らば、図１（Ｃ）に示す構造が意図的に狭チャネル効果
を生み出すために必要な構成だからである。
【００７８】この狭チャネル効果とは、元来バルクシリ
コン上に形成したＭＯＳＦＥＴで確認されている現象で
あり、チャネル幅が狭くなった時に素子を分離するフィ
ールド酸化膜のバーズビークやチャネルストッパーの不
純物拡散の影響等を受けてしきい値電圧が増加するとい
う現象である。
【００７９】本発明の構成となる思想の一つは、チャネ
ル形成領域に人為的に不純物領域を形成・配置すること
で意図的に狭チャネル効果を生じさせることである。そ
して、本発明の構成は不純物領域間の距離（図１（Ｃ）
におけるｗpa,mに相当する）を30〜3000Å( 好ましくは
30〜1000Å) の範囲で精密に制御することでしきい値電
圧の制御を行うという思想に基づいている。
【００８０】例えば、図１（Ｃ）に示す様にある断面に
着目すると、チャネル形成領域の幅Ｗは不純物領域１０
４によって分断され、実質的に狭いチャネル幅ｗpa,mを
持つ複数のチャネル形成領域の集合体と見なすことがで
きる。
【００８１】即ち、その複数の狭いチャネル幅ｗpa,mを
有する領域において狭チャネル効果が得られると考えら
れる。マクロ的に見ると図１（Ａ）に示す様にチャネル
形成領域全体にこの様な狭チャネル効果が得られる領域
が存在するので、全体的にも狭チャネル効果が得られ、
しきい値電圧が増加すると考えられる。
【００８２】従って、チャネル長に短くなることで短チ
ャネル効果によってしきい値電圧が低下したとしても、
以上の理由により狭チャネル効果によってしきい値電圧
を意図的に増加させてしきい値制御を行うことができる
ので、結果的にしきい値電圧の変化を緩和することが可
能となる。
【００８３】以上の構成でなる本発明について、以下に
記載する実施例でもって詳細な説明を行うこととする。
また、これより記載する実施例は、本発明の構成の一例
を示すものであり、半導体装置作製者の必要に応じて様
々な応用を実施することが可能である。
【００８４】従って、特許請求の範囲に記載された事項
は、以下に記載する実施例以外の応用であっても、本発
明の構成をもってなしうる全ての発明をも包含するもの
と考える。
【００８５】
【実施例】
〔実施例１〕本発明を用いてＳＩＭＯＸ基板上に絶縁ゲ
イト型電界効果トランジスタを形成する例を図７を用い
て説明する。なお、本実施例ではＮチャネル型ＦＥＴと
ＰチャネルＦＥＴとを相補的に組み合わせたＣＭＯＳ回
路を形成する場合の例について説明する。
【００８６】まず、弱いＮ型またはＰ型導電性を有する
単結晶シリコン基板７０１を用意する。そして、 1×10
18atoms/cm2 程度のドーズ量で酸素イオンを注入し、80
0 〜1300℃の範囲内で加熱処理を行うことで埋め込み酸
化膜７０２を形成する。こうして、厚さ0.05〜0.5 μｍ
の埋め込み酸化膜７０２と厚さ100 〜2000Å（好ましく
は、200 〜600 Å）の単結晶シリコン層７０３を得る。
【００８７】この際、ＳＯＩ技術の最も大きな特徴の一
つは、得られた単結晶シリコン層７０３に含まれる不純
物元素（母体となる単結晶シリコン基板７０１に予め含
まれてしまうもの）は１個乃至数個程度と殆ど皆無に等
しく、極めて高純度の真性または実質的に真性な単結晶
シリコン層が得られる点である。
【００８８】また、勿論埋め込み酸化膜７０２の膜厚や
単結晶シリコン層７０３の膜厚は本実施例で示す範囲の
値に限定されるものではなく、必要に応じて適宜調節す
ることは可能である。ＳＩＭＯＸ基板に関する詳細な説
明は、例えば、丸善株式会社，志村史夫著，半導体シリ
コン結晶工学，平成５年９月３０日発行，Ｐ２１７以下
を参照すると良い。
【００８９】こうして図７（Ａ）に示す様なＳＩＭＯＸ
基板が得られる。勿論、ＳＩＭＯＸ基板ではなく、ウェ
ーハ貼り合わせ技術を用いて形成したＳＯＩ基板、サフ
ァイア基板の様な絶縁性基板上に単結晶シリコン層を成
長させたＳＯＳ基板、多孔質シリコンの酸化を利用した
ＦＩＰＯＳ（Full Isolation by Porous Oxidized Sili
con ）基板等、他のタイプのＳＯＩ基板を用いても構わ
ない。
【００９０】図７（Ａ）の状態が得られたら、熱酸化処
理を施すことにより図示しない薄い熱酸化膜を形成し、
その上に窒化珪素膜でなるマスクパターン７０４、７０
５を形成する。その際、マスクパターン７０４は後のＮ
チャネル型ＦＥＴ上に、マスクパターン７０５は後のＰ
チャネル型ＦＥＴ上に配置する。
【００９１】そして、その状態で1000〜1200℃程度の高
温で熱酸化を行い、素子分離のためにフィールド酸化膜
７０６を形成する。こうして、Ｎチャネル型ＦＥＴの活
性層となる領域７０７とＰチャネル型ＦＥＴの活性層と
なる領域７０８を得る。
【００９２】こうして図７（Ｂ）に示す状態が得られた
ら、マスクパターン７０４、７０５および図示しない熱
酸化膜を除去する。そして、Ｐ（リン）を添加してＮチ
ャネル型ＦＥＴのソース領域７０９、ドレイン領域７１
０を形成し、さらにＢ（ボロン）を添加してＰチャネル
型ＦＥＴのソース領域７１１、ドレイン領域７１２を形
成する。
【００９３】この際、リンおよびボロンはレジストマス
クを用いて打ち分ければ良い。また、この際に不純物を
添加しない領域は真性または実質的に真性な領域であ
り、Ｎチャネル型ＦＥＴのチャネル形成領域７１３、Ｐ
チャネル型ＦＥＴのチャネル形成領域７１４を構成す
る。（図７（Ｃ））
【００９４】以上の様に、チャネル形成領域を真性また
は実質的に真性な領域とした場合、半導体装置の活性層
は、Ｎチャネル型ＦＥＴを例にすると、Ｎ+ （ソース領
域）−Ｉ（チャネル形成領域）−Ｎ+ （ドレイン領域）
の様な構成となる。ここで、Ｎ+ は強いＮ型を示すこと
を意味しており、Ｉは真性または実質的に真性であるこ
とを意味している。
【００９５】この様な構成の他にも、例えばＮ+ （ソー
ス領域）−Ｎ--（チャネル形成領域）−Ｎ+ （ドレイン
領域）、Ｐ+ （ソース領域）−Ｐ--（チャネル形成領
域）−Ｐ+ （ドレイン領域）の様な構成を採ることも可
能である。なお、Ｎ--は極弱いＮ型を、Ｐ--は極弱いＰ
型を示すことを意味している。
【００９６】この様な構成は、移動度が向上する利点を
有する反面、耐圧が低下する欠点が問題となっていた。
しかしながら、本発明を利用することで高い耐圧特性を
有する半導体装置を作製することが可能であるため、高
い移動度と高い耐圧とを同時に満たすことができる。
【００９７】次に、図７（Ｃ）に示す状態が得られた
ら、図７（Ｄ）に示す様に、Ｎチャネル型ＦＥＴのチャ
ネル形成領域７１３に対してはボロン（Ｂ）を、Ｐチャ
ネル型ＦＥＴのチャネル形成領域７１４に対してはリン
（Ｐ）または砒素（Ａｓ）を添加し、空乏層のストッパ
ーとなる不純物領域７１５、７１６を形成する。本実施
例では不純物元素として酸素を用い、添加する領域７１
５、７１６はパターニングにより図示しないレジストマ
スクに開孔を設けて選択的に設計する。
【００９８】なお、不純物領域７１５、７１６は極めて
微細な加工寸法で形成する必要があるため精巧なリソグ
ラフィ技術を必要とする。そのためには、電子ビームを
用いる技術（電子描画法）、イオンビームを用いる技術
（FIB 法) 、エキシマレーザーを用いる技術等を用いて
線状パターン形状の露光を行えば良い。
【００９９】またこの時、ポテンシャルスリット領域の
幅（ｗpa,m）は30〜3000Å( 好ましくは30〜1000Å) の
範囲内に制御する。また、全ての間隔（ｗpa,m）は±20
％以内（好ましくは±5 ％以内）に納まる様に制御す
る。このポテンシャルスリット領域の幅（ｗpa,m）は狭
チャネル効果に直接的に影響を与えるので精密に制御す
ることが重要なのである。
【０１００】なお、ポテンシャルスリット領域の幅の下
限界である30Åという値は量子効果が起こらない限界値
として定めている。本発明ではポテンシャルスリット領
域の幅を量子効果の生じない又は現れない範囲内で制御
する様に注意している。
【０１０１】従って、図１（Ａ）に示す上面図の様に配
置された不純物領域７１５、７１６はポテンシャルスリ
ット領域の幅（ｗpa,m）が全て揃った状態で形成され
る。そのため、しきい値電圧のバラツキ（狭チャネル効
果のバラツキに起因する）や発熱のバラツキ（ポテンシ
ャルスリット領域を流れる電流密度のバラツキに起因す
る）を効果的に抑制することができる。
【０１０２】また、半導体装置の耐圧を効果的に向上さ
せるためには図７（Ｄ）に示す様に不純物領域７１５、
７１６をドレイン領域７１０、７１２に入り込む様に配
置することが有効である。その際、ソース領域は入り込
む様に配置してもしなくても良いが入り込まない方が好
ましい（本実施例ではチャネル形成領域の境界を明確に
するためソース領域にも不純物領域が入り込む場合を例
とする）。
【０１０３】また、チャネル形成領域とソース／ドレイ
ン領域間にＬＤＤ領域を設ける構成とする場合には、Ｌ
ＤＤ領域内部にまで、又はＬＤＤ領域を超えてドレイン
領域内部にまで渡って不純物領域を形成することが好ま
しい。以上の様な構成は、半導体装置の耐圧をより向上
させるために有効である。
【０１０４】図７（Ｄ）に示す様な状態が得られたら、
800 〜1200℃程度の温度範囲による熱酸化処理を行い10
0 〜500 Åの熱酸化膜７１７、７１８を形成する。この
熱酸化処理により形成された薄い熱酸化膜７１７、７１
８はそのままゲイト絶縁膜として機能する。また、活性
層／ゲイト絶縁膜界面は界面準位の少ない良好なものと
なる。
【０１０５】なお、上記熱酸化工程をハロゲン雰囲気で
行うことも好ましい。その場合、不純物領域７１５、７
１６とポテンシャルスリット領域との界面に偏析したＮ
ｉ（ニッケル）、Ｃｕ（銅）などの重金属をゲッタリン
グ除去することができる。
【０１０６】これら重金属は単結晶シリコンの形成過程
等において内部に少なからず残留するものであり、キャ
リアの再結合中心となって移動度を低下させてしまう恐
れがある。従って、熱酸化工程をハロゲン雰囲気で行え
ばハロゲン元素（例えば、塩素、弗素など）による金属
元素のゲッタリング効果を期待することができる。
【０１０７】さらに、チャネル形成領域７１３、７１４
の上方において熱酸化膜７１７、７１８上にゲイト電極
としてポリシリコン膜７１９、７２０を形成する。ゲイ
ト電極７１９、７２０は成膜する段階で予め不純物元素
を添加しておいて導電性を持たせれば良い。こうして図
８（Ａ）に示す状態が得られる。
【０１０８】その後、図８（Ｂ）に示す様に、ゲイト電
極７１９、７２０を覆う様にして窒化珪素膜を3000Åの
厚さに成膜し、エッチバック法を用いてゲイト電極７１
９、７２０の側面のみにサイドウォール７２１、７２２
を残存させる。この際、ソース／ドレイン領域のゲイト
絶縁膜は同時に除去される。
【０１０９】次に、この状態で全面にスパッタ法により
図示しないチタン膜を成膜し、加熱、レーザーアニー
ル、ランプアニールなど手段のよるシリサイド形成を行
う。この工程により、Ｎチャネル型ＦＥＴのソース領域
７０９およびドレイン領域７１０の表面ならびにゲイト
電極７１９の表面にはチタンシリサイド７２３〜７２５
が形成される。
【０１１０】また、同時にＰチャネル型ＦＥＴのソース
領域７１１およびドレイン領域７１２の表面ならびにゲ
イト電極７２０の表面にはチタンシリサイド７２６〜７
２８が形成される。
【０１１１】チタンシリサイド７２３〜７２８は極めて
低抵抗であるので、後に形成する配線とのオーミック接
触を確保する上で好ましい。（図８（Ｂ））
【０１１２】シリサイド形成が終了したら、層間絶縁膜
として窒化珪素膜７２９を成膜し、コンタクトホールを
形成してＮチャネル型ＦＥＴのソース電極７３０、Ｐチ
ャネル型ＦＥＴのソース電極７３１およびＮ／Ｐチャネ
ル型ＦＥＴ兼用のドレイン電極７３２を形成する。こう
して図８（Ｃ）に示す様なＣＭＯＳ構造のＩＧ−ＦＥＴ
が完成する。
【０１１３】図８（Ｃ）に示す構造のＣＭＯＳ回路は本
発明のより短チャネル効果を問題としないで微細化する
ことができるので、極めて集積度の高い集積化回路を構
成することが可能である。
【０１１４】また、本実施例ではシングルゲイト型のＩ
Ｇ−ＦＥＴを例としているが、ＳＯＩ構造であるので活
性層の上面および下面にチャネルを形成するダブルゲイ
ト型ＦＥＴを作製する場合にも本発明を適用できる。勿
論、パワーＭＯＳＦＥＴ、ＭＥＳＦＥＴ、ＭＩＳＦＥＴ
等に適用することもできる。
【０１１５】また、本実施例ではＩＧ−ＦＥＴのチャネ
ル形成領域に線状パターン状に不純物領域を形成するこ
とに特徴があるが、線状パターンの形成にはある範囲の
条件を満たす必要がある。そのことについて、図９を用
いて以下に記載する。
【０１１６】図９において、９０１はチャネル形成領域
の一部を示している。チャネル幅はＷである。ここで、
チャネル幅Ｗの内、線状パターン９０２が占有している
幅をＷpiと定義する。Ｗpiの値としては例えば10〜100
Åもあれば十分である。また、任意の線状パターン９０
２の幅をＷpi,1、Ｗpi,2、Ｗpi,3・・・Ｗpi,nとする
と、Ｗpiは次式で表される。
【０１１７】
【数１】
【０１１８】但し、本発明の構成を達成するためにはチ
ャネル形成領域の端部以外の領域に、不純物領域が少な
くとも一つ形成されている必要があるのでｎは１以上の
整数である。
【０１１９】また、チャネル幅Ｗの内、ポテンシャルス
リット領域（キャリアの移動するパス）９０３が占有し
ている幅をＷpaと定義する。Ｗpaの値としては量子効果
の現れないレベル、即ち30〜3000Å（好ましくは30〜10
00Å）とする。本発明ではＷpaをチャネル長（0.01〜0.
35μｍ）の1/3 〜1/1 程度とすることでＶth,nおよびＶ
th,pを 0〜±0.3 Ｖの範囲に調節することができる。ま
た、任意のポテンシャルスリット領域９０３をＷpa,1、
Ｗpa,2、Ｗpa,3・・・Ｗpa,mとすると、Ｗpaは次式で表
される。
【０１２０】
【数２】
【０１２１】但し、前述の様にチャネル形成領域の端部
以外の領域に不純物領域が少なくとも一つ形成されてい
るので、チャネル形成領域は少なくとも２分されてｍは
２以上の整数となる。
【０１２２】即ち、全チャネル幅ＷはＷ＝Ｗpi＋Ｗpa、
かつ、ｎ＋ｍは３以上という関係が成り立っている。そ
して、ＷとＷpi、ＷとＷpaおよびＷpiとＷpaとの関係
は、同時に以下の条件を満たすことが望ましい。 Ｗpi／Ｗ＝0.1 〜0.9 Ｗpa／Ｗ＝0.1 〜0.9 Ｗpi／Ｗpa＝1/9 〜9
【０１２３】これらの数式の意味するところは、Ｗpa／
ＷまたはＷpi／Ｗが０または１であってはならないとい
う事である。例えば、Ｗpa／Ｗ＝０（Ｗpi／Ｗ＝１と同
義）の場合、図９（Ｂ）に示す様にチャネル形成領域を
完全に不純物領域で塞いでしまうので電流の流れるパス
が存在しない状態となる。
【０１２４】逆にＷpa／Ｗ＝１（Ｗpi／Ｗ＝０と同義）
の場合、図９（Ｃ）に示す様にチャネル形成領域に不純
物領域が全く存在しないのでドレイン側空乏層の広がり
を抑えることができない。
【０１２５】以上の理由により、Ｗpa／ＷおよびＷpi／
Ｗの関係式は0.1 〜0.9 （好ましくは0.2 〜0.8 ）の範
囲に収まり、また、同時にＷpi／Ｗpa＝1/9 〜9 を満た
すことが望ましい。
【０１２６】また、本発明において線状パターン形状を
有する不純物領域を図１（Ａ）に示す様に配置すること
はＦＥＴの性能を示す代表的なパラメータである移動度
の向上に対して非常に大きな意味がある。その理由につ
いて以下に説明する。
【０１２７】移動度は半導体（本実施例ではシリコン基
板）中のキャリアの散乱によって決まるが、シリコン基
板における散乱は格子散乱と不純物散乱とに大別され
る。格子散乱はシリコン基板中の不純物濃度が低く、比
較的高温で支配的であり、不純物散乱は不純物濃度が高
く、比較的低温で支配的である。これらが影響し合って
形成される全体的な移動度μは次式で表される。
【０１２８】
【数５】
【０１２９】この数５で示される式は、全体的な移動度
μが、格子散乱の影響を受けた場合の移動度μl （ lは
lattice を意味する) の逆数および不純物散乱の影響を
受けた場合の移動度μi （ iはimpurityを意味する) の
逆数の和に反比例することを意味している。
【０１３０】ここで、格子散乱ではドリフト電界がそれ
ほど強くなければ音響フォノンが重要な役割を果たし、
その時の移動度μl は、次式の様に温度の-3/2乗に比例
する。従って、キャリアの有効質量（ｍ＊）と温度
（Ｔ）で決まってしまう。
【０１３１】
【数６】
【０１３２】また、不純物散乱による移動度μi は、次
式の様に温度の3/2 乗に比例し、イオン化した不純物の
濃度Ｎi に逆比例する。即ち、イオン化した不純物の濃
度Ｎi を調節することで変化させることができる。
【０１３３】
【数７】
【０１３４】これらの式によると、従来の様にチャネル
形成領域全体に不純物を添加するチャネルドープでは不
純物散乱の影響を受けて移動度を稼ぐことができない。
しかしながら、本発明では局部的に不純物領域を形成し
ているので、ポテンシャルスリット領域（Ｗpaの幅を持
つ領域) には不純物が添加されない。
【０１３５】即ち、理論的には数７においてイオン化し
た不純物の濃度Ｎi を限りなく０に近づけることを意味
するため、移動度μi は限りなく無限大に近づいていく
ことになる。即ち、数５において１／μi の項を無視す
ることができる程度にまで不純物を減少させることを意
味するので全体の移動度μは限りなく移動度μl に近づ
いていく。
【０１３６】また、キャリアの有効質量（ｍ＊）を小さ
くすることで移動度μl をさらに大きくすることも理論
的には可能である。これは極低温の領域において、キャ
リア（特に電子の場合）の有効質量が結晶軸の軸方位に
依存して変化する現象を利用することで成しうる。
【０１３７】文献によれば、ソース／ドレイン間を結ぶ
チャネル方向（キャリアの移動する方向）が単結晶シリ
コンの＜１００＞軸方向と一致する様に構成した時、最
小の有効質量を得ることができる。
【０１３８】例えば、図１０に示す様に、（１００）面
を有する単結晶シリコン基板１００１上にソース領域１
００２、チャネル形成領域１００３、ドレイン領域１０
０４が形成されているとする。この時、チャネル方向１
００５を［１００］とした場合の様な時がこれに相当す
る。但し、この例は４°Ｋという極低温領域における結
果である。
【０１３９】また、結晶格子間をうまくキャリアがすり
抜けて行ける様に、チャネル方向および不純物領域７０
７の軸方向（配列方向）と、結晶格子の軸方向とを概略
平行（軸方向のずれを±10°以内に収める）にさせるこ
とが望ましい。単結晶ならばシリコン原子は規則正しく
配列しているので、結晶格子の配列方向と平行に移動す
るキャリアは格子散乱の影響を殆ど受けないで済む。
【０１４０】例えば、単結晶シリコン基板において上記
の様な方向における回転軸を０°とすると、他にも９０
°、１８０°、２７０°の回転軸の場合において同様の
効果を得ることができる。
【０１４１】以上の様に、チャネル形成領域を移動する
キャリアはチャネル形成領域内に存在する不純物領域以
外の領域を通る。この様子を図１１の模式図を用いて簡
単に説明する。
【０１４２】図１１（Ａ）において、１１０１で示され
るのはチャネル形成領域である。即ち、図１１（Ａ）は
チャネル形成領域を右斜め上方から見た図である。本実
施例を実施したチャネル形成領域は、立体的には図１１
（Ａ）の様に不純物領域１１０２が形成されている。
【０１４３】図１１（Ａ）に記載された矢印１１０３は
キャリア（電子または正孔）の進行方向を示すものであ
る。図１１（Ａ）に示す様にチャネル形成領域１１０１
内には複数の不純物領域１１０２が配置されており、キ
ャリアはそれら不純物領域１１０２以外の領域を通過す
る。
【０１４４】キャリアの進行方向をチャネル形成領域１
１０１の上面から見ると図１１（Ｂ）の様に見える。図
１１（Ｂ）は図１１（Ａ）において、ＡＣＥＦで表され
る面を見た図である。図１１（Ｂ）に示される様に、キ
ャリアが不純物領域１１０２を避け、不純物散乱のない
領域を移動する。
【０１４５】即ち、大部分のキャリアは矢印で示す様
に、不純物領域１１０２の間を通ってソース／ドレイン
間を移動する。勿論、不純物領域がドットパターン形状
に設けれている様な場合には、不純物領域を避ける様に
してジグザグに移動する場合も含まれる。
【０１４６】また、図１１（Ｃ）に示すのは、チャネル
形成領域１１０１を側面から見た図である。なお、図１
１（Ｃ）は図１１（Ａ）において、ＡＢＣＤで表される
面を見た図である。また、１１０３で示されるのは矢印
であり、紙面に向かって手前方向に矢先が向いているこ
とを示している。この図もキャリアが不純物領域１１０
２の間を移動することを示している。
【０１４７】また、線状パターン形状を有する不純物領
域に挟まれた領域（ポテンシャルスリット領域）におけ
るエネルギー状態（電位状態）を模式的に表した分布図
は図１２（Ａ）の様になっていると考えられる。
【０１４８】図１２（Ａ）において、１２０１、１２０
２で示される領域は不純物領域のエネルギー状態を示し
ており、エネルギー的に高い障壁となっている。そし
て、不純物領域から離れるに従って徐々にエネルギー的
に低い領域１２０３となる。即ち、チャネル領域を移動
するキャリア（ここでは電子を例にとる）は１２０３で
示されるエネルギー状態の低い領域を優先的に移動し、
１２０１、１２０２で示されるエネルギー障壁（不純物
領域）は壁の様な役割を果たす。
【０１４９】ここで、チャネル領域を移動するキャリア
（電子）のイメージを模式的に図１２（Ｂ）で表す。イ
メージ的には、チャネル領域を移動するキャリア１２０
０は図１２（Ｂ）に表す様にまるで雨樋の中を転がる球
体の様にその方向性が規定され、ソース領域からドレイ
ン領域に向かってほぼ最短距離を移動する。
【０１５０】本出願人は図１２（Ａ）の様なエネルギー
分布を電気的なスリットとして捉えてポテンシャルスリ
ット領域と呼んでいる。また、図１２（Ｂ）の様なモデ
ルからレーンを転がる球体をイメージしてレーン領域と
も呼ぶことがある。
【０１５１】また、図１２（Ｂ）に示す様に、チャネル
形成領域には図１２（Ａ）に示した様なポテンシャルス
リット領域が複数並列に配置されて構成されているが、
１２０１、１２０２で示される領域を越えることがない
ため、隣接するポテンシャルスリット領域との間におい
てキャリアの移動は行われない。
【０１５２】以上の理由によりキャリアが他のキャリア
と衝突する確率は大幅に減少するため、移動度が大幅に
向上する。即ち、本発明の構成は不純物散乱を低減する
のみならず、キャリア同士の自己衝突による散乱をも低
減することで大幅な移動度の向上を実現することができ
る。
【０１５３】この様に従来においては常に悪影響を及ぼ
すとされてきたエネルギー障壁（グレインバンダリーな
ど）を逆に意図的に形成して利用するという本発明の発
想は非常に新しいものである。
【０１５４】〔実施例２〕本発明において、チャネル形
成領域に不純物領域を形成する手段として、不純物の偏
析作用を利用した方法をとることもできる。本実施例で
は、その様な例として熱酸化膜近傍におけるボロン
（Ｂ）およびリン（Ｐ）の偏析を利用した方法について
図１３、図１４を用いて説明する。
【０１５５】本実施例はその際に不純物領域の周辺（ポ
テンシャルスリット領域）に含有されていた不純物元素
（ボロンまたはリン）が不純物領域に偏析する現象を利
用した技術である。ここで、熱酸化工程により熱酸化膜
／シリコン界面近傍のボロンまたはリンの濃度がどの様
な分布を示すかを図１３を用いて説明する。
【０１５６】図１３に示す様に、Si中に存在する添加イ
オン（Ｂ、Ｐ）は酸化膜が形成されると再分布する。こ
れは、シリコン（Si）中および熱酸化膜（ SiOx ）中に
おいて添加イオンの溶解度と拡散速度が異なるために起
こる現象である。不純物のSi中における溶解度を [Ｃ]
Siとし、 SiOx 中における溶解度を [Ｃ] SiOxとする
時、平衡偏析係数ｍは次式で定義される。 ｍ＝ [Ｃ] Si／ [Ｃ] SiOx
【０１５７】この時、Si/SiOx 界面近傍の不純物の偏析
はｍの値に支配される。通常、Si中における不純物の拡
散係数が十分大きいとして、ｍ＜１の場合、Si中の不純
物はSiOx 中に取り込まれる（図１３（Ａ））。また、
ｍ＞１の場合、SiO x が不純物を排斥し、その結果とし
てSi/SiOx 界面近傍の不純物濃度が増大する（図１３
（Ｂ））。
【０１５８】文献値によると、ボロンのｍの値は0.3 程
度であり、リンのｍの値は10程度である。従って、本実
施例における熱酸化工程後のボロンの濃度分布は図１３
（Ａ）の様になり、熱酸化膜中にボロンが取り込まれ、
不純物領域の側面（Si/SiOx界面近傍）におけるボロン
濃度は極めて微量な状態となる。また、逆に形成された
熱酸化物中には多量のボロンが含有される。
【０１５９】この様な熱酸化膜中へのボロンの取込み現
象は既に知られていたが、本発明の様にエネルギー障壁
（不純物領域）を形成するためにこの現象を利用する発
想は全く新しいものである。
【０１６０】なお、図１３（Ｂ）に示す様に、不純物元
素としてリンを用いた場合には熱酸化膜とシリコンとの
界面に偏析（パイルアップ）する。この現象もまた、Ｐ
チャネル型ＦＥＴに不純物領域を形成する際に活用する
ことができる。
【０１６１】次に、実際に不純物領域を形成する例につ
いて図１４を用いて説明する。図１４（Ａ）に示すのは
ＳＯＩ基板の単結晶シリコン層のみを拡大した図であ
る。１４０１は絶縁層であり、１４０２が単結晶シリコ
ン層である。ＳＯＩ基板としては、ＳＯＳ基板、ＳＩＭ
ＯＸ基板、ＦＩＰＯＳ基板等を用いることができる。
【０１６２】そして、電子ビーム法、ＦＩＢ法、エキシ
マレーザー法などの微細リソグラフィ技術を利用して不
純物領域を形成するためのレジストパターン１４０３を
チャネル形成領域上に配置する。
【０１６３】図１４（Ａ）に示す状態が得られたら、Ａ
ｒ（アルゴン）をイオン注入法により添加する。なお、
本実施例ではＡｒを用いるが、Ｈｅ（ヘリウム）、Ｎｅ
（ネオン）等の希ガスを注入するのであっても良い。
（図１４（Ｂ））
【０１６４】このイオン注入の目的は、単結晶シリコン
層に対してダメージを与えることにあるため、電気的に
不活性な元素を用いる。なぜならば、本実施例で開示す
る方法は、単結晶シリコンを熱酸化した際にダメージを
受けた領域が優先的に酸化される性質を利用するものだ
からである。
【０１６５】従って、図１４（Ｂ）においてＡｒが添加
された領域１４０４は、他の領域に比べてダメージを受
けた、結晶配列の乱れた領域となる。
【０１６６】次に、レジストパターン１４０３を除去し
た後、図１４（Ｃ）に示す様に、800 〜1200℃の温度範
囲で加熱処理を行う。本実施例では、1000℃60min の処
理の内、最初の30分を酸化性雰囲気で処理し、残りの時
間を窒素（Ｎ2 ）９０％、酸素（Ｏ2 ）９％、塩化水素
（ＨＣｌ）１％のハロゲン雰囲気に切り換えて処理を続
ける構成とする。
【０１６７】即ち、最初の30分間は熱酸化のための加熱
処理であり、後の30分間はハロゲン元素による金属元素
のゲッタリング効果を狙った加熱処理である。後者の加
熱処理を窒素含有量の多い雰囲気で行うのは、単結晶シ
リコン層が過剰に酸化されるのを防止するためである。
【０１６８】こうして図１４（Ｃ）に示す様に、単結晶
シリコン層には熱酸化膜１４０５が形成される。そして
同時に領域１４０４が優先的に酸化反応が進行して、単
結晶シリコン層内部のまで侵入した不純物領域（この場
合、酸化シリコンで成る）１４０６が形成される。な
お、図１４（Ｃ）では不純物領域１４０６が下方の絶縁
層１４０１にまで達していないが、Ａｒの注入条件によ
って絶縁層に達する様にする場合もあり得る。
【０１６９】また、本実施例は、例えば電子ビームや集
束イオンビームを直接単結晶シリコン層に照射してダメ
ージを与えても実施することができる。
【０１７０】以上に様にして形成された不純物領域１４
０６は酸化される過程において、周囲のポテンシャルス
リット領域に含有される不純物元素を偏析させる。従っ
て、予めチャネル形成領域に対して一導電性を付与する
不純物元素を添加しておけば、不純物領域１４０６の内
部に偏析するか（ボロンの場合）、もしくは不純物領域
１４０６の側面に偏析する（リンの場合）。従って、Ｎ
チャネル型ＦＥＴの作製に際しては、ボロンを酸化物中
に偏析させ、Ｐチャネル型ＦＥＴの作製に際しては酸化
物側面にリンを偏析させることで、実施例１に示した様
な本発明の構成を得ることが可能となる。
【０１７１】また、本実施例ではハロゲン元素による金
属元素のゲッタリング効果と、リンやボロンの熱酸化膜
への偏析現象を共に利用する構成としてあるので、真性
または実質的に真性な、キャリアが移動する領域（特
に、不純物領域１４０６の周辺）１４０７には、不純物
散乱の原因や再結合中心となる不純物元素が存在しない
構成となる。
【０１７２】このことは、先にも述べた様に数５におい
てμi が大きくなることに相当するので、全体の移動度
μは理想的にμ＝μl に近づいていく。即ち、実質的に
格子散乱のみで決まる極めて大きな移動度を実現しうる
ことを示す。以上により、本実施例に従えば、極めて高
い移動度を有する半導体装置を作製することが可能とな
る。
【０１７３】〔実施例３〕本実施例では、チャネル形成
領域に形成する不純物領域の形状をドットパターン状と
する場合の例を示す。説明は図１５を用いて行う。な
お、説明の便宜上、図１と同じ符号を併用する。
【０１７４】図１５に示す半導体装置の構造は、図１に
おいて線状パターン形状を有する不純物領域をドットパ
ターン形状に置き換えたものである。まず、図１と異な
るのは図１５（Ａ）に示す様に不純物領域１５０１が配
置される点である。
【０１７５】また、図１５（Ａ）をＡ−Ａ’で切断した
断面は図１５（Ｂ）に示す様になり、Ｂ−Ｂ’で切断し
た断面は図１５（Ｃ）に示す様になる。
【０１７６】なお、本実施例ではドットパターン状の不
純物領域の例として円形の不純物領域を記載している
が、楕円形、正方形、長方形などであっても構わない。
【０１７７】ドットパターン状に不純物領域を形成した
場合、実施例１に示したレーン領域の様な役割はなくな
るが、キャリアの移動しうる実効チャネル面積は増加す
るので半導体装置に流せる電流量を増やすことができ
る。
【０１７８】〔実施例４〕実施例１および実施例３で
は、不純物領域の形状として線状パターン形状の場合と
ドットパターン形状の場合とを最も単純な形状で説明し
た。本実施例では、不純物領域の形状の様々なバリエー
ションについて説明する。
【０１７９】図１６（Ａ）に示す形状は線状パターン形
状の他のバリエーションである。図１６（Ａ）に示す構
造は、本発明においてドレイン領域側からチャネル形成
領域側へと広がる空乏層をピニング（抑止）する効果を
より確実にし、短チャネル効果に起因するパンチスルー
現象を防止することを第一とした構造である。
【０１８０】図１６（Ａ）において、不純物領域１６０
１の特徴は、上面から見た場合に線状パターン形状の不
純物領域の側面に対して凹凸部１６０２を付与した形と
なっており、いわゆるフィッシュボーン形状となってい
ることである。即ち、側面の凹凸部１６０２が空乏層の
広がりを効果的に抑止するのである。
【０１８１】また、図１６（Ａ）の構成をさらに発展さ
せて、よりピニング効果を確実なものとした例が図１６
（Ｂ）に示す構成である。即ち、交互にかみ合ったフィ
ッシュボーン形状とすることで空乏層に対する対向面積
を増やし、空乏層の広がりを効果的に防止することがで
きる。
【０１８２】この際、図１６（Ｂ）に示す様に、ある凹
凸部（フィッシュボーンの骨に相当する部分）が、隣の
不純物領域の凹凸部と交互に重なり合う様に形成するこ
とが望ましい（１６０３で示される領域）。
【０１８３】ただし、この構造とした場合、キャリアが
１６０４で示される破線の沿って移動するため移動距離
が長くなることを避けられない。そして、移動距離が長
くなるということは、その分キャリアの散乱確率が増加
して移動度を低下させる要因となりかねない。
【０１８４】しかし、本発明が効果を発揮する極めて微
細な半導体装置においては、チャネル形成領域が真性ま
たは実質的に真性である以上、多少移動距離が長くなっ
ても不純物散乱の影響は大きく変化しないと考えられ
る。それよりも微細化にともなう短チャネル効果（特に
パンチスルー現象）の影響を抑制することの方が重要で
あると言える。
【０１８５】また、ある一本の不純物領域に着目した場
合、隣接する凹凸部同士の間の距離（図中、Ｌpaで表さ
れる距離）も制御が必要である。即ち、ピニング効果を
高めるためには距離Ｌpaを短くし、移動度向上に重きを
置くなら距離Ｌpaを長くすることが好ましい。本発明で
は距離Ｌpaを70〜3000Å（好ましくは100 〜1000Å）の
範囲で制御する。
【０１８６】また、図１６（Ｂ）に示した構造とする場
合、不純物領域以外のキャリアが移動する領域（ポテン
シャルスリット領域）１６０５の幅および長さがキャリ
アの移動度に影響する。
【０１８７】また、本発明は線状パターンのみならず、
ドットパターン状の不純物領域を形成する場合において
も様々なバリエーションを採りうる。例えば、図１６
（Ｃ）に示す様に不純物領域１６０６が交互に配置され
た構成とすることができる。
【０１８８】この場合、ドットパターン状の不純物領域
１６０６間の隙間を隣接する列で補う構成となるので、
空乏層の広がりを抑止する効果が強くなる。また、この
場合もキャリアの移動経路は破線１６０７で示す様にな
るが、前述の様に素子が微細になればさほど問題とはな
らない。
【０１８９】また、図１６（Ｄ）に示す様に、ドットパ
ターン形状の不純物領域１６０８をチャネル方向と垂直
な楕円形または長方形とすることもできる。図１６
（Ｄ）に示す構成は空乏層の抑止を最重点課題とした時
に有効な構成であると言える。
【０１９０】以上の様に、短チャネル効果に起因するパ
ンチスルー現象を効果的に防止するためには、不純物領
域の形状を工夫すれば良い。不純物領域は人為的に形成
されるので形状も作製者の自由に設計できる。
【０１９１】特に、本実施例で示した様な図１６（Ａ）
〜図１６（Ｄ）に示した形状は、チャネル長が0.1 μｍ
以下といった様な極めて微細な半導体装置を形成する場
合に効果的である。なぜならば、その様な微細素子とな
るとパンチスルー現象による耐圧の低下が致命的な問題
となるため、移動度の向上よりも耐圧の向上に重きを置
くべきだからである。
【０１９２】〔実施例５〕本実施例では、本発明の不純
物領域を形成する際に実施例４とは異なる工夫を施した
例を示す。本実施例の説明は図１７を用いて行なう。
【０１９３】図１７（Ａ）に示すのは、不純物領域１７
０１の幅（Ｗpi）をソース領域１７０２近傍とドレイン
領域１７０３近傍とで変化させた例である。具体的に
は、ドレイン領域１７０３近傍に近づくに従い、徐々に
Ｗpiが増加していく様な構成とする。
【０１９４】図１７（Ａ）の様な構成とすると、短チャ
ネル効果に伴うパンチスルー現象の原因となるドレイン
領域側の空乏層の広がりを効果的に抑制することができ
る。また、ソース領域側においてはポテンシャルスリッ
ト領域１７０４の幅（Ｗpa）が十分に広いのでキャリア
の移動がスムーズに行なわれる。
【０１９５】また、この構成は図１７（Ａ）の様な構成
以外に限らず、例えば図１７（Ｂ）の様にフィッシュボ
ーン形状を有する不純物領域１７０５の凹凸部１７０６
の長さを、ドレイン領域１７０７に近づくにつれて長く
する様な構成としても達成することができる。
【０１９６】また、図１７（Ｃ）に示す様に、ドレイン
領域１７０８近傍において不純物領域１６０９を構成す
る不純物元素の濃度を高くする構成とすることも可能で
ある。この場合、図１７（Ｃ）に示す様に、上面から見
た場合にはソース領域１７１０からドレイン領域１７０
８に渡って不純物領域１７０９が形成されている。
【０１９７】そして、不純物領域１７０９を構成する不
純物元素の濃度は、ソース領域１７１０近傍における濃
度よりもドレイン領域１７０８近傍における濃度の方が
高い構成とすることができる。（図１７（Ｄ））
【０１９８】なお、図１７（Ｄ）は不純物領域１７０９
内の不純物元素濃度の変化を表したグラフであり、横軸
は距離、縦軸は濃度を表している。図１７（Ｄ）に示し
た様に、ソース領域１７１１近傍の濃度プロファイルと
ドレイン領域１７１２近傍の濃度プロファイルを異なる
様にするには、不純物領域１７０９を形成する際に添加
する不純物元素の濃度を調節すれば良い。
【０１９９】即ち、不純物元素の濃度プロファイルは図
１７（Ｄ）に示す様な形状にこだわる必要はなく、作製
者の必要に応じて適宜不純物添加工程を調節して濃度プ
ロファイルを決定すれば良い。
【０２００】以上の様に、本実施例に示した様な構成は
ソース領域およびドレイン領域の位置が特定されている
場合において有効であり、例えば液晶表示装置の画素を
駆動する半導体装置の様にソース／ドレインが充放電に
応じて逆転する様な場合には必ずしも有効とは言えな
い。液晶表示装置に用いる場合には、周辺駆動回路を構
成するインバータ回路などの様にソース／ドレインが特
定される用途に用いるべきであると言える。
【０２０１】また、本実施例では不純物領域の形状とし
てチャネル方向に概略平行な線状パターン形状を有する
構成とする例を示したが、本実施例の構成をドットパタ
ーン形状に不純物領域に適用することは容易である。従
って、本実施例は一例を示すのみであって、他の様々な
考えうる例は作製者の必要に応じて適宜なされるもので
あると考える。
【０２０２】〔実施例６〕本発明の特徴はチャネル形成
領域に対して人為的かつ局部的に不純物領域を設ける点
にあるが、チャネル形成領域に局部的に添加された不純
物元素（炭素、窒素、酸素から選ばれた一種または複数
種類の元素）は、水素アニール処理を施した低酸素シリ
コン基板を用いる場合に有効な効果を示す。
【０２０３】従来例で触れた様に、通常のＬＳＩ回路を
構成する半導体装置（サイリスタを除く）はＣＺ法で形
成されたシリコン基板を用いており、応力緩和のために
所定量の酸素がシリコン基板中に含まれている。しか
し、最近ではの酸化膜耐圧の向上、微小欠陥の低減の要
求が強まり、水素雰囲気でのアニールによって表面層５
μｍ位までの酸素濃度を 1×1017atoms/cm3 以下にまで
下げた基板が多く用いられている。
【０２０４】その反面、この様な低酸素処理を施したシ
リコン基板は基板表面層が応力に対して非常に脆くなっ
てしまい、半導体装置の製造プロセスの過程でクラック
や反りが発生する原因ともなってしまう可能性がある。
【０２０５】しかしながら、本発明に低酸素処理を施し
たシリコン基板を用いるとチャネル形成領域に形成され
た不純物領域に応力が集中する様になるので、不純物領
域が結晶半導体に発生する応力を緩和する緩衝領域とし
ての機能を有することになる。
【０２０６】この応力を緩和する緩衝領域として機能す
るという効果は、本発明における不純物領域の特筆すべ
き効果の一つである。なお、この効果は不純物元素とし
て酸素を用いた場合において特に顕著である。
【０２０７】従って、低酸素処理を施したシリコン基板
を用いて半導体装置を作製する際に製造プロセス過程に
おいて発生する応力による影響を緩和することができる
ので、製造歩留りが大幅に向上する。
【０２０８】また、この様なシリコン基板は酸化膜耐圧
の向上、微小欠陥の低減の効果以外に、キャリアの不純
物散乱の影響が低減するといった効果も期待できる。即
ち、酸素を低減することはポテンシャルスリット領域を
より真性または実質的に真性な領域に近づけることを意
味しているので、キャリアの移動度を極めて高いものと
しうる。
【０２０９】〔実施例７〕本実施例では、本発明を利用
した半導体装置（半導体素子）で構成される集積化回路
（本明細書では半導体装置の範疇に含まれる）につい
て、いくつかの例を挙げて説明する。説明には図１８お
よび図１９を用いる。
【０２１０】図１８（Ａ）に示すのは、Ｎチャネル型Ｆ
ＥＴとＰチャネル型ＦＥＴとを二階建てに積層して構成
したスタックト型ＣＭＯＳ回路に本発明を適用した場合
の例である。一般的には動作性能の問題からＰチャネル
型ＦＥＴが下層側に形成されることが多い。本実施例も
下層側をＰチャネル型ＦＥＴとしている。
【０２１１】図１８（Ａ）において、下層は通常のＩＣ
技術で形成されたＰチャネル型ＦＥＴであり、１８０１
はＮ型シリコン基板、１８０２はフィールド酸化膜、１
８０３、１８０４はそれぞれソース領域およびドレイン
領域である。本実施例では、低濃度不純物領域（ドレイ
ン領域側はＬＤＤ領域と呼ばれる）１８０５、１８０６
を設ける構成とする。
【０２１２】また、１８０７は導電性を有するポリシリ
コンでなるゲイト電極であり、その直下には本発明の特
徴である不純物領域１８０８が配置されている。なお、
図１８（Ａ）では不純物領域１８０８の一端は低濃度不
純物領域１８０６の内部にあり、他端はＬＤＤ領域１８
０５を超えてドレイン領域１８０４の内部にある。
【０２１３】上層にはＳＯＩ技術を用いてＮチャネル型
ＦＥＴが形成されている。Ｎチャネル型ＦＥＴの活性層
となる単結晶シリコン層は公知のウェハーの貼り合わせ
技術を利用することで得られる。従って、１８０９で示
される層間絶縁膜は下層のＦＥＴを覆う層間絶縁膜と、
接合するウェハーの熱酸膜との積層膜で構成され、接合
面（点線で示される）を含んでいる。
【０２１４】そして、公知のＴＦＴ技術を用いてソース
領域１８１０、チャネル形成領域１８１１、ドレイン領
域１８１２を形成する。ここでもチャネル形成領域１８
１１を挟み込む様に低濃度不純物領域１８１３、１８１
４が配置される。また、チャネル形成領域１８１１対し
ては本発明である不純物領域１８１５を配置する。
【０２１５】さらに、ゲイト電極１８１６を覆って層間
絶縁膜１８１７が成膜され、配線１８１８、１８１９、
１８２０が形成される。なお、配線１８１８はＰチャネ
ル型ＦＥＴのドレイン領域１８０４とＮチャネル型ＦＥ
Ｔのドレイン領域１８１２とに共通の配線となる。
【０２１６】以上説明した構造でなる図１８（Ａ）に示
すスタックト型ＣＭＯＳ回路は素子の占有面積を低減す
ることができるため、ＶＬＳＩやＵＬＳＩ回路を構成す
る際に集積度を向上させることができる。
【０２１７】また、本発明を適用することで耐圧を損ね
ることなく高速動作性を追及することができるので、周
波数特性の優れたＣＭＯＳ回路を構成することが可能と
なる。
【０２１８】次に、図１８（Ｂ）に示すのは、ＣＭＯＳ
回路とバイポーラトランジスタとを複合したＢｉ−ＣＭ
ＯＳ回路に本発明を適用した例である。ここでは、下層
がバイポーラトランジスタであり、上層がＳＯＩ構造の
半導体装置で構成されるＣＭＯＳ回路である。
【０２１９】図１８（Ｂ）において、１８２１はＰ型シ
リコン基板であり、１８２２は埋め込みＮ+ 領域、１８
２３はエピタキシャル成長により形成されたｐウェルで
あり、埋め込みＮ+ 領域１８２２上のｐウェルはＮ型に
ドーピングされてコレクタとして機能するｎウェル１８
２４となっている。また、１８２５は埋め込みＮ+ 領域
１８２２からの取り出し電極となるDeepＮ+ 領域であ
る。また、１８２６は通常の選択酸化法で形成されたフ
ィールド酸化膜である。
【０２２０】バイポーラトランジスタを構成するｎウェ
ル１８２４には活性ベースとなるｐ- 領域１８２７がま
ず形成され、次いで外部ベースとなるｐ+ 領域１８２
８、エミッタ領域となるｎ+ 領域１８２９が配置され
る。
【０２２１】以上の構成でなるバイポーラトランジスタ
の上方にはウェハー貼り合わせ技術を用いて得られた単
結晶シリコン層を活性層とする、ＳＯＩ構造のＣＭＯＳ
回路が構成されている。１８３０で示される層間絶縁膜
が接合面（点線で示される）を含んでいる。ここでは、
ＣＭＯＳ回路の詳細な説明は実施例１で十分に述べたの
でここでは省略する。
【０２２２】図１８（Ｂ）では、Ｎチャネル型ＦＥＴの
不純物領域１８３１、Ｐチャネル型ＦＥＴの不純物領域
１８３２共に、ソース領域１８３３、１８３４には入り
込まず、ドレイン領域１８３５、１８３６のみに入り込
む様な配置とする。
【０２２３】そして、上層のＣＭＯＳ回路と下層のバイ
ポーラトランジスタとを配線１８３７、１８３８で接続
してＢｉ−ＣＭＯＳ構造を実現することができる。
【０２２４】この様にして構成されるＢｉ−ＣＭＯＳ回
路はバイポーラトランジスタの高速動作性とＣＭＯＳ回
路の低消費電力性を有効に併用するための回路構成であ
る。また、本実施例の様に、ＣＭＯＳ回路とバイポーラ
トランジスタを積層化する三次元構造とすることで、従
来の問題であった占有面積の大きさを大幅に小さくする
ことが可能である。
【０２２５】次に、図１９（Ａ）に示すのは、ＳＯＩ技
術を用いて作製したＤＲＡＭ（Dynamic Rondom Access
Memory）に本発明を適用した例である。ＤＲＡＭとは記
憶する情報を電荷としてコンデンサに蓄える形式のメモ
リである。コンデンサへの情報としての電荷の出し入れ
は、コンデンサに直列に接続された半導体装置（電界効
果トランジスタ）によって制御される。ここでは、スタ
ックトキャパシタ型のＤＲＡＭについて説明する。
【０２２６】図１９（Ａ）において、１９０１はシリコ
ン基板、１９０２は、シリコン基板１９０１とその上に
設けられる容量蓄積用電極１９０３とを分離する絶縁膜
である。容量蓄積用電極１９０３の上方には高誘電率材
料でなる絶縁膜１９０４を介して容量電極１９０５が設
けられている。本実施例では絶縁膜１９０４としてＴa2
Ｏ5 を用いるが、他にもＳi3Ｎ4 などを用いることがで
きる。
【０２２７】この様な構造によって、容量蓄積用電極１
９０３と容量電極１９０５との間には大容量のキャパシ
タが形成される。図１９（Ａ）に示す積層構造におい
て、下層は完全に容量を蓄積する領域として活用してい
る点が特徴である。そして、その容量に蓄積する電荷の
出し入れはＳＯＩ技術を用いて上層部に形成されたＩＧ
−ＦＥＴによって成される。
【０２２８】本実施例では上層に配置するデータ信号制
御用に半導体装置として、ＬＤＤ領域を設けたＮチャネ
ル型ＦＥＴを用いている。活性層となる単結晶シリコン
層はウェハー貼り合わせ技術を用いて得られるが、レー
ザー又は電子ビームによるポリシリコン（又はアモルフ
ァスシリコン）の再結晶化技術を用いても良い。なお、
図中の点線で示されるのは貼り合わせの接合界面であ
る。
【０２２９】単結晶シリコン層でなる活性層はソース領
域１９０６、ドレイン領域１９０７で構成され、チャネ
ル形成領域には本発明の不純物領域１９０８が配置され
ている。なお、不純物領域１９０８はＬＤＤ領域１９０
９を突き抜けてドレイン領域１９０７の内部にまで入り
込む様にして設けられている。
【０２３０】ビット線１９１０で送られてきたデータ信
号は、ワード線１９１１の電圧を制御することでドレイ
ン電極１９１２に伝えられる。そして、その信号は上層
のドレイン電極１９１２と下層の容量電極１９０５とを
接続する埋め込みプラグ１９１３を介して下層にキャパ
シタ（容量）に蓄積される。
【０２３１】ＤＲＡＭの特徴は１個のメモリを構成する
素子数がＩＧ−ＦＥＴとキャパシタだけで非常に少ない
ので、高集積密度の大規模メモリを構成するのに適して
いることである。また、製造コストも低く抑えられるの
で、現在最も大量に使用されている回路であると言え
る。
【０２３２】次に、本発明を利用して作製したＦＥＴを
ＳＲＡＭ（Static Rondom Access Memory ）に適用した
例について説明する。説明には図１９（Ｂ）を用いるこ
ととする。
【０２３３】ＳＲＡＭはフリップフロップ等の双安定回
路を記憶素子に用いたメモリであって、双安定回路のＯ
Ｎ−ＯＦＦあるいはＯＦＦ−ＯＮの２安定状態に対応し
て２進情報値（０または１）を記憶するものである。電
源の供給がある限り記憶が保持される点で有利である。
【０２３４】記憶回路はＮＭＯＳ回路やＣＭＯＳ回路で
構成される。図１９（Ｂ）に示すＳＲＡＭの回路はＣＭ
ＯＳ回路を組み合わせたセルの断面図である。なお、最
下層に配置された２つのＦＥＴはどちらもＰチャネル型
ＦＥＴであり、中層の２つのＦＥＴはどちらもＮチャネ
ル型ＦＥＴである。従って、説明は基本的に図面に向か
って右側の上下ＦＥＴで構成されたＣＭＯＳ回路を中心
に説明する。
【０２３５】図１９（Ｂ）において、Ｎ型シリコン基板
１９１４にはＰ型ウェルでなるソース領域１９１５ドレ
イン領域１９１６が形成され、ゲイト絶縁膜１９１７を
介してゲイト電極１９１８が配置される。図面に向かっ
て左右に配置される素子はフィールド酸化膜１９１９で
分離されている。
【０２３６】また、１９２０で示されるのは本発明の不
純物領域である。ここではドレイン領域にのみ入り込む
様な配置とし、ソース領域には不純物領域が入り込まな
い様に構成する。
【０２３７】中層のＮチャネル型ＦＥＴの活性層はＳＯ
Ｉ技術の一つであるレーザー（又は電子）ビーム再結晶
化法を用いて形成する。この技術は、平坦化された層間
絶縁膜１９２１上にポリシリコン又はアモルファスシリ
コンを形成して、それをレーザービームや電子ビーム等
で溶融させて再結晶化させるものである。
【０２３８】勿論、ウェハー貼り合わせ技術等のＳＯＩ
技術を用いても構わないのであるが、本実施例では再結
晶化法を用いることで、中層のＮチャネル型ＦＥＴのド
レイン領域１９２２を直接Ｐチャネル型ＦＥＴのドレイ
ン領域１９１６と接続する構成としている。
【０２３９】上記手段によって得られた活性層（単結晶
シリコン層）には公知のＴＦＴ技術を用いてソース領域
１９２３ドレイン領域１９２２が設けられ、ゲイト絶縁
膜１９２４を介してゲイト電極１９２５が配置されてい
る。そのゲイト電極１９２５の直下（チャネル形成領
域）には本発明の不純物領域１９２６がドレイン領域１
９２２のみに入り込む様な構成で設けられている。
【０２４０】Ｎチャネル型ＦＥＴのゲイト電極１９２５
は導電性を付与してポリシコンで形成されるが、ゲイト
電極１９２５の形成と同時に同じ材料で接続配線１９２
７を形成する。この接続配線１９２７は右側のＣＭＯＳ
回路の出力信号を、左側のＣＭＯＳ回路のゲイト電極１
９２８、１９２９へと伝えるための配線である。なお、
図１９（Ｂ）において、点線で示したのは図面上では記
載されないが接続配線１９２７と各ゲイト電極１９２
８、１９２９とが電気的に接続されていることを示して
いる。
【０２４１】そして、最上層にはトランスファゲートと
して機能するＮチャネル型ＦＥＴが配置される。このＦ
ＥＴの活性層はウェハー貼り合わせ技術を用いて得られ
た単結晶シリコン層である。単結晶シリコン層は島状に
加工された後、ソース領域１９３０、ドレイン領域１９
３１、本発明の不純物領域１９３２を形成されて活性層
となる。
【０２４２】このトランスファゲートとなるＮチャネル
型ＦＥＴのドレイン領域１９３１は接続電極１９３３を
介して中層に設けられた接続配線１９２７と電気的に接
続されている。そして、ワード線１９３４に電圧を印加
することでビット線１９３５からのデータ信号をＣＭＯ
Ｓ回路へと伝達する。
【０２４３】以上説明して様な構成でなるＣＭＯＳ型Ｓ
ＲＡＭは動作マージンが広い、データ保持電流が極めて
少ないといった長所があり、低電圧のバッテリーバック
アップ用に用いられることが多い。また、ＳＲＡＭは、
高速動作が可能で、信頼性が高くシステムへの組む込み
が容易なことなどの特徴もある。
【０２４４】以上の様に、本実施例で説明したＢｉ−Ｃ
ＭＯＳ回路やＳＲＡＭ回路等の半導体装置は、本発明を
適用することで短チャネル効果を防止しつつ微細化する
ことができるので、信頼性（高耐圧特性等）と高速動作
特性を同時に追及することが可能となる。即ち、この先
必要となるシステム・オン・チップ構想を念頭に置いた
超高集積化回路を実現するために、本発明は絶大な効果
を発揮する技術であると言える。
【０２４５】〔実施例８〕本実施例では、本発明を利用
した半導体装置を製品（電子機器）に組み込んだ場合の
一例を示す。ここでは、ノート型パソコンに組み込まれ
たＩＣ回路を例にとって説明する。説明は図２０を用い
て行う。
【０２４６】図２０において、３００１は本体、３００
２はフタ部、３００３はキーボード、３００４は画像表
示部であり、本体３００１内には様々な集積回路３００
５が組み込まれている。
【０２４７】集積回路３００５を取り出してみると、外
部はパッケージ３０１１で覆われて内部の半導体チップ
は樹脂等で保護されている。また、内部の半導体チップ
はリード３０１２によって外部と接続される。通常、目
にする集積回路（ＩＣチップ）３００５は、外目には黒
色のパッケージ３０１１とリード３０１２しか見えない
ので完全にブラックボックスとなっている。
【０２４８】そのパッケージ３０１１で保護された半導
体チップを取り出して見ると、例えば次の様な構成とな
っている。まず、基板３０１３上には演算部（プロセッ
サー）３０１４とメモリ部３０１５が配置されている。
なお、３０１６は半導体素子とリード３０１２とを接続
するボンディング部である。
【０２４９】演算部３０１４、メモリ部３０１５はＣＭ
ＯＳ回路、Ｂｉ−ＣＭＯＳ回路、ＤＲＡＭ回路、ＳＲＡ
Ｍ回路など、他にも様々な回路を用いて構成されてい
る。本実施例で示した図２０の様な構成は、同一基板上
に演算部３０１４とメモリ部３０１５が配置されている
ことに特徴がある。これは、いわゆるシステム・オン・
チップ（システムＩＣ）と呼ばれる構想である。
【０２５０】この様に演算部３０１４とメモリ部３０１
５とが隣接した構成とすると、演算部３０１４とメモリ
部３０１５との間のデータのやりとりが非常に高速で行
われる様になるため、動作速度の速い回路を形成するこ
とが可能となる。
【０２５１】また、ワンチップ上に必要な回路を全て集
積化することも可能であるので、製造コストを大幅に低
減することも期待できる。さらには、配置面積を減らす
ことで製品の小型化を図ることもできる。実施例７で説
明した様に、ＳＯＩ技術は三次元的な集積化回路を構成
することができるので、今後、集積度は益々高密度とな
るに違いない。
【０２５２】加えて、本発明を利用すれば短チャネル効
果を問題とせずにＩＧ−ＦＥＴ、さらには集積化回路の
微細化を行うことができるので、上記の様なワンチップ
化を実現することで半導体装置である応用電子機器のさ
らなる小型化、携帯化が期待できる。
【０２５３】〔実施例９〕本実施例では、本発明を適用
したＩＧ−ＦＥＴおよびそれを組み合わせて構成される
集積化回路を組み込んだ電子機器の例を示す。なお、前
述の様に本明細書中では便宜上、ＩＧ−ＦＥＴ、集積化
回路、電子機器等と記載しているが、基本的には全て半
導体を利用して作製される装置であるので「半導体装
置」の範疇に含まれているものとする。
【０２５４】本発明を適用しうる半導体装置（電子機
器）としては、一般的にＩＣ回路を必要とする半導体装
置全てが含まれる。従って、適用範囲は極めて広く日常
の殆どの場面で使用される装置が含まれる。
【０２５５】具体的には、例えば液晶表示装置、ＥＬ表
示装置、ＣＬ表示装置といったアクティブタイプの電気
光学装置およびＴＶカメラ、パーソナルコンピュータ、
カーナビゲーション、ＴＶプロジェクション、ビデオカ
メラ、携帯情報端末機器等が挙げられる。携帯情報端末
機器としては、携帯電話やモバイル（モービル）コンピ
ュータといった半導体装置が含まれる。以上に挙げた様
な半導体装置として代表的な例を図２１を用いて簡単に
説明する。
【０２５６】図２１（Ａ）はＴＶカメラであり、本体２
００１、カメラ部２００２、表示装置２００３、操作ス
イッチ２００４で構成される。本発明は装置内部に組み
込まれる集積化回路２００５に適用することができる。
【０２５７】図２１（Ｂ）はカーナビゲーションであ
り、本体２１０１、表示装置２１０２、操作ボタン２１
０３、アンテナ２１０４で構成される。本発明は装置内
部に組み込まれる集積化回路２１０５に適用することが
できる。なお、表示装置２１０２はモニターとして利用
されるが、地図の表示が主な目的なので解像度の許容範
囲は比較的広いと言える。
【０２５８】図２１（Ｃ）は携帯情報端末機器（本実施
例では携帯電話）であり、本体２３０１、音声出力部２
３０２、音声入力部２３０３、表示装置２３０４、操作
ボタン２３０５、アンテナ２３０６で構成される。本発
明は装置内部に組み込まれる集積化回路２３０７に適用
することができる。
【０２５９】図２１（Ｃ）に示す様な携帯電話は高周波
動作を必要とする半導体装置であるので、極めて高速な
動作特性を要求される。そこで本発明を適用することで
耐圧を損ねることなく高速動作する集積化回路を組み込
むことができる。
【０２６０】図２１（Ｄ）はビデオカメラであり、本体
２４０１、表示装置２４０２、接眼部２４０３、操作ボ
タン２４０４、テープホルダー２４０５で構成される。
本発明は装置内部に組み込まれる集積化回路２４０６に
適用することができる。表示装置２４０２に映し出され
た撮影画像は接眼部２４０３を通してリアルタイムに見
ることができるので、使用者は画像を見ながらの撮影が
可能となる。
【０２６１】以上の様に、本発明の応用範囲は極めて広
く、半導体集積化回路を有する様々な半導体装置（電子
機器を含む）に対して適用することが可能である。
【０２６２】〔実施例１０〕本発明による半導体装置の
電気特性は非常に優れたものであり、これを用いて構成
した集積化回路は高い周波数特性を実現しうる。本実施
例では、本発明を利用した半導体装置の性能に関する例
を示す。
【０２６３】本発明を利用して形成された半導体素子単
体のデバイス特性（ＩＧ−ＦＥＴの電流−電圧特性）は
非常に優れたものとなり、Ｎチャネル型ＦＥＴのしきい
値電圧Ｖth,nは-0.3〜3.0 Ｖ、Ｐチャネル型ＦＥＴのし
きい値電圧Ｖth,pは-3.0〜0.3 Ｖの範囲（代表的には 0
〜±0.3 Ｖの範囲）で必要とする駆動電圧に合わせて調
節できる。また、Ｓ値は60〜85mV/decade 、ともすれば
60〜70mV/decade の極めて優れたサブスレッショルド特
性が得られる。
【０２６４】また、実施例１で説明した様な理由により
高い移動度（1000cm2/Vs以上）を得ることができる。移
動度を計算式で求める場合、移動度はチャネル幅Ｗに反
比例するので注意が必要である。本発明を実施する場
合、チャネル形成領域においては不純物領域によって少
なからずチャネル幅が狭くなっているので、実測チャネ
ル幅Ｗpaを代入しなければ実際の移動度は得られない。
【０２６５】以上の様な優れた電気特性を達しうる本発
明の半導体装置で集積化回路を構成すると、極めて良好
な周波数特性を得ることができる。例えば、本発明の半
導体装置を用いて９段のリングオシレータを構成する
と、3.3 Ｖの駆動電圧で２〜１０ＧＨｚの周波数特性を
実現しうる。
【０２６６】また、例えば、高周波電子機器である携帯
電話などの様に高い周波数特性を必要とする電子機器に
対しても本発明は有効である。携帯電話の入力部等に用
いられる集積化回路は、I/O 回路やMUX/DMUX回路等に様
に２ＧＨｚ程度（2.4 ＧＨｚ）の周波数特性を必要とす
るのであるが、本発明はその様な高周波集積化回路に対
しても十分に対応することができる。
【０２６７】また、本発明をＳＯＩ構造の半導体装置に
適用しているので、従来のバルクシリコン基板に作製し
た集積化回路よりも、１０％以上も速い動作特性を有
し、７０％以下の消費電力で駆動しうる集積化回路を構
成できる。
【０２６８】
【発明の効果】本発明を利用することでチャネル長が短
くなった場合に生じる短チャネル効果を防止することが
可能となる。具体的には、まずドレイン側空乏層がソー
ス領域やチャネル形成領域下に広がるのを、チャネル形
成領域に局部的に形成した不純物領域で遮り、チャネル
形成領域のエネルギー（電位）状態にドレイン電圧が影
響しない構成とする。これによりパンチスルー現象やサ
ブスレッショルド特性の劣化を防止することが可能とな
る。また、同時に高いドレイン耐圧を実現することがで
きる。
【０２６９】また、短チャネル効果の特徴の一つである
しきい値電圧の低下を狭チャネル効果によるしきい値電
圧の増加によって抑制することができる。この狭チャネ
ル効果は、チャネル形成領域に局部的に不純物領域を形
成するという本発明の構成によって人為的に成しうる効
果である。
【０２７０】以上の様に、本発明を利用することでチャ
ネル長の極めて短いディープサブミクロン領域における
半導体装置においても、短チャネル効果を引き起こすこ
となく動作させることができる。従って、本発明の半導
体装置を利用することで非常に高密度に集積化された集
積化回路を構成することができる。
【０２７１】また、本発明ではチャネル形成領域にエネ
ルギー的にスリット状のレーン領域を形成することでキ
ャリアの移動方向を規定し、キャリア同士の自己衝突に
よる散乱を低減することが可能である。
【０２７２】即ち、キャリアの移動度低下を招く原因と
なる不純物散乱、格子散乱、キャリア同士の自己衝突に
よる散乱が大幅に低減され、移動度が大きく向上する。
即ち、ＩＧ−ＦＥＴに代表される半導体装置のより一層
の性能向上が望める。
【図面の簡単な説明】
【図１】 チャネル形成領域の構成を示す図。
【図２】 チャネル形成領域の構成を示す図。
【図３】 従来の半導体装置を説明するための図。
【図４】 チャネル形成領域のエネルギー状態を示
す図。
【図５】 従来の半導体装置の特性を説明するため
の図。
【図６】 チャネル形成領域のエネルギー状態を示
す図。
【図７】 絶縁ゲイト型電界効果トランジスの作製
工程を示す図。
【図８】 絶縁ゲイト型電界効果トランジスの作製
工程を示す図。
【図９】 不純物領域の形状および配置を説明する
ための図。
【図１０】 チャネル形成領域の構成を示す図。
【図１１】 チャネル形成領域の構成を示す図。
【図１２】 チャネル形成領域のエネルギー状態を示
す図。
【図１３】 不純物の偏析状態を説明するための図。
【図１４】 不純物領域の作製工程を示す図。
【図１５】 チャネル形成領域の構成を示す図。
【図１６】 チャネル形成領域の構成を示す図。
【図１７】 チャネル形成領域の構成を示す図。
【図１８】 半導体装置の構成を示す図。
【図１９】 半導体装置の構成を示す図。
【図２０】 半導体装置の構成を示す図。
【図２１】 半導体装置の構成を示す図。
【符号の説明】
１０１ ソース領域 １０２ ドレイン領域 １０３ チャネル形成領域 １０４ 不純物領域 １０５ シリコン基板 １０６ 埋め込み酸化膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 福永 健司 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内

Claims (36)

    【特許請求の範囲】
  1. 【請求項１】絶縁性基板または絶縁層上に形成された結
    晶半導体を利用して形成されたソース領域、ドレイン領
    域およびチャネル形成領域と、 前記チャネル形成領域上に形成されたゲイト絶縁膜およ
    びゲイト電極と、 を少なくとも有するＳＯＩ構造で構成される絶縁ゲイト
    型半導体装置であって、 前記チャネル形成領域はキャリアが移動する領域と、 前記ドレイン領域より前記チャネル形成領域およびソー
    ス領域に向かって広がる空乏層をピニングするために人
    為的かつ局部的に形成された不純物領域と、 を有し、 前記不純物領域には電子の移動を妨げる方向にエネルギ
    ーバンドをシフトさせる不純物元素が添加されているこ
    とを特徴とする絶縁ゲイト型半導体装置。
  2. 【請求項２】絶縁性基板または絶縁層上に形成された結
    晶半導体を利用して形成されたソース領域、ドレイン領
    域およびチャネル形成領域と、 前記チャネル形成領域上に形成されたゲイト絶縁膜およ
    びゲイト電極と、 を少なくとも有するＳＯＩ構造で構成される絶縁ゲイト
    型半導体装置であって、 前記チャネル形成領域はキャリアが移動する領域と、 前記ドレイン領域より前記チャネル形成領域およびソー
    ス領域に向かって広がる空乏層をピニングするために人
    為的かつ局部的に形成された不純物領域と、 を有し、 前記不純物領域には正孔の移動を妨げる方向にエネルギ
    ーバンドをシフトさせる不純物元素が添加されているこ
    とを特徴とする絶縁ゲイト型半導体装置。
  3. 【請求項３】絶縁性基板または絶縁層上に形成された結
    晶半導体を利用して形成されたソース領域、ドレイン領
    域およびチャネル形成領域と、 前記チャネル形成領域上に形成されたゲイト絶縁膜およ
    びゲイト電極と、 を少なくとも有するＳＯＩ構造で構成される絶縁ゲイト
    型半導体装置であって、 前記チャネル形成領域はキャリアが移動する領域と、 不純物元素の添加により所定のしきい値電圧に制御する
    ために人為的かつ局部的に形成された不純物領域と、 を有し、 前記不純物領域には電子の移動を妨げる方向にエネルギ
    ーバンドをシフトさせる不純物元素が添加されているこ
    とを特徴とする絶縁ゲイト型半導体装置。
  4. 【請求項４】絶縁性基板または絶縁層上に形成された結
    晶半導体を利用して形成されたソース領域、ドレイン領
    域およびチャネル形成領域と、 前記チャネル形成領域上に形成されたゲイト絶縁膜およ
    びゲイト電極と、 を少なくとも有するＳＯＩ構造で構成される絶縁ゲイト
    型半導体装置であって、 前記チャネル形成領域はキャリアが移動する領域と、 不純物元素の添加により所定のしきい値電圧に制御する
    ために人為的かつ局部的に形成された不純物領域と、 を有し、 前記不純物領域には正孔の移動を妨げる方向にエネルギ
    ーバンドをシフトさせる不純物元素が添加されているこ
    とを特徴とする絶縁ゲイト型半導体装置。
  5. 【請求項５】請求項１乃至請求項４において、前記不純
    物元素とは前記チャネル形成領域内において局部的にビ
    ルトイン電位差を形成するための元素であることを特徴
    とする絶縁ゲイト型半導体装置。
  6. 【請求項６】請求項１または請求項３において、前記不
    純物元素とは１３族の元素であることを特徴とする絶縁
    ゲイト型半導体装置。
  7. 【請求項７】請求項６において、前記１３族の元素とは
    ボロンであることを特徴とする絶縁ゲイト型半導体装
    置。
  8. 【請求項８】請求項２または請求項４において、前記不
    純物元素とは１５族の元素であることを特徴とする絶縁
    ゲイト型半導体装置。
  9. 【請求項９】請求項８において、前記１５族の元素とは
    リンまたは砒素であることを特徴とする絶縁ゲイト型半
    導体装置。
  10. 【請求項１０】請求項１乃至請求項４において、前記キ
    ャリアが移動する領域は真性または実質的に真性な領域
    であることを特徴とする半導体装置。
  11. 【請求項１１】請求項１０において、実質的に真性な領
    域であるとは前記結晶半導体表面近傍における一導電性
    を付与する不純物元素の濃度が 5×1015atoms/cm3 以下
    であり、酸素濃度が 2×1018atoms/cm3 以下であること
    を特徴とする半導体装置。
  12. 【請求項１２】請求項１０において、実質的に真性な領
    域であるとは前記結晶半導体表面近傍における一導電性
    を付与する不純物元素の濃度が 5×1015atoms/cm3 以下
    であり、酸素濃度が 1×1017atoms/cm3 以下であること
    を特徴とする半導体装置。
  13. 【請求項１３】請求項１乃至請求項４において、前記チ
    ャネル形成領域の幅Ｗに対して前記不純物領域および前
    記不純物領域間の幅が占有する割合をそれぞれＷpi、Ｗ
    paとする時、前記Ｗ、ＷpiおよびＷpaとの間には、Ｗpi
    ／Ｗ＝0.1 〜0.9 、Ｗpa／Ｗ＝0.1 〜0.9 、Ｗpi／Ｗpa
    ＝1/9 〜9 の関係式が成り立つことを特徴とする絶縁ゲ
    イト型半導体装置。
  14. 【請求項１４】請求項１乃至請求項４において、前記チ
    ャネル形成領域のチャネル方向に垂直な少なくとも一断
    面は、実質的に前記不純物領域により区切られた複数の
    チャネル形成領域の集合体と見なせることを特徴とする
    絶縁ゲイト型半導体装置。
  15. 【請求項１５】請求項１乃至請求項４において、前記チ
    ャネル形成領域において駆動時に生じる短チャネル効果
    に伴うしきい値電圧の低下は、前記不純物領域を利用す
    ることで得られる狭チャネル効果に伴うしきい値電圧の
    増加により緩和されることを特徴とする絶縁ゲイト型半
    導体装置。
  16. 【請求項１６】請求項１乃至請求項４において、前記不
    純物領域は前記結晶半導体に発生する応力を緩和する緩
    衝領域としての機能を有することを特徴とする絶縁ゲイ
    ト型半導体装置。
  17. 【請求項１７】請求項１乃至請求項４において、前記キ
    ャリアが移動する領域の幅は30〜3000Åの範囲で制御さ
    れることを特徴とする半導体装置。
  18. 【請求項１８】請求項１乃至請求項４において、前記不
    純物領域はドットパターン形状を有していることを特徴
    とする絶縁ゲイト型半導体装置。
  19. 【請求項１９】請求項１乃至請求項４において、前記不
    純物領域はチャネル方向と概略平行に形成された線状パ
    ターンであることを特徴とする絶縁ゲイト型半導体装
    置。
  20. 【請求項２０】請求項３または請求項４において、しき
    い値電圧の制御は前記キャリアが移動する領域の幅を制
    御することで行われることを特徴とする半導体装置。
  21. 【請求項２１】絶縁性基板または絶縁層上に結晶半導体
    を形成する工程と、 前記結晶半導体を利用してソース領域、ドレイン領域お
    よびチャネル形成領域とを形成する工程と、 前記チャネル形成領域において人為的かつ局部的に不純
    物領域を形成する工程と、 前記チャネル形成領域上にゲイト絶縁膜およびゲイト電
    極とを形成する工程と、 を少なくとも有するＳＯＩ構造で構成される絶縁ゲイト
    型半導体装置の作製方法において、 前記チャネル形成領域はキャリアが移動する領域と前記
    不純物領域とで構成され、 前記不純物領域には電子の移動を妨げる方向にエネルギ
    ーバンドをシフトさせる不純物元素が人為的かつ局部的
    に添加されていることを特徴とする絶縁ゲイト型半導体
    装置の作製方法。
  22. 【請求項２２】絶縁性基板または絶縁層上に結晶半導体
    を形成する工程と、 前記結晶半導体を利用してソース領域、ドレイン領域お
    よびチャネル形成領域とを形成する工程と、 前記チャネル形成領域において人為的かつ局部的に不純
    物領域を形成する工程と、 前記チャネル形成領域上にゲイト絶縁膜およびゲイト電
    極とを形成する工程と、 を少なくとも有するＳＯＩ構造で構成される絶縁ゲイト
    型半導体装置の作製方法において、 前記チャネル形成領域はキャリアが移動する領域と前記
    不純物領域とで構成され、 前記不純物領域には正孔の移動を妨げる方向にエネルギ
    ーバンドをシフトさせる不純物元素が人為的かつ局部的
    に添加されていることを特徴とする絶縁ゲイト型半導体
    装置の作製方法。
  23. 【請求項２３】請求項２１または請求項２２において、
    前記不純物元素とは前記チャネル形成領域内において局
    部的にビルトイン電位差を形成するための元素であるこ
    とを特徴とする絶縁ゲイト型半導体装置の作製方法。
  24. 【請求項２４】請求項２１において、前記不純物元素と
    は１３族の元素であることを特徴とする絶縁ゲイト型半
    導体装置の作製方法。
  25. 【請求項２５】請求項２４において、前記１３族の元素
    とはボロンであることを特徴とする絶縁ゲイト型半導体
    装置の作製方法。
  26. 【請求項２６】請求項２２において、前記不純物元素と
    は１５族の元素であることを特徴とする絶縁ゲイト型半
    導体装置の作製方法。
  27. 【請求項２７】請求項２６において、前記１５族の元素
    とはリンまたは砒素であることを特徴とする絶縁ゲイト
    型半導体装置の作製方法。
  28. 【請求項２８】請求項２１または請求項２２において、
    前記キャリアが移動する領域は真性または実質的に真性
    な領域であることを特徴とする半導体装置の作製方法。
  29. 【請求項２９】請求項２８において、実質的に真性な領
    域であるとは前記結晶半導体表面近傍における一導電性
    を付与する不純物元素の濃度が 5×1015atoms/cm3 以下
    であり、酸素濃度が 2×1018atoms/cm3 以下であること
    を特徴とする半導体装置の作製方法。
  30. 【請求項３０】請求項２８において、実質的に真性な領
    域であるとは前記結晶半導体表面近傍における一導電性
    を付与する不純物元素の濃度が 5×1015atoms/cm3 以下
    であり、酸素濃度が 1×1017atoms/cm3 以下であること
    を特徴とする半導体装置の作製方法。
  31. 【請求項３１】請求項２１または請求項２２において、
    前記チャネル形成領域の幅Ｗに対して前記不純物領域お
    よび前記不純物領域間の幅が占有する割合をそれぞれＷ
    pi、Ｗpaとする時、前記Ｗ、ＷpiおよびＷpaとの間に
    は、Ｗpi／Ｗ＝0.1 〜0.9 、Ｗpa／Ｗ＝0.1 〜0.9 、Ｗ
    pi／Ｗpa＝1/9 〜9 の関係式が成り立つことを特徴とす
    る絶縁ゲイト型半導体装置の作製方法。
  32. 【請求項３２】請求項２１または請求項２２において、
    前記チャネル形成領域のチャネル方向に垂直な少なくと
    も一断面は、実質的に前記不純物領域により区切られた
    複数のチャネル形成領域の集合体と見なせることを特徴
    とする絶縁ゲイト型半導体装置の作製方法。
  33. 【請求項３３】請求項２１または請求項２２において、
    前記不純物領域は前記結晶半導体に発生する応力を緩和
    する緩衝領域としての機能を有することを特徴とする絶
    縁ゲイト型半導体装置の作製方法。
  34. 【請求項３４】請求項２１または請求項２２において、
    前記キャリアが移動する領域の幅は30〜3000Åの範囲で
    制御されることを特徴とする半導体装置の作製方法。
  35. 【請求項３５】請求項２１または請求項２２において、
    前記不純物領域はドットパターン形状を有していること
    を特徴とする絶縁ゲイト型半導体装置の作製方法。
  36. 【請求項３６】請求項２１または請求項２２において、
    前記不純物領域はチャネル方向と概略平行に形成された
    線状パターンであることを特徴とする絶縁ゲイト型半導
    体装置の作製方法。
JP26921596A 1996-09-18 1996-09-18 絶縁ゲイト型半導体装置 Expired - Fee Related JP4103968B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP26921596A JP4103968B2 (ja) 1996-09-18 1996-09-18 絶縁ゲイト型半導体装置
TW086113392A TW353773B (en) 1996-09-18 1997-09-15 Semiconductor device and manufacturing method
US08/931,697 US6127702A (en) 1996-09-18 1997-09-16 Semiconductor device having an SOI structure and manufacturing method therefor
KR1019970047503A KR100444654B1 (ko) 1996-09-18 1997-09-18 반도체장치및그의제조방법
US09/635,832 US7339235B1 (en) 1996-09-18 2000-08-09 Semiconductor device having SOI structure and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26921596A JP4103968B2 (ja) 1996-09-18 1996-09-18 絶縁ゲイト型半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007275917A Division JP4499774B2 (ja) 2007-10-24 2007-10-24 絶縁ゲイト型半導体装置

Publications (2)

Publication Number Publication Date
JPH1093100A true JPH1093100A (ja) 1998-04-10
JP4103968B2 JP4103968B2 (ja) 2008-06-18

Family

ID=17469281

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26921596A Expired - Fee Related JP4103968B2 (ja) 1996-09-18 1996-09-18 絶縁ゲイト型半導体装置

Country Status (4)

Country Link
US (2) US6127702A (ja)
JP (1) JP4103968B2 (ja)
KR (1) KR100444654B1 (ja)
TW (1) TW353773B (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1258041A2 (en) * 2000-02-23 2002-11-20 Semiconductor Research Corporation Supermolecular structures and devices made from same
US6686623B2 (en) 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
JP2005203777A (ja) * 2004-01-12 2005-07-28 Samsung Electronics Co Ltd 積層されたノードコンタクト構造体と積層された薄膜トランジスタを採択する半導体集積回路及びその製造方法
JP2006049914A (ja) * 2004-08-04 2006-02-16 Samsung Electronics Co Ltd 半導体装置並びにその配置及び製造方法
JP2007081066A (ja) * 2005-09-13 2007-03-29 Seiko Epson Corp 半導体装置の製造方法、半導体装置、電気光学装置及び電子機器
US7306981B2 (en) 2001-11-16 2007-12-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor manufacturing method
US7816258B2 (en) 2006-07-12 2010-10-19 Seiko Epson Corporation Method for manufacturing electro-optic device substrate with titanium silicide regions formed within
WO2011048929A1 (en) * 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011052396A1 (en) * 2009-10-29 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2011151377A (ja) * 2009-12-18 2011-08-04 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013201444A (ja) * 2009-11-06 2013-10-03 Semiconductor Energy Lab Co Ltd 半導体装置
US9054201B2 (en) 2009-12-25 2015-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9070604B2 (en) 1998-09-04 2015-06-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a semiconductor device
US9136280B2 (en) 2010-01-15 2015-09-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
WO2015182000A1 (en) * 2014-05-30 2015-12-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and electronic device
JP2015222821A (ja) * 2009-10-08 2015-12-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2021185617A (ja) * 2011-04-15 2021-12-09 株式会社半導体エネルギー研究所 半導体装置

Families Citing this family (312)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW374196B (en) 1996-02-23 1999-11-11 Semiconductor Energy Lab Co Ltd Semiconductor thin film and method for manufacturing the same and semiconductor device and method for manufacturing the same
JP4103968B2 (ja) * 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
US6590230B1 (en) 1996-10-15 2003-07-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6118148A (en) 1996-11-04 2000-09-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4017706B2 (ja) 1997-07-14 2007-12-05 株式会社半導体エネルギー研究所 半導体装置
US6271542B1 (en) * 1997-12-08 2001-08-07 International Business Machines Corporation Merged logic and memory combining thin film and bulk Si transistors
JP4236722B2 (ja) 1998-02-05 2009-03-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000012864A (ja) 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6271101B1 (en) 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
US6559036B1 (en) * 1998-08-07 2003-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
TW429411B (en) 1998-12-21 2001-04-11 Toshiba Corp Semiconductor device and its manufacture
US7245018B1 (en) * 1999-06-22 2007-07-17 Semiconductor Energy Laboratory Co., Ltd. Wiring material, semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof
US6661096B1 (en) * 1999-06-29 2003-12-09 Semiconductor Energy Laboratory Co., Ltd. Wiring material semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof
US7015546B2 (en) * 2000-02-23 2006-03-21 Semiconductor Research Corporation Deterministically doped field-effect devices and methods of making same
US6724037B2 (en) 2000-07-21 2004-04-20 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and semiconductor device
TW200302511A (en) * 2002-01-28 2003-08-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
TWI261358B (en) 2002-01-28 2006-09-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US7749818B2 (en) * 2002-01-28 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6847050B2 (en) * 2002-03-15 2005-01-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and semiconductor device comprising the same
US20060138397A1 (en) * 2002-12-16 2006-06-29 Mattis Daniel C Manipulation of conductive and magnetic phases in an electron trapping semiconducting
US20060054985A1 (en) * 2004-05-05 2006-03-16 Mattis Daniel C Artificial ferromagnetism in semiconducting arrays
CN100472001C (zh) * 2003-02-25 2009-03-25 株式会社上睦可 硅晶片、soi衬底、硅单晶生长方法，硅晶片制造方法及soi衬底制造方法
DE10320239B4 (de) * 2003-05-07 2006-06-01 Infineon Technologies Ag DRAM-Speicherzelle und Verfahren zum Herstellen einer solchen DRAM-Speicherzelle
US6977954B2 (en) * 2003-07-25 2005-12-20 University Of Connecticut Semiconductor laser array device employing modulation doped quantum well structures
US7714384B2 (en) * 2003-09-15 2010-05-11 Seliskar John J Castellated gate MOSFET device capable of fully-depleted operation
FR2861501B1 (fr) * 2003-10-22 2006-01-13 Commissariat Energie Atomique Dispositif microelectronique a effet de champ apte a former un ou plusiseurs canaux de transistors
JP2005243943A (ja) * 2004-02-26 2005-09-08 Denso Corp バイポーラトランジスタ
US7518195B2 (en) * 2004-10-21 2009-04-14 Commissariat A L'energie Atomique Field-effect microelectronic device, capable of forming one or several transistor channels
FR2884648B1 (fr) * 2005-04-13 2007-09-07 Commissariat Energie Atomique Structure et procede de realisation d'un dispositif microelectronique dote d'un ou plusieurs fils quantiques aptes a former un canal ou plusieurs canaux de transistors
US20070026599A1 (en) * 2005-07-27 2007-02-01 Advanced Micro Devices, Inc. Methods for fabricating a stressed MOS device
WO2007069516A1 (en) * 2005-12-16 2007-06-21 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus, laser irradiation method, and manufacturing method of semiconductor device
US7696024B2 (en) * 2006-03-31 2010-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4784401B2 (ja) * 2006-05-30 2011-10-05 株式会社Ｓｕｍｃｏ シリコン単結晶の育成プロセスにおける融液の液面位置監視装置
WO2008062893A1 (fr) * 2006-11-24 2008-05-29 Advanced Lcd Technologies Development Center Co., Ltd. Transistor à couche mince, procédé de fabrication de transistor à couche mince et affichage
US7880202B2 (en) * 2006-11-27 2011-02-01 Infineon Technologies Ag Modulated-Vt transistor
US7755113B2 (en) * 2007-03-16 2010-07-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, semiconductor display device, and manufacturing method of semiconductor device
WO2008123117A1 (en) * 2007-03-26 2008-10-16 Semiconductor Energy Laboratory Co., Ltd. Soi substrate and method for manufacturing soi substrate
WO2008123116A1 (en) * 2007-03-26 2008-10-16 Semiconductor Energy Laboratory Co., Ltd. Soi substrate and method for manufacturing soi substrate
CN101281912B (zh) 2007-04-03 2013-01-23 株式会社半导体能源研究所 Soi衬底及其制造方法以及半导体装置
US7875881B2 (en) * 2007-04-03 2011-01-25 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
US20080248629A1 (en) * 2007-04-06 2008-10-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate
CN102623400B (zh) * 2007-04-13 2015-05-20 株式会社半导体能源研究所 显示器件、用于制造显示器件的方法、以及soi衬底
KR101440930B1 (ko) * 2007-04-20 2014-09-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Ｓｏｉ 기판의 제작방법
EP1986230A2 (en) * 2007-04-25 2008-10-29 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing SOI substrate and method of manufacturing semiconductor device
KR101436115B1 (ko) * 2007-04-27 2014-09-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판의 제조방법, 및 반도체장치의 제조방법
JP5289805B2 (ja) * 2007-05-10 2013-09-11 株式会社半導体エネルギー研究所 半導体装置製造用基板の作製方法
EP1993127B1 (en) * 2007-05-18 2013-04-24 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate
US8803781B2 (en) * 2007-05-18 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
KR101400699B1 (ko) * 2007-05-18 2014-05-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판 및 반도체 장치 및 그 제조 방법
US9059247B2 (en) * 2007-05-18 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and method for manufacturing semiconductor device
EP1993126B1 (en) * 2007-05-18 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Manufacturing methods of semiconductor substrate
US7875532B2 (en) * 2007-06-15 2011-01-25 Semiconductor Energy Laboratory Co., Ltd. Substrate for manufacturing semiconductor device and manufacturing method thereof
US7781306B2 (en) * 2007-06-20 2010-08-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor substrate and method for manufacturing the same
US7763502B2 (en) * 2007-06-22 2010-07-27 Semiconductor Energy Laboratory Co., Ltd Semiconductor substrate, method for manufacturing semiconductor substrate, semiconductor device, and electronic device
US7795111B2 (en) * 2007-06-27 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate and manufacturing method of semiconductor device
US8354674B2 (en) 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
US8049253B2 (en) * 2007-07-11 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US7790563B2 (en) * 2007-07-13 2010-09-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device and method for manufacturing semiconductor device
UY31232A1 (es) * 2007-07-19 2009-03-02 Compuestos derivados de dibenzotifenilamino-cromen-4-onas activas sustituidas y sus isomeros y aplicaciones
JP5486781B2 (ja) * 2007-07-19 2014-05-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5442224B2 (ja) * 2007-07-23 2014-03-12 株式会社半導体エネルギー研究所 Ｓｏｉ基板の製造方法
JP2009076890A (ja) * 2007-08-31 2009-04-09 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法、半導体装置、及び電子機器
US8232598B2 (en) * 2007-09-20 2012-07-31 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
JP5325404B2 (ja) 2007-09-21 2013-10-23 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
KR101499175B1 (ko) * 2007-10-04 2015-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판의 제조방법
US8101501B2 (en) * 2007-10-10 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP5522917B2 (ja) 2007-10-10 2014-06-18 株式会社半導体エネルギー研究所 Ｓｏｉ基板の製造方法
US8455331B2 (en) * 2007-10-10 2013-06-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP5490393B2 (ja) * 2007-10-10 2014-05-14 株式会社半導体エネルギー研究所 半導体基板の製造方法
US8501585B2 (en) * 2007-10-10 2013-08-06 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8236668B2 (en) * 2007-10-10 2012-08-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP5527956B2 (ja) * 2007-10-10 2014-06-25 株式会社半導体エネルギー研究所 半導体基板の製造方法
JP2009135430A (ja) * 2007-10-10 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP5506172B2 (ja) 2007-10-10 2014-05-28 株式会社半導体エネルギー研究所 半導体基板の作製方法
CN101842910B (zh) * 2007-11-01 2013-03-27 株式会社半导体能源研究所 用于制造光电转换器件的方法
JP5548351B2 (ja) * 2007-11-01 2014-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7851318B2 (en) * 2007-11-01 2010-12-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor substrate and method for manufacturing the same, and method for manufacturing semiconductor device
US8163628B2 (en) * 2007-11-01 2012-04-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate
JP5548356B2 (ja) * 2007-11-05 2014-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8013367B2 (en) * 2007-11-08 2011-09-06 International Business Machines Corporation Structure and method for compact long-channel FETs
FR2923646A1 (fr) * 2007-11-09 2009-05-15 Commissariat Energie Atomique Cellule memoire sram dotee de transistors a structure multi-canaux verticale
JP5464843B2 (ja) * 2007-12-03 2014-04-09 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
JP5459900B2 (ja) 2007-12-25 2014-04-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5404064B2 (ja) 2008-01-16 2014-01-29 株式会社半導体エネルギー研究所 レーザ処理装置、および半導体基板の作製方法
JP5503876B2 (ja) * 2008-01-24 2014-05-28 株式会社半導体エネルギー研究所 半導体基板の製造方法
US8003483B2 (en) * 2008-03-18 2011-08-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US7939389B2 (en) 2008-04-18 2011-05-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5700617B2 (ja) 2008-07-08 2015-04-15 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
TWI514595B (zh) 2008-09-24 2015-12-21 Semiconductor Energy Lab 光電轉換裝置及其製造方法
US20100081251A1 (en) * 2008-09-29 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate
US8741740B2 (en) * 2008-10-02 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US8299537B2 (en) * 2009-02-11 2012-10-30 International Business Machines Corporation Semiconductor-on-insulator substrate and structure including multiple order radio frequency harmonic supressing region
SG166060A1 (en) * 2009-04-22 2010-11-29 Semiconductor Energy Lab Method of manufacturing soi substrate
US8318588B2 (en) * 2009-08-25 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
KR101731809B1 (ko) * 2009-10-09 2017-05-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판의 재생 방법, 재생된 반도체 기판의 제조 방법, 및 ｓｏｉ 기판의 제조 방법
WO2011055660A1 (en) 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102668063B (zh) 2009-11-20 2015-02-18 株式会社半导体能源研究所 半导体装置
CN102668077B (zh) 2009-11-20 2015-05-13 株式会社半导体能源研究所 非易失性锁存电路和逻辑电路,以及使用其的半导体器件
KR20190124813A (ko) 2009-11-20 2019-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011065183A1 (en) * 2009-11-24 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including memory cell
WO2011065258A1 (en) 2009-11-27 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101720072B1 (ko) 2009-12-11 2017-03-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 불휘발성 래치 회로와 논리 회로, 및 이를 사용한 반도체 장치
WO2011074408A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Non-volatile latch circuit and logic circuit, and semiconductor device using the same
CN104716139B (zh) * 2009-12-25 2018-03-30 株式会社半导体能源研究所 半导体装置
CN102714184B (zh) 2009-12-28 2016-05-18 株式会社半导体能源研究所 半导体器件
KR101842413B1 (ko) 2009-12-28 2018-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101894400B1 (ko) 2009-12-28 2018-09-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억 장치와 반도체 장치
KR101943807B1 (ko) 2010-01-15 2019-01-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101698537B1 (ko) * 2010-01-15 2017-01-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102714208B (zh) 2010-01-15 2015-05-20 株式会社半导体能源研究所 半导体装置
WO2011086871A1 (en) * 2010-01-15 2011-07-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101791829B1 (ko) * 2010-01-20 2017-10-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 휴대 전자 기기
US8415731B2 (en) * 2010-01-20 2013-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor storage device with integrated capacitor and having transistor overlapping sections
KR101789975B1 (ko) 2010-01-20 2017-10-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011089835A1 (en) * 2010-01-20 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
CN102714209B (zh) * 2010-01-22 2015-09-16 株式会社半导体能源研究所 半导体存储器件及其驱动方法
KR101299256B1 (ko) * 2010-01-29 2013-08-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기억 장치
KR101926336B1 (ko) 2010-02-05 2019-03-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101921618B1 (ko) * 2010-02-05 2018-11-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 구동 방법
KR101822962B1 (ko) * 2010-02-05 2018-01-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011096277A1 (en) * 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of driving semiconductor device
CN102742002B (zh) * 2010-02-12 2015-01-28 株式会社半导体能源研究所 半导体器件及其驱动方法
KR101838130B1 (ko) 2010-02-12 2018-03-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작방법
WO2011099360A1 (en) * 2010-02-12 2011-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
KR101889285B1 (ko) * 2010-02-19 2018-08-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 메모리 장치, 그 구동 방법, 및 반도체 장치 제작 방법
WO2011102228A1 (en) * 2010-02-19 2011-08-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method of semiconductor device
KR101939713B1 (ko) 2010-02-19 2019-01-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011105310A1 (en) * 2010-02-26 2011-09-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011108475A1 (en) * 2010-03-04 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device and semiconductor device
DE112011100841B4 (de) 2010-03-08 2021-11-25 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und verfahren zur herstellung der halbleitervorrichtung
KR20130007597A (ko) * 2010-03-08 2013-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치를 제작하는 방법
CN102822978B (zh) * 2010-03-12 2015-07-22 株式会社半导体能源研究所 半导体装置及其制造方法
WO2011114866A1 (en) 2010-03-17 2011-09-22 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
WO2011114919A1 (en) 2010-03-19 2011-09-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101840797B1 (ko) 2010-03-19 2018-03-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 메모리 장치
WO2011114867A1 (en) * 2010-03-19 2011-09-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method of semiconductor device
WO2011114868A1 (en) * 2010-03-19 2011-09-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101884031B1 (ko) 2010-04-07 2018-07-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기억 장치
US8207025B2 (en) 2010-04-09 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
WO2011129233A1 (en) 2010-04-16 2011-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011135999A1 (en) 2010-04-27 2011-11-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
WO2011142371A1 (en) 2010-05-14 2011-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI511236B (zh) 2010-05-14 2015-12-01 Semiconductor Energy Lab 半導體裝置
WO2011145738A1 (en) 2010-05-20 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving semiconductor device
US8416622B2 (en) 2010-05-20 2013-04-09 Semiconductor Energy Laboratory Co., Ltd. Driving method of a semiconductor device with an inverted period having a negative potential applied to a gate of an oxide semiconductor transistor
WO2011145468A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
WO2011152254A1 (en) 2010-06-04 2011-12-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011152286A1 (en) 2010-06-04 2011-12-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101894897B1 (ko) 2010-06-04 2018-09-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011162147A1 (en) 2010-06-23 2011-12-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9437454B2 (en) 2010-06-29 2016-09-06 Semiconductor Energy Laboratory Co., Ltd. Wiring board, semiconductor device, and manufacturing methods thereof
WO2012002186A1 (en) 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2012008390A1 (en) 2010-07-16 2012-01-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2012008286A1 (en) 2010-07-16 2012-01-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN103003934B (zh) 2010-07-16 2015-07-01 株式会社半导体能源研究所 半导体器件
JP5735872B2 (ja) 2010-07-27 2015-06-17 株式会社半導体エネルギー研究所 半導体装置
JP5846789B2 (ja) 2010-07-29 2016-01-20 株式会社半導体エネルギー研究所 半導体装置
US8537600B2 (en) 2010-08-04 2013-09-17 Semiconductor Energy Laboratory Co., Ltd. Low off-state leakage current semiconductor memory device
KR101842181B1 (ko) 2010-08-04 2018-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5739257B2 (ja) 2010-08-05 2015-06-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8467232B2 (en) 2010-08-06 2013-06-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI605549B (zh) 2010-08-06 2017-11-11 半導體能源研究所股份有限公司 半導體裝置
JP5671418B2 (ja) 2010-08-06 2015-02-18 株式会社半導体エネルギー研究所 半導体装置の駆動方法
US8422272B2 (en) 2010-08-06 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US8792284B2 (en) 2010-08-06 2014-07-29 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor memory device
TWI555128B (zh) 2010-08-06 2016-10-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的驅動方法
TWI524347B (zh) 2010-08-06 2016-03-01 半導體能源研究所股份有限公司 半導體裝置及其驅動方法
TWI545587B (zh) 2010-08-06 2016-08-11 半導體能源研究所股份有限公司 半導體裝置及驅動半導體裝置的方法
US9343480B2 (en) 2010-08-16 2016-05-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9129703B2 (en) 2010-08-16 2015-09-08 Semiconductor Energy Laboratory Co., Ltd. Method for driving semiconductor memory device
US8508276B2 (en) 2010-08-25 2013-08-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including latch circuit
US8339837B2 (en) 2010-08-26 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Driving method of semiconductor device
JP5727892B2 (ja) 2010-08-26 2015-06-03 株式会社半導体エネルギー研究所 半導体装置
US8593858B2 (en) 2010-08-31 2013-11-26 Semiconductor Energy Laboratory Co., Ltd. Driving method of semiconductor device
US8634228B2 (en) 2010-09-02 2014-01-21 Semiconductor Energy Laboratory Co., Ltd. Driving method of semiconductor device
KR20130102581A (ko) 2010-09-03 2013-09-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전계 효과 트랜지스터 및 반도체 장치의 제조 방법
WO2012029637A1 (en) 2010-09-03 2012-03-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US8520426B2 (en) 2010-09-08 2013-08-27 Semiconductor Energy Laboratory Co., Ltd. Method for driving semiconductor device
US8922236B2 (en) 2010-09-10 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device and method for inspecting the same
JP2012079399A (ja) 2010-09-10 2012-04-19 Semiconductor Energy Lab Co Ltd 半導体装置
JP2012256821A (ja) 2010-09-13 2012-12-27 Semiconductor Energy Lab Co Ltd 記憶装置
TWI608486B (zh) 2010-09-13 2017-12-11 半導體能源研究所股份有限公司 半導體裝置
KR101872926B1 (ko) 2010-09-13 2018-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5827520B2 (ja) 2010-09-13 2015-12-02 株式会社半導体エネルギー研究所 半導体記憶装置
US8767443B2 (en) 2010-09-22 2014-07-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device and method for inspecting the same
TWI574259B (zh) 2010-09-29 2017-03-11 半導體能源研究所股份有限公司 半導體記憶體裝置和其驅動方法
TWI543158B (zh) 2010-10-25 2016-07-21 半導體能源研究所股份有限公司 半導體儲存裝置及其驅動方法
KR101952456B1 (ko) 2010-10-29 2019-02-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억 장치
WO2012060202A1 (en) 2010-11-05 2012-05-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8902637B2 (en) 2010-11-08 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device comprising inverting amplifier circuit and driving method thereof
JP5902917B2 (ja) 2010-11-12 2016-04-13 株式会社半導体エネルギー研究所 半導体基板の作製方法
US8854865B2 (en) 2010-11-24 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
US8686415B2 (en) 2010-12-17 2014-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2012142562A (ja) 2010-12-17 2012-07-26 Semiconductor Energy Lab Co Ltd 半導体記憶装置
JP5993141B2 (ja) 2010-12-28 2016-09-14 株式会社半導体エネルギー研究所 記憶装置
US9048142B2 (en) 2010-12-28 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6030298B2 (ja) 2010-12-28 2016-11-24 株式会社半導体エネルギー研究所 緩衝記憶装置及び信号処理回路
JP2012151453A (ja) 2010-12-28 2012-08-09 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の駆動方法
JP5864054B2 (ja) 2010-12-28 2016-02-17 株式会社半導体エネルギー研究所 半導体装置
TWI562142B (en) 2011-01-05 2016-12-11 Semiconductor Energy Lab Co Ltd Storage element, storage device, and signal processing circuit
JP2012156495A (ja) 2011-01-07 2012-08-16 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
US8421071B2 (en) 2011-01-13 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Memory device
KR102026718B1 (ko) 2011-01-14 2019-09-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억장치, 반도체 장치, 검출 방법
TWI657565B (zh) 2011-01-14 2019-04-21 日商半導體能源研究所股份有限公司 半導體記憶裝置
US8916867B2 (en) 2011-01-20 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor element and semiconductor device
JP5798933B2 (ja) 2011-01-26 2015-10-21 株式会社半導体エネルギー研究所 信号処理回路
TWI520273B (zh) 2011-02-02 2016-02-01 半導體能源研究所股份有限公司 半導體儲存裝置
KR101899880B1 (ko) 2011-02-17 2018-09-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 프로그래머블 ｌｓｉ
US8659957B2 (en) 2011-03-07 2014-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of driving semiconductor device
TWI567735B (zh) 2011-03-31 2017-01-21 半導體能源研究所股份有限公司 記憶體電路，記憶體單元，及訊號處理電路
JP2012256406A (ja) 2011-04-08 2012-12-27 Semiconductor Energy Lab Co Ltd 記憶装置、及び当該記憶装置を用いた半導体装置
JP5883699B2 (ja) 2011-04-13 2016-03-15 株式会社半導体エネルギー研究所 プログラマブルｌｓｉ
JP6001900B2 (ja) 2011-04-21 2016-10-05 株式会社半導体エネルギー研究所 信号処理回路
JP5946683B2 (ja) 2011-04-22 2016-07-06 株式会社半導体エネルギー研究所 半導体装置
US8729545B2 (en) 2011-04-28 2014-05-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
US8848464B2 (en) 2011-04-29 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of driving semiconductor device
US9443844B2 (en) 2011-05-10 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Gain cell semiconductor memory device and driving method thereof
JP5886128B2 (ja) 2011-05-13 2016-03-16 株式会社半導体エネルギー研究所 半導体装置
TWI536502B (zh) 2011-05-13 2016-06-01 半導體能源研究所股份有限公司 記憶體電路及電子裝置
CN107316865B (zh) 2011-05-16 2021-02-02 株式会社半导体能源研究所 可编程逻辑装置
TWI570891B (zh) 2011-05-17 2017-02-11 半導體能源研究所股份有限公司 半導體裝置
KR102081792B1 (ko) 2011-05-19 2020-02-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 연산회로 및 연산회로의 구동방법
US8779799B2 (en) 2011-05-19 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Logic circuit
US8581625B2 (en) 2011-05-19 2013-11-12 Semiconductor Energy Laboratory Co., Ltd. Programmable logic device
KR102093909B1 (ko) 2011-05-19 2020-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 회로 및 회로의 구동 방법
JP5886496B2 (ja) 2011-05-20 2016-03-16 株式会社半導体エネルギー研究所 半導体装置
TWI570730B (zh) 2011-05-20 2017-02-11 半導體能源研究所股份有限公司 半導體裝置
JP6091083B2 (ja) 2011-05-20 2017-03-08 株式会社半導体エネルギー研究所 記憶装置
JP6013682B2 (ja) 2011-05-20 2016-10-25 株式会社半導体エネルギー研究所 半導体装置の駆動方法
JP6082189B2 (ja) 2011-05-20 2017-02-15 株式会社半導体エネルギー研究所 記憶装置及び信号処理回路
TWI616873B (zh) 2011-05-20 2018-03-01 半導體能源研究所股份有限公司 儲存裝置及信號處理電路
JP5892852B2 (ja) 2011-05-20 2016-03-23 株式会社半導体エネルギー研究所 プログラマブルロジックデバイス
US8669781B2 (en) 2011-05-31 2014-03-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5912844B2 (ja) 2011-05-31 2016-04-27 株式会社半導体エネルギー研究所 プログラマブルロジックデバイス
US8802534B2 (en) 2011-06-14 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Method for forming SOI substrate and apparatus for forming the same
US9123529B2 (en) 2011-06-21 2015-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
CN103022012B (zh) 2011-09-21 2017-03-01 株式会社半导体能源研究所 半导体存储装置
TWI639150B (zh) 2011-11-30 2018-10-21 日商半導體能源研究所股份有限公司 半導體顯示裝置
US8981367B2 (en) 2011-12-01 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9076505B2 (en) 2011-12-09 2015-07-07 Semiconductor Energy Laboratory Co., Ltd. Memory device
US10002968B2 (en) 2011-12-14 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
US9059248B2 (en) 2012-02-09 2015-06-16 International Business Machines Corporation Junction butting on SOI by raised epitaxial structure and method
JP6125850B2 (ja) 2012-02-09 2017-05-10 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
US9176571B2 (en) 2012-03-02 2015-11-03 Semiconductor Energy Laboratories Co., Ltd. Microprocessor and method for driving microprocessor
US8754693B2 (en) 2012-03-05 2014-06-17 Semiconductor Energy Laboratory Co., Ltd. Latch circuit and semiconductor device
US9058892B2 (en) 2012-03-14 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and shift register
JP6139187B2 (ja) 2012-03-29 2017-05-31 株式会社半導体エネルギー研究所 半導体装置
US9208849B2 (en) 2012-04-12 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving semiconductor device, and electronic device
US9654107B2 (en) 2012-04-27 2017-05-16 Semiconductor Energy Laboratory Co., Ltd. Programmable LSI
US9703704B2 (en) 2012-05-01 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6236217B2 (ja) 2012-05-01 2017-11-22 株式会社半導体エネルギー研究所 ルックアップテーブル、及びルックアップテーブルを備えるプログラマブルロジックデバイス
WO2013164958A1 (en) 2012-05-02 2013-11-07 Semiconductor Energy Laboratory Co., Ltd. Programmable logic device
TWI595502B (zh) 2012-05-18 2017-08-11 半導體能源研究所股份有限公司 記憶體裝置和用於驅動記憶體裝置的方法
US9571103B2 (en) 2012-05-25 2017-02-14 Semiconductor Energy Laboratory Co., Ltd. Lookup table and programmable logic device including lookup table
JP6050721B2 (ja) 2012-05-25 2016-12-21 株式会社半導体エネルギー研究所 半導体装置
JP6377317B2 (ja) 2012-05-30 2018-08-22 株式会社半導体エネルギー研究所 プログラマブルロジックデバイス
US9135182B2 (en) 2012-06-01 2015-09-15 Semiconductor Energy Laboratory Co., Ltd. Central processing unit and driving method thereof
US8873308B2 (en) 2012-06-29 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Signal processing circuit
US9082619B2 (en) 2012-07-09 2015-07-14 International Solar Electric Technology, Inc. Methods and apparatuses for forming semiconductor films
KR102107591B1 (ko) 2012-07-18 2020-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억 소자 및 프로그래머블 로직 디바이스
KR102102589B1 (ko) 2012-10-17 2020-04-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 프로그램 가능한 논리 장치
JP6254834B2 (ja) 2012-12-06 2017-12-27 株式会社半導体エネルギー研究所 半導体装置
US9437273B2 (en) 2012-12-26 2016-09-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8952723B2 (en) 2013-02-13 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Programmable logic device and semiconductor device
KR102125593B1 (ko) 2013-02-13 2020-06-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 프로그래머블 로직 디바이스 및 반도체 장치
JP2014195241A (ja) 2013-02-28 2014-10-09 Semiconductor Energy Lab Co Ltd 半導体装置
JP2014195243A (ja) 2013-02-28 2014-10-09 Semiconductor Energy Lab Co Ltd 半導体装置
US8947121B2 (en) 2013-03-12 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Programmable logic device
JP6298662B2 (ja) 2013-03-14 2018-03-20 株式会社半導体エネルギー研究所 半導体装置
US9612795B2 (en) 2013-03-14 2017-04-04 Semiconductor Energy Laboratory Co., Ltd. Data processing device, data processing method, and computer program
JP6093726B2 (ja) 2013-03-22 2017-03-08 株式会社半導体エネルギー研究所 半導体装置
JP6333028B2 (ja) 2013-04-19 2018-05-30 株式会社半導体エネルギー研究所 記憶装置及び半導体装置
JP6396671B2 (ja) 2013-04-26 2018-09-26 株式会社半導体エネルギー研究所 半導体装置
TWI621337B (zh) 2013-05-14 2018-04-11 半導體能源研究所股份有限公司 信號處理裝置
US9106223B2 (en) 2013-05-20 2015-08-11 Semiconductor Energy Laboratory Co., Ltd. Signal processing device
JP6368155B2 (ja) 2013-06-18 2018-08-01 株式会社半導体エネルギー研究所 プログラマブルロジックデバイス
US9515094B2 (en) 2013-06-26 2016-12-06 Semiconductor Energy Laboratory Co., Ltd. Storage device and semiconductor device
US9378844B2 (en) 2013-07-31 2016-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor whose gate is electrically connected to capacitor
JP6329843B2 (ja) 2013-08-19 2018-05-23 株式会社半導体エネルギー研究所 半導体装置
JP6570817B2 (ja) 2013-09-23 2019-09-04 株式会社半導体エネルギー研究所 半導体装置
JP2015084418A (ja) 2013-09-23 2015-04-30 株式会社半導体エネルギー研究所 半導体装置
KR102213515B1 (ko) 2013-09-26 2021-02-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스위치 회로, 반도체 장치, 및 시스템
JP6392603B2 (ja) 2013-09-27 2018-09-19 株式会社半導体エネルギー研究所 半導体装置
FR3011678B1 (fr) * 2013-10-07 2017-01-27 St Microelectronics Crolles 2 Sas Procede de relaxation des contraites mecaniques transversales dans la region active d'un transistor mos, et circuit integre correspondant
JP6478562B2 (ja) 2013-11-07 2019-03-06 株式会社半導体エネルギー研究所 半導体装置
JP6393590B2 (ja) 2013-11-22 2018-09-19 株式会社半導体エネルギー研究所 半導体装置
KR102199212B1 (ko) * 2013-12-02 2021-01-07 삼성디스플레이 주식회사 표시장치용 백플레인, 및 이를 포함하는 표시장치
US9406348B2 (en) 2013-12-26 2016-08-02 Semiconductor Energy Laboratory Co., Ltd. Memory cell including transistor and capacitor
US9349418B2 (en) 2013-12-27 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
JP6444723B2 (ja) 2014-01-09 2018-12-26 株式会社半導体エネルギー研究所 装置
US9379713B2 (en) 2014-01-17 2016-06-28 Semiconductor Energy Laboratory Co., Ltd. Data processing device and driving method thereof
JP2015165226A (ja) 2014-02-07 2015-09-17 株式会社半導体エネルギー研究所 装置
JP6545970B2 (ja) 2014-02-07 2019-07-17 株式会社半導体エネルギー研究所 装置
JP6442321B2 (ja) 2014-03-07 2018-12-19 株式会社半導体エネルギー研究所 半導体装置及びその駆動方法、並びに電子機器
JP6541376B2 (ja) 2014-03-13 2019-07-10 株式会社半導体エネルギー研究所 プログラマブルロジックデバイスの動作方法
JP6525421B2 (ja) 2014-03-13 2019-06-05 株式会社半導体エネルギー研究所 半導体装置
JP6560508B2 (ja) 2014-03-13 2019-08-14 株式会社半導体エネルギー研究所 半導体装置
TWI643457B (zh) 2014-04-25 2018-12-01 日商半導體能源研究所股份有限公司 半導體裝置
KR20150138026A (ko) 2014-05-29 2015-12-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6538426B2 (ja) 2014-05-30 2019-07-03 株式会社半導体エネルギー研究所 半導体装置及び電子機器
JP6689062B2 (ja) 2014-12-10 2020-04-28 株式会社半導体エネルギー研究所 半導体装置
US9633710B2 (en) 2015-01-23 2017-04-25 Semiconductor Energy Laboratory Co., Ltd. Method for operating semiconductor device
US9773787B2 (en) 2015-11-03 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, memory device, electronic device, or method for driving the semiconductor device
TWI739796B (zh) 2016-02-12 2021-09-21 日商半導體能源硏究所股份有限公司 半導體裝置及電子裝置及半導體晶圓
SG10201701689UA (en) 2016-03-18 2017-10-30 Semiconductor Energy Lab Semiconductor device, semiconductor wafer, and electronic device
US10008502B2 (en) 2016-05-04 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Memory device
US9998119B2 (en) 2016-05-20 2018-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic component, and electronic device
US10490116B2 (en) 2016-07-06 2019-11-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, memory device, and display system
KR102458660B1 (ko) 2016-08-03 2022-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
KR102420735B1 (ko) 2016-08-19 2022-07-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 전원 제어 방법
KR102421299B1 (ko) 2016-09-12 2022-07-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억 장치, 이의 구동 방법, 반도체 장치, 전자 부품, 및 전자 기기
CN111564496B (zh) * 2020-04-30 2021-07-06 长江存储科技有限责任公司 一种半导体器件及其制造方法

Family Cites Families (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4454524A (en) 1978-03-06 1984-06-12 Ncr Corporation Device having implantation for controlling gate parasitic action
US4549336A (en) 1981-12-28 1985-10-29 Mostek Corporation Method of making MOS read only memory by specified double implantation
US5350940A (en) 1984-02-02 1994-09-27 Fastran, Inc. Enhanced mobility metal oxide semiconductor devices
US4697198A (en) 1984-08-22 1987-09-29 Hitachi, Ltd. MOSFET which reduces the short-channel effect
JPS61222254A (ja) 1985-03-28 1986-10-02 Toshiba Corp 半導体記憶装置
JPS61256769A (ja) 1985-05-10 1986-11-14 Toshiba Corp 半導体装置
US4692994A (en) * 1986-04-29 1987-09-15 Hitachi, Ltd. Process for manufacturing semiconductor devices containing microbridges
JP2516604B2 (ja) * 1986-10-17 1996-07-24 キヤノン株式会社 相補性ｍｏｓ集積回路装置の製造方法
EP0287658A1 (en) * 1986-10-27 1988-10-26 Hughes Aircraft Company Striped-channel transistor and method of forming the same
US4999682A (en) * 1987-08-14 1991-03-12 Regents Of The University Of Minnesota Electronic and optoelectronic laser devices utilizing light hole properties
US4959697A (en) * 1988-07-20 1990-09-25 Vtc Incorporated Short channel junction field effect transistor
JPH0231464A (ja) 1988-07-21 1990-02-01 Mitsubishi Electric Corp 半導体装置
JP2507567B2 (ja) 1988-11-25 1996-06-12 三菱電機株式会社 絶縁体基板上の半導体層に形成されたｍｏｓ型電界効果トランジスタ
JPH02159070A (ja) 1988-12-13 1990-06-19 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法
JPH02196468A (ja) 1989-01-25 1990-08-03 Nec Corp 半導体装置
JPH0738447B2 (ja) 1989-02-02 1995-04-26 松下電器産業株式会社 Ｍｏｓ型半導体装置
JP3194941B2 (ja) 1990-03-19 2001-08-06 富士通株式会社 半導体装置
US5210437A (en) * 1990-04-20 1993-05-11 Kabushiki Kaisha Toshiba MOS device having a well layer for controlling threshold voltage
US5095347A (en) 1990-08-01 1992-03-10 Motorola, Inc. Plural transistor silicon on insulator structure with shared electrodes
JPH04206971A (ja) 1990-11-30 1992-07-28 Sharp Corp 薄膜半導体装置
JPH04286339A (ja) 1991-03-15 1992-10-12 Seiko Epson Corp 半導体装置及びその製造方法
JP3015186B2 (ja) 1991-03-28 2000-03-06 三菱電機株式会社 半導体記憶装置とそのデータの読み出しおよび書き込み方法
US5196367A (en) 1991-05-08 1993-03-23 Industrial Technology Research Institute Modified field isolation process with no channel-stop implant encroachment
JPH0793363B2 (ja) 1991-09-25 1995-10-09 株式会社半導体エネルギー研究所 半導体集積回路およびその作製方法
TW222345B (en) 1992-02-25 1994-04-11 Semicondustor Energy Res Co Ltd Semiconductor and its manufacturing method
JPH05283687A (ja) 1992-03-31 1993-10-29 Oki Electric Ind Co Ltd 半導体素子の製造方法
US5266507A (en) 1992-05-18 1993-11-30 Industrial Technology Research Institute Method of fabricating an offset dual gate thin film field effect transistor
JP2742747B2 (ja) 1992-05-29 1998-04-22 株式会社半導体エネルギー研究所 薄膜トランジスタを有する多層半導体集積回路
JP3301116B2 (ja) 1992-07-20 2002-07-15 ソニー株式会社 半導体装置及びその製造方法
JP3456242B2 (ja) 1993-01-07 2003-10-14 セイコーエプソン株式会社 半導体装置及びその製造方法
US5324960A (en) 1993-01-19 1994-06-28 Motorola, Inc. Dual-transistor structure and method of formation
JPH06244103A (ja) 1993-02-15 1994-09-02 Semiconductor Energy Lab Co Ltd 半導体の製造方法
JP2848757B2 (ja) 1993-03-19 1999-01-20 シャープ株式会社 電界効果トランジスタおよびその製造方法
KR960008735B1 (en) 1993-04-29 1996-06-29 Samsung Electronics Co Ltd Mos transistor and the manufacturing method thereof
JP2791858B2 (ja) 1993-06-25 1998-08-27 株式会社半導体エネルギー研究所 半導体装置作製方法
US5426325A (en) 1993-08-04 1995-06-20 Siliconix Incorporated Metal crossover in high voltage IC with graduated doping control
US5831294A (en) 1993-09-30 1998-11-03 Sony Corporation Quantum box structure and carrier conductivity modulating device
JP3635683B2 (ja) 1993-10-28 2005-04-06 ソニー株式会社 電界効果トランジスタ
JP2759415B2 (ja) 1993-11-05 1998-05-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH07226446A (ja) 1994-02-12 1995-08-22 Toshiba Corp 半導体装置及びその製造方法
US5489792A (en) * 1994-04-07 1996-02-06 Regents Of The University Of California Silicon-on-insulator transistors having improved current characteristics and reduced electrostatic discharge susceptibility
US5548147A (en) * 1994-04-08 1996-08-20 Texas Instruments Incorporated Extended drain resurf lateral DMOS devices
JP3326014B2 (ja) 1994-07-14 2002-09-17 株式会社半導体エネルギー研究所 薄膜半導体装置
JP3184065B2 (ja) 1994-07-25 2001-07-09 セイコーインスツルメンツ株式会社 半導体集積回路装置及び電子機器
JP3545470B2 (ja) * 1994-12-01 2004-07-21 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
US5516711A (en) 1994-12-16 1996-05-14 Mosel Vitelic, Inc. Method for forming LDD CMOS with oblique implantation
US5478763A (en) 1995-01-19 1995-12-26 United Microelectronics Corporation High performance field effect transistor and method of manufacture thereof
KR0161398B1 (ko) 1995-03-13 1998-12-01 김광호 고내압 트랜지스터 및 그 제조방법
US5532175A (en) 1995-04-17 1996-07-02 Motorola, Inc. Method of adjusting a threshold voltage for a semiconductor device fabricated on a semiconductor on insulator substrate
US5661059A (en) 1995-04-18 1997-08-26 Advanced Micro Devices Boron penetration to suppress short channel effect in P-channel device
US5619053A (en) 1995-05-31 1997-04-08 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having an SOI structure
JPH08330590A (ja) 1995-06-05 1996-12-13 Motorola Inc 絶縁ゲート電界効果トランジスタ構造およびその製造方法
US5674788A (en) 1995-06-06 1997-10-07 Advanced Micro Devices, Inc. Method of forming high pressure silicon oxynitride gate dielectrics
US5675164A (en) 1995-06-07 1997-10-07 International Business Machines Corporation High performance multi-mesa field effect transistor
US5670389A (en) 1996-01-11 1997-09-23 Motorola, Inc. Semiconductor-on-insulator device having a laterally-graded channel region and method of making
US5698884A (en) 1996-02-07 1997-12-16 Thunderbird Technologies, Inc. Short channel fermi-threshold field effect transistors including drain field termination region and methods of fabricating same
JP3522441B2 (ja) * 1996-03-12 2004-04-26 株式会社半導体エネルギー研究所 半導体装置
US5786618A (en) 1996-03-21 1998-07-28 United Microelectronics, Corp. ROM memory cell with non-uniform threshold voltage
US5807771A (en) * 1996-06-04 1998-09-15 Raytheon Company Radiation-hard, low power, sub-micron CMOS on a SOI substrate
JP3949193B2 (ja) 1996-08-13 2007-07-25 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
JP4014677B2 (ja) * 1996-08-13 2007-11-28 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
JP3634086B2 (ja) 1996-08-13 2005-03-30 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置の作製方法
JP4014676B2 (ja) 1996-08-13 2007-11-28 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
US5781445A (en) * 1996-08-22 1998-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Plasma damage monitor
JP4059939B2 (ja) 1996-08-23 2008-03-12 株式会社半導体エネルギー研究所 パワーｍｏｓデバイス及びその作製方法
US6703671B1 (en) 1996-08-23 2004-03-09 Semiconductor Energy Laboratory Co., Ltd. Insulated gate semiconductor device and method of manufacturing the same
TW304278B (en) 1996-09-17 1997-05-01 Nat Science Council The source-drain distributed implantation method
JP4103968B2 (ja) * 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
US6118148A (en) 1996-11-04 2000-09-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP3859821B2 (ja) * 1997-07-04 2006-12-20 株式会社半導体エネルギー研究所 半導体装置
JPH11233788A (ja) 1998-02-09 1999-08-27 Semiconductor Energy Lab Co Ltd 半導体装置

Cited By (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7535053B2 (en) 1997-11-18 2009-05-19 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
US6686623B2 (en) 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
US9070604B2 (en) 1998-09-04 2015-06-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a semiconductor device
EP1258041A2 (en) * 2000-02-23 2002-11-20 Semiconductor Research Corporation Supermolecular structures and devices made from same
US7833851B2 (en) 2001-11-16 2010-11-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7306981B2 (en) 2001-11-16 2007-12-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor manufacturing method
JP2005203777A (ja) * 2004-01-12 2005-07-28 Samsung Electronics Co Ltd 積層されたノードコンタクト構造体と積層された薄膜トランジスタを採択する半導体集積回路及びその製造方法
JP2006049914A (ja) * 2004-08-04 2006-02-16 Samsung Electronics Co Ltd 半導体装置並びにその配置及び製造方法
JP2007081066A (ja) * 2005-09-13 2007-03-29 Seiko Epson Corp 半導体装置の製造方法、半導体装置、電気光学装置及び電子機器
US7816258B2 (en) 2006-07-12 2010-10-19 Seiko Epson Corporation Method for manufacturing electro-optic device substrate with titanium silicide regions formed within
JP2015222821A (ja) * 2009-10-08 2015-12-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US10115831B2 (en) 2009-10-08 2018-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor layer comprising a nanocrystal
WO2011048929A1 (en) * 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20140036335A (ko) * 2009-10-21 2014-03-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011052396A1 (en) * 2009-10-29 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10490553B2 (en) 2009-10-29 2019-11-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2013211557A (ja) * 2009-10-29 2013-10-10 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013201444A (ja) * 2009-11-06 2013-10-03 Semiconductor Energy Lab Co Ltd 半導体装置
JP2022069545A (ja) * 2009-11-06 2022-05-11 株式会社半導体エネルギー研究所 半導体装置
JP2022046697A (ja) * 2009-11-06 2022-03-23 株式会社半導体エネルギー研究所 半導体装置
JP2011151377A (ja) * 2009-12-18 2011-08-04 Semiconductor Energy Lab Co Ltd 半導体装置
JP2015213185A (ja) * 2009-12-18 2015-11-26 株式会社半導体エネルギー研究所 半導体装置
US9123574B2 (en) 2009-12-18 2015-09-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9978757B2 (en) 2009-12-18 2018-05-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10083996B2 (en) 2009-12-25 2018-09-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9054201B2 (en) 2009-12-25 2015-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US11676975B2 (en) 2009-12-25 2023-06-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9136280B2 (en) 2010-01-15 2015-09-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
JP2021185617A (ja) * 2011-04-15 2021-12-09 株式会社半導体エネルギー研究所 半導体装置
US10658389B2 (en) 2014-05-30 2020-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and electronic device
US11282860B2 (en) 2014-05-30 2022-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and electronic device
US9553202B2 (en) 2014-05-30 2017-01-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and electronic device
WO2015182000A1 (en) * 2014-05-30 2015-12-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and electronic device

Also Published As

Publication number Publication date
US6127702A (en) 2000-10-03
KR100444654B1 (ko) 2004-10-14
KR19980024684A (ko) 1998-07-06
JP4103968B2 (ja) 2008-06-18
TW353773B (en) 1999-03-01
US7339235B1 (en) 2008-03-04

Similar Documents

Publication Publication Date Title
JP4103968B2 (ja) 絶縁ゲイト型半導体装置
JP4499774B2 (ja) 絶縁ゲイト型半導体装置
KR100488311B1 (ko) 반도체장치
JP3597331B2 (ja) 半導体装置の作製方法
KR100453401B1 (ko) 반도체 장치
JP3645377B2 (ja) 集積回路の作製方法
JP4014676B2 (ja) 絶縁ゲイト型半導体装置およびその作製方法
KR100443437B1 (ko) 절연게이트형반도체장치및그제작방법
JP3949193B2 (ja) 絶縁ゲイト型半導体装置
JP4053102B2 (ja) 半導体装置およびその作製方法
JP5312489B2 (ja) 半導体装置
JP4545825B2 (ja) 半導体装置
JP4515530B2 (ja) 半導体装置
JP4684358B2 (ja) 半導体装置の作製方法
JP2006216969A (ja) 半導体装置及びその作成方法
JP4896699B2 (ja) 絶縁ゲイト型半導体装置およびその作製方法
JPH03284878A (ja) 薄膜トランジスタ
JP4628399B2 (ja) 半導体装置
JP4563422B2 (ja) 半導体装置
JP2009004595A (ja) 半導体装置及び当該半導体装置を具備する電子機器

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040512

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070316

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070416

A072 Dismissal of procedure [no reply to invitation to correct request for examination]

Free format text: JAPANESE INTERMEDIATE CODE: A072

Effective date: 20070821

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070904

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071023

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20071023

A072 Dismissal of procedure [no reply to invitation to correct request for examination]

Free format text: JAPANESE INTERMEDIATE CODE: A072

Effective date: 20080304

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080318

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080319

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110404

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110404

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110404

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120404

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130404

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130404

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140404

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees