JP2007081066A - 半導体装置の製造方法、半導体装置、電気光学装置及び電子機器 - Google Patents

Abstract

【課題】 半導体デバイスの３次元形成において、特性バラツキの小さな高性能薄膜トランジスタを得ることを可能とする半導体装置の製造方法を提供する。
【解決手段】 少なくとも一方の表面が単結晶性または略単結晶性を有する基板（１１）上に半導体膜の結晶化の際の起点となる凹部（１２３）を形成する凹部形成工程と、前記凹部が形成された前記基板上に半導体膜（１３０）を形成する半導体膜形成工程と、前記半導体膜に熱処理を行い、前記起点部を略中心とする略単結晶粒（１３）を形成する熱処理工程と、前記半導体膜をパターニングし、ソース領域、ドレイン領域及びチャネル形成領域となるべきトランジスタ領域（１３３）を形成するパターニング工程と、前記トランジスタ領域上にゲート絶縁膜（１４）及びゲート電極（１５）を形成して薄膜トランジスタを形成する素子形成工程と、を含み、前記素子形成工程では、前記基板が有する単結晶または略単結晶の結晶面[１１１]以外の方向に薄膜トランジスタを形成する。
【選択図】 図２

Description

本発明は、半導体装置の製造方法及びこの製造方法により製造される半導体装置、集積回路、電気光学装置及び電子機器に関する。

これまでの半導体技術の進展は、単結晶シリコン基板（シリコンウエハ）に形成されたトランジスタの高性能化、微細化、高集積化によるところが大きい。今後もこれらの技術開発の傾向は継続すると予想されるが、そのために更に高度な製造技術の開発や、それを実現するために必要な高額な製造装置の開発及び導入といった大きな投資が必要となる。しかしながら、このような微細化や高集積化技術の進展の一方で、微細化技術については物理的加工限界の問題や、高集積回路については配線遅延の問題などが既に顕在化し始めている。

これらを解決する手法として、半導体デバイスを積層して形成する３次元形成技術が注目されている。これは単結晶シリコン基板に形成された従来の半導体デバイス上に絶縁膜等を堆積し、その上に新たに半導体デバイスを形成するものである。従来の半導体デバイス形成が単結晶シリコン基板の面内に２次元的に形成されているのに対し、３次元形成では基板面内の他にも絶縁膜と半導体膜の積層構造によって３次元的に半導体デバイスを形成する。これによって基板単位面積上に形成される半導体デバイスの集積度が実質的に向上するばかりでなく、半導体素子間の配線距離を短くすることが可能となるため高集積回路における配線遅延の問題を解決することができる。

絶縁膜上に形成する半導体デバイス（半導体素子）として、薄膜トランジスタがある。薄膜トランジスタはこれまで主に電気光学装置、例えば、液晶表示装置や有機ＥＬ（エレクトロルミネセンス）表示装置などにおいて、画素のスイッチングなどの素子として用いられている。特に最近では、薄膜トランジスタの性能を向上させるために、大きなシリコン結晶粒からなる半導体膜を形成し、薄膜トランジスタのチャネル形成領域内に結晶粒界が入り込まないようにする技術が検討されている。

例えば、薄膜トランジスタの下地となる絶縁膜に微細孔を形成し、この微細孔を結晶成長の起点として半導体膜の結晶化を行うことにより、大粒径のシリコンの結晶粒を形成する技術が提案されている。このような技術は、例えば、特開平１１−８７２４３号公報（特許文献１）、文献「Single Crystal Thin Film Transistors；IBM TECHNICAL DISCLOSURE BULLETIN Aug.1993 pp257-258」（非特許文献１）、文献「Advanced Excimer-Laser Crystallization Techniques of Si Thin-Film For Location Control of Large Grain on Glass；R.Ishihara et al. , proc.SPIE 2001, vol.4295 pp14-23」（非特許文献２）などに記載されている。

この技術を用いて形成される大結晶粒径のシリコン膜を用いて薄膜トランジスタを形成することにより、１つの薄膜トランジスタの形成領域（特に、チャネル形成領域）に結晶粒界が入り込まないようにすることが可能となる。これにより、単結晶シリコン基板に形成された電界効果型トランジスタ（ＭＯＳＦＥＴ）と同程度の移動度等の電気的特性に優れた薄膜トランジスタを実現することが可能になっている。

特開平１１−８７２４３号公報 「Single Crystal Thin Film Transistors」, IBM TECHNICAL DISCLOSURE BULLETIN Aug.1993 pp257-258 「Advanced Excimer-Laser Crystallization Techniques of Si Thin-Film For Location Control of Large Grain on Glass 」, R.Ishihara et al. , proc.SPIE 2001, vol.4295, pp14-23

ところで、絶縁膜上に形成される薄膜トランジスタの特性は、一般に単結晶シリコン基板に形成した電界効果型トランジスタに比べ大きな特性バラツキを有する。これは薄膜トランジスタで使用される半導体膜に含まれる個々の結晶粒の結晶方位が揃っていないことに起因している。薄膜トランジスタの特性が大きなバラツキを有した場合、それを用いて回路設計する際には大きな余裕度を持って設計する必要があり、回路機能や集積度の観点から問題となる。

よって、本発明の第１の目的は、絶縁基板上に形成される薄膜トランジスタであっても、特性バラツキの小さい高性能薄膜トランジスタを得ることを可能とする半導体装置の製造方法等を提供することを目的とする。

また、本発明の第２の目的は、更に、半導体デバイスの３次元形成に適用可能な、特性バラツキの小さな高性能薄膜トランジスタを得ることを可能とする半導体装置の製造方法等を提供することを目的とする。

上記目的を達成するため、本発明の半導体装置の製造方法は、薄膜トランジスタを含む半導体装置の製造方法において、少なくとも一方の表面に単結晶又は略単結晶である部分を有する基板上に半導体膜の結晶化の際の起点部となる凹部を形成する凹部形成工程と、凹部が形成された基板上に半導体膜を形成する半導体膜形成工程と、半導体膜に熱処理を行って起点部を略中心とする略単結晶粒を形成する熱処理工程と、半導体膜をパターニングし、ソース領域、ドレイン領域及びチャネル形成領域となるべきトランジスタ領域を形成するパターニング工程と、トランジスタ領域上にゲート絶縁膜及びゲート電極を形成して薄膜トランジスタを形成する素子形成工程と、を含み、上記素子形成工程では、上記基板が有する単結晶又は略単結晶の結晶面[１１１]以外の面方向に薄膜トランジスタの少なくともチャネル領域を形成する。

上記方法によれば、凹部を起点として半導体膜として高性能な略単結晶粒が形成されるが、この凹部の底部を基板表面に接するように形成することにより、凹部から結晶成長する半導体膜は基板表面の単結晶又は略単結晶の結晶方位の影響を受けて結晶成長する。しかし結晶面[１１１]方向は容易に双晶粒界を形成することによって異なる面方位になり、これは薄膜トランジスタの特性のばらつきの原因となる。よってこの結晶面[１１１]方向を避けて薄膜トランジスタを形成することにより、ばらつきの少ない安定した薄膜トランジスタを形成することが可能となる。

ここで、「起点部」とは結晶成長における起点であり、熱処理によって起点部から略単結晶粒の結晶が成長していく部分である。

「半導体膜」に限定はなく、例えば多結晶半導体膜やアモルファス半導体膜を含む。

「略中心」とは幾何的に中心という意味ではなく、上記したように結晶成長の起点となるがために成長直後の略単結晶粒の中程に位置することになるという意味である。

「略単結晶」とは、Σ３やΣ９やΣ２７といった規則粒界（対応粒界）は含み得るが、不規則粒界を含まないものをいう。

また、凹部の径は、基板表面の単結晶又は略単結晶の領域に含まれる結晶粒の大きさと同等か少し小さい径を有することが好ましい。

さらに本発明は、前記素子形成工程において、前記基板表面の結晶の単結晶性又は略単結晶性が有する結晶面[１１１]の方向にｐチャネル薄膜トランジスタを形成する。

上記方法によれば、ｐチャネル薄膜トランジスタでは電荷（ホール）の移動度に対する結晶界面の影響が少ないので、半導体デバイスのばらつきを比較的小さくしたまま、回路設計時の薄膜トランジスタの配置の自由度を増すことが可能となる。

また、本発明の半導体装置の製造方法は、薄膜トランジスタを含む半導体装置の製造方法において、半導体膜の結晶化の際の起点部となる、単結晶又は略単結晶である底部を有する凹部を基板の表面に形成する凹部形成工程と、凹部が形成された基板上に半導体膜を形成する半導体膜形成工程と、半導体膜に熱処理を行って起点部を略中心とする略単結晶粒を形成する熱処理工程と、半導体膜をパターニングし、ソース領域、ドレイン領域及びチャネル形成領域となるべきトランジスタ領域を形成するパターニング工程と、トランジスタ領域上にゲート絶縁膜及びゲート電極を形成して薄膜トランジスタを形成する素子形成工程と、を含み、上記パターニング工程では、上記チャネル形成領域が半導体膜の略単結晶粒の結晶面[１１１]以外の領域となるように選定される。

かかる構成によっても、ばらつきの少ない安定した薄膜トランジスタを形成することが可能となる。

上記パターニング工程では、チャネル形成領域が半導体膜の略単結晶粒の結晶面[１００]の領域となるように選定されることが好ましい。これにより、特性の良いトランジスタが得られる。
また、上記パターニング工程では、チャネル形成領域が半導体膜の略単結晶粒の結晶面[１１１]の領域となるように選定され、更に、上記素子形成工程では、半導体膜にｐチャネル薄膜トランジスタを形成することが好ましい。結晶面[１１１]は結晶粒界を生じやすいが、ｐチャネル薄膜トランジスタでは影響が少ない。

また、熱処理工程は、レーザ照射によって行われることが好ましい。レーザ照射によれば、一部の半導体膜に効率よくエネルギーを供給し、一部のみを融解させることによって、凹部の底部である基板表面の単結晶又は略単結晶領域から結晶成長させやすいからである。

また、基板は、絶縁体上に形成された単結晶層又は略単結晶層から構成されている。一般に、酸化シリコンや窒化シリコンなどの絶縁体は熱伝導率が低いため、レーザ照射によって半導体膜が溶融する際にその溶融時間が長くなり、凹部表面に形成される半導体膜の結晶粒が大きくなるばかりでなく、同時に結晶粒内の結晶欠陥を低減する効果がある。

また、基板は、半導体デバイスが形成された集積回路基板と、この上に絶縁体を介して形成された単結晶層又は略単結晶層と、を含むことが好ましい。半導体デバイスが形成された集積回路基板上に更に半導体装置を形成することで三次元構造の半導体装置を製造することが可能となる。

また、基板の凹部の単結晶又は略単結晶である底部は、結晶面方位｛１００｝であることが好ましい。それにより、熱処理によって得られる略単結晶粒に半導体装置製造に好適な｛１００｝面を得ることができると共に、結晶面｛１１１｝の発生方向（結晶方位）が判明する。

本発明の半導体装置は、薄膜トランジスタを含んで構成される半導体装置において、単結晶又は略単結晶の底部が形成された凹部を有する基板と、基板上に設けられた凹部を起点部として形成された略単結晶粒の半導体膜と、を含み、上記薄膜トランジスタのうち、少なくともｎチャネル薄膜トランジスタのチャネル領域が、上記基板の単結晶又は略単結晶の結晶面[１１１]の結晶方向以外の方向に形成されている。

また、本発明の半導体装置は、薄膜トランジスタを含んで構成される半導体装置において、単結晶又は略単結晶の底部が形成された凹部を有する基板と、基板上に設けられた凹部を起点部として形成された略単結晶粒の半導体膜と、を含み、薄膜トランジスタのうち、ｐチャネル薄膜トランジスタは、基板の単結晶又は略単結晶の結晶面[１１１]の結晶方向に形成されている。それにより、特性のバラツキの少ない薄膜トランジスタが得られる。

また、本発明の半導体装置、薄膜トランジスタを含んで構成される半導体装置において、単結晶又は略単結晶の底部が形成された凹部を有する基板と、基板上に設けられた凹部を起点部として形成された略単結晶粒の半導体膜と、を含み、薄膜トランジスタのうち、ｎチャネル薄膜トランジスタは基板の単結晶又は略単結晶の結晶面[１１１]の結晶方向以外の方向に形成され、ｐチャネル薄膜トランジスタは、基板の単結晶又は略単結晶の結晶面[１１１]の結晶方向に形成される。これによって、特性の良い、Ｃ−ＭＯＳを形成することが可能となる。

本発明の半導体装置は、薄膜トランジスタを含んで構成される半導体装置において、単結晶又は略単結晶の底部が形成された凹部を有する基板と、基板上に設けられた凹部を起点部として形成された略単結晶粒の半導体膜と、を含み、当該薄膜トランジスタのチャネル形成領域が半導体膜の略単結晶粒の結晶面[１１１]以外の領域となるように選定される。好ましくは、略単結晶粒の結晶面[１１１]以外の領域は、結晶面｛１００｝である。それにより、特性のバラツキの少ない薄膜トランジスタが得られる。

また、当該薄膜トランジスタをｐチャネル薄膜トランジスタとし、このトランジスタのチャネル形成領域が半導体膜の略単結晶粒の結晶面[１１１]の領域となるように選定される。それにより、特性のバラツキの少ない薄膜トランジスタが得られる。

更に、ｎチャネル薄膜トランジスタのチャネル形成領域が前記半導体膜の略単結晶粒の結晶面[１１１]以外の領域となるように選定され、ｐチャネル薄膜トランジスタのチャネル形成領域が半導体膜の略単結晶粒の結晶面[１１１]の領域となるように選定される。これにより、特性の良いＣ−ＭＯＳ薄膜トランジスタが得られる。

また、半導体装置の基板は、半導体デバイスが形成された集積回路基板であることが好ましい。それによって、半導体デバイスを積み重ねた三次元構造の半導体装置を得ることが可能となる。

上述した半導体装置は、液晶デバイス（液晶表示装置、液晶シャッタ）、有機ＥＬ表示装置、電気泳動表示装置などの電気光学装置に用いてその特性を向上することが可能となる。また、上述した半導体装置は、例えば、上記電気光学装置などを用いる、テレビ、携帯電話機、携帯端末、ビデオカメラ、デジタルカメラ等に用いて好適である。

次に、本発明を実施するための好適な実施形態を図面を参照しながら説明する。

〈発明の原理〉
まず、本発明の着目点から説明する。図１は、後述する基板の例としてのシリコンウェハを示している。同図（ａ）は、シリコン｛１００｝単結晶基板を用いた例であり、オリエンテーションフラットＯＦが｛１１０｝である。同図（ｂ）は、このシリコン｛１００｝単結晶基板における結晶面｛１１１｝の存在方向を示す極点図であり、時計の１２時、３時、６時、９時に相当する方向に｛１１１｝面が存在する。

図２は、上記シリコン｛１００｝単結晶基板上に孔（凹部）を形成し、レーザ照射によりシリコン膜１３０の結晶成長させた場合の実験結果を説明する説明図であり、同図（ａ）は平面図、同図（ｂ）は、平面図のＸ−Ｘ’方向における断面図である。

同図において、１１はシリコン基板（表面が単結晶又は略単結晶である基板に相当する）、１２１は絶縁膜、１２３は孔（凹部）、１３０は半導体膜（シリコン膜）、１３は略単結晶粒を示している。また、１３１は略単結晶粒相互の界面、１３２は略単結晶粒内部の結晶界面を示している。

図２（ａ）は、後の半導体装置の製造プロセスで詳細に説明するように、基板１１及び孔１２３上に成膜されたシリコン膜１３０をレーザ照射により、結晶成長させた場合のシリコン略結晶粒１３の結晶面の状態（表面垂直方向）を概略的に示している。シリコン｛１００｝単結晶基板の結晶面｛１１１｝の存在する１２時、３時、６時、９時の方向のみ、｛１００｝とは異なる結晶面｛１２２｝（図中に斜線で示されている）が現れている。

図２（ｂ）は孔１２３部分を含むＸ−Ｘ’方向の断面図であり、孔１２３底部から始まった結晶成長が、孔１２３上部で横方向に結晶成長が進行する部分において、結晶欠陥（Σ３規則粒界）１３２が発生することを示している。

なお、シリコン略単結晶とは、Σ３やΣ９やΣ２７といった規則粒界（対応粒界）は含み得るが、不規則粒界を含まないものを言う。一般に不規則粒界は多くのシリコン不対電子を含むため、そこに形成する薄膜トランジスタの特性の低下や特性のばらつきの大きな要因となるが、本手法によって形成されるシリコン略単結晶粒にはそれを含まないため、この中に薄膜トランジスタを形成することで、優れた特性を有する薄膜トランジスタが実現可能である。

シリコン膜の結晶成長の初期段階、すなわち基板１１の表面付近及び孔１２３の内部では、シリコン膜１３０は基板１１の表面の結晶方位に従ってエピタキシャル成長する。しかし、結晶成長が孔１２３の上部から絶縁膜１２１の上部（表面）へと横方向（膜面内方向）へ進行する際には、孔１２３上部付近で結晶欠陥１３２が発生し、シリコン膜の結晶方位が容易に変化してしまうことが、本発明者らの実験によって明らかとなった。具体的には、結晶成長しているシリコン膜の｛１１１｝面のある方向は、｛１１１｝を粒界面として双晶が発生してしまい、異なった結晶方位をもったまま絶縁膜１２１の上部（表面）へと結晶成長が進行する。この｛１１１｝の粒界面はΣ３の規則粒界（対応粒界）に相当している。

従って、図２（ｂ）に示すように、双晶を形成しやすく、結晶方位が定まり難い、｛１１１｝の存在する方向（図示の例では、１２時、３時、６時、９時方向）を避けて薄膜トランジスタを形成するのがよい。

なお、図２の例では、基板１１としてシリコン｛１００｝単結晶基板を用いた例を示したが、基板１１として、他の結晶方位を有するシリコン基板を用いた場合も同様である。

また、図３に示すように、（ガラスなどの）基板１１１の表面のみに単結晶層または略単結晶層１１２を形成した基板１１を用いた場合においても同様である。同図において、図２（ａ）と対応する部分には同一符号を付し、かかる部分の説明は省略する。
<第１の実施例>
次に、本発明の半導体装置の製造方法の実施例について図面を参照して説明する。
本実施形態の製造方法は、（１）基板上に半導体膜であるシリコン膜の結晶化の起点部となる本発明の凹部としての孔を形成する工程と、（２）微細孔からシリコン結晶粒を成長・形成させる工程と、（３）前記シリコン結晶粒を含むシリコン膜を用いて薄膜トランジスタを形成する工程とを含んでいる。以下、それぞれの工程について詳細に説明する。

（１）孔形成工程
図４（ａ）に示すように、基板１１上に絶縁膜としての酸化シリコン膜１２１を形成する。膜厚は、例えば、２００ｎｍから５００ｎｍ程度である。絶縁膜１２１は、例えばＴＥＯＳ（Tetra Ethyl Ortho Silicate）やシラン（ＳｉＨ₄）ガスを原料として用いたＰＥＣＶＤ法により形成可能である。

同図（ｂ）に示すように、絶縁膜１２１に、本発明の凹部として、直径１μｍ程度以下の孔１２３を形成する。この形成手法としては、マスクを用いて絶縁膜１２１用上に塗布したフォトレジスト膜を露光、現像して、孔１２３の形成位置を露出させる開口部を有するフォトレジスト膜（図示せず）を絶縁膜１２１上に形成し、このフォトレジスト膜をエッチングマスクとして用いて反応性イオンエッチングを行い、その後、上記フォトレジスト膜を除去することによって形成することができる。

本願発明においては、孔１２３は、後述の工程によって形成する薄膜トランジスタのチャネル形成領域部分と、ソース領域及びドレイン領域に対応して形成される。また、隣接する孔１２３の間隔は６μｍ程度以下が望ましい。この距離は、後に述べるレーザ照射によって各孔１２３から成長するシリコン結晶粒の大きさ（径）にほぼ相当する。

（２）結晶粒形成過程
図４（ｃ）に示すように、ＬＰＣＶＤ法やＰＥＣＶＤ法などの製膜法によって、絶縁膜１２１である酸化シリコン膜上及び孔１２３内に、半導体膜として用いる非晶質シリコン膜１３０を形成する。この非晶質シリコン膜１３０は、５０〜３００ｎｍ程度の膜厚に形成することが好適である。また、非晶質シリコン膜１３０に代えて、多結晶シリコン膜を形成してもよい。

なお、これらシリコン膜１３０をＬＰＣＶＤ法やＰＥＣＶＤ法により形成した場合には、形成されるシリコン膜１３０中の水素含有量が比較的に多くなる場合がある。このような場合には、後述するレーザ照射時にシリコン膜１３０のアブレーションが生じないようにするために、当該シリコン膜の水素含有量を低くする（好適には１％以下）ための熱処理を行うとよい。

同図（ｄ）に示すように、シリコン膜１３０に対してレーザ照射Ｌを行う。このレーザ照射は、例えば、波長３０８ｎｍ、パルス幅２０〜３０ｎｓのＸｅＣｌパルスエキシマレーザ、又はパルス幅２００ｎｓ程度のＸｅＣｌエキシマレーザを用いて、エネルギー密度が０．４〜２．０Ｊ／ｃｍ² 程度となるように行うことが好適である。このような条件でレーザ照射を行うことにより、照射したレーザは、その殆どがシリコン膜の表面付近で吸収される。これは、ＸｅＣｌパルスエキシマレーザの波長（３０８ｎｍ）における非晶質シリコンの吸収係数が０．１３９ｎｍ^-1と比較的に大きいためである。

レーザ照射Ｌの条件を適宜に選択することにより、シリコン膜１３０は略完全溶融状態となり、また、孔１２３内の底部である基板１１の表面は非溶融状態、又は部分溶融状態となるようにする。これによりレーザ照射後のシリコン膜１３０は、基板１１表面の結晶方位に従って結晶成長が孔１２３の底部で先に始まり、シリコン膜１３の表面付近、すなわち略完全溶融状態の部分へ進行する。
前述したように、シリコン膜の結晶成長の初期段階、すなわち基板１１の表面付近及び孔１２３の内部では、シリコン膜１３０は基板１１の表面の結晶方位に従ってエピタキシャル成長する。そして、結晶成長が孔１２３の上部から絶縁膜１２１の上部（表面）へと横方向（膜面内方向）へ進行する際には、孔１２３上部付近で結晶欠陥が発生し、シリコン膜の結晶方位が容易に変化する。具体的には、結晶成長しているシリコン膜の｛１１１｝面のある方向は、｛１１１｝を粒界面として双晶が発生してしまい、異なった結晶方位をもったまま絶縁膜１２１の上部（表面）へと結晶成長が進行する。この｛１１１｝の粒界面はΣ３の規則粒界（対応粒界）に相当している。

後の薄膜トランジスタの製造においては、この｛１１１｝面の存在方向を避けて薄膜トランジスタの領域を設計（選択）する。

このように基板１１上の所望の場所に孔１２３を形成しておくことで、レーザ照射後には前記孔１２３を略中心としてシリコン結晶を成長させ、シリコン略単結晶粒１３を形成することが可能となる。現状では、孔１２３を起点とした結晶化を行うことにより得られるシリコン略単結晶粒１３の結晶粒径は６μｍ程度の大きさである。

一方、前記孔１２３を形成していないシリコン膜１３０部分（前記孔１２３から十分離れたシリコン膜部分）は、レーザ照射によって略完全溶融状態となり、レーザ照射後には等方的な核発生・結晶成長が進行するため、微結晶粒を含む多結晶シリコン膜が形成される。レーザ照射の条件にも依存するが、０．５μｍ程度以下の結晶粒が無秩序に並んだ多結晶シリコン膜となる。

（３）薄膜トランジスタ形成工程
次に、薄膜トランジスタＴを形成する工程について図５及び図６を参照して説明する。図５は薄膜トランジスタの構造を示しており、同図（ａ）は、略単結晶粒をパターニングした半導体層とゲートの位置を示す平面図、同図（ｂ）は、平面図中のＡ−Ａ’方向における薄膜半導体装置の断面図である。図６（ａ）乃至同（ｄ）は、薄膜半導体装置の製造工程を説明する工程図である。

前述したように、シリコンの略単結晶粒において｛１１１｝の存在する方向は双晶を形成し易く、結晶方位が定まり難い。これはそこに形成する薄膜トランジスタの特性のバラツキの原因となるため、これを避けた位置に薄膜トランジスタを形成することが望ましい。

しかしながら、回路設計の観点から薄膜トランジスタの配置（レイアウト）に制限がある場合は、後述するように、ｐチャネルの薄膜トランジスタのみ｛１１１｝の存在する方向に形成することも可能である。ｐチャネルは元々ｎチャネル薄膜トランジスタに比べて、例えば、電界効果移動度やオン電流等の値が小さいために、その特性ばらつきの範囲は比較的小さい。よって、結晶面｛１１１｝の存在する方向にｐチャネルの薄膜トランジスタを形成しても、その特性バラツキによる回路への影響は比較的軽微であるからである。

図６（ａ）は、上記プロセス（図４（ｅ）参照）によって形成されたシリコン略単結晶粒を図５のＡ−Ａ’方向における断面図で示している。同図において、図４と対応する部分には同一符号を付し、かかる部分の説明は省略する。

図６（ｂ）に示すように、薄膜トランジスタを配置するシリコン膜１３０に対し、薄膜トランジスタの形成に不要となる部分を除去し整形するよう、シリコン膜のパターニングを行ってパターニングされたシリコン膜１３３を形成する。このとき、薄膜トランジスタのチャネル形成領域１３５となる部分（図５参照）には、微細孔１２３及びその近傍を含まないようにすることが望ましい。これは微細孔１２３及びその周辺は結晶性の乱れ（転位）が多いためである。また、ソース領域及びドレイン領域１３４となる部分、特に後の工程でコンタクトホールが形成される場所に相当するソース領域及びドレイン領域１３４においても、上述した略単結晶膜が配置されているようにする。
次に、図６（ｃ）に示すように、酸化シリコン膜１２１及びパターニングされたシリコン膜１３３の上面に、電子サイクロトロン共鳴ＰＥＣＶＤ法（ＥＣＲ−ＰＥＣＶＤ法）又は平行平板型のＰＥＣＶＤ法等によって酸化シリコン膜１４を形成する。この酸化シリコン膜１４は、薄膜トランジスタのゲート絶縁膜１４として機能する。その膜厚は１０ｎｍ〜１５０ｎｍ程度が好ましい。
次に、ゲート絶縁膜１４上にスパッタリング法などの製膜法によってタンタル、アルミニウム等の金属薄膜を形成し、パターニングを行ってて、ゲート電極１５及びゲート配線膜を形成する。そして、このゲート電極１５をマスクとしてドナーまたはアクセプタとなる不純物元素を打ち込む、いわゆる自己整合イオン打ち込みを行うことにより、シリコン膜１３３にソース領域及びドレイン領域１３４並びにチャネル形成領域１３５を形成する。

例えば、本実施形態では、不純物元素としてリン（Ｐ）を打ち込み、その後、４５０℃乃至５５０℃程度の温度で熱処理を行うことにより、不純物元素の打ち込みによって損傷したシリコン結晶粒の結晶性回復及び不純物元素の活性化を行う。

次に、図６（ｄ）に示すように、ゲート絶縁膜１４である酸化シリコン膜及びゲート電極１５の上面に、ＰＥＣＶＤ法などの製膜法によって、５００ｎｍ程度の膜厚の酸化シリコン膜１６を形成する。この酸化シリコン膜１６は層間絶縁膜として機能する。

この層間絶縁膜１６とゲート絶縁膜１４を貫通してソース領域及びドレイン領域のそれぞれに至るコンタクトホール１６１及び１６２を形成する。これらのコンタクトホール内に、スパッタリング法などの製膜法によってアルミニウム、タングステン等の金属を埋め込み、パターニングすることによって、ソース電極１８１及びドレイン電極１８２を形成する。

ここで、コンタクトホール１６１及び１６２の場所に位置し、ソース電極１８１及びドレイン電極１８２と接触するシリコン膜１３３の部分も、微細孔１２５からの成長によるシリコン略単結晶粒１３１が配置されていることが望ましい。シリコン略単結晶粒部分は不純物元素の活性化によって低抵抗化が図られるため、金属膜であるソース電極１８１及びドレイン電極１８２とシリコン膜１３３との良好な電気的接合が可能になるためである。

<第２の実施例>
同様の製造工程（方法）によって、基板１１が有する単結晶または略単結晶の結晶面[１１１]の方向にｐチャネル薄膜トランジスタを形成することも可能である。図７（ａ）及び図７（ｂ）は、この場合の薄膜トランジスタの平面図及びこの平面図のＢ−Ｂ’方向における断面図を示す。同図において、図５と対応する部分には同一符号を付し、かかる部分の説明は省略する。

本実施例でも第１の実施例と同様の工程によって表面が単結晶性または略単結晶性を有する基板１１上に薄膜トランジスタが形成される。異なる点は、不純物元素の種類（ボロン）と半導体膜１３０のパターニング（薄膜トランジスタの位置）である。

図７（ａ）に示すように、第２の実施例では、ｐチャネルの薄膜トランジスタを｛１１１｝の存在する方向（この実施例では、３時、９時方）に形成している。前述したように、ｐチャネルは元々ｎチャネル薄膜トランジスタに比べて、キャリアの移動度やオン電流等の値が小さいために、その特性ばらつきの範囲は比較的小さい。結晶面｛１１１｝の存在する方向にｐチャネルの薄膜トランジスタを形成しても、その特性バラツキによる回路への影響は比較的軽微である。

また、ｐチャネルのトランジスタの場合、結晶面｛１００｝よりも他の結晶方位面にトランジスタを形成した方が高い移動度が得られることが知られている。

よって、特に｛１００｝を表面に有する基板を用いた場合では、双晶により他の結晶面が発生し得る前記｛１１１｝の存在する方向にｐチャネルのトランジスタを形成した方が、｛１００｝上に形成するよりも比較的良い特性が得られる。

<その他の実施例>
（Ｃ−ＭＯＳ）
上述した、シリコン略単結晶粒上に形成される、｛１１１｝以外の領域に形成されたｎチャネル薄膜トランジスタ（第１実施例）と｛１１１｝の領域に形成されるｐチャネル薄膜トランジスタとを組み合わせて特性の良いＣ−ＭＯＳ回路を構成することができる。

（三次元デバイス）
上述した基板１１の単結晶性または略単結晶性を有する部分に半導体デバイスを形成することができる。例えば、基板１１はシリコン基板に半導体回路を集積したもの（集積回路基板）であっても良い。この基板に絶縁膜、孔（凹部）を形成してシリコン層を堆積し、熱処理によるシリコン略単結晶粒の形成、薄膜トランジスタ（半導体デバイス）の形成を行う。上下の半導体デバイスを金属配線などで電気的接続することで、半導体デバイスの３次元形成が実現可能となる。また、孔１２３内のシリコン層を導電性として上下の半導体デバイスを電気的に接続するようにしても良い。

また、薄膜トランジスタを作製する際に形成されるシリコン略単結晶粒１３の一部を基板１１の単結晶層または略単結晶層とし、更にこの上部に上述した製造プロセスの孔１２３の形成等を行うことによって、さらに薄膜トランジスタの上部に薄膜トランジスタを形成することも可能である。この際にも、｛１１１｝以外の方向に薄膜トランジスタを形成する等して、より特性のバラツキの少ない薄膜トランジスタを得る、本願発明内容が適用できることは言うまでもない。

（熱処理の改善）
上述したレーザ照射Ｌによる結晶化の際に、併せてガラス基板を加熱することも好ましい。例えば、ガラス基板を載置するステージによって当該ガラス基板の温度が２００℃〜４００℃程度となるように加熱処理を行うとよい。このように、レーザ照射と基板加熱とを併用することにより、各シリコン略単結晶粒１３１の結晶粒径を更に大粒径化することが可能となる。基板加熱を併用することにより、当該加熱を行わない場合に比較してシリコン略単結晶粒１３１の粒径を概ね１．５倍〜２倍程度にすることができる。更には、基板加熱の併用によって結晶化の進行が緩やかになるため、シリコン略単結晶粒の結晶性がより向上するという利点もある。

また、図８は、基板１１の他の例を示している。同図において、図３と対応する部分には同一符号を付し、かかる部分の説明は省略する。

基板１１は、下地基板１１１と単結晶層または略単結晶層との間に熱伝導の低い熱伝導層１１３を備えている。低熱伝導層１１３は、シリコン酸化膜などの比較的熱伝導率の低い物質である。これは基板１１として単結晶シリコン基板を使用する場合に比べて、レーザ照射Ｌによる結晶化の際に、略完全溶融したシリコン膜から基板側への熱伝導による冷却を低減することができ、その結果、各シリコン略単結晶粒１３の結晶粒径を更に大粒径化することが可能となる。

（電気光学装置・電子機器）
図９は、本発明に係る半導体装置を使用する電気光学装置、電子機器の具体例を説明する図である。図９（Ａ）は携帯電話への適用例であり、当該携帯電話１０００は上述した液晶表示器、有機ＥＬ表示装置、電気泳動表示装置等の電気光学装置を用いて構成される表示部１００１を備えている。図９（Ｂ）はビデオカメラへの適用例であり、当該ビデオカメラ１１００は上述した電気光学装置を用いて構成される表示部１１０１を備えている。図９（Ｃ）はテレビジョンへの適用例であり、当該テレビジョン１２００は上述した電気光学装置を用いて構成される表示部１２０１備えている。なお、パーソナルコンピュータ等に用いられるモニタ装置に対しても同様に本発明に係る電気光学装置を適用し得る。

図１（ａ）は｛１００｝シリコン基板の例を説明する説明図である。図１（ｂ）は、｛１００｝シリコン基板の｛１１１｝の方向を示す極点図である。 図２（ａ）は、｛１００｝シリコン基板上に形成された略単結晶粒について説明する説明図である。図２（ｂ）は図（ａ）のＸ−Ｘ’方向における断面図である。 図３は、基板が絶縁体とこの上に形成された単結晶または略単結晶からなる場合のシリコン略単結晶粒の形成について説明する図である。 図４（ａ）乃至同図（ｅ）は、基板の表面層が単結晶または略単結晶である場合のシリコン略単結晶粒の形成について説明する工程図である。 図５（ａ）は、シリコン略単結晶粒上に配置される薄膜トランジスタの主にゲート電極と活性領域（ソース領域、ドレイン領域、チャネル形成領域）を示す説明図である。図５（ｂ）は、図５（ａ）のＡ−Ａ’方向における薄膜トランジスタの断面図である。 シリコン略単結晶粒をパターニングして薄膜トランジスタを形成する工程を説明する説明図である。 図７（ａ）は、シリコン略単結晶粒上に配置されるｐチャネル薄膜トランジスタの主にゲート電極と活性領域（ソース領域、ドレイン領域、チャネル形成領域）を示す説明図である。図７（ｂ）は、図７（ａ）のＢ−Ｂ’方向における薄膜半導体装置の断面図である。 図８は、基板が単結晶または略単結晶層からなる場合のシリコン略単結晶粒の形成について説明する図である。 本発明の半導体装置を使用した電気光学装置及び電子機器の例を説明する説明図である。

符号の説明

１１（１１１）…基板、 １２１、１４、１６…酸化シリコン膜、１１２…単結晶層または略単結晶層、 １１３…絶縁体層、 １２３…孔（凹部）、 １３０…シリコン膜、 １３…シリコン略単結晶粒、 １３１…結晶粒界、 １３３…半導体膜（トランジスタ領域）、 １５…ゲート電極、 １３４…ソース領域及びドレイン領域、 １３５…チャネル形成領域、 １８１…ソース電極、 １８２…ドレイン電極、 Ｌ…レーザ光

Claims (15)

1. 薄膜トランジスタを含む半導体装置の製造方法であって、
   少なくとも一方の表面に単結晶又は略単結晶である部分を有する基板上に半導体膜の結晶化の際の起点部となる凹部を形成する凹部形成工程と、
   凹部が形成された前記基板上に半導体膜を形成する半導体膜形成工程と、
   前記半導体膜に熱処理を行って前記起点部を略中心とする略単結晶粒を形成する熱処理工程と、
   前記半導体膜をパターニングし、ソース領域、ドレイン領域及びチャネル形成領域となるべきトランジスタ領域を形成するパターニング工程と、
   前記トランジスタ領域上にゲート絶縁膜及びゲート電極を形成して薄膜トランジスタを形成する素子形成工程と、を含み、
   前記素子形成工程では、前記基板が有する単結晶又は略単結晶の結晶面[１１１]以外の面方向に薄膜トランジスタの少なくともチャネル領域を形成する、半導体装置の製造方法。
2. 薄膜トランジスタを含む半導体装置の製造方法であって、
   少なくとも一方の表面に単結晶又は略単結晶である部分を有する基板上に半導体膜の結晶化の際の起点部となる凹部を形成する凹部形成工程と、
   凹部が形成された前記基板上に半導体膜を形成する半導体膜形成工程と、
   前記半導体膜に熱処理を行って前記起点部を略中心とする略単結晶粒を形成する熱処理工程と、
   前記半導体膜をパターニングし、ソース領域、ドレイン領域及びチャネル形成領域となるべきトランジスタ領域を形成するパターニング工程と、
   前記トランジスタ領域上にゲート絶縁膜及びゲート電極を形成して薄膜トランジスタを形成する素子形成工程と、を含み、
   前記素子形成工程では、前記基板が有する単結晶又は略単結晶の結晶面[１１１]の面方向にｐチャネル薄膜トランジスタを形成する、半導体装置の製造方法。
3. 薄膜トランジスタを含む半導体装置の製造方法であって、
   半導体膜の結晶化の際の起点部となる、単結晶又は略単結晶である底部を有する凹部を基板の表面に形成する凹部形成工程と、
   凹部が形成された前記基板上に半導体膜を形成する半導体膜形成工程と、
   前記半導体膜に熱処理を行って前記起点部を略中心とする略単結晶粒を形成する熱処理工程と、
   前記半導体膜をパターニングし、ソース領域、ドレイン領域及びチャネル形成領域となるべきトランジスタ領域を形成するパターニング工程と、
   前記トランジスタ領域上にゲート絶縁膜及びゲート電極を形成して薄膜トランジスタを形成する素子形成工程と、を含み、
   前記パターニング工程では、少なくとも前記チャネル形成領域が前記半導体膜の略単結晶粒の結晶面[１１１]を含む領域以外の領域となるように選定される、半導体装置の製造方法。
4. 前記パターニング工程では、前記チャネル形成領域が前記半導体膜の略単結晶粒の結晶面[１００]の領域となるように選定される、請求項１乃至３のいずれかに記載の半導体装置の製造方法。
5. 薄膜トランジスタを含む半導体装置の製造方法であって、
   半導体膜の結晶化の際の起点部となる、単結晶又は略単結晶である底部を有する凹部を基板の表面に形成する凹部形成工程と、
   凹部が形成された前記基板上に半導体膜を形成する半導体膜形成工程と、
   前記半導体膜に熱処理を行って前記起点部を略中心とする略単結晶粒を形成する熱処理工程と、
   前記半導体膜をパターニングし、ソース領域、ドレイン領域及びチャネル形成領域となるべきトランジスタ領域を形成するパターニング工程と、
   前記トランジスタ領域上にゲート絶縁膜及びゲート電極を形成して薄膜トランジスタを形成する素子形成工程と、を含み、
   前記パターニング工程では、前記チャネル形成領域が前記半導体膜の略単結晶粒の結晶面[１１１]を含む領域となるように選定され、
   前記素子形成工程では、前記半導体膜にｐチャネル薄膜トランジスタを形成する、半導体装置の製造方法。
6. 前記熱処理工程は、レーザ照射によって行われる、請求項１乃至５のいずれかに記載の半導体装置の製造方法。
7. 前記基板は、絶縁体と、この絶縁体上に形成された単結晶層又は略単結晶層とを含む、請求項１乃至６のいずれかに記載の半導体装置の製造方法。
8. 前記基板は、半導体デバイスが形成された集積回路基板と、この上に絶縁体を介して形成された単結晶層又は略単結晶層とを含む、請求項１乃至６のいずれかに記載の半導体装置の製造方法。
9. 前記基板の凹部の単結晶又は略単結晶である底部は、結晶面｛１００｝である、請求項１乃至８のいずれかに記載の半導体装置の製造方法。
10. 薄膜トランジスタを含んで構成される半導体装置であって、
    単結晶又は略単結晶の底部が形成された凹部を有する基板と、
    前記基板上に設けられた凹部を起点部として形成された略単結晶粒の半導体膜と、を含み、
    前記薄膜トランジスタのうち、少なくともｎチャネル薄膜トランジスタのチャネル領域が、前記基板の単結晶又は略単結晶の結晶面[１１１]の結晶方向以外の方向に形成されている、半導体装置。
11. 薄膜トランジスタを含んで構成される半導体装置であって、
    単結晶又は略単結晶の底部が形成された凹部を有する基板と、
    前記基板上に設けられた凹部を起点部として形成された略単結晶粒の半導体膜と、を含み、
    前記薄膜トランジスタのうち、ｐチャネル薄膜トランジスタは、前記基板の単結晶又は略単結晶の結晶面[１１１]の結晶方向に形成されている、半導体装置。
12. 薄膜トランジスタを含んで構成される半導体装置であって、
    単結晶又は略単結晶の底部が形成された凹部を有する基板と、
    前記基板上に設けられた凹部を起点部として形成された略単結晶粒の半導体膜と、を含み、
    前記薄膜トランジスタのうち、ｎチャネル薄膜トランジスタは前記基板の単結晶又は略単結晶の結晶面[１１１]の結晶方向以外の方向に形成され、ｐチャネル薄膜トランジスタは、前記基板の単結晶又は略単結晶の結晶面[１１１]の結晶方向に形成されている、半導体装置。
13. 前記基板が集積回路基板である、請求項１０乃至１２に記載の半導体装置。
14. 請求項１０乃至１３のいずれかに記載の半導体装置を使用した電気光学装置。
15. 請求項１０乃至１３のいずれかに記載の半導体装置を使用した電子機器。
    
    

Images