DE202010017690U1 - Programmierung von Dimm-Abschlusswiderstandswerten - Google Patents
Programmierung von Dimm-Abschlusswiderstandswerten Download PDFInfo
- Publication number
- DE202010017690U1 DE202010017690U1 DE202010017690U DE202010017690U DE202010017690U1 DE 202010017690 U1 DE202010017690 U1 DE 202010017690U1 DE 202010017690 U DE202010017690 U DE 202010017690U DE 202010017690 U DE202010017690 U DE 202010017690U DE 202010017690 U1 DE202010017690 U1 DE 202010017690U1
- Authority
- DE
- Germany
- Prior art keywords
- interface circuit
- memory
- dimm
- memory controller
- odt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4086—Bus impedance matching, e.g. termination
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Dram (AREA)
Abstract
Vorrichtung zum Bereitstellen von Abschlusswiderstand in einem Speichermodul, wobei die Vorrichtung Folgendes umfasst: mehrere Speicherschaltungen; eine Schnittstellenschaltung, die betreibbar ist, um mit den mehreren Speicherschaltungen zu kommunizieren und um mit einem Speichercontroller zu kommunizieren; und eine Übertragungsleitung, die die Schnittstellenschaltung elektrisch mit einem Speichercontroller koppelt, wobei die Schnittstellenschaltung betreibbar ist, um die Übertragungsleitung mit einem einzigen Abschlusswiderstand abzuschließen,ller empfangener Widerstandssetzbefehle ausgewählt wird.
Description
- VERWEIS AUF VERWANDTE ANMELDUNGEN
- Die vorliegende Anmeldung beansprucht den Nutzen unter 35 U.S.C. § 119(e) gegenüber der vorläufigen US-Anmeldung, laufende Nr. 61/185,585, registriert am 9.6.2009, die hiermit vollständig durch Bezugnahme aufgenommen wird.
- STAND DER TECHNIK
- Die vorliegende Beschreibung betrifft das Steuern von Abschlusswiderstandswerten in Speichermodulen.
- Ein typisches Speichersystem umfasst Speichermodule, die in Steckplätzen angeordnet sind. Jedes Speichermodul umfasst eine Anzahl von Speicherchips. Zum Beispiel kann das Speichermodul ein DIMM (Dual Inline Memory Module) sein und die Speicherchips können DRAM-Chips (Dynamic Random Access Memory Chips) sein. Speichermodule werden physisch in Steckplatzverbindern platziert und elektrisch durch Kanäle und Busse mit anderen Komponenten, z. B. einem oder mehreren Speichercontrollern, gekoppelt. Diese Kanäle und Busse bilden Übertragungsleitungen, die elektrisch an den angeschlossenen DIMMs abgeschlossen werden. Ein Speichercontroller kann beliebige der DIMMs in einem Kanal zum Lesen oder Schreiben auswählen, greift aber nur auf ein DIMM auf einmal zu. Der Steckplatz, in dem sich das DIMM befindet, auf das zum Lesen oder Schreiben zugegriffen wird, wird als der „aktive” Steckplatz bezeichnet, während Steckplätze, in denen sich die anderen DIMMs, auf die nicht zugegriffen wird, befinden, als die „Standby”-Steckplätze bezeichnet werden.
- Ein typisches DIMM kann einen einfachen Rang oder mehrere Ränge aufweisen. Ein Rang ist eine unabhängige Menge von DRAMs in dem DIMM, auf die für die volle Datenbitbreite des DIMM, wie etwa 72 Bit, gleichzeitig zugegriffen werden kann. Der Rang, in den Daten geschrieben werden, wird als der Ziel-Rang für Schreibvorgänge bezeichnet. Der Rang, aus dem Daten gelesen werden, wird als der Ziel-Rang für Lesevorgänge bezeichnet.
- KURZFASSUNG
- Die vorliegende Beschreibung beschreibt Technologien in Bezug auf das Steuern von Abschlusswiderstandswerten in Speichermodulen.
- Im Allgemeinen kann ein Aspekt des in der vorliegenden Beschreibung beschriebenen Gegenstands realisiert werden in einer Vorrichtung zum Bereitstellen von Abschlusswiderstand in einem Speichermodul, das mehrere Speicherschaltungen umfasst; einer Schnittstellenschaltung, die betreibbar ist, um mit den mehreren Speicherschaltungen zu kommunizieren und um mit einem Speichercontroller zu kommunizieren; und einer Übertragungsleitung, die die Schnittstellenschaltung elektrisch mit einem Speichercontroller koppelt, wobei die Schnittstellenschaltung betreibbar ist, um die Übertragungsleitung mit einem einzigen Abschlusswiderstand abzuschließen, der auf der Basis von mehreren aus dem Speichercontroller empfangenen Widerstandssetzbefehlen ausgewählt wird. Andere Ausführungsformen dieses Aspekts umfassen entsprechende Systeme, computerlesbare Medien und Computerprogrammprodukte.
- Diese und andere Ausführungsformen können wahlweise ein oder mehrere der folgenden Merkmale umfassen. Die Vorrichtung stellt einen einzigen Abschlusswiderstand mit einem ODT-Widerstand (On-Die Termination) bereit. Die Schnittstellenschaltung wählt einen Wert des einzigen Abschlusswiderstands aus einer Nachschlagetabelle aus. Die mehreren aus dem Speichercontroller empfangenen Widerstandssetzbefehle umfassen einen ersten MRS-Befehl (Mode Register Set) und einen zweiten MRS-Befehl. Ein Wert des einzigen Abschlusswiderstands während Leseoperationen ist von einem Wert des einzigen Abschlusswiderstands während Schreiboperationen verschieden. Die mehreren Speicherschaltungen sind mehrere integrierte Schaltungen von DRAM (Dynamic Random Access Memory) in einem DIMM (Dual Inline Memory Module). Der einzige Abschlusswiderstand besitzt einen Wert, der von Werten verschieden ist, die durch die aus dem Speichercontroller empfangenen Widerstandssetzbefehle spezifiziert werden.
- Im Allgemeinen kann ein Aspekt des in der vorliegenden Beschreibung beschriebenen Gegenstands in einem Speicherträger realisiert sein, der mit einem Commputerprogramm codiert ist, wobei das Computerprogramm Anweisungen umfasst, die bei Ausführung durch ein Datenverarbeitungssystem bewirken, dass das Datenverarbeitungssystem Operationen durchführt, die die folgenden Schritte umfassen: Empfangen mehrerer Widerstandssetzbefehle aus einem Speichercontroller an einer Schnittstellenschaltung, wobei die Schnittstellenschaltung betreibbar ist, um mit mehreren Speicherschaltungen und mit dem Speichercontroller zu kommunizieren; Auswählen eines Widerstandswerts auf der Basis der empfangenen mehreren Widerstandssetzbefehle; und Abschließen einer Übertragungsleitung zwischen der Schnittstellenschaltung und dem Speichercontroller mit einem Widerstand des ausgewählten Widerstandswerts. Andere Ausführungsformen dieses Aspekts umfassen entsprechende Systeme, Vorrichtungen, computerlesbare Medien und Computerprogrammprodukte.
- Im Allgemeinen kann ein Aspekt des in der vorliegenden Beschreibung beschriebenen Gegenstands realisiert werden in einer Vorrichtung zum Bereitstellen von Abschlusswiderstand in einem Speichermodul, das eine erste Speicherschaltung mit einem ersten Abschlusswiderstand mit einem auswählbaren Wert umfasst; einer zweiten Speicherschaltung mit einem zweiten Abschlusswiderstand mit einem auswählbaren Wert; und einer Schnittstellenschaltung, die betreibbar ist, um mit der ersten und der zweiten Speicherschaltung und einem Speichercontroller zu kommunizieren, wobei die Schnittstellenschaltung betreibbar ist, um einen einzigen Wert für den ersten und den zweiten Abschlusswiderstand auszuwählen, der auf der Basis mehrerer aus dem Speichercontroller empfangener Widerstandssetzbefehle gewählt wird. Andere Ausführungsformen dieses Aspekts umfassen entsprechende Systeme, computerlesbare Medien und Computerprogrammprodukte.
- Diese und andere Ausführungsformen können wahlweise eines oder mehrere der folgenden Merkmale umfassen. Der erste und der zweite Abschlusswiderstand sind ODT-Widerstände. Die Schnittstellenschaltung wählt einen einzigen Wert für den ersten und den zweiten Abschlusswiderstand aus einer Nachschlagetabelle aus. Die mehreren aus dem Speichercontroller empfangenen Widerstandssetzbefehle umfassen einen MRS-Befehl und einen zweiten MRS-Befehl. Werte des ersten und des zweiten Abschlusswiderstands während Leseoperationen sind von Werten des ersten und des zweiten Abschlusswiderstands während Schreiboperationen verschieden. Die erste und die zweite Speicherschaltung sind integrierte DRAM-Schaltungen in einem DIMM. Der durch die Schnittstellenschaltung für den ersten und den zweiten Abschlusswiderstand ausgewählte einzige Wert ist von den Werten verschieden, die durch die mehreren aus dem Speichercontroller empfangenen Widerstandssetzbefehle angegeben werden.
- Konkrete Ausführungsformen des in der vorliegenden Beschreibung spezifizierten Gegenstands können implementiert werden, um einen oder mehrere der folgenden Vorteile zu realisieren. Verwendung der Schnittstellenschaltung zum Übertragungsleitungsabschluss ermöglicht die Erzeugung eines einzigen Abschlusspunkts für ein DIMM. Dies kann Leistungsfähigkeit verbessern, Kosten verringern und andere Vorteile für einen Speichermodulentwurf gewährleisten. Eine Schnittstellenschaltung für Übertragungsleitungsabschluss kann verwendet werden, um Abschlusswerte spezifisch für ein DIMM abzustimmen. Standardabschlusswerte, zum Beispiel die von dem JEDEC (Joint Electron Devices Engineering Council) angeordneten, sind eventuell für ein gegebenes DIMM nicht immer optimal, was zu suboptimaler Leistungsfähigkeit führt.
- Die Verwendung einer Schnittstellenschaltung zum Übertragungsleitungsabschluss kann optimalen ODT-Widerstand für ein gegebenes DIMM gewährleisten, wodurch Signalintegrität bewahrt und Rauschen auf der Übertragungsleitung minimiert wird. Ferner kann die Verwendung der Schnittstellenschaltung auch Abschlusswiderstand für ein DIMM gewährleisten, der höher als der von einem Standard angeordnete Widerstand ist. Wenn höherer Widerstand verwendet wird, während die Signalintegrität bewahrt wird, verringert sich die Verlustleistung, weil die Menge an umgesetzter Leistung umgekehrt proportional zu dem Wert des Abschlusswiderstands ist. Folglich kann die Verwendung einer Schnittstellenschaltung zum Übertragungsleitungsabschluss elektrische Leistungsfähigkeit und Signalqualität in einem ein oder mehrere DIMMs verwendenden Speichersystem verbessern.
- Die Einzelheiten einer oder mehrerer Ausführungsformen werden in den beigefügten Zeichnungen und in der nachfolgenden Beschreibung dargelegt. Weitere Merkmale und Vorteile werden aus der Beschreibung und den Zeichnungen und aus den Ansprüchen hervorgehen.
- KURZE BESCHREIBUNG DER ZEICHNUNGEN
-
1A –F sind Blockdiagramme von beispielhaften Computersystemen. -
2 ist ein beispielhaftes Zeitablaufdiagramm für eine 3-DIMMs-pro-Kanal-(3DPC-)Konfiguration. -
3A –C sind Blockdiagramme eines beispielhaften Speichermoduls mit einer Schnittstellenschaltung zum Bereitstellen eines DIMM-Abschlusses. -
4 ist ein Blockdiagramm eines Slice eines beispielhaften DIMM des Rangs 2 mit zwei Schnittstellenschaltungen zum DIMM-Abschluss pro Slice. -
5 ist ein Blockdiagramm eines beispielhaften DIMM des Rangs 2 mit einer Schnittstellenschaltung pro Slice. -
6 zeigt das physische Layout einer beispielhaften Leiterplatte (PCB) eines DIMM mit einer Schnittstellenschaltung. -
7 ist ein Flussdiagramm eines beispielhaften Verfahrens zum Bereitstellen von Abschnittwiderstand in einem Speichermodul. - Gleiche Bezugszahlen und Bezeichnungen in den verschiedenen Zeichnungen geben gleiche Elemente an.
- AUSFÜHRLICHE BESCHREIBUNG
- Beim elektrischen Abschluss einer Übertragungsleitung wird ein Abschlusswiderstand am Ende der Übertragungsleitung platziert, um zu verhindern, dass das Signal von dem Ende der Leitung zurück reflektiert wird, wodurch Störungen verursacht werden. Bei bestimmten Speichersystemen werden Übertragungsleitungen, die Datensignale führen, unter Verwendung von ODT (On-Die Termination) abgeschlossen. ODT ist eine Technologie, die einen impedanzangepassten Abschlusswiderstand in Übertragungsleitungen innerhalb eines Halbleiterchips platziert. Während der Systeminitialisierung können Werte von durch DRAMs verwendeten ODT-Widerständen durch den Speichercontroller unter Verwendung von MRS-Befehlen (Mode Register Set) gesetzt werden. Zusätzlich kann der Speichercontroller einen gegebenen ODT-Widerstand an dem DRAM mit einem ODT-Steuersignal ein- oder ausschalten. Wenn der ODT-Widerstand mit einem ODT-Steuersignal eingeschaltet wird, beginnt er, die assoziierte Übertragungsleitung abzuschließen. Zum Beispiel kann ein Speichercontroller in einem DDR3-System (Double-Data-Rate three) während der Initialisierung für alle DRAMs in einem DIMM unter Verwendung von MRS-Befehlen zwei statische Abschlusswiderstandswerte auswählen. Während des Systembetriebs wird der erste ODT-Wert (Rtt_Nom) auf Nicht-Ziel-Ränge angewandt, wenn das ODT-Signal des entsprechenden Rangs sowohl für Lese- als auch Schreibvorgänge gesetzt ist. Der zweite ODT-Wert (Rtt_WR) wird nur auf den Ziel-Rang eines Schreibvorgangs angewandt, wenn das ODT-Signal dieses Rangs gesetzt ist.
-
1A –F sind Blockdiagramme von beispielhaften Computersystemen.1A ist ein Blockdiagramm eines beispielhaften Computersystems100A . Das Computersystem100A umfasst ein Plattform-Chassis110 , das mindestens ein Motherboard120 umfasst. Bei bestimmten Implementierungen umfasst das beispielhafte Computersystem100A ein einziges Gehäuse, eine einzige Stromversorgung und ein einziges Motherboard/Blade. Bei anderen Implementierungen kann das Computersystem100A mehrere Gehäuse, Stromversorgungen und Motherboards/Blades umfassen. - Das Motherboard
120 umfasst einen Prozessorteil126 und einen Speicherteil128 . Bei bestimmten Implementierungen umfasst das Motherboard120 mehrere Prozessorteile126 und/oder mehrere Speicherteile128 . Der Prozessorteil126 umfasst mindestens einen Prozessor125 und mindestens einen Speichercontroller124 . Der Speicherteil128 umfasst ein oder mehrere Speichermodule130 , die unter Verwendung des Speicherbusses134 mit dem Prozessorteil126 kommunizieren können (z. B. wenn der Speicherteil128 mit dem Prozessorteil126 gekoppelt wird). Der Speichercontroller124 kann sich an vielfältigen Stellen befinden. Zum Beispiel kann der Speichercontroller124 in einer oder mehreren der mit dem Prozessorteil126 assoziierten physischen Einrichtungen implementiert werden oder kann in einer oder mehreren der mit dem Speicherteil128 assoziierten physischen Einrichtungen implementiert werden. -
1B ist ein Blockdiagramm, das eine ausführlichere Ansicht des Prozessorteils126 und des Speicherteils128 darstellt, der ein oder mehrere Speichermodule130 umfasst. Jedes Speichermodul130 kommuniziert über den Speicherbus134 mit dem Prozessorteil126 . Bei bestimmten Implementierungen umfasst das beispielhafte Speichermodul130 eine oder mehrere Schnittstellenschaltungen150 und einen oder mehrere Speicherchips142 . Obwohl sich die folgende Besprechung im Allgemeinen auf eine einzige Schnittstellenschaltung150 bezieht, kann mehr als eine Schnittstellenschaltung150 verwendet werden. Obwohl die Computersysteme mit Bezug auf Speicherchips als DRAMs beschrieben werden, kann zusätzlich der Speicherchip142 , aber ohne Beschränkung darauf, Folgendes sein: DRAM, synchroner DRAM (SDRAM), synchroner DRAM mit doppelter Datenrate (DDR SDRAM, DDR2 SDRAM, DDR3 SDRAM, DDR4 SDRAM usw.), synchroner DRAM mit doppelter Datenrate für Grafik (GDDR SDRAM, GDDR2 SDRAM, GDDR3 SDRAM usw.), DRAM mit Quad-Datenrate (QDR DRAM), RAMBUS XDR DRAM (XDR DRAM), DRAM mit schnellem Page-Modus (FPM DRAM), Video-DRAM (VDRAM), DRAM mit erweitertem Datenausgang (EDO DRAM), Burst-EDO-RAM (BEDO DRAM), Mehrbank-DRAM (MDRAM), synchronen Grafik-RAM (SDRAM), Phasenänderungsspeicher, Flash-Speicher und/oder eine beliebige andere Art von flüchtigem oder nichtflüchtigem Speicher. - Jede der einen oder mehreren Schnittstellenschaltungen
150 kann zum Beispiel ein Datenpuffer, ein Datenpufferchip, ein Pufferchip oder ein Schnittstellenchip sein. Der Ort der Schnittstellenschaltung150 ist nicht auf ein bestimmtes Modul oder Teil des Computersystems festgelegt. Zum Beispiel kann die Schnittstellenschaltung150 zwischen dem Prozessorteil126 und dem Speichermodul130 (1C ) positioniert sein. Bei bestimmten Implementierungen befindet sich die Schnittstellenschaltung150 in dem Speichercontroller124 , wie in1D gezeigt. Bei weiteren bestimmten anderen Implementierungen ist jeder Speicherchip142 mit seiner eigenen Schnittstellenschaltung150 in dem Speichermodul130 (1E ) gekoppelt. Und bei einer anderen Implementierung befindet sich die Schnittstellenschaltung150 in dem Prozessorteil126 oder in dem Prozessor125 , wie in1F gezeigt. - Die Schnittstellenschaltung
150 kann als Schnittstelle zwischen den Speicherchips142 und dem Speichercontroller124 wirken. Bei bestimmten Implementierungen nimmt die Schnittstellenschaltung150 Signale und Befehle von dem Speichercontroller124 an und leitet oder sendet Befehle oder Signale zu den Speicherchips142 weiter. Diese könnten dieselben oder andere Signale oder Befehle sein. Jede der einen oder mehreren Schnittstellenschaltungen150 kann auch ein virtuelles Speichermodul emulieren, wodurch dem Speichercontroller124 der Anschein einer oder mehrerer virtueller Speicherschaltungen gegeben wird. Im Emulationsmodus tritt der Speichercontroller124 so mit der Schnittstellenschaltung150 in Interaktion wie er es mit einem physischen DRAM oder mehreren physischen DRAMs auf einem Speichermodul, abhängig von der Konfiguration der Schnittstellenschaltung150 , täte. Im Emulationsmodus könnte der Speichercontroller124 deshalb ein Einzelrang-Speichermodul oder ein Mehrrang-Speichermodul anstelle der Schnittstellenschaltung150 sehen, abhängig von der Konfiguration der Schnittstellenschaltung150 . Falls mehrere Schnittstellenschaltungen150 zur Emulation verwendet werden, kann jede Schnittstellenschaltung150 einen Teil (d. h. ein Slice) des virtuellen Speichermoduls emulieren, das dem Speichercontroller124 präsentiert wird. - Eine Schnittstellenschaltung
150 , die sich auf einem Speichermodul befindet, kann auch als Datenpuffer für mehrere Speicherchips142 wirken. Insbesondere kann die Schnittstellenschaltung150 einen oder mehrere Ränge Puffern und einen einzigen steuerbaren Abschlusspunkt für eine Übertragungsleitung präsentieren. Die Schnittstellenschaltung150 kann mit einer oder mehreren Übertragungsleitungen mit den Speicherchips142 oder dem Speichercontroller124 verbunden sein. Die Schnittstellenschaltung150 kann deshalb einen flexibleren Abschluss des Speichermoduls (z. B. DIMM) anstelle von oder zusätzlich zu den Speicherchips (z. B. DRAM), die sich auf dem Speichermodul befinden, bereitstellen. - Die Schnittstellenschaltung
150 kann alle Übertragungsleitungen abschließen oder nur einen Teil der Übertragungsleitungen des DIMM. Falls mehrere Schnittstellenschaltungen150 verwendet werden, kann jede Schnittstellenschaltung150 einen Teil der Übertragungsleitungen des DIMM abschließen. Zum Beispiel kann die Schnittstellenschaltung150 verwendet werden, um 8 Bitdaten abzuschließen. Wenn72 Bitdaten durch ein DIMM bereitgestellt werden, werden neun Schnittstellenschaltungen benötigt, um das gesamte DIMM abzuschließen. In einem anderen Beispiel kann die Schnittstellenschaltung150 verwendet werden, um 72 Bitdaten abzuschließen, wobei in diesem Fall eine Schnittstellenschaltung150 notwendig wäre, um das gesamte 72-Bit-DIMM abzuschließen. Zusätzlich kann die Schnittstellenschaltung150 verschiedene Übertragungsleitungen abschließen. Zum Beispiel kann die Schnittstellenschaltung150 eine Übertragungsleitung zwischen dem Speichercontroller124 und der Schnittstellenschaltung150 abschließen. Zusätzlich oder als Alternative kann die Schnittstellenschaltung150 eine Übertragungsleitung zwischen der Schnittstellenschaltung150 und einem oder mehreren der Speicherchips142 abschließen. - Jede der einen oder mehreren Schnittstellenschaltungen
150 kann auf mehrere aus dem Speichercontroller124 empfangene ODT-Signale oder MRS-Befehle reagieren. Bei bestimmten Implementierungen sendet der Speichercontroller124 ein ODT-Signal oder einen MRS-Befehl pro physischem Rang. Bei bestimmten anderen Implementierungen sendet der Speichercontroller124 mehr als ein ODT-Signal oder mehr als einen MRS-Befehl pro physischem Rang. Dessen ungeachtet kann, da die Schnittstellenschaltung150 als Abschlusspunkt verwendet wird, die Schnittstellenschaltung150 verschiedene oder asymmetrische Abschlusswerte für Nicht-Ziel-Ränge während Lese- und Schreibvorgängen anwenden. Die Verwendung verschiedener Nicht-Ziel-DIMM-Abschlusswerte für Lese- und Schreibvorgänge erlaubt verbesserte Signalqualität des Kanals und weniger Verlustleistung aufgrund der naturgemäßen Asymmetrie einer Abschlussleitung. - Da der Schnittstellenschaltung
150 der Zustand anderer Signale/Befehle an ein DIMM bewusst sein kann, kann die Schnittstellenschaltung150 darüber hinaus einen einzigen Abschlusswert wählen, der für das gesamte DIMM optimal ist. Zum Beispiel kann die Schnittstellenschaltung150 eine mit Abschlusswerten gefüllte Nachschlagetabelle verwenden, um auf der Basis der MRS-Befehle, die sie von dem Speichercontroller124 empfängt, einen einzigen Abschlusswert auszuwählen. Die Nachschlagetabelle kann in der Schnittstellenschaltung150 oder an anderen Speicherstellen gespeichert werden, z. B. in dem Speichercontroller124 , dem Prozessor125 oder einem Speichermodul130 . In einem anderen Beispiel kann die Schnittstellenschaltung150 auf der Basis einer oder mehrerer gespeicherter Formeln einen einzigen Abschluss berechnen. Die Formel kann Eingangsparameter annehmen, die mit MRS-Befehlen aus dem Speichercontroller124 assoziiert sind, und einen einzigen Abschlusswert ausgeben. Es können andere Techniken zum Wählen von Abschlusswerten verwendet werden, z. B. Anlegen von spezifischen Spannungen an spezifische Anschlüsse der Schnittstellenschaltung150 oder Programmieren eines oder mehrerer Register in der Schnittstellenschaltung150 . Das Register kann zum Beispiel ein Flipflop oder ein Speicherelement sein. - Die Tabellen 1A und lB zeigen beispielhafte Nachschlagetabellen, die von der Schnittstellenschaltung
150 verwendet werden können, um Abschlusswerte in einem Speichersystem mit Zwei-Rang-DIMM auszuwählen.term_b term_a gesperrt RZQ/4 RZQ/2 RZQ/6 RZQ/12 RZQ/8 reserviert reserviert gesperrt gesperrt RZQ/4 RZQ/2 RZQ/6 RZQ/12 RZQ/8 TBD TBD RZQ/4 RZQ/8 RZQ/6 RZQ/12 RZQ/12 RZQ/12 TBD TBD RZQ/2 RZQ/4 RZQ/8 RZQ/12 RZQ/12 TBD TBD RZQ/6 RZQ/12 RZQ/12 RZQ/12 TBD TBD RZQ/12 RZQ/12 RZQ/12 TBD TBD RZQ/8 RZQ/12 TBD TBD reserviert TBD TBD reserviert TBD term_b term_a inf 60 120 40 20 30 reserviert reserviert inf inf 60 120 40 20 30 TBD TBD 60 30 40 20 20 20 TBD TBD 120 60 30 20 20 TBD TBD 40 20 20 20 TBD TBD 20 20 20 TBD TBD 30 20 TBD TBD reserviert TBD TBD reserviert TBD - Da das beispielhafte Speichersystem zwei Ränge aufweist, wäre es normalerweise erforderlich, zwei MRS-Befehle aus dem Speichercontroller
124 zu verwenden, um ODT-Werte in jedem der Ränge zu setzen. Insbesondere würde der Speichercontroller124 einen MRS0-Befehl ausgeben, der die ODT-Widerstandswerte in DRAMs des ersten Rangs setzen würde (wie z. B. durch term_a in Tabelle 1A–B gezeigt) und würde auch ein ODT0-Befehlssignal ausgeben, das entsprechende ODT-Widerstände in dem ersten Rang aktivieren würde. Der Speichercontroller124 würde auch einen MRS1-Befehl ausgeben, der die ODT-Widerstandswerte in DRAMs des zweiten Rangs setzen würde (wie z. B. durch term_b in Tabelle 1A–B gezeigt) und würde auch ein ODT1-Befehlssignal ausgeben, das die entsprechenden ODT-Widerstände in dem zweiten Rang freigeben würde. - Da der Schnittstellenschaltung
150 jedoch Signale/Befehle bewusst sind, die von dem Speichercontroller124 zu beiden Rängen des DIMM gesendet werden, kann sie unter Verwendung einer Nachschlagetabelle einen einzigen ODT-Widerstandswert für beide Ränge auswählen, zum Beispiel den in Tabelle 1A–B gezeigten Widerstandswert. Die Schnittstellenschaltung150 kann dann die Übertragungsleitung mit dem ODT-Widerstand abschließen, der den einzigen ausgewählten Abschlusswert aufweist. - Zusätzlich oder als Alternative kann die Schnittstellenschaltung
150 auch Signale/Befehle an DRAMs in jedem Rang ausgeben, um ihre internen ODTs auf den ausgewählten Abschlusswert zu setzen. Dieser einzige Abschlusswert kann für mehrere Ränge optimiert werden, um die elektrische Leistungsfähigkeit und Signalqualität zu verbessern. - Wenn zum Beispiel der Speichercontroller
124 den ODT-Wert des ersten Rangs gleich RZQ/6 und den ODT-Wert des zweiten Rangs gleich RZQ/12 spezifiziert, wird die Schnittstellenschaltung150 einen ODT-Widerstandswert von RZQ/12 signalisieren oder anwenden. Der resultierende Wert kann in der Nachschlagetabelle an dem Schnittpunkt einer Zeile und einer Spalte für gegebene Widerstandswerte für Rang 0 (term_a) und Rang 1 (term_b), die aus dem Speichercontroller124 in Form von MRS-Befehlen empfangen werden, gefunden werden. Falls die RZQ-Variable auf 240 Ohm gesetzt wird ist der durch die Schnittstellenschaltung150 signalisierte oder angewendete einzige Wert 240/12 = 20 Ohm. Ein ähnlicher Nachschlagetabellenansatz kann auf Rtt_Nom-Werte, Rtt_WR-Werte oder Abschlusswerte für andere Arten von Signalen angewandt werden. - Bei bestimmten Implementierungen wird die Größe der Nachschlagetabelle durch „Falten” der Nachschlagetabelle aufgrund von Symmetrie der Eingangswerte (Rtt) reduziert. Bei bestimmten anderen Implementierungen wird eine asymmetrische Nachschlagetabelle verwendet, bei der die Eingabewerte nicht diagonal symmetrisch sind. Zusätzlich müssen die resultierenden Nachschlagetabelleneinträge nicht dem Parallelwiderstandsäquivalent von Standardabschlusswerten des JEDEC (Joint Electron Devices Engineering Council) entsprechen. Zum Beispiel muss der 40 Ohm für den ersten Rang parallel mit 40 Ohm für den zweiten Rang (40/40) entsprechende Tabelleneintrag nicht zu einer Abschlusseinstellung von 20 Ohm führen. Zusätzlich sind bei bestimmten Implementierungen die Nachschlagetabelleneinträge von Werten Rtt_Nom oder Rtt_WR, die von den JEDEC-Standards gefordert werden, verschieden.
- Obwohl sich die obige Besprechung auf ein Szenario mit einer einzigen Schnittstellenschaltung
150 konzentriert hat, können dieselben Techniken auf ein Szenario mit mehreren Schnittstellenschaltungen150 angewandt werden. Falls mehrere Schnittstellenschaltungen150 verwendet werden, kann zum Beispiel jede Schnittstellenschaltung150 unter Verwendung der oben besprochenen Techniken einen Abschlusswert für den Teil des DIMM auswählen, der durch diese Schnittstellenschaltung150 abgeschlossen wird. -
2 ist ein beispielhaftes Zeitablaufdiagramm200 für eine 3-DIMM-pro-Kanal-(3DPC-)Konfiguration, wobei jedes DIMM ein DIMM mit zwei Rängen ist. Das Zeitablaufdiagramm200 zeigt Zeitablaufwellenformen für jedes der DIMMs in drei Steckplätzen: DIMM A220 , DIMM B222 und DIMM C224 . In2 empfängt jedes DIMM zwei Wellenformen des ODT-Signals für die Ränge 0 und 1 (ODT0, ODT1) und zeigt somit insgesamt sechs OTD-Signale: die Signale230 und232 für DIMM A, die Signale234 und236 für DIMM B und die Signale238 und240 für DIMM C. Zusätzlich zeigt das Zeitablaufdiagramm200 ein Read-Signal250 , das entweder an Rang 0 (R0) oder Rang 1 (R1) an DIMM A angelegt wird. Das Zeitablaufdiagramm200 zeigt außerdem ein Write-Signal252 , das an Rang 0 (R0) von DIMM A angelegt wird. - Die in der Nachschlagetabelle gespeicherten Werte können von den durch JEDEC angeordneten ODT-Werten verschieden sein. Zum Beispiel wird in dem 40//40-Szenario (R0 Rtt_Nom = ZQ/6 = 40 Ohm, R1 Rtt_Nom = ZQ/6 = 40 Ohm, mit ZQ/6 = 240 Ohm) bei einem traditionellen DIMM-System mit zwei Rängen, das den JEDEC-Standard verwendet, sein Speichercontroller DIMM-Abschlusswerte entweder von INF (unendlich bzw. offener Schaltkreis), 40 Ohm (entweder ODT0 oder ODT1 setzen) oder 20 Ohm (ODT0 und ODT1 setzen) setzen. Die Schnittstellenschaltung
150 , die die Nachschlagetabelle verwendet, kann dagegen die ODT-Widerstandswerte anders als der Speichercontroller setzen, der von JEDEC angeordnete Werte verwendet. Zum Beispiel kann für dieselben Werte von R0 Rtt_Nom und R1 Rtt_Nom die Schnittstellenschaltung150 einen Widerstandswert auswählen, der gleich ZQ/12 (20 Ohm) oder ZQ/8 (30 Ohm) oder ein bestimmter anderer Abschlusswert ist. Obwohl das Zeitablaufdiagramm200 für das 40//40-Szenario einen Abschlusswert von 20 Ohm zeigt, könnte der gewählte ODT-Wert deshalb einem beliebigen anderen Wert entsprechen, der in der Nachschlagetabelle für das spezifizierte Paar von R0- und R1-Werten spezifiziert ist. - Wenn die Schnittstellenschaltung
150 mit DIMMs mit einem Rang verwendet wird, kann der Speichercontroller weiter ODT0- und ODT1-Signale bereitstellen, um zwischen Lese- und Schreibvorgängen zu unterscheiden, obwohl ein ODT1-Signal möglicherweise in einem traditionellen Speicherkanal keinerlei Effekt hätte. Dadurch können DIMMs mit einem einzigen und mehreren Rängen dieselbe elektrische Leistungsfähigkeit aufweisen. Bei bestimmten anderen Implementierungen werden verschiedene Kodierungen der OTD-Signale verwendet. Zum Beispiel kann die Schnittstellenschaltung150 das ODT0-Signal für Nicht-Ziel-DIMMs für Lesevorgänge und das ODT1-Signal für Nicht-Ziel-DIMMs für Schreibvorgänge setzen. - Bei bestimmten Implementierungen werden auf ähnliche Weise Abschlusswiderstandswerte für Mehrrang-DIMM-Konfigurationen ausgewählt. Zum Beispiel stellt eine Schnittstellenschaltung
150 einen Mehrrang-DIMM-Abschlusswiderstand unter Verwendung einer Nachschlagetabelle bereit. In einem anderen Beispiel kann eine Schnittstellenschaltung auch einen Mehrrang-DIMM-Abschlusswiderstand bereitstellen, der von dem JEDEC-Standardabschlusswert verschieden ist. Zusätzlich kann eine Schnittstellenschaltung ein Mehrrang-DIMM mit einem einzigen Abschlusswiderstand bereitstellen. Eine Schnittstellenschaltung kann auch ein Mehrrang-DIMM mit einem Abschlusswiderstand bereitstellen, der elektrische Leistungsfähigkeit optimiert. Der Abschlusswiderstand kann für Lese- und Schreibvorgänge verschieden sein. - Bei bestimmten Implementierungen ist ein DIMM mit einem einzigen Ladevorgang auf den Datenleitungen konfiguriert, empfängt aber mehrere ODT-Eingangssignale oder -befehle. Das heißt, dass, obwohl das DIMM die Datenleitung mit einem einzigen Abschlusswiderstand abschließen kann, das DIMM dem Speichercontroller so erscheint, als ob es zwei Abschlusswiderstände hat, die durch den Speichercontroller mit mehreren ODT-Signalen und MRS-Befehlen konfiguriert werden können. Bei bestimmten anderen Implementierungen weist ein DIMM einen ODT-Wert auf, der eine programmierbare Funktion von ODT-Eingangssignalen ist, die von dem System oder Speichercontroller gesetzt werden.
-
3A –C sind Blockdiagramme eines beispielhaften Speichermoduls mit einer Schnittstellenschaltung zum Bereitstellen von DIMM-Abschluss. Bei bestimmten Implementierungen können3A –C eine Schnittstellenschaltung umfassen, die der im Kontext der Computersysteme in1A –F beschriebenen Schnittstellenschaltung150 ähnlich ist. Insbesondere können die DRAMs316 ,318 ,320 und324 Attribute aufweisen, die jeweils mit den mit Bezug auf die Speicherchips142 beschriebenen vergleichbar sind. Gleichermaßen kann die Schnittstellenschaltung314 Attribute aufweisen, die mit den in1A –F gezeigten Schnittstellenschaltungen150 vergleichbar sind und diese veranschaulichen. Ähnlich weisen andere Elemente in3A –C Attribute auf, die mit entsprechenden Elementen in1A –F vergleichbar sind und diese veranschaulichen. - Mit Bezug auf
3A ist die Schnittstellenschaltung314 mit DRAMs316 ,318 ,320 und324 gekoppelt. Die Schnittstellenschaltung314 ist unter Verwendung der Speicherbussignale DQ[3:0], DQ[7:4], DQS1_t, DQS1_c, DQS0_t, DQS_c, VSS mit dem Speichercontroller gekoppelt. Zusätzlich können andere Bussignale (nicht gezeigt) vorgesehen werden.3A zeigt nur eine Teilansicht das DIMM, wodurch dem System durch das Bussignal DQ[7:4] 8 Bitdaten zugeführt werden. Bei einem ECC DIMM mit 72 Bitdaten gäbe es insgesamt 36 DRAM-Einrichtungen und es gäbe 9 Instanzen der Schnittstellenschaltung314 . In3A kombiniert die Schnittstellenschaltung zwei virtuelle Ränge, um dem System (z. B. einem Speichercontroller) einen einzigen physischen Rang zu präsentieren. Die DRAMs316 und320 gehören zu einem virtuellen Rang 0 und die DRAMs318 und324 sind Teile des virtuellen Rangs 1. Wie gezeigt, operieren die DRAMs-Einrichtungen316 und318 zusammen mit der Schnittstellenschaltung314 , um eine einzige größere virtuelle DRAM-Einrichtung312 zu bilden. Auf ähnliche Weise operieren die DRAM-Einrichtungen320 und324 zusammen mit Schnittstellenschaltung314 , um eine virtuelle DRAM-Einrichtung310 zu bilden. - Die virtuelle DRAM-Einrichtung
310 repräsentiert ein „Slice” des DIMM, da sie dem Speichersystem ein „Nibble” (z. B. 4 Bit) Daten zuführt. Die DRAM-Einrichtungen316 und318 repräsentieren auch ein Slice, das ein einziges virtuelles DRAM312 emuliert. Die Schnittstellenschaltung314 stellt somit Abschluss für zwei Slices des DIMM bereit, das virtuelle DRAM-Einrichtungen310 und312 umfasst. Zusätzlich sieht das System als Ergebnis der Emulation ein DIMM mit einem einzigen Rang. - Bei bestimmten Implementierungen wird die Schnittstellenschaltung
314 verwendet, um Abschluss von mit DIMM gekoppelten Übertragungsleitungen bereitzustellen.3A zeigt Widerstände333 ,334 ,336 ,337 , die entweder alleine oder in verschiedenen Kombinationen miteinander zum Übertragungsleitungsabschluss verwendet werden können. Als Erstes kann die Schnittstellenschaltung314 einen oder mehrere ODT-Widerstände334 (als T2 bezeichnet) umfassen. Zum Beispiel kann der ODT-Widerstand334 verwendet werden, um den Kanal DQ[7:4] abzuschließen. Es wird angemerkt, dass DQ[7:4] ein Bus ist, der vier Anschlüsse aufweist: DQ7, DQ6, DQ5, DQ4, und somit vier verschiedene ODT-Widerstände erfordern kann. Zusätzlich können die DRAMs316 ,318 ,320 und324 auch ihre eigenen ODT-Widerstände336 (als T bezeichnet) umfassen. - Bei bestimmten Implementierungen umfasst die Schaltung von
3A außerdem einen oder mehrere Widerstände333 , die Reihenstichabschluss der DQ-Signale bereitstellen. Diese Widerstände werden zusätzlich zu etwaigem parallelem DIMM-Abschluss verwendet, der zum Beispiel durch die ODT-Widerstände334 und336 bereitgestellt wird. Es können auch andere ähnliche Wert-Stichwiderstände mit Übertragungsleitungen verwendet werden, die mit anderen Datensignalen assoziiert sind. Zum Beispiel ist in3A der Widerstand337 ein mit dem Anschluss ZQ verbundener Kalibrationswiderstand. -
3A zeigt auch, dass die Schnittstellenschaltung314 ODT-Steuersignale durch die Anschlüsse ODT0326 und ODT1328 empfangen kann. Wie oben beschrieben, schaltet das ODT-Signal einen gegebenen ODT-Widerstand an dem DRAM ein oder aus. Wie in3A gezeigt, ist das ODT-Signal an DRAM-Einrichtungen im virtuellen Rang 0 ODT0326 und das ODT-Signal an DRAM-Einrichtungen im virtuellen Rang 1 ist ODT1328 . - Da die Schnittstellenschaltung
314 Flexibilität gewährleistet, können Anschlüsse für die Signale ODT330 , ODT332 , ODT0326 und ODT1328 in einer Anzahl verschiedener Konfigurationen verbunden werden. - In einem Beispiel werden ODT0
326 und ODT1328 direkt mit dem System (z. B. Speichercontroller) verbunden; ODT330 und ODT332 werden fest verdrahtet; und die Schnittstellenschaltung314 führt die Funktion Bestimmen des Werts des DIMM-Abschlusses auf der Basis der Werte von ODT0 und ODT1 durch (z. B. unter Verwendung einer Nachschlagetabelle wie oben mit Bezug auf die Tabellen 1A–B beschrieben). Auf diese Weise kann das DIMM die durch Verwendung von zwei ODT-Signalen gewährleistete Flexibilität benutzen und dennoch dem System den Anschein eines einzigen physischen Rangs geben. - Wenn zum Beispiel der Speichercontroller Rang 0 an dem DIMM anweist, auf 40 OHM abzuschließen und Rang 1, auf 40 Ohm abzuschließen (ohne die Schnittstellenschaltung), würde ein Standard-DIMM dann den Abschluss von 40 Ohm an jeder der zwei DRAM-Einrichtungen setzen. Die resultierende Parallelschaltung zweier Netze, die jeweils an 40 Ohm abgeschlossen sind, würde dann elektrisch als an 20 Ohm abgeschlossen erscheinen. Die Anwesenheit der Schnittstellenschaltung gewährleistet jedoch zusätzliche Flexibilität beim Setzen von ODT-Abschlusswerten. Zum Beispiel kann ein Systementwickler durch Simulation bestimmen, dass ein einziger Abschlusswert von 15 Ohm (der von dem normalen vom Standard angeordneten Wert von 20 Ohm verschieden ist) elektrisch für eine DIMM-Ausführungsform, die Schnittstellenschaltungen verwendet, besser ist. Die Schnittstellenschaltung
314 kann unter Verwendung einer Nachschlagetabelle wie beschrieben deshalb dem Speichercontroller einen einzigen Abschlusswert von 15 Ohm präsentieren. - In einem anderen Beispiel werden ODT0
326 und ODT1328 zu einer (nicht gezeigten) Logikschaltung verbunden, die Werte für ODT0 326 und ODT1328 nicht nur aus einem oder mehreren aus dem System empfangenen ODT-Signalen, sondern auch von beliebigen der Steuer-, Adress- oder anderen Signale, die an dem DIMM vorliegen, ableiten kann. Die Signale ODT330 und ODT332 können fest verdrahtet oder mit der Logikschaltung verdrahtet werden. Zusätzlich kann es weniger oder mehr als zwei ODT-Signale zwischen der Logikschaltung und der Schnittstellenschaltung314 geben. Die eine oder mehreren Logikschaltungen können ein CPLD, ASIC, FPGA oder Teil eines intelligenten Registers (oder zum Beispiel eines R-DIMM oder registrierten DIMM) oder eine Kombination solcher Komponenten sein. - Bei bestimmten Implementierungen wird die Funktion der Logikschaltung durch ein modifiziertes JEDEC-Register mit einer Anzahl zusätzlicher hinzugefügter Anschlüsse ausgeführt. Die Funktion der Logikschaltung kann auch durch eine oder mehrere Schnittstellenschaltungen ausgeführt und zwischen den Schnittstellenschaltungen unter Verwendung von Signalen (z. B. ODT
330 und ODT332 ) als ein Bus zum Übermitteln der Abschlusswerte, die von jeder Schnittstellenschaltung zu verwenden sind, geteilt werden. - Bei bestimmten Implementierungen bestimmt die Logikschaltung den Zielrang und Nicht-Zielränge für Lese- und Schreibvorgänge und übermittelt diese Informationen dann zu jeder der Schnittstellenschaltungen, so dass Abschlusswerte entsprechend gesetzt werden können. Die Nachschlagetabelle oder -tabellen für Abschlusswerte können sich in den Schnittstellenschaltungen oder in einer oder mehreren Logikschaltungen befinden oder zwischen Komponenten geteilt/partitioniert werden. Die genaue Partitionierung der Nachschlagetabellenfunktion zur Bestimmung von Abschlusswerten zwischen den Schnittstellenschaltungen und einer etwaigen Logikschaltung hängt zum Beispiel von den Wirtschaftlichkeiten der Kapselungsgröße, Logikfunktion und Geschwindigkeit oder der Anzahl der Anschlüsse ab.
- Bei einer anderen Implementierung werden die Signale ODT
330 und ODT332 in Kombination mit dynamischem Abschluss des DRAM (d. h. Abschluss, der zwischen Lese- und Schreiboperationen und auch zwischen Ziel- und Nicht-Zielrängen variieren kann) zusätzlich zu dem Abschluss des DIMM, der durch die Schnittstellenschaltung314 bereitgestellt wird, verwendet. Zum Beispiel kann das System so operieren, als ob das DIMM ein Einzelrang-DIMM ist, und Abschlussbefehle so zu dem DIMM senden, als wäre es ein Einzelrang-DIMM. In der Realität gibt es jedoch zwei virtuelle Ränge und zwei DRAM-Einrichtungen (wie etwa DRAM316 und DRAM318 ), die jeweils ihren eigenen Abschluss zusätzlich zu der Schnittstellenschaltung aufweisen. Ein Systementwickler hat die Möglichkeit, das logische und Timing-Verhalten sowie die Werte des Abschlusses an drei Stellen zu variieren oder abzustimmen: (a) DRAM316 ; (b) DRAM318 ; und (c) Schnittstellenschaltung314 um Signalqualität des Kanals zu verbessern und Verlustleistung zu verringern. - Ein DIMM mit vier physischen Rängen und zwei logischen Rängen kann auf ähnliche Weise wie das oben beschriebene erzeugt werden. Bei einem Computersystem, das DIMMs mit zwei Rängen verwendet, würden jedem DIMM zwei ODT-Signale zugeführt. Bei bestimmten Implementierungen werden diese zwei ODT-Signale mit oder ohne zusätzliche Logikschaltungen) verwendet, um den Wert des DIMM-Abschlusses an den Schnittstellenschaltungen und/oder an beliebigen oder allen der DRAM-Einrichtungen in den vier physischen Rängen hinter den Schnittstellenschaltungen zu justieren.
-
3B ist ein Blockdiagramm der beispielhaften Struktur eines ODT-Blocks in einem DIMM. Die in3B dargestellte Struktur realisiert den ODT-Widerstand336 (Kasten T in den DRAMs316 ,318 ,320 und324 ), wie mit Bezug auf3A beschrieben. Insbesondere umfasst der ODT-Block342 einen ODT-Widerstand346 , der auf einer Seite mit Masse-/Bezugsspannung344 und auf der anderen Seite mit einem Schalter348 gekoppelt ist. Der Schalter348 wird mit dem ODT-Signal352 gesteuert, das den Schalter entweder ein- oder ausschalten kann. Wenn der Schalter348 eingeschaltet ist, verbindet er den ODT-Widerstand346 mit der Übertragungsleitung340 , so dass der ODT-Widerstand346 die Übertragungsleitung340 abschließen kann. Wenn der Schalter348 ausgeschaltet ist, trennt er den ODT-Widerstand346 von der Übertragungsleitung340 . Zusätzlich kann die Übertragungsleitung340 mit anderen Schaltkreisen350 in dem DIMM gekoppelt werden. Der Wert des ODT-Widerstands346 kann unter Verwendung des MRS-Befehls354 ausgewählt werden. -
3C ist ein Blockdiagramm der beispielhaften Struktur des ODT-Blocks in einer Schnittstellenschaltung. Die in3B dargestellte Struktur realisiert den ODT-Widerstand366 (Kasten T2 in den DRAMs316 ,318 ,320 und324 ) wie oben mit Bezug auf3A beschrieben. Insbesondere umfasst der ODT-Block360 einen ODT-Widerstand366 , der auf einer Seite mit Masse-/Bezugsspannung362 und auf der anderen Seite mit einem Schalter368 gekoppelt ist. Zusätzlich kann der ODT-Block360 durch die Schaltung372 gesteuert werden, die ODT-Signale und MRS-Befehle von einem Speichercontroller empfangen kann. Die Schaltung372 ist ein Teil der Schnittstellenschaltung314 in3A und ist für das Steuern des ODT verantwortlich. Der Schalter368 kann entweder mit dem ODT0-Signal376 oder mit dem ODT1-Signal378 , die von der Schaltung372 geliefert werden, gesteuert werden. - Bei bestimmten Implementierungen sendet die Schaltung
372 dieselben MRS-Befehle oder ODT-Signale zu dem ODT-Widerstand366 , die sie von dem Speichercontroller empfängt. Bei bestimmten anderen Implementierungen erzeugt die Schaltung372 ihre eigenen Befehle oder Signale, die von den Befehlen/Signalen verschieden sind, die sie von dem Speichercontroller empfängt. Die Schaltung372 kann diese MRS-Befehle oder ODT-Signale auf der Basis einer Nachschlagetabelle und der eingegebenen Befehle/Signale aus dem Speichercontroller erzeugen. Wenn der Schalter368 ein ODT-Signal von der Schaltung372 empfängt, kann er sich entweder ein- oder ausschalten. Wenn der Schalter368 eingeschaltet ist, verbindet er den ODT-Widerstand366 mit der Übertragungsleitung370 , so dass der ODT-Widerstand366 die Übertragungsleitung370 abschließen kann. Wenn der Schalter368 ausgeschaltet ist, trennt er den ODT-Widerstand366 von der Übertragungsleitung370 . Zusätzlich kann die Übertragungsleitung370 mit anderen Schaltkreisen380 in der Schnittstellenschaltung gekoppelt werden. Der Wert des ODT-Widerstands366 kann unter Verwendung des MRS-Befehls374 ausgewählt werden. -
4 ist ein Blockdiagramm eines Slice eines beispielhaften DIMM mit zwei Rängen mit zwei Schnittstellenschaltungen zum DIMM-Abschluss pro Slice. Bei bestimmten Implementierungen umfasst4 eine Schnittstellenschaltung, die den in1A –F und3A –C beschriebenen ähnlich ist. Elemente in4 können Attribute aufweisen, die mit entsprechenden Elementen in1A –F und3A –C vergleichbar sind und diese veranschaulichen. -
4 zeigt ein DIMM400 mit zwei virtuellen Rängen und vier physischen Rängen. Das DRAM410 befindet sich in dem physischen Rang Nummer null, DRAM412 befindet sich in dem ersten physischen Rang, DRAM414 befindet sich in dem zweiten physischen Rang, DRAM416 befindet sich in dem dritten physischen Rang. DRAM410 und DRAM412 befinden sich in dem virtuellen Rang 0440 . DRAM414 und DRAM416 befinden sich in dem virtuellen Rang 1442 . Im Allgemeinen können die DRAMs410 ,412 ,414 und416 Attribute aufweisen, die mit Bezug auf1A –F und3A –C besprochenen DRAMs vergleichbar sind und diese veranschaulichen. Zum Beispiel können die DRAMs410 ,412 ,414 und416 ODT-Widerstände464 umfassen, die mit Bezug auf3B besprochen wurden. - Zusätzlich zeigt
4 eine Schnittstellenschaltung420 und eine Schnittstellenschaltung422 . Bei bestimmten Implementierungen weisen die Schnittstellenschaltungen420 und422 Attribute auf, die den mit Bezug auf1A –F und3A –C beschriebenen Schnittstellenschaltungen ähnlich sind. Zum Beispiel können die Schnittstellenschaltungen420 und422 ODT-Widerstände460 und462 umfassen, die ähnlich wie der oben mit Bezug auf3C besprochene ODT-Widerstand366 funktionieren. -
4 zeigt außerdem eine Instanz einer Logikschaltung424 . Das DIMM400 kann andere Komponenten umfassen, z. B. ein Register, eine intelligente (d. h. modifizierte oder erweiterte) Registereinrichtung oder Registerschaltung für R-DIMMs, einen diskreten PLL und/oder DLL, Spannungsregler, SPD, andere nichtflüchtige Speichereinrichtungen, Bypass-Kondensatoren, Widerstände und andere Komponenten. Zusätzlich oder als Alternative können bestimmte der obigen Komponenten miteinander oder mit anderen Komponenten integriert werden. - Bei einer bestimmten Implementierung wird das DIMM
400 durch leitende Finger430 der DIMM PCB mit dem System (z. B. Speichercontroller) verbunden. Bestimmte, aber nicht alle dieser Finger sind in4 dargestellt, zum Beispiel der Finger für DQS0_t, als Finger430 gezeigt. Jeder Finger empfängt ein Signal und entspricht einem Signalnamen, z. B. DQS0_t432 . DQ0434 ist ein Ausgang (oder Anschluss) der Schnittstellenschaltungen420 und422 . Bei bestimmten Implementierungen sind diese zwei Ausgänge mit einem elektrischen Netzwerk gebunden, gepunktet oder verbunden. Jeder an irgendeinen Anschluss in diesem elektrischen Netzwerk angelegte Abschluss gilt somit für das gesamte elektrische Netzwerk (und dasselbe gilt für andere ähnliche Signale und elektrische Netzwerke). Ferner sind die Schnittstellenschaltungen420 und422 als mehrere Instanzen des Schalters436 enthaltend gezeigt. Das Netz DQ0434 ist durch Schalter436 mit dem Signalanschluss DQ[0] des DRAM410 , DRAM412 , DRAM414 und DRAM416 verbunden. - Bei bestimmten Implementierungen ist der Schalter
436 ein einpoliger Ein-/Ausschalter (SPST-Schalter). Bei bestimmten anderen Implementierungen ist der Schalter436 mechanisch oder nichtmechanisch. Dessen ungeachtet kann der Schalter436 einer von verschiedenen Schaltertypen sein, zum Beispiel SPST, DPDT oder SPDT, ein Zweiwege- oder bidirektionaler Schalter oder ein Zweiwege- oder bidirektionales Schaltungselement, eine Parallelschaltung von Einwege-Unidirektionalschaltern oder Schaltungselementen, ein CMOS-Schalter, ein Multiplexer (MUX), ein Demultiplexer (de-MUX), ein bidirektionaler CMOS-Puffer; ein CMOS-Passiergatter oder eine beliebige andere Art von Schalter. Die Funktion der Schalter436 besteht darin, es den physischen DRAM-Einrichtungen hinter der Schnittstellenschaltung zu erlauben, miteinander verbunden zu werden, um ein virtuelles DRAM zu emulieren. Diese Schalter verhindern Faktoren wie Buswettbewerb, Logikwettbewerb oder andere Faktoren, die unerwünschte Probleme aus einem solchen Verbindung verhindern oder zu diesen führen können. Jede logische Funktion oder jedes Schaltelement, das diesen Zweck erreicht, kann verwendet werden. Jede logische oder elektrische Verzögerung, die durch einen solchen Schalter oder solche Logik eingeführt wird, kann kompensiert werden. Zum Beispiel können die Adress- und/oder Befehlssignale durch gesteuerte Verzögerung oder andere logische Einrichtungen modifiziert werden. - Der Schalter
436 wird durch Signale aus der Logikschaltung424 gesteuert, die mit den Schnittstellenschaltungen, darunter die Schnittstellenschaltung420 und Schnittstellenschaltung422 , gekoppelt ist. Bei bestimmten Implementierungen werden die Schalter436 in den Schnittstellenschaltungen so gesteuert, dass nur eine der DRAM-Einrichtungen auf einmal mit einem beliebigen gegebenen Signalnetz verbunden ist. Wenn zum Beispiel der Schalter, der das Netz DQ0434 mit dem DRAM410 verbindet, geschlossen ist, sind die Schalter, die das Netz DQ0434 mit den DRAMs412 ,414 ,416 verbinden, offen. - Bei bestimmten Implementierungen wird der Abschluss von Netzen wie DQ0
434 durch Schnittstellenschaltungen420 und422 durch Eingänge ODT0i444 (wobei „i” für intern steht) und ODT1i446 gesteuert. Obwohl der Ausdruck ODT im Kontext von DRAM-Einrichtungen verwendet wurde, kann der von einer Schnittstellenschaltung verwendete On-Die-Abschluss von dem von einer DRAM-Einrichtung verwendeten On-Die-Abschluss verschieden sein. Da ODT0i444 und ODT1i446 interne Signale sind, können die Schnittstellenschaltungs-Abschlussschaltungen von Standard-DRAM-Einrichtungen verschieden sein. Zusätzlich können auch die Signalpegel, das Protokoll und das Timing von Standard-DRAM-Einrichtungen verschieden sein. - Die Möglichkeit, das ODT-Verhalten der Schnittstellenschaltung einzustellen, gibt dem Systementwickler eine Möglichkeit, die Werte und das Timing des ODT zu variieren oder abzustimmen, wodurch die Signalqualität des Kanals verbessert und die Verlustleistung verringert werden kann. In einem Beispiel stellt die Schnittstellenschaltung
420 als Teil des Zielrangs Abschluss bereit, wenn DRAM410 mit dem Netz DQ0434 verbunden ist. In diesem Beispiel kann die Schnittstellenschaltung420 durch ODT0i444 und ODT1i446 gesteuert werden. Als Teil des Nicht-Zielrangs kann die Schnittstellenschaltung422 auch einen anderen Abschlusswert (einschließlich überhaupt keines Abschlusses) wie gesteuert durch die Signale ODT0i444 und ODT1i446 bereitstellen. - Bei bestimmten Implementierungen sind die ODT-Steuersignale oder Befehle von dem System ODT0
448 und ODT1450 . Die ODT-Eingangssignale oder Befehle an die DRAM-Einrichtungen sind durch die ODT-Signale452 ,454 ,456 ,458 gezeigt. Bei bestimmten Implementierungen sind die ODT-Signale452 ,454 ,456 ,458 nicht verbunden. Bei bestimmten anderen Implementierungen sind die ODT-Signale452 ,454 ,456 ,458 zum Beispiel folgendermaßen verbunden: (a) fest verdrahtet (d. h. mit VSS oder VDD oder einer anderen festen Spannung); (b) mit der Logikschaltung424 verbunden; (c) direkt mit dem System verbunden; oder (d) eine Kombination von (a), (b) und (c). - Wie in
4 gezeigt, kann der Übertragungsleitungsabschluss an einer Anzahl von Orten platziert werden, zum Beispiel (a) am Ausgang der Schnittstellenschaltung420 ; (b) am Ausgang der Schnittstellenschaltung422 ; (c) am Ausgang des DRAM410 ; (d) am Ausgang des DRAM412 ; (e) am Ausgang des DRAM414 ; (f) am Ausgang des DRAM416 ; oder kann eine beliebige Kombination dieser verwenden. Durch Wählen des Orts für den Abschluss kann der Systementwickler die Werte und das Timing des Abschlusses variieren oder abstimmen, um Signalqualität des Kanals zu verbessern und Verlustleistung zu verringern. - Ferner setzt bei bestimmten Implementierungen ein Speichercontroller in einem DDR3-System Abschlusswerte auf andere Werte als die im Normalbetrieb während verschiedener DRAM-Modi oder während anderer DRAM-, DIMM- und Systemmodi, -phasen oder Operationsschritten verwendeten. DRAM-Modi können Folgendes umfassen: Initialisierung, Abnutzungsausgleich, anfängliche Kalibration, periodische Kalibration, DLL aus, DLL gesperrt, DLL eingefroren oder verschiedene Herunterfahrmodi.
- Bei bestimmten Implementierungen kann die Logikschaltung
424 auch (gezielt als Teil ihrer Logik oder durch Steuer- oder andere Signale oder Mittel verursacht) dafür programmiert werden, während verschiedener Modi/Betriebsphasen unterschiedlich zu operieren, so dass ein DIMM mit einer oder mehreren Schnittstellenschaltungen mit dem System so erscheinen, reagieren und kommunizieren kann, als ob es ein Standard- oder traditionelles DIMM ohne Schnittstellenschaltungen wäre. Somit kann die Logikschaltung424 zum Beispiel während verschiedener Betriebsphasen (z. B. Speicherlesevorgänge und Speicherschreibvorgänge) entweder durch vorprogrammierten Entwurf oder durch externe Befehligung oder Steuerung verschiedene Abschlusswerte verwenden, oder das Logiktiming kann unterschiedlich operieren. Zum Beispiel kann die Logikschaltung424 während Leseoperationen einen Abschlusswert verwenden, der von einem Abschlusswert während Schreiboperationen verschieden ist. - Folglich müssen bei bestimmten Implementierungen keine Änderungen an einem Standardcomputersystem (Motherboard, CPU, BIOS, Chipsatz, Komponentenwerte usw.) vorgenommen werden, um das DIMM
400 mit einer oder mehreren Schnittstellenschaltungen unterzubringen. Obwohl das DIMM400 mit der Schnittstellenschaltung bzw. mit den Schnittstellenschaltungen bei bestimmten Implementierungen anders als ein Standard- oder traditionelles DIMM operieren kann (z. B. durch Verwenden verschiedener Abschlusswerte oder eines verschiedenen Timings als bei einem Standard-DIMM), würde das/der modifizierte DIMM Computersystem/Speichercontroller so erscheinen, als operierte es als ein Standard-DIMM. - Bei bestimmten Implementierungen gibt es zwei ODT-Signale innerhalb des DIMM
400 .4 zeigt diese internen ODT-Signale zwischen der Logikschaltung424 und den Schnittstellenschaltungen420 und422 als ODT0i444 und ODT1i446 . Abhängig von der erforderlichen Abschlussflexibilität, der Größe und Komplexität der Nachschlagetabelle und der Art der verwendeten Signalisierungsschnittstelle kann es eine beliebige Anzahl von Signalen zwischen der Logikschaltung424 und den Schnittstellenschaltungen420 und422 geben. Zum Beispiel kann die Anzahl der internen ODT-Signale dieselbe, kleiner oder größer als die Anzahl der ODT-Signale aus dem System/Speichercontroller sein. - Bei bestimmten Implementierungen gibt es zwei Schnittstellenschaltungen pro Slice eines DIMM
400 . Folglich würde eine ECC DIMM mit 72 Bit 2 × 72/4 = 36 Schnittstellenschaltungen umfassen. Ähnlich würde ein 64-Bit-DIMM 2 × 64/4 = 32 Schnittstellenschaltungen umfassen. - Bei bestimmten Implementierungen werden die Schnittstellenschaltung
420 und die Schnittstellenschaltung422 zu einer einzigen Schnittstellenschaltung kombiniert, was zu einer Schnittstellenschaltung pro Slice führt. Bei diesen Implementierungen würde ein DIMM 72/4 = 18 Schnittstellenschaltungen umfassen. Abhängig von einer Art von DIMM, Kosten, Leistung, physischem Platz auf dem DIMM, Layout-Beschränkungen und anderen Faktoren kann eine andere Anzahl (8, 9, 16, 18 usw.), Anordnung oder Integration von Schnittstellenschaltungen verwendet werden. - Bei bestimmten alternativen Implementierungen wird die Logikschaltung
424 von allen Schnittstellenschaltungen auf dem DIMM400 geteilt. Bei diesen Implementierungen gäbe es eine Logikschaltung pro DIMM400 . Bei weiteren anderen Implementierungen werden eine Logikschaltung oder mehrere Logikschaltungen auf jeder Seite eines DIMM400 (oder Seite einer PCB, Platine, Karte, Kapselung, die Teil eines Moduls oder DIMM ist usw.) positioniert, um PCB-Routing zu vereinfachen. Es kann abhängig von der Art des DIMM, der Anzahl der verwendeten PCB und anderen Faktoren eine beliebige Anzahl von Logikschaltungen verwendet werden. - Es sind auch andere Anordnungen und Integrationsniveaus möglich. Dabei können Anordnungen zum Beispiel von Siliziumchipfläche und -kosten, Kapselungsgröße und -kosten, Platinenfläche, Layout-Komplexität sowie von anderen technischen und wirtschaftlichen Faktoren abhängen. Zum Beispiel können alle Schnittstellenschaltungen und Logikschaltungen zusammen zu einer einzigen Schnittstellenschaltung integriert werden. In einem anderen Beispiel kann eine Schnittstellenschaltung und/oder Logikschaltung auf jeder Seite einer PCB oder PCBs verwendet werden, um das Platinenrouting zu verbessern. Bei einem weiteren anderen Beispiel können bestimmte oder alle der Schnittstellenschaltungen und/oder Logikschaltungen mit einer oder mehreren Registerschaltungen oder beliebigen der anderen DIMM-Komponenten auf einem R-DIMM integriert werden.
-
5 ist ein Blockdiagramm eines Slice eines beispielhaften DIMM500 mit zwei Rängen mit einer Schnittstellenschaltung pro Slice. Bei bestimmten Implementierungen umfasst das DIMM500 eine oder mehrere Schnittstellenschaltungen wie oben in1A –F,3A –C und4 beschrieben. - Zusätzlich können Elemente in dem DIMM
500 Attribute aufweisen, die entsprechenden Elementen in1A –F,3A –C und4 ähnlich sind. Zum Beispiel kann die Schnittstellenschaltung520 einen ODT-Widerstand560 umfassen, der dem ODT-Widerstand366 ähnlich sein kann, der mit Bezug auf3C besprochen wurde. Ähnlich können die DRAM-Einrichtungen510 ,512 ,514 und516 ODT-Widerstände580 umfassen, die dem mit Bezug auf3B besprochenen ODT-Widerstand346 ähnlich sein können. - Das DIMM
500 besitzt einen virtuellen Rang 0540 mit DRAM-Einrichtungen510 und512 und einen virtuellen Rang 1542 mit DRAM-Einrichtungen514 und516 . Die Schnittstellenschaltung520 verwendet Schalter562 und564 , um Datensignale wie DQ0534 entweder mit DRAM-Einrichtungen zu koppeln oder von diesen zu isolieren. Signale, zum Beispiel DQ0534 , werden durch Verbinder, z. B. dem Finger530 , aus dem System empfangen. Eine Registerschaltung524 führt der Schnittstellenschaltung520 und/oder anderen Schnittstellenschaltungen auf dem Bus566 ODT-Steuersignale und auf dem Bus568 Schaltersteuersignale zu. Die Registerschaltung524 kann auch Standard-JEDEC-Registerfunktionen bereitstellen. Zum Beispiel kann die Registerschaltung524 durch Verbinder, z. B. dem Finger578 , Eingaben572 empfangen, die Befehls-, Adress-, Steuer- und andere Signale von dem System umfassen. Bei bestimmten Implementierungen werden andere Signale durch den Finger576 nicht direkt mit der Registerschaltung524 verbunden, wie in5 gezeigt. Die Registerschaltung524 kann durch den Bus574 Befehls-, Adress-, Steuer und andere Signale (möglicherweise hinsichtlich Timing und Werten modifiziert) zu den DRAM-Einrichtungen, zum Beispiel der DRAM-Einrichtung516 , senden. In5 sind nicht alle Verbindungen von Befehls-, Adress-, Steuer- und anderen Signalen zwischen DRAM-Einrichtungen gezeigt. - Die Registerschaltung
524 kann Eingaben ODT0548 und ODT1550 von einem System (z. B. einem Speichercontroller eines Hostsystems empfangen). Die Registerschaltung524 kann auch Timing und Verhalten der ODT-Steuerung ändern, bevor diese Informationen durch den Bus566 zu der Schnittstellenschaltung520 geleitet werden. Die Schnittstellenschaltung520 kann dann DIMM-Abschluss an dem DQ-Anschluss mit dem ODT-Widerstand560 bereitstellen. Bei bestimmten Implementierungen werden das Timing von Abschlusssignalen (einschließlich wann und wie sie angelegt, geändert, entfernt werden) und die Bestimmung von Abschlusswerten zwischen der Registerschaltung524 und der Schnittstellenschaltung520 aufgeteilt. - Ferner erzeugt bei bestimmten Implementierungen die Registerschaltung
524 außerdem die folgenden ODT-Steuersignale570 : R0_ODT0, R0_ODT1, R1_ODT0, R1_ODT1. Diese Signale können an die DRAM-Einrichtungssignale552 ,554 ,556 und558 gekoppelt werden. Bei bestimmten alternativen Implementierungen können (a) bestimmte oder alle der Signale552 ,554 ,556 und558 fest verdrahtet (mit VSS, VDD oder einem anderen Potential) sein; (b) bestimmte oder alle der Signale570 werden durch die Schnittstellenschaltung520 erzeugt; (c) bestimmte oder alle der Signale570 basieren auf ODT0548 und ODT1550 ; (d) bestimmte oder alle der Signale570 werden hinsichtlich Timing und Wert von ODT0548 und ODT1550 geändert; oder (e) eine beliebige Kombination der Implementierungen (a)–(d). -
6 zeigt ein physisches Layout einer beispielhaften Leiterplatte (PCB)600 eines DIMM mit einer Schnittstellenschaltung. Insbesondere umfasst die PCB600 ein ECC R-DIMM mit neun Schnittstellenschaltungen und sechsunddreißig DRAMs621 . Zusätzlich zeigt6 die zwei Seiten eines einzigen DIMM610 . Das DIMM610 umfasst Finger612 , die es dem DIMM610 gestatten, elektrisch mit einem System gekoppelt zu werden. Ferner umfasst wie in6 gezeigt die PCB600 36 DRAM (621 –629 , vorne/unten;631 –639 vorne/oben;641 –649 hinten/oben;651 –659 hinten/unten). -
6 zeigt außerdem neun Schnittstellenschaltungen661 –669 , die sich vorne/in der Mitte befinden. Zusätzlich zeigt6 eine Registerschaltung670 , die sich vorne/in der Mitte der PCB600 befindet. Die Registerschaltung670 kann Attribute aufweisen, die mit den mit Bezug auf die Schnittstellenschaltung150 beschriebenen vergleichbar sind. Es können DIMMs mit einer anderen Anzahl von DRAMs, Schnittstellenschaltungen oder Layouts verwendet werden. - Bei bestimmten Implementierungen können sich Schnittstellenschaltungen am Boden der DIMM PCB befinden, um so den Abschluss elektrisch nahe bei den Fingern
612 zu platzieren. Bei bestimmten anderen Implementierungen können DRAMs mit verschiedenen Orientierungen auf der PCB600 angeordnet werden. Zum Beispiel können ihre längeren Seiten parallel zu der längeren Kante der PCB600 angeordnet werden. DRAMs können auch so angeordnet werden, dass ihre längeren Seiten zu der längeren Kante der PCB600 senkrecht sind. Als Alternative können die DRAMs so angeordnet werden, dass bestimmte zu der längeren Kante der PCB600 parallele lange Seiten aufweisen und andere zu der längeren Kante der PCB600 senkrechte längere Seiten aufweisen. Eine solche Anordnung kann nützlich sein, um schnelles PCB-Routing zu optimieren. Bei bestimmten anderen Implementierungen kann die PCB600 mehr als eine Registerschaltung umfassen. Zusätzlich kann die PCB600 mehr als eine PCB geschichtet umfassen, um ein DIMM zu bilden. Ferner kann die PCB600 auf beiden Seiten der PCB platzierte Schnittstellenschaltungen umfassen. -
7 ist ein Flussdiagramm eines beispielhaften Verfahrens700 zum Bereitstellen von Abschlusswiderstand in einem Speichermodul. Der Einfachheit halber wird das Verfahren700 mit Bezug auf eine Schnittstellenschaltung beschrieben, die das Verfahren ausführt (z. B. die Schnittstellenschaltung150 ). Es sollte jedoch beachtet werden, dass bestimmte oder alle Schritte des Verfahrens700 durch andere Komponenten in den Computersystemen100A –F ausgeführt werden können. - Die Schnittstellenschaltung kommuniziert mit Speicherschaltungen und mit einem Speichercontroller (Schritt
702 ). Die Speicherschaltungen sind zum Beispiel integrierte Schaltungen des Typs DRAM (Dynamic Random Access Memory) in einem DIMM (Dual In-Line Memory Module). - Die Schnittstellenschaltung empfängt Widerstandssetzbefehle von dem Speichercontroller (Schritt
704 ). Die Widerstandssetzbefehle können MRS-Befehle (Mode Register Set) sein, die an ODT-Widerstände (On-Die Termination) in Speicherschaltungen gerichtet sind. - Die Schnittstellenschaltung wählt auf der Basis der empfangenen Widerstandssetzbefehle einen Widerstandswert aus (Schritt
706 ). Die Schnittstellenschaltung kann einen Widerstandswert aus einer Nachschlagetabelle auswählen. Außerdem kann der ausgewählte Widerstandswert von der Art von durch das System ausgeführten Operation abhängen. Zum Beispiel kann der ausgewählte Widerstandswert während Leseoperationen von dem ausgewählten Widerstandswert während Schreiboperationen verschieden sein. Bei bestimmten Implementierungen ist der ausgewählte Widerstandswert von den durch die Widerstandssetzbefehle spezifizierten Werten verschieden. Zum Beispiel kann der ausgewählte Widerstandswert von dem Wert verschieden sein, der von dem JEDEC-Standard für DDR3 DRAM vorgeschrieben wird. - Die Schnittstellenschaltung schließt eine Übertragungsleitung mit einem Widerstand des ausgewählten Widerstandswerts ab (Schritt
708 ). Der Widerstand kann ein ODT-Widerstand (On-Die Termination) sein. Die Übertragungsleitung kann zum Beispiel eine Übertragungsleitung zwischen der Schnittstellenschaltung und dem Speichercontroller sein. - Obwohl das Obige Ausführungsformen der vorliegenden Erfindung betrifft, können andere und weitere Ausführungsformen der Erfindung konzipiert werden, ohne von ihrem grundlegenden Schutzumfang abzuweichen. Der Schutzumfang der vorliegenden Erfindung wird deshalb durch die folgenden Ansprüche bestimmt. In der obigen Beschreibung werden zur Erläuterung zahlreiche spezifische Einzelheiten dargelegt, um ein umfassendes Verständnis zu gewährleisten. Für Fachleute ist jedoch erkennbar, dass Implementierungen ohne diese spezifischen Einzelheiten ausgeübt werden können. In anderen Fällen sind Strukturen und Einrichtungen in Blockdiagrammform gezeigt, um eine Verschleierung der Offenbarung zu vermeiden.
- Insbesondere ist für Fachleute erkennbar, dass andere Architekturen verwendet werden können. Bestimmte Teile der ausführlichen Beschreibung werden über Algorithmen und symbolische Darstellungen von Operationen an Datenbit in einem Computerspeicher dargestellt. Diese algorithmischen Beschreibungen und Repräsentationen sind Mittel, die von Fachleuten im Bereich der Datenverarbeitung verwendet werden, um das Wesentliche ihrer Arbeit anderen Fachleuten am effektivsten zu vermitteln. Ein Algorithmus wird hier und im Allgemeinen als eine selbstständige Sequenz von Schritten aufgefasst, die zu einem gewünschten Ergebnis führt. Die Schritte sind diejenigen die physikalische Manipulationen physikalischer Größen erfordern. Gewöhnlich, aber nicht unbedingt, nehmen diese Größen die Form von elektrischen oder magnetischen Signalen an, die gespeichert, transferiert, kombiniert, verglichen oder anderweitig manipuliert werden können. Es hat sich manchmal hauptsächlich aus Gründen der üblichen Verwendung als zweckmäßig erwiesen, diese Signale als Bit, Werte, Elemente, Symbole, Zeichen, Terme, Zahlen oder dergleichen zu bezeichnen.
- Es sollte jedoch beachtet werden, dass all diese und ähnliche Ausdrücke mit den entsprechenden physikalischen Größen zu assoziieren sind und lediglich zweckmäßige Bezeichnungen sind, die auf diese Größen angewandt werden. Sofern es nicht wie aus der Besprechung hervorgeht anders ausgedrückt wird, versteht sich, dass in der gesamten Beschreibung sich Besprechungen, die Ausdrücke wie „Verarbeitung” oder „Datenverarbeitung” oder „Berechnung” oder „Bestimmung” oder „Anzeige” oder dergleichen verwenden, auf die Aktionen und Prozesse eines Computersystems oder einer ähnlichen elektronischen Datenverarbeitungsvorrichtung beziehen, das/die als physikalische (elektronische) Größen in den Registern und Speichern des Computersystems repräsentierte Daten zu anderen Daten manipuliert und transformiert, die als physikalische Größen in den Computersystemspeichern oder -registern oder anderen solchen Informationsspeicher-, Übertragungs- oder Anzeigeeinrichtungen repräsentiert werden.
- Eine Vorrichtung zum Ausführen der vorliegenden Operationen kann speziell für die erforderlichen Zwecke aufgebaut werden oder kann einen Vielzweckcomputer umfassen, der durch ein in dem Computer gespeichertes Computerprogramm selektiv aktiviert oder umkonfiguriert wird. Ein solches Computerprogramm kann in einem computerlesbaren Speichermedium gespeichert sein, wie etwa, aber ohne Beschränkung darauf, einer beliebigen Art von Datenträger, darunter Disketten, optische Datenträger, CD-ROMS, magnetooptische Datenträger, Nurlesespeicher (ROMs), Direktzugriffsspeicher (RAMs), EPROMs, EEPROMs, magnetische oder optische Karten oder eine beliebige Art von Medium, das zum Speichern von elektronischen Anweisungen geeignet und jeweils mit einem Computersystembus gekoppelt ist.
- Die hier dargestellten Algorithmen und Module betreffen nicht naturgemäß irgendeinen bestimmten Computer oder irgendeine andere bestimmte Vorrichtung. Es können verschiedene Vielzwecksysteme mit Programmen gemäß den vorliegenden Lehren verwendet werden oder es kann sich als zweckmäßig erweisen, spezialisiertere Vorrichtungen zum Ausführen der Verfahrensschritte zu konstruieren. Die erforderliche Struktur für vielfältige dieser Systeme wird aus der Beschreibung hervorgehen. Außerdem werden die vorliegenden Beispiele nicht mit Bezug auf irgendeine bestimmte Programmiersprache beschrieben. Es versteht sich, dass vielfältige Programmiersprachen verwendet werden können, um hier beschriebene Lehren zu implementieren. Ferner können, wie für Durchschnittsfachleute auf dem relevanten Gebiet ersichtlich ist, die Module, Merkmale, Attribute, Methodologien und andere Aspekte als Software, Hardware, Firmware oder eine beliebige Kombination der drei implementiert werden. Immer dann, wenn eine Komponente als Software implementiert ist, kann die Komponente natürlich als selbstständiges Programm, als Teil eines größeren Programms, als mehrere separate Programme, als eine statisch oder dynamisch verknüpfte Bibliothek, als ein Kernelladbares Modul, als ein Einrichtungstreiber und/oder auf alle und jegliche anderen Weisen, die jetzt oder in der Zukunft Fachleuten auf dem Gebiet der Computerprogrammierung bekannt sind, implementiert sein. Zusätzlich ist die vorliegende Beschreibung auf keinerlei Weise auf Implementierung in irgendeinem spezifischen Betriebssystem oder irgendeiner spezifischen Umgebung beschränkt.
- Obwohl die vorliegende Beschreibung viele spezifische Einzelheiten enthält, sollten diese nicht als Beschränkungen bezüglich des Schutzumfangs dessen aufgefasst werden, was beansprucht werden kann, sondern stattdessen als Beschreibungen von Merkmalen, die für bestimmte Implementierungen des Gegenstands spezifisch sind. Bestimmte Merkmale, die in der vorliegenden Beschreibung im Kontext separater Ausführungsformen beschrieben werden, können auch in Kombination in einer einzigen Ausführungsform implementiert werden. Umgekehrt können verschiedene Merkmale, die im Kontext einer einzigen Ausführungsform beschrieben werden, auch in mehreren Ausführungsformen separat oder in einer beliebigen geeigneten Subkombination implementiert werden. Obwohl oben Merkmale als in bestimmten Kombinationen wirkend beschrieben und sogar anfänglich dergestalt beansprucht wurden, können darüber hinaus ein oder mehrere Merkmale aus einer beanspruchten Kombination in bestimmten Fällen aus der Kombination herausgenommen werden, und die beanspruchte Kombination kann zu einer Subkombination oder einer Variante einer Subkombination geführt werden.
- Obwohl Operationen in den Zeichnungen in einer bestimmten Reihenfolge abgebildet sind, sollte dies ähnlich nicht als Erfordernis aufgefasst werden, dass solche Operationen in der gezeigten konkreten Reihenfolge oder in sequenzieller Reihenfolge ausgeführt werden oder dass alle dargestellten Operationen auszuführen sind, um wünschenswerte Ergebnisse zu erzielen. Unter bestimmten Umständen kann Multitasking und Parallelverarbeitung vorteilhaft sein. Darüber hinaus sollte die Trennung verschiedener Systemkomponenten in den oben beschriebenen Ausführungsformen nicht als solche Trennung in allen Ausführungsformen erfordernd aufgefasst werden, und es versteht sich, dass die beschriebenen Programmkomponenten und Systeme im Allgemeinen zusammen in ein einziges Softwareprodukt integriert oder zu mehreren Softwareprodukten verkapselt werden können.
- Der Gegenstand der vorliegenden Beschreibung wurde mit Bezug auf konkrete Ausführungsformen beschrieben, es können aber andere Ausführungsformen implementiert werden und liegen in dem Schutzumfang der folgenden Ansprüche. Zum Beispiel können die in den Ansprüchen aufgeführten Schritte in einer anderen Reihenfolge ausgeführt werden und immer noch wünschenswerte Ergebnisse erzielen. Als ein Beispiel erfordern die in den beigefügten Figuren abgebildeten Prozesse nicht unbedingt die konkrete gezeigte Reihenfolge oder sequenzielle Reihenfolge, um wünschenswerte Ergebnisse zu erzielen. Bei bestimmten Implementierungen kann Multitasking und Parallelverarbeitung vorteilhaft sein. Es liegen andere Varianten in dem Schutzumfang der folgenden Ansprüche.
- Bezugszeichenliste
- Fig. 1A
- 110
- Plattform-Chassis
- 120
- Motherboard
- 126
- Prozessorteil
- 128
- Speicherteil
- 126
- Prozessorteil
- 142
- Speichermodul (DRAM)
- 150
- Speicherbus
- 124
- Speichercontroller
- 126
- Prozessorteil
- 142
- Speichermodul (DRAM)
- 150
- Schnittstellenschaltung
- 124
- Speichercontroller
- 126
- Prozessorteil
- 134
- Speicherbus
- 142
- Speichermodul (DRAM)
- 124
- Speichercontroller
- 126
- Prozessorteil
- 134
- Speicherbus
- 142
- Speichermodul (DRAM)
- 150
- Schnittstellenschaltung
- 125
- Prozessor
- 126
- Prozessorteil
- 142
- Speichermodul (DRAM)
Claims (21)
- Vorrichtung zum Bereitstellen von Abschlusswiderstand in einem Speichermodul, wobei die Vorrichtung Folgendes umfasst: mehrere Speicherschaltungen; eine Schnittstellenschaltung, die betreibbar ist, um mit den mehreren Speicherschaltungen zu kommunizieren und um mit einem Speichercontroller zu kommunizieren; und eine Übertragungsleitung, die die Schnittstellenschaltung elektrisch mit einem Speichercontroller koppelt, wobei die Schnittstellenschaltung betreibbar ist, um die Übertragungsleitung mit einem einzigen Abschlusswiderstand abzuschließen, der auf der Basis mehrerer aus dem Speichercontroller empfangener Widerstandssetzbefehle ausgewählt wird.
- Vorrichtung nach Anspruch 1, wobei der einzige Abschlusswiderstand durch einen ODT-Widerstand (On-Die-Termination) bereitgestellt wird.
- Vorrichtung nach Anspruch 1, wobei die Schnittstellenschaltung einen Wert des einzigen Abschlusswiderstands aus einer Nachschlagetabelle auswählt.
- Vorrichtung nach Anspruch 1, wobei die aus dem Speichercontroller empfangenen mehreren Widerstandssetzbefehle einen ersten MRS-Befehl (Mode Register Set) und einen zweiten MRS-Befehl umfassen.
- Vorrichtung nach Anspruch 1, wobei ein Wert des einzigen Abschlusswiderstands während Leseoperationen von einem Wert des einzigen Abschlusswiderstands während Schreiboperationen verschieden ist.
- Vorrichtung nach Anspruch 1, wobei die mehreren Speicherschaltungen mehrere integrierte Schaltungen des Typs DRAM (Dynamic Random Access Memory) in einem DIMM (Dual In-Line Memory Module) sind.
- Vorrichtung nach Anspruch 1, wobei der einzige Abschlusswiderstand einen Wert aufweist, der von Werten verschieden ist, die durch die aus dem Speichercontroller empfangenen Widerstandssetzbefehle spezifiziert werden.
- Speicherträger, der mit einem Commputerprogramm zum Bereitstellen von einem Abschlusswiderstand in einem Speichermodul codiert ist, wobei das Computerprogramm Anweisungen umfasst, die bei Ausführung durch ein Datenverarbeitungssystem bewirken, dass das Datenverarbeitungssystem Operationen durchführt, umfassend: Empfangen mehrerer Widerstandssetzbefehle aus einem Speichercontroller in einer Schnittstellenschaltung, wobei die Schnittstellenschaltung betreibbar ist, um mit mehreren Speicherschaltungen und mit dem Speichercontroller zu kommunizieren; Auswählen eines Widerstandswerts auf der Basis der empfangenen mehreren Widerstandssetzbefehle; und Abschließen einer Übertragungsleitung zwischen der Schnittstellenschaltung und dem Speichercontroller mit einem Widerstand des ausgewählten Widerstandswerts.
- Speicherträger nach Anspruch 8, wobei der ausgewählte Widerstandswert von den Werten verschieden ist, die durch die Widerstandssetzbefehle spezifiziert werden.
- Speicherträger nach Anspruch 8, wobei der ausgewählte Widerstandswert ein Wert für einen ODT-Widerstand (On-Die Termination) ist.
- Speicherträger nach Anspruch 8, wobei der ausgewählte Widerstandswert aus einer Nachschlagetabelle ausgewählt wird.
- Speicherträger nach Anspruch 8, wobei der ausgewählte Widerstandswert während Leseoperationen von dem ausgewählten Widerstandswert während Schreiboperationen verschieden ist.
- Speicherträger nach Anspruch 8, wobei die mehreren Speicherschaltungen mehrere integrierte Schaltungen des Typs DRAM (Dynamic Random Access Memory) in einem DIMM (Dual In-Line Memory Module) sind.
- Speicherträger nach Anspruch 8, wobei die mehreren Widerstandssetzbefehle mehrere MRS-Befehle (Mode Register Set) sind.
- Vorrichtung zum Bereitstellen von Abschlusswiderstand in einem Speichermodul, wobei die Vorrichtung Folgendes umfasst: eine erste Speicherschaltung mit einem ersten Abschlusswiderstand mit einem auswählbaren Wert; eine zweite Speicherschaltung mit einem ersten Abschlusswiderstand mit einem auswählbaren Wert; und eine Schnittstellenschaltung, die betreibbar ist, um mit der ersten und der zweiten Speicherschaltung und einem Speichercontroller zu kommunizieren, wobei die Schnittstellenschaltung betreibbar ist, um einen einzigen Wert für den ersten und den zweiten Abschlusswiderstand auszuwählen, der auf der Basis mehrerer aus dem Speichercontroller empfangener Widerstandssetzbefehle ausgewählt wird.
- Vorrichtung nach Anspruch 15, wobei der erste und der zweite Abschlusswiderstand ODT-Widerstände (On-Die Termination) sind.
- Vorrichtung nach Anspruch 15, wobei die Schnittstellenschaltung einen einzigen Wert für den ersten und den zweiten Abschlusswiderstand aus einer Nachschlagetabelle auswählt.
- Vorrichtung nach Anspruch 15, wobei die aus dem Speichercontroller empfangenen mehreren Widerstandssetzbefehle einen ersten MRS-Befehl (Mode Register Set) und einen zweiten MRS-Befehl umfassen.
- Vorrichtung nach Anspruch 15, wobei Werte des ersten und des zweiten Abschlusswiderstands während Leseoperationen von den Werten des ersten und des zweiten Abschlusswiderstands während Schreiboperationen verschieden sind.
- Vorrichtung nach Anspruch 15, wobei die erste und die zweite Speicherschaltung mehrere integrierte Schaltungen des Typs DRAM (Dynamic Random Access Memory) in einem DIMM (Dual In-Line Memory Module) sind.
- Vorrichtung nach Anspruch 15, wobei der durch die Schnittstellenschaltung für den ersten und den zweiten Abschlusswiderstand ausgewählte einzige Wert von Werten verschieden ist, die durch die mehreren aus dem Speichercontroller empfangenen Widerstands setzbefehle angegeben werden.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US18558509P | 2009-06-09 | 2009-06-09 | |
US185585P | 2009-06-09 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE202010017690U1 true DE202010017690U1 (de) | 2012-05-29 |
Family
ID=42372296
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE202010017690U Expired - Lifetime DE202010017690U1 (de) | 2009-06-09 | 2010-06-09 | Programmierung von Dimm-Abschlusswiderstandswerten |
Country Status (4)
Country | Link |
---|---|
US (2) | US8169233B2 (de) |
EP (1) | EP2441007A1 (de) |
DE (1) | DE202010017690U1 (de) |
WO (1) | WO2010144624A1 (de) |
Families Citing this family (57)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10013371B2 (en) | 2005-06-24 | 2018-07-03 | Google Llc | Configurable memory circuit system and method |
US9171585B2 (en) | 2005-06-24 | 2015-10-27 | Google Inc. | Configurable memory circuit system and method |
US9507739B2 (en) | 2005-06-24 | 2016-11-29 | Google Inc. | Configurable memory circuit system and method |
US8081474B1 (en) | 2007-12-18 | 2011-12-20 | Google Inc. | Embossed heat spreader |
US9153296B2 (en) * | 2010-06-28 | 2015-10-06 | Intel Corporation | Methods and apparatuses for dynamic memory termination |
WO2012123252A1 (de) * | 2011-03-11 | 2012-09-20 | Siemens Aktiengesellschaft | Leitungsschaltersystem für ein leitungssystem zur elektrischen versorgung eines fahrzeugs |
US9158546B1 (en) | 2011-04-06 | 2015-10-13 | P4tents1, LLC | Computer program product for fetching from a first physical memory between an execution of a plurality of threads associated with a second physical memory |
US9176671B1 (en) | 2011-04-06 | 2015-11-03 | P4tents1, LLC | Fetching data between thread execution in a flash/DRAM/embedded DRAM-equipped system |
US8930647B1 (en) | 2011-04-06 | 2015-01-06 | P4tents1, LLC | Multiple class memory systems |
US9170744B1 (en) | 2011-04-06 | 2015-10-27 | P4tents1, LLC | Computer program product for controlling a flash/DRAM/embedded DRAM-equipped system |
US9164679B2 (en) | 2011-04-06 | 2015-10-20 | Patents1, Llc | System, method and computer program product for multi-thread operation involving first memory of a first memory class and second memory of a second memory class |
US9417754B2 (en) | 2011-08-05 | 2016-08-16 | P4tents1, LLC | User interface system, method, and computer program product |
WO2013115920A1 (en) * | 2012-01-31 | 2013-08-08 | Rambus Inc. | Modulated on-die termination |
US9412423B2 (en) | 2012-03-15 | 2016-08-09 | Samsung Electronics Co., Ltd. | Memory modules including plural memory devices arranged in rows and module resistor units |
KR101964261B1 (ko) | 2012-05-17 | 2019-04-01 | 삼성전자주식회사 | 자기 메모리 장치 |
WO2014085267A1 (en) * | 2012-11-30 | 2014-06-05 | Intel Corporation | Apparatus, method and system for providing termination for multiple chips of an integrated circuit package |
US9449650B2 (en) | 2013-07-10 | 2016-09-20 | Samsung Electronics Co., Ltd. | Memory module |
US9786354B2 (en) * | 2013-07-10 | 2017-10-10 | Samsung Electronics Co., Ltd. | Memory module |
EP3654337A1 (de) | 2013-10-15 | 2020-05-20 | Rambus Inc. | Lastreduziertes speichermodul |
US9665533B2 (en) * | 2013-12-20 | 2017-05-30 | Rambus Inc. | Blob pools, selectors, and command set implemented within a memory appliance for accessing memory |
KR20150092386A (ko) * | 2014-02-03 | 2015-08-13 | 에스케이하이닉스 주식회사 | 메모리 시스템 |
US9292391B2 (en) | 2014-02-12 | 2016-03-22 | Apple Inc. | Interface calibration using configurable on-die terminations |
US9123441B1 (en) | 2014-04-04 | 2015-09-01 | Inphi Corporation | Backward compatible dynamic random access memory device and method of testing therefor |
US9780782B2 (en) * | 2014-07-23 | 2017-10-03 | Intel Corporation | On-die termination control without a dedicated pin in a multi-rank system |
CN105843326A (zh) * | 2015-01-15 | 2016-08-10 | 华硕电脑股份有限公司 | 具有双规格内存插槽的电脑主板及电脑系统 |
US10025685B2 (en) * | 2015-03-27 | 2018-07-17 | Intel Corporation | Impedance compensation based on detecting sensor data |
WO2017018991A1 (en) * | 2015-07-24 | 2017-02-02 | Hewlett Packard Enterprise Development Lp | Modification of a bus channel |
US10345836B1 (en) | 2015-08-21 | 2019-07-09 | Rambus Inc. | Bidirectional signaling with asymmetric termination |
US9766831B2 (en) * | 2015-10-14 | 2017-09-19 | Micron Technology, Inc. | Apparatuses and methods for arbitrating a shared terminal for calibration of an impedance termination |
US9665462B2 (en) | 2015-10-14 | 2017-05-30 | Micron Technology, Inc. | Apparatuses and methods for arbitrating a shared terminal for calibration of an impedance termination |
US10198187B1 (en) | 2015-10-16 | 2019-02-05 | Rambus Inc. | Buffering device with status communication method for memory controller |
US20170255412A1 (en) * | 2016-03-04 | 2017-09-07 | Intel Corporation | Techniques for Command Based On Die Termination |
US10199084B2 (en) * | 2016-03-28 | 2019-02-05 | Intel Corporation | Techniques to use chip select signals for a dual in-line memory module |
US10789185B2 (en) * | 2016-09-21 | 2020-09-29 | Rambus Inc. | Memory modules and systems with variable-width data ranks and configurable data-rank timing |
US10684948B2 (en) * | 2016-11-21 | 2020-06-16 | Sanmina Corporation | Dual inline memory module |
US10348270B2 (en) | 2016-12-09 | 2019-07-09 | Micron Technology, Inc. | Apparatuses and methods for calibrating adjustable impedances of a semiconductor device |
US9767921B1 (en) | 2016-12-30 | 2017-09-19 | Micron Technology, Inc. | Timing based arbiter systems and circuits for ZQ calibration |
KR102400102B1 (ko) * | 2017-05-11 | 2022-05-23 | 삼성전자주식회사 | 데이터 버퍼의 내부 데이터(dq) 터미네이션을 지원하는 메모리 시스템 |
US10496584B2 (en) | 2017-05-11 | 2019-12-03 | Samsung Electronics Co., Ltd. | Memory system for supporting internal DQ termination of data buffer |
US10340022B2 (en) * | 2017-05-16 | 2019-07-02 | Samsung Electronics Co., Ltd. | Nonvolatile memory including on-die-termination circuit and storage device including the nonvolatile memory |
KR102471160B1 (ko) * | 2017-05-16 | 2022-11-25 | 삼성전자주식회사 | 온-다이-터미네이션 회로를 포함하는 비휘발성 메모리 및 상기 비휘발성 메모리를 포함하는 스토리지 장치 |
KR20180130417A (ko) * | 2017-05-29 | 2018-12-07 | 삼성전자주식회사 | 온-다이 터미네이션의 제어 방법 및 이를 수행하는 시스템 |
US10566038B2 (en) | 2017-05-29 | 2020-02-18 | Samsung Electronics Co., Ltd. | Method of controlling on-die termination and system performing the same |
US10193711B2 (en) | 2017-06-22 | 2019-01-29 | Micron Technology, Inc. | Timing based arbitration methods and apparatuses for calibrating impedances of a semiconductor device |
US10615798B2 (en) | 2017-10-30 | 2020-04-07 | Micron Technology, Inc. | Apparatuses and methods for identifying memory devices of a semiconductor device sharing an external resistance |
KR20190068094A (ko) | 2017-12-08 | 2019-06-18 | 삼성전자주식회사 | 반도체 메모리 장치 및 메모리 시스템 |
US10205451B1 (en) | 2018-01-29 | 2019-02-12 | Micron Technology, Inc. | Methods and apparatuses for dynamic step size for impedance calibration of a semiconductor device |
US10963404B2 (en) | 2018-06-25 | 2021-03-30 | Intel Corporation | High bandwidth DIMM |
US10884958B2 (en) | 2018-06-25 | 2021-01-05 | Intel Corporation | DIMM for a high bandwidth memory channel |
US10318464B1 (en) * | 2018-06-28 | 2019-06-11 | Montage Technology Co., Ltd. | Memory system and method for accessing memory system |
KR20210010691A (ko) | 2019-07-17 | 2021-01-28 | 삼성전자주식회사 | 메모리 장치 및 메모리 패키지 |
US11074976B2 (en) * | 2019-08-26 | 2021-07-27 | Sandisk Technologies Llc | Temperature dependent impedance mitigation in non-volatile memory |
US10897239B1 (en) | 2019-09-06 | 2021-01-19 | International Business Machines Corporation | Granular variable impedance tuning |
US11699471B2 (en) | 2019-09-25 | 2023-07-11 | Intel Corporation | Synchronous dynamic random access memory (SDRAM) dual in-line memory module (DIMM) having increased per data pin bandwidth |
KR20210053017A (ko) | 2019-11-01 | 2021-05-11 | 삼성전자주식회사 | 프로세싱 소자를 포함하는 메모리 장치 및 상기 메모리 장치를 포함하는 메모리 시스템 |
US10747245B1 (en) | 2019-11-19 | 2020-08-18 | Micron Technology, Inc. | Apparatuses and methods for ZQ calibration |
CN115148251A (zh) | 2021-03-31 | 2022-10-04 | 三星电子株式会社 | 经由信号线连接到外部装置的设备和电子设备 |
Family Cites Families (698)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3800292A (en) | 1972-10-05 | 1974-03-26 | Honeywell Inf Systems | Variable masking for segmented memory |
US4069452A (en) * | 1976-09-15 | 1978-01-17 | Dana Laboratories, Inc. | Apparatus for automatically detecting values of periodically time varying signals |
IT1109655B (it) | 1978-06-28 | 1985-12-23 | Cselt Centro Studi Lab Telecom | Memoria di massa allo stato solido organizzata a bit autocorrettiva e riconfigurabile per un sistema di controllo a programma registrato |
JPS5847793B2 (ja) | 1979-11-12 | 1983-10-25 | 富士通株式会社 | 半導体記憶装置 |
US4334307A (en) | 1979-12-28 | 1982-06-08 | Honeywell Information Systems Inc. | Data processing system with self testing and configuration mapping capability |
US4323965A (en) | 1980-01-08 | 1982-04-06 | Honeywell Information Systems Inc. | Sequential chip select decode apparatus and method |
US4646128A (en) * | 1980-09-16 | 1987-02-24 | Irvine Sensors Corporation | High-density electronic processing package--structure and fabrication |
US4525921A (en) | 1981-07-13 | 1985-07-02 | Irvine Sensors Corporation | High-density electronic processing package-structure and fabrication |
US4500958A (en) | 1982-04-21 | 1985-02-19 | Digital Equipment Corporation | Memory controller with data rotation arrangement |
US4566082A (en) * | 1983-03-23 | 1986-01-21 | Tektronix, Inc. | Memory pack addressing system |
US4628407A (en) | 1983-04-22 | 1986-12-09 | Cray Research, Inc. | Circuit module with enhanced heat transfer and distribution |
JPS59200327A (ja) | 1983-04-26 | 1984-11-13 | Nec Corp | 周辺装置の制御方式 |
US4538241A (en) | 1983-07-14 | 1985-08-27 | Burroughs Corporation | Address translation buffer |
US4592019A (en) | 1983-08-31 | 1986-05-27 | At&T Bell Laboratories | Bus oriented LIFO/FIFO memory |
US4698748A (en) | 1983-10-07 | 1987-10-06 | Essex Group, Inc. | Power-conserving control system for turning-off the power and the clocking for data transactions upon certain system inactivity |
US4780843A (en) | 1983-11-07 | 1988-10-25 | Motorola, Inc. | Wait mode power reduction system and method for data processor |
KR890004820B1 (ko) | 1984-03-28 | 1989-11-27 | 인터내셔널 비지네스 머신즈 코포레이션 | 배저장밀도의 메모리 모듈 및 보드와 그 형성방법 |
WO1987000674A2 (en) | 1985-07-12 | 1987-01-29 | Anamartic Limited | Wafer-scale integrated circuit memory |
US4935734A (en) | 1985-09-11 | 1990-06-19 | Pilkington Micro-Electronics Limited | Semi-conductor integrated circuits/systems |
US4794597A (en) | 1986-03-28 | 1988-12-27 | Mitsubishi Denki Kabushiki Kaisha | Memory device equipped with a RAS circuit |
US4710903A (en) | 1986-03-31 | 1987-12-01 | Wang Laboratories, Inc. | Pseudo-static memory subsystem |
US4862347A (en) | 1986-04-22 | 1989-08-29 | International Business Machine Corporation | System for simulating memory arrays in a logic simulation machine |
US4706166A (en) | 1986-04-25 | 1987-11-10 | Irvine Sensors Corporation | High-density electronic modules--process and product |
JPS63163912A (ja) * | 1986-12-26 | 1988-07-07 | Toshiba Corp | マイクロコンピユ−タシステム |
US4764846A (en) | 1987-01-05 | 1988-08-16 | Irvine Sensors Corporation | High density electronic package comprising stacked sub-modules |
US4922451A (en) | 1987-03-23 | 1990-05-01 | International Business Machines Corporation | Memory re-mapping in a microcomputer system |
US4888687A (en) | 1987-05-04 | 1989-12-19 | Prime Computer, Inc. | Memory control system |
KR970003915B1 (ko) * | 1987-06-24 | 1997-03-22 | 미다 가쓰시게 | 반도체 기억장치 및 그것을 사용한 반도체 메모리 모듈 |
US5025364A (en) | 1987-06-29 | 1991-06-18 | Hewlett-Packard Company | Microprocessor emulation system with memory mapping using variable definition and addressing of memory space |
JPS6484496A (en) | 1987-09-26 | 1989-03-29 | Mitsubishi Electric Corp | Semiconductor memory |
US4796232A (en) * | 1987-10-20 | 1989-01-03 | Contel Corporation | Dual port memory controller |
US4983533A (en) * | 1987-10-28 | 1991-01-08 | Irvine Sensors Corporation | High-density electronic modules - process and product |
US4887240A (en) | 1987-12-15 | 1989-12-12 | National Semiconductor Corporation | Staggered refresh for dram array |
US4807191A (en) | 1988-01-04 | 1989-02-21 | Motorola, Inc. | Redundancy for a block-architecture memory |
US4937791A (en) | 1988-06-02 | 1990-06-26 | The California Institute Of Technology | High performance dynamic ram interface |
US4916575A (en) | 1988-08-08 | 1990-04-10 | Asten Francis C Van | Multiple circuit board module |
US4899107A (en) * | 1988-09-30 | 1990-02-06 | Micron Technology, Inc. | Discrete die burn-in for nonpackaged die |
US5408190A (en) | 1991-06-04 | 1995-04-18 | Micron Technology, Inc. | Testing apparatus having substrate interconnect for discrete die burn-in for nonpackaged die |
US4956694A (en) | 1988-11-04 | 1990-09-11 | Dense-Pac Microsystems, Inc. | Integrated circuit chip stacking |
US5430681A (en) | 1989-05-08 | 1995-07-04 | Hitachi Maxell, Ltd. | Memory cartridge and its memory control method |
US5369749A (en) | 1989-05-17 | 1994-11-29 | Ibm Corporation | Method and apparatus for the direct transfer of information between application programs running on distinct processors without utilizing the services of one or both operating systems |
US5104820A (en) | 1989-07-07 | 1992-04-14 | Irvine Sensors Corporation | Method of fabricating electronic circuitry unit containing stacked IC layers having lead rerouting |
EP0407697A1 (de) | 1989-07-10 | 1991-01-16 | Seiko Epson Corporation | Speichereinrichtung |
US5907512A (en) | 1989-08-14 | 1999-05-25 | Micron Technology, Inc. | Mask write enablement for memory devices which permits selective masked enablement of plural segments |
US6324120B2 (en) | 1990-04-18 | 2001-11-27 | Rambus Inc. | Memory device having a variable data output length |
IL96808A (en) * | 1990-04-18 | 1996-03-31 | Rambus Inc | Introductory / Origin Circuit Agreed Using High-Performance Brokerage |
US6751696B2 (en) | 1990-04-18 | 2004-06-15 | Rambus Inc. | Memory device having a programmable register |
US5995443A (en) | 1990-04-18 | 1999-11-30 | Rambus Inc. | Synchronous memory device |
SG52794A1 (en) | 1990-04-26 | 1998-09-28 | Hitachi Ltd | Semiconductor device and method for manufacturing same |
US5396635A (en) | 1990-06-01 | 1995-03-07 | Vadem Corporation | Power conservation apparatus having multiple power reduction levels dependent upon the activity of the computer system |
US5252807A (en) | 1990-07-02 | 1993-10-12 | George Chizinsky | Heated plate rapid thermal processor |
US5544347A (en) | 1990-09-24 | 1996-08-06 | Emc Corporation | Data storage system controlled remote data mirroring with respectively maintained data indices |
JPH04230508A (ja) * | 1990-10-29 | 1992-08-19 | Internatl Business Mach Corp <Ibm> | 低電力消費メモリ装置 |
US5257233A (en) | 1990-10-31 | 1993-10-26 | Micron Technology, Inc. | Low power memory module using restricted RAM activation |
US5193072A (en) | 1990-12-21 | 1993-03-09 | Vlsi Technology, Inc. | Hidden refresh of a dynamic random access memory |
JPH0511876A (ja) | 1990-12-25 | 1993-01-22 | Mitsubishi Electric Corp | デイジタル回路装置 |
US5278796A (en) * | 1991-04-12 | 1994-01-11 | Micron Technology, Inc. | Temperature-dependent DRAM refresh circuit |
US5302891A (en) | 1991-06-04 | 1994-04-12 | Micron Technology, Inc. | Discrete die burn-in for non-packaged die |
EP0541288B1 (de) | 1991-11-05 | 1998-07-08 | Fu-Chieh Hsu | Redundanzarchitektur für Schaltungsmodul |
US5309324A (en) * | 1991-11-26 | 1994-05-03 | Herandez Jorge M | Device for interconnecting integrated circuit packages to circuit boards |
JPH05298134A (ja) * | 1991-12-16 | 1993-11-12 | Internatl Business Mach Corp <Ibm> | コンピュータシステムにおける処理誤りの処理機構及び方法 |
US6222762B1 (en) | 1992-01-14 | 2001-04-24 | Sandisk Corporation | Multi-state memory |
US5559990A (en) | 1992-02-14 | 1996-09-24 | Advanced Micro Devices, Inc. | Memories with burst mode access |
US5222014A (en) | 1992-03-02 | 1993-06-22 | Motorola, Inc. | Three-dimensional multi-chip pad array carrier |
GB2264794B (en) * | 1992-03-06 | 1995-09-20 | Intel Corp | Method and apparatus for automatic power management in a high integration floppy disk controller |
US5282177A (en) * | 1992-04-08 | 1994-01-25 | Micron Technology, Inc. | Multiple register block write method and circuit for video DRAMs |
US5241266A (en) | 1992-04-10 | 1993-08-31 | Micron Technology, Inc. | Built-in test circuit connection for wafer level burnin and testing of individual dies |
US5384745A (en) * | 1992-04-27 | 1995-01-24 | Mitsubishi Denki Kabushiki Kaisha | Synchronous semiconductor memory device |
US5629876A (en) | 1992-07-10 | 1997-05-13 | Lsi Logic Corporation | Method and apparatus for interim in-situ testing of an electronic system with an inchoate ASIC |
JPH06194415A (ja) | 1992-09-30 | 1994-07-15 | American Teleph & Telegr Co <Att> | 論理回路の試験方法とその装置 |
US5519832A (en) | 1992-11-13 | 1996-05-21 | Digital Equipment Corporation | Method and apparatus for displaying module diagnostic results |
US5347428A (en) | 1992-12-03 | 1994-09-13 | Irvine Sensors Corporation | Module comprising IC memory stack dedicated to and structurally combined with an IC microprocessor chip |
US5644161A (en) | 1993-03-29 | 1997-07-01 | Staktek Corporation | Ultra-high density warp-resistant memory module |
EP0695494B1 (de) | 1993-04-23 | 2001-02-14 | Irvine Sensors Corporation | Elektronisches modul mit einem stapel von ic-chips |
US5392251A (en) | 1993-07-13 | 1995-02-21 | Micron Semiconductor, Inc. | Controlling dynamic memory refresh cycle time |
JPH09504654A (ja) | 1993-08-13 | 1997-05-06 | イルビン センサーズ コーポレーション | 単一icチップに代わるicチップ積層体 |
JP3304531B2 (ja) * | 1993-08-24 | 2002-07-22 | 富士通株式会社 | 半導体記憶装置 |
US5390078A (en) | 1993-08-30 | 1995-02-14 | At&T Global Information Solutions Company | Apparatus for using an active circuit board as a heat sink |
US5502667A (en) | 1993-09-13 | 1996-03-26 | International Business Machines Corporation | Integrated multichip memory module structure |
US5561622A (en) | 1993-09-13 | 1996-10-01 | International Business Machines Corporation | Integrated memory cube structure |
US5467455A (en) | 1993-11-03 | 1995-11-14 | Motorola, Inc. | Data processing system and method for performing dynamic bus termination |
US6295572B1 (en) | 1994-01-24 | 2001-09-25 | Advanced Micro Devices, Inc. | Integrated SCSI and ethernet controller on a PCI local bus |
US6026027A (en) | 1994-01-31 | 2000-02-15 | Norand Corporation | Flash memory system having memory cache |
US20010052062A1 (en) | 1994-03-01 | 2001-12-13 | G. Jack Lipovski | Parallel computer within dynamic random access memory |
US5502333A (en) | 1994-03-30 | 1996-03-26 | International Business Machines Corporation | Semiconductor stack structures and fabrication/sparing methods utilizing programmable spare circuit |
US5834339A (en) | 1996-03-07 | 1998-11-10 | Tessera, Inc. | Methods for providing void-free layers for semiconductor assemblies |
US5448511A (en) | 1994-06-01 | 1995-09-05 | Storage Technology Corporation | Memory stack with an integrated interconnect and mounting structure |
US5696917A (en) | 1994-06-03 | 1997-12-09 | Intel Corporation | Method and apparatus for performing burst read operations in an asynchronous nonvolatile memory |
JP3304893B2 (ja) | 1994-06-28 | 2002-07-22 | 日本電気株式会社 | メモリ選択回路及び半導体メモリ装置 |
US5654204A (en) | 1994-07-20 | 1997-08-05 | Anderson; James C. | Die sorter |
US5530836A (en) | 1994-08-12 | 1996-06-25 | International Business Machines Corporation | Method and apparatus for multiple memory bank selection |
US5798961A (en) | 1994-08-23 | 1998-08-25 | Emc Corporation | Non-volatile memory module |
US5796673A (en) | 1994-10-06 | 1998-08-18 | Mosaid Technologies Incorporated | Delay locked loop implementation in a synchronous dynamic random access memory |
US6047073A (en) | 1994-11-02 | 2000-04-04 | Advanced Micro Devices, Inc. | Digital wavetable audio synthesizer with delay-based effects processing |
JPH08278916A (ja) | 1994-11-30 | 1996-10-22 | Hitachi Ltd | マルチチャネルメモリシステム、転送情報同期化方法及び信号転送回路 |
US5513135A (en) | 1994-12-02 | 1996-04-30 | International Business Machines Corporation | Synchronous memory packaged in single/dual in-line memory module and method of fabrication |
US5606710A (en) | 1994-12-20 | 1997-02-25 | National Semiconductor Corporation | Multiple chip package processor having feed through paths on one die |
US6421754B1 (en) | 1994-12-22 | 2002-07-16 | Texas Instruments Incorporated | System management mode circuits, systems and methods |
US5652724A (en) | 1994-12-23 | 1997-07-29 | Micron Technology, Inc. | Burst EDO memory device having pipelined output buffer |
US5675549A (en) | 1994-12-23 | 1997-10-07 | Micron Technology, Inc. | Burst EDO memory device address counter |
US5668773A (en) | 1994-12-23 | 1997-09-16 | Micron Technology, Inc. | Synchronous burst extended data out DRAM |
US5526320A (en) | 1994-12-23 | 1996-06-11 | Micron Technology Inc. | Burst EDO memory device |
US5729503A (en) | 1994-12-23 | 1998-03-17 | Micron Technology, Inc. | Address transition detection on a synchronous design |
US5610864A (en) | 1994-12-23 | 1997-03-11 | Micron Technology, Inc. | Burst EDO memory device with maximized write cycle timing |
US5682354A (en) | 1995-11-06 | 1997-10-28 | Micron Technology, Inc. | CAS recognition in burst extended data out DRAM |
US5598376A (en) * | 1994-12-23 | 1997-01-28 | Micron Technology, Inc. | Distributed write data drivers for burst access memories |
US5640364A (en) | 1994-12-23 | 1997-06-17 | Micron Technology, Inc. | Self-enabling pulse trapping circuit |
US5721859A (en) * | 1994-12-23 | 1998-02-24 | Micron Technology, Inc. | Counter control circuit in a burst memory |
US5717654A (en) * | 1995-02-10 | 1998-02-10 | Micron Technology, Inc. | Burst EDO memory device with maximized write cycle timing |
WO1996025701A1 (en) | 1995-02-14 | 1996-08-22 | Vlsi Technology, Inc. | Method and apparatus for reducing power consumption in digital electronic circuits |
US5731945A (en) | 1995-02-22 | 1998-03-24 | International Business Machines Corporation | Multichip semiconductor structures with consolidated circuitry and programmable ESD protection for input/output nodes |
US5608262A (en) | 1995-02-24 | 1997-03-04 | Lucent Technologies Inc. | Packaging multi-chip modules without wire-bond interconnection |
US5737748A (en) | 1995-03-15 | 1998-04-07 | Texas Instruments Incorporated | Microprocessor unit having a first level write-through cache memory and a smaller second-level write-back cache memory |
US5901105A (en) | 1995-04-05 | 1999-05-04 | Ong; Adrian E | Dynamic random access memory having decoding circuitry for partial memory blocks |
US5692121A (en) | 1995-04-14 | 1997-11-25 | International Business Machines Corporation | Recovery unit for mirrored processors |
JP3607407B2 (ja) | 1995-04-26 | 2005-01-05 | 株式会社日立製作所 | 半導体記憶装置 |
US5850368A (en) | 1995-06-01 | 1998-12-15 | Micron Technology, Inc. | Burst EDO memory address counter |
US6053948A (en) | 1995-06-07 | 2000-04-25 | Synopsys, Inc. | Method and apparatus using a memory model |
US5819065A (en) | 1995-06-28 | 1998-10-06 | Quickturn Design Systems, Inc. | System and method for emulating memory |
US5860106A (en) * | 1995-07-13 | 1999-01-12 | Intel Corporation | Method and apparatus for dynamically adjusting power/performance characteristics of a memory subsystem |
US5752045A (en) | 1995-07-14 | 1998-05-12 | United Microelectronics Corporation | Power conservation in synchronous SRAM cache memory blocks of a computer system |
JP2701802B2 (ja) | 1995-07-17 | 1998-01-21 | 日本電気株式会社 | ベアチップ実装用プリント基板 |
FR2737592B1 (fr) | 1995-08-03 | 1997-10-17 | Sgs Thomson Microelectronics | Circuit hdlc a bus interne partage |
FR2737591B1 (fr) | 1995-08-03 | 1997-10-17 | Sgs Thomson Microelectronics | Dispositif d'organisation d'acces a un bus memoire |
US5724288A (en) | 1995-08-30 | 1998-03-03 | Micron Technology, Inc. | Data communication for memory |
US5696929A (en) | 1995-10-03 | 1997-12-09 | Intel Corporation | Flash EEPROM main memory in a computer system |
JP3780580B2 (ja) | 1995-10-16 | 2006-05-31 | セイコーエプソン株式会社 | 半導体記憶装置及びそれを用いた電子機器 |
US5924111A (en) | 1995-10-17 | 1999-07-13 | Huang; Chu-Kai | Method and system for interleaving data in multiple memory bank partitions |
US5748914A (en) | 1995-10-19 | 1998-05-05 | Rambus, Inc. | Protocol for communication with dynamic memory |
US6035369A (en) | 1995-10-19 | 2000-03-07 | Rambus Inc. | Method and apparatus for providing a memory with write enable information |
US5590071A (en) | 1995-11-16 | 1996-12-31 | International Business Machines Corporation | Method and apparatus for emulating a high capacity DRAM |
US5604714A (en) * | 1995-11-30 | 1997-02-18 | Micron Technology, Inc. | DRAM having multiple column address strobe operation |
US5729504A (en) | 1995-12-14 | 1998-03-17 | Micron Technology, Inc. | Continuous burst edo memory device |
US5765203A (en) | 1995-12-19 | 1998-06-09 | Seagate Technology, Inc. | Storage and addressing method for a buffer memory control system for accessing user and error imformation |
KR970051229A (ko) | 1995-12-22 | 1997-07-29 | 김광호 | 비동기 발생신호를 사용하는 반도체 메모리 장치 |
US5825697A (en) | 1995-12-22 | 1998-10-20 | Micron Technology, Inc. | Circuit and method for enabling a function in a multiple memory device module |
US5692202A (en) | 1995-12-29 | 1997-11-25 | Intel Corporation | System, apparatus, and method for managing power in a computer system |
US5966724A (en) | 1996-01-11 | 1999-10-12 | Micron Technology, Inc. | Synchronous memory device with dual page and burst mode operations |
US5627791A (en) | 1996-02-16 | 1997-05-06 | Micron Technology, Inc. | Multiple bank memory with auto refresh to specified bank |
US5680342A (en) | 1996-04-10 | 1997-10-21 | International Business Machines Corporation | Memory module package with address bus buffering |
US6001671A (en) | 1996-04-18 | 1999-12-14 | Tessera, Inc. | Methods for manufacturing a semiconductor package having a sacrificial layer |
US5781766A (en) | 1996-05-13 | 1998-07-14 | National Semiconductor Corporation | Programmable compensating device to optimize performance in a DRAM controller chipset |
US5661677A (en) | 1996-05-15 | 1997-08-26 | Micron Electronics, Inc. | Circuit and method for on-board programming of PRD Serial EEPROMS |
US5748547A (en) | 1996-05-24 | 1998-05-05 | Shau; Jeng-Jye | High performance semiconductor memory devices having multiple dimension bit lines |
US5802395A (en) | 1996-07-08 | 1998-09-01 | International Business Machines Corporation | High density memory modules with improved data bus performance |
JP3761635B2 (ja) | 1996-07-12 | 2006-03-29 | 株式会社ダックス | メモリボード、メモリアクセス方法及びメモリアクセス装置 |
US5991850A (en) | 1996-08-15 | 1999-11-23 | Micron Technology, Inc. | Synchronous DRAM modules including multiple clock out signals for increasing processing speed |
US5761703A (en) | 1996-08-16 | 1998-06-02 | Unisys Corporation | Apparatus and method for dynamic memory refresh |
US6047361A (en) | 1996-08-21 | 2000-04-04 | International Business Machines Corporation | Memory control device, with a common synchronous interface coupled thereto, for accessing asynchronous memory devices and different synchronous devices |
US5838165A (en) | 1996-08-21 | 1998-11-17 | Chatter; Mukesh | High performance self modifying on-the-fly alterable logic FPGA, architecture and method |
US5787457A (en) | 1996-10-18 | 1998-07-28 | International Business Machines Corporation | Cached synchronous DRAM architecture allowing concurrent DRAM operations |
US5917758A (en) | 1996-11-04 | 1999-06-29 | Micron Technology, Inc. | Adjustable output driver circuit |
US5949254A (en) | 1996-11-26 | 1999-09-07 | Micron Technology, Inc. | Adjustable output driver circuit |
US5923611A (en) | 1996-12-20 | 1999-07-13 | Micron Technology, Inc. | Memory having a plurality of external clock signal inputs |
US6279069B1 (en) | 1996-12-26 | 2001-08-21 | Intel Corporation | Interface for flash EEPROM memory arrays |
KR100231605B1 (ko) | 1996-12-31 | 1999-11-15 | 김영환 | 반도체 메모리 소자의 전력소모 방지 장치 |
US5838177A (en) | 1997-01-06 | 1998-11-17 | Micron Technology, Inc. | Adjustable output driver circuit having parallel pull-up and pull-down elements |
US6429029B1 (en) | 1997-01-15 | 2002-08-06 | Formfactor, Inc. | Concurrent design and subsequent partitioning of product and test die |
US6708144B1 (en) | 1997-01-27 | 2004-03-16 | Unisys Corporation | Spreadsheet driven I/O buffer synthesis process |
US5929650A (en) | 1997-02-04 | 1999-07-27 | Motorola, Inc. | Method and apparatus for performing operative testing on an integrated circuit |
US5953263A (en) | 1997-02-10 | 1999-09-14 | Rambus Inc. | Synchronous memory device having a programmable register and method of controlling same |
JPH10247388A (ja) | 1997-03-05 | 1998-09-14 | Toshiba Corp | 記憶装置 |
US5870347A (en) * | 1997-03-11 | 1999-02-09 | Micron Technology, Inc. | Multi-bank memory input/output line selection |
KR100268429B1 (ko) | 1997-03-18 | 2000-11-01 | 윤종용 | 동기형반도체메모리장치의데이터의입력회로및데이터입력방법 |
EP0931290A1 (de) | 1997-03-21 | 1999-07-28 | International Business Machines Corporation | Adressabbildung für speichersystem |
KR100253282B1 (ko) | 1997-04-01 | 2000-05-01 | 김영환 | 메모리소자의소모전력자동감소회로 |
JP2964983B2 (ja) | 1997-04-02 | 1999-10-18 | 日本電気株式会社 | 三次元メモリモジュール及びそれを用いた半導体装置 |
JP3504104B2 (ja) * | 1997-04-03 | 2004-03-08 | 富士通株式会社 | シンクロナスdram |
US5915167A (en) | 1997-04-04 | 1999-06-22 | Elm Technology Corporation | Three dimensional structure memory |
US5913072A (en) | 1997-04-08 | 1999-06-15 | Wieringa; Fred | Image processing system in which image processing programs stored in a personal computer are selectively executed through user interface of a scanner |
US5903500A (en) | 1997-04-11 | 1999-05-11 | Intel Corporation | 1.8 volt output buffer on flash memories |
JP3189727B2 (ja) * | 1997-04-15 | 2001-07-16 | 日本電気株式会社 | コプロセッサ内蔵パケット型メモリlsi、それを用いたメモリシステム及びそれらの制御方法 |
US5960468A (en) | 1997-04-30 | 1999-09-28 | Sony Corporation | Asynchronous memory interface for a video processor with a 2N sized buffer and N+1 bit wide gray coded counters |
US5870350A (en) | 1997-05-21 | 1999-02-09 | International Business Machines Corporation | High performance, high bandwidth memory bus architecture utilizing SDRAMs |
US5818788A (en) | 1997-05-30 | 1998-10-06 | Nec Corporation | Circuit technique for logic integrated DRAM with SIMD architecture and a method for controlling low-power, high-speed and highly reliable operation |
US5875142A (en) | 1997-06-17 | 1999-02-23 | Micron Technology, Inc. | Integrated circuit with temperature detector |
US6181640B1 (en) | 1997-06-24 | 2001-01-30 | Hyundai Electronics Industries Co., Ltd. | Control circuit for semiconductor memory device |
JPH1125678A (ja) | 1997-06-27 | 1999-01-29 | Samsung Electron Co Ltd | 出力ドライバ及び半導体メモリ装置 |
JP2006236388A (ja) | 1997-06-27 | 2006-09-07 | Renesas Technology Corp | メモリモジュール及びデータ処理システム |
US5953284A (en) * | 1997-07-09 | 1999-09-14 | Micron Technology, Inc. | Method and apparatus for adaptively adjusting the timing of a clock signal used to latch digital signals, and memory device using same |
US5995424A (en) | 1997-07-16 | 1999-11-30 | Tanisys Technology, Inc. | Synchronous memory test system |
US6073223A (en) | 1997-07-21 | 2000-06-06 | Hewlett-Packard Company | Memory controller and method for intermittently activating and idling a clock signal for a synchronous memory |
US6134638A (en) | 1997-08-13 | 2000-10-17 | Compaq Computer Corporation | Memory controller supporting DRAM circuits with different operating speeds |
JP3790021B2 (ja) | 1997-08-13 | 2006-06-28 | 株式会社東芝 | 半導体記憶装置 |
US5963429A (en) | 1997-08-20 | 1999-10-05 | Sulzer Intermedics Inc. | Printed circuit substrate with cavities for encapsulating integrated circuits |
JP3092557B2 (ja) | 1997-09-16 | 2000-09-25 | 日本電気株式会社 | 半導体記憶装置 |
US6075730A (en) | 1997-10-10 | 2000-06-13 | Rambus Incorporated | High performance cost optimized memory with delayed memory writes |
WO1999019879A1 (en) | 1997-10-10 | 1999-04-22 | Rambus Incorporated | Dram core refresh with reduced spike current |
AU9798798A (en) | 1997-10-10 | 1999-05-03 | Rambus Incorporated | Power control system for synchronous memory device |
US6226709B1 (en) | 1997-10-24 | 2001-05-01 | Compaq Computer Corporation | Memory refresh control system |
KR100252048B1 (ko) | 1997-11-18 | 2000-05-01 | 윤종용 | 반도체 메모리장치의 데이터 마스킹 회로 및 데이터 마스킹방법 |
US5953215A (en) | 1997-12-01 | 1999-09-14 | Karabatsos; Chris | Apparatus and method for improving computer memory speed and capacity |
US5835435A (en) | 1997-12-02 | 1998-11-10 | Intel Corporation | Method and apparatus for dynamically placing portions of a memory in a reduced power consumtion state |
EP1036362B1 (de) | 1997-12-05 | 2006-11-15 | Intel Corporation | Speichersystem mit speichermodul mit einem speichermodul-steuerbaustein |
US20040236877A1 (en) | 1997-12-17 | 2004-11-25 | Lee A. Burton | Switch/network adapter port incorporating shared memory resources selectively accessible by a direct execution logic element and one or more dense logic devices in a fully buffered dual in-line memory module format (FB-DIMM) |
US5956233A (en) | 1997-12-19 | 1999-09-21 | Texas Instruments Incorporated | High density single inline memory module |
US6298426B1 (en) | 1997-12-31 | 2001-10-02 | Intel Corporation | Controller configurable for use with multiple memory organizations |
JP3335898B2 (ja) | 1998-01-08 | 2002-10-21 | 株式会社東芝 | 構内交換システムとその構内交換装置 |
US6222739B1 (en) | 1998-01-20 | 2001-04-24 | Viking Components | High-density computer module with stacked parallel-plane packaging |
US6742098B1 (en) | 2000-10-03 | 2004-05-25 | Intel Corporation | Dual-port buffer-to-memory interface |
US6970968B1 (en) | 1998-02-13 | 2005-11-29 | Intel Corporation | Memory module controller for providing an interface between a system memory controller and a plurality of memory devices on a memory module |
US7024518B2 (en) | 1998-02-13 | 2006-04-04 | Intel Corporation | Dual-port buffer-to-memory interface |
US6968419B1 (en) | 1998-02-13 | 2005-11-22 | Intel Corporation | Memory module having a memory module controller controlling memory transactions for a plurality of memory devices |
US5963464A (en) | 1998-02-26 | 1999-10-05 | International Business Machines Corporation | Stackable memory card |
JP3490887B2 (ja) | 1998-03-05 | 2004-01-26 | シャープ株式会社 | 同期型半導体記憶装置 |
US6154821A (en) | 1998-03-10 | 2000-11-28 | Rambus Inc. | Method and apparatus for initializing dynamic random access memory (DRAM) devices by levelizing a read domain |
JP3285815B2 (ja) | 1998-03-12 | 2002-05-27 | 松下電器産業株式会社 | リードフレーム,樹脂封止型半導体装置及びその製造方法 |
US6233650B1 (en) | 1998-04-01 | 2001-05-15 | Intel Corporation | Using FET switches for large memory arrays |
JP4017248B2 (ja) * | 1998-04-10 | 2007-12-05 | 株式会社日立製作所 | 半導体装置 |
US6512392B2 (en) * | 1998-04-17 | 2003-01-28 | International Business Machines Corporation | Method for testing semiconductor devices |
US6173382B1 (en) | 1998-04-28 | 2001-01-09 | International Business Machines Corporation | Dynamic configuration of memory module using modified presence detect data |
US6016282A (en) * | 1998-05-28 | 2000-01-18 | Micron Technology, Inc. | Clock vernier adjustment |
US6199151B1 (en) | 1998-06-05 | 2001-03-06 | Intel Corporation | Apparatus and method for storing a device row indicator for use in a subsequent page-miss memory cycle |
US6226730B1 (en) | 1998-06-05 | 2001-05-01 | Intel Corporation | Achieving page hit memory cycles on a virtual address reference |
JPH11353228A (ja) * | 1998-06-10 | 1999-12-24 | Mitsubishi Electric Corp | メモリモジュールシステム |
JP3109479B2 (ja) | 1998-06-12 | 2000-11-13 | 日本電気株式会社 | 放熱体及び放熱体を装着したメモリモジュール |
US6557071B2 (en) | 1998-06-22 | 2003-04-29 | Intel Corporation | Memory system including a memory controller having a data strobe generator and method for accesing a memory using a data storage |
US5978304A (en) | 1998-06-30 | 1999-11-02 | Lsi Logic Corporation | Hierarchical, adaptable-configuration dynamic random access memory |
US6260127B1 (en) * | 1998-07-13 | 2001-07-10 | Compaq Computer Corporation | Method and apparatus for supporting heterogeneous memory in computer systems |
US6125072A (en) | 1998-07-21 | 2000-09-26 | Seagate Technology, Inc. | Method and apparatus for contiguously addressing a memory system having vertically expanded multiple memory arrays |
US6154370A (en) | 1998-07-21 | 2000-11-28 | Lucent Technologies Inc. | Recessed flip-chip package |
US6510503B2 (en) | 1998-07-27 | 2003-01-21 | Mosaid Technologies Incorporated | High bandwidth memory interface |
US6910152B2 (en) * | 1998-08-28 | 2005-06-21 | Micron Technology, Inc. | Device and method for repairing a semiconductor memory |
US6029250A (en) * | 1998-09-09 | 2000-02-22 | Micron Technology, Inc. | Method and apparatus for adaptively adjusting the timing offset between a clock signal and digital signals transmitted coincident with that clock signal, and memory device and system using same |
JP4156721B2 (ja) | 1998-09-18 | 2008-09-24 | 富士通株式会社 | 半導体集積回路装置 |
US6526471B1 (en) * | 1998-09-18 | 2003-02-25 | Digeo, Inc. | Method and apparatus for a high-speed memory subsystem |
US6618267B1 (en) | 1998-09-22 | 2003-09-09 | International Business Machines Corporation | Multi-level electronic package and method for making same |
US6668242B1 (en) | 1998-09-25 | 2003-12-23 | Infineon Technologies North America Corp. | Emulator chip package that plugs directly into the target system |
US6587912B2 (en) | 1998-09-30 | 2003-07-01 | Intel Corporation | Method and apparatus for implementing multiple memory buses on a memory module |
US6438670B1 (en) | 1998-10-02 | 2002-08-20 | International Business Machines Corporation | Memory controller with programmable delay counter for tuning performance based on timing parameter of controlled memory storage device |
EP1004959B1 (de) | 1998-10-06 | 2018-08-08 | Texas Instruments Incorporated | Prozessor mit Pipelineschutz |
US6108795A (en) | 1998-10-30 | 2000-08-22 | Micron Technology, Inc. | Method for aligning clock and data signals received from a RAM |
US6101612A (en) | 1998-10-30 | 2000-08-08 | Micron Technology, Inc. | Apparatus for aligning clock and data signals received from a RAM |
US6480929B1 (en) | 1998-10-31 | 2002-11-12 | Advanced Micro Devices Inc. | Pseudo-concurrency between a volatile memory and a non-volatile memory on a same data bus |
US6038673A (en) | 1998-11-03 | 2000-03-14 | Intel Corporation | Computer system with power management scheme for DRAM devices |
US6442698B2 (en) | 1998-11-04 | 2002-08-27 | Intel Corporation | Method and apparatus for power management in a memory subsystem |
US6392304B1 (en) | 1998-11-12 | 2002-05-21 | United Memories, Inc. | Multi-chip memory apparatus and associated method |
US6526484B1 (en) * | 1998-11-16 | 2003-02-25 | Infineon Technologies Ag | Methods and apparatus for reordering of the memory requests to achieve higher average utilization of the command and data bus |
JP3549751B2 (ja) | 1998-11-30 | 2004-08-04 | 富士通株式会社 | 半導体集積回路装置 |
US6044032A (en) | 1998-12-03 | 2000-03-28 | Micron Technology, Inc. | Addressing scheme for a double data rate SDRAM |
TW394469U (en) | 1998-12-24 | 2000-06-11 | Foxconn Prec Components Co Ltd | Memory bus module |
KR100355226B1 (ko) | 1999-01-12 | 2002-10-11 | 삼성전자 주식회사 | 뱅크별로 선택적인 셀프 리프레쉬가 가능한 동적 메모리장치 |
US6324071B2 (en) | 1999-01-14 | 2001-11-27 | Micron Technology, Inc. | Stacked printed circuit board memory module |
US6657634B1 (en) | 1999-02-25 | 2003-12-02 | Ati International Srl | Dynamic graphics and/or video memory power reducing circuit and method |
US6178133B1 (en) | 1999-03-01 | 2001-01-23 | Micron Technology, Inc. | Method and system for accessing rows in multiple memory banks within an integrated circuit |
KR100304705B1 (ko) | 1999-03-03 | 2001-10-29 | 윤종용 | 포스티드 카스 레이턴시 기능을 가지는 동기식 반도체 메모리 장치 및 카스 레이턴시 제어 방법 |
WO2000052889A1 (en) | 1999-03-05 | 2000-09-08 | Allayer Technologies Corporation | Packet switching fabric having a segmented ring with token based resource control protocol and output queuing control |
US6389514B1 (en) | 1999-03-25 | 2002-05-14 | Hewlett-Packard Company | Method and computer system for speculatively closing pages in memory |
KR100287190B1 (ko) * | 1999-04-07 | 2001-04-16 | 윤종용 | 선택되는 메모리 모듈만을 데이터 라인에 연결하는 메모리 모듈 시스템 및 이를 이용한 데이터 입출력 방법 |
US6625692B1 (en) | 1999-04-14 | 2003-09-23 | Micron Technology, Inc. | Integrated semiconductor memory chip with presence detect data capability |
US6327664B1 (en) | 1999-04-30 | 2001-12-04 | International Business Machines Corporation | Power management on a memory card having a signal processing element |
US6341347B1 (en) * | 1999-05-11 | 2002-01-22 | Sun Microsystems, Inc. | Thread switch logic in a multiple-thread processor |
US6414868B1 (en) | 1999-06-07 | 2002-07-02 | Sun Microsystems, Inc. | Memory expansion module including multiple memory banks and a bank control circuit |
JP3420120B2 (ja) | 1999-06-29 | 2003-06-23 | 日本電気株式会社 | 同期型半導体メモリシステム |
US6453402B1 (en) | 1999-07-13 | 2002-09-17 | Micron Technology, Inc. | Method for synchronizing strobe and data signals from a RAM |
US6111812A (en) | 1999-07-23 | 2000-08-29 | Micron Technology, Inc. | Method and apparatus for adjusting control signal timing in a memory device |
US7243185B2 (en) | 2004-04-05 | 2007-07-10 | Super Talent Electronics, Inc. | Flash memory system with a high-speed flash controller |
JP2001052479A (ja) | 1999-08-06 | 2001-02-23 | Mitsubishi Electric Corp | メモリ装置 |
US6336174B1 (en) * | 1999-08-09 | 2002-01-01 | Maxtor Corporation | Hardware assisted memory backup system and method |
US6307769B1 (en) | 1999-09-02 | 2001-10-23 | Micron Technology, Inc. | Semiconductor devices having mirrored terminal arrangements, devices including same, and methods of testing such semiconductor devices |
US6572387B2 (en) | 1999-09-24 | 2003-06-03 | Staktek Group, L.P. | Flexible circuit connector for stacked chip module |
KR100344927B1 (ko) | 1999-09-27 | 2002-07-19 | 삼성전자 주식회사 | 적층 패키지 및 그의 제조 방법 |
US6473831B1 (en) | 1999-10-01 | 2002-10-29 | Avido Systems Corporation | Method and system for providing universal memory bus and module |
US6166991A (en) | 1999-11-03 | 2000-12-26 | Cypress Semiconductor Corp. | Circuit, architecture and method for reducing power consumption in a synchronous integrated circuit |
US6683372B1 (en) * | 1999-11-18 | 2004-01-27 | Sun Microsystems, Inc. | Memory expansion module with stacked memory packages and a serial storage unit |
KR100336573B1 (ko) | 1999-11-30 | 2002-05-16 | 박종섭 | 램버스 디램 |
TW451193B (en) | 1999-11-30 | 2001-08-21 | Via Tech Inc | A method to determine the timing setting value of dynamic random access memory |
US6317381B1 (en) | 1999-12-07 | 2001-11-13 | Micron Technology, Inc. | Method and system for adaptively adjusting control signal timing in a memory device |
US6457095B1 (en) | 1999-12-13 | 2002-09-24 | Intel Corporation | Method and apparatus for synchronizing dynamic random access memory exiting from a low power state |
KR100421774B1 (ko) | 1999-12-16 | 2004-03-10 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 및 그 제조 방법 |
GB2357602A (en) | 1999-12-22 | 2001-06-27 | Nokia Mobile Phones Ltd | Memory controller for a memory array comprising different memory types |
US6274395B1 (en) | 1999-12-23 | 2001-08-14 | Lsi Logic Corporation | Method and apparatus for maintaining test data during fabrication of a semiconductor wafer |
US7363422B2 (en) | 2000-01-05 | 2008-04-22 | Rambus Inc. | Configurable width buffered module |
US7010642B2 (en) | 2000-01-05 | 2006-03-07 | Rambus Inc. | System featuring a controller device and a memory module that includes an integrated circuit buffer device and a plurality of integrated circuit memory devices |
US6502161B1 (en) | 2000-01-05 | 2002-12-31 | Rambus Inc. | Memory system including a point-to-point linked memory subsystem |
US7404032B2 (en) | 2000-01-05 | 2008-07-22 | Rambus Inc. | Configurable width buffered module having switch elements |
US7356639B2 (en) | 2000-01-05 | 2008-04-08 | Rambus Inc. | Configurable width buffered module having a bypass circuit |
US6621760B1 (en) * | 2000-01-13 | 2003-09-16 | Intel Corporation | Method, apparatus, and system for high speed data transfer using source synchronous data strobe |
US6766469B2 (en) | 2000-01-25 | 2004-07-20 | Hewlett-Packard Development Company, L.P. | Hot-replace of memory |
JP3940539B2 (ja) | 2000-02-03 | 2007-07-04 | 株式会社日立製作所 | 半導体集積回路 |
JP4569913B2 (ja) | 2000-03-10 | 2010-10-27 | エルピーダメモリ株式会社 | メモリモジュール |
JP3745185B2 (ja) | 2000-03-13 | 2006-02-15 | 沖電気工業株式会社 | ダイナミックランダムアクセスメモリ |
US6731009B1 (en) | 2000-03-20 | 2004-05-04 | Cypress Semiconductor Corporation | Multi-die assembly |
US6826104B2 (en) | 2000-03-24 | 2004-11-30 | Kabushiki Kaisha Toshiba | Synchronous semiconductor memory |
US6522018B1 (en) | 2000-05-16 | 2003-02-18 | Micron Technology, Inc. | Ball grid array chip packages having improved testing and stacking characteristics |
US6466491B2 (en) | 2000-05-19 | 2002-10-15 | Fujitsu Limited | Memory system and memory controller with reliable data latch operation |
US7247932B1 (en) | 2000-05-19 | 2007-07-24 | Megica Corporation | Chip package with capacitor |
TWI228259B (en) | 2000-05-22 | 2005-02-21 | Samsung Electronics Co Ltd | Method and circuit for inputting and outputting data, and system using semiconductor memory device including the same |
US6434660B1 (en) | 2000-05-23 | 2002-08-13 | Centennial Technologies, Inc. | Emulating one tape protocol of flash memory to a different type protocol of flash memory |
GB0012420D0 (en) | 2000-05-24 | 2000-07-12 | Ibm | Microcard interposer |
JP2001338489A (ja) * | 2000-05-24 | 2001-12-07 | Mitsubishi Electric Corp | 半導体装置 |
US6356105B1 (en) | 2000-06-28 | 2002-03-12 | Intel Corporation | Impedance control system for a center tapped termination bus |
DE10030994A1 (de) * | 2000-06-30 | 2002-01-17 | Infineon Technologies Ag | Halbleiter-Chip |
US7104804B2 (en) | 2000-07-03 | 2006-09-12 | Advanced Interconnect Solutions | Method and apparatus for memory module circuit interconnection |
JP4345204B2 (ja) | 2000-07-04 | 2009-10-14 | エルピーダメモリ株式会社 | 半導体記憶装置 |
US20020004897A1 (en) * | 2000-07-05 | 2002-01-10 | Min-Cheng Kao | Data processing apparatus for executing multiple instruction sets |
JP3902909B2 (ja) | 2000-07-19 | 2007-04-11 | 沖電気工業株式会社 | 低消費電力型ダイナミックランダムアクセスメモリ |
US6523089B2 (en) | 2000-07-19 | 2003-02-18 | Rambus Inc. | Memory controller with power management logic |
FR2812417A1 (fr) | 2000-07-27 | 2002-02-01 | St Microelectronics Sa | Processeur dsp a architecture parallele |
US6445591B1 (en) | 2000-08-10 | 2002-09-03 | Nortel Networks Limited | Multilayer circuit board |
US6757751B1 (en) | 2000-08-11 | 2004-06-29 | Harrison Gene | High-speed, multiple-bank, stacked, and PCB-mounted memory module |
US6711043B2 (en) | 2000-08-14 | 2004-03-23 | Matrix Semiconductor, Inc. | Three-dimensional memory cache system |
US6356500B1 (en) | 2000-08-23 | 2002-03-12 | Micron Technology, Inc. | Reduced power DRAM device and method |
TW473965B (en) * | 2000-09-04 | 2002-01-21 | Siliconware Precision Industries Co Ltd | Thin type semiconductor device and the manufacturing method thereof |
JP4497683B2 (ja) | 2000-09-11 | 2010-07-07 | ローム株式会社 | 集積回路装置 |
JP2002093164A (ja) | 2000-09-12 | 2002-03-29 | Seiko Epson Corp | 半導体装置、そのリフレッシュ方法、メモリシステムおよび電子機器 |
US6487102B1 (en) * | 2000-09-18 | 2002-11-26 | Intel Corporation | Memory module having buffer for isolating stacked memory devices |
KR100360408B1 (ko) | 2000-09-16 | 2002-11-13 | 삼성전자 주식회사 | 독출동작시 데이터 스트로브 신호와 동일한 신호를출력하는 데이터 마스킹핀을 갖는 반도체 메모리장치 및이를 구비하는 메모리 시스템 |
US6317352B1 (en) | 2000-09-18 | 2001-11-13 | Intel Corporation | Apparatus for implementing a buffered daisy chain connection between a memory controller and memory modules |
US6820163B1 (en) | 2000-09-18 | 2004-11-16 | Intel Corporation | Buffering data transfer between a chipset and memory modules |
US6862653B1 (en) | 2000-09-18 | 2005-03-01 | Intel Corporation | System and method for controlling data flow direction in a memory system |
US6553450B1 (en) | 2000-09-18 | 2003-04-22 | Intel Corporation | Buffer to multiply memory interface |
US6492726B1 (en) | 2000-09-22 | 2002-12-10 | Chartered Semiconductor Manufacturing Ltd. | Chip scale packaging with multi-layer flip chip arrangement and ball grid array interconnection |
US6618791B1 (en) | 2000-09-29 | 2003-09-09 | Intel Corporation | System and method for controlling power states of a memory device via detection of a chip select signal |
US6697888B1 (en) | 2000-09-29 | 2004-02-24 | Intel Corporation | Buffering and interleaving data transfer between a chipset and memory modules |
US6349050B1 (en) | 2000-10-10 | 2002-02-19 | Rambus, Inc. | Methods and systems for reducing heat flux in memory systems |
US6658530B1 (en) | 2000-10-12 | 2003-12-02 | Sun Microsystems, Inc. | High-performance memory module |
KR100402391B1 (ko) | 2000-10-26 | 2003-10-22 | 삼성전자주식회사 | 메모리 카드 시스템 |
JP2002151648A (ja) * | 2000-11-07 | 2002-05-24 | Mitsubishi Electric Corp | 半導体モジュール |
JP2002157883A (ja) | 2000-11-20 | 2002-05-31 | Fujitsu Ltd | 同期型半導体装置及び同期型半導体装置における入力信号のラッチ方法 |
US6590827B2 (en) | 2000-11-21 | 2003-07-08 | Via Technologies, Inc. | Clock device for supporting multiplicity of memory module types |
KR100374641B1 (ko) | 2000-11-24 | 2003-03-04 | 삼성전자주식회사 | 스탠바이 모드에서 지연동기 루프회로의 전력소모를감소시키기 위한 제어회로를 구비하는 반도체 메모리장치및 이의 파우워 다운 제어방법 |
US6434033B1 (en) | 2000-11-30 | 2002-08-13 | Pien Chien | DRAM module and method of using SRAM to replace damaged DRAM cell |
US6954463B1 (en) | 2000-12-11 | 2005-10-11 | Cisco Technology, Inc. | Distributed packet processing architecture for network access servers |
US6898683B2 (en) | 2000-12-19 | 2005-05-24 | Fujitsu Limited | Clock synchronized dynamic memory and clock synchronized integrated circuit |
US6785767B2 (en) | 2000-12-26 | 2004-08-31 | Intel Corporation | Hybrid mass storage system and method with two different types of storage medium |
US20020089831A1 (en) | 2001-01-09 | 2002-07-11 | Forthun John A. | Module with one side stacked memory |
WO2002058069A2 (en) | 2001-01-17 | 2002-07-25 | Honeywell International Inc. | Enhanced memory module architecture |
JP2002244920A (ja) * | 2001-02-15 | 2002-08-30 | Oki Electric Ind Co Ltd | Dramインターフェース回路 |
JP4817510B2 (ja) | 2001-02-23 | 2011-11-16 | キヤノン株式会社 | メモリコントローラ及びメモリ制御装置 |
JP3436254B2 (ja) * | 2001-03-01 | 2003-08-11 | 松下電器産業株式会社 | リードフレームおよびその製造方法 |
JP3436253B2 (ja) | 2001-03-01 | 2003-08-11 | 松下電器産業株式会社 | 樹脂封止型半導体装置およびその製造方法 |
US6631456B2 (en) | 2001-03-06 | 2003-10-07 | Lance Leighnor | Hypercache RAM based disk emulation and method |
JP2002288037A (ja) | 2001-03-27 | 2002-10-04 | Sony Corp | メモリ制御装置及び方法 |
TW588235B (en) | 2001-04-02 | 2004-05-21 | Via Tech Inc | Motherboard with less power consumption |
DE10116861A1 (de) | 2001-04-04 | 2002-10-31 | Infineon Technologies Ag | Programmgesteuerte Einheit |
DE10116914B4 (de) | 2001-04-05 | 2005-08-04 | Infineon Technologies Ag | Schaltungsanordnung mit einem Speicherfeld |
JP4212257B2 (ja) | 2001-04-26 | 2009-01-21 | 株式会社東芝 | 半導体集積回路 |
US6560158B2 (en) | 2001-04-27 | 2003-05-06 | Samsung Electronics Co., Ltd. | Power down voltage control method and apparatus |
US6978352B2 (en) * | 2001-05-03 | 2005-12-20 | Hewlett-Packard Development Company, L.P. | Memory controller emulator for controlling memory devices in a memory system |
US6590822B2 (en) | 2001-05-07 | 2003-07-08 | Samsung Electronics Co., Ltd. | System and method for performing partial array self-refresh operation in a semiconductor memory device |
SG103832A1 (en) | 2001-05-08 | 2004-05-26 | Micron Technology Inc | Interposer, packages including the interposer, and methods |
US6779075B2 (en) | 2001-05-15 | 2004-08-17 | Leadtek Research Inc. | DDR and QDR converter and interface card, motherboard and memory module interface using the same |
SG95651A1 (en) | 2001-05-21 | 2003-04-23 | Micron Technology Inc | Method for encapsulating intermediate conductive elements connecting a semiconductor die to a substrate and semiconductor devices so packaged |
JP2002353398A (ja) | 2001-05-25 | 2002-12-06 | Nec Kyushu Ltd | 半導体装置 |
JP2002358231A (ja) | 2001-05-31 | 2002-12-13 | Fujitsu Ltd | メモリ制御システム |
JP2002367369A (ja) | 2001-06-05 | 2002-12-20 | Nec Corp | 半導体記憶装置 |
US6964005B2 (en) | 2001-06-08 | 2005-11-08 | Broadcom Corporation | System and method for interleaving data in a communication device |
JP4049297B2 (ja) | 2001-06-11 | 2008-02-20 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
US6914786B1 (en) | 2001-06-14 | 2005-07-05 | Lsi Logic Corporation | Converter device |
US6714433B2 (en) | 2001-06-15 | 2004-03-30 | Sun Microsystems, Inc. | Memory module with equal driver loading |
US6563337B2 (en) | 2001-06-28 | 2003-05-13 | Intel Corporation | Driver impedance control mechanism |
US6801989B2 (en) | 2001-06-28 | 2004-10-05 | Micron Technology, Inc. | Method and system for adjusting the timing offset between a clock signal and respective digital signals transmitted along with that clock signal, and memory device and computer system using same |
US6535387B2 (en) * | 2001-06-28 | 2003-03-18 | Intel Corporation | Heat transfer apparatus |
DE10131939B4 (de) * | 2001-07-02 | 2014-12-11 | Qimonda Ag | Elektronische Leiterplatte mit mehreren bauartgleichen gehäusegefaßten Halbleiterspeichern |
US6438057B1 (en) | 2001-07-06 | 2002-08-20 | Infineon Technologies Ag | DRAM refresh timing adjustment device, system and method |
US6731527B2 (en) | 2001-07-11 | 2004-05-04 | Micron Technology, Inc. | Architecture for a semiconductor memory device for minimizing interference and cross-coupling between control signal lines and power lines |
US6912778B2 (en) | 2001-07-19 | 2005-07-05 | Micron Technology, Inc. | Methods of fabricating full-wafer silicon probe cards for burn-in and testing of semiconductor devices |
KR100389928B1 (ko) * | 2001-07-20 | 2003-07-04 | 삼성전자주식회사 | 액티브 터미네이션 제어를 위한 반도체 메모리 시스템 |
KR100417858B1 (ko) * | 2001-07-27 | 2004-02-05 | 주식회사 하이닉스반도체 | 저전력형 램버스 디램 |
WO2003012795A2 (en) * | 2001-07-31 | 2003-02-13 | Infineon Technologies Ag | Fuse programmable i/o organization |
JP2003045179A (ja) * | 2001-08-01 | 2003-02-14 | Mitsubishi Electric Corp | 半導体素子及びそれを用いた半導体メモリモジュール |
US6476476B1 (en) | 2001-08-16 | 2002-11-05 | Amkor Technology, Inc. | Integrated circuit package including pin and barrel interconnects |
US20030041295A1 (en) * | 2001-08-24 | 2003-02-27 | Chien-Tzu Hou | Method of defects recovery and status display of dram |
SG111919A1 (en) | 2001-08-29 | 2005-06-29 | Micron Technology Inc | Packaged microelectronic devices and methods of forming same |
US6820169B2 (en) | 2001-09-25 | 2004-11-16 | Intel Corporation | Memory control with lookahead power management |
US6785793B2 (en) | 2001-09-27 | 2004-08-31 | Intel Corporation | Method and apparatus for memory access scheduling to reduce memory access latency |
US6684292B2 (en) * | 2001-09-28 | 2004-01-27 | Hewlett-Packard Development Company, L.P. | Memory module resync |
TW533413B (en) | 2001-10-11 | 2003-05-21 | Cascade Semiconductor Corp | Asynchronous hidden refresh of semiconductor memory |
US6754132B2 (en) | 2001-10-19 | 2004-06-22 | Samsung Electronics Co., Ltd. | Devices and methods for controlling active termination resistors in a memory system |
EP1446910B1 (de) | 2001-10-22 | 2010-08-11 | Rambus Inc. | Phaseneinstellvorrichtung und verfahren für ein speicherbaustein-signalisierungssystem |
US7209996B2 (en) | 2001-10-22 | 2007-04-24 | Sun Microsystems, Inc. | Multi-core multi-thread processor |
KR100393232B1 (ko) | 2001-10-23 | 2003-07-31 | 삼성전자주식회사 | 제1 또는 제2메모리 아키텍쳐로의 구현이 가능한 반도체메모리 장치 및 이를 이용한 메모리 시스템 |
US6665227B2 (en) | 2001-10-24 | 2003-12-16 | Hewlett-Packard Development Company, L.P. | Method and apparatus for reducing average power in RAMs by dynamically changing the bias on PFETs contained in memory cells |
US7053478B2 (en) | 2001-10-26 | 2006-05-30 | Staktek Group L.P. | Pitch change and chip scale stacking system |
US6914324B2 (en) | 2001-10-26 | 2005-07-05 | Staktek Group L.P. | Memory expansion and chip scale stacking system and method |
US7026708B2 (en) | 2001-10-26 | 2006-04-11 | Staktek Group L.P. | Low profile chip scale stacking system and method |
WO2003036722A1 (fr) | 2001-10-26 | 2003-05-01 | Fujitsu Limited | Circuit integre a semi-conducteur, dispositif electronique dans lequel ce circuit integre est incorpore et procede d'economie d'energie |
JP2003141204A (ja) | 2001-10-30 | 2003-05-16 | Oki Electric Ind Co Ltd | 論理シミュレーションモデル生成方法、装置、記録媒体、及びプログラム |
US6950910B2 (en) | 2001-11-08 | 2005-09-27 | Freescale Semiconductor, Inc. | Mobile wireless communication device architectures and methods therefor |
TWI245293B (en) | 2001-11-26 | 2005-12-11 | Winbond Electronics Corp | Method of testing memory with continuous, varying data |
US6816991B2 (en) | 2001-11-27 | 2004-11-09 | Sun Microsystems, Inc. | Built-in self-testing for double data rate input/output |
US20030105932A1 (en) | 2001-11-30 | 2003-06-05 | David Howard S. | Emulation of memory clock enable pin and use of chip select for memory power control |
US7007095B2 (en) | 2001-12-07 | 2006-02-28 | Redback Networks Inc. | Method and apparatus for unscheduled flow control in packet form |
US6910092B2 (en) | 2001-12-10 | 2005-06-21 | International Business Machines Corporation | Chip to chip interface for interconnecting chips |
US6714891B2 (en) | 2001-12-14 | 2004-03-30 | Intel Corporation | Method and apparatus for thermal management of a power supply to a high performance processor in a computer system |
US6690191B2 (en) * | 2001-12-21 | 2004-02-10 | Sun Microsystems, Inc. | Bi-directional output buffer |
KR100408723B1 (ko) | 2001-12-21 | 2003-12-11 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 파워-업 신호 발생장치 |
KR100406543B1 (ko) | 2001-12-24 | 2003-11-20 | 주식회사 하이닉스반도체 | 동기식 메모리의 파이프 래치 제어회로 |
CA2366397A1 (en) | 2001-12-31 | 2003-06-30 | Tropic Networks Inc. | An interface for data transfer between integrated circuits |
US6981089B2 (en) | 2001-12-31 | 2005-12-27 | Intel Corporation | Memory bus termination with memory unit having termination control |
US6799241B2 (en) | 2002-01-03 | 2004-09-28 | Intel Corporation | Method for dynamically adjusting a memory page closing policy |
US6490161B1 (en) | 2002-01-08 | 2002-12-03 | International Business Machines Corporation | Peripheral land grid array package with improved thermal performance |
JP2003204015A (ja) | 2002-01-10 | 2003-07-18 | Oki Electric Ind Co Ltd | 半導体装置、半導体装置の製造方法、及びインターポーザ基板の製造方法 |
US6754129B2 (en) | 2002-01-24 | 2004-06-22 | Micron Technology, Inc. | Memory module with integrated bus termination |
KR100475433B1 (ko) | 2002-01-25 | 2005-03-10 | 삼성전자주식회사 | 동적 반도체 메모리 장치들을 구비한 시스템 및 이시스템의 리플레쉬 방법 |
US6771526B2 (en) | 2002-02-11 | 2004-08-03 | Micron Technology, Inc. | Method and apparatus for data transfer |
US20030158995A1 (en) | 2002-02-15 | 2003-08-21 | Ming-Hsien Lee | Method for DRAM control with adjustable page size |
US6968416B2 (en) | 2002-02-15 | 2005-11-22 | International Business Machines Corporation | Method, system, and program for processing transaction requests during a pendency of a delayed read request in a system including a bus, a target device and devices capable of accessing the target device over the bus |
US6933610B2 (en) | 2002-02-20 | 2005-08-23 | Silicon Pipe, Inc. | Method of bonding a semiconductor die without an ESD circuit and a separate ESD circuit to an external lead, and a semiconductor device made thereby |
US9122808B2 (en) | 2002-02-25 | 2015-09-01 | Csr Technology Inc. | Network interface to a video device |
US6773959B2 (en) | 2002-03-01 | 2004-08-10 | Sampson Taiwan Ltd. | Method for stacking semiconductor package units and stacked package |
SG111935A1 (en) | 2002-03-04 | 2005-06-29 | Micron Technology Inc | Interposer configured to reduce the profiles of semiconductor device assemblies and packages including the same and methods |
JP2003258154A (ja) | 2002-03-05 | 2003-09-12 | Fujitsu Ltd | 半導体素子の実装構造 |
US6751113B2 (en) | 2002-03-07 | 2004-06-15 | Netlist, Inc. | Arrangement of integrated circuits in a memory module |
US6707756B2 (en) | 2002-03-12 | 2004-03-16 | Smart Modular Technologies, Inc. | System and method for translation of SDRAM and DDR signals |
US6798711B2 (en) | 2002-03-19 | 2004-09-28 | Micron Technology, Inc. | Memory with address management |
US6795899B2 (en) | 2002-03-22 | 2004-09-21 | Intel Corporation | Memory system with burst length shorter than prefetch length |
US20030183934A1 (en) | 2002-03-29 | 2003-10-02 | Barrett Joseph C. | Method and apparatus for stacking multiple die in a flip chip semiconductor package |
US6687172B2 (en) | 2002-04-05 | 2004-02-03 | Intel Corporation | Individual memory page activity timing method and system |
US6781911B2 (en) | 2002-04-09 | 2004-08-24 | Intel Corporation | Early power-down digital memory device and method |
US6838331B2 (en) | 2002-04-09 | 2005-01-04 | Micron Technology, Inc. | Method and system for dynamically operating memory in a power-saving error correction mode |
US7103730B2 (en) | 2002-04-09 | 2006-09-05 | Intel Corporation | Method, system, and apparatus for reducing power consumption of a memory |
JP2003308246A (ja) | 2002-04-17 | 2003-10-31 | Fujitsu Ltd | メモリコントローラのクロック制御装置及び方法 |
US6730540B2 (en) | 2002-04-18 | 2004-05-04 | Tru-Si Technologies, Inc. | Clock distribution networks and conductive lines in semiconductor integrated circuits |
US7143298B2 (en) | 2002-04-18 | 2006-11-28 | Ge Fanuc Automation North America, Inc. | Methods and apparatus for backing up a memory device |
US6545895B1 (en) | 2002-04-22 | 2003-04-08 | High Connection Density, Inc. | High capacity SDRAM memory module with stacked printed circuit boards |
US7028215B2 (en) | 2002-05-03 | 2006-04-11 | Hewlett-Packard Development Company, L.P. | Hot mirroring in a computer system with redundant memory subsystems |
US6795361B2 (en) | 2002-05-06 | 2004-09-21 | Micron Technology, Inc. | Low power consumption memory device having row-to-column short |
US6819602B2 (en) | 2002-05-10 | 2004-11-16 | Samsung Electronics Co., Ltd. | Multimode data buffer and method for controlling propagation delay time |
KR100415092B1 (ko) | 2002-05-13 | 2004-01-13 | 주식회사 하이닉스반도체 | 모드 레지스터를 갖는 반도체 메모리 장치 및 상기 반도체메모리 장치에서의 디프 파워 다운 모드의 제어 방법 |
US7028200B2 (en) | 2002-05-15 | 2006-04-11 | Broadcom Corporation | Method and apparatus for adaptive power management of memory subsystem |
US6807655B1 (en) | 2002-05-17 | 2004-10-19 | Lsi Logic Corporation | Adaptive off tester screening method based on intrinsic die parametric measurements |
US7003686B2 (en) | 2002-05-20 | 2006-02-21 | Hitachi Ltd. | Interface circuit |
US6665224B1 (en) | 2002-05-22 | 2003-12-16 | Infineon Technologies Ag | Partial refresh for synchronous dynamic random access memory (SDRAM) circuits |
US6807650B2 (en) | 2002-06-03 | 2004-10-19 | International Business Machines Corporation | DDR-II driver impedance adjustment control algorithm and interface circuits |
KR100450677B1 (ko) | 2002-06-04 | 2004-10-01 | 삼성전자주식회사 | 고주파 잡음을 감소시키는 데이터 버스 구조를 가지는반도체 메모리 장치 |
US6731548B2 (en) | 2002-06-07 | 2004-05-04 | Micron Technology, Inc. | Reduced power registered memory module and method |
US6667929B1 (en) | 2002-06-14 | 2003-12-23 | International Business Machines Corporation | Power governor for dynamic RAM |
US6741515B2 (en) | 2002-06-18 | 2004-05-25 | Nanoamp Solutions, Inc. | DRAM with total self refresh and control circuit |
JP2004021916A (ja) * | 2002-06-20 | 2004-01-22 | Renesas Technology Corp | データバス |
US7043599B1 (en) | 2002-06-20 | 2006-05-09 | Rambus Inc. | Dynamic memory supporting simultaneous refresh and data-access transactions |
US7089438B2 (en) | 2002-06-25 | 2006-08-08 | Micron Technology, Inc. | Circuit, system and method for selectively turning off internal clock drivers |
US7573136B2 (en) | 2002-06-27 | 2009-08-11 | Micron Technology, Inc. | Semiconductor device assemblies and packages including multiple semiconductor device components |
US6906415B2 (en) | 2002-06-27 | 2005-06-14 | Micron Technology, Inc. | Semiconductor device assemblies and packages including multiple semiconductor devices and methods |
US6639820B1 (en) | 2002-06-27 | 2003-10-28 | Intel Corporation | Memory buffer arrangement |
US7082495B2 (en) | 2002-06-27 | 2006-07-25 | Microsoft Corporation | Method and apparatus to reduce power consumption and improve read/write performance of hard disk drives using non-volatile memory |
US6854043B2 (en) | 2002-07-05 | 2005-02-08 | Hewlett-Packard Development Company, L.P. | System and method for multi-modal memory controller system operation |
US7149824B2 (en) | 2002-07-10 | 2006-12-12 | Micron Technology, Inc. | Dynamically setting burst length of memory device by applying signal to at least one external pin during a read or write transaction |
US6650594B1 (en) | 2002-07-12 | 2003-11-18 | Samsung Electronics Co., Ltd. | Device and method for selecting power down exit |
US6659512B1 (en) | 2002-07-18 | 2003-12-09 | Hewlett-Packard Development Company, L.P. | Integrated circuit package employing flip-chip technology and method of assembly |
US6631086B1 (en) | 2002-07-22 | 2003-10-07 | Advanced Micro Devices, Inc. | On-chip repair of defective address of core flash memory cells |
US7010736B1 (en) | 2002-07-22 | 2006-03-07 | Advanced Micro Devices, Inc. | Address sequencer within BIST (Built-in-Self-Test) system |
KR100437454B1 (ko) | 2002-07-30 | 2004-06-23 | 삼성전자주식회사 | 소오스 싱크로너스 전송 방식을 이용한 비동기 메모리 및그것을 포함한 시스템 |
US7200711B2 (en) * | 2002-08-15 | 2007-04-03 | Network Appliance, Inc. | Apparatus and method for placing memory into self-refresh state |
US6851032B2 (en) * | 2002-08-16 | 2005-02-01 | Micron Technology, Inc. | Latency reduction using negative clock edge and read flags |
KR100468761B1 (ko) * | 2002-08-23 | 2005-01-29 | 삼성전자주식회사 | 분할된 시스템 데이터 버스에 연결되는 메모리 모듈을구비하는 반도체 메모리 시스템 |
US6930949B2 (en) | 2002-08-26 | 2005-08-16 | Micron Technology, Inc. | Power savings in active standby mode |
US7194559B2 (en) | 2002-08-29 | 2007-03-20 | Intel Corporation | Slave I/O driver calibration using error-nulling master reference |
US7764715B2 (en) | 2002-08-30 | 2010-07-27 | Finisar Corporation | Circuits and methods for data multiplexing |
US6713856B2 (en) | 2002-09-03 | 2004-03-30 | Ultratera Corporation | Stacked chip package with enhanced thermal conductivity |
JP4499982B2 (ja) | 2002-09-11 | 2010-07-14 | 株式会社日立製作所 | メモリシステム |
US7028234B2 (en) | 2002-09-27 | 2006-04-11 | Infineon Technologies Ag | Method of self-repairing dynamic random access memory |
DE10343525B4 (de) * | 2002-09-27 | 2011-06-16 | Qimonda Ag | Verfahren zum Betreiben von Halbleiterbausteinen, Steuervorrichtung für Halbleiterbausteine und Anordnung zum Betreiben von Speicherbausteinen |
US6910106B2 (en) | 2002-10-04 | 2005-06-21 | Microsoft Corporation | Methods and mechanisms for proactive memory management |
US6952794B2 (en) | 2002-10-10 | 2005-10-04 | Ching-Hung Lu | Method, system and apparatus for scanning newly added disk drives and automatically updating RAID configuration and rebuilding RAID data |
JP4229674B2 (ja) | 2002-10-11 | 2009-02-25 | Necエレクトロニクス株式会社 | 半導体記憶装置及びその制御方法 |
US20040083324A1 (en) | 2002-10-24 | 2004-04-29 | Josef Rabinovitz | Large array of mass data storage devices connected to a computer by a serial link |
JP3742051B2 (ja) | 2002-10-31 | 2006-02-01 | エルピーダメモリ株式会社 | メモリモジュール、メモリチップ、及びメモリシステム |
US7035150B2 (en) | 2002-10-31 | 2006-04-25 | Infineon Technologies Ag | Memory device with column select being variably delayed |
US7549066B2 (en) | 2002-11-15 | 2009-06-16 | Intel Corporation | Automatic power savings stand-by control for non-volatile memory |
KR100464437B1 (ko) | 2002-11-20 | 2004-12-31 | 삼성전자주식회사 | 온칩 dc 전류 소모를 최소화할 수 있는 odt 회로와odt 방법 및 이를 구비하는 메모리장치를 채용하는메모리 시스템 |
US7142461B2 (en) * | 2002-11-20 | 2006-11-28 | Micron Technology, Inc. | Active termination control though on module register |
US7093101B2 (en) | 2002-11-21 | 2006-08-15 | Microsoft Corporation | Dynamic data structures for tracking file system free space in a flash memory device |
EP1422717B1 (de) | 2002-11-21 | 2007-07-25 | Infineon Technologies AG | Speichersystem und Speichersubsystem |
SG114585A1 (en) | 2002-11-22 | 2005-09-28 | Micron Technology Inc | Packaged microelectronic component assemblies |
KR100786603B1 (ko) | 2002-11-28 | 2007-12-21 | 가부시끼가이샤 르네사스 테크놀로지 | 메모리 모듈, 메모리시스템 및 정보기기 |
CA2447204C (en) | 2002-11-29 | 2010-03-23 | Memory Management Services Ltd. | Error correction scheme for memory |
DE10255872B4 (de) | 2002-11-29 | 2004-09-30 | Infineon Technologies Ag | Speichermodul und Verfahren zum Betrieb eines Speichermoduls in einem Datenspeichersystem |
EP1570474A1 (de) | 2002-12-04 | 2005-09-07 | Koninklijke Philips Electronics N.V. | Tragbarer medienspieler mit adaptiver wiedergabepuffersteurung |
US7043611B2 (en) | 2002-12-11 | 2006-05-09 | Lsi Logic Corporation | Reconfigurable memory controller |
US7089509B2 (en) | 2002-12-23 | 2006-08-08 | Sun Microsystems, Inc. | Controlling the propagation of a control signal by means of variable I/O delay compensation using a programmable delay circuit and detection sequence |
KR100520219B1 (ko) | 2003-01-03 | 2005-10-11 | 삼성전자주식회사 | 고주파수 동작에 적합한 메모리 모듈장치 |
US6971034B2 (en) | 2003-01-09 | 2005-11-29 | Intel Corporation | Power/performance optimized memory controller considering processor power states |
DE10300781B4 (de) | 2003-01-11 | 2014-02-06 | Qimonda Ag | Speicherbaustein, Testsystem und Verfahren zum Testen eines oder mehrerer Speicherbausteine |
KR100510515B1 (ko) | 2003-01-17 | 2005-08-26 | 삼성전자주식회사 | 공정의 변화에 따라서 클럭신호의 듀티 사이클을 보정하는듀티 사이클 보정회로를 구비하는 반도체 장치 |
US6705877B1 (en) | 2003-01-17 | 2004-03-16 | High Connection Density, Inc. | Stackable memory module with variable bandwidth |
DE10302128B3 (de) | 2003-01-21 | 2004-09-09 | Infineon Technologies Ag | Pufferverstärkeranordnung |
KR100468783B1 (ko) | 2003-02-11 | 2005-01-29 | 삼성전자주식회사 | 반도체 모듈로부터 발생되는 열을 소산시키는 집게형 장치 |
KR100510521B1 (ko) | 2003-03-04 | 2005-08-26 | 삼성전자주식회사 | 더블 데이터 레이트 동기식 디램 반도체 장치 |
US7054874B2 (en) | 2003-03-05 | 2006-05-30 | Sun Microsystems, Inc. | Modeling overlapping of memory references in a queueing system model |
DE10309919B4 (de) | 2003-03-07 | 2008-09-25 | Qimonda Ag | Pufferbaustein und Speichermodule |
US6847582B2 (en) * | 2003-03-11 | 2005-01-25 | Micron Technology, Inc. | Low skew clock input buffer and method |
US6917219B2 (en) | 2003-03-12 | 2005-07-12 | Xilinx, Inc. | Multi-chip programmable logic device having configurable logic circuitry and configuration data storage on different dice |
US7480774B2 (en) * | 2003-04-01 | 2009-01-20 | International Business Machines Corporation | Method for performing a command cancel function in a DRAM |
KR100518564B1 (ko) | 2003-04-03 | 2005-10-04 | 삼성전자주식회사 | 이중 데이터율 동기식 메모리장치의 출력 멀티플렉싱 회로및 방법 |
US7117309B2 (en) | 2003-04-14 | 2006-10-03 | Hewlett-Packard Development Company, L.P. | Method of detecting sequential workloads to increase host read throughput |
US7234099B2 (en) | 2003-04-14 | 2007-06-19 | International Business Machines Corporation | High reliability memory module with a fault tolerant address and command bus |
DE10317370B4 (de) | 2003-04-15 | 2010-05-12 | Infineon Technologies Ag | Scheduler zum Melden einer Ablaufzeit |
JP4419049B2 (ja) | 2003-04-21 | 2010-02-24 | エルピーダメモリ株式会社 | メモリモジュール及びメモリシステム |
US6968440B2 (en) | 2003-05-09 | 2005-11-22 | Hewlett-Packard Development Company, L.P. | Systems and methods for processor memory allocation |
KR100541045B1 (ko) | 2003-05-13 | 2006-01-10 | 삼성전자주식회사 | 듀얼 뱅크 시스템, 이 시스템에 사용을 위한 메모리, 및이 메모리의 온 다이 종단 방법 |
KR100543915B1 (ko) | 2003-05-16 | 2006-01-23 | 주식회사 하이닉스반도체 | 메모리소자의 데이터 입력장치 |
US7120727B2 (en) | 2003-06-19 | 2006-10-10 | Micron Technology, Inc. | Reconfigurable memory module and method |
US7428644B2 (en) | 2003-06-20 | 2008-09-23 | Micron Technology, Inc. | System and method for selective memory module power management |
US6961269B2 (en) | 2003-06-24 | 2005-11-01 | Micron Technology, Inc. | Memory device having data paths with multiple speeds |
US20050015340A1 (en) * | 2003-06-27 | 2005-01-20 | Oracle International Corporation | Method and apparatus for supporting service enablers via service request handholding |
US7016249B2 (en) | 2003-06-30 | 2006-03-21 | Intel Corporation | Reference voltage generator |
DE10330811B4 (de) | 2003-07-08 | 2009-08-13 | Qimonda Ag | Halbleiterspeichermodul |
DE10330812B4 (de) | 2003-07-08 | 2006-07-06 | Infineon Technologies Ag | Halbleiterspeichermodul |
US6908314B2 (en) | 2003-07-15 | 2005-06-21 | Alcatel | Tailored interconnect module |
US7412588B2 (en) * | 2003-07-25 | 2008-08-12 | International Business Machines Corporation | Network processor system on chip with bridge coupling protocol converting multiprocessor macro core local bus to peripheral interfaces coupled system bus |
DE10334779B4 (de) | 2003-07-30 | 2005-09-29 | Infineon Technologies Ag | Halbleiterspeichermodul |
US7143236B2 (en) | 2003-07-30 | 2006-11-28 | Hewlett-Packard Development Company, Lp. | Persistent volatile memory fault tracking using entries in the non-volatile memory of a fault storage unit |
US7752380B2 (en) | 2003-07-31 | 2010-07-06 | Sandisk Il Ltd | SDRAM memory device with an embedded NAND flash controller |
WO2005015564A1 (en) | 2003-08-06 | 2005-02-17 | Netlist, Inc. | Non-standard dual in-line memory modules with more than two ranks of memory per module and multiple serial-presence-detect devices to simulate multiple modules |
US7149825B2 (en) | 2003-08-08 | 2006-12-12 | Hewlett-Packard Development Company, L.P. | System and method for sending data at sampling rate based on bit transfer period |
JP4346369B2 (ja) | 2003-08-08 | 2009-10-21 | 株式会社メルコホールディングス | メモリモジュールおよびメモリ用補助モジュール |
KR100585099B1 (ko) | 2003-08-13 | 2006-05-30 | 삼성전자주식회사 | 적층형 메모리 모듈 및 메모리 시스템. |
US7210059B2 (en) | 2003-08-19 | 2007-04-24 | Micron Technology, Inc. | System and method for on-board diagnostics of memory modules |
JP4450586B2 (ja) | 2003-09-03 | 2010-04-14 | 株式会社ルネサステクノロジ | 半導体集積回路 |
US6961281B2 (en) | 2003-09-12 | 2005-11-01 | Sun Microsystems, Inc. | Single rank memory module for use in a two-rank memory module system |
US6953891B2 (en) | 2003-09-16 | 2005-10-11 | Micron Technology, Inc. | Moisture-resistant electronic device package and methods of assembly |
US7386765B2 (en) | 2003-09-29 | 2008-06-10 | Intel Corporation | Memory device having error checking and correction |
US7353329B2 (en) | 2003-09-29 | 2008-04-01 | Intel Corporation | Memory buffer device integrating refresh logic |
JP4386706B2 (ja) * | 2003-11-06 | 2009-12-16 | 富士通マイクロエレクトロニクス株式会社 | 半導体記憶装置 |
US7243276B2 (en) | 2003-11-06 | 2007-07-10 | International Business Machines Corporation | Method for performing a burn-in test |
JP4205553B2 (ja) | 2003-11-06 | 2009-01-07 | エルピーダメモリ株式会社 | メモリモジュール及びメモリシステム |
US20050108460A1 (en) | 2003-11-14 | 2005-05-19 | Intel Corporation | Partial bank DRAM refresh |
KR101198981B1 (ko) | 2003-12-09 | 2012-11-07 | 톰슨 라이센싱 | 메모리 제어기 |
US7127567B2 (en) | 2003-12-18 | 2006-10-24 | Intel Corporation | Performing memory RAS operations over a point-to-point interconnect |
US7127566B2 (en) | 2003-12-18 | 2006-10-24 | Intel Corporation | Synchronizing memory copy operations with memory accesses |
US20050138267A1 (en) | 2003-12-23 | 2005-06-23 | Bains Kuljit S. | Integral memory buffer and serial presence detect capability for fully-buffered memory modules |
US7023700B2 (en) | 2003-12-24 | 2006-04-04 | Super Talent Electronics, Inc. | Heat sink riveted to memory module with upper slots and open bottom edge for air flow |
JP3896112B2 (ja) | 2003-12-25 | 2007-03-22 | エルピーダメモリ株式会社 | 半導体集積回路装置 |
US7085152B2 (en) | 2003-12-29 | 2006-08-01 | Intel Corporation | Memory system segmented power supply and control |
US7173863B2 (en) | 2004-03-08 | 2007-02-06 | Sandisk Corporation | Flash controller cache architecture |
US7111143B2 (en) | 2003-12-30 | 2006-09-19 | Infineon Technologies Ag | Burst mode implementation in a memory device |
US7133960B1 (en) | 2003-12-31 | 2006-11-07 | Intel Corporation | Logical to physical address mapping of chip selects |
US8250295B2 (en) | 2004-01-05 | 2012-08-21 | Smart Modular Technologies, Inc. | Multi-rank memory module that emulates a memory module having a different number of ranks |
TWI252399B (en) | 2004-01-14 | 2006-04-01 | Sunplus Technology Co Ltd | Memory control device capable of estimating the memory power consumption |
US20050018495A1 (en) * | 2004-01-29 | 2005-01-27 | Netlist, Inc. | Arrangement of integrated circuits in a memory module |
US7234081B2 (en) | 2004-02-04 | 2007-06-19 | Hewlett-Packard Development Company, L.P. | Memory module with testing logic |
DE102004009055B4 (de) | 2004-02-23 | 2006-01-26 | Infineon Technologies Ag | Kühlanordnung für Geräte mit Leistungshalbleitern und Verfahren zum Kühlen derartiger Geräte |
JP4205613B2 (ja) | 2004-03-01 | 2009-01-07 | エルピーダメモリ株式会社 | 半導体装置 |
US20050195629A1 (en) | 2004-03-02 | 2005-09-08 | Leddige Michael W. | Interchangeable connection arrays for double-sided memory module placement |
JP3910598B2 (ja) | 2004-03-04 | 2007-04-25 | 松下電器産業株式会社 | 樹脂封止型半導体装置およびその製造方法 |
US7532537B2 (en) | 2004-03-05 | 2009-05-12 | Netlist, Inc. | Memory module with a circuit providing load isolation and memory domain translation |
US7286436B2 (en) | 2004-03-05 | 2007-10-23 | Netlist, Inc. | High-density memory module utilizing low-density memory components |
US7289386B2 (en) | 2004-03-05 | 2007-10-30 | Netlist, Inc. | Memory module decoder |
US7020818B2 (en) | 2004-03-08 | 2006-03-28 | Intel Corporation | Method and apparatus for PVT controller for programmable on die termination |
US20050204111A1 (en) | 2004-03-10 | 2005-09-15 | Rohit Natarajan | Command scheduling for dual-data-rate two (DDR2) memory devices |
KR100558065B1 (ko) | 2004-03-15 | 2006-03-10 | 삼성전자주식회사 | 방열체가 구비된 반도체 모듈 |
US6992501B2 (en) * | 2004-03-15 | 2006-01-31 | Staktek Group L.P. | Reflection-control system and method |
US8128871B2 (en) | 2005-04-22 | 2012-03-06 | Alverix, Inc. | Lateral flow assay systems and methods |
KR100564621B1 (ko) | 2004-04-08 | 2006-03-28 | 삼성전자주식회사 | 버퍼형 메모리 모듈 패키지 및 이를 포함하는 버퍼형메모리 모듈 스택 패키지 |
US7254036B2 (en) | 2004-04-09 | 2007-08-07 | Netlist, Inc. | High density memory module using stacked printed circuit boards |
US7269708B2 (en) | 2004-04-20 | 2007-09-11 | Rambus Inc. | Memory controller for non-homogenous memory system |
KR100642414B1 (ko) | 2004-04-20 | 2006-11-03 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 제어 회로 |
US7075175B2 (en) | 2004-04-22 | 2006-07-11 | Qualcomm Incorporated | Systems and methods for testing packaged dies |
KR100596443B1 (ko) | 2004-04-27 | 2006-07-05 | 주식회사 하이닉스반도체 | 다수 뱅크 구조 디램을 위한 리프레시 제어회로 및 그 방법 |
KR100567065B1 (ko) | 2004-04-28 | 2006-04-04 | 주식회사 하이닉스반도체 | 메모리 장치용 입력 회로 |
US7412614B2 (en) | 2004-04-29 | 2008-08-12 | Hewlett-Packard Development Company, L.P. | Power management using a pre-determined thermal characteristic of a memory module |
JP2005322109A (ja) | 2004-05-11 | 2005-11-17 | Renesas Technology Corp | Icカードモジュール |
US7079446B2 (en) | 2004-05-21 | 2006-07-18 | Integrated Device Technology, Inc. | DRAM interface circuits having enhanced skew, slew rate and impedance control |
US8151030B2 (en) | 2004-05-26 | 2012-04-03 | Ocz Technology Group, Inc. | Method of increasing DDR memory bandwidth in DDR SDRAM modules |
US7126399B1 (en) | 2004-05-27 | 2006-10-24 | Altera Corporation | Memory interface phase-shift circuitry to support multiple frequency ranges |
KR100640580B1 (ko) | 2004-06-08 | 2006-10-31 | 삼성전자주식회사 | 측면이 봉지재로 감싸진 반도체 패키지 및 그 제조방법 |
US7079396B2 (en) | 2004-06-14 | 2006-07-18 | Sun Microsystems, Inc. | Memory module cooling |
JP2006004079A (ja) | 2004-06-16 | 2006-01-05 | Sony Corp | 記憶装置 |
JP2006004108A (ja) | 2004-06-16 | 2006-01-05 | Oki Electric Ind Co Ltd | 半導体集積回路とその省電力制御方法 |
US6980021B1 (en) | 2004-06-18 | 2005-12-27 | Inphi Corporation | Output buffer with time varying source impedance for driving capacitively-terminated transmission lines |
TWI299497B (en) | 2004-06-24 | 2008-08-01 | Via Tech Inc | Method and related apparatus for accessing memory apparatus |
US20060010339A1 (en) * | 2004-06-24 | 2006-01-12 | Klein Dean A | Memory system and method having selective ECC during low power refresh |
JP4662740B2 (ja) | 2004-06-28 | 2011-03-30 | 日本電気株式会社 | 積層型半導体メモリ装置 |
US7318130B2 (en) | 2004-06-29 | 2008-01-08 | Intel Corporation | System and method for thermal throttling of memory modules |
JP4534132B2 (ja) | 2004-06-29 | 2010-09-01 | エルピーダメモリ株式会社 | 積層型半導体メモリ装置 |
US7149145B2 (en) | 2004-07-19 | 2006-12-12 | Micron Technology, Inc. | Delay stage-interweaved analog DLL/PLL |
US7539800B2 (en) | 2004-07-30 | 2009-05-26 | International Business Machines Corporation | System, method and storage medium for providing segment level sparing |
US7224595B2 (en) | 2004-07-30 | 2007-05-29 | International Business Machines Corporation | 276-Pin buffered memory module with enhanced fault tolerance |
US7669027B2 (en) | 2004-08-19 | 2010-02-23 | Micron Technology, Inc. | Memory command delay balancing in a daisy-chained memory topology |
US7126393B2 (en) | 2004-08-20 | 2006-10-24 | Micron Technology, Inc. | Delay circuit with reset-based forward path static delay |
US7289383B2 (en) | 2004-08-23 | 2007-10-30 | Apple Inc. | Reducing the number of power and ground pins required to drive address signals to memory modules |
US7437497B2 (en) | 2004-08-23 | 2008-10-14 | Apple Inc. | Method and apparatus for encoding memory control signals to reduce pin count |
US7061823B2 (en) | 2004-08-24 | 2006-06-13 | Promos Technologies Inc. | Limited output address register technique providing selectively variable write latency in DDR2 (double data rate two) integrated circuit memory devices |
US7205789B1 (en) | 2004-08-26 | 2007-04-17 | Chris Karabatsos | Termination arrangement for high speed data rate multi-drop data bit connections |
US7200062B2 (en) | 2004-08-31 | 2007-04-03 | Micron Technology, Inc. | Method and system for reducing the peak current in refreshing dynamic random access memory devices |
US6965537B1 (en) | 2004-08-31 | 2005-11-15 | Micron Technology, Inc. | Memory system and method using ECC to achieve low power refresh |
US7046538B2 (en) | 2004-09-01 | 2006-05-16 | Micron Technology, Inc. | Memory stacking system and method |
US7606049B2 (en) | 2004-09-03 | 2009-10-20 | Entorian Technologies, Lp | Module thermal management system and method |
US7301831B2 (en) | 2004-09-15 | 2007-11-27 | Rambus Inc. | Memory systems with variable delays for write data signals |
US7317250B2 (en) * | 2004-09-30 | 2008-01-08 | Kingston Technology Corporation | High density memory card assembly |
US7305518B2 (en) | 2004-10-20 | 2007-12-04 | Hewlett-Packard Development Company, L.P. | Method and system for dynamically adjusting DRAM refresh rate |
US7490197B2 (en) | 2004-10-21 | 2009-02-10 | Microsoft Corporation | Using external memory devices to improve system performance |
DE102004051345B9 (de) | 2004-10-21 | 2014-01-02 | Qimonda Ag | Halbleiter-Bauelement, Verfahren zum Ein- und/oder Ausgeben von Testdaten, sowie Speichermodul |
KR100564635B1 (ko) | 2004-10-25 | 2006-03-28 | 삼성전자주식회사 | 메모리 모듈 내에서의 인터페이스 타이밍을 제어하는메모리 시스템 및 그 방법 |
DE102004053316A1 (de) | 2004-11-04 | 2006-05-18 | Infineon Technologies Ag | Verfahren zur Ein- und Ausgabe von Betriebsparametern eines integrierten Halbleiterspeichers |
US7433992B2 (en) | 2004-11-18 | 2008-10-07 | Intel Corporation | Command controlling different operations in different chips |
US20060112219A1 (en) | 2004-11-19 | 2006-05-25 | Gaurav Chawla | Functional partitioning method for providing modular data storage systems |
US7336490B2 (en) | 2004-11-24 | 2008-02-26 | Hewlett-Packard Development Company, L.P. | Multi-chip module with power system |
TW200617955A (en) | 2004-11-24 | 2006-06-01 | Cheerteck Inc | Method for applying downgraded dram to the electronic device and the electronic device thereof |
US20060117160A1 (en) | 2004-12-01 | 2006-06-01 | Intel Corporation | Method to consolidate memory usage to reduce power consumption |
US7334150B2 (en) | 2004-12-03 | 2008-02-19 | Infineon Technologies Ag | Memory module with a clock signal regeneration circuit and a register circuit for temporarily storing the incoming command and address signals |
US7082073B2 (en) | 2004-12-03 | 2006-07-25 | Micron Technology, Inc. | System and method for reducing power consumption during extended refresh periods of dynamic random access memory devices |
DE102004058528B3 (de) | 2004-12-04 | 2006-05-04 | Hyperstone Ag | Speichersystem mit Sektorbuffern |
US20060118933A1 (en) | 2004-12-07 | 2006-06-08 | Tessera, Inc. | Stackable frames for packaging microelectronic devices |
US20060129712A1 (en) | 2004-12-10 | 2006-06-15 | Siva Raghuram | Buffer chip for a multi-rank dual inline memory module (DIMM) |
US7200021B2 (en) | 2004-12-10 | 2007-04-03 | Infineon Technologies Ag | Stacked DRAM memory chip for a dual inline memory module (DIMM) |
US7266639B2 (en) | 2004-12-10 | 2007-09-04 | Infineon Technologies Ag | Memory rank decoder for a multi-rank Dual Inline Memory Module (DIMM) |
US20060129740A1 (en) | 2004-12-13 | 2006-06-15 | Hermann Ruckerbauer | Memory device, memory controller and method for operating the same |
US20060136791A1 (en) | 2004-12-16 | 2006-06-22 | Klaus Nierle | Test method, control circuit and system for reduced time combined write window and retention testing |
US7342841B2 (en) | 2004-12-21 | 2008-03-11 | Intel Corporation | Method, apparatus, and system for active refresh management |
US7366931B2 (en) | 2004-12-30 | 2008-04-29 | Intel Corporation | Memory modules that receive clock information and are placed in a low power state |
KR100691583B1 (ko) | 2004-12-31 | 2007-03-09 | 학교법인 포항공과대학교 | 다중 종단 저항들을 갖는 멀티 드롭 버스 구조의 메모리시스템 |
US7138823B2 (en) | 2005-01-20 | 2006-11-21 | Micron Technology, Inc. | Apparatus and method for independent control of on-die termination for output buffers of a memory device |
US20060195631A1 (en) | 2005-01-31 | 2006-08-31 | Ramasubramanian Rajamani | Memory buffers for merging local data from memory modules |
US7321950B2 (en) | 2005-02-03 | 2008-01-22 | International Business Machines Corporation | Method and apparatus for managing write-to-read turnarounds in an early read after write memory system |
US7079441B1 (en) | 2005-02-04 | 2006-07-18 | Infineon Technologies Ag | Methods and apparatus for implementing a power down in a memory device |
US7421598B2 (en) | 2005-02-09 | 2008-09-02 | International Business Machines Corporation | Dynamic power management via DIMM read operation limiter |
US7426649B2 (en) | 2005-02-09 | 2008-09-16 | International Business Machines Corporation | Power management via DIMM read operation limiter |
US7337293B2 (en) | 2005-02-09 | 2008-02-26 | International Business Machines Corporation | Streaming reads for early processing in a cascaded memory subsystem with buffered memory devices |
US20060174431A1 (en) | 2005-02-09 | 2006-08-10 | Dr. Fresh, Inc. | Electric toothbrush |
US7167401B2 (en) | 2005-02-10 | 2007-01-23 | Micron Technology, Inc. | Low power chip select (CS) latency option |
US20060180926A1 (en) | 2005-02-11 | 2006-08-17 | Rambus, Inc. | Heat spreader clamping mechanism for semiconductor modules |
US7099215B1 (en) | 2005-02-11 | 2006-08-29 | North Carolina State University | Systems, methods and devices for providing variable-latency write operations in memory devices |
US7791889B2 (en) | 2005-02-16 | 2010-09-07 | Hewlett-Packard Development Company, L.P. | Redundant power beneath circuit board |
US7053470B1 (en) | 2005-02-19 | 2006-05-30 | Azul Systems, Inc. | Multi-chip package having repairable embedded memories on a system chip with an EEPROM chip storing repair information |
JP4824936B2 (ja) | 2005-03-10 | 2011-11-30 | 株式会社日立製作所 | ダイナミック・ランダム・アクセス・メモリ装置の検査方法 |
US8301938B2 (en) | 2005-03-21 | 2012-10-30 | Hewlett-Packard Development Company, L.P. | Managing memory health |
JP4309368B2 (ja) | 2005-03-30 | 2009-08-05 | エルピーダメモリ株式会社 | 半導体記憶装置 |
US7620773B2 (en) | 2005-04-15 | 2009-11-17 | Microsoft Corporation | In-line non volatile memory disk read cache and write buffer |
US7543102B2 (en) | 2005-04-18 | 2009-06-02 | University Of Maryland | System and method for performing multi-rank command scheduling in DDR SDRAM memory systems |
US7218566B1 (en) | 2005-04-28 | 2007-05-15 | Network Applicance, Inc. | Power management of memory via wake/sleep cycles |
US7033861B1 (en) | 2005-05-18 | 2006-04-25 | Staktek Group L.P. | Stacked module systems and method |
US20060277355A1 (en) * | 2005-06-01 | 2006-12-07 | Mark Ellsberry | Capacity-expanding memory device |
US7392338B2 (en) | 2006-07-31 | 2008-06-24 | Metaram, Inc. | Interface circuit system and method for autonomously performing power management operations in conjunction with a plurality of memory circuits |
US9542352B2 (en) | 2006-02-09 | 2017-01-10 | Google Inc. | System and method for reducing command scheduling constraints of memory circuits |
US7580312B2 (en) | 2006-07-31 | 2009-08-25 | Metaram, Inc. | Power saving system and method for use with a plurality of memory circuits |
US8041881B2 (en) | 2006-07-31 | 2011-10-18 | Google Inc. | Memory device with emulated characteristics |
US7386656B2 (en) | 2006-07-31 | 2008-06-10 | Metaram, Inc. | Interface circuit system and method for performing power management operations in conjunction with only a portion of a memory circuit |
US8244971B2 (en) * | 2006-07-31 | 2012-08-14 | Google Inc. | Memory circuit system and method |
US8060774B2 (en) * | 2005-06-24 | 2011-11-15 | Google Inc. | Memory systems and memory modules |
US8359187B2 (en) | 2005-06-24 | 2013-01-22 | Google Inc. | Simulating a different number of memory circuit devices |
US8327104B2 (en) | 2006-07-31 | 2012-12-04 | Google Inc. | Adjusting the timing of signals associated with a memory system |
US7472220B2 (en) | 2006-07-31 | 2008-12-30 | Metaram, Inc. | Interface circuit system and method for performing power management operations utilizing power management signals |
US20080126690A1 (en) | 2006-02-09 | 2008-05-29 | Rajan Suresh N | Memory module with memory stack |
US8089795B2 (en) | 2006-02-09 | 2012-01-03 | Google Inc. | Memory module with memory stack and interface with enhanced capabilities |
US8077535B2 (en) * | 2006-07-31 | 2011-12-13 | Google Inc. | Memory refresh apparatus and method |
US8090897B2 (en) | 2006-07-31 | 2012-01-03 | Google Inc. | System and method for simulating an aspect of a memory circuit |
US20080028136A1 (en) | 2006-07-31 | 2008-01-31 | Schakel Keith R | Method and apparatus for refresh management of memory modules |
US20080082763A1 (en) | 2006-10-02 | 2008-04-03 | Metaram, Inc. | Apparatus and method for power management of memory circuits by a system or component thereof |
US8055833B2 (en) | 2006-10-05 | 2011-11-08 | Google Inc. | System and method for increasing capacity, performance, and flexibility of flash storage |
US20060294295A1 (en) | 2005-06-24 | 2006-12-28 | Yukio Fukuzo | DRAM chip device well-communicated with flash memory chip and multi-chip package comprising such a device |
KR101318116B1 (ko) | 2005-06-24 | 2013-11-14 | 구글 인코포레이티드 | 집적 메모리 코어 및 메모리 인터페이스 회로 |
US8438328B2 (en) | 2008-02-21 | 2013-05-07 | Google Inc. | Emulation of abstracted DIMMs using abstracted DRAMs |
US7609567B2 (en) * | 2005-06-24 | 2009-10-27 | Metaram, Inc. | System and method for simulating an aspect of a memory circuit |
US7590796B2 (en) | 2006-07-31 | 2009-09-15 | Metaram, Inc. | System and method for power management in memory systems |
US7454639B2 (en) * | 2005-06-30 | 2008-11-18 | Intel Corporation | Various apparatuses and methods for reduced power states in system memory |
US7441064B2 (en) | 2005-07-11 | 2008-10-21 | Via Technologies, Inc. | Flexible width data protocol |
US7414917B2 (en) | 2005-07-29 | 2008-08-19 | Infineon Technologies | Re-driving CAwD and rD signal lines |
DE102005036528B4 (de) | 2005-07-29 | 2012-01-26 | Qimonda Ag | Speicherbaustein und Verfahren zum Betreiben eines Speicherbausteins |
US7307863B2 (en) | 2005-08-02 | 2007-12-11 | Inphi Corporation | Programmable strength output buffer for RDIMM address register |
KR101303518B1 (ko) * | 2005-09-02 | 2013-09-03 | 구글 인코포레이티드 | Dram 적층 방법 및 장치 |
US7464225B2 (en) | 2005-09-26 | 2008-12-09 | Rambus Inc. | Memory module including a plurality of integrated circuit memory devices and a plurality of buffer devices in a matrix topology |
US7496777B2 (en) | 2005-10-12 | 2009-02-24 | Sun Microsystems, Inc. | Power throttling in a memory system |
US7549034B2 (en) | 2005-11-10 | 2009-06-16 | International Business Machines Corporation | Redistribution of memory to reduce computer system power consumption |
US7409491B2 (en) | 2005-12-14 | 2008-08-05 | Sun Microsystems, Inc. | System memory board subsystem using DRAM with stacked dedicated high speed point to point links |
US8914557B2 (en) | 2005-12-16 | 2014-12-16 | Microsoft Corporation | Optimizing write and wear performance for a memory |
US7279795B2 (en) | 2005-12-29 | 2007-10-09 | Intel Corporation | Stacked die semiconductor package |
US7738252B2 (en) | 2006-01-09 | 2010-06-15 | Ocz Technology, Group, Inc. | Method and apparatus for thermal management of computer memory modules |
DE102006002090A1 (de) | 2006-01-17 | 2007-07-26 | Infineon Technologies Ag | Speichermodul-Kühlkörper |
US9632929B2 (en) | 2006-02-09 | 2017-04-25 | Google Inc. | Translating an address associated with a command communicated between a system and memory circuits |
US7411283B2 (en) | 2006-02-14 | 2008-08-12 | Sun Microsystems, Inc. | Interconnect design for reducing radiated emissions |
CN100482060C (zh) | 2006-02-22 | 2009-04-22 | 富准精密工业(深圳)有限公司 | 散热装置 |
US7479799B2 (en) | 2006-03-14 | 2009-01-20 | Inphi Corporation | Output buffer with switchable output impedance |
JP4863749B2 (ja) | 2006-03-29 | 2012-01-25 | 株式会社日立製作所 | フラッシュメモリを用いた記憶装置、その消去回数平準化方法、及び消去回数平準化プログラム |
US20070247194A1 (en) | 2006-04-24 | 2007-10-25 | Inphi Corporation | Output buffer to drive AC-coupled terminated transmission lines |
US7486104B2 (en) * | 2006-06-02 | 2009-02-03 | Rambus Inc. | Integrated circuit with graduated on-die termination |
US7716411B2 (en) | 2006-06-07 | 2010-05-11 | Microsoft Corporation | Hybrid memory device with single interface |
US7506098B2 (en) | 2006-06-08 | 2009-03-17 | Bitmicro Networks, Inc. | Optimized placement policy for solid state storage devices |
US7620784B2 (en) | 2006-06-09 | 2009-11-17 | Microsoft Corporation | High speed nonvolatile memory device using parallel writing among a plurality of interfaces |
US20070290333A1 (en) | 2006-06-16 | 2007-12-20 | Intel Corporation | Chip stack with a higher power chip on the outside of the stack |
US20080002447A1 (en) * | 2006-06-29 | 2008-01-03 | Smart Modular Technologies, Inc. | Memory supermodule utilizing point to point serial data links |
US7379361B2 (en) * | 2006-07-24 | 2008-05-27 | Kingston Technology Corp. | Fully-buffered memory-module with redundant memory buffer in serializing advanced-memory buffer (AMB) for repairing DRAM |
US7724589B2 (en) * | 2006-07-31 | 2010-05-25 | Google Inc. | System and method for delaying a signal communicated from a system to at least one of a plurality of memory circuits |
US20080028135A1 (en) * | 2006-07-31 | 2008-01-31 | Metaram, Inc. | Multiple-component memory interface system and method |
US20080025136A1 (en) * | 2006-07-31 | 2008-01-31 | Metaram, Inc. | System and method for storing at least a portion of information received in association with a first operation for use in performing a second operation |
US20080028137A1 (en) * | 2006-07-31 | 2008-01-31 | Schakel Keith R | Method and Apparatus For Refresh Management of Memory Modules |
US7480147B2 (en) * | 2006-10-13 | 2009-01-20 | Dell Products L.P. | Heat dissipation apparatus utilizing empty component slot |
US7870459B2 (en) * | 2006-10-23 | 2011-01-11 | International Business Machines Corporation | High density high reliability memory module with power gating and a fault tolerant address and command bus |
US20080126624A1 (en) | 2006-11-27 | 2008-05-29 | Edoardo Prete | Memory buffer and method for buffering data |
JP4946423B2 (ja) | 2006-12-22 | 2012-06-06 | 日本電気株式会社 | メモリコントローラ、コンピュータ、データ読み出し方法 |
KR100881393B1 (ko) | 2006-12-28 | 2009-02-02 | 주식회사 하이닉스반도체 | 미러 기능을 갖는 반도체 메모리 장치 |
US7945840B2 (en) | 2007-02-12 | 2011-05-17 | Micron Technology, Inc. | Memory array error correction apparatus, systems, and methods |
US7660952B2 (en) | 2007-03-01 | 2010-02-09 | International Business Machines Corporation | Data bus bandwidth scheduling in an FBDIMM memory system operating in variable latency mode |
US7408393B1 (en) | 2007-03-08 | 2008-08-05 | Inphi Corporation | Master-slave flip-flop and clocking scheme |
US7865660B2 (en) | 2007-04-16 | 2011-01-04 | Montage Technology Group Ltd. | Calibration of read/write memory access via advanced memory buffer |
US7958371B2 (en) | 2007-05-09 | 2011-06-07 | Sony Computer Entertainment Inc. | Methods and apparatus for secure operating system distribution in a multiprocessor system |
US20080282341A1 (en) | 2007-05-09 | 2008-11-13 | Sony Computer Entertainment Inc. | Methods and apparatus for random number generation in a multiprocessor system |
US8209479B2 (en) * | 2007-07-18 | 2012-06-26 | Google Inc. | Memory circuit system and method |
US8006095B2 (en) | 2007-08-31 | 2011-08-23 | Standard Microsystems Corporation | Configurable signature for authenticating data or program code |
US7984329B2 (en) | 2007-09-04 | 2011-07-19 | International Business Machines Corporation | System and method for providing DRAM device-level repair via address remappings external to the device |
JP5087347B2 (ja) | 2007-09-06 | 2012-12-05 | 株式会社日立製作所 | 半導体記憶装置及び半導体記憶装置の制御方法 |
US7861053B2 (en) | 2007-09-28 | 2010-12-28 | Intel Corporation | Supporting un-buffered memory modules on a platform configured for registered memory modules |
TWM340493U (en) | 2007-11-09 | 2008-09-11 | Zhi-Yi Zhang | Memory heat dissipating device with increasing cooling area |
US20100005218A1 (en) * | 2008-07-01 | 2010-01-07 | International Business Machines Corporation | Enhanced cascade interconnected memory system |
US8116144B2 (en) | 2008-10-15 | 2012-02-14 | Hewlett-Packard Development Company, L.P. | Memory module having a memory device configurable to different data pin configurations |
US7990797B2 (en) | 2009-02-11 | 2011-08-02 | Stec, Inc. | State of health monitored flash backed dram module |
-
2010
- 2010-06-09 WO PCT/US2010/038041 patent/WO2010144624A1/en active Application Filing
- 2010-06-09 EP EP10728964A patent/EP2441007A1/de not_active Withdrawn
- 2010-06-09 US US12/797,557 patent/US8169233B2/en active Active
- 2010-06-09 DE DE202010017690U patent/DE202010017690U1/de not_active Expired - Lifetime
-
2012
- 2012-04-25 US US13/455,691 patent/US8710862B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20120206165A1 (en) | 2012-08-16 |
EP2441007A1 (de) | 2012-04-18 |
US8710862B2 (en) | 2014-04-29 |
WO2010144624A1 (en) | 2010-12-16 |
US20110095783A1 (en) | 2011-04-28 |
US8169233B2 (en) | 2012-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE202010017690U1 (de) | Programmierung von Dimm-Abschlusswiderstandswerten | |
DE102012204991B4 (de) | Speichereinrichtungen, Systeme und Verfahren unter Verwendung einer Befehls/Adressenkalibrierung | |
DE102008015990B4 (de) | Speichermodul mit Rängen von Speicherchips und gestapelten ECC-Speichervorrichtungen sowie Computersystem | |
DE112013003294B4 (de) | 1-8Konfiguration zur Stromreduzierung im Dram | |
DE10208726B4 (de) | Signalverarbeitungssystem für die Verwendung mit einem oder mehreren Modulen | |
DE112016004314T5 (de) | Programmierbare zeitgebung von chipinterner terminierung in einem mehrrangigen system | |
DE112006003267B4 (de) | Zeitlich multiplexierter dynamischer, schaltkreisintegrierter Abschluss | |
DE60016220T2 (de) | Speichererweiterungsmodul mit einer vielzahl von speicherbanken und einer banksteuerungschaltung | |
DE102007063812B3 (de) | Verfahren und Vorrichtung zum Kommunizieren von Befehls- und Adresssignalen | |
DE112007000416T5 (de) | Speichersystem mit dynamischem Abschluss | |
DE102007019117B4 (de) | Speichermodul | |
DE10233865B4 (de) | Speichermodul | |
DE112005002336T5 (de) | Befehl, der unterschiedliche Operationen in unterschiedlichen Chips steuert | |
DE10238577A1 (de) | Speichervorrichtung und Speichersystem | |
DE102004020038A1 (de) | Speichermodul und Speichersystem | |
DE112017001471T5 (de) | Mehrebenen-speichermanagement | |
DE102005021894A1 (de) | Speichersytem, IC-Speicherbauelement und Betriebsverfahren | |
DE102005001847B4 (de) | Speicherbauelement mit Abschlusseinheit und zugehöriges Speichersystem | |
DE102020129114A1 (de) | Techniken für dynamische nähe auf der grundlage von on-die-terminierung | |
DE102007002285A1 (de) | Halbleiterspeichermodul | |
DE10260996B4 (de) | Speichersteuerchip,-steuerverfahren und -steuerschaltung | |
DE102007034685A1 (de) | Speichersystem | |
DE102004015534A1 (de) | Speicherbauelement und Verfahren zum Ausgeben von Daten aus einem Speicherbauelement | |
DE102007049800A1 (de) | Verfahren und Vorrichtung zum Konfigurieren eines Halbleiterbauelements | |
DE202012013708U1 (de) | Speichereinrichtungen und -systeme unter Verwendung einer Befehls/Adressenkalibrierung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R207 | Utility model specification |
Effective date: 20121004 |
|
R150 | Utility model maintained after payment of first maintenance fee after three years | ||
R150 | Utility model maintained after payment of first maintenance fee after three years |
Effective date: 20130715 |
|
R082 | Change of representative |
Representative=s name: FISH & RICHARDSON P.C., DE |
|
R157 | Lapse of ip right after 6 years |