CN105843326A - 具有双规格内存插槽的电脑主板及电脑系统 - Google Patents

具有双规格内存插槽的电脑主板及电脑系统 Download PDF

Info

Publication number
CN105843326A
CN105843326A CN201510020123.6A CN201510020123A CN105843326A CN 105843326 A CN105843326 A CN 105843326A CN 201510020123 A CN201510020123 A CN 201510020123A CN 105843326 A CN105843326 A CN 105843326A
Authority
CN
China
Prior art keywords
memory
mentioned
memory modules
modules
memory bank
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510020123.6A
Other languages
English (en)
Inventor
陈信廷
陈建佐
万立谦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asustek Computer Inc
Original Assignee
Asustek Computer Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asustek Computer Inc filed Critical Asustek Computer Inc
Priority to CN201510020123.6A priority Critical patent/CN105843326A/zh
Priority to US14/991,282 priority patent/US20160210250A1/en
Publication of CN105843326A publication Critical patent/CN105843326A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Stored Programmes (AREA)

Abstract

本发明揭示一种具有双规格内存插槽的电脑主板及电脑系统，所述电脑主板包括多个第一内存插槽、多个第二内存插槽、一主板固件储存单元及一中央处理器，其中所述第一/第二内存插槽分别供不同规格的内存模块连接；所述主板固件储存单元内储存一基本输入输出系统固件(Basic Input/Output System,BIOS)，可在开机时辨识所述内存模块的规格，并将辨识出的规格提供予中央处理器，使在所述中央处理器内部的一内存控制器依据辨识出的规格而控制所述内存模块进行读写，因此，在单一电脑主板上可支持不同规格的内存模块，提高内存模块的使用弹性。

Description

具有双规格内存插槽的电脑主板及电脑系统
技术领域
本发明涉及一种电脑主板(main board)，尤其涉及一种具有双规格内存插槽的电脑主板及电脑系统。
背景技术
目前市面上多数的电脑主板，都只能支持单一种规格的内存，也就是在该电脑主板上只会设置多个相同规格的内存插槽，目前所使用的内存几乎是双倍数据率同步动态随机存取存储器(Double Data Rate,DDR)。但是随着科技的进步，厂商同样会推出新规格的内存产品供消费者选购，以改善内存的读写速度、操作电压、操作温度或成本等多方面效能。
但是在新旧内存规格的世代交替之际，消费者常会面临是否需要升级内存的难题。若是升级购买新规格内存，纵使现有手边的内存仍可正常使用，却必需要舍弃淘汰，且还要再添购一可兼容新规格内存的主板，不仅浪费现有的内存，且整体升级的成本所费不低，消费者需花费较多的费用全面更换相关硬件设备。
另一方面，若是消费者要将原有的主板升级为一新的主板，该新的主板上所配置的内存插槽可能为新规格的内存插槽，无法支持原有的内存模块，消费者也必须因此更换内存模块。
发明内容
为了解决现有技术存在的问题，本发明的目的在于：提供一种具具有双规格内存插槽的电脑主板及电脑系统。
为达上述目的，本发明提供一种具有双规格内存插槽的电脑主板，其包括：多个第一内存插槽，其供多个第一内存模块对应连接；多个第二内存插槽，其供多个第二内存模块对应连接；主板固件储存单元，其内部储存基本输入输出系统固件，上述基本输入输出系统固件读取设置在第一或第二内存插槽内的内存模块的配置信息，以判断上述内存模块的规格属于第一规格或第二规格，其中，第一内存模块属于第一规格，第二内存模块属于第二规格；以及中央处理器，其具有内存控制器并连接上述第一内存插槽、第二记体插槽与主板固件储存单元，上述内存控制器依据上述基本输入输出系统固件的判断结果，控制上述内存模块的读写。
优选地，上述第一规格是DDR3以及上述第二规格是DDR4。
优选地，上述主板固件储存单元是带电可擦可编程只读存储器或闪存。
优选地，当上述第一内存插槽连接上述第一内存模块时，或上述第二内存插槽连接有第二内存模块时，上述基本输入输出系统固件判断已连接的上述第一内存模块或第二内存模块，并将判断结果提供给上述内存控制器。
优选地，当上述第一内存插槽与第二内存插槽同时分别连接上述第一内存模块与第二内存模块时，上述基本输入输出系统固件依据预设参数选定上述第二规格的内存模块，并将选定的结果提供给上述内存控制器。
换言之，本发明提出一种具有双规格内存插槽的电脑主板，其包括：多个第一内存插槽，其可供多个第一内存模块对应连接；多个第二内存插槽，其可供多个第二内存模块对应连接；一主板固件储存单元，其内部储存一基本输入输出系统固件(BIOS)，基本输入输出系统固件读取设置在第一或第二内存插槽内的内存模块的配置信息(SPD)，以判断内存模块的规格属于第一规格或第二规格，其中，第一内存模块属于第一规格，第二内存模块属于第二规格；一中央处理器，其内建有一内存控制器并连接所述第一内存插槽、第二记体插槽与主板固件储存单元，所述内存控制器依据所述基本输入输出系统固件的判断结果，控制所述第一内存模块或第二内存模块。
同时，本发明还提出一种电脑系统，其具有：
具有双规格内存插槽的电脑主板，上述具有双规格内存插槽的电脑主板包括：多个第一内存插槽，其供多个第一内存模块对应连接；多个第二内存插槽，其供多个第二内存模块对应连接；主板固件储存单元，其内部储存基本输入输出系统固件，上述基本输入输出系统固件读取设置在第一或第二内存插槽内的一内存模块的配置信息，以判断上述内存模块的规格属于第一规格或第二规格，其中，第一内存模块属于第一规格，第二内存模块属于第二规格；以及中央处理器，其具有内存控制器并连接上述第一内存插槽、第二记体插槽与主板固件储存单元，上述内存控制器依据上述基本输入输出系统固件的判断结果，控制上述内存模块的读写。
优选地，上述第一规格是DDR3以及上述第二规格是DDR4。
优选地，上述主板固件储存单元是带电可擦可编程只读存储器或闪存。
优选地，当上述第一内存插槽连接上述第一内存模块时，或上述第二内存插槽连接有第二内存模块时，上述基本输入输出系统固件判断已连接的上述第一内存模块或第二内存模块，并将判断结果提供给上述内存控制器。
优选地，当上述第一内存插槽与第二内存插槽同时分别连接上述第一内存模块与第二内存模块时，上述基本输入输出系统固件依据预设参数选定上述第二规格的内存模块，并将选定的结果提供给上述内存控制器。
换言之，本发明提供的电脑系统中使用一种具有双规格内存插槽的电脑主板，其中，具有双规格内存插槽的电脑主板包括：多个第一内存插槽，其可供多个第一内存模块对应连接；多个第二内存插槽，其可供多个第二内存模块对应连接；一主板固件储存单元，其内部储存一基本输入输出系统固件(BIOS)，基本输入输出系统固件读取设置在第一或第二内存插槽内的内存模块的配置信息(SPD)，以判断内存模块的规格属于第一规格或第二规格，第一内存模块属于第一规格，第二内存模块属于第二规格；以及一中央处理器，其内建有一内存控制器并连接所述第一内存插槽、第二记体插槽与主板固件储存单元，内存控制器依据基本输入输出系统固件的判断结果，控制第一内存模块或第二内存模块。
本发明的有益效果在于：
本发明提供的电脑主板可以在单一片的主板上支持两种不同规格的内存模块，利用基本输入输出系统固件(BIOS)读取内存模块的配置信息(SPD)，从而得知目前所用的内存模块规格，在判断出规格后，内存控制器即可控制所述内存模块的正常读写。因此当消费者欲单纯更新主板时，采用本发明的主板而取代旧有主板，仍可保留原有的内存模块；或是在升级为新规格的内存模块时，消费者还可以保留本发明的主板，将新规格的内存模块插接在对应的内存插槽。
因为在单一片主板上同时提供两种不同规格的内存插槽，能支持使用不同的内存模块。因此，当消费者的电脑欲单纯更换主板时，采用本发明的主板可允许保留原有的内存模块；或是在升级内存时，消费者还可以保留本发明的主板，将新规格的内存插接在对应的内存插槽。如此一来，消费者有更多元化的选择，并可增加电脑零件的使用年限。
附图说明
图1为本发明一实施例的可支持双规格内存的电脑主板的示意图。
图2为本发明一实施例的电脑主板插接内存模块时的使用示意图。
图3为本发明一实施例的电脑系统的示意图。
具体实施方式
以下配合附图及本发明的较佳实施例，进一步阐述本发明为达成预定发明目的所采取的技术手段。
请参考图1所示，本发明提出一种具有双规格内存插槽的电脑主板1，包括多个第一内存插槽11、多个第二内存插槽12、一主板固件储存单元20及一中央处理器30(Central Processing Unit,CPU)，为简化图面，非本发明技术特征的其它电子元件并未表现在图1。其中，所述多个第一内存插槽11供多个第一内存模块插置连接，各所述第一内存模块属于第一规格，在本实施例中设置四个所述第一内存插槽11；所述多个第二内存槽12供多个第二内存模块连接，各所述第二内存模块属于第二规格，在本实施例中设有四个所述第二内存插槽12。为方便说明，所述第一、第二内存模块将分别以DDR3与DDR4内存模块为例，第一、第二规格分别指DDR3与DDR4两种规格，因此所述第一内存插槽11的规格兼容DDR3内存模块，所述第二内存插槽12兼容DDR4内存模块。因为DDR3与DDR4两种内存模块外形尺寸不同，所以不会有误接至非对应插槽的问题产生。
所述主板固件储存单元20可以由一带电可擦可编程只读存储器(Electrically-Erasable Programmable Read-Only Memory,EEPROM)或一闪存构成，其内部储存有电脑开机时会先执行的基本输入输出系统固件(Basic input/output system,以下简称BIOS)。所述BIOS会在每次电脑开机时自动辨识所述第一内存插槽11与所述第二内存插槽12目前的使用状态，决定应使用所述第一内存模块或所述第二内存模块，详细的辨识流程将在后面详加说明。
所述中央处理器30内部内建一内存控制器31，通过电脑主板1上的线路连接到所述第一内存插槽11与第二内存插槽12。当BIOS完成内存模块的辨识之后，会提供一辨识结果给中央处理器30，使所述内存控制器31以相对应的控制模式对选定的DDR3或DDR4内存模块进行正常读写。
所述BIOS所执行的辨识流程是在开机时进行，所述辨识流程进一步说明如后：无论是DDR3或DDR4的内存模块，本身已预先储存配置信息(Serial Presence detect,SPD)，所述配置信息通常是刻录在一EEPROM内部，所述配置信息包含内存颗粒的容量、速度、生产厂商、工作电压等识别信息，因此可以根据所述配置信息直接辨别所述内存模块是属于DDR3或DDR4规格。
请参考图2所示的使用示意图，当使用者只在所述第一内存插槽11插置DDR3内存模块110时，或是只在所述第二内存插槽12插置DDR4内存模块120时，BIOS可以判断第一内存插槽11或第二内存插槽12是否有连接内存模块110、120，若有连接，将读取所述内存模块110、120上的配置信息而辨识所述内存模块为DDR3或DDR4规格，并提供辨识结果给中央处理器30，所述内存控制器31便可对DDR3内存模块110或DDR4内存模块120进行读写。
当所述第一内存插槽11与第二内存插槽12同时分别插置所述DDR3内存模块110与DDR4内存模块120时，BIOS会依预设参数只选用其中一种，例如只选用在第二内存插槽12内的DDR4内存模块120，并将选择的结果提供所述中央处理器30，使所述内存控制器31以支持DDR4内存模块120的方式对其读写，使电脑能正常完成开机程序。
由前述说明可知，本发明因为在单一片主板上同时提供两种不同规格的内存插槽，能支持使用不同的内存模块。因此，当消费者的电脑欲单纯更换主板时，采用本发明的主板可允许保留原有的内存模块；或是在升级内存时，消费者还可以保留本发明的主板，将新规格的内存插接在对应的内存插槽。如此一来，消费者有更多元化的选择，并可增加电脑零件的使用年限。
此外，本发明将所述内存控制器31整合在中央处理器30内部，而不是以一独立控制芯片(如北桥芯片)通过外部线路连接至中央处理器。整合在中央处理器30的好处是可以提高所述内存控制器31对内存模块的读写控制及稳定性。因为不存在外部线路，因此较不易受到环境干扰而影响对内存模块的存取。
请参考图3所示，本发明还提出一种电脑系统200，所述电脑系统可以是一种个人电脑、工业服务电脑或其它具有运算功能的电子装置，在所述电脑系统中采用图1所示具有双规格内存插槽的电脑主板1作为一控制主板，用于控制所述电脑系统其它外围装置的协同运作。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视权利要求书所界定范围为准。

Claims (10)

1.一种具有双规格内存插槽的电脑主板，其特征在于，上述具有双规格内存插槽的电脑主板包括：
多个第一内存插槽，其供多个第一内存模块对应连接；
多个第二内存插槽，其供多个第二内存模块对应连接；
主板固件储存单元，其内部储存基本输入输出系统固件，上述基本输入输出系统固件读取设置在第一或第二内存插槽内的内存模块的配置信息，以判断上述内存模块的规格属于第一规格或第二规格，其中，第一内存模块属于第一规格，第二内存模块属于第二规格；以及
中央处理器，其具有内存控制器并连接上述第一内存插槽、第二记体插槽与主板固件储存单元，上述内存控制器依据上述基本输入输出系统固件的判断结果，控制上述内存模块的读写。
2.根据权利要求1所述的具有双规格内存插槽的电脑主板，其特征在于，上述第一规格是DDR3以及上述第二规格是DDR4。
3.根据权利要求1所述的具有双规格内存插槽的电脑主板，其特征在于，上述主板固件储存单元是带电可擦可编程只读存储器或闪存。
4.根据权利要求1所述的具有双规格内存插槽的电脑主板，其特征在于，当上述第一内存插槽连接上述第一内存模块时，或上述第二内存插槽连接有第二内存模块时，上述基本输入输出系统固件判断已连接的上述第一内存模块或第二内存模块，并将判断结果提供给上述内存控制器。
5.根据权利要求1所述的具有双规格内存插槽的电脑主板，其特征在于，当上述第一内存插槽与第二内存插槽同时分别连接上述第一内存模块与第二内存模块时，上述基本输入输出系统固件依据预设参数选定上述第二规格的内存模块，并将选定的结果提供给上述内存控制器。
6.一种电脑系统，其特征在于，上述电脑系统具有：
具有双规格内存插槽的电脑主板，上述具有双规格内存插槽的电脑主板包括：
多个第一内存插槽，其供多个第一内存模块对应连接；
多个第二内存插槽，其供多个第二内存模块对应连接；
主板固件储存单元，其内部储存基本输入输出系统固件，上述基本输入输出系统固件读取设置在第一或第二内存插槽内的一内存模块的配置信息，以判断上述内存模块的规格属于第一规格或第二规格，其中，第一内存模块属于第一规格，第二内存模块属于第二规格；以及
中央处理器，其具有内存控制器并连接上述第一内存插槽、第二记体插槽与主板固件储存单元，上述内存控制器依据上述基本输入输出系统固件的判断结果，控制上述内存模块的读写。
7.根据权利要求6所述的电脑系统，其特征在于，上述第一规格是DDR3以及上述第二规格是DDR4。
8.根据权利要求6所述的电脑系统，其特征在于，上述主板固件储存单元是带电可擦可编程只读存储器或闪存。
9.根据权利要求6所述的电脑系统，其特征在于，当上述第一内存插槽连接上述第一内存模块时，或上述第二内存插槽连接有第二内存模块时，上述基本输入输出系统固件判断已连接的上述第一内存模块或第二内存模块，并将判断结果提供给上述内存控制器。
10.根据权利要求6所述的电脑系统，其特征在于，当上述第一内存插槽与第二内存插槽同时分别连接上述第一内存模块与第二内存模块时，上述基本输入输出系统固件依据预设参数选定上述第二规格的内存模块，并将选定的结果提供给上述内存控制器。
CN201510020123.6A 2015-01-15 2015-01-15 具有双规格内存插槽的电脑主板及电脑系统 Pending CN105843326A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510020123.6A CN105843326A (zh) 2015-01-15 2015-01-15 具有双规格内存插槽的电脑主板及电脑系统
US14/991,282 US20160210250A1 (en) 2015-01-15 2016-01-08 Motherboard with dual memory slots and computer system with the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510020123.6A CN105843326A (zh) 2015-01-15 2015-01-15 具有双规格内存插槽的电脑主板及电脑系统

Publications (1)

Publication Number Publication Date
CN105843326A true CN105843326A (zh) 2016-08-10

Family

ID=56407996

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510020123.6A Pending CN105843326A (zh) 2015-01-15 2015-01-15 具有双规格内存插槽的电脑主板及电脑系统

Country Status (2)

Country Link
US (1) US20160210250A1 (zh)
CN (1) CN105843326A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1361458A (zh) * 2000-12-27 2002-07-31 扬智科技股份有限公司 可支持不同类型的动态随机存取存储器的计算机系统
CN101414289A (zh) * 2007-10-16 2009-04-22 宏碁股份有限公司 具双种记忆体插槽的主机板
CN201331757Y (zh) * 2008-12-29 2009-10-21 深圳市先冠电子有限公司 支持ddr2和ddr3双内存模式的amd平台主板
CN101349933B (zh) * 2008-09-12 2011-04-13 华硕电脑股份有限公司 不同规格内存插槽的计算机系统
US20130054949A1 (en) * 2011-08-31 2013-02-28 Dell Products L.P. Memory compatibility system and method

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8386722B1 (en) * 2008-06-23 2013-02-26 Google Inc. Stacked DIMM memory interface
US7711887B1 (en) * 2007-04-30 2010-05-04 Hewlett-Packard Development Company, L.P. Employing a native fully buffered dual in-line memory module protocol to write parallel protocol memory module channels
US20100106904A1 (en) * 2008-10-23 2010-04-29 Dell Products L.P. Shadow raid cache memory
WO2010144624A1 (en) * 2009-06-09 2010-12-16 Google Inc. Programming of dimm termination resistance values
US8539145B1 (en) * 2009-07-28 2013-09-17 Hewlett-Packard Development Company, L.P. Increasing the number of ranks per channel
US8402208B2 (en) * 2009-10-06 2013-03-19 Dell Products L.P. Configurable memory controller/memory module communication system
US9390035B2 (en) * 2009-12-21 2016-07-12 Sanmina-Sci Corporation Method and apparatus for supporting storage modules in standard memory and/or hybrid memory bus architectures
WO2013028859A1 (en) * 2011-08-24 2013-02-28 Rambus Inc. Methods and systems for mapping a peripheral function onto a legacy memory interface
US9269436B2 (en) * 2013-03-12 2016-02-23 Intel Corporation Techniques for determining victim row addresses in a volatile memory
US20150234726A1 (en) * 2014-02-19 2015-08-20 Brian P. Moran Apparatus, system and method to provide platform support for multiple memory technologies
US9535606B2 (en) * 2014-12-22 2017-01-03 Intel Corporation Virtual serial presence detect for pooled memory
US9298228B1 (en) * 2015-02-12 2016-03-29 Rambus Inc. Memory capacity expansion using a memory riser

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1361458A (zh) * 2000-12-27 2002-07-31 扬智科技股份有限公司 可支持不同类型的动态随机存取存储器的计算机系统
CN101414289A (zh) * 2007-10-16 2009-04-22 宏碁股份有限公司 具双种记忆体插槽的主机板
CN101349933B (zh) * 2008-09-12 2011-04-13 华硕电脑股份有限公司 不同规格内存插槽的计算机系统
CN201331757Y (zh) * 2008-12-29 2009-10-21 深圳市先冠电子有限公司 支持ddr2和ddr3双内存模式的amd平台主板
US20130054949A1 (en) * 2011-08-31 2013-02-28 Dell Products L.P. Memory compatibility system and method

Also Published As

Publication number Publication date
US20160210250A1 (en) 2016-07-21

Similar Documents

Publication Publication Date Title
CN102629206B (zh) 一种嵌入式系统软件升级方法及系统
US8312444B2 (en) Method for optimizing memory modules for user-specific environments
US9058257B2 (en) Persistent block storage attached to memory bus
US20120271983A1 (en) Computing device and data synchronization method
CN109686391B (zh) 非易失性存储器装置及其操作方法及非易失性存储器封装
CN104835537B (zh) Soc芯片自适应启动方法及装置
CN102622249A (zh) 一种防止cpu自锁的安全启动方法
CN103593281A (zh) 测试系统及测试方法
CN102609290B (zh) 电子产品的软件升级方法
CN102662715A (zh) 一种嵌入式操作系统启动方法
CN103150184B (zh) 一种对闪存进行操作的方法和系统芯片
CN110955387A (zh) 自适应识别闪存类型方法及计算机可读取存储介质及装置
US20110296092A1 (en) Storing a Driver for Controlling a Memory
CN106503542A (zh) 设备参数防改写方法、设备和空调器
CN106155752A (zh) 一种嵌入式操作系统启动的方法及装置
CN101667133A (zh) 固件更新方法和使用该方法更新固件的芯片
CN108345430A (zh) 一种Nand flash元件及其运行控制方法和装置
CN105843326A (zh) 具有双规格内存插槽的电脑主板及电脑系统
CN104572365A (zh) 一种内存自适配方法及装置
CN104484211A (zh) 共享镜像文件的方法及装置
CN101162430A (zh) 存储卡及更新存储卡程序的方法
CN104750617A (zh) 电子装置及其数据维护方法
CN103680638B (zh) 快闪存储器控制器和快闪存储器控制方法
US10606520B2 (en) Methods and apparatus to read from a nonvolatile memory device
CN102034543B (zh) 在单任务中实现同时烧写多片nandflash的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20160810

WD01 Invention patent application deemed withdrawn after publication