KR100336573B1 - 램버스 디램 - Google Patents

램버스 디램 Download PDF

Info

Publication number
KR100336573B1
KR100336573B1 KR1019990053896A KR19990053896A KR100336573B1 KR 100336573 B1 KR100336573 B1 KR 100336573B1 KR 1019990053896 A KR1019990053896 A KR 1019990053896A KR 19990053896 A KR19990053896 A KR 19990053896A KR 100336573 B1 KR100336573 B1 KR 100336573B1
Authority
KR
South Korea
Prior art keywords
signal
command
read
packet
rambus dram
Prior art date
Application number
KR1019990053896A
Other languages
English (en)
Other versions
KR20010048989A (ko
Inventor
곽종태
신동우
백종섭
구철희
박낙규
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990053896A priority Critical patent/KR100336573B1/ko
Priority to JP2000363614A priority patent/JP4272807B2/ja
Priority to US09/725,896 priority patent/US6772359B2/en
Publication of KR20010048989A publication Critical patent/KR20010048989A/ko
Application granted granted Critical
Publication of KR100336573B1 publication Critical patent/KR100336573B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

본 발명은 램버스 디램에 있어서, 인가되는 명령이 리드 명령이나 커런트 컨트롤 명령인지를 미리 판단하여 리드나 커런트 컨트롤 명령에서만 내부 데이타를 외부로 출력시키기 위한 클럭 신호를 인에이블 시킴으로써 파워 소모를 줄인 램버스 디램에 관한 것이다. 이를 위한 본 발명에 의한 램버스 디램에서는, 상기 램버스 디램의 모듈상에서 모듈에 꽂혀있는 각 램버스 디램은 COLC 패킷과 COLX 패킷으로 구성된 SCP 명령 패킷을 수신하며, 자신의 디바이스 ID와 상기 COLC 패킷에서 명령을 수행해야 할 디바이스 ID(DC[4:0])가 일치하면 제 1 신호를 발생하고 상기 COLX 패킷에서 명령을 수행해야 할 디바이스 ID(DX[4:0])와 일치하면 제 2 신호를 발생하고, 상기 SCP 명령 패킷에 리드 명령이 인가되면 제 3 신호를 발생하고, 상기 SCP 명령 패킷에 리드 컨트롤 명령이 인가되면 제 4 신호를 발생하며, 상기 제 1 내지 제 4 신호를 수신으로하며 상기 제 1 신호와 상기 제 2 신호 중 어느 하나가 인에이블되고 상기 제 3 신호와 상기 제 4 신호 중 어느 하나가 인에이블될 때 상기 램버스 디램의 리드 동작을 위한 리드클럭신호를 인에이블시키도록 제어하는 제 1 클럭 신호를 발생하는 신호발생수단과, 상기 램버스 디램으로 수신된 명령 신호가 리드 명령 또는 커런트 컨트롤 명령일 경우 인에이블된 상기 리드클럭신호가 계속 유지되도록 제어하는 제 2 클럭 신호를 발생하는 신호보전수단과, 상기 신호발생수단의 출력 신호를 수신하여 상기 램버스 디램으로 수신된 명령 신호가 리드 명령 또는 커런트 컨트롤 명령이 아닐 경우 인에이블된 상기 리드클럭신호가 디스에이블되도록 제어하는 제 3 클럭 신호를 발생하는 제어수단과, 상기 제 2 및 제 3 클럭 신호와 상기 제 1 및 제 2 신호를 수신하여 이들 신호가 모두 '로우'일 때 상기 리드클럭신호를 발생하는 NAND 게이트를 구비한 것을 특징으로 한다.

Description

램버스 디램{Rambus DRAM}
본 발명은 램버스(Rambus) 디램(DRAM)의 클럭 제어에 관한 것으로, 특히 인가되는 명령이 리드(Read)나 커런트 컨트롤(current control) 명령인지를 미리 판단하여 이 명령에서만 내부 데이타를 외부로 출력시키기 위한 클럭 신호('tclk')를 인에이블 시킴으로써 파워 소모를 줄인 램버스 디램에 관한 것이다.
일반적으로, 램버스 디램은 패킷(packet) 형태의 데이타 및 콘트롤 신호를 전송하는 패킷 구동형 메모리 소자로서, 램버스 채널(channel) 상에 다수개의 램버스 디램들이 연결되어 있다. 이들 각 램버스 디램은 램버스 채널을 통해 하나의 램버스 메모리 콘트롤러(controller)에 의해 제어를 받게 된다.
램버스 디램에서 구현된 명령어 패킷에는 PCP와 SCP 두 가지가 있는데, 이중 SCP(Secondary control packet)의 형태는 도 1a 및 도 1b에서 보는 바와 같이, COLC 패킷(도 1a)과 COLX 패킷(도 1b) 두 가지로 나뉜다.
도시한 바와 같이, SCP는 CFM 클럭에 동기되어 연속적으로 총 5개의 핀(COL0, COL1, … , COL4)을 통해 명령이 인가된다.
COLC 패킷(도 1a)에서 DC[4:0]은 명령을 수행해야 할 디바이스 ID를 나타내는 값이고, COP[3:0]는 명령어 OP_code이다(여기서, OP_code는 디바이스가 수행해야 할 명령어 코드를 의미한다).
COLC 패킷의 COP[3:0]에 따라 리드(Read), 라이트(Write), 프리차지(PRECH) 등의 여러 명령을 수행할 수도 있으며, COLX 패킷의 XOP[4:0]에 따라 커런트 콘트롤, 프리차지 등의 명령을 수행할 수 있다.
COLX 패킷(도 1b)에서는 DX[4:0]이 디바이스 ID를 나타내고 XOP[4:0]는 역시 명령어 OP_code를 나타내는 곳이다.
COLC 패킷과 COLX 패킷은 서로 합쳐져서 동시에 인가될 수도 있는데, SCP는 동시에 두 디바이스에다 명령을 인가할 수 있다.
두 패킷 모두 S 비트(bit)가 '1'이 되면 4 사이클 동안 시리얼(serial) 데이타를 받아들여 복호화 과정으로 들어가게 된다. 두 패킷중 어느 하나의 패킷으로만 하나의 디바이스에다 명령을 인가하고자 할 경우에도 역시 S 비트는 '1'이 되어있어야 하고 이렇게되면 자연히 다른 나머지 패킷도 받아들여져 명령어 복호화 과정으로 들어가게된다. 곧 불필요하게 나머지 하나의 패킷에 대한 명령어 복호화를 하게 되므로 외부에서는 반드시 아무 동작도 하지 않음을 의미하는 명령(NO Operation)을 인가하게 될 것이지만 각 패킷에 포함되어 있는 디바이스 ID는 모듈에 꽂혀있는 32개의 디바이스중 어느 하나와는 반드시 매치(match)하게 된다(디바이스 ID 비트는 총 5비트 이므로). 이렇게 되면 임의의 다른 디바이스 하나가 내부의 idhit_cas_ff1 라는 신호를 인에이블시켜 내부의 tclk을 동작시키는 그리치(glitch)가 발생하게 된다. 곧, 이러한 명령이 인가될 때마다 불필요한 전류를 소모하게 된다.
도 2는 종래의 'tclk_en' 신호 발생 회로도로서, 'idhit_cas_ff1'와 'idhit_cas_othr' 신호 중 어느 하나가 '하이'가 되면 'tclk_en' 신호를 '하이'로 만들어 'tclk' 신호를 생성시키는 신호 발생부(10)와, 리드(Read)나 커런트 컨트롤 명령일 경우 인에이블된 'tclk_en' 신호를 계속 유지시키기 위한 신호 보전부(20)와, 리드나 커런트 컨트롤 명령이 아닐 경우 인에이블된 'tclk_en' 신호를 다시 디스에이블 시키는 제어부(30)로 구성된다.
램버스 디램의 모듈(최대 32개 디바이스) 상에서 SCP 명령 패킷으로 명령을 인가하게 되면, 모듈에 꽂혀있는 각 램버스 디램은 DC[4:0]와 DX[4:0]을 참조하여 자신이 가지고 있는 디바이스 ID와 비교하여 DC[4:0]의 값이 자신의 ID와 일치하면'idhit_cas_ff1' 신호를 '하이'로 만들고, 만약 DX[4:0]와 자신의 디바이스 ID가 일치하면 'idhit_cas_other' 신호를 '하이'로 만든다.
종래의 'tclk_en' 신호 발생 회로는 도시된 바와 같이, 'idhit_cas_ff1' 신호와 'idhit_cas_othr' 신호 중 어느 하나가 '하이'가 되면 그 신호가 반전되어 NAND 게이트(NA3)의 입력으로 들어가게 되므로 곧바로 'tclk_en' 신호가 '하이'가 되어 'tclk' 신호를 무조건 발생시킨다. 그리고, NAND 게이트(NA1)의 출력인 'etck_en' 신호도 '하이'가 되어 래치 회로인 플립플럽(FF4)의 인에이블 단자(EN)를 '하이'로 만든다. 따라서, 플립플럽(FF4)의 출력인 'ten_in2_b' 신호는 '로우'가 되어 플립플럽(FF4)의 S 단자를 통해 세트(Q = '1') 되지 않는 이상 계속해서 NAND 게이트(NA3)의 출력인 'tclk_en' 신호는 '하이'가 된다.
만약, 특정한 명령이 인가되어서 만들어지는 NAND 게이트(NA3)의 'ten_in1_b' 입력 신호가 '로우'로 되지않으면 플립플럽(FF4)의 출력신호는 3 사이클 후 세트(Q = '1')되므로('etck_en' 신호가 계속해서 전달되어 'etck_en_rst' 신호가 '1'이 되므로), 'tclk_en' 신호의 '하이' 값을 그제서야 '로우'로 떨어뜨리게 된다.
곧 모듈 상에서 32개의 디바이스 중 하나의 디바이스에다 COLC 패킷이나 COLX 패킷 중 어느 하나의 패킷으로만 명령을 인가하는 시퀀스(sequence)를 계속해서 가져갈 경우 나머지 하나의 패킷이 가지고 있는 디바이스 ID 값(COLC 패킷의 DC[4:0]이나 COLX 패킷의 DX[4:0]값)과 일치하는 어느 임의의 디바이스 내부에서는 불필요한 'tclk' 토글링이 3 사이클동안 일어나게 된다.
예를 들어, 모듈에 32개의 램버스 디램이 꽂혀 있다고 할때, 외부에서 COLC 패킷으로만 10번 디바이스에다(DC = '01010') 리드 명령(COP = '0011')을 인가하는 경우에 COLX 패킷의 값을 DX = '00000', XOP = '00000'로 하게 되는 것이 보통인데, 이럴 경우 DX 값이 '0'이므로, 0번 디바이스 내부에서 디바이스 ID 가 매치되었다는 신호(idhit_cas_othr)가 '하이'가 되어 원래는 10번 디바이스에서만 'tclk' 신호가 토글링 해야 할 것이 0번 디바이스에서도 'tclk' 신호의 토글링이 일어나다가 XOP가 '0'임을 보고 3 사이클 후 다시 'tclk'을 디스에이블 시키는 동작이 일어난다.
도 3은 종래기술에 따른 램버스 디램의 COL 패킷의 동작 타이밍을 나타낸 것이다.
COLX 패킷으로 명령이 인가되어 'idhit_cas_othr' 신호(h)가 '하이'로 되면, 그 순간 'tclk_en' 신호(d)가 '하이'가 되어 tclka 신호(e)와 tclkb 신호(f)가 동작하여 펄스를 발생한다. 하지만, 뒤늦게 리드(Read)나 커런트 컨트롤 명령이 아닐 경우 3 사이클 후 'tclk_en' 신호가 디스에이블 됨을 알 수 있다.
이와 같이 구성된 종래의 램버스 디램에 있어서는, SCP 패킷 명령이 인가되면 내부 'tclk_en' 이라는 신호를 '하이'로 만들어 'tclk' 신호를 동작하도록 했다가 나중에 명령어를 분석한 결과를 참조하여 인가된 명령이 리드나 커런트 컨트롤 명령이 아니면 다시 3 사이클 후 'tclk_en' 신호를 디스에이블 하기 때문에'tclk' 신호가 불필요하게 토글링을 하게되어 전류를 소모하게 되는 문제점이 있었다.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 인가되는 명령이 리드(Read)나 커런트 컨트롤 명령인지를 미리 판단하여 리드(Read)나 커런트 컨트롤 명령에서만 내부 데이타를 외부로 출력시키기 위한 클럭 신호('tclk')를 인에이블 시킴으로써 파워 소모를 줄인 램버스 디램을 제공하는데 있다.
도 1a는 종래기술에 따른 램버스 디램의 COLC 패킷 구조도
도 1b는 종래기술에 따른 램버스 디램의 COLX 패킷 구조도
도 2는 종래의 tclk_en 신호 발생 회로도
도 3은 종래기술에 따른 램버스 디램의 COL 패킷의 동작 타이밍도
도 4는 본 발명에 의한 램버스 디램의 tclk_en 신호 발생 회로도
도 5는 본 발명에 의한 램버스 디램의 COL 패킷의 동작 타이밍도
* 도면의 주요부분에 대한 부호의 설명 *
10, 100 : 신호 발생부 20 : 신호 보전부
30 : 제어부
상기 목적을 달성하기 위하여, 본 발명의 램버스 디램은 상기 램버스 디램의 모듈상에서 모듈에 꽂혀있는 각 램버스 디램은 COLC 패킷과 COLX 패킷으로 구성된 SCP 명령 패킷을 수신하며, 자신의 디바이스 ID와 상기 COLC 패킷에서 명령을 수행해야 할 디바이스 ID(DC[4:0])가 일치하면 제 1 신호를 발생하고 상기 COLX 패킷에서 명령을 수행해야 할 디바이스 ID(DX[4:0])와 일치하면 제 2 신호를 발생하고, 상기 SCP 명령 패킷에 리드 명령이 인가되면 제 3 신호를 발생하고, 상기 SCP 명령 패킷에 리드 컨트롤 명령이 인가되면 제 4 신호를 발생하며, 상기 제 1 내지 제 4 신호를 수신으로하며 상기 제 1 신호와 상기 제 2 신호 중 어느 하나가 인에이블되고 상기 제 3 신호와 상기 제 4 신호 중 어느 하나가 인에이블될 때 상기 램버스 디램의 리드 동작을 위한 리드클럭신호를 인에이블시키도록 제어하는 제 1 클럭 신호를 발생하는 신호발생수단과, 상기 램버스 디램으로 수신된 명령 신호가 리드 명령 또는 커런트 컨트롤 명령일 경우 인에이블된 상기 리드클럭신호가 계속 유지되도록 제어하는 제 2 클럭 신호를 발생하는 신호보전수단과, 상기 신호발생수단의 출력 신호를 수신하여 상기 램버스 디램으로 수신된 명령 신호가 리드 명령 또는 커런트 컨트롤 명령이 아닐 경우 인에이블된 상기 리드클럭신호가 디스에이블되도록 제어하는 제 3 클럭 신호를 발생하는 제어수단과, 상기 제 2 및 제 3 클럭 신호와 상기 제 1 및 제 2 신호를 수신하여 이들 신호가 모두 '로우'일 때 상기 리드클럭신호를 발생하는 NAND 게이트를 구비한 것을 특징으로 한다.상기 신호발생수단은 상기 제 1 신호와 상기 제 3 신호를 2입력으로 하는 제 1 NAND 게이트와, 상기 제 2 신호와 상기 제 4 신호를 2입력으로 하는 제 2 NAND 게이트와, 상기 제 1 및 제 2 NAND 게이트의 출력 신호를 2입력으로 하는 제 3 NAND 게이트로 구성된 것을 특징으로 한다.
이하, 본 발명의 실시예에 관하여 첨부도면을 참조하면서 상세히 설명한다.
또, 실시예를 설명하기 위한 모든 도면에서 동일한 기능을 갖는 것은 동일한 부호를 사용하고 그 반복적인 설명은 생략한다.
도 4는 본 발명에 의한 램버스 디램의 tclk_en 신호 발생 회로도로서, 리드(Read) 명령이나 커런트 컨트롤 명령 상태에서 'idhit_cas_ff1' 신호와 'idhit_cas_othr' 신호 중 어느 하나가 '하이'일 때 'tclk_en' 신호를 '하이'로 만들어 'tclk' 신호를 생성시키는 신호 발생부(100)와, 리드나 커런트 컨트롤 명령일 경우 인에이블된 'tclk_en' 신호를 계속 유지시키기 위한 신호 보전부(20)와, 리드나 커런트 컨트롤 명령이 아닐 경우 인에이블된 'tclk_en' 신호를 다시 디스에이블 시키는 제어부(30)와, 상기 'idhit_cas_ff1' 신호 및 'idhit_cas_othr' 신호와, 상기 신호 보전부(20)의 출력 신호(ten_in2_b) 및 상기 제어부(30)의 출력 신호(ten_in1_b)를 입력으로하여 리드 명령이나 커런트 컨트롤 명령에서만 'tclk_en' 신호를 발생시키는 논리 회로부(NA3)로 구성된다. 여기서, 논리 회로부는 NAND 논리를 갖는 게이트 소자(NA3)이다.
그리고, 상기 신호 발생부(100)는 COLC 패킷의 op_code인 COP[3:0]에서 리드(Read)나 커런트 컨트롤 명령을 의미하는 비트인 COP[1] 신호(rqin2<1> 신호)와 'idhit_cas_ff1' 신호를 입력하여 리드 명령시 상기 'idhit_cas_ff1' 신호가 '하이'이고 rqin2<1> 신호도 '하이'이면 '로우' 논리 신호를 발생시키는 NAND 게이트(NA9)와, COLC 패킷의 op_code인 COP[3:0]에서 리드(Read)나 커런트 컨트롤 명령을 의미하는 비트인 COP[1] 신호(rqin3<3> 신호)와 'idhit_cas_othr' 신호를 입력하여 리드 명령시 상기 'idhit_cas_othr' 신호가 '하이'이고 rqin2<1> 신호도 '하이'이면 '로우' 논리 신호를 발생시키는 NAND 게이트(NA10)와, 상기 NAND 게이트(NA9, NA10)의 출력 신호중 어느 1개가 '로우'이면 '하이' 논리 신호를 출력하는 NAND 논리 게이트(NA1)로 구성된다.
램버스 디램의 모듈(최대 32개 디바이스) 상에서 SCP 명령 패킷으로 명령을 인가하게 되면, 모듈에 꽂혀있는 각 램버스 디램은 DC[4:0]와 DX[4:0]을 참조하여 자신이 가지고 있는 디바이스 ID와 비교하여 DC[4:0]의 값이 자신의 ID와 일치하면 'idhit_cas_ff1' 신호를 '하이'로 만들고, 만약 DX[4:0]와 자신의 디바이스 ID가 일치하면 'idhit_cas_other' 신호를 '하이'로 만든다.
만약 'idhit_cas_ff1' 신호가 '하이'이고 리드(Read) 명령을 의미하는 rqin2<1> 신호가 '하이'이면 상기 NAND 게이트(NA9)의 출력 신호는 '로우'가 되어 'idhit_cas_othr' 신호 및 리드 명령을 의미하는 rqin3<3> 신호를 입력으로하는 NAND 게이트(NA10)의 출력 신호에 관계없이 NAND 논리 게이트(NA1)의 출력 신호(etck_en)을 '하이'로 만들어 'tclk_en' 신호를 발생시킨다. 이때, 리드 명령을 의미하는 rqin2<1> 신호가 '로우'이면 상기 NAND 게이트(NA9)는'idhit_cas_ff1' 신호의 상태와 관계없이 '하이'를 출력하게 되어 NAND 논리 게이트(NA1)의 출력 신호(etck_en)을 '로우'로 만들어 'tclk_en' 신호를 발생시키지 못하도록 한다.
그리고, 'idhit_cas_othr' 신호가 '하이'이고 커런트 컨트롤 명령을 의미하는 rqin3<3> 신호가 '하이'이면 상기 NAND 게이트(NA10)의 출력 신호는 '로우'가 되어 'idhit_cas_ff1' 신호 및 리드 명령을 의미하는 rqin2<1> 신호를 입력으로하는 NAND 게이트(NA9)의 출력 신호에 관계없이 NAND 논리 게이트(NA1)의 출력 신호(etck_en)을 '하이'로 만들어 'tclk_en' 신호를 발생시킨다. 이때, 리드 명령을 의미하는 rqin3<3> 신호가 '로우'이면 상기 NAND 게이트(NA10)는 'idhit_cas_othr' 신호의 상태와 관계없이 '하이'를 출력하게 되어 NAND 논리 게이트(NA1)의 출력 신호(etck_en)을 '로우'로 만들어 'tclk_en' 신호를 발생시키지 못하도록 한다.
즉, 리드 명령시 상기 'idhit_cas_ff1' 신호가 '하이'일 때와 커런트 컨트롤 명령시 상기 'idhit_cas_othr' 신호가 '하이'가 되면 'tclk_en' 신호를 '하이'로 만들어 'tclk' 신호를 발생시키고, 리드 명령 상태나 커런트 컨트롤 명령 상태가 아닐 때는 상기 'idhit_cas_ff1' 신호와 'idhit_cas_othr' 신호 중 어느 하나가 '하이'가 되더라도 'tclk_en' 신호를 '로우'로 만들어 'tclk' 신호의 발생을 억제하도록 하였다.
도 5는 본 발명에 의한 램버스 디램의 COL 패킷의 동작 타이밍도를 나타낸 것이다.
COLX 패킷에 의해 'idhit_cas_othr' 신호(h)가 '하이'가 되지만 리드(Read)나 커런트 컨트롤 명령임을 나타내는 비트인 rqin2<1>, rqin<3>이 로우이므로 'idhit_cas_othr_b' 신호(j)는 '로우'가 되지 못한다. 따라서, 'tclk_en' 신호(d)는 계속 '로우'가 된다.
도 5의 파형에는 나타나 있지 않지만 리드(Read)나 커런트 컨트롤 명령이 인가되었다면 물론 'tclk_en' 신호는 '하이'가 되어 'tclk' 신호가 제대로 동작하게 된다. 따라서 불필요한 'tclk' 토글이 없어지므로 전력 소비를 줄일 수 있다.
이상에서 설명한 바와 같이, 본 발명의 램버스 디램에 의하면, COLC 패킷의 op_code인 COP[3:0]에서 리드 명령을 의미하는 비트인 COP[1] 신호(rqin2<1> 신호)와 idhit_cas_ff1 신호를 낸드(NAND) 논리연산시켜 그 출력이 '로우'가 될 때에 tclk_en을 '하이'로 만드는 방식과, COLX 패킷의 op_code인 XOP[4:0]에서 커런트 컨트롤 명령임을 의미하는 XOP[3] 신호(rqin3<3> 신호)와 idhit_cas_othr 신호를 낸드(NAND) 논리연산시켜 그 출력이 '로우'가 될 때에 tclk_en을 '하이'로 만드는 방식으로 구현하여 리드(Read)나 커런트 컨트롤 명령이 아닌 경우는 'tclk' 신호가 동작하지 않도록 하였기 때문에 커런트 소모를 줄일 수 있는 효과가 있다.
아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (2)

  1. 램버스 디램에 있어서,
    상기 램버스 디램의 모듈상에서 모듈에 꽂혀있는 각 램버스 디램은 COLC 패킷과 COLX 패킷으로 구성된 SCP 명령 패킷을 수신하며, 자신의 디바이스 ID와 상기 COLC 패킷에서 명령을 수행해야 할 디바이스 ID(DC[4:0])가 일치하면 제 1 신호를 발생하고 상기 COLX 패킷에서 명령을 수행해야 할 디바이스 ID(DX[4:0])와 일치하면 제 2 신호를 발생하고, 상기 SCP 명령 패킷에 리드 명령이 인가되면 제 3 신호를 발생하고, 상기 SCP 명령 패킷에 리드 컨트롤 명령이 인가되면 제 4 신호를 발생하며,
    상기 제 1 내지 제 4 신호를 수신으로하며 상기 제 1 신호와 상기 제 2 신호 중 어느 하나가 인에이블되고 상기 제 3 신호와 상기 제 4 신호 중 어느 하나가 인에이블될 때 상기 램버스 디램의 리드 동작을 위한 리드클럭신호를 인에이블시키도록 제어하는 제 1 클럭 신호를 발생하는 신호발생수단과,
    상기 램버스 디램으로 수신된 명령 신호가 리드 명령 또는 커런트 컨트롤 명령일 경우 인에이블된 상기 리드클럭신호가 계속 유지되도록 제어하는 제 2 클럭 신호를 발생하는 신호보전수단과,
    상기 신호발생수단의 출력 신호를 수신하여 상기 램버스 디램으로 수신된 명령 신호가 리드 명령 또는 커런트 컨트롤 명령이 아닐 경우 인에이블된 상기 리드클럭신호가 디스에이블되도록 제어하는 제 3 클럭 신호를 발생하는 제어수단과,
    상기 제 2 및 제 3 클럭 신호와 상기 제 1 및 제 2 신호를 수신하여 이들 신호가 모두 '로우'일 때 상기 리드클럭신호를 발생하는 NAND 게이트를 구비한 것을 특징으로 하는 램버스 디램.
  2. 제 1 항에 있어서, 상기 신호발생수단은,
    상기 제 1 신호와 상기 제 3 신호를 2입력으로 하는 제 1 NAND 게이트와, 상기 제 2 신호와 상기 제 4 신호를 2입력으로 하는 제 2 NAND 게이트와, 상기 제 1 및 제 2 NAND 게이트의 출력 신호를 2입력으로 하는 제 3 NAND 게이트로 구성된 것을 특징으로 하는 램버스 디램.
KR1019990053896A 1999-11-30 1999-11-30 램버스 디램 KR100336573B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019990053896A KR100336573B1 (ko) 1999-11-30 1999-11-30 램버스 디램
JP2000363614A JP4272807B2 (ja) 1999-11-30 2000-11-29 ラムバスｄｒａｍのクロック制御回路
US09/725,896 US6772359B2 (en) 1999-11-30 2000-11-30 Clock control circuit for Rambus DRAM

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990053896A KR100336573B1 (ko) 1999-11-30 1999-11-30 램버스 디램

Publications (2)

Publication Number Publication Date
KR20010048989A KR20010048989A (ko) 2001-06-15
KR100336573B1 true KR100336573B1 (ko) 2002-05-16

Family

ID=19622736

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990053896A KR100336573B1 (ko) 1999-11-30 1999-11-30 램버스 디램

Country Status (3)

Country Link
US (1) US6772359B2 (ko)
JP (1) JP4272807B2 (ko)
KR (1) KR100336573B1 (ko)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002366112A (ja) * 2001-06-07 2002-12-20 Hitachi Ltd 液晶駆動装置及び液晶表示装置
KR100728949B1 (ko) * 2001-09-13 2007-06-15 주식회사 하이닉스반도체 램버스 디램
US6944738B2 (en) * 2002-04-16 2005-09-13 Sun Microsystems, Inc. Scalable design for DDR SDRAM buses
US7089438B2 (en) * 2002-06-25 2006-08-08 Micron Technology, Inc. Circuit, system and method for selectively turning off internal clock drivers
US7276951B2 (en) * 2005-05-25 2007-10-02 Micron Technology, Inc. Delay line circuit
US8111566B1 (en) 2007-11-16 2012-02-07 Google, Inc. Optimal channel design for memory devices for providing a high-speed memory interface
US7392338B2 (en) 2006-07-31 2008-06-24 Metaram, Inc. Interface circuit system and method for autonomously performing power management operations in conjunction with a plurality of memory circuits
US8077535B2 (en) 2006-07-31 2011-12-13 Google Inc. Memory refresh apparatus and method
US8438328B2 (en) 2008-02-21 2013-05-07 Google Inc. Emulation of abstracted DIMMs using abstracted DRAMs
US8055833B2 (en) 2006-10-05 2011-11-08 Google Inc. System and method for increasing capacity, performance, and flexibility of flash storage
US8081474B1 (en) 2007-12-18 2011-12-20 Google Inc. Embossed heat spreader
US8130560B1 (en) 2006-11-13 2012-03-06 Google Inc. Multi-rank partial width memory modules
US8397013B1 (en) 2006-10-05 2013-03-12 Google Inc. Hybrid memory module
US8386722B1 (en) 2008-06-23 2013-02-26 Google Inc. Stacked DIMM memory interface
US7386656B2 (en) 2006-07-31 2008-06-10 Metaram, Inc. Interface circuit system and method for performing power management operations in conjunction with only a portion of a memory circuit
US8090897B2 (en) 2006-07-31 2012-01-03 Google Inc. System and method for simulating an aspect of a memory circuit
US8041881B2 (en) 2006-07-31 2011-10-18 Google Inc. Memory device with emulated characteristics
US8169233B2 (en) 2009-06-09 2012-05-01 Google Inc. Programming of DIMM termination resistance values
US8359187B2 (en) 2005-06-24 2013-01-22 Google Inc. Simulating a different number of memory circuit devices
US8244971B2 (en) 2006-07-31 2012-08-14 Google Inc. Memory circuit system and method
US20080082763A1 (en) 2006-10-02 2008-04-03 Metaram, Inc. Apparatus and method for power management of memory circuits by a system or component thereof
US8089795B2 (en) 2006-02-09 2012-01-03 Google Inc. Memory module with memory stack and interface with enhanced capabilities
US9507739B2 (en) 2005-06-24 2016-11-29 Google Inc. Configurable memory circuit system and method
US10013371B2 (en) 2005-06-24 2018-07-03 Google Llc Configurable memory circuit system and method
US8060774B2 (en) 2005-06-24 2011-11-15 Google Inc. Memory systems and memory modules
US7472220B2 (en) 2006-07-31 2008-12-30 Metaram, Inc. Interface circuit system and method for performing power management operations utilizing power management signals
US20080028136A1 (en) 2006-07-31 2008-01-31 Schakel Keith R Method and apparatus for refresh management of memory modules
US8796830B1 (en) 2006-09-01 2014-08-05 Google Inc. Stackable low-profile lead frame package
US9542352B2 (en) 2006-02-09 2017-01-10 Google Inc. System and method for reducing command scheduling constraints of memory circuits
US8335894B1 (en) 2008-07-25 2012-12-18 Google Inc. Configurable memory system with interface circuit
US8327104B2 (en) 2006-07-31 2012-12-04 Google Inc. Adjusting the timing of signals associated with a memory system
US9171585B2 (en) 2005-06-24 2015-10-27 Google Inc. Configurable memory circuit system and method
US7379316B2 (en) 2005-09-02 2008-05-27 Metaram, Inc. Methods and apparatus of stacking DRAMs
US9632929B2 (en) 2006-02-09 2017-04-25 Google Inc. Translating an address associated with a command communicated between a system and memory circuits
US7724589B2 (en) 2006-07-31 2010-05-25 Google Inc. System and method for delaying a signal communicated from a system to at least one of a plurality of memory circuits
US8209479B2 (en) 2007-07-18 2012-06-26 Google Inc. Memory circuit system and method
US8080874B1 (en) 2007-09-14 2011-12-20 Google Inc. Providing additional space between an integrated circuit and a circuit board for positioning a component therebetween
TW200933645A (en) * 2008-01-21 2009-08-01 Nanya Technology Corp Method for accessing memory chip
KR20110001396A (ko) 2009-06-30 2011-01-06 삼성전자주식회사 전력 소모를 줄일 수 있는 반도체 메모리 장치
EP2368592B1 (en) * 2010-03-26 2013-04-24 Dräger Medical GmbH Combi-valve for a blower driven ventilator
US11854602B2 (en) * 2021-12-08 2023-12-26 Advanced Micro Devices, Inc. Read clock start and stop for synchronous memories

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5692165A (en) * 1995-09-12 1997-11-25 Micron Electronics Inc. Memory controller with low skew control signal
KR970051229A (ko) * 1995-12-22 1997-07-29 김광호 비동기 발생신호를 사용하는 반도체 메모리 장치
US6378018B1 (en) * 1997-10-10 2002-04-23 Intel Corporation Memory device and system including a low power interface
US6553449B1 (en) * 2000-09-29 2003-04-22 Intel Corporation System and method for providing concurrent row and column commands

Also Published As

Publication number Publication date
JP4272807B2 (ja) 2009-06-03
JP2001195882A (ja) 2001-07-19
US6772359B2 (en) 2004-08-03
US20010042220A1 (en) 2001-11-15
KR20010048989A (ko) 2001-06-15

Similar Documents

Publication Publication Date Title
KR100336573B1 (ko) 램버스 디램
KR100292773B1 (ko) 래치회로,데이터출력회로및이것을구비한반도체장치
US6094375A (en) Integrated circuit memory devices having multiple data rate mode capability and methods of operating same
US6064625A (en) Semiconductor memory device having a short write time
US6987704B2 (en) Synchronous semiconductor memory device with input-data controller advantageous to low power and high frequency
KR100622841B1 (ko) 클럭킹 회로의 데이터 레이트 제어 방법 및 장치
KR100330072B1 (ko) 반도체 메모리 장치
US20100142305A1 (en) Source control circuit and semiconductor memory device using the same
KR100349370B1 (ko) 램버스 디램
KR100718038B1 (ko) 반도체 메모리 장치의 뱅크 선택 회로
KR100748461B1 (ko) 반도체 메모리 장치의 데이터 입력 회로 및 방법
KR101096268B1 (ko) 커맨드디코더 및 반도체 메모리 장치
US7120083B2 (en) Structure and method for transferring column address
KR100389038B1 (ko) 레이트 라이트 기능을 갖는 동기형 에스램 장치
KR20130129784A (ko) 데이터출력회로 및 반도체메모리장치
KR100525909B1 (ko) 데이터 입력 버퍼
KR100422954B1 (ko) 반도체메모리소자의파이프라인장치및그제어방법
KR100321182B1 (ko) 데이터 프리패치를 위한 카운터회로
KR100207498B1 (ko) 싱크로너스 메모리장치
KR100307499B1 (ko) 데이터 프리패치를 위한 카운터회로
KR100656446B1 (ko) 반도체 메모리 장치의 어드레스 입력 회로
KR100608383B1 (ko) 신호 검출 회로
KR100259974B1 (ko) 동기형 반도체 메모리 장치
KR20030024189A (ko) 코드 저장 메모리 셀 선택 회로
KR20010005153A (ko) 싱크로노스 디램의 컬럼 어드레스 스트로브 회로 및 그 제어방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120424

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee