CN102640292A - 半导体装置和及其制造方法 - Google Patents
半导体装置和及其制造方法 Download PDFInfo
- Publication number
- CN102640292A CN102640292A CN201080053374XA CN201080053374A CN102640292A CN 102640292 A CN102640292 A CN 102640292A CN 201080053374X A CN201080053374X A CN 201080053374XA CN 201080053374 A CN201080053374 A CN 201080053374A CN 102640292 A CN102640292 A CN 102640292A
- Authority
- CN
- China
- Prior art keywords
- layer
- electrode
- oxide semiconductor
- insulating barrier
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 528
- 238000000034 method Methods 0.000 title description 92
- 238000004519 manufacturing process Methods 0.000 title description 13
- 239000010949 copper Substances 0.000 claims abstract description 109
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 98
- 229910052802 copper Inorganic materials 0.000 claims abstract description 97
- 229910052751 metal Inorganic materials 0.000 claims abstract description 59
- 239000002184 metal Substances 0.000 claims abstract description 58
- 230000004888 barrier function Effects 0.000 claims description 231
- 239000000758 substrate Substances 0.000 claims description 160
- 239000000463 material Substances 0.000 claims description 70
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 44
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 41
- 210000002469 basement membrane Anatomy 0.000 claims description 40
- 239000010936 titanium Substances 0.000 claims description 38
- 229910052710 silicon Inorganic materials 0.000 claims description 36
- 229910052719 titanium Inorganic materials 0.000 claims description 33
- 229910052782 aluminium Inorganic materials 0.000 claims description 26
- 229910052721 tungsten Inorganic materials 0.000 claims description 25
- 229910052750 molybdenum Inorganic materials 0.000 claims description 22
- 229910052715 tantalum Inorganic materials 0.000 claims description 21
- 150000004767 nitrides Chemical class 0.000 claims description 19
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 17
- 239000004411 aluminium Substances 0.000 claims description 16
- 229910052804 chromium Inorganic materials 0.000 claims description 16
- 238000003475 lamination Methods 0.000 claims description 14
- 229910052727 yttrium Inorganic materials 0.000 claims description 14
- 229910052738 indium Inorganic materials 0.000 claims description 12
- 229910052733 gallium Inorganic materials 0.000 claims description 11
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 10
- 238000007789 sealing Methods 0.000 claims description 10
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 claims description 9
- 239000011701 zinc Substances 0.000 claims description 9
- 238000009434 installation Methods 0.000 claims description 8
- 229910052749 magnesium Inorganic materials 0.000 claims description 8
- 229910052725 zinc Inorganic materials 0.000 claims description 8
- 229910052779 Neodymium Inorganic materials 0.000 claims description 7
- 229910052706 scandium Inorganic materials 0.000 claims description 7
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 6
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 claims description 6
- 229910052748 manganese Inorganic materials 0.000 claims description 6
- -1 tungsten nitride Chemical class 0.000 claims description 6
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 5
- 239000010937 tungsten Substances 0.000 claims description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical group [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 4
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 4
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 claims description 4
- 229910052735 hafnium Inorganic materials 0.000 claims description 3
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052726 zirconium Inorganic materials 0.000 claims 3
- 230000015572 biosynthetic process Effects 0.000 abstract description 41
- 230000009467 reduction Effects 0.000 abstract description 20
- 239000010409 thin film Substances 0.000 abstract description 8
- 230000007547 defect Effects 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 626
- 239000010408 film Substances 0.000 description 238
- 239000004973 liquid crystal related substance Substances 0.000 description 54
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 53
- 239000001301 oxygen Substances 0.000 description 48
- 229910052760 oxygen Inorganic materials 0.000 description 48
- 238000004544 sputter deposition Methods 0.000 description 48
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 47
- 229910007541 Zn O Inorganic materials 0.000 description 46
- 238000010438 heat treatment Methods 0.000 description 43
- 239000012298 atmosphere Substances 0.000 description 42
- 239000012535 impurity Substances 0.000 description 40
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 36
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 34
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 33
- 229910052739 hydrogen Inorganic materials 0.000 description 33
- 239000001257 hydrogen Substances 0.000 description 33
- 239000007789 gas Substances 0.000 description 32
- 229920005989 resin Polymers 0.000 description 31
- 239000011347 resin Substances 0.000 description 31
- 239000003990 capacitor Substances 0.000 description 29
- 238000005530 etching Methods 0.000 description 29
- 239000010703 silicon Substances 0.000 description 29
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 27
- 230000006870 function Effects 0.000 description 25
- 238000012545 processing Methods 0.000 description 24
- 238000009792 diffusion process Methods 0.000 description 23
- 239000000377 silicon dioxide Substances 0.000 description 20
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 19
- 239000013078 crystal Substances 0.000 description 18
- 229910052757 nitrogen Inorganic materials 0.000 description 18
- 229910052786 argon Inorganic materials 0.000 description 17
- 150000001875 compounds Chemical class 0.000 description 17
- 239000011521 glass Substances 0.000 description 17
- 239000012212 insulator Substances 0.000 description 17
- 238000002347 injection Methods 0.000 description 16
- 239000007924 injection Substances 0.000 description 16
- 230000006866 deterioration Effects 0.000 description 15
- 229910003437 indium oxide Inorganic materials 0.000 description 15
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 15
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 15
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 14
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 14
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 14
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 14
- 230000005540 biological transmission Effects 0.000 description 13
- 230000015556 catabolic process Effects 0.000 description 13
- 230000008859 change Effects 0.000 description 13
- 210000002858 crystal cell Anatomy 0.000 description 13
- 230000000694 effects Effects 0.000 description 13
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 13
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 13
- 238000006356 dehydrogenation reaction Methods 0.000 description 12
- 239000004744 fabric Substances 0.000 description 12
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 12
- 229910001930 tungsten oxide Inorganic materials 0.000 description 12
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 11
- 230000002950 deficient Effects 0.000 description 11
- 238000006731 degradation reaction Methods 0.000 description 11
- 230000005669 field effect Effects 0.000 description 11
- 210000004379 membrane Anatomy 0.000 description 11
- 239000012528 membrane Substances 0.000 description 11
- 150000002739 metals Chemical class 0.000 description 11
- 229910052814 silicon oxide Inorganic materials 0.000 description 11
- 239000004925 Acrylic resin Substances 0.000 description 10
- 229920000178 Acrylic resin Polymers 0.000 description 10
- 230000002349 favourable effect Effects 0.000 description 10
- 239000011777 magnesium Substances 0.000 description 10
- 238000007639 printing Methods 0.000 description 10
- 230000027756 respiratory electron transport chain Effects 0.000 description 10
- 239000011787 zinc oxide Substances 0.000 description 10
- 238000013459 approach Methods 0.000 description 9
- 239000002322 conducting polymer Substances 0.000 description 9
- 229920001940 conductive polymer Polymers 0.000 description 9
- 238000005036 potential barrier Methods 0.000 description 9
- 238000004151 rapid thermal annealing Methods 0.000 description 9
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 description 8
- 239000004642 Polyimide Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 230000005684 electric field Effects 0.000 description 8
- 239000003822 epoxy resin Substances 0.000 description 8
- 238000001459 lithography Methods 0.000 description 8
- 238000001259 photo etching Methods 0.000 description 8
- 229920000647 polyepoxide Polymers 0.000 description 8
- 229920001721 polyimide Polymers 0.000 description 8
- 239000000565 sealant Substances 0.000 description 8
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 8
- 239000004952 Polyamide Substances 0.000 description 7
- 239000000956 alloy Substances 0.000 description 7
- 238000000576 coating method Methods 0.000 description 7
- 238000009413 insulation Methods 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- 239000002245 particle Substances 0.000 description 7
- 230000002441 reversible effect Effects 0.000 description 7
- 229910019092 Mg-O Inorganic materials 0.000 description 6
- 229910019395 Mg—O Inorganic materials 0.000 description 6
- 229910052799 carbon Inorganic materials 0.000 description 6
- 239000011248 coating agent Substances 0.000 description 6
- 239000004020 conductor Substances 0.000 description 6
- 238000010276 construction Methods 0.000 description 6
- 230000018044 dehydration Effects 0.000 description 6
- 238000006297 dehydration reaction Methods 0.000 description 6
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 150000002431 hydrogen Chemical class 0.000 description 6
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 6
- 239000011261 inert gas Substances 0.000 description 6
- 230000005764 inhibitory process Effects 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 6
- 239000000203 mixture Substances 0.000 description 6
- 239000005360 phosphosilicate glass Substances 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 238000003860 storage Methods 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 5
- 230000007246 mechanism Effects 0.000 description 5
- 229910044991 metal oxide Inorganic materials 0.000 description 5
- 150000004706 metal oxides Chemical class 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- 229920003023 plastic Polymers 0.000 description 5
- 239000004033 plastic Substances 0.000 description 5
- 229920001296 polysiloxane Polymers 0.000 description 5
- 206010058490 Hyperoxia Diseases 0.000 description 4
- OBNDGIHQAIXEAO-UHFFFAOYSA-N [O].[Si] Chemical compound [O].[Si] OBNDGIHQAIXEAO-UHFFFAOYSA-N 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 239000002800 charge carrier Substances 0.000 description 4
- 238000002425 crystallisation Methods 0.000 description 4
- 229960004643 cupric oxide Drugs 0.000 description 4
- 239000000945 filler Substances 0.000 description 4
- 239000008187 granular material Substances 0.000 description 4
- FFUAGWLWBBFQJT-UHFFFAOYSA-N hexamethyldisilazane Chemical compound C[Si](C)(C)N[Si](C)(C)C FFUAGWLWBBFQJT-UHFFFAOYSA-N 0.000 description 4
- 230000000222 hyperoxic effect Effects 0.000 description 4
- 238000003780 insertion Methods 0.000 description 4
- 230000037431 insertion Effects 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 239000011572 manganese Substances 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 239000001272 nitrous oxide Substances 0.000 description 4
- 239000011368 organic material Substances 0.000 description 4
- 125000004430 oxygen atom Chemical group O* 0.000 description 4
- 229920002647 polyamide Polymers 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 239000011241 protective layer Substances 0.000 description 4
- 238000001552 radio frequency sputter deposition Methods 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 239000005368 silicate glass Substances 0.000 description 4
- 229910010271 silicon carbide Inorganic materials 0.000 description 4
- 238000001771 vacuum deposition Methods 0.000 description 4
- 229910052691 Erbium Inorganic materials 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- 229910052769 Ytterbium Inorganic materials 0.000 description 3
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 3
- 229910052783 alkali metal Inorganic materials 0.000 description 3
- 150000001340 alkali metals Chemical class 0.000 description 3
- 229910052784 alkaline earth metal Inorganic materials 0.000 description 3
- 150000001342 alkaline earth metals Chemical class 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 239000002585 base Substances 0.000 description 3
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 3
- 229910052792 caesium Inorganic materials 0.000 description 3
- 229910052791 calcium Inorganic materials 0.000 description 3
- 210000004027 cell Anatomy 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- KRKNYBCHXYNGOX-UHFFFAOYSA-N citric acid Chemical compound OC(=O)CC(O)(C(O)=O)CC(O)=O KRKNYBCHXYNGOX-UHFFFAOYSA-N 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000003618 dip coating Methods 0.000 description 3
- 239000000428 dust Substances 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 239000005262 ferroelectric liquid crystals (FLCs) Substances 0.000 description 3
- 229910052744 lithium Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- HMMGMWAXVFQUOA-UHFFFAOYSA-N octamethylcyclotetrasiloxane Chemical compound C[Si]1(C)O[Si](C)(C)O[Si](C)(C)O[Si](C)(C)O1 HMMGMWAXVFQUOA-UHFFFAOYSA-N 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 150000002894 organic compounds Chemical class 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 229920002037 poly(vinyl butyral) polymer Polymers 0.000 description 3
- 229920006122 polyamide resin Polymers 0.000 description 3
- 229920006267 polyester film Polymers 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229920002620 polyvinyl fluoride Polymers 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- 229910052761 rare earth metal Inorganic materials 0.000 description 3
- 150000002910 rare earth metals Chemical class 0.000 description 3
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 238000005507 spraying Methods 0.000 description 3
- 229910052712 strontium Inorganic materials 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 230000000007 visual effect Effects 0.000 description 3
- WZJUBBHODHNQPW-UHFFFAOYSA-N 2,4,6,8-tetramethyl-1,3,5,7,2$l^{3},4$l^{3},6$l^{3},8$l^{3}-tetraoxatetrasilocane Chemical compound C[Si]1O[Si](C)O[Si](C)O[Si](C)O1 WZJUBBHODHNQPW-UHFFFAOYSA-N 0.000 description 2
- RZVAJINKPMORJF-UHFFFAOYSA-N Acetaminophen Chemical compound CC(=O)NC1=CC=C(O)C=C1 RZVAJINKPMORJF-UHFFFAOYSA-N 0.000 description 2
- NBGBEUITCPENLJ-UHFFFAOYSA-N Bunazosin hydrochloride Chemical compound Cl.C1CN(C(=O)CCC)CCCN1C1=NC(N)=C(C=C(OC)C(OC)=C2)C2=N1 NBGBEUITCPENLJ-UHFFFAOYSA-N 0.000 description 2
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 2
- 229910020923 Sn-O Inorganic materials 0.000 description 2
- 229910006404 SnO 2 Inorganic materials 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 229910052788 barium Inorganic materials 0.000 description 2
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 210000004204 blood vessel Anatomy 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 150000001721 carbon Chemical group 0.000 description 2
- 239000004568 cement Substances 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 229920001577 copolymer Polymers 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 230000005284 excitation Effects 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 239000011152 fibreglass Substances 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 2
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000003094 microcapsule Substances 0.000 description 2
- 239000013081 microcrystal Substances 0.000 description 2
- 125000000962 organic group Chemical group 0.000 description 2
- 150000001282 organosilanes Chemical class 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 229920000767 polyaniline Polymers 0.000 description 2
- 229920000128 polypyrrole Polymers 0.000 description 2
- 229920000123 polythiophene Polymers 0.000 description 2
- 229920000915 polyvinyl chloride Polymers 0.000 description 2
- 239000004800 polyvinyl chloride Substances 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 239000005297 pyrex Substances 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- 229920002554 vinyl polymer Polymers 0.000 description 2
- 229910052724 xenon Inorganic materials 0.000 description 2
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 2
- SMZOUWXMTYCWNB-UHFFFAOYSA-N 2-(2-methoxy-5-methylphenyl)ethanamine Chemical compound COC1=CC=C(C)C=C1CCN SMZOUWXMTYCWNB-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N 2-Propenoic acid Natural products OC(=O)C=C NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- ZSLUVFAKFWKJRC-IGMARMGPSA-N 232Th Chemical compound [232Th] ZSLUVFAKFWKJRC-IGMARMGPSA-N 0.000 description 1
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- 229910017083 AlN Inorganic materials 0.000 description 1
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- NGNQNSKYWZZAET-UHFFFAOYSA-N CN(C)[SiH](N(C)C)N(C)C.CN(C)[SiH3] Chemical compound CN(C)[SiH](N(C)C)N(C)C.CN(C)[SiH3] NGNQNSKYWZZAET-UHFFFAOYSA-N 0.000 description 1
- RVGXAJSCPRTPPR-UHFFFAOYSA-N C[Si](C)(C)C.C[Si](C)(C)C Chemical compound C[Si](C)(C)C.C[Si](C)(C)C RVGXAJSCPRTPPR-UHFFFAOYSA-N 0.000 description 1
- 101100392125 Caenorhabditis elegans gck-1 gene Proteins 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 239000004986 Cholesteric liquid crystals (ChLC) Substances 0.000 description 1
- 102100022887 GTP-binding nuclear protein Ran Human genes 0.000 description 1
- 101000774835 Heteractis crispa PI-stichotoxin-Hcr2o Proteins 0.000 description 1
- 101000620756 Homo sapiens GTP-binding nuclear protein Ran Proteins 0.000 description 1
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- 240000004343 Indigofera suffruticosa Species 0.000 description 1
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 description 1
- 101100393821 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GSP2 gene Proteins 0.000 description 1
- 229910002808 Si–O–Si Inorganic materials 0.000 description 1
- 229910052776 Thorium Inorganic materials 0.000 description 1
- YKTSYUJCYHOUJP-UHFFFAOYSA-N [O--].[Al+3].[Al+3].[O-][Si]([O-])([O-])[O-] Chemical compound [O--].[Al+3].[Al+3].[O-][Si]([O-])([O-])[O-] YKTSYUJCYHOUJP-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 125000000217 alkyl group Chemical group 0.000 description 1
- 239000005030 aluminium foil Substances 0.000 description 1
- 125000003118 aryl group Chemical group 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 229910052790 beryllium Inorganic materials 0.000 description 1
- ATBAMAFKBVZNFJ-UHFFFAOYSA-N beryllium atom Chemical compound [Be] ATBAMAFKBVZNFJ-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000003098 cholesteric effect Effects 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 239000004567 concrete Substances 0.000 description 1
- 229920000547 conjugated polymer Polymers 0.000 description 1
- 230000021615 conjugation Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000006071 cream Substances 0.000 description 1
- 238000007872 degassing Methods 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000003795 desorption Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000001962 electrophoresis Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 230000005283 ground state Effects 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 150000004678 hydrides Chemical class 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 150000002484 inorganic compounds Chemical class 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910052743 krypton Inorganic materials 0.000 description 1
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 230000004807 localization Effects 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 229910001507 metal halide Inorganic materials 0.000 description 1
- 150000005309 metal halides Chemical class 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052754 neon Inorganic materials 0.000 description 1
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000007524 organic acids Chemical class 0.000 description 1
- 230000003534 oscillatory effect Effects 0.000 description 1
- 235000006408 oxalic acid Nutrition 0.000 description 1
- 150000002978 peroxides Chemical class 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001256 stainless steel alloy Inorganic materials 0.000 description 1
- 238000003756 stirring Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- QQQSFSZALRVCSZ-UHFFFAOYSA-N triethoxysilane Chemical compound CCO[SiH](OCC)OCC QQQSFSZALRVCSZ-UHFFFAOYSA-N 0.000 description 1
- 235000021419 vinegar Nutrition 0.000 description 1
- 239000000052 vinegar Substances 0.000 description 1
- 229920001567 vinyl ester resin Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/0004—Devices characterised by their operation
- H01L33/0041—Devices characterised by their operation characterised by field-effect operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Nonlinear Science (AREA)
- Optics & Photonics (AREA)
- Mathematical Physics (AREA)
- Electroluminescent Light Sources (AREA)
- Liquid Crystal (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Dram (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Noodles (AREA)
Abstract
公开了一种包括薄膜晶体管和连接至该薄膜晶体管的布线的半导体装置，其中，该薄膜晶体管具有处于氧化物半导体层中的沟道形成区，并且将铜金属用于栅极电极、源极电极、漏极电极、栅极布线、源极布线以及漏极布线中的至少一个。具有氧化物半导体层的晶体管的极其低的截止电流有助于降低半导体装置的功耗。另外，使用铜金属允许半导体装置与显示元件的组合，从而提供具有由利用铜金属形成的布线和电极的低电阻而产生的高显示质量和可忽略缺陷的显示装置。
Description
技术领域
本发明涉及包括半导体元件的半导体装置及其制造方法。
应注意到，本说明书中的半导体装置指示可以利用半导体特性来操作的所有装置，和诸如晶体管的半导体元件；并且包括该半导体元件的光电装置、半导体电路、以及电子器具都被包括在半导体装置的类别中。
背景技术
近年来，利用氧化物半导体作为半导体材料来制造晶体管并且将该晶体管应用于半导体电路、IC、光电装置、电子器具等的技术已经引起了关注。
例如，专利文献1和专利文献2公开了这样一种技术，即，利用包括处于具有绝缘表面的基板上的氧化锌、In-Ga-Zn-O类氧化物半导体等的半导体薄膜（厚度大约几纳米至几百纳米）来制造薄膜晶体管（还称为TFT），并且将该TFT用于图像显示装置的切换元件。
常规晶体管主要利用诸如非晶硅或多晶硅的半导体材料来制造。利用非晶硅的TFT具有低电场效应迁移率，但可以相对容易地响应于诸如玻璃基板的制造基板的尺寸增加。另一方面，利用多晶硅的TFT具有高电场效应迁移率，但需要诸如激光退火的结晶步骤，并且不总是可以适合于诸如玻璃基板的制造基板的尺寸增加。
与此相反，其中将沟道形成区（还称为沟道区）设置在氧化物半导体中的TFT可以具有比利用非晶硅的TFT更高的场效应迁移率。而且，氧化物半导体膜可以通过溅射方法等来形成。利用氧化物半导体的TFT的制造处理比利用多晶硅的TFT的制造处理简单，并且容易响应于制造基板的尺寸增加。
可以被用于玻璃基板、塑料基板等上的高性能晶体管的氧化物半导体希望被应用于诸如液晶显示器、电致发光显示器（还称为EL显示器）、以及电子纸的显示装置。
具体来说，存在以液晶显示装置为代表的有源矩阵半导体装置趋于更大屏幕（例如，对角线60英寸的屏幕）的趋势，并且进一步地，开发有源矩阵半导体装置甚至瞄准了对角线120英寸或更大的屏幕尺寸。另外，屏幕分辨率趋于更高的清晰度，例如，高清（HD）图像质量（1366×768）或全高清（FHD）图像质量（1920×1080），还急需开发所谓的4K数字电影显示装置，其具有3840×2048或4096×2180的分辨率。
随着显示装置具有更大的尺寸和更高的清晰度，该显示装置所需像素数显著增加。结果，针对一个像素的写入时间需要降低，并由此，像素中设置的晶体管需要具有高速操作特性、大导通电流等。同时，近年来，能源枯竭的问题已经导致对功耗得到抑制的显示装置的需求。因此，还需要晶体管具有低截止电流并且抑制不必要的泄漏电流。
如上所述，希望晶体管具有高的导通电流相对于截止电流的比率。专利文献3公开了一种晶体管利用其中导通电流相对于截止电流的比率被增加至大约103的氧化物半导体的技术。
屏幕尺寸或清晰度的增加往往增加显示部分的布线电阻。布线电阻的增加造成针对信号线末端部分的信号传送延迟，电源线的电压下降等。结果，造成了显示质量的劣化，如显示不均匀或灰度级缺陷，或者功耗增加。
为了抑制布线电阻的增加，已经考虑了利用铜（Cu）来形成低电阻布线层的技术（例如，参见专利文献4或5）。
[参考文献]
[专利文献1]日本公开专利申请No.2007-123861
[专利文献2]日本公开专利申请No.2007-096055
[专利文献3]日本公开专利申请No.2007-134496
[专利文献4]日本公开专利申请No.2004-133422
[专利文献5]日本公开专利申请No.2004-163901
发明内容
在将因电阻而造成的延迟识别为问题的半导体装置中，如同大型显示装置一样，需要降低布线电阻，并且，例如，考虑使用铜布线的方法。然而，在包括容易响应于制造基板的尺寸增加并且具有电场效应迁移率的氧化物半导体的晶体管中，当将氧化物半导体连接至具有低布线电阻的铜布线时，导致这样的问题，即，导通电流相对于截止电流的比率不足并且保持在大约103的数值。
另外，存在的另一问题在于，杂质在长期使用之后从外部进入晶体管内部，从而导致诸如阈值的晶体管特性的改变。
本发明一个实施例的目的是提供一种防止由于因布线电阻而造成的电压下降或信号延迟所导致的针对晶体管的信号写入的缺陷的半导体装置。例如，一个目的是提供一种显示装置，其通过防止因对于设置在该显示装置的显示器中的晶体管的写入的缺陷而造成的灰度级的缺陷来实现高显示质量。
本发明一个实施例的另一目的是实现半导体装置的高速操作。
本发明一个实施例的另一目的是实现半导体装置功耗的降低。
本发明一个实施例的另一目的是提供一种稳定地操作的晶体管和包括该晶体管的半导体装置。
本发明一个实施例的另一目的是实现具有极好的生产率的半导体装置。
本发明一个实施例的另一目的是实现具有较高可靠性的半导体装置。
制造这样一种晶体管，其中，具有低布线电阻的包括铜的布线连接至具有宽带隙和降低的载流子浓度的高度纯化的氧化物半导体。使用具有宽带隙的氧化物半导体能够降低晶体管的截止电流。另外，当这种氧化物半导体被高度纯化并且具有降低的载流子浓度时，晶体管具有正阈值电压。即，使用具有宽带隙和降低的载流子浓度的高度纯化的氧化物半导体，可以提供所谓的常断晶体管，以使得截止电流与导通电流之间的比率更高。
为了实现上述目的，在本发明的一个实施例中，将包括具有高导电性的铜的导电膜用作源极布线、栅极布线，以及源极和漏极电极的主要组分。另外，将导电膜与高度纯化并且具有降低的载流子浓度的氧化物半导体层连接。而且，包括氧化物半导体的晶体管可以通过利用绝缘膜包围来密封。
本发明的一个实施例是一种半导体装置，其包括：处于基板上的、包括氮化硅的绝缘基膜，处于基膜上的、利用第一导电层形成的栅极电极，处于栅极电极上的、包括氮化硅的第一绝缘层，处于第一绝缘层上的被高度纯化的氧化物半导体层，与高度纯化的氧化物半导体层相接触的、具有处于栅极电极上并与其交叠的端部部分并且利用第二导电层形成的源极电极和漏极电极，处于第二导电层和高度纯化的氧化物半导体层上的、包括氮化硅的第二绝缘层，利用第一导电层形成的栅极布线，以及利用第二导电层形成的源极布线。第一导电层包括包含铜作为主要组分的导电层，并且第二导电层包括包括铜作为主要组分的导电层。高度纯化的氧化物半导体层的载流子浓度低于1×1012cm-3。
此外，本发明一个实施例是上述半导体装置，其中，包含铜作为主要组分（其被包括在第二导电层中）的导电层连接至高度纯化的氧化物半导体层，具有导电性的金属氮化物介于导电层和氧化物半导体层之间。
此外，本发明的一个实施例是上述半导体装置，其中，利用第一导电层形成的栅极布线和利用第二导电层形成的源极布线彼此相交，高度纯化的氧化物半导体层介于它们之间。
此外，本发明的一个实施例是上述半导体装置，其中，基膜和第一绝缘层被设置成包围第一导电层并且彼此相接触，并且第一绝缘层和第二绝缘层被设置成包围氧化物半导体层和第二导电层并且彼此相接触。第一绝缘层和第二绝缘层可以包含相同材料。
本发明一个实施例是一种用于制造半导体装置的方法，该方法包括以下步骤：在基板上形成包括氮化硅的绝缘基膜；在基膜上形成利用第一导电层形成的栅极电极和栅极布线；在第一导电层上形成包括氮化硅的第一绝缘层；在第一绝缘层上形成氧化物半导体层；在氮气氛中将其上设置有氧化物半导体层的基板加热至大于等于350°C且小于等于700°C的温度；在加热之后，在包含氧的干燥空气中，冷却其上设置有氧化物半导体层的基板；在第一绝缘层上形成源极电极、漏极电极以及源极布线，该源极电极和漏极电极具有处于栅极电极上并与其交叠的端部部分，并且利用电连接至氧化物半导体层的第二导电层形成；以及在第二导电层和氧化物半导体层上形成包括氮化硅的第二绝缘层。
此外，本发明一个实施例是上述用于制造半导体装置的方法，其中：在氮气氛中将其上设置有氧化物半导体层的基板加热，以使该基板的温度大于等于350°C且小于等于700°C；在加热之后，将基板冷却；在包含氧的干燥空气中，将基板加热，以使该基板的温度大于等于350°C且小于等于700°C；并且在加热之后，将基板冷却。
此外，本发明一个实施例是上述用于制造半导体装置的方法，其中：在氮气氛中将其上设置有氧化物半导体层的基板加热，以使该基板的温度大于等于350°C且小于等于700°C；在包含氧的干燥空气中，将基板加热，同时保持该基板的温度；以及在包含氧的干燥空气中，将该基板冷却。
应注意到，在本说明书中，栅极指整个栅极电极和栅极布线或其部分。栅极布线是用于电连接至少一个晶体管的栅极电极与另一电极或另一布线的布线，并且例如，在其类别中，包括显示装置中的扫描线。
源极指整个源极区、源极电极、以及源极布线或其部分。源极区指示半导体层中的、电阻率等于或小于指定值的区域。源极电极指示导电层的、连接至源极区的部分。源极布线是用于将至少一个晶体管的源极电极电连接至另一电极或另一布线的布线。例如，对于显示装置中的、电连接至源极电极的信号线的情况来说，源极布线在其类别中，包括信号线。
漏极是整个漏极区、漏极电极、以及漏极布线或其部分。漏极区指示半导体层中的、电阻率等于或小于指定值的区域。漏极电极指示导电层的、连接至漏极区的部分。漏极布线是用于将至少一个晶体管的漏极电极电连接至另一电极或另一布线的布线。例如，对于显示装置中的、电连接至漏极电极的信号线的情况来说，漏极布线在其类别中，包括信号线。
另外，在本文档（说明书、权利要求书范围、附图）中，晶体管的源极和漏极根据该晶体管的结构、操作条件等互换；因此，难以确定哪一个是源极而哪一个是漏极。因此，在本文档（说明书、权利要求书范围、附图）中，从源极和漏极中随意选择的一个端子被称为源极和漏极中的一个，而另一端子被称为源极和漏极中的另一个。
应注意到，在本说明书中，氮氧化硅指包括比氧更多的氮的硅，并且在利用RBS和HFS来执行测量的情况下，分别包括浓度范围从5at.%至30at.%、20at.%至55at.%、25at.%至35at.%，以及10at.%至30at.%的氧、氮、硅以及氢。
应注意到，在本说明书中，“发光装置″指图像显示装置，或光源（包括照明装置）。另外，发光装置在其类别中包括下列模块中的任一个：其中将诸如FPC（柔性印刷电路）、TAB（带自动粘合）带、或TCP（带载封装）的连接器附接至发光装置的模块；具有在其端部处设置有印刷布线板的TAB带或TCP的模块；以及具有直接安装在基板上的IC（集成电路）的模块，在基板上通过COG（玻璃上芯片）方法形成有发光元件。
根据本发明，可以提供一种在导通电流与截止电流之间具有高比率并且具有降低的布线电阻的半导体装置。
此外，可以提供一种几乎很难造成在长期使用之后因来自外部的杂质进入而导致晶体管的特性改变的半导体装置。
此外，可以提供一种由具有更高显示质量的显示装置作为代表的半导体装置，其中，防止了因布线电阻而造成的诸如电压下降、在针对像素的信号写入中的缺陷、灰度级中的缺陷等的不利影响。
此外，可以提供以高速操作的半导体装置。
此外，可以提供功耗降低的半导体装置。
此外，可以提供稳定地操作的晶体管和包括该晶体管的半导体装置。
此外，可以提供具有极好生产率的半导体装置。
此外，可以提供具有较高可靠性的半导体装置。
附图说明
图1A和1B例示了根据实施例的半导体装置。
图2是包括氧化物半导体的反交错晶体管的纵截面图。
图3A和3B皆是图2中、沿A-A′截取的截面的能带图（示意图）。
图4A例示了向栅极（G1）施加正电势（+VG）的状态，而图4B例示了向栅极（G1）施加负电势（-VG）的状态。
图5是例示金属的真空能级与功函数（φM）之间的关系和氧化物半导体的真空能级与电子亲合势（χ）之间的关系的图。
图6是例示用于将热载流子注入硅（Si）中所需的能量的图。
图7是例示用于将热载流子注入In-Ga-Zn-O类氧化物半导体（IGZO）中所需的能量的图。
图8是例示用于将热载流子注入碳化硅（4H-SiC）中所需的能量的图。
图9示出了与短沟道效应有关的装置仿真的结果。
图10示出了与短沟道效应有关的装置仿真的结果。
图11是示出C-V特性的图形。
图12是示出Vg与（1/C）2之间的关系的图形。
图13A至13E例示了根据一个实施例制造半导体装置的方法。
图14A和14B是描述根据一个实施例的加热处理的图。
图15A和15B例示了根据一个实施例的半导体装置。
图16A至16C例示了根据一个实施例的反相器电路。
图17A和17B是显示装置的框图。
图18A是信号线驱动器电路的构造，而图18B是描述信号线驱动器电路的操作的时序图。
图19A至19C是示出移位寄存器的结构的电路图。
图20A是移位寄存器的电路图，而图20B是描述移位寄存器的操作的时序图。
图21A1、21A2以及21B例示了根据一个实施例的半导体装置。
图22例示了根据一个实施例的半导体装置。
图23例示了根据一个实施例的半导体装置的像素等效电路。
图24A至24C皆例示了根据实施例的半导体装置。
图25A和25B例示了根据一个实施例的半导体装置。
图26例示了根据一个实施例的半导体装置。
图27A和27B皆例示了电子纸的应用的示例。
图28例示了电子书装置的示例的外部视图。
图29A例示了电视机的示例的外部视图，而图29B例示了数字相框的示例的外部视图。
图30A和30B是游戏机的示例的外部视图。
图31例示了移动电话的示例的外部视图。
图32例示了根据一个实施例的半导体装置。
图33例示了根据一个实施例的半导体装置。
图34例示了根据一个实施例的半导体装置。
图35例示了根据一个实施例的半导体装置。
图36例示了根据一个实施例的半导体装置。
图37例示了根据一个实施例的半导体装置。
图38例示了根据一个实施例的半导体装置。
图39例示了根据一个实施例的半导体装置。
图40例示了根据一个实施例的半导体装置。
具体实施方式
参照附图，对实施例进行详细描述。应注意到，本发明不限于以下描述，并且本领域技术人员容易理解，在不脱离本发明的精神和范围的情况下，可以做出各种改变和修改。因此，本发明不应被视为受限于对下面实施例的描述。应注意到，在下面描述的本发明的结构中，具有相似功能的相同部分在不同图中用相同的附图标记指示，并且不重复对该部分的描述。
（实施例1）
在这个实施例中，参照图1A和1B，将设置有显示装置的电路的基板的一个实施例作为半导体装置的一个实施例来描述。
图1A和1B例示了显示装置中设置的像素的结构。图1A是例示该像素的平面结构的俯视图，而图1B是例示该像素中的堆叠结构的截面图。应注意到，图1A中的点划线A1-A2、B1-B2以及C1-C2分别对应于图1B中的截面A1-A2、B1-B2以及C1-C2。
在截面A1-A2中，例示了在像素部分中使用的晶体管151的堆叠结构。晶体管151是具有底栅结构的晶体管的一个实施例。
在截面B1-B2中，例示了在像素部分中形成的电容器的堆叠结构。
此外，在截面C1-C2中，例示了栅极布线和源极布线的布线相交部分中的堆叠结构。
晶体管151包括：处于基板100上的基膜101、处于基膜101上的、利用第一导电层形成的栅极电极111a、以及处于栅极电极111a上的第一绝缘层102。此外，晶体管151包括与处于栅极电极111a上的第一绝缘层102相接触的、包括沟道形成区的氧化物半导体层113a。此外，在晶体管151中，第一电极115a和第二电极115b利用第二导电层形成，每一个都具有处于栅极电极111a上方并与其交叠的端部部分，并且与氧化物半导体层113a相接触。第一电极115a和第二电极115b充当晶体管151的源极电极或漏极电极。此外，将第二绝缘层107设置在第一电极115a、第二电极115b、第一绝缘层102以及氧化物半导体层113a上。此外，将第三绝缘层108设置在第二绝缘层107上，并且将第一像素电极109设置在第三绝缘层108上。第一像素电极109利用第三导电层形成，以通过形成在第二绝缘层107和第三绝缘层108中的接触孔128电连接至第二电极115b。
形成在像素部分中的电容器具有这样的结构，其中，第一绝缘层102、第二绝缘层107以及第三绝缘层108介于利用第一导电层形成的电容器布线111b与利用第三导电层形成的第一像素电极109之间。
栅极布线与源极布线的相交部分可以具有这样的结构，其中，第一绝缘层102和氧化物半导体层113b介于利用第一导电层形成的栅极布线111c与利用第二导电层形成的源极布线115c之间。在氧化物半导体层113b介于这些布线之间的情况下，可以增加布线之间的距离；由此，可以降低在布线的相交处生成的电容。
在这个实施例中，将铜用于第一导电层。作为第一导电层，可以使用包含铜作为主要组分的层的单一层，或包括包含铜作为主要组分的层和其它导电膜的叠层。包含铜作为主要组分的第一导电层具有高导电性并且可以降低布线电阻。
另外，包括诸如Cr、Ta、Ti、Mo或W的难熔金属材料的层或者包括这些材料中的任一种的合金材料层可以被堆叠成与包含铜作为主要组分的层的一个或两个侧表面相接触。此外，在利用将防止产生小丘（hillock）或针状物（whisker）的诸如Si、Ti、Ta、W、Mo、Cr、Nd、Sc或Y的元素添加至其的Al材料的情况下，可以改进耐热性。应注意到，优选的是，导电层具有足够耐热性，以至少耐受热处理。
此外，例如，可以形成氮化钽膜，以使其与包含铜作为主要组分的层交叠，使得形成抑制铜扩散的阻挡膜。
包含铜作为主要组分的第一导电层阻挡在400nm至450nm附近的波长下的光。当与氧化物半导体层交叠的栅极电极111a利用包含铜作为主要组分的第一导电层形成时，可以防止400nm至450nm附近的波长下的光从基板100侧进入氧化物半导体层。氧化物半导体层具有对400nm至450nm附近的波长的感光性。由此，利用包含铜作为主要组分的第一导电层形成的栅极电极111a可以防止包括氧化物半导体层的晶体管的电特性或包括氧化物半导体层的半导体装置的操作因400nm至450nm附近的波长下的光而不稳定。
包含铜作为主要组分的第一导电层形成在基膜101与第一绝缘层102之间。
应注意到，布线材料可以根据显示装置所需的性能而适当地选择。例如，可以仅将包括需要具有比栅极布线更高的导电性质的源极布线的第二导电层利用包括Cu的布线来形成。
在这个实施例中，将氮化硅（SiNy（y>0））层用于基膜101。使用氮化硅层，可以防止其中铜从包含铜作为主要组分的第一导电层扩散的现象。另外，可以防止其中杂质元素从基板100扩散到半导体元件中的现象。
基膜101和第一绝缘层102皆包括至少一个氮化硅层，并且可以具有包括另一绝缘层的叠层。作为要堆叠的另一绝缘层，例如，可以使用氮氧化硅层、氧氮化硅层或氧化硅层。另选的是，可以使用由铝、钽、钇或铪的氧化物、氮化物、氧氮化物以及氮氧化物中的一种制成的层，或者包括上述至少两种或更多种的化合物层。
具体来说，优选的是，作为栅极绝缘膜，因为改进了作为栅极绝缘膜的性质，所以使用具有比氮化硅更高的电容率的绝缘膜和氮化硅层的组合。
应注意到，在两个氮化硅层之间形成包含铜作为主要组分的第一导电层可以抑制铜扩散。
应注意到，基膜101和第一绝缘层102优选地通过溅射方法、CVD方法或高密度等离子体CVD方法来形成。
在这个实施例中，将高度纯化以使其具有比1×1012cm-3低的载流子浓度并且具有宽带隙的In-Ga-Zn-O类氧化物半导体用于氧化物半导体层。
在包括被高度纯化以使其具有比1×1012cm-3低的载流子浓度的氧化物半导体层的晶体管中，阈值电压为正值，并且提供所谓常断特性。此外，包括具有宽带隙的氧化物半导体的晶体管具有小截止电流。在本实施例结尾处对包括具有这种特性的氧化物半导体的晶体管的电特性进行描述。
作为用于氧化物半导体层的氧化物半导体，还可以使用下列金属氧化物：诸如In-Sn-Ga-Zn-O类氧化物半导体的四组分金属氧化物；三组分金属氧化物，诸如In-Ga-Zn-O类氧化物半导体、In-Sn-Zn-O类氧化物半导体、In-Al-Zn-O类氧化物半导体、Sn-Ga-Zn-O类氧化物半导体、Al-Ga-Zn-O类氧化物半导体、以及Sn-Al-Zn-O类氧化物半导体；二组分金属氧化物，诸如In-Zn-O类氧化物半导体、Sn-Zn-O类氧化物半导体、Al-Zn-O类氧化物半导体、Zn-Mg-O类氧化物半导体、Sn-Mg-O类氧化物半导体、In-Mg-O类氧化物半导体；In-O类氧化物半导体；Sn-O类氧化物半导体；以及Zn-O类氧化物半导体。可以将氧化硅添加至上述氧化物半导体层中的任一种中。将妨碍结晶的氧化硅（SiOx（x>0））添加到氧化物半导体层中可以在在制造处理中形成氧化物半导体层之后执行热处理时抑制氧化物半导体层结晶。
应注意到，作为氧化物半导体层，可以使用由InMO3（ZnO）m（m>0）表示的薄膜。这里，M表示从Ga、Al、Mn以及Co中选择的一种或更多种金属元素。例如，M可以是Ga、Ga和Al、Ga和Mn、Ga和Co等。其组分表达式用InMO3（ZnO）m（m>0）表示的、包括Ga作为M的氧化物半导体膜被称为In-Ga-Zn-O类氧化物半导体，并且还将In-Ga-Zn-O类氧化物半导体的薄膜称为In-Ga-Zn-O类非单晶膜。
对于氧化物半导体层，使用通过RTA（快速热退火）方法等经受短时间高温脱水或脱氢的氧化物半导体层。加热步骤使氧化物半导体层的表面部分具有包括所谓纳米级晶体的晶体区，该纳米级晶体具有大于等于1nm且小于等于20nm的粒度，而其余部分为非晶的或者由非晶体和微晶体的混合物形成，其中，非晶区点缀有微晶体。应注意到，纳米级晶体的尺寸仅仅是一示例，并且本发明不被认为受限于上述范围。
利用具有这种结构的氧化物半导体层，因为包括纳米级晶体的致密晶体区存在于表面部分中，所以可以防止因湿气进入表面部分或从表面部分去除氧而造成的朝向n型的变化。结果，可以防止变化为n型而造成的电特性的劣化，具体来说，可以防止截止电流增大。
应注意到，该晶体区除了上述晶粒以外还可以包括另一晶粒。晶粒的晶体结构不限于上述结构，并且该晶体区可以包括具有另一结构的晶粒。例如，在利用In-Ga-Zn-O类氧化物半导体材料的情况下，除了In2Ga2ZnO7的晶粒以外，还可以包括InGaZnO4的晶粒。
在这个实施例中，将铜用于第二导电层。此外，例如可以将氮化钽膜形成为阻挡膜，其抑制包含铜作为主要组分的层上的铜扩散。
应注意到，第二导电层至少包括包含铜作为主要组分的层，如同第一导电层那样，并且可以具有单一层结构，或者包括包含铜作为主要组分的层和另一导电层的叠层结构。包含铜作为主要组分的第二导电层具有高导电性并且可以降低布线电阻。
在其中包括在第二导电层中的、包含铜作为主要组分的层与氧化物半导体层相接触的结构中，在某些情况下，因为进行将氧化物半导体层高度纯化所需的热处理而将氧化铜形成在包含铜作为主要组分的层与氧化物半导体层之间。形成在包含铜作为主要组分的层与氧化物半导体层之间的氧化铜是半导体，其不干扰氧化物半导体层与第二导电层之间的电连接。
应注意到，在其中包含铜作为主要组分的层与氧化物半导体层相接触的结构中，铜在某些情况下扩散至氧化物半导体层。然而，氧化物半导体层的特性几乎很难受到以铜等作为代表的重原子扩散的影响，其不同于硅半导体。
第二导电层可以包括附加地设置在包含铜作为主要组分的层与氧化物半导体层之间的另一导电层。
设置在包含铜作为主要组分的层与氧化物半导体层之间的该另一导电层优选地利用包括具有高氧亲合势的金属的材料来形成。作为具有高氧亲合势的金属，包括从钛（Ti）、锰（Mn）、镁（Mg）、锆（Zr）、铍（Be）、钍（Th)等中选择的金属的一种或更多种材料是优选的。
当氧化物半导体层和具有高氧亲合势的导电层彼此相接触地形成时，分界面的附近区域的载流子密度增加，并且形成低电阻区，由此，可以降低氧化物半导体层与导电层之间的接触电阻。这是因为具有高氧亲合势的导电层从氧化物半导体层提取氧的缘故，并由此，在氧化物半导体层中包含过量金属的层（这种层被称为合成层）和被氧化的导电膜中的任一个或二者都形成在氧化物半导体层与导电层之间的分界面中。
例如，在其中In-Ga-Zn-O类氧化物半导体层与钛膜相接触的结构中，过铟层和氧化钛层在某些情况下形成在氧化物半导体层与钛膜之间的分界面的附近区域。在其它情况下，过铟层和氧化钛层中的一个形成在其中氧化物半导体层与钛膜相接触的分界面的附近区域中。作为缺氧In-Ga-Zn-O类氧化物半导体层的过铟层具有高导电性；由此，可以降低氧化物半导体层与导电层之间的接触电阻。
应注意到，具有导电性的钛膜或氧化钛膜可以被用作与氧化物半导体层相接触的导电膜。在该情况下，在其中In-Ga-Zn-O类氧化物半导体层与氧化钛膜相接触的结构中，过铟层可以形成在其中氧化物半导体层与氧化钛膜相接触的分界面的附近区域中。
另选的是，作为设置在包含铜作为主要组分的层与氧化物半导体层之间的另一导电层，包括低负电性金属的导电层是优选的。作为低负电性金属，从钛、镁、钇、铝、钨、钼等中选择的材料中的一种或更多种是优选的。
通过在包含铜作为主要组分的层与氧化物半导体层之间设置包括低负电性金属的导电层，来从氧化物半导体层去除诸如湿气或氢的杂质，可以形成本征（i型）半导体或大致i型的半导体。结果，可以防止晶体管特性劣化，如因上述杂质而造成阈值电压的偏移；由此，可以降低截止电流。
被包括低负电性金属的导电层吸收的、诸如氢或水的杂质趋于与低负电性金属结合。化学地结合至导电层中的金属的杂质与该金属具有稳定的结合（bond）。在杂质一旦被吸收到导电层中之后，该杂质不太可能扩散至氧化物半导体层中。
因此，因为保持了其中诸如氢或水的杂质被俘获在包括低负电性金属的导电层中的状态，所以包括低负电性金属的导电层中的氢浓度高于氧化物半导体层的氢浓度。具体来说，第一电极115a和第二电极115b中的氢浓度高达氧化物半导体层的氢浓度的1.2倍或更多，优选的是，高达氧化物半导体层的氢浓度的5倍或更多。
导电层的氢浓度通过次级离子质谱法（SIMS）来测量。
这里，描述对氧化物半导体层和导电层的氢浓度的分析。氧化物半导体层和导电层的氢浓度通过次级离子质谱法（SIMS）来测量。已知的是，理论上难以通过SIMS分析准确地获取样本表面附近区域或利用不同材料形成的堆叠膜之间的分界面的附近区域的数据。由此，在通过SIMS来分析这些层的、沿厚度方向的氢浓度分布的情况下，恒定并且在设置这些层的区域中不会很大地改变的平均值被用作氢浓度。此外，在层厚度较小的情况下，示出恒定值的区域因相邻层的影响而在某些情况下不能被发现。在这种情况下，设置这些层的区域的氢浓度的最大值或最小值被用作该层的氢浓度。此外，在最大峰值和最小峰值在其中设置了这些层的区域中不存在的情况下，拐点值被用作氢浓度。
应注意到，在上述低负电性金属中，钛、钼以及钨具有与氧化物半导体层的低接触电阻。由此，可以形成与氧化物半导体层具有低恒定电阻的第一电极115a和第二电极115b。此外，当与氧化物半导体层相接触的导电层利用钛、钼以及钨中的任一种形成时，可以减少氧化物半导体层中的杂质。
另选的是，设置在包含铜作为主要组分的层与氧化物半导体层之间的该另一导电层可以利用诸如Al、Cr、Ta、Ti、Mo或W的金属材料或包括任意这些金属材料的合金材料来形成。
此外，另选的是，可以使用导电金属氧化物。作为导电金属氧化物，可以使用氧化铟（In2O3）、氧化锡（SnO2）、氧化锌（ZnO）、氧化铟和氧化锡的合金（In2O3-SnO2，缩写成ITO）、氧化铟和氧化锌的合金（In2O3-ZnO）或添加了硅或氧化硅的上述金属氧化物材料。
导电层不限于单一层并且可以是两个或更多个层的堆叠。应注意到，优选的是，导电层具有足够耐热性，以使至少耐受热处理。
应注意到，包括诸如Cr、Ta、Ti、Mo或W的难熔金属的层可以被堆叠成与包含铜作为主要组分的层的一个或两个侧表面相接触。此外，在利用将防止产生小丘或针状物的诸如Si、Ti、Ta、W、Mo、Cr、Nd、Sc或Y的元素添加至其的Al材料的情况下，可以改进耐热性。
在这个实施例中，第二绝缘层107是氮化硅（SiNy（y>0））层。
第二绝缘层107不包括诸如湿气、氢离子、或OH-的杂质，并且利用防止这些杂质从外部进入的无机绝缘膜来形成。使用氮化硅层，可以防止铜从包含铜作为主要组分的第一导电层和第二导电层扩散。
在这个实施例中，第一绝缘层102和第二绝缘层107皆利用氮化硅来形成。另外，第一绝缘层102和第二绝缘层107彼此相接触。按这种方式，具有相同种类的无机绝缘层被设置成彼此相接触，从而包围晶体管151，由此，可以更紧密地密封晶体管。在相同种类的无机绝缘层彼此相接触的情况下，可以使用上述无机绝缘层；具体来说，氮化硅膜因其可以有效地阻挡杂质而优选。
第二绝缘层107至少包括氮化硅层，并且可以具有包括氮化硅层和另一绝缘层的叠层结构。作为要堆叠的另一绝缘层，可以使用诸如氧化物绝缘层、氧氮化物绝缘层、氮化物绝缘层，或氮氧化物绝缘层的无机绝缘层。例如，可以堆叠氮氧化硅层、氧氮化硅层、氧化硅层等。
此外，当氧化物绝缘膜被设置成与氧化物半导体层相接触并且将氮化硅（SiNy（y>0））层堆叠在氧化物绝缘膜上时，可以降低氧化物半导体层中的氧缺乏。具体来说，在第二绝缘层107中，可以将氧化硅（SiOx（x>0））层形成在与氧化物半导体层相接触的一面上，并且可以将氮化硅层堆叠在其上。此外，当包含铜作为主要组分的第二导电层覆盖有氮化硅层时，可以抑制铜扩散。
第二绝缘层107优选地通过溅射方法来形成，以防止氧化物半导体层被诸如湿气、氢离子或OH-的杂质污染。
可以设置第三绝缘层108。第三绝缘层108形成有单一层或叠层，并且用以平坦化因诸如形成在下面的晶体管的结构体而造成的不均匀性，以形成平坦表面。第三绝缘层108例如可以利用耐热有机材料（如聚酰亚胺、丙烯酸树脂、苯并环丁烯类树脂（benzocyclobutene-basedresin）、聚酰胺或环氧树脂）来形成。除了这样的有机材料以外，还可以使用低介电常数材料（低k材料）、硅氧烷类树脂、PSG（磷硅酸盐玻璃）、BPSG（硼磷硅酸盐玻璃（borophosphosilicate glass））等。应注意到，第三绝缘层108可以通过堆叠利用上述材料形成的多个绝缘膜来形成。
第一像素电极109电连接至晶体管并且被用于显示装置的像素。第一像素电极109充当用于显示元件的电极，并且利用透射可见光的导电膜来形成。
对于透射可见光的导电膜，可以使用诸如铟锡氧化物（以下称为ITO）、氧化铟锌或包含氧化硅的铟锡氧化物的透光导电材料。
下面描述将氧化物半导体层高度纯化以使其具有低于1×1012cm-3的载流子浓度，并且具有宽带隙。
<本征氧化物半导体>
尽管已经对氧化物半导体的、诸如态密度（DOS）的性质进行了许多研究，但它们不包括充分降低自身定域能级（localized level）的思想。根据所公开发明的一个实施例，高度纯化的氧化物半导体通过去除可能影响能隙中的DOS的水或氢来形成，从而形成本征（i型）氧化物半导体。这基于充分降低自身定域能级的思想。由此，可以制造极好的工业产品。
应注意到，在去除氢、水等的同时可以去除氧。因此，优选的是，按将氧提供至导致氧缺乏的金属悬键（dangling bond）的方式来实现纯化的（i型）氧化物半导体，从而降低因氧缺乏而造成的定域能级。例如，过氧氧化物膜与沟道形成区相接触地形成，并且在200°C至400°C（典型为250°C）温度下执行热处理，由此，可以从氧化物膜提供氧，并且可以降低因氧缺乏而造成的定域能级。
氧化物半导体特性劣化的因素被考虑成归因于导带下、因过量的氢而造成的0.1eV至0.2eV能级，因氧不足而造成的深能级等。将氢彻底去除并充分提供氧，以消除这种缺陷。
氧化物半导体通常被视为n型半导体；然而，根据所公开发明的实施例，i型氧化物半导体通过去除诸如水或氢的杂质并且提供作为氧化物半导体的组成元素的氧来实现。在这方面，可以说，所公开发明的实施例包括决非在硅等的情况下通过添加杂质来获取i型半导体的思想的新技术思想。
<包括氧化物半导体的晶体管的导电机制>
包括氧化物半导体的晶体管具有某些特性。这里，参照图2、图3A和3B、图4A和4B以及图5，对晶体管的导电机制进行描述。应注意到，下面的描述基于假定出于容易理解目的的理想情况，而不一定反映真实情况。还应注意到，下面的描述仅仅是一种考虑，而不影响本发明的有效性。
图2是包括氧化物半导体的反交错晶体管的截面图。氧化物半导体层（OS）设置在栅极电极层(G1）上，其间具有栅极绝缘层（G1），并且源极电极（S）和漏极电极（D）形成在其上。此外，背栅（G2）设置在源极电极和漏极电极上，其间插入有绝缘层。
图3A和3B是图2中、沿A-A′线截取的截面的能带图（示意图）。图3A例示了其中源极与漏极之间的电势差为零（该源极和漏极具有相同的电势，VD=VS=0V）的情况。图3B例示了其中漏极电势高于源极电势（VD>VS）的情况。
图4A和4B是图2中的截面B-B′的能带图（示意图）。图4A例示了其中向栅极电极（G1）施加正电压（VG>0）的状态，即，载流子（电子）在源极与漏极之间流动的导通状态。图4B例示了其中向栅极电极（G1）施加负电压（VG<0）的状态，即，截止状态（其中，少数载流子不流动）。
图5是例示金属的真空能级与功函数（φM）之间的关系和氧化物半导体的真空能级与电子亲合势（χ）之间的关系的图。
金属中的电子在室温下衰退，并且费米（Fermi）能级位于导带中。同时，常规的氧化物半导体是n型，并且，该费米能级（EF）远离处于带隙中心的本征费米能级（Ei），而位于导带附近。应注意到，已知的是，氧化物半导体中的部分氢用作施主，其是使氧化物半导体成为n型半导体的因素之一。
与此相反，根据所公开发明的实施例的氧化物半导体是按以下方式被制成为本征（i型）或接近于本征的氧化物半导体：将导致生成n型氧化物半导体的氢从氧化物半导体去除，以高度纯化，使得该氧化物半导体除了氧化物半导体的主要组分以外，尽可能少地包括其它元素（杂质元素）。换句话说，根据在此所公开发明的一个实施例的氧化物半导体是通过尽可能多地去除诸如氢和水的杂质而不通过添加杂质元素所获取的高度纯化的i型（本征）半导体或大致本征半导体。由此，费米能级（EF）可以与本征费米能级（Ei）相比。
氧化物半导体的带隙（Eg）设为3.15eV，而电子亲合势（χ）设为4.3V。包括在源极电极和漏极电极中的铜（Cu）的功函数为4.6eV，并且稍微低于氧化物半导体的电子亲合势（χ）。钛（Ti）的功函数大致等于氧化物半导体的电子亲合势（χ）。在该情况下，在金属与氧化物半导体之间的分界面处未形成针对电子的高肖特基势垒（Schottkybarrier）。
在其中金属的功函数（φM）和氧化物半导体的电子亲合势（χ）彼此大致相等并且金属和氧化物半导体彼此相接触的情况下，获取如图3A所示的能带图（示意图）。
在图3B中，黑点（●）指示电子。另外，虚线指示其中在向漏极施加正电压（VD>0）时未向栅极施加电压（VG=0）的情况，而实线指示其中向栅极施加正电压（VG>0）并且向漏极施加正电压（VD>0）的情况。当向栅极提供正电势（VG>0）并且向漏极提供正电势时，电子跨越势垒（h）以注入到氧化物半导体中，并且流动至漏极。势垒（h）的高度取决于栅极电压和漏极电压。当向栅极提供正电压（VG>0）并且施加正漏极电压时，势垒（h）的高度低于图3A中未施加电压的势垒（h）的高度，即，势垒（h）的高度小于带隙（Eg）的一半。在未向栅极施加电压的情况下，载流子（电子）因高电势势垒而未从电极注入至氧化物半导体侧，使得电流不流动，其意指截止状态。另一方面，当将正电压施加至栅极时，电势势垒降低，并由此，电流流动，其意指导通状态。
这时，如图4A所示，注入至氧化物半导体的电子在栅极绝缘层与高度纯化的氧化物半导体之间的分界面的附近区域（氧化物半导体的最低部分，其在能量方面稳定）行进。
如图4B所示，当向栅极电极（G1）提供负电势（反偏压）时，基本上不存在作为少数载流子的空穴。由此，电流值基本上接近于零。
按这种方式，氧化物半导体层通过高度纯化以以便除了其主要元素以外尽可能少地包括其它元素（即，杂质元素）而变为本征（i型半导体）或大致本征。由此，氧化物半导体与栅极绝缘层之间的分界面的特性导致大的影响。为此，栅极绝缘层需要与氧化物半导体形成有利的分界面。具体来说，优选的是，使用下列绝缘层，例如：利用以VHF频带至微波频带范围的电源频率所生成的高密度等离子体通过CVD方法形成的绝缘层，或者通过溅射方法形成的绝缘层。
在将氧化物半导体高度纯化时当氧化物半导体与栅极绝缘层之间的分界面有利时，在其中晶体管具有1×104·μm的沟道宽度（W）和3μm的沟道长度（L）的情况下，例如，可以实现室温下1×10-13A或更小的断态电流和0.1V/dec的阈值下摆幅（subthreshold swing）（S值）（对于100nm厚栅极绝缘层）。
当氧化物半导体如上所述高度纯化以便除了其主要元素以外尽可能少地包含其它元素（即，杂质元素）时，晶体管可以以有利的方式操作。
<包括氧化物半导体的晶体管相对于热载流子劣化的抵抗性>
接下来，参照图6、图7以及图8，对包括氧化物半导体的晶体管相对于热载流子劣化的抵抗性进行描述。应注意到，下面的描述基于假定出于容易理解目的的理想情况，而不一定反映真实情况。还应注意到，下面的描述仅仅是一种考虑。
热载流子劣化的主要原因是沟道热电子注入（CHE注入）和漏极雪崩热载流子注入（DAHC注入）。应注意到，下面，为简化起见，仅仅考虑电子。
CHE注入指其中具有高于栅极绝缘层的势垒的增益能量的电子从半导体层注入到栅极绝缘层等中的现象。电子增益能量被低电场加速。
DAHC注入指其中接收因通过高电场加速的电子的碰撞所造成的能量的电子被注入至栅极绝缘层等的现象。DAHC注入与CHE注入之间的差别是，它们是否涉及因碰撞离子化而造成的雪崩击穿。应注意到，DAHC注入需要具有高于半导体的带隙的动能的电子。
图6例示了根据硅（Si）的能带结构估计的每一个热载流子注入所需的能量，而图7例示了根据In-Ga-Zn-O类氧化物半导体（IGZO）的能带结构估计的每一个热载流子注入所需的能量。在图6和7的每一个中，左侧部分示出了CHE注入，而右侧部分示出了DAHC注入。
关于硅，因DAHC注入而造成的劣化比因CHE注入而造成的劣化更严重。这是起因于在没有碰撞的情况下加速的载流子（电子）在硅中非常少而硅具有窄带隙并且其中容易发生雪崩击穿的事实。雪崩击穿增加了能够行进越过栅极绝缘层的势垒的电子的数量，并且DAHC注入的概率容易变得高于CHE注入的概率。
关于In-Ga-Zn-O类氧化物半导体，CHE注入所需能量没有与硅的情况下极大地不同，并且CHE注入的概率仍较低。另外，DAHC注入所需的能量因宽带隙而大致等于CHE注入所需的能量。
换句话说，在In-Ga-Zn-O类氧化物半导体中，CHE注入和DAHC注入两者的概率较低，并且相对于热载流子劣化的抵抗性高于硅。
同时，In-Ga-Zn-O类氧化物半导体的带隙与作为具有高耐受电压的材料而引人注目的碳化硅（SiC）的带隙相当。图8例示了关于4H-SiC的每一个热载流子注入所需的能量。图8示出了CHE注入和DAHC注入。关于CHE注入，In-Ga-Zn-O类氧化物半导体具有稍微更高的阈值，并且可以说是具有优点的。
如上所述，可以看出，与硅相比，In-Ga-Zn-O类氧化物半导体具有相对于热载流子劣化的显著更高的抵抗性，和相对于源极-漏极击穿的更高的抵抗性。还可以说，可以获得与碳化硅的耐受电压相当的耐受电压。
<包括氧化物半导体的晶体管中的短沟道效应>
接下来，参照图9和图10，对包括氧化物半导体的晶体管中的短沟道效应进行描述。应注意到，下面的描述基于假定出于容易理解目的的理想情况，而不一定反映真实情况。还应注意到，下面的描述仅仅是一种考虑。
短沟道效应指随着晶体管小型化（沟道长度（L）减少）而变得明显的电特性劣化。短沟道效应导致漏极对源极的影响。短沟道效应的具体示例是阈值电压下降，阈值下摆幅（S值）增加，泄漏电流增加等。
这里，通过装置仿真来检查能够抑制短沟道效应的结构。具体来说，准备四种模型，每一种模型都具有不同载流子浓度和不同厚度的氧化物半导体层，并且估计沟道长度（L）与阈值电压（Vth）之间的关系。作为模型，采用底栅晶体管，其皆包括载流子浓度为1.7×10-8/cm3或1.0×1015/cm3并且厚度为1μm或30nm的氧化物半导体层。应注意到，In-Ga-Zn-O类氧化物半导体被用于氧化物半导体层，并且具有厚度为100nm的氧氮化硅被用作栅极绝缘层。氧化物半导体被假定成：带隙为3.15eV、电子亲合势为4.3eV、相对介电常数为15、以及电子迁移率为10cm 2/Vs。氧氮化硅膜的相对电容率被假定成4.0。该计算利用由Silvaco Inc制作的装置仿真软件“ATLAS”来执行。
应注意到，在顶栅晶体管与底栅晶体管之间的计算结果中没有显著差别。
图9和图10示出了计算结果。图9示出了其中载流子浓度为1.7×10-8/cm3的情况，而图10示出了其中载流子浓度为1.0×1015/cm3的情况。图9和图10皆示出了在沟道长度（L）为10μm的晶体管被用作基准并且沟道长度从10μm变动至1μm时，阈值电压（Vth）的偏移量（ΔVth）。如图9所示，在其中氧化物半导体的载流子浓度为1.7×10-8/cm3并且氧化物半导体层的厚度为1μm的情况下，阈值电压的偏移量（ΔVth）为-3.6V。如图9所示，在其中氧化物半导体的载流子浓度为1.7×10-8/cm3并且氧化物半导体层的厚度为30nm的情况下，阈值电压的偏移量（ΔVth）为-0.2V。如图10所示，在其中氧化物半导体的载流子浓度为1.0×1015/cm3并且氧化物半导体层的厚度为1μm的情况下，阈值电压的偏移量（ΔVth）为-3.6V。如图10所示，在其中氧化物半导体的载流子浓度为1.0×1015/cm3并且氧化物半导体层的厚度为30nm的情况下，阈值电压的偏移量（ΔVth）为-0.2V。该结果示出，可以通过减小氧化物半导体层的厚度来抑制在包括氧化物半导体的晶体管中的短沟道效应。例如，在其中沟道长度（L）大约为1μm的情况下，即使利用具有足够高的载流子浓度的氧化物半导体层，也可以理解，当将氧化物半导体层的厚度设置成大约30nm时，可以充分抑制短沟道效应。
<载流子浓度>
根据所公开发明的技术思想是，通过充分降低其载流子浓度而使氧化物半导体层尽可能地接近本征（i型）氧化物半导体层。参照图11和图12，对用于计算载流子浓度和实际测量载流子浓度的方法进行描述。
首先，对用于计算载流子浓度的方法进行简要说明。载流子浓度可以按制造MOS电容器并且估算该MOS电容器的C-V（电容-电压）测量（C-V特性）结果的方式来计算。
具体来说，载流子浓度Nd可以按以下方式来计算：C-V特性通过标绘栅极电压VG与MOS电容器的电容C之间的关系来获取；栅极电压VG与（1/C）2）之间的关系的图形根据C-V特性来获取；寻找该图形的弱反转区中（1/C）2的微分值；以及将该微分值代入公式1中。应注意到，公式1中的e、ε0以及ε分别表示基本电荷、真空电容率、以及氧化物半导体的相对电容率。
接下来，对通过上述方法实际测量的载流子浓度进行描述。用于该测量的样本（MOS电容器）如下形成：在玻璃基板上将钛膜形成达厚度300nm；在钛膜上将氮化钛膜形成达厚度100nm；在氮化钛膜上将包括In-Ga-Zn-O类氧化物半导体的氧化物半导体层形成达厚度2μm；在氧化物半导体层上将氧氮化硅膜形成达厚度300nm；以及在氧氮化硅膜上将银膜形成达厚度300nm。应注意到，氧化物半导体层利用用于通过溅射方法来淀积包括In、Ga和Zn（In:Ga:Zn=1:1:0.5[原子比]）的氧化物半导体的金属氧化物靶而形成。此外，形成氧化物半导体层的气氛是氩和氧的混合气氛（具有流量比Ar：O2=30（sccm）：15（sccm））。
图11和图12分别例示了C-V特性和VG与（1/C）2之间的关系。利用公式1和图12的图形的弱反转区中的微分值（1/C）2的计算得到载流子浓度为6.0×1010/cm3。
按这种方式，利用i型或大致i型的氧化物半导体（例如，具有低于1×1012/cm3、优选地低于或等于1×1011/cm3、进一步优选地低于1.4×1010/cm3的载流子浓度），可以获取具有极好的断态电流特性的晶体管。
在这个实施例中，第一导电层和第二导电层皆包括包含铜作为主要组分的导电层，由此，可以提供降低布线电阻的半导体装置。当本实施例中描述的半导体装置被应用于具有大屏幕的显示装置或具有高清晰度的显示装置时，几乎难于造成对于信号线末端部分的信号传送延迟、电源线的电压下降等。结果，可以提供一种抑制诸如显示不均匀性或灰度级缺陷的显示质量劣化从而改进显示质量的显示装置。
此外，使用被高度纯化以使其具有比1×1012cm-3低的载流子浓度的氧化物半导体层，可以实现具有正阈值电压（即，所谓的常断特性）的切换元件。
此外，当具有大于2eV的宽带隙的氧化物半导体被用于晶体管时，可以降低截止电流。例如，在其中将反偏压施加至使用具有3.15eV带隙的In-Ga-Zn-O类氧化物半导体并且沟道长度为10μm的MOSFET的情况下，泄漏电流为1×10-16A/μm（每微米的沟道长度）或更低。另外，导通电流相对于截止电流的比率为1010或更高，其足够高。
结果，可以提供一种其中在截止状态下不消耗电力并且抑制泄漏电流的省电的半导体装置。此外，可以提供一种在导通电流与截止电流之间具有高比率的半导体装置。此外，可以提供一种具有高对比度和高显示质量的显示装置。
使用高度纯化的氧化物半导体层，可以提供一种具有高电子场效应迁移率并且高速操作的半导体装置。
此外，因为包含铜作为主要组分的布线利用氮化物膜来密封，所以抑制了铜的扩散，使得可以提供一种具有更高可靠性的半导体装置。
该实施例可以与本说明书中的任意其它实施例自由组合。
（实施例2）
在这个实施例中，参照图13A至13E，对实施例1中描述的半导体装置的制造处理进行描述。应注意到，图13A至13E中的截面A1-A2、B1-B2以及C1-C2分别是图1A中沿点划线A1-A2、B1-B2以及C1-C2截取的截面图。
首先，在基板100上将包括氮化硅的基膜101形成为厚度大于或等于50nm而小于或等于300nm，优选地大于或等于100nm而小于或等于200nm。作为基板100，除了玻璃基板或陶瓷基板以外，还可以使用具有可以耐受该制造处理中的处理温度的耐热性的塑料基板等。在基板不需要透光性质的情况下，可以使用在其表面上设置有绝缘膜的、诸如不锈钢合金基板的金属基板。作为玻璃基板，例如，可以使用钡硼硅酸盐（barium borosilicate）玻璃、铝硼硅酸玻璃、铝硅酸玻璃等的无碱玻璃基板。另选的是，可以使用石英基板、蓝宝石（sapphire）玻璃等。此外，作为基板100，可以使用具有以下尺寸中的任一个的玻璃基板：第3代（550mm×650mm）、第3.5代（600mm×720mm或620mm×750mm）、第4代（680mm×880mm或730mm×920mm）、第5代（1100mm×1300mm）、第6代（1500mm×1850mm）、第7代（1870mm×2200mm）、第8代（2200mm×2400mm）、第9代（2400mm×2800mm或2450mm×3050mm）或第10代（2950mm×3400mm）。
在这个实施例中，将铝硼硅酸玻璃用于基板100。
基膜101可以被形成为单一层或氮化硅膜和/或氮氧化硅膜的叠层。基膜101可以适当地通过溅射方法、CVD方法、涂敷方法、印刷方法等来形成。应注意到，该膜可以掺杂有磷（P）或硼（B）。
在这个实施例中，作为基膜101，通过PCVD方法将氮化硅膜形成达厚度100nm。
接下来，形成栅极电极111a、存储电容器布线111b以及栅极布线111c。首先，在基膜101上，通过溅射方法、真空蒸发方法或镀覆法，将包括Cu的第一导电层形成为厚度大于或等于100nm且小于或等于500nm，优选地大于或等于200nm且小于或等于300nm。通过光刻方法、喷墨方法等，在导电层上形成掩模，并且使用该掩模来蚀刻第一导电层，从而形成栅极电极111a、存储电容器布线111b以及栅极布线111c。为了改进基膜101与第一导电层之间的附着，可以在第一导电层中形成包括诸如W、Ta、Mo、Ti、Cr等的金属的层，包括这些金属中的任意组合的合金层，或者任意这些金属的氮化物或氧化物的层，以便与基膜101相接触。
通过喷墨方法形成抗蚀剂掩模不需要光掩模；由此，可以降低制造成本。另选的是，可以通过喷墨方法在基板上排出纳米级铜导电膏等并且烘烤该纳米级导电膏，而以低成本形成栅极电极111a、存储电容器布线111b以及栅极布线111c。
在这个实施例中，在基膜101上形成厚度250nm的Cu膜，并且使用通过第一光刻步骤形成的抗蚀剂掩模选择性地蚀刻该Cu膜，从而形成栅极电极111a、存储电容器布线111b以及栅极布线111c。
接下来，形成第一绝缘层102。在第一导电层和基膜101上将充当栅极绝缘层的第一绝缘层102形成为厚度大于或等于50nm而小于或等于800nm，优选地大于或等于100nm而小于或等于600nm。
在这个实施例中，通过溅射方法在第一导电层和基膜101上淀积氮化硅（SiNy（y>0））层，从而形成具有100nm厚度的第一绝缘层102。
应注意到，因为通过去除杂质而变为i型或大致i型的氧化物半导体（高度纯化的氧化物半导体）的氧化物半导体对界面态密度或分界面电荷极其敏感，所以与栅极绝缘层的分界面是重要的。由此，对于与高度纯化的氧化物半导体相接触的绝缘层来说需要更高质量。
例如，因为可能形成具有高耐受电压的致密、高质量绝缘膜，所以优选地采用使用微波（2.45GHz）的高密度等离子体CVD。当高度纯化的氧化物半导体和高质量栅极绝缘膜彼此相接触时，可以降低界面态密度，并且可以获取有利的分界面特性。
另外，因为利用高密度等离子体CVD设备形成的绝缘膜可以具有均匀的厚度，所以该绝缘膜具有极好的阶梯覆盖。另外，在利用高密度等离子体CVD设备形成的绝缘膜中，可以精确地控制薄膜的厚度。应注意到，在本说明书中，高密度等离子体CVD设备指可以实现高于或等于1×1011/cm3的等离子体密度的装置。
不用说，如果可以形成作为栅极绝缘膜来说有利的绝缘膜，则可以采用诸如溅射方法和等离子体CVD方法的其它膜形成方法。另选的是，可以使用通过在形成绝缘膜之后执行的热处理来改进与氧化物半导体的分界面的膜质量和特性的绝缘膜。在任何情况下，可以采用任何绝缘膜，只要其与氧化物半导体的分界面具有降低的界面态密度并且可以形成有利的分界面以及具有针对栅极绝缘膜的有利膜质量即可。
接下来，形成氧化物半导体膜103。在第一绝缘层102上将氧化物半导体膜103形成为厚度大于或等于5nm而小于或等于200nm（包含端值），优选地大于或等于10nm而小于或等于20nm（包含端值）（参见图13A）。
在这个实施例中，作为氧化物半导体膜，利用In-Ga-Zn-O类氧化物半导体靶，通过溅射方法形成15nm厚的In-Ga-Zn-O类非单晶膜。
应注意到，在形成氧化物半导体膜103之前，优选地执行其中通过引入氩气来生成等离子体的反向溅射，以去除附着至第一绝缘层102的表面的灰尘。该反向溅射指其中将RF电源用于在氩气氛下向基板侧施加电压以生成等离子体来修改表面的方法。应注意到，代替氩气氛，可以使用氮气氛、氦气氛等。另选的是，可以使用添加有氧、N2O等的氩气氛。此外，另选的是，可以使用添加有Cl2、CF4等的氩气氛。在反向溅射之后，在不暴露至空气的情况下形成氧化物半导体膜，由此，可以防止灰尘或湿气附着至氧化物半导体膜103与第一绝缘层102之间的分界面。
作为氧化物半导体膜，还可以使用还在实施例1中描述的下列氧化物半导体：诸如In-Sn-Ga-Zn-O类氧化物半导体的四组分金属氧化物；三组分金属氧化物，诸如In-Ga-Zn-O类氧化物半导体In-Sn-Zn-O类氧化物半导体、In-Al-Zn-O类氧化物半导体、Sn-Ga-Zn-O类氧化物半导体、Al-Ga-Zn-O类氧化物半导体、以及Sn-Al-Zn-O类氧化物半导体；二组分金属氧化物，诸如In-Zn-O类氧化物半导体、Sn-Zn-O类氧化物半导体、Al-Zn-O类氧化物半导体、Zn-Mg-O类氧化物半导体、Sn-Mg-O类氧化物半导体、In-Mg-O类氧化物半导体；In-O类氧化物半导体；Sn-O类氧化物半导体；以及Zn-O类氧化物半导体。可以将氧化硅添加至上述氧化物半导体中的任一种。作为氧化物半导体膜，可以使用上面描述的用InMO3（ZnO）m（m>0）表达的薄膜。
另选的是，氧化物半导体膜可以在稀有气体（典型为氩）气氛、氧气氛、或包括稀有气体（典型为氩）和氧的气氛下通过溅射方法来形成。在利用溅射方法的情况下，膜淀积可以利用包含大于或等于重量的百分之二且小于或等于重量的百分之十的SiO2的靶和可以包含在氧化物半导体膜中的、抑制结晶化的SiOx（X>0）来执行。
这里，在这个实施例中，在其中基板与氧化物半导体靶（其包含In、Ga以及Zn（In2O3与Ga2O3与ZnO的摩尔比率为1：1：1或1：1：2））之间的距离为100mm，压力为0.6Pa，以及直流（DC）功率为0.5kW，并且气氛为氧气氛（氧气流的比例为100％）的条件下，利用该靶来形成氧化物半导体膜。应注意到，优选的是，使用脉冲直流（DC）电源作为电源，利用其，可以减少灰尘并且可以降低厚度分布。
在该情况下，优选地形成氧化物半导体膜，同时去除处理室中剩余的湿气。这用于防止氢、具有羟基的物质、或湿气被包含在氧化物半导体膜中。
在该实施例中使用的多室溅射设备设置有由硅或氧化硅（人造石英（artificial quarts））制成的靶，和用于氧化物半导体膜的靶。设置有用于氧化物半导体膜的靶的淀积室进一步设置有至少一个低温泵，作为抽空单元。应注意到，代替低温泵，可以使用涡轮分子泵，并且可以设置冷阱（cold trap），以使湿气等可以被吸收到涡轮分子泵的入口上。
从使用低温泵执行抽空的腔室内，例如抽空氢原子、包括氢原子的、诸如水（H2O）的化合物、碳原子、包括碳原子的化合物等。因此，可以降低包括在形成在淀积室中的氧化物半导体膜中的杂质的浓度。
另外，优选的是，在第一绝缘层102上接连形成氧化物半导体膜。
作为用于淀积氧化物半导体膜的溅射气体，优选地使用高纯度气体，其中，诸如氢、水、包括羟基的物质，或氢化物的杂质被降低至杂质浓度水平用单位“ppm”或“ppb”来表示的程度。
氧化物半导体膜可以在加热基板的条件下形成。这时，基板温度被设置成高于或等于100°C而低于或等于600°C，优选地高于或等于200°C而低于或等于400°C。在加热基板的同时执行膜形成，由此，可以降低所形成的氧化物半导体膜中包含的杂质的浓度。
溅射方法的示例包括其中将高频电源用作溅射电源的RF溅射方法、DC溅射方法、以及其中按脉冲方式施加偏压的脉冲DC溅射方法。RF溅射方法主要用于形成绝缘膜的情况，而DC溅射方法主要用于形成金属导电膜的情况。
另外，还存在其中可以设置多个不同材料的靶的多源溅射设备。利用多源溅射设备，不同材料的膜可以被形成为在同一腔室中堆叠，或者多种材料的膜可以在同一腔室中通过放电而同时形成。
另外，存在一种在腔室内部设置有磁体系统并且用于磁控管溅射的溅射设备，和其中在不需要利用辉光放电的情况下使用利用微波生成的等离子体的、用于ECR溅射的溅射设备。
此外，作为通过溅射的淀积方法，还存在其中靶物质和溅射气体组分在淀积期间彼此化学地起反应以形成其薄化合物膜的反应溅射方法，和其中在淀积期间向基板施加电压的偏压溅射。
接下来，通过执行第二光刻步骤，形成抗蚀剂掩模，并且将由In-Ga-Zn-O类非单晶膜形成的氧化物半导体膜103蚀刻成岛状。在蚀刻中，例如，可以将诸如柠檬酸或草酸的有机酸用于蚀刻剂。在执行蚀刻以使岛状的氧化物半导体层的末端部分具有锥状形状的情况下，可以防止因阶状形状而造成布线断路。应注意到，蚀刻在此不限于湿刻，并且还可以执行干刻。
接着，在设置有岛状氧化物半导体层的基板上执行第一热处理，以使该岛状氧化物半导体层被脱水或脱氢。
应注意到，在本说明书中，在诸如氮、稀有气体等的惰性气体的气氛下的热处理指用于脱水或脱氢的热处理。在本说明书中，“脱氢”不表示通过热处理仅消除H2。为方便起见，将消除H、OH等称作“脱水或脱氢”。
在这个实施例中，作为第一热处理，将设置有岛状氧化物半导体层的基板的温度加热至温度T。温度T小于等于700°C（或者该温度小于等于玻璃基板的应变点），优选的是，大于等于350°C且小于等于500°C，并且通过RTA（快速热退火）处理执行第一热处理达大约1分钟至10分钟。
在第一热处理中，物质的温度如图14A所示随着时间改变。
在时段（a-1），包含基板的气氛是氮气氛，基板温度被增加至温度T，并接着保持在温度T，并且此后，基板温度在氮气氛中降低。在随后时段（a-2），包含基板的气氛从氮气氛改变至氧气氛或干燥空气气氛。接着，基板温度被增加至温度T，并保持在温度T，并且此后，基板温度在氧气氛或干燥空气气氛下降低。
应注意到，在时段（a-1）期间的处理和时段（a-2）期间的处理可以在彼此不同设备中执行。当利用不同的设备同时执行这些处理时，可以缩短处理时间。
另选的是，在第一热处理中，物质温度可以如图14B所示随着时间改变。
在时段（b-1），包含基板的气氛是氮气氛，并且基板温度被增加至温度T，并保持在温度T。在随后时段（b-2），包含基板的气氛从氮气氛改变至氧气氛或干燥空气气氛，同时基板温度保持在温度T，并接着将基板温度保持在温度T。此后，基板温度可以在氧气氛或干燥空气气氛下降低。
应注意到，当时段（b-1）期间的处理和时段（b-2）期间的处理在一个设备中执行时，可以缩短用于递送基板的时间，其是优选的。
在第一热处理中使用的惰性气体气氛优选为包含作为其主要组分的氮或稀有气体（例如，氦、氖或氩）而不包含水、氢等的气氛。另选的是，引入到热处理设备中的惰性气体的纯度优选为6N（99.9999％）或更高，更优选为7N（99.99999％）或更高（即，杂质浓度为1ppm或更低，优选为0.1ppm或更低）。
此外，引入到热处理设备中的氧或干燥空气分别优选为高纯度氧气或超干燥空气（露点为-40°C或更低，优选为-60°C或更低）。
当氧化物半导体层被脱水或脱氢时，重要的是，不将氧化物半导体层暴露至空气，并且不使水或氢进入到氧化物半导体层中。
用于第一热处理的热处理设备可以是电炉，利用通过诸如加热气体的介质所产生的热传导或热辐射来加热物体的设备等。例如，可以使用诸如GRTA（气体快速热退火）设备或LRTA（灯快速热退火）设备的RTA（快速热退火）设备。LRTA设备是用于通过从诸如卤素灯、金属卤化物灯、氙弧灯、碳弧灯、高压钠灯或高压汞灯的灯发射来的光（电磁波）的辐射来加热要被处理的物体的设备。
因为脱水或脱氢可以利用RTA方法在短时间中执行，所以甚至可以在超过玻璃基板的应变点的温度下执行第一热处理。GRTA设备是用于利用高温气体来执行热处理的设备。
应注意到，第一热处理的定时不限于该定时，而是例如可以在光刻步骤或淀积步骤之前和之后执行多次。
在上述条件下充分脱水或脱氢的氧化物半导体层中，即使脱水或脱氢的氧化物半导体层的温度被增加至450°C，利用热解吸光谱（TDS），在示出排出湿气的频谱下，也检测不到大约250°C至300°C处的两个峰值中的至少一个。
处于刚进行淀积状态的氧化物半导体层是具有许多悬键的非晶层。通过执行用于脱水或脱氢的第一热处理，短距离的悬键彼此结合，使得氧化物半导体层可以具有有序的非晶结构。随着排序的继续进行，氧化物半导体层逐渐形成非晶和微晶的混合物，其中，非晶区点缀有微晶。
此外，通过在氮气氛中的第一热处理，氧化物半导体层变为缺氧型，并且被脱水或脱氢，并且降低氧化物半导体层的电阻，使得氧化物半导体层变为n型（如n-型或n+型）层。例如，通过在氮气氛中执行第一热处理，氧化物半导体层的载流子浓度高于正好在淀积之后的氧化物半导体层的浓度，其优选为1×1018/cm3或更高。
使具有n型（如n-型或n+型）的氧化物半导体层经受其中在氧气氛或干燥空气气氛下执行加热和顺序冷却的处理，由此，将氧提供给缺氧部分。其中将氧提供给缺氧部分的氧化物半导体层具有增加电阻；即，氧化物半导体层变为i型层。
通过上述步骤，获取高度纯化的氧化物半导体层113a和113b。包括高度纯化的氧化物半导体层113a的晶体管具有正阈值电压，并且实现所谓的常断切换元件。
在晶体管的电特性当中，阈值电压（Vth）是特别重要的。当阈值电压值较高或者即使在场效应迁移率较高的情况下也处于负侧时，难于控制该电路。在阈值电压较高并且阈值电压的绝对值较大的晶体管的情况下，该晶体管不能充当切换元件，并且当该晶体管在低电压下驱动时可能成为负载。
在n沟道晶体管的情况下，希望仅在将正电压施加为栅极电压之后，形成沟道并且漏极电流流动。其中除非增加驱动电压否则就不形成沟道的晶体管和其中即使在负电压状态下也形成沟道并且漏极电流流动的晶体管不适于用于电路的晶体管。如果该晶体管的阈值电压为负，则其趋于常通；换句话说，即使栅极电压为0V，电流也在源极电极与漏极电极之间流动。
至于有源矩阵显示装置，包括在电路中的晶体管的电特性非常重要，并且显示装置的性能取决于该电特性。在将该晶体管用于显示装置的情况下，希望一种通过向栅极施加尽可能接近于0V的正阈值电压来形成沟道的显示装置。
氧化物半导体层的第一热处理可以在尚未被处理成岛状氧化物半导体层的氧化物半导体膜103上执行。在该情况下，在执行第一热处理之后，将基板从加热装置取出，并接着执行光刻步骤，以将氧化物半导体膜处理成岛状氧化物半导体层。
此外，在形成包括Cu的第二导电层之前，可以选择性地蚀刻第一绝缘层102，从而形成到达第一导电层的接触孔。在其中在形成到达第一导电层的接触孔之后形成第二导电层的情况下，第一导电层和第二导电层可以不通过另一导电层而是直接彼此连接。当需要连接的接触孔的数量较少时，可以降低电阻，并且还可以减少被接触孔占用的面积。
接下来，形成包括Cu的第二导电层。通过溅射方法、真空蒸发方法或镀敷方法，在氧化物半导体层113a和113b以及第一绝缘层上，将包括Cu的第二导电层形成为具有大于或等于100nm而小于或等于500nm，优选地大于或等于200nm而小于或等于300nm的厚度。接着，在该导电层上，通过光刻方法、喷墨方法等形成掩模，并且使用该掩模来蚀刻第二导电层，从而形成充当源极和漏极电极的第一电极115a和第二电极115b以及源极布线115c。
在这个实施例中，在氧化物半导体层113a和113b以及第一绝缘层上形成250nm厚的Cu膜。接着，使用通过第三光刻步骤形成的抗蚀剂掩模选择性地蚀刻该Cu膜，从而形成充当源极和漏极电极的第一电极115a和第二电极115b以及源极布线115c。
应注意到，氧化物半导体层的暴露区域根据蚀刻条件，有时在第三光刻步骤中被蚀刻。在该情况下，栅极电极111a上的、不与第一电极115a或第二电极115b交叠的区域中的氧化物半导体层具有小于与第一电极115a或第二电极115b交叠的区域中的氧化物半导体层的厚度（参见图13C）。
应注意到，通过在该实施例中描述的半导体装置的制造步骤中施加的热，在Cu膜的、与氧化物半导体层相接触的表面上生成氧化铜。然而，氧化铜因其是半导体而不妨碍电连接。
接下来，形成第二绝缘层107。第二绝缘层107至少包括氮化硅膜，并且使用不并入诸如水或氢的杂质的方法（例如，溅射方法等）来形成，以便不污染高度纯化的氧化物半导体层。
在这个实施例中，氮化硅（SiNy（y>0））层被形成为要与第一电极115a和第二电极115b、源极布线115c、第一绝缘层102以及氧化物半导体层相接触的第二绝缘层107。例如，在稀有气体（如氩气）中，使用氮化硅靶，通过RF溅射方法来形成氮化硅（SiNy（y>0））层，以使其具有400nm的厚度。
使用高纯度气体和设置有低温泵的溅射设备，通过溅射方法来执行氮化硅膜的淀积。应注意到，通过溅射方法形成的氮化物绝缘膜特别致密，并且甚至可以将单层氮化物绝缘膜用作保护膜，以抑制其中杂质扩散到与其相接触的层中的现象。
在这个阶段，形成其中氧化物半导体层和第二绝缘层107彼此相接触的区域。氧化物半导体层的、与栅极电极相交叠并且与第一绝缘层102和第二绝缘层107相接触并插入其间的区域是沟道形成区。此外，第二绝缘层107充当沟道保护层（参见图13D）。
接下来，在惰性气体气氛或氧气气氛中执行第二热处理。该热处理的温度高于或等于200°C而低于或等于400°C，优选地高于或等于250°C而低于或等于350°C。例如，该热处理可以在氮气氛中，在250°C下执行达一个小时。第二热处理可以降低晶体管的电特性变化。应注意到，在这个实施例中，在形成第二绝缘层107之后执行第二热处理；然而，第二热处理的执行定时没有特别限制，只要其在第一热处理之后执行即可。
接下来，将第三绝缘层108形成为厚度大于或等于50nm而小于或等于300nm，优选地大于或等于100nm而小于或等于200nm。用于形成第三绝缘层108的方法不限于特定方法，而是可以根据材料使用下列方法：溅射方法、SOG方法、旋涂法、浸涂法、喷涂法、液滴排放方法（例如，喷墨方法、丝网印刷法或胶印法）等。
在其中通过涂敷材料溶液并执行烘烤来形成第三绝缘层108的情况下，可以在该烘烤步骤中，执行第二热处理（在高于或等于200°C而低于或等于400°C，优选地高于或等于250°C而低于或等于350°C的温度）。当同时执行烘烤第三绝缘层108和退火氧化物半导体层时，可以有效地制造半导体装置。
接下来，用于连接第二电极115b和第一像素电极109的接触孔128形成在第二绝缘层107和第三绝缘层108中。该接触孔通过光刻方法、喷墨方法等在第三绝缘层108上形成掩模并接着利用该掩模选择性地蚀刻第二绝缘层107和第三绝缘层108来形成。在这个实施例中，第二绝缘层107和第三绝缘层108利用通过第四光刻步骤形成的抗蚀剂掩模选择性地蚀刻，由此形成接触孔128。
接着，形成第一像素电极109。首先，透射可见光的导电膜通过溅射方法、真空蒸发方法等形成为具有大于或等于30nm而小于或等于200nm，优选地大于或等于50nm而小于或等于100nm的厚度，从而通过接触孔128与第三绝缘层108和第二电极115b相接触。通过光刻方法、喷墨方法等，在导电膜上形成掩模，并且使用该掩模来蚀刻该导电膜，从而形成第一像素电极109。
在这个实施例中，将80nm厚铟锡氧化物（下面，还称为ITO）膜形成为透射可见光的导电膜，并接着利用通过第五光刻步骤形成的抗蚀剂掩模选择性地蚀刻透射可见光的导电膜，由此，形成第一像素电极109（参见图13E）。
对于透射可见光的导电膜，可以使用诸如包括氧化钨的氧化铟、包括氧化钨的氧化铟锌、包括氧化钛的氧化铟、包括氧化钛的铟锡氧化物、ITO、氧化铟锌，或添加了氧化硅的铟锡氧化物的透光导电材料。
另选的是，透射可见光的导电膜可以利用包括导电高分子（还称为导电聚合物）的导电合成物来形成。利用导电合成物形成的像素电极希望具有小于或等于每方块10000欧姆的薄层电阻和在550nm波长下大于或等于的70％的透光率。此外，包括在导电合成物中的导电高分子的电阻率优选地小于或等于0.1Ω·cm。
在这个实施例中，形成使用高纯度气体、低温泵等来去除由氢原子或包括氢原子的诸如H2O的化合物作为典型的杂质的氧化物半导体层，并且使该氧化物半导体层经受第一热处理，以高度纯化，使得可以形成其中载流子浓度进一步降低的氧化物半导体层。结果，可以利用本征或大致本征的氧化物半导体（例如，其中，载流子浓度低于1×1012/cm3，优选地低于1×1011/cm3或更低）来形成晶体管，由此，可以提供具有显著卓越的截止电流特性的晶体管。
另外，在这个实施例中，接连进行在惰性气体气氛下通过第一热处理来执行的脱水或脱氢，和在氧气氛或干燥空气气氛下执行的向缺氧部分提供氧，由此，可以缩短处理时间。
该实施例可以与本说明书中的任意其它实施例自由组合。
（实施例3）
在这个实施例中，参照图15A和15B，对具有与实施例1不同的结构的、设置有显示装置的电路的基板的一个实施例进行描述。
图15A和15B例示了显示装置中的像素的结构。图15A是例示该像素的平面结构的俯视图，而图15B是例示该像素中的堆叠结构的截面图。应注意到，图15A中的点划线A1-A2、B1-B2以及C1-C2分别对应于图15B中的截面A1-A2、B1-B2以及C1-C2。
在截面A1-A2中，例示了在像素部分中使用的晶体管152的堆叠结构。晶体管152是具有底栅结构的晶体管的一个实施例。
在截面B1-B2中，例示了在像素部分中形成的电容器的堆叠结构。
此外，在截面C1-C2中，例示了栅极布线和源极布线的相交部分中的堆叠结构。
该实施例中描述的设置有显示装置的电路的基板在第一绝缘层102、第二绝缘层107以及第二导电层的结构中，与实施例1中描述的设置有显示装置的电路的基板具有差异。另外，栅极布线和源极布线的相交部分的结构不同。
具体来说，第一绝缘层102是绝缘层102a和绝缘层102b的叠层，而第二绝缘层107是绝缘层107a和绝缘层107b的叠层。包括在第二导电层中的、包含铜作为主要组分的层与阻挡层相接触。在栅极布线和源极布线的相交部分中，第一绝缘层102介于利用第一导电层形成的栅极布线111c与利用第二导电层形成的源极布线115c之间。
该实施例中描述的、设置有显示部分的电路的基板，除了第一绝缘层102、第二绝缘层107、与包括在第二导电层中的包含铜作为主要组分的层相接触的阻挡层，以及栅极布线和源极布线的相交部分的结构以外，其余具有和实施例1中描述的、设置有显示部分的电路的基板相同的结构；因此，省略了其详细描述。
在这个实施例中，第一绝缘层102包括两个层。氮化硅（SiNy（y>0））层被用于与包含铜作为主要组分的第一导电层相接触的绝缘层102a和基膜101，而氧化硅（SiOx（x>0））层被用于与氧化物半导体层相接触的绝缘层102b。第一绝缘膜102的厚度为100nm。
第一绝缘层102充当栅极绝缘层，并且形成在第一导电层和基膜101上，以使其具有大于或等于50nm而小于或等于800nm，优选地大于或等于100nm而小于或等于600nm的厚度。
包含铜作为主要组分的第一导电层形成在作为基膜101和绝缘层102a的两个氮化硅膜之间，由此，可以抑制铜扩散。
因去除杂质而变为i型或变为大致i型的半导体（高度纯化的氧化物半导体）的氧化物半导体对界面态密度或分界面电荷极其敏感；因此，与栅极绝缘膜的分界面是重要的。因此，与高度纯化的氧化物半导体相接触的绝缘层102b需要具有更高质量。
例如，因为可能形成具有高耐受电压的致密且高质量的绝缘膜，所以优选地采用使用微波（2.45GHz）的高密度等离子体CVD。当纯化的氧化物半导体和高质量栅极绝缘膜彼此相接触时，可以降低界面态密度，并且可以获取有利的分界面特性。
另外，因为使用高密度等离子体CVD设备形成的绝缘膜可以具有均匀的厚度，所以该绝缘膜具有极好的阶梯覆盖。另外，在使用高密度等离子体CVD设备形成的绝缘膜中，可以精确地控制薄膜的厚度。
如果可以形成对作为栅极绝缘膜来说有利的绝缘膜，则可以采用诸如溅射方法和等离子体CVD方法的其它膜形成方法。另选的是，可以使用通过在形成绝缘膜之后执行的热处理来改进与氧化物半导体的分界面的膜质量和特性的绝缘膜。在任何情况下，可以采用任何绝缘膜，只要其具有与氧化物半导体的分界面的降低的界面态密度并且可以形成有利分界面和具有针对栅极绝缘膜的有利的膜质量即可。
在这个实施例中，在其中使用高密度等离子体CVD设备（在本说明书中，高密度等离子体CVD设备指示可以实现1×1011/cm3或更高的等离子体密度的装置）形成绝缘层102b的情况下，例如，通过施加3kW至6kW的微波功率来生成等离子体，以便形成绝缘膜。
甲硅烷气体（SiH4）、氧化亚氮（N2O）以及稀有气体被引入腔室中，作为源气体，从而以10Pa至30Pa的压力生成高密度等离子体，从而在诸如玻璃基板的、具有绝缘表面的基板上形成绝缘膜。此后，停止供应甲硅烷气体，并且在不暴露至空气的情况下引入氧化亚氮（N2O）和稀有气体，使得可以在绝缘膜的表面上执行等离子体处理。在形成绝缘膜之后，至少执行通过引入氧化亚氮（N2O）和稀有气体而在绝缘膜的表面上执行的等离子体处理。通过上述处理过程形成的绝缘膜具有较小厚度，并且对应于即使其例如具有小于100nm的厚度也可以确保其可靠性的绝缘膜。
在形成绝缘层102b时，引入到腔室中的甲硅烷气体（SiH4）与氧化亚氮（N2O）的流量比处于1：10至1：200的范围中。另外，作为引入到腔室中的稀有气体，可以使用氦、氩、氪、氙等。具体来说，优选地使用不昂贵的氩。
另外，因为利用高密度等离子体设备形成的绝缘膜可以具有均匀的厚度，所以该绝缘膜具有极好的阶梯覆盖。此外，在利用高密度等离子体设备形成的绝缘膜中，可以精确地控制薄膜的厚度。
通过上述处理过程形成的绝缘膜与利用传统平行板等离子体CVD设备形成的绝缘膜极大地不同。在相互比较利用相同蚀刻剂的蚀刻速率的情况中，通过上述处理过程形成的绝缘膜的蚀刻速率比利用传统平行板等离子体CVD设备形成的绝缘膜的蚀刻速率低10％或更大或者20％或更大。由此，可以说，利用高密度等离子体设备形成的绝缘膜是致密膜。
另选的是，利用有机硅烷气体通过CVD形成的氧化硅层可以被用于绝缘层102b。作为有机硅烷气体，可以使用含硅化合物，如四氧乙基甲硅烷（tetraethoxysilane）（TEOS）（化学式：Si（OC2H5）4））、四甲基硅烷（tetramethylsilane）（TMS）（化学式：Si（CH3）4）、tetramethylcyclotetrasiloxane（TMCTS）、八甲基环四硅氧烷（octamethylcyclotetrasiloxane）（OMCTS）、六甲基二硅氮烷（hexamethyldisilazane）、三乙氧基甲硅烷（triethoxysilane）（化学式：SiH（OC2H5）3））、或三(二甲胺基)硅烷（trisdimethylaminosilane）（化学式：SiH（N（CH3）2）3）。
在这个实施例中，包括在第二导电层中的、包含铜作为主要组分的层与阻挡层相接触，并且作为导电金属氮化物的氮化钽被用于阻挡层。具体来说，利用第二导电层形成的第一电极115a、第二电极115b以及源极布线115c均具有在氮化钽层之间堆叠包含铜作为主要组分的层的结构。
可以利用抑制铜扩散的材料（具体来说，金属氮化物）来形成阻挡层。应注意到，如果与包含铜作为主要组分的层相接触的第一绝缘层102或第二绝缘层107利用金属氮化物形成，则这种绝缘层可以充当阻挡层。
具体来说，与氧化物半导体层113a相接触的阻挡层利用具有导电性的金属氮化物形成。例如，可以将氮化钛、氮化钽、氮化钨等用于阻挡层。氧化物半导体层113a和包括在第二导电层中的包含铜作为主要组分的层与介于其间的导电阻挡层堆叠，由此，可以抑制铜扩散，并且可以电连接氧化物半导体层113a和包括在第二导电层中的包含铜作为主要组分的层。
第二导电层的阻挡层形成在氧化物半导体层113a和第一绝缘层102上，并且包含铜作为主要组分的层被形成为与阻挡层相接触。通过溅射方法、真空蒸发方法、镀敷方法等，将第二导电层形成为厚度大于或等于100nm而小于或等于500nm，优选地大于或等于200nm而小于或等于300nm。
接下来，通过光刻方法、喷墨方法等，在第二导电层上形成掩模，并且使用该掩模来执行蚀刻，从而形成充当源极和漏极电极的第一电极115a和第二电极115b以及源极布线115c。
在这个实施例中，第二绝缘层107具有绝缘层107a和绝缘层107b的叠层。与第二导电层的阻挡层和氧化物半导体层相接触的绝缘层107a利用氧化硅（SiOx（x>0））层形成，而与绝缘层107a相接触的绝缘层107b利用厚度为400nm的氮化硅（SiNy（y>0））层形成。
作为用于形成第二绝缘层107的方法，选择不并入诸如水或氢的杂质的方法（例如，溅射方法等），以便不污染高度纯化的氧化物半导体层。
在其中基板与靶之间的距离（T-S距离）为89mm，压力为0.4Pa，直流（DC）功率为6kW，以及气氛为氧气氛（氧气流的比例为100％）的条件下，利用纯度6N，掺杂有硼的柱状多晶体硅靶（电阻率为0.01Ωcm），通过脉冲DC溅射方法来形成绝缘层107a。其厚度为300nm。
膜形成时的基板温度可以高于或等于室温，而低于或等于300°C，此外在该实施例中，为100°C。
使用高纯度气体和设置有低温泵的溅射设备，执行通过溅射方法形成氧化硅膜。溅射方法可以在稀有气体（典型为氩）气氛、氧气氛、或包括稀有气体（典型为氩）和氧的气氛下执行。应注意到，通过溅射方法形成的氧化物绝缘膜极其致密，并且甚至可以将单层氧化物绝缘膜用作保护膜，以抑制其中杂质扩散到与其相接触的层中的现象。
作为靶，可以使用氧化硅靶或硅靶。另外，可以使用掺杂有磷（P）或硼（B）的靶，以使将磷（P）或（B）添加至氧化物绝缘膜。
应注意到，在其中将氧化物绝缘膜用于与氧化物半导体层相接触的绝缘层107a的情况下，例如，在其中形成厚度为1nm或更大的氧化硅（SiOx（x>0））层的情况下，优选地使用硅靶。利用硅靶，通过在氧和稀有气体气氛中进行溅射而形成的氧化硅膜包含大量硅原子或氧原子的悬键。
留在氧化物半导体层中的杂质扩散到包括大量硅原子或氧原子的悬键的绝缘层107a中并固定。具体来说，氧化物半导体层中的氢原子、包括氢原子的化合物（如H2O）等很可能扩散并移动到绝缘层107a中并且固定在绝缘层107a中。
在这个阶段，形成其中氧化物半导体层与绝缘层107a相接触的区域。氧化物半导体层的、与栅极电极相交叠并且夹在绝缘层102b和绝缘层107a之间并与其相接触的区域充当沟道形成区。此外，第二绝缘层107充当沟道保护层。
应注意到，在这个实施例中，绝缘层107b通过RF溅射方法来形成。
在这个实施例中，包括在第二导电层中的、包含铜作为主要组分的层与阻挡层相接触；由此，抑制了铜扩散。另外，氧化物半导体层和包括在第二导电层中的包含铜作为主要组分的层相堆叠，导电阻挡层介于它们之间，由此，可以抑制铜扩散，并且氧化物半导体层可以电连接至包括在第二导电层中的包含铜作为主要组分的层。
将氧化物绝缘层用于处于与该氧化物半导体层相接触的一侧上的第二绝缘层，由此，可以减少氧化物半导体层中的氧缺乏。
该实施例可以与本说明书中的任意其它实施例自由组合。
（实施例4）
在这个实施例中，参照图16A至16C，描述其中利用具有四端子结构的两个晶体管来形成反相器电路的示例，其中，将一对电极层设置在氧化物半导体层的沟道形成区之上和之下，其间具有绝缘膜。图16A例示的晶体管可以通过和实施例1中图1A和1B所示晶体管151相同的方法来制造。应注意到，可以将该实施例的反相器电路用于用来驱动像素部分的驱动器电路。
用于驱动像素部分的驱动器电路例如设置在该素部分的外围中，并且利用反相器电路、电容器、电阻器等来形成。作为反相器电路的实施例之一，该反相器电路通过组合两个n沟道晶体管来形成。例如，存在具有增强型晶体管和耗尽型晶体管的组合的反相器电路（下面，称为EDMOS电路），和具有两个增强型晶体管的组合的反相器电路（下面，称为EEMOS电路）。
图16A例示了驱动器电路的反相器电路的截面结构。第一晶体管440A包括：处于基板400上的基膜，处于基膜上的、利用第一导电层形成的栅极电极421a，以及包括沟道形成区的氧化物半导体层404a，其处于栅极电极421a之上并且与第一绝缘层402相接触。另外，第一晶体管440A包括利用第二导电层形成的第一电极455a和第二电极455b，它们皆具有处于栅极电极421a上方并与其交叠的端部部分，并且与氧化物半导体层404a相接触。应注意到，第一电极455a和第二电极455b皆用作第一晶体管440A的源极电极或漏极电极。此外，将第二绝缘层428设置在第一电极455a、第二电极455b、第一绝缘层402以及氧化物半导体层404a之上，并且将利用第三导电层形成的电极422a设置在第二绝缘层428上。
第二晶体管440B包括：处于基板400上的基膜,处于基膜上的、利用第一导电层形成的栅极电极421b，以及包括沟道形成区的氧化物半导体层404b，其处于栅极电极421b之上并且与第一绝缘层402相接触。另外，第二晶体管440B包括利用第二导电层形成的第三电极455c和第四电极455d，它们皆具有处于栅极电极421b上方并与其交叠的端部部分，并且与氧化物半导体层404b相接触。应注意到，第三电极455c和第四电极455d皆用作第二晶体管440B的源极电极或漏极电极。此外，将第二绝缘层428设置在第三电极455c、第四电极455d、第一绝缘层402以及氧化物半导体层404b之上，并且将利用第三导电层形成的电极422b设置在第二绝缘层428之上。
应注意到，在第一晶体管440A和第二晶体管440B中，第二电极455b和第三电极455c通过第二布线410b连接。第三电极455c通过接触孔408连接至第二晶体管440B的栅极电极421b。
第一晶体管440A和第二晶体管440B可以按和实施例2中描述的晶体管相似的方式来形成；因此，省略了制造方法的详细描述。应注意到，在将接触孔408形成在第一绝缘层402中之后，设置第二导电层，由此，连接至第三电极455c的第二布线410b通过接触孔408直接连接至栅极电极421b。这种结构是优选的。因为需要连接的接触孔的数量较少，所以降低了电阻，并且还可以减少被接触孔占用的面积。应注意到，第二电极455b、第三电极455c以及第二布线410b利用第二导电层形成并且彼此电连接。
连接至第一晶体管440A的第一电极455a的第一布线410a是向其施加负电压VDL的电源线（负电源线）。该电源线可以是具有地电势的电源线（地电势电源线）。
连接至第二晶体管440B的第四电极455d的第三布线410c是向其施加正电压VDH的电源线（正电源线）。
图16C是驱动器电路的反相器电路的俯视图。在图16C中，沿点划线Z1-Z2截取的截面对应于图16A。
图16B例示了EDMOS电路的等效电路。图16A中的电路连接对应于图16B。例示了其中第一晶体管440A是增强型n沟道晶体管而第二晶体管440B是耗尽型n沟道晶体管的示例。图16B中的术语“OS”指示其中使用氧化物半导体的薄膜晶体管。
在这个实施例中，为了控制第一晶体管440A和第二晶体管440B的阈值电压，利用第三导电层形成的电极设置在高度纯化的氧化物半导体层的沟道形成区上，其间插入有绝缘膜。具体来说，向电极422a和电极422b施加电压，使得第一晶体管440A可以是增强型晶体管，而第二晶体管440B可以是耗尽型晶体管。
应注意到，图16A和16C例示了其中将第二布线410B通过形成在第一绝缘层402中的接触孔408而直接连接至栅极电极421b；然而，可以附加地设置连接电极，由此，电连接第二布线410b和栅极电极421b，而不需要特别限于上述示例。
如上所述，可以将反相器电路形成为具有这样的结构，其中，晶体管的阈值通过在氧化物半导体层的沟道形成区上设置电极层来控制，沟道形成区和电极层之间设有绝缘膜。晶体管的阈值利用双栅极结构来控制，由此，可以将增强型晶体管和耗尽型晶体管形成在一个基板上，而不需要分离地形成氧化物半导体膜；由此，该制造处理较简单。
此外，使用其中包括高度纯化的氧化物半导体的、具有高场效应迁移率的晶体管，和具有高导电性的铜布线，可以提供具有极好动态特性的反相器电路。
该实施例可以与任意其它实施例自由组合。
（实施例5）
在这个实施例中，对其中将像素部分、设置在像素部分中的晶体管以及用于驱动像素部分的驱动器电路的至少一部分制造在一个基板上的示例进行以下描述。
像素部分和设置在像素部分中的晶体管根据实施例1至3中的任一个来形成。此外，实施例1至3中描述的晶体管皆为n沟道晶体管，因此，驱动器电路的可以由驱动器电路当中的n沟道晶体管形成的部分和像素部分的晶体管形成在同一基板上。
图17是有源矩阵显示装置的框图的示例。在显示装置的基板5300上，设置有像素部分5301、第一扫描线驱动器电路5302、第二扫描线驱动器电路5303、以及信号线驱动器电路5304。在像素部分5301中，设置有从信号线驱动器电路5304延伸的多条信号线，并且设置有从第一扫描线驱动器电路5302和第二扫描线驱动器电路5303延伸的多条扫描线。应注意到，包括显示元件的像素按矩阵设置在其中扫描线和信号线彼此相交的相应区域中。此外，显示装置中的基板5300通过诸如柔性印刷电路（FPC）的连接部连接至定时控制电路5305（也称为控制器或控制器IC）。
在图17A中，第一扫描线驱动器电路5302、第二扫描线驱动器电路5303以及信号线驱动器电路5304与像素部分5301形成在同一基板5300上。因此，降低了设置在外部的驱动电路的组件等的数量，从而可以实现成本降低。此外，如果驱动器电路设置在基板5300外部，则布线将需要延长并且布线的连接数增加。然而，通过在基板5300上设置驱动器电路，可以降低布线的连接数。因此，可以改进可靠性或产量。
应注意到，作为示例，定时控制电路5305向第一扫描线驱动器电路5302提供第一扫描线驱动器电路起始信号（GSP1）和扫描线驱动器电路时钟信号（GCK1）。定时控制电路5305例如向第二扫描线驱动器电路5303提供第二扫描线驱动器电路起始信号（GSP2）（也称为起始脉冲）和扫描线驱动器电路时钟信号（GCK2）。此外，定时控制电路5305向信号线驱动器电路5304提供信号线驱动器电路起始信号（SSP）、信号线驱动器电路时钟信号（SCK）、视频信号数据（DATA，也称为视频信号）、以及锁存信号（LAT）。应注意到，每一个时钟信号都可以是周期不同的多个时钟信号，或者可以与反相时钟信号（CKB）一起提供。应注意到，第一扫描线驱动器电路5302和第二扫描线驱动器电路5303中的一个可以省略。
图17B例示了其中将具有低驱动频率的电路（例如，第一扫描线驱动器电路5302和第二扫描线驱动器电路5303）和像素部分5301形成在同一基板5300上，而将信号线驱动器电路5304与像素部分5301形成在不同基板上的结构。利用该结构，形成在基板5300上的驱动器电路可以利用具有比利用单晶半导体形成的晶体管更低的场效应迁移率的晶体管来形成。因此，可以实现显示装置的尺寸增加、步骤数减少、成本降低、产量提高等。
实施例1至3中描述的晶体管为n沟道晶体管，参照图18A和18B，对包括n沟道TFT的信号线驱动器电路的结构和操作的示例进行描述。
信号线驱动器电路包括移位寄存器5601和切换电路5602。切换电路5602包括多个切换电路5602_1至5602_N（N为自然数）。切换电路5602_1至5602_N各自包括多个晶体管5603_1至5603_k（k为自然数）。对其中晶体管5603_1至5603_k为n沟道TFT的示例进行描述。
信号线驱动器电路的连接关系利用切换电路5602_1作为示例来描述。晶体管5603_1至5603_k的相应第一端子连接至对应布线5604_1至5604_k。晶体管5603_1至5603_k的第二端子分别连接至信号布线S1至Sk。晶体管5603_1至5603_k的栅极连接至布线5605_1。
移位寄存器5601具有按次序向布线5605_1至5605_N输出H电平信号（也称为H信号或高电源电势电平）并且按次序选择切换电路5602_1至5602_N的功能。
切换电路5602_1具有控制布线5604_1至5604_k和信号线S1至Sk之间的导通状态（第一端子与第二端子之间的导电性）的功能，即，控制是否向信号线S1至Sk提供布线5604_1至5604_k的电势的功能。按这种方式，切换电路5602_1充当选择器。此外，晶体管5603_1至5603_k具有控制布线5604_1至5604_k和信号线S1至Sk之间的导通的功能，即，向信号线S1至Sk提供布线5604_1至5604_k的电势的功能。由此，晶体管5603_1至5603_k均充当开关。
应注意到，视频信号数据（DATA）被输入至布线5604_1至5604_k中的每一条。该视频信号数据（DATA）在许多情况下是与图像数据或图像信号相对应的模拟信号。
接下来，参照图18B的时序图，对图18A所示信号线驱动器电路的操作进行描述。图18B示出了信号Sout_1至Sout_N和信号Vdata_1至Vdata_k的示例。信号Sout_1至Sout_N是移位寄存器5601的输出信号的示例，而信号Vdata_1至Vdata_k是输入至布线5604_1至5604_k的信号的示例。应注意到，信号线驱动器电路的一个操作时段对应于显示装置中的一个栅极选择时段。例如，一个栅极选择时段被划分成时段T1至TN。时段T1至TN是用于将视频信号数据（DATA）写入至属于所选择行的像素的时段。
在时段T1至TN，移位寄存器5601将H电平信号顺序地输出至布线5605_1至5605_N。例如，在时段T1，移位寄存器5601将H电平信号输出至布线5605_1。接着，晶体管5603_1至5603_k导通，使得布线5604_1至5604_k和信号线S1至Sk开始导通。在这种情况下，分别将Data(S1)至Data（Sk）输入至布线5604_1至5604_k。Data(S1)至Data（Sk）通过晶体管5603_1至5603_k输入至所选择行中的第一至第k列。由此，在时段T1至TN中，将视频信号数据（DATA）顺序地写入至每k个列的所选择行中的像素。
通过将视频信号数据（DATA）写入至每多个列的像素，可以减少视频信号数据（DATA）的数量或布线的数量。由此，可以减少针对外部电路的连接。通过将视频信号写入至每多个列的像素，可以延长写入时间，并且可以防止不足的视频信号写入。
应注意到，包括实施例1至3中的任一个中描述的晶体管的电路可以被用作移位寄存器5601和切换电路5602。
此外，对扫描线驱动器电路的结构进行描述。该扫描线驱动器电路包括移位寄存器。另外，该扫描线驱动器电路在某些情况下可以包括电平转换器、缓冲器等。在扫描线驱动器电路中，当将时钟信号（CLK）和起始脉冲信号（SP）输入至移位寄存器时，生成选择信号。所生成的选择信号被缓冲器缓冲并放大，并且将所得信号提供给对应扫描线。将一条线的像素中的晶体管的栅极电极连接至扫描线。因为一条线的像素中的晶体管必定一次全部导通，所以使用可以提供大电流的缓冲器。
参照图19A至19C和图20A和20B，对用于扫描线驱动器电路和/或信号线驱动器电路的一部分的移位寄存器的一个模式进行描述。
参照图19A至19C和图20A和20B，对扫描线驱动器电路和/或信号线驱动器电路的移位寄存器进行描述。移位寄存器包括第一至第N脉冲输出电路10_1至10_N（N为3或更大的自然数)(参见图19A）。分别将第一时钟信号CK1、第二时钟信号CK2、第三时钟信号CK3以及第四时钟信号CK4从第一布线11、第二布线12、第三布线13以及第四布线14提供给图19A所示的移位寄存器的第一至第N脉冲输出电路10_1至10_N。将来自第五布线15的起始脉冲SP1（第一起始脉冲）输入至第一脉冲输出电路10_1。来自前一级的脉冲输出电路的信号（这种信号被称为前一级信号OUT（n-1））（n为大于或等于2的自然数）输入到第二或后续级的第n脉冲输出电路10_n（n为大于或等于2并小于或等于N的自然数）。来自下一级之后的级的第三脉冲输出电路10_3的信号输入到第一脉冲输出电路10_1。类似的是，来自下一级之后的级的第（n+2）脉冲输出电路1_（n+2）的信号（这种信号被称为后续级信号OUT（n+2））输入到第二或其后续级的第n脉冲输出电路10_n。因此，相应级的脉冲输出电路输出要输入至后续级的脉冲输出电路和/或前一级之前的级的脉冲输出电路的第一输出信号OUT（1）（SR）至OUT（N）（SR），和要输入至另一电路等的第二输出信号OUT（1）至OUT（N）。应注意到，因为如图19A所示后续级的信号OUT（N+2）未被输入至移位寄存器的最后两级，所以例如，第二起始脉冲SP2和第三起始脉冲SP3可以分别从第六布线16和第七布线17附加地输入最后两级的脉冲输出电路。另选的是，可以使用在移位寄存器中附加地生成的信号。例如，可以设置未贡献向像素部分输出脉冲的第（N+1）脉冲输出电路10（N+1）和第（N+2）脉冲输出电路10（N+2）（这种电路也被称为虚拟级），使得在该虚拟级中生成与第二起始脉冲（SP2）和第三起始脉冲（SP3）相对应的信号。
应注意到，时钟信号（CK）是按恒定周期在H电平与L电平（被称为L信号或低电源电势电平）之间振荡的信号。第一至第四时钟信号（CK1）至（CK4）顺序地延迟1/4周期。在这个实施例中，通过利用第一至第四时钟信号（CK1）至（CK4），执行对脉冲输出电路的驱动的控制。应注意到，根据时钟信号所输入至的驱动器电路，还将该时钟信号称作GCK或SCK；然而，利用CK作为时钟信号来进行描述。
将第一输入端子21、第二输入端子22以及第三输入端子23电连接至第一至第四布线11至14中的任一个。例如，在图19A中，第一脉冲输出电路10_1的第一输入端子21电连接至第一布线11，第一脉冲输出电路10_1的第二输入端子22电连接至第二布线12，并且第一脉冲输出电路10_1的第三输入端子23电连接至第三布线13。另外，第二脉冲输出电路10_2的第一输入端子21电连接至第二布线12，第二脉冲输出电路10_2的第二输入端子22电连接至第三布线13，并且第二脉冲输出电路10_2的第三输入端子23电连接至第四布线14。
第一至第N脉冲输出电路10_1至10_N中的每一个都包括第一输入端子21、第二输入端子22、第三输入端子23、第三输入端子24、第五输入端子25、第一输出端子26、以及第二输出端子27（参见图19B）。在第一脉冲输出电路10_1中，第一时钟信号CK1输入至第一输入端子21；第二时钟信号CK2输入至第二输入端子22；第三时钟信号CK3输入至第三输入端子23；起始脉冲输入至第四输入端子24；下一级信号OUT（3）输入至第五输入端子25；第一输出信号OUT（1)（SR）从第一输出端子26输出；而第二输出信号OUT（1)从第二输出端子27输出。
接下来，参照图19C，对脉冲输出电路的具体电路结构的示例进行描述。
第一脉冲输出电路10_1包括第一至第十一晶体管31至41（参见图19C）。除了上面描述的第一输入端子21至第五输入端子25、第一输出端子26以及第二输出端子27之外，还从提供第一高电源电势VDD的电源线51、提供第二高电源电势VCC的电源线52、以及提供低电源电势VSS的电源线53向第一晶体管31至第十一晶体管41提供信号或电源电势。图19C中的电源线的电源电势的关系如下：第一高电源电势VDD高于或等于第二高电源电势VCC，而第二高电源电势VCC高于第三低电源电势VSS。第一至第四时钟信号（CK1）至（CK4）是以固定的间隔重复地变为H电平信号和L电平信号的信号。电势在时钟信号处于H电平时为VDD，并且电势在时钟信号处于L电平时为VSS。通过使电源线52的电势VCC低于电源线51的电势VDD，可以降低施加至晶体管的栅极电极的电势，可以降低晶体管的阈值电压移位，并且可以抑制晶体管的劣化，而不会不利影响晶体管的操作。
在图19C中，第一晶体管31的第一端子电连接至电源线51，第一晶体管31的第二端子电连接至第九晶体管39的第一端子，而第一晶体管31的栅极电极电连接至第四输入端子24。第二晶体管32的第一端子电连接至电源线53，第二晶体管32的第二端子电连接至第九晶体管39的第一端子，而第二晶体管32的栅极电极电连接至第四晶体管34的栅极电极。第三晶体管33的第一端子电连接至第一输入端子21，而第三晶体管33的第二端子电连接至第一输出端子26。第四晶体管34的第一端子电连接至电源线53，而第四晶体管34的第二端子电连接至第一输出端子26。第五晶体管35的第一端子电连接至电源线53，而第五晶体管35的第二端子电连接至第二晶体管32的栅极电极和第四晶体管34的栅极电极，而第五晶体管35的栅极电极电连接至第四输入端子24。第六晶体管36的第一端子电连接至电源线52，第六晶体管36的第二端子电连接至第二晶体管32的栅极电极和第四晶体管34的栅极电极，而第六晶体管36的栅极电极电连接至第五输入端子25。第七晶体管37的第一端子电连接至电源线52，第七晶体管37的第二端子电连接至第八晶体管38的第二端子，而第七晶体管37的栅极电极电连接至第三输入端子23。第八晶体管38的第一端子电连接至第二晶体管32的栅极电极和第四晶体管34的栅极电极，而第八晶体管38的栅极电极（下栅极电极和上栅极电极）电连接至第二输入端子22。第九晶体管39的第一端子电连接至第一晶体管31的第二端子和第二晶体管32的第二端子，第九晶体管39的第二端子电连接至第三晶体管33的栅极电极和第十晶体管40的栅极电极，而第九晶体管39的栅极电极电连接至电源线51。第十晶体管40的第一端子电连接至第一输入端子21，第十晶体管40的第二端子电连接至第二输出端子27，而第十晶体管40的栅极电极电连接至第九晶体管39的第二端子。第十一晶体管41的第一端子电连接至电源线53，第十一晶体管41的第二端子电连接至第二输出端子27，而第十一晶体管41的栅极电极电连接至第二晶体管32的栅极电极和第四晶体管34的栅极电极。
在图19C中，第三晶体管33的栅极电极、第十晶体管40的栅极电极以及第九晶体管39的第二端子所连接的点被称为节点A。此外，第二晶体管32的栅极电极、第四晶体管34的栅极电极、第五晶体管35的第二端子、第六晶体管36的第二端子、第八晶体管38的第一端子以及第十一晶体管41的栅极电极所连接的点被称为节点B（参见图20A）。
应注意到，晶体管是具有栅极、漏极以及源极的至少三个端子的元件。晶体管具有处于漏极区与源极区之间的沟道区，并且电流可以流过漏极区、沟道区以及源极区。这里，因为晶体管的源极和漏极可以根据晶体管的结构、操作条件等改变，所以难于确定哪一个是源极或漏极。因此，充当源极和漏极的区域在某些情况下不被称作源极或漏极。在这种情况下，例如，源极和漏极中的一个可以被称为第一端子，而其中的另一个可以被称为第二端子。
图20B示出了图20A中所示包括多个脉冲输出电路的移位寄存器的时序图。在移位寄存器为扫描线驱动器电路的情况下，图20B中的时段61是垂直回扫时段，而时段62是栅极选择时段。
当如图20A所示，设置具有将第二电源电势VCC施加至其的栅极的第九晶体管39时，在自举操作之前和之后，可以或其下列优点。
在其中未设置具有将第二电势VCC施加至其的栅极电极的第九晶体管39的情况下，当节点A处的电势因自举操作而增加时，作为第一晶体管31的第二端子的源极的电势增加至高于第一电源电势VDD的值。接着，第一晶体管31的第一端子（即，电源线51）变为作为其源极。因此，在第一晶体管31中，施加大偏置电压，并由此，在栅极与源极之间和栅极与漏极之间施加显著的应力，其会导致晶体管劣化。通过设置向其栅极提供第二电源电势VCC的第九晶体管39，节点A的电势因自举操作而升高，但同时，可以防止第一晶体管31的第二端子的电势增加。换句话说，通过设置第九晶体管39，可以降低施加在第一晶体管31的栅极与源极之间的负偏置电压。因此，利用该实施例中的电路结构，可以降低施加在第一晶体管31的栅极与源极之间的负偏置电压，从而可以进一步抑制因应力而造成的第一晶体管31的劣化。
应注意到，将第九晶体管39设置成通过其第一端子和第二端子连接在第一晶体管31的第二端子与第三晶体管33的栅极之间。在采用该实施例的包括多个脉冲输出电路的移位寄存器的情况下，在其中级数大于扫描线驱动器电路的级数的信号线驱动器电路中，可以省略第九晶体管39，以便减少晶体管数量。
应注意到，当将氧化物半导体用于第一至第十一晶体管31至41的半导体层时，可以降低晶体管的断态电流，可以增加通态电流和场效应迁移率，并且可以降低劣化程度，由此，可以减少电路的故障。与利用非晶硅形成的晶体管相比，利用氧化物半导体形成的晶体管的劣化程度因向栅极电极施加高电势而较低。因此，即使将第一电源电势VDD提供给将第二电源电势VCC提供至其的电源线，也可以执行类似的操作，并且可以减少设置在电路中的电源线的数量，从而可以使电路最小化。
应注意到，即使该连接关系改变，使得从第三输入端子23提供给第七晶体管37的栅极电极的时钟信号和从第二输入端子22提供给第八晶体管38的栅极电极的时钟信号分别可以从第二输入端子22和第三输入端子23来提供，也获得类似的效果。应注意到，在图20A所示的移位寄存器中，如果其中第七晶体管37和第八晶体管38都导通的状态通过其中第七晶体管37截止而第八晶体管38导通的状态而改变成其中第七晶体管37截止并且第八晶体管38截止的状态，则因第二输入端子22和第三输入端子23的电势降低而造成的节点B处的电势降低由于第七晶体管37的栅极电极的电势降低和第八晶体管38的栅极电极的电势降低而导致两倍降低。与此相反，如果驱动图20A所示移位寄存器，使得其中第七晶体管37和第八晶体管38都导通的状态通过其中第七晶体管37导通而第八晶体管38截止的状态而改变成其中第七晶体管37截止并且第八晶体管38截止的状态，则因第二输入端子22和第三输入端子23的电势降低而造成的节点B处的电势降低仅因为第八晶体管38的栅极电极的电势降低而导致一倍降低。因此，其中时钟信号从第三输入端子23提供给第七晶体管37的栅极电极和时钟信号从第二输入端子22提供给第八晶体管38的栅极电极的连接关系是优选的。这是因为可以减少节点B的电势变化的次数，由此，可以降低噪声。
这样，在第一输出端子26和第二输出端子27的电势保持在L电平的时段中，将H电平信号规则地提供给节点B；因此，可以抑制脉冲输出电路的故障。
（实施例6）
在这个实施例中，作为本发明的半导体装置的示例，对以下的半导体装置进行描述，所述半导体装置具有显示功能（也称为显示装置），并在像素部分中，以及进一步地在驱动器电路中包括以与实施例1或3相似的方式形成的晶体管。此外，驱动器电路的一部分或整体可以利用以与实施例1或3相似的方式形成的晶体管，形成在还设置有像素部分的基板上，由此，可以获得板上系统。
该显示装置包括显示元件。作为显示元件，可以使用液晶元件（也称为液晶显示元件）或发光元件（也称为发光显示元件）。发光元件在其种类中包括通过电流或电压来控制其亮度的元件，并且具体来说，在其种类中包括无机电致发光（EL）元件、有机EL元件等。此外，可以使用通过诸如电子墨水的电效应来改变其对比度的显示介质。
应注意到，该显示装置包括密封有显示元件的面板，和将包括控制器的IC等安装在面板上的模块。本发明的一个实施例涉及在用于制造该显示装置的处理中显示元件完成之前的元件基板的一个模式，并且该元件基板设置有用于向多个像素中的每一个像素中的显示元件提供电流的装置。至于元件基板，具体来说，可以采用这种状态，即，仅形成显示元件的像素电极层，或者淀积了要作为像素电极层的导电膜，并且尚未蚀刻该导电膜来形成像素电极层。另选的是，可以将任何其它模式应用至该元件基板。
应注意到，本说明书中的显示装置包括图像显示装置、显示装置或光源（包括照明装置）。此外，所述“显示装置”在其种类中包括下列模块：包括诸如柔性印刷电路（FPC）、带自动接合（TAB）带、或带载封装（TCP）附接的连接器的模块；具有在其端部处设置有印刷布线板的TAB带或TCP的模块；以及具有通过玻璃上芯片（COG）方法直接安装在显示元件上的集成电路（IC）的模块。
在这个实施例中，参照图21A1、21A2以及21B，对作为本发明的半导体装置的一个实施例的液晶显示面板的外观和截面进行描述。图21A和21A2是其中将形成在第一基板4001上的晶体管4010、晶体管4011以及液晶元件4013利用密封剂4005密封在第一基板4001与第二基板4005之间的板的俯视图。图21B是图21A1和21A2的、沿M-N线截取的截面图。
密封剂4005被设置成包围设置在第一基板4001上的像素部分4002和扫描线驱动器电路4004。第二基板4006设置在像素部分4002和扫描线驱动器电路4004上。因此，像素部分4002和扫描线驱动器电路4004通过第一基板4001和第二基板4006与液晶层4008一起密封。利用单晶半导体膜或多晶半导体膜形成在基板上并且分开制备的信号线驱动器电路4003可以安装在第一基板4001上的、与被密封剂4005包围的区域不同的区域中。
应注意到，对于分开形成的驱动器电路的连接方法来说，不存在特别的限制，可以使用COG、导线接合、TAB等。图21A1例示了通过COG来安装信号线驱动器电路4003的示例，而图21A2例示了通过TAB来安装信号线驱动器电路4003的示例。
设置在第一基板4001上的像素部分4002和扫描线驱动器电路4004包括多个晶体管。作为示例，图21B例示了包括在像素部分4002中的晶体管4010和包括在扫描线驱动器电路4004中的晶体管4011。绝缘层4020和绝缘层4021设置在晶体管4010和晶体管4011上。
作为晶体管4010和4011中的每一个，例如，可以使用实施例1或3中描述的晶体管。在这个实施例中，晶体管4010和4011为n沟道晶体管。
包括在液晶元件4013中的像素电极层4030电连接至晶体管4010。液晶元件4013的对置电极层4031针对第二基板设置。像素电极层4030、对置电极层4031以及液晶层4008彼此交叠的部分对应于液晶元件4013。应注意到，像素电极层4030和对置电极层4031分别设置有均充当配向膜的绝缘层4032和绝缘层4033，并且液晶层4008夹在像素电极层4030与对置电极层4031之间，其间具有绝缘层4032和4033。
应注意到，第一基板4001和第二基板4006可以由玻璃、金属（典型地为不锈钢）、陶瓷或塑料形成。作为塑料，可以使用玻璃纤维增强塑料（FRP）板、聚氟乙烯（PVF）膜、聚酯膜、或丙烯酸树脂膜。另外，可以使用具有将铝箔夹在PVF膜或聚酯膜之间的结构的片。
附图标记4035指示通过选择性地蚀刻绝缘膜而获得的柱状间隔体，并且被设置成控制像素电极层4030与对置电极层4031之间的距离（单元间隙）。另选的是，还可以使用球状间隔体。对置电极层4031通过导电颗粒电连接至设置在基板上的公共电势线，所述基板还设置有晶体管4010。应注意到，该导电颗粒包含在密封剂4005中。
另选的是，可以使用展示不需要配向膜的蓝相的液晶。蓝相是液晶相之一，其在胆甾相液晶的温度增加的同时，紧挨在胆甾相改变成各向同性相之前生成。蓝相仅出现在窄的温度范围内；因此，液晶层4008利用其中混合了5wt.％或更多的手性剂的液晶合成物形成以便扩展温度范围。包括展示蓝相的液晶和手性剂的液晶合成物具有响应时间为10μs至100μs（其是较短的）的特性，因为该液晶合成物具有光学各向同性并且视角依赖性较小，所以不需要配向处理。
应注意到，该实施例示出了透射型液晶显示装置的示例，然而，本发明的一个实施例可以应用于反射型液晶显示装置或半透射型液晶显示装置。
描述了液晶显示装置的示例，其中，将偏振片设置在基板的外表面上（观看者一侧上），而将用于显示元件的着色层和电极层依次设置在基板的内表面上；然而，可以将偏振片设置在基板的内表面上。偏振片和着色层的堆叠结构不限于该实施例，而可以根据偏振片和着色层的材料或者制造处理的条件而适当地设置。此外，可以设置用作黑底的阻光膜。
在这个实施例中，为了降低因晶体管的表面粗糙度而造成的影响并且为了提高晶体管的可靠性，实施例1或3中获得的晶体管覆盖有用作保护膜和平坦化绝缘膜的绝缘层（绝缘层4020和4021）。应注意到，保护膜被设置成防止诸如有机物质、金属或存在于空气中的湿气的污染杂质进入，并且优选为致密膜。保护膜可以通过溅射方法形成为氮化硅膜的单一层，或者通过溅射方法形成为氧化硅膜与氧氮化硅膜、氮氧化硅膜、氧化铝膜、氮化铝膜、氧氮化铝膜，以及/或者氮氧化铝膜的叠层。尽管在该实施例中描述了通过溅射方法形成保护膜的示例，但本发明不限于该方法，并且可以采用多种方法。
此外，在形成保护膜之后，可以使包含铟、镓以及锌的氧化物半导体层经受退火（300°C至400°C）。
绝缘层4021被形成为平坦化绝缘膜。作为绝缘层4021，可以使用诸如聚酰亚胺、丙烯酸树脂、苯并环丁烯类（benzocyclobutene-based）树脂、聚酰胺或环氧树脂的、具有耐热性的有机材料。除了这种有机材料以外，还可以使用低介电常数材料（低k材料）、硅氧烷类树脂、PSG（磷硅酸盐玻璃）、BPSG（硼磷硅酸盐玻璃）等。作为取代基，硅氧烷类树脂可以包括有机基（例如，烃基，和芳基）或氟基。另外，有机基可以包括氟基。应注意到，绝缘层4021可以通过堆叠由这些材料形成的多个绝缘膜来形成。
应注意到，硅氧烷类树脂对应于包括利用硅氧烷类材料作为起始材料而形成的Si-O-Si键的树脂。
用于形成绝缘层4021的方法不限于特定方法，可以根据材料使用下列方法：溅射方法、SOG方法、旋涂法、浸涂法、喷涂法、液滴排放方法（例如，喷墨方法、丝网印刷法或胶印法）等。在利用材料溶液来形成绝缘层4021的情况下，可以与烘烤步骤同时地执行对包括铟、镓以及锌的氧化物半导体层的退火（300°C至400°C）。绝缘层4021的烘烤步骤还用作对包含铟、镓和锌的氧化物半导体层的退火，由此，可以有效地制造半导体装置。
像素电极层4030和对置电极层4031可以利用透光导电材料（如包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡（下面称为ITO）、氧化铟锌、添加有氧化硅的氧化铟锡等）来形成。
包括导电高分子（还称为导电聚合物）的导电合成物可以被用于像素电极层4030和对置电极层4031。利用导电合成物形成的像素电极层优选地具有小于或等于10000Ω/方块的薄层电阻，以及在550nm波长下大于或等于70％的透光率。此外，包括在导电合成物中的导电高分子的电阻率优选地小于或等于0.1Ω·cm。
作为导电大分子，可以使用所谓的π电子共轭导电大分子。例如，可以给出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、它们中的两种或更多种的共聚物等。
将多种信号和电势从FPC 4018提供给分开地形成的信号线驱动器电路4003、扫描线驱动器电路4004、以及像素部分4002。
在这个实施例中，连接端子电极4015利用用于包括在液晶元件4013中的像素电极层4030的同一导电膜来形成，并且端子电极4016利用用于晶体管4010和4011的源极电极层和漏极电极层的同一导电膜来形成。
连接端子电极4015经由各向异性导电膜4019电连接至包括在FPC 4018中的端子。
应注意到，图21A1和21A2各自例示了其中分开地形成并且安装在第一基板4001上的信号线驱动器电路4003的示例；然而，该实施例不限于这种结构。扫描线驱动器电路可以分开地形成并接着安装，或者仅信号线驱动器电路的一部分或扫描线驱动器电路的一部分可以分开地形成并接着安装。
图22例示了通过使用利用本发明的实施例制造的TFT基板2600作为半导体装置形成的液晶显示模块的示例。
图22例示了液晶显示模块的示例，其中，TFT基板2600和对置基板2601利用密封剂2602彼此固定，包括TFT等的像素部分2603、包括液晶层的显示元件2604、以及着色层2605被设置在基板2600与2601之间，以形成显示区。着色层2605是执行彩色显示所需要的。在RGB系统中，与红色、绿色以及蓝色相对应的相应着色层针对相应的像素设置。偏振片2606和2607和扩散板2613设置在TFT基板2600和对置基板2601外侧。光源包括冷阴极管2610和反射板2611，并且电路板2612通过柔性电路板2609连接至TFT基板2600的布线电路部分2608，并且包括诸如控制电路或电源电路的外部电路。偏振片和液晶层可以堆叠，并在其间设有延迟板。
对于液晶显示模块，可以使用扭转向列（TN）模式、板内切换（IPS）模式、边缘场切换（FFS）模式、多域垂直配向（MVA）模式、构图垂直配向（PVA）模式、轴对称对准微单元（ASM）模式、光学补偿双折射（OCB）模式、铁电液晶（FLC）模式、反铁电液晶（AFLC）模式等。
通过上述处理，可以制造安装有操作稳定性极佳的晶体管的显示装置。该实施例的液晶显示装置安装有操作稳定性极佳的晶体管，并由此具有高可靠性。
根据该实施例，利用包括铜作为主要组分的导电层，可以提供布线电阻降低的显示装置。在该实施例所应用的、具有大屏幕的显示装置或具有高清晰度的显示装置中，几乎很难造成对于信号线末端部分的信号传送延迟、电源线的电压下降等。结果，可以提供一种显示装置，其抑制诸如显示不均匀或灰度级缺陷的显示质量劣化，从而改进显示质量。
另外，使用被高度纯化从而具有比1×1012cm-3低的载流子浓度的氧化物半导体层，可以实现极其小的1×10-13A或更低的截止电流。结果，可以提供抑制泄漏电流的省电的显示装置。此外，可以提供一种在导通电流与截止电流之间具有高比率的显示装置。此外，可以提供一种具有高对比度和高显示质量的显示装置。
该实施例的显示装置设置有其中使用高度纯化的氧化物半导体的、具有高电子场效应迁移率的晶体管；由此，晶体管可以以高速操作并且实现运动图像和高清晰度的显示特性。
此外，因为包含铜作为主要组分的布线利用氮化物膜来密封，所以抑制了铜扩散，使得可以提供一种具有更高可靠性的半导体装置。
这个实施方式可以与其它实施方式中描述的结构恰当地组合实施。
（实施例7）
在这个实施例中，将发光显示装置描述为本发明的半导体装置的示例。作为包括在显示装置中的显示元件，在该实施例中对利用电致发光的发光元件进行描述。利用电致发光的发光元件根据发光材料是有机化合物还是无机化合物来分类。一般来说，前者被称为有机EL元件，而后者被称为无机EL元件。
在有机EL元件中，通过向发光元件施加电压，电子和空穴从一对电极分离地注入到包含发光有机化合物的层中，使得电流流动。接着，这些载流子（电子和空穴）的复合使发光有机化合物形成激发态，并且在其从激发态返回至基态时发射光。由于这种机制，因而将该发光元件称为电流激发发光元件。
无机EL元件根据它们的元件结构而分类成分散型无机EL元件和薄膜无机EL元件。分散型无机EL元件具有发光材料颗粒分散在粘合剂中的发光层，并且其发光机制是利用施主能级和受主能级的施主-受主复合型光发射。薄膜无机EL元件具有发光层夹在介电层之间并且介电层进一步夹在电极之间的结构，并且其发光机制是利用金属离子的内层电子跃迁的定域型光发射。应注意到，在该实施例中，利用有机EL元件作为发光元件来进行描述。
图23示出了根据本发明一个实施例的、作为半导体装置的示例的、可以施加数字时间灰度级驱动的像素结构的示例。该图中的术语“OS”指示其中使用氧化物半导体的薄膜晶体管。
对可以施加数字时间灰度级驱动的像素的结构和操作进行描述。在这个实施例中，描述了一示例，其中，一个像素包括在实施例1或2中描述的两个n沟道晶体管，包括用于沟道形成区的氧化物半导体层（In-Ga-Zn-O类半导体层）。
像素6400包括：切换晶体管6401、驱动晶体管6402、发光元件6404以及电容器6403。切换晶体管6401的栅极连接至扫描线6406，切换晶体管6401的第一电极（源极电极和漏极电极中的一个）连接至信号线6405，并且切换晶体管6401的第二电极（源极电极和漏极电极中的另一个）连接至驱动晶体管6402的栅极。驱动晶体管6402的栅极通过电容器6403连接至电源线6407，驱动晶体管6402的第一电极电连接至电源线6407，并且驱动晶体管6402的第二电极连接至发光元件6404的第一电极（像素电极层）。发光元件6404的第二电极对应于公共电极6408。公共电极6408电连接至设置在同一基板上的公共电势线。
发光元件6404的第二电极（公共电极6408）被设置到低电源电势。应注意到，低电源电势是参照被设置到电源线6407的高电源电势的、满足低电源电势低于高电源电势（低电源电势<高电源电势）的关系的电势。作为低电源电势，例如可以采用GND、0V等。将高电源电势与低电源电势之间的电势差施加至发光元件6404，从而将电流提供给发光元件6404，使得发光元件6404发射光。这里，为了使发光元件6404发射光，设置每一个电势，使得高电源电势与低电源电势之间的电势差是发光元件6404的正向阈值电压或更高。应注意到，公共电极6408可以被设置到高电源电势，而电源线6407可以被设置到低电源电势。在该情况下，发光元件6404的结构可能因发光元件6404中的电流反向流动而适当地修改。
应注意到，驱动器晶体管6402的栅极电容器可以被用作电容器6403的替代品，从而可以省略电容器6403。驱动晶体管6402的栅极电容器可以形成在沟道形成区与栅极电极层之间。
在电压输入电压驱动方法的情况下，将视频信号输入至驱动器晶体管6402的栅极，使得驱动器晶体管6402处于充分导通或截止的两种状态中的任一状态。即，驱动器晶体管6402工作线性区中。因为驱动器晶体管6402工作在线性区中，所以将比电源线6407的电压高的电压施加至驱动器晶体管6402的栅极。应注意到，将高于或等于（电源线电压+驱动器晶体管6402的Vth）的电压施加至信号线6405。
在利用模拟灰度级驱动代替数字时间比灰度级驱动的情况下，可以通过以不同方式输入信号来采用和图23相同的像素结构。
对于执行模拟灰度级驱动的情况来说，将高于或等于（发光元件6404的正向电压+驱动器晶体管6402的Vth）的电压施加至驱动晶体管6402的栅极。发光元件6404的正向电压指示获取希望亮度的电压，并且至少包括正向阈值电压。输入驱动器晶体管6402在饱和区中操作的视频信号，从而可以将电流提供给发光元件6404。为了使驱动器晶体管6402在饱和区中操作，将电源线6407的电势设置成高于驱动器晶体管6402的栅极电势。当使用模拟视频信号时，可以根据视频信号将电流馈送至发光元件6404，并且执行模拟灰度级驱动。
应注意到，本发明的像素结构不限于图23所示的像素结构。例如，可以将开关、电阻器、电容器、晶体管、逻辑电路等添加至图23所示的像素。
接下来，参照图24A至24C，对发光元件的结构进行描述。在这个实施例中，像素的截面结构通过将n沟道驱动TFT作为示例来进行描述。作为用于图24A至24C中的半导体装置的驱动器TFT的TFT7011、7021以及7001中的每一个都可以以与实施例1或3中描述的晶体管相似的方式来制造。
为了提取从发光元件发射的光，阳极和阴极中的至少一个需要发送光。发光元件可以具有其中通过与基板相对的表面提取光的顶发射结构；其中通过基板侧的表面提取光的底发射结构；或者通过与基板相对的表面和基板侧的表面提取光的双发射结构。本发明的实施例的像素结构可以应用至具有这些发射结构中的任一种的发光元件。
参照图24A，对具有底发射结构的发光元件进行描述。
图24A是在其中驱动TFT 7011为n沟道TFT并且光从发光元件7012向第一电极7013侧发射的情况下的像素的截面图。在图24A中，发光元件7012的第一电极7013形成在电连接至驱动TFT 7011的源极或漏极电极层的、透射可见光的导电膜7017上，并且EL层7014和第二电极7015依次堆叠在第一电极7013上。
随着导电膜7017透射可见光，可以使用透射可见光的导电膜，诸如包括氧化钨的氧化铟、包括氧化钨的氧化铟锌、包括氧化钛的氧化铟、包括氧化钛的氧化铟锡、氧化铟锡、氧化铟锌、或添加了氧化硅的氧化铟锡的膜。
可以将多种材料中的任一种用于发光元件的第一电极7013。例如，在其中第一电极7013被用作阴极的情况下，优选的是，使用具有低功函数的材料，如诸如Li或Cs的碱金属、诸如Mg、Ca或Sr的碱土金属、包含任意这些金属的合金（Mg：Ag、Al：Li等），或诸如Yb或Er的稀土金属。在图24A中，第一电极7013被形成为具有足以透射可见光的厚度（优选为大约5nm至30nm）。例如，将具有20nm的厚度的铝膜用于第一电极7013。
应注意到，可以将透射可见光的导电膜和铝膜堆叠，并接着选择性地蚀刻，以形成透射可见光的导电膜7017和第一电极7013；在这种情况下，可以利用同一掩模来执行蚀刻，其是优选的。
此外，第一电极7013的外围覆盖有分隔部7019。该分隔部7019利用聚酰亚胺、丙烯酸树脂、聚酰胺、环氧树脂等的有机树脂膜、无机绝缘膜、或有机聚硅氧烷形成。特别优选的是，分隔部7019利用光敏树脂材料形成为在第一电极7013上具有开口，使得该开口的侧壁被形成为包括具有连续曲率的斜面。在将光敏树脂材料用于分隔部7019的情况下，可以省略形成抗蚀剂掩模的步骤。
作为形成在第一电极7013和分隔部7019上的EL层7014，包括至少一个发光层的EL层是可接受的。EL层7014可以被形成为具有单一层结构或叠层结构。当EL层7014利用多个层形成并且第一电极7013充当阴极时，将电子注入层、电子传输层、发光层、空穴传输层以及空穴注入层依次堆叠在第一电极7013上。不必形成所有这些层。
堆叠次序不限于上述堆叠次序。第一电极7013可以充当阳极，并且可以将空穴注入层、空穴传输层、发光层、电子传输层以及电子注入层依次堆叠在阳极上。然而，考虑到功耗，优选的是，将第一电极7013用作阴极，并且将电子注入层、电子传输层、发光层、空穴传输层以及空穴注入层依次堆叠在第一电极7013上，因为可以防止驱动器电路部分的电压增加并且可以更加有效地降低功耗。
可以将多种材料中的任一种用于形成在EL层7014上的第二电极7015。例如，在其中第二电极7015被用作阳极的情况下，具有高功函数（具体来说，4.0eV或更高）的材料（例如，ZrN、Tr、W、Ni、Pt、Cr等；或诸如ITO、IZO或ZnO的透明导电材料）是优选的。此外，将阻挡膜7016（例如，阻挡光的金属，反射光的金属等）设置在第二电极7015上。在这个实施例中，将ITO膜用作第二电极7015，而将Ti膜用作阻挡膜7016。
发光元件7012对应于其中包括发光层的EL层7014夹在第一电极7013与第二电极7015之间的区域。对于图24A中例示的元件结构的情况来说，光从发光元件7012向第一电极7013侧发射，如箭头所示。
应注意到，在图24A中，从发光元件7012发射的光穿过滤色器层7033、绝缘层7032、栅极绝缘层7030以及基板7010来发射。
滤色器层7033通过液滴排放方法（如喷墨方法、印刷方法、使用光刻技术的蚀刻方法等）来形成。
滤色器层7033覆盖有外涂层7034，并且还覆盖有保护绝缘层7035。尽管在图24A中外涂层7034被例示成具有较小厚度，但外涂层7034具有利用诸如丙烯酸树脂的树脂材料降低因滤色器层7033而造成的不均匀性的功能。
到达源极或漏极电极的接触孔形成在保护绝缘层7035和绝缘层7032中，以与分隔部7019交叠。
接下来，参照图24B，对具有双发射结构的发光元件进行描述。
在图24B中，发光元件7022的第一电极7023形成在电连接至驱动器TFT 7021的源极或漏极电极层的、透射可见光的导电膜7027上，并且EL层7024和第二电极7025依次堆叠在第一电极7023上。
对于透射可见光的导电膜7027，可以使用包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡、氧化铟锌、或添加了氧化硅的氧化铟锡等的透光导电膜。
可以将多种材料中的任一种用于第一电极7023。例如，在其中第一电极7023被用作阴极的情况下，第一电极7023优选地例如利用具有低功函数的材料（如诸如Li或Cs的碱金属；诸如Mg、Ca或Sr的碱土金属；包含任意这些金属的合金（例如，Mg：Ag或Al：Li）；或诸如Yb或Er的稀土金属）来形成。如果第一电极7023利用金属膜形成，则该金属膜具有足以透射可见光的厚度（优选为大约5nm至30nm）。例如，将具有20nm的厚度的铝膜用于第一电极7023。
应注意到，可以将透射可见光的导电膜和透光金属膜堆叠并接着进行选择性蚀刻，由此，可以形成透射可见光的导电膜7027和第一电极7023。在这种情况下，可以使用同一掩模来执行蚀刻，其是优选的。
此外，第一电极7023的外围覆盖有分隔部7029。该分隔部7029利用：聚酰亚胺、丙烯酸树脂、聚酰胺、环氧树脂等的有机树脂膜；无机绝缘膜；或有机聚硅氧烷形成。特别优选的是，分隔部7029利用光敏树脂材料形成为在第一电极7023上具有开口部分，使得开口部分的侧壁被形成为具有连续曲率的斜面。在将光敏树脂材料用于分隔部7029的情况下，可以省略形成抗蚀剂掩模的步骤。
作为形成在第一电极7023和分隔部7029上的EL层7024，包括发光层的EL层是可接受的。此外，EL层7024可以被形成为具有单一层结构或叠层结构。当EL层7024利用多个层形成并且第一电极7023充当阴极时，将电子注入层、电子传输层、发光层、空穴传输层、以及空穴注入层依次堆叠在第一电极7023上。不必形成所有这些层。
堆叠次序不限于上述次序。当第一电极7023充当阳极时，可以将空穴注入层、空穴传输层、发光层、电子传输层、以及电子注入层依次堆叠在第一电极7023上。然而，当比较功耗时，优选的是，将第一电极7023用作阴极，并且将电子注入层、电子传输层、发光层、空穴传输层、以及空穴注入层依次堆叠在第一电极7023上，因为可以抑制防止驱动器电路部分中的电压上升并且可以降低功耗。
此外，可以将多种材料中的任一种用于形成在EL层7024上的第二电极7025。例如，在其中第二电极7025被用作阳极的情况下，具有高功函数的材料（例如，诸如ITO、IZO或ZnO的透明导电材料）是优选的。在这个实施例中，将包括氧化硅的ITO膜用作第二电极7025，其用作阳极。
发光元件7022对应于其中包括发光层的EL层7024夹在第一电极7023与第二电极7025之间的区域。对于图24B中例示的元件结构的情况来说，光从发光元件7022向第二电极7025侧和第一电极7023侧两者发射，如箭头所示。
应注意到，在图24B中，从发光元件7022向第一电极7023侧发射的光穿过滤色器层7043、绝缘层7042、栅极绝缘层7040以及基板7020来发射。
滤色器层7043通过液滴排放方法（如喷墨方法、印刷方法、使用光刻技术的蚀刻方法等）来形成。
滤色器层7043覆盖有外涂层7044，并且还覆盖有保护绝缘层7045。
形成在保护绝缘层7045和绝缘层7042中并且到达漏极电极层的接触孔被设置在与分隔部7029交叠的部分中。
应注意到，在其中使用具有双发射结构的发光元件并且在两个显示表面上执行全色彩显示的情况下，来自第二电极7025侧的光不穿过滤色器层7043；因此，设置有另一滤色器层的密封基板优选地设置在第二电极7025上。
接下来，参照图24C，对具有顶发射结构的发光元件进行描述。
图24C是在其中驱动TFT 7001为n沟道晶体管并且光从发光元件7002向第二电极7005侧发射的情况下的像素的截面图。在图24C中，形成电连接至驱动TFT 7001的源极或漏极电极层的、发光元件7002的第一电极7003，并且EL层7004和第二电极7005依次堆叠在第一电极7003上。
可以将多种材料中的任一种用于第一电极7003。第一电极7003可以利用多种材料中的任一种来形成；例如，当第一电极7003被用作阴极时，优选的是，使用具有低功函数的材料，如诸如Li或Cs的碱金属、诸如Mg、Ca或Sr的碱土金属、包含任意这些金属的合金（例如，Mg：Ag、Al：Li），或诸如Yb或Er的稀土金属。
此外，第一电极7003的外围覆盖有分隔部7009。该分隔部7009利用聚酰亚胺、丙烯酸树脂、聚酰胺、环氧树脂等的有机树脂膜，无机绝缘膜，或有机聚硅氧烷形成。特别优选的是，分隔部7009利用光敏树脂材料形成为在第一电极7003上具有开口，使得该开口的侧壁被形成为包括具有连续曲率的斜面。在将光敏树脂材料用于分隔部7009的情况下，可以省略形成抗蚀剂掩模的步骤。
作为形成在第一电极7003和分隔部7009上的EL层7004，至少包括发光层的EL元件是可接受的。此外，EL层7004可以被形成为具有单一层结构或叠层结构。当EL层7004利用多个层形成并且第一电极7003充当阴极时，将电子注入层、电子传输层、发光层、空穴传输层、以及空穴注入层依次堆叠在第一电极7003上。应注意到，不必设置所有这些层。
堆叠次序不限于上述次序；可以将空穴注入层、空穴传输层、发光层、电子传输层、以及电子注入层依次堆叠在用作阳极的第一电极7003上。
例如，具有其中Ti膜、铝膜以及Ti膜依次形成的堆叠膜的第一电极7003充当阳极，并且将空穴注入层、空穴传输层、发光层、电子传输层、以及电子注入层依次堆叠在阳极上。接着，在其上形成Mg：Ag合金薄膜和ITO膜的叠层。
应注意到，当驱动器TFT 7001为n沟道晶体管时，优选的是，将电子注入层、电子传输层、发光层、空穴传输层、以及空穴注入层依次堆叠在第一电极7003上，因为可以抑制驱动器电路的电压增加，并由此可以降低功耗。
第二电极7005利用透射可见光的导电膜形成，可以使用诸如包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡、氧化铟锌、添加了氧化硅的氧化铟锡等的膜。
发光元件7002对应于其中包括发光层的EL层7004夹在第一电极7003与第二电极7005之间的区域。在图24C中例示的像素的情况下，光从发光元件7002向第二电极7005侧发射，如箭头所示。
在图24C中，驱动器TFT 7001的漏极电极层通过设置在保护绝缘层7052和绝缘层7055中的接触孔电连接至第一电极7003。平坦化绝缘层7053可以利用树脂材料（如聚酰亚胺、丙烯酸、苯并环丁烯类树脂、聚酰胺或环氧树脂）来形成。除了这些树脂材料以外，还可以使用低介电常数材料（低k材料）、硅氧烷类树脂、磷硅酸盐玻璃（PSG）、硼磷硅酸盐玻璃（BPSG）等。应注意到，平坦化绝缘层7053可以通过堆叠由这些材料形成的多个绝缘膜来形成。对于用于形成平坦化绝缘层7053的方法，不存在特别的限制，而是可以根据材料，通过诸如溅射方法、SOG方法、旋涂、浸涂、喷涂、液滴排放方法（如喷墨方法、丝网印刷法、胶印法等）等的方法来形成平坦化绝缘层7053。
分隔部7009被设置为使第一电极7003和相邻像素的第一电极7008（未示出）绝缘。该分隔部7009利用聚酰亚胺、丙烯酸树脂、聚酰胺、环氧树脂等的有机树脂膜，无机绝缘膜，或有机聚硅氧烷形成。特别优选的是，分隔部7009利用光敏树脂材料形成为在第一电极7003上具有开口，使得该开口的侧壁被形成为包括具有连续曲率的斜面。在将光敏树脂材料用于分隔部7009的情况下，可以省略形成抗蚀剂掩模的步骤。
在图24C中的结构中，当执行全色彩显示时，例如，将发光元件7002用作绿光发射元件，将相邻发光元件中的一个用作红光发射元件，并将另一个用作蓝光发射元件。另选的是，能够全色彩显示的发光显示装置可以利用四种发光元件（其除了三种发光元件以外还包括白光发射元件）来制造。
在图24C的结构中，能够全色彩显示的发光显示装置可按这样的方式来制造，即，要设置的全部多个发光元件为白光发射元件，并且将具有滤色器等的密封基板设置在发光元件7002上。形成展示单一颜色（如白色或蓝色）的材料并且与滤色器或色彩转换层组合，由此，可以执行全色彩显示。
不用说，还可以执行单色光显示。例如，照明系统可以使用白光发射来形成，或者区域色彩发光装置可以使用单一颜色光发射来形成。
若需要的话，可以设置诸如包括圆偏振片的偏振膜的光学膜。
应注意到，尽管这里将有机EL元件描述为发光元件，但还可以将无机EL元件设置为发光元件。
应注意到，描述了其中控制发光元件的驱动的薄膜晶体管（驱动TFT）电连接至发光元件的示例；然而，可以采用其中将用于电流控制的TFT连接在驱动TFT与发光元件之间的结构。
该实施例中描述的半导体装置不限于图24A至24C中例示的结构，而是可以基于根据本发明的技术精神以各种方式来修改。
接下来，参照图25A和25B，对与实施例1或3中描述的晶体管所应用至的半导体装置的一个实施例相对应的发光显示面板（也被称为发光面板）的外观和截面进行描述。图25A是其中形成在第一基板上的晶体管和发光元件利用密封剂密封在第一基板与第二基板之间的面板的俯视图。图25B对应于图25A的沿H-I线截取的截面图。
密封剂4505被设置成包围设置在第一基板4501上的像素部分4502、信号线驱动器电路4503a和4503b、以及扫描线驱动器电路4504a和4504b。另外，第二基板4506设置在像素部分4502、信号线驱动器电路4503a和4503b、以及扫描线驱动器电路4504a和4504b上。因此，像素部分4502、信号线驱动器电路4503a和4503b、以及扫描线驱动器电路4504a和4504b通过第一基板4501、密封剂4505以及第二基板4506与填充剂4507一起密封。优选的是，利用保护膜（如层压膜或紫外线固化树脂膜）或具有高气密性和小脱气性的覆盖材料来封装（密封）面板，以使该面板不暴露至外部空气。
形成在第一基板4501上的像素部分4502、信号线驱动器电路4503a和4503b、以及扫描线驱动器电路4504a和4504b各自包括多个晶体管，并且在图25B中作为示例例示了包括在像素部分4502中的晶体管451，和包括在信号线驱动器电路4503a中的晶体管4509。
针对晶体管4509和4510中的每一个，可以应用如实施例1或3所述的、包括氧化物半导体层（In-Ga-Zn-O类半导体层）的高可靠性晶体管。在这个实施例中，晶体管4509和4510为n沟道晶体管。
在绝缘层4544上，将导电层4540设置在与用于驱动器电路的晶体管4509的氧化物半导体层的沟道形成区交叠的位置中。通过将导电层4540设置成与氧化物半导体层的沟道形成区相交叠，可以抑制晶体管4509的阈值电压偏移。此外，导电层4540的电势可以和晶体管4509的栅极电极层的电势相同或不同。导电层4540还可以充当第二栅极电极层。另选的是，导电层4040的电势可以是GND或0V，或者导电层4040可以处于浮置状态。
附图标记4511指示发光元件。作为包括在发光元件4511中的像素电极的第一电极层4517电连接至晶体管4510的源极或漏极电极层。应注意到，发光元件4511的结构是第一电极层4517、电致发光层4512以及第二电极层4513的叠层结构，但对于该结构不存在特别限制。发光元件4511的结构可以根据从发光元件4511提取光的方向等而适当地改变。
分隔部4520利用有机树脂膜、无机绝缘膜或有机聚硅氧烷来形成。特别优选的是，分隔部4520利用光敏材料形成，并且在第一电极层4517上形成开口，使得该开口的侧壁被形成为包括具有连续曲率的斜面。
电致发光层4512可以形成为具有单一层或者堆叠的多个层。
保护膜可以形成在第二电极层4513和分隔部4520上，以便防止氧、氢、湿气、二氧化碳等进入发光元件4511中。作为保护膜，可以形成氮化硅膜、氮氧化硅膜、DLC膜等。
将多种信号和电势从FPC 4518a和4518b提供给信号线驱动器电路4503a和4503b、扫描线驱动器电路4504a和4505b、或像素部分4502。
在这个实施例中，连接端子电极4515利用用于包括在发光元件4511中的第一电极层4517的相同导电膜来形成。端子电极4516利用用于包括在晶体管4509和4510中的源极电极层和漏极电极层的相同导电膜来形成。
连接端子电极4515经由各向异性导电膜4519电连接至包括在FPC 4518a中的端子。
沿从发光元件4511提取光的方向定位的第二基板需要具有关于可见光的透光特性。在该情况下，使用具有关于可见光的透光特性的材料，如玻璃板、塑料板、聚酯膜或丙烯酸树脂。
作为填充剂4507，除了诸如氮或氩的惰性气体以外，还可以使用紫外线固化树脂或热固性树脂。例如，可以使用PVC（聚氯乙烯）、丙烯酸树脂、聚酰亚胺、环氧树脂、硅酮树脂、PVB（聚乙烯醇缩丁醛（poly(vinyl butyral)）），或EVA（乙稀醋酸乙烯酯共聚物）。在这个实施例中，将氮用于填充剂4507。
另外，若需要的话，可以适当地将光学膜（如偏振片、圆偏振片（包括椭圆偏振片）、延迟板（四分之一波片或半波片）、或滤色器）设置在发光元件的发光表面上。此外，偏振片或圆偏振片可以设置有防反射膜。例如，可以执行防眩光处理，通过该处理反射光通过表面上的凸起和凹陷而漫射，从而降低眩光。
信号线驱动器电路4503a和4503b以及扫描线驱动器电路4504a和4504b可以安装在分开制备的基板上，作为利用单晶半导体膜或多晶半导体膜形成的驱动器电路。另外，仅信号线驱动器电路或其一部分，或扫描线驱动器电路或其一部分可以分开地形成并安装。该实施例不限于图25A和25B中所示结构。
该实施例的发光显示装置安装有操作稳定性极好的晶体管，并由此具有高可靠性。
在这个实施例中，通过利用包括铜作为主要组分的导电层，可以提供布线电阻降低的显示装置。在该实施例所应用至的、具有大屏幕的显示装置或具有高清晰度的显示装置中，几乎难以造成针对信号线末端部分的信号传送延迟、电源线的电压下降等。结果，可以提供抑制诸如显示不均匀或灰度级缺陷的显示质量劣化以改进显示质量的显示装置。
另外，通过使用被高度纯化从而具有比1×1012cm-3低的载流子浓度的氧化物半导体层，可以实现极其小的1×10-13A或更低的截止电流。结果，可以提供抑制泄漏电流的省电的显示装置。此外，可以提供一种在导通电流与截止电流之间具有高比率的显示装置。此外，可以提供一种具有高对比度和高显示质量的显示装置。
该实施例的显示装置设置有其中使用高度纯化的氧化物半导体的、具有高电子场效应迁移率的晶体管；由此，该晶体管可以高速操作并且实现运动图像和高清晰度的显示特性。
此外，因为包含铜作为主要组分的布线利用氮化物膜来密封，因此抑制了铜扩散，从而可以提供一种具有更高可靠性的半导体装置。
应注意到，该实施例中描述的结构可以适当地与其它实施例中描述的任意结构组合。
（实施例8）
在这个实施例中，将电子纸的示例描述为作为本发明的半导体装置的示例的显示装置。
图26例示了根据本发明的一个实施例的、作为显示装置的示例的有源矩阵型电子纸装置。该显示装置中使用的晶体管581可以以与实施例1或3相似的方式制造。
图26中的电子纸是利用扭转球（twisting ball）显示系统的显示装置的示例。扭转球显示系统指这样一种方法，其中，分别按黑色和白色着色的球形颗粒设置在作为用于显示元件的电极层的第一电极层与第二电极层之间，并且在第一电极层与第二电极层之间生成电势差，以控制球形颗粒的取向，从而执行显示。
晶体管581的源极电极层或漏极电极层通过形成在绝缘层585中的开口与第一电极层587相接触并且电连接。在第一电极层587与第二电极层588之间，设置有各自具有黑色区590a、白色区590b以及填充有液体的围绕黑色区590a和白色区590b的腔体594的球形颗粒589。围绕球形颗粒589的空间填充有诸如树脂的填充剂595（参见图26）。应注意到，在图26中，附图标记580指示基板，附图标记583指示间层绝缘膜，并且附图标记596指示基板。
此外，代替扭转球，还可以使用电泳元件。使用具有大约10μm至200μm的直径的微胶囊，其中，密封有透明液体、带正电的白色微粒、以及带负电的黑色微粒。在设置在第一电极层与第二电极层之间的微胶囊中，当通过第一电极层和第二电极层施加电场时，白色微粒和黑色微粒向彼此相反的方向移动，从而可以显示白色或黑色。利用这种原理的显示元件是电泳显示元件，并且通常称作电子纸。电泳显示元件具有比液晶显示元件更高的反射率，并因此，不需要辅助光，功耗较低，并可以在昏暗的地方识别显示部分。此外，即使不向显示部分提供电力，也可以保持显示一次的图像。因此，即使将具有显示功能的半导体装置（其还被简称为显示装置或设置有显示装置的半导体装置）与电源断开，也可以存储所显示的图像。
该实施例的电子纸因其安装有操作稳定性极佳的晶体管而具有高可靠性。
在这个实施例中，利用包括铜作为主要组分的导电层，可以提供布线电阻降低的显示装置。在该实施例所应用至的、具有大屏幕的显示装置或具有高清晰度的显示装置中，几乎难以造成针对信号线末端部分的信号传送延迟、电源线的电压下降等。结果，可以提供一种抑制诸如显示不均匀或灰度级缺陷的显示质量劣化以改进显示质量的显示装置。
另外，通过使用被高度纯化以具有比1×1012cm-3低的载流子浓度的氧化物半导体层，可以实现极其小的1×10-13A或更低的截止电流。结果，可以提供抑制泄漏电流的省电的显示装置。此外，可以提供一种在导通电流与截止电流之间具有高比率的显示装置。此外，可以提供一种具有高对比度和高显示质量的显示装置。
此外，因为包含铜作为主要组分的布线利用氮化物膜来密封，所以抑制了铜扩散，从而可以提供一种具有更高可靠性的半导体装置。
该实施例可以适当地与实施例1或3的任意内容组合。
（实施例9）
根据本发明一个实施例的显示装置可以应用为电子纸。电子纸可以被用于多种领域的电子设备，只要它们可以显示数据即可。例如，电子纸可以应用至e-book阅读器（电子书）、海报、诸如列车的车辆中的广告、或诸如信用卡的各种卡的显示器。图27A和27B以及图28例示了这种电子装置的示例。
图27A例示了利用电子纸形成的海报2631。如果广告媒介是印刷纸，则广告通过人力来更换；然而，当使用根据本发明的一种实施方式的电子纸时，则可以在短时间内改变广告显示。此外，可以获得稳定的图像，而没有显示缺陷。应注意到，海报可以具有能够无线地发送和接收数据的构造。
图27B例示了在诸如列车的车辆中的广告2632。如果广告媒介是印刷纸，则广告通过人力来更换；然而，当使用根据本发明的一种实施方式的电子纸时，可以不需要大量人力地在短时间内改变广告显示。此外，可以获得稳定的图像，而没有显示缺陷。应注意到，车辆中的广告可以具有能够无线地发送和接收数据的构造。
图28例示了电子书装置的示例。例如，电子书装置2700包括两个壳体，壳体2701和壳体2703。壳体2701和2703通过轴部分2711彼此接合，沿着轴部分，电子书装置2700打开和闭合。利用这种结构，电子书装置2700可以如同纸质书那样操作。
显示部分2705和显示部分2707分别并入壳体2701和壳体2703中。显示部分2705和显示部分2707可以显示一个图像或不同图像。当显示部分显示不同图像时，例如，可以在右侧显示部分（图28中的显示部分2705）上显示文本，而在左侧显示部分（图28中的显示部分2707）上显示图像。
此外，图28例示了壳体2701设置有操作部分等的示例。例如，壳体2701设置有电源开关2721、操作键2723、扬声器2725等。利用操作键2723，可以翻动页面。应注意到，可以将键盘、指点装置等设置在与壳体的显示部分相同的表面上。此外，可以将外部连接端子（耳机端子、USB端子、可以连接至诸如AC适配器和USB线缆的各种线缆的端子等）、记录介质插入部分等设置在壳体的背表面或侧表面上。此外，电子书装置2700可以具有电子词典功能。
电子书装置2700可以具有能够无线地发送和接收数据的构造。通过无线通信，可以从电子书服务器购买和下载期望的书数据等。
因为安装了操作稳定性极好的晶体管，所以前述显示装置具有高可靠性。
（实施例10）
根据本发明的一个实施例的半导体装置可以应用于多种电子装置（包括游戏机）。电子装置的示例是：电视机（也称为电视或电视接收机）、计算机等的监视器、诸如数字照相机或数字摄像机的照相机、数字相框、移动电话手机（也被称为移动电话或移动电话装置）、便携式游戏控制台、便携式信息终端、音频再现装置、诸如弹球游戏（pachinko）机的大型游戏机等。
图29A例示了电视机的示例。在电视机9600中，显示部分9603并入壳体9601中。显示部分9603可以显示图像。在该实施例中，壳体9601通过台架9605支撑。
电视机9600可以利用壳体9601的操作开关或分开的遥控器9610操作。频道和音量可以利用遥控器9610的操作键9609来控制，从而可以控制显示部分9603上显示的图像。此外，遥控器9610可以设置有用于显示从遥控器9610输出的数据的显示部分9607。
应注意到，电视机9600设置有接收器、调制解调器等。利用接收器，可以接收一般的电视广播。此外，当显示装置经由调制解调器有线或无线地连接至通信网络时，可以执行单向（从发送方至接收方）或双向（发送方与接收方之间或接收方之间）信息传送。
图29B例示了数字相框的示例。例如，在数字相框9700中，显示部分9703并入壳体9701中。显示部分9703可以显示多种图像。例如，显示部分9703可以显示利用数字照相机等拍摄的图像，并且用作普通的相框。
应注意到，数字相框9700设置有操作部分、外部连接部分（USB端子、可以连接至诸如USB线缆的各种线缆的端子等）、记录介质插入部分等。尽管这些组件可以设置在设置有显示部分的表面上，但优选的是，出于数字相框9700的设计的考虑，将它们设置在侧面或背面上。例如，将存储利用数字照相机拍摄的图像的数据的存储器插入数字相框的记录介质插入部分中，由此，图像数据可以传送并接着显示在显示部分9703上，
数字相框9700可以无线地发送和接收数据。可以采用无线地传送所希望的图像数据以进行显示的结构。
图30A例示了包括利用连接部分9893接合从而能够打开和闭合的壳体9881和壳体9891的便携式游戏机。显示部分9882和显示部分9883分别并入壳体9881和壳体9891中。图30A例示的便携式游戏机附加地包括：扬声器部分9884、存储介质插入部分9886、LED灯9890、输入装置（操作键9885、连接端子9887、传感器9888（包括测量力、位移、位置、速度、加速度、角速度、转数、距离、光、液体、磁力、温度、化学物质、声音、时间、硬度、电场、电流、电压、电功率、辐射、流速、湿度、倾斜角、振动、气味，或红外线的功能），以及麦克风9889）等。毋庸置疑，便携式游戏机的结构不限于上述结构，而是可以是任何结构，只要设置根据本发明的一个实施例的半导体装置即可。此外，可以适当地设置另一附件。图30A例示的便携式游戏机具有读出存储在存储介质中的程序或数据以在显示部分上对其进行显示的功能，和通过无线通信与另一便携式游戏机共享信息的功能。图30A所示便携式游戏机的功能不限于这些，并且该便携式游戏机可以具有多种功能。
图30B例示了作为大游戏机的自动贩卖机的示例。在自动贩卖机9900中，显示部分9903并入壳体9901中。另外，自动贩卖机9900包括诸如起动杆或停止开关的操作装置、投币口、扬声器等。不用说，自动贩卖机9900的结构不限于上述结构，而可以是任意结构，只要至少设置根据本发明的一个实施例的半导体装置即可。此外，可以适当地设置另一附件。
图31例示了移动电话的示例。移动电话1000包括并入壳体1001中的显示部分1002、操作按钮1003、外部连接端口1004、扬声器1005、麦克风1006等。
当图31例示的移动电话1000的显示部分1002被手指等触摸时，可以将数据输入到移动电话1000中。用户可以通过用他们的手指等触摸显示部分1002来进行呼叫或文本消息传送。
显示部分1002主要存在三种屏幕模式。第一模式是主要用于显示图像的显示模式。第二模式是主要用于输入诸如文本的数据的输入模式。第三模式是组合显示模式和输入模式这两个模式的显示和输入模式。
例如，在进行电话呼叫或撰写电子邮件的情况下，显示部分1002被设置成主要执行文本输入的文本输入模式，可以在屏幕上执行文本输入操作。在该情况下，优选的是，在显示部分1002的屏幕的几乎整个区域上显示键盘或数字按钮。
当将包括用于检测倾斜的传感器（如陀螺仪或加速度传感器）的检测装置设置在移动电话1000内部时，显示部分1002的屏幕中的显示可以通过确定移动电话1000的安装方向而自动切换（移动电话1000针对风景模式或肖像模式是水平还是垂直放置）。
这些屏幕模式通过触摸显示部分1002或操作壳体1001的操作按钮1003来切换。另选的是，这些屏幕模式可以根据显示在显示部分1002上的图像的种类而切换。例如，当显示在显示部分上的图像信号是运动图像数据信号时，将屏幕模式切换至显示模式。当所述信号是文本数据信号时，将屏幕模式切换至输入模式。
此外，在输入模式下，当通过触摸显示部分1002的输入未执行达特定时段，而通过显示部分1002中的光学传感器检测到信号时，可以将屏幕模式控制成从输入模式切换至显示模式。
显示部分1002可以充当图像传感器。例如，当用手掌或手指触摸显示部分1002时，拍摄掌纹、指纹等的图像，由此，可以执行个人识别。此外，通过在显示部分中设置发射近红外光的背光或感测光源，可以拍摄手指血管、手掌血管等的图像。
如上所述，可以制造安装有操作稳定性极佳的晶体管的显示装置。因为该电子装置包括操作稳定性极佳的晶体管，所以可靠性高。
（实施例11）
在这个实施例中，参照图32、图33、图34以及图35，将液晶显示装置的示例描述为显示装置的一个实施例，其包括实施例1或3中描述的晶体管和液晶元件作为半导体元件。实施例1中描述的晶体管可以被用于TFT 628和629，其被用于图32、图33、图34以及图35中例示的液晶显示装置。此外，TFT 628和629可以通过与实施例2相似的处理来制造，并且具有高电特性和高可靠性。TFT 628和629是晶体管，在其每一个中，沟道形成区形成在氧化物半导体层中。参照图32、图33、图34以及图35，可以以与图1B中例示的晶体管相似的方式制造的晶体管的示例作为示例进行描述，但本发明的实施例不限于此。
下面，对垂直配向（vertical alignment）（VA）模式液晶显示装置进行描述。VA是用于控制液晶显示面板的液晶分子的配向的方法。在VA液晶显示装置中，液晶分子在未施加电压时，按相对于面板表面的垂直方向配向。在这个实施例中，具体来说，将像素划分成一些区域（子像素），并且分子在它们各自的区域中按不同方向配向。这被称为多域或多域设计。下面，对具有多域设计的液晶显示装置进行描述。
图33和34分别例示了像素电极和对置电极。图33是示出形成像素电极的基板侧的俯视图。图32例示了图33中沿截面线E-F截取的截面结构。图34是形成对置电极的基板侧的顶平面图。下面，参照这些图进行描述。
图32例示了以下状态：其中设置有TFT 628、连接至TFT 628的像素电极624以及存储电容器部分630的基板600与设置有对置电极640等的对置基板601交叠，并且其间注入了液晶。
对置基板601设置有着色层636和对置电极640，并且在对置电极640上形成有凸出部644。在像素电极624上形成有配向膜648，并且在对置电极640和凸出部644上类似地形成有配向膜646。在基板600与对置基板601之间形成液晶层650。
在基板600上形成有TFT 628、连接至TFT 628的像素电极624，以及存储电容器部分630。像素电极624连接至接触孔623中的布线618。接触孔623穿透覆盖TFT 628、布线618以及存储电容器部分630的绝缘层620，并且进一步穿透覆盖绝缘层620的第三绝缘层622。作为TFT 628，可以适当地使用实施例1或3中描述的晶体管。此外，存储电容器部分630包括：与TFT 628的栅极布线602同时形成的第一电容器布线604；栅极绝缘层606；以及与布线616和618同时形成的第二电容器布线617。
像素电极624、液晶层650、以及对置电极640彼此交叠，从而形成液晶元件。
图33例示了基板600上的结构。像素电极624可以利用透光导电材料（如包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡（下面，称为ITO）、氧化铟锌、添加有氧化硅的氧化铟锡等）来形成。
像素电极624可以利用包括导电大分子（也称为导电聚合物）的导电合成物来形成。利用导电合成物形成的像素电极优选地具有小于或等于每方块10000欧姆的薄层电阻和在550nm波长下大于或等于70％的透光率。此外，包括在导电合成物中的导电高分子的电阻率优选地小于或等于0.1Ω·cm。
作为导电高分子，可以使用所谓的π电子共轭导电聚合物。例如，可以给出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、它们中的两种或更多种的共聚物等。
在像素电极624中形成狭缝625。狭缝625被形成为控制液晶的配向。
图33中例示的TFT 629、连接至TFT 629的像素电极626、以及存储电容器部分631可以分别以与TFT 628、像素电极624、以及存储电容器部分630相似的方式来形成。TFT 628和629都连接至布线616。该液晶显示面板的像素包括像素电极624和626。像素电极624和626为子像素。
图34例示了对置基板侧的结构。优选的是，使用和像素电极624相同的材料形成对置电极640。在对置电极640上形成控制液晶的配向的凸出部644。
图35例示了该像素结构的等效电路。TFT 628和629都连接至栅极布线602和布线616。在这种情况下，当电容器布线604和电容器布线605的电势彼此不同时，液晶元件651和652的操作可以改变。即，液晶的配向被精确地控制，并且通过单独控制电容器布线604和605的电势来增大视角。
当向设置有狭缝625的像素电极624施加电压时，在狭缝625的的附近区域生成失真的电场（斜电场）。对置基板601侧上的狭缝625和凸出部644按啮合方式交替排列，由此，有效地生成斜电场，以控制液晶的配向，使得液晶配向的方向根据位置改变。即，液晶显示面板的视角通过域倍增来增加。
接下来，参照图36、图37、图38以及图39，对与上述不同的另一VA液晶显示装置进行描述。
图36和37各自例示了VA模式液晶显示面板的像素结构。图37是基板600的俯视图。图36是图37的沿截面线Y-Z截取的截面结构的图。下面，参照这些图进行描述。
在该像素结构中，将多个像素电极设置在一个像素中，并且将TFT连接至每一个像素电极。所述多个TFT被构造成通过不同栅极信号来确定。即，向多域像素中的单个像素电极施加的信号彼此独立地控制。
通过接触孔623，像素电极624利用布线618连接至TFT 628。通过接触孔627，像素电极626利用布线619连接至TFT 629。TFT 628的栅极布线602与TFT 629的栅极布线603分离，从而可以提供不同栅极信号。另一方面，用作数据线的布线616被TFT 628和629共享。作为TFT 628和629中的每一个，可以适当地使用实施例1或3中描述的晶体管。此外，设置电容器布线690。
像素电极624的形状不同于像素电极626的形状，并且这些像素电极通过狭缝分离。像素电极626包围像素电极624，其具有V形。TFT 628和629使得向像素电极624和626施加电压的定时彼此不同，由此，控制液晶的配向。图39示出了该像素结构的等效电路。TFT 628连接至栅极布线602，而TFT 629连接至栅极布线603。如果将不同栅极信号提供给栅极布线602和603，则TFT 628和629的操作定时可以不同。
对置基板601设置有着色层636和对置电极640。在着色层636和对置电极640之间形成有平坦化层637，以防止液晶的无序配向。图38例示了对置基板侧上的结构。对置电极640被多个像素共享，并且在对置电极640中形成有狭缝641。在像素电极624和626侧上的狭缝641和狭缝625以啮合方式交替排列；由此，有效地生成斜电场，并且可以控制液晶的配向。因此，液晶的取向可以在不同的位置改变，从而加宽视角。
像素电极624、液晶层650、以及对置电极640彼此交叠，从而形成第一液晶元件。此外，像素电极626、液晶层650、以及对置电极640彼此交叠，从而形成第二液晶元件。此外，采用其中针对一个像素设置第一液晶元件和第二液晶元件的多域结构。
尽管VA模式液晶显示装置在该实施例中被描述为包括实施例1或3中描述的晶体管的液晶显示装置，但实施例1或3中描述的晶体管可以应用于IPS模式液晶显示装置、TN模式液晶显示装置等。
在上述液晶显示装置的像素部分中的晶体管利用实施例2中描述的晶体管的制造方法来制造的情况下，可以抑制因相应像素的晶体管的阈值电压变化而造成的显示不均匀。
（实施例12）
在这个实施例中，参照图40，对结构与实施例1或3不同的、设置有显示装置的电路的基板的一个实施例进行描述。
图40例示了设置在显示装置中的像素结构。图40是例示该像素的堆叠结构的截面图。
在截面A1-A2中，例示了在像素部分中使用的晶体管153的堆叠结构。晶体管153是具有底栅结构的晶体管的一个实施例。
在截面B1-B2中，例示了在像素部分中形成的电容器的堆叠结构。
此外，在截面C1-C2中，例示了栅极布线和源极布线的相交部分中的堆叠结构。
在设置有该实施例的显示装置的电路的基板中，在晶体管中设置有沟道保护层，其不同于设置有实施例1中描述的显示装置的电路的基板。另外，栅极布线和源极布线的相交部分的结构不同。
具体来说，在晶体管153中的氧化物半导体层113a的沟道形成区上设置有充当沟道保护层的第四绝缘层114a。此外，在栅极布线和源极布线的相交部分中，第四绝缘层114b插入在利用第一导电层形成的栅极布线111c与利用第二导电层形成的源极布线115c之间。
设置有该实施例中描述的显示装置的电路的基板具有与设置有实施例1中描述的显示装置的电路的基板相同的结构，不同之处在于设置了第四绝缘层114a和第四绝缘层114b，因此省略了其详细描述。
在这个实施例中，第四绝缘层利用氧化硅（SiOx（x>0））层形成，以使其具有300nm的厚度。除了氧化硅以外，第四绝缘层可以利用铝、钽、钇或铪的氧化物、氮化物、氧氮化物以及氮氧化物中的一种，或者包括上述至少两种或更多种的化合物来形成。
在这个实施例中，第四绝缘层在高度纯化氧化物半导体层之后形成。作为用于形成第四绝缘层的方法，选择不并入诸如水或氢的杂质的方法（例如，溅射方法等），从而不污染高度纯化的氧化物半导体层。
在与氧化物半导体层相接触第四绝缘层利用具有1nm或更大的厚度的氧化硅（SiOx（x>0））层来形成的情况下，优选地使用硅靶。利用硅靶，通过在氧和稀有气体气氛中溅射而形成的氧化硅膜包含大量硅原子或氧原子的悬键。
留在氧化物半导体层中的杂质扩散到包括大量硅原子或氧原子的悬键的第四绝缘层中并固定。具体来说，氧化物半导体层中的氢原子、包括氢原子的化合物（如H2O）等很可能扩散并移动到第四绝缘层中并且固定在第四绝缘层中。
在其中基板与靶之间的距离（T-S距离）为89mm，压力为0.4Pa，直流（DC）功率为6kW，并且气氛为氧气氛（氧气流的比例为100％）的条件下，利用纯度6N，掺杂有硼的柱状多晶硅靶（电阻率为0.01Ωcm），通过脉冲DC溅射方法来淀积第四绝缘层。
膜形成时的基板温度可以高于或等于室温，而低于或等于300°C，并且在该实施例中，为100°C。
使用高纯度气体和设置有低温泵的溅射设备，通过溅射方法来执行氧化硅膜的淀积。溅射方法可以在稀有气体（典型为氩）气氛、氧气氛或包括稀有气体（典型为氩）和氧的气氛下执行。应注意到，通过溅射方法形成的氧化物绝缘膜极其致密，并且甚至可以将单层氧化物绝缘膜层用作保护膜，以抑制其中杂质扩散到与其相接触的层中的现象。
作为靶，可以使用氧化硅靶或硅靶。另外，可以使用掺杂有磷（P）或硼（B）的靶，从而将磷（P）或（B）添加至氧化物绝缘膜。
接下来，通过光刻方法、喷墨方法等，在第四绝缘层上形成掩模，并且使用该掩模来执行蚀刻，从而形成第四绝缘层114a和第四绝缘层114b。
在这个实施例中，利用氧化物绝缘层形成的第四绝缘层被形成为与高度纯化的氧化物半导体层相接触。留在氧化物半导体层中的杂质扩散到第四绝缘层中并固定在其中。此外，氧从包括在第四绝缘层中的氧化物绝缘层提供至氧化物半导体层，由此，可以降低氧化物半导体层中的氧缺乏。
此外，氧化物半导体层和氧化物绝缘层插入处于相交部分处的栅极布线与源极布线之间，由此，增加了布线之间的距离；由此，可以降低在相交部分处在布线之间生成的电容。
该实施例可以与本说明书中的任意其它实施例自由组合。
本申请基于2009年11月27日向日本专利局提交的日本专利申请序列no.2009-270784，其全部内容通过引用并入于此。
Claims (40)
1.一种半导体装置，包括：
处于基板之上的绝缘基膜；
处于所述绝缘基膜之上的栅极电极；
处于所述绝缘基膜和所述栅极电极之上、并与它们接触的第一绝缘层；
处于所述第一绝缘层之上的氧化物半导体层；
处于所述氧化物半导体层之上、并与其电接触的源极电极和漏极电极；以及
处于所述氧化物半导体层、所述源极电极以及所述漏极电极之上、并与它们接触的第二绝缘层，
其中所述栅极电极、所述源极电极以及所述漏极电极中的至少一个包括铜。
2.根据权利要求1所述的半导体装置，
其中所述绝缘基膜包括氮化硅。
3.根据权利要求1所述的半导体装置，
其中所述第一绝缘层包括氮化硅。
4.根据权利要求1所述的半导体装置，
其中所述氧化物半导体层包括铟、镓以及锌。
5.根据权利要求1所述的半导体装置，
其中所述栅极电极包括第一栅极电极层和第二栅极电极层，
其中所述第一栅极电极层包括铜，并且
其中所述第二栅极电极层包括从Cr、Ta、Ti、Mo以及W中选择的金属。
6.根据权利要求1所述的半导体装置，
其中所述栅极电极包括第一栅极电极层和第二栅极电极层，
其中所述第一栅极电极层包括铜，并且
其中所述第二栅极电极层是其中包括从Si、Ti、Ta、W、Mo、Cr、Nd、Sc以及Y中选择的元素的铝层。
7.根据权利要求1所述的半导体装置，
其中所述源极电极和所述漏极电极各自包括第三层和第四层，
其中所述第三层包括铜，并且
其中所述第四层包括从Cr、Ta、Ti、Mo以及W中选择的金属。
8.根据权利要求1所述的半导体装置，
其中所述源极电极和所述漏极电极各自包括第三层和第四层，
其中所述第三层包括铜，并且
其中所述第四层是其中包括从Si、Ti、Ta、W、Mo、Cr、Nd、Sc以及Y中选择的元素的铝层。
9.根据权利要求1所述的半导体装置，还包括：第一导电层，该第一导电层处于所述氧化物半导体层与所述源极电极之间，并且处于所述氧化物半导体层与所述漏极电极之间，
其中所述第一导电层包括从Ti、Mn、Mg、Zr、Y、Al、W以及Mo中选择的材料。
10.根据权利要求1所述的半导体装置，
其中所述栅极电极被所述绝缘基膜和所述第一绝缘层密封。
11.根据权利要求1所述的半导体装置，
其中所述氧化物半导体层被所述第一绝缘层和所述第二绝缘层密封。
12.根据权利要求1所述的半导体装置，所述半导体装置还包括：处于所述第二绝缘层之上的第二导电层，
其中所述第二导电层包括铜。
13.一种包括根据权利要求1所述的半导体装置的电子装置。
14.一种半导体装置，包括：
处于基板之上的绝缘基膜；
处于所述绝缘基膜之上的栅极电极；
处于所述绝缘基膜和所述栅极电极之上、并与它们接触的第一绝缘层；
处于所述第一绝缘层之上的氧化物半导体层；
处于所述氧化物半导体层之上、并与其电接触的源极电极和漏极电极；以及
处于所述氧化物半导体层、所述源极电极以及所述漏极电极之上、并与它们接触的第二绝缘层，
其中所述源极电极和所述漏极电极各自包括：
与所述第一绝缘层接触并包括导电金属氮化物的第一层；
形成在所述第一层之上并包括铜的第二层；以及
处于所述第二层之上的第三层，所述第三层包括所述导电金属氮化物。
15.根据权利要求14所述的半导体装置，
其中所述栅极电极包括铜。
16.根据权利要求14所述的半导体装置，
其中所述绝缘基膜包括氮化硅。
17.根据权利要求14所述的半导体装置，
其中所述第一绝缘层包括氮化硅。
18.根据权利要求14所述的半导体装置，
其中所述氧化物半导体层包括铟、镓以及锌。
19.根据权利要求14所述的半导体装置，
其中所述栅极电极包括第一栅极电极层和第二栅极电极层，
其中所述第一栅极电极层包括铜，并且
其中所述第二栅极电极层包括从Cr、Ta、Ti、Mo以及W中选择的金属。
20.根据权利要求14所述的半导体装置，
其中所述栅极电极包括第一栅极电极层和第二栅极电极层，
其中所述第一栅极电极层包括铜，并且
其中所述第二栅极电极层是其中包括从Si、Ti、Ta、W、Mo、Cr、Nd、Sc以及Y中选择的元素的铝层。
21.根据权利要求14所述的半导体装置，还包括：第一导电层，该第一导电层处于所述氧化物半导体层与所述源极电极之间，并且处于所述氧化物半导体层与所述漏极电极之间，
其中所述第一导电层包括从Ti、Mn、Mg、Zr、Y、Al、W以及Mo中选择的材料。
22.根据权利要求14所述的半导体装置，
其中所述栅极电极被所述绝缘基膜和所述第一绝缘层密封。
23.根据权利要求14所述的半导体装置，
其中所述氧化物半导体层被所述第一绝缘层和所述第二绝缘层密封。
24.根据权利要求14所述的半导体装置，所述半导体装置还包括：处于所述第二绝缘层之上的第二导电层，
其中所述第二导电层包括铜。
25.根据权利要求14所述的半导体装置，
其中所述导电金属氮化物从氮化钛、氮化钽以及氮化钨中选择。
26.一种包括根据权利要求14所述的半导体装置的电子装置。
27.一种半导体装置，包括：
处于基板之上的绝缘基膜；
处于所述绝缘基膜之上的栅极电极；
处于所述绝缘基膜和所述栅极电极之上、并与它们接触的第一绝缘层；
处于所述第一绝缘层之上的氧化物半导体层；
处于所述氧化物半导体层之上、并与其电接触的第二绝缘层；
处于所述氧化物半导体层和所述第二绝缘层之上、并与它们接触的源极电极和漏极电极；以及
处于所述第二绝缘层、所述源极电极以及所述漏极电极之上、并与它们接触的第三绝缘层，
其中所述栅极电极、所述源极电极以及所述漏极电极中的至少一个包括铜。
28.根据权利要求27所述的半导体装置，
其中所述绝缘基膜包括氮化硅。
29.根据权利要求27所述的半导体装置，
其中所述第一绝缘层包括氮化硅。
30.根据权利要求27所述的半导体装置，
其中所述氧化物半导体层包括铟、镓以及锌。
31.根据权利要求27所述的半导体装置，
其中所述第二绝缘层从由铝、钽、钇以及铪中选择的金属的氧化物、氮化物、氧氮化物以及氮氧化物中选择。
32.根据权利要求27所述的半导体装置，
其中所述栅极电极包括第一层和第二层，
其中所述第一层包括铜，并且
其中所述第二层包括从Cr、Ta、Ti、Mo以及W中选择的金属。
33.根据权利要求27所述的半导体装置，
其中所述栅极电极包括第一层和第二层，
其中所述第一层包括铜，并且
其中所述第二层是其中包括从Si、Ti、Ta、W、Mo、Cr、Nd、Sc以及Y中选择的元素的铝层。
34.根据权利要求27所述的半导体装置，
其中所述源极电极和所述漏极电极各自包括第三层和第四层，
其中所述第三层包括铜，并且
其中所述第四层包括从Cr、Ta、Ti、Mo以及W中选择的金属。
35.根据权利要求27所述的半导体装置，
其中所述源极电极和所述漏极电极各自包括第三层和第四层，
其中所述第三层包括铜，并且
其中所述第四层是其中包括从Si、Ti、Ta、W、Mo、Cr、Nd、Sc以及Y中选择的元素的铝层。
36.根据权利要求27所述的半导体装置，还包括：第一导电层，该第一导电层处于所述氧化物半导体层与所述源极电极之间，并且处于所述氧化物半导体层与所述漏极电极之间，
其中所述第一导电层包括从Ti、Mn、Mg、Zr、Y、Al、W以及Mo中选择的材料。
37.根据权利要求27所述的半导体装置，
其中所述栅极电极被所述绝缘基膜和所述第一绝缘层密封。
38.根据权利要求27所述的半导体装置，
其中所述氧化物半导体层被所述第一绝缘层和所述第三绝缘层密封。
39.根据权利要求27所述的半导体装置，还包括：处于所述第二绝缘层之上的第二导电层，
其中所述第二导电层包括铜。
40.一种包括根据权利要求27所述的半导体装置的电子装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310303972.3A CN103400857B (zh) | 2009-11-27 | 2010-10-29 | 半导体装置和及其制造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009-270784 | 2009-11-27 | ||
| JP2009270784 | 2009-11-27 | ||
| PCT/JP2010/069761 WO2011065208A1 (en) | 2009-11-27 | 2010-10-29 | Semiconductor device and method for manufacturing the same |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2013103039812A Division CN103426935A (zh) | 2009-11-27 | 2010-10-29 | 半导体装置和及其制造方法 |
| CN201310303972.3A Division CN103400857B (zh) | 2009-11-27 | 2010-10-29 | 半导体装置和及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102640292A true CN102640292A (zh) | 2012-08-15 |
| CN102640292B CN102640292B (zh) | 2015-11-25 |
Family
ID=44066311
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2013103039812A Pending CN103426935A (zh) | 2009-11-27 | 2010-10-29 | 半导体装置和及其制造方法 |
| CN201080053374.XA Active CN102640292B (zh) | 2009-11-27 | 2010-10-29 | 半导体装置和及其制造方法 |
| CN201310303972.3A Active CN103400857B (zh) | 2009-11-27 | 2010-10-29 | 半导体装置和及其制造方法 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2013103039812A Pending CN103426935A (zh) | 2009-11-27 | 2010-10-29 | 半导体装置和及其制造方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310303972.3A Active CN103400857B (zh) | 2009-11-27 | 2010-10-29 | 半导体装置和及其制造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (7) | US8471256B2 (zh) |
| JP (12) | JP2011135061A (zh) |
| KR (13) | KR101506304B1 (zh) |
| CN (3) | CN103426935A (zh) |
| TW (8) | TWI455313B (zh) |
| WO (1) | WO2011065208A1 (zh) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102994952A (zh) * | 2011-09-09 | 2013-03-27 | 日立电线株式会社 | Cu-Mn合金溅射靶材、使用其的薄膜晶体管配线以及薄膜晶体管 |
| CN103677399A (zh) * | 2012-09-11 | 2014-03-26 | 三星显示有限公司 | 传感器基板及其制造方法和具有其的感测显示面板 |
| US8952381B2 (en) | 2012-06-29 | 2015-02-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US9048324B2 (en) | 2012-05-10 | 2015-06-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| CN105934813A (zh) * | 2014-04-16 | 2016-09-07 | 三菱电机株式会社 | 半导体装置 |
| CN106098786A (zh) * | 2016-06-13 | 2016-11-09 | 武汉华星光电技术有限公司 | 双栅电极氧化物薄膜晶体管及其制备方法 |
| CN107004719A (zh) * | 2014-11-28 | 2017-08-01 | 夏普株式会社 | 半导体装置及其制造方法 |
| US9741865B2 (en) | 2012-05-31 | 2017-08-22 | Semiconductor Energy Laboratory Co., Ltd. | Method of forming semiconductor device including oxide semiconductor stack with different ratio of indium and gallium |
| CN109951064A (zh) * | 2017-12-21 | 2019-06-28 | 美格纳半导体有限公司 | 高电压启动电路及开关模式电源 |
| CN110993610A (zh) * | 2019-11-26 | 2020-04-10 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及其制备方法、显示面板 |
| CN113314545A (zh) * | 2015-04-20 | 2021-08-27 | 株式会社半导体能源研究所 | 半导体装置及电子设备 |
| WO2022217599A1 (zh) * | 2021-04-16 | 2022-10-20 | 京东方科技集团股份有限公司 | 阵列基板、阵列基板的制造方法与显示装置 |
Families Citing this family (89)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101506304B1 (ko) * | 2009-11-27 | 2015-03-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작방법 |
| JP5185357B2 (ja) * | 2009-12-17 | 2013-04-17 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| KR102047354B1 (ko) | 2010-02-26 | 2019-11-21 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| US8766253B2 (en) * | 2010-09-10 | 2014-07-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| TWI657565B (zh) | 2011-01-14 | 2019-04-21 | 日商半導體能源研究所股份有限公司 | 半導體記憶裝置 |
| TWI520273B (zh) | 2011-02-02 | 2016-02-01 | 半導體能源研究所股份有限公司 | 半導體儲存裝置 |
| US9082860B2 (en) * | 2011-03-31 | 2015-07-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| KR101919056B1 (ko) * | 2011-04-28 | 2018-11-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 회로 |
| KR101934977B1 (ko) | 2011-08-02 | 2019-03-19 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| TW202412006A (zh) | 2011-08-29 | 2024-03-16 | 日商半導體能源研究所股份有限公司 | 半導體裝置 |
| CN103022012B (zh) * | 2011-09-21 | 2017-03-01 | 株式会社半导体能源研究所 | 半导体存储装置 |
| US10014068B2 (en) | 2011-10-07 | 2018-07-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP6076038B2 (ja) | 2011-11-11 | 2017-02-08 | 株式会社半導体エネルギー研究所 | 表示装置の作製方法 |
| KR102072244B1 (ko) * | 2011-11-30 | 2020-01-31 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작 방법 |
| US20130207111A1 (en) | 2012-02-09 | 2013-08-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device including semiconductor device, electronic device including semiconductor device, and method for manufacturing semiconductor device |
| US9219164B2 (en) * | 2012-04-20 | 2015-12-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with oxide semiconductor channel |
| US9048323B2 (en) | 2012-04-30 | 2015-06-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| WO2013168624A1 (en) | 2012-05-10 | 2013-11-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US8658444B2 (en) | 2012-05-16 | 2014-02-25 | International Business Machines Corporation | Semiconductor active matrix on buried insulator |
| US9065077B2 (en) * | 2012-06-15 | 2015-06-23 | Apple, Inc. | Back channel etch metal-oxide thin film transistor and process |
| KR102113160B1 (ko) | 2012-06-15 | 2020-05-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| KR20200019269A (ko) * | 2012-06-29 | 2020-02-21 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| KR102141977B1 (ko) | 2012-07-20 | 2020-08-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제조 방법 |
| CN104508808B (zh) * | 2012-07-27 | 2017-05-17 | 夏普株式会社 | 半导体装置及其制造方法 |
| JP2014045175A (ja) | 2012-08-02 | 2014-03-13 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP6134598B2 (ja) | 2012-08-02 | 2017-05-24 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US8937307B2 (en) * | 2012-08-10 | 2015-01-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US8987027B2 (en) | 2012-08-31 | 2015-03-24 | Apple Inc. | Two doping regions in lightly doped drain for thin film transistors and associated doping processes |
| US9685557B2 (en) | 2012-08-31 | 2017-06-20 | Apple Inc. | Different lightly doped drain length control for self-align light drain doping process |
| US8748320B2 (en) | 2012-09-27 | 2014-06-10 | Apple Inc. | Connection to first metal layer in thin film transistor process |
| US8999771B2 (en) | 2012-09-28 | 2015-04-07 | Apple Inc. | Protection layer for halftone process of third metal |
| US9201276B2 (en) | 2012-10-17 | 2015-12-01 | Apple Inc. | Process architecture for color filter array in active matrix liquid crystal display |
| KR102227591B1 (ko) | 2012-10-17 | 2021-03-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| JP6070073B2 (ja) * | 2012-10-31 | 2017-02-01 | 凸版印刷株式会社 | 薄膜トランジスタアレイ |
| US9001297B2 (en) | 2013-01-29 | 2015-04-07 | Apple Inc. | Third metal layer for thin film transistor with reduced defects in liquid crystal display |
| TWI611566B (zh) * | 2013-02-25 | 2018-01-11 | 半導體能源研究所股份有限公司 | 顯示裝置和電子裝置 |
| JP2014195243A (ja) * | 2013-02-28 | 2014-10-09 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US9088003B2 (en) | 2013-03-06 | 2015-07-21 | Apple Inc. | Reducing sheet resistance for common electrode in top emission organic light emitting diode display |
| KR102290247B1 (ko) * | 2013-03-14 | 2021-08-13 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치와 그 제작 방법 |
| CN105164577B (zh) | 2013-04-30 | 2018-03-27 | 凸版印刷株式会社 | 液晶显示装置及显示装置用基板 |
| KR20150025621A (ko) * | 2013-08-29 | 2015-03-11 | 삼성전자주식회사 | 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자 |
| US9425217B2 (en) | 2013-09-23 | 2016-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| KR102062353B1 (ko) * | 2013-10-16 | 2020-01-06 | 엘지디스플레이 주식회사 | 유기전계발광소자 및 그 제조방법 |
| US9455349B2 (en) * | 2013-10-22 | 2016-09-27 | Semiconductor Energy Laboratory Co., Ltd. | Oxide semiconductor thin film transistor with reduced impurity diffusion |
| US9882014B2 (en) | 2013-11-29 | 2018-01-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US20150155313A1 (en) | 2013-11-29 | 2015-06-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US9397149B2 (en) * | 2013-12-27 | 2016-07-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP6308583B2 (ja) * | 2014-01-31 | 2018-04-11 | 国立研究開発法人物質・材料研究機構 | 薄膜トランジスタ、薄膜トランジスタの製造方法および半導体装置 |
| CN104851790A (zh) * | 2014-02-13 | 2015-08-19 | 上海和辉光电有限公司 | 制造栅极绝缘层的方法 |
| KR102238642B1 (ko) * | 2014-06-27 | 2021-04-08 | 엘지디스플레이 주식회사 | 유기 발광 디스플레이 패널 |
| US9299853B1 (en) * | 2014-09-16 | 2016-03-29 | Eastman Kodak Company | Bottom gate TFT with multilayer passivation |
| US9971535B2 (en) | 2014-11-05 | 2018-05-15 | Industrial Technology Research Institute | Conversion method for reducing power consumption and computing apparatus using the same |
| JP6251823B2 (ja) * | 2014-11-28 | 2017-12-20 | シャープ株式会社 | 半導体装置およびその製造方法 |
| WO2016084699A1 (ja) * | 2014-11-28 | 2016-06-02 | シャープ株式会社 | 半導体装置およびその製造方法 |
| US10146346B2 (en) * | 2015-01-27 | 2018-12-04 | Innolux Corporation | Touch display device with capacitor having large capacitance |
| KR102314488B1 (ko) * | 2015-04-07 | 2021-10-19 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| KR102338190B1 (ko) * | 2015-04-10 | 2021-12-10 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판, 이를 포함하는 액정 표시 장치 및 그 제조 방법 |
| JP2018032839A (ja) * | 2015-12-11 | 2018-03-01 | 株式会社半導体エネルギー研究所 | トランジスタ、回路、半導体装置、表示装置および電子機器 |
| CN114068724A (zh) * | 2016-01-29 | 2022-02-18 | 株式会社半导体能源研究所 | 半导体装置以及晶体管 |
| US10115741B2 (en) * | 2016-02-05 | 2018-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
| US10263114B2 (en) | 2016-03-04 | 2019-04-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, method for manufacturing the same, or display device including the same |
| KR102501181B1 (ko) * | 2016-06-14 | 2023-02-17 | 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 | 반도체 소자 |
| US10403204B2 (en) | 2016-07-12 | 2019-09-03 | Semiconductor Energy Laboratory Co., Ltd. | Display device, display module, electronic device, and method for driving display device |
| US10916430B2 (en) | 2016-07-25 | 2021-02-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| KR102550604B1 (ko) * | 2016-08-03 | 2023-07-05 | 삼성디스플레이 주식회사 | 반도체장치 및 그 제조방법 |
| KR102621447B1 (ko) * | 2016-08-31 | 2024-01-08 | 엘지디스플레이 주식회사 | 액정 표시장치 |
| KR102550007B1 (ko) * | 2016-11-30 | 2023-07-03 | 서울바이오시스 주식회사 | 복수의 발광셀들을 가지는 발광 다이오드 |
| KR20180066848A (ko) * | 2016-12-09 | 2018-06-19 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치, 및 반도체 장치의 제작 방법 |
| US10096550B2 (en) | 2017-02-21 | 2018-10-09 | Raytheon Company | Nitride structure having gold-free contact and methods for forming such structures |
| US10224285B2 (en) | 2017-02-21 | 2019-03-05 | Raytheon Company | Nitride structure having gold-free contact and methods for forming such structures |
| CN107293493A (zh) * | 2017-06-06 | 2017-10-24 | 武汉华星光电技术有限公司 | 铟镓锌氧化物薄膜晶体管的制作方法 |
| US11257722B2 (en) | 2017-07-31 | 2022-02-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having oxide containing gallium indium and zinc |
| JP6957310B2 (ja) * | 2017-10-24 | 2021-11-02 | 東京エレクトロン株式会社 | 半導体装置およびｃｍｏｓトランジスタ |
| US11049887B2 (en) * | 2017-11-10 | 2021-06-29 | Applied Materials, Inc. | Layer stack for display applications |
| KR102063273B1 (ko) * | 2017-11-30 | 2020-01-07 | 엘지디스플레이 주식회사 | 전계발광 표시장치 |
| KR102059950B1 (ko) * | 2017-12-15 | 2019-12-27 | 엘지디스플레이 주식회사 | 전계발광 표시장치 |
| CN108198787B (zh) * | 2017-12-29 | 2020-12-29 | Tcl华星光电技术有限公司 | 阵列基板及其制造方法 |
| WO2019233481A1 (en) * | 2018-06-06 | 2019-12-12 | Versitech Limited | Metal-oxide-semiconductor field-effect transistor with cold source |
| JP7122872B2 (ja) * | 2018-06-06 | 2022-08-22 | 株式会社ジャパンディスプレイ | 半導体装置 |
| US10840249B2 (en) * | 2018-08-23 | 2020-11-17 | Micron Technology, Inc. | Integrated circuitry constructions |
| CN110911382B (zh) * | 2018-09-14 | 2021-06-25 | 群创光电股份有限公司 | 天线装置 |
| CN113424445A (zh) * | 2019-02-26 | 2021-09-21 | 株式会社半导体能源研究所 | 半导体装置及半导体装置的工作方法 |
| US10847647B2 (en) * | 2019-03-14 | 2020-11-24 | Cree, Inc. | Power semiconductor devices having top-side metallization structures that include buried grain stop layers |
| JP6678978B1 (ja) | 2019-08-30 | 2020-04-15 | 株式会社Ｍｏｇｕ | ネックピロー |
| CN111584426B (zh) * | 2020-05-14 | 2023-03-28 | 深圳市华星光电半导体显示技术有限公司 | 一种显示面板的制备方法、显示面板及显示装置 |
| TWI771244B (zh) * | 2020-08-12 | 2022-07-11 | 友達光電股份有限公司 | 顯示裝置 |
| KR20220034294A (ko) * | 2020-09-10 | 2022-03-18 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
| CN114256397B (zh) * | 2020-09-11 | 2023-10-27 | 成都辰显光电有限公司 | 显示面板及其制备方法和显示装置 |
| JP2024121052A (ja) * | 2023-02-27 | 2024-09-06 | シャープディスプレイテクノロジー株式会社 | アクティブマトリクス基板および液晶表示装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN2724266Y (zh) * | 2002-11-25 | 2005-09-07 | 日亚化学工业株式会社 | 半导体激光器元件 |
| JP2009021480A (ja) * | 2007-07-13 | 2009-01-29 | Toppan Printing Co Ltd | 薄膜トランジスタ基板及びこれを用いた画像表示装置 |
| US20090263965A1 (en) * | 2008-03-21 | 2009-10-22 | President And Fellows Of Harvard College | Self-aligned barrier layers for interconnects |
| JP2009253204A (ja) * | 2008-04-10 | 2009-10-29 | Idemitsu Kosan Co Ltd | 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法 |
Family Cites Families (316)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3775693A (en) | 1971-11-29 | 1973-11-27 | Moskek Co | Mosfet logic inverter for integrated circuits |
| JPS54104272A (en) | 1978-02-03 | 1979-08-16 | Oki Electric Ind Co Ltd | Complementary mos logic circuit |
| US4242700A (en) | 1979-01-22 | 1980-12-30 | Rca Corporation | Line transfer CCD imagers |
| US4447272A (en) | 1982-11-22 | 1984-05-08 | The United States Of America As Represented By The Secretary Of The Navy | Method for fabricating MNOS structures utilizing hydrogen ion implantation |
| JPS60198861A (ja) | 1984-03-23 | 1985-10-08 | Fujitsu Ltd | 薄膜トランジスタ |
| US4837566A (en) | 1985-07-12 | 1989-06-06 | The Cherry Corporation | Drive circuit for operating electroluminescent display with enhanced contrast |
| JPH0244256B2 (ja) | 1987-01-28 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPH0244260B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPS63210023A (ja) | 1987-02-24 | 1988-08-31 | Natl Inst For Res In Inorg Mater | ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法 |
| JPH0244258B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPH0244262B2 (ja) | 1987-02-27 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPH0244263B2 (ja) | 1987-04-22 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| US4800303A (en) | 1987-05-19 | 1989-01-24 | Gazelle Microcircuits, Inc. | TTL compatible output buffer |
| US5153690A (en) | 1989-10-18 | 1992-10-06 | Hitachi, Ltd. | Thin-film device |
| KR970009491B1 (ko) | 1989-11-30 | 1997-06-13 | 가부시끼가이샤 도시바 | 배선재료와 이를 이용한 전자장치 및 액정표시장치 |
| US5366922A (en) | 1989-12-06 | 1994-11-22 | Seiko Instruments Inc. | Method for producing CMOS transistor |
| US5039883A (en) | 1990-02-21 | 1991-08-13 | Nec Electronics Inc. | Dual input universal logic structure |
| US5434520A (en) | 1991-04-12 | 1995-07-18 | Hewlett-Packard Company | Clocking systems and methods for pipelined self-timed dynamic logic circuits |
| JPH05129760A (ja) | 1991-11-06 | 1993-05-25 | Fujitsu Ltd | 導体パターンの形成方法 |
| JPH05251705A (ja) | 1992-03-04 | 1993-09-28 | Fuji Xerox Co Ltd | 薄膜トランジスタ |
| JP3587537B2 (ja) | 1992-12-09 | 2004-11-10 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US5583067A (en) | 1993-01-22 | 1996-12-10 | Intel Corporation | Inverse T-gate semiconductor device with self-aligned punchthrough stops and method of fabrication |
| JP2755890B2 (ja) | 1993-06-18 | 1998-05-25 | 株式会社東芝 | トランスミッション型論理回路 |
| JP2789293B2 (ja) | 1993-07-14 | 1998-08-20 | 株式会社半導体エネルギー研究所 | 半導体装置作製方法 |
| US5719065A (en) | 1993-10-01 | 1998-02-17 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device with removable spacers |
| EP0666529B1 (en) | 1994-02-02 | 2004-10-06 | Advanced Micro Devices, Inc. | Power management in an asynchronus receiver/transmitter |
| JPH07326756A (ja) | 1994-05-30 | 1995-12-12 | Kyocera Corp | 薄膜トランジスタおよびその製造方法 |
| JP3072000B2 (ja) | 1994-06-23 | 2000-07-31 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3479375B2 (ja) | 1995-03-27 | 2003-12-15 | 科学技術振興事業団 | 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法 |
| JPH11505377A (ja) | 1995-08-03 | 1999-05-18 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 半導体装置 |
| US6078194A (en) | 1995-11-13 | 2000-06-20 | Vitesse Semiconductor Corporation | Logic gates for reducing power consumption of gallium arsenide integrated circuits |
| JP3625598B2 (ja) | 1995-12-30 | 2005-03-02 | 三星電子株式会社 | 液晶表示装置の製造方法 |
| US5980092A (en) | 1996-11-19 | 1999-11-09 | Unisys Corporation | Method and apparatus for optimizing a gated clock structure using a standard optimization tool |
| KR100234700B1 (ko) | 1996-11-27 | 1999-12-15 | 김영환 | 반도체 소자의 제조방법 |
| JP3896624B2 (ja) | 1997-02-14 | 2007-03-22 | ソニー株式会社 | 薄膜半導体装置及びそれを用いた表示装置 |
| JPH10240162A (ja) * | 1997-02-28 | 1998-09-11 | Sony Corp | アクティブマトリクス表示装置 |
| US5796650A (en) | 1997-05-19 | 1998-08-18 | Lsi Logic Corporation | Memory circuit including write control unit wherein subthreshold leakage may be reduced |
| JPH11126491A (ja) | 1997-08-20 | 1999-05-11 | Fujitsu Ltd | 半導体記憶装置 |
| US6218219B1 (en) | 1997-09-29 | 2001-04-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
| CA2305703A1 (en) | 1997-10-10 | 1999-04-22 | David W. Christianson | Compositions and methods for inhibiting arginase activity |
| TW559679B (en) | 1997-11-17 | 2003-11-01 | Semiconductor Energy Lab | Picture display device and method of driving the same |
| JP3523093B2 (ja) | 1997-11-28 | 2004-04-26 | 株式会社東芝 | 半導体装置およびその製造方法 |
| US6195786B1 (en) | 1997-12-23 | 2001-02-27 | Nec Usa, Inc. | Constrained register sharing technique for low power VLSI design |
| JPH11274504A (ja) | 1998-03-20 | 1999-10-08 | Advanced Display Inc | Ｔｆｔおよびその製法 |
| US6482684B1 (en) | 1998-03-27 | 2002-11-19 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a TFT with Ge seeded amorphous Si layer |
| US6049883A (en) | 1998-04-01 | 2000-04-11 | Tjandrasuwita; Ignatius B. | Data path clock skew management in a dynamic power management environment |
| US6225168B1 (en) | 1998-06-04 | 2001-05-01 | Advanced Micro Devices, Inc. | Semiconductor device having metal gate electrode and titanium or tantalum nitride gate dielectric barrier layer and process of fabrication thereof |
| JP4170454B2 (ja) | 1998-07-24 | 2008-10-22 | Ｈｏｙａ株式会社 | 透明導電性酸化物薄膜を有する物品及びその製造方法 |
| JP4493741B2 (ja) | 1998-09-04 | 2010-06-30 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2000150861A (ja) | 1998-11-16 | 2000-05-30 | Tdk Corp | 酸化物薄膜 |
| JP3276930B2 (ja) | 1998-11-17 | 2002-04-22 | 科学技術振興事業団 | トランジスタ及び半導体装置 |
| US6420988B1 (en) | 1998-12-03 | 2002-07-16 | Semiconductor Energy Laboratory Co., Ltd. | Digital analog converter and electronic device using the same |
| US6479900B1 (en) | 1998-12-22 | 2002-11-12 | Sanyo Electric Co., Ltd. | Semiconductor device and method of manufacturing the same |
| JP3277909B2 (ja) | 1999-02-08 | 2002-04-22 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| US6576926B1 (en) | 1999-02-23 | 2003-06-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
| JP2000353809A (ja) | 1999-03-02 | 2000-12-19 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| US7821065B2 (en) | 1999-03-02 | 2010-10-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising a thin film transistor comprising a semiconductor thin film and method of manufacturing the same |
| US6614083B1 (en) | 1999-03-17 | 2003-09-02 | Semiconductor Energy Laboratory Co., Ltd. | Wiring material and a semiconductor device having wiring using the material, and the manufacturing method |
| TW444257B (en) | 1999-04-12 | 2001-07-01 | Semiconductor Energy Lab | Semiconductor device and method for fabricating the same |
| US6745336B1 (en) | 1999-05-20 | 2004-06-01 | Princeton University | System and method of operand value based processor optimization by detecting a condition of pre-determined number of bits and selectively disabling pre-determined bit-fields by clock gating |
| JP3974305B2 (ja) * | 1999-06-18 | 2007-09-12 | エルジー フィリップス エルシーディー カンパニー リミテッド | エッチング剤及びこれを用いた電子機器用基板の製造方法と電子機器 |
| US6204695B1 (en) | 1999-06-18 | 2001-03-20 | Xilinx, Inc. | Clock-gating circuit for reducing power consumption |
| US6661096B1 (en) | 1999-06-29 | 2003-12-09 | Semiconductor Energy Laboratory Co., Ltd. | Wiring material semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof |
| JP4397511B2 (ja) | 1999-07-16 | 2010-01-13 | Ｈｏｙａ株式会社 | 低抵抗ｉｔｏ薄膜及びその製造方法 |
| US6171910B1 (en) | 1999-07-21 | 2001-01-09 | Motorola Inc. | Method for forming a semiconductor device |
| TW460731B (en) | 1999-09-03 | 2001-10-21 | Ind Tech Res Inst | Electrode structure and production method of wide viewing angle LCD |
| JP2001109014A (ja) * | 1999-10-05 | 2001-04-20 | Hitachi Ltd | アクティブマトリクス型液晶表示装置 |
| US6281710B1 (en) | 1999-12-17 | 2001-08-28 | Hewlett-Packard Company | Selective latch for a domino logic gate |
| US6266269B1 (en) | 2000-06-07 | 2001-07-24 | Xilinx, Inc. | Three terminal non-volatile memory element |
| US6628551B2 (en) | 2000-07-14 | 2003-09-30 | Infineon Technologies Aktiengesellschaft | Reducing leakage current in memory cells |
| US6304122B1 (en) | 2000-08-17 | 2001-10-16 | International Business Machines Corporation | Low power LSSD flip flops and a flushable single clock splitter for flip flops |
| JP4089858B2 (ja) | 2000-09-01 | 2008-05-28 | 国立大学法人東北大学 | 半導体デバイス |
| JP3917355B2 (ja) | 2000-09-21 | 2007-05-23 | 株式会社東芝 | 半導体装置およびその製造方法 |
| JP3727838B2 (ja) | 2000-09-27 | 2005-12-21 | 株式会社東芝 | 半導体集積回路 |
| KR100382955B1 (ko) | 2000-10-10 | 2003-05-09 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
| KR20020038482A (ko) | 2000-11-15 | 2002-05-23 | 모리시타 요이찌 | 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널 |
| JP4954366B2 (ja) | 2000-11-28 | 2012-06-13 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| TW525216B (en) | 2000-12-11 | 2003-03-21 | Semiconductor Energy Lab | Semiconductor device, and manufacturing method thereof |
| SG111923A1 (en) | 2000-12-21 | 2005-06-29 | Semiconductor Energy Lab | Light emitting device and method of manufacturing the same |
| TW465188B (en) | 2001-01-02 | 2001-11-21 | Faraday Tech Corp | Clock gate buffer circuit |
| SG103846A1 (en) | 2001-02-28 | 2004-05-26 | Semiconductor Energy Lab | A method of manufacturing a semiconductor device |
| JP3997731B2 (ja) | 2001-03-19 | 2007-10-24 | 富士ゼロックス株式会社 | 基材上に結晶性半導体薄膜を形成する方法 |
| JP2002289859A (ja) | 2001-03-23 | 2002-10-04 | Minolta Co Ltd | 薄膜トランジスタ |
| DE10119051B4 (de) | 2001-04-18 | 2006-12-28 | Infineon Technologies Ag | Schaltungsanordnung zur Freigabe eines Taktsignals in Abhängigkeit von einem Freigabesignal |
| US6693297B2 (en) * | 2001-06-18 | 2004-02-17 | International Business Machines Corporation | Thin film transistor formed by an etching process with high anisotropy |
| US6822478B2 (en) | 2001-07-03 | 2004-11-23 | Texas Instruments Incorporated | Data-driven clock gating for a sequential data-capture device |
| KR100426811B1 (ko) | 2001-07-12 | 2004-04-08 | 삼성전자주식회사 | 셀프얼라인 콘택을 갖는 반도체 소자 및 그의 제조방법 |
| JP3925839B2 (ja) | 2001-09-10 | 2007-06-06 | シャープ株式会社 | 半導体記憶装置およびその試験方法 |
| JP4090716B2 (ja) | 2001-09-10 | 2008-05-28 | 雅司 川崎 | 薄膜トランジスタおよびマトリクス表示装置 |
| JP4164562B2 (ja) | 2002-09-11 | 2008-10-15 | 独立行政法人科学技術振興機構 | ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ |
| US7061014B2 (en) | 2001-11-05 | 2006-06-13 | Japan Science And Technology Agency | Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film |
| KR100415617B1 (ko) * | 2001-12-06 | 2004-01-24 | 엘지.필립스 엘시디 주식회사 | 에천트와 이를 이용한 금속배선 제조방법 및박막트랜지스터의 제조방법 |
| JP2003188183A (ja) | 2001-12-20 | 2003-07-04 | Fujitsu Display Technologies Corp | 薄膜トランジスタ装置、その製造方法及び液晶表示装置 |
| JP4083486B2 (ja) | 2002-02-21 | 2008-04-30 | 独立行政法人科学技術振興機構 | ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法 |
| JP2003258226A (ja) | 2002-02-27 | 2003-09-12 | Canon Inc | 放射線検出装置及びその製造方法 |
| CN1445821A (zh) | 2002-03-15 | 2003-10-01 | 三洋电机株式会社 | ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法 |
| JP3933591B2 (ja) | 2002-03-26 | 2007-06-20 | 淳二 城戸 | 有機エレクトロルミネッセント素子 |
| US7339187B2 (en) | 2002-05-21 | 2008-03-04 | State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University | Transistor structures |
| JP2004022625A (ja) | 2002-06-13 | 2004-01-22 | Murata Mfg Co Ltd | 半導体デバイス及び該半導体デバイスの製造方法 |
| US7398442B2 (en) | 2002-06-21 | 2008-07-08 | Koninklijke Philips Electronics N.V. | Electronic circuit with asynchronously operating components |
| US7105868B2 (en) | 2002-06-24 | 2006-09-12 | Cermet, Inc. | High-electron mobility transistor with zinc oxide |
| KR100866976B1 (ko) | 2002-09-03 | 2008-11-05 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판과 제조방법 |
| US7327169B2 (en) | 2002-09-25 | 2008-02-05 | Semiconductor Energy Laboratory Co., Ltd. | Clocked inverter, NAND, NOR and shift register |
| US6882010B2 (en) | 2002-10-03 | 2005-04-19 | Micron Technology, Inc. | High performance three-dimensional TFT-based CMOS inverters, and computer systems utilizing such novel CMOS inverters |
| US7067843B2 (en) | 2002-10-11 | 2006-06-27 | E. I. Du Pont De Nemours And Company | Transparent oxide semiconductor thin film transistors |
| KR100883769B1 (ko) | 2002-11-08 | 2009-02-18 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판 제조방법 |
| JP4266656B2 (ja) | 2003-02-14 | 2009-05-20 | キヤノン株式会社 | 固体撮像装置及び放射線撮像装置 |
| JP4166105B2 (ja) | 2003-03-06 | 2008-10-15 | シャープ株式会社 | 半導体装置およびその製造方法 |
| JP2004273732A (ja) | 2003-03-07 | 2004-09-30 | Sharp Corp | アクティブマトリクス基板およびその製造方法 |
| JP4108633B2 (ja) | 2003-06-20 | 2008-06-25 | シャープ株式会社 | 薄膜トランジスタおよびその製造方法ならびに電子デバイス |
| TWI368774B (en) | 2003-07-14 | 2012-07-21 | Semiconductor Energy Lab | Light-emitting device |
| JP4906106B2 (ja) * | 2003-07-14 | 2012-03-28 | 株式会社半導体エネルギー研究所 | 発光装置 |
| US7262463B2 (en) | 2003-07-25 | 2007-08-28 | Hewlett-Packard Development Company, L.P. | Transistor including a deposited channel region having a doped portion |
| TW200511589A (en) * | 2003-07-25 | 2005-03-16 | Hewlett Packard Development Co | Transistor including a deposited channel region having a doped portion |
| US7076748B2 (en) | 2003-08-01 | 2006-07-11 | Atrenta Inc. | Identification and implementation of clock gating in the design of integrated circuits |
| US6987059B1 (en) | 2003-08-14 | 2006-01-17 | Lsi Logic Corporation | Method and structure for creating ultra low resistance damascene copper wiring |
| US7495644B2 (en) | 2003-12-26 | 2009-02-24 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for manufacturing display device |
| US7145174B2 (en) | 2004-03-12 | 2006-12-05 | Hewlett-Packard Development Company, Lp. | Semiconductor device |
| US7297977B2 (en) | 2004-03-12 | 2007-11-20 | Hewlett-Packard Development Company, L.P. | Semiconductor device |
| US7282782B2 (en) | 2004-03-12 | 2007-10-16 | Hewlett-Packard Development Company, L.P. | Combined binary oxide semiconductor device |
| CN102354658B (zh) | 2004-03-12 | 2015-04-01 | 独立行政法人科学技术振兴机构 | 薄膜晶体管的制造方法 |
| US7211825B2 (en) | 2004-06-14 | 2007-05-01 | Yi-Chi Shih | Indium oxide-based thin film transistors and circuits |
| JP2006100760A (ja) | 2004-09-02 | 2006-04-13 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
| US7285501B2 (en) | 2004-09-17 | 2007-10-23 | Hewlett-Packard Development Company, L.P. | Method of forming a solution processed device |
| JP2006121197A (ja) | 2004-10-19 | 2006-05-11 | Matsushita Electric Ind Co Ltd | レジスタ回路、レジスタ回路を含む同期式集積回路 |
| JP2006148050A (ja) * | 2004-10-21 | 2006-06-08 | Seiko Epson Corp | 薄膜トランジスタ、電気光学装置、及び電子機器 |
| KR101219038B1 (ko) | 2004-10-26 | 2013-01-07 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| US7298084B2 (en) | 2004-11-02 | 2007-11-20 | 3M Innovative Properties Company | Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes |
| US7453065B2 (en) | 2004-11-10 | 2008-11-18 | Canon Kabushiki Kaisha | Sensor and image pickup device |
| EP1810335B1 (en) | 2004-11-10 | 2020-05-27 | Canon Kabushiki Kaisha | Light-emitting device |
| US7863611B2 (en) | 2004-11-10 | 2011-01-04 | Canon Kabushiki Kaisha | Integrated circuits utilizing amorphous oxides |
| US7791072B2 (en) | 2004-11-10 | 2010-09-07 | Canon Kabushiki Kaisha | Display |
| EP1812969B1 (en) | 2004-11-10 | 2015-05-06 | Canon Kabushiki Kaisha | Field effect transistor comprising an amorphous oxide |
| US7829444B2 (en) | 2004-11-10 | 2010-11-09 | Canon Kabushiki Kaisha | Field effect transistor manufacturing method |
| RU2358355C2 (ru) | 2004-11-10 | 2009-06-10 | Кэнон Кабусики Кайся | Полевой транзистор |
| JP5036173B2 (ja) | 2004-11-26 | 2012-09-26 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US8003449B2 (en) | 2004-11-26 | 2011-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device having a reverse staggered thin film transistor |
| US7256622B2 (en) | 2004-12-08 | 2007-08-14 | Naveen Dronavalli | AND, OR, NAND, and NOR logical gates |
| KR20060064264A (ko) | 2004-12-08 | 2006-06-13 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| KR100654569B1 (ko) | 2004-12-30 | 2006-12-05 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
| KR101090258B1 (ko) | 2005-01-03 | 2011-12-06 | 삼성전자주식회사 | 플라스틱 기판을 이용한 박막 트랜지스터 표시판의 제조방법 |
| US7579224B2 (en) | 2005-01-21 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film semiconductor device |
| TWI569441B (zh) | 2005-01-28 | 2017-02-01 | 半導體能源研究所股份有限公司 | 半導體裝置，電子裝置，和半導體裝置的製造方法 |
| TWI505473B (zh) | 2005-01-28 | 2015-10-21 | Semiconductor Energy Lab | 半導體裝置，電子裝置，和半導體裝置的製造方法 |
| US7858451B2 (en) | 2005-02-03 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device, semiconductor device and manufacturing method thereof |
| US7948171B2 (en) | 2005-02-18 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| US20060197092A1 (en) | 2005-03-03 | 2006-09-07 | Randy Hoffman | System and method for forming conductive material on a substrate |
| KR100704784B1 (ko) | 2005-03-07 | 2007-04-10 | 삼성전자주식회사 | 적층된 반도체 장치 및 그 제조방법 |
| US8681077B2 (en) | 2005-03-18 | 2014-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device, driving method and electronic apparatus thereof |
| US7544967B2 (en) | 2005-03-28 | 2009-06-09 | Massachusetts Institute Of Technology | Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications |
| US7645478B2 (en) | 2005-03-31 | 2010-01-12 | 3M Innovative Properties Company | Methods of making displays |
| US8300031B2 (en) | 2005-04-20 | 2012-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element |
| JP2006344849A (ja) | 2005-06-10 | 2006-12-21 | Casio Comput Co Ltd | 薄膜トランジスタ |
| US7402506B2 (en) | 2005-06-16 | 2008-07-22 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
| US7691666B2 (en) | 2005-06-16 | 2010-04-06 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
| ES2524996T3 (es) * | 2005-06-16 | 2014-12-16 | Ramot At Tel Aviv University Ltd. | Células aisladas y poblaciones que comprenden a las mismas para el tratamiento de enfermedades del SNC |
| US7507618B2 (en) | 2005-06-27 | 2009-03-24 | 3M Innovative Properties Company | Method for making electronic devices using metal oxide nanoparticles |
| KR100711890B1 (ko) | 2005-07-28 | 2007-04-25 | 삼성에스디아이 주식회사 | 유기 발광표시장치 및 그의 제조방법 |
| US7323909B2 (en) | 2005-07-29 | 2008-01-29 | Sequence Design, Inc. | Automatic extension of clock gating technique to fine-grained power gating |
| JP2007059128A (ja) | 2005-08-23 | 2007-03-08 | Canon Inc | 有機ｅｌ表示装置およびその製造方法 |
| JP4560502B2 (ja) | 2005-09-06 | 2010-10-13 | キヤノン株式会社 | 電界効果型トランジスタ |
| JP4280736B2 (ja) | 2005-09-06 | 2009-06-17 | キヤノン株式会社 | 半導体素子 |
| JP2007073705A (ja) | 2005-09-06 | 2007-03-22 | Canon Inc | 酸化物半導体チャネル薄膜トランジスタおよびその製造方法 |
| JP5116225B2 (ja) | 2005-09-06 | 2013-01-09 | キヤノン株式会社 | 酸化物半導体デバイスの製造方法 |
| JP4850457B2 (ja) | 2005-09-06 | 2012-01-11 | キヤノン株式会社 | 薄膜トランジスタ及び薄膜ダイオード |
| JP5006598B2 (ja) | 2005-09-16 | 2012-08-22 | キヤノン株式会社 | 電界効果型トランジスタ |
| JP5078246B2 (ja) | 2005-09-29 | 2012-11-21 | 株式会社半導体エネルギー研究所 | 半導体装置、及び半導体装置の作製方法 |
| JP5064747B2 (ja) | 2005-09-29 | 2012-10-31 | 株式会社半導体エネルギー研究所 | 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法 |
| EP1998374A3 (en) | 2005-09-29 | 2012-01-18 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device having oxide semiconductor layer and manufacturing method thereof |
| JP5037808B2 (ja) | 2005-10-20 | 2012-10-03 | キヤノン株式会社 | アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置 |
| JP4793679B2 (ja) | 2005-11-10 | 2011-10-12 | 富士電機株式会社 | 薄膜トランジスタ |
| KR101117948B1 (ko) | 2005-11-15 | 2012-02-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액정 디스플레이 장치 제조 방법 |
| US7615495B2 (en) | 2005-11-17 | 2009-11-10 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method of the same |
| JP2007165860A (ja) * | 2005-11-17 | 2007-06-28 | Semiconductor Energy Lab Co Ltd | 表示装置及びその作製方法 |
| JP5376750B2 (ja) * | 2005-11-18 | 2013-12-25 | 出光興産株式会社 | 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル |
| US20070115219A1 (en) | 2005-11-22 | 2007-05-24 | Matsushita Electric Industrial Co., Ltd. | Apparatus for driving plasma display panel and plasma display |
| US7998372B2 (en) | 2005-11-18 | 2011-08-16 | Idemitsu Kosan Co., Ltd. | Semiconductor thin film, method for manufacturing the same, thin film transistor, and active-matrix-driven display panel |
| US20090237000A1 (en) | 2005-11-22 | 2009-09-24 | Matsushita Electric Industrial Co., Ltd. | Pdp driving apparatus and plasma display |
| TWI290372B (en) * | 2005-11-24 | 2007-11-21 | Au Optronics Corp | A method of manufacturing a thin film transistor matrix substrate |
| JP5250929B2 (ja) | 2005-11-30 | 2013-07-31 | 凸版印刷株式会社 | トランジスタおよびその製造方法 |
| JP2007157916A (ja) | 2005-12-02 | 2007-06-21 | Idemitsu Kosan Co Ltd | Ｔｆｔ基板及びｔｆｔ基板の製造方法 |
| TWI292281B (en) | 2005-12-29 | 2008-01-01 | Ind Tech Res Inst | Pixel structure of active organic light emitting diode and method of fabricating the same |
| US7867636B2 (en) | 2006-01-11 | 2011-01-11 | Murata Manufacturing Co., Ltd. | Transparent conductive film and method for manufacturing the same |
| JP4977478B2 (ja) | 2006-01-21 | 2012-07-18 | 三星電子株式会社 | ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法 |
| US7576394B2 (en) * | 2006-02-02 | 2009-08-18 | Kochi Industrial Promotion Center | Thin film transistor including low resistance conductive thin films and manufacturing method thereof |
| KR101348757B1 (ko) * | 2006-02-03 | 2014-01-07 | 주식회사 동진쎄미켐 | 유기 절연막용 수지 조성물 및 그 제조 방법, 상기 수지조성물을 포함하는 표시판 |
| KR100714401B1 (ko) | 2006-02-08 | 2007-05-04 | 삼성전자주식회사 | 적층된 트랜지스터를 구비하는 반도체 장치 및 그 형성방법 |
| US7977169B2 (en) | 2006-02-15 | 2011-07-12 | Kochi Industrial Promotion Center | Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof |
| WO2007108406A1 (ja) | 2006-03-23 | 2007-09-27 | National University Corporation Chiba University | エラートレラント方法及びその方法を実現可能な半導体集積回路 |
| KR20070101595A (ko) | 2006-04-11 | 2007-10-17 | 삼성전자주식회사 | ＺｎＯ ＴＦＴ |
| KR101206033B1 (ko) | 2006-04-18 | 2012-11-28 | 삼성전자주식회사 | ＺｎＯ 반도체 박막의 제조방법 및 이를 이용한박막트랜지스터 및 그 제조방법 |
| US20070252928A1 (en) | 2006-04-28 | 2007-11-01 | Toppan Printing Co., Ltd. | Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof |
| JP5028033B2 (ja) | 2006-06-13 | 2012-09-19 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
| US8013331B2 (en) | 2006-06-19 | 2011-09-06 | Panasonic Corporation | Thin film transistor, method of manufacturing the same, and electronic device using the same |
| US8222076B2 (en) | 2006-08-02 | 2012-07-17 | Xerox Corporation | Fabricating amorphous zinc oxide semiconductor layer |
| JP4999400B2 (ja) | 2006-08-09 | 2012-08-15 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
| JP4609797B2 (ja) | 2006-08-09 | 2011-01-12 | Ｎｅｃ液晶テクノロジー株式会社 | 薄膜デバイス及びその製造方法 |
| JP4332545B2 (ja) | 2006-09-15 | 2009-09-16 | キヤノン株式会社 | 電界効果型トランジスタ及びその製造方法 |
| JP4274219B2 (ja) | 2006-09-27 | 2009-06-03 | セイコーエプソン株式会社 | 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置 |
| JP5164357B2 (ja) | 2006-09-27 | 2013-03-21 | キヤノン株式会社 | 半導体装置及び半導体装置の製造方法 |
| US7622371B2 (en) | 2006-10-10 | 2009-11-24 | Hewlett-Packard Development Company, L.P. | Fused nanocrystal thin film semiconductor and method |
| CN100463193C (zh) * | 2006-11-03 | 2009-02-18 | 北京京东方光电科技有限公司 | 一种tft阵列结构及其制造方法 |
| JP5116290B2 (ja) | 2006-11-21 | 2013-01-09 | キヤノン株式会社 | 薄膜トランジスタの製造方法 |
| US7772021B2 (en) | 2006-11-29 | 2010-08-10 | Samsung Electronics Co., Ltd. | Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays |
| JP2008140684A (ja) | 2006-12-04 | 2008-06-19 | Toppan Printing Co Ltd | カラーｅｌディスプレイおよびその製造方法 |
| JP5305630B2 (ja) | 2006-12-05 | 2013-10-02 | キヤノン株式会社 | ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法 |
| WO2008069255A1 (en) | 2006-12-05 | 2008-06-12 | Canon Kabushiki Kaisha | Method for manufacturing thin film transistor using oxide semiconductor and display apparatus |
| KR101146574B1 (ko) | 2006-12-05 | 2012-05-16 | 캐논 가부시끼가이샤 | 산화물 반도체를 이용한 박막 트랜지스터의 제조방법 및 표시장치 |
| US7576582B2 (en) | 2006-12-05 | 2009-08-18 | Electronics And Telecommunications Research Institute | Low-power clock gating circuit |
| KR100937173B1 (ko) | 2006-12-26 | 2010-01-15 | 엘지디스플레이 주식회사 | 박막트랜지스터 액정표시장치용 어레이 기판 및 그제조방법 |
| US9710095B2 (en) | 2007-01-05 | 2017-07-18 | Apple Inc. | Touch screen stack-ups |
| KR101303578B1 (ko) | 2007-01-05 | 2013-09-09 | 삼성전자주식회사 | 박막 식각 방법 |
| KR20080068240A (ko) * | 2007-01-18 | 2008-07-23 | 삼성전자주식회사 | 박막 트랜지스터 기판의 제조 방법 |
| US8207063B2 (en) | 2007-01-26 | 2012-06-26 | Eastman Kodak Company | Process for atomic layer deposition |
| KR20080070313A (ko) * | 2007-01-26 | 2008-07-30 | 삼성전자주식회사 | 표시 장치와 그 제조방법 |
| EP1950804A2 (en) | 2007-01-26 | 2008-07-30 | Samsung Electronics Co., Ltd. | Display device and manufacturing method of the same |
| TWI478347B (zh) | 2007-02-09 | 2015-03-21 | Idemitsu Kosan Co | A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device |
| KR101410926B1 (ko) | 2007-02-16 | 2014-06-24 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조방법 |
| KR100885916B1 (ko) | 2007-02-28 | 2009-02-26 | 삼성전자주식회사 | 클럭 게이티드 회로 |
| KR100858088B1 (ko) * | 2007-02-28 | 2008-09-10 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법 |
| JP5121254B2 (ja) | 2007-02-28 | 2013-01-16 | キヤノン株式会社 | 薄膜トランジスタおよび表示装置 |
| KR100851215B1 (ko) | 2007-03-14 | 2008-08-07 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치 |
| JP4727684B2 (ja) | 2007-03-27 | 2011-07-20 | 富士フイルム株式会社 | 薄膜電界効果型トランジスタおよびそれを用いた表示装置 |
| WO2008126879A1 (en) | 2007-04-09 | 2008-10-23 | Canon Kabushiki Kaisha | Light-emitting apparatus and production method thereof |
| JP5197058B2 (ja) * | 2007-04-09 | 2013-05-15 | キヤノン株式会社 | 発光装置とその作製方法 |
| US7795613B2 (en) | 2007-04-17 | 2010-09-14 | Toppan Printing Co., Ltd. | Structure with transistor |
| KR101325053B1 (ko) | 2007-04-18 | 2013-11-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
| KR20080094300A (ko) | 2007-04-19 | 2008-10-23 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이 |
| KR101334181B1 (ko) | 2007-04-20 | 2013-11-28 | 삼성전자주식회사 | 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법 |
| US8274078B2 (en) | 2007-04-25 | 2012-09-25 | Canon Kabushiki Kaisha | Metal oxynitride semiconductor containing zinc |
| KR100982395B1 (ko) * | 2007-04-25 | 2010-09-14 | 주식회사 엘지화학 | 박막 트랜지스터 및 이의 제조방법 |
| WO2008136505A1 (ja) | 2007-05-08 | 2008-11-13 | Idemitsu Kosan Co., Ltd. | 半導体デバイス及び薄膜トランジスタ、並びに、それらの製造方法 |
| KR20080099084A (ko) | 2007-05-08 | 2008-11-12 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법 |
| JP4496237B2 (ja) * | 2007-05-14 | 2010-07-07 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
| KR101345376B1 (ko) | 2007-05-29 | 2013-12-24 | 삼성전자주식회사 | ＺｎＯ 계 박막 트랜지스터 및 그 제조방법 |
| KR101376073B1 (ko) | 2007-06-14 | 2014-03-21 | 삼성디스플레이 주식회사 | 박막 트랜지스터, 이를 포함하는 어레이 기판 및 이의 제조방법 |
| KR101415561B1 (ko) | 2007-06-14 | 2014-08-07 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그의 제조 방법 |
| US8354674B2 (en) | 2007-06-29 | 2013-01-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer |
| KR20090002841A (ko) | 2007-07-04 | 2009-01-09 | 삼성전자주식회사 | 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법 |
| JP5414161B2 (ja) * | 2007-08-10 | 2014-02-12 | キヤノン株式会社 | 薄膜トランジスタ回路、発光表示装置と及びそれらの駆動方法 |
| TWI351765B (en) | 2007-08-29 | 2011-11-01 | Au Optronics Corp | Display element and method of manufacturing the sa |
| WO2009034953A1 (ja) | 2007-09-10 | 2009-03-19 | Idemitsu Kosan Co., Ltd. | 薄膜トランジスタ |
| JP2009070881A (ja) * | 2007-09-11 | 2009-04-02 | Mitsubishi Materials Corp | 薄膜トランジスター |
| KR101296657B1 (ko) * | 2007-09-13 | 2013-08-14 | 엘지디스플레이 주식회사 | 유기전계발광소자 및 그 제조방법 |
| US8927970B2 (en) | 2007-09-13 | 2015-01-06 | Lg Display Co., Ltd. | Organic electroluminescence device and method for manufacturing the same |
| JP2009105390A (ja) | 2007-10-05 | 2009-05-14 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2009099887A (ja) * | 2007-10-19 | 2009-05-07 | Hitachi Displays Ltd | 表示装置 |
| US7824939B2 (en) | 2007-10-23 | 2010-11-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing display device comprising separated and electrically connected source wiring layers |
| JP5377940B2 (ja) | 2007-12-03 | 2013-12-25 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| TWI481029B (zh) | 2007-12-03 | 2015-04-11 | 半導體能源研究所股份有限公司 | 半導體裝置 |
| JP5213421B2 (ja) * | 2007-12-04 | 2013-06-19 | キヤノン株式会社 | 酸化物半導体薄膜トランジスタ |
| JPWO2009075281A1 (ja) | 2007-12-13 | 2011-04-28 | 出光興産株式会社 | 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法 |
| JP5215158B2 (ja) | 2007-12-17 | 2013-06-19 | 富士フイルム株式会社 | 無機結晶性配向膜及びその製造方法、半導体デバイス |
| TWI413257B (zh) | 2008-01-03 | 2013-10-21 | Au Optronics Corp | 薄膜電晶體、主動元件陣列基板以及液晶顯示面板 |
| KR101425131B1 (ko) | 2008-01-15 | 2014-07-31 | 삼성디스플레이 주식회사 | 표시 기판 및 이를 포함하는 표시 장치 |
| WO2009093625A1 (ja) * | 2008-01-23 | 2009-07-30 | Idemitsu Kosan Co., Ltd. | 電界効果型トランジスタ及びその製造方法、それを用いた表示装置、並びに半導体装置 |
| KR101442147B1 (ko) | 2008-01-30 | 2014-11-03 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| JP4956461B2 (ja) * | 2008-02-20 | 2012-06-20 | 株式会社 日立ディスプレイズ | 液晶表示装置及びその製造方法 |
| JP2009231664A (ja) | 2008-03-25 | 2009-10-08 | Idemitsu Kosan Co Ltd | 電界効果トランジスタ及びその製造方法 |
| JP5349822B2 (ja) | 2008-03-26 | 2013-11-20 | Ｄｏｗａエコシステム株式会社 | 有機ハロゲン化合物の分解剤及びその製造方法、並びに該分解剤を用いた浄化方法 |
| US9041202B2 (en) * | 2008-05-16 | 2015-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
| TWI627757B (zh) | 2008-07-31 | 2018-06-21 | 半導體能源研究所股份有限公司 | 半導體裝置 |
| TWI500159B (zh) | 2008-07-31 | 2015-09-11 | Semiconductor Energy Lab | 半導體裝置和其製造方法 |
| KR101499239B1 (ko) | 2008-08-26 | 2015-03-06 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| JP4623179B2 (ja) | 2008-09-18 | 2011-02-02 | ソニー株式会社 | 薄膜トランジスタおよびその製造方法 |
| JP5451280B2 (ja) | 2008-10-09 | 2014-03-26 | キヤノン株式会社 | ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置 |
| JP2010108957A (ja) * | 2008-10-28 | 2010-05-13 | Hitachi Displays Ltd | 表示装置およびその製造方法 |
| JP4844617B2 (ja) * | 2008-11-05 | 2011-12-28 | ソニー株式会社 | 薄膜トランジスタ基板および表示装置 |
| TWI654689B (zh) | 2008-12-26 | 2019-03-21 | 日商半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
| KR101627728B1 (ko) * | 2008-12-30 | 2016-06-08 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
| KR101575750B1 (ko) * | 2009-06-03 | 2015-12-09 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| KR101422362B1 (ko) | 2009-07-10 | 2014-07-22 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치, 표시 패널 및 전자 기기 |
| KR101739154B1 (ko) | 2009-07-17 | 2017-05-23 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제조 방법 |
| WO2011010545A1 (en) | 2009-07-18 | 2011-01-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| WO2011010542A1 (en) | 2009-07-23 | 2011-01-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| EP2284891B1 (en) | 2009-08-07 | 2019-07-24 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device and manufacturing method thereof |
| TWI596741B (zh) | 2009-08-07 | 2017-08-21 | 半導體能源研究所股份有限公司 | 半導體裝置和其製造方法 |
| TWI634642B (zh) | 2009-08-07 | 2018-09-01 | 半導體能源研究所股份有限公司 | 半導體裝置和其製造方法 |
| WO2011027649A1 (en) | 2009-09-02 | 2011-03-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including a transistor, and manufacturing method of semiconductor device |
| WO2011027676A1 (en) | 2009-09-04 | 2011-03-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| KR101707433B1 (ko) | 2009-09-04 | 2017-02-16 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 발광 장치 및 발광 장치를 제작하기 위한 방법 |
| WO2011033911A1 (en) | 2009-09-16 | 2011-03-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| EP2544237B1 (en) | 2009-09-16 | 2017-05-03 | Semiconductor Energy Laboratory Co., Ltd. | Transistor and display device |
| KR101707260B1 (ko) | 2009-09-24 | 2017-02-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| TWI512997B (zh) | 2009-09-24 | 2015-12-11 | Semiconductor Energy Lab | 半導體裝置，電源電路，和半導體裝置的製造方法 |
| KR101470785B1 (ko) * | 2009-09-24 | 2014-12-08 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제조 방법 |
| KR102054650B1 (ko) | 2009-09-24 | 2019-12-11 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 산화물 반도체막 및 반도체 장치 |
| JP2011077116A (ja) | 2009-09-29 | 2011-04-14 | Sharp Corp | 配線構造およびそれを備えた表示装置 |
| KR101623619B1 (ko) | 2009-10-08 | 2016-05-23 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 산화물 반도체층 및 반도체 장치 |
| KR101991006B1 (ko) | 2009-10-08 | 2019-06-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| KR101820973B1 (ko) | 2009-10-09 | 2018-01-22 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치 제조 방법 |
| EP2486595B1 (en) | 2009-10-09 | 2019-10-23 | Semiconductor Energy Laboratory Co. Ltd. | Semiconductor device |
| WO2011043164A1 (en) | 2009-10-09 | 2011-04-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the semiconductor device |
| KR101949670B1 (ko) | 2009-10-09 | 2019-02-19 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| WO2011043194A1 (en) | 2009-10-09 | 2011-04-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| KR101680047B1 (ko) | 2009-10-14 | 2016-11-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
| WO2011048929A1 (en) | 2009-10-21 | 2011-04-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| KR101402294B1 (ko) | 2009-10-21 | 2014-06-02 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 제작방법 |
| SG188112A1 (en) | 2009-10-30 | 2013-03-28 | Semiconductor Energy Lab | Logic circuit and semiconductor device |
| WO2011055668A1 (en) | 2009-11-06 | 2011-05-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| EP2497115A4 (en) | 2009-11-06 | 2015-09-02 | Semiconductor Energy Lab | SEMICONDUCTOR COMPONENT AND MANUFACTURING METHOD THEREFOR |
| KR102148664B1 (ko) | 2009-11-06 | 2020-08-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
| KR101787353B1 (ko) | 2009-11-13 | 2017-10-19 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| KR101700154B1 (ko) | 2009-11-20 | 2017-01-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 래치 회로와 회로 |
| KR101506304B1 (ko) * | 2009-11-27 | 2015-03-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작방법 |
| KR101824124B1 (ko) | 2009-11-28 | 2018-02-01 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
| KR101329849B1 (ko) | 2009-11-28 | 2013-11-14 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제조 방법 |
| WO2011065216A1 (en) | 2009-11-28 | 2011-06-03 | Semiconductor Energy Laboratory Co., Ltd. | Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device |
| WO2011065210A1 (en) | 2009-11-28 | 2011-06-03 | Semiconductor Energy Laboratory Co., Ltd. | Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device |
| KR101943109B1 (ko) | 2009-12-04 | 2019-01-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제조 방법 |
| KR102450889B1 (ko) | 2009-12-04 | 2022-10-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| KR101470303B1 (ko) | 2009-12-08 | 2014-12-09 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| WO2011074506A1 (en) | 2009-12-18 | 2011-06-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| KR101768433B1 (ko) | 2009-12-18 | 2017-08-16 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 제작 방법 |
| CN104867984B (zh) | 2009-12-28 | 2018-11-06 | 株式会社半导体能源研究所 | 制造半导体装置的方法 |
| KR102065973B1 (ko) | 2013-07-12 | 2020-01-15 | 삼성전자 주식회사 | 반도체 장치 및 그 제조 방법 |
-
2010
- 2010-10-29 KR KR1020137020126A patent/KR101506304B1/ko active IP Right Grant
- 2010-10-29 KR KR1020217042328A patent/KR102446585B1/ko active IP Right Grant
- 2010-10-29 CN CN2013103039812A patent/CN103426935A/zh active Pending
- 2010-10-29 KR KR1020127016417A patent/KR101802406B1/ko active IP Right Grant
- 2010-10-29 KR KR1020187033564A patent/KR102007134B1/ko active IP Right Grant
- 2010-10-29 KR KR1020207033138A patent/KR102345456B1/ko active IP Right Grant
- 2010-10-29 KR KR1020197022767A patent/KR20190093705A/ko not_active Application Discontinuation
- 2010-10-29 KR KR1020237042812A patent/KR20230172618A/ko not_active Application Discontinuation
- 2010-10-29 KR KR1020187033560A patent/KR102008769B1/ko active IP Right Grant
- 2010-10-29 KR KR1020207020729A patent/KR102183102B1/ko active IP Right Grant
- 2010-10-29 KR KR1020137020127A patent/KR101517944B1/ko active IP Right Grant
- 2010-10-29 CN CN201080053374.XA patent/CN102640292B/zh active Active
- 2010-10-29 CN CN201310303972.3A patent/CN103400857B/zh active Active
- 2010-10-29 KR KR1020177033727A patent/KR101844972B1/ko active IP Right Grant
- 2010-10-29 KR KR1020187008508A patent/KR101943051B1/ko active IP Right Grant
- 2010-10-29 KR KR1020227032471A patent/KR102614462B1/ko active IP Right Grant
- 2010-10-29 WO PCT/JP2010/069761 patent/WO2011065208A1/en active Application Filing
- 2010-11-11 TW TW099138827A patent/TWI455313B/zh active
- 2010-11-11 TW TW105111844A patent/TWI582505B/zh active
- 2010-11-11 TW TW107119025A patent/TWI664749B/zh active
- 2010-11-11 TW TW107142303A patent/TWI690092B/zh active
- 2010-11-11 TW TW106103516A patent/TWI633682B/zh active
- 2010-11-11 TW TW107142306A patent/TWI691099B/zh active
- 2010-11-11 TW TW103124739A patent/TWI540730B/zh active
- 2010-11-11 TW TW109107502A patent/TWI781382B/zh active
- 2010-11-24 US US12/954,181 patent/US8471256B2/en active Active
- 2010-11-25 JP JP2010262065A patent/JP2011135061A/ja not_active Withdrawn
-
2013
- 2013-02-08 JP JP2013022959A patent/JP2013093621A/ja not_active Withdrawn
- 2013-05-22 US US13/899,736 patent/US9748436B2/en active Active
-
2014
- 2014-02-05 JP JP2014020085A patent/JP2014132668A/ja not_active Withdrawn
-
2015
- 2015-04-29 JP JP2015092461A patent/JP6055869B2/ja active Active
-
2016
- 2016-12-05 JP JP2016235773A patent/JP2017059850A/ja not_active Withdrawn
-
2017
- 2017-03-15 JP JP2017049723A patent/JP6234625B2/ja active Active
- 2017-08-24 US US15/685,005 patent/US10396236B2/en active Active
-
2018
- 2018-07-05 JP JP2018128240A patent/JP6723294B2/ja active Active
- 2018-11-07 JP JP2018209959A patent/JP6596561B2/ja active Active
- 2018-11-09 JP JP2018211586A patent/JP6611894B2/ja active Active
- 2018-11-20 US US16/196,091 patent/US20190109259A1/en active Granted
- 2018-11-20 US US16/196,045 patent/US20190157499A1/en not_active Abandoned
-
2019
- 2019-09-30 JP JP2019180106A patent/JP6707167B2/ja active Active
-
2020
- 2020-06-23 JP JP2020107653A patent/JP2020174186A/ja not_active Withdrawn
-
2022
- 2022-07-26 JP JP2022118504A patent/JP2022169521A/ja active Pending
- 2022-11-01 US US17/978,269 patent/US11894486B2/en active Active
-
2024
- 2024-01-16 US US18/413,153 patent/US20240154056A1/en active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN2724266Y (zh) * | 2002-11-25 | 2005-09-07 | 日亚化学工业株式会社 | 半导体激光器元件 |
| JP2009021480A (ja) * | 2007-07-13 | 2009-01-29 | Toppan Printing Co Ltd | 薄膜トランジスタ基板及びこれを用いた画像表示装置 |
| US20090263965A1 (en) * | 2008-03-21 | 2009-10-22 | President And Fellows Of Harvard College | Self-aligned barrier layers for interconnects |
| JP2009253204A (ja) * | 2008-04-10 | 2009-10-29 | Idemitsu Kosan Co Ltd | 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法 |
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102994952A (zh) * | 2011-09-09 | 2013-03-27 | 日立电线株式会社 | Cu-Mn合金溅射靶材、使用其的薄膜晶体管配线以及薄膜晶体管 |
| US9048324B2 (en) | 2012-05-10 | 2015-06-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US9412874B2 (en) | 2012-05-10 | 2016-08-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US9831325B2 (en) | 2012-05-10 | 2017-11-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US9899536B2 (en) | 2012-05-31 | 2018-02-20 | Semiconductor Energy Laboratory Co., Ltd. | Method of forming semiconductor device with different energy gap oxide semiconductor stacked layers |
| US9741865B2 (en) | 2012-05-31 | 2017-08-22 | Semiconductor Energy Laboratory Co., Ltd. | Method of forming semiconductor device including oxide semiconductor stack with different ratio of indium and gallium |
| US8952381B2 (en) | 2012-06-29 | 2015-02-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US10424673B2 (en) | 2012-06-29 | 2019-09-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including a stack of oxide semiconductor layers |
| US9666721B2 (en) | 2012-06-29 | 2017-05-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including pellet-like particle or flat-plate-like particle |
| CN103677399A (zh) * | 2012-09-11 | 2014-03-26 | 三星显示有限公司 | 传感器基板及其制造方法和具有其的感测显示面板 |
| CN103677399B (zh) * | 2012-09-11 | 2019-05-10 | 三星显示有限公司 | 传感器基板及其制造方法和具有其的感测显示面板 |
| CN105934813A (zh) * | 2014-04-16 | 2016-09-07 | 三菱电机株式会社 | 半导体装置 |
| CN105934813B (zh) * | 2014-04-16 | 2019-03-22 | 三菱电机株式会社 | 半导体装置 |
| CN107004719A (zh) * | 2014-11-28 | 2017-08-01 | 夏普株式会社 | 半导体装置及其制造方法 |
| CN107004719B (zh) * | 2014-11-28 | 2020-07-03 | 夏普株式会社 | 半导体装置及其制造方法 |
| CN113314545A (zh) * | 2015-04-20 | 2021-08-27 | 株式会社半导体能源研究所 | 半导体装置及电子设备 |
| US10236388B2 (en) | 2016-06-13 | 2019-03-19 | Wuhan China Star Optoelectronics Technology Co., Ltd | Dual gate oxide thin-film transistor and manufacturing method for the same |
| CN106098786A (zh) * | 2016-06-13 | 2016-11-09 | 武汉华星光电技术有限公司 | 双栅电极氧化物薄膜晶体管及其制备方法 |
| CN109951064A (zh) * | 2017-12-21 | 2019-06-28 | 美格纳半导体有限公司 | 高电压启动电路及开关模式电源 |
| CN109951064B (zh) * | 2017-12-21 | 2021-01-05 | 美格纳半导体有限公司 | 高电压启动电路及开关模式电源 |
| CN110993610A (zh) * | 2019-11-26 | 2020-04-10 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及其制备方法、显示面板 |
| WO2022217599A1 (zh) * | 2021-04-16 | 2022-10-20 | 京东方科技集团股份有限公司 | 阵列基板、阵列基板的制造方法与显示装置 |
| CN115516637A (zh) * | 2021-04-16 | 2022-12-23 | 京东方科技集团股份有限公司 | 阵列基板、阵列基板的制造方法与显示装置 |
Also Published As
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102640292B (zh) | 半导体装置和及其制造方法 | |
| JP6913146B2 (ja) | 発光装置 | |
| CN102569189B (zh) | 半导体装置的制造方法 | |
| CN102779844B (zh) | 半导体装置及其制造方法 | |
| CN101783368B (zh) | 半导体器件及其制造方法、以及具有该半导体器件的电子设备 | |
| CN104733540B (zh) | 半导体器件 | |
| CN102891181A (zh) | 晶体管及显示设备 | |
| CN102160184A (zh) | 显示装置 | |
| CN101997007A (zh) | 半导体装置及制造半导体装置的方法 | |
| CN102648524A (zh) | 半导体器件、显示装置和电子电器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |